WO2018179265A1

WO2018179265A1 - 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置

Info

Publication number: WO2018179265A1
Application number: PCT/JP2017/013355
Authority: WO
Inventors: 薫安部; 山渕　浩二; 伸一川戸
Original assignee: シャープ株式会社
Priority date: 2017-03-30
Filing date: 2017-03-30
Publication date: 2018-10-04

Abstract

発光素子層（５）と、複数の端子電極（ＴＭ）を含む端子部（４４）と、端子部（４４）からその裏面に到る導通ホール（ＤＨ）と、導通ホール（ＤＨ）の内部に配された導電体（５５）と、端子部の裏面に配された電子回路基板（６０）とを備え、端子電極（ＴＭ）は、導通ホールの内側壁に形成された導通部（ＤＣ）を含み、導電体（５５）が導通部（ＤＣ）および電子回路基板（６０）に接触している。

Description

表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置

　本発明は、表示デバイスに関する。

　特許文献１には、有機ＥＬ素子を含むデバイスにフレキシブルプリント基板（ＦＰＣ）を実装する構成が記載されている。

日本国再公表特許公報「ＷＯ２０１３－９９１３５号（２０１３年７月４日公開）」

　特許文献１の手法では、ＦＰＣ等の電子回路基板の実装領域を確保するために額縁部分が大きくなるという問題がある。

　本発明の一態様に係る表示デバイスは、下層部と、前記下層部よりも上層に形成される発光素子層とを備え、前記下層部には、端子電極を含む端子部と、前記端子部から、その裏面である前記下層部の下面に到る導通ホールとが形成されている。

　本発明の一態様によれば、表示領域を取り囲む額縁部分を縮小することができる。

表示デバイスの製造方法の一例を示すフローチャートである。（ａ）は、実施形態１の表示デバイス（表示領域）の製造途中の構成例を示す断面図であり、（ｂ）は、実施形態１の表示デバイス（表示領域）の構成例を示す断面図である。実施形態１の表示デバイス（非表示領域）の構成例を示す断面図である。実施形態１での成膜工程および実装工程を示すフローチャートである。実施形態１での成膜工程および実装工程を示す平面図である。実施形態１での成膜工程および実装工程を示す断面図である。実施形態１の変形例を示す平面図である。実施形態１の変形例を示す断面図である。本実施形態の表示デバイス製造装置の構成を示すブロック図である。実施形態２での成膜工程および実装工程を示すフローチャートである。実施形態２での成膜工程および実装工程を示す平面図である。実施形態２での成膜工程および実装工程を示す断面図である。実施形態２における成膜工程および実装工程の別例を示す断面図である。実施形態３の表示デバイスの構成を示す平面図である。実施形態３の変形例を示す断面図である。実施形態３の表示デバイスの別構成を示す平面図である。

　図１は、表示デバイスの製造方法の一例を示すフローチャートであり、図２（ａ）は、実施形態１の表示デバイス（表示領域）の構成例を示す断面図であり、図（ｂ）は、実施形態１の表示デバイス（非表示領域）の構成例を示す断面図である。図３は、実施形態１の表示デバイス（非表示領域）の構成例を示す断面図である。

　図１および図２（ａ）に示すように、まず、透光性の支持体５０（例えば、ガラス基板）上に樹脂層１２を形成する（ステップＳ１）。次いで、バリア層３を形成する（ステップＳ２）。次いで、半導体膜１５、ゲート電極Ｇ、ソース電極Ｓ、ドレイン電極Ｄ、および無機絶縁膜１６・１８・２０を含むＴＦＴ層４を形成する（ステップＳ３）。次いで、発光素子層（例えば、ＯＬＥＤ素子層）５を形成する（ステップＳ４）。次いで、無機封止膜２６・２８および有機封止膜２７を含む封止層６を形成する（ステップＳ５）。次いで、封止層６上に接着層８を介して上面フィルム９を貼り付ける（ステップＳ６）。

　次いで、支持体５０越しに樹脂層１２の下面にレーザ光を照射する（ステップＳ７）。ここでは、支持体５０の下面に照射され、支持体５０を透過したレーザ光を樹脂層１２が吸収することで、樹脂層１２の下面（支持体５０との界面）がアブレーションによって変質し、樹脂層１２および支持体５０間の結合力が低下する。次いで、支持体５０を樹脂層１２から剥離する（ステップＳ８）。次いで、樹脂層１２の下面に、接着層１１を介して下面フィルム１０（例えば、ＰＥＴ）を貼り付ける（ステップＳ９）。次いで、下面フィルム付きの積層体を分断し、個片化する（ステップＳ１０）。次いで、接着層３８を介して機能フィルム３９を貼り付ける（ステップＳ１１）。次いで、ＴＦＴ層４の端子部の裏面に電子回路基板６０（例えば、ＦＰＣ）を実装し、図２（ｂ）および図３に示す、個片化された表示デバイス２を得る（ステップＳ１２）。なお、前記各ステップは表示デバイスの製造装置が行う。

　下面フィルム１０の材料としては、例えばポリエチレンテレフタレート（ＰＥＴ）が挙げられる。樹脂層１２の材料としては、例えば、ポリイミド、エポキシ、ポリアミド、アクリル等が挙げられる。

　バリア層３は、表示デバイスの使用時に、水分や不純物が、ＴＦＴ層４や発光素子層５に到達することを防ぐ層であり、例えば、ＣＶＤにより形成される、酸化シリコン膜、窒化シリコン膜、あるいは酸窒化シリコン膜、またはこれらの積層膜で構成することができる。無機バリア層３の厚さは、例えば、５０ｎｍ～１５００ｎｍである。

　ＴＦＴ層４は、半導体膜１５と、半導体膜１５の上側に形成される無機絶縁膜１６（ゲート絶縁膜）と、ゲート絶縁膜１６の上側に形成されるゲート電極Ｇと、ゲート電極Ｇの上側に形成される無機絶縁膜１８と、無機絶縁膜１８の上側に形成される、容量電極Ｃと、容量電極Ｃの上側に形成される無機絶縁膜２０と、無機絶縁膜２０の上側に形成される、ソース電極Ｓ、ドレイン電極Ｄおよび端子電極ＴＭと、ソース電極Ｓおよびドレイン電極Ｄの上側に形成される有機層間膜２１とを含む。半導体膜１５、無機絶縁膜１６、ゲート電極Ｇ、無機絶縁膜１８・２０、ソース電極Ｓおよびドレイン電極Ｄは、薄層トランジスタ（ＴＦＴ）を構成する。

　ＴＦＴ層４の端部（非表示領域ＮＡ）に形成される複数の端子電極ＴＭは、ＩＣチップ、ＦＰＣ等の電子回路基板との接続に用いられる。端子電極ＴＭの端面は、有機層間膜２１によって覆われている。

　半導体膜１５は、例えば低温ポリシリコン（ＬＰＴＳ）あるいは酸化物半導体で構成される。ゲート絶縁膜１６は、例えば、ＣＶＤ法によって形成された、酸化シリコン（ＳｉＯｘ）膜あるいは窒化シリコン（ＳｉＮｘ）膜またはこれらの積層膜によって構成することができる。ゲート電極Ｇ、ソース電極Ｓ、ドレイン電極Ｄ、および端子は、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）の少なくとも１つを含む金属の単層膜あるいは積層膜によって構成される。なお、図２では、半導体膜１５をチャネルとするＴＦＴがトップゲート構造で示されているが、ボトムゲート構造でもよい（例えば、ＴＦＴのチャネルが酸化物半導体の場合）。

　無機絶縁膜１６・１８・２０は、例えば、ＣＶＤ法によって形成された、酸化シリコン（ＳｉＯｘ）膜あるいは窒化シリコン（ＳｉＮｘ）膜またはこれらの積層膜によって構成することができる。

　有機層間膜２１は、ポリイミド、アクリル等の塗布可能な感光性有機材料によって構成することができる。有機層間膜２１は、発光素子層５の下地（平坦化膜）として機能する。また、有機層間膜２１と、非表示領域の凸状構造体ＴＫの下部２１ｙは同一工程で形成される。

　アノード電極２２は、例えばＩＴＯ（Indium Tin Oxide）とＡｇまたはＡｌを含む合金との積層またはによって構成され、光反射性を有する。

　発光素子層５（例えば、ＯＬＥＤ層）は、有機層間膜２１の上側に形成されるアノード電極２２と、表示領域ＤＡのサブピクセルを規定するバンク２３と、アノード電極２２の上側に形成されるＥＬ（エレクトロルミネッセンス）層２４と、ＥＬ層２４の上側に形成されるカソード電極２５とを含む。

　なお、表示領域のバンク２３および非表示領域の凸状構造体ＴＫの上部２３ｙは、ポリイミド、エポキシ、アクリル等の塗布可能な感光性有機材料を用いて、例えば同一工程で形成することができる。凸状構造体ＴＫは、無機絶縁膜２０よりも上層に形成され、有機封止膜２７のエッジを規定する。

　ＥＬ層２４は、蒸着法あるいはインクジェット法によって、バンク２３で規定された領域（サブピクセル領域）に形成される。　発光素子層５がＯＬＥＤ（有機発光ダイオード）層である場合、ＥＬ層２４は、例えば、下層側から順に、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層を積層することで構成される。カソード電極２５は、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zincum Oxide）等の透明金属または、ＭｇＡｇ合金で構成することができる。

　発光素子層５がＯＬＥＤ層である場合、アノード電極２２およびカソード電極２５間の駆動電流によって正孔と電子がＥＬ層２４内で再結合し、これによって生じたエキシトンが基底状態に落ちることによって、光が放出される。

　なお、　発光素子層５は、前記のＯＬＥＤ層に限られず、無機発光ダイード層でもよいし、量子ドット発光ダイオード層でもよい。

　封止層６は、隔壁２３ｃおよびカソード電極２５を覆う第１無機封止膜２６と、第１無機封止膜２６を覆う有機封止膜２７と、有機封止膜２７を覆う第２無機封止膜２８とを含む。

　第１無機封止膜２６および第２無機封止膜２８はそれぞれ、例えば、マスクを用いたＣＶＤにより形成される、酸化シリコン膜、窒化シリコン膜、あるいは酸窒化シリコン膜、またはこれらの積層膜で構成することができる。有機封止膜２７は、第１無機封止膜２６および第２無機封止膜２８よりも厚い、透光性の有機絶縁膜であり、ポリイミド、アクリル等の塗布可能な感光性有機材料によって構成することができる。例えば、このような有機材料を含むインクを第１無機封止膜２６上にインクジェット塗布した後、ＵＶ照射により硬化させる。封止層６（特に、第１無機封止膜２６および第２無機封止膜２８）は、発光素子層５を覆い、水、酸素等の異物の発光素子層５への浸透を防いでいる。なお、封止層６を無機膜だけで構成することもできる。

　なお、上面フィルム９は、接着剤８を介して封止層６上に貼り付けられ、支持体５０を剥離した時の支持材として機能する。上面フィルム９の材料としては、ＰＥＴ（ポリエチレンテレフタレート）等が挙げられる。

　下面フィルム１０は、支持体５０を剥離した後に樹脂層１２の下面に貼り付けることで、柔軟性に優れた表示デバイスを製造するためのものであり、その材料としては、ＰＥＴ等が挙げられる。

　機能フィルム３９は、例えば、光学補償機能、タッチセンサ機能、保護機能等を有する。端子部４４の裏面に配される電子回路基板６０は、例えば、ＩＣチップあるいはフレキシブルプリント基板である。

　図３に示すように、樹脂層１２、バリア層３およびＴＦＴ層４を含む下層部７には、ＴＦＴ層４の無機絶縁膜２０上に位置する端子部４４と、端子部４４から、無機絶縁膜２０、無機絶縁膜１８、無機絶縁膜１６、バリア層３、および樹脂層１２を貫通し、端子部４４の裏面４９（樹脂層１２の下面）に到る導通ホールＤＨとが形成される。

　端子部４４は複数の端子電極ＴＭを含み、端子電極ＴＭは、導通ホールＤＨの内側壁（無機絶縁膜１６・１８・２０、バリア層３および樹脂層１２の貫通孔の内壁）に形成された導通部ＤＣを含む。導通ホールＤＨの内部には導電体５５が配され、導電体５５が、端子部４４の裏面４９（樹脂層１２の下面端部）に配された電子回路基板６０および端子電極ＴＭの導通部ＤＣそれぞれと接触することで、端子電極ＴＭと電子回路基板６０とが電気的に接続される。

　なお、導通ホールＤＨの形成手法としては、無機絶縁膜１６・１８・２０および樹脂層１２については、例えばフォトリソグラフィを用いたドライエッチングによってホール形成が可能である。樹脂層１２についてはレーザ照射によってもホール形成が可能である。

　〔実施形態１〕
　図４は、実施形態１での成膜工程および実装工程を示すフローチャートである。図５は、実施形態１での成膜工程および実装工程を示す平面図である。図６は、実施形態１での成膜工程および実装工程を示す断面図である。

　まず、図４・図５（ａ）・図６（ａ）に示すように、端子部形成位置に導通ホールＤＨを形成する（ステップＳ４ａ）。導通ホールＤＨは、端子電極の形成位置ごとに設ける。導通ホールＤＨは順テーパ（底に向けて細る）形状であり、無機絶縁膜２０、無機絶縁膜１８、無機絶縁膜１６、バリア層３、および樹脂層１２を貫通する。導通ホールＤＨのテーパ角は、３０°～８０°が望ましい。

　次いで、図４・図５（ｂ）・図６（ｂ）に示すように、端子部４４に、導通ホールＤＨの内側壁を通る端子電極ＴＭを形成する（ステップＳ４ｂ）。すなわち、端子電極ＴＭは、導通ホールＤＨの内側壁に形成された導通部ＤＣを含む。

　その後、支持体５０を（樹脂層１２から）剥離する（ステップＳ８）。これにより、図図５（ｃ）に示すように、端子電極ＴＭの導通ホール底面に位置する部分が除去される。

　次いで、図４・図６（ｃ）に示すように、下面フィルム１０を貼り付ける（ステップＳ９）。次いで、分断による個片化を行う（ステップＳ１０）。このステップでは、端子部４４の裏側にあたる下面フィルム１０を切断しておく。次いで、図４・図６（ｄ）に示すように、端子部の裏側にあたる下面フィルムを剥離する（ステップＳ１２ａ）。

　次いで、図４・図６（ｅ）に示すように、表示デバイス２を、開口（端子部に対応する位置に設けられている）を有するステージＳＴ１に載せ、電子回路基板６０をステージＳＴ２に載せて電子回路基板６０上に導電体５５（導電性バインダー）を配置し、導電体５５と導通ホール底面とが向かい合うように、ステージＳＴ２を端子部４４の裏側に配置する（ステップＳ１２ｂ）。次いで、図４・図６（ｅ）に示すように、圧着ヘッドＡＨを導通ホール上面（開口面）側に配してステージＳＴ２を上昇させて、電子回路基板６０および圧着ヘッドＡＨによって導電体５５に圧力をかけ、導電体５５を導通ホールＤＨ内に充填する（ステップＳ１２ｃ）。次いで、圧着ヘッドＡＨからの熱によって導通ホールＤＨ内に充填された導電体５５を硬化させる（ステップＳ１２ｄ）。

　これにより、図４・図５（ｄ）・図６（ｆ）に示すように、導電性バインダーである導電体５５が導通部ＤＣおよび電子回路基板６０に接触した状態で電子回路基板６０が樹脂層１２の下面に接着される。すなわち、端子電極ＴＭおよび電子回路基板６０が電気的に接続され、電子回路基板６０が、端子部４４の裏面に実装される。

　図７は、実施形態１の表示デバイスの変形例を示す断面図である。図７は導通部ＤＣが端子電極ＴＭと同一プロセスで形成される（同じソース層に、かつ同材料で形成される）場合の端子部構成を示している。この場合、導通ホールＤＨが端子電極ＴＭのエッジＴｅで囲まれる構成となる。また、無機絶縁膜２０上には、一端が端子電極ＴＭに繋がり、端子電極ＴＭと同一材料で形成された端子配線ＴＷが設けられており、端子配線ＴＷの配線幅ｗ１が、この配線幅ｗ１と同方向に関する導通ホールＤＨのサイズｗ２よりも小さい。

　なお、図２および図３では、端子電極ＴＭがＴＦＴ層４のソース層（例えば、ソース電極）に接続されているがこれに限定されない。端子電極ＴＭをＴＦＴ層４のゲート層（ゲート電極と同層）に接続することもできる。

　導通ホールＤＨの形状については、図８（ａ）に示すように、段階的に先細となる構成でもよい。例えば、無機絶縁膜１６・１８・２０の開口よりもバリア層３および樹脂層１２の開口を小さくする。また、導通部ＤＣを、無機絶縁膜１６・１８・２０およびバリア層３の貫通孔の内壁に形成する。

　また、図８（ｂ）のように、導通ホールＤＨの底面下に電子回路基板６０を配するとともに、押さえ板ＰＺに塗布した導電体５５（導電性バインダー）を導通ホールＤＨの開口上に配し、圧着ヘッドＡＨを降下させて押さえ板ＰＺおよび電子回路基板６０間の導電体５５に圧力を加えて導電体５５を導通ホールＤＨ内に充填してもよい。

　なお、図９に示すように、表示デバイス製造装置７０は、成膜装置７６と、分断装置７４と、熱圧着ツール等を含む実装装置８０と、これらの装置を制御するコントローラ７２とを含んでおり、コントローラ７２の制御を受けた成膜装置７６が図４のステップＳ４ａ～ステップＳ４ｂを行い、コントローラ７２の制御を受けた実装着装置８０が図４のステップＳ１２ａ～ステップＳ１２ｄを行う。

　実施形態１では、端子部４４の裏面に電子回路基板６０を実装することができるため、端子部上に実装した電子回路基板（ＦＰＣ等）を裏面に折り曲げるような構成と比較して額縁部分を縮小することができる。また、電子回路基板を折り曲げる必要もないため、実装の信頼性も高められる。

　〔実施形態２〕
　図１０は、実施形態２での成膜工程および実装工程を示すフローチャートである。図１１は、実施形態２での成膜工程および実装工程を示す平面図である。図１２は、実施形態２での実装工程を示す断面図である。

　まず、図１０・図１１（ａ）・図１２（ａ）に示すように、端子部形成位置に導通ホールＤＨを形成する（ステップＳ４ａ）。導通ホールＤＨは順テーパ（底に向けて細る）形状であり、無機絶縁膜２０、無機絶縁膜１８、無機絶縁膜１６、バリア層３、および樹脂層１２を貫通する。

　次いで、図１０・図１１（ｂ）に示すように、端子部４４に、端子電極ＴＭ（ソース層）を形成する（ステップＳ４ｂ）。

　その後、図１０に示すように、支持体５０を（樹脂層１２から）剥離し（ステップＳ８）、下面フィルムを貼り付ける（ステップＳ９）。次いで、分断による個片化を行う（ステップＳ１０）。このステップでは、端子部４４の裏側にあたる下面フィルムを切断しておく。次いで、図１０に示すように、端子部の裏側にあたる下面フィルムを剥離する（ステップＳ１２ａ）。

　次いで、図１０・図１２（ｂ）に示すように、電子回路基板６０を、接着剤５９によって端子部４４の裏側に接着する（ステップＳ１２ｂ）。次いで、図１０・図１１（ｃ）・図１２（ｃ）に示すように、インクジェット法により、端子電極ＴＭおよび導通ホールＤＨ内に導電体５６を塗布する（ステップＳ１２ｅ）。導電体５６は、例えば、銀ナノ粒子を含むインクジェット可能な導電材で構成され、端子電極ＴＭおよび電子回路基板６０に接触する。

　これにより、導電体５６を介して端子電極ＴＭおよび電子回路基板６０が電気的に接続され、電子回路基板６０が、端子部４４の裏面に実装される。

　なお、実施形態２においても、図１２（ｘ）・（ｙ）に示すように、端子電極ＴＭを導通ホールＤＨの内側壁に形成された導通部ＤＣを含むように構成し、導通ホールＤＨ内にインクジェット方式にて導電体５６を打ち込むことで、導電体５６を、端子電極ＴＭおよび電子回路基板６０に接触させる構成でもよい。

　図１１（ａ）～（ｃ）の例では、導通ホールＤＨを端子電極ＴＭごとに設けているが、図１１（ｄ）のように、複数の端子電極に１つの（共通の）導通ホールＤＨを設けてもよいし、すべての端子電極に対して１つの（共通の）導通ホールＤＨを設けてもよい。

　さらに、図１３（ａ）（ｄ）に示すように、複数の端子電極ＴＭに対応する導通ホールＤＨに、端子電極ＴＭごとに形成された樹脂ホール１２ｋが含まれ、端子電極ＴＭが、樹脂ホール１２ｋの側壁に形成された導通部ＤＣを含み、導通ホールＤＨ内に配された異方性導電フィルム５８（熱硬化樹脂５８ｊおよび導電粒子５８ｃを含む）が、端子電極ＴＭの導通部ＤＣと、樹脂層１２の下側に配された電子回路基板６０とに接触している構成も可能である。図１３（ｂ）のように、圧着ヘッドＡＨから抑え板ＰＺを介して異方性導電フィルム５８に圧力および熱を加えることで、樹脂ホール１２ｋ内に導電粒子５８ｃが押し込まれ、導通部ＤＣと電子回路基板６０とが導電粒子５８ｃを介して接続される（図１３（ｃ）参照）。なお、端子電極ＴＭの並ぶ方向（図１３（ｄ）の縦方向）には絶縁性が担保される。

　〔実施形態３〕　
　実施形態１・２では、４辺を有する平面視において矩形の表示デバイスの１辺（１つのエッジ）に対応して端子部４４およびその裏面に電子回路基板６０を設けているが、これに限定されない。例えば、図１４のように、４辺（ＦＡ・ＦＢ・ＦＣ・ＦＤ）それぞれに対応して、端子部４４およびその裏面に電子回路基板６０を設けることもできる。こうすれば、引き回し配線の領域が削減され、額縁部分を縮小することができる。

　図１４の構成では、向かい合う２辺に対応する端子部４４およびその裏面の電子回路基板６０を図３のように接続（すなわち、端子電極ＴＭをＴＦＴ層４のソース層に電気的に接続）し、残りの２辺（向かい合う２辺）に対応する端子部４４およびその裏面の電子回路基板６０を図１５のように接続（すなわち、端子電極ＴＭをＴＦＴ層４のゲート層に電気的に接続）することもできる。

　なお、平面視における表示デバイス２のエッジは矩形に限られず、多角形、円形、楕円形等でもよい（例えば、表示デバイスのエッジ全体が楕円形状あるいは円形状でもよいし、エッジの一部が楕円形状あるいは円形状でもよい）。図１６に示すように、表示デバイス２のエッジの一部が曲率を有する湾曲部Ｆａであり、湾曲部Ｆａに沿って端子部４４が形成されている構成でもよい。この場合、端子部４４の裏面に設けられる電子回路基板６０のエッジの一部が曲率を有していてもよい。

本実施形態にかかる表示デバイスが備える電気光学素子は特に限定されるものではない。表示デバイスとしては、例えば、電気光学素子としてＯＬＥＤ（Organic Light Emitting Diode：有機発光ダイオード）を備えた有機ＥＬ（Electro Luminescence：エレクトロルミネッセンス）ディスプレイ、電気光学素子として無機発光ダイオードを備えた無機ＥＬディスプレイ、電気光学素子としてＱＬＥＤ（Quantum dot Light Emitting Diode：量子ドット発光ダイオード）を備えたＱＬＥＤディスプレイ等が挙げられる。

　〔まとめ〕
態様１：
　下層部と、前記下層部よりも上層に形成される発光素子層とを備え、
　前記下層部には、端子電極を含む端子部と、前記端子部から、その裏面である前記下層部の下面に到る導通ホールとが形成されている表示デバイス。
態様２：
　少なくとも一部が前記導通ホール内に位置する導電体が設けられ、前記導電体は、前記端子電極と、前記下層部よりも下側に配された電子回路基板とに接触している例えば態様１記載の表示デバイス。
態様３：
　前記端子電極は、前記導通ホールの内側壁に形成された導通部を含み、前記導電体は、前記導通部および前記電子回路基板に接触している例えば態様２記載の表示デバイス。
態様４：
　前記導通ホールと前記端子電極とが同一材料で形成され、
　平面視において、前記導通ホールが、前記端子電極のエッジで囲まれている例えば態様１～３のいずれか１項に表示デバイス。
態様５：
　前記下層部には、一端が前記端子電極に繋がり、前記端子電極と同一材料で形成された端子配線が設けられ、前記端子配線の配線幅は、前記配線幅と同方向に関する前記導通ホールのサイズよりも小さい例えば態様４に記載の表示デバイス。
態様６：
　前記導通ホールは、順テーパ形状である例えば態様１～５のいずれか１項に記載の表示デバイス。
態様７：
　前記導電体は、導電性バインダーである例えば態様２に記載の表示デバイス。
態様８：
　前記導電体はインクジェット法で塗布可能な導電材を含む例えば態様２に記載の表示デバイス。
態様９：
　前記下層部は、前記端子部が設けられたＴＦＴ層と、前記ＴＦＴ層の下層に形成されたバリア層と、前記バリア層の下層に形成された樹脂層とを含む例えば態様１～８のいずれか１項に記載の表示デバイス。
態様１０：
　前記導通ホールは、前記端子部から、前記バリア層および前記樹脂層を貫通して前記下層部の下面に到る例えば態様９に記載の表示デバイス。
態様１１：
　前記樹脂層に接着された下面フィルムを含み、
　前記端子部の裏面においては前記下面フィルムが除去されている例えば態様９または１０に記載の表示デバイス。
態様１２：
　前記端子電極は、前記ＴＦＴ層内のトランジスタの導通電極と同層に形成されている例えば態様９～１１のいずれか１項に記載の表示デバイス。
態様１３：
　３辺以上を有する多角形状を有し、
　複数の辺それぞれに対応して、前記端子部およびその裏面側に配された前記電子回路基板を備える例えば態様２に記載の表示デバイス。
態様１４：
　前記表示デバイスのエッジの少なくとも一部が曲率を有する湾曲部であり、前記湾曲部に沿って前記端子部が形成されている例えば態様１～１３のいずれか１項に記載の表示デバイス。
態様１５：
　下層部と、前記下層部よりも上層に形成される発光素子層とを備える表示デバイスの製造方法であって、
　前記下層部に、端子電極を含む端子部と、前記端子部から、その裏面である前記下層部の下面に到る導通ホールとを形成する表示デバイスの製造方法。
態様１６：
　少なくとも一部が前記導通ホール内に位置する導電体を設け、前記導電体を、前記端子電極と、前記下層部よりも下側に配された電子回路基板とに接触させる例えば態様１５記載の表示デバイスの製造方法。
態様１７：
　前記導通ホールを、順テーパ形状とする例えば態様１４記載の表示デバイスの製造方法。
態様１８：
　前記導電体は、導電性バインダーである例えば態様１５～１７のいずれか１項に記載の表示デバイスの製造方法。
態様１９：
　圧力によって前記導電体を前記導通ホール内に充填する例えば態様１８記載の表示デバイスの製造方法。
態様２０：
　前記導電体をインクジェット法で塗布する例えば態様１５～１７のいずれか１項に記載の表示デバイスの製造方法。
態様２１：
　支持体の上側に、樹脂層と、バリア層と、前記端子部を含むＴＦＴ層とを形成する例えば態様１５～２０のいずれか１項に記載の表示デバイスの製造方法。
態様２２：
　前記支持体を前記樹脂層から剥離し、前記樹脂層に下面フィルムを貼り付ける例えば態様２１に記載の表示デバイスの製造方法。
態様２３：
　前記下面フィルムの前記端子部の裏面にあたる部分を除去する例えば態様２２に記載の表示デバイスの製造方法。
態様２４：
　下層部と、前記下層部よりも上層に形成される発光素子層とを備える表示デバイスの製造装置であって、
　前記下層部に、端子電極を含む端子部と、前記端子部から、その裏面である前記下層部の下面に到る導通ホールとを形成する表示デバイスの製造装置。

　本発明は上述した実施形態に限定されるものではなく、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。

　２　　表示デバイス
　４　　ＴＦＴ層
　５　　発光素子層
　６　　封止層
　７　　下層部
　１０　下面フィルム
　１２　樹脂層
　１６　無機絶縁膜
　１８　無機絶縁膜
　２０　無機絶縁膜
　２１　有機層間膜
　２４　ＥＬ層
　２６　第１無機封止膜
　２７　有機封止膜
　２８　第２無機封止膜
　４４　端子部
　５０　支持体
　５５　導電体
　６０　電子回路基板
　７０　表示デバイス製造装置
　８０　実装装置
　ＤＨ　導通ホール
　ＤＣ　導通部
　ＡＨ　圧着ヘッド
　ＴＭ　端子電極

Claims

　下層部と、前記下層部よりも上層に形成される発光素子層とを備え、
　前記下層部には、端子電極を含む端子部と、前記端子部から、その裏面である前記下層部の下面に到る導通ホールとが形成されている表示デバイス。
　少なくとも一部が前記導通ホール内に位置する導電体が設けられ、前記導電体は、前記端子電極と、前記下層部よりも下側に配された電子回路基板とに接触している請求項１記載の表示デバイス。
　前記端子電極は、前記導通ホールの内側壁に形成された導通部を含み、前記導電体は、前記導通部および前記電子回路基板に接触している請求項２記載の表示デバイス。
　前記導通ホールと前記端子電極とが同一材料で形成され、
　平面視において、前記導通ホールが、前記端子電極のエッジで囲まれている請求項１～３のいずれか１項に表示デバイス。
　前記下層部には、一端が前記端子電極に繋がり、前記端子電極と同一材料で形成された端子配線が設けられ、前記端子配線の配線幅は、前記配線幅と同方向に関する前記導通ホールのサイズよりも小さい請求項４に記載の表示デバイス。
　前記導通ホールは、順テーパ形状である請求項１～５のいずれか１項に記載の表示デバイス。
　前記導電体は、導電性バインダーである請求項２に記載の表示デバイス。
　前記導電体はインクジェット法で塗布可能な導電材を含む請求項２に記載の表示デバイス。
　前記下層部は、前記端子部が設けられたＴＦＴ層と、前記ＴＦＴ層の下層に形成されたバリア層と、前記バリア層の下層に形成された樹脂層とを含む請求項１～８のいずれか１項に記載の表示デバイス。
　前記導通ホールは、前記端子部から、前記バリア層および前記樹脂層を貫通して前記下層部の下面に到る請求項９に記載の表示デバイス。
　前記樹脂層に接着された下面フィルムを含み、
　前記端子部の裏面においては前記下面フィルムが除去されている請求項９または１０に記載の表示デバイス。
　前記端子電極は、前記ＴＦＴ層内のトランジスタの導通電極と同層に形成されている請求項９～１１のいずれか１項に記載の表示デバイス。
　３辺以上を有する多角形状を有し、
　複数の辺それぞれに対応して、前記端子部およびその裏面側に配された前記電子回路基板を備える請求項２に記載の表示デバイス。
　前記表示デバイスのエッジの少なくとも一部が曲率を有する湾曲部であり、前記湾曲部に沿って前記端子部が形成されている請求項１～１３のいずれか１項に記載の表示デバイス。
　下層部と、前記下層部よりも上層に形成される発光素子層とを備える表示デバイスの製造方法であって、
　前記下層部に、端子電極を含む端子部と、前記端子部から、その裏面である前記下層部の下面に到る導通ホールとを形成する表示デバイスの製造方法。
　少なくとも一部が前記導通ホール内に位置する導電体を設け、前記導電体を、前記端子電極と、前記下層部よりも下側に配された電子回路基板とに接触させる請求項１５記載の表示デバイスの製造方法。
　前記導通ホールを、順テーパ形状とする請求項１４記載の表示デバイスの製造方法。
　前記導電体は、導電性バインダーである請求項１５～１７のいずれか１項に記載の表示デバイスの製造方法。
　圧力によって前記導電体を前記導通ホール内に充填する請求項１８記載の表示デバイスの製造方法。
　前記導電体をインクジェット法で塗布する請求項１５～１７のいずれか１項に記載の表示デバイスの製造方法。
　支持体の上側に、樹脂層と、バリア層と、前記端子部を含むＴＦＴ層とを形成する請求項１５～２０のいずれか１項に記載の表示デバイスの製造方法。
　前記支持体を前記樹脂層から剥離し、前記樹脂層に下面フィルムを貼り付ける請求項２１に記載の表示デバイスの製造方法。
　前記下面フィルムの前記端子部の裏面にあたる部分を除去する請求項２２に記載の表示デバイスの製造方法。
　下層部と、前記下層部よりも上層に形成される発光素子層とを備える表示デバイスの製造装置であって、
　前記下層部に、端子電極を含む端子部と、前記端子部から、その裏面である前記下層部の下面に到る導通ホールとを形成する表示デバイスの製造装置。