+

WO2007036800A3 - Procede et appareil de gestion d'erreurs - Google Patents

Procede et appareil de gestion d'erreurs Download PDF

Info

Publication number
WO2007036800A3
WO2007036800A3 PCT/IB2006/002766 IB2006002766W WO2007036800A3 WO 2007036800 A3 WO2007036800 A3 WO 2007036800A3 IB 2006002766 W IB2006002766 W IB 2006002766W WO 2007036800 A3 WO2007036800 A3 WO 2007036800A3
Authority
WO
WIPO (PCT)
Prior art keywords
parity bit
data
parity
word
bit position
Prior art date
Application number
PCT/IB2006/002766
Other languages
English (en)
Other versions
WO2007036800A2 (fr
Inventor
Milivoje Aleksic
Sergiu Goma
Original Assignee
Ati Technologies Inc
Ati Int Srl
Milivoje Aleksic
Sergiu Goma
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ati Technologies Inc, Ati Int Srl, Milivoje Aleksic, Sergiu Goma filed Critical Ati Technologies Inc
Priority to CN2006800433340A priority Critical patent/CN101366183B/zh
Priority to EP06820774.5A priority patent/EP1929637B1/fr
Priority to JP2008532898A priority patent/JP5226519B2/ja
Publication of WO2007036800A2 publication Critical patent/WO2007036800A2/fr
Publication of WO2007036800A3 publication Critical patent/WO2007036800A3/fr

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/19—Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

Selon cette invention, pour dériver un code de Hamming pour gérer des erreurs de données, un ensemble d'au moins quatre positions de bits de parité est sélectionné pour des bits de parité qui vont protéger un ensemble de bits de données (chaque bit de données comportant une position de bit de données dans l'ensemble de bits de données). Un syndrome est déterminé pour chaque position de bits de données. Ceci implique la sélection d'un sous-ensemble unique d'au moins trois positions de bits de parité. Le sous-ensemble unique partage au moins une position de bits de parité avec au moins un autre sous-ensemble unique d'au moins trois positions de bits de parité. Une valeur de bits de parité peut ensuite être calculée pour chaque position de bits de parité sur la base des syndromes déterminés. L'en-tête d'un paquet peut être pourvu d'un mot qui définit la longueur du paquet et d'un code de gestion d'erreur généré à l'aide de ce mot de façon que les erreurs dans ce mot puissent être détectées et si possible corrigées.
PCT/IB2006/002766 2005-09-28 2006-09-28 Procede et appareil de gestion d'erreurs WO2007036800A2 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2006800433340A CN101366183B (zh) 2005-09-28 2006-09-28 用于差错管理的方法和设备
EP06820774.5A EP1929637B1 (fr) 2005-09-28 2006-09-28 Procede et appareil de gestion d'erreurs
JP2008532898A JP5226519B2 (ja) 2005-09-28 2006-09-28 エラー管理用の方法及び装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/236,921 US7596743B2 (en) 2005-09-28 2005-09-28 Method and apparatus for error management
US11/236,921 2005-09-28

Publications (2)

Publication Number Publication Date
WO2007036800A2 WO2007036800A2 (fr) 2007-04-05
WO2007036800A3 true WO2007036800A3 (fr) 2007-07-12

Family

ID=37714953

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2006/002766 WO2007036800A2 (fr) 2005-09-28 2006-09-28 Procede et appareil de gestion d'erreurs

Country Status (5)

Country Link
US (4) US7596743B2 (fr)
EP (1) EP1929637B1 (fr)
JP (1) JP5226519B2 (fr)
CN (1) CN101366183B (fr)
WO (1) WO2007036800A2 (fr)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7596743B2 (en) * 2005-09-28 2009-09-29 Ati Technologies Inc. Method and apparatus for error management
US7956743B2 (en) * 2007-06-29 2011-06-07 Oberthur Technologies Dual communication fob assembly comprising an insert within a base
US20090154916A1 (en) * 2007-12-12 2009-06-18 Tellabs Petaluma, Inc. Method and Apparatus for GPON GEM Error Correction Implementation
US8347165B2 (en) * 2007-12-17 2013-01-01 Micron Technology, Inc. Self-timed error correcting code evaluation system and method
JP5453948B2 (ja) * 2009-06-18 2014-03-26 富士通セミコンダクター株式会社 データ受信処理方法及びデータ受信処理装置
US8381083B2 (en) * 2009-10-22 2013-02-19 Arm Limited Error control coding for single error correction and double error detection
US8397195B2 (en) * 2010-01-22 2013-03-12 Synopsys, Inc. Method and system for packet switch based logic replication
US8638792B2 (en) * 2010-01-22 2014-01-28 Synopsys, Inc. Packet switch based logic replication
US8347169B1 (en) * 2010-03-01 2013-01-01 Applied Micro Circuits Corporation System and method for encoding using common partial parity products
JP4861509B1 (ja) 2010-10-29 2012-01-25 株式会社東芝 符号化・復号化装置、データ記憶装置、及び方法
FR2968855B1 (fr) * 2010-12-14 2012-12-07 Schneider Electric Ind Sas Procede et dispositif de surveillance d'un dispositif equipe d'un microprocesseur
US20130007563A1 (en) * 2011-07-01 2013-01-03 Samsung Electronics Co., Ltd. Semiconductor memory device having error correction function and memory system including the same
US8806316B2 (en) 2012-01-11 2014-08-12 Micron Technology, Inc. Circuits, integrated circuits, and methods for interleaved parity computation
US9569308B1 (en) * 2013-07-15 2017-02-14 Rambus Inc. Reduced-overhead error detection and correction
US9658921B2 (en) * 2013-10-31 2017-05-23 Samsung Display Co., Ltd. Maximal transition hamming codes
US20150281743A1 (en) * 2014-04-01 2015-10-01 Silicon Image, Inc. Orthogonal Data Organization for Error Detection and Correction in Serial Video Interfaces
EP3148092A4 (fr) * 2014-05-23 2017-05-31 Fujitsu Limited Circuit de calcul, circuit de codage et circuit de décodage
US9720612B2 (en) 2015-04-30 2017-08-01 Sandisk Technologies Llc Biasing schemes for storage of bits in unreliable storage locations
US9780809B2 (en) * 2015-04-30 2017-10-03 Sandisk Technologies Llc Tracking and use of tracked bit values for encoding and decoding data in unreliable memory
CN104917592A (zh) * 2015-06-11 2015-09-16 天津大学 对位宽为10的数据进行检错和纠错的电路
WO2017002291A1 (fr) * 2015-07-02 2017-01-05 ソニー株式会社 Dispositif de communication, système de communication, procédé et programme de communication
WO2017023038A1 (fr) * 2015-08-03 2017-02-09 엘지전자 주식회사 Procédé de transmission et procédé de traitement d'un train de bits dans un système de communication sans fil
US10599518B2 (en) 2015-12-31 2020-03-24 Texas Instruments Incorporated Protecting data memory in a signal processing system
JP6971538B2 (ja) * 2016-05-18 2021-11-24 ソニーセミコンダクタソリューションズ株式会社 通信装置、通信方法、プログラム、および、通信システム
JP6885026B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6885029B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6885028B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6885030B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6885027B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6885025B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6972664B2 (ja) * 2017-05-31 2021-11-24 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
CN107612561B (zh) * 2017-09-30 2021-02-02 武汉虹信科技发展有限责任公司 一种编码、译码方法及装置
JP6930374B2 (ja) 2017-10-31 2021-09-01 ソニーグループ株式会社 送信装置及び送信方法
JP6930372B2 (ja) * 2017-10-31 2021-09-01 ソニーグループ株式会社 送信装置及び送信方法
JP6930376B2 (ja) * 2017-10-31 2021-09-01 ソニーグループ株式会社 送信装置及び送信方法
JP7338752B2 (ja) 2017-10-31 2023-09-05 ソニーグループ株式会社 受信装置、及び、受信方法
JP6930373B2 (ja) * 2017-10-31 2021-09-01 ソニーグループ株式会社 送信装置及び送信方法
JP6930375B2 (ja) * 2017-10-31 2021-09-01 ソニーグループ株式会社 送信装置及び送信方法
JP6930377B2 (ja) * 2017-10-31 2021-09-01 ソニーグループ株式会社 送信装置及び送信方法
JP7338751B2 (ja) * 2017-10-31 2023-09-05 ソニーグループ株式会社 受信装置、及び、受信方法
JP7119431B2 (ja) 2018-01-18 2022-08-17 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
US10496478B1 (en) * 2018-05-24 2019-12-03 Micron Technology, Inc. Progressive length error control code
US10409680B1 (en) 2018-05-24 2019-09-10 Micron Technology, Inc. Progressive length error control code
CN110740009B (zh) * 2018-07-20 2022-08-12 富联精密电子(天津)有限公司 数据传输校验装置及方法
EP4287080A3 (fr) * 2019-03-05 2024-02-28 Google LLC Décodage d'erreur à l'aide d'une expansion de sous-espace quantique
US12046316B2 (en) * 2020-10-29 2024-07-23 Micron Technology, Inc. Techniques for detecting a state of a bus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0862296A2 (fr) * 1997-02-21 1998-09-02 Denso Corporation Système de communication de données et unité de contrÔle électronique utilisée dans celui-ci
WO2001091497A1 (fr) * 2000-05-25 2001-11-29 Soma Networks, Inc. En-tete de trame pour canal de transmission de donnees
US20050149834A1 (en) * 2003-12-23 2005-07-07 International Business Machines Corporation (18, 9) Error correction code for double error correction and triple error detection

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57155646A (en) * 1981-03-20 1982-09-25 Nec Corp Error correcting and error correcting code generating circuit in combination
JPS60142430A (ja) * 1983-12-28 1985-07-27 Fujitsu Ltd 誤り訂正・検出装置
US5479416A (en) * 1993-09-30 1995-12-26 Micron Technology, Inc. Apparatus and method for error detection and correction in radio frequency identification device
US7170866B2 (en) * 1999-12-08 2007-01-30 Cello Partnership Quality of service enhancements for wireless communications systems
EP1175034A2 (fr) 2000-07-18 2002-01-23 Eastman Kodak Company Système de transmission de données par paquets avec longueur de paquets adaptative
US7596743B2 (en) * 2005-09-28 2009-09-29 Ati Technologies Inc. Method and apparatus for error management

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0862296A2 (fr) * 1997-02-21 1998-09-02 Denso Corporation Système de communication de données et unité de contrÔle électronique utilisée dans celui-ci
WO2001091497A1 (fr) * 2000-05-25 2001-11-29 Soma Networks, Inc. En-tete de trame pour canal de transmission de donnees
US20050149834A1 (en) * 2003-12-23 2005-07-07 International Business Machines Corporation (18, 9) Error correction code for double error correction and triple error detection

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JONES A E ET AL: "Combined coding for error control and increased robustness to system nonlinearities in OFDM", VEHICULAR TECHNOLOGY CONFERENCE, 1996. MOBILE TECHNOLOGY FOR THE HUMAN RACE., IEEE 46TH ATLANTA, GA, USA 28 APRIL-1 MAY 1996, NEW YORK, NY, USA,IEEE, US, vol. 2, 28 April 1996 (1996-04-28), pages 904 - 908, XP010162520, ISBN: 0-7803-3157-5 *

Also Published As

Publication number Publication date
US8769384B2 (en) 2014-07-01
US8127208B2 (en) 2012-02-28
CN101366183A (zh) 2009-02-11
US20090313529A1 (en) 2009-12-17
EP1929637A2 (fr) 2008-06-11
JP5226519B2 (ja) 2013-07-03
US20120124447A1 (en) 2012-05-17
US20120137192A1 (en) 2012-05-31
WO2007036800A2 (fr) 2007-04-05
CN101366183B (zh) 2013-08-21
EP1929637B1 (fr) 2017-03-15
JP2009510875A (ja) 2009-03-12
US20070089044A1 (en) 2007-04-19
US8667375B2 (en) 2014-03-04
US7596743B2 (en) 2009-09-29

Similar Documents

Publication Publication Date Title
WO2007036800A3 (fr) Procede et appareil de gestion d'erreurs
WO2010054410A3 (fr) Appareil, système et procédé de prédiction de défaillances dans un stockage semi-conducteur
WO2010032108A3 (fr) Décodage itératif de blocs avec contrôle de redondance cyclique
WO2007083303A3 (fr) Procédé d'agencement de données dans une mémoire à cellules multiniveau
WO2010080257A3 (fr) Reprise sur erreur de données dans une mémoire non volatile
WO2008021045A3 (fr) Système et procédé pour corriger des erreurs dans une mémoire rémanente en utilisant des codes de produits
WO2009069628A1 (fr) Dispositif et procédé de traitement de données
WO2008005781A3 (fr) Amélioration de la fiabilité, de la disponibilité et de la facilité de maintenance dans un dispositif à mémoire
WO2010135370A3 (fr) Appareil, système, et procédé pour augmenter l'intégrité des données dans un système de stockage redondant
WO2009074978A3 (fr) Systèmes et procédés pour une correction d'erreurs et un décodage sur des milieux physiques à multiples niveaux
WO2006078418A3 (fr) Protection contre les erreurs de groupes de mots de donnees
WO2009069617A1 (fr) Dispositif et procédé de traitement de données
WO2008133087A1 (fr) Dispositif de mémorisation à semi-conducteurs et son procédé de fonctionnement
WO2010078167A3 (fr) Correction d'erreur améliorée dans un disque ssd
WO2009069618A1 (fr) Dispositif et procédé de traitement de données
WO2007046084A3 (fr) Correction d'erreur probabiliste dans une memoire flash a bits multiples par cellule
WO2008004226A3 (fr) Procédé de correction d'erreur dans une mémoire flash multi-bits-par-cellule
WO2007036834A3 (fr) Circuit de detection/correction d'erreurs et procede associe
WO2009011059A1 (fr) Décodeur à correction d'erreur et dispositif de reproduction
WO2009076370A3 (fr) Cadre de codage externe
WO2004112048A3 (fr) Procede et appareil de detection et de correction d'erreur dans une memoire magnetoresistive a acces aleatoire
WO2009019763A1 (fr) Dispositif de détection d'erreur, et dispositif et procédé de décodage à correction d'erreur/détection d'erreur
AU5174800A (en) System and method for protecting data and correcting bit errors due to component failures
US20110099452A1 (en) 2D Product Code and Method for Detecting False Decoding Errors
WO2007078830A3 (fr) Bits de reparation pour cache de basse tension

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680043334.0

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2008532898

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2006820774

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2006820774

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2094/CHENP/2008

Country of ref document: IN

WWP Wipo information: published in national office

Ref document number: 2006820774

Country of ref document: EP

点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载