+

WO2023013017A1 - Transmission device, transmission system, and transmission method - Google Patents

Transmission device, transmission system, and transmission method Download PDF

Info

Publication number
WO2023013017A1
WO2023013017A1 PCT/JP2021/029276 JP2021029276W WO2023013017A1 WO 2023013017 A1 WO2023013017 A1 WO 2023013017A1 JP 2021029276 W JP2021029276 W JP 2021029276W WO 2023013017 A1 WO2023013017 A1 WO 2023013017A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
unit
transmission
receiver
clock
Prior art date
Application number
PCT/JP2021/029276
Other languages
French (fr)
Japanese (ja)
Inventor
佑紀 岡南
正樹 日比野
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2023538675A priority Critical patent/JP7439996B2/en
Priority to PCT/JP2021/029276 priority patent/WO2023013017A1/en
Publication of WO2023013017A1 publication Critical patent/WO2023013017A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines

Definitions

  • Patent Document 1 discloses that a measuring instrument called a network analyzer is installed in the transmitter and the receiver to measure the frequency characteristics (reflection characteristics, pass characteristics) of the transmission line connecting the transmitter and the receiver. It is stated that Further, in Patent Document 1, based on the measured frequency characteristics (reflection characteristics, pass characteristics), while suppressing the influence of fluctuations in the frequency characteristics of the transmission line, a clock frequency that can suppress a decrease in transmission speed is determined. is stated.
  • the transmitter 1 of the transmission system 100 is an example of a transmission device, and includes a control section 10, a modulation section 12, a clock generation section 13, and a waveform detection section 14.
  • the control unit 10 is composed of, for example, a CPU and a memory.
  • the control unit 10 implements functions of a signal generation unit 15 , a pass characteristics calculation unit 16 , and a clock determination unit 17 by executing programs stored in the memory by the CPU.
  • the waveform detection unit 14 is, for example, an AD converter, and detects the voltage waveform at the output end of the transmitter 1 (hereinafter referred to as output end voltage).
  • This output terminal voltage indicates, for example, a reflected waveform from the transmission line 3 when a step signal is output from the modulating section 12 .
  • the output terminal voltage indicates, for example, the noise waveform from the transmission line 3 when the step signal is not output from the modulating section 12 .
  • the transmitter 1 may include an AFE (Analog Front End) circuit composed of, for example, an amplifier for adjusting the voltage value of the data signal and/or a filter for reducing noise.
  • AFE Analog Front End
  • the receiver 2 includes a receiving section 21, a control section 22, and a variable resistance section 23.
  • the control section 22 is composed of a CPU and a memory, and controls each section of the receiver 2 according to the signal input from the receiving section 21 . Specifically, the control section 22 may output a control signal to the variable resistance section 23 . Also, the control unit 22 may store the data signal in a storage unit (not shown). The variable resistance section 23 is connected between the transmission line 3 and GND of the receiver 2 .
  • the receiver 2 may include an AFE circuit including, for example, an amplifier for adjusting the voltage value of the data signal and/or a filter for reducing noise.
  • FIG. 2 is a diagram showing an example of the hardware configuration of the transmitter 1.
  • the transmitter 1 includes a control circuit 31 , a modulation circuit 32 , a clock generation circuit 33 and a waveform detection circuit 34 .
  • the control circuit 31 implements the functions of the signal generator 15, the pass characteristic calculator 16, and the clock determiner 17 shown in FIG. 1 by executing programs stored in the memory.
  • the memory stores various programs executed by the control circuit 31 and various data used for processing executed by the control circuit 31 .
  • the modulation circuit 32 realizes the function of the modulation section 12 shown in FIG.
  • the clock generation circuit 33 implements the function of the clock generation section 13 shown in FIG.
  • the waveform detection circuit 34 realizes the function of the waveform detection section 14 shown in FIG.
  • the control unit 10 transmits a control signal for setting the initial value of the degree of multilevel to the modulation unit 12 .
  • the control unit 10 also transmits a control signal for setting the initial value of the clock frequency to the clock generation unit 13 (S101).
  • the control unit 10 has set binary signal voltages (voltage values V 0 and 0) as the initial values of the multilevel degree.
  • the control unit 10 sets, as the initial value of the clock frequency, a frequency equal to or greater than the cycle covering the round trip time of the propagation delay time of the cable length. For example, if the upper limit of the cable length is 50 m, the initial value of the clock frequency is set to 0.5 MHz.
  • the output end voltage of the transmitter 1 detected by the waveform detection unit 14 when the resistance value of the variable resistance unit 23 is Z i is tdr (i) (t)
  • the step function is ⁇ (t)
  • each frequency is Assuming that ⁇ is an imaginary unit of j, the reflection characteristic s 11 (i) of the transmission path when the resistance value of the variable resistance section 23 is Z i is expressed by Equation (1).
  • the clock determination unit 17 determines the clock frequency to be set in the clock generation unit 13 based on the pass characteristic S21 calculated in S109 (S110).
  • S109 As a method for determining the clock frequency of the pulse signal from the pass characteristic S21 , for example, as shown in FIG.
  • the maximum frequency f 1 among the frequencies is determined as the clock frequency of the clock generator 13 .
  • this method of determining the clock frequency is merely an example and is not limited to this. That is, the predetermined value is not limited to -6 dB, and may be appropriately set according to the system configuration. Moreover, the reference value is not limited to a frequency of 0, and may be set as appropriate according to the configuration of the system.
  • the clock frequency is determined from the pass characteristic S21 of the transmission path 3, but in the second embodiment, the ratio of signal power to noise power (SN ratio) is calculated to determine the multilevel degree of the pulse signal. .
  • the ratio of signal power to noise power SN ratio
  • the control unit 10 (signal generation unit 15) transmits a control signal and sets the resistance value R of the variable resistance unit 23 (S201).
  • the resistance value R is desirably the same resistance value as the characteristic impedance of the transmission line 3 .
  • the SN ratio calculation unit 18 calculates noise power from the root mean square (RMS value) of the noise voltage waveform detected by the waveform detection unit 14 and the resistance value R of the variable resistance unit 23 (S204).
  • the SN ratio calculator 18 calculates the SN ratio from the noise power calculated in S204 and the signal power calculated in S205 (S206).
  • a table is stored in advance in a memory, and the table values are read out to determine the multilevel degree.
  • the abnormality detection unit 11 converts the output terminal voltage V(t) into an impedance value Z(t) according to Equation (4) (S301).
  • the abnormality detection unit 11 determines that the abnormality determination condition is satisfied, it stops the flow and notifies the abnormality (S304).
  • the abnormality detection unit 11 may notify the abnormality through, for example, a speaker or a display unit (not shown).
  • the abnormality detection unit 11 determines that the abnormality determination condition is not satisfied, it determines that there is no abnormality in the transmission line 3 and continues the process (S304).

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

A transmission device 1 provided with: a signal generation unit 15 for generating a data signal, a step signal, and a control signal for controlling the switching of N (where N is 3 or more) types of resistance values of a variable resistance unit 23 provided in a receiver 2; a modulation unit 12 for modulating each signal generated by the signal generation unit 15 to a multilevel signal of two values or more, and outputting the resulting signal to the receiver 2; a waveform detection unit 14 for detecting output terminal voltage of a transmission device 2; a clock generation unit 13 for generating a clock frequency for synchronizing the modulation unit 12 and the waveform detection unit 14; a passing characteristic calculation unit 16 for calculating the passing characteristic of a transmission path 3 from the N types of resistance values switched in accordance with the control signal output from the modulation unit 12 and the output terminal voltage detected by the waveform detection unit 14 in accordance with the step signal output from the modulation unit 12, for each of the N types of resistance values; and a clock determination unit 17 for determining the clock frequency of the clock generation unit 13 on the basis of the passing characteristic calculated by the passing characteristic calculation unit 16.

Description

伝送装置、伝送システム、及び、伝送方法TRANSMISSION DEVICE, TRANSMISSION SYSTEM, AND TRANSMISSION METHOD
 本開示は、伝送装置、伝送システム、及び、伝送方法に関する。 The present disclosure relates to a transmission device, a transmission system, and a transmission method.
 従来から、パルス振幅変調方式(PAM:Pulse-Amplitude Modulation)を採用した伝送システムがある。この伝送システムは、例えば、エレベータのかご内の装置と制御室内の装置のように、位置関係が変動する装置間のデータ通信に用いられた場合、各装置を接続する伝送路の曲げ伸ばしによって周波数特性が変動することがある。 Conventionally, there are transmission systems that employ pulse-amplitude modulation (PAM). For example, when this transmission system is used for data communication between devices whose positional relationship changes, such as a device in an elevator car and a device in a control room, the bending and stretching of the transmission line connecting each device causes frequency fluctuations. Characteristics may vary.
 そこで、伝送システムは、伝送路の周波数特性の変動による影響(例えば、伝送路のデータ誤り率の増加)を抑制するためにクロック周波数を低く設定すると、伝送速度が遅くなってしまうことがある。一方、伝送システムは、伝送速度を速くするために、クロック周波数を高く設定すると、伝送路の周波数特性の変動による影響を受けやすくなってしまうことがある。 Therefore, if the transmission system sets the clock frequency low in order to suppress the effects of fluctuations in the frequency characteristics of the transmission path (for example, an increase in the data error rate of the transmission path), the transmission speed may become slower. On the other hand, if the clock frequency is set high in order to increase the transmission speed, the transmission system may become susceptible to fluctuations in the frequency characteristics of the transmission line.
 このように、伝送システムには、伝送路の周波数特性の変動による影響を抑制しつつ、伝送速度の低下を抑制可能なクロック周波数を設定したいという要望がある。 In this way, there is a demand for a transmission system to set a clock frequency that can suppress a decrease in transmission speed while suppressing the influence of fluctuations in the frequency characteristics of the transmission line.
 このような要望に対し特許文献1には、ネットワークアナライザと称した測定器を送信機及び受信機に設け、送信機及び受信機を接続する伝送路の周波数特性(反射特性、通過特性)を測定することが記載されている。また、特許文献1には、測定した周波数特性(反射特性、通過特性)に基づいて、伝送路の周波数特性の変動による影響を抑制しつつ、伝送速度の低下を抑制可能なクロック周波数を決定することが記載されている。 In response to such a demand, Patent Document 1 discloses that a measuring instrument called a network analyzer is installed in the transmitter and the receiver to measure the frequency characteristics (reflection characteristics, pass characteristics) of the transmission line connecting the transmitter and the receiver. It is stated that Further, in Patent Document 1, based on the measured frequency characteristics (reflection characteristics, pass characteristics), while suppressing the influence of fluctuations in the frequency characteristics of the transmission line, a clock frequency that can suppress a decrease in transmission speed is determined. is stated.
特開2010-34777号公報JP 2010-34777 A
 しかしながら、特許文献1に開示された技術では、伝送路の周波数特性を測定する測定器を送信機及び受信機の夫々に備える必要があるため、この構成を備えない場合と比較して装置が大型化してしまうという課題があった。そして、この課題により、例えば、エレベータのかごなどのような限られた空間への設置が制限されてしまうことがあった。 However, in the technique disclosed in Patent Document 1, since it is necessary to equip each of the transmitter and the receiver with a measuring instrument for measuring the frequency characteristics of the transmission line, the device is larger than when this configuration is not provided. There was a problem that it would become. Due to this problem, installation in a limited space such as an elevator car may be restricted.
 本開示は、前述のような問題点を解決するものであり、伝送路の周波数特性を簡易な構成で測定することを目的とする。 The present disclosure is intended to solve the problems described above, and aims to measure the frequency characteristics of a transmission line with a simple configuration.
 本開示に係る伝送装置は、伝送路を介して受信機に対して信号を伝送する伝送装置であって、前記受信機が備える可変抵抗部が有するN種類(Nは3以上)の抵抗値の切り替えを制御する制御信号、ステップ信号、及び、データ信号を生成する信号生成部と、前記信号生成部で生成された前記制御信号、前記ステップ信号、及び、前記データ信号を2以上の多値度の前記信号に変調し、当該信号を前記受信機へと出力する変調部と、前記変調部から前記ステップ信号を出力した場合の前記伝送装置の出力端電圧を検出する波形検出部と、前記変調部、及び、前記波形検出部を同期させるクロック周波数を生成するクロック生成部と、前記N種類の抵抗値、及び、当該N種類の抵抗値毎の前記出力端電圧から、前記伝送路の通過特性を算出する通過特性算出部と、前記通過特性算出部で算出した前記通過特性に基づいて前記クロック生成部のクロック周波数を決定するクロック決定部とを備えることを特徴とする。 A transmission device according to the present disclosure is a transmission device that transmits a signal to a receiver via a transmission path, and includes N types (N is 3 or more) of resistance values possessed by a variable resistance unit included in the receiver. a signal generator for generating a control signal, a step signal, and a data signal for controlling switching; and outputs the signal to the receiver; a waveform detection unit that detects the output end voltage of the transmission device when the step signal is output from the modulation unit; and the modulation and a clock generation unit that generates a clock frequency for synchronizing the waveform detection unit, and the pass characteristic of the transmission path from the N types of resistance values and the output end voltage for each of the N types of resistance values. and a clock determination unit for determining the clock frequency of the clock generation unit based on the pass characteristics calculated by the pass characteristic calculation unit.
 本開示によれば、伝送路の周波数特性を簡易な構成で測定することができる。 According to the present disclosure, it is possible to measure the frequency characteristics of a transmission line with a simple configuration.
実施形態1に係る伝送システム100の機能構成の一例を示す図である。1 is a diagram illustrating an example of a functional configuration of a transmission system 100 according to Embodiment 1; FIG. 送信機1のハードウェア構成の一例を示す図である。2 is a diagram showing an example of a hardware configuration of a transmitter 1; FIG. 受信機2のハードウェア構成の一例を示す図である。2 is a diagram showing an example of a hardware configuration of a receiver 2; FIG. 送信機1の動作を示すフローチャートである。4 is a flow chart showing the operation of the transmitter 1; 通過特性を示す図である。FIG. 4 is a diagram showing pass characteristics; 実施形態2に係る伝送システム100の機能構成の一例を示す図である。FIG. 10 is a diagram showing an example of a functional configuration of a transmission system 100 according to a second embodiment; FIG. SN比と多値度の対応テーブルである。It is a correspondence table of the SN ratio and the degree of multilevel. 多値度を算出する動作を示すフローチャート図である。FIG. 10 is a flow chart diagram showing an operation for calculating a multilevel degree; 実施形態3に係る伝送システム100の機能構成の一例を示す図である。FIG. 11 is a diagram showing an example of a functional configuration of a transmission system 100 according to Embodiment 3; 異常を検知する動作を示すフローチャート図である。It is a flowchart figure which shows the operation|movement which detects abnormality.
・実施の形態1
 図1は、実施形態1に係る伝送システム100の機能構成の一例を示す図である。
 実施形態1に係る伝送システム100は、パルス振幅変調方式(PAM:Pulse-Amplitude Modulation)を採用し、例えば、エレベータのかご内の装置と制御室内の装置のように位置関係が変動する装置間のデータ通信に用いられる。伝送システム100は、送信機1、受信機2、及び、伝送路3を備える。伝送路3は、2本の導体線(例えば、メタル線、同軸ケーブル)で構成されており、送信機1、及び、受信機2を接続する。なお、本開示において、伝送システム100は、送信機1から受信機2への単方向の通信を行う例のみを開示するが、双方向の通信を行ってもよい。この場合においても、本開示の構成、及び、機能は、送信機1、又は、受信機2の何れか一方に備えられていればよい。
Embodiment 1
FIG. 1 is a diagram showing an example of the functional configuration of a transmission system 100 according to the first embodiment.
The transmission system 100 according to the first embodiment employs a pulse-amplitude modulation (PAM) method, and for example, between devices whose positional relationship fluctuates, such as a device in an elevator car and a device in a control room. Used for data communication. A transmission system 100 includes a transmitter 1 , a receiver 2 and a transmission line 3 . The transmission line 3 is composed of two conductor wires (for example, metal wire, coaxial cable) and connects the transmitter 1 and the receiver 2 . In this disclosure, only an example in which the transmission system 100 performs unidirectional communication from the transmitter 1 to the receiver 2 is disclosed, but bidirectional communication may be performed. Even in this case, either the transmitter 1 or the receiver 2 may be provided with the configuration and functions of the present disclosure.
 伝送システム100の送信機1は、伝送装置の一例であり、制御部10、変調部12、クロック生成部13、及び、波形検出部14を備える。制御部10は、例えば、CPU、及び、メモリなどから構成される。制御部10は、メモリに格納されたプログラムなどをCPUで実行することにより、信号生成部15、通過特性算出部16、及び、クロック決定部17という各機能を実現する。 The transmitter 1 of the transmission system 100 is an example of a transmission device, and includes a control section 10, a modulation section 12, a clock generation section 13, and a waveform detection section 14. The control unit 10 is composed of, for example, a CPU and a memory. The control unit 10 implements functions of a signal generation unit 15 , a pass characteristics calculation unit 16 , and a clock determination unit 17 by executing programs stored in the memory by the CPU.
 信号生成部15は、受信機2の可変抵抗部23が有するN種類(Nは3以上)の抵抗値の切り替えを制御する制御信号、ステップ信号、及び、所望のデータを示すデータ信号を生成する。ここで、信号生成部15は、可変抵抗部23の抵抗を、少なくとも、短絡、開放、及び、伝送路3の特性インピーダンスの3種類に切り替える制御信号を生成する。信号生成部15は、送信機1の内部、又は、外部から取得したデータからデータ信号を生成してもよい。また、信号生成部15は、伝送路3のステップ応答(特性)を得るためのステップ信号を生成する。 The signal generation unit 15 generates a control signal for controlling switching of N types (N is 3 or more) of resistance values of the variable resistance unit 23 of the receiver 2, a step signal, and a data signal indicating desired data. . Here, the signal generation unit 15 generates a control signal for switching the resistance of the variable resistance unit 23 to at least three types of short circuit, open circuit, and characteristic impedance of the transmission line 3 . The signal generator 15 may generate a data signal from data acquired inside the transmitter 1 or from the outside. The signal generator 15 also generates a step signal for obtaining a step response (characteristic) of the transmission line 3 .
 変調部12は、パルス振幅変調方式を採用しており、データ信号の振幅をパルス信号の系列で符号化する。具体的には、変調部12は、信号生成部15で生成された制御信号、ステップ信号、及び、データ信号を2以上の多値度のパルス信号(以下、特に区別して説明する必要が無い場合には単に「信号」と称する。)に変調し、変調した信号を受信機2へと出力する。 The modulation unit 12 employs a pulse amplitude modulation method, and encodes the amplitude of the data signal with a series of pulse signals. Specifically, the modulation unit 12 converts the control signal, the step signal, and the data signal generated by the signal generation unit 15 into multilevel pulse signals of 2 or more (hereinafter, when there is no particular need to distinguish ), and outputs the modulated signal to the receiver 2 .
 波形検出部14は、例えば、AD変換器であり、送信機1の出力端における電圧波形(以降、出力端電圧と称する)を検出する。この出力端電圧は、例えば、変調部12からステップ信号を出力した場合の伝送路3からの反射波形を示す。また、出力端電圧は、例えば、変調部12からステップ信号を出力していない場合の伝送路3からのノイズ波形を示す。 The waveform detection unit 14 is, for example, an AD converter, and detects the voltage waveform at the output end of the transmitter 1 (hereinafter referred to as output end voltage). This output terminal voltage indicates, for example, a reflected waveform from the transmission line 3 when a step signal is output from the modulating section 12 . Also, the output terminal voltage indicates, for example, the noise waveform from the transmission line 3 when the step signal is not output from the modulating section 12 .
 クロック生成部13は、変調部12、及び、波形検出部14を同期させるクロック周波数を生成する。クロック生成部13は、例えば、PLL(Phase Locked Loop)回路で実現され、入力信号に応じてクロックを分周、及び/又は、逓倍する。 The clock generator 13 generates a clock frequency for synchronizing the modulator 12 and the waveform detector 14 . The clock generator 13 is implemented by, for example, a PLL (Phase Locked Loop) circuit, and divides and/or multiplies the clock according to the input signal.
 通過特性算出部16は、信号生成部15で切り替えたN種類の抵抗値、及び、N種類の抵抗値毎に波形検出部14で検出した出力端電圧から、伝送路3の通過特性を算出する。 The pass characteristic calculator 16 calculates pass characteristics of the transmission line 3 from the N types of resistance values switched by the signal generator 15 and the output terminal voltage detected by the waveform detector 14 for each of the N types of resistance values. .
 クロック決定部17は、通過特性算出部16で算出した通過特性に基づいてクロック生成部13のクロック周波数を決定する。 The clock determination unit 17 determines the clock frequency of the clock generation unit 13 based on the transmission characteristics calculated by the transmission characteristics calculation unit 16 .
 なお、送信機1は、例えば、データ信号の電圧値を調整するアンプ、及び/又は、ノイズを低減するためのフィルタなどから構成されるAFE(Analog Front End)回路を備えていてもよい。 It should be noted that the transmitter 1 may include an AFE (Analog Front End) circuit composed of, for example, an amplifier for adjusting the voltage value of the data signal and/or a filter for reducing noise.
 受信機2は、受信部21、制御部22、及び、可変抵抗部23を備える。 The receiver 2 includes a receiving section 21, a control section 22, and a variable resistance section 23.
 受信部21は、送信機1から出力されたデータ信号、ステップ信号、及び、制御信号を受信し、受信した信号を制御部22へと出力する。受信部21は、受信した信号を復号化してもよい。 The receiving section 21 receives the data signal, step signal, and control signal output from the transmitter 1 and outputs the received signals to the control section 22 . The receiver 21 may decode the received signal.
 制御部22は、CPU、及び、メモリから構成され、受信部21から入力された信号に応じて受信機2の各部を制御する。具体的には、制御部22は、制御信号を可変抵抗部23に出力してもよい。また、制御部22は、データ信号を図示せぬ記憶部に記憶してもよい。可変抵抗部23は、伝送路3と受信機2のGNDとの間に接続される。 The control section 22 is composed of a CPU and a memory, and controls each section of the receiver 2 according to the signal input from the receiving section 21 . Specifically, the control section 22 may output a control signal to the variable resistance section 23 . Also, the control unit 22 may store the data signal in a storage unit (not shown). The variable resistance section 23 is connected between the transmission line 3 and GND of the receiver 2 .
 可変抵抗部23は、並列接続された3種類以上の抵抗値Zi、及び、スイッチから構成される。可変抵抗部23は、信号生成部15で生成され、制御部22から入力された制御信号に基づいて抵抗値Ziを切り替える。切り替え可能な抵抗値Ziは、例えば、1MΩ抵抗(開放)、0Ω抵抗(短絡)、及び、伝送路3のインピーダンスZoと整合する抵抗値(シングルエンド伝送路の場合、例えば、50Ω)で構成される。なお、抵抗の開放を示す抵抗値として1MΩを挙げたが、この数値に限らず、所定の閾値以上であればよい。また、抵抗の短絡を示す抵抗値として0Ωを例に挙げたが、この数値に限らず、所定の閾値未満であればよい。また、切り替え可能な抵抗値Ziは、これらに限定するものではなく、4種類以上あってもよい。 The variable resistance unit 23 is composed of three or more types of resistance values Z i connected in parallel and a switch. The variable resistance unit 23 switches the resistance value Z i based on the control signal generated by the signal generation unit 15 and input from the control unit 22 . The switchable resistance value Z i consists of, for example, a 1 MΩ resistance (open), a 0Ω resistance (short), and a resistance value that matches the impedance Zo of the transmission line 3 (for example, 50 Ω in the case of a single-ended transmission line). be done. Although 1 MΩ is used as the resistance value indicating that the resistor is open, the value is not limited to this value, and any value equal to or higher than a predetermined threshold may be used. In addition, although 0Ω is used as an example of the resistance value indicating the short circuit of the resistor, the value is not limited to this value and may be less than a predetermined threshold value. Also, the switchable resistance values Z i are not limited to these, and may be four or more.
 なお、受信機2は、例えば、データ信号の電圧値を調整するアンプ、及び/又は、ノイズを低減するためのフィルタなどから構成されるAFE回路を備えていてもよい。 Note that the receiver 2 may include an AFE circuit including, for example, an amplifier for adjusting the voltage value of the data signal and/or a filter for reducing noise.
 図2は、送信機1のハードウェア構成の一例を示す図である。
 送信機1は、制御回路31、変調回路32、クロック生成回路33、及び、波形検出回路34を備える。制御回路31は、メモリに格納されたプログラムなどを実行することにより、図1に示す、信号生成部15、通過特性算出部16、及び、クロック決定部17の機能を実現する。メモリは、制御回路31に実行される各種プログラム、及び、制御回路31で実行される処理に利用される各種データを記憶する。変調回路32は、図1に示す、変調部12の機能を実現する。クロック生成回路33は、図1に示す、クロック生成部13の機能を実現する。波形検出回路34は、図1に示す、波形検出部14の機能を実現する。さらに、制御回路31、変調回路32、クロック生成回路33、及び、波形検出回路34は、単一の又は複数の処理回路に置き換えてもよい。処理回路は、単一回路、複合回路、ASIC(Application Specific IntegratedCircuit)、FPGA(Field-ProgrammableGate Array)、又は、これらを組み合わせたものが該当する。
FIG. 2 is a diagram showing an example of the hardware configuration of the transmitter 1. As shown in FIG.
The transmitter 1 includes a control circuit 31 , a modulation circuit 32 , a clock generation circuit 33 and a waveform detection circuit 34 . The control circuit 31 implements the functions of the signal generator 15, the pass characteristic calculator 16, and the clock determiner 17 shown in FIG. 1 by executing programs stored in the memory. The memory stores various programs executed by the control circuit 31 and various data used for processing executed by the control circuit 31 . The modulation circuit 32 realizes the function of the modulation section 12 shown in FIG. The clock generation circuit 33 implements the function of the clock generation section 13 shown in FIG. The waveform detection circuit 34 realizes the function of the waveform detection section 14 shown in FIG. Furthermore, the control circuit 31, the modulation circuit 32, the clock generation circuit 33, and the waveform detection circuit 34 may be replaced with single or multiple processing circuits. The processing circuit corresponds to a single circuit, a composite circuit, an ASIC (Application Specific Integrated Circuit), an FPGA (Field-Programmable Gate Array), or a combination thereof.
 図3は、受信機2のハードウェア構成の一例を示す図である。
 受信機2は、受信回路41、制御回路42、及び、可変抵抗回路43を備える。制御回路42は、メモリに格納されたプログラムなどを実行することにより、受信機2の各機能を制御する。受信回路41は、図1に示す、受信部21の機能を実現する。可変抵抗回路43は、図1に示す、可変抵抗部23の機能を実現する。さらに、制御回路42、受信回路41、及び、可変抵抗回路43は、単一の又は複数の処理回路に置き換えてもよい。処理回路は、単一回路、複合回路、ASIC、FPGA、又は、これらを組み合わせたものが該当する。
FIG. 3 is a diagram showing an example of the hardware configuration of the receiver 2. As shown in FIG.
The receiver 2 includes a receiver circuit 41 , a control circuit 42 and a variable resistance circuit 43 . The control circuit 42 controls each function of the receiver 2 by executing programs stored in the memory. The receiving circuit 41 implements the function of the receiving section 21 shown in FIG. The variable resistance circuit 43 implements the function of the variable resistance section 23 shown in FIG. Furthermore, the control circuit 42, the receiving circuit 41, and the variable resistance circuit 43 may be replaced with single or multiple processing circuits. The processing circuit can be a single circuit, multiple circuits, an ASIC, an FPGA, or a combination thereof.
 図4は、伝送システム100の動作を示すフローチャート図である。
 ここでは、伝送システム100の第一の信号伝送方法について説明する。この第一の信号伝送方法では、ステップ信号による時間領域反射率測定(TDR:Time Domain Reflectometry)を実施し、その測定結果から算出した通過特性に基づいてクロック周波数を決定する。TDR測定とは、ステップ信号を伝送路に注入し、その反射波形を観測する手法である。なお、以降の説明においては、伝送路3として使用されるケーブルの長さ(ケーブル長)の上限を50mとした例について説明する。
FIG. 4 is a flow chart diagram showing the operation of the transmission system 100. As shown in FIG.
Here, the first signal transmission method of transmission system 100 will be described. In this first signal transmission method, time domain reflectometry (TDR) is performed using a step signal, and the clock frequency is determined based on transmission characteristics calculated from the measurement results. TDR measurement is a method of injecting a step signal into a transmission line and observing its reflected waveform. In the following description, an example in which the upper limit of the length of the cable (cable length) used as the transmission line 3 is set to 50 m will be described.
・初期値設定動作
 制御部10は、変調部12に対して多値度の初期値を設定するための制御信号を送信する。また、制御部10は、クロック生成部13に対してクロック周波数の初期値を設定するための制御信号を送信する(S101)。ここで、制御部10は、多値度の初期値として、2値の信号電圧(電圧値V0と0)を設定したものとする。また、制御部10は、ケーブル長の上限が設定されている場合、そのケーブル長の伝搬遅延時間の往復時間分を網羅する周期以上の周波数をクロック周波数の初期値として設定する。例えば、ケーブル長の上限が50mである場合、クロック周波数の初期値として0.5MHzを設定する。
Initial value setting operation The control unit 10 transmits a control signal for setting the initial value of the degree of multilevel to the modulation unit 12 . The control unit 10 also transmits a control signal for setting the initial value of the clock frequency to the clock generation unit 13 (S101). Here, it is assumed that the control unit 10 has set binary signal voltages (voltage values V 0 and 0) as the initial values of the multilevel degree. Further, when the upper limit of the cable length is set, the control unit 10 sets, as the initial value of the clock frequency, a frequency equal to or greater than the cycle covering the round trip time of the propagation delay time of the cable length. For example, if the upper limit of the cable length is 50 m, the initial value of the clock frequency is set to 0.5 MHz.
 次に、制御部10(信号生成部15)は、可変抵抗部23の抵抗値Ziのパラメータiの初期値として0を設定するための制御信号を送信する(S102)。ここで、可変抵抗部23の開放を示す抵抗値をZ0(=∞)、短絡を示す抵抗値をZ1(=0)、伝送路とインピーダンスZoと整合する抵抗値をZ2(=Zo)と示す。なお、抵抗値のラベリングの順番は上記に限る必要はない。また、抵抗値が3種類の場合はパラメータiの最大値は2となるが、抵抗値がn(≧4)種類ある場合はパラメータiの最大値はn-1となる。 Next, the control unit 10 (signal generation unit 15) transmits a control signal for setting 0 as the initial value of the parameter i of the resistance value Z i of the variable resistance unit 23 (S102). Here, Z 0 (=∞) is the resistance value indicating the open circuit of the variable resistance unit 23, Z 1 (= 0) is the resistance value indicating the short circuit, and Z 2 (=Zo ). Note that the order of labeling the resistance values need not be limited to the above. When there are three types of resistance values, the maximum value of parameter i is 2, but when there are n (≧4) types of resistance values, the maximum value of parameter i is n−1.
・ステップ信号による時間領域反射率測定処理
 まず、制御部10は、可変抵抗部23の抵抗値Ziのパラメータiが、条件文「i<3」を満たすか否かの判定を行う(S103)。条件文「i<3」の判定が真判定(S103:Yes)の場合、信号生成部15は、可変抵抗部23の可変抵抗Zの抵抗値をZiに設定するための制御信号を生成する。そして、変調部12は、信号生成部15で生成された制御信号を変調して受信機2へと出力する。これにより、可変抵抗部23の可変抵抗Zとして抵抗値Ziが設定される(S104)。
Time domain reflectance measurement process by step signal First, the control unit 10 determines whether the parameter i of the resistance value Z i of the variable resistance unit 23 satisfies the conditional statement “i<3” (S103). . When the determination of the conditional statement “i<3” is true (S103: Yes), the signal generator 15 generates a control signal for setting the resistance value of the variable resistor Z of the variable resistor 23 to Zi. . The modulator 12 modulates the control signal generated by the signal generator 15 and outputs the modulated control signal to the receiver 2 . Thereby, the resistance value Zi is set as the variable resistance Z of the variable resistance section 23 (S104).
 次に、信号生成部15は、ステップ信号を生成する。そして、変調部12は、信号生成部15で生成されたステップ信号を変調して受信機2へと出力する(S105)。これにより、波形検出部14は、送信機1の出力端における電圧波形(出力端電圧)を検出する(S106)。ここで、変調部12、及び、波形検出部14は、クロック生成部13により同期しているから、波形検出部14は、変調部12で出力したステップ信号の反射信号を示す出力端電圧を検出することになる。ここで、波形検出部14は、伝送路3の伝搬遅延時間の往復分を考慮した検出時間(本開示においては、0.25us以上の検出時間)が設定されていてもよい。次に、制御部10は、波形検出部14で検出した出力端電圧を示す測定データをメモリに保存する(S107)。 Next, the signal generator 15 generates a step signal. Then, the modulating section 12 modulates the step signal generated by the signal generating section 15 and outputs it to the receiver 2 (S105). Thereby, the waveform detection unit 14 detects the voltage waveform (output terminal voltage) at the output terminal of the transmitter 1 (S106). Here, since the modulation section 12 and the waveform detection section 14 are synchronized by the clock generation section 13, the waveform detection section 14 detects the output end voltage indicating the reflected signal of the step signal output from the modulation section 12. will do. Here, the waveform detection unit 14 may be set with a detection time (a detection time of 0.25 us or more in the present disclosure) that takes into consideration the round trip propagation delay time of the transmission line 3 . Next, the control unit 10 stores measurement data indicating the output terminal voltage detected by the waveform detection unit 14 in the memory (S107).
 以降、制御部10は、可変抵抗部23の抵抗値Ziのパラメータiを1ずつ増やした値を設定し(S108)、S103からS108の処理を、S103の条件文「i<3」の判定が偽判定(S103:No)になるまで実行する。制御部10は、条件文「i<3」の判定が偽判定となった場合(S104:No)、時間領域反射率測定を終了する。 Thereafter, the control unit 10 sets a value obtained by incrementing the parameter i of the resistance value Z i of the variable resistance unit 23 by 1 (S108), and performs the processing from S103 to S108 by determining the conditional statement "i<3" in S103. is determined to be false (S103: No). If the conditional statement “i<3” is determined to be false (S104: No), the control unit 10 ends the time domain reflectance measurement.
 なお、時間領域反射率測定を複数回繰り返して同じデータを取得し、得られたデータを平均処理することによって測定データの精度を向上させてもよい。 The accuracy of the measurement data may be improved by repeating the time-domain reflectance measurement a plurality of times to obtain the same data and averaging the obtained data.
・通過特性を算出する処理
 時間領域反射率測定の終了後、通過特性算出部16は、メモリに保存された測定データに基づいて通過特性を算出する(S109)。より具体的には、通過特性算出部16は、信号生成部15で切り替えたN種類の抵抗値、及び、N種類の抵抗値ごとに波形検出部14で検出した出力端電圧から伝送路3の通過特性を算出する。ここで、可変抵抗部23の抵抗値がZiのときに波形検出部14が検出した送信機1の出力端電圧をtdr(i)(t)、階段関数をθ(t)、各周波数をω、虚数単位をjとすると、可変抵抗部23の抵抗値がZiのときの伝送路の反射特性s11 (i)は式(1)で表される。
Processing of calculating transmission characteristics After the measurement of the time domain reflectance, the transmission characteristics calculation unit 16 calculates transmission characteristics based on the measurement data stored in the memory (S109). More specifically, the pass characteristic calculation unit 16 calculates the transmission line 3 from the N resistance values switched by the signal generation unit 15 and the output terminal voltage detected by the waveform detection unit 14 for each of the N resistance values. Calculate pass characteristics. Here, the output end voltage of the transmitter 1 detected by the waveform detection unit 14 when the resistance value of the variable resistance unit 23 is Z i is tdr (i) (t), the step function is θ(t), and each frequency is Assuming that ω is an imaginary unit of j, the reflection characteristic s 11 (i) of the transmission path when the resistance value of the variable resistance section 23 is Z i is expressed by Equation (1).
Figure JPOXMLDOC01-appb-I000003
Figure JPOXMLDOC01-appb-I000003
 ここで  は、括弧内の式のフーリエ変換を表す。式(1)は、出力端電圧の周波数応答とステップ関数の周波数応答との畳み込みの関係から得られる。これらを用いて各パラメータ(i=0,1,2)に対する反射特性s11 (i)を求める。 where represents the Fourier transform of the expression in brackets. Equation (1) is obtained from the convolution relationship between the frequency response of the output terminal voltage and the frequency response of the step function. Using these, the reflection characteristic s 11 (i) for each parameter (i=0, 1, 2) is obtained.
 伝送路3の通過特性S21は、可変抵抗部23の抵抗値Ziの各パラメータ(i=0,1,2)の送信側と受信側のSパラメータの関係式を用いて式(2)で表される。 The pass characteristic S21 of the transmission line 3 is given by Equation (2) using the relational expression of the S parameters of the transmission side and the reception side of each parameter (i=0, 1, 2) of the resistance value Z i of the variable resistance section 23. is represented by
Figure JPOXMLDOC01-appb-I000004
Figure JPOXMLDOC01-appb-I000004
 次に、クロック決定部17は、S109で算出した通過特性S21に基づいて、クロック生成部13に設定するクロック周波数を決定する(S110)。通過特性S21からパルス信号のクロック周波数を決定する方法としては、例えば、図5に示すように、基準値を示す振幅値Aから、所定値(例えば、-6dB)だけ下げた振幅値Bとなる周波数のうち最大となる周波数fをクロック生成部13のクロック周波数に決めればよい。ただし、このクロック周波数の決定方法はあくまで一例であってこれに限定されるものではない。即ち、所定値は、-6dBに限らず、システムの構成に応じて適宜設定されればよい。また、基準値は、周波数が0に限らず、システムの構成に応じて適宜設定されればよい。 Next, the clock determination unit 17 determines the clock frequency to be set in the clock generation unit 13 based on the pass characteristic S21 calculated in S109 (S110). As a method for determining the clock frequency of the pulse signal from the pass characteristic S21 , for example, as shown in FIG. The maximum frequency f 1 among the frequencies is determined as the clock frequency of the clock generator 13 . However, this method of determining the clock frequency is merely an example and is not limited to this. That is, the predetermined value is not limited to -6 dB, and may be appropriately set according to the system configuration. Moreover, the reference value is not limited to a frequency of 0, and may be set as appropriate according to the configuration of the system.
 このように、伝送システム100(送信機1、伝送装置)は、受信機2に測定器(ネットワークアナライザー)を設けることなく、送信機1のみで伝送路3の周波数特性(通過特性S21)を測定することができる。即ち、伝送システム100は、伝送路の周波数特性を簡易な構成で測定することができる。そして、伝送システム100は、これにより、伝送路の周波数特性の変動による影響を抑制しつつ、伝送速度の低下を抑制可能なクロック周波数を設定することができる。 In this way, the transmission system 100 (transmitter 1, transmission device) measures the frequency characteristics (pass characteristics S 21 ) of the transmission path 3 only with the transmitter 1 without providing a measuring device (network analyzer) in the receiver 2. can be measured. That is, the transmission system 100 can measure the frequency characteristics of the transmission line with a simple configuration. Thus, the transmission system 100 can set a clock frequency that can suppress a decrease in transmission speed while suppressing the influence of fluctuations in the frequency characteristics of the transmission line.
・実施の形態2
 実施の形態1では伝送路3の通過特性S21からクロック周波数を決定したが、本実施の形態2では信号電力対ノイズ電力の比(SN比)を算出しパルス信号の多値度を決定する。このように、パルス信号の多値度を増やした場合には、パルス信号の多値度を増やさなかった場合に比べて、一度に伝送可能なデータ量が増えることになる。
Embodiment 2
In the first embodiment, the clock frequency is determined from the pass characteristic S21 of the transmission path 3, but in the second embodiment, the ratio of signal power to noise power (SN ratio) is calculated to determine the multilevel degree of the pulse signal. . Thus, when the multi-level degree of the pulse signal is increased, the amount of data that can be transmitted at one time increases compared to the case where the multi-level degree of the pulse signal is not increased.
 図6は、実施形態2に係る伝送システム100の機能構成の一例を示す図である。
 実施形態2に係る伝送システム100は、制御部10が、メモリに格納されたプログラムなどをCPUで実行することにより、信号生成部15、通過特性算出部16、クロック決定部17に加えて、SN比算出部18、多値度決定部19という各機能を実現する点で実施形態1に係る伝送システム100と相違する。
FIG. 6 is a diagram showing an example of the functional configuration of the transmission system 100 according to the second embodiment.
In the transmission system 100 according to the second embodiment, in addition to the signal generation unit 15, the pass characteristics calculation unit 16, and the clock determination unit 17, the SN The transmission system 100 differs from the transmission system 100 according to the first embodiment in that it implements the functions of the ratio calculator 18 and the multilevel degree determiner 19 .
 SN比算出部18は、ノイズ電力、及び、信号電力から信号電力対ノイズ電力の比(以降、SN比と称する。)を算出する。ここで、ノイズ電力は、変調部12でパルス信号を出力していないときに、波形検出部14で検出した出力端電圧、及び、可変抵抗部23の抵抗値から算出する。また、信号電力は、可変抵抗部23の抵抗値、設定可能な最大多値度N、及び、通過特性算出部16で算出した通過特性から算出する。 The SN ratio calculator 18 calculates the ratio of signal power to noise power (hereinafter referred to as SN ratio) from the noise power and the signal power. Here, the noise power is calculated from the output end voltage detected by the waveform detection section 14 and the resistance value of the variable resistance section 23 when the modulation section 12 is not outputting a pulse signal. Also, the signal power is calculated from the resistance value of the variable resistance unit 23 , the maximum settable multilevel degree N, and the pass characteristics calculated by the pass characteristics calculation unit 16 .
 多値度決定部19は、SN比算出部18で算出したSN比に基づいて変調部12で変調する多値信号の多値度を決定する。ここで、多値度決定部19は、図7に示す、SN比と多値度の対応テーブルに従って多値度を決定する。図7は、最大多値度が10(PAM-10)におけるテーブル値の例である。SN比と多値度の対応テーブルには、例えば、SN比算出部18で算出したSN比「22dB以上28dB未満」と多値度「6値(PAM-6)」が対応づけて登録されている。多値度決定部19は、SN比が「22dB以上28dB未満」であった場合、多値度を「6値(PAM-6)」に決定する。なお、SN比と多値度の対応テーブルは、制御部10のメモリなどに記憶されていればよい。なお、SN比と多値度の対応テーブルの登録される値は、図7に示された値に限られない。 The multilevel degree determination unit 19 determines the multilevel degree of the multilevel signal to be modulated by the modulation unit 12 based on the SN ratio calculated by the SN ratio calculation unit 18 . Here, the multi-level degree determining unit 19 determines the multi-level degree according to the correspondence table between the SN ratio and the multi-level degree shown in FIG. FIG. 7 is an example of table values when the maximum multilevel degree is 10 (PAM-10). For example, the SN ratio “22 dB or more and less than 28 dB” calculated by the SN ratio calculation unit 18 and the multi-value degree “6 values (PAM-6)” are registered in association with each other in the correspondence table between the SN ratio and the multi-level degree. there is When the SN ratio is "22 dB or more and less than 28 dB", the multi-level degree determination unit 19 determines the multi-level degree to be "6 levels (PAM-6)". Note that the correspondence table between the SN ratio and the degree of multilevel may be stored in the memory of the control unit 10 or the like. Note that the values registered in the correspondence table between the SN ratio and the degree of multilevel are not limited to the values shown in FIG.
 図8は、伝送システム100の動作を示すフローチャート図である。
 ここでは、伝送システム100の第二の信号伝送方法について説明する。この第二の信号伝送方法では、SN比を算出し、算出したSN比を用いてパルス信号の多値度を決定する。ただし、この第二の信号伝送方法を実施する前に、第一の信号伝送方法によりパルス信号のクロック周波数が決定されているものとする。
FIG. 8 is a flow chart diagram showing the operation of the transmission system 100. As shown in FIG.
Here, the second signal transmission method of transmission system 100 will be described. In this second signal transmission method, the SN ratio is calculated, and the multilevel degree of the pulse signal is determined using the calculated SN ratio. However, it is assumed that the clock frequency of the pulse signal is determined by the first signal transmission method before implementing the second signal transmission method.
 制御部10(信号生成部15)は、制御信号を送信し、可変抵抗部23の抵抗値Rを設定する(S201)。ここで、抵抗値Rは伝送路3の特性インピーダンスと同様の抵抗値が望ましい。 The control unit 10 (signal generation unit 15) transmits a control signal and sets the resistance value R of the variable resistance unit 23 (S201). Here, the resistance value R is desirably the same resistance value as the characteristic impedance of the transmission line 3 .
 次に、制御部10は、変調部12からの信号の出力を停止させ、送信機1と受信機2との間で信号のやり取りがない状態にする(S202)。 Next, the control unit 10 stops outputting the signal from the modulation unit 12 so that no signal is exchanged between the transmitter 1 and the receiver 2 (S202).
 次に、波形検出部14は、出力端電圧を測定し、測定した出力端電圧をノイズ電圧波形としてメモリに保存する(S203)。ここで、測定時間は、例えば、信号のクロック周波数の周期分以上とするのが好ましい。 Next, the waveform detection unit 14 measures the output terminal voltage and stores the measured output terminal voltage in the memory as a noise voltage waveform (S203). Here, it is preferable that the measurement time is, for example, equal to or longer than the period of the clock frequency of the signal.
 次に、SN比算出部18は、波形検出部14で検出されたノイズ電圧波形の二乗平均(RMS値)と可変抵抗部23の抵抗値Rからノイズ電力を算出する(S204)。 Next, the SN ratio calculation unit 18 calculates noise power from the root mean square (RMS value) of the noise voltage waveform detected by the waveform detection unit 14 and the resistance value R of the variable resistance unit 23 (S204).
 次に、SN比算出部18は、信号の最大電圧V、第二の信号伝送方法(実施の形態1)で算出したクロック周波数f0における通過特性の値S21(f0)[dB]、及び、設定可能な最大多値度N(例えば、PAM-10ならN=10)、可変抵抗部23の抵抗値Rから信号電力Pを算出する(S205)。信号電力Pは、式(3)で表される。信号電力Pは、送信電力をクロック周波数における通過特性分だけ修正することで算出される。 Next, the SN ratio calculator 18 calculates the maximum voltage V of the signal, the pass characteristic value S 21 (f 0 ) [dB] at the clock frequency f 0 calculated by the second signal transmission method (Embodiment 1), Then, the signal power P S is calculated from the settable maximum multilevel degree N (for example, N=10 for PAM-10) and the resistance value R of the variable resistance section 23 (S205). The signal power PS is represented by Equation (3). The signal power PS is calculated by modifying the transmit power by the pass characteristic at the clock frequency.
Figure JPOXMLDOC01-appb-I000005
Figure JPOXMLDOC01-appb-I000005
 次に、SN比算出部18は、S204で算出したノイズ電力と、S205で算出した信号電力からSN比を算出する(S206)。算出したSN比から信号の多値度を決定するには、例えば、テーブルを予めメモリに保存しておき、テーブル値を読み出すことで多値度を決定する。 Next, the SN ratio calculator 18 calculates the SN ratio from the noise power calculated in S204 and the signal power calculated in S205 (S206). To determine the multilevel degree of a signal from the calculated SN ratio, for example, a table is stored in advance in a memory, and the table values are read out to determine the multilevel degree.
 このように、伝送システム100は、周波数特性が変動する伝送路3のSN比に基づいて、伝送する信号の多値度を決定することができる。即ち、伝送システム100(送信機1、伝送装置)は、伝送路の周波数特性の変動による影響を抑制しつつ、伝送速度の低下を抑制可能なクロック周波数を設定することができる。 In this way, the transmission system 100 can determine the multilevel degree of the signal to be transmitted based on the SN ratio of the transmission line 3 whose frequency characteristics fluctuate. That is, the transmission system 100 (transmitter 1, transmission device) can set a clock frequency that can suppress a decrease in transmission speed while suppressing the influence of fluctuations in the frequency characteristics of the transmission path.
・実施の形態3
 伝送システム100は、本実施の形態1で可変抵抗部23の抵抗値が開放されているとき(Z0=∞)に、伝送路3の異常を検知してもよい。
Embodiment 3
The transmission system 100 may detect an abnormality in the transmission line 3 when the resistance value of the variable resistance unit 23 is open (Z 0 =∞) in the first embodiment.
 図9は、実施形態3に係る伝送システム100の機能構成の一例を示す図である。
 実施形態3に係る伝送システム100は、制御部10が、メモリに格納されたプログラムなどをCPUで実行することにより、信号生成部15、通過特性算出部16、クロック決定部17に加えて、異常検知部11という各機能を実現する点で実施形態1に係る伝送システム100と相違する。
FIG. 9 is a diagram showing an example of the functional configuration of the transmission system 100 according to the third embodiment.
In the transmission system 100 according to the third embodiment, in addition to the signal generation unit 15, the pass characteristic calculation unit 16, and the clock determination unit 17, the control unit 10 executes the program stored in the memory by the CPU. It is different from the transmission system 100 according to the first embodiment in that each function of the detection unit 11 is implemented.
 異常検知部11は、可変抵抗部23の抵抗値が開放されているときに、波形検出部14で検出した出力端電圧を変換した抵抗値に基づいて、伝送路3の断線又は短絡を検知する。なお、この抵抗値には、インピーダンス値を含んでいても良い。 The abnormality detection unit 11 detects disconnection or short circuit of the transmission line 3 based on the resistance value obtained by converting the output terminal voltage detected by the waveform detection unit 14 when the resistance value of the variable resistance unit 23 is open. . Note that this resistance value may include an impedance value.
 図10は、伝送システム100の異常を検知する動作を示すフローチャート図である。
 ここで、伝送システム100は、異常を検知する動作を開始する前に、送信機1の出力端における電圧波形(出力端電圧)を検出しているものとする。
FIG. 10 is a flow chart showing the operation of detecting an abnormality in the transmission system 100. As shown in FIG.
Here, it is assumed that the transmission system 100 detects the voltage waveform (output end voltage) at the output end of the transmitter 1 before starting the operation of detecting an abnormality.
 異常検知部11は、出力端電圧V(t)を式(4)に従ってインピーダンス値Z(t)に変換する(S301)。 The abnormality detection unit 11 converts the output terminal voltage V(t) into an impedance value Z(t) according to Equation (4) (S301).
Figure JPOXMLDOC01-appb-I000006
Figure JPOXMLDOC01-appb-I000006
 ここでVincidentは伝送路3に入射した入射波形を表す。伝送路3のインピーダンスと整合する抵抗値でパルス波を印加する場合はVincident=V0/2となる。 Here, V incident represents the incident waveform incident on the transmission line 3. FIG. When a pulse wave is applied with a resistance value matching the impedance of the transmission line 3, V incident =V 0 /2.
 次に、異常検知部11は、異常判定条件を満たすか否かを判定する(S302)。ここで、異常判定条件として、インピーダンス値Z(t)が第1の閾値(200Ω)より大きい場合は断線、第2の閾値(10Ω)以下であれば短絡と設定されているものとする。なお、この伝送路3の異常の判定基準はあくまで一例であり、これ以外の判定基準が定められていても良い。 Next, the abnormality detection unit 11 determines whether an abnormality determination condition is satisfied (S302). Here, as an abnormality determination condition, it is assumed that if the impedance value Z(t) is larger than the first threshold value (200Ω), it is broken, and if it is equal to or smaller than the second threshold value (10Ω), it is shorted. It should be noted that this criterion for determining abnormality of the transmission line 3 is merely an example, and another criterion may be defined.
 次に、異常検知部11は、異常判定条件を満たすと判定した場合、フローを停止して異常を通知する(S304)。異常検知部11は、例えば、図示せぬスピーカや表示部を介して異常を報知してもよい。 Next, when the abnormality detection unit 11 determines that the abnormality determination condition is satisfied, it stops the flow and notifies the abnormality (S304). The abnormality detection unit 11 may notify the abnormality through, for example, a speaker or a display unit (not shown).
 一方、異常検知部11は、異常判定条件を満たさないと判定した場合、伝送路3に異常はないと判断し処理を継続する(S304)。 On the other hand, when the abnormality detection unit 11 determines that the abnormality determination condition is not satisfied, it determines that there is no abnormality in the transmission line 3 and continues the process (S304).
 このように、伝送システム100は、受信機2に測定器(ネットワークアナライザー)を設けることなく、送信機1のみの簡易な構成で伝送路3の断線又は短絡を検知することができる。 In this way, the transmission system 100 can detect disconnection or short-circuiting of the transmission line 3 with a simple configuration of only the transmitter 1 without installing a measuring device (network analyzer) in the receiver 2 .
 100 伝送システム、1 送信機、10 制御部、12 変調部、13 クロック生成部、14 波形検出部、15 信号生成部、16 通過特性算出部、17 クロック決定部、11 異常検知部、18 SN比算出部、19 多値度決定部、2 受信機、21 受信部、22 制御部、23 可変抵抗部、3 伝送路、31 制御回路、32 変調回路、33 クロック生成回路、34 波形検出回路、41 受信回路、42 制御回路、43 可変抵抗回路。 100 transmission system, 1 transmitter, 10 control unit, 12 modulation unit, 13 clock generation unit, 14 waveform detection unit, 15 signal generation unit, 16 transmission characteristics calculation unit, 17 clock determination unit, 11 abnormality detection unit, 18 SN ratio Calculation unit 19 Multilevel degree determination unit 2 Receiver 21 Reception unit 22 Control unit 23 Variable resistance unit 3 Transmission line 31 Control circuit 32 Modulation circuit 33 Clock generation circuit 34 Waveform detection circuit 41 Receiving circuit, 42 control circuit, 43 variable resistance circuit.

Claims (7)

  1.  伝送路を介して受信機に対して信号を伝送する伝送装置であって、
     前記受信機が備える可変抵抗部が有するN種類(Nは3以上)の抵抗値の切り替えを制御する制御信号、ステップ信号、及び、データ信号を生成する信号生成部と、
     前記信号生成部で生成された前記制御信号、前記ステップ信号、及び、前記データ信号を2以上の多値度の前記信号に変調し、当該信号を前記受信機へと出力する変調部と、
     前記変調部から前記ステップ信号を出力した場合の前記伝送装置の出力端電圧を検出する波形検出部と、
     前記変調部、及び、前記波形検出部を同期させるクロック周波数を生成するクロック生成部と、
     前記N種類の抵抗値、及び、当該N種類の抵抗値毎の前記出力端電圧から、前記伝送路の通過特性を算出する通過特性算出部と、
     前記通過特性算出部で算出した前記通過特性に基づいて前記クロック生成部のクロック周波数を決定するクロック決定部と
     を備えることを特徴とする伝送装置。
    A transmission device that transmits a signal to a receiver via a transmission line,
    a signal generation unit that generates a control signal, a step signal, and a data signal for controlling switching of N types (N is 3 or more) of resistance values of a variable resistance unit included in the receiver;
    a modulation unit that modulates the control signal, the step signal, and the data signal generated by the signal generation unit into the signals with a multilevel degree of 2 or more and outputs the signals to the receiver;
    a waveform detection unit that detects an output end voltage of the transmission device when the step signal is output from the modulation unit;
    a clock generation unit that generates a clock frequency for synchronizing the modulation unit and the waveform detection unit;
    a pass characteristic calculation unit that calculates the pass characteristic of the transmission line from the N types of resistance values and the output end voltage for each of the N types of resistance values;
    and a clock determination unit that determines the clock frequency of the clock generation unit based on the pass characteristic calculated by the pass characteristic calculation unit.
  2.  前記信号生成部は、
     前記可変抵抗部の抵抗を、少なくとも、短絡、開放、及び、前記伝送路の特性インピーダンスの3種類に切り替える制御信号を生成する
     ことを特徴とする請求項1に記載の伝送装置。
    The signal generator is
    2. The transmission device according to claim 1, wherein a control signal is generated for switching the resistance of said variable resistance unit to at least three types of short circuit, open circuit, and characteristic impedance of said transmission line.
  3.  前記通過特性算出部は、
     以下の式に従って前記通過特性を算出する
    Figure JPOXMLDOC01-appb-M000001
    Figure JPOXMLDOC01-appb-M000002
     tdr(i)(t)は前記可変抵抗部の抵抗値がZiのときに前記波形検出部が検出した出力端電圧を示し、θ(t)は階段関数を示し、ωは周波数を示し、jは虚数単位を示し、s11 (i)は前記伝送路の反射特性を示し、s11は前記通過特性を示す
     ことを特徴とする請求項1又は2に記載の伝送装置。
    The pass characteristic calculation unit,
    Calculate the pass characteristic according to the following formula
    Figure JPOXMLDOC01-appb-M000001
    Figure JPOXMLDOC01-appb-M000002
    tdr (i) (t) represents the output end voltage detected by the waveform detection unit when the resistance value of the variable resistance unit is Zi , θ(t) represents a step function, ω represents frequency, 3. The transmission apparatus according to claim 1, wherein j indicates an imaginary unit, s11 (i) indicates the reflection characteristic of the transmission line, and s11 indicates the transmission characteristic.
  4.  前記伝送装置は、更に、
     前記変調部で信号を出力していないときに、前記波形検出部で検出した前記出力端電圧、及び、前記可変抵抗部の抵抗値から算出したノイズ電力と、
     前記可変抵抗部の抵抗値、設定可能な最大多値度、及び、前記通過特性算出部で算出した前記通過特性から算出した信号電力と
     から信号電力対ノイズ電力の比を算出するSN比算出部と、
     前記SN比算出部で算出した前記信号電力対ノイズ電力の比から前記変調部で変調する多値信号の多値度を決定する多値度決定部を備える
     ことを特徴とする請求項1~3の何れか1項に記載の伝送装置。
    The transmission device further
    noise power calculated from the output end voltage detected by the waveform detection unit and the resistance value of the variable resistance unit when the modulation unit is not outputting a signal;
    An SN ratio calculation unit for calculating a ratio of signal power to noise power from the resistance value of the variable resistance unit, the maximum number of levels that can be set, and the signal power calculated from the pass characteristic calculated by the pass characteristic calculation unit. and,
    Claims 1 to 3, further comprising: a multi-level degree determination unit that determines a multi-level degree of the multi-level signal modulated by the modulation unit from the ratio of signal power to noise power calculated by the SN ratio calculation unit. The transmission device according to any one of 1.
  5.  前記伝送装置は、更に、
     前記可変抵抗部の抵抗が開放されているときに、前記波形検出部で検出した前記出力端電圧の抵抗値に基づいて、前記伝送路の断線又は短絡を検知する異常検知部を備える
     ことを特徴とする請求項1~4の何れか1項に記載の伝送装置。
    The transmission device further
    an abnormality detection unit that detects disconnection or short circuit of the transmission line based on the resistance value of the output terminal voltage detected by the waveform detection unit when the resistance of the variable resistance unit is open. The transmission device according to any one of claims 1 to 4, wherein:
  6.  伝送路を介して送信機から受信機に対して信号を伝送する伝送システムであって、
     前記送信機は、
     前記受信機が備える可変抵抗部が有するN種類(Nは3以上)の抵抗値の切り替えを制御する制御信号、ステップ信号、及び、データ信号を生成する信号生成部と、
     前記信号生成部で生成された前記制御信号、前記ステップ信号、及び、前記データ信号を2以上の多値度の前記信号に変調し、当該信号を前記受信機へと出力する変調部と、
     前記変調部から前記ステップ信号を出力した場合の前記送信機の出力端電圧を検出する波形検出部と、
     前記変調部、及び、前記波形検出部を同期させるクロック周波数を生成するクロック生成部と、
     前記N種類の抵抗値、及び、当該N種類の抵抗値毎の前記出力端電圧から、前記伝送路の通過特性を算出する通過特性算出部と、
     前記通過特性算出部で算出した前記通過特性に基づいて前記クロック生成部のクロック周波数を決定するクロック決定部とを備え、
     前記受信機は、
     前記送信機から送信された前記信号を受信する受信部と、
     前記受信部で受信した前記信号に含まれた前記制御信号に応じてN種類(Nは3以上)の抵抗値を切り替える可変抵抗回路とを備え 
     ることを特徴とする伝送システム。
    A transmission system for transmitting a signal from a transmitter to a receiver via a transmission line,
    The transmitter is
    a signal generation unit that generates a control signal, a step signal, and a data signal for controlling switching of N types (N is 3 or more) of resistance values of a variable resistance unit included in the receiver;
    a modulation unit that modulates the control signal, the step signal, and the data signal generated by the signal generation unit into the signals with a multilevel degree of 2 or more and outputs the signals to the receiver;
    a waveform detection unit for detecting an output end voltage of the transmitter when the step signal is output from the modulation unit;
    a clock generation unit that generates a clock frequency for synchronizing the modulation unit and the waveform detection unit;
    a pass characteristic calculation unit that calculates pass characteristics of the transmission line from the N types of resistance values and the output terminal voltage for each of the N types of resistance values;
    a clock determination unit that determines the clock frequency of the clock generation unit based on the transmission characteristics calculated by the transmission characteristics calculation unit;
    The receiver is
    a receiver that receives the signal transmitted from the transmitter;
    a variable resistance circuit that switches between N types of resistance values (where N is 3 or more) according to the control signal included in the signal received by the receiving unit;
    A transmission system characterized by:
  7.  伝送路を介して受信機に対して信号を伝送する伝送装置の伝送方法であって、
     前記受信機が備える可変抵抗部が有するN種類(Nは3以上)の抵抗値の切り替えを制御する制御信号、ステップ信号、及び、データ信号を生成する信号生成ステップと、
     前記信号生成ステップで生成された前記制御信号、前記ステップ信号、及び、前記データ信号を2以上の多値度の前記信号に変調し、当該信号を前記受信機へと出力する変調ステップと、
     前記変調ステップで前記ステップ信号を出力した場合の前記伝送装置の出力端電圧を検出する波形検出ステップと、
     前記変調ステップ、及び、前記波形検出ステップを同期させるクロック周波数を生成するクロック生成ステップと、
     前記N種類の抵抗値、及び、当該N種類の抵抗値毎の前記出力端電圧とから、前記伝送路の通過特性を算出する通過特性算出ステップと、
     前記通過特性算出ステップで算出した前記通過特性に基づいて前記クロック生成ステップのクロック周波数を決定するクロック決定ステップと
     を備えることを特徴とする伝送方法。
    A transmission method for a transmission device that transmits a signal to a receiver via a transmission line,
    A signal generation step of generating a control signal, a step signal, and a data signal for controlling switching of N types (N is 3 or more) of resistance values possessed by a variable resistance unit provided in the receiver;
    a modulating step of modulating the control signal, the step signal, and the data signal generated in the signal generating step into the signal with a multilevel degree of 2 or more, and outputting the signal to the receiver;
    a waveform detection step of detecting an output end voltage of the transmission device when the step signal is output in the modulation step;
    a clock generating step for generating a clock frequency for synchronizing the modulating step and the waveform detecting step;
    a pass characteristic calculation step of calculating pass characteristics of the transmission line from the N types of resistance values and the output end voltage for each of the N types of resistance values;
    and a clock determination step of determining a clock frequency of the clock generation step based on the transmission characteristics calculated in the transmission characteristics calculation step.
PCT/JP2021/029276 2021-08-06 2021-08-06 Transmission device, transmission system, and transmission method WO2023013017A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2023538675A JP7439996B2 (en) 2021-08-06 2021-08-06 Transmission device, transmission system, and transmission method
PCT/JP2021/029276 WO2023013017A1 (en) 2021-08-06 2021-08-06 Transmission device, transmission system, and transmission method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/029276 WO2023013017A1 (en) 2021-08-06 2021-08-06 Transmission device, transmission system, and transmission method

Publications (1)

Publication Number Publication Date
WO2023013017A1 true WO2023013017A1 (en) 2023-02-09

Family

ID=85155429

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/029276 WO2023013017A1 (en) 2021-08-06 2021-08-06 Transmission device, transmission system, and transmission method

Country Status (2)

Country Link
JP (1) JP7439996B2 (en)
WO (1) WO2023013017A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005333222A (en) * 2004-05-18 2005-12-02 Matsushita Electric Works Ltd Terminal controller and terminal control system using the same
JP2010034778A (en) * 2008-07-28 2010-02-12 Fujitsu Ltd Signal transmission apparatus, and control method of signal transmission apparatus
WO2018203372A1 (en) * 2017-05-01 2018-11-08 三菱電機株式会社 Terminal detection device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005333222A (en) * 2004-05-18 2005-12-02 Matsushita Electric Works Ltd Terminal controller and terminal control system using the same
JP2010034778A (en) * 2008-07-28 2010-02-12 Fujitsu Ltd Signal transmission apparatus, and control method of signal transmission apparatus
WO2018203372A1 (en) * 2017-05-01 2018-11-08 三菱電機株式会社 Terminal detection device

Also Published As

Publication number Publication date
JPWO2023013017A1 (en) 2023-02-09
JP7439996B2 (en) 2024-02-28

Similar Documents

Publication Publication Date Title
US10291333B2 (en) Measurement of voltage standing wave ratio of antenna system
CN106249104B (en) A kind of detection device and method of communication cable shielding layer status monitoring
US7636388B2 (en) Channel fault detection for channel diagnostic systems
EP1842292A2 (en) Fdr single ended line testing (selt) system and method for dsl modems
JP2019184606A (en) Testing shield continuity of cable or cabling installation using common mode insertion loss
US20140307812A1 (en) Power line communication device and power control method thereof
JP5113739B2 (en) Test apparatus and test method
WO2011128956A1 (en) Interface device
WO2023013017A1 (en) Transmission device, transmission system, and transmission method
US20220345231A1 (en) Time-domain link diagnostic tool
KR101561832B1 (en) System for analyzing reflected wave comparing initial value of the state and method therefor
CN109541403B (en) Method and circuit arrangement for locating a fault location on an electrical line based on the time domain reflectometry
JP5202118B2 (en) Communication system, receiver, and adaptive equalizer
JP7145795B2 (en) Conductor inspection device and its inspection method
US7263121B2 (en) Method and apparatus for determining a topology of a subscriber line loop
JP2004080441A (en) Transmitter apparatus and receiver apparatus
KR101042922B1 (en) Power line communication device and method
JP2015204543A (en) Impedance adjusting system and impedance adjusting method
US20240288511A1 (en) Detection apparatus and detection method
CN111541427B (en) Power calibration method, early warning device and system
CN208028916U (en) Cable Operation Monitoring System
US20250060401A1 (en) Detection device and detection method
CN1130862C (en) Fade margin measurement in radio system
KR100367592B1 (en) Adaptive type power line communication apparatus and method
JPH09130430A (en) Output impedance adjusting method of interface

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21952840

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023538675

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21952840

Country of ref document: EP

Kind code of ref document: A1

点击 这是indexloc提供的php浏览器服务,不要输入任何密码和下载