+

WO2018109064A1 - Module having light-emitting diode chips - Google Patents

Module having light-emitting diode chips Download PDF

Info

Publication number
WO2018109064A1
WO2018109064A1 PCT/EP2017/082762 EP2017082762W WO2018109064A1 WO 2018109064 A1 WO2018109064 A1 WO 2018109064A1 EP 2017082762 W EP2017082762 W EP 2017082762W WO 2018109064 A1 WO2018109064 A1 WO 2018109064A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
cover layer
metallization
openings
vias
Prior art date
Application number
PCT/EP2017/082762
Other languages
German (de)
French (fr)
Inventor
Jürgen Moosburger
Thomas Schwarz
Jan Kostelnik
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of WO2018109064A1 publication Critical patent/WO2018109064A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls

Definitions

  • the invention relates to a module with light-emitting diode chips according to patent claim 1 and a method for producing a module according to patent claim 8.
  • the object of the invention is to provide an improved Mo ⁇ dul and an improved method for manufacturing the module.
  • An advantage of the proposed module and the pre-strike ⁇ NEN method is that established technologies are used for circuit board manufacture. Furthermore, the proposed module detects enables an integration of wide ⁇ ren electronic components such as a micro-controller, sensors and an advanced electronic control system to the module.
  • a module with light-emitting diode chips is proposed, wherein the light-emitting diode chips each have a first and a second contact electrode on opposite sides.
  • the light-emitting diode chips are arranged on a printed circuit board where ⁇ has a carrier layer in the printed circuit board. On a top side of the carrier layer, a first metallization ⁇ plane is arranged with row lines and redistribution lines.
  • the light-emitting diode chips are arranged with the first contact electrodes on the row lines and are electrically conductively connected to the row lines.
  • the carrier layer has first and fourth vias, which are guided by ei ⁇ ner top of the support layer to an underside of the Trä ⁇ carrier layer.
  • the row lines are connected via the first fürorialie ⁇ stanchions with the first contact surfaces of the second metallisation plane.
  • the rewiring lines are connected via the fourth vias to the second contact surfaces of the second metallization level.
  • the first cover layer covers the LED chips.
  • the first cover layer ⁇ has second through-contacts which are guided from a top of the first covering layer to the second contacts ⁇ lektroden of the LED chips.
  • a third metallization is arranged with column lines, wherein the second vias are electrically connected to the column lines. Third vias are connected to the column lines and led from the top of the first cover layer to the redistribution lines of the second metallization level.
  • a second cap layer is disposed on the underside of the carrier layer, a fourth metal ⁇ lleitersebene is arranged with further contact areas on the Untersei ⁇ te the second cover layer, wherein the first contact areas of the second metallization level on fifth vias with the other contact surfaces of the fourth Metallization level are connected.
  • comprise the second vias and / or the third via holes in an edge region adjacent to the first cover layer has a growth ⁇ layer, wherein the growth layer of the first via and / or the second via surrounding a central material cone.
  • the growth layer and the material cone are produced in different processes and can have different materials.
  • the growth layer comprises titanium and copper .
  • the top of the module with a cover, in particular covered with a top coat where ⁇ provided at about the LED chip openings for electromagnetic radiation of the LED chips Oberläs- sig.
  • the first cover layer and / or the second cover layer are formed from at least one film.
  • the third metallization level comprises a galvanically deposited material.
  • a method for producing a module with light-emitting diode chips wherein the light-emitting diode chips each have a first and a second contact electrode on opposite sides.
  • a printed circuit board wherein the printed circuit board has a carrier layer, wherein on an upper side of the carrier layer a first metallization is arranged with row lines and Umverdrah- management lines.
  • the light-emitting diode chips are arranged with the first contact electrodes on the row lines.
  • the carrier layer has first and fourth vias, which are guided from a top of the support layer to an underside of the carrier ⁇ layer.
  • a second metallization is arranged with first and second contact surfaces.
  • the row lines are connected via the first plated-through holes to the first contact area of the second metallization level.
  • the rewiring lines are connected via the fourth plated-through holes to the second contact surfaces of the second metallization level.
  • a first layer is applied in such a way that the first cover layer, the first metallization ⁇ covered and
  • the second contact electrodes of the light-emitting diode chips can be covered with the first cover layer or second openings are formed above the second contact electrodes in the first cover layer. If the second Publ ⁇ voltages not yet been formed in the first covering layer during the application of the top layer, then into the top of the top layer are above the second contact electrodes second
  • the second openings are led from the top of the first covering layer to the second contacts ⁇ lektroden. In the second openings second vias are introduced. On the upper side of the first cover layer, a third metallization level is provided
  • the first cover layer may already have third openings during application. If the first cover layer has no third openings during application, third openings are introduced into the first cover layer after application. The third openings are led to the redistribution lines of the first metallization level. Third vias are introduced into the third Publ ⁇ voltages are formed to the wiring lines said third vias from the top of the top layer.
  • a second cover layer is applied on the underside of the carrier layer, wherein the second cover layer has fifth openings or fifth openings are made after application in the second cover layer.
  • the fifth openings are led to the first and second contact surfaces of the second metallization.
  • the fifth openings are filled with fifth vias.
  • the fifth vias are connected to the other contact surfaces.
  • the first covering layer and / or the second covering layer in the form of at least one film is then ⁇ introduced, in particular laminated on.
  • the first covering layer and / or the second covering layer in the form of two different alsei ⁇ Nander arranged films are formed, wherein the first film surrounds the LED chip, and wherein the second film, the light emitting diode chip at least partially or completely from ⁇ covers, where in particular used as the first film has an epoxy resin film and the second film has a film acrylate ⁇ the.
  • the first film may have openings for receiving the LED chips.
  • the second film may comprise second ⁇ ffnun ⁇ gene for the formation of the second vias.
  • the third metallization level is laminated to the cover layer in the form of a film.
  • the foil of the first cover layer has recesses for the light-emitting diode chips.
  • the foil of the first cover layer has recesses for receiving the light-emitting diode chips and / or second openings for forming the second via contacts and / or third openings for forming the third plated-through holes.
  • the film of the second cover layer has fourth and fifth openings.
  • the second covering layer is introduced after forming the first and / or the second covering layer, wherein insbeson ⁇ particular, the openings using a laser, a drill, or with a plasma etching are introduced.
  • in the second openings of the first cover layer and / or in the third openings of the first cover layer is a growth layer on side walls of the second and / or third openings and on the top of the first
  • the mixture is then electrodeposited on the growth ⁇ metal layer, wherein the openings are filled with via holes and a metal layer on top of the first covering layer is formed.
  • a growth layer is applied to 3955n ⁇ de of the openings of the second cladding layer and on the bottom of the second covering layer.
  • the mixture is then electrodeposited on the growth layer of metal, where ⁇ be filled in the openings of the second outer layer with fürjorie ⁇ stanchions and a metal layer is formed on the lower side of the cover layer ⁇ .
  • the growth layer is deposited using a sputtering process.
  • a photoresist technique wherein insbeson ⁇ particular, the photoresist layer is applied in liquid form or as a film is used for the electrodeposition of the metal layer.
  • 1 is an electrical equivalent circuit diagram for a module with LED chips
  • FIG. 2 is a plan view of a printed circuit board with a first metallization
  • 3 is a plan view of the circuit board after Mon ⁇ animals of the LED chips without representation of the first metallization
  • FIG. 4 is a schematic representation of a detail of a printed circuit board with a first metallization and with mounted LED chips of FIG. 3, FIG.
  • FIG. 5 shows a cross section through the section of Fig. 4,
  • FIG. 6 shows a cross section through the arrangement of FIG. 5 after the embedding of the light-emitting diode chips in a cover layer and the application of a third metallization plane
  • FIG. 7 shows a plan view of an embodiment of a first
  • Cover layer in the form of a film with recesses, 8 shows a cross section through the arrangement of FIG. 6 after the introduction of openings for through-contacts
  • FIG. 9 shows a cross-section through the arrangement of FIG. 8 after the application of a growth layer
  • FIG. 10 shows a cross section through the arrangement of FIG. 9 after the application of a mask
  • FIG. 11 shows a cross section through the arrangement of FIG. 10 after the deposition of metal using a gal ⁇ vanischen method
  • FIG. 12 is a cross section through the arrangement of Fig. 11, after removing the mask
  • FIG. 13 shows a cross section through the arrangement of FIG. 12 after the removal of the growth layer and the structuring of a third and fourth metallization plane, FIG.
  • FIG. 14 shows a cross section through the module of FIG. 13 after the application of a covering layer
  • FIG. 15 shows a schematic cross section of the module of FIG.
  • 17 is a schematic representation of a cross-section of the module of FIG. 14 in the plane of the printed circuit board showing the first and fourth
  • a schematic representation of a further From ⁇ guide a third metallization with electrical column lines, which connect each upper electrical contact electrodes of light emitting diodes of a column with each other, is a schematic representation of a cross section through the first covering layer showing the third vias, which are guided by the third metallization level to the first metallization ⁇ plane through the first cover layer, a schematic representation of the column lines in the third metallization level according to the off ⁇ guide of FIGS. 14 and 15, Fig. 22 is a a more detailed view of the column lines according to the embodiment of FIG.
  • Fig. 1 shows in a schematic representation of an electrical equivalent circuit diagram of a module 1 having a plurality of LED chips 2.
  • LED chips 2 are in Zei ⁇ len 3 and arranged in columns 4.
  • Each LED chip 2 has two electrical connections, wherein in each case one electrical connection to a row line 9 and a second electrical connection to a column line 6 is electrically conductively connected.
  • the LED chips 2 are thus using a cross matrix interconnection using the Row lines 9 and the column lines 6 supplied with power. By appropriate energization of a particular row line 9 and a specific column line 6, each LED chip 2 can be controlled individually.
  • the module 1 with the row lines 9 and the column lines 6 can be constructed on the basis of a printed circuit board.
  • Fig. 2 shows in a schematic representation of a plan view of a top side 16 of the circuit board having a Trä- carrier layer 7, on which a first metallization plane is brought to ⁇ 8.
  • Rei ⁇ hen einen 9 are arranged parallel to each other.
  • Each row line 9 has a connection contact 10 to a first feedthrough 11.
  • the first plated-through hole 11 is guided down to an underside of the carrier layer 7.
  • the first metallization 8 has between Whitneynleitun ⁇ gene on first wiring lines 9 12th
  • the rewiring lines 12 may have different lengths.
  • imaginary grid lines 13, 14 for a pixel grid are shown on the printed circuit board 7.
  • the grid lines 13, 14 are arranged parallel to each other and delimit in the illustrated embodiment, a square FLAE ⁇ surface, which occupies a pixel 15th 16
  • Fig. 3 shows the top side of the circuit board 7 with montier ⁇ th LED chip 2.
  • the light-emitting diode chips 2 are arranged on the corresponding row lines of the first metallization level.
  • the LED chips 2 are arranged in rows and columns 3, 4.
  • the imaginary first and second grid lines 13, 14 again define square pixels 15.
  • one pixel 15 has three LED chips 2 arranged in a row 3.
  • a pixel 15 may also have more or fewer LED chips 2.
  • a pixel 15 is formed by three LED chips.
  • a light emitting diode chip is formed, for example, in the form of a laser diode or a lichtemit ⁇ animal ends diode.
  • the LED diode chips 2 of a pixel 15 may emit light of the same color or different colors.
  • one pixel has one
  • LED chip with a red color a LED chip with a blue color and a LED chip with a green color.
  • the pixels 15 represent pixels which are arranged in a PERIODIC ⁇ gene, two-dimensional rectangular grid.
  • 16 x 16 pixels are provided.
  • a module may also have more or fewer pixels.
  • the individual pixels may have an edge length which is, for example, Zvi ⁇ rule 0.3 mm and 2 mm, in particular, for example, Zvi ⁇ rule 0.5 mm and 1 mm.
  • the light-emitting diode chips of the module or the light-emitting diode chips of a pixel can also emit blue, green, yellow, red or orange light.
  • the light-emitting diode chips 2 are arranged linearly next to one another in rows.
  • the light-emitting diode chips 2 of a row 3 can also be arranged laterally offset in height.
  • the light-emitting diode chips can also be arranged in a different arrangement, in particular distributed statistically.
  • the individual LED chips 2 of a pixel 15 can at ⁇ game as a distance from a side edge of a light-emitting diode chips ⁇ to the side edge of the adjacent light-emitting diode have chips which is between 30 ym and 60 ym.
  • the individual light-emitting diode chips may, for example, have an edge length which is between 0.1 mm and 0.5 mm.
  • Fig. 4 shows a plan view of a partial section of
  • Printed circuit board 7 of FIG. 3 with two row lines 9, arranged on the LED chips 2 and a arranged between the two row lines 9 first Umverdrahtungslei- direction 12.
  • a cross-sectional guide AA is shown as a dashed line, which is ver ⁇ used for further cross-sections ,
  • Fig. 5 shows the circuit board 7 of Figure 4 in cross section AA.
  • the printed circuit board for example, has a thickness of 0.2 to 0.5 mm and may be formed as a flexible printed circuit board.
  • the circuit board 7 illustrates a backing layer.
  • the circuit board 7 has, on the top side 16 of the first Metalli ⁇ s réellesebene 8, as shown in Fig. 2.
  • Darge ⁇ presented cross section two sections of a series line 9 are shown. Due to the cross-section of the Erasmusnlei ⁇ tung 9 is not illustrated throughout. Between the two sub-pieces of the row line ⁇ 9 is part of the first rewiring circuit 12 is shown.
  • the first rewiring line 12 is guided via a fourth through-connection 17 to an underside 18 of the printed circuit board 7.
  • the second rewiring lines 20 are each connected to the arranged above the row line 9 via a first through-connection, not shown.
  • the third rewiring lines 21 are electrically insulated from the second rewiring lines 20.
  • the third redistribution lines 21 are connected via the fourth plated-through holes. 17 in each case with a first rewiring 12 in connection.
  • the row lines 9 have trenches 22, which are formed transversely to the longitudinal extent of the row lines 9 between the light-emitting diode chips 2.
  • the LED chips 2 are each connected to a lower ⁇ side via a connecting layer 23 with the row lines 9.
  • the light-emitting diode chips 2 have first contact electrodes 24 on the lower side.
  • the first contact electrodes 24 are electrically conductively connected to the row line 9 via the electrically conductive connection layer 23.
  • the light-emitting diode chips 2 have second contact electrodes 25 on the upper side.
  • the electrically conductive connection layer 23 can consist, for example, of a solder material or of an electrically conductive adhesive.
  • the row lines 9 and the second and third redistribution lines 20, 21 and the first redistribution lines 12 may be made of copper, for example.
  • the row lines 9 and the first rewiring line 12 may be provided on the upper side with a NiAu layer in order to improve the assembly of the LED chips 2 or an electrical contact with a via.
  • each LED chip 2 of the group can produce a light of a different color.
  • a different color For example, a
  • the light-emitting diode chips ⁇ example, may be composed of gallium nitride.
  • the LED chip 2 may have a substrate ⁇ on which the LED chip 2 is disposed.
  • the substrate may be formed of sapphire.
  • the substrate is, for example, electrically conductive or it is a via from a bottom of the LED chip on the underside of the substrate out.
  • the first contact electrode 24 is arranged on the underside of the substrate and not directly on the underside of the LED chip 2.
  • connection layer 23 may also consist of a silver conductive adhesive, a conductive paste or a solder.
  • the row lines 9 may have a surface made of gold or nickel, or a gereinig ⁇ te copper surface.
  • a normal copper surface for the assembly of the LED chips 2 may be provided on the top of the row lines 9.
  • FIG. 6 shows a cross section through the printed circuit board 7 after a further method step.
  • a first coating layer was 26 be applied to the upper ⁇ ⁇ page 16 of the printed circuit board. 7
  • the first cover layer 26 surrounds the LED chip 2 and also covers the second contact elements 25 on the upper surface of the LED chip 2. Moreover, it is on the first clad layer 26, a third metallization layer 27 be ⁇ introduced.
  • a first 26 and a second part covering ⁇ layer 28, 29 has the first covering layer.
  • the first partial covering layer 28 is guided starting from the upper side 16 of the printed circuit board 7 up to a first height of the LED chips 2. If the light-emitting diode chip 2 has a substrate, then the first partial covering layer 28 can be led to the upper edge of the substrate.
  • the first partial covering layer 28 may, for example, comprise or be formed from an epoxy resin.
  • Part of capping layer 29 is disposed on top of the first part cover ⁇ layer 28 and covers the second Kunststoffele ⁇ elements 25 of the LED chip 2. Assigns the LED chip 2, a substrate, then surrounds and covers the second portion of cover layer the LED chip 2 itself.
  • the first cover layer 26 may also be made of only one material, such as, for example Epoxy resin or acrylate may be formed. In addition, other materials such as silicone can be used.
  • the third metallization 27 may be formed, for example, of copper. In addition, the third metallization 27 may also be formed of a material other than copper.
  • a second cover layer 30 is arranged on the underside 18 of the printed circuit board 7 and on the second metallization 19, a second cover layer 30 is arranged.
  • the second cover layer 30 likewise has a first partial cover layer 28 and, arranged thereon, a second partial cover layer 29.
  • the first partial cover layer 28 is arranged on the underside 18 of the Lei ⁇ terplatte 7.
  • the second partial covering layer 29 is arranged on the first partial covering layer 28.
  • the second cover layer 30 may also be formed of a uniform material.
  • a fourth metallization 31 is applied on the two ⁇ th covering layer 30, a fourth metallization 31 is applied.
  • the fourth metallization plane 31 may consist of copper or of another suitable metal.
  • the first and the second cover layer 26, 30 may ⁇ example as liquid or applied in the form of a film.
  • the film via a lamination process with the printed ⁇ te is mechanically connected.
  • the second cover layer 30 can be dispensed with.
  • the second cover layer 30 offers the advantage that a mechanical stabilization of the printed circuit board 7 is achieved.
  • FIG. 7 shows, in a schematic illustration, a plan view of a first cover layer 32, which is designed in the form of a film, recesses 33 for receiving the light-emitting diode chips 2 being arranged in the cover layer.
  • the recesses 33 may extend through the entire thickness of the film or be formed only as partial recesses in the film.
  • the recesses 33 may be provided for receiving the LED chips 2.
  • the recesses can be provided for the formation of plated-through holes.
  • the first and fourth metallization 8, 19 are applied in the form of a Fo ⁇ lie, especially in the form of a copper foil and laminated can.
  • the third and the fourth metallization 27,31 can be in the form of a film out ⁇ forms.
  • the films may or may not be filled with fiberglass material. The films may be patterned before application or patterned after application.
  • Fig. 8 shows the circuit board of FIG. 6 after the introduction of openings 34,35,36 in the first and the second cover ⁇ layer 26, 30.
  • the third metallization 27 and the first cover layer 26 were above the second Druck ⁇ tide 25 of the LED chips 2, the second openings 34 introduced.
  • the second openings 34 are led to the second contact electrodes 25.
  • third openings 35 have been introduced into the third metallization level 27 and the first cover layer 26, wherein the third openings 35 are led to the first rewiring line 12.
  • fifth openings 36 have been introduced into the fourth metallization plane 31 and the second cover layer 30.
  • the fifth openings 36 are led to the second metallization level 19 and to the second and third redistribution lines 20, 21.
  • the second, third and fifth openings 34, 35, 36 various methods can be used.
  • the second, third and / or fifth openings 34 35 may, 36 using mechanical be also introduced by using plasma-assisted process drilling, laser drilling or the like.
  • the second openings 34 which may have a smaller depth and a smaller diameter than the third and fifth openings 35, 36, can be introduced by means of a laser drilling method.
  • Fig. 9 shows the arrangement of Fig. 8 in which applied to the third Metallticiansebe ⁇ ne 27, a growth layer 37 and in the second and third ports 34 for a subsequent method step, 35, a growth layer 37 is turned ⁇ introduced.
  • the growth layer 37 can be deposited, for example with ⁇ a sputtering method.
  • the wax ⁇ tumstik 37 may, for example, titanium and copper are ⁇ be.
  • the growth layer 37 may, for example, a di ⁇ blocks of 0.2 to 3 have ym ym.
  • the growth layer 37 serves as a growth layer for a later electrodeposition process.
  • On the fourth metallization 31 and in the fifth openings 36 is also a growth ⁇ layer 37 or introduced.
  • Growth layer may have a thickness between 0.2 ym and 3 ym.
  • the first and second cover mask 38, 39 may be formed, for example, from photoresist.
  • the first mask 38 the upper surface is covered in a ge ⁇ desired structure, said regions via the second openings 34, the portions through the third openings 35 and gap portions 40 are not covered with the first mask.
  • the second mask 39 covers the lower ⁇ side of the arrangement of Fig. 10 desired first and second and third contact regions 41, 42, 43 not with the fifth ⁇ ffnun ⁇ gene 36 from.
  • FIG. 11 shows the arrangement of FIG. 10 after the deposition of a metal layer 44, 45 on surfaces of the top side and the bottom side of the arrangement of FIG. 10 not covered by the cover masks 38, 39.
  • the metal layers 44, 45 are produced by means of a galvanic deposition method generated.
  • Both the second holes 34 and the third openings 35 with the metal, particularly copper ⁇ be filled.
  • the filled-in second openings 34 represent second plated-through holes 46.
  • the filled-in third openings 35 represent third plated-through holes 47.
  • the second and third plated-through holes 46, 47 have material cones 58 which are surrounded by the growth layer 37.
  • the material cone 58 may for example consist of copper.
  • the growth layer 37 can be, for example, from a stand ⁇ TiCu layer.
  • 46 column lines 6 are formed on the second plated-through holes.
  • the padded Spaltenbe- rich 40 also provide column lines 6 illustrates the fill on ⁇ takes place up to a desired height above the top of
  • the second metal layer 45 is applied to the underside of the arrangement of FIG. 10.
  • the fifth openings 36 are filled.
  • the filled-in fifth openings represent fifth plated-through holes 48.
  • a fourth metallization level 31 with contact areas 49 is produced in the first, second and third contact areas 41, 42, 43.
  • FIG. 12 shows a further method step in which the first and the second cover mask 38, 39 have been removed. For ⁇ the first and the second metal layer 44, 45 can be planarized to a desired thickness. Thus, a module 1 is obtained.
  • the growth layers will drive 37 from the top and from the bottom for example by means of etching methods.
  • LED chips 2 are covered, covered with a covering layer 50, for example in the form of a topcoat.
  • the light emitting diodes ⁇ chips 2 emit light 56 on the top of the module 1 via the uncovered surfaces of the cover layer.
  • the cover ⁇ layer 50 may for example have a black color and be impermeable to electromagnetic radiation.
  • the cover layer 50 is structured in such a way that the FLAE ⁇ surfaces 56 are above upper Abstrahlence of the LED chips 2 free of the covering layer 50th
  • the cover layer 50 may be introduced, for example large area listed are especially imprinted and are subsequently ⁇ lord structured by photolithographic methods.
  • the covering layer 50 can also be applied in the form of a film, in particular as a lacquer film, which is structured after application. For structuring, for example, a laser can be used.
  • the cover layer 50 may be applied as the structured film who ⁇ , said film having openings for the Abstrahlence of the LED chips. 2 The openings may correspond to the free surfaces 56.
  • further electrical components 55 can be integrated in the printed circuit board 7 itself or in the first or in the second cover layer 26, 30.
  • electrical components 55 may be provided for example microcontroller, sensors or an extended control electronics.
  • the further electrical components 55 are connected to the light-emitting diode chips 2 via electrical lines (not shown). This allows a compact design to be achieved using established PCB manufacturing technologies.
  • Fig. 15 shows the module 1 of Fig. 14, wherein on the contact surfaces 49 each have a solder ball 51 is provided as a contact part for further electrical contacting.
  • an insulating layer 52 e.g. arranged in the form of a Lötstopplackes to cover.
  • FIG. 16 shows a schematic representation of the underside of the module 1 of FIG. 15.
  • the imaginary first and second grid lines 13, 14 are shown, which schematically show the arrangement of the pixels 15.
  • the contact surfaces 49 of the underside of the module 1 are shown, which are arranged centrally at vertices of four pixels 15.
  • the second cover layer 30 can be dispensed with.
  • the Fig. 16 shows the underside of the circuit board with the carrier ⁇ layer 7 and to the second metallization layer 19.
  • the second metallization level in place of the second and third wiring lines contact surfaces 49. Via the contact surfaces 49, the module 1 can be electrically contacted from the underside.
  • FIG. 17 shows, in a schematic illustration, a cross-section of the module of FIG. 14 in the plane of the printed circuit board 7.
  • the imaginary grating lines 13, 14 of the pixels 15 are shown schematically again.
  • the fourth plated-through holes 17 and the first through-connections 11 are shown.
  • FIG. 18 shows the upper side of the entire module 1 of FIG. 13 with the topcoat layer 50.
  • the topcoat layer 50 has white openings 53 above the LED chips 2.
  • the further openings 53 may have the same cross-sectional area as the light-emitting diode chips 2.
  • the topcoat layer 50 may be composed of one for the electromagnetic radiation of
  • LED chips 2 non-permeable material may be formed.
  • the openings 53 may be filled with a permeable to the electromagnetic radiation material.
  • FIG. 19 shows a schematic view of a third metallization level 46 of a module 1 with the representation of the column lines 6 and the third vias 47.
  • the illustration shows an enlarged detail of the arrangement of the column lines 6.
  • the column lines 6 are arranged laterally offset relative to the second through-contacts 46 and connected via a transverse line 54 with the through-contacts 46.
  • FIG. 20 shows a schematic representation of the arrangement of the third vias 47 in the first cover layer 26 of the module 1 of FIG. 13.
  • the imaginary grating lines 13, 14 of the pixels 15 are shown schematically again.
  • FIG. 21 shows a schematic partial sectional view of a first embodiment of the column lines 6, wherein the column lines 6 are guided centrally over the light-emitting diode chips 2.
  • FIG. 22 shows an enlarged view again of the column lines 6 according to the embodiment of FIG. 19, in which the column lines 6 are arranged laterally offset between two light-emitting diode chips 2. In this exporting ⁇ approximate shape less top surface of the LED chip 2 is covered by the column lines. 6 This will reduced shading of the electromagnetic radiation.
  • Fig. 23 shows a schematic illustration of a detail section of an embodiment of a module 1, with Erasmusnlei ⁇ obligations 9, column lines 6 and first Umverdrahtungs- lines 12.
  • the column lines 6 are arranged laterally adjacent to the not shown light-emitting diode chips 2.
  • Fig. 24 shows a detail of another embodiment of a layout of a module for the column lines 6 of the LED chips 2.
  • the column lines 6 are approxi- hernd performed as wide as the light emitting diode chips 2. Be ⁇ reaching the Abstrahltress of the LED chips 2, the column lines 6 Openings 53 for the LED chips 2 for emitting the electromagnetic radiation.
  • the column lines 6 are separated from each other by narrow spacer surfaces.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Led Device Packages (AREA)

Abstract

The invention relates to a module having light-emitting diode chips, wherein the light-emitting diode chips each have a first and a second contact electrode on opposite sides, wherein a first metallization plane having row lines and having first rewiring lines is arranged on a top side of a carrier layer, wherein the light-emitting diode chips are arranged with the first contact electrodes on the row lines, wherein the carrier layer has first vias, which are led from a top side of the carrier layer to a bottom side of the carrier layer, wherein a second metallization plane having first and further first contact surfaces is arranged on the bottom side of the carrier layer, wherein the row lines are connected to the first contact surfaces of the second metallization plane by means of the first vias, wherein a first cover layer is arranged on the carrier layer, wherein the first cover layer extends around and at least partially covers the light-emitting diode chips, wherein a third metallization plane having column lines is arranged on the first cover layer, wherein the second vias are connected to the column lines in an electrically conductive manner, wherein third vias are led from the top side of the first cover layer to the first rewiring lines, wherein fourth vias are provided in the carrier layer, which fourth vias connect the first rewiring lines to second contact surfaces of the second metallization plane.

Description

MODUL MIT LEUCHTDIODENCHIPS  MODULE WITH LIGHT DIODE CHIPS

BESCHREIBUNG Die Erfindung betrifft ein Modul mit Leuchtdiodenchips gemäß Patentanspruch 1 und ein Verfahren zum Herstellen eines Moduls gemäß Patentanspruch 8. DESCRIPTION The invention relates to a module with light-emitting diode chips according to patent claim 1 and a method for producing a module according to patent claim 8.

Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung DE 10 2016 124 525.9, deren Offenbarungsge¬ halt hiermit durch Bezugnahme aufgenommen wird. This patent application claims the priority of German patent application DE 10 2016 124 525.9, which is dependent Offenbarungsge ¬ hereby incorporated by reference.

Im Stand der Technik ist es bekannt, ein Modul mit einer Mehrzahl von Leuchtdiodenchips mittels einer Kreuzmatrixver- Schaltung herzustellen. Dabei werden Bonddrähte zur elektrischen Kontaktierung der Leuchtdiodenchips verwendet. Bei ei¬ ner hohen Dichte der Leuchtdiodenchips steht wenig Platz für die Bonddrähte zur Verfügung. Zudem sind die Bonddrähte mit einer hohen Vergussschicht gegen Beschädigung zu schützen. Die hohe Vergussschicht kann einen negativen Einfluss auf die Abstrahleigenschaften des Moduls haben. In the prior art, it is known to produce a module having a plurality of light-emitting diode chips by means of a cross-matrix connection. Bonding wires are used for making electrical contact with the LED chips. In ei ¬ ner high density of LED chips is little space for the bonding wires are available. In addition, the bonding wires with a high potting layer to protect against damage. The high potting layer can have a negative influence on the radiation properties of the module.

Die Aufgabe der Erfindung besteht darin, ein verbessertes Mo¬ dul und ein verbessertes Verfahren zum Herstellen des Moduls bereitzustellen. The object of the invention is to provide an improved Mo ¬ dul and an improved method for manufacturing the module.

Die Aufgaben der Erfindung werden durch die unabhängigen Patentansprüche gelöst. In den abhängigen Ansprüchen sind wei¬ tere Ausführungsformen des Moduls und des Verfahrens angege- ben. The objects of the invention are solved by the independent claims. In the dependent claims wei ¬ tere embodiments of the module and the method are given ben.

Ein Vorteil des vorgeschlagenen Moduls und des vorgeschlage¬ nen Verfahrens besteht darin, dass etablierte Technologien zur Leiterplattenherstellung verwendet werden. Weiterhin er- möglicht das vorgeschlagene Modul eine Integration von weite¬ ren elektronischen Komponenten wie zum Beispiel einem Mikro- controller, Sensoren und eine erweiterte Steuerelektronik in das Modul . Es wird ein Modul mit Leuchtdiodenchips vorgeschlagen, wobei die Leuchtdiodenchips an gegenüberliegenden Seiten jeweils eine erste und eine zweite Kontaktelektrode aufweisen. Die Leuchtdiodenchips sind auf einer Leiterplatte angeordnet, wo¬ bei die Leiterplatte eine Trägerschicht aufweist. Auf einer Oberseite der Trägerschicht ist eine erste Metallisierungs¬ ebene mit Reihenleitungen und Umverdrahtungsleitungen angeordnet. Die Leuchtdiodenchips sind mit den ersten Kontakte- lektroden auf den Reihenleitungen angeordnet und mit den Reihenleitungen elektrisch leitend verbunden. Die Trägerschicht weist erste und vierte Durchkontaktierungen auf, die von ei¬ ner Oberseite der Trägerschicht zu einer Unterseite der Trä¬ gerschicht geführt sind. An advantage of the proposed module and the pre-strike ¬ NEN method is that established technologies are used for circuit board manufacture. Furthermore, the proposed module detects enables an integration of wide ¬ ren electronic components such as a micro-controller, sensors and an advanced electronic control system to the module. A module with light-emitting diode chips is proposed, wherein the light-emitting diode chips each have a first and a second contact electrode on opposite sides. The light-emitting diode chips are arranged on a printed circuit board where ¬ has a carrier layer in the printed circuit board. On a top side of the carrier layer, a first metallization ¬ plane is arranged with row lines and redistribution lines. The light-emitting diode chips are arranged with the first contact electrodes on the row lines and are electrically conductively connected to the row lines. The carrier layer has first and fourth vias, which are guided by ei ¬ ner top of the support layer to an underside of the Trä ¬ carrier layer.

Auf der Unterseite der Trägerschicht ist eine zweite Metalli¬ sierungsebene mit ersten und zweiten Kontaktflächen angeord¬ net. Die Reihenleitungen sind über die ersten Durchkontaktie¬ rungen mit den ersten Kontaktflächen der zweiten Metallisie- rungsebene verbunden. Die Umverdrahtungsleitungen sind über die vierten Durchkontaktierungen mit den zweiten Kontaktflächen der zweiten Metallisierungsebene verbunden. Auf einer Oberseite der Trägerschicht und auf der ersten Metallisie¬ rungsebene ist eine erste Deckschicht angeordnet. Die erste Deckschicht bedeckt die Leuchtdiodenchips. Die erste Deck¬ schicht weist zweite Durchkontaktierungen auf, die von einer Oberseite der ersten Deckschicht bis zu den zweiten Kontakte¬ lektroden der Leuchtdiodenchips geführt sind. Auf der Deckschicht ist eine dritte Metallisierungsebene mit Spaltenleitungen angeordnet, wobei die zweiten Durchkontaktierungen mit den Spaltenleitungen elektrisch leitend verbunden sind. Dritte Durchkontaktierungen sind mit den Spaltenleitungen verbunden und von der Oberseite der ersten Deck- schicht bis zu den Umverdrahtungsleitungen der zweiten Metallisierungsebene geführt. In einer Ausführung ist auf der Unterseite der Trägerschicht eine zweite Deckschicht angeordnet, wobei eine vierte Metal¬ lisierungsebene mit weiteren Kontaktflächen auf der Untersei¬ te der zweiten Deckschicht angeordnet ist, wobei die ersten Kontaktflächen der zweiten Metallisierungsebene über fünfte Durchkontaktierungen mit den weiteren Kontaktflächen der vierten Metallisierungsebene verbunden sind. On the underside of the carrier layer, a second Metalli ¬ sierungssebene with first and second contact surfaces angeord ¬ net. The row lines are connected via the first Durchkontaktie ¬ stanchions with the first contact surfaces of the second metallisation plane. The rewiring lines are connected via the fourth vias to the second contact surfaces of the second metallization level. On an upper surface of the support layer and on the first metallization plane approximately ¬ a first cover layer is arranged. The first cover layer covers the LED chips. The first cover layer ¬ has second through-contacts which are guided from a top of the first covering layer to the second contacts ¬ lektroden of the LED chips. On the cover layer, a third metallization is arranged with column lines, wherein the second vias are electrically connected to the column lines. Third vias are connected to the column lines and led from the top of the first cover layer to the redistribution lines of the second metallization level. In one embodiment, a second cap layer is disposed on the underside of the carrier layer, a fourth metal ¬ lisierungsebene is arranged with further contact areas on the Untersei ¬ te the second cover layer, wherein the first contact areas of the second metallization level on fifth vias with the other contact surfaces of the fourth Metallization level are connected.

In einer Ausführung weisen die zweiten Durchkontaktierungen und/oder die dritten Durchkontaktierungen in einem Randbereich angrenzend an die erste Deckschicht eine Wachstums¬ schicht auf, wobei die Wachstumsschicht der ersten Durchkon- taktierung und/oder der zweiten Durchkontaktierung einen mittigen Materialkegel umgibt. Die Wachstumsschicht und der Ma- terialkegel werden in verschiedenen Verfahren hergestellt und können unterschiedliche Materialien aufweisen. In one embodiment, comprise the second vias and / or the third via holes in an edge region adjacent to the first cover layer has a growth ¬ layer, wherein the growth layer of the first via and / or the second via surrounding a central material cone. The growth layer and the material cone are produced in different processes and can have different materials.

In einer Ausführung weist die Wachstumsschicht Titan und Kup¬ fer auf. In one embodiment, the growth layer comprises titanium and copper .

In einer Ausführung ist die Oberseite des Moduls mit einer Abdeckschicht , insbesondere mit einem Decklack abgedeckt, wo¬ bei über den Leuchtdiodenchips Öffnungen vorgesehen, die für elektromagnetische Strahlung der Leuchtdiodenchips durchläs- sig sind. In one embodiment, the top of the module with a cover, in particular covered with a top coat where ¬ provided at about the LED chip openings for electromagnetic radiation of the LED chips durchläs- sig.

In einer Ausführung sind die erste Deckschicht und/oder die zweite Deckschicht aus wenigstens einer Folie gebildet. In einer Ausführung weist die dritte Metallisierungsebene ein galvanisch abgeschiedenes Material auf. In one embodiment, the first cover layer and / or the second cover layer are formed from at least one film. In one embodiment, the third metallization level comprises a galvanically deposited material.

Zudem wird ein Verfahren zum Herstellen eines Moduls mit Leuchtdiodenchips bereitgestellt, wobei die Leuchtdiodenchips an gegenüberliegenden Seiten jeweils eine erste und eine zweite Kontaktelektrode aufweisen. Es wird eine Leiterplatte bereitgestellt, wobei die Leiterplatte eine Trägerschicht aufweist, wobei auf einer Oberseite der Trägerschicht eine erste Metallisierungsebene mit Reihenleitungen und Umverdrah- tungsleitungen angeordnet ist. In addition, a method for producing a module with light-emitting diode chips is provided, wherein the light-emitting diode chips each have a first and a second contact electrode on opposite sides. There is provided a printed circuit board, wherein the printed circuit board has a carrier layer, wherein on an upper side of the carrier layer a first metallization is arranged with row lines and Umverdrah- management lines.

Die Leuchtdiodenchips werden mit den ersten Kontaktelektroden auf den Reihenleitungen angeordnet. Die Trägerschicht weist erste und vierte Durchkontaktierungen auf, die von einer Oberseite der Trägerschicht zu einer Unterseite der Träger¬ schicht geführt sind. Auf der Unterseite der Trägerschicht ist eine zweite Metallisierungsebene mit ersten und zweiten Kontaktflächen angeordnet. Die Reihenleitungen sind über die ersten Durchkontaktierungen mit den ersten Kontaktfläche der zweiten Metallisierungsebene verbunden. Die Umverdrahtungs- leitungen sind über die vierten Durchkontaktierungen mit den zweiten Kontaktflächen der zweiten Metallisierungsebene ver- bunden. Auf der Oberseite der Trägerschicht wird eine erste Deckschicht in der Weise aufgebracht, dass die erste Deck¬ schicht die erste Metallisierungsebene bedeckt und die The light-emitting diode chips are arranged with the first contact electrodes on the row lines. The carrier layer has first and fourth vias, which are guided from a top of the support layer to an underside of the carrier ¬ layer. On the underside of the carrier layer, a second metallization is arranged with first and second contact surfaces. The row lines are connected via the first plated-through holes to the first contact area of the second metallization level. The rewiring lines are connected via the fourth plated-through holes to the second contact surfaces of the second metallization level. On top of the support layer, a first layer is applied in such a way that the first cover layer, the first metallization ¬ covered and

Leuchtdiodenchips in die erste Deckschicht eingebettet wer¬ den. Dabei können die zweiten Kontaktelektroden der Leuchtdi- odenchips mit der ersten Deckschicht bedeckt werden oder es sind zweite Öffnungen oberhalb der zweiten Kontaktelektroden in der ersten Deckschicht ausgebildet. Sind die zweiten Öff¬ nungen noch nicht in der ersten Deckschicht beim Aufbringen der Deckschicht ausgebildet, dann werden in die Oberseite der Deckschicht oberhalb der zweiten Kontaktelektroden zweite LED chips embedded in the first cover ¬ who. In this case, the second contact electrodes of the light-emitting diode chips can be covered with the first cover layer or second openings are formed above the second contact electrodes in the first cover layer. If the second Publ ¬ voltages not yet been formed in the first covering layer during the application of the top layer, then into the top of the top layer are above the second contact electrodes second

Öffnungen eingebracht. Die zweiten Öffnungen werden von der Oberseite der ersten Deckschicht bis zu den zweiten Kontakte¬ lektroden geführt. In die zweiten Öffnungen werden zweite Durchkontaktierungen eingebracht. Auf der Oberseite der ers- ten Deckschicht wird eine dritte Metallisierungsebene mitIntroduced openings. The second openings are led from the top of the first covering layer to the second contacts ¬ lektroden. In the second openings second vias are introduced. On the upper side of the first cover layer, a third metallization level is provided

Spaltenleitungen aufgebracht und mit den zweiten Durchkontaktierungen verbunden. Die erste Deckschicht kann beim Aufbringen bereits dritte Öffnungen aufweisen. Wenn die erste Deckschicht beim Aufbringen keine dritten Öffnungen aufweist, dann werden nach dem Aufbringen dritte Öffnungen in die erste Deckschicht eingebracht. Die dritten Öffnungen sind bis zu den Umverdrahtungsleitungen der ersten Metallisierungsebene geführt. In die dritten Öff¬ nungen werden dritte Durchkontaktierungen eingebracht, wobei die dritten Durchkontaktierungen von der Oberseite der Deck- schicht bis zu den Umverdrahtungsleitungen ausgebildet werden . Column lines applied and connected to the second vias. The first cover layer may already have third openings during application. If the first cover layer has no third openings during application, third openings are introduced into the first cover layer after application. The third openings are led to the redistribution lines of the first metallization level. Third vias are introduced into the third Publ ¬ voltages are formed to the wiring lines said third vias from the top of the top layer.

In einer Ausführung wird auf der Unterseite der Trägerschicht eine zweite Deckschicht aufgebracht, wobei die zweite Deck- schicht fünfte Öffnungen aufweist oder nach dem Aufbringen in die zweite Deckschicht fünfte Öffnungen eingebracht werden. Die fünften Öffnungen sind bis zu den ersten und zweiten Kontaktflächen der zweiten Metallisierungsebene geführt. Die fünften Öffnungen werden mit fünften Durchkontaktierungen ge- füllt. Es wird eine vierte Metallisierungsebene auf der Un¬ terseite der zweiten Deckschicht mit weiteren Kontaktflächen aufgebracht. Die fünften Durchkontaktierungen werden den weiteren Kontaktflächen verbunden. In einer Ausführung wird die erste Deckschicht und/oder die zweite Deckschicht in Form von wenigstens einer Folie aufge¬ bracht, insbesondere auflaminiert . In one embodiment, a second cover layer is applied on the underside of the carrier layer, wherein the second cover layer has fifth openings or fifth openings are made after application in the second cover layer. The fifth openings are led to the first and second contact surfaces of the second metallization. The fifth openings are filled with fifth vias. There is applied a fourth metallization layer on the Un ¬ underside of the second cover layer with further contact surfaces. The fifth vias are connected to the other contact surfaces. In one embodiment, the first covering layer and / or the second covering layer in the form of at least one film is then ¬ introduced, in particular laminated on.

In einer Ausführung werden die erste Deckschicht und/oder die zweite Deckschicht in Form von zwei unterschiedlichen aufei¬ nander angeordneten Folien ausgebildet, wobei die erste Folie die Leuchtdiodenchips umgibt, und wobei die zweite Folie die Leuchtdiodenchips wenigstens teilweise oder vollständig ab¬ deckt, wobei insbesondere als erste Folie eine Epoxy-Harz- Folie und als zweite Folie eine Acrylat-Folie verwendet wer¬ den. Die erste Folie kann Öffnungen zur Aufnahme der Leucht- diodenschips aufweisen. Die zweite Folie kann zweite Öffnun¬ gen für die Ausbildung der zweiten Durchkontaktierungen aufweisen . In one embodiment, the first covering layer and / or the second covering layer in the form of two different aufei ¬ Nander arranged films are formed, wherein the first film surrounds the LED chip, and wherein the second film, the light emitting diode chip at least partially or completely from ¬ covers, where in particular used as the first film has an epoxy resin film and the second film has a film acrylate ¬ the. The first film may have openings for receiving the LED chips. The second film may comprise second Öffnun ¬ gene for the formation of the second vias.

In einer Ausführung wird die dritte Metallisierungsebene in Form einer Folie auf die Deckschicht laminiert. In einer Ausführung weist die Folie der ersten Deckschicht Ausnehmungen für die Leuchtdiodenchips auf. In one embodiment, the third metallization level is laminated to the cover layer in the form of a film. In one embodiment, the foil of the first cover layer has recesses for the light-emitting diode chips.

In einer Ausführung weist die Folie der ersten Deckschicht Ausnehmungen zur Aufnahme der Leuchtdiodenchips und/oder zweite Öffnungen zur Ausbildung der zweiten Durchkontaktie- rungen und/oder dritte Öffnungen zur Ausbildung der dritten Durchkontaktierungen auf. In einer Ausführung weist die Folie der zweiten Deckschicht vierte und fünfte Öffnungen auf. In one embodiment, the foil of the first cover layer has recesses for receiving the light-emitting diode chips and / or second openings for forming the second via contacts and / or third openings for forming the third plated-through holes. In one embodiment, the film of the second cover layer has fourth and fifth openings.

In einer Ausführung werden die Öffnungen in die erste In one embodiment, the openings in the first

und/oder die zweite Deckschicht nach dem Ausbilden der ersten und/oder der zweiten Deckschicht eingebracht, wobei insbeson¬ dere die Öffnungen mit einem Laser, einem Bohrer oder mit ei- nem Plasmaätzverfahren eingebracht werden. and / or the second covering layer is introduced after forming the first and / or the second covering layer, wherein insbeson ¬ particular, the openings using a laser, a drill, or with a plasma etching are introduced.

In einer Ausführung wird in die zweiten Öffnungen der ersten Deckschicht und/oder in die dritten Öffnungen der ersten Deckschicht eine Wachstumsschicht auf Seitenwände der zweiten und/oder dritten Öffnungen und auf die Oberseite der erstenIn one embodiment, in the second openings of the first cover layer and / or in the third openings of the first cover layer is a growth layer on side walls of the second and / or third openings and on the top of the first

Deckschicht aufgebracht. Anschließend wird auf die Wachstums¬ schicht Metall galvanisch abgeschieden, wobei die Öffnungen mit Durchkontaktierungen gefüllt werden und eine Metallschicht auf der Oberseite der ersten Deckschicht ausgebildet wird. Cover layer applied. The mixture is then electrodeposited on the growth ¬ metal layer, wherein the openings are filled with via holes and a metal layer on top of the first covering layer is formed.

In einer Ausführung wird eine Wachstumsschicht auf Seitenwän¬ de der Öffnungen der zweiten Deckschicht und auf die Unterseite der zweiten Deckschicht aufgebracht. Anschließend wird auf die Wachstumsschicht Metall galvanisch abgeschieden, wo¬ bei die Öffnungen der zweiten Deckschicht mit Durchkontaktie¬ rungen gefüllt werden und eine Metallschicht auf der Unter¬ seite der Deckschicht ausgebildet wird. In einer Ausführung wird die Wachstumsschicht mithilfe eines Sputterverfahrens abgeschieden. In einer Ausführung wird für die galvanische Abscheidung der Metallschicht eine Fotolacktechnik verwendet, wobei insbeson¬ dere die Fotolackschicht flüssig oder als Folie aufgebracht wird . In one embodiment, a growth layer is applied to Seitenwän ¬ de of the openings of the second cladding layer and on the bottom of the second covering layer. The mixture is then electrodeposited on the growth layer of metal, where ¬ be filled in the openings of the second outer layer with Durchkontaktie ¬ stanchions and a metal layer is formed on the lower side of the cover layer ¬. In one embodiment, the growth layer is deposited using a sputtering process. In one embodiment, a photoresist technique wherein insbeson ¬ particular, the photoresist layer is applied in liquid form or as a film is used for the electrodeposition of the metal layer.

Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbei- spiele, die im Zusammenhang mit den Zeichnungen näher erläutert werden. Dabei zeigen in jeweils schematisierter Darstellung The above-described characteristics, features and advantages of this invention, as well as the manner in which they are achieved, will become clearer and more clearly understood in connection with the following description of the embodiments which will be described in connection with the drawings. In each case show in a schematic representation

Fig. 1 ein elektrisches Ersatzschaltbild für ein Modul mit Leuchtdiodenchips, 1 is an electrical equivalent circuit diagram for a module with LED chips,

Fig. 2 eine Draufsicht auf eine Leiterplatte mit einer ersten Metallisierungsebene, 2 is a plan view of a printed circuit board with a first metallization,

Fig. 3 eine Draufsicht auf die Leiterplatte nach dem Mon¬ tieren der Leuchtdiodenchips ohne Darstellung der ersten Metallisierungsebene, 3 is a plan view of the circuit board after Mon ¬ animals of the LED chips without representation of the first metallization,

Fig. 4 eine schematische Darstellung eines Ausschnittes einer Leiterplatte mit erster Metallisierung und mit montierten Leuchtdiodenchips der Fig. 3, 4 is a schematic representation of a detail of a printed circuit board with a first metallization and with mounted LED chips of FIG. 3, FIG.

Fig. 5 einen Querschnitt durch den Ausschnitt der Fig. 4, 5 shows a cross section through the section of Fig. 4,

Fig. 6 einen Querschnitt durch die Anordnung der Fig. 5 nach dem Einbetten der Leuchtdiodenchips in eine Deckschicht und dem Aufbringen einer dritten Metallisierungsebene, Fig. 7 eine Draufsicht auf eine Ausführung einer ersten 6 shows a cross section through the arrangement of FIG. 5 after the embedding of the light-emitting diode chips in a cover layer and the application of a third metallization plane, FIG. 7 shows a plan view of an embodiment of a first

Deckschicht in Form einer Folie mit Ausnehmungen, Fig. 8 einen Querschnitt durch die Anordnung der Fig. 6 nach dem Einbringen von Öffnungen für Durchkontak- tierungen, Fig. 9 einen Querschnitt durch die Anordnung der Fig. 8 nach dem Aufbringen einer Wachstumsschicht, Cover layer in the form of a film with recesses, 8 shows a cross section through the arrangement of FIG. 6 after the introduction of openings for through-contacts, FIG. 9 shows a cross-section through the arrangement of FIG. 8 after the application of a growth layer, FIG.

Fig. 10 einen Querschnitt durch die Anordnung der Fig. 9 nach dem Aufbringen einer Abdeckmaske, 10 shows a cross section through the arrangement of FIG. 9 after the application of a mask,

Fig. 11 einen Querschnitt durch die Anordnung der Fig. 10 nach dem Abscheiden von Metall mithilfe eines gal¬ vanischen Verfahrens, Fig. 12 einen Querschnitt durch die Anordnung der Fig. 11 nach dem Entfernen der Abdeckmaske, Fig. 11 shows a cross section through the arrangement of FIG. 10 after the deposition of metal using a gal ¬ vanischen method, FIG. 12 is a cross section through the arrangement of Fig. 11, after removing the mask

Fig. 13 einen Querschnitt durch die Anordnung der Fig. 12 nach dem Entfernen der Wachstumsschicht und dem Strukturieren einer dritten und vierten Metallisierungsebene, FIG. 13 shows a cross section through the arrangement of FIG. 12 after the removal of the growth layer and the structuring of a third and fourth metallization plane, FIG.

Fig. 14 einen Querschnitt durch das Modul der Fig. 13 nach dem Aufbringen einer Abdeckschicht , 14 shows a cross section through the module of FIG. 13 after the application of a covering layer, FIG.

Fig. 15 einen schematischen Querschnitt das Modul der Fig. FIG. 15 shows a schematic cross section of the module of FIG.

14 mit Lotkugeln für eine Kontaktierung,  14 with solder balls for a contact,

Fig. 16 eine Ansicht auf die Unterseite des Moduls der 16 is a view of the underside of the module of

Fig. 14 mit Blick auf die Kontaktflächen der Unterseite,  14 with a view of the contact surfaces of the underside,

Fig. 17 eine schematische Darstellung eines Querschnittes des Moduls der Fig. 14 in der Ebene der Leiter- platte mit Darstellung der ersten und vierten17 is a schematic representation of a cross-section of the module of FIG. 14 in the plane of the printed circuit board showing the first and fourth

Durchkontaktierungen, Fig. 18 die Oberseite des Moduls 1 der Fig. 13 mit einer Abdeckschicht , eine schematische Darstellung einer weitere Aus¬ führung einer dritten Metallisierungsebene mit elektrischen Spaltenleitungen, die jeweils obere elektrische Kontaktelektroden von Leuchtdioden einer Spalte miteinander verbinden, eine schematische Darstellung eines Querschnittes durch die erste Deckschicht mit Darstellung der dritten Durchkontaktierungen, die von der dritten Metallisierungsebene zur ersten Metallisierungs¬ ebene durch die erste Deckschicht geführt sind, eine schematische Darstellung der Spaltenleitungen in der dritten Metallisierungsebene gemäß der Aus¬ führung der Fig. 14 und 15, Fig. 22 eine genauere Darstellung der Spaltenleitungen gemäß der Ausführungsform der Fig. 19, eine schematische Darstellung der Reihenleitungen und Spaltenleitungen eines Moduls einer weiteren Ausführungsform, und eine schematische Ansicht einer weiteren Ausfüh¬ rung der Spaltenleitungen. Fig. 1 zeigt in einer schematisierten Darstellung ein elektrisches Ersatzschaltbild eines Moduls 1 mit einer Vielzahl von Leuchtdiodenchips 2. Die Leuchtdiodenchips 2 sind in Zei¬ len 3 und Spalten 4 angeordnet. Jeder Leuchtdiodenchip 2 weist zwei elektrische Anschlüsse auf, wobei jeweils ein elektrischer Anschluss mit einer Reihenleitung 9 und ein zweiter elektrischer Anschluss mit einer Spaltenleitung 6 elektrisch leitend verbunden ist. Die Leuchtdiodenchips 2 werden somit mit einer Kreuzmatrixverschaltung mithilfe der Reihenleitungen 9 und der Spaltenleitungen 6 mit Strom versorgt. Durch eine entsprechende Bestromung einer bestimmten Reihenleitung 9 und einer bestimmten Spaltenleitung 6 kann jeder Leuchtdiodenchip 2 individuell angesteuert werden. Das Modul 1 mit den Reihenleitungen 9 und den Spaltenleitungen 6 kann auf Basis einer Leiterplatte aufgebaut werden. vias Fig. 18, the top of the module 1 of Fig. 13 with a cover layer, a schematic representation of a further From ¬ guide a third metallization with electrical column lines, which connect each upper electrical contact electrodes of light emitting diodes of a column with each other, is a schematic representation of a cross section through the first covering layer showing the third vias, which are guided by the third metallization level to the first metallization ¬ plane through the first cover layer, a schematic representation of the column lines in the third metallization level according to the off ¬ guide of FIGS. 14 and 15, Fig. 22 is a a more detailed view of the column lines according to the embodiment of FIG. 19, a schematic representation of the row lines and column lines of a module of another embodiment, and a schematic view of another Ausfüh ¬ tion of the column lines. Fig. 1 shows in a schematic representation of an electrical equivalent circuit diagram of a module 1 having a plurality of LED chips 2. LED chips 2 are in Zei ¬ len 3 and arranged in columns 4. Each LED chip 2 has two electrical connections, wherein in each case one electrical connection to a row line 9 and a second electrical connection to a column line 6 is electrically conductively connected. The LED chips 2 are thus using a cross matrix interconnection using the Row lines 9 and the column lines 6 supplied with power. By appropriate energization of a particular row line 9 and a specific column line 6, each LED chip 2 can be controlled individually. The module 1 with the row lines 9 and the column lines 6 can be constructed on the basis of a printed circuit board.

Fig. 2 zeigt in einer schematisierten Darstellung eine Draufsicht auf eine Oberseite 16 der Leiterplatte mit einer Trä- gerschicht 7, auf der eine erste Metallisierungsebene 8 auf¬ gebracht ist. In der ersten Metallisierungsebene 8 sind Rei¬ henleitungen 9 parallel zueinander angeordnet. Jede Reihenleitung 9 weist einen Verbindungskontakt 10 zu einer ersten Durchkontaktierung 11 auf. Die erste Durchkontaktierung 11 ist bis auf eine Unterseite der Trägerschicht 7 geführt. Die erste Metallisierungsebene 8 weist zwischen den Reihenleitun¬ gen 9 erste Umverdrahtungsleitungen 12 auf. Die Umverdrah- tungsleitungen 12 können unterschiedliche Längen aufweisen. Zudem sind auf der Leiterplatte 7 gedachte Gitterlinien 13, 14 für ein Pixelraster dargestellt. Die Gitterlinien 13, 14 sind jeweils parallel zueinander angeordnet und begrenzen in dem dargestellten Ausführungsbeispiel eine quadratische Flä¬ che, die ein Pixel 15 einnimmt. Fig. 3 zeigt die Oberseite 16 der Leiterplatte 7 mit montier¬ ten Leuchtdiodenchips 2. In der Darstellung der Fig. 3 wurde der Übersichtlichkeit halber auf die Darstellung der ersten Metallisierungsebene 8 verzichtet. Die Leuchtdiodenchips 2 sind jedoch auf den entsprechenden Reihenleitungen der ersten Metallisierungsebene angeordnet. Die Leuchtdiodenchips 2 sind in Reihen und Spalten 3, 4 angeordnet. Die gedachten ersten und zweiten Gitterlinien 13, 14 begrenzen wieder quadratische Pixel 15. In der dargestellten Ausführungsform weist ein Pixel 15 drei in einer Reihe 3 angeordnete Leuchtdiodenchips 2 auf. Abhängig von der gewählten Ausführungsform kann ein Pixel 15 auch mehr oder weniger Leuchtdiodenchips 2 aufweisen. In der dargestellten Ausführungsform wird ein Pixel 15 von drei Leuchtdiodenchips gebildet. Ein Leuchtdiodenchip ist beispielsweise in Form einer Laserdiode oder einer lichtemit¬ tierenden Diode ausgebildet. Abhängig von der gewählten Aus- führungsform können die Leutdiodenchips 2 eines Pixels 15 gleichfarbiges oder verschieden farbiges Licht emittieren. In der dargestellten Ausführungsform weist ein Pixel einen Fig. 2 shows in a schematic representation of a plan view of a top side 16 of the circuit board having a Trä- carrier layer 7, on which a first metallization plane is brought to ¬ 8. In the first metallization level 8 Rei ¬ henleitungen 9 are arranged parallel to each other. Each row line 9 has a connection contact 10 to a first feedthrough 11. The first plated-through hole 11 is guided down to an underside of the carrier layer 7. The first metallization 8 has between Reihenleitun ¬ gene on first wiring lines 9 12th The rewiring lines 12 may have different lengths. In addition, imaginary grid lines 13, 14 for a pixel grid are shown on the printed circuit board 7. The grid lines 13, 14 are arranged parallel to each other and delimit in the illustrated embodiment, a square FLAE ¬ surface, which occupies a pixel 15th 16 Fig. 3 shows the top side of the circuit board 7 with montier ¬ th LED chip 2. In the illustration of Fig. 3 for clarity has been omitted on the presentation of the first metallization 8 for simplicity. However, the light-emitting diode chips 2 are arranged on the corresponding row lines of the first metallization level. The LED chips 2 are arranged in rows and columns 3, 4. The imaginary first and second grid lines 13, 14 again define square pixels 15. In the illustrated embodiment, one pixel 15 has three LED chips 2 arranged in a row 3. Depending on the selected embodiment, a pixel 15 may also have more or fewer LED chips 2. In the illustrated embodiment, a pixel 15 is formed by three LED chips. A light emitting diode chip is formed, for example, in the form of a laser diode or a lichtemit ¬ animal ends diode. Depending on the selected embodiment, the LED diode chips 2 of a pixel 15 may emit light of the same color or different colors. In the illustrated embodiment, one pixel has one

Leuchtdiodenchip mit einer roten Farbe, einen Leuchtdiodenchip mit einer blauen Farbe und einen Leuchtdiodenchip mit einer grünen Farbe auf. LED chip with a red color, a LED chip with a blue color and a LED chip with a green color.

Die Pixel 15 stellen Bildpunkte dar, die in einem regelmäßi¬ gen, zweidimensionalen Rechteckgitter angeordnet sind. In der dargestellten Ausführungsform sind 16 x 16 Pixel vorgesehen. Abhängig von der gewählten Ausführungsform kann ein Modul auch mehr oder weniger Pixel aufweisen. Die einzelnen Pixel können eine Kantenlänge aufweisen, die beispielsweise zwi¬ schen 0,3 mm und 2 mm liegt, insbesondere beispielsweise zwi¬ schen 0,5 mm und 1 mm. Mithilfe der drei Leuchtdiodenchips, die jeweils grünes, blaues und rotes Licht erzeugen, kann mit einem Pixel Licht mit einer gewünschten Farbe erzeugt werden. The pixels 15 represent pixels which are arranged in a PERIODIC ¬ gene, two-dimensional rectangular grid. In the illustrated embodiment, 16 x 16 pixels are provided. Depending on the chosen embodiment, a module may also have more or fewer pixels. The individual pixels may have an edge length which is, for example, Zvi ¬ rule 0.3 mm and 2 mm, in particular, for example, Zvi ¬ rule 0.5 mm and 1 mm. Using the three light-emitting diode chips, which each produce green, blue and red light, one pixel can be used to generate light of a desired color.

Abhängig von der gewählten Ausführungsform können die Leuchtdiodenchips des Moduls beziehungsweise die Leuchtdiodenchips eines Pixels auch blaues, grünes, gelbes, rotes oder oranges Licht emittieren. Depending on the selected embodiment, the light-emitting diode chips of the module or the light-emitting diode chips of a pixel can also emit blue, green, yellow, red or orange light.

In der dargestellten Anordnung sind die Leuchtdiodenchips 2 in Reihen linear nebeneinander angeordnet. Abhängig von der gewählten Ausführungsform können die Leuchtdiodenchips 2 einer Reihe 3 auch in der Höhe seitlich versetzt angeordnet sein. Zudem können die Leuchtdiodenchips auch in einer anderen Anordnung, insbesondere statistisch verteilt angeordnet sein . In the illustrated arrangement, the light-emitting diode chips 2 are arranged linearly next to one another in rows. Depending on the selected embodiment, the light-emitting diode chips 2 of a row 3 can also be arranged laterally offset in height. In addition, the light-emitting diode chips can also be arranged in a different arrangement, in particular distributed statistically.

Die einzelnen Leuchtdiodenchips 2 eines Pixels 15 können bei¬ spielsweise einen Abstand von einer Seitenkante eines Leucht¬ diodenchips zur Seitenkante des benachbarten Leuchtdioden- chips aufweisen, der zwischen 30 ym und 60 ym liegt. Dabei können die einzelnen Leuchtdiodenchips beispielsweise eine Kantenlänge aufweisen, die zwischen 0,1 mm und 0,5 mm liegt. Fig. 4 zeigt in einer Draufsicht einen Teilausschnitt derThe individual LED chips 2 of a pixel 15 can at ¬ game as a distance from a side edge of a light-emitting diode chips ¬ to the side edge of the adjacent light-emitting diode have chips which is between 30 ym and 60 ym. The individual light-emitting diode chips may, for example, have an edge length which is between 0.1 mm and 0.5 mm. Fig. 4 shows a plan view of a partial section of

Leiterplatte 7 der Fig. 3 mit zwei Reihenleitungen 9, den darauf angeordneten Leuchtdiodenchips 2 und einer zwischen den zwei Reihenleitungen 9 angeordneten ersten Umverdrahtungslei- tung 12. Zudem ist eine Querschnittführung A-A als gestri- chelte Linie dargestellt, die für weitere Querschnitte ver¬ wendet wird. Printed circuit board 7 of FIG. 3 with two row lines 9, arranged on the LED chips 2 and a arranged between the two row lines 9 first Umverdrahtungslei- direction 12. In addition, a cross-sectional guide AA is shown as a dashed line, which is ver ¬ used for further cross-sections ,

Fig. 5 zeigt die Leiterplatte 7 der Fig.4 im Querschnitt A-A. Die Leiterplatte weist beispielsweise eine Dicke von 0,2 bis 0,5 mm auf und kann als flexible Leiterplatte ausgebildet sein. Die Leiterplatte 7 stellt eine Trägerschicht dar. Die Leiterplatte 7 weist auf der Oberseite 16 die erste Metalli¬ sierungsebene 8 auf, wie in Fig. 2 dargestellt. Im darge¬ stellten Querschnitt sind zwei Teilstücke einer Reihenleitung 9 dargestellt. Aufgrund des Querschnittes ist die Reihenlei¬ tung 9 nicht durchgehend dargestellt. Zwischen den zwei Teil¬ stücken der Reihenleitung 9 ist Teil der ersten Umverdrah- tungsleitung 12 dargestellt. Gestrichelte Linien, die senk¬ recht zur Ebene der Leiterplatte 7 dargestellt sind, deuten die Grenze zwischen den Schnittebenen durch die Reihenleitung und durch die erste Umverdrahtungsleitung 12 an. Die erste Umverdrahtungsleitung 12 ist über eine vierte Durchkontaktie- rung 17 zu einer Unterseite 18 der Leiterplatte 7 geführt. In der dargestellten Ausführungsform weist die Leiterplatte 7 auf der Unterseite 18 eine zweite Metallisierungsebene 19 mit zweiten und dritten Umverdrahtungsleitungen 20,21 auf. Die zweiten Umverdrahtungsleitungen 20 sind jeweils mit der darüber angeordneten Reihenleitung 9 über eine nicht dargestellte erste Durchkontaktierung verbunden. Die dritten Umverdrah- tungsleitungen 21 sind elektrisch gegenüber den zweiten Umverdrahtungsleitungen 20 isoliert. Die dritten Umverdrahtungsleitungen 21 stehen über die vierten Durchkontaktierun- gen 17 jeweils mit einer ersten Umverdrahtungsleitung 12 in Verbindung . Fig. 5 shows the circuit board 7 of Figure 4 in cross section AA. The printed circuit board, for example, has a thickness of 0.2 to 0.5 mm and may be formed as a flexible printed circuit board. The circuit board 7 illustrates a backing layer. The circuit board 7 has, on the top side 16 of the first Metalli ¬ sierungsebene 8, as shown in Fig. 2. In Darge ¬ presented cross section two sections of a series line 9 are shown. Due to the cross-section of the Reihenlei ¬ tung 9 is not illustrated throughout. Between the two sub-pieces of the row line ¬ 9 is part of the first rewiring circuit 12 is shown. Dashed lines that are perpendicular to the plane shown ¬ the circuit board 7, indicate the border between the cutting planes on by the row line and through the first redistribution 12th The first rewiring line 12 is guided via a fourth through-connection 17 to an underside 18 of the printed circuit board 7. In the illustrated embodiment, the printed circuit board 7 on the bottom 18 on a second metallization 19 with second and third Umverdrahtungsleitungen 20,21. The second rewiring lines 20 are each connected to the arranged above the row line 9 via a first through-connection, not shown. The third rewiring lines 21 are electrically insulated from the second rewiring lines 20. The third redistribution lines 21 are connected via the fourth plated-through holes. 17 in each case with a first rewiring 12 in connection.

In der dargestellten Ausführungsform weisen die Reihenleitun- gen 9 Gräben 22 auf, die quer zur Längserstreckung der Reihenleitungen 9 zwischen den Leuchtdiodenchips 2 ausgebildet sind. Die Leuchtdiodenchips 2 sind jeweils mit einer Unter¬ seite über eine Verbindungsschicht 23 mit den Reihenleitungen 9 verbunden. Die Leuchtdiodenchips 2 weisen auf der Untersei- te erste Kontaktelektroden 24 auf. Die ersten Kontaktelektro¬ den 24 sind über die elektrisch leitende Verbindungsschicht 23 mit der Reihenleitung 9 elektrisch leitend verbunden. Zudem weisen die Leuchtdiodenchips 2 auf der Oberseite zweite Kontaktelektroden 25 auf. Die elektrisch leitende Verbin- dungsschicht 23 kann beispielsweise aus einem Lotmaterial oder aus einem elektrisch leitenden Kleber bestehen. Die Reihenleitungen 9 und die zweiten und dritten Umverdrahtungslei- tungen 20, 21 und die ersten Umverdrahtungsleitungen 12 können beispielsweise aus Kupfer bestehen. Durch die Gräben 22 wird eine Anhäufung von Verbindungsmaterial der Verbindungs¬ schicht 23 zwischen den Leuchtdiodenchips 2 bei der Montage der Leuchtdiodenchips 2 auf der Leiterplatte 7 vermieden. Die Reihenleitungen 9 und die erste Umverdrahtungsleitung 12 können auf der Oberseite mit einer NiAu Schicht versehen sein, um die Montage der Leuchtdiodenchips 2 bzw. eine elektrische Kontaktierung mit einer Durchkontaktierung zu verbessern. In the illustrated embodiment, the row lines 9 have trenches 22, which are formed transversely to the longitudinal extent of the row lines 9 between the light-emitting diode chips 2. The LED chips 2 are each connected to a lower ¬ side via a connecting layer 23 with the row lines 9. The light-emitting diode chips 2 have first contact electrodes 24 on the lower side. The first contact electrodes 24 are electrically conductively connected to the row line 9 via the electrically conductive connection layer 23. In addition, the light-emitting diode chips 2 have second contact electrodes 25 on the upper side. The electrically conductive connection layer 23 can consist, for example, of a solder material or of an electrically conductive adhesive. The row lines 9 and the second and third redistribution lines 20, 21 and the first redistribution lines 12 may be made of copper, for example. By the trenches 22 an accumulation of connecting material of the connecting ¬ layer 23 is avoided between the light emitting diode chips 2 during assembly of the LED chips 2 on the circuit board. 7 The row lines 9 and the first rewiring line 12 may be provided on the upper side with a NiAu layer in order to improve the assembly of the LED chips 2 or an electrical contact with a via.

Es sind zwei Gruppen von jeweils drei Leuchtdiodenchips 2 dargestellt. Abhängig von der gewählten Ausführungsform kann jeder Leuchtdiodenchip 2 der Gruppe ein Licht mit einer unterschiedliche Farbe erzeugen. Beispielsweise sind ein Two groups of three light-emitting diode chips 2 each are shown. Depending on the chosen embodiment, each LED chip 2 of the group can produce a light of a different color. For example, a

Leuchtdiodenchip 2 mit einer blauen, einer grünen und einer roten Lichtstrahlung als Gruppe zusammengefasst . Die Leucht¬ diodenchips können beispielsweise aus Galliumnitrid aufgebaut sein. Zudem können die Leuchtdiodenchips 2 ein Substrat auf¬ weisen, auf dem der Leuchtdiodenchip 2 angeordnet ist. Beispielsweise kann das Substrat aus Saphir gebildet sein. Bei dieser Ausführung ist das Substrat z.B. elektrisch leitend oder es ist eine Durchkontaktierung von einer Unterseite des Leuchtdiodenchips auf die Unterseite des Substrates geführt. Bei dieser Ausführung ist die erste Kontaktelektrode 24 auf der Unterseite des Substrates und nicht direkt auf der Unter- seite des Leuchtdiodenchips 2 angeordnet. LED chip 2 combined with a blue, a green and a red light radiation as a group. The light-emitting diode chips ¬ example, may be composed of gallium nitride. In addition, the LED chip 2 may have a substrate ¬ on which the LED chip 2 is disposed. For example, the substrate may be formed of sapphire. In this embodiment, the substrate is, for example, electrically conductive or it is a via from a bottom of the LED chip on the underside of the substrate out. In this embodiment, the first contact electrode 24 is arranged on the underside of the substrate and not directly on the underside of the LED chip 2.

Abhängig von der gewählten Ausführungsform kann die Verbindungsschicht 23 auch aus einem Silberleitkleber, einer Leitpaste oder einem Lot bestehen. Die Reihenleitungen 9 können eine Oberfläche aus Gold oder Nickel oder auch eine gereinig¬ te Kupferoberfläche aufweisen. Zudem kann auch eine normale Kupferoberfläche für die Montage der Leuchtdiodenchips 2 auf der Oberseite der Reihenleitungen 9 vorgesehen sein. Fig. 6 zeigt einen Querschnitt durch die Leiterplatte 7 nach einem weiteren Verfahrensschritt. Dabei wurde auf die Ober¬ seite 16 der Leiterplatte 7 eine erste Deckschicht 26 aufge¬ bracht. Die erste Deckschicht 26 umgibt die Leuchtdiodenchips 2 und überdeckt auch die zweiten Kontaktelemente 25 auf der Oberseite der Leuchtdiodenchips 2. Zudem ist auf der ersten Deckschicht 26 eine dritte Metallisierungsebene 27 aufge¬ bracht. In dem dargestellten Ausführungsbeispiel weist die erste Deckschicht 26 eine erste und eine zweite Teildeck¬ schicht 28, 29 auf. Die erste Teildeckschicht 28 ist dabei ausgehend von der Oberseite 16 der Leiterplatte 7 bis zu ei¬ ner ersten Höhe der Leuchtdiodenchips 2 geführt. Weist der Leuchtdiodenchip 2 ein Substrat auf, dann kann die erste Teildeckschicht 28 bis zur Oberkante des Substrates geführt sein. Die erste Teildeckschicht 28 kann beispielsweise ein Epoxidharz aufweisen oder daraus gebildet sein. Die zweiteDepending on the selected embodiment, the connection layer 23 may also consist of a silver conductive adhesive, a conductive paste or a solder. The row lines 9 may have a surface made of gold or nickel, or a gereinig ¬ te copper surface. In addition, a normal copper surface for the assembly of the LED chips 2 may be provided on the top of the row lines 9. FIG. 6 shows a cross section through the printed circuit board 7 after a further method step. A first coating layer was 26 be applied to the upper ¬ ¬ page 16 of the printed circuit board. 7 The first cover layer 26 surrounds the LED chip 2 and also covers the second contact elements 25 on the upper surface of the LED chip 2. Moreover, it is on the first clad layer 26, a third metallization layer 27 be ¬ introduced. In the illustrated embodiment, a first 26 and a second part covering ¬ layer 28, 29 has the first covering layer. The first partial covering layer 28 is guided starting from the upper side 16 of the printed circuit board 7 up to a first height of the LED chips 2. If the light-emitting diode chip 2 has a substrate, then the first partial covering layer 28 can be led to the upper edge of the substrate. The first partial covering layer 28 may, for example, comprise or be formed from an epoxy resin. The second

Teildeckschicht 29 ist auf der Oberseite der ersten Teildeck¬ schicht 28 angeordnet und überdeckt die zweiten Kontaktele¬ mente 25 der Leuchtdiodenchips 2. Weist der Leuchtdiodenchip 2 ein Substrat auf, dann umgibt und bedeckt die zweite Teil- deckschicht den Leuchtdiodenchip 2 selbst. Part of capping layer 29 is disposed on top of the first part cover ¬ layer 28 and covers the second Kontaktele ¬ elements 25 of the LED chip 2. Assigns the LED chip 2, a substrate, then surrounds and covers the second portion of cover layer the LED chip 2 itself.

Abhängig von der gewählten Ausführungsform kann die erste Deckschicht 26 auch aus nur einem Material wie zum Beispiel Epoxidharz oder Acrylat gebildet sein. Zudem können auch andere Materialien wie zum Beispiel Silikon verwendet werden. Die dritte Metallisierungsebene 27 kann beispielsweise aus Kupfer gebildet sein. Zudem kann die dritte Metallisierungs- ebene 27 auch aus einem anderen Material als Kupfer gebildet sein . Depending on the chosen embodiment, the first cover layer 26 may also be made of only one material, such as, for example Epoxy resin or acrylate may be formed. In addition, other materials such as silicone can be used. The third metallization 27 may be formed, for example, of copper. In addition, the third metallization 27 may also be formed of a material other than copper.

Auf der Unterseite 18 der Leiterplatte 7 und auf der zweiten Metallisierungsebene 19 ist eine zweite Deckschicht 30 ange- ordnet. Die zweite Deckschicht 30 weist in dem dargestellten Ausführungsbeispiel ebenfalls eine erste Teildeckschicht 28 und darauf angeordnet eine zweite Teildeckschicht 29 auf. Die erste Teildeckschicht 28 ist auf der Unterseite 18 der Lei¬ terplatte 7 angeordnet. Die zweite Teildeckschicht 29 ist auf der ersten Teildeckschicht 28 angeordnet. Abhängig von der gewählten Ausführungsform kann die zweite Deckschicht 30 auch aus einem einheitlichen Material gebildet sein. Auf der zwei¬ ten Deckschicht 30 ist eine vierte Metallisierungsebene 31 aufgebracht. Die vierte Metallisierungsebene 31 kann aus Kup- fer oder aus einem anderen geeigneten Metall bestehen. On the underside 18 of the printed circuit board 7 and on the second metallization 19, a second cover layer 30 is arranged. In the exemplary embodiment illustrated, the second cover layer 30 likewise has a first partial cover layer 28 and, arranged thereon, a second partial cover layer 29. The first partial cover layer 28 is arranged on the underside 18 of the Lei ¬ terplatte 7. The second partial covering layer 29 is arranged on the first partial covering layer 28. Depending on the chosen embodiment, the second cover layer 30 may also be formed of a uniform material. On the two ¬ th covering layer 30, a fourth metallization 31 is applied. The fourth metallization plane 31 may consist of copper or of another suitable metal.

Die erste und die zweite Deckschicht 26, 30 können beispiels¬ weise flüssig oder in Form einer Folie aufgebracht werden. Bei Aufbringung der Deckschichten 26, 30 in Form von Folien wird die Folie über einen Laminierprozess mit der Leiterplat¬ te mechanisch verbunden. The first and the second cover layer 26, 30 may ¬ example as liquid or applied in the form of a film. Upon application of the outer layers 26, 30 in the form of films, the film via a lamination process with the printed ¬ te is mechanically connected.

Abhängig von der gewählten Ausführungsform kann auf die zweite Deckschicht 30 verzichtet werden. Die zweite Deckschicht 30 bietet den Vorteil, dass eine mechanische Stabilisierung der Leiterplatte 7 erreicht wird. Zudem kann mithilfe der zweiten Deckschicht 30 eine weitere Umverdrahtung der Depending on the selected embodiment, the second cover layer 30 can be dispensed with. The second cover layer 30 offers the advantage that a mechanical stabilization of the printed circuit board 7 is achieved. In addition, with the aid of the second cover layer 30, a further rewiring of the

elektrischen Leitungsführung erfolgen. Bei der Ausbildung der Deckschichten 26, 30 in Form von Folien können die Folien entsprechende Ausnehmungen für die Aufnahme der Leuchtdiodenchips 2 aufweisen. Fig. 7 zeigt in einer schematischen Darstellung eine Draufsicht auf eine erste Deckschicht 32, die in Form einer Folie ausgebildet ist, wobei in die Deckschicht Ausnehmungen 33 zur Aufnahme der Leuchtdiodenchips 2 angeordnet sind. Abhängig von der gewählten Ausführungsform können sich die Ausnehmungen 33 durch die gesamte Dicke der Folie sich erstrecken oder nur als Teilausnehmungen in der Folie ausgebildet sein. Die Ausnehmungen 33 können für die Aufnahme der Leuchtdiodenchips 2 vorgesehen sein. Zudem können die Ausnehmungen zur Ausbil- dung von Durchkontaktierungen vorgesehen sein. electrical wiring done. When forming the cover layers 26, 30 in the form of foils, the foils can have corresponding recesses for receiving the light-emitting diode chips 2. FIG. 7 shows, in a schematic illustration, a plan view of a first cover layer 32, which is designed in the form of a film, recesses 33 for receiving the light-emitting diode chips 2 being arranged in the cover layer. Depending on the chosen embodiment, the recesses 33 may extend through the entire thickness of the film or be formed only as partial recesses in the film. The recesses 33 may be provided for receiving the LED chips 2. In addition, the recesses can be provided for the formation of plated-through holes.

Abhängig von der gewählten Ausführungsform können auch die erste und vierte Metallisierungsebene 8, 19 in Form einer Fo¬ lie, insbesondere in Form einer Kupferfolie aufgebracht und auflaminiert werden. Zudem können auch die dritte und die vierte Metallisierungsebene 27,31 in Form einer Folie ausge¬ bildet sein. Abhängig von der gewählten Ausführungsform können die Folien mit Glasfasermaterial gefüllt sein oder nicht. Die Folien können vor dem aufbringen strukturiert sein oder nach dem Aufbringen strukturiert werden. Depending on the selected embodiment, the first and fourth metallization 8, 19 are applied in the form of a Fo ¬ lie, especially in the form of a copper foil and laminated can. In addition, the third and the fourth metallization 27,31 can be in the form of a film out ¬ forms. Depending on the chosen embodiment, the films may or may not be filled with fiberglass material. The films may be patterned before application or patterned after application.

Fig. 8 zeigt die Leiterplatte der Fig. 6 nach dem Einbringen von Öffnungen 34,35,36 in die erste und die zweite Deck¬ schicht 26, 30. In die dritte Metallisierungsebene 27 und in die erste Deckschicht 26 wurden oberhalb der zweiten Kontak¬ telemente 25 der Leuchtdiodenchips 2 die zweiten Öffnungen 34 eingebracht. Die zweiten Öffnungen 34 sind bis zu den zweiten Kontaktelektroden 25 geführt. Zudem wurden dritte Öffnungen 35 in die dritte Metallisierungsebene 27 und die erste Deck- schicht 26 eingebracht, wobei die dritten Öffnungen 35 bis zu der ersten Umverdrahtungsleitung 12 geführt sind. Weiterhin wurden fünfte Öffnungen 36 in die vierte Metallisierungsebene 31 und die zweite Deckschicht 30 eingebracht. Die fünften Öffnungen 36 sind bis zu der zweiten Metallisierungsebene 19 und zu den zweiten und dritten Umverdrahtungsleitungen 20, 21 geführt . Zum Einbringen der zweiten, dritten und fünften Öffnungen 34, 35, 36 können verschiedene Verfahren verwendet werden. Bei¬ spielsweise können die zweiten, dritten und/oder fünften Öffnungen 34, 35, 36 mithilfe von mechanischen Bohrverfahren, Laserbohrverfahren oder aber auch mithilfe von plasmaunterstützen Verfahren eingebracht werden. Insbesondere können die zweiten Öffnungen 34, die eine geringere Tiefe und einen kleineren Durchmesser als die dritten und fünften Öffnungen 35, 36 aufweisen können, mithilfe eines Laserbohrverfahrens eingebracht werden. Fig. 8 shows the circuit board of FIG. 6 after the introduction of openings 34,35,36 in the first and the second cover ¬ layer 26, 30. In the third metallization 27 and the first cover layer 26 were above the second Kontakt ¬ telemente 25 of the LED chips 2, the second openings 34 introduced. The second openings 34 are led to the second contact electrodes 25. In addition, third openings 35 have been introduced into the third metallization level 27 and the first cover layer 26, wherein the third openings 35 are led to the first rewiring line 12. Furthermore, fifth openings 36 have been introduced into the fourth metallization plane 31 and the second cover layer 30. The fifth openings 36 are led to the second metallization level 19 and to the second and third redistribution lines 20, 21. For introducing the second, third and fifth openings 34, 35, 36, various methods can be used. In ¬ play, the second, third and / or fifth openings 34 35 may, 36 using mechanical be also introduced by using plasma-assisted process drilling, laser drilling or the like. In particular, the second openings 34, which may have a smaller depth and a smaller diameter than the third and fifth openings 35, 36, can be introduced by means of a laser drilling method.

Fig. 9 zeigt die Anordnung der Fig. 8 nach einem folgenden Verfahrensschritt, bei dem auf die dritte Metallisierungsebe¬ ne 27 eine Wachstumsschicht 37 aufgebracht und in die zweiten und dritten Öffnungen 34, 35 eine Wachstumsschicht 37 einge¬ bracht wird. Die Wachstumsschicht 37 kann beispielsweise mit¬ hilfe eines Sputterverfahrens abgeschieden werden. Die Wachs¬ tumsschicht 37 kann beispielsweise aus Titan und Kupfer be¬ stehen. Die Wachstumsschicht 37 kann beispielsweise eine Di¬ cke von 0,2 ym bis 3 ym aufweisen. Die Wachstumsschicht 37 dient als Wachstumsschicht für einen späteren galvanischen Abscheideprozess . Auf die vierte Metallisierungsebene 31 und in die fünften Öffnungen 36 wird ebenfalls eine Wachstums¬ schicht 37 auf- beziehungsweise eingebracht. Auch diese Fig. 9 shows the arrangement of Fig. 8 in which applied to the third Metallisierungsebe ¬ ne 27, a growth layer 37 and in the second and third ports 34 for a subsequent method step, 35, a growth layer 37 is turned ¬ introduced. The growth layer 37 can be deposited, for example with ¬ a sputtering method. The wax ¬ tumsschicht 37 may, for example, titanium and copper are ¬ be. The growth layer 37 may, for example, a di ¬ blocks of 0.2 to 3 have ym ym. The growth layer 37 serves as a growth layer for a later electrodeposition process. On the fourth metallization 31 and in the fifth openings 36 is also a growth ¬ layer 37 or introduced. These too

Wachstumsschicht kann eine Dicke zwischen 0,2 ym und 3 ym aufweisen . Growth layer may have a thickness between 0.2 ym and 3 ym.

In einem folgenden Verfahrensschritt, der in Fig. 10 darge¬ stellt ist, wird auf die Oberseite und die Unterseite der An- Ordnung der Fig. 9 eine erste bzw. eine zweite AbdeckmaskeIn a following process step, which is Darge ¬, in Fig. 10, on the top and bottom of the arrival order of Fig. 9, a first and a second mask

38, 39 aufgebracht. Die erste und die zweite Abdeckmaske 38, 39 können beispielsweise aus Fotolack gebildet sein. Mithilfe der ersten Abdeckmaske 38 wird die Oberseite in einer ge¬ wünschten Struktur abgedeckt, wobei die Bereiche über den zweiten Öffnungen 34, die Bereiche über den dritten Öffnungen 35 und Spaltenbereiche 40 nicht mit der ersten Abdeckmaske abgedeckt werden. Die zweite Abdeckmaske 39 deckt die Unter¬ seite der Anordnung der Fig. 10 gewünschte erste und zweite und dritte Kontaktbereiche 41, 42, 43 mit den fünften Öffnun¬ gen 36 nicht ab. 38, 39 applied. The first and second cover mask 38, 39 may be formed, for example, from photoresist. Using the first mask 38, the upper surface is covered in a ge ¬ desired structure, said regions via the second openings 34, the portions through the third openings 35 and gap portions 40 are not covered with the first mask. The second mask 39 covers the lower ¬ side of the arrangement of Fig. 10 desired first and second and third contact regions 41, 42, 43 not with the fifth Öffnun ¬ gene 36 from.

Fig. 11 zeigt die Anordnung der Fig. 10 nach dem Abscheiden einer Metallschicht 44, 45 auf von den Abdeckmasken 38,39 nicht bedeckten Flächen der Oberseite und der Unterseite der Anordnung der Fig. 10. Die Metallschichten 44, 45 werden mithilfe eines galvanischen Abscheideverfahrens erzeugt. Dabei werden sowohl die zweiten Öffnungen 34 als auch die dritten Öffnungen 35 mit dem Metall, insbesondere mit Kupfer aufge¬ füllt. Die aufgefüllten zweiten Öffnungen 34 stellen zweite Durchkontaktierungen 46 dar. Die aufgefüllten dritten Öffnungen 35 stellen dritte Durchkontaktierungen 47 dar. Die zweiten und die dritten Durchkontaktierungen 46, 47 weisen Mate- rialkegel 58 auf, die von der Wachstumsschicht 37 umgeben sind. Die Materialkegel 58 können z.B. aus Kupfer bestehen. Die Wachstumsschicht 37 kann z.B. aus einer TiCu-Schicht be¬ stehen. Zudem sind auf den zweiten Durchkontaktierungen 46 Spaltenleitungen 6 ausgebildet. Die aufgefüllten Spaltenbe- reiche 40 stellen ebenfalls Spaltenleitungen 6 dar. Das Auf¬ füllen erfolgt bis zu einer gewünschten Höhe über der Oberseite der dritten Metallisierungsebene 27. 11 shows the arrangement of FIG. 10 after the deposition of a metal layer 44, 45 on surfaces of the top side and the bottom side of the arrangement of FIG. 10 not covered by the cover masks 38, 39. The metal layers 44, 45 are produced by means of a galvanic deposition method generated. Both the second holes 34 and the third openings 35 with the metal, particularly copper ¬ be filled. The filled-in second openings 34 represent second plated-through holes 46. The filled-in third openings 35 represent third plated-through holes 47. The second and third plated-through holes 46, 47 have material cones 58 which are surrounded by the growth layer 37. The material cone 58 may for example consist of copper. The growth layer 37 can be, for example, from a stand ¬ TiCu layer. In addition, 46 column lines 6 are formed on the second plated-through holes. The padded Spaltenbe- rich 40 also provide column lines 6 illustrates the fill on ¬ takes place up to a desired height above the top of the third metallization 27th.

In gleicher Weise wird auf der Unterseite der Anordnung der Fig. 10 die zweite Metallschicht 45 aufgebracht. Dabei werden die fünften Öffnungen 36 aufgefüllt. Die aufgefüllten fünften Öffnungen stellen fünfte Durchkontaktierungen 48 dar. Zudem wird eine vierte Metallisierungsebene 31 mit Kontaktflächen 49 in den ersten, zweiten und dritten Kontaktbereichen 41, 42, 43 erzeugt. In the same way, the second metal layer 45 is applied to the underside of the arrangement of FIG. 10. In this case, the fifth openings 36 are filled. The filled-in fifth openings represent fifth plated-through holes 48. In addition, a fourth metallization level 31 with contact areas 49 is produced in the first, second and third contact areas 41, 42, 43.

Anstelle der beschriebenen Kupfergalvanik kann auch eine Nickelgalvanik mit einer Wachstumsschicht 37 aus Titan bezie¬ hungsweise Titan und Nickel verwendet werden. Weiterhin kann auch Aluminium zur Ausbildung der Leitungsflächen beziehungsweise elektrischen Leitungen verwendet werden. Fig. 12 zeigt einen weiteren Verfahrensschritt, bei dem die erste und die zweite Abdeckmaske 38, 39 entfernt wurden. Zu¬ dem können die erste und die zweite Metallschicht 44, 45 auf einen gewünschte Dicke planarisiert werden. Somit wird ein Modul 1 erhalten. Instead of the described copper electroplating, a nickel plating with a growth layer 37 of titanium Bezie ¬ hung as titanium and nickel may be used. Furthermore, aluminum can also be used to form the conductive surfaces or electrical lines. FIG. 12 shows a further method step in which the first and the second cover mask 38, 39 have been removed. For ¬ the first and the second metal layer 44, 45 can be planarized to a desired thickness. Thus, a module 1 is obtained.

In einem folgenden Verfahrensschritt, der in Fig. 13 darge¬ stellt ist, werden die Wachstumsschichten 37 von der Oberseite und von der Unterseite beispielsweise mithilfe von Ätzver- fahren entfernt. In a following process step, which is Darge ¬, in Fig. 13, the growth layers will drive 37 from the top and from the bottom for example by means of etching methods.

Anschließend wird, wie in Fig. 14 dargestellt ist, die Ober¬ seite des Moduls 1 seitlich neben den Flächen, die von Subsequently, as shown in Fig. 14, the upper side of the module 1 ¬ laterally adjacent to the surfaces of

Leuchtdiodenchips 2 abgedeckt werden, mit einer Abdeckschicht 50 z.B. in Form eines Decklackes abgedeckt. Die Leuchtdioden¬ chips 2 geben über die von der Abdeckschicht unbedeckten Flächen 56 Licht über die Oberseite des Moduls 1 ab. Die Abdeck¬ schicht 50 kann beispielsweise eine schwarze Farbe aufweisen und für elektromagnetische Strahlung undurchlässig sein. Die Abdeckschicht 50 ist in der Weise strukturiert, dass die Flä¬ chen 56 oberhalb von oberen Abstrahlseiten der Leuchtdiodenchips 2 frei von der Abdeckschicht 50 sind. LED chips 2 are covered, covered with a covering layer 50, for example in the form of a topcoat. The light emitting diodes ¬ chips 2 emit light 56 on the top of the module 1 via the uncovered surfaces of the cover layer. The cover ¬ layer 50 may for example have a black color and be impermeable to electromagnetic radiation. The cover layer 50 is structured in such a way that the FLAE ¬ surfaces 56 are above upper Abstrahlseiten of the LED chips 2 free of the covering layer 50th

Die Abdeckschicht 50 kann beispielsweise großflächig aufge- bracht werden, insbesondere aufgedruckt werden und anschlie¬ ßend mit fotolithographischen Verfahren strukturiert werden. Zudem kann die Abdeckschicht 50 auch in Form einer Folie, insbesondere als Lackfolie aufgebracht werden, die nach dem Aufbringen strukturiert wird. Zur Strukturierung kann bei- spielsweise ein Laser verwendet werden. Weiterhin kann der die Abdeckschicht 50 als strukturierte Folie aufgebracht wer¬ den, wobei die Folie Öffnungen für die Abstrahlseiten der Leuchtdiodenchips 2 aufweisen. Die Öffnungen können den freien Flächen 56 entsprechen. The cover layer 50 may be introduced, for example large area listed are especially imprinted and are subsequently ¬ ßend structured by photolithographic methods. In addition, the covering layer 50 can also be applied in the form of a film, in particular as a lacquer film, which is structured after application. For structuring, for example, a laser can be used. Furthermore, the cover layer 50 may be applied as the structured film who ¬, said film having openings for the Abstrahlseiten of the LED chips. 2 The openings may correspond to the free surfaces 56.

Zudem können in die Leiterplatte 7 selbst oder in die erste oder in die zweite Deckschicht 26, 30 weitere elektrische Komponenten 55 integriert sein. Als elektrische Komponenten 55 können beispielsweise MikroController, Sensoren oder eine erweiterte Steuerelektronik vorgesehen sein. Die weiteren elektrischen Komponenten 55 stehen über nicht dargestellte elektrische Leitungen mit den Leuchtdiodenchips 2 in Verbin- dung. Dadurch kann ein kompakter Aufbau mithilfe der etablierten Technologien zur Leiterplattenherstellung erreicht werden . In addition, further electrical components 55 can be integrated in the printed circuit board 7 itself or in the first or in the second cover layer 26, 30. As electrical components 55 may be provided for example microcontroller, sensors or an extended control electronics. The further electrical components 55 are connected to the light-emitting diode chips 2 via electrical lines (not shown). This allows a compact design to be achieved using established PCB manufacturing technologies.

Fig. 15 zeigt das Modul 1 der Fig. 14, wobei ist auf den Kontaktflächen 49 jeweils eine Lotkugel 51 als Kontaktteil zur weiteren elektrischen Kontaktierung vorgesehen. Zudem ist auf der Unterseite der Leiterplattenanordnung zwischen den Lotkugeln 51 eine Isolationsschicht 52 z.B. in Form eines Lötstopplackes zur Abdeckung angeordnet. Fig. 15 shows the module 1 of Fig. 14, wherein on the contact surfaces 49 each have a solder ball 51 is provided as a contact part for further electrical contacting. In addition, on the underside of the circuit board assembly between the solder balls 51, an insulating layer 52, e.g. arranged in the form of a Lötstopplackes to cover.

Fig. 16 zeigt eine schematische Darstellung der Unterseite des Moduls 1 der Fig. 15. Es sind die gedachten ersten und zweiten Gitterlinien 13,14 eingezeichnet, die schematisch die Anordnung der Pixel 15 ergeben. Zudem sind die Kontaktflächen 49 der Unterseite des Moduls 1 dargestellt, die mittig an Eckpunkten von vier Pixeln 15 angeordnet sind. FIG. 16 shows a schematic representation of the underside of the module 1 of FIG. 15. The imaginary first and second grid lines 13, 14 are shown, which schematically show the arrangement of the pixels 15. In addition, the contact surfaces 49 of the underside of the module 1 are shown, which are arranged centrally at vertices of four pixels 15.

Abhängig von der gewählten Ausführung kann auf die zweite Deckschicht 30 verzichtet werden. In dieser Ausführung zeigt die Fig. 16 die Unterseite der Leiterplatte mit der Träger¬ schicht 7 und mit der zweiten Metallisierungsebene 19. Bei dieser Ausführung weist die zweite Metallisierungsebene 19 anstelle der zweiten und dritten Umverdrahtungsleitungen Kontaktflächen 49 auf. Über die Kontaktflächen 49 kann das Modul 1 von der Unterseite her elektrisch kontaktiert werden. Depending on the selected embodiment, the second cover layer 30 can be dispensed with. In this embodiment, the Fig. 16 shows the underside of the circuit board with the carrier ¬ layer 7 and to the second metallization layer 19. In this embodiment 19, the second metallization level in place of the second and third wiring lines contact surfaces 49. Via the contact surfaces 49, the module 1 can be electrically contacted from the underside.

Fig. 17 zeigt in einer schematischen Darstellung einen Querschnitt das Modul der Fig. 14 in der Ebene der Leiterplatte 7. Bei dieser Darstellung sind schematisch wieder die gedach- ten Gitterlinien 13, 14 der Pixel 15 dargestellt. Zudem sind die vierten Durchkontaktierungen 17 und die ersten Durchkon- taktierungen 11 dargestellt. Fig. 18 zeigt die Oberseite des gesamten Moduls 1 der Fig. 13 mit der Decklackschicht 50. Die Decklackschicht 50 weist wei¬ tere Öffnungen 53 oberhalb der Leuchtdiodenchips 2 auf. Die weiteren Öffnungen 53 können die gleiche Querschnittsfläche wie die Leuchtdiodenchips 2 aufweisen. Die Decklackschicht 50 kann aus einem für die elektromagnetische Strahlung der FIG. 17 shows, in a schematic illustration, a cross-section of the module of FIG. 14 in the plane of the printed circuit board 7. In this illustration, the imaginary grating lines 13, 14 of the pixels 15 are shown schematically again. In addition, the fourth plated-through holes 17 and the first through-connections 11 are shown. FIG. 18 shows the upper side of the entire module 1 of FIG. 13 with the topcoat layer 50. The topcoat layer 50 has white openings 53 above the LED chips 2. The further openings 53 may have the same cross-sectional area as the light-emitting diode chips 2. The topcoat layer 50 may be composed of one for the electromagnetic radiation of

Leuchtdiodenchips 2 nicht durchlässigen Material gebildet sein. Zudem können die Öffnungen 53 mit einem für die elektromagnetische Strahlung durchlässigen Material gefüllt sein. LED chips 2 non-permeable material may be formed. In addition, the openings 53 may be filled with a permeable to the electromagnetic radiation material.

Fig. 19 zeigt in einer schematischen Darstellung einen Blick auf eine dritte Metallisierungsebene 46 eines Moduls 1 mit der Darstellung der Spaltenleitungen 6 und der dritten Durchkontakte 47. In der Darstellung ist ein vergrößerter Aus- schnitt der Anordnung der Spaltenleitungen 6 dargestellt. Bei dieser gewählten Ausführungsform sind die Spaltenleitungen 6 seitlich versetzt gegenüber den zweiten Durchkontakten 46 angeordnet und über eine Querleitung 54 mit den Durchkontakten 46 verbunden. 19 shows a schematic view of a third metallization level 46 of a module 1 with the representation of the column lines 6 and the third vias 47. The illustration shows an enlarged detail of the arrangement of the column lines 6. In this selected embodiment, the column lines 6 are arranged laterally offset relative to the second through-contacts 46 and connected via a transverse line 54 with the through-contacts 46.

Fig. 20 zeigt in einer schematischen Darstellung die Anordnung der dritten Durchkontakte 47 in der ersten Deckschicht 26 des Moduls 1 der Fig. 13. Bei dieser Darstellung sind schematisch wieder die gedachten Gitterlinien 13, 14 der Pi- xel 15 dargestellt. 20 shows a schematic representation of the arrangement of the third vias 47 in the first cover layer 26 of the module 1 of FIG. 13. In this illustration, the imaginary grating lines 13, 14 of the pixels 15 are shown schematically again.

Fig. 21 zeigt in einer schematischen Teilschnittdarstellung eine erste Ausführungsform der Spaltenleitungen 6, wobei die Spaltenleitungen 6 mittig über die Leuchtdiodenchips 2 ge- führt sind. 21 shows a schematic partial sectional view of a first embodiment of the column lines 6, wherein the column lines 6 are guided centrally over the light-emitting diode chips 2.

Fig. 22 zeigt in einer vergrößerten Darstellung noch einmal die Spaltenleitungen 6 gemäß der Ausführungsform der Fig. 19, bei der die Spaltenleitungen 6 seitlich versetzt zwischen zwei Leuchtdiodenchips 2 angeordnet sind. Bei dieser Ausfüh¬ rungsform wird weniger Oberseite der Leuchtdiodenchips 2 durch die Spaltenleitungen 6 abgedeckt. Dadurch wird eine ge- ringere Abschattung der elektromagnetischen Strahlung erreicht . FIG. 22 shows an enlarged view again of the column lines 6 according to the embodiment of FIG. 19, in which the column lines 6 are arranged laterally offset between two light-emitting diode chips 2. In this exporting ¬ approximate shape less top surface of the LED chip 2 is covered by the column lines. 6 This will reduced shading of the electromagnetic radiation.

Fig. 23 zeigt in einer schematischen Darstellung eines Aus- schnitt einer Ausführungsform eines Moduls 1, mit Reihenlei¬ tungen 9, Spaltenleitungen 6 und mit ersten Umverdrahtungs- leitungen 12. Bei dieser Ausführungsform sind die Spaltenleitungen 6 seitlich neben den nicht dargestellten Leuchtdiodenchips 2 angeordnet. Somit entspricht diese Führung der Fig. 23 shows a schematic illustration of a detail section of an embodiment of a module 1, with Reihenlei ¬ obligations 9, column lines 6 and first Umverdrahtungs- lines 12. In this embodiment, the column lines 6 are arranged laterally adjacent to the not shown light-emitting diode chips 2. Thus, this leadership corresponds to the

Spaltenleitungen 6 der Ausführungsform der Fig. 22. Column lines 6 of the embodiment of FIG. 22.

Fig. 24 zeigt einen Ausschnitt einer weiteren Ausführungsform eines Layouts eines Moduls für die Spaltenleitungen 6 der Leuchtdiodenchips 2. Dabei sind die Spaltenleitungen 6 annä- hernd so breit ausgeführt wie die Leuchtdiodenchips 2. Im Be¬ reich der Abstrahlseiten der Leuchtdiodenchips 2 weisen die Spaltenleitungen 6 Öffnungen 53 für die Leuchtdiodenchips 2 zum Abstrahlen der elektromagnetischen Strahlung auf. Die Spaltenleitungen 6 sind voneinander über schmale Abstandsflä- chen getrennt. Fig. 24 shows a detail of another embodiment of a layout of a module for the column lines 6 of the LED chips 2. Here, the column lines 6 are approxi- hernd performed as wide as the light emitting diode chips 2. Be ¬ reaching the Abstrahlseiten of the LED chips 2, the column lines 6 Openings 53 for the LED chips 2 for emitting the electromagnetic radiation. The column lines 6 are separated from each other by narrow spacer surfaces.

BEZUGSZEICHENLISTE LIST OF REFERENCE NUMBERS

1 Modul 1 module

2 Leuchtdiodenchip  2 LED chip

3 Reihe 3 row

4 Spalte  4 column

6 Spaltenleitung  6 column line

7 Leiterplatte  7 circuit board

8 erste Metallisierungsebene  8 first metallization level

9 Reihenleitung 9 row line

10 Verbindungskontakt  10 connection contact

11 erste Durchkontaktierung  11 first via

12 erste Umverdrahtungsleitung  12 first redistribution line

13 erste Gitterlinie  13 first grid line

14 zweite Gitterlinie 14 second grid line

15 Pixel  15 pixels

16 Oberseite Leiterplatte  16 top PCB

17 vierte Durchkontaktierung  17 fourth via

18 Unterseite  18 bottom

19 zweite Metallisierungsebene 19 second metallization level

20 zweite Umverdrahtungsleitung  20 second redistribution line

21 dritte Umverdrahtungsleitung  21 third redistribution line

22 Graben  22 ditch

23 Verbindungsschicht  23 connecting layer

24 erste Kontaktelektrode 24 first contact electrode

25 zweite Kontaktelektrode  25 second contact electrode

26 erste Deckschicht  26 first cover layer

27 dritte Metallisierungsebene  27 third metallization level

28 erste Teildeckschicht  28 first partial cover layer

29 zweite Teildeckschicht 29 second partial cover layer

30 zweite Deckschicht  30 second cover layer

31 vierte Metallisierungsebene  31 fourth metallization level

33 Ausnehmung  33 recess

34 zweite Öffnung  34 second opening

35 dritte Öffnung 35 third opening

36 fünfte Öffnung  36 fifth opening

37 Wachstumsschicht  37 growth layer

38 erste Abdeckmaske 39 zweite Abdeckmaske 38 first mask 39 second mask

40 Spaltenbereich  40 column area

41 erster Kontaktbereich 41 first contact area

42 zweiter Kontaktbereich42 second contact area

43 dritter Kontaktbereich43 third contact area

44 erste Metallschicht 44 first metal layer

45 zweite Metallschicht 45 second metal layer

46 zweiter Durchkontakt46 second contact

47 dritter Durchkontakt47 third contact

48 fünfter Durchkontakt48 fifth contact

49 Kontaktfläche 49 contact area

50 Abdeckschicht  50 cover layer

51 Lotkugel  51 solder ball

52 Isolations Schicht  52 insulation layer

53 weitere Öffnung  53 more opening

54 Querleitung  54 transverse line

55 elektronische Komponente 55 electronic component

56 unbedeckte Fläche 56 uncovered area

57 AbStands fläche  57 Spacious area

58 Materialkegel  58 material cone

Claims

PATENTA S PRÜCHE PATENTA'S TEST Modul (1) mit Leuchtdiodenchips (2), wobei die Leuchtdio¬ denchips (2) an gegenüberliegenden Seiten jeweils eine erste und eine zweite Kontaktelektrode (24, 25) aufwei¬ sen, wobei eine Leiterplatte mit einer Trägerschicht (7) vorgesehen ist, wobei auf einer Oberseite der Trägerschicht (7) eine erste Metallisierungsebene (8) mit Rei¬ henleitungen (9) und ersten Umverdrahtungsleitungen (12) angeordnet ist, wobei die Leuchtdiodenchips (2) mit den ersten Kontaktelektroden (24) auf den Reihenleitungen (9) angeordnet sind und mit den Reihenleitungen (9) Module (1) with LED chips (2), wherein the Leuchtdio ¬ diechips (2) on opposite sides in each case a first and a second contact electrode (24, 25) aufwei ¬ Sen, wherein a printed circuit board with a carrier layer (7) is provided a first metallization plane (8) with rows ¬ (9) and first redistribution lines (12) is arranged on an upper side of the carrier layer (7), the LED chips (2) with the first contact electrodes (24) being arranged on the row lines (9) are and with the row lines (9) elektrisch leitend verbunden sind, wobei die Trägerschicht (7) erste Durchkontaktierungen (11) aufweist, die von einer Oberseite der Trägerschicht (7) zu einer Unterseite der Trägerschicht (7) geführt sind, wobei auf der Unterseite der Trägerschicht eine zweite Metallisierungs¬ ebene (19) mit ersten und zweiten Kontaktflächen (20, 21) angeordnet ist, wobei die Reihenleitungen (9) über die ersten Durchkontaktierungen (11) mit den ersten Kontaktflächen (20) der zweiten Metallisierungsebene (19) ver¬ bunden sind, wobei auf der Trägerschicht (7) und auf der ersten Metallisierungsebene (8) eine erste Deckschicht (26) angeordnet ist, wobei die erste Deckschicht (26) die Leuchtdiodenchips (2) umgibt und wenigstens teilweise be¬ deckt, wobei die erste Deckschicht (26) zweite Durchkon¬ taktierungen (46) aufweist, die von einer Oberseite der ersten Deckschicht (26) bis zu den zweiten Kontaktelekt¬ roden (25) der Leuchtdiodenchips (2) geführt sind, wobei auf der ersten Deckschicht eine dritte Metallisierungs¬ ebene (27) mit Spaltenleitungen (6) angeordnet ist, wobei die zweiten Durchkontaktierungen (46) mit den Spaltenleitungen (6) elektrisch leitend verbunden sind, wobei drit¬ te Durchkontaktierungen (47) von der Oberseite der ersten Deckschicht (26) bis zu den ersten Umverdrahtungsleitungen (12) geführt sind, wobei in der Trägerschicht (7) vierte Durchkontaktierungen (17) vorgesehen sind, die die ersten Umverdrahtungsleitungen (12) mit zweiten Kontakt- flächen (21) der zweiten Metallisierungsebene verbinden, wobei die Spaltenleitungen (6) mit den dritten Durchkon- taktierungen (47) verbunden sind. are electrically conductively connected, wherein the carrier layer (7) first vias (11), which are guided from an upper side of the carrier layer (7) to an underside of the carrier layer (7), wherein on the underside of the carrier layer a second Metallisierungs ¬ plane ( 19) with first and second contact surfaces (20, 21) is arranged, wherein the row lines (9) via the first vias (11) with the first contact surfaces (20) of the second metallization (19) are ver ¬ bound, wherein on the carrier layer (7) and on the first metallization (8) a first outer layer (26) is arranged, wherein the first layer (26) surrounding the LED chip (2) and at least partly be ¬ covers, wherein the first layer (26) second Durchkon ¬ having clockings (46) which are guided from an upper side of the first cover layer (26) to the second contact electrodes ¬ (25) of the LED chips (2), wherein on the first Decksch maybe a third metallization ¬ plane (27) is arranged to column lines (6), wherein the second through-holes (46) (6) are electrically conductively connected to the column lines, wherein drit ¬ te vias (47) (from the top of the first outer layer 26) to the first redistribution lines (12) are guided, wherein in the carrier layer (7) fourth vias (17) are provided, the first Umverdrahtungsleitungen (12) with second contact connect surfaces (21) of the second metallization, wherein the column lines (6) with the third Durchkon- clockings (47) are connected. 2. Modul nach Anspruch 1, wobei auf der Unterseite der Trä¬ gerschicht (7) eine zweite Deckschicht (30) angeordnet ist, wobei eine vierte Metallisierungsebene (31) mit wei¬ teren Kontaktflächen (49) auf der Unterseite der zweiten Deckschicht (30) angeordnet ist, wobei die ersten und zweiten Kontaktflächen (20, 21) der zweiten Metallisierungsebene über fünfte Durchkontaktierungen (48) mit den Kontaktflächen (49) der vierten Metallisierungsebene (31) verbunden sind. 2. Module according to claim 1, wherein on the underside of Trä ¬ gerschicht (7), a second cover layer (30) is arranged, wherein a fourth metallization (31) with wei ¬ teren contact surfaces (49) on the underside of the second cover layer (30 ), wherein the first and second contact surfaces (20, 21) of the second metallization are connected via fifth vias (48) to the contact surfaces (49) of the fourth metallization (31). 3. Modul nach einem der vorhergehenden Ansprüche, wobei die zweite Durchkontaktierung (46) und/oder die dritte Durch- kontaktierung (47) in einem Randbereich angrenzend an die erste Deckschicht (26) eine Wachstumsschicht (37) auf¬ weist, wobei die Wachstumsschicht (37) der zweiten Durch¬ kontaktierung (46) und/oder der dritten Durchkontaktierung (47) einen mittigen Materialkegel (58) umgibt. 3. Module according to one of the preceding claims, wherein the second via (46) and / or the third via (47) in an edge region adjacent to the first cover layer (26) has a growth layer (37) ¬ , wherein the growth layer (37) of the second through ¬ contacting (46) and / or the third via (47) surrounds a central material cone (58). 4. Modul nach Anspruch 3, wobei die Wachstumsschicht (37) Titan und Kupfer aufweist. The module of claim 3, wherein the growth layer (37) comprises titanium and copper. 5. Modul nach einem der vorhergehenden Ansprüche, wobei die Oberseite des Moduls mit einer Abdeckschicht (50) abge¬ deckt ist, wobei die Abdeckschicht (50) oberhalb der Leuchtdiodenchips (2) strahlungsdurchlässige Öffnungen (53) aufweist. 5. Module according to one of the preceding claims, wherein the top of the module with a cover layer (50) abge ¬ covers, wherein the cover layer (50) above the light-emitting diode chips (2) has radiation-permeable openings (53). 6. Modul nach einem der vorhergehenden Ansprüche, wobei die erste Deckschicht (26) und/oder die zweite Deckschicht (30) aus wenigstens einer Folie gebildet sind. 6. Module according to one of the preceding claims, wherein the first cover layer (26) and / or the second cover layer (30) are formed from at least one film. 7. Modul nach einem der vorhergehenden Ansprüche, wobei die dritte Metallisierungsebene (27) ein galvanisch abge¬ schiedenes Material aufweist. 7. Module according to one of the preceding claims, wherein the third metallization (27) has a galvanically abge ¬ separated material. Verfahren zum Herstellen eines Moduls mit einer Mehrzahl von Leuchtdiodenchips, wobei die Leuchtdiodenchips be¬ reitgestellt werden, wobei die Leuchtdiodenchips an ge¬ genüberliegenden Seiten jeweils eine erste und eine zwei¬ te Kontaktelektrode aufweisen, wobei eine Leiterplatte bereitgestellt wird, wobei die Leiterplatte eine Träger¬ schicht aufweist, wobei auf einer Oberseite der Träger¬ schicht eine erste Metallisierungsebene mit Reihenleitun¬ gen und Umverdrahtungsleitungen angeordnet ist, wobei die Leuchtdiodenchips mit den ersten Kontaktelektroden auf den Reihenleitungen angeordnet werden, wobei die Trägerschicht erste und vierte Durchkontaktierungen aufweist, die von einer Oberseite der Trägerschicht zu einer Unter¬ seite der Trägerschicht geführt sind, wobei auf der Un¬ terseite der Trägerschicht eine zweite Metallisierungs¬ ebene mit ersten und zweiten Kontaktflächen angeordnet ist, wobei die Reihenleitungen über die ersten Durchkontaktierungen mit den ersten Kontaktflächen der zweiten Metallisierungsebene verbunden sind, wobei die Umverdrah¬ tungsleitungen über die vierten Durchkontaktierungen mit den zweiten Kontaktflächen der zweiten Metallisierungsebene verbunden sind, wobei auf der Oberseite der Träger¬ schicht eine erste Deckschicht in der Weise aufgebracht wird, dass die erste Deckschicht die erste Metallisie¬ rungsebene und die Leuchtdiodenchips bedeckt, wobei in einer Oberseite der ersten Deckschicht oberhalb der zwei¬ ten Kontaktelektroden zweite Öffnungen vorgesehen sind oder eingebracht werden, wobei die zweiten Öffnungen von der Oberseite der ersten Deckschicht bis zu den zweiten Kontaktelektroden führen, wobei in die zweiten Öffnungen zweite Durchkontaktierungen eingebracht werden, wobei auf der Oberseite der ersten Deckschicht eine dritte Metalli¬ sierungsebene mit Spaltenleitungen angeordnet wird, wobei die zweiten Durchkontaktierungen mit den Spaltenleitungen verbunden werden, wobei dritte Öffnungen in die erste Deckschicht eingebracht werden oder vorgesehen sind, wo¬ bei die dritten Öffnungen bis zu den Umverdrahtungslei- tungen der ersten Metallisierungsebene geführt sind, wo¬ bei in die dritten Öffnungen dritte Durchkontaktierungen eingebracht werden, wobei die dritten Durchkontaktierungen die Umverdrahtungsleitungen mit den zweiten Kontaktflächen der zweiten Metallisierungsebene verbinden, , wobei die Spaltenleitungen mit den dritten Durchkontaktie- rung verbunden werden. A method of manufacturing a module having a plurality of light emitting diode chip, wherein the LED chips are be ¬ riding provided, wherein the light emitting diode chips comprise on ge ¬ opposite sides in each case a first and a two ¬ te contact electrode, wherein a circuit board is provided wherein the printed circuit board a carrier ¬ layer, wherein on a top of the carrier layer ¬ a first metallization with Reihenleitun ¬ gene and redistribution lines is arranged, wherein the light-emitting diode chips are arranged with the first contact electrodes on the row lines, wherein the carrier layer has first and fourth vias, which from a top of Carrier layer are guided to a lower ¬ side of the carrier layer, wherein on the Un ¬ terseite of the carrier layer, a second metallization ¬ level is arranged with first and second contact surfaces, wherein the row lines on the first vias with the first contact surfaces of the second metallization are connected, wherein the Umverdrah ¬ ment lines are connected via the fourth vias to the second contact surfaces of the second metallization, wherein on the upper side of the carrier ¬ layer, a first cover layer is applied in such a way that the first cover layer the first metallization ¬ approximately planar and the light emitting diode chip covered, wherein second openings are provided in an upper surface of the first cover layer above the two ¬ th contact electrodes or are introduced, whereby lead the second apertures from the top of the first covering layer to the second contact electrode, wherein in the second openings are introduced second vias, wherein on the upper side of the first cover layer, a third Metalli ¬ tion plane is arranged with column lines, wherein the second vias are connected to the column lines, wherein third Öff be introduced or provided in the first cover layer, where ¬ in the third openings up to the rewiring tions in the first metallization are performed, where ¬ in the third openings third vias are introduced, wherein the third vias connect the rewiring with the second contact surfaces of the second metallization, wherein the column lines are connected to the third Durchkontaktie- tion. 9. Verfahren nach Anspruch 8, wobei auf der Unterseite der Trägerschicht eine zweite Deckschicht aufgebracht wird, wobei die zweite Deckschicht fünfte Öffnungen aufweist oder nach dem Aufbringen in die zweite Deckschicht fünfte Öffnungen eingebracht werden, wobei die fünften Öffnungen bis zu den Kontaktflächen der zweiten Metallisierungsebene geführt werden, wobei die fünften Öffnungen mit fünften Durchkontaktierungen gefüllt werden, wobei eine weitere zweite Metallisierungsebene auf der Unterseite der zweiten Deckschicht mit weiteren ersten und zweiten Kontaktflächen aufgebracht wird, und wobei die fünften 9. The method of claim 8, wherein on the underside of the carrier layer, a second cover layer is applied, wherein the second cover layer has fifth openings or fifth openings are introduced after the application in the second cover layer, wherein the fifth openings to the contact surfaces of the second metallization be filled, wherein the fifth openings are filled with fifth vias, wherein a further second metallization is applied to the bottom of the second cover layer with further first and second contact surfaces, and wherein the fifth Durchkontaktierungen mit den Kontaktflächen der weiteren zweiten Metallisierungsebene verbunden werden.  Vias are connected to the contact surfaces of the further second metallization. 10. Verfahren nach Anspruch 8 oder 9, wobei die erste Deckschicht und/oder die zweite Deckschicht in Form von we¬ nigstens einer Folie ausgebildet wird. 10. The method according to claim 8 or 9, wherein the first cover layer and / or the second cover layer is formed in the form of we ¬ least one film. 11. Verfahren nach Anspruch 10, wobei die erste Deckschicht und/oder die zweite Deckschicht in Form von zwei unter¬ schiedlichen aufeinander angeordneten Folien gebildet werden, wobei die erste Folie die Leuchtdiodenchips umgibt, und wobei die zweite Folie die Leuchtdiodenchips wenigstens teilweise oder vollständig abdeckt, wobei ins¬ besondere als erste Folie eine Epoxy-Harz-Folie und als zweite Folie eine Acrylat-Folie verwendet werden. 11. The method of claim 10, wherein the first covering layer and / or the second covering layer in the form of two are formed ¬ different union successive films arranged, wherein the first film surrounds the LED chip, and wherein the second film, the light emitting diode chip covers at least partially or entirely wherein an acrylate film can be used to particular ¬ as the first film has an epoxy resin film and the second film. 12. Verfahren nach einem der Ansprüche 8 bis 10, wobei die dritte Metallisierungsebene in Form einer Folie auf die erste Deckschicht laminiert wird. 12. The method according to any one of claims 8 to 10, wherein the third metallization is laminated in the form of a film on the first cover layer. 13. Verfahren nach einem der Ansprüche 10 bis 12, wobei die Folie der ersten Deckschicht Ausnehmungen für die Leucht¬ diodenchips aufweist. 13. The method according to any one of claims 10 to 12, wherein the film of the first cover layer has recesses for the light ¬ diode chips. 14. Verfahren nach einem der Ansprüche 10 bis 13, wobei die Folie der ersten Deckschicht Ausnehmungen zur Aufnahme der Leuchtdiodenchips und/oder zweite Öffnungen zur Aus¬ bildung der zweiten Durchkontaktierungen und/oder dritte Öffnungen zur Ausbildung der dritten Durchkontaktierungen aufweist und/oder wobei die Folie der zweiten Deckschicht fünfte Öffnungen aufweist. 14. The method according to any one of claims 10 to 13, wherein the film of the first cover layer has recesses for receiving the light-emitting diode chips and / or second openings for ¬ education of the second vias and / or third openings for forming the third vias and / or wherein the Foil of the second cover layer has fifth openings. Verfahren nach einem der Ansprüche 8 bis 13, wobei die Öffnungen in die erste und/oder die zweite Deckschicht nach dem Ausbilden der ersten und/oder der zweiten Deckschicht eingebracht werden, wobei insbesondere die Öff¬ nungen mit einem Laser, einem Bohrer oder mit einem Plas- maätzverfahren eingebracht werden. Method according to one of claims 8 to 13, wherein the openings are introduced into the first and / or the second covering layer after forming the first and / or the second covering layer, with in particular the Publ ¬ voltages with a laser, a drill, or with a Plasma etch method be introduced. Verfahren nach einem der Ansprüche 8 bis 15, wobei in die zweiten Öffnungen und/oder in die dritten Öffnungen der ersten Deckschicht eine Wachstumsschicht auf Seitenwände der zweiten und/oder dritten Öffnungen und auf die Oberseite der ersten Deckschicht aufgebracht wird, wobei an¬ schließend auf die Wachstumsschicht Metall galvanisch ab¬ geschieden wird, wobei die zweiten und/oder die dritten Öffnungen mit zweiten und/oder dritten Durchkontaktierungen gefüllt werden und eine Metallschicht auf der Ober¬ seite der ersten Deckschicht ausgebildet wird. Method according to one of claims 8 to 15, wherein in the second openings and / or in the third openings of the first cover layer, a growth layer on sidewalls of the second and / or third openings and on the top of the first cover layer is applied, wherein on closing ¬ on the growth layer metal is deposited galvanically from ¬ , wherein the second and / or the third openings are filled with second and / or third vias and a metal layer is formed on the upper ¬ side of the first cover layer. Verfahren nach einem der Ansprüche 9 bis 16, wobei eine Wachstumsschicht auf Seitenwände der Öffnungen der zwei¬ ten Deckschicht und auf die Unterseite der zweiten Deck¬ schicht aufgebracht wird, wobei anschließend auf die Wachstumsschicht Metall galvanisch abgeschieden wird, wo¬ bei die Öffnungen mit Durchkontaktierungen gefüllt werden und eine Metallschicht auf der Unterseite der Deckschicht ausgebildet wird. Method according to one of claims 9 to 16, wherein a growth layer on sidewalls of the openings of the ¬ ¬ th cover layer and on the underside of the second cover ¬ layer is applied, wherein subsequently deposited on the growth layer of metal, where ¬ at the openings with plated-through holes be filled and a metal layer is formed on the underside of the cover layer. Verfahren nach einem der Ansprüche 16 oder 17, wobei die Wachstumsschicht mithilfe eines Sputterverfahrens abge¬ schieden wird. A method according to any one of claims 16 or 17, wherein the growth layer by using a sputtering method abge ¬ eliminated. Verfahren nach einem der Ansprüche 16 bis 18, wobei für die galvanische Abscheidung der Metallschicht eine Foto lacktechnik verwendet wird, wobei insbesondere die Foto lackschicht flüssig oder als Folie aufgebracht wird. Method according to one of claims 16 to 18, wherein for the electrodeposition of the metal layer, a photo lacquer technique is used, in particular, the photo lacquer layer is applied liquid or as a film.
PCT/EP2017/082762 2016-12-15 2017-12-14 Module having light-emitting diode chips WO2018109064A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016124525.9 2016-12-15
DE102016124525.9A DE102016124525B4 (en) 2016-12-15 2016-12-15 Module with light-emitting diode chips and method for producing a module with a plurality of light-emitting diode chips

Publications (1)

Publication Number Publication Date
WO2018109064A1 true WO2018109064A1 (en) 2018-06-21

Family

ID=60957263

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2017/082762 WO2018109064A1 (en) 2016-12-15 2017-12-14 Module having light-emitting diode chips

Country Status (3)

Country Link
DE (1) DE102016124525B4 (en)
TW (1) TW201828450A (en)
WO (1) WO2018109064A1 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19603444A1 (en) * 1996-01-31 1997-08-07 Siemens Ag LED device
US20070223226A1 (en) * 2006-03-27 2007-09-27 Dong Wook Park Light Emitting Diode Illuminating Apparatus and Method of Manufacturing the Same
EP1876653A2 (en) * 2006-07-07 2008-01-09 LG Electronics Inc. Sub-mount for mounting light emitting device and light emitting device package
US20090278142A1 (en) * 2008-05-12 2009-11-12 Sony Corporation Light-emitting diode display and method for manufacturing the same
WO2011015449A1 (en) * 2009-08-07 2011-02-10 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor component and optoelectronic semiconductor component
US20150169011A1 (en) * 2013-12-17 2015-06-18 LuxVue Technology Corporation Display module and system applications
US20150294896A1 (en) * 2014-04-09 2015-10-15 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Method for fabricating embedded chips
US20160181476A1 (en) * 2014-12-17 2016-06-23 Apple Inc. Micro led with dielectric side mirror

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS575083A (en) * 1980-06-13 1982-01-11 Tokyo Shibaura Electric Co Display unit
JP2877611B2 (en) * 1991-06-07 1999-03-31 株式会社東芝 Optical semiconductor device
US5886401A (en) * 1997-09-02 1999-03-23 General Electric Company Structure and fabrication method for interconnecting light emitting diodes with metallization extending through vias in a polymer film overlying the light emitting diodes

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19603444A1 (en) * 1996-01-31 1997-08-07 Siemens Ag LED device
US20070223226A1 (en) * 2006-03-27 2007-09-27 Dong Wook Park Light Emitting Diode Illuminating Apparatus and Method of Manufacturing the Same
EP1876653A2 (en) * 2006-07-07 2008-01-09 LG Electronics Inc. Sub-mount for mounting light emitting device and light emitting device package
US20090278142A1 (en) * 2008-05-12 2009-11-12 Sony Corporation Light-emitting diode display and method for manufacturing the same
WO2011015449A1 (en) * 2009-08-07 2011-02-10 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor component and optoelectronic semiconductor component
US20150169011A1 (en) * 2013-12-17 2015-06-18 LuxVue Technology Corporation Display module and system applications
US20150294896A1 (en) * 2014-04-09 2015-10-15 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Method for fabricating embedded chips
US20160181476A1 (en) * 2014-12-17 2016-06-23 Apple Inc. Micro led with dielectric side mirror

Also Published As

Publication number Publication date
DE102016124525B4 (en) 2023-08-10
DE102016124525A1 (en) 2018-06-21
TW201828450A (en) 2018-08-01

Similar Documents

Publication Publication Date Title
DE102008032395B4 (en) Semiconductor component and method for its production
DE10305021B4 (en) Method of producing surface-mountable high-power light-emitting diodes
EP2297780B1 (en) Optoelectronic module having a carrier substrate and a plurality of radiation emitting semiconductor devices and method of its manufacture
DE112005000952T5 (en) Electronic module and method of making the same
DE102019105356B4 (en) Method of forming contacts to an embedded semiconductor chip
DE102009018397A1 (en) Method for producing a semiconductor structure
WO2017009183A1 (en) Optoelectronic arrangement and method for producing an optoelectronic arrangement
DE102013203919B4 (en) Semiconductor packages and processes for their manufacture
DE102009044561A1 (en) A method of manufacturing a semiconductor package using a carrier
WO2012168040A1 (en) Method for producing an optoelectronic semiconductor component and such a semiconductor component
DE102019218501A1 (en) COMPONENT FOR A DISPLAY AND METHOD FOR MANUFACTURING A COMPONENT
WO2016173841A1 (en) Optoelectronic component array and method for producing a plurality of optoelectronic component arrays
WO2003103042A2 (en) Electronic component comprising external surface contacts and a method for producing the same
WO2018002321A1 (en) Modular module
DE102016101698B4 (en) Electronic component and method of manufacturing the same
DE102006015115A1 (en) Electronic module, has units and body covered with electrical insulating layer, where units have surfaces that are electrically conductive and connected by one unit with contact area of body and by path structure
DE102013112636B4 (en) Integrated circuit, semiconductor bare chip arrangement and method for producing an integrated circuit
DE102014117897B4 (en) Process for producing optoelectronic modules and arrangement with such a module
WO2017148899A1 (en) Module for a lighting device
EP3374986B1 (en) Module for a video wall
WO2012055661A1 (en) Optoelectronic semiconductor component comprising a semiconductor chip, a carrier substrate and a film and a method for producing said component
DE102005003125A1 (en) High-frequency electrical circuit for multi-chip module, has electrical components mechanically connected with each other by sealing compound and provided with conductive strip layers, which electrically connects components with each other
WO2017167792A1 (en) Method for producing a plurality of semiconductor chips, such a semiconductor chip, and module comprising such a semiconductor chip
WO2020200824A1 (en) Carrier with a smaller via
WO2018109064A1 (en) Module having light-emitting diode chips

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17828870

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17828870

Country of ref document: EP

Kind code of ref document: A1

点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载