+

WO2008133167A1 - Dispositif semi-conducteur et procédé de fabrication d'un dispositif semi-conducteur - Google Patents

Dispositif semi-conducteur et procédé de fabrication d'un dispositif semi-conducteur Download PDF

Info

Publication number
WO2008133167A1
WO2008133167A1 PCT/JP2008/057487 JP2008057487W WO2008133167A1 WO 2008133167 A1 WO2008133167 A1 WO 2008133167A1 JP 2008057487 W JP2008057487 W JP 2008057487W WO 2008133167 A1 WO2008133167 A1 WO 2008133167A1
Authority
WO
WIPO (PCT)
Prior art keywords
power supply
supply voltage
rom
semiconductor device
substrate
Prior art date
Application number
PCT/JP2008/057487
Other languages
English (en)
Japanese (ja)
Inventor
Hiroaki Suzuki
Original Assignee
Renesas Technology Corp.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp. filed Critical Renesas Technology Corp.
Priority to JP2009511840A priority Critical patent/JP5090440B2/ja
Publication of WO2008133167A1 publication Critical patent/WO2008133167A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

L'invention vise à proposer un mécanisme pour commander une tension de substrat et une tension d'alimentation électrique pour supprimer une fluctuation de dispositif de transistor MOS par des moyens simples et vise à simplifier une étape de test. Des combinaisons d'une pluralité de valeurs de tension d'alimentation électrique (VDD) et de valeurs de tension de substrat (VBP, VBN) sont réglées dans des mémoires mortes (ROM1-ROM 7). Au moment de la réalisation d'un test de puce, des tests de courant de drain et de vitesse de fonctionnement sont effectués tout d'abord sur des transistors MOS (PT, NT) devant être contrôlés, tandis que les transistors sont bloqués, et la fluctuation de dispositif est confirmée. Des circuits à fusible (FU0-FU1) programment de sélectionner une mémoire morte ayant une combinaison optimale de la valeur de tension d'alimentation électrique (VDD) et des valeurs de tension de substrat (VBP, VBN), correspondant à l'état de la fluctuation du dispositif. Dans les tests de puce ultérieurs, des tensions de substrat optimales sont déterminées par la consultation d'une table de mémoire morte correspondant à une valeur de tension d'alimentation électrique mise en entrée à partir de l'extérieur.
PCT/JP2008/057487 2007-04-23 2008-04-17 Dispositif semi-conducteur et procédé de fabrication d'un dispositif semi-conducteur WO2008133167A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009511840A JP5090440B2 (ja) 2007-04-23 2008-04-17 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007112767 2007-04-23
JP2007-112767 2007-04-23
JP2007336241 2007-12-27
JP2007-336241 2007-12-27

Publications (1)

Publication Number Publication Date
WO2008133167A1 true WO2008133167A1 (fr) 2008-11-06

Family

ID=39925623

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/057487 WO2008133167A1 (fr) 2007-04-23 2008-04-17 Dispositif semi-conducteur et procédé de fabrication d'un dispositif semi-conducteur

Country Status (2)

Country Link
JP (1) JP5090440B2 (fr)
WO (1) WO2008133167A1 (fr)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345693A (ja) * 2000-05-30 2001-12-14 Hitachi Ltd 半導体集積回路装置
JP2002041160A (ja) * 2000-07-24 2002-02-08 Univ Tokyo 電力制御装置及び方法並びに電力制御プログラムを記録した記録媒体
JP2003142598A (ja) * 2001-11-01 2003-05-16 Hitachi Ltd 半導体集積回路装置
JP2004228417A (ja) * 2003-01-24 2004-08-12 Renesas Technology Corp 半導体集積回路装置
JP2005136322A (ja) * 2003-10-31 2005-05-26 Toshiba Corp 半導体集積回路および電源電圧・基板バイアス制御回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345693A (ja) * 2000-05-30 2001-12-14 Hitachi Ltd 半導体集積回路装置
JP2002041160A (ja) * 2000-07-24 2002-02-08 Univ Tokyo 電力制御装置及び方法並びに電力制御プログラムを記録した記録媒体
JP2003142598A (ja) * 2001-11-01 2003-05-16 Hitachi Ltd 半導体集積回路装置
JP2004228417A (ja) * 2003-01-24 2004-08-12 Renesas Technology Corp 半導体集積回路装置
JP2005136322A (ja) * 2003-10-31 2005-05-26 Toshiba Corp 半導体集積回路および電源電圧・基板バイアス制御回路

Also Published As

Publication number Publication date
JP5090440B2 (ja) 2012-12-05
JPWO2008133167A1 (ja) 2010-07-22

Similar Documents

Publication Publication Date Title
US6630857B2 (en) Semiconductor integrated circuit apparatus
JP5806853B2 (ja) ボルテージレギュレータ
US8610421B2 (en) Current generator and method of operating
CN103825601A (zh) 一种熔丝修调电路
KR20090089795A (ko) 전원 회로
KR20020077035A (ko) 어드레스 발생 회로
JP2013055102A (ja) 半導体集積回路及び保護回路
US8018197B2 (en) Voltage reference device and methods thereof
US8476966B2 (en) On-die voltage regulation using p-FET header devices with a feedback control loop
JP2004111959A (ja) プログラマブル・ヒューズ装置
US20080205115A1 (en) Apparatus and method for trimming integrated circuit
TW201027711A (en) Transitioning digital integrated circuit from standby mode to active mode via backgate charge transfer
CN102622027B (zh) 电压识别装置以及时钟控制装置
US7913141B2 (en) Power gating in integrated circuits for leakage reduction
CA2679364A1 (fr) Dispositif de circuit et procede de controle d'excursion de tension
US20160196880A1 (en) Fuse element programming circuit and method
WO2008133167A1 (fr) Dispositif semi-conducteur et procédé de fabrication d'un dispositif semi-conducteur
US10263622B2 (en) Semiconductor apparatus and method of controlling MOS transistor
WO2013161483A1 (fr) Circuit d'actionneur de sortie
US8405432B2 (en) Output buffer circuit, input buffer circuit, and input/output buffer circuit
WO2008114342A1 (fr) Circuit de commutation de puissance et dispositif à circuits intégrés à semi-conducteurs
CN109213246B (zh) 供电电路、生成方法和控制方法
US8779804B2 (en) Gate-stress test circuit without test pad
CN103312313A (zh) 一种轨到轨使能信号的控制方法、电路及电平转换电路
JP2006073553A (ja) ヒューズトリミング回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08740557

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2009511840

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08740557

Country of ref document: EP

Kind code of ref document: A1

点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载