+

WO2006033151A1 - 無線受信機およびディジタル復調方法 - Google Patents

無線受信機およびディジタル復調方法 Download PDF

Info

Publication number
WO2006033151A1
WO2006033151A1 PCT/JP2004/013921 JP2004013921W WO2006033151A1 WO 2006033151 A1 WO2006033151 A1 WO 2006033151A1 JP 2004013921 W JP2004013921 W JP 2004013921W WO 2006033151 A1 WO2006033151 A1 WO 2006033151A1
Authority
WO
WIPO (PCT)
Prior art keywords
carrier
digital
data
unit
output
Prior art date
Application number
PCT/JP2004/013921
Other languages
English (en)
French (fr)
Inventor
Toshiaki Funakubo
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to JP2006536283A priority Critical patent/JP4382095B2/ja
Priority to PCT/JP2004/013921 priority patent/WO2006033151A1/ja
Publication of WO2006033151A1 publication Critical patent/WO2006033151A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3845—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
    • H04L27/3881—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using sampling and digital processing, not including digital systems which imitate heterodyne or homodyne demodulation

Definitions

  • the present invention relates to a radio receiver and a digital demodulation method thereof, and more particularly to a radio receiver and a digital demodulation method provided with a digital demodulator that directly digitally demodulates a radio frequency signal in order to reduce the size of the radio receiver. .
  • FIG. 4 is a block diagram of the direct RF demodulation method.
  • the AD converter 101 samples the antenna input signal of the RF frequency fo at the sampling frequency fs which is the same frequency as the RF frequency and performs AD conversion.
  • In-phase component (Ich signal) and quadrature component (Qch signal) are output.
  • the Ich and Qch root roll-off filters 103 and 104 limit the bandwidth of the Ich signal and the Qch signal and add predetermined characteristics to the baseband processing unit 105, respectively.
  • the baseband processing unit 105 performs processing such as demodulation and decoding on the input signal.
  • Fig. 4 shows a configuration corresponding to only one wave of the RF frequency fo.
  • an orthogonal unit 102-baseband processing unit 105 is provided corresponding to the carrier, and AD conversion is performed. Connected in parallel to the output of the device 101.
  • the AD conversion rate and the processing speed of the digital section are equivalent to the RF frequency. For this reason, the device performance is limited, and systems with RF frequencies of several hundred MHz or less can be realized, and cannot be used for radio receivers beyond that.
  • the conversion rate of AD conversion and the operation speed of the digital quadrature demodulation unit must also be in the GHz class, which is difficult to realize with current devices. It is.
  • AD converters GHz-class devices have been released in recent years.ASIC and FPGA (Field Programmable The operating speed of LSIs (such as Gate Array) is generally several hundred MHz, and cannot be applied to wireless systems beyond that.
  • an undersampling method may be considered in which undersampling is performed with a clock having a frequency that is larger than the baseband rate of the modulation signal but smaller than the RF frequency, and digitally converted.
  • undersampling simply with a low clock frequency is affected by the jitter of the sampling clock at the RF frequency, so the clock purity needs to be (radio frequency Z clock frequency) times as high as normal. This method is also difficult to realize.
  • the multi-carrier collective demodulation method is a method in which the RF frequency of the antenna input signal is down-converted to an intermediate frequency and then AD conversion is performed, and quadrature demodulation processing is performed on the AD conversion output.
  • Fig. 5 is a block diagram of the multi-carrier simultaneous demodulation method.
  • the mixer 201 mixes the antenna reception signal of the RF frequency fo—fc with the frequency (fo + fc) / 2 ⁇ f output from the local oscillator 202 to the intermediate frequency.
  • the low pass filter 203 generates high frequency components.
  • AD transformation 204 has a sampling frequency of f / n.
  • the intermediate frequency signal is sampled and converted to digital, and input to the receiving circuits 205a to 205 ⁇ corresponding to each carrier.
  • the receiving circuits 205a to 205m have the same configuration except that the orthogonal demodulation unit has a different carrier frequency.
  • the Ich and Qch root roll-off filters 207a and 208a limit the bandwidth of the Ich signal and the Qch signal, add predetermined characteristics to each, and input to the baseband processing unit 209a.
  • the baseband processing unit 209a performs processing such as demodulation and decoding on the input signal.
  • the AD conversion output signal is then multiplied to output the in-phase component (Ich signal) and quadrature component (Qch signal).
  • Root roll-off filter for Ich and Qch 207m and 208m are Ich signal and Qch signal Are added to the baseband processing unit 209 m with predetermined characteristics added thereto.
  • the baseband processing unit 209m performs processing such as demodulation and decoding on the input signal.
  • the digital receiver has also been proposed in which the RF frequency of the antenna input signal is down-converted to an intermediate frequency for a single wave, which is the case of multicarrier, and then AD conversion is performed, and the AD conversion output is subjected to quadrature demodulation processing. (See Patent Document 1).
  • the multi-carrier simultaneous demodulation method of FIG. 5 requires analog down converters (201, 202), and the receivable frequency band is determined by the oscillation frequency of the local oscillation signal output from the local oscillator 202. For this reason, application to a system with a different receivable frequency band requires a change of the local oscillator 202, and there is a problem that software radio cannot be realized.
  • an object of the present invention is to reduce the analog portion, in particular, not to use an analog down converter and to realize a software wireless interface.
  • Another object of the present invention is to obtain a highly accurate quadrature demodulation result without requiring a highly accurate clock purity as in the prior art.
  • Patent Document 1 JP-A-8-162990
  • the above-described problem is achieved by a radio receiver and a digital demodulator that directly AD-convert an antenna input signal and perform orthogonal demodulation and band limitation using the conversion result.
  • the digital demodulator of the present invention uses N antenna input signals sampled at a sampling frequency N′fs (N is an integer of 2 or more) lower than the antenna input signal frequency and higher than a predetermined undersampling rate fs.
  • a demax unit that holds and outputs at the rate fs
  • a digital quadrature demodulation unit that shifts the phase of the carrier wave by lZN'fs, and performs digital quadrature demodulation processing on each of the N pieces of data using a carrier wave that is shifted in phase
  • An interval averaging unit is provided that averages the digital quadrature demodulation results and outputs the interval average value for each undersampling rate fs.
  • the wireless receiver of the present invention samples an antenna input signal at a predetermined sampling rate N′fs and performs AD conversion, and holds N AD converter outputs at an undersampling rate fs.
  • Output demultiplexer shift carrier phase by lZN'fs, perform digital quadrature demodulation on each of the N data using carrier waves shifted in phase Digital quadrature demodulator, average N digital quadrature demodulation results
  • Section average unit that outputs the section average value for each undersampling rate fs, band limit filter section that limits the band of the output signal of the section average section, and baseband processing section that performs baseband processing on the band limit filter output It is equipped with.
  • the radio receiver of the present invention includes at least a digital quadrature demodulation unit, a section average unit, and a band limiting filter unit for each multicarrier carrier. Demodulate and process the signal sent by each carrier
  • the above object is achieved by a reception method and a digital demodulation method of a wireless receiver that directly AD converts an antenna input signal and performs orthogonal demodulation and band limitation using the conversion result.
  • N antenna input signals sampled at a sampling frequency N'fs (N is an integer of 2 or more) lower than the antenna input signal frequency and higher than the under sampling rate fs are set at the under sampling rate fs.
  • the step of saving shifting the phase of the carrier wave by lZN'fs, using the carrier wave whose phase is shifted by V, performing digital quadrature demodulation on each of the N pieces of data, and averaging each digital quadrature demodulation result And a step of outputting an average value of the section for each undersampling rate fs.
  • the antenna input signal is sampled and AD converted at a predetermined sampling rate N′fs, and the outputs of the N AD converters are shifted at the sampling rate N ⁇ fs and the undersampling rate fs.
  • the step of storing in step 1, shifting the carrier phase by 1 ZN'fs, performing digital quadrature demodulation on each of the N pieces of data using carriers shifted in phase, and averaging each digital quadrature demodulation result The step of outputting the average value of the section at each undersampling rate fs, the step of limiting the band of the output signal of the section average section, and baseband processing on the band-limited signal. Have a step to apply!
  • the present invention it is possible to reduce the analog portion, in particular, not to use the analog down converter, and to reduce the size of the radio receiver.
  • the software of the wireless processing unit can be realized. Further, according to the present invention, it is possible to obtain a quadrature demodulation result with high accuracy without requiring high-accuracy clock purity as in the prior art.
  • FIG. 1 is a block diagram of a wireless receiver according to the present invention.
  • FIG. 2 is a configuration diagram of a quadrature demodulator.
  • FIG. 3 is a configuration diagram of a radio receiver of the present invention that can be applied when an antenna input signal is a multicarrier signal.
  • FIG. 4 is a block diagram of a direct RF demodulation method.
  • FIG. 5 is a configuration diagram of a multicarrier collective demodulation method.
  • the AD converter samples and converts the antenna input signal at a predetermined sampling rate N'fs (fs is an undersampling rate larger than the baseband rate), and converts the AD into N pieces of demultiplexing parts. Shift AD output at sampling rate N ⁇ fs and save at undersampling rate fs.
  • the digital quadrature demodulator includes N quadrature demodulators whose carrier phases are shifted by lZN'fs, and each quadrature demodulator uses a carrier whose phase is shifted to each of the N pieces of data. Quadrature demodulation is performed, and the interval average unit averages the results of digital orthogonal demodulation and outputs the interval average value for each undersampling rate fs.
  • a band limiting filter limits the band of the output signal of the section average part and inputs it to the baseband processing part, and the baseband processing part performs baseband processing on the band-limited signal.
  • the demux portion has a predetermined frequency lower than the RF frequency.
  • N is an integer greater than or equal to 2
  • the N-pulled antenna input signals are held and output at the undersampling rate fs, and the quadrature demodulator shifts the phase of the carrier wave by lZN 'fs, and uses each carrier wave with shifted phases.
  • the digital quadrature demodulation process is applied to the data, and the interval average unit averages the results of each digital orthogonal demodulation and outputs the interval average value for each undersampling rate fs.
  • FIG. 1 is a block diagram of the radio receiver of the first embodiment.
  • the AD converter 11 performs AD conversion by undersampling the antenna input signal of the RF frequency fo at a predetermined sampling rate N'fs (fs is an undersampling rate larger than the baseband rate, N is an integer of 2 or more).
  • Demax 12 is composed of flip-flops FF1—FF1 connected in series.
  • the shift unit 12a shifts the N data output from the AD conversion in the flip-flops FF1-FF1 at the sampling rate N-fs, and the holding unit 12b
  • the digital quadrature demodulator 13 includes N quadrature demodulators 13a to 13N whose carrier phases are shifted by 1ZN ⁇ fs, and each quadrature demodulator outputs from the demultiplexer 12 using each carrier whose phase is shifted.
  • the N pieces of data are subjected to digital quadrature demodulation and output.
  • FIG. 2 is a configuration diagram of one quadrature demodulator 13a, which includes a cos memory 31, a sin memory 32, and two multipliers 33 and 34.
  • Each of the multipliers 33 and 34 demultiplexes the cos carrier wave and sin carrier discrete data COS (Q; -k) and sin (a * k) sequentially output from the memories 31 and 32 with the period lZN 'fs.
  • the in-phase component (Ich signal) and quadrature component (Qch signal) are output by multiplying the output data.
  • Other quadrature demodulation The power cos memory 31 and the sin memory 32 can be configured in the same manner.
  • Multipliers 33 and 34 multiply discrete data cos o; -k), sin (a, k) by the first output data of demath unit 12, and in-phase component (Ich signal), quadrature component (Qch signal) Is output.
  • Multipliers 33 and 34 multiply the second output data of demax section 1 2 by the discrete data COS (Q; -k), sin (a, k), and in-phase component (Ich signal), quadrature component (Qch signal) ) Is output.
  • the quadrature demodulator 13b performs digital quadrature demodulation on the second data output from the demux unit 12 using a carrier whose phase is shifted by 1ZN / fs from the carrier of the quadrature demodulator 13a, and outputs the second data.
  • Multipliers 33 and 34 multiply discrete data COS (Q; -k), sin (a -k) by the Nth output data of demux section 12 to in-phase component (Ich signal), quadrature component (Qch signal) ) Is output. That is, the quadrature demodulator 13N is connected to the quadrature demodulator 13N.
  • the Nth data output from the demux unit 12 is subjected to digital quadrature demodulation and output.
  • the Ich and Qch interval averaging units 14a and 14b calculate the interval average values of Ich data and Qch data output from the quadrature demodulator 13a-1 3N, respectively, for each undersampling rate fs.
  • the average value of the section is output to. It is also possible to calculate the interval average value by weighting the Ich data and Qch data output from the quadrature demodulator 13a-13N.
  • the Ich and Qch band limiting filters (roll-off filters) 15a and 15b composed of FIR filters limit the band of the output signal of the section average part and input it to the baseband processing part 16 for baseband processing.
  • the processing unit 16 is a base for demodulating and decoding the band-limited signal. Apply band processing.
  • 3.84 [MHz] is the baseband frequency (chip frequency).
  • the RF frequency f In the radio receiver of the present invention, the RF frequency f.
  • the wireless input signal is simply undersampled by the sampling rate N'fs.
  • the undersampling ratio at this time is 1 900 / 599.04 ⁇ 3 times, and the existing equipment has a sufficient track record, and the clock accuracy requirement is a practical value.
  • AD converters of 2 GHz class are currently being released.
  • digital processing unit high-speed operation of the 500 MHz class is only possible with flip-flops, and it can be realized because it operates at 600 MHz or higher with LVDS devices, etc. If there is enough, it has a proven track record and can be realized without problems.
  • the output data of AD variation ⁇ 11 is sequentially delayed by shifting in N flip-flops FF 1 to FF 1 at a clock frequency of N'fs, and each delayed N data is fs.
  • Each of the N data thus obtained is quadrature demodulated with sin and cos, each of which is sequentially applied with a constant phase offset, and the carrier is completely canceled to form a baseband data string for each N′fs.
  • Each data has an influence of N times the jitter to fs. If the jitter is white (Gaussian noise), it is averaged by the following addition and compressed to 1ZN. Jitter other than white is the force generated by fluctuations in the PLL, etc. Since these periods are sufficiently slow, the problem is not compensated for by the phase equalizer or searcher of the baseband processing unit 16 where there is no fluctuation and difference due to fading. Absent. Note that this jitter suppression effect is equivalent to that disclosed in US Pat. No. 6,317,071 B1.
  • ⁇ is a ⁇ function
  • ⁇ () indicates a sampling value
  • the digital quadrature demodulator 13 performs quadrature demodulation on each sequence using a cosine wave and a sine wave table whose phases are shifted by ⁇ 0 ZN'fs.
  • the orthogonal recovery of sequence n The adjustment output is expressed by the following formulas (4) and (5)
  • the interval averaging units 14a and 14b add all the sequences. In other words, as a result of the interval average for every lZfs time
  • root roll-off filters 15a and 15b perform a 2 ⁇
  • ⁇ (t) and Q '(t) are I (t) and Q (t), respectively, with a roll-off characteristic.
  • the digital demodulator is composed of a demux unit 12, a digital quadrature demodulation unit 13, and interval averaging units 14a and 14b.
  • the demux unit 12 holds N antenna input signals sampled at a sampling frequency N'fs (N is an integer of 2 or more) lower than the RF frequency and higher than the undersampling rate fs, and outputs them while holding the undersampling rate fs.
  • the quadrature demodulation unit 13 shifts the phase of the carrier wave by lZN'fs, performs digital quadrature demodulation processing on the output data of the N demux units using the carrier wave whose phase is shifted, and the interval averaging units 14a and 14b Each digital quadrature demodulation result is averaged and the interval average value for each undersampling rate fs is output.
  • the analog down converter can be omitted and the radio receiver can be downsized. Do not use an analog down converter. Therefore, according to the present invention, the software of the wireless processing unit can be realized. Furthermore, according to the present invention, a highly accurate orthogonal demodulation result can be obtained without requiring a highly accurate clock purity as in the prior art.
  • FIG. 3 is a configuration diagram of a radio receiver of the present invention that can be applied when the antenna input signal is a multicarrier signal.
  • each digital processing unit 21-1-21-N has almost the same configuration: (1) Demax unit 12-1-12-N, (2) Demodulator unit 13-1-13-N, (3) Average section 14a-l— 14a-N, 14b-l— 14b-N, (4) Bandwidth limiting filter (root roll-off filter) 15a- 1— 15a- N, 15b- 1— 15b- N, (5) Baseband processor 16-1-16-N is provided.
  • the digital processor 21-1 has the same configuration as that shown in FIG.
  • Each digital processing unit 21-1-21-N is different in that the digital quadrature demodulating unit 13-1-11-N generates and demodulates each carrier wave of frequency fo-fc.
  • the digital quadrature demodulator 13-1 includes N quadrature demodulators 13-la—13-1N in which the phase of the carrier wave having the frequency fo is shifted by lZN'fs. Using the shifted carrier waves, digital quadrature demodulation is performed on the N pieces of data output from the demux unit 12-1 and output.
  • the digital quadrature demodulator 13-N includes N quadrature demodulators 13-Na— 13-NN whose phase of the carrier wave of frequency fc is shifted by lZN'fs, and each quadrature demodulator is shifted in phase. Each of the received carriers is used for V and the digital quadrature demodulation is performed on the N pieces of data output from the demux unit 12-N.
  • the baseband processing units 16-1-16-N can be configured to be shared.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

　無線受信機において、ＡＤ変換器１１はアンテナ入力信号をサンプリングレートＮ・ｆsでＡＤ変換し、デマックス部１２はＮ個のＡＤ変換器出力をデマックスする。搬送波の位相を１／Ｎ・ｆsづつずらしたＮ個の直交復調器１３ａ～１３Ｎは、該位相がずれた搬送波を用いてＮ個のデマックス出力データに対してディジタル直交復調を施し、区間平均部は各ディジタル直交復調結果を平均してアンダーサンプリングレートｆs毎の区間平均値を出力し、帯域制限用フィルタは区間平均部の出力信号の帯域を制限してべースバンド処理部に入力する。                                                                         

Description

明 細 書
無線受信機およびディジタル復調方法
技術分野
[0001] 本発明は無線受信機およびそのディジタル復調方法に係わり、特に無線受信機を 小型化する為に、無線周波数信号を直接ディジタル復調するディジタル復調器を備 えた無線受信機及びディジタル復調方法に関する。
背景技術
[0002] マルチキャリア受信機に於いて装置の小型化を実現する為に、ダイレクト RF復調方 式やマルチキャリア一括復調方式等が提案されて 、る。図 4はダイレクト RF復調方式 のブロック図である。 AD変換器 101は RF周波数 foのアンテナ入力信号を該 RF周 波数と同等の周波数であるサンプリング周波数 fsでサンプリングして AD変換し、ディ ジタル復調部 102は sin搬送波（ = sin2 π fo X (kZfs) )及び cos搬送波（ = cos2 π fo X (kZfs))の離散データを周期 lZfsで順次発生し (k=0, 1, 2. . . )、これらをそ れぞれ AD変換出力信号に乗算して同相成分 (Ich信号)、直交成分 (Qch信号)を出 力する。 Ich, Qchのルートロールオフフィルタ 103, 104は Ich信号、 Qch信号の帯 域を制限すると共にそれぞれに所定の特性を付加してベースバンド処理部 105に入 力する。ベースバンド処理部 105は入力信号に復調、復号等の処理を施す。なお、 図 4は RF周波数 foの 1波のみに対応する構成である力 マルチキャリア fo— fnに対 応させるには、直交部 102—ベースバンド処理部 105をキャリアに対応して設け、 A D変換器 101の出力に並列に接続して構成する。
[0003] このダイレクト RF復調方式は、上述のように AD変換レートやディジタル部の処理速 度が RF周波数と同等となる。このため、デバイスの性能に制約され、 RF周波数が数 百 MHz以下のシステムまでが実現可能な対象であり、それ以上の無線受信機に採用 できない。例えば、ダイレクト RF復調方式を GHz帯の無線システムに適用する場合、 AD変^^の変換レートやディジタル直交復調部の動作速度も GHzクラスとする必 要があり、現状のデバイスでは、実現が困難である。なお、 AD変換器に関して、近年 GHzクラスのデバイスがリリースされている力 ASICや FPGA(Field Programmable Gate Array)などの LSIの動作速度は数百 MHz程度が一般であり、それ以上の無線 システムに適用できない。
そこで、 AD変換器によりデータをサンプリングする際、変調信号のベースバンドレ ートよりは大きいが、 RF周波数よりは小さい周波数のクロックによりアンダーサンプリ ングを行ってディジタル変換するアンダーサンプリング方式が考えられる。し力しなが ら、単純に低いクロック周波数によるアンダーサンプリングでは、サンプリングクロック のジッタの影響を RF周波数で受けるため、クロック純度が通常に比べ、（無線周波数 Zクロック周波数)倍の精度を必要とし、この方式も実現が困難である。
[0004] 一方、マルチキャリア一括復調方式は、アンテナ入力信号の RF周波数を中間周波 数にダウンコンバートしてから AD変換し、 AD変換出力に直交復調処理を施す方法 である。図 5はマルチキャリア一括復調方式の構成図であり、ミキサー 201は RF周波 数 fo— fcのアンテナ受信信号にローカル発振器 202から出力する周波数 (fo+fc) /2-f を混合して中間周波数信号を発生し、ローパスフィルタ 203は高周波成分を
IF
カットして AD変翻 204に入力する。 AD変翻 204はサンプリング周波数 f /nで
IF
中間周波信号をサンプリングしてディジタルに変換して、各キャリアに対応する受信 回路 205a— 205ηに入力する。受信回路 205a— 205mは直交復調部の搬送周波 数が異なるだけで同一の構成を有して 、る。
[0005] 受信回路 205aにおいて、ディジタル復調部 206aは sin搬送波（ = sin2 w fo X (k/ fs) )及び cos搬送波（ = cos2 π f o X (k/fs) )の離散データを周期 lZfs
で順次発生し (k = 0, 1, 2. . . )、これらを AD変換出力信号に乗算して同相成分 (Ic h信号)、直交成分（Qch信号）を出力する。 Ich, Qchのルートロールオフフィルタ 20 7a, 208aは Ich信号、 Qch信号の帯域を制限すると共にそれぞれに所定の特性を 付カ卩してベースバンド処理部 209aに入力する。ベースバンド処理部 209aは入力信 号に復調、復号等の処理を施す。
受信回路 205mにおいて、ディジタル復調部206111は3 搬送波（= 3 2兀 ;^ （k /fs) )及び cos搬送波（ = cos2 π f c X (k/fs) )の離散データを周期 lZfsで順次発 生して AD変換出力信号に乗算して同相成分 (Ich信号)、直交成分 (Qch信号)を出 力する。 Ich, Qchのルートロールオフフィルタ 207m, 208mは Ich信号、 Qch信号 の帯域を制限すると共にそれぞれに所定の特性を付加してベースバンド処理部 209 mに入力する。ベースバンド処理部 209mは入力信号に復調、復号等の処理を施す 。以上はマルチキャリアの場合である力 1波についてアンテナ入力信号の RF周波 数を中間周波数にダウンコンバートしてから AD変換し、 AD変換出力に直交復調処 理を施すディジタル受信機も提案されている (特許文献 1参照)。
[0006] 近年ソフトウェア無線が提案され、異なる無線システムを同一のハードウェアで実現 することが目標とされている。すなわち、ハードウェアを同じにして、ソフトウェアゃ設 定データを変えるだけで異なる無線システムに適用できるようにすることが目標とされ ている。し力し、図 5のマルチキャリア一括復調方式はアナログダウンコンバータ（201 , 202)を必要とし、受信可能な周波数帯域はローカル発振器 202から出力する局部 発振信号の発振周波数により決まる。このため、受信可能な周波数帯域が異なるシ ステムへの適用は、ローカル発振器 202の変更を必要としソフトウェア無線を実現で きない問題がある。
以上から本発明の目的は、アナログ部の削減、特にアナログダウンコンバータを使 用しないようにでき、かつ、ソフトウェアの無線ィ匕を実現できるようにすることである。 本発明の別の目的は、従来のように高い精度のクロック純度を必要としなくても、精 度の高 、直交復調結果が得られるようにすることである。
特許文献 1：特開平 8— 162990号公報
発明の開示
[0007] 上記課題は本発明によれば、アンテナ入力信号を直接 AD変換し、変換結果を用 いて直交復調及び帯域制限する無線受信機およびディジタル復調器により達成され る。本発明のディジタル復調器は、アンテナ入力信号周波数より低く所定のアンダー サンプリングレート fsより高いサンプリング周波数 N'fs (Nは 2以上の整数）でサンプリ ングされた N個のアンテナ入力信号を該アンダーサンプリングレート fsで保持して出 力するデマックス部、搬送波の位相を lZN'fsづっずらし、各位相をずらした搬送波 を用いて前記 N個の各データにディジタル直交復調処理を施すディジタル直交復調 部、 N個のディジタル直交復調結果を平均してアンダーサンプリングレート fs毎の区 間平均値を出力する区間平均部を備えている。 [0008] 本発明の無線受信機は、アンテナ入力信号を所定のサンプリングレート N'fsでサ ンプリングして AD変換する AD変換器、 N個の AD変換器出力をアンダーサンプリン グレート fsで保持して出力するデマックス部、搬送波の位相を lZN'fsづっずらし、 各位相をずらした搬送波を用いて前記 N個の各データにディジタル直交復調を施す ディジタル直交復調部、 N個のディジタル直交復調結果を平均してアンダーサンプリ ングレート fs毎の区間平均値を出力する区間平均部、区間平均部の出力信号の帯 域を制限する帯域制限フィルタ部、帯域制限フィルタ出力にベースバンド処理を施 すベースバンド処理部を備えて 、る。アンテナ入力信号がマルチキャリア信号の場 合、本発明の無線受信機は、マルチキャリアの各キャリア毎に、ディジタル直交復調 部、区間平均部、帯域制限フィルタ部を少なくとも備え、一括してマルチキャリアの各 キャリアで送られてくる信号を復調して処理
する。
[0009] 上記課題は本発明によれば、アンテナ入力信号を直接 AD変換し、変換結果を用 いて直交復調及び帯域制限する無線受信機の受信方法及びディジタル復調方法に より達成される。本発明のディジタル復調方法は、アンテナ入力信号周波数より低く アンダーサンプリングレート fsより高いサンプリング周波数 N'fs (Nは 2以上の整数）で サンプリングされた N個のアンテナ入力信号を該アンダーサンプリングレート fsで保 存するステップ、搬送波の位相を lZN'fsづっずらし、各位相をずらした搬送波を用 V、て前記 N個の各データに対してそれぞれディジタル直交復調を施すステップ、各 ディジタル直交復調結果を平均してアンダーサンプリングレート fs毎の区間平均値を 出力するステップを有して 、る。
本発明の受信方法は、アンテナ入力信号を所定のサンプリングレート N'fsでサン プルして AD変換するステップ、 N個の AD変換器出力をサンプリングレート N · f sでシ フトすると共にアンダーサンプリングレート fsで保存するステップ、搬送波の位相を 1 ZN'fsづっずらし、各位相をずらした搬送波を用いて前記 N個の各データに対して それぞれディジタル直交復調を施すステップ、各ディジタル直交復調結果を平均し てアンダーサンプリングレート fs毎の区間平均値を出力するステップ、区間平均部の 出力信号の帯域を制限するステップ、該帯域制限された信号にベースバンド処理を 施すステップを有して!ヽる。
本発明によれば、アナログ部の削減、特にアナログダウンコンバータを使用しないよ うにでき、無線受信機の小型化が可能になった。また、アナログダウンコンバータを使 用しないようにできるため、本発明によれば、無線処理部のソフトィ匕が可能となった。 また、本発明によれば、従来のように高い精度のクロック純度を必要としなくても、精 度の高 、直交復調結果を得をことができる。
図面の簡単な説明
[0010] [図 1]本発明の無線受信機のブロック図である。
[図 2]直交復調器の構成図である。
[図 3]アンテナ入力信号がマルチキャリア信号の場合に適用できる本発明の無線受 信機の構成図である。
[図 4]ダイレクト RF復調方式のブロック図である。
[図 5]マルチキャリア一括復調方式の構成図である。
発明を実施するための最良の形態
[0011] (1)本発明の概略
本発明の無線受信機において、 AD変換器はアンテナ入力信号を所定のサンプリ ングレート N'fs (fsはベースバンドレートより大きなアンダーサンプリングレート）でサン プルして AD変換し、デマックス部は N個の AD変^^出力をサンプリングレート N · f s でシフトすると共にアンダーサンプリングレート fsで保存する。ディジタル直交復調部 は、搬送波の位相が lZN'fsづっずれた N個の直交復調器を備え、各直交復調器 は該位相がずれた搬送波をそれぞれ用いて前記 N個の各データに対してディジタル 直交復調を施し、区間平均部は各ディジタル直交復調結果を平均してアンダーサン プリングレート fs毎の区間平均値を出力する。帯域制限用フィルタ (口ールオフフィル タ)は区間平均部の出力信号の帯域を制限してベースバンド処理部に入力し、ベー スバンド処理部は帯域制限された信号にベースバンド処理を施す。
本発明のディジタル復調器において、デマックス部は、 RF周波数より低く所定のァ ン
ダーサンプリングレート fsより高いサンプリング周波数 N'fs (Nは 2以上の整数）でサン プリングされた N個のアンテナ入力信号を該アンダーサンプリングレート fsで保持して 出力し、直交復調部は搬送波の位相を lZN 'fsづっずらし、各位相をずらした搬送 波を用いて N個の各データにディジタル直交復調処理を施し、区間平均部は各ディ ジタル直交復調結果を平均してアンダーサンプリングレート fs毎の区間平均値を出 力する。
[0012] (2)第 1実施例
(A)無線受信機の構成
図 1は第 1実施例の無線受信機のブロック図である。 AD変換器 11は RF周波数 fo のアンテナ入力信号を所定のサンプリングレート N'fs (fsはベースバンドレートより大 きなアンダーサンプリングレート、 Nは 2以上の整数）でアンダーサンプリングして AD 変換する。デマックス部 12は、直列接続されたフリップフロップ FF1— FF1 で構成
1 N されたシフト部 12aと、フリップフロップ FF2— FF2で構成された保持部 12bを備え
1 N
ている。シフト部 12aは AD変 から出力する N個のデータをサンプリングレート N -fsでフリップフロップ FF1— FF1 内をシフトすると共に、保持部 12bはアンダーサ
1 N
ンプリングレート fsでフリップフロップ FF1— FF1の内容をフリップフロップ FF2— F
1 N 1
F2に保存して出力する。
N
ディジタル直交復調部 13は、搬送波の位相が 1ZN · fsづっずれた N個の直交復 調器 13a— 13Nを備え、各直交復調器は該位相がずれた搬送波をそれぞれ用いて デマックス部 12から出力される前記 N個の各データに対してディジタル直交復調を 施して出力する。
[0013] 図 2は 1つの直交復調器 13aの構成図であり、 cosメモリ 31、 sinメモリ 32、 2つの乗 算器 33, 34を有している。 cosメモリ 31は、 cos搬送波（ = cos2 π fo)を lZN 'fsの周 期でサンプリングした離散データ（ = cos( a .k) ) k=0, 1 , 2. . . )を記憶する。ただ し、 α = 2 π ίοΖΝ ·ίδである。また、 3 メモリ32は3 搬送波（= 3 2兀 ）を1/?^ 3 の周期でサンプリングした離散データ（= 3 ( 0； ), k = 0, 1, 2. . . )を記憶する。 乗算器 33, 34はそれぞれ、周期 lZN 'fsで順次メモリ 31, 32から出力される cos搬 送波及び sin搬送波の離散データ COS( Q; -k), sin( a *k)をデマックス部 12の出力デー タに乗算して同相成分 (Ich信号)、直交成分 (Qch信号)を出力する。他の直交復調 器も同様に構成できる力 cosメモリ 31と sinメモリ 32を共用するように構成することもで きる。
[0014] 以上より直交復調器 13aは k=0のアドレス力も始めて、以後周期 lZN'fs毎に kを インクリメントして離散データ C0S( Q; 'k) , sh a .k)をメモリ 31, 32から読み出して乗 算器 33, 34に入力する。乗算器 33, 34は離散データ cos o; -k), sin( a，k)をデマツ タス部 12の第 1番目の出力データに乗算して同相成分 (Ich信号)、直交成分 (Qch 信号)を出力する。
直交復調器 13bは k= lのアドレス力も始めて、以後周期 lZN'fs毎に kをインクリ メントして離散データ cos( Q; 'k) , sh a 'k)をメモリ 31, 32から読み出して乗算器 33 , 34に入力する。乗算器 33, 34は離散データ COS( Q; -k), sin( a，k)をデマックス部 1 2の第 2番目の出力データに乗算して同相成分 (Ich信号)、直交成分 (Qch信号)を 出力する。すなわち、直交復調器 13bは直交復調器 13aの搬送波から位相が 1ZN •fsずれた搬送波を用いてデマックス部 12から出力される第 2番目のデータに対して ディジタル直交復調を施して出力する。
以下同様に、直交復調器 13Nは k=N— 1のアドレス力も始めて、以後周期 lZN'fs 毎に kをインクリメントして離散データ cos( o; 'k)， sin( a .k)をメモリ 31, 32から読み 出して乗算器 33, 34に入力する。乗算器 33, 34は離散データ COS( Q; -k), sin( a -k) をデマックス部 12の第 N番目の出力データに乗算して同相成分 (Ich信号)、直交成 分 (Qch信号)を出力する。すなわち、直交復調器 13Nは直交復調器 13
aの搬送波から位相が (N— 1 ) ZN · fsずれた搬送波を用いてデマックス部 12から出 力される第 N番目のデータに対してディジタル直交復調を施して出力する。
[0015] 図 1に戻って、 Ich, Qchの区間平均部 14a, 14bはそれぞれ、直交復調器 13a— 1 3Nから出力する Ichデータ、 Qchデータの区間平均値を計算し、アンダーサンプリン グレート fs毎に該区間平均値を出力する。なお、直交復調器 13a— 13Nから出力す る Ichデータ、 Qchデータに重み付けを行なって区間平均値を計算することもできる。 ついで、 FIRフィルタで構成された Ich, Qchの帯域制限用フィルタ (ロールオフフィル タ) 15a, 15bは、区間平均部の出力信号の帯域を制限してベースバンド処理部 16 に入力し、ベースバンド処理部 16は帯域制限された信号に復調、復号などのベース バンド処理を施す。
[0016] (B)数値例
以下は、本発明の 2GHz帯受信機における各周波数 fo, fs及び Nの数値例であり、 fo= 1900 [MHz]
fs = 2 X 3. 84 [MHz] = 7. 68 [MHz]
N= 78
N-fs = 599. 04 [MHz]
である。上式において、 3. 84 [MHz]はベースバンド周波数 (チップ周波数)である。 本発明の無線受信機において、 RF周波数 f。の無線入力信号は、サンプリングレー ト N'fsによって単純にアンダーサンプルされる。このときのアンダーサンプル比は、 1 900/599. 04^ 3倍となり、既存の装置で充分実績が有り、クロック精度の要求は 実現的な値である。
動作周波数に対する、デバイスの実現性に関しては、 AD変換器は現状 2GHz級の ものがリリースされている。また、ディジタル処理部に関して、 500MHz級の高速動作 はフリップフロップのみであり、 LVDSデバイス等にて 600MHz以上で動作しているこ とから実現が可能であり、 FFの後段に関しては、現状 100MHz程度であれば充分 実績があり、問題無く実現できる。
[0017] AD変^^ 11の出力データは、 N'fsのクロック周波数で N個のフリップフロップ FF 1一 FF1内をシフトして逐次遅延され、それぞれの遅延された N個のデータは fsのク
1 N
ロック周波数で FF2— FF2に保持されてパラレルデータへデマックスされる。デマツ
1 N
タスされた N個のデータは、それぞれ、順次一定の位相オフセットをかけた sin, cosで 直交復調され、キャリアは完全にキャンセルされ、 N'fs毎のベースバンドデータ列に なる。各データは、 fsに対し N倍のジッタの影響を持っている力 ジッタが白色 (ガウス 分布雑音)であるならば、次の加算により平均化され、 1ZNに圧縮される。白色以外 のジッタは、 PLL等の揺らぎにより発生する力 これらの周期は充分遅い為、フエ一 ジングによる変動と差分が無ぐベースバンド処理部 16の位相等価器やサーチャー により補償されるため問題はない。なお、このジッタの抑圧効果は、 US 6,317,071 B1 に開示されているのと同等の効果が得られる。 [0018] 又、直交復調器 13a— 13Nの cosメモリや sinメモリの値、および FIR構成のロールォ フフィルタの係数値をそれぞれダウンロードにより変更するように構成すれば、ハード 変更無しに、受信周波数、即ちシステムの変更が可能になり、ソフト無線を実現でき る。
[0019] (C)実施例の数式による動作原理
以下に実施例 1の動作原理を数式により説明する。
アンテナ入力の時間波形を
[数 1]
/( = I(t) cos ω0ί - Q(t) sin 0t ( 1) とおくと、 AD変 l lの出力 f (t)は、
AD
[数 2]
Figure imgf000011_0001
となる。なお、 δは δ関数であり、 δ ( )はサンプリング値を示している。
これを、デマックス部 12で Ν個の系列にアンダーサンプリングすると、 η番目の系列 の時間波形 g (t)は
[数 3]
！ Nk
(り = / 2
Figure imgf000011_0002
となる。
[0021] ディジタル直交復調部 13は、各系列に対し、それぞれ位相を ω 0 ZN'fsづっずらし た余弦波及び正弦波テーブルを用いて直交復調を施す。この結果、系列 nの直交復 調出力は、以下の (4)、（5)式
[数 4]
Nk + n
, ( ) = g„(i)cosoy
Figure imgf000012_0001
(4)
[数 5]
Nk + n
Figure imgf000012_0002
(5) で与えられる。
この結果に対し、区間平均部 14a, 14bは全系列を加算する。すなわち、 lZfs時 間毎の区間平均の結果として
[数 6]
Figure imgf000012_0003
(6)
[数 7]
Figure imgf000013_0001
Nk + n Nk + n Nk + n \ Nk -
Q sin 2ω. ∞s2o>, t——
Nf「
(7) を出力する。
[0023] 最後に、ルートロールオフフィルタ 15a, 15bは帯域制限処理により、 2 ωの高周波
0
成分をカットし、次式
[数 8]
Figure imgf000013_0002
[数 9]
Figure imgf000013_0003
に示すデータを出力する。ただし、 ΐ (t)及び Q' (t)はそれぞれ、 I(t)及び Q(t)にル 一トロールオフ特性がかけられたものである。
[0024] (D)ディジタル復調器
ディジタル復調器を、デマックス部 12、ディジタル直交復調部 13、区間平均部 14a , 14bで構成する。デマックス部 12は、 RF周波数より低くアンダーサンプリングレート fsより高いサンプリング周波数 N'fs (Nは 2以上の整数）でサンプリングされた N個のァ ンテナ入力信号を該アンダーサンプリングレート fsで保持して出力し、直交復調部 13 は搬送波の位相を lZN'fsづっずらし、各位相をずらした搬送波を用いて N個のデ マックス部の出力データにディジタル直交復調処理を施し、区間平均部 14a, 14bは 各ディジタル直交復調結果を平均してアンダーサンプリングレート fs毎の区間平均値 を出力する。
以上から、図 1の実施例によれば、アナログダウンコンバータを使用しないようにでき 、無線受信機の小型化が可能になった。また、アナログダウンコンバータを使用しな いようにできるため、本発明によれば、無線処理部のソフトィ匕が実現できる。また、本 発明によれば、従来のように高い精度のクロック純度を必要としなくても、精度の高い 直交復調結果を得ることができる。
(3)第 2実施例
図 3はアンテナ入力信号がマルチキャリア信号の場合に適用できる本発明の無線 受信機の構成図である。
アンテナ入力信号が周波数 fo— fcのマルチキャリア信号の場合、無線受信機はキ ャリア毎に、 AD変翻 11に接続されたディジタル処理部 21- 1— 21- Nを備えている。 各ディジタル処理部 21-1— 21-Nはほぼ同一の構成を備え、（1)デマックス部 12-1— 12-N、（2)復調部 13-1— 13-N、（3)区間平均部 14a-l— 14a-N, 14b-l— 14b-N、（4)帯 域制限フィルタ部 (ルートロールオフフィルタ) 15a- 1— 15a- N, 15b- 1— 15b- N、（5)ベ ースバンド処理部 16-1— 16-Nを備えている。ディジタル処理部 21-1は、符号が異な るが図 1の構成と全く同じである。
各ディジタル処理部 21-1— 21-Nにお 、て異なる点は、ディジタル直交復調部 13-1 一 13-Nがそれぞれ周波数 fo— fcの搬送波を発生して復調して ヽる点である。すなわ ち、ディジタル直交復調部 13-1は、周波数 foの搬送波の位相が lZN'fsづっずれた N個の直交復調器 13-la— 13-1Nを備え、各直交復調器は該位相がずれた搬送波 をそれぞれ用いてデマックス部 12-1から出力される N個のデータに対してディジタル 直交復調を施して出力する。また、ディジタル直交復調部 13-Nは、周波数 fcの搬送 波の位相が lZN'fsづっずれた N個の直交復調器 13- Na— 13- NNを備え、各直交 復調器は該位相がずれた搬送波をそれぞれ用 Vヽてデマックス部 12-Nから出力され る N個のデータに対してディジタル直交復調を施して出力する。
力かる第 2実施例によれば、 AD変換器 11までのアナログ部は 1つで、複数のキヤリ ァが受信可能となる。また、一括してマルチキャリアの各キャリアで送られてくる信号 を復調して処理することができる。なお、図 3において、ベースバンド処理部 16—1— 16-Nは共用構成とすることができる。

Claims

請求の範囲
[1] 無線受信機のディジタル復調器にぉ 、て、
アンテナ入力信号周波数より低く所定のアンダーサンプリングレート fsより高いサン プリング周波数 N'fs (Nは 2以上の整数)でサンプリングされた N個のアンテナ入力信 号を該アンダーサンプリングレート fsで保持して出力するデマックス部、
搬送波の位相を lZN'fsづっずらし、各位相をずらした搬送波を用いて前記 N個 の各データにディジタル直交復調処理を施すディジタル直交復調部、
N個のディジタル直交復調結果を平均してアンダーサンプリングレート fs毎の区間 平均値を出力する区間平均部、
を備えたことを特徴とするディジタル復調器。
[2] 前記デマックス部は、前記 N個のアンテナ入力信号をサンプリングレート N'fsでシ フトするシフト部、
シフトされた N個のデータをアンダーサンプリングレート fsで保持して出力する保持 部、
を備えたことを特徴とする請求項 1記載のディジタル復調器。
[3] 前記ディジタル直交復調部は、
sin搬送波及び cos搬送波を周期 1ZN · fsでサンプルした時の値をそれぞれ保持す るメモリ、
N個の各入力データ毎に、 lZN'fsづっ読出し位相を順次ずらして前記メモリから 各搬送波データを読み出し、該各搬送波データを入力データに乗算して直交復調 信号を出力する N個の乗算部、
を備えたことを特徴とする請求項 1記載のディジタル復調器。
[4] 無線受信機のディジタル復調方法にお!、て、
アンテナ入力信号周波数より低く所定のアンダーサンプリングレート fsより高いサン プリング周波数 N'fs (Nは 2以上の整数)でサンプリングされた N個のアンテナ入力信 号を該アンダーサンプリングレート fsで保存し、
搬送波の位相を lZN'fsづっずらし、各位相をずらした搬送波を用いて前記 N個 の各データに対してそれぞれディジタル直交復調を施し、 各ディジタル直交復調結果を平均してアンダーサンプリングレート fs毎の区間平均 値を出力する、
ことを特徴とするディジタル復調方法。
[5] アンテナ入力信号を直接 AD変換し、変換結果を用いて直交復調及び帯域制限す る無線受信機において、
アンテナ入力信号を所定のサンプリングレート N'fsでサンプリングして AD変換する AD変 、
N個の AD変^ ^出力をアンダーサンプリングレート fsで保持して出力するデマック ス部、
搬送波の位相を lZN'fsづっずらし、各位相をずらした搬送波を用いて前記 N個 の各データにディジタル直交復調を施すディジタル直交復調部、
N個のディジタル直交復調結果を平均してアンダーサンプリングレート fs毎の区間 平均値を出力する区間平均部、
区間平均部の出力信号の帯域を制限する帯域制限フィルタ部、
帯域制限フィルタ出力にベースバンド処理を施すベースバンド処理部、 を備えることを特徴とする無線受信機。
[6] 前記デマックス部は、サンプリングレート N'fsで前記 AD変換器出力をシフトするシ フト部、
シフトされた N個のデータをアンダーサンプリングレート fsで保持して出力する保持 部、
を備えたことを特徴とする請求項 5記載の無線受信機。
[7] 前記ディジタル直交復調部は、
sin搬送波及び cos搬送波を周期 1ZN · fsでサンプルした時の値をそれぞれ保持す るメモリ、
N個の各入力データ毎に、 lZN'fsづっ読出し位相を順次ずらして前記メモリから 各搬送波データを読み出し、該各搬送波データを入力データに乗算して直交復調 信号を出力する N個の乗算部、
を備えたことを特徴とする請求項 5記載の無線受信機。
[8] 前記アンテナ入力信号がマルチキャリア信号の場合、マルチキャリアの各キャリア 毎に、
ディジタル直交復調部、区間平均部、帯域制限フィルタ部を少なくともを設け、 一括してマルチキャリアの各キャリアで送られてくる信号を復調して処理することを 特徴とする請求項 5記載の無線受信機。
[9] 無線受信機の受信方法において、
アンテナ入力信号を所定のサンプリングレート N'fsでサンプルして AD変換し、
N個の AD変換器出力をサンプリングレート N'fsでシフトすると共にアンダーサンプ リングレート fsで保存し、
搬送波の位相を lZN'fsづっずらし、各位相をずらした搬送波を用いて前記 N個 の各データに対してそれぞれディジタル直交復調を施し、
各ディジタル直交復調結果を平均してアンダーサンプリングレート fs毎の区間平均 値を出力し、
区間平均部の出力信号の帯域を制限し、
該帯域制限された信号にベースバンド処理を施すこと、
を特徴とする無線受信機の受信方法。
PCT/JP2004/013921 2004-09-24 2004-09-24 無線受信機およびディジタル復調方法 WO2006033151A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006536283A JP4382095B2 (ja) 2004-09-24 2004-09-24 無線受信機およびディジタル復調方法
PCT/JP2004/013921 WO2006033151A1 (ja) 2004-09-24 2004-09-24 無線受信機およびディジタル復調方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/013921 WO2006033151A1 (ja) 2004-09-24 2004-09-24 無線受信機およびディジタル復調方法

Publications (1)

Publication Number Publication Date
WO2006033151A1 true WO2006033151A1 (ja) 2006-03-30

Family

ID=36089918

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/013921 WO2006033151A1 (ja) 2004-09-24 2004-09-24 無線受信機およびディジタル復調方法

Country Status (2)

Country Link
JP (1) JP4382095B2 (ja)
WO (1) WO2006033151A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7877024B2 (en) 2009-04-16 2011-01-25 Kabushiki Kaisha Toshiba Infrared signal decode circuit and infrared signal decode method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162990A (ja) * 1994-12-09 1996-06-21 Japan Radio Co Ltd ディジタル受信機
JP2000022535A (ja) * 1998-06-30 2000-01-21 Nec Corp データサンプリング方法及び装置
JP2000307531A (ja) * 1999-04-15 2000-11-02 Nec Corp 周波数偏移復調回路
JP2002354056A (ja) * 2001-05-25 2002-12-06 Toyota Central Res & Dev Lab Inc 受信装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162990A (ja) * 1994-12-09 1996-06-21 Japan Radio Co Ltd ディジタル受信機
JP2000022535A (ja) * 1998-06-30 2000-01-21 Nec Corp データサンプリング方法及び装置
JP2000307531A (ja) * 1999-04-15 2000-11-02 Nec Corp 周波数偏移復調回路
JP2002354056A (ja) * 2001-05-25 2002-12-06 Toyota Central Res & Dev Lab Inc 受信装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7877024B2 (en) 2009-04-16 2011-01-25 Kabushiki Kaisha Toshiba Infrared signal decode circuit and infrared signal decode method

Also Published As

Publication number Publication date
JP4382095B2 (ja) 2009-12-09
JPWO2006033151A1 (ja) 2008-05-15

Similar Documents

Publication Publication Date Title
US5172070A (en) Apparatus for digitally demodulating a narrow band modulated signal
US8315338B2 (en) Orthogonality detector, and quadrature demodulator and sampling quadrature demodulator using detector thereof
JP4842942B2 (ja) 無線受信装置
JP4652546B2 (ja) 受信機
JPH09200285A (ja) 受信無線周波の改良型サンプリング・システム
JPH0888577A (ja) 周波数変換機能を有するａ／ｄ変換装置およびこれを用いた無線機
EP1388942B1 (en) Conversion circuit, tuner and demodulator
US8543074B1 (en) Frequency agile digital radio receiver
CN101151810B (zh) 低中频接收机及其采样方法
EP1693954B1 (en) Demodulation circuit for use in receiver using IF sampling scheme
CN111683028B (zh) 一种数字等报幅cw信号解调方法
JP4501679B2 (ja) アンダーサンプリングにおけるサンプリング周波数決定方法及びプログラム
WO2006033151A1 (ja) 無線受信機およびディジタル復調方法
JP4843347B2 (ja) 受信システム
JP2010130185A (ja) サンプリングレート変換回路
US7277501B2 (en) Data receiving device
JP4214635B2 (ja) ディジタル無線装置
JP4463063B2 (ja) 復調回路及び復調方法
JP2003298356A (ja) 広帯域減衰可能なイメージリジェクションミキサ
JP2002271431A (ja) 低域通過フィルタ
WO2009066945A2 (en) Apparatus and method for down-converting frequency in wireless communication system
EP2904702B1 (en) Method and apparatus for quadrature mixer circuits
US7885357B1 (en) Apparatus for signal detection to enhance performance of a receiver and method therefor
Xiao et al. Improved implementation of costas loop for dqpsk receivers using fpga
JP4211923B2 (ja) Ｆｓｋ復調回路及び受信回路

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006536283

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase
点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载