+

WO2002000969A1 - Method for producing silicon wafer and epitaxial wafer, and epitaxial wafer - Google Patents

Method for producing silicon wafer and epitaxial wafer, and epitaxial wafer Download PDF

Info

Publication number
WO2002000969A1
WO2002000969A1 PCT/JP2001/005360 JP0105360W WO0200969A1 WO 2002000969 A1 WO2002000969 A1 WO 2002000969A1 JP 0105360 W JP0105360 W JP 0105360W WO 0200969 A1 WO0200969 A1 WO 0200969A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
silicon
single crystal
epitaxy
nitrogen
Prior art date
Application number
PCT/JP2001/005360
Other languages
French (fr)
Japanese (ja)
Inventor
Makoto Iida
Yoshinori Hayamizu
Akihiro Kimura
Original Assignee
Shin-Etsu Handotai Co., Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co., Ltd filed Critical Shin-Etsu Handotai Co., Ltd
Priority to JP2002506275A priority Critical patent/JP4102988B2/en
Publication of WO2002000969A1 publication Critical patent/WO2002000969A1/en

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)

Definitions

  • CZ method Czochralski method
  • the nitrogen concentration must be 1 ⁇ 10 14 / cm 3 or less to suppress the generation of epi defects and heat treatment at 800 ° C for 4 hours and at 100 ° C for 16 hours after epitaxial growth
  • the VG during single crystal growth is set to a sufficiently high value so that the BMD generated at the same time becomes a predetermined density
  • the BMD for generating the BMD density that can obtain a sufficient gettering effect in the device process It turned out that a nucleus could be obtained.
  • the V / G variation can be in the range of ⁇ 0.015 mm 2 / K ⁇ min in the radial direction of the silicon single crystal to be grown.
  • an epitaxy wafer having an extremely high IG capability and having an epi layer free of epi defects produced by the production method.
  • Ru can and child to the nitrogen concentration in the silicon Konueha and 1 XI 0 13 ⁇ 1 XI 0 14 pieces / cm 3.
  • a silicon wafer having a dislocation loop density of 20 cm 2 or less on the surface of the silicon wafer serving as a substrate is provided. Since an epitaxy wafer having a layer formed thereon is provided, an epitaxy wafer with few epi defects can be reliably obtained.
  • an annular solid-liquid interface heat insulator 8 is provided on the periphery of the solid-liquid interface of the crystal, Upper surrounding insulation 9 is arranged.
  • the solid-liquid interface insulation 8 has a gap 10 to 5 cm between its lower end and the surface of the silicon melt 2. Is installed.
  • the upper surrounding insulation 9 may not be used depending on the conditions.
  • a cylindrical cooling device 36 for spraying a cooling gas or cooling the single crystal by blocking radiant heat may be provided.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

A method of producing a silicon wafer from a silicon single crystal being grown by the CZ method and doped with nitrogen, characterized in that nitrogen is doped in a concentration of 1 X 1014 pieces/cm3 or less, and, in growing the silicon single crystal, the ratio (V/G) of a pulling rate (V) to a solid-liquid interface temperature gradient (G) is adjusted so as to provide a prescribed density of BMD generated after the formation of an epitaxial layer on the silicon wafer produced; a method for producing an epitaxial wafer comprising forming an epitaxial layer on a silicon wafer produced by the method; and an epitaxial wafer produced by this method. Those methods can be employed for producing a substrate for an epitaxial wafer which is suppressed in the generation of crystal defects during epitaxial growth on a silicon single crystal wafer doped with nitrogen having been grown by the CZ method and also has excellent IG capability, and for producing an epitaxial wafer using the substrate.

Description

明 細 書 シリ コンゥエーハおよぴェピタキシャルゥエーハの製造方法な らぴ にェピタキシ レゥ  Detailed Description Manufacturing methods for silicon wafers and epitaxial wafers
技術分野 Technical field
本発明は、 ェピタキシャル層の結晶欠陥が極めて少な く 、 かつ、 ゲッ タ リ ング効果を有するェピタキシャルゥ ハおよびその基板と しての シリ コンゥ ハの製造方法、 な らびにそのよ う な特性を有するェピタ キシャルゥ エーハに関する。 背景技術  The present invention relates to a method for manufacturing an epitaxial wafer having extremely few crystal defects in an epitaxial layer and having a gettering effect, a silicon wafer as a substrate thereof, and such characteristics. Regarding Epitaxial X-Aha. Background art
チヨ ク ラルスキー法 ( C Z法) によ り 引上げられた C Z シ リ コ ン単結 晶中に存在するグロ一ンイ ン欠陥 (G r o w n — i n欠陥) は、 ゥエー ハの酸化膜耐圧特性を劣化させたり、 デバイス作製工程においてァイ ソ レーシ ョ ン不良を引き起こすこ となどが良く知られてお り 、 これらを回 避するために様々な方法が提案されている。  Grown-in defects present in CZ silicon single crystals pulled up by the Czochralski method (CZ method) degrade the oxide withstand voltage characteristics of wafers. It is well known that it causes an isolation failure in a device fabrication process, and various methods have been proposed to avoid these.
例えば、 C Z法によ り 単結晶を引上げ中にグローンィ ン欠陥を低減さ せる方法や、 ゥエーハに水素やアルゴン雰囲気中で高温ァニールを施し て表面の欠陥を消去させる方法、 あるいはェピタキシャル層を成長させ たェピタキシャルゥ ハを用いる方法などである。  For example, a method to reduce the growth defects during single crystal pulling by CZ method, a method to remove surface defects by subjecting the wafer to high-temperature annealing in an atmosphere of hydrogen or argon, or a method of growing an epitaxial layer For example, there is a method using an epitaxy.
そして、 近年の半導体素子の高集積化に伴い、 半導体中の結晶欠陥、 特に表面おょぴ表面近傍の結晶欠陥の低減が重要になってきている。 こ のため、 上記ゥ ハ表面に結晶性に優れたェピタキシャル層を形成し たェピタキシャルゥエーハの需要は年々高まっている。  With the recent increase in the degree of integration of semiconductor devices, it has become important to reduce crystal defects in semiconductors, particularly near or near the surface. For this reason, the demand for epitaxy wafers having an epitaxy layer having excellent crystallinity on the surface of the wafers has been increasing year by year.
と ころで、 ェピタキシャルゥ ハを用いてデバイスを作製する場合、 ェピタキシャル成長のほかに各種熱処理工程が行われるのが通常である これらの工程中に重金属不純物等の汚染がある とデパイ ス特性が著しく 劣化してしま う ので、 このよ う な汚染物等はェピタキシャル層から極力 排除しなければならない。 従って、 ェピタキシャル成長用の基板と して は、 ゲッタ リ ング効果の高い基板が要求される。 However, when a device is manufactured using an epitaxial wafer, various heat treatment steps are usually performed in addition to the epitaxial growth. Such contaminants are removed from the epitaxy layer as much as possible because Must be eliminated. Therefore, a substrate having a high gettering effect is required as a substrate for epitaxial growth.
ゲッタ リ ングには、 ェクス ト リ ンシックゲッタ リ ング ( E G ) とイ ン ト リ ンシックゲッタ リ ング ( I G ) とがある。 代表的な E G手法と して は、 基板の裏面にポリ シ リ コ ン膜を堆積するポリ バックシール (登録商 標) や、 裏面に機械的なダメージを与える手法があるが、 これらの手法 は、 発塵等の問題点を有するだけでなく 、 特別な工程が必要となるので コス ト面で非常に不利であった。  There are two types of gettering, extrinsic gettering (EG) and intrinsic gettering (IG). Typical EG methods include a poly back seal (registered trademark) in which a polysilicon film is deposited on the back surface of the substrate, and a method that mechanically damages the back surface. In addition to problems such as dust generation and the like, a special process is required, which is very disadvantageous in cost.
一方、 I Gは酸素を含む C Z法シ リ コ ンゥエーハに熱処理を行う こ と によ り ゲッタ リ ングサイ ト となる酸素析出物を基板のバルク中に発生さ せる ものである。 し力 し、 ェピタ キシャルゥエーハの場合、 基板に元々 存在している酸素析出核が、 高温でのェピタキシャル成長中に消滅して しまい、 その後のデバイス熱処理で酸素析出物が形成 · 成長しにく いた めにゲッタ リ ング能力が不十分となる という問題があった。  On the other hand, IG generates oxygen precipitates that become gettering sites in the bulk of the substrate by performing a heat treatment on a CZ method silicon wafer containing oxygen. In the case of epitaxy wafers, oxygen precipitate nuclei originally present on the substrate disappeared during epitaxy growth at high temperature, and oxygen precipitates were difficult to form and grow during subsequent device heat treatment. Therefore, there was a problem that gettering ability became insufficient.
そこで、 従来のェピタキシャルゥエ ーハの製造においては、 ボロンを 高濃度に含有した基板 ( p + 基板) がゲッタ リ ング効果を有するこ と を 利用 し、 p + 基板上に低ボロ ン濃度 ( p ) のェピタキシャル層を形成 した: — / p + ェピタキシャルゥエ ーハが用いられるこ とが多かった。 しかしながら、 p + 基板にェピタキシャル成長を行う とェピタキシャル 成長中に高濃度に ドープされたボロンが基板から気化してェピタキシャ ル層に取り 込まれるオー ト ドーピングや、 ボロ ンが基板表面からェピタ キシャル層内に固相外方拡散によって取り込まれる とい う問題があった c また、 最近では、 C M O Sデバイス用 と して p - 基板を用いたェピタキ シャルゥエ ーハの需要が高まっており 、 ゲッタ リ ング能力不足が問題と なっている。 Therefore, in the production of conventional epitaxial wafers, a substrate containing a high concentration of boron (p + substrate) has a gettering effect, and a low boron concentration is formed on the p + substrate. Epitaxial layers of (p) were formed: — / p + epitaxy wafers were often used. However, when epitaxial growth is performed on ap + substrate, highly doped boron evaporates from the substrate during epitaxy growth and is incorporated into the epitaxial layer. c also a problem that will leave taken up by solid phase outward diffusion into the layer, more recently, p as a for CMOS devices - has been increasing demand for Epitaki Sharuue Doha using the substrate, the getter-rings capability Shortage is a problem.
さ らに、 ごく最近では、 C Z ゥエ ーハ表面近傍のグローンイ ン欠陥を 低減したゥエ ーハを得る手法と して、 高温ァニール時の欠陥の消滅し易 さを向上させるため、 結晶に窒素を ドープし、 グローンイ ンボイ ド欠陥 のサイズを小さ くする こ とによ り 、 よ り深く までァニールによ り欠陥を 消滅させる技術や、 ェピタキシャルゥエーハにおいて、 窒素を ドープし た結晶を基板と して用いるこ とによ り 、 デバイ ス熱処理中における酸素 析出物の形成を促進し、 B M D ( B u l k M i c r o D e f e c t ) を増加させて I G能力を高めたェピタキシャルゥェ一ハを製造する技術 等、 窒素 ドープした結晶の特性を生かした有効利用が盛んに行われてき ている。 More recently, as a method of obtaining a wafer with reduced grown-in defects near the surface of the CZ wafer, the crystal has been used to improve the easiness of disappearance of defects during high-temperature annealing. By doping with nitrogen and reducing the size of the grown-in void defects, the defects can be more deeply etched by annealing. By using a nitrogen-doped crystal as a substrate in an extinguishing technology and an epitaxial wafer, the formation of oxygen precipitates during device heat treatment is promoted, and the BMD (Bulk Micro D Efficient utilization of the characteristics of nitrogen-doped crystals is being actively pursued, such as technology for manufacturing epitaxy wafers with increased IG capability by increasing the effect.
このよ う な窒素 ドープ結晶をェピタキシャル成長用基板に用いる一例 と して、 特開平 1 1一 1 8 9 4 9 3号公報に記載された技術は、 窒素を 1 0 13個 / c m3 以上ドープして育成したシリ コン単結晶をェピタキシ ャルゥエーハ用に使用する ものである。 これは、 C Z法による単結晶引 上げ条件によ り リ ング状に発生する O S F (O x i d a t i o n i n d u c e d S t a c k i n g F a u l t s : 酸化誘起積層欠陥) 領 域を含む基板上にェピタキシャル層を形成する と、 O S F リ ング領域の 酸素析出核は消失せず、 ェピタキシャル形成後のデバイス製造工程にお いて、 効果的なゲッタ リ ングサイ ト と して機能する とい う知見と、 単結 晶育成時に窒素を ドープするこ とによ り O S F リ ング幅の拡大が可能と な り 、 ドープする窒素の量を 1 0 13個 / c m3 以上とすれば、 ゲッタ リ ングに有効な O S Fの核を単結晶全体に均一に分散させるこ とができ る とい う知見に基づいたものであった。 The Yo I Do nitrogen-doped crystals as an example for use in Epitakisharu growth substrate, JP 1 1 one 1 8 9 4 9 3 JP technique described in the nitrogen 1 0 13 / cm 3 or more A silicon single crystal grown by doping is used for epitaxy. This is because when an epitaxy layer is formed on a substrate that includes an OSF (Oxidation-induced Stacking Faults) region generated in a ring shape by the single crystal pulling condition by the CZ method, The knowledge that oxygen precipitate nuclei in the ring region do not disappear, function as an effective gettering site in the device manufacturing process after the epitaxial formation, and dope nitrogen during single crystal growth This makes it possible to increase the OSF ring width.If the amount of nitrogen to be doped is set to be at least 10 13 / cm 3 , the OSF nuclei effective for gettering will be uniform over the entire single crystal. It was based on the finding that it could be dispersed into
しかしなが ら、 本発明者らが調査したと ころによる と、 窒素 ドープを したゥエーハ上にェピタキシャル層を形成する と、 ェピタキシャル層に However, according to the investigations by the present inventors, it was found that when an epitaxial layer was formed on a nitrogen-doped wafer, the epitaxial layer was
L P D ( L i g h t P o i n t D e f e c t : レーザー光を用いた ゥエーハ表面検査装置によ り観察される輝点欠陥の総称) と呼ばれる、 デバイスにと って有害となる欠陥が生じ易いこ とが明 らかとなった。 ま た、 こ の L P Dは、 窒素濃度が高い場合 ( 1 X I 0 14個/ c m 3 以上) に特に顕著に観察されるこ とがわかった。 このよ う に窒素濃度が高けれ ばデパイ スプロセス中に発生するパルク 中の B MD密度は高く な り I G 能力は高く なる という利点はあるも のの、 ェピ層表面に観察される欠陥 が直径 2 0 O mmのゥエーハで数十〜数百個発生し、 ェピタキシャル層 の完全性が損なわれる とい う 問題があった。 It is clear that defects that are harmful to devices, called LPD (Light Point Defect: a general term for bright spot defects observed by an aerial surface inspection device using laser light), are likely to occur in devices. It was ok. Also, it was found that this LPD was particularly remarkably observed when the nitrogen concentration was high (1 XI 0 14 cells / cm 3 or more). The higher the nitrogen concentration, the higher the BMD density in the pulp generated during the deposition process and the higher the IG capability.However, the defects observed on the surface of the Dozens to hundreds are generated in 20 O mm wafers, and epitaxy layer The problem was that the integrity of the system was compromised.
従って、 その対策と して窒素濃度を 1 X I 0 14個 / c m 3 以下にする こ とが考えられるが、 この場合、 ェピ表面の欠陥は少な く表層の完全性 は高く なるが、 酸素析出の促進による I G能力の向上効果が弱まる結果 と なってしま う。 特にゥエーハの外周部に於いて B MDが少なく な り 、 ゲッタ リ ング能力が十分とは言えなかった。 発明の開示 Therefore, as a countermeasure, it is conceivable to reduce the nitrogen concentration to 1 XI 0 14 / cm 3 or less, but in this case, the defects on the epi surface are few and the surface integrity is high, but the oxygen precipitation As a result, the effect of improving the IG capability due to the promotion of IG will be weakened. In particular, the BMD was reduced around the periphery of the wafer, and the gettering ability was not sufficient. Disclosure of the invention
そこで本発明は、 このよ う な問題点に鑑みてなされたもので、 窒素を ドープした C Zシリ コン単結晶ゥエーハにェピタキシャル成長を行う際、 ェピタキシャル層に発生する結晶欠陥 (以下、 ェピ欠陥と呼ぶこ とがあ る) を抑制し、 しかも優れた I G能力を有するェピタキシャルゥエーハ 用基板およびその基板を用いたェピタキシャルゥエーハ、 ならびにそれ らの製造方法を提供するこ と を目的と している。  Therefore, the present invention has been made in view of such problems, and when performing epitaxial growth on a nitrogen-doped CZ silicon single crystal wafer, a crystal defect generated in the epitaxial layer (hereinafter referred to as an epitaxy). The present invention aims to provide a substrate for an epitaxy wafer having excellent IG capability, an epitaxy wafer using the substrate, and a method of manufacturing the same. And
上記課題を解決するために、 本発明に係るシ リ コ ンゥエーハの製造方 法は、 C Z法によ り窒素が ドープされたシ リ コ ン単結晶を育成し、 該シ リ コ ン単結晶からシリ コンゥエーハを製造する方法において、 ドープす る窒素濃度を 1 X I 0 14個 Z c m 3 以下と し、 製造されたシ リ コ ンゥェ ーハに発生する B M Dが所定の密度となる様に前記シ リ コ ン単結晶を育 成する際の引上げ速度 Vと固液界面温度勾配 Gの比 (V / G ) を設定す るこ とを特徴と している。 In order to solve the above-mentioned problems, a method for producing a silicon wafer according to the present invention includes growing a silicon single crystal doped with nitrogen by a CZ method, and forming the silicon single crystal from the silicon single crystal. In the method of manufacturing a silicon wafer, the concentration of nitrogen to be doped is set to 1 XI 0 14 pieces / cm 3 or less, and the silicon nitride is manufactured so that BMD generated in the manufactured silicon wafer has a predetermined density. It is characterized by setting the ratio (V / G) between the pulling speed V and the solid-liquid interface temperature gradient G when growing a single crystal.
このよ う に、 ェピ欠陥の発生が極めて少なく 、 かつ十分なグッタ リ ン グ効果を有するェピタ キシャルゥエーハを得るためのシ リ コ ンゥエーハ を製造するためには、 窒素濃度を 1 X 1 0 14個 / c m 3 以下と してェピ 欠陥の発生を抑制する と と もに、 ェピタキシャル成長後に、 8 0 0 °C、 4時間および 1 0 0 0 °C、 1 6時間の熱処理を施した場合に発生する B M Dが所定の密度となる様に単結晶育成時の V Gを十分高い値に設定 すれば、 デバイスプロセスにおいて十分なゲッタ リ ング効果が得られる B MD密度を発生させるための B MDの核が得られるこ とが判った。 す なわち、 窒素 ドープ結晶においては、 単結晶育成条件である V Z Gの値 とェピタキシャル成長後の熱処理で発生する B MD密度とが大き く相関 するこ とを発見したのである。 As described above, in order to manufacture a silicon wafer for obtaining an epitaxy wafer having an extremely small generation of epi defects and a sufficient guttering effect, the nitrogen concentration must be 1 × 10 14 / cm 3 or less to suppress the generation of epi defects and heat treatment at 800 ° C for 4 hours and at 100 ° C for 16 hours after epitaxial growth If the VG during single crystal growth is set to a sufficiently high value so that the BMD generated at the same time becomes a predetermined density, the BMD for generating the BMD density that can obtain a sufficient gettering effect in the device process It turned out that a nucleus could be obtained. You In other words, for nitrogen-doped crystals, they found that the value of VZG, which is the condition for growing single crystals, and the BMD density generated by heat treatment after epitaxial growth were significantly correlated.
こ こで所定の B MD密度と は、 作製されるデパイ スの種類によ り必要 と される密度は異なるが、 少なく と も 1 X 1 0 8 個 Z c m3 であるこ と が好ましい。 従って、 B MDが 1 X I 0 8 個 Z c m3 以上の所望の密度 となるよ う に VZG値を設定するこ と になる。 具体的には、 窒素濃度を 1 X I 0 14個 / c m 3 以下と し、 V / Gを様々な条件で引上げた結晶か らシリ コ ンゥエーハを作製し、 これらに所望のェピタキシャル層を形成 した後の B MD密度を測定するこ とによ り求め られる B MD密度と V / G との相関関係を予め求めておき、 この相関関係に基づいて Vノ Gを設 定すればよい。 その場合、 窒素 ドープによる酸素析出促進効果を十分に 得るためには、 窒素濃度は 1 X 1 0 12個 Z c m3 以上であるこ とが好ま しい Here, the required BMD density differs depending on the type of the produced depiice, but the density is preferably at least 1 × 10 8 Z cm 3 . Thus, B MD is a setting child the VZG value in earthenware pots by the 1 XI 0 8 pieces Z cm 3 or more desired density. Specifically, silicon wafers were prepared from crystals with a nitrogen concentration of 1 XI 0 14 / cm 3 or less and V / G pulled under various conditions, and the desired epitaxy layers were formed on these silicon wafers. The correlation between the VMD and the BMD density obtained by measuring the BMD density later can be obtained in advance, and VNOG can be set based on this correlation. In this case, in order to obtain a sufficient oxygen precipitation accelerating effect by nitrogen doping concentration of nitrogen correct preferred that the this is 1 X 1 0 12 atoms Z cm 3 or more
この場合、 VZGを、 育成されるシ リ コ ン単結晶の径方向の少なく と も 9 0 %の範囲で 0 . 3 m m2 / K · m i n以上となるよ うにするのカ 好ましい。 In this case, it is preferable that the VZG be at least 0.3 mm 2 / K · min in the radial direction of the silicon single crystal to be grown in a range of at least 90%.
このよ う に、 設定すべき V/ Gを 0 . 3 mm2 / K · m i n以上とな るよ う にすれば、 デバイスプロセスにおいて十分なゲッタ リ ング効果を 示す B M D密度を得るこ とができ る。 In this way, if the V / G to be set is set to 0.3 mm 2 / K min or more, it is possible to obtain a BMD density that shows a sufficient gettering effect in the device process. You.
そしてこの場合、 V / Gのパラツキが、 育成されるシリ コン単結晶の 径方向において ± 0 . 0 1 5 mm2 / K · m i nの範囲とする こ とがで き る。 In this case, the V / G variation can be in the range of ± 0.015 mm 2 / K · min in the radial direction of the silicon single crystal to be grown.
このよ う に、 V/ Gの面内分布が均一になる H Z (ホ ッ トゾーン、 炉 内構造) を設計して結晶を育成するこ とによ り 、 B MDの面内分布が均 一なシリ コンゥエーノ、を作製するこ とができ る。 すなわち、 ゥエーハ面 内で均一なゲッタ リ ング効果を有する ゥエーハを製造するこ とができる。  In this way, by designing the HZ (hot zone, in-furnace structure) that makes the in-plane distribution of V / G uniform and growing the crystal, the in-plane distribution of the BMD becomes uniform. Silicon diene can be manufactured. That is, it is possible to manufacture an A wafer having a uniform gettering effect in the A wafer plane.
さ らにこの場合、 ドープする窒素濃度を 1 X I 0 13個/ c m3 以上と するこ とができ る。 このよ う に、 あるデバイスプロセスにおける十分なゲッタ リ ング効果 を示す指標と して、 ゥエーハ全面において 5 X 1 0 8 個 Z c m 3 以上の B MD密度が必要と される場合には、 ドープする窒素濃度を 1 X I 0 13 個/ c m 3 以上とするのがよい。 Further, in this case, the concentration of nitrogen to be doped can be set to 1 XI 0 13 / cm 3 or more. As described above, as an index indicating a sufficient gettering effect in a certain device process, if the BMD density of 5 × 10 8 Z cm 3 or more is required over the entire surface of the wafer, doping is performed. It is preferable that the nitrogen concentration be 1 XI 0 13 / cm 3 or more.
そして、 本発明に係るェピタキシャルゥエーハの製造方法は、 前記製 造方法によ り製造されたシリ コンゥエーハに、 ェピタキシャル層を形成 するこ と を特徴と している。  The method of manufacturing an epitaxial wafer according to the present invention is characterized in that an epitaxial layer is formed on the silicon wafer manufactured by the manufacturing method.
このよ う にすれば、 ェピ表面の欠陥は少なく 、 表層の完全性は高く な ると ともに、 酸素析出が促進され B MD密度が増大し I G能力の極めて 高いェピタキシャルゥエーハを製造するこ とができ る。  In this way, epitaxy wafers with few defects on the surface of the epi and high integrity of the surface layer, promoted oxygen precipitation, increased BMD density and extremely high IG capability can be manufactured. It can be.
そして本発明によれば、 前記製造方法によ り 製造されたェピ欠陥のな いェピ層を形成した I G能力の極めて高いェピタキシャルゥエーハが提 供される。  According to the present invention, there is provided an epitaxy wafer having an extremely high IG capability and having an epi layer free of epi defects produced by the production method.
さ らに、 本発明によれば、 ェピタキシャル層が形成されたシ リ コ ンゥ エーハに、 8 0 0 °C、 4時間および 1 0 0 0 °C、 1 6時間の熱処理を施 した場合に、 基板であるシ リ コ ンゥエーハ のノ ルク中に 5 X I 0 s 個/ c m3 以上の B MDが発生するェピタキシャノレゥエーハであって、 ェピ タキシャルゥエーハの表層部の結晶欠陥が 0 . 0 6 4個 。 111 2 以下で あるこ と を特徴とするェピタキシャルゥエーハが提供される。 Further, according to the present invention, when the silicon wafer on which the epitaxial layer is formed is subjected to heat treatment at 800 ° C. for 4 hours and at 1000 ° C. for 16 hours, , an E pita press Norre © er Ha 5 XI 0 s pieces / cm 3 or more B MD occurs during Bruno torque of shea Li co Nueha a substrate, the crystal defects in the surface layer of the E pin Taki interstitial © er Ha 0.06 4 pieces. 11 1 2 E pita press roux er c to a be characterized and this less is provided.
尚、 こ のパーティ クルカ ウンターで観察されるェピタキシャル層表層 部の結晶欠陥には、 少なく と も転位ループおよびェピ積層欠陥 ( S F ) が含まれる。  The crystal defects on the surface of the epitaxy layer observed by the particle counter include at least dislocation loops and epi-stacking faults (SF).
この場合、 シリ コンゥエーハ中の窒素濃度を 1 X I 0 13〜 1 X I 0 14 個 / c m 3 とする こ とができ る。 In this case, Ru can and child to the nitrogen concentration in the silicon Konueha and 1 XI 0 13 ~ 1 XI 0 14 pieces / cm 3.
このよ う に、 シ リ コ ンゥェ一ハの窒素濃度を規定すれば、 I G能力が 高いと と もにェピ欠陥の少ないェピ層を形成したェピタキシャルゥエー ハが提供される。  Thus, by specifying the nitrogen concentration of the silicon wafer, an epitaxy wafer having a high IG capability and forming an epi layer with few epi defects is provided.
また、 本発明によれば、 基板となるシリ コ ンゥエーハ表面の転位ルー プの密度が 2 0 ケ c m2 以下であるシリ コ ンゥエーハにェピタキシャ ル層が形成されたェピタキシャルゥエ ーハが提供されるので、 ェピ欠陥 の少ないェピタキシャルゥエ ーハを確実に得る こ とができる。 According to the present invention, a silicon wafer having a dislocation loop density of 20 cm 2 or less on the surface of the silicon wafer serving as a substrate is provided. Since an epitaxy wafer having a layer formed thereon is provided, an epitaxy wafer with few epi defects can be reliably obtained.
さ らに、 基板と なるシリ コ ンゥエ ーハ表面の O S F密度を 1 0 0個/ c m2 未満とする こ と によ り 、 O S F発生の核となる酸素析出物が少な いシリ コ ンゥエ ー ハであるにもかかわらず、 高密度の B MDを有し、 高 いゲッタ リ ング能力を有し、 かつ、 ェピ欠陥が極めて少ないェピタキシ ャルゥエ ーハが提供される。 Further, by setting the OSF density of the surface of the silicon wafer serving as the substrate to be less than 100 / cm 2, the silicon wafer having a small number of oxygen precipitates which are a nucleus of OSF generation is provided. Nevertheless, an epitaxy wafer having high density BMD, high gettering ability and extremely few epi defects is provided.
以上説明したよ う に、 本発明によれば、 窒素を ドープした C Z法シリ コン単結晶ゥエーハにェピタキシャル成長を行 う際、 ェピタキシャル層 に発生する結晶欠陥を極力抑制し、 しかも優れた I G能力を有するェピ タキシャルゥエ ーハ用基板おょぴその基板を用いたェピタキシャルゥェ ー ハ 、 な らびにそれらの製造方法を提供するこ とができ る。 図面の簡単な説明  As described above, according to the present invention, when epitaxial growth is performed on a nitrogen-doped CZ silicon single crystal wafer, crystal defects generated in the epitaxial layer are suppressed as much as possible, and an excellent IG It is possible to provide a substrate for an epitaxial wafer having a capability, an epitaxial wafer using the substrate, and a method for manufacturing the same. BRIEF DESCRIPTION OF THE FIGURES
図 1 は、 窒素が 2 X 1 0 13個/ c m3 ドープされた C Z法シリ コン単 結晶を引上げた際の V / Gの面内分布を示した結果図である (引上げ速 度は 1 . I mmZm i n と 1 . S mmZm i ii と した)。 Figure 1 shows the in-plane distribution of V / G when pulling a CZ silicon single crystal doped with 2 × 10 13 nitrogen / cm 3 of nitrogen (the pulling speed was 1. I mmZm in and 1. S mmZm i ii).
図 2は、 図 1 の引上げ条件で引上げたシリ コ ン単結晶ィンゴッ トから シリ コン鏡面ゥエ ーハを作製し、 これに 1 1 2 5 °Cで 5 /x mのェピタキ シャル層を形成した後、 B MDを検出可能なサイズに成長させるため 8 0 0 °C、 4時間および 1 0 0 0 °C、 1 6時間の熱処理を加え、 O P P装 置を用いて面内の B MD密度を測定した結果を示した結果図である。 図 3は、 実施例 1 において、 窒素が 3 X 1 0 13個 / c m3 ドープされ た C Z法シリ コン単結晶を引上げた際の VZ Gの面内分布を示した結果 図である (引上げ速度は 1 . 2 mm/m i n と 1 . O mm/m i n と し た)。 Figure 2 shows a silicon mirror wafer fabricated from a silicon single crystal ingot pulled under the pulling conditions shown in Figure 1, and a 5 / xm epitaxial layer was formed on this at 125 ° C. Thereafter, heat treatment is performed at 800 ° C for 4 hours and at 1000 ° C for 16 hours to grow the BMD to a detectable size, and the in-plane BMD density is measured using an OPP device. It is a result figure showing the result of measurement. FIG. 3 is a graph showing the in-plane distribution of VZG when a CZ method silicon single crystal doped with 3 × 10 13 nitrogen / cm 3 of nitrogen was pulled in Example 1. Were 1.2 mm / min and 1.0 mm / min).
図 4は、 図 3 の引上げ条件で引上げたシリ コ ン単結晶イ ンゴッ トから シリ コ ン鏡面ゥエ ーハを作製し、 これに 1 1 2 5 °Cで 5 μ πιのェピタキ シャル層を形成した後、 B MDを検出可能なサイズに成長させるため 8 0 0 °C、 4時間おょぴ 1 0 0 0 °C、 1 6時間の熱処理を加え、 O P P装 置を用いて面内の B M D密度を測定した結果を示した結果図である。 図 5 は、 単結晶引上げ装置 A (実施例 2、 5、 比較例 1 、 2 )、 B (実 施例 3 )、 C (実施例 4 ) において、 それぞれの結晶引上げ時の Gの結晶 径方向の面内分布を示す図である。 4, to prepare a silicon co down mirror © et Doha Ass co down monocrystalline Lee Ngo' preparative pulled up at pulling conditions of FIG. 3, this to 1 1 2 5 ° Epitaki Shall layer of 5 μ πι with C Once formed, the BMD is grown to a detectable size. FIG. 9 is a result diagram showing the results of measuring the in-plane BMD density using an OPP device after heat treatment at 100 ° C. for 4 hours at 1000 ° C. for 16 hours. Fig. 5 shows the crystal diameter direction of G during single crystal pulling in each of single crystal pulling apparatuses A (Examples 2 and 5, Comparative Examples 1 and 2), B (Example 3) and C (Example 4). FIG. 4 is a diagram showing an in-plane distribution of the.
図 6 は、 実施例 2〜 5、 比較例 1 、 2 において、 窒素が ドープされた C Z法シリ コ ン単結晶を引上げた際の V Z Gの面内分布を示した図であ る。  FIG. 6 is a diagram showing the in-plane distribution of VZG when pulling a nitrogen-doped CZ method silicon single crystal in Examples 2 to 5 and Comparative Examples 1 and 2.
図 7 は、 本発明で使用した C Z法による単結晶引上げ装置の概略説明 図である。  FIG. 7 is a schematic explanatory view of a single crystal pulling apparatus by the CZ method used in the present invention.
図 8 は、 本発明で使用した M C Z法によ る単結晶引上げ装置の概略説 明図である。  FIG. 8 is a schematic explanatory view of a single crystal pulling apparatus by the MCZ method used in the present invention.
図 9は、 本発明で使用した通常の単結晶引上げ装置の概略説明図であ る。  FIG. 9 is a schematic explanatory view of a usual single crystal pulling apparatus used in the present invention.
図 1 0 は、 実施例 6 において作製したシリ コ ンゥエーハの O S F密度 分布を示した図である。  FIG. 10 is a diagram showing the OSF density distribution of the silicon wafer manufactured in Example 6.
図 1 1 は、 実施例 6 において作製したェピタキシャルゥエーハの B M D密度の面内分布を示した図である。 発明を実施するための最良の形態  FIG. 11 is a diagram showing the in-plane distribution of the BMD density of the epitaxy wafer manufactured in Example 6. BEST MODE FOR CARRYING OUT THE INVENTION
以下、 本発明の形態について詳細に説明する。  Hereinafter, embodiments of the present invention will be described in detail.
本発明が目的とするェピタキシャル層表層部の結晶欠陥のない完全性 とバルタ中の I G能力を両立させるには、 2つの手法が考えられる。 即 ち、 高窒素濃度にして B M Dを十分に発生させ、 他の方法でェピ欠陥を 低減するか、 あるいは低窒素濃度でェピ欠陥は押さえて他の方法で B M Dを増大させるかである。  In order to achieve both the defect-free completeness of the surface layer of the epitaxial layer and the IG capability in Balta, which are the objects of the present invention, two methods are conceivable. Immediately, a high nitrogen concentration is sufficient to generate BMD sufficiently and other methods reduce epipi defects, or a low nitrogen concentration suppresses epi defects and increases BMD other methods.
この中で、 まず前者の高窒素濃度にする方法について述べる。 本出願 人が先に出願した WO 0 1 / 2 7 3 6 2 A1 に記載した通り、 ェピ層表 面に現れるェピ欠陥には転位ループと スタ ッキングフォルト ( S F と も いう) の 2種類があるこ とが判っていた。 また、 そのェピ欠陥の多く は 転位ループであったこ とから、 その転位ループを低減するための方法と して先の WO 0 1 / 2 7 3 6 2 A1 を提案した。 従って、 この方法によ り ェピ欠陥の大多数である転位ループを極力低減するこ とができたので、 結果と してェピ層表面に見られるェピ欠陥である L P D ( L i g h tAmong them, the former method of increasing the nitrogen concentration will be described first. As described in WO 01/27736 2 A1 previously filed by the present applicant, dislocation loops and stacking faults (including SF) are present in epi defects that appear on the surface of the epi layer. ). In addition, since most of the epi defects were dislocation loops, WO 01/27336 A1 was proposed as a method for reducing the dislocation loops. Therefore, the dislocation loop, which is the majority of the epi defects, could be reduced as much as possible by this method. As a result, the LPD (Light
P o i n t D e f e c t : レーザ光を用いたゥエーハ表面検査装置に よ り観察される輝点欠陥の総称) は低減していた。 Po int D e f e c t: (a collective term for bright spot defects observed by an aerial surface inspection system using laser light).
しかし、 この様な方法をシリ コ ンィ ンゴッ トの全長に対して適用する こ と は必ずしも容易ではなく 、 コス ト的にも不利な面を有していた。 ま た、 当然のこ とながらェピ欠陥はでき るだけ皆無に近づけるこ とが好ま しく 、 そのためには、 転位ループの低減だけでなく 、 S Fの発生も抑制 する必要があった。  However, it is not always easy to apply such a method to the entire length of a silicon ingot, and it has disadvantages in cost. Naturally, it is preferable to minimize the number of epi defects as much as possible. For this purpose, it was necessary to suppress not only the dislocation loop but also the generation of SF.
そこで、 本発明者等は後者の方法、 即ち低窒素濃度で両方のェピ欠陥 (転位ループおよび S F ) を減ら し、 B M Dを他の方法で増加できない かど う かについて鋭意検討した結果、 シリ コ ン単結晶の引上げ条件であ る V G (シ リ コン単結晶を育成する際の引上げ速度 V とシリ コンの融 点から 1 4 0 0 °Cの間の成長軸方向の固液界面温度勾配 Gの比) の面内 分布とェピタキシャル成長後の B MD密度の面内分布に大きな相関があ るこ と を発見し、 諸条件を精査して本発明を完成させた。  Therefore, the present inventors have conducted intensive studies on the latter method, that is, whether or not both epi defects (dislocation loop and SF) can be reduced at a low nitrogen concentration and BMD cannot be increased by other methods. VG (the pulling speed V for growing a silicon single crystal and the solid-liquid interface temperature gradient G in the growth axis direction between the melting point of silicon and 140 ° C) It has been found that there is a great correlation between the in-plane distribution of () and the in-plane distribution of the BMD density after epitaxial growth, and the present inventors have completed the present invention by examining various conditions.
図 1 は、 ある引上げ装置を用いて窒素が 2 X 1 0 13個/ c m3 ドープ (引上げ結晶の肩の位置での計算値) された C Zシ リ コ ン単結晶を引上 げた際の V / Gの面内分布の例を示した図である (引上げ速度は 1 . 1 m m Z m i n と 1 . 3 mm/m i n の 2条件)。 図 1 力、らゎ力 るよ う に、 こ の引上げ条件においては V / Gは引上げ結晶の周辺に向って低下して いる。 尚、 結晶の酸素濃度は 1 2〜 1 5 p p m a ( J E I D A : 日本電 子工業振興協会規格) の範囲であった。 Figure 1 shows the V when a CZ silicon single crystal doped with 2 × 10 13 nitrogen / cm 3 (calculated at the shoulder of the pulled crystal) was pulled up using a pulling device. 6 is a diagram showing an example of an in-plane distribution of / G (two conditions of a pulling speed of 1.1 mm Z min and 1.3 mm / min). As can be seen from Fig. 1, under these pulling conditions, V / G decreases toward the periphery of the pulled crystal. The oxygen concentration of the crystal was in the range of 12 to 15 ppma (JEIDA: Japan Electronic Industry Development Association standard).
一方、 図 2 は図 1 の引上げ条件で引上げたシリ コン単結晶イ ンゴッ ト からシリ コン鏡面ゥエ ーハを作製した後、 1 1 2 5 °Cで 5 / mのェピタ キシャル層を形成した後、 B MDを検出可能なサイズに成長させるため 8 0 0 °C、 4時間おょぴ 1 0 0 0 °C、 1 6時間の熱処理を加え、 O P P (O t i c a l P r e c i p i t a t e P r o f i l e r ) 装置 を用いて面内の B MD密度を測定した結果を示したものである。 図 2 よ り 、 窒素が 1 3乗台の比較的低濃度でも、 ゥエーハの中心付近はある程 度高い B MD密度を有し、 周辺下がり の分布になっている。 すなわち、 V/ Gの面内分布とェピタキシャル成長後の B MDの面内分布の傾向が —致しており 、 高 V/ G 髙 B MDとなっているこ とが判った。 On the other hand, Fig. 2 shows a silicon mirror wafer fabricated from the silicon single crystal ingot pulled under the pulling conditions shown in Fig. 1, and then a 5 / m epitaxial layer was formed at 125 ° C. Later, to grow the BMD to a detectable size Apply heat treatment at 800 ° C for 4 hours at 1000 ° C for 16 hours and measure the in-plane BMD density using an OPP (Otical Precipitate Profiler) device. It is shown. As shown in Fig. 2, even with a relatively low concentration of nitrogen in the 13th power range, the BMD density near the center of e-ha has a somewhat high BMD density, and the distribution is lower in the periphery. In other words, the tendency of the in-plane distribution of V / G and the in-plane distribution of BMD after epitaxy growth match, indicating that high V / G 髙 BMD.
また、 これらの図 1 、 図 2から、 十分なゲッタ リ ング効果を有するた めの 1 つの目安である B MD密度が、 5 X I 08 個 Z c m 3 以上を達成 するためには、 V / Gが概ね 0 . 3 m m 2 / K · m i n以上であればよ いこ とが判る。 Further, these figures 1, from 2, to B MD density is one measure of order to have a sufficient getter-ring effect, to achieve a 5 XI 0 8 pieces Z cm 3 or more, V / It can be seen that G should be approximately 0.3 mm 2 / K min or more.
このこ と を確認するため、 引上げ装置の炉内構造 ( H Z : ホッ トゾー ン) および引上げ速度を調節して V_/ Gが約 0 . 4 3 mm2 / Κ · m i nで面内分布がフラ ッ ト ( 0 . 4 3 ± 0 . 0 1 5 ) になる よ う にして (G が約 2. 8 K/mm、 引上げ速度が 1 . 2 mm/m i n )、 窒素を肩の位 置で 2 X 1 0 13個 Z c m3 と なるよ う に ドープして結晶を育成し、 ェピ 成長後の BMDを前記と同様の方法によ り観察したと ころ、 B MD密度 は約 2 X 1 09 個 Z c m 3 で面内分布はほぼ均一となった。 To confirm this, the structure inside the furnace (HZ : hot zone) and the pulling speed of the pulling device were adjusted, and the in-plane distribution was flat when V_ / G was about 0.43 mm 2 / Κ · min. (G is about 2.8 K / mm, pulling rate is 1.2 mm / min), and nitrogen is applied to the shoulder at 2X position (0.43 ± 0.015). A crystal was grown by doping to 10 13 Z cm 3, and the BMD after epi growth was observed by the same method as described above. The BMD density was approximately 2 × 10 9 The in-plane distribution was almost uniform for each piece of Z cm 3 .
こ のよ う に VZ Gを 0 . 3 mm2 / K ■ m i n以上にするには、 先ず 例えば Gの面内分布がフラ ッ トな H Zを使用して引上げ速度を高速にす. る方法がある。 この場合は、 通常の C Z法、 あるいは磁場を印加したい わゆる M C Z法とに関係なく 達成するこ とができ る。 こ の方法では、 ェ ピタ キシャル成長後の B MDの面内の分布も安定したものとなる。 In order to make VZ G 0.3 mm 2 / K min or more as described above, first, for example, a method of increasing the pulling speed by using HZ in which the in-plane distribution of G is flat is used. is there. This case can be achieved regardless of the ordinary CZ method or the so-called MCZ method in which a magnetic field is applied. With this method, the in-plane distribution of the BMD after the epitaxial growth is also stable.
また、 Gの面内分布がフラ ッ トでなく ても V Gの最小値がとにかく 0 . 3 を越えていれば良いと考えれば、 どのよ う な G分布となる H Zを 使用 しても、 引上げ速度をよ り高速にしてとにかく VZ Gが 0 . 3 mm2 / K · m i nを越えるよ う に引上げればよい。 この方法の場合は MC Z 法の方がよ り容易に達成でき る。 その理由は、 引上げ結晶が変形するこ となく育成可能な最大引上げ速度が、 M C Z法の方が通常の C Z法よ り も Gに対して高速である力 らである。 ただし、 このよ う な場合は、 Vノ Gが面内分布をもつのと同様にェピタキシャル成長後の B MDも面内分 布を持つこ とにはなる。 しかし、 引上げ条件次第で B M Dの最低密度を 約 5 X 1 0 8 [個/ c m 3 ] にするこ とは可能であ り 、 ゥエーハのほぼ 全面で十分な I G能力を持つこ とになる。 尚、 窒素 ドープ基板上へのェ ピタ キシャル成長の場合、 ェ ピタ キシャル成長後の B MD密度は、 ェピ タキシャル成長前の基板の酸素濃度にはあま り 依存せず、 1 1 〜 1 6 p p m a ( J E I D A ) 程度であれば大きな差は出ない。 Even if the in-plane distribution of G is not flat, if the minimum value of VG just needs to exceed 0.3 anyway, no matter what kind of G distribution HZ is used, pulling up Anyway, it is sufficient to raise the speed so that VZ G exceeds 0.3 mm 2 / K · min. In this case, the MCZ method can be achieved more easily. The reason is that the maximum pulling speed that can be grown without deforming the pulled crystal is higher in the MCZ method than in the normal CZ method. Is also a force that is fast with respect to G. However, in such a case, the BMD after epitaxy growth has an in-plane distribution as well as the V-no-G has an in-plane distribution. However, it is possible to make the minimum density of the BMD about 5 × 10 8 [pieces / cm 3 ] depending on the pulling conditions, and it will have sufficient IG capability over almost the entire surface of the wafer. In the case of epitaxial growth on a nitrogen-doped substrate, the BMD density after the epitaxial growth does not largely depend on the oxygen concentration of the substrate before the epitaxial growth, and is 11 to 16 ppma. (JEIDA) There is no big difference.
なお、 上記のよ う に V Z G値は、 0 . 3 mm2 ノ Κ · m i n よ り 大き ければ大きいほどよいが、 あま り に大き くする と結晶が変形するので、 通常は 0 . 5 5 mm2 / K · m i n程度が限界である。 As described above, the VZG value is better if it is larger than 0.3 mm 2 Κ · min.However, if it is too large, the crystal will be deformed. The limit is about 2 / K · min.
以下、 本発明で使用 した単結晶引上げ装置について、 図面を参照しな 力 ら説明する。  Hereinafter, the single crystal pulling apparatus used in the present invention will be described with reference to the drawings.
まず、 本発明において V Z Gが面内でフラ ッ ト (すなわち、 固液界面 温度勾配 Gが径方向でフラ ッ ト) になるよ う にするための単結晶引上げ 装置の構成例を図 7 を用いて説明する。 図 7 に示すよ う に、 こ の単結晶 引上げ装置 3 0 は、 引上げ室 3 1 と、 引上げ室 3 1 中に設けられたルツ ボ 3 2 と、 ルツボ 3 2 の周囲に配置されたヒータ 3 4 と、 ルツボ 3 2 を 回転させるルツボ保持軸 3 3およびその回転機構 (図示せず) と、 シリ コ ンの種結晶 5 を保持するシー ドチャ ック 6 と、 シー ドチャ ック 6 を引 上げるワイヤ 7 と、 ワイヤ 7 を回転又は卷き取る巻取機構 (図示せず) を備えて構成されている。 ルツボ 3 2 は、 その内側のシリ コ ン融液 (湯) 2 を収容する側には石英ルッボが設けられ、 その外側には黒鉛ルッボが 設けられている。 また、 ヒータ 3 4の外側周囲には断熱材 3 5が配置さ れている。  First, FIG. 7 shows a configuration example of a single crystal pulling apparatus for making the VZG flat in the plane (that is, the solid-liquid interface temperature gradient G flat in the radial direction) in the present invention. Will be explained. As shown in FIG. 7, the single crystal pulling apparatus 30 includes a pulling chamber 31, a crucible 32 provided in the pulling chamber 31, and a heater 3 arranged around the crucible 32. 4, a crucible holding shaft 33 for rotating the crucible 32 and its rotation mechanism (not shown), a seed chuck 6 for holding a silicon seed crystal 5, and a seed chuck 6 pulled up It comprises a wire 7 and a winding mechanism (not shown) for rotating or winding the wire 7. The crucible 32 is provided with a quartz crucible on the inner side for containing the silicon melt (hot water) 2 and a graphite crucible on the outer side. Further, a heat insulating material 35 is arranged around the outside of the heater 34.
また、 本発明の製造方法に関わる製造条件 (面内でフラ ッ トな G ) を 設定するために、 結晶の固液界面の外周に環状の固液界面断熱材 8 を設 け、 その上に上部囲繞断熱材 9が配置されている。 この固液界面断熱材 8 は、 その下端と シリ コン融液 2の湯面との間に 3 〜 5 c mの隙間 1 0 を設けて設置されている。 上部囲繞断熱材 9 は条件によっては使用しな いこ と もある。 さ らに、 冷却ガスを吹き付けた り 、 輻射熱を遮って単結 晶を冷却する筒状の冷却装置 3 6 を設けてもよい。 Further, in order to set the manufacturing conditions (flat G in the plane) relating to the manufacturing method of the present invention, an annular solid-liquid interface heat insulator 8 is provided on the periphery of the solid-liquid interface of the crystal, Upper surrounding insulation 9 is arranged. The solid-liquid interface insulation 8 has a gap 10 to 5 cm between its lower end and the surface of the silicon melt 2. Is installed. The upper surrounding insulation 9 may not be used depending on the conditions. Further, a cylindrical cooling device 36 for spraying a cooling gas or cooling the single crystal by blocking radiant heat may be provided.
別に、 最近では図 8 に見られるよ う に引上げ室 3 1 の水平方向の外側 に、 常伝導あるいは超電導コイル等からなる磁石 3 8 を設置し、 シリ コ ン融液 2に水平方向あるいは垂直方向等の磁場を印加するこ とによつて、 融液の対流を抑制し、 単結晶の安定成長をはかる、 いわゆる M C Z法が 用いられるこ と も多い。 融液に印加される磁場の方向は、 磁石の配置に よって簡単に変更するこ とが出来る。 例えば、 一つのコイルを引上げ室 3 1 を水平方向に取り 囲むよ う に配置すれば、 融液には垂直方向の磁場 (縦磁場) が印加されるこ とにな り、 二つのコイルを引上げ室 3 1 の水 平方向の外側で対向配置すれば、 融液には水平方向の磁場 (横磁場) が 印加されるこ とになる。 そ して、 本発明においても、 前述のよ う にこの M C Z法を用いれば、 引上げ結晶の変形を生ずるこ となく育成可能な最 大引上げ速度を、 通常の C Z法に比^て高速にするこ とができ る。  Separately, recently, as can be seen in FIG. 8, a magnet 38 made of a normal conducting or superconducting coil is installed outside the pulling chamber 31 in the horizontal direction, and the horizontal or vertical direction is applied to the silicon melt 2. The so-called MCZ method, which suppresses the convection of the melt and stably grows a single crystal by applying such a magnetic field, is often used. The direction of the magnetic field applied to the melt can be easily changed by the arrangement of the magnet. For example, if one coil is arranged so as to surround the pulling chamber 31 in the horizontal direction, a vertical magnetic field (vertical magnetic field) is applied to the melt, and the two coils are pulled up. If the chamber 31 is placed facing the outside in the horizontal direction, a horizontal magnetic field (transverse magnetic field) will be applied to the melt. Also, in the present invention, as described above, by using the MCZ method, the maximum pulling speed that can be grown without causing deformation of the pulled crystal is made higher than that of the ordinary CZ method. be able to.
一方、 Gがフラ ッ トでなく ても V Z Gの最小値が 0 . 3 m m 2 / Κ · m i nを越えていれば良い場合には、 どのよ う な G分布となる H Z を使 用しても引上げ速度をよ り高速にすればよいので、 図 9 に示したよ うな 通常用いられる単結晶引上げ装置を用いるこ と ができ る。 基本的な構造 については、 図 7 の引上げ装置と同じであるが、 固液界面断熱材 8 ^上 部囲繞断熱材 9 は装備していない。 図 9 の装置に磁石を配備して M C Z 法によ り 高 V Z Gで結晶を引上げるよ う にしてもよい。 On the other hand, if the minimum value of VZG is more than 0.3 mm 2 / 良 い min even if G is not flat, no matter what G distribution HZ is used, Since it is only necessary to increase the pulling speed, a single crystal pulling apparatus generally used as shown in FIG. 9 can be used. The basic structure is the same as that of the pulling device shown in Fig. 7, but the solid-liquid interface insulation 8 ^ the upper surrounding insulation 9 is not provided. A magnet may be installed in the device shown in Fig. 9 to pull the crystal at a high VZG by the MCZ method.
次に、 上記図 7 の単結晶引上げ装置 3 0 によ る単結晶育成方法につい て説明する。 まず、 ルツボ 3 2内でシリ コンの高純度多結晶原料を融点 (約 1 4 2 0 °C ) 以上に加熱して融解する。 次に、 ワイヤ 7 を卷き出す こ とによ り融液 2 の表面略中心部に種結晶 5 の先端を接触又は浸漬させ る。 その後、 ルツボ保持軸 3 3 を適宜の方向に回転させると と もに、 ヮ ィャ 7 を回転させながら卷き取り種結晶 5 を引上げるこ とによ り 、 単結 晶育成が開始される。 以後、 引上げ速度と温度を適切に調節するこ とに よ り略円柱形状の単結晶棒 1 を得るこ とができ る。 Next, a method for growing a single crystal using the single crystal pulling apparatus 30 of FIG. 7 will be described. First, in a crucible 32, a high-purity polycrystalline silicon raw material is heated to a melting point (about 140 ° C.) or more and melted. Next, the tip of the seed crystal 5 is brought into contact with or immersed substantially in the center of the surface of the melt 2 by unwinding the wire 7. Thereafter, the crucible holding shaft 33 is rotated in an appropriate direction, and the wound seed crystal 5 is pulled up while rotating the winding 7 to start single crystal growth. . After that, we decided to adjust the pulling speed and temperature appropriately. Thus, a substantially cylindrical single crystal rod 1 can be obtained.
図 7 のよ う に液面の直上の位置に所定の隙間を設けて断熱材を配置し、 さ らにこの断熱材の上部に結晶を冷却する装置を設けた構造とするこ と によって、 結晶成長界面近傍では輻射熱によ り保温効果が得られ、 結晶 の上部ではヒータ等からの輻射熱をカ ッ トするこ とが出来るので、 結晶 周辺部の温度勾配 G e が小さ く なる。 その結果、 結晶中心部での温度勾 配 G c との差がなく な り、 温度勾配 Gのフラ ッ トな面内分布を得るこ と ができる。 尚、 結晶の冷却装置と しては、 前記筒状の冷却装置 3 6 とは 別に、 結晶の周囲を囲繞する空冷ダク トゃ水冷蛇管等を設けて所望の温 度勾配を確保する よ う にしても良い。  As shown in Fig. 7, a predetermined gap is provided at a position directly above the liquid surface, a heat insulating material is arranged, and a device for cooling the crystal is provided above this heat insulating material. In the vicinity of the growth interface, a heat retention effect is obtained by radiant heat, and radiant heat from a heater or the like can be cut above the crystal, so that the temperature gradient Ge around the crystal becomes small. As a result, there is no difference from the temperature gradient Gc at the center of the crystal, and a flat in-plane distribution of the temperature gradient G can be obtained. As a cooling device for the crystal, an air-cooled duct surrounding the periphery of the crystal, a water-cooled snake tube or the like is provided separately from the cylindrical cooling device 36 to secure a desired temperature gradient. May be.
以下、 本発明の実施例と比較例を挙げて本発明を具体的に説明するが、 本発明は、 これらに限定されるも のではない。  Hereinafter, the present invention will be specifically described with reference to Examples and Comparative Examples of the present invention, but the present invention is not limited to these.
(実施例 1 ) (Example 1)
図 8 と同様の単結晶引上げ装置を用いて、 直径 1 8イ ンチ ( 4 5 0 m m) の石英ルツボに原料多結晶シ リ コ ンと窒化膜付きシ リ コンゥエ ーハ を所定量投入し、 結晶方位 < 1 0 0 >、 導電型 p型、 窒素濃度 3 X 1 0 1 3個/ c m 3 (引上げ結晶の肩の位置での計算値) のシ リ コ ン単結晶ィ ンゴッ トを引上げ ( M C Z法で磁場印加あ り)、 こ の単結晶イ ンゴ ッ ト の 肩付近からゥエーハを切り 出し、 抵抗率が 1 0 Ω · c mで直径 1 5 0 m mのシ リ コ ン鏡面ゥエ ーハを作製した。 酸素濃度は、 1 2〜 1 5 p p m a ( J E I D A ) であった。 Using a single crystal pulling device similar to that in Fig. 8, a predetermined amount of the raw material polycrystalline silicon and silicon wafer with nitride film were charged into a quartz crucible with a diameter of 18 inches (450 mm). crystal orientation of <1 0 0>, conductivity type p-type, pull the sheet re co down monocrystalline I Ngo' preparative nitrogen concentration 3 X 1 0 1 3 pieces / cm 3 (calculated value at the position of the pulling crystal shoulder) ( A magnetic field was applied by the MCZ method), and a wafer was cut out from near the shoulder of this single crystal ingot, and a silicon mirror surface wafer with a resistivity of 10 Ω · cm and a diameter of 150 mm was cut out. Was prepared. The oxygen concentration was between 12 and 15 ppma (JEIDA).
引上げ速度は 1 . 2 mm/:m i n と 1 . O mm/m i nの 2条件で行 い、 結晶引上げ中の V / Gの結晶径方向の面内分布を図 3に示した。 尚、 V / Gの算出は総合伝熱解析ソ フ ト F E MA G ( F . D u p r e t , P . N i c o d e m e , Y . R y c K m a n s , P . W o u t e r s a n d M. J . C r o c h e t , I n t . J . H e a t M a s s T r a n s f e r , 3 3 , 1 8 4 9 ( 1 9 9 0 )) を用いて引上げ装置の H Z を考慮して行った。 図 3 から明 らかなよ う に、 V / Gの面内分布は均一な値が得られ、 引 上げ速度が 1 . O mm/m i nの場合には約 0 . 3 6 ± 0 . 0 1 mm2 /K . m i nの範囲、 1 . S mmZm i nの場合には約 0 . 4 3 ± 0 . 0 1 5 mm2 / K - m i nの範囲であった。 The pulling speed was set under two conditions of 1.2 mm /: min and 1.0 mm / min. Figure 3 shows the in-plane distribution of V / G in the crystal diameter direction during crystal pulling. The calculation of V / G is based on the integrated heat transfer analysis software FEMAG (F. D upret, P. N icodeme, Y. Ryc K mans, P. Outersand M. J. Crochet, Int. J.Heat Mass Transfer, 33, 1849 (1900) was used, taking into account the HZ of the lifting device. As is clear from FIG. 3, the in-plane distribution of V / G has a uniform value, and is about 0.36 ± 0.01 mm when the pulling speed is 1.0 Omm / min. .. 2 / K min range, 1 in the case of S mmZm in about 0 4 3 ± 0 0 1 5 mm 2 / K - ranged min...
作製されたシリ コンゥエーノヽに 1 1 2 5 °Cで 5 μ mのェピタキシャル 層を形成した後、 K L Aテ ンコール社製の表面検查装置 S P - 1 を用い てサイズが 0 . Ι ΐ μ πι以上の欠陥 ( L P D) を測定した。 観察された L P Dはいずれのゥエーハの場合も数個/ゥエーハ程度と極めて低欠陥 であった。  After forming a 5 μm epitaxial layer on the fabricated silicon substrate at 112 ° C, the size was reduced to 0.1 μm using a surface inspection system SP-1 manufactured by KLA-Tencor. The above defects (LPD) were measured. The observed LPD was very low, about several pieces / ゥ eah in each case.
さ らに、 これらのェピタキシャルゥエーハに 8 0 0 °C、 4時間 + 1 0 In addition, these epitaphic wafers can be stored at 800 ° C for 4 hours + 10
0 0 °C、 1 6時間の熱処理を加え、 酸素析出物を検出可能なサイズに成 長させて力ゝら、 B i o - R a d社製 O P P装置を用いて B MD密度を測 定した。 測定結果を図 4に示した。 図 4に示す通り 、 得られた B MD密 度は面内均一であ り、 しかもいずれも 5 X 1 08 個ノ c m3 を越えてお り 、 十分なゲッタ リ ング効果を有する こ とが判った。 Heat treatment was performed at 00 ° C for 16 hours to grow oxygen precipitates to a detectable size, and the BMD density was measured using a Bio-Rad OPP device. Figure 4 shows the measurement results. As shown in FIG. 4, the obtained BMD densities were uniform in the plane, and all of them exceeded 5 × 10 8 cm 3 , indicating that there was a sufficient gettering effect. understood.
(実施例 2〜 5、 比較例 1 、 2 ) (Examples 2 to 5, Comparative Examples 1 and 2)
H Zの異なる 3種類の単結晶引上げ装置 (装置 A (磁場印加なし)、 装 置 B、 C (磁場印加あり)) を用いて 6種類の窒素 ドープシリ コ ン単結晶 (結晶方位く 1 0 0 >、 導電型 p型) を引上げ、 これらの単結晶イ ンゴ ッ トの肩付近からゥエーハを切り 出し、 抵抗率が 1 0 Ω · c mで直径 2 0 O mmのシ リ コ ン鏡面ゥエーハを作製した。 いずれのゥエーノヽの酸素 濃度も 1 1 〜 : L 6 p p m a ( J E I D A) の範囲であった。  Six types of nitrogen-doped silicon single crystals (crystal orientations of 100>) using three types of single crystal pullers with different HZ (device A (with no magnetic field applied), devices B and C (with magnetic field applied)) , Conductivity type p-type), and a wafer was cut out from near the shoulder of these single crystal ingots to produce a silicon mirror surface wafer with a resistivity of 10 Ωcm and a diameter of 20 Omm. . The oxygen concentration of each of the ゥ eno's was in the range of 11 to: L6ppma (JEIDA).
装置 A, B, Cそれぞれの結晶引上げ時の Gの結晶径方向の面内分布 は図 5の通り であり、 装置 Aについては引上げ速度を 3条件 ( 1 . 3、 1 . 1 、 1 . 0 m m / m i II ) で 3本の結晶を引上げ (それぞれ実施例 2、 実施例 5、 比較例 1 とする)、 装置 B、 Cについては引上げ時に結晶 が変形しない最大速度で引上げた (それぞれ実施例 3、 実施例 4 とする)。 また、 実施例 2 と窒素濃度が異なる以外は同一の引上げ条件で引上げた ものを比較例 2 と した。 これら 6種類の結晶引上げ時の V Z Gの面内分 布を図 6 に示した。 Fig. 5 shows the in-plane distribution of G in the crystal diameter direction during the crystal pulling for each of the devices A, B, and C. For the device A, the pulling speed was determined under three conditions (1.3, 1.1, 1.0) mm / mi II) to pull up three crystals (Example 2, Example 5, and Comparative Example 1, respectively). For devices B and C, the crystals were pulled at the maximum speed at which the crystals were not deformed during the pulling. 3, Example 4). In addition, except that the nitrogen concentration was different from that in Example 2, pulling was performed under the same pulling conditions. This was designated as Comparative Example 2. Figure 6 shows the in-plane distribution of VZG when these six types of crystals were pulled.
そして表 1 には、 これら 6種類の結晶引上げ条件と、 作製された基板 およぴェピタキシャル層の品質の評価結果をま とめて示した。 各品質の 評価手法は実施例 1 と同様であるが、 基板の転位ループは、 基板をセコ エッチングした後光学顕微鏡にて観察し、 ェピ層の S Fは、 L P D と し て観察された欠陥を光学顕微鏡によ り観察するこ とによ り計測したもの である。  Table 1 summarizes these six types of crystal pulling conditions and the evaluation results of the quality of the fabricated substrate and epitaxial layer. The method of evaluating each quality was the same as in Example 1, except that the dislocation loops of the substrate were observed with an optical microscope after the substrate was secco-etched, and the SF of the epi layer was the defect observed as LPD. It was measured by observation with an optical microscope.
(表 1 ) (table 1 )
Figure imgf000017_0001
Figure imgf000017_0001
表 1 の実施例 2 〜 4 の結果から、 窒素濃度が 1 X 1 0 14個 Z c m 3 以 下であり 、 V Z Gが 0 . 3 m m 2 / K · m i n以上の領域が結晶の径方 向で 9 0 %以上あれば、 基板に転位ループが観察されず、 その密度を 2 0個/ c m 2以下とするこ とができ る。 その結果、 得られるェピ層の S F を含む欠陥 ( L P D ) を著しく低減し、 2 0個ノウエーハ以下にするこ とができ るこ とが判る。 また、 実施例 4のよ う に V / Gの面内分布が 0 . 4 3 5 ± 0 . 0 1 5 mm2 /Κ · m i nの範囲にあれば、 BMDの面内 分布も均一になり 、 面内均一なゲッタ リ ング効果を有するこ とが判る。 実施例 5は、 V/Gが 0 . 3 mm2 ZK ' m i n以上の領域が結晶の 径方向で 9 0 %を下回る場合の例であるが、 こ の例においては V / Gが 0 . 3 mm2 /Κ · m i n未満の領域である周辺 1 0 mmの付近におけ る B MD密度が小さい点 ( 3 1 08 個ノ <: 111 3 ) においてのみ実施例 2 ~ 4 と比較して効果が劣るが、 デバイス作製において要求される B M D密度の下限が 3 X 1 0 8 個 / c m 3 程度であれば問題はない。 すなわ ち、 V_ Gが 0. 3 mm2 Z K . m i n以上の領域が必ずしも 9 0 %以 上なく ても、 要求される B MD密度に合わせて、 ェピ層の L P D力 2 0 個 Z 2 0 0 mmゥエーハ ( 0 . 0 6 4個 Z c m2 ) 以下となる よ う に V / Gを制御すればよいこ とがわかる。 From the results of Table 1 of Example 2-4, the nitrogen concentration is 3 hereinafter 1 X 1 0 14 atoms Z cm, VZG is 0. 3 mm 2 / K · min or more regions in the radial direction toward the crystal If it is 90% or more, no dislocation loop is observed on the substrate, and the density can be made 20 or less / cm 2 or less. As a result, it is found that defects (LPD) containing SF in the obtained epi layer can be significantly reduced to 20 or less wafers. In addition, as in Example 4, the in-plane distribution of V / G is 0. When it is in the range of 43.5 ± 0.015 mm 2 / Κ · min, it can be seen that the in-plane distribution of the BMD becomes uniform, and that the gettering effect is uniform in the plane. Example 5 is an example in which the region where V / G is not less than 0.3 mm 2 ZK ′ min is less than 90% in the radial direction of the crystal.In this example, V / G is 0.3. mm 2 / kappa · near 1 is a region of less than min 0 point mm B MD density that put around the small (3 1 0 8 Bruno <: 111 3) only in comparison with examples 2-4 in effect However, there is no problem if the lower limit of the BMD density required in device fabrication is about 3 × 10 8 / cm 3 . That is, even if the area where V_G is 0.3 mm 2 ZK.min or more is not necessarily 90% or more, the LPD force of the epi layer 20 pieces Z 2 according to the required BMD density It can be seen that V / G should be controlled so as to be equal to or less than 0.0 mm ゥ aha (0.064 Zcm 2 ).
一方、 比較例 1 は、 V/ Gが 0 . 3 mm2 /Κ · m i n以上の領域が 4 0 %程度の例であり 、 この場合は Vノ Gが低下した周辺部において基 板に窒素 ドープ基板に特有の転位ループが観察され、 その結果ェピ層の L P Dが増加した結果となったものである。 同様に、 比較例 2 は、 窒素 濃度が 1 X I 0 14個/ c m3 以上になった場合においても L P Dが多い 結果となった。 (実施例 6 ) On the other hand, Comparative Example 1 is an example in which the area where V / G is 0.3 mm 2 / Κ · min or more is about 40%. Dislocation loops specific to the substrate were observed, resulting in an increase in the LPD of the epi layer. Similarly, Comparative Example 2 resulted in a large amount of LPD even when the nitrogen concentration was 1 XI 0 14 / cm 3 or more. (Example 6)
実施例 4 と同一条件で作製したシ リ コ ン鏡面ゥエーハに乾燥酸素雰囲 気中で 1 1 0 0 °C、 1 6時間の熱酸化処理を施した後、 選択エッチング を行い、 光学顕微鏡にて O S F密度を測定した。 O S F密度の測定は、 ゥエーハ外周端から 5 m m間隔でゥエーハ中心まで測定した (図 1 0 )。 また、 そのゥエーハが作製されたイ ンゴ ッ ト と同一イ ンゴ ッ ト の隣接 する位置から切り 出して作製した別のシ リ コ ン鏡面ゥェ一八を用いて、 実施例 1 と同様に、 ェピタキシャルゥエーハを作製してェピタキシャル 層表面の L P Dを測定した。 観察された L P Dは 5 ケ /ゥエーハと極め て少なかった。 さ らに、 このェピタキシャルゥエーハの B MD密度の面 内分布を実施例 1 と同様の方法によ り測定した (図 1 1 )。 A silicon mirror surface wafer fabricated under the same conditions as in Example 4 was subjected to a thermal oxidation treatment at 110 ° C. for 16 hours in a dry oxygen atmosphere, and then subjected to selective etching. To measure the OSF density. The OSF density was measured from the outer edge of the wafer to the center of the wafer at 5 mm intervals (Fig. 10). Further, using another silicon mirror surface 18 cut out from an adjacent position of the same ingot as the ingot in which the wafer was manufactured, as in Example 1, An epitaxy wafer was prepared and the LPD of the epitaxy layer surface was measured. The number of LPDs observed was as low as 5 pcs / cm2. In addition, the BMD density of this epitaxy The internal distribution was measured by the same method as in Example 1 (Fig. 11).
図 1 0および図 1 1 の結果から、 本発明によれば、 ェピタキシャル層 を形成するシ リ コ ンゥエーハ中に元々存在する O S F発生の核となる酸 素析出物が 1 0 0個/ c m 2 未満と少ないシリ コンゥエーハを用いても 高密度の B M Dを有し、 高いゲッタ リ ング能力をするェピタキシャルゥ エーハが得られるこ とがわかる。 なお、 本発明は、 上記実施形態に限定される ものではない。 上記実施 形態は、 例示であ り、 本発明の特許請求の範囲に記載された技術的思想 と実質的に同一な構成を有し、 同様な作用効果を奏するものは、 いかな るものであっても本発明の技術的範囲に包含される。 According to the results of FIG. 10 and FIG. 11, according to the present invention, oxygen precipitates which are originally present in the silicon wafer forming the epitaxial layer and serve as nuclei for OSF generation are 100 / cm 2. It can be seen that an epitaxy wafer having a high density of BMD and high gettering ability can be obtained even if the silicon wafer is used in a small amount. Note that the present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and has substantially the same configuration as the technical idea described in the claims of the present invention. However, they are also included in the technical scope of the present invention.

Claims

請 求 の 範 囲 1. c z法によ り 窒素が ドープされたシリ コ ン単結晶を育成し、 該 シリ コン単結晶からシリ コ ンゥエーハを製造する方法において、 ドープ する窒素濃度を 1 X 1 0 14個 / c m3 以下と し、 製造されたシ リ コ ンゥ エーハにェピタキシャル層を形成した後に発生する B M Dが所定の密度 となる様に前記シ リ コ ン単結晶を育成する際の引上げ速度 Vと固液界面 温度勾配 Gの比 (VZ G) を設定するこ と を特徴とするシリ コ ンゥエー ハの製造方法。 Scope of Claim 1. In a method of growing a silicon single crystal doped with nitrogen by the cz method and manufacturing a silicon wafer from the silicon single crystal, the concentration of nitrogen to be doped is set to 1 × 10 10 The pulling speed for growing the silicon single crystal so that the BMD generated after forming the epitaxial layer on the manufactured silicon wafer has a predetermined density is 14 pieces / cm 3 or less. A method for manufacturing a silicon wafer, comprising setting a ratio (VZ G) of a temperature gradient G to V and a solid-liquid interface.
2. 前記 V/ Gを、 育成されるシリ コ ン単結晶の径方向の少なく と も 9 0 %の範囲で 0 . 3 mm2 / K · m i n以上となる よ う にするこ と を特徴とする請求項 1 に記載されたシリ コ ンゥエーハの製造方法。 2. The V / G is characterized in that at least 0.3 mm 2 / K · min or more in the radial direction of the silicon single crystal to be grown is at least 90%. The method for producing a silicon wafer according to claim 1.
3 . 前記 V/ Gのバラツキが、 育成されるシリ コン単結晶の径方向 において ± 0 . 0 1 5 mm2 / K - m i nの範囲であるこ とを特徴とす る請求項 1 または請求項 2 に記載されたシリ コ ンゥエーハの製造方法。 3. The method according to claim 1, wherein the variation of V / G is within a range of ± 0.015 mm 2 / K-min in a radial direction of the silicon single crystal to be grown. The method for producing a silicon wafer described in the above.
4 . 前記 ドープする窒素濃度を 1 X I 0 13 個/ c m3 以上とするこ と を特徴とする請求項 1 ないし請求項 3 のいずれか 1項に記載されたシ リ コンゥエーハの製造方法。 4. The method for producing a silicon wafer according to any one of claims 1 to 3, wherein the concentration of the nitrogen to be doped is 1 XI 0 13 / cm 3 or more.
5 . 請求項 1 ないし請求項 4 のいずれか 1 項に記載された製造方法 によ り製造されたシリ コンゥエーハに、 ェピタキシャル層を形成するこ と を特徴とするェピタキシャルゥエーハの製造方法。 5. A method for manufacturing an epitaxy wafer, comprising forming an epitaxy layer on a silicon wafer manufactured by the manufacturing method according to any one of claims 1 to 4.
6 . 請求項 5 に記載の製造方法によ り製造されたこ とを特徴とする ェピタキシヤノレゥエーノヽ。 6. An epitaxy nanoreagent manufactured by the manufacturing method according to claim 5.
7. ェピタキシャル層が形成されたシ リ コ ンゥエ ーハに、 8 0 0 °C、 4時間および 1 0 0 0 °C、 1 6時間の熱処理を施した場合に、 基板であ るシ リ コ ンゥエ ー ハ の ノ ルク中に 5 X 1 0 8 個 Z c m3 以上の B MDが 発生するェピタキシャルゥエ ーハであって、 該ェピタキシャルゥエ ーハ の表層部の結晶欠陥が 0 . 0 6 4個 0 !11 2 以下であるこ と を特徴とす るェピタ キシヤ ノレゥエ ー ノヽ 。 7. When the silicon wafer on which the epitaxial layer is formed is subjected to heat treatment at 800 ° C for 4 hours and at 1000 ° C for 16 hours, the silicon An epitaxy wafer in which BMD of 5 × 10 8 Z cm 3 or more is generated in the nozzle of the condensate wafer, and the crystal defects on the surface layer of the epitaxy wafer are 0%. 0 6 4 pieces 0! 11 2 or less.
8 . 前記シリ コンゥエーハ中の窒素濃度が 1 X 1 0 13〜 1 X 1 0 14 個 / c m 3 である こ と を特徴とする請求項 7 に記載のェピタキシャルゥ エ ー ハ 。 8. The epitaxy wafer according to claim 7, wherein the nitrogen concentration in the silicon wafer is 1 × 10 13 to 1 × 10 14 / cm 3 .
9 . 前記シリ コンゥエーハ表面の転位ループの密度が 2 0個/ c m2 以下である こ と を特徴とする請求項 7 または請求項 8 に記載されたェピ タキシヤ ノレゥエ ー ノヽ 。 9. The epitaxy laser according to claim 7 or 8, wherein the density of dislocation loops on the surface of the silicon wafer is 20 / cm 2 or less.
1 0 . 前記シリ コンゥエ ーハ表面の O S F密度が 1 0 0個 Z c m2 未 満であるこ と を特徴とする請求項 7 から請求項 9のいずれか 1 項に記載 されたェピタキシャルゥエ ー ハ 。 1 0. E pita press roux et chromatography described claims 7 to any one of claims 9 to OSF density of the silicon Konue Doha surface, characterized in that it is a less than 1 0 0 Z cm 2 C.
PCT/JP2001/005360 2000-06-26 2001-06-22 Method for producing silicon wafer and epitaxial wafer, and epitaxial wafer WO2002000969A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002506275A JP4102988B2 (en) 2000-06-26 2001-06-22 Method for producing silicon wafer and epitaxial wafer, and epitaxial wafer

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000-191047 2000-06-26
JP2000191047 2000-06-26
JP2001-16696 2001-01-25
JP2001016696 2001-01-25

Publications (1)

Publication Number Publication Date
WO2002000969A1 true WO2002000969A1 (en) 2002-01-03

Family

ID=26594668

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/005360 WO2002000969A1 (en) 2000-06-26 2001-06-22 Method for producing silicon wafer and epitaxial wafer, and epitaxial wafer

Country Status (3)

Country Link
JP (1) JP4102988B2 (en)
TW (1) TW575696B (en)
WO (1) WO2002000969A1 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076007A (en) * 2000-08-31 2002-03-15 Mitsubishi Materials Silicon Corp Method of manufacturing epitaxial wafer and epitaxial wafer manufactured by the method
JP2003002786A (en) * 2001-06-25 2003-01-08 Shin Etsu Handotai Co Ltd Silicon single crystal substrate, epitaxial wafer and method for producing them
JP2003286094A (en) * 2002-03-27 2003-10-07 Sumitomo Mitsubishi Silicon Corp Method of manufacturing semiconductor silicon substrate
JP2004304095A (en) * 2003-04-01 2004-10-28 Sumitomo Mitsubishi Silicon Corp Silicon wafer, and manufacturing method thereof
JP2013147407A (en) * 2012-01-23 2013-08-01 Shin Etsu Handotai Co Ltd Silicon single crystal wafer, method for evaluating in-plane uniformity of oxygen deposit amount thereof, and method for manufacturing silicon single crystal
WO2016019051A1 (en) * 2014-07-31 2016-02-04 Sunedison Semiconductor Limited Nitrogen doped and vacancy dominated silicon ingot and thermally treated wafer formed therefrom having radially uniformly distributed oxygen precipitation density and size
JP2017050490A (en) * 2015-09-04 2017-03-09 株式会社Sumco Epitaxial silicon wafer
KR20190135913A (en) 2018-05-29 2019-12-09 신에쯔 한도타이 가부시키가이샤 Method for manufacturing silicon single crystal, epitaxial silicon wafer and silicon single crystal substrate
CN115404539A (en) * 2022-08-30 2022-11-29 西安奕斯伟材料科技有限公司 Method for pulling single crystal silicon rod by Czochralski method, single crystal silicon rod, silicon wafer and epitaxial silicon wafer

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6447351B2 (en) 2015-05-08 2019-01-09 株式会社Sumco Method for manufacturing silicon epitaxial wafer and silicon epitaxial wafer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11189493A (en) * 1997-12-25 1999-07-13 Sumitomo Metal Ind Ltd Silicon single crystal and epitaxial wafer
WO1999057344A1 (en) * 1998-05-01 1999-11-11 Nippon Steel Corporation Silicon semiconductor wafer and method for producing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1179889A (en) * 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd Production of and production unit for silicon single crystal with few crystal defect, and silicon single crystal and silicon wafer produced thereby
JP3771737B2 (en) * 1998-03-09 2006-04-26 信越半導体株式会社 Method for producing silicon single crystal wafer
JP4084902B2 (en) * 1998-05-01 2008-04-30 シルトロニック・ジャパン株式会社 Silicon semiconductor substrate and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11189493A (en) * 1997-12-25 1999-07-13 Sumitomo Metal Ind Ltd Silicon single crystal and epitaxial wafer
WO1999057344A1 (en) * 1998-05-01 1999-11-11 Nippon Steel Corporation Silicon semiconductor wafer and method for producing the same

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076007A (en) * 2000-08-31 2002-03-15 Mitsubishi Materials Silicon Corp Method of manufacturing epitaxial wafer and epitaxial wafer manufactured by the method
JP2003002786A (en) * 2001-06-25 2003-01-08 Shin Etsu Handotai Co Ltd Silicon single crystal substrate, epitaxial wafer and method for producing them
JP2003286094A (en) * 2002-03-27 2003-10-07 Sumitomo Mitsubishi Silicon Corp Method of manufacturing semiconductor silicon substrate
JP2004304095A (en) * 2003-04-01 2004-10-28 Sumitomo Mitsubishi Silicon Corp Silicon wafer, and manufacturing method thereof
JP4670224B2 (en) * 2003-04-01 2011-04-13 株式会社Sumco Silicon wafer manufacturing method
JP2013147407A (en) * 2012-01-23 2013-08-01 Shin Etsu Handotai Co Ltd Silicon single crystal wafer, method for evaluating in-plane uniformity of oxygen deposit amount thereof, and method for manufacturing silicon single crystal
KR20170038017A (en) * 2014-07-31 2017-04-05 썬에디슨 세미컨덕터 리미티드 Nitrogen doped and vacancy dominated silicon ingot and thermally treated wafer formed therefrom having radially uniformly distributed oxygen precipitation density and size
WO2016019051A1 (en) * 2014-07-31 2016-02-04 Sunedison Semiconductor Limited Nitrogen doped and vacancy dominated silicon ingot and thermally treated wafer formed therefrom having radially uniformly distributed oxygen precipitation density and size
JP2017528404A (en) * 2014-07-31 2017-09-28 サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited Nitrogen-doped vacancy-dominant silicon ingot, and heat-treated wafer having a radially uniform density and size of oxygen precipitates formed therefrom
US20180266016A1 (en) * 2014-07-31 2018-09-20 SunEdison Semiconductor Limited (UEN20133416H) Nitrogen Doped and Vacancy Dominated Silicon Ingot and Thermally Treated Wafer Formed Therefrom Having Radially Uniformly Distributed Oxygen Precipitation Density and Size
JP2020079195A (en) * 2014-07-31 2020-05-28 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. Nitrogen-doped vacancy-dominant silicon ingots and heat-treated wafers formed therefrom with uniformly distributed oxygen precipitate density and size
KR102175689B1 (en) 2014-07-31 2020-11-09 글로벌웨이퍼스 씨오., 엘티디. Nitrogen doped and vacancy dominated silicon ingot and thermally treated wafer formed therefrom having radially uniformly distributed oxygen precipitation density and size
US10988859B2 (en) 2014-07-31 2021-04-27 Globalwafers Co., Ltd. Nitrogen doped and vacancy dominated silicon ingot and thermally treated wafer formed therefrom having radially uniformly distributed oxygen precipitation density and size
US11111602B2 (en) 2014-07-31 2021-09-07 Globalwafers Co., Ltd. Nitrogen doped and vacancy dominated silicon ingot and thermally treated wafer formed therefrom having radially uniformly distributed oxygen precipitation density and size
US11753741B2 (en) 2014-07-31 2023-09-12 Globalwafers Co., Ltd. Nitrogen doped and vacancy dominated silicon ingot and thermally treated wafer formed therefrom having radially uniformly distributed oxygen precipitation density and size
JP2017050490A (en) * 2015-09-04 2017-03-09 株式会社Sumco Epitaxial silicon wafer
KR20190135913A (en) 2018-05-29 2019-12-09 신에쯔 한도타이 가부시키가이샤 Method for manufacturing silicon single crystal, epitaxial silicon wafer and silicon single crystal substrate
CN115404539A (en) * 2022-08-30 2022-11-29 西安奕斯伟材料科技有限公司 Method for pulling single crystal silicon rod by Czochralski method, single crystal silicon rod, silicon wafer and epitaxial silicon wafer

Also Published As

Publication number Publication date
TW575696B (en) 2004-02-11
JP4102988B2 (en) 2008-06-18

Similar Documents

Publication Publication Date Title
KR100765343B1 (en) Silicon single crystal wafer, method for manufacturing same, and SOI wafer
JP4224966B2 (en) Manufacturing method of silicon single crystal wafer, manufacturing method of epitaxial wafer, evaluation method of silicon single crystal wafer
TWI236506B (en) Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
JP3901092B2 (en) Method for producing silicon single crystal
JP3692812B2 (en) Nitrogen-doped low-defect silicon single crystal wafer and manufacturing method thereof
JP5993550B2 (en) Manufacturing method of silicon single crystal wafer
JP4020987B2 (en) Silicon single crystal having no crystal defects around the wafer and its manufacturing method
TWI241364B (en) Method for producing low defect silicon single crystal doped with nitrogen
CN103003927A (en) Manufacturing method of silicon substrate and silicon substrate
JP4061906B2 (en) Heat treatment method for silicon single crystal wafer
WO2002000969A1 (en) Method for producing silicon wafer and epitaxial wafer, and epitaxial wafer
JP3634133B2 (en) Method for producing silicon single crystal with few crystal defects and silicon single crystal wafer
JP2001068477A (en) Epitaxial silicon wafer
JP4510997B2 (en) Silicon semiconductor substrate and manufacturing method thereof
JP4750916B2 (en) Method for growing silicon single crystal ingot and silicon wafer using the same
JP4080657B2 (en) Method for producing silicon single crystal ingot
JP4463950B2 (en) Method for manufacturing silicon wafer
JP2002201091A (en) Method of manufacturing epi-wafer free of epi-layer defect using nitrogen and carbon added substrate
JP4296740B2 (en) Manufacturing method of silicon single crystal wafer, silicon single crystal wafer and epitaxial wafer
JP3861524B2 (en) Silicon wafer and manufacturing method thereof
JP4002721B2 (en) Silicon single crystal wafer for Ga-doped solar cell and method for producing the same
JP4007193B2 (en) Method for producing silicon single crystal
JP2005119964A (en) Nitrogen-doped silicon single crystal wafer having few defects and method for producing the same

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase
点击 这是indexloc提供的php浏览器服务,不要输入任何密码和下载