WO2001043265A1 - Convertisseur continu-continu - Google Patents

Description

T JP00/08705

明 細 書

■D C — D C コ ン ノ ータ

技術分野

本発明は、 負荷又は入力電圧の変化に対応する こ とができる D C — D C コンバータに関する。 背景技術

従来の典型的な D C — D C コ ンバータは、 例えば米国特許第 5 ， 7 1 9 ， 7 5 5号に示されているよ う に、 直流電源と、 1 次、 2次及び 3次卷線と を有する ト ランス と、 スイ ッチング素子と、 整流平滑回路 と、 制御回路とから成る。 スイ ッチング素子は 卜ランスの 1 次卷線を 介して直流電源の一端と他端との間に接続され、 制御回路によってォ ン . オフ制御される。 整流平滑回路は第 1 のタイプ又は第 2のタイプ に構成される。 第 1 のタイプの整流平滑回路は、 1 次卷線側のスィ ッ チング素子のオン期間に 2 次卷線に誘起される電圧によって逆方向 バイアスされ、 スィ ツチング素子のオフの期間に 2次卷線に誘起され る電圧によ って順方向バイ アス される方向性を有 して 2 次卷線に接 続された整流ダイ ォー ドと、 この整流ダイォ一 ドの出力電圧を平滑す る コ ンデンサとから成る。 第 2のタイプの整流平滑回路は、 スィ ッチ ング素子のオン期間に 2 次卷線に誘起される電圧によって順方向バ ィ ァス される方向性を有 して 2次卷線に接続された整流ダイ ォ一 ド と、 この整流ダイォー ドの出力ライ ンに直列に接続されたチョーク コ ィルと、 このチョ ーク コイルの出力段に接続された平滑用コンデンサ と、 チョ ーク コイルと平滑用コンデンサと を含む閉回路を形成するた めのダイォー ドとから成る。 第 1 のタイプの整流平滑回路を有するス ィ 、ソ チング レギュ レータ はフ ライノ ッ ク 型又は リ バース型スィ ツ チ ングレギュ レータ と呼ばれ、 第 2 のタイ プの整流平滑回路を有する ス ィ ツチング レギユ レ一タ はフ ォ ヮ一 ド型スィ ツチング レギユ レータ と 呼ばれている。

と こ ろで、 D C — D C コ ンバータ に対して高効率化が要求されてい る。 D C — D C コ ンバータの効率を高めるためには、 スイ ッチング素 子の電力損失を低減させなければな らない。 こ の 目 的を達成するため に上記米国特許では、 スイ ッチング素子に並列に疑似共振 （q u a s i r e s o n an t ) 用 コ ンデンサが接続されている。 このよ う に、 スィ ッチン グ素子にコ ンデンサを並列に接続する と 、 スィ ツチング素子のターン オフ時にコ ンデンサが徐々 に充電され、 このコ ンデンザの電圧及ぴス ィ ツチング素子の電圧が徐々 に高 く なる。 スィ ツチング素子と しての バイ ポーラ ト ラ ンジス タ又は電界効果 ト ラ ンジス タの電流は、 半導体 におけ る キ ヤ リ ァの蓄積効果に起因 して これがオフ制御 された後 に も流れる。 しか し、 共振用 コ ンデンサを設ける と 、 オフ制御された後 にスィ ツチング素子の電圧が急激に高 く な らないために、 ス ィ ッチン グ素子の電流 と 電圧の積に基づ く 電力損失即ちスィ ツチング損失が 抑制 され、 またターンオフ時のノ イ ズ即ちサージ電圧も抑制 される。

スィ ツチング素子をターンオンさせる時には、 ト ラ ンスの 1 次卷線 のィ ンダク タ ンス と スィ ツチング素子に並列接続された コ ンデンサ と の共振觔作によ ってスィ ツチング素子の電圧を徐々 に低下させ、 こ の電圧がゼ ロ 又はこ の近傍になっ た時にスイ ッ チング素子をオンに する。 これによ り スィ ツチング素子のゼロ電圧スィ ツチングが達成さ れ、 スイ ッチング損失が低減する。

と こ ろで、 出力電圧を一定に制御する回路を備えた疑似共振型スィ ツチングレギユ レータ において、 負荷の大き さが変化する と 、 スイ ツ チング素子のオン · オフ繰返し周波数 （以下、 スイ ッチング周波数と 言 う ） が変化する。 例えば、 負荷が軽ぐなる と 、 スイ ッチング周波数 が高 く なる。 スイ ッチング周波数が高 く なる と 、 単位時間当 り のスィ ツチング素子のスィ ツチング回数が多く なる。 スィ ツチング素子はス ィ ツチング毎に損失を発生する ので、 単位時間当 り のスィ ツチング回 数が多く なる と 、 単位時間当 り の損失も大き く なる。 この結果、 疑似 共振動作させる にも拘 らず、 スィ ツチングレギュ レータ の効率の向上 を良好に達成する こ と ができない。

軽負荷時におけるスィ ツチング回数の増大を抑えるために、 スィ ッ チング素子のオン · オフ繰返 し周波数即ちスイ ッ チング周波数を抑え る こ と が、 例えば、 特開平 8 — 2 8 9 5 4 3 号公報に記載されている , 従来の D C — D C コ ンバータ では、 スィ ツチング素子のオフ期間の長 さ が強制的に制限される。 こ の強制的に制限されるオフ期間は最小ォ フ期間又は最小オフ時間 と 呼ばれている。 最小オフ期間を設ける と 、 スイ ッチング素子のオフ期間 （オフ時間） は最小オフ期間よ り も短く な らない。

最小オフ期間が設定されている D C— D C コ ンバー タ において、 負 荷が大幅に軽く なる と 、 スィ ツチング素子のオン期間に ト ラ ンス に蓄 積 さ れたエネルギーの放出に基づ く フ ライ パ ッ ク 電圧の発生が終了 して もスィ ツチング素子は直ぐにオンに転換せず、 最小オフ期間の後 にスィ ツチング素子がオンに転換する。 最小オフ期間内にフ ライパッ ク 電圧の発生が終了する と 、 ト ラ ンス の卷線のイ ンダク タ ンス と スィ ツ チング素子の寄生容量又は共振用キ ャパシタ ンス と に基づ く リ ン ギングが生 じる。 従って、 スイ ッチング素子は リ ンギング中にオン状 態に転換される。 最小オフ期間の終了時には リ ンギングによ ってスィ ツチング素子の電圧が高い場合があるので、 最小オフ期間の終了後に おいてス ィ ツ チング素子の電圧が低い値になった時にス ィ ツ チング 素子をオンに転換する。 上述のよ う な方法でスィ ツチング素子を制御 する と 、 スイ ッチング損失を大幅に低減する こ と 力 でき る。

しか し、 最小オフ期間が一定値に固定されたままである と 、 負荷又 は入力電圧が変動 した時に、 スィ ツチング周波数が不安定になる こ と がある。 例えば、 フ ライバ ッ ク電圧の発生期間が最小オフ期間よ り も 長い状態にある比較的重い第 1 の負荷か ら フ ライ バ ッ ク 電圧の発生 期間が最小オフ期間よ り も短く な る比較的軽い第 2 の負荷まで負荷 の大き さが徐々 に変化する場合に、 フ ライパッ ク電圧の発生期間が最 小オフ期間よ り も短く なる と こ ろで、 不安定動作が生 じる。 これを図 6 及び図 7 を参照 して更に詳 し く 説明する。 図 6 及ぴ図 7 の V 1 はス ィ ツチング素子の電圧を示 し、 これは ト ラ ンスのブ ライ ノくッ ク電圧及 びリ ンギング電圧に基づいて発生 している。 図 6 の V 1 3 における T 1 は最小オフ期間を示 している。 図 6 に示すよ う に負荷が比較的大き い値を有している時には、 フ ライノ ッ ク電圧の発生期間 T 0 は V 1 3 に示す最小オフ期間 T 1 よ り も長い。 従って、 フ ライノ ッ ク 電圧の終 了に同期 してスィ ツチング素子がオンに転換し、 周知の 自励発振動作 が継続する。 こ の状態から負荷を徐々 に軽く する と 、 スイ ッチング素 子のオン期間 （ T o n ) が短 く な り 、 フ ライバ ッ ク電圧の発生期間 T 0 も短く な り 、 ついにはフ ライバッ ク電圧の発生期間 T 0 が最小オフ 期間 T 1 よ り も短く なる。 フ ライバ ッ ク電圧の発生期間 T 0 が最小ォ フ期間 T 1 よ り も短く なる と 、 図 7 に示すよ う にフ ライバ ッ ク電圧の 発生期間 T 0 の終了に同期 したス ィ ツ チング素子のタ ーンオンが禁 止 される。 スイ ッチング素子は、 最小オフ期間 T 1 の終了後において スィ ツチング素子の電圧がほぼゼロ になった時にターンオンする。 こ の よ う に最小オフ期間 T 1 の終了時点でス ィ ツ チング素子をターン オンさせないで、 スィ ツチング素子の電圧がほぼゼロ になる までター ンオンを強制的に禁止 している と 、 この分だけスィ ツチング素子のォ フ期間が長 く な り 、 出力電圧の低下が生 じる。 D C — D C コ ンバータ は定電圧制御回路を有 している ので、 出力電圧の低下を償 う ために次 のス ィ ツチング素子のオン期間が長く なる。 このよ う にスィ ッチング 素子のオン期間が長 く なる と 、 これに比例 してフ ライバッ ク電圧の発 生期間 T O も長 く なる。 この結果、 フ ライバッ ク電圧の発生期間 T O が最小オフ期間 T 1 よ り も再び長く な り 、 オフ期間が最小オフ期間 T 1 に制限されないスィ ツチング動作が生じる。 次に前述のよ う にオン 期間が長く なる と、 出力電圧の上昇が生じるので、 オン期間が再び短 く な り 、 フライパ ッ ク電圧の発生期間 T O も最小オフ期間 T 1 よ り も 再び短く な り 、 オフ期間が最小オフ期間 T 1 に制限されるスィ ッチン グ動作が生じる。 このよ う に、 スイ ッチング素子のオフ期間が 1 つの 最小オフ期間 T 1 だけで制限される と、 スィ ツチング素子のオン期間 及ぴオフ期間の変動が繰返して生じる。 スィ ツチング素子のオン期間 及びオフ期間が変動する とい う こ とは、 スィ ツチング周波数が不安定 になる こ と を意味する。 スイ ッチング周波数が不安定になる と、 スィ ツチング素子から発生するノ イ ズの周波数も変化し、 ノイズ対策が困 難になる。 また、 スイ ッチング周波数が不特定に変化する こ とによつ て ト ラ ンスが磁歪音に基づく ノイズを発生するこ とがある。 また、 ス ィ ツチング周波数の変動によってスィ ツチング素子のオン ' オフ制御 を安定的に継続するこ とが困難になる こ とがある。

そこで、 本発明の目的は、 軽負荷時の効率の向上を図る こ とができ る と と もに、 動作の安定性の向上及びノイズの低減を図る こ とができ る D C — D C コ ンバータを提供するこ と にある。 発明の開示

上記課題を解決し、 上記目的を達成するための本発明を、 実施形態 を示す図面の符号を参照して説明する。 なお、 こ こでの参照符号は、 本願発明の理解を助けるために付されており 、 本願発明を限定するも のではない。

本発明に従 う 負荷 2 6 に直 流 電 力 を 供 給 す る た め の D C 一 D C コ ン バ ー タ は 、 直流電圧 を 供給す る 直流電源 1 と 、 前 記 直流 電圧 を繰返 し て オ ン ' オ フ す る た め に 前記直流電源 1 の 一端 1 8 と 他端 1 9 と の 間 に 接続 さ れ 、 且 つ 第 1 及 び第 2 の 主 端 子 と 制 御 端 子 と を 有 し て い る ス ィ ツ チ ン グ 素 子 3 と 、 前 記 ス イ ッ チ ン グ 素 子 3 に 対 し て 直 列 に 接 続 さ れ 、 前 記 ス ィ ツ チ ン グ素 子 3 の オ ン 期 間 に エ ネ ル ギ ー が 蓄 積 さ れ 前 記 ス イ ッ チ ン グ 素 子 の .オ フ 期 間 に 前 記 エ ネ ル ギ ー が 放 出 さ れ る イ ン ダ ク タ ン ス 手段 2 又 は 2 a と 、 前 記 イ ン ダ ク タ ン ス 手 段 2 又 は 2 a に 接続 さ れ た 整 流 平 滑 回 路 6 と 、 前 記 整 流 平 滑 回 路 6 の 出 力 電圧 を 示 す信 号 を 検 出 す る 出 力 電 圧 検 出 手 段 8 、 1 0 と 、 前 記 ス イ ッ チ ン グ 素 子 3 の 前 記 第 1 及 ぴ 第 2 の 主 端 子 間 の 電圧 を 示 す 信 号 を 得 る た め の ス ィ ッ チ 電 圧 検 出 手 段 1 1 又 は 1 l a 又 は 1 1 b と 、 ス ィ ッ チ 制 御 手 段 1 3 と を 有 す る 。

前記ス ィ ッ チ制御手段 1 3 は、 前記ス イ ッ チ ン グ素子 3 をオン - オフ制御する た め のス ィ ツ チ制御信号を形成 し且つ こ のス ィ ツ チ 制御信号を前記ス ィ ツ チ ン グ素子 3 の前記制御端子に供給する た めに前記出力電圧検出手段 8 、 1 0 と 前記スィ ッ チ電圧検出手段 1 1 又は 1 1 a 又は 1 1 b と 前記ス イ ッ チ ン グ素子 3 と に接続 さ れ ている。 ま た、 前記スィ ッ チ制御手段 1 3 は、 （ 1 ) 前記出力電圧 検出手段 8 、 1 0 の出力に応答 して前記出力電圧を一定に制御する よ う に前記ス ィ ツ チング素子 3 のオ ン期間 T o n の長 さ を決定す る機能 と 、 （ 2 ) 前記スイ ッチング素子 3 のオフ期間 T o f f の長 さ を制限する た め の第 1 の最小オ フ期間 T 1 を示す信号を形成す る機能 と 、 （ 3 ) 前記第 1 の最小オフ期間 T 1 よ り も長い第 2 の最 小オフ期間 T 2 を示す信号を形成する機能 と 、 （ 4 ) 前記第 1 及び 第 2 の最小オフ期間を示す信号を選択的に発生 させる機能 と 、 （ 5 ) 前記イ ンダク タ ンス 手段 2 又は 2 a の ブ ラ イ ノ ッ ク 電圧の発生期 間 T O を検出する機能 と 、 （ 6 ) 前記フ ラ イバ ッ ク 電圧発生期間 T 0 が前記第 1 の最小オ フ期間 T 1 よ り も 短いか否かを判定する機 能と 、 （ 7 ) 前記フライバック電圧発生期間 T O が前記第 2 の最小 オフ期間 T 2 よ り も長いか否かを判定する機能と 、 （ 8 ) 前記フ ラ ィ パ ッ ク 電圧発生期間 T 0 が前記第 1 の最小オフ期間 T 1 よ り も 短いこ と を示す判定結果が得られた時に、 前記ス ィ ツチング素子 3 のオフ期間 T offの長さ を前記第 2 の最小オフ期間 T 2 に従って制 限する機能と 、 （ 9 ) 前記フ ライバッ ク電圧発生期間 T O が前記第 2 の最小オフ期間 T 2 よ り も長いこ と を示す判定結果が得 られた 時に、 前記スィ ツチング素子 3 のオフ期間 Toffの長さ を前記第 1 の 最小オフ期間 T 1 に従って制限する機能と 、 （ 1 0 ) 前記第 1 の最 初のオフ期間 T 1又は前記第 2 の最小オフ期間 T 2の終了後に前記 スィ ッ チ電圧検出手段 1 1 又は 1 1 a 又は 1 1 b に基づいて得ら れた前記スィ ツチング素子 3 の電圧を示す信号が所定基準値 V r 1 又は V r 2 ， 以下になったこ と に基づいて前記ス ィ ッチング素子 3 のオフ期間 T o f f の終了時点を決定する機能と を有している。 なお、 請求項 2 に示すよ う に、 前記ス ィ ッ チ制御 手段 1 3 は ス ィ ッ チ 制 御信 号形成 手段 4 6 又 は 4 6 a 、 4 7 、 5 0 又 は 5 0 a と 、.最小オフ期間信号発生回路 7 3又は 1 2 0又は 1 2 0 ' と 、 フ ライバッ ク電圧発生期間検出手段 1 0 1 又は 1 3 0 と 、 判定手段 1 0 2又は 1 3 と から成る こ とが望ま しい。 前記 ス ィ ッ チ 制 御 信 号形成 手段 4 6 又 は 4 6 a 、 4 7 、 5 0 又 は 5 0 a は 、 前 記 ス イ ッ チ ン グ 素 子 3 を オ ン ' オフ 制 御す る た め の ス ィ ツ チ制御 信 号 を 形成す る た め に 前記 出 力 電圧 検 出 手 段 8 、 1 0 と 前記 ス ィ ッ チ 電圧検 出 手段 1 1 又 は 1 l a 又 は 1 1 b に 接続 さ れ て お り 、 且 つ前記 出 力 電圧検 出 手段 8 、 1 0 の 出 力 に応 答 し て 前記 出 力 電圧 を 一 定 に 制 御 す る よ う に 前 記 ス ィ ツ チ ン グ 素 子 3 の オ ン期 間 T o n の 長 さ を 決 定 す る 機 能 と 、 前 記 ス ィ ッ チ 電圧検 出 手段 1 1 又 は 1 1 a 又 は 1 1 b に 基づ い て 得 ら れ た 前記 ス イ ッ チ ン グ 素 子 3 の 電 圧 を 示す信 号 が 所 定基 準値 V r 1 又 は V r 2 ' 以 下 に な つ た こ と に 基 づ い て 前記 ス イ ッ チ ン グ素 子 3 の オ フ 期 間 T o f f の 終 了 時 点 を 決 定す る 機能 と を 有 し て い る 。 前記 最小 オフ期間信号発生回路 7 3 又は 1 2 0又は 1 2 0 ， は、 前記スイ ツ チング素子 3 のオフ期間 T o f f の長 さ を制限する ための第 1 の 最小オフ期間 T 1 を示す信号と こ の第 1 の最小オフ期間 T 1 よ り も長い第 2 の最小オフ期間 T 2 を示す信号と を選択的に発生 し、 前 記第 1 及び第 2 の最小オフ期間を示す信号を前記ス ィ ツチ制御信 号形成手段に選択的に供給する。 前記フ ライバッ ク電圧発生期間検 出手段 1 0 1 又は 1 3 0 は、 前記イ ンダク タ ンス手段 2又は 2 a の フ ライバッ ク電圧の発生期間 T O を検出する。 前記判定手段 1 0 2 又は 1 3 は、 前記最小オフ期間信号発生回路及び前記フ ライバッ ク 電圧検出手段に接続されてお り 、 且つ前記フ ライパッ ク電圧発生期 間検出手段 1 0 1 又は 1 3 0 で検出 された前記フ ライ バ ッ ク 電圧 発生期間 T 0 が前記第 1 の最小オフ期間 T 1 よ り も短いか否かを 判定する機能と 、 前記フ ライパック電圧発生期間 T O が前記第 2 の 最小オフ期間 T 2 よ り も長いか否かを判定する機能と 、 前記フ ライ パ ッ ク電圧発生期間 T 0 が前記第 1 の最小オフ期間 T 1 よ り も短 いこ と を示す判定結果が得られた時に、 前記第 2 の最小オフ期間 T 2 を示す信号が前記最小オフ期間信号発生回路 7 3 又は 1 2 0 か ら前記ス ィ ツチ制御信号形成手段に供給させる よ う に前記最小ォ フ期間信号発生回路 7 3 又は 1 2 0 又は 1 2 0 ' を制御する機能 と 、 前記フ ラ イ バ ッ ク電圧発生期間 T O が前記第 2 の最小オフ期間 T 2 よ り も長いこ と を示す判定結果が得られた時に、 前記第 1 の最 小オフ期間 T 1 を示す信号を前記最小オフ期間信号発生回路 7 3 又は 1 2 0 から前記ス ィ ツチ制御信号形成手段に供給 させる よ う に、 前記最小オフ期間信号発生回路 7 3 又は 1 2 0 を制御する機能 と を有 している。

また、 請求項 3に示すように、 前記第 1 の最小 オ フ 期 間 T 1 と 第

2 の 最小 オ フ 期 間 T 2 と の 時 間 差 T a は 0 . 1 〜 ： I O S で あ る こ と カ 望 ま し レヽ 。

また、 請求項 4に示すように、 共振用コンデンサを設けることが望 ま し い

また、 請求項 5に示すように、 電流検出手段 4の出力と出力電圧検出手段 8の出力とスイツチ電圧検出手段 1 1又は 1 1 aの出力とを合成する合成手 段 1 2を設け、 合成手段 1 2から得られた合成信号を第 1及び第 2 の比較手 段 4 6、 4 7に入力させることが望ましい。 これにより、 スィッチ制御手段 の集積化及ぴ低コス ト化が容易になる。

また、 請求項 6に示すように、 初期化信号発生手段 5 1を設けることが望 ましい。 また、 最小オフ期間信号発生回路 7 7を、 鋸波電圧発生回路 7 2、 最小オフ期間決定用基準電圧 9 1、 最小オフ期間決定用比較器 9 2、 オフ期 間パルス形成回路 9 5で構成することが望ましい。

また、 請求項 7に示すように制御パルス形成回路 5 0又は 5 0 a又は 5 0 bを第 1の回路 7 1又は 7 1 a又は 7 1 b と第 2の回路 9 6とで形成するこ とが望ましい。

また、 請求項 8に示すように、 第 1 の回路 7 1又は 7 1 a又は 7 1 bを波 形整形回路 7 7とプリ ップフロップ 7 8とすることが望ましい。

また、 請求項 9及び 1 0に示すように、 オフ終了時点決定用の第 1の回路 7 1又は 7 1 aを 2つのフリ ップフロップで構成することが望ましい。

また、 請求項 1 1に示すように、 第 2の回路 9 6を N O Rゲー ト 9 6 aに することが望ましい。

また、 請求項 1 2に示すように、 最小オフ期間パルス形成回路 9 5を、 A N Dゲー ト 9 7とフリ ップフロップ 1 0 0とで構成することが望ましい。 また、 請求項 1 3に示すように、 フライバック電圧発生期間検出手段 1 0 1を第 1の回路 7 1及び第 2の回路 9 6に接続することが望ましい。 また、 請求項 1 4に示すように、 最小オフ斯間決定用基準電圧源 9 1を分 圧回路にすることが望ましい。

また、 請求項 1 5に示すように、 スィツチ電圧検出手段 1 1 の出力を出力 電圧制御用の合成手段 1 2 aに入力させない構成にすることができる。

また、 請求項 1 6に示すように、 出力電圧検出信号に基づいて鋸波電圧 V 4 aを形成し、 この鋸波電圧 V 4 aを使用してオフ終了時点を決定することがで きる。

また、 請求項 1 7に示すように、 イ ンダクタンス手段を 1次、 2次及ぴ 3 次卷線 2 1、 2 2、 2 3を有する トランスとすることが望ましい。

また、 請求項 1 8に示すように、 スィツチ電圧検出手段 1 1をスィ ッチン グ素子 3に対して並列に接続することができる。

また、 請求項 1 9に示すように、 出力電圧検出手段を 3次巻線 2 3に接続 することができる。

また、 請求項 2 0に示すように、 スィツチ電圧検出手段 1 1に遅延用コン デンサ 3 4を含めることが望ましい。

また、 請求項 2 1に示すように， スィツチ電圧検出手段 1 1 aをダイォー ド 3 1 と抵抗 3 3で構成することができる。

また、 請求項 2 2に示すように、 イ ンダクタンス手段をリアク トル 2 a と し、 出力平滑用コンデンサ 7をこの卷線 2 1にダイォー ド 6を介して並列に 接続することができる。

また、 請求項 2 3に示すように、 最大オフ期間を設定することができる。 また、 請求項 2 4に示すように、 スィツチ電圧検出手段 1 1又は 1 1 a又 は 1 1 bの出力段にスィッチ 1 1 0を設け、 このスィッチ 1 1 0をオフにす ることによってスィツチ電圧検出手段の出力に基づく制御を中断することが できる。

また， 請求項 2 5に示すように第 1及び第 2の最小オフ期間信号発生器 1 2 1， 1 2 2を設けることができる。

また、 請求項 2 6に示すように、 フライバック電圧発生期間検出回路 1 3 0をインダクタンス手段に直接に接続することができる。 また、 請求項 2 7に示すように、 判断手段を位相比較器 1 3 3とすること ができる。

各請求項の発明は次の利点を有する。

( 1 ) 最小オフ期間 T 1又は T 2を設定するので、 軽負荷に.なってもスィ ツチング素子 3のオフ期間 Toff の大幅な低下を防ぐことができ、 スィッチン グ素子 3の単位時間当たりのスイッチング回数の増大を抑えることができる, これにより、 単位時間当たりのスイッチング損失の増大が抑制され、 軽負荷 時の効率が向上する。

( 2 ) 負荷が重い値から軽い値に向って変化することによってフライパッ ク電圧の発生期間 T 0が第 1の最小オフ期間 T 1 よりも短くなると、 第 2の 最小オフ期間 T 2が設定される。 これにより、 スイッチング素子 3のオフ期 間が第 2の最小オフ期間 T 2に安定的固定され、 負荷変動又は入力電圧変動 が発生しても安定したスイッチング動作を継続することができる。 また、 負 荷が軽い値から重い値に向って変化することによって、 フライバック電圧の 発生期間 T 0が第 2の最小オフ期間 T 2よりも長くなると、 第 1の最小オフ 期間 T 1が設定される。 これにより、 スイッチング素子のオフ期間が第 1の 最小オフ期間 T 1に安定的に固定され、 安定したスィツチング動作を継続す ることができる。 要するに、 負荷が比較的に大きいために第 1の最小オフ期 間 T 1によって制限されないでスイッチング素子 3がォン ' オフする第 1の スイッチング動作から負荷が比較的小さいために第 2の最小オフ期間 T 2に よって制限されてスイッチング素子 3がオン · オフする第 2のスイッチング 動作への切換、 又はこれと逆の方向への切換を安定的に達成することができ る。 本発明に基づく第 1及び第 2の最小オフ期間 T 1、 T 2の切換え動作は、 周知のヒステリシス特性を有するコンパレータ又はシュミ ツ ト · ト リガ回路 におけるヒステリシス動作に類似している。 上述のように第 1及び第 2のス ィツチング動作の切換えが安定的に達成されると、 スィツチング周波数も安 定化され、 予想できない周波数を有するノイズの発生を抑制すること、 及ぴ イ ンダクタンス手段からの磁歪に基づく可聴音即ちノィズの発生を抑制する ことが可能になる。 請求項 3に示すように、 第 1及び第 2の最小オフ期間 T 1， T 2の時間差 を設定すると、 ヒステリシス効果を確実に得ることができる。

請求項 4に示すように、 共振用キャパシタンス 5を設けると、 共振が安定 的に生じ、 且つスイッチング素子 3のタ - ンオフ時のゼロボルトスィッチが 良好に達成され、 スイ ッチング損失を低減する。

また、 請求項 5に示すように合成信号を形成すると、 共通の導体又は端子 によって複数の情報を伝送することが可能になる。 このため、 スィッチ制御 信号形成手段を集積化する時に好都合である。

また、 請求項 6〜 1 2の発明によれば、 スィ ッチ制御信号を簡単な回路で 形成することができる。

また、 請求項 1 3及び 1 4の発明によればヒステリシス動作を容易に実行 することができる。

また、 請求項 1 5及び 1 6の発明によれば、 出力電圧の制御とオフ終了時 点の検出とを独立して行うことができ、 回路設計の自由度が大きくなる。 また、 請求項 1 7の発明によれば、 スイ ッチング素子側と負荷 2 6側の電 気的分離を容易に行うことができる。

また、 請求項 1 8の発明によれば、 スイ ッチング素子 3の電圧を正確に検 出することができる。

また、 請求項 1 9の発明によれば、 出力電圧を容易に検出することができ る。

また、 請求項 2 0及び 2 1の発明によれば、 スィ ッチ電圧検出を良好に行 うことができる。

また、 請求項 2 2によれば、 リアタ トルの働きで高い出力電圧を容易に得 ることができる。

また、 請求項 2 3の発明によれば、 最大オフ期間の働きによって DC - DC コンバータを安定的に起動することができる。

また、 請求項 2 4の発明によれば、 スタンバイモー ド等の極めて負荷が軽 い時に、 最大オフ期間を有するスィッチ制御信号を形成し、 DC - D Cコンバ ータを安定的に動作させることができる。 また、 請求項 2 5及び 2 6の発明によれば、 回路設計の自由度が大きく なる。 図面の簡単な説明

図 1 は、 本発明の第 1 の実施形態に従う D C— D C コンバータを示 す回路図である。

図 2 は、 図 1 の制御回路を詳しく 示す回路図である。

図 3 は、 図 2 のパルス発生回路を詳しく 示すブロ ック図である。 図 4 は、 図 3 のオフ終了時点決定回路を詳しく 示す回路図である。 図 5 は、 図 3 の鋸波発生回路、 最小オフ期間決定回路、 最大オフ期 間決定回路、 制御パルス形成回路、 及び基準電圧切換回路を詳しく 示 す回路図である。

図 6 は、 図 1 の D C— D Cコンバータの重負荷時の図 1 〜図 5の V 1 ~ V 18で示す部分の電圧を示す波形図である。

図 7は、 図 1 の D C— D Cコ ンバータの軽負荷時の図 1 〜図 5 の V 1 〜 V 18で示す部分の電圧を示す波形図である。

図 8 は、 図 1 の D C— D Cコンバータの重負荷と軽負荷の切換えに よる V4 、 V 14, V 10, V 13, V 17の変化を示す波形図である。

図 9 は、 図 1 の D C— D Cコ ンバータの負荷が図 7の軽負荷状態よ り も軽く なつた時の V I 、 V 13, V 14の状態を示す波形図である。 図 1 0 は、 第 2 の実施形態に従う D C— D C コ ンバータを示す回路 図である。

図 1 1 は、 第 3 の実施形態に従う D C— D Cコ ンバータを示す回路 図である。

図 1 2 は、 第 4 の実施形態に従う D C— D Cコ ンバータを示す回路 図である。

図 1 3 は、 第 5 の実施形態に従う D C— D C コ ンバータのオフ時点 決定回路及び基準電圧切換回路を示す回路図である。 図 1 4 は、 第 5 の実施形態に従う D C— D C コ ンバータ の重負荷時 における図 1 及び図 2 の V I 、 V 2 、 V 3 、 V 4 、 V 5 、 V 6 と図 1 3 の V8 、 V 9 、 V 17, V 18とを示す波形図である。

図 1 5 は、 第 5 の実施形態に従う D C— D Cコ ンバータ の軽負荷時 における図 1 及び図 2 の V I 、 V 2 、 V 3 、 V 4 、 V 5 、 V 6 と図 1 3の 8 、 9 、 17、 ¥ 18と を示す波形図でぁる。

図 1 6 は、 第 6 の実施形態に従う D C— D Cコ ンバータを示す回路 図である。

図 1 7は、 図 1 6 の制御回路を詳しく 示すブロ ック図である。

図 1 8 は、 図 1 7のパルス発生回路に含まれているオフ終了時点決 定回路を示すプロ ック図である。

図 1 9 は、 第 6 の実施形態に従う D C— D Cコンバータが重負荷の 時の図 1 6〜図 1 8 の各部の電圧を示す波形図である。

図 2 0 は、 第 6 の実施形態に従う D C— D Cコ ンバータが軽負荷の 時の図 1 6〜図 1 8 の各部の電圧を示す波形図である。

図 2 1 は、 第 7 の実施形態に従う D C— D C コ ンバータを示す回路 図である。

図 2 2は、 図 2 1 の制御回路を詳しく 示す回路図である。

図 2 3 は、 図 2 2のパルス発生回路を詳しく 示すブロ ック図である。 図 2 4 は、 図 2 3の鋸波発生回路、 最小オフ期間決定回路、 最大ォ フ期間決定回路、 制御パルス形成回路、 及び基準電圧切換回路を詳し く 示す回路図である。

図 2 5 は、 図 2 1 の D C— D Cコンバータの重負荷時の図 2 1 〜図

2 4の V I、 V4a 、 V3、 V 5 '、 V6'、 V7、 V9、 V14で示す部分の 電圧を示す波形図である。

図 2 6 は、 図 2 1 の D C— D Cコンバータの軽負荷時の図 2 1 〜図

2 4の V I、 V4a 、 V3、 V5 '、 V6 '、 V7、 V9、 V14で示す部分の 電圧を示す波形図である。 図 2 7は、 第 8 の実施形態に従う D C — D C コ ンバータを示す回路 図である。

図 2 8 は、 第 9の実施形態に従う D C — D C コ ンバータを示す回路 図である。

図 2 9は、 第 1 0の実施形態に従 う D C — D Cコンバータの一部を 示す回路図である。

図 3 0 は、 第 1 1 の実施形態に従 う D C — D C コンバータの一部を 示す回路図である。

図 3 1 は、 第 1 2 の実施形態に従う D C — D C コ ンバータの一部を 示す回路図である。 発明を実施するための最良の形態 第 1 の実施形態

まず、 図 1 〜図 9 を参照して第 1 の実施形態の D C — D Cコンパ一 タを説明する。 図 1 に示す第 1 の実施形態の D C — D Cコンバータ は一般にフ ライパッ ク タイプのスイ ッチングレギユ レータ と呼ばれ ている ものであって、 直流電源と しての整流平滑回路 1 、 イ ンダク タ ンス手段と しての ト ラ ンス 2 、 Nチャネルの絶縁ゲー ト型電界効果 ト ランジスタから成るスィ ツチング素子 3 、 電流検出手段と しての抵抗 4、 共振用コンデンサ 5、 出力整流ダイオー ド 6 a と出力平滑用コン デンサ 7 とから成る出力整流平滑回路 6 、 出力電圧検出回路 8、 発光 ダイオー ド 9 、 ホ ト ト ランジスタ 1 0、 スィ ッチ電圧検出手段と して のスィ ッチ電圧検出回路 1 1 、 合成回路 1 2、 スィ ッチ制御手段と し てのスィ ッチ制御回路 1 3、 制御電源用整流平滑回路 1 4及ぴ起動抵 抗 1 5 を有している。

直流電源と しての整流平滑回路 1 は、 商用交流電源に接続される交 流入力端子 1 6 、 1 7 と、 一対の直流端子 1 8 、 1 9 を有し、 非安定 電圧即ち定電圧化されていない直流電圧を出力する。 なお、 整流平滑 回路 1 を電池に置き換えるこ とができる。 イ ンダク タンス手段と して の ト ラ ンス 2 は、 磁気コア 2 0 と、 このコア 2 0 に卷回された 1 次卷 線 2 1 、 2次卷線 2 2、 及び 3次卷線 2 3 とから成る。 相互に電磁結 合された 1 次、 2次及ぴ 3次卷線 2 1 、 2 2 、 2 3 は黒丸で示すよ う な極性を有する。 1 次卷線 2 1 はイ ンダク タンスを有している。 ト ラ ンス 2 は周知のよ う にス ィ ツチング素子 3 のオン期間にエネルギを 蓄積し、 ス ィ ツチング素子 3 のオフ期間にエネルギを放出する。

F E Tから成るスィ ツチング素子 3 は、 第 1 の主端子と しての ド レ ィ ンと第 2 の主端子と してのソース と制御端子と してのゲー ト と を 有する。 この ド レイ ンは 1 次卷線 2 1 を介して第 1 の直流端子 1 8 に 接続され、 ソースは電流検出抵抗 4 を介してグラン ドと しての第 2 の 直流端子 1 9 に接続され、 ゲー トは制御回路 1 3 に接続されている。 スイ ッチング損失及びノイ ズを低減するための共振用コ ンデンサ 5 はスィ ツチング素子 3 に電流検出用抵抗 4 を介して並列に接続され ている。 この共振用コンデンサ 5 はスィ ツチング素子 3 のターンオフ 時においてスィ ツチング素子 3 の ドレイ ン ■ ソース間電圧 V _{D S}をゆつ く り 立上げる働き、 及びターンオン直前に共振によってスィ ツチング 素子 3 の ド レイ ン ' ソース間電圧 V _{D S}をゼ口にするための働きを有す る。 従って、 共振用コ ンデンサ 5 の静電容量は整流平滑回路 1 に含ま れている周知の平滑コンデンサ （図示せず） 及び出力平滑用コンデン サ 7 の静電容量に比べて大幅に小さい。 なお、 共振用コンデンサ 5 を 独立に設ける代り にスィ ツチング素子 3の ドレイ ン ' ソース間のス ト レーキャパシタ ンスを使用する こ と もできる。

ト ラ ンス 2 の 2次卷線 2 2 にダイ ォ一 ド 6 a と コ ンデンサ 7 と 力 ら成る出力整流平滑回路 6 が接続されている。 出力整流ダイォー ド 6 a は出力 ト ラ ンス 2 の 2 次卷線 2 2 と 出力平滑用 ンデンサ 7 と の 間のライ ンに直列に接続されている。 この出力整流ダイオー ド 6 a は スィ ツチング素子 3 がオンの時に 2次卷線 2 2 に誘起された電圧で 逆方向バイアス され、 スィ ツチング素子 3がオフの時に 2次卷線 2 2 に誘起された電圧で順方向バイアスされる極性を有する。 なお、 米国 特許 5 , 7 1 9 , 7 5 5号に示されているよ う に出力整流ダイォー ド 6 a に並列に F E T等のスィ ッチを接続するこ とができる。 出力平 滑用コ ンデンサ 7 は出力整流ダイォー ド 6 a を介して 2 次卷線 2 2 に並列に接続されている。 平滑用コンデンサ 7 は一対の出力端子 2 4 2 5 に接続され、 この一対の出力端子 2 4 、 2 5の間には負荷 2 6 が 接続されている。

出力端子 2 4 、 2 5 間の出力電圧 V 0を一定値にするための制御を 行う ために出力電圧検出回路 8が出力端子 2 4 、 2 5 間即ち平滑用コ ンデンサ 7 の两端間に接続されている。 この出力電圧検出回路 8 は、 第 1 及び第 2の出力電圧検出用抵抗 2 7 、 2 8 と、 例えば定電圧ダイ オー ドから成る基準電圧源 2 9 と、 誤差増幅器 3 0 とから成る。 第 1 及び第 2 の出力電圧検出用抵抗 2 7 、 2 8 は互いに直列に接続され、 且つ一対の出力端子 2 4 、 2 5間に接続されている。 誤差増幅器 3 0 の正入力端子は第 1及ぴ第 2 の出力電圧検出用抵抗 2 7 、 2 8 の相互 接続点に接続され、 その負入力端子は基準電圧源 2 9 に接続されてい る。 発光ダイォ一 ド 9 は誤差増幅器 3 0 の出力端子と グラ ン ド側出力 端子 2 5 と の間に接続されている。 誤差増幅器 3 0 は第 1 及び第 2 の 出力電圧検出用抵抗 2 7 、 2 8の相互接続点から得られた検出電圧と 基準電圧源 2 9の基準電圧との差に対応した電圧を出力 し、 発光ダイ オー ド 9 は誤差増幅器 3 0 の出力電圧に対応した強 さ の光出力を発 生する。 なお、 誤差増幅器 3 0 の正入力端子を基準電圧源 2 9 に接続 し、 負入力端子を抵抗 2 7 、 2 8間に接続し、 発光ダイオー ド 9 を電 源端子 2 4 と誤差増幅器 3 0の出力との間に接続する こ と もできる。

発光ダイォー ド 9 に光結合されたホ ト ト ラ ンジス タ 1 0 の抵抗値 は、 発光ダイオー ド 9 の光出力に対して反比例的に変化する。 従って, ホ ト ト ランジスタ 1 0 を流れる電流 1 2は出力端子 2 4、 2 5 間の出 力電圧 V 0 に比例する。 なお、 電圧帰還制御信号を得るための出力電 圧検出手段は、 出力電圧検出回路 8 と発光ダイオー ド 9 とホ ト トラン ジスタ 1 0 とから成る。 なお、 この出力電圧検出手段を電圧帰還制御 信号形成回路と呼ぶこ と もできる。

スィ ッチ電圧検出回路 1 1 は、 第 1 及び第 2 のダイオー ド 3 1 、 3 2 と、 抵抗 3 3 と、 遅延用コンデンサ 3 4 とから成る。 遅延用コンデ ンサ 3 4 の一端は第 1 のダイオー ド 3 1 と抵抗 3 3 と を介して 3 次 卷線 2 3の一端に接続され、 コンデンサ 3 4の他端は 3次卷線 2 3の 他端に接続されている。 3次卷線 2 3 は 1 次卷線 2 1 に電磁結合され 1 次卷線 2 1 は整流平滑回路 1 を介してスィ ッチング素子 3 に並列 に接続されているので、 主スィ ツチング素子 3 の電圧 V _{D S}及び共振用 コンデンサ 5の電圧 V I に比例した電圧が 3次卷線 2 3 に得られる。 なお、 コンデンサ 5 の電圧 V I はスイ ッチング素子 3 の ドレイ ン · ソ ース間電圧 V _{D s}にほぼ一致しているので、 これを以下においてスィ ツチング素子 3 の電圧と呼ぶこ と もある。 遅延用コンデンサ 3 4の静 電容量は出力平滑用コンデンサ 7 に比べて極めて小さい。 また、 ダイ ォー ド 3 1 はスィ ツチング素子 3 のオフ期間にオンになる方向性を 有する。 従って、 図 6及び図 7に示すよ う にスィ ッチ電圧検出回路 1 1 の出力即ち遅延用 コ ンデンサ 3 4 の電圧 V 3 の波形はスィ ッチン グ素子 3 のオフ期間における共振用コンデンサ 5 の電圧 V Iの波形に ほぼ相似形である。 なお、 3次卷線 2 3 の電圧及び遅延用コンデンサ 3 4の電圧 V 3 にはスィ ツチング素子 3の電圧 V _{D S}の情報が含まれて いるので、 遅延用コンデンサ 3 4の電圧をスィ ツチング素子の電圧と みなすこ とができ る。 第 2のダイオー ド 3 2は、 第 1 のダイオー ドと 同時に導通する方向性を有して遅延用コ ンデンサ 3 4 の一端に接続 されている。 この第 2 のダイオー ド 3 2 の力 ソー ドは導体 3 5 によつ て は 合成 回 路 1 2 に 接続 さ れ て い る 。 従 っ て ス ィ ッ チ 回 路 1 1 から合成回路 1 2 に電流 1 3が流れこむ。

制御用電源と しての整流平滑回路 1 4 はダイォー ド 3. 6 と コ ンデ ンサ 3 7 と力、ら成る。 ダイオー ド 3 6 はスイ ッチング素子 3 のオフ期 間の 3次卷線 2 3 の電圧で導通する方向性を有する。 コンデンサ 3 7 はダイォー ド 3 6 を介して 3次卷線 2 3 に並列に接続されている。 ス ィ ツチング素子 3 のオフ期間において ト ラ ンス 2 の蓄積エネルギが 放出されている時に 3次卷線 2 3 に得られた電圧に基づいて、 コンデ ンサ 3 7 に充電電流が流れる。 コンデンサ 3 7の一端は起動抵抗 1 5 を介して第 1 の直流端子 1 8 に接続されている。 従って、 D C— D C コ ンバータの起動時には整流平滑回路 1 の出力電圧によってコ ンデ ンサ 3 7が充電される。

合成回路 1 2 は抵抗 3 8 と コンデンサ 3 9 と を含む。 抵抗 3 8 は合 成回路 1 2 の出力ライ ン 4 0 と電流検出抵抗 4 と の間に接続されて いる。 コンデンサ 3 9 は出力ライ ン 4 0 と グラン ド端子 1 9 との間に 接続されている。 電圧帰還制御用のホ ト トランジスタ 1 0 は電流制限 抵抗 4 1 を介して制御用整流平滑回路 1 4 と抵抗 3 8 の出力側端子 との間に接続されている。 スィ ッ チ電圧検出回路 1 1 の出力導体 3 5 は抵抗 3 8 の出力側端子に接続されている。 従って、 合成回路 1 2の 出力導体 4 ひに、 図 6及び図 7 に示す電流検出抵抗 4 の電圧 V 2 と ス ィ ツチ電圧検出回路 1 1 の電圧 V 3と 出力電圧検出回路 8 の電圧と を 適当な割合で加算 したものに相当する合成信号 V 4 を得る こ と がで きる。

スィ ツチング素子 3 をオン 'オフする信号を形成するためのスィ ッ チ制御回路 1 3 は半導体集積回路即ちモ ノ リ シッ ク I C構成であつ て、 第 1 、 第 2、 第 3及び第 4 の端子 4 2 、 4 3 、 4 4 、 4 5 を有す る。 第 1 の端子 4 2は電源端子であって、 制御電源用整流平滑回路 1 4 に接続されている。 第 2 の端子 4 3 はグラン ド端子であって、 整流 平滑回路 1 のグラン ド側端子 1 9 に接続されている。 第 3 の端子 4 4 は合成回路 1 2 の出力導体 4 0 に接続されている。 第 4 の端子 4 5 は スィ ツチング素子 3の制御端子即ちゲー トに接続されている。

本発明に従うスィ ッチ制御回路 1 3は、

( 1 ) 前記出力電圧検出手段 8 、 1 0の出力に応答して前記出力 電圧を一定に制御するよ う に前記スィ ツチング素子 3 のオン期 間 T o n の長さを決定する機能と、

( 2 ) 前記スイ ッ チング素子 3 のオフ期間 T o f f の長さ を制 限するための第 1 の最小オフ期間 T 1 を示す信号を形成する機 能と、

( 3 ) 前記第 1 の最小オフ期間 T 1 よ り も長い第 2 の最小オフ 期間 T 2 を示す信号を形成する機能と、

( 4 ) 前記第 1 及び第 2 の最小オフ期間を示す信号を選択的に 発生させる機能と、

( 5 ) 前記イ ンダク タ ンス手段 2 のフライバッ ク電圧の発生期 間 T O を検出する機能と、 、

( 6 ) 前記フライパッ ク電圧発生期間 T 0 が前記第 1 の最小ォ フ期間 T 1 よ り も短いか否かを判定する機能と、

( 7 ) 前記フライノくッ ク電圧発生期間 T O が前記第 2 の最小ォ フ期間 T 2 よ り も長いか否かを判定する機能と、

( 8 ) 前記フライバ ッ ク 電圧発生期間 T 0 が前記第 1 の最小ォ フ期間 T 1 よ り も短いこ と を示す判定結果が得られた時に、 前 記スィ ツチング素子 3 のオフ期間 T offの長さを前記第 2 の最 小オフ期間 T 2 に従って制限する機能と、

( 9 ) 前記フライバッ ク電圧発生期間 T O が前記第 2 の最小ォ フ期間 T 2 よ り も長いこ と を示す判定結果が得られた時に、 前 記スィ ツチング素子 3 のオフ期間 Toffの長さを前記第 1 の最小 オフ期間 T 1 に従って制限する機能と、

( 1 0 ) 前記第 1 の最初のオフ期間 T 1又は前記第 2 の最小オフ期 間 T 2の終了後に前記スィ ッチ電圧検出手段 1 1 に基づいて得 られた前記スイ ッチング素子 3 の電圧を示す信号が所定基準値 V r 1 以下になったこ と に基づいて前記スィ ツチング素子 3 の オフ期間 T o f f の終了時点を決定する機能と

を有 している。

上記第 1 〜第 1 0 の機能を得るためにスィ ッ チ制御回路 1 3 は図 2 に示すよ う に大別して第 1及び第 2の比較器 4 6 、 4 7 と、 第 1 及 び第 2 の基準電圧源 4 8 、 4 9 と、 制御パルス形成回路 5 0 と、 初期 化信号発生回路 5 1 と、 駆動回路 5 2 と、 イ ンピーダンス切換回路 5 3 と、 電圧調整回路 5 4 と、 オフ期間信号発生回路 7 3 と、 最大オフ 期間決定回路 7 4 と、 フ ライバック電圧発生期間検出回路 1 0 1 と、 判定回路 1 0 2 と を有している。 なお、 スィ ッチ 3 をオン · オフ制御 するためのスィ ッチ制御を形成するための主要部分を本願ではスィ ツチ制御信号形成回路と呼ぶこ とにする。 このスィ ツチ制御信号形成 回路は、 図 2 の制御回路 1 3 内の第 1 及び第 2の比較器 4 8 、 4 9及 び制御パルス形成回路 5 0、 図 1 の電流検出抵抗 4及び合成回路 1 2 から成る。

第 1 の比較器 4 6 の正入力端子は合成信号 V 4 が入力する第 3 の 端子 4 4 に接続され、 この負入力端子は第 1 の基準電圧源 4 8 に接続 され、 この出力端子は導体 5 5 によって制御パルス形成回路 5 0及ぴ オフ期間信号発生回路 7 3 に接続されている。 第 1 の基準電圧源 4 8 は図 6及び図 7 に示す電流 I 1の許容ピーク レベルに相当する第 1 の 基準電圧 V r lを発生する。 従って、 第 1 の比較器 4 6 は合成信号 V 4 と第 1 の基準電圧 V r lと を比較し、 図 6及び図 7 に示す出力 V 5を発 生する。 こ の出力 V 5は合成信号 V 4 が第 1 の基準電圧 V r lよ り も髙 く なつた時に高レベルと なるパルス を含む。 この第 1 の比較器 4 6 は 主と してスィ ツチング素子 3 のォン期間 T o nを決定するために機能 する。 第 2 の比較器 4 7 の正入力端子は合成信号 V 4 が入力する端子 4 4 に接続され、 こ の負入力端子は第 2 の基準電圧源 4 9 に接続され、 この出力端子は導体 5 6 によって制御パルス形成回路 5 0 に接続さ れている。 第 2の基準電圧源 4 9の第 2 の基準電圧 V r 2は図 6で t 5 で示 し、 図 7 で t 4 で示す ト ラ ンス 2 の蓄積エネルギの放出終了時 点の直前の合成信号 V 4 の値と第 1 の基準電圧 V rlと の間に設定さ れている。 第 2 の比較器 4 7 の出力 V 6は、 図 6及ぴ図 7 に示すよ う に合成信号 V 4 が第 2 の基準電圧 V r2よ り も高く なった時に高 レべ ノレと なるノヽ。ノレスを含む。

制御パルス形成回路 5 0 は、 第 1及び第 2 の比較器 4 6 、 4 7 の出 力 V 5、 V 6 に応答して制御パルス即ちスィ ツチ制御信号を形成し、 導体 5 7 を介して駆動回路 5 2 に送る。 この制御パルス形成回路 5 0 の詳細は追って説明する。 駆動回路 5 2は制御パルス の振幅を増幅し、 これを端子 4 5 を介してスイ ッチング素子 3 の制御端子 （ゲー ト） に 送る。

初期化信号発生回路 5 1 は、 制御パルス形成回路 5 0 を初期化即ち リ セ ッ トするための初期化信号を発生するものであ り 、 抵抗 5 8 と、 コ ンデンサ 5 9 と 、 2 つのイ ンパータ回路即ち N O T回路 6 0 、 6 1 とから成る。 抵抗 5 8 の一端は導体 6 2によって電圧調整回路 5 4に 接続され、 こ の他端はコンデンサ 5 9 を介してグラン ドに接続されて いる。 第 1 の N O T回路 6 0 はコンデンサ 5 9 と抵抗 5 8 との相互接 続点に接続されている。 第 2 の N O T回路 6 1 は第 1 の N O T回路 6 0 に接続されている。 第 1 のリ セッ ト信号即ち初期化信号を伝送する ために第 1 の N O T回路 6 0 は導体 6 3 によってオフ期間信号発生 回路 7 3 に接続されている。 第 2 のリセッ ト信号即ち初期化信号を伝 送するために第 2 の N O T回路 6 1 は、 導体 6 4 によつて制御パルス 形成回路 5 0 にそれぞれ接続されている。 図 2の端子 4 2 に電源電圧 が供給され、 電圧調整回路 5 4 の出力電圧が立上る時に、 コンデンサ W

23

5 9が遅れを有して充電される。 コンデンサ 5 9の電圧が第 1 の N O T回路 6 0 の立上 り の しきい値になるまでに第 1 の N O T回路 6 0 の出力端子から高レベル即ち論理の 1 のリセッ トパルスが発生し、 第 2 の N O T回路 6 1 力ゝらは低レベル即ち論理の 0 の リ セ ッ トパルス が発生する。 コンデンサ 5 9の電圧が十分に充電される と、 第 1 の N O T回路 6 0の出力は低レベル、 第 2 の N O T回路 6 1 の出力は高レ ベルに保たれる。

電源端子 4 2 に接続された電圧調整回路 5 4は、 安定化された直流 電圧を得るものであり 、 導体 6 5 によってオフ期間信号発生回路 7 3 に接続されている。 図 2では省略されているが、 電圧調整回路 5 4 は 制御回路 1 3 内のオフ期間信号発生回路 7 3以外の回路にも電源電 圧を供給する。

イ ン ピーダンス切換回路 5 3は、 定電流回路 6 7 と、 F E T 6 8 と . N O T回路 6 9 とから成る。 定電流回路 6 7 と F E T 6 8 との直列回 路は合成信号 V4 の入力端子 4 4 と グラ ン ド端子 4 3 と の間に接続 されている。 N O T回路 6 9 は導体 7 0 によって制御パルス形成回路 5 0 の出力導体 5 7に接続され、 N O T回路 6 9 出力端子は F E T 6 8 の制御端子に接続されている。 従って、 制御パルス形成回路 5 0 の 出力導体 5 7 に高レベルの制御パルスが発生 している 時即ちスィ ッ チング素子 3 のオン期間には F E T 6 8がオフにな り 、 イ ンピーダン ス切換回路 5 3 は無限大のイ ンピーダンス値を示す。 他方、 制御パル スが発生していないスイ ッチング素子 3 のオフ期間には導体 5 7、 7 0が低レベルになるので、 N O T回路 6 9 の出力は髙レベルとな り 、 F E T 6 8がオン状態になる。 これによ り 、 入力端子 4 4 と グラン ド 端子 4 3 と の間に所定のイ ンピーダンスが接続された状態になる。 な お、 定電流回路 6 7 を比較的大きい抵抗に置き換えるこ とができ る。 イ ンピーダンス切換回路 5 3 は、 図 1 のコンデンサ 3 9 に対して並列 に接続されている。 従って、 スイ ッチング素子 3のオフ期間にイ ンピ —ダンス切換回路 5 3のイ ンピーダンスが、 抵抗 4 と 3 8 との直列回 路に対して並列に接続され、 入力端子 4 4 における合成信号 V 4の電 圧レベルが下げられる。 これによ り 、 スイ ッチング素子 3 のオフ期間 の合成信号のレベルと オン期間の合成信号のレベルと の差が縮小す る。 イ ンピーダンス切換回路 5 3 の定電流回路 6 7の電流値は トラ ン ス 2 の蓄積エネルギの放出後の リ ンギング波形の底部（ボ トム）又は こ の近傍において合成信号 V 4が第 1 の基準電圧 V r 1を横切る よ う に設定される。 従って、 このイ ンピーダンス切換回路 5 3 を合成回路 1 2の一部とする こ と もできる。 なお、 オン期間 T o nにおける合成信 号 V 4 の ピーク レベルがオフ期間 T o f fの合成信号 V 4の ピーク レべ ルよ り も低い状態を維持できる よ う にイ ン ピーダンス切換回路 5 3 のィ ン ピーダンス を設定する。 スィ ツチング素子 3 のオフ期間 T o f f における合成信号 V 4 の電圧レベルがさほど高く ない時にはイ ンピ 一ダンス切換回路 5 3 を省く こ とができる。

オフ期間信号発生回路 7 3は、 スィ ツチング素子 3が取り得るオフ 時間を示す信号を発生するものであり 、 本発明に従う第 1 及び第 2 の 最小オフ期間 T 1、 T 2を示す信号も このオフ期間信号発生回路 7 3か ら発生する。 従って、 オフ期間信号発生回路 7 3 を最小オフ期間信号 発生回路と呼ぶこ と もできる。 このオフ期間信号発生回路 7 3の詳細 は追って説明する。

最大オフ期間決定回路 7 4は、 スィ ツチング素子 3が取り得るオフ 期間の最大を示す信号を発生するものである。 この最大オフ期間決定 回路 7 4の詳細は追って説明する。

フ ライノ ッ ク電圧発生期間検出回路 1 0 1は本発明に従う フ ライノ ッ ク電圧発生期間 T o を検出するものである。 このフライバック電圧発 生期間検出回路 1 0 1の詳細は追って説明する。

判定手段と しての判定回路 1 02は、 オフ期間信号発生回路 7 3 から 得られた第 1 の最小オフ期間 T 1又は第 2 の最小オフ期間 T 2と フ ラ ィバック電圧発生期間検出回路 101から得られたフライパック電圧発 生期間 T o と の大小関係を判定し、 オフ期間信号発生回路 7 3 を制御 する も のである。 この判定回路 102の詳細は追って説明する。

図 3 は、 図 2 の制御パルス形成回路 5 0及びオフ期間信号発生回路

7 3 を図 2 よ り も詳しく 示し、 最大オフ期間決定回路 7 4 、 フライバ ック電圧発生期間検出回路 101、 判定回路 102は図 2 と 同一に示すもの である。 この図 3から明らかなよ う に制御パルス形成回路 5 0は、 第 1 の回路 7 1 と第 2の回路 7 2 とから成る。 第 1 の回路 7 1 は、 スィ ツチング素子 3 のオフ終了時点を決定するための回路と 呼ぶこ とが できる ものである。 この第 2 の回路 9 6 は第 1 の回路 7 1 の出力導体

8 6 の信号 V 9とオフ期間信号発生回路 7 3 の出力 V 1 3と に基づいて スィ ツチ 3 をオンするためのパルスを形成する ものであ り 、 パルス形 成回路又はパルス出力回路と呼ぶことができる ものである。 第 1 及び 第 2 の回路 7 1 、 9 6 の詳細は追って説明する。

オフ期間信号発生回路 7 3 は、 大別して鋸波発生回路 7 2 と最小ォ フ期間用基準電圧源 9 1 と比較器 9 2 とオフ期間パルス形成回路 9 5 とから成る。 これ等の詳細は追って説明する。

図 4 は図 3 の制御パルス形成回路 5 0 の詳細を示す。

制御パルス形成回路 5 0 に含まれている第 1 の'回路 7 1 は、 スイ ツ チング素子 3 をオフ期間 T o f fの最後の時点即ちオン開始時点を決定 するためのものであり 、 オフ期間幅決定回路又はオン開始時点決定回 路と も呼ぶこ とができる ものであって、 図 4 に示すよ う に波形整形回 路 7 7 と、 2つのフ リ ップフロ ップ 7 8 、 7 9 と、 O T回路 8 0 と から成る。

第 1 の回路 7 1 に含まれている波形整形回路 7 7 は図 6及び図 7 で V 5 で示す波形を V 7 に示す波形に整形又は変換する も のであつ て、 2つのフ リ ップフロ ップ 8 1 、 8 2 と、 O Rゲー ト 8 3 と力 ら成 る。 フ リ ップフロ ップ 8 1 はリセッ ト優先に形成された R S フ リ ップ フロ ップであって、 導体 5 5 を介して図 2の第 1 の比較器 4 6 に接続 されているセッ ト入力端子 S と、 も う一方の R S フ リ ップフロ ップ 8 2の正相出力端子 Qに接続されたリ セッ ト入力端子 Rと を有する。 O Rグー ト 8 3 の一方の入力端子は第 1 の比較出力 V 5 を与える導体 5 5 に接続され、 他方の入力端子はフ リ ップフ口 ップ 8 1 の出力端子 Qに接続されている。 この O Rゲー ト 8 3からは図 6及び図 7 に示す 波形整形出力 V 7 が得られる。 この波形整形出力 V 7 は図 6 においで t 1 ~ t 8 区間で高レベルとなり 、 図 7 において t l 〜 t 6 、 t 7 〜 t 10で高 レベルと なるパルス を含む。 この波形整形回路 7 7の出力 V 7 のパルスは、 第 1 の比較出力 V5 のオフ期間 T off の開始直後に生 じる低レベルへの落ち込みを高レベルに補償したものに相当する。 更 に詳細には、 合成信号 V4 に含まれている抵抗 4に基づく 電流検出電 圧 V 2 の成分が第 1 の基準電圧 Vrlを図 6及び図 7 の t l 時点でォ ーバシュー ト （図示省略） し、 まず合成信号 V 4が、 第 1 の基準電圧 V rlをこれよ り も低い側から高い側に横切 り 、 次に第 1 の基準電圧 V rlをこれよ り も高い側から低い側に横切り 、 その後に再び第 1 の基準 電圧 V r 1をこれよ り も低い側から高い側に横切る。 このため、 第 1 の 比較出力 V 5 が図 6 及び図 7の t l で微小期間高 レベルになった後 に低レベルに戻り 、 t 2 時点で再び高レベルになる。 し力、し、 波形整 形回路 7 7 を設ける と、 上記 t 2 時点の直前の低レベル区間のないパ ルスを含む出力 V 7 を得るこ とができる。 なお、 フ リ ップフロ ップ 8 2 は、 第 2の比較出力 V6 を伝送する導体 5 6 に接続されたセッ ト入 力端子 S と導体 8 4 によって図 3及び図 5 の制御パルス形成回路 5 0の出力導体 8 4 に接続された リセッ ト入力端子 Rを有する。

オフ終了時点決定用の第 1 の回路 7 1 の Dタイ プフ リ ップフロ ッ プ 7 8 は、 波形整形回路 7 7 に接続されたク ロ ック端子 T とォブ期間 パルス形成回路 9 5 に導体 8 5 で接続されたデータ入力端子 Dと、 N O T回路 8 0 を介 して第 2 の比較器 4 7 の出力導体 5 6 に接続され たプリ セ ッ ト入力端子 P R—と、 導体 6 4 を介して初期化信号発生回 路 5 1 に接続された リ セ ッ ト入力端子 R _と を有し、 導体 6 4 の初期 化信号に応答して リセッ ト され、 合成信号 V 4が第 2 の基準レベル V r 2 をこれよ り も低い側がら高い側に横切ったこ と を示す例えば t 3 時点の第 2の比較器 4 7の出力 V 6 に応答してプリ セッ ト され、 波 形整形回路 7 7 の出力 V 7 に含まれているパルスの後縁 （例えば図 6 の t 8 ) をク 口 ック信号と して例えば図 6 の V 13で示す信号を読み込 み、 図 6及び図 7で V 8 で示す信号を位相反転出力端子 Q —に送出す るよ う に形成されている。 なお、 本願明細書では、 表記の都合上フ リ ップフ 口 ップの位相反転出力端子を Q—で示すこ とにする。 オフ終了 時点決定用の第 1 の回路 7 1 のフ リ ップフ ロ ップ 7 9 はセ ッ ト優先 R S フ リ ップフロ ップであって、 第 2 の比較出力 V 6を与える導体 5 6 に接続されたセ ッ ト優先のセ ッ ト入力端子 S と Dタイプフ リ ップ フ ロ ップ 7 8 の位相反転出力端子 Q —に接続された リ セ ッ ト入力端 子 Rと を有する。 このフ リ ップフロ ップ 7 9の正相出力端子 Qは導体 8 6 によって第 2 の回路 9 6 を構成する N O Rゲ一 ト 9 6 a に接続 され且つ図 3及び図 5のオフ期間パルス形成回路 9 5 に接続され、 図 6及び図 7 に示す信号 V 9 を出力する。 この信号 V 9 の高レベル期間 は、 オフ期間 T off において、 合成信号 V 4 が第 2の基準電圧 V r2を 最初に横切った時点 t 3 から第 1 の基準電圧 V rlを最後に横切った 時点 （例えば図 6 の t 8 又は図 7の t lO) までである。 オフ期間 T of f において合成信号 V 4 が第 1 の基準電圧 V rlを最後に横切る時点 (図 6 の t 8 又は図 7の t 10) がオフ期間 T off の終了時点であ り 且 つオン期間 T onの開始時点である。 オフ終了時点決定のための第 1 の 回路 7 1 で決定される図 6の t8時点又は図 7の t lO時点は、 V 13で示 す最小オフ期間 T 1又は T 2の終了時点 （図 6 の t 4又は図 7の t 9) か ら図 6の t 4〜 t 8又は図 7 の t 9〜 t 10の付加期間が経過 した時点に 相当する。 なお、 Dタイプフ リ ップフ ロ ップ 7 8の正相出力端子 Qの 信号はフ リ ップフロ ップ 7 9 の出力と同一であるから、 フ リ ップフ口 ップ 7 9 を省いて、 Dタイプフ リ ップフロ ップ 7 8の正相出力端子 Q を出力導体 8 6 に接続する こ とができ る。 本実施形態のオフ期間 T o f f は、 第 1 又は第 2 の最小オフ期間 T 1 又は Τ 2 と負荷 2 6 の大き さによって変化する付加期間との合計になる。

第 2 の回路 9 6 を構成する N O Rゲー ト 9 6 a は図 6 及び図 7 で V 1 4 で示す制御パルスを出力する。 この N O Rゲー ト 9 6 a の接続 の詳細は追って説明する。

図 5 は図 3 のオフ期間信号発生回路 7 3、 最大オフ期間決定回路 7 4、 フライバック電圧発生期間検出回路 1 0 1 、 判定回路 1 0 2の詳 細を示す。

オフ期間信号発生回路 7 3 に含まれている鋸波電圧発生回路 7 2 は、 図 5 に示すよ う に充電用定電流回路 8 7 と コンデンサ 8 8 と第 1 及び第 2の放電用スィ ッチ 8 9、 9 0 とから成る。 コンデンサ 8 8 の —端は定電流回路 8 7 を介して電源用導体 6 5 に接続され、 この他端 はグラン ド導体 6 6 に接続されている。 F E Tから成る第 1 及ぴ第 2 の放電用スィ ッチ 8 9、 9 0はコンデンサ 8 8 に対して並列に接続さ れている。 第 1 の放電用スィ ツチ 8 9 の制御端子は制御パルス出力用 導体 5 7 に接続されている。 第 2の放電用スィ ツチ 9 0の制御端子は 第 1 の リ セ ッ ト用導体 6 3 に接続されている。 従って、 放電用スイ ツ チ 8 9又は 9 0のオン期間にコンデンサ 8 8の放電が生じ、 スィ ッチ 8 9又は 9 0 がオフに転換する こ とによ り コ ンデンサ 8 8 が定電流 回路 8 7で充電され、 この電圧が傾斜を有して上昇し、 図 6及ぴ図 7 に示す鋸波電圧 V 10が得られる。

最小オフ期間決定用基準電圧源 9 1 は、 第 1 、 第 2及び第 3 の抵抗 R 1 、 R 2 、 R 3 の直列回路から成り 、 この直列回路の一端は電源導 体 6 5 に接続され、 この他端はグラン ド導体 6 6 に接続されている。

最小オフ期間決定用比較器 9 2 の正入力端子は鋸波発生回路 7 2 の出力端子と してのコンデンサ 8 8 の一端に接続され、 この負入力端 子は第 1 及び第 2 の抵抗 R l 、 R 2 の相互接続点即ち分圧点に接続さ れている。 従って、 比較器 9 2 は図 6及び図 7 に示すよ う に鋸波電圧 V 10と基準電圧源 9 1 の基準電圧 Va と を比較して出力 V 12を発生 する。 なお、 最小オフ期間決定用基準電圧源 9 1 はヒ ステ リ シス効果 を得るために切換スィ ツチ 1 0 3で制御され、 図 6 の重負荷時には第 1 の最小オフ時間決定用基準電圧 Valを発生し、 図 6の重負荷よ り も 小さい図 7 の軽負荷時には Valよ り も高い第 2 の最小オフ時間決定 用基準電圧 V a2を発生する。 この結果、 比較器 9 2の出力 V 12が低レ ベルから高レベルへ転換する時点が重負荷時と これよ り も軽い軽負 荷時で異な り 、 図 6の重負荷時には t 4 であるのに対し、 図 7の軽負 荷時には t 9 と なる。 比較器 9 2 は、 図 6及び図 7 の V 12の波形から 明らかなよ う に最小フォ期間の終了時点を示すパルスを発生する。 最 小オフ期間 T 1 又は T 2の全部を示すパルスは図 6及び図 7において V I 3 で示されている。 この最小オフ期間 T 1 又は T 2の全部を示す パルスはオフ期間パルス形成回路 9 5で作成される。

オフ期間パルス形成回路 9 5 は、 A N Dゲー ト 9 7 と 2つの O Rゲ ー ト 9 8、 9 9 とセッ ト優先の R Sフ リ ップフロ ップ 1 0 0 と力、ら成 る。

A N Dゲー ト 9 7の一方の入力端子は、 最小オフ期間決定用の比較 器 9 2 に接続され、 この他方の入力端子は導体 8 6 を介してオフ終了 時点決定用の第 1 の回路 7 1 のフ リ ップフロ ップ 7 9 に接続されて いる。 O Rゲー ト 9 8 の一方の入力端子は最大オフ期間決定回路 7 4 の比較器 9 4 に接続され、 この他方の入力端子は A N Dゲー ト 9 7 に 接続されている。 セッ ト優先型フ リ ップフロ ップ 1 0 0は O Rゲー ト 9 8 に接続されたセ ッ ト入力端子 S と O Rゲー ト 9 9 に接続された リ セッ ト端子 と を有し、 この位相反転出力端子 Q—に最小オフ期間 パルス V 13又は最大オフ期間パルスを発生する。 正常動作時における このフ リ ッ プフ 口 ッ プ 1 0 0 の出力のパルス V 1 3は主スィ ツ チング 素子 3 の最小オフ期間を示すパルス幅を有する。 オフ期間パルス形成 回路 9 5 のフ リ ッ プフ ロ ッ プ 1 0 0 の位相反転出力端子 Q 一は制御 パルス形成用の N O Rゲー ト 9 6 の一方の入力端子に接続されてい る。

なお、 この実施形態では、 オフ期間パルス形成回路 9 5 のフ リ ップ フロ ップ 1 0 0 は、 正常動作時において最小オフ期間 T 1 又は T 2 を 示すパルスを出力 し、 起動時に最大オフ期間決定用比較器 9 4の出力 に応答して最大オフ期間を示すパルスを発生する。 従って、 オフ期間 パルス形成回路 9 5 が最小オフ期間パルス形成回路と最大オフ期間 パルス形成回路との両方の働きを有している。 この結果、 制御回路 1 3 の回路構成が簡略化されている。 しかし、 オフ期間パルス形成回路 9 5 を最小オフ期間 T 1 又は T 2 のパルスを形成するための最小ォ フ期間パルス形成回路と して使用 し、 最大オフ期間パルスを形成する ための回路を独立に設けるこ とができる。

スィ ッチ 1 0 3 は第 1 の最小オフ期間 T 1と第 2 の最小オフ期間 T 2と の切換を制御するための手段であって、 分圧回路構成の最小オフ 期間決定用基準電圧源 9 1 の抵抗 R 3 に並列に接続され、 重負荷の時 にオンになって図 6 の第 1 の最小オフ期間決定用基準電圧 V a lを設 定し、 軽負荷の時にオフになって図 7 に示す第 2の最小オフ期間決定 用基準電圧 V a2を設定する。 即ち、 スィ ッチ 1 0 3がオンの時には、 電源導体 6 5 と グラン ド導体 6 6 との間の電圧を E とすれば、

V a l = E { R 2 / ( R 1 + R 2 ) }

で示すこ と ができ る第 1 の最小オフ期間決定用基準電圧 V a lが得ら れ、 スィ ッ チ 1 0 3がオフの時には、

V a 2 = E { ( R 2 + R 3 ) / ( R 1 + R 2 + R 3 ) }

で示すこ と ができ る第 2 の最小オフ期間決定用基準電圧 V a 2が得ら れる。 最大オフ期間決定回路 7 4 は、 D C — D C コ ンバータ の起動のため 及び必要に応 じて極めて軽い負荷時の D C - D C変換を可能にする ために設けられている。 即ち、 この D C — D C コ ンバータは起動時に は一定のオフ期間を有してオン · オフ動作する。 最大オフ期間決定回 路 7 4 はこの一定のオフ期間を決定するためのものであって、 最大ォ フ期間決定用基準電圧源 9 3 と比較器 9 4 とから成る。 最大オフ期間 決定用基準電圧源 9 3は、 図 6及び図 7 に示すよ う に最小オフ期間決 定用基準電圧 V a よ り も高い基準電圧 V b を発生する。 この最大オフ 期間決定用基準電圧 V b は重負荷及び軽負荷時即ち正常時における 鋸波電圧 V 10が横切らないレベルである。 比較器 9 4 の正入力端子は 鋸波発生回路 7 2 のコ ンデンサ 8 8 に接続され、 この負入力端子は基 準電圧源 9 3 に接続されている。 従って、 鋸波電圧 V 10が基準電圧 V b よ り も高く なった時に比較器 9 4 の出力 V IIは高レベルになる。 図 6及び図 7 の正常状態では鋸波電圧 V 10が基準電圧 V b を横切らな いために比較器 9 4 の出力 V IIは低レベル （ゼロ） に保たれている。 他方、 起動時には、 D C — D C コ ンバータの出力電圧 V 0 が低いので. 合成信号 V 4 の最大レベル即ちピークが低く 、 オフ終了時点決定用の 第 1 の回路 7 1 が正常に動作せず、 こ の出力 V 9 が低レベルに保たれ たままにな り 、 オフ期間パルス形成回路 9 5 は最大オフ期間決定回路 7 4 の出力に従って制御パルスを形成する。

フライバ ッ ク電圧発生期間検出回路 1 0 1 は、 ト ランス 2からフラ ィバック電圧が発生している期間を検出するためのものであって、 図 6及び図 7で V I 7で示す出力を発生する。 このフライバック電圧発 生期間検出回路 1 0 1 の出力 V 17は図 6 においては t 1 〜 t 8 区間 で高レベル、 t 8 〜 t l0区間で低レベルとな り 、 図 7 においては t l 〜 t 6 区間で髙レベル、 t 6 〜 t 11区間で低レベルになる。 要するに、 こ の出力 V 17はオフ期間 T off の開始時点と ト ラ ンス 2 の蓄積エネ ルギの放出が完了 した後に合成信号 V 4 が第 1 の基準電圧 V rlを最 初に横切る時点との間で髙レベルになる信号であり 、 ト ラ ンス 2のフ ライ ノくック電圧の発生期間にほぼ一致した幅のパルスを含む。 本願で は説明の都合上、 図 6 に示すスィ ツチング素子 3がオン状態からオフ 状態に転換 した時点からフライバッ ク電圧の低下が開始する時点ま での時間長を T 01と し、 スィ ツチング素子 3 がオン状態からオフ状態 に転換 した時点から リ ンギング電圧が最初に最低になる時点までの 時間長を T 02と した時に、 T O 1 ≤ T 0 ≤ T 02を満足する時間長を フライバック電圧発生期間 T 0と定義する。 即ち、 図 6及び図 7では T 0が T 02に一致しているが、 T 0は T 01から T 02の間の任意の値を取 る こ とができる。 T 01の終了時点から T 02終了時点まではリ ンギング 電圧の 1 Z 2周期に相当 し、 本願では、 この 1 Z2周期もフライノ ッ ク電圧の発生期間とみなしている。 なお、 フライパック電圧発生期間 TOはスィ ツチング素子 3のオン期間 T o nの長さに比例する。

フライバック電圧発生期間検出回路 1 0 1 は、 制御パルス形成回路 5 0 が発生する V 7及び V 1 4 の信号に基づいてフライノ ッ ク電圧 発生期間 T O を検出するために、 遅延回路 1 0 4、 N O Rゲー ト 1 0 5、 リ セ ッ ト優先 R S フ リ ップフロ ップ 1 0 6、 及び A N Dゲー ト 1 0 7 を有している。 遅延回路 1 0 4 は導体 1 0 8 を介して図 4の波形 整形回路 7 7 に接続されている。 この遅延回路 1 0 4は波形整形回路 7 7 の出力 V 7 に微小遅延を与えるものである。 N O Rゲー ト 1 0 5 の一方の入力端子は V7 を与える導体 1 0 8 に接続され、 この他方の 入力端子は遅延回路 1 0 4 に接続されている。 従って、 この N O Rゲ ー ト 1 0 5 力、らは、 図 6の t 8 時点、 図 7の t 6 、 t lO時点等で示す パルスを含む出力 V 15が得られる。 なお、 出力 V 15のパルスの幅は遅 延回路 1 0 4 の遅延時間に相当 している。 リセッ ト優先のフ リ ップフ ロ ップ 1 0 6 のセ ッ ト入力端子 Sは N O Rゲー ト 1 0 5 に接続され、 こ の リ セ ッ ト入力端子 Rは制御パルス形成回路 5 0 の出力導体 5 7 に接続されている。 従って、 このフ リ ップフロ ップ 1 0 6 の位相反転 出力端子 Q—からは図 6及び図 7 に示す出力 V 16が得られる。 この出 力 V 16は図 6 の重負荷時には連続的に髙レベル （H) になり 、 図 7の 軽負荷時には t 6 〜 t l0で低レベルになる。 A N Dゲー ト 1 0 7の一 方の入力端子は波形整形回路 7 7の出力導体 1 0 8 に接続され、 他方 の入力端子はフ リ ップフ ロ ップ 1 0 6 の位相反転出力端子 Q—に接 続され、 この出力端子は判定手段 1 0 2 を構成する Dタイプフ リ ップ プロ ップ 1 0 2 a のク ロ ック入力端子 Tに接続されている。 この A N Dゲ一 ト 1 0 7 の出力 V 17はフ リ ップフ 口 ップ 1 0 2 a のタイ ミ ン グ信号となる。 要するに、 フライバック電圧発生期間 T 0 を示すパル スの後縁がフ リ ップフロ ップ 1 0 2 のク ロ ック入力となる。

判定手段 1 0 2の Dタイプフ リ ッブフロ ップ 1 0 2 a は、 フライバ ッ ク電圧発生期間検出回路 1 0 1 の出力 V 17に含まれているフライ バッ ク電圧発生期間 T 0が第 1 の最小オフ期間 T 1よ り も短く なった か否かの判定、 及ぴフライバック電圧発生期間 T 0が第 2 の最小オフ 期間 T 2よ り も長く なったか否かの判定を行い、 この判定結果でスィ ツチ 1 0 3 を制御する。

この Dタイ プフ リ ッププ ロ ップ 1 0 2 a のデータ入力端子 Dは最 小オフ期間パルス形成回路 9 5 のフ リ ップフ ロ ップ 1 0 0 の位相反 転出力端子 Q—に接続され、 このフ リ ップフロ ップ 1 0 2 a の位相反 転出力端子 Q—は F E Tスィ ッチ 1 0 3 の制御端子 （ゲー ト） に接続 されている。 このフ リ ッブフロ ップ 1 0 2 a の出力 V 18は図 6 の重負 荷時に高レベル （ H ) に保たれ、 図 7の軽負荷時に低レベル （ L ) に 保たれる。 このフ リ ップフロ ップ 1 0 2 a の出力の切換は、 図 8 の t 6時点、 および t l3時点で生じる。 スィ ッチ 1 0 3 はフ リ ップフロ ッ プ 1 0 2 の出力 V 18が髙レベルの時にオンにな り 、 低レべノレの時にォ フになる。

図 8 はスィ ツチ 1 0 3 による基準電圧 Val、 V a2の切換えを説明す るものである。 この図 8 において t 4 以前及び t 10以後は重負荷状態 を示し、 t 4 〜 t 10区間は重負荷よ り も軽い軽負荷状態を示す。 t 4 以前は重負荷であるので、 スィ ツチ制御信号 V 14のパルスの幅即ちォ ン時間幅が比較的長い t 1 〜 t 2 であり 、 第 1 の最小オフ期間 T 1 が 設定されている。 負荷 2 6 を第 1 の値の重負荷からこれよ り も軽い第 2の値の軽負荷に向かって徐々に低下させる と、 出力電圧 V 0が上昇 するために、 スィ ッ チ制御信号 V 14のパルス の幅 t 4 〜 t 5 が短く な り 、 ト ラ ンス 2 の蓄積エネルギも少なく な り 、 蓄積エネルギが短時間 の内に放出され、 フライパック電圧発生期間 T Oが短く な り 、 その後 合成信号 V 4 が t 6 時点で第 1 の基準電圧 V rlを横切る。 これによ り フライバッ ク電圧発生期間検出回路 1 0 1 の出力 V 17が髙レベルか ら低レベルに転換し、 この転換に応答して Dタイプフ リ ップフロ ップ 1 0 2 a はオフ期間パルス形成回路 9 5 の出力 V 13を読み込む。 図 8 の t 6 時点では V 13が高レベルであるから、 Dタイプフ リ ップフロ ッ プ 1 0 2 a は、 フ ラ イバック電圧発生期間 T 0が第 1 の最小オフ期間 T 1よ り も短く なつたこ と を判定し、 Dタイプフ リ ップフロ ップ 1 0 2 a の位相反転出力端子 Q一は t 6時点で低レベルに転換し、 ス ィ ッ チ 1 0 3がオフにな り 、 最小オフ期間決定用基準電圧が V alから V a2 に切換えられる。 この結果、 軽負荷区間では鋸波電圧 V 10が第 1 の最 小オフ期間決定用基準電圧 V a 1には交差しないで t 8時点で第 2 の最 小オフ期間決定用基準電圧 V a2に交差し、 最小オフ期間パルス V 13が 高レベルか ら低レベルに転換する。 これによ り 、 軽負荷時の V 13に示 す最小オフ期間 T 2 は T 1 + T a となり 、 重負荷時の最小オフ期間 T 1 よ り も T a だけ長く なる。 基準電圧を V alから V a2に切換える こ と 即ち最小オフ期間を T 1から T 2に切換えるこ とは、 周知のヒ ステ リ シ ス特性を有する コ ンパ レータ又はシュ ミ ッ ト ' ト リ ガ回路のヒ ステ リ シス動作に似ている。

第 1 の最小オフ期間 T 1は、 例えば、 2 ~ 1 0 μ s 程度に設定され、 第 2 の最小オフ期間 Τ 2は 3 ~ 1 5 μ s程度に設定され、 T 1 と T 2 との時間差 T a は 0. 1~ 10μ s ， 更に好ま しく は 2 〜 5 μ s 程度に設 定される。 時間差 T a が長く なるに従ってヒ ス テ リ シス動作の安定性 が向上する。 しかし、 T a があま り長く な り過ぎる と、 スイ ッ チング 素子 3 のオフ期間 T o f f が長く な り過ぎる。 本実施例では、 T 1が 5 S 、 T 2カ 8 ;u s 、 T a が 3 /x s である。

図 8 の t 10時点で重負荷になる と、 制御信号 V 14のオン期間 T onを 示すパルス の幅が t 10〜 t 11と長く なり 、 オフ期間 T offも t 11〜 t 1 3のよ う に長ぐなる。 最小オフ期間用基準電圧 V a は t 12で V a2から V alには切換えられず、 フライパック電圧発生期間検出回路 1 0 1 の 出力 V 17の立下り 時点 t 13に同期して切換えられる。 一方、 最小オフ 期間パルス V 13は鋸波電圧 V 10に第 2 の最小オフ期間用基準電圧 V a 2が交差する時点 t 12で高レベルか ら低レベルに転換する。 Dタイプ フ リ ッブフ ロ ップ 1 0 2 a は最小オフ期間パルス V 13の低レベルを t 13時点で読み込み、 こ の位相反転出力端子 Q —の髙レベル信号でス イ ッチ 1 0 3 をオンに制御する。 即ち、 t 13時点において、 Dタイプ フ リ ップフロ ップ 1 0 2 a は、 V 17で示すフライパック電圧発生期間 T Oが第 2 の最小オフ期間 T 2よ り も長く なったこ と を判定し、 第 2の 基準電圧 V a 2から第 1 の基準電圧 V a 1への切換指令を出力する。 こ れによ り 、 t 13時点から第 1 の最小オフ期間用基準電圧 V alが比較器 9 2 に供給される。

図 8 には示されていないが、 t 13以後においては、 図 6 の V 13と同 様に第 1 の最小オフ期間 T 1が設定される。

整流平滑回路 1 の交流入力端子 1 6 、 1 7 を交流電源に接続する と、 図 2 の電圧調整回路 5 4から安定化された直流電圧が出力される。 こ の時、 初期化信号発生回路 5 1 に例えば 5 . 8 Vの よ う な一定電圧が 印加される と、 導体 6 3 に高レベルのリセッ トパルス が発生し、 導体 6 4 に低レベルの リセッ トパルスが発生する。 図 5 の第 2 の放電用ス イ ッチ 9 0 は導体 6 3 の リ セ ッ トパノレスによってオンになってコ ン デンサ 8 8 を放電させる。 また、 導体 6 3の髙レベルの リ セ ッ トパル スは図 5 の O Rゲー ト 9 9 を介してフ リ ップフ ロ ップ 1 0 0 の リ セ ッ ト入力端子 Rに供給される。 この結果、 フ リ ップフ ロ ップ 1 0 0 は リ セッ ト状態にな り 、 この出力 V 13は高レベル状態に初期化される。 また、 導体 6 4の リセッ トノ、。ルスは図 4の Dタイプフ リ ップフロ ップ 7 8 の リセッ ト端子 Rに入力する。 これによ り 、 Dタイプフ リ ップフ 口 ップ 7 8 の位相反転出力端子 Q—は高レベル状態に初期化される。 セ ッ ト優先の R S フ リ ップフ ロ ップ 7 9 は Dタイ プフ リ ップフロ ッ プ 7 8 の出力に応答してリセッ ト され、 この出力 V9 が低レベルに初 期化される。 起動時には図 5 の N O Rゲー ト 9 6 の一方の入力は髙レ ベル、 他方の入力は低レベルとなるので、 この出力は低レベルとなる， 従って、 起動時には、 スイ ッチング素子 3がオフ状態に初期化される , コ ンデンサ 8 8 は初期化された後に定電流回路 8 7 によって充電さ れ、 この電圧 V 10は傾斜を有して増大する。 起動時には出力平滑用コ ンデンサ 7 の電圧が低いので、 出力電圧検出回路 8 の出力電圧、 及び 3 次卷線 2 3 の電圧及ぴスィ ッ チ電圧検出回路 1 1 の電圧 V 3 も低 い。 このため、 図 6及び図 7 に示す合成信号 V4 の電圧レベルも低く . 合成信号が第 2の基準電圧 Vr2に達しないので、 第 2の比較器 4 7の 出力 V6 の状態変化が発生せず、 オフ終了時点検出用の第.1 の回路 7 1 の出力導体 8 6 は低レベルに保たれる。 導体 8 6 の低レベルの信号

V 9 は A N Dゲー ト 9 7 に入力するので、 A N Dゲー ト 9 7 の出力は 最小オフ期間決定用比較器 9 2 の出力 V 12の高低に無関係に低レべ ルとなる。 従って、 起動時には、 最大オフ期間決定回路 7 4の出力 V 11に基づいて制御パルス V 14が形成される。 コンデンサ 8 8 の電圧 V 10が図 6及ぴ図 7 で破線で示すよ う に最大オフ期間決定用基準電圧

V b に達する と、 図 6及び図 7で破線で示すよ う に比較器 9 4の出力 V 11が高レベルに変化し、 これに応答してセッ ト優先フ リ ップフロ ッ プ 1 0 0がセッ ト状態になり 、 この出力 V 13が低レベルとなる。 この 結果、 制御パルス形成回路 5 0 の N O Rゲー ト 9 6 a の 2 つの入力が 同時に低レベルと な り 、 この出力 V 14が髙レベルと な り 、 スィ ッチン グ素子 3がオン状態となる。 これと同時に第 1 の放電用スィ ッチ 8 9 がオンにな り 、 コ ンデンサ 8 8が放電状態になる。 スイ ッチング素子

3 がオンになる と 、 ト ラ ンス 2 の 1 次卷線 2 1 のイ ンダク タ ンスによ る遅れを伴なつてスィ ツチング素子 3及び電流検出抵抗 4 を通る電 流 IIが傾斜を有して増大する。 電流検出抵抗 4 の電圧 V 2 が増大する と、 合成信号 V 4 もこれに伴なつて増大し、 過電流制限レベルと して の機能を有する第 1 の基準電圧 Vrlに交差する。 この結果、 第 1 の比 較器 4 6 の出力 V 5 が瞬間的に高レベルと な り 、 これが図 5の O Rゲ ー ト 9 9 を介してフ リ ップフロ ップ 1 0 0 の リ セ ッ ト端子 Rに供給 され、 フ リ ップフロ ップ 1 0 0はリセッ ト状態と な り 、 この出力 V 13 は高レベルと なる。 これによ り 、 N O Rゲー ト 9 6 a の出力 V 14が低 レベルとなり 、 スイ ッチング素子 3がオフに転換する。 また、 第 1 の 放電用スィ ッチ 8 9 もオフに転換し、 コンデンサ 8 8 の充電が再ぴ開 始する。 スイ ッチング素子 3がオフになる と、 このオン期間に トラン ス 2 のコア 2 0 に蓄積された磁気エネルギの放出に基づく 2 次卷線 2 2の電圧によって出力整流用ダイオー ド 6 a が導通 し、 平滑用コン デンサ 7の充電が行われる。 鋸波用コンデンサ 8 8 の電圧 V 10が再ぴ 最大オフ期間決定用基準電圧 V b に達する と、 比較器 9 4の出力が再 び髙レベルにな り 、 フ リ ップフロ ップ 1 0 0がセ ッ ト され、 この出力 が低レベルにな り 、 次段の N O Rゲー ト 9 6 の出力 V 14が高レベルと な り 、 スイ ッチング素子 3がオンになる。 上述の起動時の動作は合成 信号 V 4 が第 2 の基準電圧 Vr2を横切るまで続く。 この起動時に最大 オフ期間決定回路 7 4 で決定される最大オフ期間は図 6 の t 1 〜 t 9 であ り 、 例えば 4 0 〜 5 0 /x s程度に決定される。

最大オフ期間決定回路 7 4 に基づく スィ ツチング素子 3 のオン ' ォ フ制御によって出力平滑用コンデンサ 7の電圧が徐々 に高く なる と、 合成信号 V4 が第 2の基準電圧 Vr2を横切る。 これによ り 、 第 2の比 較器 4 7 の出力 V6 が図 6 で t 3 〜 t 7 区間で高レベルにな り 、 オフ 終了時点決定用の第 1 の回路 7 1 の出力 V 9 は図 6 で t 3 〜 t 8 区 間で高レベルにな り 、 その後低レベルになる。 図 5 において導体 8 6 が高レベルになる と、 比較器 9 2 の出力 V 12が AN Dゲー ト 9 7 を通 過する こ とが可能になる。 比較器 9 2 は鋸波電圧 V 10と最小オフ期間 決定用基準電圧源 9 1 の基準電圧 Va と を比較しているので、 図 6の 出力 V 12で示すよ う に t 4 〜 t 8 区間で髙レベルパルスを発生する。 重負荷モー ドと軽負荷モー ドと の切換え動作の安定化を図るために 最小オフ期間決定用基準電圧 Va は、 図 6 の重負荷時に第 1 の最小ォ フ期間決定用基準電圧 Valに設定され、 軽負荷時に第 2 の最小オフ期 間決定用基準電圧 Va2に設定される。 基準電圧 Valで決定される第 1 の最小オフ期間 T 1 と基準電圧 Va2で決定される第 2 の最小オフ期 間 T 2 との切換えは、 次のよ う に行われる。 図 6 の t l 〜 t 4 に示す オフ期間パルス形成回路 9 5 の出力 V 13の高レベル期間がフ ラ イ パ ック電圧発生期間検出回路 1 0 1 の出力 V 17の高レベル期間 t l - t 8 よ り も短い時にはスィ ッチ 1 0 3 をオンに して第 1 の最小オフ 期間 T 1 を得る。 図 7の t l 〜 t 9 に示すオフ期間パルス形成回路 9 5 の出力 V 13の高 レベル期間がフライバック電圧発生期間検出回路 1 0 1 の出力 V 17の高レベル期間 t l 〜 t 6 よ り も長い時にはスィ ツチ 1 0 3 をオフにして第 2の最小オフ期間 T2 を得る。 換言すれば, 図 8 の t 2 〜 t 4 に示すよ う にフライバック電圧発生期間検出回路 1 0 1 の出力 V 17の高レベル期間即ちフライバック電圧発生期間 T O 力 S t 2 〜 t 3 の第 1 の最小オフ期間 T 1 よ り も長い時にはスィ ッチ 1 0 3 のオンを維持して第 1 の最小オフ期間 T 1 を維持する。 その後, 図 8 の t 5 〜 t 6 に示すよ う にフライノ ック電圧発生期間検出回路 1 0 1 の出力 V 17の高レベル期間即ちフ ライバック電圧発生期間 TO が第 1 の最小オフ期間 T 1 よ り も短く なる と、 スィ ッチ 1 0 3 がォ フにな り 、 t 5 - t 8 に示す第 2 の最小オフ期間 T 2 が設定される。 軽負荷から重負荷に移行する時には、 図 8の t 11〜 t 13に示すフライ バッ ク電圧発生期間検出回路 1 0 1 の出力 V 17の髙レベル期間 T O が第 2 の最小オフ期間 T 2 よ り も長く なり 、 スィ ッチ 1 0 3がオンに なって第 1 の最小オフ期間用基準電圧 V alが設定され、 t 13以後にお いて第 1 の最小オフ期間 T 1 が設定される。

と ころで、 も し、 最小オフ期間決定用基準電圧源 9 1 の基準電圧 V a を負荷の変化に拘らず一定に保っている と、 既に説明 したよ う にス イ ッチング素子 3 のオフ期間 T o f f 及びオン期間 T o nが不規則 に変化するおそれがある。

これに対して、 本発明では、 フライノくック電圧発生期間 T 0と第 1 又は第 2 の最小オフ期間 T 1又は T 2と の時間長の関係が逆転する時 にヒ ステ リ シス動作させるので、 最小オフ期間でオフ期間 T o f f が 制限された動作と制限されない動作との切換が安定的に達成される。 この結果、 スィ ツチング周波数の不規則な変化を防止する こ とができ る。

起動後に重負荷状態であれば、 図 6 に示す動作が生じる。 図 6 でス イ ッチング素子 3 が t 1 でオフ制御される と、 これに並列に接続され たコンデンサ 5 が充電されて、 こ の電圧 V I が徐々に高く なる。 これ によ り 、 スィ ツチング素子 3のゼロボル トスィ ツチングが達成され、 このスイ ッチング損失が低減する。 また、 ターンオフ時のノイズが抑 制される。 スイ ッチング素子 3 のオフ期間は、 合成信号 V 4 と第 1及 び第 2の基準電圧 V rl、 V r2との比較によって決定される。 出力電圧 V 0 がも し基準値よ り も高く なる と、 電圧検出回路 8 の出力電圧も高 ぐな り 、 合成信号 V 4 も高く なる。 この結果、 オン期間 T onの電流検 出抵抗 4 の電圧 V 2 と 出力電圧検出回路 8 の出力と に基づく 合成信 号 V 4 の三角波が第 1 の基準電圧 V I に早く 達する。 この結果、 スィ ツチング素子 3 のオン期間 T onが短く な り 、 ト ラ ンス 2 の蓄積エネル ギが減少 し、 出力電圧 V O が基準値に戻される。 出力電圧 V 0 が基準 値よ り も低く なつた時には、 上記と逆の動作になり 、 オン期間 T onが 長く なる。 オン期間 T onが変化する とオフ期間 T off もオン期間 T on に比例 して変化する。 従って、 出力電圧 V 0 の制御時にはスィ ッチン グ素子 3 のオン · オフ繰返し周波数が変化する。 スィ ツチング素子 3 のターンオン時点は、 スィ ツチング素子 3.の電圧 V I 即ち ド レイ ン · ソース 間電圧 V_DSがコ ンデンサ 5 と 1 次卷線 2 1 のイ ンダク タ ンス と の共振によって最低又はこの近傍になる時点である。 従って、 ターン オン時のゼロボル トスィ ツチングが達成され、 スィ ツチング損失が低 減する。

図 6 の重負荷状態から負荷 2 6 が軽い方向即ち負荷 2 6 の抵抗値 が大き く なる方向に変化する と、 スィ ツチング素子 3のオン期間 T on 及びオフ期間 T off が短く なり 、 フライバック電圧発生期間検出回路 1 0 1 の出力 V 17の高レベル期間即ちフライパック電圧発生期間 T O が第 1 の最小オフ期間 T 1 よ り も短く なる。 これによ り 、 第 2 の最 小オフ期間 T 2 が設定され、 オフ期間 T of f が第 2 の最小オフ期間 T 2 以下になる ことが禁止される。 図 7の軽負荷モー ド時には ト ラ ンス 2 の蓄積エネルギの放出後に合成信号 V 4 が最初に第 1 の基準電圧 V rlを横切る時点 t 6 におけるスィ ツチング素子 3 のターンオンが 禁止ざれ、 t 6 から共振波形の 1 周期が経過した時点 t lOでスィ ッチ ング素子 3 がターンオンする。 図 7 の t 10時点には t 6 時点と同様に スィ ツチング素子 3の電圧 V I が実質的にゼロになるので、 ゼロボル トスィ ツチングが達成され、 スィ ツチング損失が低減する。

負荷が図 7 に示す状態よ り も更に軽く なる と、 図 9 に示すよ う に V 14のパルス に相当するスィ ツ チング素子 3 のオン期間 T onが短 く な り 、 オフ開始から蓄積エネルギ放出終了までの期間 T X が短ぐな り 、 疑似共振期間 T y が長く なる。 最小オフ期間 T 2 が終了 した後の最初 の共振波形のボ トムでスィ ツチング素子 3 がターンオンされる。 第 1 の実施形態の利点は次の通り である。

( 1 ) 最小オフ期間 T 2 を設定するので、 軽負荷時にスィ ッチン グ素子 3 のオフ期間が ft小オフ期間 T 2 以下にならない。 このため、 ス ィ ツチング素子 3 の単位時間当 り のス ィ ツチング回数が少なぐな り 、 スィ ツ チング素子 3 のスィ ツ チング損失の平均値が少なく な り 、 軽負荷時の D C — D C コ ンバータ の効率が向上する。 また、 スィ ッ チ ングノ イ ズの発生数が抑制される。

( 2 ) 第 1 及び第 2の最小オフ期間 T l、 Τ 2と フ ライバック電圧発 生期間 Τ 0との比較に基づいて第 1 及び第 2の最小オフ期間 Τ 1、 Τ 2 の切換を行う ので、 第 2 の最小オフ期間 Τ 2に制限されたス ィ ッチン グ動作と これに制限されないスィ ツチング動作と の切換を安定的に 行う こ とができる。 この結果、 第 2の最小オフ期間で制限されたスィ ツチング動作が安定化し、 出力電圧 V 0の定電圧制御も安定化する。 また、 スイ ッチング周波数の不規則変化が抑制され、 ノイ ズの抑制対 策が容易になる。 また、 スイ ッ チング周波数の不規則変化による トラ ンス 2からの磁歪音即ち可聴音の発生を抑制する こ とができ る。

( 3 ) 最小オフ期間 T 1及び Τ 2 を設定したにも拘らず、 疑似共 振によってターンオン時のゼロボル トスィ ツチングを行っているの で、 スイ ッチング損失が少ない。

( 4 ) 重負荷時のよ う な通常負荷時のスィ ツチング周波数を比較. 的高 く 設定しても軽負荷時のス ィ ツチング周波数は極端に高く な ら ず例えば 1 5 0 k H z 以下 （例えば 1 O O k H Z程度） に抑えられる。 従って、 通常負荷時の最低スィ ツチング周波数を比較的高く保つこ と ができ る。 この結果、 トランス 2 における損失が少なく な り 、 ト ラン ス 2 の寸法を小型にする こ とが可能になる。

( 5 ) 軽負荷時のオフ期間 T of f が第 2の最小オフ期間 T 2 で制 限され、 比較的に長く なつているので、 オン期間 T onも必然的に長く なる。 即ち、 負荷 2 6 に所定の電力を供給する場合に、 オフ期間 T of f が長く なる と、 オン期間 T o nも長く なる。 オン期間 T o nが長い場合 には電流検出信号 V 2 と ノイズとの区別が容易になる。 即ち、 第 1 の 比較器 4 6 のノイ ズマージンが大き く なる。 また、 ノイズマージンが 従来と同一でよい場合には、 スィ ツチング素子 3 のオン期間 T o nの制 御範囲を広げる こ とができる。

( 6 ) 合成信号 V 4 を形成して I C構成の制御回路 1 3 に入力 し ているので、 第 1 及び第 2の比較器 4 6、 4 7 のための独立した 2つ の入力端子を制御回路 1 3 に設ける こ とが不要になり 、 I Cの構成が 簡単になる。 これによ り 、 制御回路 1 3 の コ ス トの低減が可能になる,

( 7 ) 鋸波発生回路 7 2の出力を最小オフ期間決定用比較器 9 2 と最大オフ期間決定用比較器 9 4で兼用 しているので、 回路構成が簡 略化され、 制御回路 1 3 の小型化、 低コス ト化を図る こ とができる。

( 8 ) 制御パルス形成回路 5 0はロジック回路構成の第 1及び第 2 の 回路 7 1 ， 9 6 で形成されているので、 これを比較的容易に形成する こ とができ る。 第 2の実施形態

次に、 図 1 0 に示す第 2の実施形態の D C — D Cコンバータを説明 する。 但し、 第 2 の実施形態を示す図 1 0及び後述する第 3〜第 1 2 の実施形態を示す図 1 1 〜図 3 1 において図 1 〜図 9 と実質的に同 一の部分には同一の符号を付してその説明を省略する。 また、 第 2〜 第 1 2 の実施形態の説明においても必要に応 じて図 1 〜図 9 を参照 する。

図 1 0 に示す第 2の実施形態の D C — D Cコンバータは、 スィ ッチ 電圧検出回路 1 1 をスィ ツチング素子 3 と電流検出抵抗 4 と の直列 回路に対して直接に並列接続し、 こ の他は図 1 と同一に形成したもの である。 図 1 0 の D C — D Cコンバータは、 スイ ッチング素子 3のォ フ時の電圧 V I が低い場合に適している。 なお、 オフ時のスィ ッチン グ素子 3 の電圧 V I が高い場合にはスィ ッチ電圧検出回路 1 1 の抵 抗 3 3の値を髙めるか、 又は図 2のイ ンピーダンス切換回路 5 3のォ フ時のイ ンピーダンスを低くする。

こ の第 2 の実施形態によっても第 1 の実施形態と 同一の効果を得 る こ とができる。 第 3 の実施形態

図 1 1 に示す第 3の実施形態の D C — D Cコンバータは、 図 1 の D C — D C コ ンバータから出力電圧検出回路 8 と発光ダイ オー ド 9 と ホ ト トランジスタ 1 0 と を省いたものに相当する。 図 1 1 において、 制御電源用平滑用コンデンサ 3 7 の一端は抵抗 4 1 を介して合成回 路 1 2 に接続されている。 コンデンサ 3 7はスイ ッチング素子 3のォ フ期間に出力整流平滑用コ ンデンサ 7 の電圧に比例した値に充電さ れるので、 コンデンサ 3 7の電圧は出力電圧 V 0 にほぼ比例した値に なる。 従って、 このコンデンサ 3 7 の電圧を検出すれば出力電圧 V 0 を検出 したこ とになる。 図 1 1 では 3次卷線 2 3 と整流平滑回路 1 4 と が制御電源と して機能している と共に出力電圧検出回路と して機 能している。 なお、 コンデンサ 3 7の電圧は抵抗 4 1 を介して合成回 路 1 2 に送られ、 合成信号 V 4 が作成される。 この場合、 抵抗 4 1 は 出力電圧検出用抵抗と又は合成回路 1 2の一部と して機能する。

第 3 の実施形態は、 出力電圧 V 0 の検出方法において第 1 の実施形 態と相違するのみであるから、 第 1 の実施形態と同一の効果を有する _c 第 4 の実施形態

図 1 2 に示す第 4の実施形態の D C — D Cコンバータは、 図 1 の D C — D C コ ンバータ のスィ ッ チ電圧検出回路 1 1 力、らダイオー ド 3 2 と コ ンデンサ 3 4 を省いた構成のスィ ッチ電圧検出回路 1 1 a を 設け、 この他は図 1 と同一に構成したものである。 従って、 図 1 2 の スィ ッチ電圧検出回路 1 1 a は、 ダイオー ド 3 1 と抵抗 3 3 とから成 り 、 3次卷線 2 3 の一端がダイオー ド 3 1 と抵抗 3 3 と を介して合成 回路 1 2 に接続されている。 図 1 2の場合、 図 1 のコンデンサ 3 4 に よる遅延を得る こ とができなく なるが、 スィ ッチ電圧検出回路 1 1 a のス ト レィ キヤ ノ、。シタ ンス及び合成回路 1 2 のコ ンデンサ 3 9 の働 きによってスィ ツチング素子 3 のオフ期間におけるスィ ツチング素 子 3 の電圧 V I の遅れ成分を含む合成信号 V 4 を得る こ とができる。

図 1 2 の実施形態はスィ ッチ電圧検出回路 1 1 a 以外は第 1 の実 施形態と同一であるので、 第 1 の実施形態と同一の効果を得るこ とが でき る。 第 5 の実施形態

第 5 の実施形態の D C — D Cコンバータは、 第 1 の実施形態のオフ 終了時点決定用の第 1 の回路 7 1 と フライバッ ク電圧発生期間検出 回路 1 0 1 と を図 1 3 に示すオフ終了時点決定用の第 1 の回路 7 1 a と フライパック電圧発生期間検出回路 1 0 1 a と に変形し、 この他 は第 1 の実施形態と同一に構成したものである。

図 1 3 のオフ終了時点決定用の第 1 の回路 7 1 a は図 4 のオフ終 了時点決定用の第 1 の回路 7 1 から波形整形回路 7 7 を省いたもの に相当 し、 Dタイプフ リ ップフロ ップ 7 8 と リセッ ト優先フ リ ップフ ロ ップ 7 9 とカゝら成る。 Dタイプフ リ ップフロ ップ 7 8 は、 導体 5 5 a を介して図 2の第 1 の比較器 4 6 に接続されたク ロ ッ ク入力端子 T と導体 8 5 によって図 5 のフ リ ップフロ ップ 1 0 0 の位相反転出 力端子 Q —に接続されたデータ入力端子 Dと を有し、 図 1 4及ぴ図 1 5 に示す第 1 の比較出力 V 5のパルスの後縁に同期 して導体 8 5 .の信 号 V 1 3を読み込み、 この位相反転出力端子 Q —から出力 V 8 を送出す る。 図 1 3 のフ リ ップフロ ップ 7 9 は図 4の場合と 同様な出力 V 9を 送出する。 この出力 V 9 は図 5 と同一のオフ期間パルス形成回路 9 5 に送られる。

図 1 3 のフライバック電圧発生期間検出回路 1 0 1 a は、 図 5 のフ ライバッ ク電圧発生期間検出回路 1 0 1 からフ リ ップフ ロ ップ 1 0 6及ぴ A N Dゲー ト 1 0 7 を省いたものに相当 し、 遅延回路 1 0 4 と N O Rゲー ト 1 0 5 とから成る。 遅延回路 1 0 4 は第 1 の比較出力 V 5 のための導体 5 5 a に接続され、 第 1 の比較出力 V 5 を僅かに遅延 した信号を図 5 と 同様に作成する。 N O Rゲー ト 1 0 5 の一方の入力 端子は第 1 の比較出力 V 5 のための導体 5 5 a に接続され、 こ の他方 の入力端子は遅延回路 1 0 4 に接続されている。 従って、 N O Rゲー ト 1 0 5 力ゝらは図 1 4及び図 1 5 に示すよ う に図 6及ぴ図 7 と 同一 のフライノ ック検出信号 V 17が得られる。

第 5 の実施形態は第 1 の実施形態と 同一の効果を有する他にオフ 終了時点決定用の第 1 の回路 7 1 a 及びフライパッ ク電圧発生期間 検出回路 1 0 1 a の構成を単純化する こ と ができ る とい う効果を有 する。 し力、し、 図 1 4の t l 、 t lO、 図 1 5 の t l 、 t ll、 t l4で発 生する第 1 の比較出力 V 5 のパルス の後縁即ち立下り を使用する の で、 スィ ツチング周波数の極端に高い D C — D Cコンバータには適さ ず、 スィ ツチング周波数が比較的低い D C — D Cコンバータに適して いる。 第 6 の実施形態

図 1 6 に示す第 6の実施形態の D C — D C コンパ一タは、 図 1 に示 す第 1 の実施形態の D C — D C コ ンバータの合成回路 1 2 の一部と 制御回路 1 3 の一部をそれぞれ変形した合成回路 1 2 a と制御回路 1 3 a とを設け、 且つ変形されたスィ ツチ亀圧検出回路 1 1 b を設け . この他は図 1 と 同一に構成したものである。 図 6の合成回路 1 2 a に はスィ ッチ電圧検出回路 1 1 b が接続されていない。 従って、 この合 成回路 1 2 a は電流検出抵抗 4 から得られた電流検出信号 V 2 と 電 圧検出回路 8 の出力と を合成した合成信号 V 4 ' を作成し、 これを制 御回路 1 3 a の端子 4 4 a に送る。 スィ ツチ電圧検出回路 1 1 b の出 力導体 3 5 は制御回路 1 3 a の新しい端子 4 4 b に接続されている。 ス ィ ッ チ電圧検出回路 1 1 b は、 図 1 のス ィ ッ チ電圧検出回路 1 1 か らダイォ— ド 3 2 を省き、 放電用抵抗 R 1 1をコンデンサ 3 4 に並列に 接続したものである。

制御回路 1 3 a は、 図 1 7から明らかなよ う に図 2 の制御回路 1 3 のイ ン ピーダンス切換回路 5 3 を省き、 第 1 の比較器 4 6 の正の入力 端子を端子 4 4 a に接続し、 且つ第 2 の比較器 4 7 の正入力端子を新 しい端子 4 4 b に接続し、 且つ少し変形した制御パルス形成回路 5 0 a を設け、 こ の他は図 2 と同一に構成したものである。

なお、 図 1 7 において、 入力端子 4 4 a と グラン ドとの間及び入力 端子 4 4 b と グラ ン ドと の間のいずれか一方又は両方に図 2 のイ ン ピ - ダンス切換回路 5 3 と同様なものを接続する こ とができ る。

図 1 7の第 1 の比較器 4 6 は、 図 1 9 に示す重負荷状態の各部の電 圧波形及び図 2 0 に示す軽負荷状態の各部の電圧波形から明 らかな よ う に鋸波状の合成信号 V 4 ' と第 1 の基準電圧 V r l ' と を比較 し て第 1 の比較出力 V 5 ' を発生する。 第 1 の比較器 4 6 の出力 V 5一 はスィ ツチング素子 3 のオン期間 T o nの終了時点を示すパルスを 含む。

第 2 の比較器 4 7 はスイ ッチ電圧信号 V 3 と基準電圧源 4 9 ' の 第 2 の基準電圧 V r 2 ' と を比較し、 出力 V 6 ' を発生する。 第 2の比 較器 4 7 の出力 V 6 ， に含まれているパルス の後縁は図 1 9及び図 2 0 から明 らかなよ う にス ィ ッチング素子 3 の電圧 V 1 がゼロ近傍に 低下した時点を示す。

図 1 7 の制御パルス形成回路 5 0 a は、 第 1 の実施形態の制御パル ス形成回路 5 0 に含まれているオフ終了時点決定用の第 1 の回路 7 1 を図 1 8 のオフ終了時点決定用の第 1 の回路 7 1 b に変形 した他 は第 1 の実施形態と同一に形成したものである。 図 1 8 のオフ終了時 点決定用の第 1 の回路 7 1 b は、 図 4の波形整形回路 7 7 を変形した 波形整形回路 7 7 b を設け、 この他は図 4 と同一に形成したものであ る。 図 1 8 の変形された波形整形回路 7 7 b は、 図 1 9及ぴ図 2 0 の 第 1 及び第 2 の比較出力 V 5 ' 、 V 6 ' と図 5 の導体 8 4 の制御パルス

V 1 4と に基づいて図 1 9及び図 2 0 の波形整形出力 V 7 を形成する ものである。 図 1 9及び図 2 0の V 7 は図 6及び図 7の V 7 と同一波 形であるので、 これを第 1 の実施形態と同様に利用する こ とができる。 従って、 第 6 の実施形態によっても入力端子 4 4 b の増加の点を除い て、 第 1 の実施形態と同様な効果を得る こ とができる。

図 19は、 図 16の負荷 2 6が重い状態における図 16〜図 18の VI、 V4 '、

V3、 V5 '、 V6 '、 V7、 V9、 V14を図 6と同様に示す波形図である。 図 20は 負荷 26が軽い状態における図 16〜図 18の VI、 V4，、 V5 '、 V6 ' , V7、 V9，

V14を図 7と同様に示す。 スイッチング素子 3のオン期間 Tonの終了は信号

V5 'のパルスによって決定され、 オン期間 Tonの開始即ちオフ期間 Toff の終 了は、 最小オフ期間決定用比較器 9 2によって第 1 の実施例と同様に決定さ れた第 1 の最小オフ期間 T1又は第 2の最小オフ期間は T2の終了後に、 オフ 終了時点決定信号 V9 が高レベルから低レベルに転換することによって決定 される。

この第 6の実施形態の D C— D Cコンバータは、 第 1 の実施形態と同様に 第 1及び第 2の最小オフ期間 Tl、 Τ2を有するので、 第 1 の実施形態と同一 の効果を得ることができる。 第 7の実施形態

次に、 図 2 1〜図 2 6を参照して第 7の実施形態の DC— DCコンバータを 説明する。 但し、 図 2 1〜図 2 6において、 図 1〜図 2 0と実質的に同一の 部分には同一の符号を付してその説明を省略する。

図 2 1に示す第 7の実施形態の DC— D Cコンバータは、 図 1に示す第 1の 実施形態の DC— D Cコンバータの合成回路 1 2を省き、 制御回路 1 3の一部 を変形した制御回路 1 3 bとを設け、 且つ変形されたスィツチ電圧検出回路 1 1 bを設け、 この他は図 1 と同一に構成したものである。

制御回路 1 3 bは電圧帰還制御信号入力端子 4 4 a ' とスィツチ電圧検出 信号入力端子 4 4 b と電流検出信号入力端子 4 4 c とを有する。 電圧帰還制 御信号入力端子 4 4 a 'はホト トランジスタ 10に接続されている。 従って、 この入力端子 4 4 a 'には対の直流出力端子 2 4、 2 5間の電圧 V0に比例し た電流 1 2が流入する。図 2 1 のスィツチ電圧検出信号入力端子 4 4 bは図 1 6で同一符号で示すものと同一であって、 図 1 6と同一構成のスィツチ電圧 検出回路 1 1 bに接続されている。 電流検出信号入力端子 4 4 cは電流検出 抵抗 4に接続されている。 この入力端子 4 4 cには過電流保護のために電流 検出抵抗 4の電圧 V 2が入力する。

制御回路 1 3 bは、 図 2 2に示すように形成されている。 この制御回路 1 3 bは図 1 7の制御回路 1 3 aの比較器 4 6の代わりにオン終了時点決定用 比較器 4 6 a と過電流保護用比較器 4 6 b とを設け、 且つオン終了時点決定 用鋸波発生回路 1 1 1を設け、 且つ変形されたオフ期間信号発生回路 7 3 a を設け、 この他は図 1 7と同一に構成したものである。 従って、 図 2 2のォ フ終了時点決定用比較器 4 7は、 図 1 7で同一符号で示すものと同様にスィ ツチ電圧検出信号入力端子 4 4 bに接続されており、 図 1 7の比較器 4 7と 同様に機能する。

オフ終了時点決定用鋸波発生回路 111は、 コンデンサ 112 と放電用スィッ チ 113 と N O T回路 114とから成る。 コンデンサ 112は電圧帰還制御信号入 力端子 4 4 aに接続されている。 従って、 このコンデンサ 112 は図 2 1のホ ト トランジスタ 1 0を介して供給される電流 I 2によって充電される。この電 流 I 2は出力電圧 V 0に比例するので、 コンデンサ 112の充電速度は出力電圧 V 0に比例する。 トランジスタから成る放電用スィツチ 113はコンデンサ 112 に並列に接続され、 この制御端子即ちべ—スは N O T回路 114 を介して導体

5 7に接続されている。 導体 5 7には図 6で V 14で示すスィツチ制御信号が 得られるので、 トランジスタ 113 は主スイッチング素子 3のオン期間 T o n には非導通状態に保たれ、 オフ期間 T o f f には導通状態となる。 スィ ッチ JP00/08705

49

113 のオン期間にはコンデンサ 112 が放電され且つその充電が阻止される。 スィッチ 113のオフ期間にはコンデンサ 112が図 2 1のホト トランジスタ 1 0を通して供給される電流 I 2によって徐々に充電される。 この結果、 コンデ ンサ 112の電圧 V4aは鋸波状電圧になる。

オン終了時点決定用比較器 4 6 aの正入力端子はコンデンサ 112 に接続さ れ、 その負入力端子は第 1の基準電圧源 4 8 aに接続されている。 従って、 比較器 4 6 aは、 図 2 5及ぴ図 2 6に示すようにコンデンサ 112 の鋸波状電 圧 V4a と第 1の基準電圧源 4 8 aの基準電圧 V r la とを比較し、 鋸波状電 圧 V4aが基準電圧 V r 1 aに達した時に図 2 5及ぴ図 2 6において V5 'で 示すパルスを発生する。 この V5 'で示すパルスはスィツチング素子 3のオン 期間の終了の制御に使用される。出力電圧 V0が基準電圧よりも高い時には、 コンデンサ 112の充電速度が速いので、コンデンサ 112の電圧 V4aは基準電 圧 V r laに早く到達し、 スイッチング素子 3のオン期間 T o nが短くなる。 出力電圧 V0が基準値よりも低い時には上記の高い時と逆の動作になる。この 結果、 図 2 2のコンデンサ 112の電圧 V4aは図 1の合成信号 V 4と同一の機 能を有する。

過電流保護用比較器 4 6 bの正入力端子は電流検出信号入力端子 4 4 cに 接続され、 この負入力端子は電圧 V r lbを供給する基準電圧源 4 8 bに接続 される。 基準電圧 V r lbは、 定格負荷時にスィツチング素子 3に流れる電流 のピーク値の検出電圧 V 2よりも高いレベルに設定されている。電流検出信号 が基準電圧 V r ibよりも大きくなると、 過電流状態を示す高レベル出力が比 較器 4 6 bから発生し、 これが導体 5 5 bでパルス発生回路 5 0 bに送られ る。

図 2 3は、 図 3 と同様な部分を示すものである。 図 2 3の制御パルス形成 回路 5 0 aは、 図 1 7及び図 1 8で同一符号で示すものと同一に形成されて いる。

図 2 3のオフ終了時点決定用の第 1の回路 7 1 bは、 図 1 8で同一符号で 示す回路と同一に構成されている。

図 2 3のオフ期間信号発生回路 7 3 aは、 図 3のオフ期間パルス形成回路 9 5を変形したオフ期間パルス形成回路 9 5 aを設け、 この他は図 3と同一 に形成したものである。 オフ期間パルス形成回路 9 5 aには、 図 3における 導体 5 5の代わりに、 2つの導体 5 5 a、 5 5 bが接続されている。 図 24 は図 5と同様な部分を示すものである。 図 24のオフ期間パルス形成回路 9 5 aは、 図 5の 2入力の ORゲー ト 9 9を 3入力の O Rゲー ト 9 9 aに変え、 この他は図 5 と同一に構成したものである。 図 24の O Rゲー ト 9 9 aの第 1の入力端子は図 5と同様に導体 6 3に接続され、 この第 2の入力端子はォ ン終了時点を示す信号 V5 'が伝送される導体 5 5 aに接続され、 この第 3の 入力端子は過電流検出信号 5 5 bに接続されている。 なお、 導体 5 5 aは図 2 2の比較器 4 6 aに接続され、 導体 5 5 bは図 2 2の比較器 4 6 bに接続 される。 O Rゲー ト 9 9 aは 3つの入力端子のいずれか 1つが髙レベルにな つた時にフリ ップフロップ 100をリセッ トする。

図 2 5は、 負荷 2 6が重い状態における図 2 1〜図 24の VI、 V4a、 V3， V5'、 V6'、 V7、 V9、 V 14を図 6と同様に示す波形図である。

図 2 6は負荷 2 6が軽い状態における図 2 1〜図 24の VI、 V4a、 V5一、 V6'、 V7、 V9、 V 14 を図 7と同様に示す。 スイッチング素子 3のオン期 間 T o nの終了は、 信号 V5'のパルスによって決定され、 オン期間 T o nの 開始即ちオフ期間 T o f f の終了は、 オフ期間信号発生回路 7 3によって第 1の実施形態と同様に決定された第 1の最小オフ期間 ΤΓ又は第 2の最小ォ フ期間 T2の終了後に、 オフ終了時点決定信号 V 9が高レベルから低レベルに 転換することによつて決定される。

この第 7の実施形態の D C— D Cコンバータは、 第 1の実施形態と同様に 第 1及び第 2の最小オフ期間 T1及び T 2を有するので、 第 1の実施形態と同 —の効果を得ることができる。 第 8 の実施形態

図 2 7 に示す第 8 の実施形態の D C— D Cコ ンノ ータは、 図 1 の D C一 D Cコ ンノ ータの ト ランス 2 を リ アク トノレ 2 a と し、 且つ図 1 の 2次卷線 2 2 に相当する ものを省き、 この他は図 1 と 同一に構成した 705

51

ものである。 スイ ッチング素子 3のオン期間にリ アク トルど しての 1 次卷線 2 1 に蓄積されたエネルギをスィ ツチング素子 3 のオフ期間 に負荷 2 6 に供給するために、 出力整流平滑回路 6 がスイ ッ チング素 子 3 に対して並列に接続されている。 図 2 7の D C— D C コンバータ において、 スィ ツチング素子 3 のオン期間には出力整流ダイォー ド 6 が逆バイ ア ス状態と なって リ アク ト ル 2 a に対するエネルギの蓄積 動作が生じ、 スィ ツチング素子 3 のオフ期間には出力整流ダイォ一 ド 6 が順バイ ァス状態と なっ て リ ア ク トル 2 a の蓄積エネルギの放出 動作が生じる。 これによ り 、 コンデンサ 7 は、 整流平滑回路 1 の直流 電圧と 1 次卷線 2 1 の電圧との加算値で充電される。 要するに、 図 2 7 の D C— D C コ ンバータ は昇圧タ イ プのスイ ッ チング レギユ レ一 タ と して動作する。 図 2 7 の D C— D C コ ンバータ の制御回路 1 3は 第 1 の実施形態と同一であるので、 第 1 の実施形態と同一の効果を得 る こ とができる。

なお、 図 2 7 の制御回路 1 3 を第 6及び第 7の実施形態の制御回路 1 3 a、 1 3 b に変形するこ とができる。 第 9 の実施形態

図 2 8の第 9の実施形態の D C— D Cコンバータは、 ス ィ ツチ電圧 検出回路 1 1 と合成回路 1 2 との間にスィ ッチ 1 1 0 を設け、 こ の他 は図 1 と同一に構成したものである。 スィ ッチ 1 1 0 は負荷 2 6がス タ ンバイモー ドのよ う に極めて小さい時に電圧検出回路 1 1 と合成 回路 1 2 との間をオフにするものである。 このスィ ッチ 1 1 0 をオフ にする と、 スィ ッチ電圧検出回路 1 1 の出力がスイ ッチング素子 3 の 制御パルス V 14の形成に関与しなく なる。 即ち D C— D C コ ンパータ の起動時と 同様に最小オフ期間決定回路 7 3 の出力が制御パルス V 1 4の形成に無関係にな り 、 最大オフ期間決定回路 7 4 の出力に基づい てオフ期間 T of f が決定され、 比較的低いスィ ツチング周波数でスィ ツチング素子 3 をオン ' オフするこ とができ、 単位時間当 り のスイ ツ チング回数を第 2 の最小オフ期間 T 2 で制御する場合よ り も更に低 く する こ とができ る。 このスィ ッチ 1 1 0 をオフにするスタンパイモ 一ドでは、 スィ ツチング素子 3 のターンオン時の共振によるゼロボル ト スィ ツチングは行われないが、 スィ ツチング回数の大幅な低減によ り 、 D C— D C コンバータの効率を髙めるこ とができる。 この第 9の 実施形態は第 1 の実施形態と同様な効果を有する他に、 負荷の大き さ に応じて 3つの制御形態をと り 、 負荷の大き さに応じた最適な効率の 向上を図る こ とができる という効果を有する。 なお、 第 2〜第 8 の実 施形態においても、 図 2 8 のスィ ツチ 1 1 0 と同様なものを設ける こ とができる。 第 1 0の実施形態

第 1 0の実施形態の D C— D C コンバータは、 第 1 の実施形態の D C— D C コ ンバータの図 5 に示すオフ期間信号発生回路 7 3 を図 2 9 に示す最小オフ期間信号発生回路 1 2 0 に変形し、 この他は図 1〜 図 5 の回路と実質的に同一に形成したものである。 図 2 9の最小オフ 期間信号発生回路 1 2 0は第 1 及ぴ第 2 の最小ォフ期間丁 1， T 2 を 独立に設定するための第 1 及び第 2 の最小オフ期間信号発生器 1 2 1， 1 2 2 を有する。 第 1及び第 2 の最小オフ期間信号発生器 1 2 1 , 1 2 2 は、 図 6及び図 7の V I 4で示すスィ ツチング素子 3 をオンに するためのパルス の後縁に応答して図 6及ぴ図 7 の V 1 3 に示す第 1 及び第 2 の最小オフ期間 T l， Τ 2 を示す信号を発生する。 第 1 及 ぴ第 2の最小オフ期間信号発生器 1 2 1， 1 2 2 と共通出力導体 1 2 5 との間には第 1 及ぴ第の選択スィ ッチ 1 2 3 , 1 2 4が接続されて いる。 第 1 及ぴ第 2 の選択スィ ッチ 1 2 3， 1 2 4は、 N O T回路 1 2 7 を含むスィ ッ チ制御回路 1 2 6 によって択一的にオンになる よ う に制御される。 スィ ッチ制御回路 1 2 6 の入力導体 1 2 8 は図 5 の フ リ ップフ 口 ップ 1 0 2に相当するものに接続される。 入力導体 1 2 8 は第 1 の選択スィ ッ チ 1 2 3 の制御端子に直接に接続され且つ N O T回路 1 2 7 を介して第 2 の選択スィ ッチ 1 2 4 の制御端子に接 続されている。 従って、 第 1及び第 2 の選択スィ ッチ 1 2 3， 1 2 4 は互いに逆に動作する。 入力導体 1 2 8が図 6の V 1 8 に示すよ う に T 1 く T O を示す高レベルの時には、 第 1 の選択スィ ツチ 1 2 3がォ ンにな り 、 図 6 の V 1 3 と実質的に同一な第 1 の最小オフ期間信号が 出力導体 1 2 5に得られ、 これが図 5の N O R回路 9 6等に送られる また、 入力導体 1 2 8 が図 1 7 の V I 8 に示すよ う に T O く T 2 の時 には、 第 2 の選択スィ ッチ 1 2 4がオンになり 、 図 7の V I 3 と実質 的に同一な第 2の最小オフ期間信号が得られる。 これによつて、 第 1 0 の実施形態によっても第 1 の実施形態と 同一の効果を得る こ と が でき る。

なお、 図 2 9 の最小オフ期間信号発生回路 1 2 0 を第 2〜第 9 の実 施形態の D C— D Cコンバータにも適用するこ とができる。' 第 1 1 の実施形態

図 3 0 は図 2 9 の最小オフ期間信号発生器 1 2 0 を変形した最小 オフ期間信号発生器 1 2 0 ' を示す。 図 3 0 の最小オフ期間信号発生 器 1 2 0 ' は図 2 9 の最小オフ期間信号発生器 1 2 0から第 1 の選択 スィ ッ チ 1 2 3 を省き、 この他は図 2 9 と同一に形成したものである < 図 3 0 においては、 第 1 の最小オフ期間 T 1 のパルスが要求された時 にスィ ツチ 1 2 4 をオフに し、 第 2 の最小オフ期間 T 2 のパルスが要 求された時にスィ ツチ 1 2 4 をオンにする。 第 2の最小オフ期間パル ス T 2 が要求された時に、 第 1 及び第 2 の最小オフ期間信号発生器 1 2 1， 1 2 2 の両方が導体 1 2 5 に接続されるが、 第 1 及び第 2の最 小オフ期間信号発生器 1 2 1 , 1 2 2 は、 同期して第 1 の最小オフ期 間 T 1 のパルス と第 2 の最小オフ期間 T 2 のパルスを発生する ので 第 1 の最小オフ期間 T 1 のパルス は第 2 の最小オフ期間 Τ 2 のパル スにマス ク される。従って、図 3 0 の最小オフ期間信号発生器 1 2 0 ' は図 2 9の回路と 同様に機能する。

なお、 図 3 0 における第 2 の最小オフ期間信号発生器 1 2 2 を、 図 8 に示す Τ 1 と Τ 2 の差の T a を示すパルスを発生する回路に置き 換えるこ とができ る。 この場合には、 第 2の最小オフ期間 T 2が要求 された時に、 第 1 の最小オフ期間 T 1 と付加期間 T a と の加算を示す パルスが得られる。 第 1 2 の実施形態

第 1 2の実施形態の D C— D Cコンバータは、 図 1 6〜図 1 8 に示 す第 6 の実施形態のフライパッ ク電圧発生期間検出回路 1 0 1 及び 判定回路 1 0 2 を図 3 1 に示すよ う に変形し、 この他は第 6 の実施形 態と同一に構成したものである。 第 6 の実施形態ではフライバック電 圧発生期間 T 0 を示す信号を得るための手段が、 スィ ツチ電圧検出回 路 1 1 b及ぴオフ終了時点決定用の第 1 の回路 7 1 b を兼用する よ う に構成されている。 これに対して第 1 2の実施形態を示す図 3 1 で は、 図 1 6 の ト ラ ンス 2 の 3次卷線 2 3 に直接にフ ライノ ック電圧発 生期間検出回路 1 3 0が接続されている。 このフライバック電圧発生 期間検出回路 1 3 0は、 波形整形回路 1 3 1 と フ ライバック期間抽出 回路 1 3 2 とから成る。 波形整形回路 1 3 1 は 3次卷線 2 3 の電圧を 方形波に整形し、 図 1 9及ぴ図 2 0の V 7で示す信号と実質的に同一 の信号を得るためのコ ンパ レータから成る。 波形整形回路 1 3 1 に接 続されたフライバ ッ ク期間抽出回路 1 3 2は、 図 2 0 に示すよ う な軽 負荷の時のオフ期間 T o f f に発生する リ ンギング電圧に基づく パ ルスを除去 してフ ライバッ ク電圧期間 T O に相当するパルスを抽出 するものである。 このフライパック期間抽出回路 1 3 2 は、 導体 5 5 によって図 1 7 の比較器 4 6 にも接続されてお り 、 図 1 9及ぴ図 2 0 の V 5 ' に示すパルス に同期して発生する図 1 9及び図 2 0における V 7のパルスを抽出する。 従って、 フ ライパック期間抽出回路 1 3 2 は、 図 6及び図 7の V I 7 と同様にフライバック電圧発生期間 T O を 示す信号を出力する。 図 3 1 の位相比較器 1 3 3は、 フ ラ イパック期 間抽出回路 1 3 2 から得られた T O を示す信号 V I 7 と 図 5 のオフ 期間パルス形成回路 9 5 から得られた図 6及ぴ図 7 の V I 3 で示す 第 1 又は第 2の最小オフ期間 T 1 , T 2 を示す信号との位相を比較し 図 6及び図 7で V I 8で示す信号を出力する。 即ち、 位相比較器 1 3 3 は、 V I 7 に示すパルス の後縁の位相と V I 3 に示すパルスの後縁 の位相と を比較し、 図 6 に示すよ う に T O を示すパルス の後縁が T 1 を示すパルス の後縁よ り も遅れている時に図 6 の V 1 8 に示す高 レ ベル信号を出力 し、 また、 図 7 に示すよ う に T O を示すパルス の後縁 が T 2 を示すパルス の後縁よ り も進んでいる時に図 7 の V 1 8 に示 す低レベル信号を出力する。 これによ り 、 図 3 1 の D C— D Cコンパ ータによっても第 1 及び第 6 の実施形態と 同一の効果を得る こ と が できる。 なお、 図 3 1 に示す第 1 2の実施形態の回路を第 1 〜第 5、 及び第 7〜 1 1 の実施形態にも適用するこ とができ る。 変形例

本発明は上述の実施形態に限定されるも のでなく 、 例えば次の変形 が可能なものである。

( 1 ) 第 2〜第 7及び第 9〜第 1 2 の実施形態の D C— D C コン バータにおいても、 トランス 2 を図 2 7のリ アク トル 2 a のよ う に形 成するこ と ができ る。 また、 1 次卷線 2 1 にタ ップを設け、 このタ ツ プにダイオー ド 6 を接続する こ とができる。

( 2 ) 全ての実施形態において、 スイ ッチング素子 3の代り にパ イポーラ ト ランジスタ、 I G B T (絶縁ゲー ト型バイポーラ トランジ スタ） 等の半導体スィ ッチとするこ とができる。 ( 3 ) 合成回路 1 2、 1 2 a をオペアンプを使用 した加算回路に する こ とができ る。

( 4 ) 出力電圧検出回路 8 を発光ダイオー ド 9 とホ ト トラ ンジス タ 1 0 と を使用 して合成回路 1 2、 1 2 a に結合しないで、 電気回路 で結合する こ とができる。

( 5 ) 共振用コンデンサ 5 をスィ ツチング素子 3 のみに並列に接 続するこ とができ る。 このコンデンサ 5 をスィ ツチング素子 3 の寄生 容量とする こ とができる。

( 6 ) ダイオー ド 6 に並列に F E T等のスィ ッチを接続し、 ダイ ォー ド 6 の導通に同期してオンにするこ とができる。

( 7 ) 抵抗 4 で電流を検出する代り に、 ホール効果素子等のセン サで電流を検出するこ とができる。

( 8 ) ト ラ ンス 2に 4次卷線を設け、 この 4次卷線に図 1 のダイォ 一 ド 6及ぴコ ンデンサ 7 と 同様なも のを介して第 2 の負荷を接続す る こ とができ る。 産業上の利用可能性

上述から明 らかなよ う に、 本発明に係わる D C— D C コンバータは 電気装置の電源回路と して利用するこ とができる。

Claims

請 求 の 範 囲

1 . 負荷 （ 2 6 ) に直流電 力 を 供給す る た め の D C — D C コ ン バ ー タ で あ っ て 、

直 流 電圧 を 供給す る 直流電源 （ 1 ) と 、

前 記 直 流電圧 を 繰返 し て オ ン · オ フ す る た め に 前 記 直流 電源 （ 1 ) の 一端 （ 1 8 ) と 他端 （ 1 9 ) と の 間 に 接続 さ れ 、 且 つ 第 1 及 び第 2 の 主端子 と 制御 端子 と を 有 し て い る ス イ ッ チ ン グ素 子 （ 3 ) と 、

前 記 ス イ ッ チ ン グ素 子 （ 3 ) に 対 し て 直列 に 接続 さ れ 、 前記 ス イ ッ チ ン グ素 子 （ 3 ) の オ ン期 間 に エ ネ ル ギ ー が 蓄 積 さ れ 、 前記 ス イ ッ チ ン グ 素 子 の オ フ 期 間 に 前 記 エ ネ ル ギ 一 が 放 出 さ れ る イ ン ダ ク タ ン ス 手段 （ 2 又 は 2 a ) と 、 前 記 イ ン ダ ク タ ン ス 手段 （ 2 又 は 2 a ) に 接続 さ れ た 整 流 平 滑 回 路 （ 6 ) と 、

前記整 流 平滑 回 路 （ 6 ) の 出 力 電圧 を 示す信 号 を 検 出 す る 出 力 電圧検 出 手段 （ 8 、 1 0 ) と 、

前 記 ス イ ッ チ ン グ 素 子 （ 3 ) の 前記第 1 及 び第 2 の 主端 子 間 の 電圧 を 示す信 号 を 得 る た め の ス ィ ツ チ電圧検 出 手段 ( 1 1 又 は 1 1 a 又 は l i b ) と 、

前 記 ス イ ッ チ ン グ 素 子 （ 3 ) を オ ン ' オ フ 制 御 す る た め の ス ィ ツ チ 制御信 号 を 形成 し 且 つ こ の ス ィ ツ チ 制 御 信 号 を 前 記 ス イ ッ チ ン グ 素 子 （ 3 ) の 前記制 御 端子 に 供給す る た め に 、 前 記 出 力 電圧 検 出 手段 （ 8 、 1 0 ) と 前 記 ス ィ ッ チ 電圧 検 出 手段 （ 1 1 又 は 1 1 a 又 は 1 1 b ) と 前 記 ス ィ ッ チ ン グ 素 子 （ 3 ) と に 接続 さ れ て お り 、 且 つ 前記 出 力 電圧検 出 手段 （ 8 、 1 0 ) の 出 力 に応 答 し て 前記 出 力 電圧 を 一 定 に 制 御 す る よ う に 前記 ス ィ ツ チ ン グ素子 （ 3 ) の オ ン 期 間 （ T o n ) の 長 さ を 決定す る 機能 と 、前記 ス ィ ツ チ ン グ 素 子（ 3 ) の オ フ 期 間 （ T o f f ) の 長 さ を 制 限す る た め の 第 1 の 最 小 オ フ 期 間 （ T 1 ) を 示す信 号 を 形成す る 機能 と 、 前 記 第 1 の 最 小 オ フ 期 間 （ T 1 ) よ り も 長 い 第 2 の 最 小 オ フ 期 間 ( T 2 ) を 示す信 号 を 形成す る 機能 と 、 前記 第 1 及 び第 2 の 最小 オ フ 期 間 を 示す信 号 を 選択的 に 発 生 さ せ る 機能 と 、 前 記 イ ン ダ ク タ ン ス 手段 （ 2 又 は 2 a )の フ ラ イ ノ ッ ク 電圧 の 発 生 期 間 （ T O ) を 検 出 す る 機能 と 、 前記 フ ラ イ パ ッ ク 電圧 発 生 期 間 （ T O ) が 前記第 1 の 最小 オ フ 期 間 （ T 1 ) よ り も 短 い か否 か を 判 定す る 機能 と 、 前記 フ ラ イ ッ ク 電 圧 発 生期 間 （ T O ) が 前記 第 2 の最小 オ フ 期 間 （ T 2 ) よ り も 長 い か否 か を 判 定す る 機 能 と 、 前記 フ ラ イ パ ッ ク 電圧 発 生期 間 （ T O ) が 前記第 1 の 最小 オ フ 期 間 （ T 1 ) よ り も 短 い こ と を 示す判 定結果 が 得 ら れた 時 に 、 前 記 ス ィ ツ チ ン グ 素 子 （ 3 ) の オ フ 期 間 （ T off) の長 さ を 前 記第 2 の 最 小 オ フ 期 間 （ T 2 ) に 従 っ て 制 限す る 機能 と 、 前記 フ ラ イ バ ッ ク 電圧発生期 間 （ T 0 ) が 前記第 2 の 最小 オ フ 期 間 （ T 2 ) よ り も 長 い こ と を 示す判 定結果 が 得 ら れ た 時 に 、 前記 ス イ ッ チ ン グ素 子 （ 3 )の オ フ 期 間 （ Toff) の 長 さ を 前記第 1 の 最 小 オ フ 期 間 （ T 1 ) に 従 っ て 制 限す る 機能 と 、 前記 第 1 の 最初 の オ フ 期 間 （ T 1) 又 は前記第 2 の 最小 オ フ 期 間 ( T 2) の 終 了 後 に 前記 ス ィ ッ チ電圧検 出 手段 （ 1 1 又 は 1 1 a 又 は 1 1 b ) に 基 づ い て 得 ら れ た 前記 ス イ ッ チ ン グ 素 子 （ 3 ) の 電圧 を 示す信 号 が 所 定基準値 （ V r l 又 は V r 2 ， ) 以 下 に な っ た こ と に 基 づ い て 前記 ス イ ッ チ ン グ 素 子 ( 3 ) の オ フ 期 間 （ T o f f ) の終 了 時点 を 決 定す る 機 能 と を 有 し て い る ス ィ ッ チ制御 手段 （ 1 3 ) と 、 を 備 え て レヽ る こ と を 特徴 と す る D C — D C コ ンバー タ 。

2 . 前記 ス ィ ッ チ制御 手段 （ 1 3 ) は 、

前記 ス イ ッ チ ン グ 素 子 （ 3 ) を オ ン · オ フ 制 御す る た め の ス ィ ッ チ 制 御信 号 を 形成す る た め に 前記 出 力 電圧検 出 手 段 （ 8 、 1 0 ) と 前記 ス ィ ッ チ 電圧検 出 手段 （ 1 1 又 は 1 1 a 又 は 1 1 b )に 接続 さ れて お り 、 且 つ前記 出 力 電圧検 出 手 段 （ 8 、 1 0 ) の 出 力 に応答 し て 前記 出 力 電圧 を 一 定 に 制 御 す る よ う に 前 記 ス イ ッ チ ン グ 素 子 （ 3 ) の オ ン 期 間 （ T o n ) の 長 さ を 決定す る 機能 と 、 前記 ス ィ ッ チ 電圧 検 出 手 段 （ 1 1 又 は 1 1 a 又 は 1 1 b ) に 基づ い て 得 ら れ た 前記 ス ィ ツ チ ン グ素 子 （ 3 ) の 電圧 を示す信 号が所定基準値 （ V r 1 又 は V r 2 ' ) 以 下 に な っ た こ と に 基 づ い て 前 記 ス ィ ツ チ ン グ 素 子 （ 3 ) の オ フ 期 間 （ T o f f ) の 終 了 時 点 を 決 定 す る 機 能 と を 有 し て い る ス ィ ツ チ 制 御 信 号 形 成 手 段 ( 4 6 又 は 4 6 a 、 4 7 、 5 0 又 は 5 0 a ) と 、

前 記 ス ィ ッ チ ン グ素 子 （ 3 ) の オ フ 期 間 （ T o f f ) の 長 さ を 制 限す る た め の 第 1 の 最 小 オ フ 期 間 （ T 1 ) を 示す 信 号 と こ の 第 1 の 最小 オ フ 期 間 （ T 1 ) よ り も 長 い 第 2 の 最小 オ フ 期 間 （ T 2 ) を 示す信 号 と を 選択的 に 発 生 し 、 前 記第 1 及 ぴ第 2 の 最小 オ フ 期 間 を 示す信 号 を 前記 ス ィ ッ チ 制 御 信 号形成 手段 に 選択的 に 供給す る 最 小 オ フ 期 間 信 号発 生 回 路 （ 7 3 又 は 1 2 0 又 は 1 2 0 ， ） と 、

前記 ィ ン ダ ク タ ン ス 手段 （ 2 又 は 2 a )の フ ラ イ ノ ッ ク 電 圧 の 発 生期 間 （ T O ) を 検 出 す る た め の フ ラ イ ノく ッ ク 電圧 発 生 期 間 検 出 手段 （ 1 0 1 又 は 1 3 0 ) と 、 前 記最小 オ フ 期 間 信 号発 生 回 路及 び前記 フ ラ イ パ ッ ク 電 圧検 出 手 段 に 接続 さ れ て お り 、 且 つ前記 フ ラ イ バ ッ ク 電圧 発 生期 間 検 出 手段 （ 1 0 1 又 は 1 3 0 ) で検 出 さ れ た 前記 フ ラ イ バ ッ ク 電圧発 生 期 間 （ T O ) が 前記 第 1 の 最小 オ フ 期 間 （ T 1 ) よ り も 短 い か否力 を判 定す る 機能 と 、 前記 フ ラ イ バ ッ ク 電圧 発生 期 間 （ T O ) が 前記 第 2 の 最小 オ フ 期 間 （ T 2 ) よ り も 長 レ、 か否カゝ を 判 定す る 機能 と 、 前記 フ ラ ィ バ ッ ク 電圧発 生期 間 （ T O ) が 前記第 1 の 最 小 オ フ 期 間

( T 1 ) よ り も 短 い こ と を 示 す判 定結果 が 得 ら れ た 時 に 、 前記 第 2 の 最小 オ フ 期 間 （ T 2 ) を 示す信 号 を 前記最小 ォ フ 期 間 信 号発 生 回 路 （ 7 3 又 は 1 2 0 )力 > ら 前 記 ス ィ ツ チ 制御信 号形成 手段 に 供給 さ せ る よ う に 前記最小 オ フ 期 間 信 号発 生 回 路 （ 7 3 又 は 1 2 0 又 は 1 2 0 ' ) を 制御 す る 機 能 と 、 前記 フ ラ イ バ ッ ク 電圧発 生期 間 （ T O ) が 前記 第 2 の 最 小 オ フ 期 間 （ T 2 ) よ り も 長 い こ と を 示す判 定結果 が 得 ら れ た 時 に 、 前記第 1 の 最小 オ フ 期 間 （ T 1 ) を 示す信 号 を 前記最小 オ フ 期 間信号発 生 回 路 （ 7 3 又 は 1 2 0 )か ら 前 記 ス ィ ツ チ制御 信 号形成 手段 に 供給 さ せ る よ う に 前記最小 オ フ 期 間 信 号発 生 回 路 （ 7 3 又 は 1 2 0 ) を 制 御す る 機 能 と を 有 し て い る 判 定手段 （ 1 0 2 又 は 1 3 3 ) と 、 か ら 成 る こ と を 特徴 と す る 請 求 の 範囲 第 1 項記 載 の D C — D C コ ン.ノ ー タ 。

3 . 前記第 1 の 最小 オ フ 期 間 （ T 1 ) と 前記 第 2 の 最小 オ フ 期 間 ( T 2 ) と の 時 間 差 は 0. 1〜 10 /z s で あ る こ と を 特 徴 と す る 請求項 1 又 は 2 記載 の D C — D C コ ン ノ ー タ 。

4 . 更 に 、 前 記 ス イ ッ チ ン グ素子 （ 3 ) の タ ー ン オ フ 時 の ス イ ッ チ ン グ損失 を 低減す る た め に 、 前記 ス イ ッ チ ン グ 素 子 （ 3 ) に 対 し て 並 列 に 接続 さ れた 共振用 キ ャ パ シ タ ン ス （ 5 ) を 有 し て い る こ と を 特徴 と す る 請求 の 範囲 第 1 項 又 は 第 2 項記載の D C — D C コ ンバ ー タ 。

5 . 更に、

前記スイ ッチング素子 （3) に流れる電流を検出するための電流検出手段 (4) を有し、

前記スィ ッチ制御信号形成手段は、

前記電流検出手段 （4) の出力と前記出力電圧検出手段 （8 ) の出力と前 記スィ ツチ電圧検出手段 ( 1 1 ) の出力との合成信号 （V 4) を形成するた めに前記電流検出手段 （4) と前記出力電圧検出手段 （ 8) と前記スィ ッチ 電圧検出手段 （ 1 1 ) とに接続され、 且つ前記スイッチング素子 （ 3) のォ ン期間における前記合成信号 （V 4) の最大レベルが前記スイ ッチング素子 ( 3) のオフ期間における前記合成信号 （V 4) の最大レベルより も低くな るように前記合成信号を形成する合成手段 （ 1 2) と、

前記電流の許容ピークレベルを示す第 1 の基準電圧 （V r 1 ) を発生する 第 1の基準電圧源 （4 8) と、

前記イ ンダクタンス手段 （ 2又は 2 a ) の前記蓄積エネルギの放出が終了 する直前の前記合成信号 （V 4) の電圧レベルと前記第 1 の基準電圧 （V r 1 ) との間に位置する第 2の基準電圧 （V r 2) を発生する第 2の基準電圧 源 （4 9) と、

前記合成手段 （ 1 2) と前記第 1 の基準電圧源 （48) とに接続され、 前 記合成信号 （V 4) と前記第 1の基準電圧 （V r 1 ) とを比較する第 1 の比 較器 （4 6 ) と、

前記合成手段 （ 1 2) と前記第 2 の基準電圧源 （4 9) とに接続され、 前 記合成信号 （V 4 ) と前記第 2の基準電圧 （V r 2 ) とを比較する第 2の比 較器 （4 7 ) と、 前記第 1及び第 2の比較器 （4 6， 4 7) の出力に基づいて前記スィ ッチ ング素子 （ 3) を制御するための制御パルスを形成するために前記第 1及び 第 2の比較器 （4 6， 4 7) と前記最小 オ フ 期 間 信号発 生 回 路 （ 7 3 又 は 1 2 0 ) と 前記スイ ッチング素子 （3) の制御端子とに接続され, 且つ前記オン期間 （T o n) の終了時点から前記第 1 (T1) 又は第 2 (T2) の最小オフ期間が経過した後において、 前記合成信号 （V 4) が前記第 1の 基準電圧 （V r 1 ) よりも低くなつたことを示す出力が前記第 1の比較器 （4 6 ) から発生した時に、 前記オン期間 （T o n) が開始し、 前記オン期間 （T o n) の開始後に前記合成信号 （V 4) が前記第 1の基準電圧より も高くな つた時に、 前記オン期間 （T o n) が終了するように前記制御パルスを形成 する制御パルス形成回路 （ 5 0又は 5 0 a ) と、

から成ることを特徴とする請求の範囲第 2項記載の DC - DCコンバータ。

6. 更に、

前記スイ ッチング素子 （ 3) のオン ' オフ動作を開始させるための初期化 信号を発生する初期化信号発生回路 （5 1 ) を有し、

前記最小オフ期間信号発生回路 （7 3) は、

前記初期化信号発生回路 （ 5 1 ) の出力端子及び前記制御パルス形成回路 （ 5 0 ) の出力端子に接続され、 前記初期化信号及び前記オン期間 （T o n) の 終了時点を示す信号に応答して鋸波電圧 （V I 0) を発生する鋸波電圧発生 回路 （ 7 2) と、

前記第 1 (T1) 及び前記第 2 (T2) の最小オフ期間を選択的に決定する ために第 1の最小オフ期間用基準電圧 （V a l) と第 2の最小オフ期間用基準 電圧 （V a 2) とを選択的に発生する最小オフ期間用基準電圧源 （ 9 1 ) と、 前記最小オフ期間用基準電圧源 (9 1 ) から前記第 1の最小オフ期間用基 準電圧 （V a l) と前記第 2の最小オフ期間用基準電圧 （V a 2) とを選択的 に発生させるために前記最小オフ期間基準電圧源 ( 9 1 ) に接続された基準 電圧切換用スィ ッチ （103) と、

前記鋸波電圧発生手段 （ 7 2) と前記最小オフ期間用基準電圧源 （9 1 ) とに接続され、 前記鋸波電圧 （V I 0) と前記最小オフ期間用基準電圧源 （9 1 ) の出力 （V a ) との比較出力を発生する最小オフ期間決定用比較器 （ 9 2 ) と、

前記最小オフ期間決定用比較器 （9 2) と前記制御パルス形成回路 （5 0) と前記第 1の比較器 （4 6) とに接続され、 前記オン期間 （T o n) を示す 制御パルスの発生開始後に、 前記合成信号 （V 4) が前記第 1の基準電圧 （V r 1 ) に達したことを示す前記第 1の比較器 （4 6) の出力に応答して前記 第 1の最小オフ期間 （T 1 ) を示すパルス又は前記第 2の最小オフ期間 （T2) を示すパルスを形成する最小オフ期間パルス形成回路 （ 9 5) と、

から成ることを特徴とする請求の範囲第 5項記載の D C— D Cコンバータ。

7. 前記制御パルス形成回路 （5 0) は、

前記初期化信号発生手段 （ 5 1 ) と前記第 1及び第 2の比較器 （4 6 , 4 7 ) と前記最小オフ期間パルス形成回路 （ 9 5 ) とに接続され、 前記第 1 (T 1 ) 又は第 2 (T 2 ) の最小オフ期間の終了後に前記合成信号 （V 4) が前記第 1の基準電圧 （V r 1 ) を横切ったことを示す出力が前記第 1の比較器 （4 6) から得られた時に、 前記スィツチング素子 （3) のオフ期間 （T o f f ) の終了時点を示す信号 （V 9) を出力する第 1の回路 （ 7 1又は 7 1 a ) と、 前記第 1の回路 （ 7 1又は 7 1 a ) と前記最小オフ期間パルス形成回路 （ 9 5 ) と前記スイ ッチング素子 （3) の制御端子とに接続され、 前記最小オフ 期間パルス形成回路 （ 9 5) の出力が前記第 1 (T1) 又は第 2 (T2) の最 小オフ期間を示していない状態において前記第 1の回路 （ 7 1又は 7 l a ) から前記オフ期間 （T o f f ) の終了を示す出力が発生した時に前記オン期 間 （T o n) を示す制御パルスの発生を開始させ、 前記オン期間 （T o n) を示す制御パルスの発生開始後に前記第 1の比較器 （4 6) から前記合成信 号 （V 4) が前記第 1の基準電圧 （V r 1 ) に達したことを示す出力が発生 した時に前記制御パルスの発生を終了させる第 2の回路 （9 6) と

から成ることを特徴とする請求の範囲第 6項記載の DC— DCコンバータ。

8. 前記合成手段 （ 1 2) から出力される前記合成信号 （V 4) は、 前記 スイ ッチング素子 （3) がオン期間 （T o n) からオフ期間 （T o f f ) へ 転換する時に前記第 1 の基準電圧 （V r 1 ) をこれよりも低い側からこれよ り も高い側に横切り、 次に、 前記第 1の基準電圧 （V r 1 ) をこれよりも髙 い側からこれよりも低い側に横切り、 次に、 前記第 1の基準電圧 （ V r 1 ) をこれより も低い側からこれより も高い側に横切り、 次に、 前記ィンダクタ ンス手段 （ 2又は 2 a ) の蓄積エネルギの放出が終了した後に前記第 1 の基 準.電圧 （V r l ) をこれよりも高い側から低い側に横切るような波形を有し、 前記第 1の回路 （ 7 1又は 7 1 a ) は、 波形整形回路 （ 7 7) とフリ ップ プフロップ （7 8) とから成り、

前記波形整形回路 （ 7 7) は、 前記スィツチング素子 （3 ) がオン期間 （T o n) からオフ期間 （T o f f ) へ転換した直後に生じる前記第 1の比較器 (4 6) の出力 （V 5) に含まれるくぼみを補償した信号 （V 7) を得るた めに、 前記第 1及び第 2の比較器 （4 6， 4 7) に接続され、

前記フリ ップフロップ （ 7 8) は、 前記波形整形回路 （ 7 7) に接続され たクロック端子 （T) と前記最小オフ期間パルス形成回路 （ 9 5) に接続さ れたデータ入力端子 （D) と、 前記第 2 の比較器 （4 7) に NOT回路 （8 0) を介して接続されたプリセッ ト端子 （P R—) と前記初期化信号発生回路 ( 5 1 ) に接続されたリセッ ト端子 （R— ) とを有し、 前記初期化信号に応答 してリセッ トされ、 前記合成信号 （V 4) が前記第 2の基準電圧 （V r 2) をこれよりも低い側から高い側に横切ったことを示す前記第 2 の比較器 （4 7) の出力に応答してプリセッ トされ、 前記波形整形回路 （ 7 7) の出力パ ルス（V 7)の後縁をクロ ック信号として前記最小オフ期間パルス形成回路（ 9 5) の出力状態を読み込む Dタイプフ リ ップフロ ップであることを特徴とす る請求の範囲第 7項記載の D C - D Cコンバータ。

9. 前記第 1の回路 （7 1 ) は、 更に、 第 2 のフリップフロヅプ （ 7 9 ) を有し、 この第 2 のフリ ップフロ ップ （ 7 9) は前記合成信号 （V 4) が前 記第 2の基準電圧 （V r 2) をこれよりも低い側から高い側に横切ったこと を示す前記第 2 の比較手段 （4 7) の出力に応答してセッ トされ、 前記 Dタ イブフ リ ップフロップ （ 7 8) の位相反転出力端子から発生したパルス （V8) の前縁により リセッ トされ、 このリセッ ト時点をオフ終了時点とするもので あることを特徴とする請求の範囲第 8項記載の DC - D Cコンバータ。

1 0. 前記第 1の回路 （ 7 1 a ) は、 第 1及び第 2のフリ ップフロップ （ 7 8， 7 9 ) から成り、 前記第 1のフ リ ップフロ ップ （ 7 8) は、 前記合成信 号 （V 4) が前記第 1の S準電圧 （V r 1 ) をこれよりも高い側から低い側 に横切ったことを示す前記第 1の比較器 （46 ) の出力をクロック信号とす るために前記第 1の比較器 （4 6 ) に接続されたクロ ック端子 （T) と、 前 記最小オフ期間パルス形成回路 （9 5) に接続されたデータ入力端子 （D) とを有する Dタイプフリ ップフロップであり、 前記第 2のフリ ップフロップ

( 7 9) は、 前記合成信号 （V 4) が前記第 2の基準電圧 （V r 2) をこれ より も低い側から高い側に横切ったことを示す第 2の比較器 （4 7) の出力 をセッ ト入力と して受け入れるために前記第 2の比較器 （4 7) に接続され たセッ ト入力端子 （ S) と前記第 1のフリ ップフロップ （ 7 8) の位相反転 出力端子から発生したパルスの前縁をリセッ ト信号と して受け入れるために 前記第 1のフ リ ップフロ ップ （ 7 8) の位相反転端子に接続されたリセッ ト 入力端子 （R) とを有するセッ ト優先の R Sフリ ップフロップであることを 特徴とする請求の範囲第 8項記載の DC - DCコンバータ。

1 1. 前記第 2の回路 （ 9 6 ) は、 2つの入力端子を有する NO Rゲー ト ( 9 6 a ) であり、 この NORゲー ト （9 6 a ) の一方の入力端子は前記最 小オフ期間パルス形成回路 （9 5) に接続され、 前記 NORゲー ト (9 6 a ) の他方の入力端子は前記第 1の回路 （7 1又は 7 1 a ) に接続され、 前記 N O Rゲー ト （9 6 a ) の出力がスィッチ制御信号として使用されることを特 徴とする請求の範囲第 8項又は第 9項又は第 1 0項記載の D C - D Cコンパ ータ。

1 2. 前記最小オフ期間パルス形成回路 （9 5) は、

前記最小オフ期間決定用比較器 （9 2) に接続された一方の入力端子と前 記第 1の回路 （ 7 1又は 7 l a ) に接続された他方の入力端子とを有する A NDゲー ト （ 9 7) と、

前記 ANDゲー ト （9 7) の出力に応答してセッ ト状態となり、 前記初期 化信号発生回路 （ 5 1 ) から発生した初期化信号に応答し且つ前記合成信号 (V 4 ) が前記第 1の基準電圧 （V r l ) をこれよりも低い側から高い側に 横切ったことを示す前記第 1の比較器 （4 6) の出力に応答してリセッ ト状 態となるフリ ップフロップ （ 1 00) と

から成ることを特徴とする請求の範囲第 8項又は第 9項又は第 1 0項記載の D C— D Cコ ンノ ータ。

1 3. 前記フライバック電圧発生期間検出手段 （ 1 0 1 ) は、 前記第 1及 び第 2の回路 （ 7 1， 96) に接続され、前記第 2の回路 （ 9 6) で形成され た前記スィツチ制御信号 （V14) と前記波形整形回路 （7 7) の出力 （V 7 ) とに基づいて前記オフ期間 （Toff) の開始時点から前記インダクタンス手段 (2)の蓄積エネルギの放出終了時点までの第 1の期間とこの第 1の期間の終了 時点から前記合成信号が前記第 1 の期間後に初めて前記第 1 の基準電圧

(Vrl) を横切る時点までの第 2の期間との合計時間（TO)を求めるものである 請求の範囲第 8項に記載の DC— DCコンバータ。

1 4. 前記最小オフ期間用基準電圧源 （ 9 1 ) は直流電圧を分圧して基準 電圧を得る分圧回路から成り、

前記判定手段は、 基準電圧切換用 D タイプフリ ップフ口ップ （ 1 0 2) か ら成り、

前記基準電圧切換用 D タイプフ リ ップフロ ップ （ 1 0 2) は前記フライパ ック電圧発生期間検出回路 （ 1 0 1又は 1 3 0) に接続されたクロ ック入力 端子 （T) と前記最小オフ期間パルス形成回路 （9 5) に接続されたデータ入 力端子 （D) とを有し、 前記基準電圧切換用スィ ッチ （ 1 03) は前記基準電圧切換用 D タイプフ リ ッププロップ （102) の出力に応答して前記分圧回路の分圧比を変えるよう に前記分圧回路に接続されていることを特徴とする請求の範囲第 1 3項記載 の D C - D Cコンパ、一タ。 .

1 5. 更に、 前記スイ ッチング素子 （3) に流れる電流を検出するための 電流検出手段 （4) を有し、

前記スィッチ制御信号形成手段は、

前記電流検出手段 （4) の出力と前記出力電圧検出手段 （ 8) の出力との 合成信号 （V 4 ') を形成する合成手段 （ 1 2 a ) と、

第 1の基準電圧 （V r 1 ' ) を発生する第 1の基準電圧源 （4 8 ' ) と、 前記インダクタンス手段 （2又は 2 a ) の前記蓄積エネルギの放出が終了 する直前の前記スィツチ電圧検出手段 （ l i b) の出力電圧値と前記スイツ チ電圧検出手段 （ 1 1 b) の出力電圧の最低値との間のレベルを有する第 2 の基準電圧 （V r 2 ' ) を発生する第 2の基準電圧源 （4 9 ' ) と、

前記合成手段 （ 1 2 a ) と前記第 1の基準電圧源 （4 8 ' ) とに接続され、 前記合成信号 （V 4 ') と前記第 1の基準電圧 （V r 1 ' ) とを比較する第 1 の比較器 （4 6 ) と、

前記スィツチ電圧検出手段 （ l i b) と前記第 2 の基準電圧源 （4 9 ') とに接続され、 前記スィツチ電圧検出手段 （ l i b) の出力と前記第 2 の基 準電圧 （V r 2 ' ) とを比較する第 2の比較器 （4 7) と、

前記第 1及び第 2の比較器 （4 6， 4 7) と前記最小オフ期間信号発生回 路 （ 7 3) と前記スイッチング素子 （ 3) の制御端子とに接続され、 前記ス ィツチング素子 （3) を制御するための制御パルスを形成するものであって、 前記オン期間 （T o n) の終了時点から前記第 1 (T1) 又は第 2 (T2) の最 小オフ期間が経過した後において、 前記スィッチ電圧検出手段 （ l i b) の 出力 （V 3 ) が前記第 2の基準電圧 （V r 2 ' ) よりも低くなつたことを示 す出力が前記第 2の比較器 （4 7) から発生した時に前記オン期間 （T o n) を開始させる機能と、 前記オン期間 （T o n) の開始後に前記合成信号 （V 4 ) が前記第 1の基準電圧 （V r 1 ') よりも高くなつたことを示す出力が前 記第 1の比較器 （4 6 ) から発生した時に前記オン期間 （T o n) を終了さ せる機能とを有して前記制御パルスを形成する制御パルス形成回路 （5 0 a ) と

から成ることを特徴とする請求の範囲第 1項記載の D C - D Cコンバータ。

1 6. 前記スィ ッチ制御信号形成手段は、

前記出力電圧検出手段 （8 ) に接続され、 前記スイ ッチング素子 （ 3) の オン期間 （T o n) の開始に同期して、 前記出力電圧検出手段 （8 ) の出力 に対応した傾斜電圧を含む前記鋸波電圧 （V 4 a ) を発生するオン終了時点 決定用鋸波発生回路 （ 1 1 1 ) と、

前記スイ ッチング素子 （ 3 ) のオン期間 （T o n) の終了時点を決定する ための基準電圧 （V r 1 a ) を発生する第 1の基準電圧源 （4 8 a ) と、 前記インダクタンス手段 （2又は 2 a ) の前記蓄積エネルギの放出が終了 する直前の前記スィツチ電圧検出手段 （ 1 1 b ) の出力電圧値と前記スィッ チ電圧検出手段 （ 1 1 b ) の出力電圧の最低値との間のレベルを有するオフ 終了時点決定用基準電圧 （V r 2 ') を発生する第 2 の基準電圧源 （4 9 ') と、

前記オン終了時点決定用鋸波発生回路 （ 1 1 1 ) と前記第 1 の基準電圧源 ( 4 8 a ) とに接続され、 前記鋸波電圧 （V 4 a ) と前記オン終了時点決定 用基準電圧 （V r 1 a ) とを比較する第 1 の比較器 （4 6 a ) と、

前記スィツチ電圧検出手段 （ l i b ) と前記第 2の基準電圧源 （4 9 ') と に接続され、 前記スィツチ電圧検出手段 （ l i b ) の出力と前記オフ終了時 点決定用基準電圧 （V r 2 ') とを比較する第 2の比較器 （4 7 ) と、

前記スイ ッチング素子 （ 3 ) を制御する制御パルスを形成するために前記 第 1及び第 2の比較器 （4 6 a , 4 7 ) と前記最小オフ期間信号発生回路と 前記スィツチング素子 （ 3 ) の制御端子とに接続され、 且つ前記オン期間 （T o n) の終了時点から前記第 1 (T 1 ) 又は第 2 (T 2 ) の最小オフ期間が 経過した後において、 前記スィ ッチ電圧検出信号 （V 3 ) が前記オフ終了時 点決定用基準電圧 （V r 2 ') よりも低くなつたことを示す出力が前記第 2の 比較器 （4 7) から発生した時に、 前記オン期間 （T o n) が開始し、 前記 オン期間 （T o n) の開始後に前記鋸波電圧 （V 4 a ) が前記オン終了時点 決定用基準電圧 （V r l a ) よりも高くなつたことを示す出力が前記第 1の 比較器 （4 6 a ) から発生した時に、 前記オン期間 （T o n) が終了するよ うに前記制御パルスを形成する制御パルス形成回路 （5 0 a ) と

から成ることを特徴とする請求の範囲第 2項記載の D C— D Cコンバータ。

1 7. 前記ィンダクタンス手段は、 磁性体コア （ 20) とこのコア （2 0) に卷回され且つ相互に電磁結合された 1次、 2次及び 3次卷線 （2 1 、 2 2、 2 3) とを有する トランス （ 2) であり、

前記スイ ッチング素子 （3) は前記 1次卷線 （2 1 ) に直列に接続ざれ、 前記出力整流平滑回路 （ 6) は前記 2次卷線 （2 2) に接続され、 前記スィツチ電圧検出手段 （ 1 1 ) は前記 3 次卷線 （ 2 3 ) に接続されて いることを特徴とする請求の範囲第 1項記載の D C - D Cコンバータ。

1 8. 前記スィツチ電圧検出手段 （ 1 1 ) は前記スィツチング素子 （ 3) に対して並列に接続されていることを特徴とする請求の範囲第 1 項記載の D C - D Cコンバータ。

1 9. 前記ィ ンダクタンス手段は、 磁性体コア （20) とこのコア （20) に卷回され且つ相互に電磁結合された 1次、 2次及び 3次卷線 （2 1、 2 2、 2 3) とを有する トランス （ 2) であり、

前記スィツチング素子 （ 3 ) は前記 1次卷線 （2 1 ) に直列に接続され、 前記出力整流平滑回路 （6) は前記 2次卷線 （2 2) に接続され、 前記出力電圧検出手段は前記 3 次卷線 （2 3) に接続されていることを特 徴とする請求の範囲第 1項記載の D C - D Cコンバータ。

2 0. 前記スィツチ電圧検出手段 （ 1 1 ) は前記 3 次卷線 （2 3 ) に並列 に接続された第 1 のダイオー ド （3 1 ) と抵抗 （3 3) と遅延用コンデンサ ( 34) との直列回路と、 前記遅延用コンデンサ （3 4) の電圧を取り出す ように前記遅延用コンデンサ （ 34 ) の一端に接続された第 2 のダイォ— ド ( 3 2) とから成ることを特徴とする請求の範囲第 1 7項記載の D C - D C コ ンノくータ。

2 1. 前記スィツチ電圧検出手段 （ 1 1 a ) は前記 3次卷線 （2 3) に接 続されたダイオー ド （3 1 ) と抵抗 （3 3) とから成る回路である請求の範 囲第 1 7項記載の DC - DCコンパ—タ。

2 2. 前記インダクタンス手段は、 前記スイッチング素子 （3) に直列に 接続された卷線 （ 2 1 ) を有するリアタ トル （ 2 a ) であり、 前記出力整流 平滑回路 （ 6) は前記スイ ッチング素子 （ 3) に並列に接続されていること を特徴とする請求の範囲第 1項記載の D C - D Cコンバータ。

2 3. 更に、 前記最小オフ期間よりも長い最大オフ期間を決定するための 最大オフ期間決定手段 （ 74) を有し、 前記スィ ッチ制御信号形成手段は前 記最小オフ期間に基づくスィツチ制御信号の作成が不可能な時に前記最大ォ フ期間決定手段 （ 7 4) で決定された最大オフ期間を有するスィ ッチ制御信 号を形成することを特徴とする請求の範囲第 1項記載の D C— D Cコンパ一 タ。

24. 更に、 前記スイツチ電圧検出手段 （ 1 1又は 1 1 a又は 1 1 b ) の 出力段に選択的にオン ' オフすることができるスィッチ （ 1 1 0) が設けら れていることを特徴とする請求の範囲第 1項記載の DC— DCコンパータ。

2 5. 前記最小オフ期間信号発生回路 （ 1 2 0) は、

前記第 1の最小オフ期間 （T 1 ) を示す信号を発生する第 1の最小オフ期 間信号発生器 （ 1 2 1 ) と 前記第 2の最小オフ期間 （T 2) を示す信号を発生する第 2の最小オフ期 間信号発生器 （ 1 2 2) と、

前記第 1及び第 2の最小オフ期間信号発生器 （ 1 2 1， 1 2 2) から前記 第 1の最小オフ期間 （T 1 ) を示す信号と前記第 2の最小オフ期間 (T 2 ) を示す信号とを選択的に得るためのスィツチ手段 （ 1 2 3， 1 24) と から成ることを特徴とする請求の範囲第 2項記載の D C— D Cコンバータ。

2 6. 前記フライバック電圧発生期間検出手段 （ 1 3 0) は、

前記スイッチング素子 （ 3) のオフ期間に前記インダクタンス手段（2又は 2 a)から発生する電圧を方形波に波形整形する波形整形回路 （ 1 3 1 ) と、 前記波形整形回路 （ 1 3 1 ) に接続され、前記波形整形回路 （ 1 3 1 ) の出力 からフライバック電圧が発生していることを示す方形波のみを抽出するフラ ィバック期間抽出回路 （ 1 3 2) と

から成ることを特徴とする請求の範囲第 2項記載の D C— D Cコンパータ。

2 7 前記判定手段は、 位相比較器であることを特徴とする請求の範囲第 2 項記載の D C— D Cコンバータ。