+

WO1998030073A1 - Method and device for mounting electronic component on circuit board - Google Patents

Method and device for mounting electronic component on circuit board Download PDF

Info

Publication number
WO1998030073A1
WO1998030073A1 PCT/JP1997/004873 JP9704873W WO9830073A1 WO 1998030073 A1 WO1998030073 A1 WO 1998030073A1 JP 9704873 W JP9704873 W JP 9704873W WO 9830073 A1 WO9830073 A1 WO 9830073A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
chip
thermosetting resin
electronic component
electrode
Prior art date
Application number
PCT/JP1997/004873
Other languages
English (en)
French (fr)
Inventor
Kazuto Nishida
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to US09/331,763 priority Critical patent/US6981317B1/en
Priority to EP97950421A priority patent/EP0954208A4/en
Priority to JP52985998A priority patent/JP3150347B2/ja
Publication of WO1998030073A1 publication Critical patent/WO1998030073A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134Stud bumping, i.e. using a wire-bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/1182Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/1357Single coating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/13599Material
    • H01L2224/13698Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13699Material of the matrix
    • H01L2224/1379Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/13599Material
    • H01L2224/13698Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13798Fillers
    • H01L2224/13799Base material
    • H01L2224/138Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436Lamination of a preform, e.g. foil, sheet or layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/29076Plural core members being mutually engaged together, e.g. through inserts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/29078Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29399Coating material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • H01L2224/73104Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75251Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75252Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009Pre-treatment of the bump connector or the bonding area
    • H01L2224/81048Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81395Bonding interfaces outside the semiconductor or solid-state body having an external coating, e.g. protective bond-through coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83193Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00013Fully indexed content
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01009Fluorine [F]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01043Technetium [Tc]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01052Tellurium [Te]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/0665Epoxy resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811Extrinsic, i.e. with electrical conductive fillers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Definitions

  • thermosetting property interposed between the electronic component and the circuit board is corrected while the board is warped.
  • a method for mounting an electronic component in which a resin is cured by the heat and the electronic component and the circuit board are joined to electrically connect both electrodes.
  • the alignment is performed by wire bonding to the electrode of the circuit board and the electrode of the electronic component without the repelling and interposing the thermosetting resin. Align with the bump,
  • the electronic component In the bonding, the electronic component is pressed against the circuit board with a pressing force of 20 gf or more per bump while being heated, and the leveling of the bumps and the correction of the warpage of the board are simultaneously performed.
  • the thermosetting resin interposed between the electronic component and the circuit board is cured by the heat, and the electronic component and the circuit board are joined to electrically connect both electrodes.
  • thermosetting resin is a sheet of a thermosetting resin having an anisotropic conductive film.
  • thermosetting resin is formed on the circuit board as a solid thermosetting resin having a shape smaller than an outer dimension connecting electrodes of the electronic component.
  • the alignment is performed.
  • the electronic component is pressed against the circuit board while heating the thermosetting resin sheet, and the circuit board is corrected for warpage.
  • the thermosetting resin sheet interposed between the electronic component and the circuit board is cured by the heat to join the electronic component and the circuit board.
  • a conductive adhesive is transferred to the bumps of the electrodes of the electronic component
  • thermosetting resin sheet having a shape smaller than an outer dimension connecting the electrodes of the electronic component to the circuit board as the thermosetting resin
  • the bumps and the electrodes of the circuit board are aligned, and in the bonding, the electronic component is pressed against the circuit board while heating the thermosetting resin sheet to correct the warpage of the circuit board.
  • the thermosetting resin sheet interposed between the electronic component and the circuit board is hardened by the heat to join the electronic component and the circuit board.
  • thermosetting resin sheet having a flux layer formed on one or both sides as the thermosetting resin to the circuit board
  • the electronic component Aligning the electrodes of the electrode of the circuit board with the electrodes of the circuit board
  • the electronic component is interposed between the electronic component and the circuit board while simultaneously correcting the warpage of the circuit board by pressing the electronic component against the circuit board with the heated head.
  • the thermosetting resin sheet is cured, and when the bump breaks through the resin sheet, the flux component of the flux layer adheres to the bump, and the pump is joined to the electrode of the circuit board to form the electronic component.
  • gold plating is performed on a surface of the electronic component in a hole formed at a position corresponding to at least one of the bump of the electrode and the electrode of the circuit board.
  • Resin balls, or nickel particles, or conductive particles made of silver, silver-palladium, or gold, or conductive paste, or particles made of gold spheres A solid thermosetting resin sheet embedded in a direction in which the electrodes are electrically connected to each other is positioned as the thermosetting resin and is attached to the electrodes of the circuit board, and is then bonded to the bumps of the electronic component. Align the electrodes on the circuit board,
  • the electronic section is heated while heating the thermosetting resin sheet.
  • thermosetting resin sheet interposed between the electronic component and the circuit board is cured by the heat and joined while pressing the product against the circuit board to correct the warpage of the circuit board.
  • a method for mounting the electronic component according to the first aspect is provided.
  • the electronic component when mounting the electronic component on the circuit board before the alignment, the electronic component is positioned at a position corresponding to at least one of the electrode of the electronic component and the electrode of the circuit board.
  • a resin ball having a size larger than at least the thickness of the passivation film covering the electrode of the electronic component and smaller than the thickness of the electrode of the circuit board, and having a gold plated surface on the formed hole, or nickel Particles, or conductive particles made of silver, silver-palladium, or gold, or particles made of a conductive paste or gold sphere, are combined with the electrodes of the electronic component and the circuit electrodes of the circuit board.
  • the solid thermosetting resin sheet embedded in the sandwiching direction and in the direction of mutual conduction is positioned as the thermosetting resin with the electrodes of the circuit board. After attached, aligning the above Kaminarikyoku of said electrodes and said circuit board of said electronic component,
  • the electronic component In the bonding, the electronic component is pressed against the circuit board while applying ultrasonic vibration to the electronic component while heating the thermosetting resin sheet, and is interposed between the electronic component and the circuit board.
  • the electronic component mounting method according to the first aspect wherein the thermosetting resin sheet to be cured and bonded by the heat is provided.
  • the electronic component mounting method according to the third aspect wherein the conductive particles contained in the anisotropic conductive film are obtained by applying nickel plating to gold plating.
  • thermosetting resin is a thermosetting resin sheet.
  • thermosetting resin sheet has a thickness greater than the gap between the active surface of the electronic component after bonding and the surface of the circuit board on which the electrodes are formed.
  • thermosetting resin is a thermosetting adhesive.
  • An electronic component mounting method according to the first or second aspect is provided.
  • the bumps formed by wire bonding are aligned with the electrodes of the circuit board and the electrodes of the electronic component while interposing the insulating and thermosetting resin containing no conductive particles.
  • thermosetting resin A heating device for heating the thermosetting resin
  • thermosetting resin While the thermosetting resin is being heated by the heating device, the electronic component is pressed against the circuit board with a pressing force of 20 or more per bump, and the electronic component and the electronic component are pressed while the board is warped.
  • An electronic device comprising: a joining device for curing the thermosetting resin interposed between the circuit boards by the heat, joining the electronic component and the circuit board, and electrically connecting both electrodes. Provide component mounting equipment.
  • the positioning device is formed by wire bonding between the electrode of the circuit board and the electrode of the electronic component without repelling and interposing the thermosetting resin. To align the bumps
  • the bonding device presses the electronic component against the circuit board with a pressing force of 20 gf or more per bump while heating the thermosetting resin with the heating device, and performs the bumping of the bump and the bonding of the substrate with each other. While simultaneously performing warpage correction, the thermosetting resin interposed between the electronic component and the circuit board is hardened by the heat, and the electronic component and the circuit board are joined to electrically connect both electrodes.
  • An electronic component mounting apparatus according to the thirteenth aspect, wherein the electronic component mounting apparatus is connected to the electronic component.
  • thermosetting resin is a thermosetting resin sheet having an anisotropic conductive film. I do.
  • the positioning device includes, as the thermosetting resin on the circuit board, a solid thermosetting resin having a shape smaller than an outer dimension connecting electrodes of the electronic component. After attaching the resin sheet, align the bumps of the electrodes of the electronic component with the electrodes of the circuit board,
  • the bonding apparatus presses and presses the electronic component against the circuit board while heating the thermosetting resin sheet, and simultaneously corrects the warpage of the circuit board, while simultaneously performing the straightening of the circuit board.
  • the electronic component mounting apparatus according to the thirteenth aspect wherein the thermosetting resin sheet interposed in the electronic component is cured by the heat to join the electronic component and the circuit board.
  • a conductive adhesive is transferred to the bumps of the electrodes of the electronic component,
  • thermosetting resin sheet having a shape smaller than an outer dimension connecting the electrodes of the electronic component was adhered to the circuit board as the thermosetting resin. Thereafter, the bumps and the electrodes of the circuit board are aligned, and in the bonding, the electronic component is pressed against the circuit board while heating the thermosetting resin sheet, and the bonding of the circuit board is performed.
  • a thermosetting resin sheet interposed between the electronic component and the circuit board is cured by the heat while performing the warp correction at the same time to join the electronic component and the circuit board.
  • the circuit board is attached with a solid thermosetting resin sheet having a flux layer formed on one or both sides as the thermosetting resin. After that, the bumps of the electrodes of the electronic component are aligned with the electrodes of the circuit board, and
  • the positioning device presses and presses the electronic component against the circuit board with a heated head, and simultaneously corrects the warpage of the circuit board, while simultaneously correcting the warpage of the circuit board.
  • the flux component of the flux layer adheres to the knob when the bump breaks through the resin sheet, and the s' pump is connected to the electrode of the circuit board.
  • the alignment device includes a position corresponding to at least one of the bump of the electrode of the electronic component and the electrode of the circuit board.
  • resin balls with gold plating on the surface, or nickel particles, or conductive particles made of silver, silver-palladium, or gold, or conductive paste, or gold balls A solid thermosetting resin sheet in which the particles are embedded in a direction in which the bumps and the electrodes of the circuit board are electrically connected to each other is applied as the thermosetting resin while being aligned with the electrodes of the circuit board. After attaching, the bumps of the electronic component are aligned with the electrodes of the circuit board,
  • the bonding device presses the electronic component against the circuit board while heating the thermosetting resin sheet, and intervenes between the electronic component and the circuit board while correcting the warpage of the circuit board.
  • the electronic component mounting apparatus according to the thirteenth aspect, wherein the thermosetting resin sheet to be cured and bonded by the heat is provided.
  • the positioning device when mounting the electronic component on the circuit board, corresponds to at least one of the electrode of the electronic component and the electrode of the circuit board.
  • the nickel particles, or conductive particles made of silver, silver-palladium, or gold, or the particles made of conductive paste or gold spheres are used to form the electrodes of the electronic component and the circuit of the circuit board.
  • the solid thermosetting resin sheet embedded in the direction sandwiching the electrodes and in the direction of mutual conduction is aligned with the electrodes on the circuit board as the thermosetting resin. After adhered Te, aligning the electrode and the electrode of the circuit board of the electronic component,
  • the bonding device presses the electronic component against the circuit board while applying ultrasonic vibration to the electronic component while heating the thermosetting resin sheet, and intervenes between the electronic component and the circuit board.
  • the electronic component mounting apparatus according to the thirteenth aspect, wherein the thermosetting resin sheet is cured by the heat and joined.
  • the electronic component mounting device according to the fifteenth aspect wherein the conductive particles contained in the anisotropic conductive film are obtained by applying nickel plating to gold plating. provide.
  • the thermosetting resin is a thermosetting resin sheet.
  • the thickness of the thermosetting resin sheet is larger than the gap between the active surface of the electronic component after bonding and the surface of the circuit board on which the electrodes are formed. According to another aspect of the present invention, there is provided the electronic component projecting device according to the second aspect, wherein the thickness is set to be thick.
  • thermosetting resin is a thermosetting adhesive
  • the electronic component mounting apparatus according to any one of the first to fourteenth aspects, wherein the alignment device and the joining device are configured as one device. I do.
  • a conductive paste is attached to the above-mentioned bumps, and then the conductive paste is cured to function as a part of the above-mentioned bumps.
  • the cured conductive paste breaks through the thermosetting resin to electrically connect to the electrode of the circuit board. It provides a method for mounting electronic components.
  • thermosetting resin is pierced by the cured conductive paste and electrically connected to the electrode of the circuit board in the bonding.
  • thermosetting resin sheet is the electronic component mounting method according to any one of the eleventh to ninth aspects or the eleventh aspect arranged on the circuit board side. provide.
  • thermosetting resin sheet is provided on the electronic component side.
  • thermosetting resin sheet is disposed on the circuit board side.
  • thermosetting resin sheet is disposed on the electronic component side.
  • a wire bonding apparatus is attached to an electrode pad formed by adding Si or Cu to A1 of A1 or A1.
  • a ball is formed on the Au wire by electric discharge, and the ball is bonded to the electrode pad of the IC chip while applying ultrasonic waves to the ball by the cavities.
  • FIGS. 1A, 1B, 1C, 1D, 1E, 1F, 1G, 1H, II, and 1J respectively show electronic components such as IC chips on a circuit board according to the first embodiment of the present invention. It is an explanatory view showing a mounting method
  • FIGS.2A, 2B, 2C, 2D, 2E, 2F, and 2G are explanatory views showing a bump forming step using a wire bonder of an IC chip in the mounting method according to the first embodiment of the present invention.
  • FIGS. 3A, 3B, and 3C are explanatory views showing a bonding step of a circuit board and an IC chip in the mounting method according to the first embodiment of the present invention, respectively.
  • 4A, 4B, and 4C are explanatory views showing a bonding step of a circuit board and an IC chip in the mounting method according to the first embodiment of the present invention, respectively.
  • 5A, 5B, 5C, 5D, 5E, and 5F show the case where an anisotropic conductive film is used instead of the thermosetting resin sheet in the mounting method of the first embodiment of the present invention.
  • FIG. 6 is an explanatory view showing a joining process of the circuit board and the IC chip in the embodiment of FIG. 5 in the first embodiment of the present invention
  • FIGS. 7A, 7B, and 7C are explanatory views showing a bonding step of a circuit board and an IC chip in the mounting method according to the second embodiment of the present invention, respectively.
  • FIGS.8A, 8B, and 8C are explanatory views showing a bonding step of a circuit board and an IC chip in the mounting method according to the second embodiment of the present invention, respectively.
  • 9A, 9B, 9C, 9D, and 9E are explanatory views showing a bonding step of a circuit board and an IC chip in the mounting method according to the third embodiment of the present invention, respectively.
  • FIG. 9 is an explanatory view showing a bonding step of a circuit board and an IC chip in the mounting method according to the fourth embodiment.
  • FIGS. 11A, 11B, 11C; 11D, 11E, 11F, and 11G respectively show a bonding step of the circuit board and the IC chip in the mounting method according to the fifth embodiment of the present invention.
  • FIG. 1 A first figure.
  • 12A, 12B, 12C, 12D, 12E, 12F, 12G, and 12H are explanatory views showing a bonding step of a circuit board and an IC chip in the mounting method according to the sixth embodiment of the present invention, respectively.
  • FIG. 13 is a cross-sectional view showing a conventional method of bonding an IC chip to a circuit board.
  • Figures 14A and 14B are explanatory diagrams each showing a conventional method of attaching an IC chip to a circuit board.
  • FIGS. 15A, 15B, 15C, 15D, 15E, 15F, and 15G are explanatory diagrams each showing a bonding step of the circuit chip and the IC chip in the mounting method according to the seventh embodiment of the present invention.
  • FIGS. 1A to 12H a method for mounting an IC chip and a device for manufacturing the same according to the first embodiment of the present invention will be described with reference to FIGS. 1A to 12H.
  • FIGS. 1A to 3C A method for mounting an IC chip on a circuit board according to the first embodiment of the present invention will be described with reference to FIGS. 1A to 3C.
  • bumps (protruding electrodes) 3 are formed on the A1 pad electrode 2 of the IC chip 1 by the operation shown in FIGS.
  • a ball 96 is formed at the lower end of the wire 95 protruding from the holder 93 in FIG. 2A, the holder 93 holding the wire 95 is lowered in FIG. 1 and joined to the electrode 2 to roughly form the shape of the bump 3, and start raising the holder 93 while sending the wire 95 downward in Fig. 2C, and form a roughly rectangular loop 9 as shown in Fig. 2D.
  • the holder 9 is moved to 9 to form a curved portion 98 on the upper portion of the bump 3 as shown in FIG. 2E, and the bump 3 is formed by tearing it off as shown in FIG. 2F.
  • the wire 95 is clamped by the holder 93 in FIG. 2B, and the gold wire 95 is torn off by raising the holder 93 and pulling it up, so that the bump 3 shown in FIG. A shape may be formed.
  • FIG. 1B shows a state in which the bumps 3 are formed on the electrodes 2 of the IC chip 1 in this manner.
  • the thermosetting resin sheet 6 is placed on the electrode 5 of the substrate 4 at a pressure of, for example, about 5 to 1 O kgf / cm 2 by the attaching tool 7 heated at, for example, 80 to 120 ° C. paste.
  • the preparatory step of the substrate 4 is completed by peeling off the separator 6a detachably arranged on the tool 7 side of the thermosetting resin sheet 6.
  • the separation 6a is for preventing the thermosetting resin sheet 6 from sticking to the tool 7.
  • thermosetting resin sheet 6 is a sheet containing an inorganic filler such as silica (for example, epoxy resin, phenol resin, polyimide, etc.), or a sheet containing no inorganic filler (for example, epoxy resin). Resin, phenolic resin, polyimide, etc.), and heat resistance enough to withstand high temperatures in one step of the riff opening in the subsequent process (for example, enough to withstand 240 ° C for 10 seconds).
  • silica for example, epoxy resin, phenol resin, polyimide, etc.
  • no inorganic filler for example, epoxy resin
  • the IC chip 1 on which the bumps 3 are formed on the electrodes 2 in the preceding step is prepared by the heated joining tool 8 in the preceding step.
  • the bump 3 is pressed while its head 3a is deformed and pressed on the electrode 5 of the substrate 4 as shown in FIGS. 3A to 3B.
  • the bump 3 The load applied to the side differs depending on the diameter of the bump 3, but it is necessary to apply a load that deforms the head 3a of the bump 3 that is bent and overlaps as shown in Fig. 3C. It is.
  • This load requires a minimum of 20 (g f).
  • the upper limit of the load is 1. Chip 1, bump 3, circuit board 4, etc. should not be damaged. In some cases, the maximum load can exceed 100 (g f).
  • 6 m and 6 s are a thermosetting resin during melting in which the thermosetting resin sheet 6 is melted by the heat of the joining tool 8 and a resin thermoset after melting.
  • the IC chip 1 on which the bumps 3 were formed on the electrodes 2 in the above-mentioned pre-process was removed by the bonding plate 8 heated by the built-in heater 8a such as a ceramic heater or a pulse heater.
  • the joining step may be performed by one positioning and pressing bonding apparatus, for example, the positioning and pressing bonding apparatus of FIG. 1F.
  • the positioning process is performed using the alignment process shown in Fig. 4B.
  • the pressing and joining steps may be performed by the joining apparatus shown in FIG. 4C. In FIG. 4C, in order to improve the productivity, two joining devices are shown so that two places of one circuit 4 can be pressed and joined at the same time.
  • a glass cloth laminated epoxy substrate (glass epoxy substrate), a glass cloth laminated polyimide resin substrate, or the like is used.
  • warpage and undulation are caused by cutting and processing, and are not necessarily perfect planes. Therefore, as shown in FIGS. 4A and 4B, for example, the joining tool 8 and the stage 9 whose parallelism is controlled so that the parallelism is adjusted to be about 5 ⁇ m or less, for example, from the joining tool 8 side to the stage 9 side.
  • the warpage of the circuit board 4 in the applied portion is corrected.
  • the IC chip 1 is warped with the center of the active surface being concave, but by pressing this with a strong load of 20 or more at the time of bonding, the warpage and undulation of both the substrate 4 and the IC chip 1 are corrected. can do.
  • the warpage of the IC chip 1 is generated by an internal stress generated when a thin film is formed on Si when the IC chip 1 is formed.
  • thermosetting resin sheet 6 In a state where the warpage of the circuit board 4 is corrected in this way, for example, heat of 140 to 230 ° C. is applied to the thermosetting resin sheet 6 between the IC chip 1 and the circuit board 4 for, for example, several seconds to 20 seconds. This is applied to cure the thermosetting resin sheet 6.
  • the thermosetting resin constituting the thermosetting resin sheet 6 flows and is sealed up to the edge of the IC chip 1.
  • it since it is a resin, when it is heated, it initially softens spontaneously, and thus has such fluidity that it flows to Etsu.
  • the volume of the thermosetting resin By setting the volume of the thermosetting resin to be larger than the volume of the space between the IC chip 1 and the circuit board, the thermosetting resin flows out of this space to achieve a sealing effect.
  • thermosetting resin sheet 6 loses fluidity, and the IC chip 1 is fixed on the circuit board 4 by the cured thermosetting resin 6 s as shown in FIGS. 1G and 3C. Further, when the circuit board 4 side is heated by the stage 9, the temperature of the joining module 8 can be set lower.
  • thermosetting adhesive 6b is applied onto the circuit board 4 by dispense or the like, or printed or transferred. You may.
  • the thermosetting adhesive 6b basically the same process as the above-described process using the thermosetting resin sheet 6 is performed.
  • thermosetting resin sheet 6 When the thermosetting resin sheet 6 is used, there is an advantage that it is easy to handle because it is solid, and it can be formed of a polymer because there is no liquid component, and it is easy to form a material having a high glass transition point. .
  • thermosetting adhesive 6b when the thermosetting adhesive 6b is used, it can be applied, printed, or transferred to an arbitrary position on the substrate 4 in an arbitrary size.
  • an anisotropic conductive film may be used in place of the thermosetting resin.
  • ACF anisotropic conductive film
  • nickel powder coated with gold is used as the conductive particles contained in the anisotropic conductive film.
  • the connection resistance value between the electrode 5 and the bump 3 can be reduced, which is more preferable.
  • FIG. 5A in IC chip 1, A chip pad 1 of IC chip 1 is connected to pad electrode 2 by a wire bonding apparatus.
  • a bump (protruding electrode) 3 is formed as shown in FIG.
  • the gold wire 95 may be torn off by clamping the wire 95 with the holder 93 and pulling it up to form a bump shape as shown in FIG. 2G.
  • an anisotropic conductive film sheet 10 cut to a size slightly larger than the size of the IC chip 1 is arranged on the electrode 5 of the circuit board 4 in FIG. It is attached to the substrate 4 by the attaching tool 7 heated to 80 to 120 ° C. at a pressure of, for example, about 5 to 10 kgf / cm 2 . Thereafter, by peeling off the separator on the side of the anisotropic conductive film sheet 10, the preparation step of the anti-reflection film 4 is completed.
  • the IC chip 1 on which the bumps 3 are formed in the above-mentioned step is connected to the IC chip 1 of the substrate 4 prepared in the above-mentioned step by the heated bonding tool 8. It is positioned on the corresponding electrode 5 and pressed through the anisotropic conductive film sheet 10. At this time, the head 3a of the bump 3 is
  • the conductive particles 10a in the conductive film sheet 10 have a metal ball on the resin ball, it is necessary that the conductive particles 10a be deformed. Further, when the conductive particles 10a in the anisotropic conductive film sheet 10 are metal particles such as nickel, it is necessary to apply a load that sinks into the bump 3 or the electrode 5 on the substrate side. This load requires a minimum of 20 (gf). It can exceed 100 (gf) at maximum.
  • the circuit board 4 may be a multilayer ceramic substrate, a glass cloth laminated epoxy substrate (glass epoxy substrate), an aramide nonwoven substrate, a glass cloth laminated polyimide resin substrate, an FPC (flexible printed circuit board) or the like. Is used. These substrates 4 are warped due to heat history, cutting, and processing, and are not necessarily perfect planes. Therefore, by applying heat and load locally to the circuit board 4 through the IC chip 1, the warpage of the circuit board 4 in the applied portion is corrected.
  • heat of, for example, 140 to 230 ° C. is applied to the anisotropic conductive film 10 between the IC chip 1 and the circuit board 4 for, for example, several seconds to 2 hours.
  • thermosetting resin constituting the thermosetting resin sheet 6 flows and is sealed up to the IC chip 1 gap.
  • thermosetting resin since it is a resin, when it is heated, it initially softens naturally and thus has such fluidity that it flows to Etsu.
  • the thermosetting resin flows out of this space to achieve a sealing effect.
  • the temperature of the IC chip 1 and the anisotropic conductive film 10 rapidly decreases because the heating tool 8 rises and the heating source is eliminated, and the anisotropic conductive film 10 loses fluidity.
  • the 1-chip 1 is fixed on the circuit board 4 by the resin 10 s constituting the anisotropic conductive film 10.
  • the temperature of the joining tool 8 can be further lowered.
  • the anisotropic conductive film 10 can be used instead of the thermosetting resin sheet 6, and the conductive particles 10a contained in the anisotropic conductive film 10
  • connection resistance value can be reduced.
  • thermosetting resin sheet 6 or the thermosetting adhesive 6b is formed on the circuit board 4 side
  • the present invention is not limited to this. It may be formed on the IC chip 1 side as shown in FIG. 1I or 1J.
  • the elastic body 117 is made of rubber or the like.
  • the thermosetting resin sheet 6 may be attached to the IC chip 1 by pressing the IC chip 1 along the shape of the bump 3.
  • a protruding electrode (bump) 3 is formed on the electrode 2 on the IC chip 1, and the electrode of the IC chip 1 is formed on the circuit board 4 as shown in FIGS. 7B, 7 C and 8 A.
  • External dimensions connecting the inner edges of 2) A thermosetting resin or thermosetting adhesive 6 with a shape smaller than 0 L is attached or applied to the center of the circuit board 4 where the electrodes 5 are connected. Keep it.
  • the bump 3 and the electrode 5 of the circuit board 4 are aligned, and the IC chip 1 is pressed and pressed against the circuit board 4 by the heated head 8 as shown in FIGS. 7A and 8B.
  • thermosetting resin or thermosetting adhesive 6 interposed between the IC chip 1 and the circuit board 4 is cured while simultaneously correcting the warpage of the board 4.
  • the thermosetting resin or thermosetting adhesive 6 is softened as described above by the heat applied from the head 8 via the IC chip 1, and is pressed from the position where it is attached as shown in FIG. 8C. Then it flows outward.
  • the thermosetting resin or the thermosetting adhesive 6 that has flowed out becomes a sealing material (underfill), and significantly improves the reliability of bonding between the bump 3 and the electrode 5.
  • the thermosetting resin or thermosetting adhesive 6 gradually cures, and finally the IC chip 1 and the circuit board 4 are joined by the cured resin 6 s. Will be.
  • the joining of the IC chip 1 and the electrode 5 of the circuit board 4 is completed by raising the joining tool 8 pressing the IC chip 1. Strictly speaking, in the case of thermosetting, the reaction of the thermosetting resin proceeds while heating, and
  • thermosetting resin or the thermosetting adhesive 6 does not cover the electrode 5 before joining, the bump 3 directly contacts the electrode 5 when joining, and the The thermosetting resin or the thermosetting adhesive 6 does not enter below, and the connection resistance value between the bump 3 and the electrode 5 can be reduced. Further, if the circuit board side is heated, the temperature of the bonding head 8 can be further lowered.
  • the third embodiment is a mounting method and an apparatus for joining after repellering.
  • Fig. 9A projecting electrodes (bumps) are attached to electrode 2 on IC chip 1.
  • the bump 3 is formed using a wire bonding apparatus by the method described above, and the bump 3 is immersed in the conductive adhesive 11 stored in a dish-shaped container, and the conductive adhesive 11 is transferred to the bump 3.
  • the circuit board 4 the electrode 5 of the outer shape dimensions connecting the electrodes 2 of the IC chip 1 L t smaller feature size L 2 of the thermosetting resin sheet one preparative or thermosetting adhesive 6 of the circuit board 4 Paste or apply to the center where the was tied.
  • the bump 3 and the electrode 5 of the circuit board 4 are aligned, and the IC chip 1 is pressed and pressed against the circuit board 4 by the heated bonding head 8.
  • thermosetting resin or thermosetting adhesive 6 interposed between the IC chip 1 and the circuit board 4 is cured, and the IC chip 1 and the circuit board are cured with the cured resin 6 s. Join.
  • the thermosetting resin or thermosetting adhesive 6 is softened as described above by the heat applied from the bonding head 8 via the IC chip 1, and the position where the thermosetting resin or thermosetting adhesive 6 is attached as shown in FIG. 9B. It is more pressurized and flows outward.
  • the thermosetting resin or thermosetting adhesive 6 that has flowed out serves as a sealing material (underfill), and significantly improves the reliability of bonding between the bump 3 and the electrode 5.
  • the conductive adhesive 11 attached to the bumps 3 is also cured, so that a heating step of curing only the conductive adhesive 11 is not required.
  • the valve 8 pressing the IC chip 1 is raised. Through the above steps, the bonding between the first chip 1 and the electrode 5 of the circuit board 4 is completed. Also, if the circuit board side is heated,
  • the temperature of the joining head 8 can be lowered. Further, L 2 and LB are still more suitable. Further, the above heating may be performed in a short time, and thereafter, the main heating may be further performed in a furnace or the like. In this case, the same effect can be obtained by using a resin having a curing shrinkage effect. In addition, without underfilling the entire surface with the above resin, a part of the underfill is performed by this method as shown in FIG. 9D, and the underfill 400 is then formed as shown in FIG. 9E. You may make it inject
  • the tool 8 for holding the IC chip 1 has a built-in heater 8 such as a ceramic heater or a pulse heater, and the conductive adhesive 11 is heated before performing the process of FIG. 9B. (For example, heating from 6 ° to 200 ° C.) and then cured, if the conductive adhesive 11 functions as a part of the bump 3, the thermosetting resin sheet or thermosetting resin The adhesive 6 can be penetrated and penetrated. Cowpea Te, in this case, we are permitted to use a thermosetting resin sheet or the thermosetting adhesive 6 of the IC chip 1 electrodes 2 or more external dimensions connecting the big geometry L 2. In other words, it is not necessary to consider the size of the thermosetting resin sheet or thermosetting adhesive 6 at all.
  • an anisotropic conductive film 10 may be used instead of the thermosetting resin sheet or the thermosetting adhesive 6. Further, by using a conductive powder 10a contained in the anisotropic conductive film obtained by plating nickel powder with gold, the connection resistance value between the bump 3 and the electrode 5 can be reduced. It is still preferred.
  • FIGS. 10A to 1OF A mounting method and apparatus according to a fourth embodiment of the present invention will be described with reference to FIGS. 10A to 1OF.
  • the protruding electrode (bump) 3 is formed on the electrode (pad) 2 on the IC chip 1.
  • a flux component is applied to one or both surfaces of the thermosetting resin sheet 6 and dried to form a flux layer 12.
  • a flux component sheet formed by drying the flux component is attached to the thermosetting resin sheet 6 to form the flux layer 12.
  • the thermosetting resin sheet 6 having the flux layer 12 as described above is attached to the circuit board 4 as shown in FIG. 10C. At this time, heat is applied so that the flux layer 12 contacts the circuit board 4.
  • the curable resin sheet 6 is attached.
  • the bump 3 and the circuit board 4 are aligned with each other, and the IC chip 1 is pressed against the circuit board 4 by the heated head 8.
  • the bump 3 is formed by the thermosetting resin sheet. It comes into contact with and adheres to the flux layer 12 of No. 6.
  • the flux layer 12 formed on the substrate side of the thermosetting resin sheet 6 is bonded to the bonding metal layer 13 formed on the electrode 5 on the substrate side as shown in FIG. 10D. It adheres at the stage when the resin sheet 6 is attached to the substrate 4.
  • the heat from the head 8 is transmitted to the thermosetting resin sheet 6 via the IC chip 1, and the board 4 is corrected for warpage.
  • the flux components of the flux layer 12 are activated.
  • the thermosetting resin sheet 6 interposed between the IC chip 1 and the circuit board 4 is cured, and the flux of the flux layer 12 adheres to the bump 3 when the bump 3 pierces the resin sheet 6.
  • the bump 3 and the electrode 5 are connected with the flux and the bonding metal as shown in FIG.
  • the IC chip 1 and the circuit board 5 are joined through the layer 13.
  • the circuit board 4 may or may not include the bonding metal layer 13. Further, if the circuit board side is heated, the temperature of the bonding head 8 can be further lowered.
  • thermosetting adhesive or an anisotropic conductive film sheet 10 can be used instead of the thermosetting resin sheet 6 as in the previous embodiment.
  • the fifth embodiment is a mounting method and apparatus that does not perform any repelling at the same time as or not at the same time as the joining.
  • a projecting electrode (bump) 3 is formed on the electrode 2 on the IC chip 1 using a wire bonding device (not shown) on the IC chip 1.
  • the thermosetting resin sheet 6 is brought into contact with the bumps 3 and the electrodes 5 of the board 4 at positions corresponding to the bumps 3 and the electrodes 5 of the circuit board 4.
  • a through hole 15 penetrating in the direction to be made is formed. Then, as shown in FIGS.
  • conductive particles 14 for example, resin balls with gold plating on the surface, or nickel particles, or conductive particles made of silver, silver-palladium, or gold
  • Conductive paste or conductive paste or thermosetting resin having conductivity by embedding particles made of gold spheres in paste form by embedding them into the through holes 15 by printing or by using a squeegee, etc.
  • Sheets 6 are formed. The resin sheet 66 formed in this manner is affixed to the electrode 5 of the circuit board 4 as shown in FIGS. 11E and 11F.
  • the bump 3 of the IC chip 1 is aligned with the electrode 5 of the circuit counter 4, and the IC chip 1 is pressed against the circuit board 4 by the heated bonding head 8.
  • the thermosetting resin in the thermosetting resin sheet 66 interposed between the IC chip 1 and the circuit board 4 is cured while simultaneously performing the leveling of the bumps 3 and the correction of the warpage of the board 4.
  • the cured resin 66 s makes the IC chip
  • the sixth embodiment is a mounting method and apparatus that does not perform any leveling at the same time as the joining or not.
  • holes 15 are formed in the thermosetting resin sheet 66 at positions corresponding to the electrodes 5 on the circuit board 4 in a direction sandwiching the electrodes 5 on the circuit board 4 in a direction for mutual conduction.
  • the conductive particles 16 are inserted into the holes 15 as shown in FIG. 12 (1).
  • the conductive particles 16 have a particle diameter larger than at least the thickness t pc (see FIG. 12H) of the passivation film 1 a covering the electrode 2 of the IC chip 1, and Conductive particles 16 smaller than thickness t c (see Fig. 12C) and gold plated 16b on the surface of resin ball 16a as shown in Fig. 12F or Fig. 12 Conductive particles 17 with gold plating 17b on the surface of nickel particles 17a as shown in E, or conductive particles made of silver, silver-palladium or gold itself as shown in Figure 12G 18 or conductive paste or particles made of gold spheres are preferable.
  • FIG. 12H the thickness of the passivation film 1 a covering the electrode 2 of the IC chip 1
  • Conductive particles 16 smaller than thickness t c (see Fig. 12C) and gold plated 16b on the surface of resin ball 16a as shown in Fig. 12F or Fig. 12 Conductive particles 17 with gold plating 17b on the surface of nickel particles 17a as shown in E,
  • the electrode 2 of the IC chip 1 is aligned with the electrode 5 of the circuit board 4 and attached, the electrode 2 of the IC chip 1 and the electrode 2 of the circuit board 4 are attached. 5 is aligned, and the ultrasonic vibration is radiated from the ultrasonic vibration oscillating device connected to the head 8 by the heated bonding head 8 as in the previous embodiment.
  • the IC chip 1 is pressed against the circuit board 4 while being applied to the chip 1, and the A1 electrode 2 of the IC chip 1 and the electrode 5 of the circuit board 4 are joined via the metal on the surface of the conductive particles 16 .
  • the thermosetting resin sheet 66 interposed between the 1-chip 1 and the circuit board 4 is cured, and as shown in FIG.
  • the IC chip 1 and the circuit are cured by the cured resin 66 s. Bond with the substrate 4.
  • the surface of the electrode 5 of the circuit board 4 is preferably plated with gold.
  • the temperature of the bonding head 8 can be further reduced.
  • the ultrasonic wave can break the oxide of the A1 film on the pad of the IC chip 1 to expose new A1.
  • a thermosetting adhesive or an anisotropic conductive film 10 can be used instead of the thermosetting resin sheet as in the previous embodiment.
  • the seventh embodiment is a mounting method and apparatus for performing leveling simultaneously with joining.
  • the bump 3 formed on the electrode 2 of the IC chip 1 shown in FIG. 15A is held in the conductive paste tank 101 while holding the IC chip 1 with the tool 8 as shown in FIG. 15B.
  • the conductive paste 100 is attached to the bumps 3 as shown in FIG. 15C. Thereafter, as shown in FIG. 15C, the conductive paste 100 is heated and cured by the built-in heater 8a, so that the thermosetting resin sheet 6 or the thermosetting adhesive 6 is formed in the next step. Easy to penetrate b. That is, the conductive paste 100 functions as a part of the bump 3. Then, the electrode 5 of the circuit board 4 on which the thermosetting resin sheet 6 shown in FIG. 15D is mounted, or the circuit board 4 on which the thermosetting adhesive 6b shown in FIG. The IC chip 1 is pressed against the circuit board 4 so that the bump 3 contacts the electrode 5 as shown in FIG. 15E. As a result, as shown in FIG.
  • the bump 3 is electrically connected to the electrode 5 via the conductive base 100, or in some cases, the bump 3 is directly connected to the electrode 5. Electrically connected. In this way, the bumps 3 with uneven leveling can be connected to the electrodes 5 by interposing the conductive base 100. Further, at this time, as in the previous embodiment, when the IC chip 1 is pressed against the circuit board 4 by the heated bonding head 8 and bonded, the warpage of the substrate 4 can be corrected at the same time. Note that, as the conductive paste 100, various pastes as described above can be used.
  • thermosetting adhesive can be used instead of the thermosetting resin sheet.
  • anisotropic conductive film 10 can be used instead of the thermosetting adhesive.
  • the connection resistance between the bump 3 and the electrode 5 can be increased. Is more preferable because it can be further reduced.
  • thermosetting resin sheet or thermosetting adhesive without conductive particles is used as a bonding material
  • a method of mounting an IC chip at a lower cost than the method shown in Conventional Example 2 should be provided. Can be.
  • a dedicated bump forming process must be performed by a semiconductor manufacturer, and bumps can be formed only by a limited number of manufacturers.
  • a general-purpose IC chip for wire bonding can be used by a wire bonding apparatus, and the IC chip can be easily obtained.
  • bump prepeller for stabilizing the transfer amount of the adhesive in the unstable transfer process such as the transfer of the conductive adhesive is not required, and a repelling device for such a repelling process is not required. It becomes unnecessary.
  • the connection resistance depends on the number of conductive particles existing between the bump and the electrode of the circuit board.
  • the bumping is performed in an independent leveling step. Is connected to the electrode of the circuit board with a stronger load than conventional examples 1 and 2 without repelling. Therefore, the connection resistance value is stable, independent of the number of intervening particles.
  • a resin substrate, a flexible substrate, a multilayer ceramic substrate, or the like can be used, and a more inexpensive and versatile IC chip bonding method can be provided.
  • the hole 15 formed in the thermosetting resin sheet 66 is formed at one of the position of the electrode 2 or the bump 3 of the IC chip 1 or the position of the electrode 5 of the circuit board 4. do it. For example, if the number of the electrodes 5 on the circuit board 4 is larger than the number of the electrodes 2 on the IC chip 1, the number required to bond the electrodes 2 on the IC chip 1 and thus the number of the electrodes 2 on the IC chip 1
  • the number of holes 15 may be formed in a position and number corresponding to the number of holes.
  • thermosetting resin is cured by the heat and the electronic component and the circuit board are joined to electrically connect both electrodes.
  • thermosetting resin (6,3
  • the electrode (5) of the circuit board (4) is aligned with the bump (3) formed by wire bonding on the electrode (2) of the electronic component (1),
  • the electronic component In the bonding, the electronic component is pressed against the circuit board with a pressing force of 20 gf or more per bump while being heated, and while the repellering of the bump and the straightening of the board are performed simultaneously, the electronic component is pressed.
  • the thermosetting resin interposed between the substrate and the circuit board is cured by the heat, and the electronic component and the circuit board are joined to electrically connect both electrodes.
  • thermosetting resin is a thermosetting resin sheet having an anisotropic conductive film.
  • the circuit board (4) should have a shape smaller than the outer dimension (OL) connecting the electrode (2) of the electronic component (1) as the thermosetting resin.
  • thermosetting resin sheet interposed between circuit boards
  • the bumps 3 are formed on the electrodes 2 on the C chip, and the thermosetting resin 6 having no insulating conductive particles is applied between the circuit board electrodes and the bumps. Align the bumps with the electrodes of the circuit board while interposing them, and press the IC chip against the circuit board with a heated head 8 with a pressing force of 20 gf or more per bump. While correcting the warpage of the IC chip
  • the resin interposed between the IC chip and the circuit is cured, and the IC chip and the circuit board are joined.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

形成されバンプとを位置合わせし、
加熱しながら、 上記電子部品を上記回路 に 1バンプあたり 2 0 以上 の加圧力により押圧し、 上記基板の反り矯正を行いながら、 上記電子部品と上 記回路基板の間に介在する上記熱硬化性樹脂を上記熱により硬化して、 上記電 子部品と上記回路基板を接合して両電極を電気的に接続するようにした電子部 品の実装方法を提供する。
本発明の第 2態様によれば、 記位置合わせにおいては、 レペリングせずに、 上記熱硬化性樹脂を介在させながら、 上記回路基板の電極と上記電子部品の電 極にワイヤボンディングにより形成されたバンプとを位置合わせし、
上記接合においては、 加熱しながら、 上記電子部品を上記回路基板に 1バン プあたり 2 0 g f以上の加圧力により押圧し、 上記バンプのレべリングと上記 基板の反り矯正とを同時に行いながら、 上記電子部品と上記回路 反の間に介 在する上記熱硬化性樹脂を上記熱により硬化して、 上記電子部品と上記回路基 板を接合して両電極を電気的に接続するようにした第 1態様に記載の電子部品 の実装方法を提供する。
本発明の第 3態様によれば、 上記熱硬化性樹脂は、 異方性導電膜を有する熱 硬化性樹脂のシートである第 1又は 2態様に記載の電子部品の実装方法を提供 する。
本発明の第 4態様によれば、 上記位置合わせの前に、 上記回路基板に、 上記 熱硬化性樹脂として、 上記電子部品の電極を結んだ外形寸法より小さい形状寸 法の固形の熱硬化性樹脂シートを貼り付けたのち上記位置合わせを行い、 上記接合においては、 上記熱硬化性樹脂シートを加熱しながら、 上記電子部 品を上記回路基板に加圧押圧して、 上記回路基板の反り矯正を同時に行いなが ら、 上記電子部品と上記回路基板の間に介在する上記熱硬化性樹脂シ一トを上 記熱により硬化して、 上記電子部品と上記回路基板を接合するようにした第 1 態様に記載の電子部品の実装方法を提供する。
本発明の第 5態様によれば、 上記位置合わせの前に、 導電性接着剤を上記電 子部品の上記電極の上記バンプに転写し、
4 上記位置合わせの前に、 上記回路基板には、 上記熱硬化性樹脂として、 上記 電子部品の上記電極を結んだ外形寸法より小さい形状寸法の固形の熱硬化性樹 脂シートを貼り付けたのち、 上記バンプと上記回路基板の電極を位置合わせし、 上記接合においては、 上記熱硬化性樹脂シートを加熱しながら、 上記電子部 品を上記回路基板に加圧押圧して、 上記回路基板の反り矯正を同時に行いなが ら、 上記電子部品と上記回路基板の間に介在する上記熱硬化性樹脂シートを上 記熱により硬ィヒして、 上記電子部品と上記回路基板を接合するようにした第 1 態様に記載の電子部品の実装方法を提供する。
本発明の第 6態様によれば、 上記回路基板には、 上記熱硬化性樹脂として、 片面又は両面にフラックス層を形成した固形の熱硬化性樹脂シ一卜を貼り付け たのち、 上記電子部品の上記電極の上記ノ、'ンプと上記回路基板の上記電極を位 置合わせし、
上記接合においては、 加熱されたへッドにより上記電子部品を上記回路基板 に加圧押圧して、 上記回路基板の反り矯正を同時に行いながら、 上記電子部品 と上記回路基板の間に介在する上記熱硬化性樹脂シートを硬化し、 その樹脂シ —トを上記バンプが突き破る際に上記フラックス層のフラックス成分が上記バ ンプに付着し、 該パンプが上記回路基板の上記電極と接合されて上記電子部品 と上記回路基板を接合するようにした第 1態様に記載の電子部品の実装方法を 提供する。
本発明の第 7態様によれば、 上記位置合わせ前に、 上記電子部品の上記電極 の上記バンプ及び上記回路基板の上記電極の少なくとも一方に対応する位置に 形成された孔内に、 表面に金メッキを施した樹脂ボール、 又は、 ニッケル粒子、 又は、 銀、 銀—パラジウム、 若しくは、 金からなる導電粒子、 又は、 導電ぺ一 スト、 又は、 金球からなる粒子を、 上記バンプと上記回路基板の上記電極とを 導通させる方向に埋め込んだ固形の熱硬化性樹脂シートを、 上記熱硬化性樹脂 として、 上記回路基板の上記電極と位置合わせして貼り付けたのち、 上記電子 部品の上記バンプと上記回路基板の上記電極を位置合わせし、
上記接合においては、 上記熱硬化性樹脂シートを加熱しながら、 上記電子部
5 品を上記回路基板に押圧して、 上記回路基板の反り矯正を行いながら、 上記電 子部品と上記回路基板の間に介在する上記熱硬化性樹脂シートを上記熱により 硬化して接合するようにした第 1態様に記載の電子部品の実装方法を提供する。 本発明の第 8態様によれば、 上記位置合わせ前に、 上記電子部品を上記回路 基板へ実装する際に、 上記電子部品の上記電極及び上記回路基板の上記電極の 少なくとも一方に対応する位置に形成された孔に、 少なくとも上記電子部品の 電極に被さるパッシべィション膜の厚みより大きく、 上記回路基板の電極の厚 みより小さい寸法でかつ、 表面に金メヅキを施した樹脂ボール、 又は、 ニッケ ル粒子、 又は、 銀、 銀—パラジウム、 若しくは、 金からなる導電粒子、 又は、 導電ペースト、 又は、 金球からなる粒子を、 上記電子部品の上記電極と上記回 路基板の上記回路電極と相挟む方向でかつ相互に導通させる方向に埋め込んだ 固形の熱硬化性樹脂シートを、 上記熱硬化性樹脂として、 上記回路基板の上記 電極と位置合わせして貼付けたのち、 上記電子部品の上記電極と上記回路基板 の上記雷極を位置合わせし、
上記接合においては、 上記熱硬化性樹脂シートを加熱しながら超音波振動を 上記電子部品に印加しながら上記電子部品を上記回路基板に押圧して、 上記電 子部品と上記回路基板の間に介在する上記熱硬化性樹脂シートを上記熱により 硬化して接合するようにした第 1態様に記載の電子部品の実装方法を提供する。 本発明の第 9態様によれば、 上記異方性導電膜に含まれる導電粒子が、 ニッ ケル粉に金メツキを施したものである第 3態様に記載の電子部品の実装方法を 提供する。
本発明の第 1 0態様によれば、 上記熱硬化性樹脂は熱硬化性樹脂シートであ るようにした第 1〜 9態様のいずれかに記載の電子部品の実装方法を提供する: 本発明の第 1 1態様によれば、 上記熱硬化性樹脂のシートは、 その厚みが接 合後の上記電子部品のアクティブ面と上記回路基板の電極が形成された面との 隙間より厚い厚さとするようにした第 1 0態様に記載の電子部品の実装方法を 提供する。
本発明の第 1 2態様によれば、 上記熱硬化性樹脂は熱硬化性接着剤であるよ うにした第 1又は 2態様に記載の電子部品の実装方法を提供する。
本発明の第 1 3態様によれば、 絶縁性で導電粒子を含まない熱硬化性樹脂を 介在させながら、 回路基板の電極と電子部品の電極にワイヤボンディングによ り形成されバンプとを位置合わせする位置合わせ装置と、
上記熱硬化性樹脂を加熱する加熱装置と、
上記加熱装置により上記熱硬化性樹脂を加熱しながら、 上記電子部品を上記 回路基板に 1バンプあたり 2 0 以上の加圧力により押圧し、 上記基板の反 り矯正を行いながら、 上記電子部品と上記回路基板の間に介在する上記熱硬化 性樹脂を上記熱により硬化して、 上記電子部品と上記回路基板を接合して両電 極を電気的に接続するよう接合装置とを備えるようにした電子部品の実装装置 を提供する。
本発明の第 1 4態様によれば、 上記位置合わせ装置は、 レペリングせずに、 上記熱硬化性樹脂を介在させながら、 上記回路基板の電極と上記電子部品の電 極にワイヤボンディングにより形成されたバンプとを位置合わせするものであ り、
上記接合装置は、 上記加熱装置により上記熱硬化性樹脂を加熱しながら、 上 記電子部品を上記回路基板に 1バンプあたり 2 0 g f以上の加圧力により押圧 し、 上記バンプのレペリングと上記基板の反り矯正とを同時に行いながら、 上 記電子部品と上記回路基板の間に介在する上記熱硬化性樹脂を上記熱により硬 化して、 上記電子部品と上記回路基板を接合して両電極を電気的に接続するよ うにした第 1 3態様に記載の電子部品の実装装置を提供する。
本発明の第 1 5態様によれば、 上記熱硬化性樹脂は、 異方性導電膜を有する 熱硬化性樹脂のシートである第 1 3又は 1 4態様に記載の電子部品の実装装置 を提供する。
本発明の第 1 6態様によれば、 上記位置合わせ装置は、 上記回路基板に、 上 記熱硬化性樹脂として、 上記電子部品の電極を結んだ外形寸法より小さい形状 寸法の固形の熱硬化性樹脂シ一トを貼り付けたのち、 上記電子部品の上記電極 のバンプと上記回路基板の電極を位置合わせし、
7 上記接合装置は、 上記熱硬化性樹脂シートを加熱しながら、 上記電子部品を 上記回路基板に加圧押圧して、 上記回路基板の反り矯正を同時に行いながら、 上記電子部品と上記回路基板の間に介在する上記熱硬化性樹脂シートを上記熱 により硬化して、 上記電子部品と上記回路基板を接合するようにした第 1 3態 様に記載の電子部品の実装装置を提供する。
本発明の第 1 7態様によれば、 上記位置合わせの前に、 導電^ ^接着剤を上記 電子部品の上記電極の上記バンプに転写し、
上記位置合わせの前に、 上記回路基板には、 上記熱硬化性樹脂として、 上記 電子部品の上記電極を結んだ外形寸法より小さい形状寸法の固形の熱硬化性樹 脂シ一卜を貼り付けたのち、 上記バンプと上記回路基板の電極を位置合わせし、 上記接合においては、 上記熱硬化性樹脂シートを加熱しながら、 上記電子部 品を上記回路基板に加圧押圧して、 上記回路基板の反り矯正を同時に行いなが ら、 上記電子部品と上記回路基板の間に介在する上記熱硬化性樹脂シートを上 記熱により硬化して、 上記電子部品と上記回路基板を接合するようにした第 1 3態様に記載の電子部品の実装装置を提供する。
本発明の第 1 8態様によれば、 上記位置合わせ装置は、 上記回路基板には、 上記熱硬化性樹脂として、 片面又は両面にフラックス層を形成した固形の熱硬 化性樹脂シートを貼り付けたのち、 上記電子部品の上記電極の上記バンプと上 記回路基板の上記電極を位置合わせし、
上記位置合わせ装置は、 加熱されたへッドにより上記電子部品を上記回路基 板に加圧押圧して、 上記回路基板の反り矯正を同時に行いながら、 上記電子部 品と上記回路基板の間に介在する上記熱硬化性樹脂シートを硬化し、 その樹脂 シ一トを上記バンプが突き破る際に上記フラックス層のフラヅクス成分が上記 ノ ンブに付着し、 該ノ s'ンプが上記回路基板の上記電極と接合されて上記電子部 品と上記回路基板を接合するようにした第 1 3態様に記載の電子部品の実装装 置を提供する。
本発明の第 1 9態様によれば、 上記位置合わせ装置は、 上記電子部品の上記 電極の上記バンプ及び上記回路基板の上記電極の少なくとも一方に対応する位 置に形成された孔内に、 表面に金メッキを施した樹脂ボール、 又は、 ニッケル 粒子、 又は、 銀、 銀—パラジウム、 若しくは、 金からなる導電粒子、 又は、 導 電ペースト、 又は、 金球からなる粒子を、 上記バンプと上記回路基板の上記電 極とを導通させる方向に埋め込んだ固形の熱硬化性樹脂シートを、 上記熱硬化 性樹脂として、 上記回路基板の上記電極と位置合わせして貼り付けたのち、 上 記電子部品の上記バンプと上記回路基板の上記電極を位置合わせし、
上記接合装置は、 上記熱硬化性樹脂シートを加熱しながら、 上記電子部品を 上記回路基板に押圧して、 上記回路基板の反り矯正を行いながら、 上記電子部 品と上記回路基板の間に介在する上記熱硬化性樹脂シートを上記熱により硬化 して接合するようにした第 1 3態様に記載の電子部品の実装装置を提供する。 本発明の第 2 0態様によれば、 上記位置合わせ装置は、 上記電子部品を上記 回路基板へ実装する際に、 上記電子部品の上記電極及び上記回路基板の上記電 極の少なくとも一方に対応する位置に形成された孔に、 少なくとも上記電子部 品の電極に被さるパヅシベイション膜の厚みより大きく、 上記回路基板の電極 の厚みより小さい寸法でかつ、 表面に金メヅキを施した樹脂ポール、 又は、 二 ヅケル粒子、 又は、 銀、 銀—パラジウム、 若しくは、 金からなる導電粒子、 又 は、 導電ぺ一スト、 又は、 金球からなる粒子を、 上記電子部品の上記電極と上 記回路基板の上記回路電極と相挟む方向でかつ相互に導通させる方向に埋め込 んだ固形の熱硬化性樹脂シートを、 上記熱硬化性樹脂として、 上記回路基板の 上記電極と位置合わせして貼付けたのち、 上記電子部品の上記電極と上記回路 基板の上記電極を位置合わせし、
上記接合装置は、 上記熱硬化性樹脂シートを加熱しながら超音波振動を上記 電子部品に印加しながら上記電子部品を上記回路基板に押圧して、 上記電子部 品と上記回路基板の問に介在する上記熱硬化性樹脂シ一トを上記熱により硬化 して接合するようにした第 1 3態様に記載の電子部品の実装装置を提供する。 本発明の第 2 1態様によれば、 上記異方性導電膜に含まれる導電粒子が、 二 ッケル粉に金メツキを施したものである第 1 5態様に記載の電子部品の実装装 置を提供する。 本発明の第 2 2態様によれば、 上記熱硬化性樹脂は熱硬化性樹脂シートであ るようにした第 1 3〜2 1態様のいずれかに記載の電子部品の実装装置を提供 する。
本発明の第 2 3態様によれば、 上記熱硬化性樹脂のシートは、 その厚みが接 合後の上記電子部品のアクティブ面と上記回路基板の電極が形成された面との 隙問より厚い厚さとするようにした第 2 2態様に記載の電子部品の突装装置を 提供する。
本発明の第 2 4態様によれば、 上記熱硬化性樹脂は熱硬化性接着剤であるよ うにした第 1 3又は 1 4態様に記載の電子部品の実装装置を提供する。
本発明の第 2 5態様によれば、 上記位置合わせ装置と上記接合装置は 1つの 装置で構成されるようにした第 1 2から 1 4態様のいずれかに記載の電子部品 の実装装置を提供する。
本発明の第 2 6態様によれば、 上記位置合わせ後でかつ上記接合前において、 上記バンプに導電性ペーストを付着させた後、 この導電性ペーストを硬化させ て上記バンプの一部として機能させるようにし、 上記接合において、 上記熱硬 化性樹脂を上記硬化した導電性ペース卜が突き破って上記回路基板の電極と電 気的に接続するようにした第 1から 1 2態様のいずれかに記載の電子部品の実 装方法を提供する。
本発明の第 2 7態様によれば、 上記位置合わせ後でかつ上記接合前において、 上記バンプに導電性べ一ストを付着させた後、 この導電性ペーストを硬化させ て上記バンプの一部として機能させるようにし、 上記接合において、 上記熱硬 化性樹脂を上記硬化した導電性ペーストが突き破って上記回路基板の電極と電 気的に接続するようにした第 1 3から 2 5態様のいずれかに記載の電子部品の 実装装置を提供する。
本発明の第 2 8態様によれば、 上記熱硬化性樹脂シ一トは上記回路基板側に 配置されている第 1 1から 9のいずれか又は 1 1態様に記載の電子部品の実装 方法を提供する。
本発明の第 2 9態様によれば、 上記熱硬化性樹脂シ一トは上記電子部品側に
10 配置されている第 1から 9のいずれか又は 1 1態様に記載の電子部品の実装方 法を提供する。
本発明の第 30態様によれば、 上記熱硬化性樹脂シートは上記回路基板側に 配置されている第 13から 21のいずれか又は 23態様に記載の電子部品の実 装装置を提供する。
本発明の第 31態様によれば、 上記熱硬ィ匕性樹脂シートは上記電子部品側に 配置されている第 13から 21のいずれか又は 23態様に記載の電子部品の実 装装置を提供する。 上記態様によれば、 例えば、 電子部品例えば I Cチップ を回路 ¾反へ実装する際に、 I Cチップの A1又は、 A1に S i若しくは Cu などを添加して形成された電極パッドにワイヤボンディング装置を用いて Au ワイヤーに放電によりボールを形成し、 キヤビラリーによりそのボールに超音 波を加えながら I Cチップの電極パッドに接合する。 図面の簡単な説明
本究明のこれらと他の目的と特徴は、 添付された図面についての好ましい実 施形態に関連した次の記述から明らかになる。 この図面においては、
図 1A、 1 B、 1 C、 1D、 1E、 1 F、 1 G、 1 H、 I I、 1 Jはそれぞ れ本発明の第 1実施形態にかかる回路基板への電子部品例えば I Cチップの実 装方法を示す説明図であり、
図 2A、 2B、 2 C、 2D、 2E、 2F、 2 Gはそれぞれ本発明の第 1実施 形態における実装方法において、 I Cチップのワイヤボンダ一を用いたバンプ 形成工程を示す説明図であり、
図 3A、 3B、 3 Cはそれぞれ本発明の第 1実施形態にかかる実装方法にお いて、 回路基板と I Cチップの接合工程を示す説明図であり、
図 4A、 4B、 4 Cはそれぞれ本発明の第 1実施形態である実装方法におい て回路基板と I Cチップの接合工程を示す説明図であり、
図 5A、 5B、 5 C、 5D、 5 E、 5 Fはそれぞれ本発明の第 1実施形態の 実装方法において熱硬化性樹脂シートに代えて異方性導電膜を使用する場合に
11 おいて、 回路基板と I Cチップの接合工程を示す説明図であり、
図 6は本発明の第 1実施形態において図 5の実施形態での回路基板と I Cチ ップの接合工程を示す説明図であり、
図 7A、 7B、 7 Cはそれぞれ本発明の第 2実施形態にかかる実装方法にお いて、 回路基板と I Cチップの接合工程を示す説明図であり、
図 8A、 8B、 8 Cはそれぞれ本発明の第 2実施形態である実装方法におい て回路基板と I Cチップの接合工程を示す説明図であり、
図 9A、 9B、 9C、 9D、 9 Eはそれぞれ本発明の第 3実施形態である実 装方法において回路基板と I Cチップの接合工程を示す説明図であり、
10 図 10A、 10B、 10 C、 10D、 10E、 10 Fはそれぞれ本発明の第
4実施形態である実装方法において回路 反と I Cチップの接合工程を示す説 明図であり、
図 1 1A、 1 1B、 1 1 C;、 11D、 1 1 E、 1 1 F、 1 1 Gはそれぞれ本 発明の第 5実施形態である実装方法において回路基板と I Cチップの接合工程
15 を示す説明図であり、
図 12A、 12B、 12C、 12D、 12 E、 12 F、 12G、 12Hはそ れぞれ本発明の第 6実施形態である実装方法において回路基板と I Cチップの 接合工程を示す説明図であり、
図 13は従来の回路基板との I Cチップの接合方法を示す断面図であり、
20 図 14A、 14 Bはそれそれ従来の回路基板との I Cチップの接台方法を示 す説明図であり、
図 15A、 15B、 15C、 15D、 15 E、 15 F、 15 Gはそれぞれ本 発明の第 7実施形態である実装方法において回路 ¾ί反と I Cチヅプの接合工程 を示す説明図である。
Z5
発明を実施するための最良の形態
本発明の記述を続ける前に、 添付図面において同じ部品については同じ参照 符号を付している。
12 以下、 本発明の第 1実施形態にかかる I Cチップの実装方法及びその製造装 置を図 1 Aから図 1 2 Hを参照しながら説明する。
本発明の第 1実施形態にかかる回路基板への I Cチップ実装方法を図 1 A~ 図 3 Cを用いて説明する。 図 1 Aの I Cチップ 1において I Cチップ 1の A 1 パッド電極 2にワイヤボンディング装置により図 2 A〜2 Fのごとき動作によ りバンプ (突起電極) 3を形成する。 すなわち、 図 2 Aでホルダ 9 3から突出 したワイヤ 9 5の下端にボール 9 6を形成し、 図 2 2 Bでワイヤ 9 5を保持す るホルダ 9 3を下降させ、 ボール 9 3を I Cチップ 1の電極 2に接合して大略 バンプ 3の形状を形成し、 図 2 Cでワイヤ 9 5を下方に送りつつホルダ 9 3の 上昇を開始し、 図 2 Dに示すような大略矩形のループ 9 9にホルダ 9 3を移動 させて図 2 Eに示すようにバンプ 3の上部に湾曲部 9 8を形成し、 引きちぎる ことにより図 2 Fに示すようなバンプ 3を形成する。 あるいは、 図 2 Bでワイ ャ 9 5をホルダ 9 3でクランプして、 ホルダ 9 3を上昇させて上方に引き上げ ることにより、 金ワイヤ 9 5を引きちぎり、 図 2 Gのようなバンプ 3の形状を 形成するようにしてもよい。 このように、 I Cチヅプ 1の各電極 2にバンプ 3 を形成した状態を図 1 Bに示す。
次に、 図 1 Cに示す回路基板 4の電極 5上に、 図 1 Dに示すように、 I Cチ ップ 1の大きさより若干大きな寸法にて力ットされた熱硬化性樹脂シ一卜 6を 配置し、 例えば 8 0〜 1 2 0 °Cに熱せられた貼付けツール 7により、 例えば 5 〜1 O k g f / c m2程度の圧力で熱硬化性樹脂シート 6を基板 4の電極 5上 に貼り付ける。 この後、 熱硬化性樹脂シート 6のツール 7側に取り外し可能に 配置されたセパレ一夕 6 aを剥がすことにより、 基板 4の準備工程が完了する。 このセパレ一夕 6 aは、 ツール 7に熱硬化性樹脂シート 6が貼り付くのを防止 するためのものである。 ここで、 熱硬化性樹脂シート 6は、 シリカなどの無機 系フイラ一を入れたもの(例えば、 エポキシ樹脂、 フエノール樹脂、 ポリイミ ドなど)、 無機系フイラ一を全く人れないもの (例えば、 エポキシ樹脂、 フエノ ール樹脂、 ポリイミ ドなど)が好ましいとともに、 後工程のリフ口一工程での 高温に耐えうる程度の耐熱性 (例えば、 2 4 0 °Cに 1 0秒間耐えうる程度の耐
13 熱性) を有することが好ましい。
次に、 図 1 E及び図 1 Fに示すように、 熱せられた接合ツール 8により、 上 記前工程でバンプ 3が電極 2上に形成された I Cチップ 1を、 上記前工程で準 備された基板 4の I Cチップ 1の電極 2に対応する電極 5上に位置合わせした のち押圧する。 このとき、 バンプ 3は、 その頭部 3 aが、 基板 4の電極 5上で 図 3 Aから図 3 Bに示すように変形されながら押しつけられていく、 このとき I Cチップ 1を介してバンプ 3側に印加する荷重は、 バンプ 3の径により異な るが、 折れ曲がって重なり合うようになっているバンプ 3の頭部 3 aが、 必ず 図 3 Cのように変形する程度の荷重を加えることが必要である。 この荷重は最 低でも 2 0 ( g f ) を必要とする。 荷重の上限は、 1。チップ1、 バンプ 3、 回路基板 4などが損傷しない程度とする。 場合によって、 その最大荷重は 1 0 0 ( g f ) を越えることもある。 なお、 6 m及び 6 sは熱硬化性樹脂シート 6 が接合ツール 8の熱により溶融した溶融中の熱硬化性樹脂及び溶融後に熱硬化 された樹脂である。
なお、 セラミックヒー夕又はパルスヒー夕などの内蔵するヒー夕 8 aにより 熱せられた接合ヅ一ル 8により、 上記前工程でバンプ 3が電極 2上に形成され た I Cチップ 1を、 上記前工程で準備された基板 4の I Cチップ 1の電極 2に 対応する電極 5上に図 1 E及び図 1 Fに示すように位置合わせする位置合わせ 工程と、 位置合わせしたのち図 1 Gに示すように押圧接合する工程とを 1つの 位置合わせ兼押圧接合装置、 例えば、 図 1 Fの位置合わせ兼押圧接合装置で行 うようにしてもよい。 しかしながら、 別々の装置、 例えば、 多数の基板を連続 生産する場合において位置合わせ作業と押圧接合作業とを同時的に行うことに より生産性を向上させるため、 位置合わせ工程は図 4 Bの位置合わせ装置で行 レ、、 押圧接合工程は図 4 Cの接合装置で行うようにしてもよい。 なお、 図 4 C では、 生産性を向上させるため、 2つの接合装置を示して、 1枚の回路 ¾ί反 4 の 2個所を同時に押圧接合できるようにしている。
このとき、 回路基板 4は、 ガラス布積層エポキシ基板 (ガラエポ基板) ゃガ ラス布積層ポリイミ ド樹脂基板などが用いられる。 これらの基板 4は、 熱履歴
14 や、 裁断、 加工により反りやうねりを生じており、 必ずしも完全な平面ではな い。 そこで、 図 4 A及び 4 Bに示すように、 例えば約 5〃m以下に調整される ように平行度がそれぞれ管理された接合ツール 8とステージ 9とにより、 接合 ツール 8側からステージ 9側に向けて熱と荷重を I Cチップ 1を通じて回路基 板 4に局所的に印加することにより、 その印加された部分の回路基板 4の反り が矯正せしめられる。 また、 I Cチップ 1は、 アクティブ面の中心を凹として 反っているが、 これを接合時に 2 0 以上の強い加重で加圧することで、 基 板 4と I Cチップ 1の両方の反りやうねりを矯正することができる。 この I C チヅブ 1の反りは、 I Cチップ 1を形成するとき、 S iに薄膜を形成する際に 生じる内部応力により発生するものである。
こうして回路基板 4の反りが矯正された状態で、 例えば 1 4 0〜2 3 0 °Cの 熱が I Cチップ 1と回路基板 4の間の熱硬化性樹脂シート 6に例えば数秒〜 2 0秒程度印加され、 この熱硬ィ匕性樹脂シート 6が硬化される。 このとき、 最初 は熱硬化性樹脂シ一ト 6を構成する熱硬化性樹脂が流れて I Cチップ 1のエツ ヂまで封止する。 また、 樹脂であるため、 加熱されたとき、 当初は自然に軟化 するためこのようにエツヂまで流れるような流動性が生じる。 熱硬化性樹脂の 体積は I Cチップ 1と回路基板との間の空間の体積より大きくすることにより、 この空間からはみ出すように流れ出て、 封止効果を奏することができる。 この 後、 加熱されたッ一ル 8が上异することにより、 加熱源がなくなるため I Cチ ップ 1と熱硬化性樹脂シート 6の温度が急激に低下して、 熱硬化性樹脂シ一ト 6は流動性を失い、 図 1 G及び図 3 Cに示すように、 I Cチップ 1は硬化した 熱硬化性樹脂 6 sにより回路基板 4上に固定される。 また、 回路基板 4側をス テ一ジ 9により加熱しておくと、 接合ヅ一ル 8の温度をより低く設定すること ができる。
また、 熱硬化性樹脂シート 6を貼り付ける代わりに、 図 1 Hに示すように、 熱硬化性接着剤 6 bを回路基板 4上に、 デイスペンスなどによる塗布、 又は印 刷、 又は転写するようにしてもよい。 熱硬化性接着剤 6 bを使用する場合は、 基本的には上記した熱硬化性樹脂シート 6を用いる工程と同一の工程を行う。
15 熱硬化性樹脂シート 6を使用する場合には、 固体ゆえに取り扱いやすいととも に、 液体成分が無いため高分子で形成することができ、 ガラス転移点の高いも のを形成しやすいといった利点がある。 これに対して、 熱硬化性接着剤 6 bを 使用する場合には、 基板 4の任意の位置に任意の大きさに塗布、 印刷、 又は転 写することができる。
また、 熱硬化性樹脂に代えて異方性導電膜 (A C F ) を用いてもよく、 さら に、 異方性導電膜に含まれる導電粒子として、 ニッケル粉に金メッキを施した ものを用いることにより、 電極 5とバンプ 3との間での接続抵抗値を低下せし めることができて尚好適である。
このように熱硬化性樹脂シート 6に代えて異方性導電膜 1 0を用いた場合の 実装プロセスを図 2 A~ 5 Fを用いて説明する。 図 5 Aの I Cチヅプ 1におい て I Cチップ 1の A 1パッド電極 2にワイヤボンディング装置により図 2 A〜
2 Fのごとき動作によりバンプ (突起電極) 3を図 5 Bのように形成する。 あ るいは、 図 2 Bでワイヤ 9 5をホルダ 9 3でクランプして上方に引き上げるこ とにより、 金ワイヤ 9 5を引きちぎり、 図 2 Gのようなバンプ形状としてもよ い。
次に、 図 5 Cの回路基板 4の電極 5上に、 図 5 Dに示すように、 I Cチップ 1の大きさより若干大きな寸法にカツ卜した異方性導電膜シート 1 0を配置し、 例えば 8 0 - 1 2 0 °Cに熱せられた貼付けツール 7により例えば 5〜1 0 k g f / c m2程度の圧力で基板 4に貼付ける。 この後、 異方性導電膜シート 1 0 のヅ一ル側のセパレ一夕を剥がすことにより ¾ί反 4の準備工程が完了する。 次に、 図 5 Εに示されるように、 熱せられた接合ヅ一ル 8により、 上記工程 でバンブ 3が形成された I Cチップ 1を上記工程で準備された基板 4の I Cチ ヅプ 1に対応する電極 5上に位置合わせして異方性導電膜シート 1 0を介して 押圧する。 このとき、 バンプ 3は基板 4の電極 5上でバンプ 3の頭部 3 aが図
3 Bから 3 Cのごとく変形しながら押しつけられていく、 このとき、 印加する 荷重は、 バンプ 3の径により異なるが、 頭部 3 aの折れ重なった部分が図 3 C のように必ず変形するようにする。 また、 このとき、 図 6に示すように、 異方
16 性導電膜シ一ト 1 0中の導電粒子 1 0 aが樹脂ボ一ル球に金属メツキを施され ている場合には、 導電粒子 1 0 aが変形することが必要である。 また、 異方性 導電膜シート 1 0中の導電粒子 1 0 aがニッケルなど金属粒子の場合には、 バ ンプ 3や基板側の電極 5にめり込むような荷重を加えることが必要である。 こ の荷重は最低でも 2 0 ( g f ) を必要とする。 最大では 1 0 0 ( g f ) を越え ることもある。
このとき、 回路基板 4としては、 多層セラミック基板、 ガラス布積層ェポキ シ基板 (ガラエポ基板) 、 ァラミ ド不織布基板、 ガラス布積層ポリイミ ド樹脂 基板、 F P C (フレキシブル 'ブリンテッド ·サ一キット) 又はなどが用いら れる。 これらの基板 4は、 熱履歴や、 裁断、 加工により反りゃ ねりを生じて おり、 必ずしも完全な平面ではない。 そこで、 熱と荷重とを I Cチップ 1を通 じて回路基板 4に局所的に印加することにより、 その印加された部分の回路基 板 4の反りが矯正される。
こうして、 回路基板 4の反りが矯正された状態で、 例えば 1 4 0 ~ 2 3 0 °C の熱が I Cチップ 1と回路基板 4との間の異方性導電膜 1 0に例えば数秒〜 2
0秒程度印加され、 この異方性導電膜 1 0が硬化される。 このとき、 最初は熱 硬ィ匕性樹脂シート 6を構成する熱硬化性樹脂が流れて I Cチヅプ 1のェヅヂま で封止する。 また、 樹脂であるため、 加熱されたとき、 当初は自然に軟化する ためこのようにエツヂまで流れるような流動性が生じる。 熱硬化性樹脂の体積 は I Cチップ 1と回路基板との間の空間の体積より大きくすることにより、 こ の空間からはみ出すように流れ出て、 封止効果を奏することができる。 この後、 加熱されたツール 8が上昇することにより、 加熱源がなくなるため I Cチップ 1と異方性導電膜 1 0の温度は急激に低下して、 異方性導電膜 1 0は流動性を 失い、 図 5 Fに示されるように、 1〇チヅプ1は、 異方性導電膜 1 0を構成し ていた樹脂 1 0 sにより、 回路基板 4上に固定される。 また、 回路基板 4側を 加熱しておくと、 接合ツール 8の温度をより低くすることができる。
このようにすれば、 熱硬ィ匕性樹脂シート 6に代えて異方性導電膜 1 0を用い ることができ、 さらに、 異方性導電膜 1 0に含まれる導電粒子 1 0 aとして二
17 ッケル粉に金メツキを施したものを用いることにより、 接続抵抗値を低下せし めることができて尚好適である。
なお、 図 1 Aから図 1 Hまでは、 熱硬化性樹脂シート 6又は熱硬化性接着剤 6 bを回路基板 4側に形成することについて説明したが、 これに限定されるも のではなく、 図 1 I又は図 1 Jに示すように、 I Cチップ 1側に形成するよう にしてもよい。 この場合、 特に、 熱硬化性樹脂シート 6の場合には、 熱硬化性 樹脂シー卜 6の回路基板側に取り外し可能に配置されたセパレー夕 6 aととも にゴムなどの弹性体 1 1 7に I Cチップ 1を押し付けて、 バンプ 3の形状に沿 つて熱硬化性樹脂シート 6が I Cチップ 1に貼り付けられるようにしてもよい。 次に、 本発明の第 2実施形態にかかる実装方法及び装置を図 7 A〜 7 C及び図
8 A~ 8 Cを用いて説明する。 前記したように I Cチヅプ 1上の電極 2に突起 電極 (バンプ) 3を形成しておき、 回路基板 4には、 図 7 B , 7 C及び図 8 A に示すように、 I Cチップ 1の電極 2の内端縁を結んだ外形寸法 0 Lより小さ い形状寸法のシート状の熱硬化性樹脂又は熱硬化性接着剤 6を回路基板 4の電 極 5を結んだ中心部分に貼り付け又は塗布しておく。 次に、 バンプ 3と回路基 板 4の電極 5を位置合わせし、 図 7 A及び図 8 Bに示すように、 加熱されたへ ッド 8により I Cチップ 1を回路基板 4に加圧押圧して、 基板 4の反り矯正を 同時に行いながら、 I Cチップ 1と回路基板 4の間に介在する熱硬化性樹脂又 は熱硬化性接着剤 6を硬化する。 このとき、 熱硬化性樹脂又は熱硬化性接着剤 6は、 ヘッド 8から I Cチップ 1を介して加えられた熱により上記したように 軟化し、 図 8 Cのごとく貼り付けられた位置より加圧されて外側へ向かって流 れ出る。 この流れ出た熱硬化性樹脂又は熱硬化性接着剤 6が封止材料 (アンダ 一フィル) となり、 バンプ 3と電極 5との接合の信頼性を著しく向上する。 ま た、 ある一定時問がたっと、 上記熱硬化性樹脂又は熱硬化性接着剤 6では徐々 に硬化が進行し、 最終的には硬化した樹脂 6 sにより I Cチヅブ 1と回路基板 4を接合することになる。 I Cチヅブ 1を押圧している接合ツール 8を上昇す ることで、 I Cチヅプ 1と回路基板 4の電極 5の接合が完了する。 厳密に言え ば、 熱硬化の場合には、 熱硬化性樹脂の反応は加熱している間に進み、 接合ッ
18 —ル 8が上昇するとともに流動性はほとんど無くなる。 上記したような方法に よると、 接合前では熱硬化性樹脂又は熱硬化性接着剤 6が電極 5を覆っていな いので、 接合する際にバンプ 3が電極 5に直接接触し、 電極 5の下に熱硬化性 樹脂又は熱硬化性接着剤 6が入り込まず、 バンプ 3と電極 5との間での接続抵 抗値を低くすることができる。 また、 回路基板側を加熱しておくと、 接合へッ ド 8の温度をより低くすることができる。
次に、 本発明の第 3実施形態にかかる実装方法及び装置を図 9 A〜 9 Cを用 いて説明する。 この第 3実施形態は、 レペリングした後に接合する実装方法及 び装置である。
まず、 図 9 Aに示すように、 I Cチップ 1上の電極 2に突起電極 (バンプ)
3を先に説明した方法によりワイヤボンディング装置を用いて形成し、 皿状の 容器に収納された導電性接着剤 1 1にバンプ 3を浸けてバンプ 3に導電性接着 剤 1 1を転写する。 一方、 回路基板 4には、 I Cチップ 1の電極 2を結んだ外 形寸法 L tより小さい形状寸法 L 2の熱硬化性樹脂シ一ト又は熱硬化性接着剤 6 を回路基板 4の電極 5を結んだ中心部分に貼り付け又は塗布しておく。 次に、 図 9 Cに示すように、 バンプ 3と回路基板 4の電極 5を位置合わせし、 加熱さ れた接合へヅド 8により I Cチップ 1を回路基板 4に加圧押圧して、 基板 4の 反り矯正を同時に行いながら、 I Cチップ 1と回路基板 4の間に介在する熱硬 化性樹脂又は熱硬化性接着剤 6を硬化し、 硬化した樹脂 6 sにより I Cチップ 1と回路基板 を接合する。 このとき、 熱硬化性樹脂又は熱硬化性接着剤 6は、 接合へッド 8から I Cチップ 1を介して加えられた熱により上記したように軟 化し、 図 9 Bのごとく貼り付けられた位置より加圧されて外側へ向かって流れ 出る。 この流れ出た熱硬化性樹脂又は熱硬化性接着剤 6が封止材料 (アンダー フィル) となり、 バンプ 3と電極 5との間での接合の信頼性を著しく向上させ る。 また、 このとき、 バンプ 3に付着した導電性接着剤 1 1も硬化せしめられ、 導電性接着剤 1 1のみを硬化する加熱工程が不要となる。 次いで、 I Cチップ 1を押圧しているヅ一ル 8を上昇する。 以上の工程によって、 1〇チヅプ1と 回路基板 4の電極 5の接合が完了する。 また、 回路基板側を加熱しておくと、
19 接合ヘッド 8の温度をより低くすることができる。 また、 L 2く L Bとしても、 尚好適である。 また、 上記加熱を短時間で行っておき、 その後、 更に、 本加熱 を炉などで行ってもよい。 このときには、 樹脂の硬化収縮作用のあるものを用 いることで同等の作用が得られる。 又、 アンダーフィルをすベて上記樹脂で行 わずに、 図 9 Dに示すように、 その一部をこの方法で行い、 後に、 図 9 Eに示 すように、 アンダーフィル 4 0 0を注入するようにしてもよい。
なお、 図 9 Aにおいて、 I Cチップ 1を保持するツール 8にセラミックヒー 夕又はパルスヒ一夕などのヒ一夕 8を内蔵させて図 9 Bの工程を行う前に導電 性接着剤 1 1を加熱 (例えば 6◦から 2 0 0 °Cに加熱) して硬化させておけば、 導電性接着剤 1 1がバンプ 3の一部として機能させるようにすれば、 熱硬化性 樹脂シート又は熱硬化性接着剤 6を突き通して貫通させることができる。 よつ て、 この場合には、 I Cチップ 1の電極 2を結んだ外形寸法 以上の大きな 形状寸法 L 2の熱硬化性樹脂シート又は熱硬化性接着剤 6を使用することがで きる。 言い換えれば、 熱硬化性樹脂シート又は熱硬化性接着剤 6の大きさを全 く考慮する必要がなくなくる。 先の実施形態と同様に、 上記熱硬化性樹脂シ 一卜又は熱 ί更化性接着剤 6に代えて異方性導電膜 1 0を用いてもよい。 また、 さらに、 異方性導電膜に含まれる導電粒子 1 0 aがニッケル粉に金メッキを施 したものを用いることにより、 バンプ 3と電極 5との間での接続抵抗値を低下 せしめることができ、 尚好適である。
本発明の第 4実施形態にかかる実装方法及び装置を図 1 0 A〜1 O Fを用い て説明する。 図 1 O Aに示すように、 I Cチヅプ 1を回路基板 4へ実装する際 に、 I Cチヅプ 1上の電極 (パッド) 2に突起電極 (バンプ) 3を形成する。 一方、 図 1 0 Bに示すように、 熱硬化性樹脂シート 6の片面又は両面にフラッ クス成分を塗布して乾燥することによりフラックス層 1 2を形成する。 又は、 フラックス成分を乾燥させて形成したフラヅクス成分シートを前記熱硬化性樹 脂シート 6に貼り付けてフラックス層 1 2を形成する。 このようにフラックス 層 1 2を有する熱硬化性樹脂シート 6を、 図 1 0 Cに示すように、 回路基板 4 に貼り付ける。 このとき、 フラックス層 1 2が回路基板 4に接触するように熱
20 硬化性樹脂シート 6を貼り付ける。 次に、 バンプ 3と回路基板 4の 5の位 置合わせを行い、 加熱されたへッド 8により I Cチップ 1を回路基板 4に加圧 押圧する。 このとき、 図 1 0 Eに示すように熱硬ィ匕性樹脂シート 6の I Cチヅ プ側にもフラックス層 1 2を塗布形成している場合には、 バンプ 3が上記熱硬 化性樹脂シート 6のフラックス層 1 2に接触して付着する。 また、 熱硬化性樹 脂シート 6の基板側に形成されたフラックス層 1 2は、 図 1 0 Dに示すように 基板側の電極 5に形成された接合金属層 1 3に、 上記熱硬化性樹脂シート 6が 基板 4に貼り付けられた段階で付着する。 へッド 8により I Cチップ 1を回路 基板 4に押圧していくと、 へヅド 8からの熱が I Cチップ 1を介して熱硬化性 樹脂シート 6に伝達するとともに、 基板 4の反り矯正を同時に行いながら、 フ ラックス層 1 2のフラックス成分を活性化する。 また、 I Cチップ 1と回路基 板 4の問に介在する熱硬化性樹脂シート 6を硬化し、 その樹脂シート 6をバン プ 3が突き破る際にフラックス層 1 2のフラックスがバンプ 3に付着するとと もに、 上記熱により溶融されかつ回路基板 4の電極 5上に形成された接合金属 層 1 3と接触することにより、 図 1 O Fに示すように、 バンプ 3と電極 5とが フラックス及び接合金属層 1 3を介して接合して、 I Cチップ 1と回路基板 5 を接合する。
バンプ 3として例えば比較的低温 3 0 0 °C以下で溶融する金属を用いている 場合には、 回路基板 4に接合金属層 1 3を具備してもしなくてもよいことはい うまでもない。 また、 回路基板側を加熱しておくと、 接合ヘッド 8の温度をよ り低くすることができる。
なお、 この実施形態においても先の実施形態と同様に、 熱硬化性樹脂シート 6に代えて熱硬化性接着剤や異方性導電膜シート 1 0を使用することができる ことは言うまでもない。
次に、 本発明の第 5 .実施形態にかかる実装方法及び装置を図 1 1 A〜 1 1
Gを用いて、 説明する。 この第 5実施形態は、 接合と同時でも同時でなくても レペリングを全く行わない実装方法及び装置である。
図 1 1 E , 1 1 Fに示すように、 I Cチヅブ 1を回路基板 4へ実装する際に、
21 I Cチップ 1に図示しないワイヤボンディング装置を用いて I Cチヅプ 1上の 電極 2に突起電極 (バンプ) 3を形成しておく。 図 1 1 A, 1 I Bに示すよう に熱硬化性樹脂シート 6には、 バンプ 3及び回路基板 4の電極 5に対応する位 置に、 バンプ 3と基板 4の電極 5とを接触させて導通させる方向 (樹脂シート 6の厚み方向) に貫通した貫通孔 1 5を形成する。 そして、 図 1 1 C, 1 1 D に示すように、 導電粒子 1 4、 例えば、 表面に金メッキを施した樹脂ボール、 又は、 ニッケル粒子、 又は、 銀、 銀一パラジウム、 若しくは金からなる導電粒 子、 又は、 導電ペース卜、 又は、 金球からなる粒子をペースト状にしたものを 上記貫通孔 1 5内に、 印刷により又はスキージにより押し込むなどして埋め込 んで導電性を有する熱硬化性樹脂シ一ト 6 6を形成する。 このように形成され た樹脂シート 6 6を図 1 1 E, 1 1 Fに示すように回路基板 4の電極 5と位置 合わせして貼付ける。 ペースト状の上記導電粒子 1 4をする場合には、 熱硬化 性樹脂シー卜 6 6の熱硬化性接着剤の接合時の粘度よりも上記ペース卜の粘度 を高くしておくと、 I Cチップ 1の押圧時に上記べ一ストが上記熱硬化性樹脂 シート 6 6の樹脂に押し流されにくくなり、 より好適である。 次に、 図 1 1
E , 1 I Fに示すように、 I Cチップ 1のバンプ 3と回路 ¾ί反 4の電極 5を位 置合わせし、 加熱された接合へヅド 8により I Cチヅプ 1を回路基板 4に押圧 して、 バンプ 3のレペリングと基板 4の反り矯正を同時に行いながら、 I Cチ ップ 1と回路基板 4の間に介在する熱硬化性樹脂シ一ト 6 6中の熱硬化性樹脂 を硬化して、 図 1 1 Gに示すように、 硬化された樹脂 6 6 sにより I Cチップ
1と回路基板 4とを接合する。 また、 回路基板側を加熱しておくと、 接合へッ ド 8の温度をより低くすることができる。
次に、 本発明の第 6実施形態にかかる実装方法及び装置を図 1 2 Α~ 1 2 Η を用いて、 説明する。 この第 6実施形態は、 接合と同時でも同時でなくてもレ ベリングを全く行わない実装方法及び装置である。
図 1 2 Αにおいて、 熱硬化性樹脂シート 6 6に回路基板 4の電極 5に対応す る位置に、 回路基板 4の電極 5と相挾む方向で、 相互に導通させる方向に孔 1 5を形成し、 図 1 2 Bに示すように、 その孔 1 5に導電粒子 1 6を挿入して形
22 成する。 この導電粒子 1 6としては、 その粒子直径が、 少なくとも I Cチヅプ 1の電極 2に被さるパヅシぺイシヨン膜 1 aの厚み t p c (図 1 2 1 2 H参照) より大きく、 基板 4の電極 5の厚み t c (図 1 2 C参照) より小さい寸法で、 かつ、 図 1 2 Fに示すように樹脂ボール 1 6 aの表面に金メッキ 1 6 bを施し た導電粒子 1 6、 又は、 図 1 2 Eに示すようにニッケル粒子 1 7 aの表面に金 メツキ 1 7 bした導電粒子 1 7、 又は、 図 1 2 Gに示すように銀、 銀一パラジ ゥム、 若しくは、 金そのものからなる導電粒子 1 8、 又は、 導電ペースト、 又 は、 金球からなる粒子などが好ましい。 次に、 図 1 2 Cに示すように、 I Cチ ヅブ 1の電極 2を回路基板 4の電極 5と位置合わせして貼付けた後に、 I Cチ ップ 1の電極 2と回路基板 4の電極 5を位置合わせし、 先の実施形態と同様に 加熱された接合へッド 8により、 該へッ ド 8に連結された超音波振動発振装置 から超音波振動をへヅド 8を介して I Cチップ 1に印加しながら I Cチップ 1 を回路基板 4に押圧して、 上記導電粒子 1 6の表面の金属を介して、 I Cチヅ プ 1の A 1電極 2と回路基板 4の電極 5を接合する。 同時に、 1〇チヅブ1と 回路基板 4の間に介在する熱硬化性樹脂シート 6 6を硬化して、 図 1 2 Dに示 すように、 硬化された樹脂 6 6 sにより I Cチップ 1と回路基板 4とを接合す る。 好適には、 回路基板 4の電極 5の表面を金メッキしておくことが望ましい。 また、 回路基板側を加熱しておくと、 接合ヘッド 8の温度をより低くすること ができる。 ここで、 超音波により、 I Cチヅブ 1のパッ ド上の A 1膜の酸化物 を破り、 新しい A 1を露出させることができる。 また、 接合するときの温度を 下げることも可能となるとともに、 A u— A 1合金化を促進させることもでき る。 なお、 上記実施形態においては、 先の実施形態と同様に熱硬化性樹脂シ一 トに代えて熱硬化性接着剤や異方性導電膜 1 0を使用することもできる。
次に、 本発明の第 7実施形態にかかる実装方法及び装置を図 1 5 A〜 (H ) を用いて、 説明する。 この第 7実施形態は、 接合と同時にレペリングを行う実 装方法及び装置である。
図 1 5 Aに示す I Cチップ 1の電極 2に形成されたバンプ 3を、 図 1 5 Bに 示すように I Cチヅプ 1をツール 8で保持しながら導電性ペースト槽 1 0 1の
23 導電性ペースト 1 0 0内に浸すことにより、 図 1 5 Cに示すように、 バンプ 3 に導電性ペースト 1 0 0を付着させる。 その後、 図 1 5 Cに示すように、 内蔵 ヒー夕 8 aにより導電性ペースト 1 0 0を加熱して硬化させることにより、 次 工程で熱硬化性樹脂シ一ト 6又は熱硬化性接着剤 6 bを貫通しやすくする。 す なわち、 この導電性ペースト 1 0 0は、 バンプ 3の一部として機能するもので ある。 その後、 図 1 5 Dに示す熱硬ィ匕性樹脂シート 6を載置した回路基板 4の 電極 5、 又は、 図 1 5 Gに示す熱硬化性接着剤 6 bを載置した回路基板 4の電 極 5に対して、 図 1 5 Eに示すように上記バンプ 3が接触するように I Cチッ プ 1を回路基板 4に押圧する。 この結果、 図 1 5 Fに示すように、 導電性べ一 スト 1 0 0を介してバンプ 3と電極 5とが電気的に接続され、 又は場合によつ てはバンプ 3が直接電極 5に電気的に接続される。 このようにして、 導電性べ —スト 1 0 0を介在させることによりレベリングの不揃いなバンプ 3を電極 5 に接続することができる。 又、 このとき、 先の実施形態と同様に、 加熱された 接合へヅド 8により I Cチップ 1を回路基板 4に押圧して接合するとき、 基板 4の反り矯正を同時に行うことができる。 なお、 導電性ペースト 1 0 0として は上記したような種々のものを使用することができる。
上記種々の実施形態においては、 熱硬化性樹脂シートに代えて熱硬化性接着 剤を使用することができる。 また、 熱硬化性接着剤に代えて、 異方性導電膜 1 0を用いることもできる。 この場合においては、 さらに、 異方性導電膜 1 0に 含まれる導電粒子としてニッケル粉に金メツキを施したものを用いるようにす ると、 バンプ 3と電極 5との間での接続抵抗値をさらに低下せしめることがで きて尚好適である。
本発明によれば、 電子部品例えば I Cチップと回路基板を接合するのに従来 要した工程の多くを無くすことができ、 非常に生産性がよくなる。 また、 接合 材料として導電粒子の無い熱硬化性樹脂シート又は熱硬化性接着剤を用いた場 合には、 従来例 2で示した方法に比べて安価な I Cチップの実装方法を提供す ることができる。
さらに、 以下のような効果をも奏することができる。
24 ( 1 ) バンプ形成
バンプをメツキで形成する方法 (従来例 3 ) では、 専用のバンプ形成工程を 半導体メ一力一で行う必要があり、 限定されたメーカ一でしかバンプの形成が できない。 ところが、 本発明の方法によれば、 ワイヤボンディング装置により、 汎用のワイヤボンディング用の I Cチップを用いることができ、 I Cチップの 入手が容易である。
従来例 1の方法に比べて、 導電性接着剤の転写といった不安定な転写工程で の接着剤の転写量を安定させるためのバンプレペリングが不要となり、 そのよ うなレペリング工程用のレペリング装置が不要となる。
本発明の上記第 5実施形態の方法によれば、 I Cチップへのバンプ形成が不 要であり、 より簡便でかつ生産性よく、 安価な実装方法を提供することが可能 である。
( 2 ) ェ Cチヅプと回路基板の接合
従来例 2の方法によれば、 接続抵抗は、 バンプと回路基板の電極の間に存在 する導電粒子の数に依存していたが、 本発明では、 独立した工程としてのレべ リング工程においてバンプをレペリングせずに回路基板の電極に従来例 1、 2 よりも強い荷重で押しつけて接合するため、 介在する粒子数に接続抵抗値が依 存せず、 安定して接続抵抗値が得られる。
バンプのレペリングを接合と同時に行うので、 独立したレペリング工程が不 要であるばかりでなく、 接合時に回路基板の反りやうねりを変形させて矯正し ながら接合するので、 又は、 バンプに付着させた導電性べ一ストを硬化して接 合時に導電性ペーストを変形させることによりバンプのレべリングを一切不要 として、 接合時に回路基板の反りやうねりを変形させて矯正しながら接合する ので、 反りやうねりに強い。 従来例 1では 1 0〃m/ I C ( 1個の I Cチップ 当たり 1 0〃mの厚み反り寸法精度が必要であることを意味する。 ) 、 従来例
2では S i niZ l C、 従来例 3でも l〃m/ I C (バンプ高さバラツキ ± 1〃 m以下) というような高精度の基板やバンプの均一化が必要であり、 実際上は、 L C Dに代表されるガラス基板が用いられている。 ところが、 本発明の方法に
25 よれば、 上記実施形態で説明したごとく、 樹脂基板、 フレキ基板、 多層セラミ ック基板などを用いることができ、 より低廉で汎用性のある I Cチップの接合 方法を提供することができる。
また、 従来例 1で必要とした導電性接着剤で I Cチップと回路勘反を接合し た後に I Cチップの下に封止樹 fl (アンダーフィルコ一ト) を行う必要がなく、 工程を短縮することができる。
なお、 上記熱硬化性樹脂シート 6 6において形成される孔 1 5は、 I Cチッ プ 1の電極 2又はバンプ 3の位置、 又は、 回路基板 4の電極 5の位置のいずれ か一方の位置に形成すればよい。 例えば、 回路基板 4の電極 5の数が I Cチッ プ 1の電極 2の数より多い場合には、 I Cチップ 1の電極 2を接合するのに必 要な数、 従って、 I Cチップ 1の電極 2に対応する位置及び数の孔 1 5を形成 すればよい。
以上、 本発明によれば、 従来存在したどの接合工法よりも生産性よく、 低廉 な I Cチップと回路基板の接合方法及びその装置を提供することができる。 明細書、 請求の範囲、 図面、 要約書を含む 1 9 9 6年 1 2月 2 7日に出願さ れた日本特許出願第 8— 3 5 0 7 3 8号に開示されたものの総ては、 参考とし てここに総て取り込まれるものである。
本 ¾明は、 添付図面を参照しながら好ましい実施形態に関連して充分に記載 されているが、 この技術の熟練した人々にとつては種々の変形や修正は明白で ある。 そのような変形や修正は、 添付した請求の範囲による本発明の範囲から 外れない限りにおいて、 その中に含まれると理解されるべきである。
26 請 求 の 範 囲
1. 絶縁性で導電粒子を含まない熱硬化性樹脂 (6, 6b) を介在させな がら、 回路基板 (4) の電極 (5) と電子部品 (1) の電極 (2) にワイヤボ ンデイングにより形成されバンプ (3) とを位置合わせし、
加熱しながら、 上記電子部品を上記回路基板に 1バンプあたり 20 g f以上 の加圧力により押圧し、 上記 »f反の反り矯正を行いながら、 上記電子部品と上 記回路基板の間に介在する上記熱硬化性樹脂を上記熱により硬化して、 上記電 子部品と上記回路基板を接合して両電極を電気的に接続するようにした電子部 品の実装方法。
2. 上記位置合わせにおいては、 レペリングせずに、 上記熱硬化性樹脂 (6,
6b) を介在させながら、 上記回路基板 (4) の電極 (5) と上記電子部品 (1)の電極 (2) にワイヤボンディングにより形成されたバンプ (3) とを 位置合わせし、
上記接合においては、 加熱しながら、 上記電子部品を上記回路基板に 1バン ブあたり 20 gf以上の加圧力により押圧し、 上記バンプのレペリングと上記 基板の反り矯正とを同時に行いながら、 上記電子部品と上記回路基板の間に介 在する上記熱硬化性樹脂を上記熱により硬化して、 上記電子部品と上記回路基 板を接合して両電極を電気的に接続するようにした請求項 1に記載の電子部品 の実装方法。
3. 上記熱硬化性樹脂は、 異方性導電膜を有する熱硬化性樹脂のシート
(10)である請求項 1又は 2に記載の電子部品の実装方法。
4. 上記位置合わせの前に、 上記回路基板 (4) に、 上記熱硬化性樹脂と して、 上記電子部品 (1) の電極 (2) を結んだ外形寸法 (OL) より小さい 形状寸法の固形の熱硬化性樹脂シート (6) を貼り付けたのち上記位置合わせ を行い、
上記接合においては、 上記熱硬化性樹脂シート (6) を加熱しながら、 上記 電子部品を上記回路基板に加圧押圧して、 上記回路基板の反り矯正を同時に行 いながら、 上記電子部品と上記回路基板の間に介在する上記熱硬化性樹脂シー
27 特許協力条約に基づいて公開された国際出願
(51) 国際特許分類 6 (11)国際公開番号 WO98/30073
H05K 3/32, H01L 21/60 A1
(43) 国際公開日 1998年 7月 9日(09.07.98)
(21) 国際出願番号 PCT/JP97/04873 (81)指定国 JP, R, SG, US,欧州特許(AT, BE, CH, DE,
DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, Nし, PT, SE).
(22)国際出願日 1997年 12月 26日(26.12.97)
添付公開書類
(30)優先権データ 国際調査報告書
特願平 8/350738 1996年 12月 27日(27.12.96) JP 請求の範囲の補正の期限前であり、 補正書受領の際には再公 開される。
(71) 出願人 (米国を除くすべての指定国について)
松下電器産業株式会社
(MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.)[JP/JP]
〒571 大阪府門真巿大字門真 1006番地 Osaka, (JP)
(72)発明者;および
(75)発明者 出願人 (米国についてのみ)
西田一人 (MSHIDA, azuto)[JP/JP]
〒576大阪府交野市郡津 1-1-128 Osaka, (JP)
(74)代理人
弁理士 青山 葆,外 (AOYAMA, Tamotsu et al.)
〒540大阪府大阪市中央区城見 1丁目 3番 7号 IMPビ
青山特許事務所 Osaka, (JP)
(54)Title: METHOD AND DEVICE FOR MOUNTING ELECTRONIC COMPONENT ON CIRCUIT BOARD
(54)発明の名称 回路基板への電子部品の実装方法及びその装置
Figure imgf000027_0001
(57) Abstract
In mounting an IC chip (1) onto a circuit board (4 a bump (3) is formed on an electrode (2) on the IC chip, and the bump and an electrode of the circuit board are aligned with each other while an insulating thermosetting resin (6) free of conductive particles is provided between the electrode of the circuit board and the bump. While the IC chip is pressed onto the circuit board by a heated head (8) with a pressurizing force not less than 20 gf per bump so as to correct warping of the IC chip and the board, the resin provided between the IC chip and the circuit board is hardened. Thus, the IC chip and the circuit board are joined with each other. AAAAACCCCCBBBBBBBCQCCCCDDCEE
MMTLYAGAGHJZERUYしBFFNKEE JZSI
I Cチップ 1を回路基板 4へ実装する際に、 ェ Cチップ上の電極 2にバンプ 3を形成し、 絶縁性の導電粒子の無い熱硬化性樹脂 6を回路基板の電極とバン プとの間に介在させながらバンプと回路基板の電極を位置合わせし、 加熱され たへッド 8により I Cチップを回路基板に 1バンプあたり 2 0 g f以上の加圧 力により押圧して、 ェ Cチップ及び基板の反り矯正を行いながら、 I Cチップ
GGGGGGGGH FFKKKKKしししし J
WMAHRNUDTGBEREKLERCRSPZPS II
と回路 の間に介在する樹脂を硬化し、 I Cチップと回路基板を接合する。
ハイアイイ韓ガガガギギギアケ北セフフグキカス日リレリ
ルボ国一イ本ル朝べニ二イニサランス ¾インンタンリヒソリ
ルナ鮮アンンァガスァテンジシラギフビリリドト,ト
エスァァネラァャララススァランリ. - ルルンシンンタンビシ
サアカンシユドドド
ォァタ
ン MMMM MMMMMNNNN LRTCRPPSSSSSS WU TVDGCKNOTOURXEDGK LZELLLI
ルモモマママモモニルマオ二ララメボポススススシノロシリ
ルナ一ルケキ一ー一ーェクダジンララユシンロヴロゥリトト
セルァガーマ πシンァガヴィゴラダェラウヴヴリドドト
ニニル一スァインダガニ一ィタコポエヴンンアウ · *
共ルブァァルデアカ二ニーァァキジレド
ルル和一一ルァァァォ旧ン
ュ国グ一ラ
ネン
ゴド
P C Tに基づいて公開される国際出願のパンフレツ ト第一頁に掲載された P C T加盟国を同定するために使用されるコ一ド (参考情報) アルバニア S N セネガル アルメニア S Z スヮジランド オーストリァ T D チャード オーストラリア T G トーゴ—
T J タジキスタン ボスニア 'ヘルツェゴビナ T トルクメニスタン ドス T R 卜ルコ ベルギ一 T T トリニダッド · トバゴ ブルキナ · ファソ U A ウクライナ ブルガリァ し' G ウガンダ ベナン U S 米国
ブラジル U Z ゥズべキスタン ベラル一シ V N ヴイエトナム カナダ y u ユーゴ一スラヴィァ 中央ァフリ力 z w ジンバブエ コンゴ一共和国
スイス
コートジボア一ル
カメ
中国
キューバ
キブロス
チェッコ
ドイツ
デンマーク
エストニア
スペイン

Claims

明 細 書 回路基板への電子部品の実装方法及びその装置 技術分野
本発明は、 電子回路用プリン卜基板に電子部品例えば I Cチップや表面弾性 波 (SAW) デバイスなどを単体 (I Cチップの場合にはベア I C) 状態で実 装する回路基板への電子部品の実装方法及びその装置に関するものである。 背景技術
今日、 電子回路基板は、 あらゆる製品に使用されるようになり、 日増しにそ の性能が向上し、 回路基板上で用いられる周波数も高くなつており、 インビー ダンスが低くなるフリツプチップ実装は高周波を使用する電子機器に適した実 装方法となっている。 また、 携帯機器の増加から、 回路基板に I Cチップをパ ヅケージではなく裸のまま搭載するフリップチヅプ実装が求められている。 こ のために、 I Cチップそのまま単体で回路基板に搭載したときの I Cチップや、 電子機器及びフラットパネルディスプレイへ実装した I Cチップには、 一定数 の不良品が混在している。 また、 上記フリップチップ以外にも C S P (Chi p S i z e Package) 、 BGA (Ba l l Gr id A r r a y) 等が用いられるようになってきている。
従来の電子機器の回路 へ I Cチップを接合する方法 (従来例 1) として は特公平 06— 66355号公報等により開示されたものがある。 これを図 1 3に示す。 図 13に示すように、 バンプ 73を形成した I Cチップ 71に Ag ぺ一スト 74を転写して回路基板 76の電極 75に接続したのち A gペースト 74を硬化し、 その後、 封止材 78を I Cチップ 71と回路基板 76の間に流 し込む方法が一般的に知られている。
また、 液晶ディスプレイに I Cチップを接合する方法 (従来例 2) として、 図 14に示される特公昭 62 - 6652号公報のように、 異方性導電フィルム
1 0 G -
Figure imgf000030_0001
Figure imgf000031_0001
ο
§ε/86 εΔ i £卜.6fc7:£
Figure imgf000032_0001
£ Z Z £
02面
Figure imgf000033_0001
Figure imgf000033_0002
£LStOIL6d£llDd εム οοε/86 θΛ 図 4A
Figure imgf000034_0001
図 4B
Figure imgf000034_0002
6 / 18 91 /
Figure imgf000035_0001
£LS 0IL6d£l∑Dd ε厶 οοε/86 θΛ 81 / 8
Figure imgf000036_0001
Figure imgf000036_0002
£L8P0/L6dT/lDd eZ.00£/86 OAV
PCT/JP1997/004873 1996-12-27 1997-12-26 Method and device for mounting electronic component on circuit board WO1998030073A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US09/331,763 US6981317B1 (en) 1996-12-27 1997-12-26 Method and device for mounting electronic component on circuit board
EP97950421A EP0954208A4 (en) 1996-12-27 1997-12-26 METHOD AND DEVICE FOR FIXING AN ELECTRONIC COMPONENT ON A CIRCUIT BOARD
JP52985998A JP3150347B2 (ja) 1996-12-27 1997-12-26 回路基板への電子部品の実装方法及びその装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8/350738 1996-12-27
JP35073896 1996-12-27

Publications (1)

Publication Number Publication Date
WO1998030073A1 true WO1998030073A1 (en) 1998-07-09

Family

ID=18412526

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1997/004873 WO1998030073A1 (en) 1996-12-27 1997-12-26 Method and device for mounting electronic component on circuit board

Country Status (6)

Country Link
US (1) US6981317B1 (ja)
EP (4) EP1448033A1 (ja)
JP (3) JP3150347B2 (ja)
KR (1) KR100384314B1 (ja)
DE (1) DE69737375T2 (ja)
WO (1) WO1998030073A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286297A (ja) * 1999-01-29 2000-10-13 Matsushita Electric Ind Co Ltd 電子部品の実装方法及びその装置
JP2000286298A (ja) * 1999-01-29 2000-10-13 Matsushita Electric Ind Co Ltd 電子部品の実装方法及びその装置
EP1087435A1 (en) * 1999-09-23 2001-03-28 Ming-Tung Shen Electro-optic device and method for manufacturing the same
JP2001168130A (ja) * 1999-12-14 2001-06-22 Dainippon Printing Co Ltd 転写用配線部材とその製造方法、および配線基板
EP1204136A1 (en) * 1999-07-16 2002-05-08 Matsushita Electric Industrial Co., Ltd. Package of semiconductor device and method of manufacture thereof
JP2002313841A (ja) * 2000-04-14 2002-10-25 Namics Corp フリップチップ実装方法
KR100502222B1 (ko) * 1999-01-29 2005-07-18 마츠시타 덴끼 산교 가부시키가이샤 전자부품의 실장방법 및 그 장치
US7060528B2 (en) * 2001-09-26 2006-06-13 Matsushita Electric Industrial Co., Ltd. Method for mounting a semiconductor element to an interposer by compression bonding
WO2007094167A1 (ja) * 2006-02-13 2007-08-23 Matsushita Electric Industrial Co., Ltd. 回路基板および回路基板の製造方法
JP2007288228A (ja) * 1999-01-29 2007-11-01 Matsushita Electric Ind Co Ltd 電子部品の実装方法及びその装置
JP2010062589A (ja) * 1999-01-29 2010-03-18 Panasonic Corp 電子部品の実装方法
JP2013065705A (ja) * 2011-09-16 2013-04-11 Panasonic Corp 電子部品の実装方法及び実装システム

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2781924B1 (fr) * 1998-07-30 2002-11-29 St Microelectronics Sa Procede de montage de circuits integres
EP2028915A1 (en) * 1999-08-12 2009-02-25 Ibiden Co., Ltd. Multilayer printed wiring board, solder resist composition, method for manufacturing multilayer printed wiring board, and semiconductor device
JP3451373B2 (ja) * 1999-11-24 2003-09-29 オムロン株式会社 電磁波読み取り可能なデータキャリアの製造方法
DE10002182A1 (de) * 2000-01-19 2001-08-09 Fraunhofer Ges Forschung Vorrichtung zur elektrischen und mechanischen Fügung von flächigen Anschlussstrukturen
JP2001298052A (ja) * 2000-02-09 2001-10-26 Interuniv Micro Electronica Centrum Vzw 接着剤を用いた半導体素子のフリップチップアセンブリ方法
EP1223612A4 (en) * 2000-05-12 2005-06-29 Matsushita Electric Ind Co Ltd PCB FOR SEMICONDUCTOR COMPONENTS, THEIR MANUFACTURING METHOD AND MANUFACTURING OF THE FITTING PLANT FOR THE PCB
CN1434980A (zh) * 2000-06-14 2003-08-06 积水化学工业株式会社 微粒子配置薄膜、导电连接薄膜、导电连接构造体以及微粒子的配置方法
JP2002110715A (ja) * 2000-10-04 2002-04-12 Sony Corp 半導体装置の製造方法
KR100373186B1 (ko) * 2000-12-29 2003-02-25 엘지이노텍 주식회사 표면탄성파 소자 및 그 제조방법
DE10103456C1 (de) * 2001-01-25 2002-08-29 Infineon Technologies Ag Vorrichtung mit mindestens einem Halbleiterbauteil und einer Leiterplatte und Verfahren zur Herstellung einer elektromechanischen Verbindung zwischen beiden
JP4753329B2 (ja) * 2001-02-14 2011-08-24 日東電工株式会社 熱硬化性樹脂組成物および半導体装置
JP2002270642A (ja) * 2001-03-12 2002-09-20 Sony Corp 半導体装置の製造方法
JP4417596B2 (ja) * 2001-09-19 2010-02-17 富士通株式会社 電子部品の実装方法
JP2003179099A (ja) * 2001-12-12 2003-06-27 Toshiba Corp 半導体装置およびその製造方法
JP2003243448A (ja) 2002-02-18 2003-08-29 Seiko Epson Corp 半導体装置及びその製造方法並びに電子機器
KR100499134B1 (ko) * 2002-10-28 2005-07-04 삼성전자주식회사 압축 접합 방법
JP4489411B2 (ja) * 2003-01-23 2010-06-23 新光電気工業株式会社 電子部品実装構造の製造方法
US6815836B2 (en) * 2003-03-24 2004-11-09 Texas Instruments Incorporated Wire bonding for thin semiconductor package
US20050014313A1 (en) * 2003-03-26 2005-01-20 Workman Derek B. Underfill method
US8518304B1 (en) 2003-03-31 2013-08-27 The Research Foundation Of State University Of New York Nano-structure enhancements for anisotropic conductive material and thermal interposers
KR100865060B1 (ko) * 2003-04-18 2008-10-23 이비덴 가부시키가이샤 플렉스 리지드 배선판
FI20030833A0 (fi) * 2003-06-04 2003-06-04 Rafsec Oy Älytarra ja menetelmä älytarran valmistamiseksi
JP3804649B2 (ja) * 2003-09-19 2006-08-02 株式会社村田製作所 電子回路装置の製造方法および電子回路装置
JP4696450B2 (ja) * 2004-01-21 2011-06-08 パナソニック株式会社 スクリーン印刷装置
WO2005081602A1 (ja) * 2004-02-24 2005-09-01 Matsushita Electric Industrial Co., Ltd. 電子部品実装方法とそれに用いる回路基板及び回路基板ユニット
JP4536430B2 (ja) * 2004-06-10 2010-09-01 イビデン株式会社 フレックスリジッド配線板
FR2875995B1 (fr) * 2004-09-24 2014-10-24 Oberthur Card Syst Sa Procede de montage d'un composant electronique sur un support, de preference mou, et entite electronique ainsi obtenue, telle q'un passeport
JP2006206833A (ja) * 2005-01-31 2006-08-10 Toshiba Matsushita Display Technology Co Ltd 異方導電性接着剤及びこれを用いた接続構造、接続方法
JP4558539B2 (ja) * 2005-03-09 2010-10-06 日立協和エンジニアリング株式会社 電子回路用基板、電子回路、電子回路用基板の製造方法および電子回路の製造方法
JP4733441B2 (ja) * 2005-06-27 2011-07-27 アスリートFa株式会社 電子部品の接合装置
CN100414404C (zh) * 2005-09-06 2008-08-27 群康科技(深圳)有限公司 电路元件连接结构及液晶显示面板
US20070054512A1 (en) * 2005-09-08 2007-03-08 International Business Machines Corporation Topography compensating land grid array interposer
JP4509043B2 (ja) * 2006-02-14 2010-07-21 株式会社新川 スタッドバンプの形成方法
JP4844168B2 (ja) * 2006-02-28 2011-12-28 パナソニック株式会社 部品接合方法および部品積層方法
DE102006036728B4 (de) * 2006-08-05 2017-01-19 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur elektrischen Kontaktierung mikroelektronischer Bauelemente auf einer Leiterplatte
DE112007002115T5 (de) 2006-09-11 2009-07-23 Panasonic Corporation Vorrichtung zum Aufsetzen elektronischer Bauteile und Verfahren zum Montieren elektronischer Bauteile
JP2008192984A (ja) * 2007-02-07 2008-08-21 Elpida Memory Inc 半導体装置及びその製造方法
DE102007010731A1 (de) * 2007-02-26 2008-08-28 Würth Elektronik GmbH & Co. KG Verfahren zum Einbetten von Chips und Leiterplatte
US7851342B2 (en) * 2007-03-30 2010-12-14 Intel Corporation In-situ formation of conductive filling material in through-silicon via
US20090014852A1 (en) * 2007-07-11 2009-01-15 Hsin-Hui Lee Flip-Chip Packaging with Stud Bumps
CN101940075A (zh) * 2008-04-03 2011-01-05 夏普株式会社 配线基板和使用了该配线基板的半导体装置
CN102027584B (zh) * 2008-05-16 2013-03-27 住友电木株式会社 半导体组件的制造方法和半导体组件
KR101022921B1 (ko) 2008-11-25 2011-03-16 삼성전기주식회사 전자소자 내장 인쇄회로기판의 제조방법
WO2010109718A1 (ja) * 2009-03-26 2010-09-30 シャープ株式会社 チップ部品実装構造、チップ部品実装方法および液晶表示装置
FR2943849B1 (fr) * 2009-03-31 2011-08-26 St Microelectronics Grenoble 2 Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur
US8371497B2 (en) * 2009-06-11 2013-02-12 Qualcomm Incorporated Method for manufacturing tight pitch, flip chip integrated circuit packages
KR101208028B1 (ko) 2009-06-22 2012-12-04 한국전자통신연구원 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지
JP5533199B2 (ja) * 2010-04-28 2014-06-25 ソニー株式会社 素子の基板実装方法、および、その基板実装構造
US9105552B2 (en) * 2011-10-31 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
JP5965185B2 (ja) * 2012-03-30 2016-08-03 デクセリアルズ株式会社 回路接続材料、及びこれを用いた半導体装置の製造方法
US8932909B2 (en) 2012-11-14 2015-01-13 International Business Machines Corporation Thermocompression for semiconductor chip assembly
JP5714631B2 (ja) * 2013-03-26 2015-05-07 富士フイルム株式会社 異方導電性シート及び導通接続方法
US9997491B2 (en) 2013-07-08 2018-06-12 Sony Corporation Method of determining curing conditions, method of producing circuit device, and circuit device
CN104869754B (zh) * 2014-02-25 2018-06-26 财团法人工业技术研究院 嵌有导线的软性基板及其制造方法
WO2016012409A2 (en) * 2014-07-20 2016-01-28 X-Celeprint Limited Apparatus and methods for micro-transfer printing
JP2016058026A (ja) * 2014-09-12 2016-04-21 大日本印刷株式会社 非接触及び接触共用モジュール、非接触及び接触共用icカード
CN106797105B (zh) * 2014-12-26 2019-10-01 松下知识产权经营株式会社 半导体装置
CN105895539B (zh) * 2016-06-08 2018-08-10 华进半导体封装先导技术研发中心有限公司 芯片倒装封装中间结构和倒装封装结构及倒装封装方法
KR102656068B1 (ko) * 2016-10-28 2024-04-12 삼성디스플레이 주식회사 압착 장치 및 이의 압착 방법
US10923365B2 (en) * 2018-10-28 2021-02-16 Richwave Technology Corp. Connection structure and method for forming the same
CN111009475B (zh) * 2019-11-22 2021-08-27 青岛歌尔智能传感器有限公司 光学模组的封装结构及其封装方法
CN112242385B (zh) * 2020-10-28 2022-08-23 长春希龙显示技术有限公司 基于玻璃基板的Mirco-LED无源驱动显示单元

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60262430A (ja) * 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH02155257A (ja) * 1988-12-07 1990-06-14 Matsushita Electric Ind Co Ltd 半導体実装装置
JPH04169001A (ja) * 1990-11-01 1992-06-17 Matsushita Electric Ind Co Ltd 導電性ペーストと半導体装置の実装方法
JPH04363811A (ja) * 1991-06-07 1992-12-16 Nitto Denko Corp 異方導電性接着フィルムを用いた実装構造
JPH0529392A (ja) * 1991-07-24 1993-02-05 Fujitsu Ltd バンプを有するベアチツプの実装方法
JPH0837208A (ja) * 1994-07-25 1996-02-06 Toshiba Corp 半導体素子の実装方法およびその装置
JPH0997816A (ja) * 1995-07-27 1997-04-08 Nec Corp 半導体装置の実装方法および実装構造

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3777220A (en) * 1972-06-30 1973-12-04 Ibm Circuit panel and method of construction
US3811186A (en) * 1972-12-11 1974-05-21 Ibm Method of aligning and attaching circuit devices on a substrate
US3909680A (en) * 1973-02-16 1975-09-30 Matsushita Electric Ind Co Ltd Printed circuit board with silver migration prevention
CA1014838A (en) * 1973-02-21 1977-08-02 Takahiro Nakayama Flexible metal-clad laminates and method for manufacturing the same
US4731282A (en) * 1983-10-14 1988-03-15 Hitachi Chemical Co., Ltd. Anisotropic-electroconductive adhesive film
IT1177870B (it) * 1984-07-04 1987-08-26 Texas Instr Semiconduttori Ita Procedimento per il montaggio di componenti,quali m.o.s. e simili,su pannelli di circuiti stampati mediante aggraffatura e pannelli e componenti per l'esecuzione di tale procedimento
JPS6143438A (ja) * 1984-08-08 1986-03-03 Hitachi Ltd 半導体装置
JPS626652A (ja) 1985-07-01 1987-01-13 Nippon Shiyotsuken Kk 液体調味料の製造方法
JPS62136865A (ja) 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
JPS62188184A (ja) 1986-02-14 1987-08-17 日立化成工業株式会社 異方導電性を有する回路接続用接着剤組成物および接着フイルム並びにこれらを用いた回路の接続方法
US4740657A (en) * 1986-02-14 1988-04-26 Hitachi, Chemical Company, Ltd Anisotropic-electroconductive adhesive composition, method for connecting circuits using the same, and connected circuit structure thus obtained
JPH0815167B2 (ja) * 1986-03-26 1996-02-14 株式会社日立製作所 半導体装置
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
JPH063820B2 (ja) * 1988-07-25 1994-01-12 松下電器産業株式会社 半導体装置の実装方法
US5014111A (en) * 1987-12-08 1991-05-07 Matsushita Electric Industrial Co., Ltd. Electrical contact bump and a package provided with the same
JP2596960B2 (ja) * 1988-03-07 1997-04-02 シャープ株式会社 接続構造
JPH0818430B2 (ja) * 1988-07-08 1996-02-28 日本ボールドウィン株式会社 印刷機のシリンダ洗浄装置
JPH0254932A (ja) * 1988-08-20 1990-02-23 Fujitsu Ltd はんだバンプの形成方法
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
JP2833111B2 (ja) * 1989-03-09 1998-12-09 日立化成工業株式会社 回路の接続方法及びそれに用いる接着剤フィルム
US5071787A (en) * 1989-03-14 1991-12-10 Kabushiki Kaisha Toshiba Semiconductor device utilizing a face-down bonding and a method for manufacturing the same
US5040069A (en) * 1989-06-16 1991-08-13 Fuji Photo Optical Co., Ltd. Electronic endoscope with a mask bump bonded to an image pick-up device
US4967950A (en) * 1989-10-31 1990-11-06 International Business Machines Corporation Soldering method
US5086558A (en) * 1990-09-13 1992-02-11 International Business Machines Corporation Direct attachment of semiconductor chips to a substrate with a substrate with a thermoplastic interposer
US5128746A (en) 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
JP2940269B2 (ja) * 1990-12-26 1999-08-25 日本電気株式会社 集積回路素子の接続方法
JPH04348540A (ja) * 1991-05-27 1992-12-03 Sony Corp フリップチップボンダー
JP2890890B2 (ja) 1991-05-30 1999-05-17 日立化成工業株式会社 接続部材の製造方法
JP2762813B2 (ja) 1992-01-30 1998-06-04 日立化成工業株式会社 半導体チップの接続方法
JPH0637144A (ja) 1992-07-17 1994-02-10 Matsushita Electric Ind Co Ltd 電極の接続方法
JPH0666355A (ja) 1992-08-20 1994-03-08 Mitsubishi Motors Corp 自動車のエンジンとトルクコンバータとの結合構造
US5859470A (en) * 1992-11-12 1999-01-12 International Business Machines Corporation Interconnection of a carrier substrate and a semiconductor device
US5303862A (en) * 1992-12-31 1994-04-19 International Business Machines Corporation Single step electrical/mechanical connection process for connecting I/O pins and creating multilayer structures
JPH06240217A (ja) 1993-02-16 1994-08-30 Shin Etsu Polymer Co Ltd 異方導電接着剤の製造方法
JP2795788B2 (ja) * 1993-02-18 1998-09-10 シャープ株式会社 半導体チップの実装方法
JPH06299373A (ja) * 1993-04-12 1994-10-25 Seiko Instr Inc 部材の加工方法
US5485949A (en) * 1993-04-30 1996-01-23 Matsushita Electric Industrial Co., Ltd. Capillary for a wire bonding apparatus and a method for forming an electric connection bump using the capillary
US5386624A (en) * 1993-07-06 1995-02-07 Motorola, Inc. Method for underencapsulating components on circuit supporting substrates
EP0645805B1 (en) * 1993-09-29 2000-11-29 Matsushita Electric Industrial Co., Ltd. Method for mounting a semiconductor device on a circuit board, and a circuit board with a semiconductor device mounted thereon
US5508561A (en) * 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
US5435482A (en) * 1994-02-04 1995-07-25 Lsi Logic Corporation Integrated circuit having a coplanar solder ball contact array
JPH07318962A (ja) * 1994-03-30 1995-12-08 Seiko Instr Inc 電気装置の電極基板、電極形成方法及び実装方法
JP3255796B2 (ja) 1994-05-26 2002-02-12 松下電器産業株式会社 半導体装置の実装方法
US5578874A (en) * 1994-06-14 1996-11-26 Hughes Aircraft Company Hermetically self-sealing flip chip
JP2925946B2 (ja) 1994-09-19 1999-07-28 沖電気工業株式会社 異方導電性フィルムを用いた半導体装置の実装方法及びそのための装置
WO1996009647A1 (de) * 1994-09-23 1996-03-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum kontaktieren eines elektronischen bauelementes auf einem substrat
JP2616471B2 (ja) * 1994-12-02 1997-06-04 日本電気株式会社 半導体素子の実装方法
JP3480754B2 (ja) * 1994-12-28 2003-12-22 住友ベークライト株式会社 異方導電フィルムの製造方法
JP3209875B2 (ja) * 1995-03-23 2001-09-17 株式会社日立製作所 基板の製造方法及び基板
US5874780A (en) * 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
US5749997A (en) * 1995-12-27 1998-05-12 Industrial Technology Research Institute Composite bump tape automated bonding method and bonded structure
US5704116A (en) * 1996-05-03 1998-01-06 Motorola, Inc. Method of holding a component using an anhydride fluxing agent
US6022761A (en) * 1996-05-28 2000-02-08 Motorola, Inc. Method for coupling substrates and structure
JP2830852B2 (ja) * 1996-08-08 1998-12-02 松下電器産業株式会社 電子部品実装方法
US5796590A (en) * 1996-11-05 1998-08-18 Micron Electronics, Inc. Assembly aid for mounting packaged integrated circuit devices to printed circuit boards
US5848466A (en) * 1996-11-19 1998-12-15 Motorola, Inc. Method for forming a microelectronic assembly
US6082610A (en) * 1997-06-23 2000-07-04 Ford Motor Company Method of forming interconnections on electronic modules
JP2997231B2 (ja) * 1997-09-12 2000-01-11 富士通株式会社 マルチ半導体ベアチップ実装モジュールの製造方法
US6326241B1 (en) * 1997-12-29 2001-12-04 Visteon Global Technologies, Inc. Solderless flip-chip assembly and method and material for same
US5953814A (en) * 1998-02-27 1999-09-21 Delco Electronics Corp. Process for producing flip chip circuit board assembly exhibiting enhanced reliability

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60262430A (ja) * 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH02155257A (ja) * 1988-12-07 1990-06-14 Matsushita Electric Ind Co Ltd 半導体実装装置
JPH04169001A (ja) * 1990-11-01 1992-06-17 Matsushita Electric Ind Co Ltd 導電性ペーストと半導体装置の実装方法
JPH04363811A (ja) * 1991-06-07 1992-12-16 Nitto Denko Corp 異方導電性接着フィルムを用いた実装構造
JPH0529392A (ja) * 1991-07-24 1993-02-05 Fujitsu Ltd バンプを有するベアチツプの実装方法
JPH0837208A (ja) * 1994-07-25 1996-02-06 Toshiba Corp 半導体素子の実装方法およびその装置
JPH0997816A (ja) * 1995-07-27 1997-04-08 Nec Corp 半導体装置の実装方法および実装構造

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0954208A4 *

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6926796B1 (en) 1999-01-29 2005-08-09 Matsushita Electric Industrial Co., Ltd. Electronic parts mounting method and device therefor
JP2000286298A (ja) * 1999-01-29 2000-10-13 Matsushita Electric Ind Co Ltd 電子部品の実装方法及びその装置
US8007627B2 (en) 1999-01-29 2011-08-30 Panasonic Corporation Electronic component mounting method and apparatus
US7683482B2 (en) 1999-01-29 2010-03-23 Panasonic Corporation Electronic component unit
JP2010062589A (ja) * 1999-01-29 2010-03-18 Panasonic Corp 電子部品の実装方法
JP2007288228A (ja) * 1999-01-29 2007-11-01 Matsushita Electric Ind Co Ltd 電子部品の実装方法及びその装置
JP2000286297A (ja) * 1999-01-29 2000-10-13 Matsushita Electric Ind Co Ltd 電子部品の実装方法及びその装置
KR100502222B1 (ko) * 1999-01-29 2005-07-18 마츠시타 덴끼 산교 가부시키가이샤 전자부품의 실장방법 및 그 장치
US7090482B2 (en) 1999-07-16 2006-08-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device package manufacturing method and semiconductor device package manufactured by the method
EP1204136A1 (en) * 1999-07-16 2002-05-08 Matsushita Electric Industrial Co., Ltd. Package of semiconductor device and method of manufacture thereof
EP1204136A4 (en) * 1999-07-16 2004-10-13 Matsushita Electric Ind Co Ltd Package of semiconductor device and method of manufacture thereof
EP1087435A1 (en) * 1999-09-23 2001-03-28 Ming-Tung Shen Electro-optic device and method for manufacturing the same
JP4489221B2 (ja) * 1999-12-14 2010-06-23 大日本印刷株式会社 転写用配線部材およびその製造方法
JP2001168130A (ja) * 1999-12-14 2001-06-22 Dainippon Printing Co Ltd 転写用配線部材とその製造方法、および配線基板
JP2002313841A (ja) * 2000-04-14 2002-10-25 Namics Corp フリップチップ実装方法
US7060528B2 (en) * 2001-09-26 2006-06-13 Matsushita Electric Industrial Co., Ltd. Method for mounting a semiconductor element to an interposer by compression bonding
JPWO2007094167A1 (ja) * 2006-02-13 2009-07-02 パナソニック株式会社 回路基板および回路基板の製造方法
WO2007094167A1 (ja) * 2006-02-13 2007-08-23 Matsushita Electric Industrial Co., Ltd. 回路基板および回路基板の製造方法
JP5029597B2 (ja) * 2006-02-13 2012-09-19 パナソニック株式会社 カード型記録媒体およびカード型記録媒体の製造方法
US8291582B2 (en) 2006-02-13 2012-10-23 Panasonic Corporation Circuit board and process for producing the same
US8866021B2 (en) 2006-02-13 2014-10-21 Panasonic Corporation Circuit board and process for producing the same
JP2013065705A (ja) * 2011-09-16 2013-04-11 Panasonic Corp 電子部品の実装方法及び実装システム

Also Published As

Publication number Publication date
EP0954208A4 (en) 2002-09-11
DE69737375T2 (de) 2007-11-29
EP0954208A1 (en) 1999-11-03
JP2001024034A (ja) 2001-01-26
EP1445995B1 (en) 2007-02-14
JP3150347B2 (ja) 2001-03-26
EP1448033A1 (en) 2004-08-18
DE69737375D1 (de) 2007-03-29
US6981317B1 (en) 2006-01-03
KR100384314B1 (ko) 2003-05-16
EP1445995A1 (en) 2004-08-11
EP1448034A1 (en) 2004-08-18
JP3927759B2 (ja) 2007-06-13
JP3880775B2 (ja) 2007-02-14
KR20000062375A (ko) 2000-10-25
JP2001007159A (ja) 2001-01-12

Similar Documents

Publication Publication Date Title
WO1998030073A1 (en) Method and device for mounting electronic component on circuit board
JP3625646B2 (ja) フリップチップ実装方法
KR100382759B1 (ko) 이방성 도전 접착제를 이용한 반도체 장치의 실장 방법
KR100502222B1 (ko) 전자부품의 실장방법 및 그 장치
US6221691B1 (en) Method and system for attaching semiconductor dice to substrates
KR100563890B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
JP4097378B2 (ja) 電子部品の実装方法及びその装置
KR100701133B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
JP4097379B2 (ja) 電子部品の実装方法及びその装置
JP2001326879A (ja) ディスプレイドライバモジュールおよびその製造方法
JP5552423B2 (ja) 実装構造体
JP3923248B2 (ja) 回路基板への電子部品の実装方法及び回路基板
JP4977194B2 (ja) 電子部品の実装方法
JP5608504B2 (ja) 接続方法及び接続構造体
JP2010153670A (ja) フリップチップ実装方法と半導体装置
JP3594120B2 (ja) 半導体装置の製造方法及びボンディング用加圧治具
JP4459258B2 (ja) 電子部品の実装方法
JPH11135561A (ja) 異方性導電接着フィルム、その製造方法、フリップチップ実装方法、およびフリップチップ実装基板
JP2823667B2 (ja) 半導体素子の実装方法
JP2000174066A (ja) 半導体装置の実装方法
JP3706519B2 (ja) 半導体装置の実装方法
KR100653075B1 (ko) 플립칩 혼재실장 회로기판의 제조방법
JP2000323620A (ja) 半導体搭載用基板とその製造方法及び半導体チップの実装方法
JP2003229650A (ja) 電子部品とその製造方法
JPH07318960A (ja) 電気接続方法、電気接続構造、それを用いた液晶装置および電子印字装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1997950421

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09331763

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1019997005885

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1997950421

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019997005885

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1019997005885

Country of ref document: KR

点击 这是indexloc提供的php浏览器服务,不要输入任何密码和下载