+

WO1996013060A1 - Verfahren zum direkten verbinden von planaren körpern und nach dem verfahren aus planaren körpern hergestellte gegenstände - Google Patents

Verfahren zum direkten verbinden von planaren körpern und nach dem verfahren aus planaren körpern hergestellte gegenstände Download PDF

Info

Publication number
WO1996013060A1
WO1996013060A1 PCT/EP1995/004136 EP9504136W WO9613060A1 WO 1996013060 A1 WO1996013060 A1 WO 1996013060A1 EP 9504136 W EP9504136 W EP 9504136W WO 9613060 A1 WO9613060 A1 WO 9613060A1
Authority
WO
WIPO (PCT)
Prior art keywords
bodies
components
disc
polishing
article
Prior art date
Application number
PCT/EP1995/004136
Other languages
English (en)
French (fr)
Inventor
Herbert GÜTTLER
Dirk Walliser
Original Assignee
Daimler-Benz Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19944445348 external-priority patent/DE4445348A1/de
Application filed by Daimler-Benz Aktiengesellschaft filed Critical Daimler-Benz Aktiengesellschaft
Publication of WO1996013060A1 publication Critical patent/WO1996013060A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/24—Preliminary treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Definitions

  • the invention relates to a method for the direct connection of planar surfaces of bodies according to the preamble of claim 1 and to objects produced by the method with planar bodies.
  • a standard method for permanently connecting surfaces is used, for example, in semiconductor technology for so-called wafer direct bonding of silicon wafers.
  • the silicon surfaces are subjected to a polishing and cleaning procedure, whereby typical maximum roughnesses of several, ten nm to a few ⁇ m are achieved.
  • the surfaces are then chemically prepared, e.g. a hydrophilization or a plasma etching process, followed by joining the two surfaces and baking the composite body at process temperatures from about 800 ° C to 1400 ° C.
  • a liquid medium is often placed between the two surfaces as a bonding agent.
  • an insulating layer of S1O2 is introduced between the surfaces to be connected by oxidizing one of the two panes.
  • an electrical voltage in the kV range between the two surfaces and heating to several hundred degrees By applying an electrical voltage in the kV range between the two surfaces and heating to several hundred degrees, a permanent shift of the ions is induced by the impressed electric field leads to a permanent connection without applied voltage.
  • conductive adhesives or in particular soldering agents are used.
  • the high-temperature step when baking the connection makes it difficult to use such a contacting method, since it cannot be used for any material combination.
  • This step is very problematic or prohibits, in particular, for completely structured and metallized semiconductor wafers, for example when attaching heat sinks or heat spreaders.
  • the effects of the high temperatures lead to undesired diffusion processes within the possible component up to the destruction of its electrical function.
  • soldering processes in particular are critical with regard to their environmental compatibility. Therefore, semiconductor technology is used for reasons of environmental compatibility as well as cleanliness due to increasingly solder-free processes.
  • processes are used there in which, for example, the second surface is melted directly onto the surface to be contacted.
  • semiconductor technology for example, the so-called.
  • Flip chip Technology in which a large number of individual contact areas in the form of contact balls are melted onto a large-area component at the same time. 25 process steps are necessary before the actual soldering process, which makes this process considerably more expensive.
  • the heat load of the connecting body is very high in such a melting process.
  • thermal expansion coefficients of any adhesive and / or solder and the surfaces to be connected generally. are different and thus lead to aging and fatigue of the contact.
  • solder and adhesive layers represent additional interfaces, e.g. in the case of a desired heat dissipation from the contact area, increase the thermal resistance drastically.
  • One way to improve this problem is to reduce the thickness of the layers and the number of interfaces in the contact area.
  • a method which uses moderate process temperatures ( ⁇ 500 ° C) and thin membranes.
  • Yablonovic (Appl. Phys. Lett., Vol. 56, p. 2410 (1990)) describes a method especially for III-V components in which a thin semiconductor layer in the form of a membrane of a few nm thickness is deposited on a surface elastically deformed and adapts to the surface contour of the underlying surface under the influence of the van der Waals forces.
  • the process is not suitable for industrial use and is restricted to components which are produced by means of molecular beam epitaxy processes.
  • the invention is based on the object of an environmentally compatible method which can be carried out at room temperature to provide solid connections on at least two planar surfaces of bodies and to provide articles produced by the method from at least two interconnected bodies.
  • the invention provides a connection method that can permanently connect surfaces made of any materials to one another without the use of solder and / or adhesives and at ambient temperatures below 100 ° C.
  • the prerequisite for this is that the two surfaces to be joined are brought sufficiently close together, e.g. at a distance smaller than e.g. 10 nm. This is possible with surfaces that have a low surface roughness below 10 nm, in particular less than or equal to 2 nm.
  • the method enables permanent adhesive bonds between two flat surfaces with roughnesses ⁇ 10 nm of bodies to be permanently established.
  • the Casimir effect is known from the literature (H. B. G. Casimir, Proc. Con. Net. Akad. Wet., Vol. 51, p. 793 (1948)). It describes the effect of adhesive forces between bodies that are brought together at extremely small distances. These binding forces are comparable to or greater than those of the chemical bonds if the distances fall below certain limits, typically a few nm.
  • Fig. 1a shows the course of the attraction as a function of
  • Fig. 2 one of two bodies with two opposite
  • Fig. 3 is a multi-layer component in
  • connection methods of surfaces described above are still used for soldering and / or adhesive agents and the use of high temperatures to bake the connection points.
  • solder and / or adhesive which minimizes the number of interfaces between the surfaces, and problems with the different coefficients of thermal expansion of these agents are eliminated. At the same time, the problem of high-temperature treatment after assembly is also eliminated.
  • connection forces are largely independent of the material properties of the surfaces and in particular different materials can be joined together over a large area, this represents a particularly suitable application for the invention.
  • connection technology according to the invention essentially flat surfaces with low surface roughness are important, which are also not contaminated by deposited dust particles.
  • micromechanical sensors such as Pressure sensors in which the anodic bonding process is replaced by the process according to the invention
  • connections of the component heat sink type e.g. in power transistors, high-frequency transistors, semiconductor lasers, semiconductor laser arrays, at
  • a composite body according to the invention, or the manufacturing process therefor, is sketched as exemplary embodiment 1 in FIG. 2. It connects a heat sink W, e.g. Diamond, with a semiconductor substrate B, which carries integrated circuits.
  • a heat sink W e.g. Diamond
  • a semiconductor substrate B which carries integrated circuits.
  • the through e.g. Mechanical polishing of flat ground bodies adheres so strongly that subsequent separation often leads to the destruction of the semiconductor substrate.
  • layers W of this type can also be polished on both sides and thus enable a layer structure that allows three-dimensional integration (exemplary embodiment 2 in FIG. 3).
  • a major advantage of the invention The process over the prior art is its universal applicability.
  • a preferred form of polishing is a type of mechanical polishing on a turntable in connection with a chemical removal process, as is usually used in the polishing of semiconductor wafers.
  • a disc with integrated components B in Alternately bonded with a heat-absorbing body or a heat-spreading layer W.
  • Embodiment 3 describes an ohmic connection according to the invention (FIG. 4).
  • the surface of the high-resistance substrate is polished.
  • the doping of the later contacts to increase the ohmic conductivity and the structuring of the substrate, the contact areas remaining raised, are carried out.
  • the fourth step is to apply an auxiliary layer, for example made of lacquer.
  • the auxiliary layer and raised contacts are leveled together and uniformly, for example by lapping and polishing, in order to achieve a low surface roughness.
  • the disk to be polished is opposed to a rotating, high-flat disk, with chemical removal in addition to mechanical removal.
  • a local super polish on roughness stiffness of 1-3 nm is carried out in the sixth step with the usual means. For example, ion beam processing is used and the surface is bombarded with argon ions.
  • the same process steps are then also carried out on the chip to be contacted. As the last step twelve, the chip and substrate are joined together with a contact pressure of 1-20 bar, preferably 1-5 bar, and the contact is established in this way.
  • the contact pressure can be increased to, for example, up to 20 bar in the case of surfaces which are not completely flat and which still have a large bending area. It is important that at least a large part of the surface is held together with high attractive surface connecting forces. Even if, for example, approximately 1/20 of the surfaces come closer to one another at distances of less than 10 nm, it is no longer possible to separate the components from one another mechanically.
  • the contact pressure of 20 bar is now taken over by the surface connection force and increased to a multiple.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum direkten Verbinden von planaren Körpern, einer Substratplatte und einer darauf anzubringenden Kontaktplatte, welche besonders ebene Oberflächen aufweisen und besteht darin, daß die Oberflächenrauhigkeit der zu fügenden Oberflächen der beiden Platten eingeebnet werden, bis sie eine Rauhtiefe von weniger als 10 nm aufweisen, und daß die Oberflächen anschließend gereinigt und danach direkt aufeinandergelegt werden.

Description

Verfahren zum direkten Verbinden von planaren Körpern und nach dem Verfahren aus planaren Korpern hergestellte Gegenstände.
Die Erfindung betrifft ein Verfahren zum direkten Verbinden von planaren Oberflächen von Körpern nach dem Oberbegriff des Anspruchs 1 und auf nach dem Verfahren mit planaren Körpern hergestellte Gegenstände.
Ein Standardverfahren zum dauerhaften Verbinden von Oberflächen wird beispielsweise in der Halbleitertechmk beim sogenannten Wafer-Direktbonden von Siliziumscheiben eingesetzt. Dabei werden die Silizium-Oberflächen einer Politur- und Reinigungsprozedur unterzogen, wobei typische maximale Rauhigkeiten von mehrerer, zehn nm bis zu einigen um erreicht werden. Anschließend wird eine chemische Präparation der Oberflächen vorgenommen, z.B. eine Hydrophilisierung oder ein Plasmaätzverfahren, gefolgt vom Zusammenfügen der beiden Flächen und dem Ausbacken des Verbundkörpers bei Prozeßtemperaturen von ca. 800ºC bis zu 1400ºC. Häufig wird ein flüssiges Medium als Bondmittel zwischen die beiden Oberflächen gebracht.
Beim anodischen Verbinden von Silizium-Oberflächen wird zwischen die zu verbindenden Oberflächen durch Oxidation einer der beiden Scheiben eine isolierende Schicht aus S1O2 eingebracht. Durch Anlegen einer elektrischen Spannung im kV-Bereich zwischen den beiden Oberflächen und unter Erwärmung auf mehrere hundert Grad wird durch das aufgeprägte elektrische Feld eine Dβrmanente Verschiebung der Ionen induziert die such ohne angelegte Spannung zu einer dauerhaften Verbindung führt. Wird eine elektrische Kontaktierung der beiden Oberflächen gewünscht, kommen leitfähige Kleber oder insbesonders Lotmittel zum Einsatz.
Speziell der Hochtemperaturschritt beim Ausbacken der Verbindung erschwert jedoch die Anwendung einer derartigen Kontaktierungsmethode, da sie nicht für beliebige Materialkombinationen einsetzbar ist. Besonders für vollständig strukturierte und metallisierte Halbleiterscheiben, beispielsweise beim Anbringen von Wärmesenken oder Wärmespreizern, ist dieser Schritt sehr problemaisch oder verbietet sich. Die Einwirkung der hohen Temperaturen führt zu unerwünschten Diffusionsprozessen innerhalb des etwaigen Bauelements bis hin zur Zerstörung seiner elektrischen Funktion.
Darüber hinaus ist ein solches Verfahren wegen der speziellen chemischen Oberflächenbehandlung im wesentlichen auf das Verbinden von Siliziumoberflachen beschränkt. Ein ausgereiftes Verfahren zum Verbinden von Silizium mit unterschiedlichen Materialien oder sogar zum Verbinden von beliebigen Materialkombinationen existiert zur Zeit nicht.
Die einzige Möglichkeit für solche Verbindungen stellt der Einsatz von Klebern oder Lotmitteln dar. Speziell die Lotverfahren sind jedoch hinsichtlich ihrer Umweltvertraglichkeit kritisch. Daher werden in der Halbleitertechnik sowohl aus Gründen der Umweltvertraglichkeit als auch der Sauberkeit wegen zunehmend lotmittelfreie Verfahren eingesetzt.
Neben den Klebeverfahren finden dort Verfahren Verwendung, bei denen beispielsweise die zweite Oberflache direkt auf die zu kontaktierende Oberflache aufgeschmolzen wird. In der Halbleitertechnik kennt man hier z.B. die sogen. Flip-Chip- Technik, bei der eine Vielzahl von einzelnen Kontaktflächen in Form von Kontaktkügelchen auf ein großflächiges Bauelement gleichzeitig aufgeschmolzen werden. Bis zum eigentlichen Lötprozeß sind 25 Prozeßschritte notwendig, was dieses Verfahren erheblich verteuert.
Darüber hinaus ist bei einem solchen AufSchmelzprozeß die Wärmebelastung des Verbindungskörpers sehr hoch.
Ein weiterer Nachteil der beschriebenen Verfahren liegt darin, daß die thermischen Ausdehnungkoeffizienten eines etwaigen Klebers und/oder Lotmittels und der zu verbindenen Oberflächen i.A. unterschiedlich sind und so zur Alterung und Ermüdung des Kontaktes führen. Darüber hinaus stellen die Lot- und Klebemittelschichten zusätzliche Grenzflächen dar, die z.B. im Fall einer gewünschten Wärmeableitung aus dem Kontaktgebiet den Wärmewiderstand drastisch erhöhen.
Eine Möglichkeit, diese Problematik zu verbessern, besteht darin, die Dicke der Schichten und die Zahl der Grenzflachen im Kontaktgebiet zu erniedrigen.
Es ist ein Verfahren bekannt, das moderate Prozeßtemperaturen (< 500°C) und dünne Membranen verwendet. Yablonovic (Appl. Phys. Lett., vol. 56, p. 2410 (1990)) beschreibt ein Verfahren speziell für III-V-Bauelemente, bei der sich eine dünne Halbleiterschicht in Form einer Membran von wenigen nm Dicke beim Anlagern an eine Oberfläche elastisch verformt und sich unter Einwirkung der van der Waals-Kräfte der Oberflächenkontur der darunterliegenden Oberfläche anpaßt. Das Verfahren ist allerdings nicht für einen industriellen Einsatz geeignet und auf Bauelemente beschränkt, die mittels Molekularstrahlepitaxie-Verfahren hergestellt werden.
Der Erfindung liegt nun die Aufgabe zugrunde, ein umweltvertragliches, bei Raumtemperatur ausführbares Verfahren zum Herstellen fester Verbindungen an wenigstens zwei planaren Oberflächen von Körpern anzugeben und nach den Verfahren hergestellte Gegenstände aus wenigstens zwei miteinander verbundenen Körpern bereitzustellen.
Die Aufgabe wird für das Verfahren erfindungsgemäß durch die Merkmale im Patentanspruch 1 gelöst. Vorteilhafte Ausgestaltungen der im Patentanspruch 1 beschriebenen Maßnahmen sind den Ansprüchen 2 bis 13 zu entnehmen.
Bei einem Gegenstand aus wenigstens zwei Körpern, die je wenigstens eine planare Oberfläche aufweisen, wird das Problem erfindungsgemäß durch die Merkmale im Patentanspruch 14 gelöst. Vorteilhafte Ausgestaltungen der im Patentanspruch 14 beschriebenen Maßnahmen sind in den Ansprüchen 15 bis 18 angegeben.
Mit der Erfindung wird ein Verbindungsverfahren bereitgestellt, das ohne den Einsatz von Lot- und/oder Klebemitteln und bei Umgebungstemperaturen unterhalb von 100°C Oberflächen aus beliebigen Materialien dauerhaft miteinander verbinden kann. Voraussetzung dafür ist, daß die beiden zu verbindenden Oberflächen hinreichend nahe zusammengebracht werden, z.B. auf einen Abstand kleiner als z.B. 10 nm. Dies gelingt bei Oberflächen, die eine geringe Oberflächenrauhigkeit unterhalb von 10 nm, insbesondere kleiner oder gleich 2 nm, aufweisen. Mit dem Verfahren lassen sich feste Haftverbindungen zwischen zwei ebenen Oberflächen mit Rauhigkeiten ≤ 10 nm von Körpern dauerhaft herstellen.
Es wird beobachtet, daß beim Annähern von zwei Oberflächen auf Abstände unterhalb von 10 nm starke Anziehungskräfte auftreten, die schließlich lot- und klebemittelfrei zur permanenten Verbindung führen. Wesentlich ist, daß die Rauhigkeit der Oberflächen gering ist und insbesondere die planen Flächenanteile gegenüber etwaigen Flächenanteilen mit Löchern (Kavitäten oder Hohlräume im Körper) überwiegen. Besonders günstig ist es, wenn die Dimensionen dieser Löcher kleiner ist als die Oberflächenrauhigkeit der planen Flächenanteile.
Aus der Literatur ist der Casimir-Effekt bekannt (H. B. G. Casimir, Proc. Con. Net. Akad. Wet., vol. 51, p. 793 (1948)). Er beschreibt die Wirkung von Haftkräften zwischen Körpern, die auf extrem kleine Abstände zusammengebracht werden. Diese Bindungskräfte sind vergleichbar mit oder größer als die der chemischen Bindungen, wenn die Abstände bestimmte Grenzen, typischerweise einige nm, unterschreiten.
Die Erfindung wird nun anhand der Zeichnung näher erläutert.
Es zeigen:
Fig. 1a den Verlauf der Anziehungskraft als Funktion des
Abstandes zwei sich gegenüberstehender Flächen von zwei Körpern,
Fig. 1b die Energiedichte als Funktion des Abstands zwischen
Flächen in Bezug auf verschiedene Bondverfahren,
Fig. 2 ein aus zwei Körpern mit zwei sich gegenüberliegenden
Flächen bestehendes Bauelement, das eine Warmesenke aufweist, in Seitenansicht,
Fig. 3 ein aus mehreren Schichten bestehendes Bauelement in
Seitenansicht,
Fig. 4 zwei miteinander zu verbindende Korper in verschiedenen Verfahrensstadien des
Verbindungsverfahrens in Seitenansicht.
In den letzten Jahren wurde die Oberflachenpoliturverfahren von verschiedenen Materialien, besonders von Einkristallen, soweit verfeinert, daß extrem glatte bzw. ebene Oberflächen über makroskopische Dimensionen kommerziell erhältlich sind (sogen. Epi-Politur). Ein spezielles Beispiel ist hier die Siliziumpolitur, die heute die Fabrikation von nahezu perfekten Halbleiterscheiben mit Rauhigkeiten deutlich unter 10 nm über Durchmesser von 8" ermöglicht.
Der Grund für die Fertigung derart planer Oberflachen liegt in dem Zwang, eine vertretbare Prozeßausbeute bei hochintegrierten Bauelementen mit einer Vielzahl ubereinanderliegender Schichten mit geringen Leiterbahndimensionen zu gewährleisten. Auch ist die Verbesserung von Bauteileigenschaften, wie Verringerung von Streuzentren, Erhöhung der Elektronenbeweglichkeit etc. hier von Bedeutung. Um diese Bedingungen zu erfüllen, war gleichzeitig die Entwicklung extrem reiner Laborbedingungen notwendig, so daß heute Reinraume mit Partikelklassen von 1 und 0,1 verfügbar sind. Diese Laborbedingungen gewährleisten, daß reine Oberflächen nicht durch die Ablagerungen irgendwelcher Partikel kontaminiert werden.
Obwohl Oberflachen mit einer derart hohen Gute zur Verfugung stehen, in diesem Beispiel Halbleiterscheiben, kommen nach wie vor die vorne beschriebenen Verbindungsverfahren von Oberflachen zum Einsatz mit Lot- und/oder Klebemitteln und der Anwendung hoher Temperaturen zu Ausbacken der Verbindungsstellen.
In Fig. 1 wird deutlich, daß für Silizium bei Abstanden unter d = 10 nm der Flachenverbindungsdruck auf zwei gegenuberligende Platten ungefähr 1 bar betragt und z.B. in MikroStrukturen nicht mehr vernachlassigbar ist. Nach der Theorie ergibt sich aus der Energiedichte eines Systems von zwei planparallelen Platten im Abstand d ein Abstandsgesetz von p = B/d4, mit einer Proportionalitatskonstanten B, die durch den Brechnungsindex des Plattenmaterials bestimmt ist. Damit ist der Flächenverbindungsdruck bei einem Abstand von nur 2 nm bereits auf 60 bar angewachsen.
Es hat sich gezeigt, daß eine permanente Verbindung zweier im wesentlichen planer Oberflächen gelingt, sofern diese auf Abstände von wenigen nm zusammengebracht werden können, wobei die wirkenden Flächenverbindungskräfte von den Materialeigenschaften der Oberflächen weitestgehend unabhängig sind. Es können somit beliebige Materialkombinationen miteinander verbunden werden. Der Einsatz ist nicht auf Si-Halbleiter oder überhaupt auf Anwendungen in der Halbleitertechnik beschrankt.
Es entfällt die Anwendung von Lot- und/oder Klebemitteln, womit die Zahl der Grenzflächen zwischen den Oberflächen minimal wird, sowie Probleme mit den unterschiedlichen thermischen Ausdehnungkoeffizienten dieser Mittel. Gleichzeitig entfällt auch das Problem der Hochtemperaturbehandlung nach dem Zusammenfugen.
Die folgenden Ausführungsbeispiele sind aus dem Gebiet der Mikroelektronik gewählt, schranken aber die Anwendbarkeit der Erfindung nicht auf dieses spezielle Gebiet ein.
Mit zunehmender Integrationsdichte (z.B. 3d-Integratιon) und Verlagerung von Hochleistungskomponenten in Mikrosysteme steigen Leistungsdichte und Wärmeentwicklung im Bauelement. Als begrenzender Faktor dieser Entwicklung haben sich die erforderlichen Maßnahmen zur Kühlung herausgestellt. Eine Möglichkeit, die Aufheizung von Chips und Mikrosystemen zu verhindern, liegt im Anbringen von Materialien mit guten Warmetransporteigenschaften, wie z.B. Diamant oder Siliziumkarbid, als Warmesenke oder Wärmeleiter.
Da die Flachenverbindungskrafte von den Materialeigenschaften der Oberflachen weitgehend unabhängig sind und insbesondere verschiedene Materialien großflächig zusammengefügt werden können, stellt dies eine besonders geeignete Anwendung für die Erfindung dar. Für die erfindungsgemäße Verbindungstechnik sind im wesentlichen ebene Oberflächen mit geringer Oberflächenrauhigkeit wichtig, die auch nicht durch abgelagerte Staubpartikel kontaminiert werden.
Mögliche Anwendungsbeispiele für die Erfindung sind z.B. mikromechanische Sensoren wie z.B. Drucksensoren, bei denen das anodische Bondverfahren durch das erfindungsgemäße Verfahren ersetzt wird, Verbindungen der Art Bauelement-Wärmesenke, z.B. bei Leistungstransistoren, Hochfrequenztransistoren, Halbleiterlasern, Halbleiterlaserarrays, bei
Hochleistungscomputern mit dreidimensionalen Stapeln aus Logik- Schaltkreis-Wärmesenke (aus Diamant, A1N etc.), sowie als thermische Verbindung zwischen Bauelement und Wäremspreizschicht, Flip-Chip-Verbindungen für den Kontakt zwischen Bauelement und Leiterbahnen.
Ein erfindungsgemäßer Verbundkörper, bzw. das Herstellungsverfahren dazu, ist als Ausfuhrungsbeispiel 1 in Fig. 2 skizziert. Er stellt eine Verbindung einer Warmesenke W, z.B. Diamant, mit einem Halbleitersubstrat B dar, das integrierte Schaltungen trägt. Die durch z.B. mechanisches Polieren plan geschliffenen Körper haften so stark, daß eine nachträgliche Trennung häufig zur Zerstörung des Halbleitersubstrats führt.
Grundsätzlich lassen sich derartige Schichten W auch zweiseitig polieren und ermöglichen damit einen Schichtaufbau, der eine dreidimensionale Integration zuläßt (Ausführungsbeispiel 2 in Fig. 3). Man kann ein Bauteil auf einer Unterlage oder auch zwei und mehrere Bauteile aufeinander legen und mit der Flächenverbindungskraft kontaktieren. Derartige Verbindungen lassen sich z.B. nach dem Yablonovic-Verfahren nicht darstellen. Ein wesentlicher Vorteil des erfindungsgemaßen Verfahrens gegenüber dem Stand der Technik besteht in seiner universellen Anwendbarkeit.
Der Verfahrensablauf für eine einfache Verbindung laut Ausführungsbeispiel 1 (Fig. 2) ist wie folgt:
1 Politur der Warmesenke W (Vorderseite)
2 Politur der Rückseite des Bauelements B
3 Zusammenfugen unter Reinraumbedingungen
Auf einen Temperschritt zur Herstellung der Haftung kann verzichtet werden.
Für Ausführungsbeispiel 2 mit einem dreidimensionalen Aufbau (Fig. 3) sind folgende weitere Schritte notwendig:
1 Politur der Bauelement-Oberseite
2 Politur der Wärmesenke
3 Zusammenfügen unter Reinraumbedingungen
4 weiter wie bei Ausführungsbeispiel 1
Eine bevorzugte Form des Polierens stellt eine Art des mechanischen Polierens auf einer Drehscheibe in Verbindung mit einem chemischen Abtragsverfahren dar, wie sie üblicherweise bei der Politur von Halbleiterscheiben eingesetzt wird.
Bei der Anordnung des Ausführungsbeispiels 2 nach Fig. 3 ist beispielsweise eine Scheibe mit integrierten Bauelementen B im Wechsel mit jeweils einem wärmeaufnehmenden Körper oder einer wärmespreizenden Schicht W gebondet.
Ausführungsbeispiel 3 beschreibt eine erfindungsgemäße ohmsche Verbindung (Fig. 4). Die Oberfläche des hochohmigen Substrates ist poliert. Im ersten und zweiten Prozeßschritt wird die Dotierung der späteren Kontakte zur Erhöhung der ohmschen Leitfähigkeit und das Strukturieren des Substrates, wobei die Kontaktflächen erhaben stehen bleiben, durchgeführt. Darauf folgt als dritter Schritt die Leiterbahnmetallisierung z.B. mit Aluminium oder anderen geeigneten Metallen.
Als vierter Schritt ist vorgesehen, eine Hilfsschicht, beispielsweise aus Lack, aufzubringen. Im fünften Prozeßschritt werden Hilfsschicht und erhabene Kontakte gemeinsam und gleichförmig eingeebnet, beispielsweise durch Läppen und Polieren, um eine geringe Oberflächenrauhigkeit zu erreichen. Z. B. steht der zu polierenden Scheibe eine rotierende hochplane Scheibe gegenüber, wobei neben dem mechanischen Abtrag noch ein chemischer Abtrag erfolgt. Gegebenenfalls wird eine lokale Superpolitur auf Rauhigkeitsteifen von 1-3 nm im sechsten Schritt mit den üblichen Mitteln durchgeführt. Hierbei wird beispielsweise eine Ionenstrahlbearbeitung angewendet und die Oberfläche mit Argonionen beschossen. Daraufhin werden dieselben Prozeßschritte auch am zu kontaktierenden Chip durchgeführt. Als letzter Schritt zwölf werden Chip und Substrat mit einem Anpreßdruck von 1-20 bar, vorzugsweise 1-5 bar, zusammengefügt und so die Kontaktierung hergestellt.
Der Anpreßdruck kann bei nicht ganz ebenen Flachen, die noch eine großflächige Verbiegung aufweisen, auf beispielsweise bis 20 bar erhöht werden. Wichtig ist dabei, daß zumindest ein großer Teil der Flache mit hohen anziehenden Flachenverbindungskräften zusammengehalten wird. Schon wenn beispielsweise ungefähr 1/20 der Flächen sich auf Abstände unter 10 nm näherkommen, ist es nicht mehr möglich, die Bauteile nachträglich auf mechanischem Weg voneinander zu trennen. Der Anpreßdruck von 20 bar wird nun durch die Flächenverbindungskraft übernommen und auf ein mehrfaches verstärkt.

Claims

Patentansprüche
1. Verfahren zum direkten Verbinden von planaren Körpern, einer Substratplatte und einer darauf anzubringenden Kontaktplatte, welche besonders ebene Oberflächen aufweisen,
dadurch gekennzeichnet,
daß die Oberflächenrauhigkeit der zu fugenden Oberflächen der beiden Platten eingeebnet werden, bis sie eine Rauhtiefe von weniger als 10 nm aufweisen, und daß die Oberflachen anschließend gereinigt und danach direkt aufeinandergelegt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Platten einer mechanischen Politur mit den Verfahrensschritten Schleifen, Läppen, Polieren und Feinstpolieren unterworfen werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Oberflächen nach dem mechanischen Polieren einer chemischen Politur unterzogen werden.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß es zum Bonden von Halbleiterscheiben (B) für integrierte Schaltkreise verwendet wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß eine Scheibe an der Oberflache vor dem Bonden hydrophilisiert wird.
6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß eine der zu fügenden Oberflächen vorher hydrophobisiert wird.
7. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Scheiben mit den polierten Oberflächen ins Hochvakuum gebracht, dort durch Beaufschlagung mit Energie physikalisch gereinigt und anschließend im Vakuum gebondet werden.
8. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Reinigung durch ein Plasmaverfahren durchgeführt wird.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß zum Reinigen und/oder Polieren ein Sauerstoff enthaltendes Plasma verwendet wird.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß jeweils eine Scheibe (B) mit Bauelementen mit einer weiteren Scheibe mit Bauelementen oder mit einem Kontaktträger (K) gebondet wird.
11. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß eine Scheibe (B) mit Bauelementen auf der Ober- und Unterseite mit einer Scheibe mit Bauelementen gebondet wird.
12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß beim Bonden ein Druck von 1 bis 5 bar zum Zusammendrücken der Bauelemente (B) oder Bauelemente (B) und Kontaktträger (K) angewendet wird.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß der Druck 5 bis 20 bar beträgt.
14. Gegenstand mit wenigstens zwei Körpern, die wenigstens zwei planare Oberflächen aufweisen, die aneinander angrenzen, dadurch gekennzeichnet, daß sich die planaren Oberflächen der Körper jeweils auf dem überwiegenden Teil der genannten Oberfläche mit Oberflächenrauhigkeiten von gleich oder weniger des 10 nm direkt gegenüberstehen.
15. Gegenstand nach Anspruch 14, dadurch gekennzeichnet, daß die Oberflächenrauhigkeiten etwa 2 nm sind.
16. Gegenstand nach Anspruch 14 oder 15, dadurch gekennzeichnet, daß die sich gegenüberstehenden Oberflächen wenigstens auf ein zwanzigstel ihres Flächeninhalts mit Oberflächenrauhigkeiten von 10 nm oder weniger gegenüberstehen.
17. Gegenstand nach Anspruch 14 oder 15, dadurch gekennzeichnet, daß die Körper Halbleiterscheiben (B) für integrierte Schaltkreise sind.
18. Gegenstand nach Anspruch 14 oder 15, dadurch gekennzeichnet, daß die Körper Metalle und/oder Halbleiter sind.
19. Gegenstand nach Anspruch 14 oder 15, dadurch gekennzeichnet, daß die Körper Isolatoren und/oder Hableiter sind
PCT/EP1995/004136 1994-10-24 1995-10-23 Verfahren zum direkten verbinden von planaren körpern und nach dem verfahren aus planaren körpern hergestellte gegenstände WO1996013060A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE4437964 1994-10-24
DEP4437964.1 1994-10-24
DE19944445348 DE4445348A1 (de) 1994-12-20 1994-12-20 Verfahren zum elektrisch leitfähigen Verbinden von Körpern mit planaren Oberflächen
DEP4445348.5 1994-12-20

Publications (1)

Publication Number Publication Date
WO1996013060A1 true WO1996013060A1 (de) 1996-05-02

Family

ID=25941319

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP1995/004136 WO1996013060A1 (de) 1994-10-24 1995-10-23 Verfahren zum direkten verbinden von planaren körpern und nach dem verfahren aus planaren körpern hergestellte gegenstände

Country Status (1)

Country Link
WO (1) WO1996013060A1 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999010927A1 (en) * 1997-08-29 1999-03-04 Farrens Sharon N In situ plasma wafer bonding method
WO2001069676A3 (en) * 2000-03-13 2002-03-07 Sun Microsystems Inc Method and apparatus for bonding substrates
EP1277232A4 (de) * 2000-03-22 2003-07-23 Ziptronix Inc Integrationsverfahren für dreidimensionale bauelemente und integriertes bauelement
EP1209735A3 (de) * 2000-10-24 2003-10-15 Shinko Electric Industries Co. Ltd. Halbleiteranordnung und Verfahren zu deren Herstellung
US6780759B2 (en) 2001-05-09 2004-08-24 Silicon Genesis Corporation Method for multi-frequency bonding
US7126212B2 (en) 1999-10-01 2006-10-24 Ziptronix, Inc. Three dimensional device integration method and integrated device
US10312217B2 (en) 2000-02-16 2019-06-04 Invensas Bonding Technologies, Inc. Method for low temperature bonding and bonded structure
US11760059B2 (en) 2003-05-19 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Method of room temperature covalent bonding

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0136050A1 (de) * 1983-08-31 1985-04-03 Kabushiki Kaisha Toshiba Verfahren zum Binden von Silizium-Gegenständen
EP0190508A2 (de) * 1985-02-08 1986-08-13 Kabushiki Kaisha Toshiba Verfahren zum Herstellen einer Halbleiterverbundanordnung
EP0300433A2 (de) * 1987-07-24 1989-01-25 Kabushiki Kaisha Toshiba Verfahren zum Herstellen eines Halbleiterverbundkörpers
EP0364814A1 (de) * 1988-10-14 1990-04-25 Shin-Etsu Handotai Company Limited Methode zur Untersuchung der Verbindung von Halbleiterplättchen
EP0367536A2 (de) * 1988-11-01 1990-05-09 Mitsubishi Denki Kabushiki Kaisha Stabförmiges Ausgangsmaterial für Scheiben für elektronische Bauelemente und Verfahren zur Herstellung solcher Scheiben
US5236118A (en) * 1992-05-12 1993-08-17 The Regents Of The University Of California Aligned wafer bonding
EP0590899A2 (de) * 1992-09-29 1994-04-06 Shin-Etsu Handotai Company Limited Verfahren zur Herstellung eines SOI-Substrates
DE4404931A1 (de) * 1993-02-16 1994-08-18 Nippon Denso Co Verfahren und Vorrichtung zum Direktverbinden von zwei Körpern

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0136050A1 (de) * 1983-08-31 1985-04-03 Kabushiki Kaisha Toshiba Verfahren zum Binden von Silizium-Gegenständen
EP0190508A2 (de) * 1985-02-08 1986-08-13 Kabushiki Kaisha Toshiba Verfahren zum Herstellen einer Halbleiterverbundanordnung
EP0300433A2 (de) * 1987-07-24 1989-01-25 Kabushiki Kaisha Toshiba Verfahren zum Herstellen eines Halbleiterverbundkörpers
EP0364814A1 (de) * 1988-10-14 1990-04-25 Shin-Etsu Handotai Company Limited Methode zur Untersuchung der Verbindung von Halbleiterplättchen
EP0367536A2 (de) * 1988-11-01 1990-05-09 Mitsubishi Denki Kabushiki Kaisha Stabförmiges Ausgangsmaterial für Scheiben für elektronische Bauelemente und Verfahren zur Herstellung solcher Scheiben
US5236118A (en) * 1992-05-12 1993-08-17 The Regents Of The University Of California Aligned wafer bonding
EP0590899A2 (de) * 1992-09-29 1994-04-06 Shin-Etsu Handotai Company Limited Verfahren zur Herstellung eines SOI-Substrates
DE4404931A1 (de) * 1993-02-16 1994-08-18 Nippon Denso Co Verfahren und Vorrichtung zum Direktverbinden von zwei Körpern

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KASHIBA Y ET AL: "Energy-free bonding of materials with fine controlled surfaces in ultrahigh vacuum", ELECTRONIC PACKAGING MATERIALS SCIENCE SYMPOSIUM, BOSTON, MA, USA, 30 NOV.-4 DEC. 1987, ISBN 0-931837-76-6, 1988, PITTSBURGH, PA, USA, MATER. RES. SOC, USA, pages 371 - 376 *

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999010927A1 (en) * 1997-08-29 1999-03-04 Farrens Sharon N In situ plasma wafer bonding method
US6180496B1 (en) 1997-08-29 2001-01-30 Silicon Genesis Corporation In situ plasma wafer bonding method
US6908832B2 (en) 1997-08-29 2005-06-21 Silicon Genesis Corporation In situ plasma wafer bonding method
US10366962B2 (en) 1999-10-01 2019-07-30 Invensas Bonding Technologies, Inc. Three dimensional device integration method and integrated device
US9564414B2 (en) 1999-10-01 2017-02-07 Ziptronix, Inc. Three dimensional device integration method and integrated device
US9431368B2 (en) 1999-10-01 2016-08-30 Ziptronix, Inc. Three dimensional device integration method and integrated device
US7126212B2 (en) 1999-10-01 2006-10-24 Ziptronix, Inc. Three dimensional device integration method and integrated device
US10312217B2 (en) 2000-02-16 2019-06-04 Invensas Bonding Technologies, Inc. Method for low temperature bonding and bonded structure
US6946363B2 (en) 2000-03-13 2005-09-20 Sun Microsystems, Inc. Method for bonding substrates
WO2001069676A3 (en) * 2000-03-13 2002-03-07 Sun Microsystems Inc Method and apparatus for bonding substrates
US7037755B2 (en) 2000-03-22 2006-05-02 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6864585B2 (en) 2000-03-22 2005-03-08 Ziptronix, Inc. Three dimensional device integration method and integrated device
EP1277232A4 (de) * 2000-03-22 2003-07-23 Ziptronix Inc Integrationsverfahren für dreidimensionale bauelemente und integriertes bauelement
EP1209735A3 (de) * 2000-10-24 2003-10-15 Shinko Electric Industries Co. Ltd. Halbleiteranordnung und Verfahren zu deren Herstellung
US6780759B2 (en) 2001-05-09 2004-08-24 Silicon Genesis Corporation Method for multi-frequency bonding
US11760059B2 (en) 2003-05-19 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Method of room temperature covalent bonding

Similar Documents

Publication Publication Date Title
EP0769209B1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
DE4115046C2 (de)
EP0610709B1 (de) Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
EP1535315B1 (de) Glasartiges flächensubstrat, seine verwendung und verfahren zu seiner herstellung
EP3424072B1 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
EP3590130A1 (de) Verfahren und vorrichtung zum bonden von chips
EP1371092A1 (de) Verfahren zur strukturierung eines aus glasartigen material bestehenden flächensubstrats
DE19757269B4 (de) Verfahren zur Herstellung eines Silicium-Auf-Isolator-Halbleitersubstrats
DE102010000537C5 (de) Halbleiteranordnung mit einem Abstandshalterelement und Verfahren zu deren und dessen Herstellung
DE69535361T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und eine Halbleitervorrichtung
DE102014008031B4 (de) Elektrostatische Haltevorrichtung mit einer Keramik-Elektrode und Verfahren zur Herstellung einer solchen Haltevorrichtung
WO1996013060A1 (de) Verfahren zum direkten verbinden von planaren körpern und nach dem verfahren aus planaren körpern hergestellte gegenstände
DE102015113421B4 (de) Verfahren zum Herstellen von Halbleiterchips
DE102018125378B3 (de) Anodisches Bonden eines Glassubstrats mit Kontaktdurchführungen an ein Siliziumsubstrat
EP1151472A1 (de) Verfahren zur vertikalen integration von aktiven schaltungsebenen und unter verwendung desselben erzeugete vertikale integrierte schaltung
EP1220314A2 (de) Leistungshalbleitermodul
DE102006043163B4 (de) Halbleiterschaltungsanordnungen
DE102014115549A1 (de) Waferanordnung, verfahren zum prüfen eines wafers und verfahren zum bearbeiten eines wafers
DE10361696B4 (de) Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung
DE4445348A1 (de) Verfahren zum elektrisch leitfähigen Verbinden von Körpern mit planaren Oberflächen
DE102009040176B4 (de) Halbleiter-Bauelement und Verfahren zum Herstellen eines Halbleiterbauelements
DE10118529C1 (de) Verfahren zur Strukturierung eines aus glasartigem Material bestehenden Flächensubstrats
DE19710375C2 (de) Verfahren zum Herstellen von räumlich strukturierten Bauteilen
DE10349908B4 (de) Zweifach passiviertes Leistungshalbleiterbauelement mit einer MESA Randstruktur und Verfahren zu dessen Herstellung
DE10345494B4 (de) Verfahren zur Bearbeitung eines dünnen Halbleitersubstrats

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase
点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载