WO1992015960A1

WO1992015960A1 - Electronic computer system and processor elements used for this system

Info

Publication number: WO1992015960A1
Application number: PCT/JP1991/000296
Authority: WO
Inventors: Hajime Seki
Original assignee: Hajime Seki
Priority date: 1991-03-05
Filing date: 1991-03-05
Publication date: 1992-09-17

Description

明細

電子計算機システム及び

このシステムに使用されるプロセッサ要素技術分野

本発明は新規な構成の電子計算機システム及びこれに使用されるプ口セッサ要素に関する。背景技術

複数のプロセッサを並列に動作させる電子計算機システムとしては、ノイマン型のプロセッサを複数個接続したシステムが存在するが、この種のシステムにおいては、プロセッサ間の同期化や通信の制御が複雑になる上に、ジョブの内容やプロセッサ構成などを細部にわたって検討してプログラムを作成しなければ効率が上がらないという問題点があつた。

本発明は上記問題点を解決するため提案されたものであり、その目的は個々のプロセッサにおける演算実行、プロセッサ相互間でのデ一タ転送などがチ'一タ鹿動（各々の動作が必要なデータの揃った時点で実行されること）に基ずき独立かつ非同期に行われることによって効率的な計算を行うようにした電子計算機システムとこれに使用されるプロセッサ要素を提供することにある。発明の開示

本発明の電子計算機システムは、ハード構成的には、制御プロセッサと、バケツト通信網を通じて相互にデータ転送の可能な複数のプロセッサ要素とを具備して構成されており（以後、本明細書では制御プ口セッサを C P、プロセッサ要素を P Eと書くことにする）、各々の P Eは、 S I MD (Single Instruction stream Multiple Data stream) 方式の原理に基ずき C Pから送られてくる命令の流れを実行する機能を有する制御部と、データ Sg動に基ずき演算及びパケット通信網を通じての P E相互間のデータ転送を実行する機能を有する実行部とを具備して構成され、 C Pが P Eの制御部に命令を流して実行部でデータ躯動に基ずき実行すべき内容を設定できるような構成となつており、上記実行部の設定と並行して実行部におけるデ一タ躯動に基ずく動作が行われるようになつている。

前記電子計算機システムにおいて、 P Eの実行部は、データ駆動に基ずきプログラム文で示される変数データの計算を実行する機能と、転送の対象である変数名に対応する変数データが得られ次第変数名と変数データを含むパケットを宛先の P Eの実行部に向けて送出する機能とを有する構成とすることができる。

また同時に提案されるプロセッサ要素は、各々のセルに変数名と変数データが書き込まれるようになつており変数名を照合してその一致するセルに変数データが書き込めるような連想記憶機能を有する連想記憶機能付デ一タメモリと、計算結果の格納先を表す変数名、即値デ —タ、及び演算結果などが書き込まれるようになつているデータメモリと、スタックメモリと、各々のセルに個々の演算の内容が書き込まれるようになっているインストラクシヨンメモリと、演算を実行する演算ユニットとを具備し、 C Pの指示に基ずき P Eの制御部から演算実行部にプログラム文を構成するプログラム要素が 1つずつ引き渡されるごとにスタックメモリを操作してプログラム文で示される計算の内容を連想記憶機能付デ一タメモリ及びデ一タメモリのセルに格钠されるデータをオペランドチ'ータとする個々の演算の集合の形式に変換しインストラクションメモリに書き込むことによりデータ能動に基ずき実行すべき計算の内容を設定し、オペランドチ'一タが全て連想記憶機能付データメモリあるいはデータメモリに書き込み済みとなり実行可能となった演算内容の書き込まれているインストラクシヨンメモリのセルが検出され次第そのセルに示される演算が実行されるような構成となっている。

なお、本発明に係わる電子計算機システムにおいて、各々の P Eが具備する口一カルメモリに実行部を設定するための命令及び設定すベき内容を格納しておき、 C Pが各々の P Eの口一カルメモリにある内容を実行させるような命令を流すことによって、 M I MD (Multiple Instruction stream Multiple Data strea )方^ ₍の計算機システム【こ類似した動作をさせることができる。

また、本発明の電子計算機システムにおいて、 C PがP Eの実行部の設定のために ; P Eの制御部に命令を流す際に 1 まとまりの設定内容每に活動番号を与え、各々の P Eが実行部で実行待ちあるいは実行中である設定内容の活動番号の限度を提示し、 C Pはすべての P Eにわたっての実行部で実行待ちあるいは実行中である設定内容の活動番号の限度に応じて P Eの制御部に送る命令の流れを制御するようになつている。

そのために、階層状に接続された複数の制御装置を具備し、各々の P Eは最下層のいずれかの制御装置に実行部で実行待ちあるいは実行中である設定内容の活動番号の限度を提示し、各々の制御装置は下層につながるすベての P Eにわたつての実行待ちあるいは実行中である設定内容の活動番号の限度をより上層の制御装置に提示することによつて、最上位の制御装置が C Pにすベての P Eにわたつての実行待ちあるいは実行中である設定内容の活動番号の限度を提示するような構成とすることができる。本発明システムで使用する各タームは次のような意味で使用されている。

• 変数名

本実施例では変数とは各々の P Eに具備されている口一カルメモリのいずれかに格納領域を有する固定語長のデータ項目をいい、個々の変数名はデータを格納する口一カルメモリを具備する P Eのァドレスとローカルメモリにおける語のアドレスとから構成される。

• プログラム要素

各々のプログラム要素は変数名、即値データ、あるいは算術論理演算などの演算やデータの格納などを示す演算子のいずれかを表し、変数名 Z即値データ Z演算子の間の識別、変数名の場合にはオペランドデ —タの格納域 Z計算結果の格納先のいずれを表すのかの識別などのためのタグが付加された構成となっている。

• プログラム文

プログラム文は、逆ポ一ランド記法に基ずいて意味をなすプログラム要素の並びであり、計算結果の格納先を示す変数名を表すプログラム要素で始まりデータの格納を示す演算子， = ' を表すプログラム要素で終わるものとする。なお、プログラム文において変数名を表すプログラム要素はオペランドデータの格納領域あるいは計算結果の格納先のアドレスを表すために用いられる。図面の簡単な説明

第 1図は本発明システムの基本構成を示したブロック図、第 2図は本発明のプロセッサ要素の詳細な構成を示すブロック図、第 3図は後述する実行制御用メモリの詳細な構成を示す説明図、第 4図は連想記億機能付デ一タメモリの詳細な構成を示す説明図、第 5図はインストラクションメモリの詳細な構成を示す説明図、第 6図はデータ転送制御用メモリの詳細な構成を示す説明図、第 7図は本発明のプロセッサ要素において計算動作が行なわれる場合におけるスタックメモリ、連想記億機能付データメモリ、チ'一タメモリ及びィンストラクシヨンメモリの内容の変化を具体的に示した説明図、第 8図は本発明システムの動作を具体的に説明するために想定された行列とベクタの積の内容を示した図、第 9図は第 8図に示された行列をバイナリ · ツリーで表現した図である。発明を実施するための最良の形態

第 1図は本発明システムの基本的なハード構成を示したブロック図であって、 1は制御プロセッサ（以下では C Pで示す）、 2 1 は放送網、 2 2はパケット通信網、 3 ! - 3 n はそれぞれプロセッサ要素（ ' 以下では P Eで示す）、 2 8 ! 〜 2 8 , はそれぞれ後述するクラスタ -δ- 制御装置、 2 9は後述するグ口一バル制御装置を表している。

図に示したように、本発明システムでは、 C Ρ 1から出ている放送網 2 1が Ρ Ε 3】〜3 ,, のすべてに接続されており、 Ρ Ε 3 , 〜3 ,, の相互間ではパケット通信網 2 2を介してデータ通信が可能となっている。この放送網 2 1 は同じ接続のバスで置き換えられてもよい。本発明システムでは、各々の Ρ Εは、 S I M D方式の原理に基ずき C Pから送られてくる命令の流れを実行する機能を有する制御部とデ —タ能動に基ずき動作する実行部とを具備して構成され、さらに実行部は、データ駆動に基ずきプログラム文で示される変数データの計算を実行するようになっている演算実行部と、転送の対象である変数名に対応する変数テ'ータが得られ次第変数名と変数データを含み宛先の P Eのアドレスをヘッダとするバケツトをバケツト通信網に送出するようになつている通信実行部とを具備する。

P Eの制御部は C Pから送られてくる命令の流れを実行することにより、実行部でギ一タ躯動に基ずき実行すべき内容を設定できるようになっているが、算術論理演算等の演算に関しては演算実行部にプログラム文を構成するプログラム要素を 1 つずつ引き渡して、 P E相互間のデータ転送に関しては通信実行部に転送の対象である変数名と宛先である P Eのァドレスを引き渡して、チ'一タ躯動に基ずき実行すベき内容を設定するようになっている。

本実施例においては、 P Eの演算実行部に引き渡される各々のプログラム文に C Pにより活動番号が与えられる。異なるプログラム文の間で必ずしも異なる活動番号を与える必要はないが、 P Eの演算実行部に引き渡されるごとに非負の増分が加えられた数をとるものとする。 (活動番号はラップアラウンドするものとすれば、 P Eの演算実行部に設定される順番と大小関係は必ずしも一致しない）

プロセッサ要素の演算実行部、通信実行部の各々において、実行すべき内容の設定と並行して、必要なデータが揃って実行可能となった演算やチ'一タ転送は自動的に実行されるようになっている。

なお、本発明システムにおいては、各々の P Eが具備するローカルメモリに実行部を設定するための命令及び設定すべき内容を格納しておき、 C Pが各々の P Eの口一カルメモリにある内容を実行させるような命令を流すことによって、 M I M D方式の計算機システムに類似した動作をさせることができる。ついで、本実施例の発明システムを構成する各構成要素と動作を説明する。

( I ) 制御プロセッサ（C P )

C Pは放送網 2 1 を通じて全 P Eに向けて命令を放送することができる。この命令は、直接には各々の P Eの制御部に対するもので、 S I M D方式の原理に基ずき実行されるが、実行部をデータ能動に基ずき演算及び P E相互間のデータ転送を実行するように設定することができる。

C Pはプログラム文で示される計算内容を演算実行部に設定するために P Eの制御部に命令を流す際に、各々のプログラム文に対し活動番号を割り当て、 P Eの制御部に通知する。本実施例では複数の P E において同時に演算実行部に引き渡されるプログラム文に対しては同じ活動番号が与えられるものとする。

P E群において実行待ちあるいは実行中であるプログラム文の活動番号の下限が後述するグロ一バル制御装置から C Pに提示されているので、 C Pは、データの依存関係の整合性を損なわないように、 P E 群に向けて送る命令の流れを制御するようになっている。すなわち、グローバル制御装置が C Pに提示する活動番号の下限以降の活動番号を与えられたプログラム文において計算の対象となっている変数は、 P Eの演算実行部において変数データの計算の実行待ちあるいは実行中である可能性があるので、 C Pが流す命令によって変数データを直接アクセスすることは不可であるとともに、計算の整合性を損なわないために演算実行部の設定を通じての変数データの変更を控えなくてはならない。

本実施例の発明システムでは、いずれかの P Eにおいて、後述する実行制御用メモリ、連想記憶機能付データメモリ、デ一タメモリ、ィンストラクシヨンメモリ、後述するチ'一タ転送制御用メモリのいずれかが溢れそうになった場合には、後述するグロ一バル制御機構を通じて C Pに通知されるので、 C Pは P Eの実行部を設定するために命令を流すことを中断する。上記の条件が解消されると再び P Eからグロ —バル制御機構を通じて C Pに通知され、 C Pは P Eの実行部の設定の再開が可能となる。

( Π ) プロセッサ要素（ P E )

第 2図は本実施例で用いられるプロセッサ要素 3 i の詳細な構成を示したブロック図である。このプロセッサ要素 3 i は制御部 3 0 i、実行部 3 1 i 及びローカルメモリ 3 5 i を具備するが、実行部 3 1 i は演算実行部 3 2 i と通信実行部 3 3 i から構成される。

制御部 3 0 i は後述する実行制御用メモリ 4 i を具備し、演算実行部 3 2 i はスタックメモリ 6 i、連想記憶機能付デ一タメモリ 7 i、データメモリ 8 i、インストラクションメモリ 9 i、及び演算ュニット 3 9 i を具備している。また、通信実行部 3 3 i は後述するデータ転送制御用メモリ 5 i を具備している。

制御部 3 0 i は、 C P 1から出ている放送網 2 1 が接続されており、さらに口一カルメモリ 3 5 i を直接アクセスできるようになっている。 P E相互間ではパケット通信網 2 2を通じてデータ通信が可能となつているが、パケットの送り手は通信実行部、受け手は演算実行部という構成となっている。

(Π -1) 制御部

S I MD方式の原理に基ずき、各々の P Eの制御部は同時に C Pから送られてくる単一の命令の流れを処理できる構成となっているが、それぞれの P Eの制御部はその内部状態によって命令を実行するか無視するかを選択できるような機能を有している。

P Eの制御部は、 C Pから送られてくる命令の流れを実行することにより、演算実行部及び通信実行部をデ一タ能動に基ずき動作するように設定することができるようになっている。

また、 P Eの制御都はローカルメモリに対し、 S I M D方式の原理に基ずき C Pから明示的に指示されて行うものと、実行部でのデータ躯動の原理に基ずく動作に伴い非同期に実行されるものとの 2系列で独立して並列にアクセスできる構成となっている。

本実施例の発明システムにおいて PEの制御部は、 C Pが P Eの制御部に向けて送り出す命令の流れ、及び P Eにおける実行部の設定動作と実行部におけるデ一ダ能動に基ずく動作との間で整合性を確保するために、演算実行部で実行待ちあるいは実行中であるプログラム文の各々について活動番号と計算結果の格納先を表す変数名を記憶する実行制御用メモリ（以下では E CMで示す）を具備している。

第 3図は、 E CMの詳細な構成を示す説明図である。 E CM4 i は 4 1 i、 42 i〜の各セルから構成されており、そのそれぞれのセルは活動番号の欄 4 1 1 i、 4 2 1 i〜、変数名の欄 4 1 2 i、 422 i〜、及び制御ブイ一ルド 4 1 3 i、 4 23 i〜から成っている。

E CMは、変数名の欄を照合フィールドとする連想記憶機能を有する。

E C Mの制御フィールドは、各々のセルについて使用中か否か、通信実行部に変数データを転送する必要があるかなどの制御情報等の格納域である。

各々の P Eは後述するクラスタ制御装置に、演算実行部で実行待ちあるいは実行中であるプログラム文の活動番号の下限、すなわち E C Mに書き込まれている活動番号の下限を常時提示する構成となっている。（活動番号はラップアラウンドするとすれば下限は必ずしも最小な値というわけではない）

次に、本実施例の発明システムに特有な実行部に関連する制御部の機能について説明する。

Φ演算実行部に闋連する機能

制御部は演算実行部にプログラム文を構成するプログラム要素を 1 つずつ引き渡して、データ能動に基ずき演算が実行されるように設定することができる。 C Pの指示に基ずき、制御部が演算実行部にプログラム文を 1つ引き渡すごとに、計算結果の格納先を表す変数名とプログラム文に与えられた活動番号を E C Mの空いているセルに書き込むようになっている。

なお、本実施例では、計算の整合性を保っため、プログラム文において計箕結果の格納先として示される変数名はそのプログラム文に示される計算を実行する P Eの口一カルメモリに属するものでなければならないものとする。また、各々のプログラム文において、計算結果の格納先を表す変数名と同じ変数名がオペランドとして現れることはないものとする。

演算実行部でプログラム文で示された計算が終了すると、計算結果を口一カルメモリへ格納するよう依頼してくるので、制御部は口一力ルメモリにデータの格納を行う。計算結果のローカルメモリへの格納と共に、その格納域に対応する変数名の書き込まれた E C Mのセルは開放されるが、そのセルの制御ブイ一ルドに通信実行部に変数データの転送をするように示されていれば、変数名と共に変数データを転送する。なお、上記 E C Mのセルの開放に伴って、 E C Mに書き込まれている活動番号の下限が変化すれば、後述するクラスタ制御装置に新たに下限となる活動番号が提示されるようになっている。

②通信実行部に関連する機能

制御都は通信実行部に転送の対象である変数名と宛先である P Eのァドレスを引き渡して、チ'一タ能動に基ずき P E相互間のデータ転送が実行されるように設定することができる。

その際、 E C Mにおいて連想記憶機能により上記転送の対象である変数名が照合され、同じ変数名の書き込まれているセルが存在しなかつた場合には、即座にローカルメモリにアクセスし、変数名と共にフエッチされた変数データを通信実行部に届ける。逆に、上記転送の対象である変数名と同じ変数名の書き込まれている E C Mのセルが存在した場合には、そのセルの制御フィールドを、演算実行部でその変数に関する計算が終了し制御部に口一カルメモリへの変数データの格納を依頼してくれば変数名と共に変数データを通信実行部にも送るよう設定する。

なお、本実施例では、通信実行部によって実行されるデータ転送においては、転送の対象である変数はバケツトの送り手である P Eの口 —カルメモリに格納域を有するものでなければならないものとする。また、本実施例では、同じ P Eの演算実行部にデータ駆動に基ずき変数データを転送する場合にも、自らの P Eのァドレスを乾送の宛先として、通信実行部からバケツト通信網を通じて同じ P Eの演算実行部にバケツトが転送されるものとする。

(Π -2) 演算実行部

プロセッサ要素の演算実行部は、スタックメモリ、連想記億機能付データメモリ、デ一タメモリ、インストラクションメモリ、演算ュニットを具備しており、制御部から引き渡ざれるプログラム文に示された計算をデータ駆動に基づき演算実行する機能を有している。

次に、演算実行部を構成する各構成要素を説明する。

(a )スタックメモリ（S M)

スタックメモリ（以下では SMで示す） 6 i は、各々のセルに連想記億機能付デ一タメモリ 7 iあるいはデータメモリ 8 iのセルのァドレスが書き込まれる搆成となっている。

(b )連想記億機能付データメモリ（ADM)

第 4図は、連想記憶機能付データメモリ（以下では ADMで示す） 7 iの詳細な構成を示す説明図である。 ADM 7 i は 7 1 i、 72 i 〜の各セルから構成されており、そのそれぞれのセルは変数名の檷 7 l l i、 72 1 i ~、変数データの欄 7 1 2 i、 722 i〜、及び制御フィールド 7 1 3 i、 723 i〜から成っている。

ADMは、変数名の欄で変数名を照合して、その一致するセルの変数データの櫬にデータの書き込みを行うような連想記憶機能を有する。

A D Mの制御フィールドは、各々のセルが使用中である力変数デ —タの欄にデータの書き込みが終了しているかどうかというような制御情報等の格納域である。

( _G )データメモリ（DM)

デ一タメモリ（以下では D Mで示す） 8 i は、計算結果の格納先を表す変数名、即値データ、及び演算結果などが書き込まれる構成となつている。

(d )インストラクションメモリ（ I M)

インストラクションメモリ（以下では I Mで示す） 9 i は、逆ポ一ランド記法に基ずいて記述されたプログラム文の内容を、 A D M及び DMのセルをオペランドデータ及び演算結果の格納域とする個々の演算の集合の形式で記憶するものである。

第 5図は、 I Mの詳細な構成を示す説明図である。 Ι Μ 9 Ϊ は 9 1 i、 9 2 i〜の各セルから構成されており、そのそれぞれのセルはォペレ一シヨンフィールド 9 1 1 i、 92 1 :！〜、第 1 オペランドフィ一ルド 9 1 2 i、 9 22 i 〜、第 2オペランドフィールド 9 1 3 i、 9 23 i〜、デスティネーションブイ一ルド 9 14 i、 9 24 i〜、及び制御フィールド 9 1 5 i、 9 2 5 i 〜から成っている。

I Mの制御フィールドは、各々のセルについて、そのセルが使用中であるかどうか、オペランドフィールドに示される A D Mあるいは D Mのセルにデータの書き込みが終了しているかどうかなどの識別のための制御情報の格納域である。

なお、本実施例において使用できる演算子は 2個以下のオペランドしか持たないものとしているが、本発明では I Mのオペランドフィ一ルドの数を増やせば、より多くのオペランドを持つ演箕子を用いることが可能である。

( e )演算ュニット

演算ュニット 39 i はェ Mに香き込まれている演算を実行する部分である。

演算ユニットは、演算器をパイプライン化したり、演算器を複数個有しそれらが並列に動作できる構成とすることが可能である。

ついで、プロセッサ要素の演算実行部の動作を説明する。制御部から演算実行部にプログラム文が引き渡される際に、プログラム要素ごとに次の①〜⑤のいずれかの操作がなされることにより、プログラム文に示される計算がデータ醸動に基ずき実行されるように設定される。

①プログラム要素が計算結果の格納先を示す変数名を表す場合。

そのプログラム要素に D Mの使用されていないセルを割り当て計算結果の榕鈉先を示す変数名を書き込むと共に、その書き込みの行われた D Mのセルのァドレスを S Mに押し込む。

②プログラム要素がオペランドの変数名を表す場合。

そのプログラム要素に A D Mの使用されていないセルを割り当て、そのセルの変数名の櫬にオペランドの変数名を書き込むと共に、その書き込みの行われた A D Mのセルのアドレスを S Mに押し込む。

③プログラム要素が即値データを表す場合

そのプログラム要素に D Mの使用されていないセルを割り当て即値データを書き込むと共に、その書き込みの行われた D Mのセルのァドレスを S Mに押し込む。

④プログラム要素が算術論理演算子等の演算結果を生成する演算子を表す場合

演算結果の格納先として D Mの使用されていないセルを割り当てると共に、 I Mの使用されていないセルを確保し、そのオペレーションフィールドに演算コードを、オペランドフィールドに S Mから演算に用いられるオペランドの個数だけ取り出した A D Mあるいは D Mのセルのアドレスを、デスティネーションフィールドに上記演算結果の榕納先として割り当てられた D Mのセルのァドレスを書き込み、その演算結果の格納先として割り当てられた D Mのセルのァドレスを S Mに押し込む。

⑤ 'プログラム要素がデータの代入（あるいはデータの格納）を意味する演算子 ' = ' 等の演算結果を生成しない演算子を表す場合

I Mの使用されていないセルを確保し、そのオペレーションフィ一ルドに演算コ一ドを、オペランドフィールドに S Mから演算に用いられるオペランドの個数だけ取り出した A D Mあるいは D Mのセルのァドレスを書き込む。

ついで、プロセッサ要素の演算実行部におけるデータ駆動に基ずく動作について説明する。

プロセッサ要素の演算実行部にバケツト通信網を通じて変数名と共に変数ータが送信されてくると、 A D Mにおいて連想記憶機能により変数名の梱で変数名が照合され、その一致するセルの変数データの欄にデータが書き込まれる。

I Mにおいて、算術論理演算等を書き込みの内容としオペランドデ —タが全て A D Mあるいは D Mに書き込み済みとなっているセルが検出され次第、そのセルに示される演算が演算ユニットで実行され、その演算結果がデスティネーションフィールドに示される D Mのセルに書き込まれる。

I Mにおいて、データの格納を書き込みの内容としオペランドデ一タが全て A D Mあるいは D Mに書き込み済みとなっているセルが検出され次第、そのセルに示されるテ'一タの格納を制御部に依頼する。

I Mの各セルにおいて書き込まれた内容の実行が終了すると、その内容が書き込まれていた I Mのセル、及びそのオペランドフィールドに示される A D Mあるいは D Mのセルは以後の使用のために解放される。

なお、本実施例の演算実行部においては、オペランドの変数名を表すプログラム要素が引き渡されるごとに A D Mの使用されていないセルが割り当てられる構成となっているが、本発明は A D Mの変数名の欄に同じ変数名の書き込まれたセルが存在する場合にはそのセルを割り当てる構成とすることも可能である。

第 7図は本実施例のプロセッサ要素の演算実行部の動作を具体的に示した説明図であり、以下ではこの図をもとに詳細な動作を説明する。第 7図において A D M及び I Mの構成は、制御フィ一ルドが省かれていることを除けば、それぞれ第 4図、第 5図のものと同じである。第 7図で点線が書き込まれている箇所は、そのセルが使用されていないことを意味する。（ここでは、実行のステップが進むごとの、その時々の各構成部分の内容を示すために各部の符号の後尾にハイフンとステツプに対応する数字を添えることとする。）

いま、演算実行部にプログラム文が例えば { 〔A〕，〔 ct〕， 5 , * ， = } ( 〔Α〕 = 〔 α〕 * 5 を意味する）のように引き渡されるものとする。

演算実行部に計算結果の格納先を示す変数名〔Α〕を表すプログラム要素が引き渡されると、このプログラム要素に DM 8— 1のァドレス〈 1 > のセルを割り当て（他の使用されていない DMのセルでもよい）変数名〔A〕を書き込むと共に、 S Mに上記 DMのセルのァドレスく 1 > を 6— 1のように押し込む。但し、第 7図においては、 A D M、 DM, I Mの各セルは上から順に 1、 2、 3、〜のようにァドレスが付けられているものとする。

演算実行部にオペランドの変数名〔α〕を表すプログラム要素が引き渡されると、このプログラム要素に ADM 7— 2のァドレス《1》のセルを割り当て（他の使用されていない ADMのセルでもよい）その変数名の槻に変数名〔 α〕を書き込むと共に、 SMに上記 ADMのセルのァドレス《1》を 6— 2のように押し込む。

演算実行部に即値データ ' 5 ' を表すプログラム要素が引き渡されると、このプログラム要素に DM 8— 3のァドレス <2〉のセルを割り当て（他の使用されていない DMのセルでもよい）データ， 5 ，を書き込むと共に、 S Mに上記 DMのセルのアドレスく 2〉を 6— 3のように押し込む。

演算実行部に演算子 ' * ' を表すプログラム要素が引き渡されると、演算結果の格納先として DM 8— 4のアドレスく 3〉のセルを割り当てる（他の使用されていない DMのセルでもよい）と共に、演算の内容を記億するために I M 9— 4のアドレス 1のセルを確保し（他の使用されていない I Mのセルでもよい）、そのオペレーションフィ —ルドに演算子， * ，を、オペランドフィールドに S Mから 2つ (演算子， * ，は 2項演算子である）取り出したアドレス《 1》と < 2 > を、デスティネーションフィ一ルドに上記演算結果の格納先として割り当てられた DMのセルのァドレスく 3 > を書き込み、 S Mにその DMのセルのアドレスく 3> を 6— 4のように押し込む。

演算実行部にデータの代入（あるいはデータの格納）を意味する演算子， = ' を表すプログラム要素が引き渡されると、演算の内容を記億するために I M 9— 5のァドレス 2のセルを確保し（他の使用されていない I Mのセルでもよい）、そのオペレーションフィールドに演算子， = ，を、オペランドフィールドに S Mから 2つ（演算子， = ，も 2項演算子である）取り出したアドレスく 1 > とく 3 > を書き込む。こうして、演算実行部において〔 A〕 = 〔 _α〕 * 5 の計算がデ一タ躯動に基ずき実行されるべく設定される。

演算実行部に変数 αのデータ， 2 ，が送られてくると、連想記憶機能により、 ADM 7— 6の変数名の橘に変数名〔 _α〕の書き込みのあるセルの変数データの欄にこのデータ， 2 ，が 7— 6のように書き込まれる。

そうすると、 Ι Μ 9— 6のァドレス 1のセルに示される演算は実行可能となるので、演算ユニット 3 9において演算が実行される。このとき、 Ι Μのアドレス 1のセル、及び ADMのアドレス《 1》のセル、 DMのァドレスく 2〉のセルの書き込みは無効とされる。

演算ユニットにおいて演算結果がデータ ' 1 0 ' のように求まると、デスティネーションフィールドで示される DMのアドレスく 3〉のセルに演算結果のデータ ' 1 0 ' が書き込まれる。

そうすると、 I M 9— 7のァドレス 2のセルに示されるデータの格納は実行可能となり、変数名〔A〕によって示されるデータの格納領域へのデータ， 1 0 ' の格納を制御部に依頼する。このとき、 I M のアドレス 2のセル、及び DMのアドレスく 1〉、く 3〉の 2つのセルの書き込みは無効とされる。

(Π -3) 通信実行部

プロセッサ要素の通信実行部は、データ能動に基ずきバケツト通信網を通じての P E相互間のデータ通信を実行するようになっている。この通信実行部は、次に述べるデータ転送制御用メモリを具備しており、このデータ転送制御用メモリは転送の対象である変数名と宛先である P Eのァドレスを記億しておき、上記変数名に対応する変数デ —タが届けられ次第その宛先への送信を可能にしている。

第 6図は、データ転送制裨用メモリ（以下では TCMで示す）の詳細な構成を示す説明図である。 TCM5 i は 5 1 i、 5 2 i〜の各セルから構成されており、そのそれぞれのセルは宛先の檷 5 1 1 i、 5 21 i〜、 ¾送変数名の栅 5 1 2 i、 522 i〜、転送データの獮 5 1 3 i、 523 i ~ 及び制御ブイ一ルド 5 14 i、 5 24 i〜から成っている。

TCMは、転送変数名の欄を照合フィールドとして変数名の一致するセルの転送データの檷にデータの書き込みを行うような連想記憶機能を有する。

TCMの制禅ブイ一ルドは、各々のセルについて転送変数名の横、輊送データの樹の書き込みの有無などの制御情報等の格納域である。次に、通信実行部の動作を説明する。

本発明システムでは、上記 T C Mの使用されていないセルを確保し、その転送変数名の檷と宛先の欄にそれぞれ制御部から引き渡された転送の対象である変数名と宛先である PEのアドレスを書き込むことにより、 P E相互間のデータ転送がデータ躯動に基ずき実行されるように設定できるようになつている。

転送変数名に対応する ¾送データは、上記の設定以後に変数名とともに非同期に通信実行部に届けられるようになつている。転送データが変数名とともに届けられると、 TCMにおいて連想記億機能を利用して変数名の一致するセルの転送チ'一タの欐に変数データの書き込みが行われる。

T C Mにおいて、転送データの書き込みが終了したセルの内容は順次バケツト通信網に送出される。このとき送出されるパケットの内容を保持しているセルは開放される。本実施例では、同じ P Eの演算実行部にデータ躯動に基ずき変数データを転送する場合にも、通信実行部からバケツト通信網を通じて行われるものとする。

(m) グロ一バル制御機構

グローバル制御機構は全ての P Eからの制御情報を統合して C Pに提示あるいは通知する機能を有する。

多数の P Eを具備する本発明の計算機システムでは、グロ一バル制御機構は複数の制御装置を階層状に接続することによって、各々の制御装置に直接接続される P Eあるいは制御装置の数を限定した構成とすることができる。本実施例では簡単のため複数のクラスタ制御装置 (以後 C CUと呼ぶ） 28 i 〜28m と 1つのグローバル制御装置（以後 G CUと呼ぶ） 29から成る 2階層の制御機構となっており、各々の P Eがいずれかの C C Uに直接接続され、全ての CCUが G CU に直接接続されている構成となっているものとする。

各々の P Eは直接接続されている C C Uに、実行制御用メモリに書き込まれている活動番号の下限を常時提示しており、各々の C CUは直接接続されているすべての P Eから提示されている活動番号の下限の中での下限を G CUに常時提示しており、 G CUはすべての CCU から提示されている活動番号の下限の中での下限を C Pに常時提示している。こうして、 C Pは全 P Eを通じての実行待ちあるいは実行中であるプログラム文の活動番号の下限を知ることができるようになつている。

また、各々の P Eにおいて、実行制御用メモリ、データ転送制裨用メモリ、連想記憶機能付デ一タメモリ、チ'一タメモリ、インストラクシヨンメモリのいずれかが溢れそうになるとグロ一バル制御機構を通じて C Pに通知され、 C Pは P Eの実行部を設定するために命令を流すことを中断するようになっている。上記の条件が解消されると再び P Eからグローバル制御機構を通じて C Pに通知され、 C Pは P Eの実行部の設定の再開が可能となる。なお、グロ一バル制御機構は上述の制御情報に限らず様々な制御情報を統合して C Pに提示あるいは通知するために用いることが可能である。本実旄例の発明システムの動作を疎行列とべクタの積を例にとり具体的に説明しょう。

行列が疎である場合は、行と列の各々をッリ一構造で表現することによって、記億効率をよくすることができる。すなわち、行及び列の各々についてル一トを 1つずつ設け、このル一トに零でない行列要素に対応するリーフをポインタで連結したツリー構造を考える。本実施例ではバイナリ · ツリーを用いるものとし、 2つ以上のリーフをルートに連結するためにファンアウトノードが必要となる。

ツリーを構成するノ一ド每に 1つの P Eの口一カルメモリの一定の領域を割り当てることにし、このそれぞれの領域をレコ一ドと呼ぶことにする。ここでは箇単のため、ノードの総数より多数のプロセッサ要素が設けられているものとし、 1つの P Eの口一カルメモリには高々 1つのレコードしか格納されていないものとする（口一カルメモリに複数のレコードが格納されている場合への拡張は容易にできる）。ルート、リーフ、ファンアウトノードに対応するレコードをそれぞれル一トレコ一ド、リーフレコード、ファンアウトレコードと呼び、ルートからリーフに向かうポインタを順方向のポインタ、リーフからルートに向かうポインタをバックポインタと呼ぶことにすると、様々なデータと共に、ル一トレコードには高々 2つの順方向のポインタ、リーフレコードにはバックポインタ 1つ、ファンアウトレコードには順方向のポインタ 2つとバックポインタ 1つが記入されている。

ッリ一構造で表現された行列に右から列べクタを掛けるためには、まず列のツリーを通じてそれぞれのベクタ要素を対応する列のすべての要素に分配し、ベクタ要素と行列要素の乗算を行い、行のツリーを使って乗算の結果を集計すればよい。

具体的に、第 8図に示される小さな疎行列とベクタの積を計算することを考えよう。疎行列のツリー表現を第 9図に示す。 C 1〜C4はそれぞれ列 1 ~4に対応して設けられたル一ト、 R 1 ~R4はそれぞれ行 1〜4に対応して設けられたル一ト、 C3aと R2aはファンァゥトノード、 a H ~ a 44は行列要素に対応するリーフを表し（ a i jは i 行 j列の行列要素に対応する）、以上のいずれにもレコードが 1つずつ割り当てられている。以下では例えば、〔 C 1〕でノード C 1に対応するレコードを、〔C 1〕 , でレコード〔C 1〕内の k番目の語をデ —タの格納域とする変数名を表し、 P E 〔C 1〕でレコード〔C 1〕が格納されている口一カルメモリを具備する P Eを表すものとする。また、それぞれのレコードにおいて、 1番目の語はそのレコードが使用中であるか使用されていないかの識別、使用中であるレコードについてはルート/ファンァゥト Zリーフの間の識別、使用されるポィンタの種類と数の表示、ル一トレコードあるいはファンァゥトレコ一ドにおいては行あるいは列のいずれに関するものであるのかの識別などのための情報の格納域、 2〜4番目の語はポインタの格納域、 5番目以降の語はデータの本体の格納域あるいは作業領域として使用されるものとする。

さて、第 8図に示される計算を実行させるために、 C Pが S I MD 方式の原理に基ずき P E群に向け命令を流し、各々の P Eにおいて制御部がレコードの 1番目の語の内容に応じて命令を処理することにより、実行部を次のように設定することができる。

P E 〔C 1〕

③ S E ND 〔 C 1〕 2 T O P E C a n ]

S E D 〔 C 1〕 2 TO P E 〔 a 2】〕

P E 〔C 2〕

S E ND 〔 C 2〕 = 0 TO P E 〔 a ₂ -〕

P E 〔 C 3〕

S E ND 〔 C 3〕 T O P E 〔C3a〕 © S E ND C 3 ] _t = - 1 T O P E 〔 a 〕

P E 〔C 4〕

Φ S E D C 4〕 1 TO P E 〔 a "〕

P E 〔C3a〕

② C A L C C3a〕〔 C 3〕 ,

S E D C3a〕？ T O P E 〔 a ₂₃〕 ⑥ S E ND C3a〕 k ― ？ TO P E ( a 33 ]

P E Ca n]

① C A L C a 1 l k 2 * 〔 C 1

S E D a ii t ？ T O P E 〔R 1〕

P E C a 2 i

Φ C A L C a 21 ) k 3 * 〔C 1〕 _t

S E ND a 2 I- ？ T O P E 〔R2a〕

P E 〔 a ₂₂〕

① C A L C a 22] k 4 * 〔C 2〕

⑩ S E ND a 22] I- ？ TO P E 〔R2a〕

P E C a ₂;

Φ C A L C a 23) 1. 5 * 〔C3a〕 v

Φ S E D a 23〕 I- ？ T O P E 〔 R 2〕

P E 〔 a ₃:

Φ C A L C a ? : k 6 * 〔C3a〕 _t

Φ S E ND a _ss〕 _f ？ T O P E 〔R 3〕

P E ( a 4：

Φ C A L C a 3} t 7 * 〔C 3〕 _t

£o. S E D a 4 3 1. ？ T O P E 〔R 4〕

P E 〔 a "〕

C A L C 〔 a "〕 t 8 * 〔 C 4〕 , S E ND 〔 a "〕 = T O P E 〔 R 4〕

P E 〔 R 2a〕

Φ C A L C 〔 R 2a〕

'ίΐ' S E ND 〔 R 2a〕 = ？ T O P E 〔R 2〕

P E 〔 R 1〕

C A L C 〔 R 1〕 = 〔 a 1 l〕 i

P E 〔 R 2〕

⑨ C A L C 〔 R 2〕 = 〔 R 2a〕 _t + 〔 a 〕 ,

P E 〔 R 3〕

' C A L C 〔 R 3〕 = 〔 a 〕 .

P E 〔 R 4〕

⑨ C A L C 〔 R 4〕 = a a 3 i + [ a 4₄3 > ここで、 k≥ 5であり、〔 C 1〕 _t 〜〔 C 4〕 _t には、順に 2、 0、ー 1、 1 というデータがあらかじめ書き込まれているものとする。また、 ① 〜 ® は C Pの指示に従い設定される順序であり、必ずしもこの通りにする必要はないが、でたらめにやると計算の整合性が損なわれてしまう。同じ番号が付いているものは S I MD方式の原理によつて同時に設定される。 ①の設定では各々のリーフレコ一ドに書き込まれている行列要素の値を読み出して用いている。

ここでは説明のため、演算実行部および通信実行部の設定内容をそれぞれ CA L C、 S E NDに続く数式等で記述したが、実際には逆ボ —ランド記法を含むハードウェアの仕様に従って行われる。

③、 ④の設定内容は、データが揃っているので、設定の直後に S E NDで示されるデータ転送がバケツト通信網を通じて実行される。各々のバケツトが宛先である P Eに到着すると、 ①、 ②の C A L Cに続く計算が一部を除き順次実行可能となり、その計算が終了するとその計算結果がそれぞれのレコードの k番目の語に格納されると共に、同じ P Eにおいて S E N Dで示されるデータ転送が実行可能となる。以後同様に、 ⑤〜⑪の設定内容も必要なデータが揃い次第、順次実行され、最終的には各々のレコードに

〔C3a〕 = 一 1、 C a n] t 二 4、 C a 2 l ] t 6、

C a≥≥] I = 0、 L a 2 s3 = ― ε, C a ss] t ― 6、

C a 4 :0 t = 一 7、 L a 4₄ ] = 8、〔R2a〕 _t 6、

〔R 1 = 4、〔R 2〕 ^ = 1、〔R 3〕 _t - 6、

〔R 4〕 _t = 1

のようにデータが書き込まれる。この〔R 1〕〔 R 4〕の書き込みの内容が第 8図に示された計算の結果となる。産業上の利用可能性

以上のように、本発明の方式によれば、複数の P Eを並列に動作させることによって効率的な計算の実行が可能である。

その上、各々の P Eはそれぞれ独立にデ一タ躯動による動作を行うので P E群の制御構造が単純であり、プログラミングの際にこの制御構造をさほど意裁する必要がないという利点がある。

Claims

請求の範囲

1 . 制御プロセッサ（ 1 ) と、パケット通信網（ 2 2 ) を通じて相互にデータ転送の可能な複数のプロセッサ要素（ 3 ! 〜 3 ,, ) とを具備した電子計算機システムであって、

上記各々のプロセッサ要素（ 3 〜 3 n ) は、 S I MD (Single Instruction stream Multiple Data stream ) -力式の原にずき上記制御プロセッサ（ 1 ) から送られてくる命令の流れを実行する機能を有する制御部（ 3 0 i ) と、データ駆動に基ずき演算及びパケット通信網（ 2 2 ) を通じてのプロセッサ要素（ 3 , - 3 n ) 相互間のデータ転送を実行する機能を有する実行部（ 3 1 i ) とを具備して構成され、

上記制御プロセッサ（ 1 ) がプロセッサ要素（ 3， - 3 n ) の制御部（ 3 0 i ) に命令を流して実行部（ 3 1 i ) でデータ躯動に基ずき実行すべき内容を設定できるような構成となっており、

上記実行部（ 3 1 i ) の設定と並行して実行部（ 3 1 i ) におけるデータ躯動に基ずく動作が行われるようになつている電子計算機システム。

2. 請求項 1記載の電子計算機システムにおいて、

プロセッサ要素（ 3 , 〜 3 _r, ) の実行部（ 3 1 i ) が、データ铌動に基ずきプログラム文で示される変数データの計算を実行する機能と、転送の対象である変数名に対応する変数データが得られ次第変数名と変数データを含むパケットを宛先のプロセッサ要素（ 3 , 〜 3 n ) の実行部（ 3 1 i ) に向けて送出する機能とを有する構成となっている電子計算機システム。

3. 各々のセルに変数名と変数データが書き込まれるようになつており変数名を照合してその一致するセルに変数データが書き込めるような連想記憶機能を有する連想記憶機能付デ一タメモリ（ 7 i ) と、計算結果の格納先を表す変数名、即値データ、及び演算結果が書き込まれるようになつているデータメモリ（ 8 i ) と、スタックメモリ（ 6 i ) と、

各々のセルに個々の演算の内容が書き込まれるようになつているインストラクションメモリ ( 9 i ) と、

オペランドデータが全て連想記憶機能付デ一タメモリ（ 7 i ) あるいはデータメモリ（8 i ) に書き込み済みとなり実行可能となつた演算内容の書き込まれているインストラクシヨンメモリ（ 9 i ) のセルが検出され次第、そのセルに示される演算を実行するようになっている演算ユニット（39 i ) とを具備し、

計算結果の格納先を示す変数名を表すプログラム要素が引き渡された場合には、

そのプログラム要素にデータメモリ（ 8 i ) の使用されていないセルを割り当て計算結果の格納先を示す変数名を書き込むと共に、その書き込みの行われたデ一タメモリ（8 i ) のセルのアドレスをスタックメモリ（ 6 i ) に押し込み、

オペランドの変数名を表すプログラム要素が引き渡された場合には、

そのプログラム要素に連想記憶機能付デ一タメモリ（ 7 i ) の使用されていないセルを割り当てオペランドの変数名を書き込むと共に、その書き込みの行われた連想記憶機能付チ'一タメモリ（ 7 i ) のセルのアドレスをスタックメモリ（ 6 i ) に押し込み、

即値データを表すプロダラム要素が引き渡された場合には、そのプログラム要素にデータメモリ（ 8 i ) の使用されていないセルを割り当て即値データを書き込むと共に、その書き込みの行われたデ一タメモリ（ 8 i ) のセルのアドレスをスタックメモリ（ 6 i) に押し込み、

演算結果を生成する演算子を表すプログラム要素が引き渡された場合には、

演算結果の格納先としてチ'一タメモリ（8 i ) の使用されていないセルを割り当てると共に、インストラクションメモリ（ 9 i ) の使用されていないセルを確保し、演算コードと、スタックメモリ（ 6 i ) から演算に用いられるオペランドの個数だけ取り出したァドレスと、上記演算結果の格納先として割り当てられたデ一タメモリ（ 8 i ) のセルのアドレスを書き込み、その演算結果の格納先として割り当てられたデ一タメモリ（ 8 i ) のセルのアドレスをスタックメモリ（ 6 i ) に押し込み、

演算結果を生成しない演算子を表すプログラム要素が引き渡された場合には、

インストラクションメモリ（ 9 i ) の使用されていないセルを確保し、演算コードと、スタックメモリ（ 6 i ) から演算に用いられるオペランドの個数だけ取り出したァドレスを書き込むことによって、プログラム文で示される計算の内容を、データ躯動に基ずき実行されるよう設定するようにしたプロセッサ要素（ 3 , 〜 3 _n ：) 。

4. 請求項 1記載の電子計算機システムにおいて、

各々のプロセッサ要素（ 3 i 〜 3 _r, ) が具備する口一カルメモリ ( 3 5 1 ) に、実行部（ 3 1 i ) を設定するための命令及び設定すべき内容を格納しておき、

制御プロセッサ（ 1 ) が各々のプロセッサ要素（ 3 , - 3 π ) の口一カルメモリ（ 3 5 i ) にある内容を実行させるような命令を流すことによって、実行部（ 3 1 i ) をデータ躯動に基ずき動作するよう設定する方法。

5. 請求項 1記載の電子計算機システムにおいて、

制御プロセッサ（ 1 ) がプロセッサ要素（ 3 , 〜 3 _n ) の実行部の設定のために制御部（ 3 0 i ) に命令を流す際に、 1 まとまりの設定内容每に活動番号を与え、

各々のプロセッサ要素（ 3 , 〜 3 _n ) が実行部（ 3 1 i ) で実行待ちあるいは実行中である設定内容の活動番号の限度を提示し、制御プロセッサ（ 1 ) がすべてのプロセッサ要素（ 3 , 〜 3 _r, ) にわたつての実行部（ 3 1 i ) で実行待ちあるいは実行中である設定内容の活動番号の限度に応じてプロセッサ要素（ 3 , - 3 r, ) の制御部（ 3 0 i ) に送る命令の流れを制御する制御方式。

6. 請求項 3記載の制御方式を実現するため、

階層状に接続された複数の制御装置を具備し、

各々のプロセッサ要素（ 3 ! 〜 3「，）は最下層のいずれかの制御装置に実行部（3 1 i ) で実行待ちあるいは実行中である設定内容の活動番号の限度を提示し、

各々の制御装置は下層につながるすべてのプロセッサ要素（ 3 ! - 3 n ) にわたつての実行待ちあるいは実行中である設定内容の活動番号の限度をより上層の制御装置に提示することによって、最上位の制御装置が制裨プロセッサ（ 1 ) にすベてのプロセッサ要素（ 3！ ~ 3 n ) にわたつての実行待ちあるいは実行中である設定内容の活動番号の限度を提示するようにした制御方式。

補正された請求の範囲

[1992年 6月 16日（16.06.92)国際事務局受理；出顧当初の鏞求の範囲 1,2,4および 6は補正された;新しい講求の範囲 7および 8が加わった；他の請求の範囲は変更なし。（4頁) 1 丄. （補正後）制御プロセッサ（ 1 ) と、パケット通信網（ 2 2 ) を通じて相互にデータ転送の可能な複数のプロセッサ要素（ 3 ,〜 3 _n) とを具備した電子計算機システムであって、

上記各々のプロセッサ要素（ 3 , 〜3 _Π ) は、 S I MD (Single Instruction stream uJ Li p] e Da La stream)方 5^の原理にずき上記制御プロセッサ（ 1 ) から送られてくる命令の流れを実行する機能を有する制御部（ 3 0 i ) と、チ'一タ能動に基ずき演算及びパケット通信網（ 2 2 ) を通じてのプロセッサ要素（ 3 , - 3 r, ) 相互間のデータ転送を実行する機能を有する実行部（ 3 1 i ) と、 u - カルメモリ（ 3 5 i ) とを具備して構成され.

上記制御プロセッサ（ 1 ) がプロセッサ要素（ 3 , - 3 n ) の制御部（ 3 0 i ) に命令を流して実行部（ 3 1 i ) でデータ鹿動に基ずき実行されるべき内容を設定できるような構成となっており、上記実行部（ 3 1 i ) の設定と並行して実行部（ 3 1 i ) におけるデータ鹿動に基ずく動作が行われるようになつている電子計算機システム。

2. (補正後）請求項 1記載の電子計算機システムにおいて、

各々のプロセッサ窭素 ( 3 1 〜3 π ) が- データ鹿動に基ずきプログラム文で示される変数データの計算を実行する機能と、 ¾送の対象である変数名に対応する変数データが得られ次第変数名と変数データを含むバケツトを宛先のプロセッサ藜素 ( 3 1 - 3 η ) に向 il 送出する機能とを有する構成となっている電子計算機システム。

3. 各々のセルに変数名と変数テ'一タが害き込まれるようになつており変数名を照合してその一致するセルに変数データが書き込めるような連想記惊機能を有する連想記惊機能付チ'一タメモリ（ 7 i ) と、計算結果の格納先を表す変数名、即値データ、及び演算結果が書き込まれるようになつているデータメモリ（ 8 i ) と、

スタックメモリ（ 6 1 ) と、各々のセルに涸々の演算の内容が書き込まれるようになつているインストラクションメモリ（ S i ) と、

オペランドデータが全て連想記億機能付デ一タメモリ（ 7 i ) あるいはデータメモリ（8 i ) に書き込み済みとなり実行可能となつた演算内容の書き込まれているインストラクシヨンメモリ（9 i ) のセルが検出され次第、そのセルに示される演算を実行するようになっている演算ユニット（39 i ) とを具備し、

そのプログラム要素にデ一タメモリ（8 i ) の使用されていないセルを割り当て計算結果の格鈉先を示す変数名を書き込むと共に、その香き込みの行われたデ—タメモリ（8 i ) のセルのアドレスをスタックメモリ（ 6 i ) に押し込み、

そのプロダラム要素に連想記億機能付データメモリ（ 7 i ) の使用されていないセルを割り当てオペランドの変数名を害き込むと共に、その香き込みの行われた連想記憶機能付データメモリ（ 7 i ) のセルのアドレスをスタックメモリ（ 6 i ) に押し込み、

即植デ一タを表すプログラム要素が引き渡された場合には、そのプログラム要素にデ一タメモリ（8 i ) の使用されていないセルを割り当て即値データを書き込むと共に、その書き込みの行われたデータメモリ（8 i ) のセルのアドレスをスタックメモリ（ 6 i) に押し込み、

演算結果の格納先としてデ一タメモリ（ 8 i ) の使用されていないセルを割り当てると共に、インストラクションメモリ（ 9 i ) の使用されていないセルを確保し、演算コードと、スタックメモリ（ 6 i ) から演算に用いられるオペランドの假数だけ取り出したァドレスと、上記演算結果の格納先として割り当てられたデータメモリ（ 8 i ) のセルのアト'レスを書き込み、その演算結果の格納先として割り当てられたデ一タメモリ（ 8 i ) のセルのアドレスをスタックメモリ（ 6 i ) に押し込み、

インストラクションメモリ（ 9 i ) の使用されていないセルを確保し、演算コードと、スタックメモリ（ 6 i ) から演算に用いられるオペランドの饀数だけ取り出したアドレスを書き込むことによって、プログラム文で示される計算の内容を、データ駆動に基ずき実行されるよう設定するようにしたプロセッサ要素（ 3 , 〜 3 n ：) 。

4. (補正後）請求項 1記載の電子計算機システムにおいて、

各々のプロセッサ要素（ 3 , 〜 3 _n ；) が具備する口一カルメモリ ( 3 5 i ) に、実行部（ 3 1 i ) を設定するための命令シーケンスを格納しておき、

制御プロセッサ（ 1 ) が各々のプロセッサ要素（ 3〗 - 3 π ) の口一カルメモリ（ 3 5 i ) に記憶されている侖令シーケンスを荬行させるような命令を流すことによって、実行部（ 3 1 i ) をデータ能動に基ずき動作するよう設定する方法。

5. 請求項 1記載の電子計算機システムにおいて、

制御プロセッサ（ 1 ) がプロセッサ要素（ 3 , 〜 3 _n ) の実行部の設定のために制禅部（ 3 0 i ) に命令を流す際に、 1 まとまりの設定内容毎に活動番号を与え、

各々のプロセッサ要素（ 3 , 〜 3 _Π ) が実行部（ 3 1 i ) で実行待ちあるいは実行中である設定内容の活動番号の限度を提示し、制捭プロセッサ（ 1 ) がすべてのプロセッサ要素（ 3 , - 3 n ) にわたつての実行部（ 3 1 i ) で実行待ちあるいは実行中である設定内容の活動番号の限度に応じてプロセッサ要素（ 3 , - 3 n ) の制御部（ 3 0 i ) に送る命令の流れを制御する制捭方式。

6. (補正後）階層状に接続された筏数の制御装置を具備し、各々のプロセッサ要素（3 ! 〜 3,, ) は最下層のいずれかの制御装置に実行部（ 3 1 i ) で実行待ちあるいは実行中である設定内容の活動番号の限度を提示し、

各々の制禅装置は下層につながるすべてのプロセッサ要素（3 , 〜 3 _η ) にわたつての実行待ちあるいは実行中である設定内容の活動番号の限度をより上層の制御装置に^ _L、

最上位の制御装置が制禅プロセッサ（ 1 ) にすベてのプロセッサ要素（3 , 〜 3 _Π ) にわたつての実行待ちあるいは実行中である設定内容の活動番号の限度を提^するようにして請求項 5記載の制御方式を実現した電子計算機システム。

7. (追加）請求頊 2記載の電子計箕機シスチムにおいて、

プロセッサ要素（3 ι 〜 3 _Π ) の制御部（ 30 i ) が、実行部（

3 1 ί ) にプログラム文を構成するプログラム要素を 1つずつ引き渡して、データ能動に基ずき実行されるべき計算の内容を設定するようになっている電子計算機システム。

8. (追加）譜求堵 2 載の電子計算機システムにおいて- 各々のプロセッサ耍泰 ( 31 〜 3 η ) が. 卖行都（ 3 1 i ) で卖行待ちあるいは実行中であるプログラム文中に示される計算結果の納先をす数名を記僚する想憶能を有する赛行制御 ffiメモリ（4 i ) を县備し、

卖行部でギータ転が卖行されるよろに設定しょうとする ISに、上富 H卖行制御用メモリ（4 : ) において連想記憶機能により転送の対象である恋数名が照合され、

同じ変数名が書き込まれていない場合には、即座に口一カルメモリ (35 1 ) にアクセスしデータ転送を実行し、

同じ変数名が耆き込まれている場合には、実行部（3 1 j ) でその数に閎する計算が終了し次第テ'ータ転送を実行するよう設定するよになつている電子計算機システム。