+

JP7267882B2 - 基板、パターン、及び計測装置の較正方法 - Google Patents

基板、パターン、及び計測装置の較正方法 Download PDF

Info

Publication number
JP7267882B2
JP7267882B2 JP2019168052A JP2019168052A JP7267882B2 JP 7267882 B2 JP7267882 B2 JP 7267882B2 JP 2019168052 A JP2019168052 A JP 2019168052A JP 2019168052 A JP2019168052 A JP 2019168052A JP 7267882 B2 JP7267882 B2 JP 7267882B2
Authority
JP
Japan
Prior art keywords
line pattern
line
roughness
pattern
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019168052A
Other languages
English (en)
Other versions
JP2021048156A (ja
Inventor
晋 飯田
聡 田中
貴之 内山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2019168052A priority Critical patent/JP7267882B2/ja
Priority to TW109103027A priority patent/TWI742525B/zh
Priority to CN202010102055.9A priority patent/CN112525116B/zh
Priority to BE20205155A priority patent/BE1027584B1/de
Priority to US16/812,521 priority patent/US11549807B2/en
Publication of JP2021048156A publication Critical patent/JP2021048156A/ja
Application granted granted Critical
Publication of JP7267882B2 publication Critical patent/JP7267882B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70625Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B15/00Measuring arrangements characterised by the use of electromagnetic waves or particle radiation, e.g. by the use of microwaves, X-rays, gamma rays or electrons
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B15/00Measuring arrangements characterised by the use of electromagnetic waves or particle radiation, e.g. by the use of microwaves, X-rays, gamma rays or electrons
    • G01B15/08Measuring arrangements characterised by the use of electromagnetic waves or particle radiation, e.g. by the use of microwaves, X-rays, gamma rays or electrons for measuring roughness or irregularity of surfaces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/261Details
    • H01J37/263Contrast, resolution or power of penetration
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40Crystalline structures
    • H10D62/405Orientations of crystalline planes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B2210/00Aspects not specifically covered by any group under G01B, e.g. of wheel alignment, caliper-like sensors
    • G01B2210/56Measuring geometric parameters of semiconductor structures, e.g. profile, critical dimensions or trench depth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26Electron or ion microscopes
    • H01J2237/28Scanning microscopes
    • H01J2237/2813Scanning microscopes characterised by the application
    • H01J2237/2814Measurement of surface topography
    • H01J2237/2816Length
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26Electron or ion microscopes
    • H01J2237/282Determination of microscope properties
    • H01J2237/2826Calibration

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Description

本発明の実施形態は、基板、パターン、及び計測装置の較正方法に関する。
パターンの延伸方向の粗度であるLER(Line Edge Roughness)は半導体装置の特性に大きく影響する。測長SEM等の計測装置による計測に基づいてLERを算出する場合、較正により計測装置のノイズを差し引く必要がある。
特開平11-326247号公報 特開平4-274333号公報
1つの実施形態は、計測装置の較正の精度を向上させることができる基板、パターン、及び計測装置の較正方法を提供することを目的とする。
実施形態のパターンは、<111>方向に交わる方向に延び、延伸方向の側面が少なくとも1つの{111}結晶面を有する第1および第2のラインパターンを備え、前記第1のラインパターンの前記側面が有する第1のラフネスは所定値未満であり、前記第2のラインパターンの前記側面は、前記第1のラフネスよりも大きい第2のラフネスを有し、前記第1のラインパターンは、前記第2のラインパターンよりも、<111>方向に直交する方向に近い第1の方向に延伸し、前記第2のラインパターンは、前記第1のラインパターンの前記延伸方向に対して斜交する第2の方向に延伸し、前記第2のラインパターンの前記側面は第1の周期で現れる原子ステップを有する
図1は、実施形態1にかかる試料の構成の一例を模式的に示す平面図である。 図2は、実施形態1にかかる試料が有するパターンの構成を模式的に示す図である。 図3は、実施形態1にかかる試料の製造方法の手順の一例を示す模式図である。 図4は、実施形態1にかかる計測装置の構成の一例を示す模式図である。 図5は、実施形態1にかかる計測装置の制御部が備えるハードウェア構成の一例を示すブロック図である。 図6は、実施形態1にかかる試料のパターンが示すLERのPSDを模式的に示すグラフである。 図7は、実施形態1にかかる試料および任意のサンプルのラインパターンが示すLER及び自己相関長の実測値の一例を示すグラフである。 図8は、実施形態1にかかる試料および任意のサンプルのラインパターンが示すLER及び自己相関長の較正後の実測値の一例を示すグラフである。 図9は、実施形態1にかかる試料を用いた計測装置の較正方法の手順の一例を示すフロー図である。 図10は、実施形態1の変形例1にかかる試料が有するパターンの構成を模式的に示す平面図である。 図11は、実施形態1の変形例2にかかる試料が有するパターンの構成を模式的に示す平面図である。 図12は、或るラインパターンが有する各種結晶面を示す模式図である。 図13は、実施形態2にかかる試料の材料となるSOIウェハと、試料が有するラインパターンとを模式的に示す断面図である。 図14は、実施形態2の変形例1にかかる試料の構成の一例を模式的に示す平面図である。 図15は、実施形態2の変形例1にかかるラインパターンから得られる画像の信号強度プロファイルを示すグラフである。 図16は、実施形態3にかかるラインパターンの形成方法の手順の一例を示す平面図である。 図17は、実施形態4にかかるラインパターンの形成方法の手順の一例を示す断面図である。 図18は、実施形態4にかかるラインパターンの形成方法の手順の一例を示す断面図である。
以下に、本発明につき図面を参照しつつ詳細に説明する。なお、下記の実施形態により、本発明が限定されるものではない。また、下記実施形態における構成要素には、当業者が容易に想定できるものあるいは実質的に同一のものが含まれる。
なお、本明細書において、(hkl)は特定の結晶面を示し、{hkl}は等価な結晶面を示し、<hkl>は等価な方向を示す。
[実施形態1]
以下、図面を参照して、実施形態1について詳細に説明する。
(試料の構成例)
図1は、実施形態1にかかる試料1の構成の一例を模式的に示す平面図である。試料1は、例えば測長SEM(CD-SEM:Critical Dimension Scanning Electron Microscope)等の計測装置の較正用試料として用いられる。
図1に示すように、試料1は例えば矩形状の平板である。試料1の主面にはパターン10が配置されている。パターン10は、第1のラインパターンとしてのラインパターン11、第2のラインパターンとしてのラインパターン12、及び第3のラインパターンとしてのラインパターン13を含む。これらの詳細については後述する。
試料1は、例えば(110)面を主面とするシリコン製の150mm基板または200mm基板からチップ状に切り出されたものである。よって、試料1の主面は(110)面となっている。また、試料1の主面に沿う方向は<111>方向であり、主面と直交する方向が<110>方向である。
試料1は、例えばザグリ1cを有する150mm基板、200mm基板、または300mm基板等のウェハWにはめ込まれて用いられる。これにより、それぞれ150mm基板用、200mm基板用、300mm基板用等の異なる搬送系を有する種々の計測装置において試料1を用いることができる。
図2は、実施形態1にかかる試料1が有するパターン10の構成を模式的に示す図である。図2(a)~(c)はパターン10の平面図であり、図2(d)~(f)はパターン10の斜視図である。
図2に示すように、パターン10が有するラインパターン11~13は、それぞれ複数のラインを備えるラインアンドスペース(LS)パターンである。複数のラインは、シリコンが有するダイアモンド構造の結晶方位である<111>方向と交わる方向に延びる。<111>方向と交わる方向とは、例えば<111>方向と直交する方向である。また例えば、<111>方向と交わる方向は、<111>方向と完全に直交していなくともよい。
より具体的には、ラインパターン11は、ラインパターン11~13のうち、<111>方向に直交する方向に最も近い方向に延伸している。ラインパターン12は、ラインパターン11に対して例えば時計回りに0.2°回転している。ラインパターン13は、ラインパターン11に対して例えば時計回りに0.4°回転している。
複数のラインの上面11t~13tは、試料1の主面である(110)面から構成される。複数のラインの延伸方向の側面11s~13sは、少なくとも1つの{111}結晶面を有する。ラインパターン11は、<111>方向に略直交しており、その側面11sは略単一の1つの{111}結晶面から構成される。そして、ラインパターン11の側面11sの粗度、つまり、LER(Line Edge Roughness)は略ゼロである。
ラインパターン12は、<111>方向に直交する方向から若干回転している。この場合、ラインパターン12の側面12sには、結晶学的な周期を持って原子ステップ12aが現れる。
ここで、原子ステップとは、結晶表面上に現れる1原子~数原子で構成される原子層の段差のことである。原子ステップの大きさは結晶面によって決まっている。シリコンの{111}面の場合、1原子で構成される原子ステップは3.14Å(約0.3nm)である。原子ステップの周期は、すなわち原子ステップの間隔のことであり、ラインパターンの延伸方向と結晶方位とのずれ量によって異なる。ずれ量が大きいと原子ステップの間隔は狭くなり、ずれ量が小さいと原子ステップの間隔は広くなる。
側面12sの周期的な原子ステップ12aによって、ラインパターン12は所定のLERを有する。例えば原子ステップ12aが1原子で構成されている場合には、ラインパターン12のLERは0.3nm、3σでは0.9nmである。
ラインパターン13は、<111>方向に直交する方向からラインパターン12よりも更に回転している。このため、ラインパターン13の側面13sには、ラインパターン12よりも短い周期で原子ステップ13aが現れる。ラインパターン13は、例えばラインパターン12と同じLERを有する。
(試料の製造方法)
次に、図3を用いて、実施形態1の試料1の製造方法について説明する。図3は、実施形態1にかかる試料1の製造方法の手順の一例を示す模式図である。
図3(a)に示すように、(110)面を主面とするシリコン製のウェハ1wに、条件出し用のラインLa~Leを形成する。ラインLa~Leは、アライメントマークMKsを基準にして、時計回りに例えば0.1°ずつ回転している。それぞれのラインLa~LeにもアライメントマークMKa~MKeが設けられる。
このようなラインLa~Le及びアライメントマークMKa~MKe,MKsは、例えば電子線描画等によりレジストパターンを形成し、このレジストパターンをマスクに、KOH溶液等のアルカリ性エッチング溶液で、ウェハ1wを所定深さまでウェットエッチングすることで得られる。
KOH溶液等を用いたウェットエッチングでは、結晶面によってウェットエッチング速度が異なる。それぞれのラインLa~Leの側面にはウェットエッチング速度が最も遅い{111}結晶面が現れる。原子ステップは、ラインLa~Leの延伸方向が完璧な結晶面方位から若干ずれることで生じる。
このように得られたラインLa~Leのうち、どのラインLa~Leが<111>方向と直交する方向に最も近い延伸方向を有するかを確認する。つまり、原子ステップが生じていないもの、あるいは、ラインLa~Leのうち原子ステップが最も少ないものを選べばよい。ここでは、ラインLbがそれに該当するものとする。この場合、ラインLbと同じ回転角度となるようラインパターン11を形成する。
図3(b)に示すように、ラインパターン11を形成する際には、ラインLbに設けられたアライメントマークMKbと、基準となるアライメントマークMKsとに合わせてレジストパターンを形成し、ウェハ1wをウェットエッチングする。
ラインパターン12を形成する際には、ラインLbから0.2°回転しているラインLdのアライメントマークMKdと、アライメントマークMKsとに合わせてレジストパターンを形成し、ウェハ1wをウェットエッチングする。
ラインパターン13を形成する際には、ラインLdから更に0.2°回転しているラインのアライメントマークと、アライメントマークMKsとに合わせてレジストパターンを形成し、ウェハ1wをウェットエッチングする。
これにより、各ラインパターン11~13の側面には{111}結晶面が現れる。また、<111>と直交する方向からの回転角度に応じて、側面に原子ステップが形成されていく。
以上により、実施形態1の試料1が製造される。
(計測装置の構成例)
次に、図4及び図5を用いて、試料1を用いた較正が行われる計測装置200の構成例について説明する。図4は、実施形態1にかかる計測装置200の構成の一例を示す模式図である。計測装置200は、例えばパターンの寸法変換差やLER等を計測する測長SEMとして構成されている。
図4に示すように、計測装置200は、電子ビームEBの照射源としての電子銃221が設置された鏡筒211と、ウェハWが配置される試料室212と、計測装置200の各部を制御する制御部270と、を備える。
鏡筒211は、閉塞された上端部と、電子ビームEBを通過させるために開放された下端部と、を備える筒状である。試料室212は、ウェハWを収容可能に構成される。鏡筒211と試料室212とは気密に封止された状態で組み合わされている。鏡筒211内および試料室212内は、図示しないポンプ等により減圧に保持することが可能なように構成される。
鏡筒211内には、上端部近傍から順に、電子銃221、集束レンズ231a,231b、コイル241a,241b,242a,242b、対物レンズ232、及び検出器251が設置される。
電子銃221は、鏡筒211内下方に向かって電子ビームEBを照射する。電子銃221から照射された電子ビームEBは、鏡筒211の長軸方向に沿うように進行する。
集束レンズ231a,231bは、鏡筒211の光軸を中心として同心円状に巻かれた電磁コイルであって、磁界により電子ビームEBを集束させる。
コイル241a,241b,242a,242bは、電子ビームEBを偏向させるため、または非点収差補正をするため、2つで1組になった電磁コイルであって、鏡筒211の光軸に対して互いに対称に配置される。
対物レンズ232は、鏡筒211の光軸を中心として同心円状に巻かれた電磁コイルであって、磁界によりウェハWへ向かって出射した電子ビームEBを集束させる。
検出器251は、電子ビームEBが入射されたウェハWから発生した二次電子を検出する。
試料室212内には、ウェハWが載置されるウェハステージ261が設置されている。ウェハステージ261にはアクチュエータ262が取り付けられ、ウェハステージ261を前後左右に駆動可能に構成される。ウェハステージ261が駆動することで、ウェハW上の所定のポイントに電子ビームEBを照射して、ウェハWに入射させることができる。
制御部270は、CPU(Central Processing Unit)、RAM(Random Access Memory)、記憶装置、及びI/Oポート等を備えたコンピュータとして構成されている。
図5は、実施形態1にかかる計測装置200の制御部270が備えるハードウェア構成の一例を示すブロック図である。
図1に示すように、計測装置200の制御部270は、CPU201、記憶装置としてのROM(Read Only Memory)202、RAM203、表示部204、入力部205、及びIOポート206を有している。制御部270では、これらのCPU201、ROM202、RAM203、表示部204、入力部205、及びIOポート206がバスラインを介して接続されている。
CPU201は、各種制御プログラムを用いて計測装置200により計測を行う。また、CPU201は、コンピュータプログラムである較正プログラム207を用いて計測装置200の較正を行う。較正プログラム207は、コンピュータで実行可能な、較正を行うための複数の命令を含むコンピュータ読取り可能な記録媒体を有するコンピュータプログラムプロダクトである。較正プログラム207では、これらの複数の命令が、計測装置200の較正処理をコンピュータに実行させる。
表示部204は、液晶モニタなどの表示装置であり、CPU201からの指示に基づいて、計測装置200による計測結果や較正パラメータなどを表示する。入力部205は、マウスやキーボードを備えて構成され、使用者から外部入力される計測や較正に必要なパラメータ等の指示情報を入力する。入力部205へ入力された指示情報は、CPU201へ送られる。
IOポート206は、電子銃221、集束レンズ231a,231b、コイル241a,241b,242a,242b、対物レンズ232、検出器251、及びウェハステージ261のアクチュエータ262等に接続されている。
CPU201は、ROM202等から読み出した制御プログラムの内容に沿うように、IOポート206を介して、電子銃221、集束レンズ231a,231b、コイル241a,241b,242a,242b、対物レンズ232、検出器251、及びウェハステージ261のアクチュエータ262等を制御する。
較正プログラム207は、較正パラメータ等と共にROM202内に格納されており、バスラインを介してRAM203へロードされる。図5では、較正プログラム207がRAM203へロードされた状態を示している。
CPU201はRAM203内にロードされた較正プログラム207を実行する。具体的には、制御部270では、使用者による入力部205からの指示入力に従って、CPU201がROM202内から較正プログラム207を読み出してRAM203内のプログラム格納領域に展開して各種較正処理を実行する。CPU201は、この各種較正処理に際して生じる各種データをRAM203内に形成されるデータ格納領域に一時的に記憶させておく。較正処理が終了すると較正パラメータは更新される。
制御部270で実行される較正プログラム207はモジュール構成となっており、これらが主記憶装置上にロードされ、主記憶装置上に生成される。
(計測装置の較正方法)
次に、図6~図9を用いて、実施形態1の試料1を用いて実施される計測装置200の較正方法について説明する。
計測装置200の較正は、例えばパターンのLER及び自己相関長(Correlation Length)ξに対して行われる。自己相関長ξは、同じ周期構造がどれくらいの間隔で繰り返されるかの指標である。試料1が有するパターン10のLERに関して言えば、自己相関長ξは原子ステップが現れる間隔に相当する。試料1と異なり、ランダムなLERを有する実パターンの計測において、LERの値そのものに加え、自己相関長ξは重要なパラメータの1つであり、これを正確に較正することも非常に重要である。
試料1は、所定の結晶面と、その結晶面に現れる原子ステップを利用した既知のLER及び自己相関長ξを有する較正用試料である。また、試料1の有するLERは非常に小さい。このような試料1を用いることで、計測装置200を精度よく較正することができる。
図6は、実施形態1にかかる試料1のパターン10が示すLERのパワースペクトル密度関数(PSD:Power Spectral Density Function)を模式的に示すグラフである。PSDは、連続信号が周波数帯域ごとに持つパワー分布を表す。
図6のグラフの横軸は周波数(f)であり、縦軸はPSDである。また、グラフの実線は計測装置200によるパターン10の実測値であり、破線は実測値の正確度の許容範囲を示す。また、グラフの一点鎖線は、計測装置200で得られる画像のノイズ成分を除去した値をプロットしたものである。
パターン10が有するLERの自己相関長ξは、例えばグラフの低周波の平坦領域の値から1/e下がったポイントP1~P3における周波数の逆数として求めることができる。ここで、「e」は自然対数の底である。
図6(a)に示すように、LERがゼロと見做せ、自己相関長ξが無限大となるラインパターン11のPSDは、理想的にはデルタ関数となる。ただし、計測装置200の画像に起因するノイズ成分が現れるため、実線で示す値が実測値として得られる。グラフのポイントP1から求められる自己相関長ξも無限大とはならない。
図6(b)に示すように、所定周期の原子ステップを有するラインパターン12のPSDは、ラインパターン11のPSDよりも緩やかな傾きを示し、ポイントP2から求められる自己相関長ξはラインパターン11よりも小さくなる。
図6(c)に示すように、更に小さな周期の原子ステップを有するラインパターン13のPSDは、ラインパターン12のPSDよりも緩やかな傾きを示し、ポイントP3から求められる自己相関長ξはラインパターン12よりも小さくなる。
図7は、実施形態1にかかる試料1および任意のサンプルのラインパターン11~13,A~Cが示すLER及び自己相関長ξの実測値の一例を示すグラフである。
図7(a)はラインパターン11~13のLERのグラフであり、実線が実測値を示し、破線が実測値の正確度の許容範囲を示す。グラフの横軸は各ラインパターン11~13を示し、グラフの縦軸はLERである。図7(b)はラインパターン11~13自己相関長ξのグラフであり、実線が実測値を示し、破線が実測値の正確度の許容範囲を示す。グラフの横軸は各ラインパターン11~13を示し、グラフの縦軸は自己相関長ξである。図7(c)は任意のサンプルのラインパターンA~CのLERのグラフであり、実線が実測値を示し、破線が実測値の正確度の許容範囲を示す。グラフの横軸は各ラインパターンA~Cを示し、グラフの縦軸はLERである。
図7(a)(b)の例では、ラインパターン12,13のLER及び自己相関長ξの実測値は許容範囲内に入っている。しかし、ラインパターン11のLER及び自己相関長ξの実測値は共に許容範囲から外れている。つまり図7(a)(b)の例では、計測装置200は、LERが無限小、つまり略ゼロの場合の計測値の補正が必要であることが判る。
このような状態で、任意のサンプルである実サンプルのラインパターンA~CのLERを計測すると、図7(c)に示すように、やはり、LERが小さい側のラインパターンAの実測値が許容範囲からはずれてしまう。
図8は、実施形態1にかかる試料1および任意のサンプルのラインパターン11~13,A~Cが示すLER及び自己相関長ξの較正後の実測値の一例を示すグラフである。
図8(a)ラインパターン11~13LERのグラフであり、実線が計測装置200の較正後の実測値を示し、破線が実測値の正確度の許容範囲を示す。グラフの横軸は各ラインパターン11~13を示し、グラフの縦軸はLERである。図8(b)はラインパターン11~13自己相関長ξのグラフであり、実線が計測装置200の較正後の実測値を示し、破線が実測値の正確度の許容範囲を示す。グラフの横軸は各ラインパターン11~13を示し、グラフの縦軸は自己相関長ξである。図8(c)は任意のサンプルのラインパターンA~CのLERのグラフであり、実線が実測値を示し、破線が実測値の正確度の許容範囲を示す。グラフの横軸は各ラインパターンA~Cを示し、グラフの縦軸はLERである。
図8(a)(b)に示すように、ラインパターン11~13の全てのプロットが許容範囲内に入っている。既知のLER及び自己相関長ξを有する試料1を用いた較正により、計測装置200において、図8(c)に示すように、その後の未知でランダムなLER及び自己相関長ξを有するサンプルの精度の高い計測が可能となる。
なお、図7では、LERが小さくなり、また、自己相関長ξが大きくなるほど計測装置200による実測値がずれていく例について示したが、試料1で特定できる計測装置の実測値のずれの傾向はこれに限られない。計測装置によっては、LERが大きくなり、または、自己相関長ξが小さくなるほど実測値がずれる場合や、特定のLER及び自己相関長ξにおいて実測値がずれる場合等があり、試料1を用いればこれらの傾向を把握することができる。
図9は、実施形態1にかかる試料1を用いた計測装置200の較正方法の手順の一例を示すフロー図である。
図9に示すように、計測装置200により、試料1の各ラインパターン11~13を計測し、LER及び自己相関長ξの実測値を取得する(ステップS101)。
得られた実測値の正確度が許容範囲内か否かを判定する(ステップS102)。
実測値の正確度が許容範囲内でない場合には(ステップS102:No)、計測装置200の較正を行う(ステップS103)。
計測装置200の較正後、改めて、試料1の各ラインパターン11~13を計測し、LER及び自己相関長ξの実測値を取得する(ステップS104)。
得られた実測値の正確度が許容範囲内か否かを判定する(ステップS102)。実測値の正確度が許容範囲内である場合には(ステップS102:Yes)、処理を終了する。
以上により、実施形態1の試料1を用いた計測装置200の較正が終了する。
(比較例)
測長SEM等の計測装置で計測されたLERはノイズの影響で大きく見積もられる傾向にある。そこで、比較例の構成として、計測装置の較正によりノイズ成分をソフトウェア上で差し引く計算手法が提案されている。
しかしながら、計算方法が定まっておらず、同じサンプルを用いて計測したLER及び自己相関長ξの値が異なってしまう。また、既知のLER及び自己相関長ξを有する標準試料が存在せず、得られたLER及び自己相関長ξの正確度を検証することができないという種々の課題がある。標準試料に関して言えば、将来的に求められる2nm以下のLER計測を可能とするような試料が必要となってくると考えられる。
しかしながら、光リソグラフィや電子線リソグラフィを用いた微細加工では、2nm以下のLERを有する標準試料を意図的に作製することは非常に困難である。
実施形態1の試料1によれば、<111>方向に交わる方向に延び、延伸方向の側面が少なくとも1つの{111}結晶面を有するラインパターン11~13を備える。これにより、既知のLER及び自己相関長ξを有する試料1が得られる。原子ステップに起因するLERは非常に微小であるので、試料1は例えば1nm前後のLERに基づき、計測装置200を較正することが可能となる。
実施形態1の試料1によれば、試料1は種々の大きさのウェハWにはめ込まれて用いられる。これにより、様々な計測装置200に共通して試料1を用いることができる。よって、様々な計測装置200のいずれにおいても、同じサンプルに対して同一の計測結果が得られるよう、これらの計測装置200を較正することができる。
なお、実施形態1の試料1は、チップ状であり、ウェハWにはめ込まれて用いられることとしたが、これに限られない。ウェハ1wにパターン10を形成した後、チップに切り出すことなく、そのまま計測装置200での計測および較正に用いられてもよい。
また、上述のように原子ステップは1原子~数原子で構成することが可能であり、原子ステップを構成する原子数を調整することで、種々のLERに対応することができる。上述のように、原子ステップの構成原子が1原子である場合には、LERは0.3nm(3σで0.9nm)である。原子ステップの構成原子が2原子である場合には、原子ステップの段差は6.28Åであり、LERは0.6nm(3σで1.8nm)となる。
原子ステップの構成原子数は、ラインパターンの回転角度を大きくすることで増加させることができる。つまり、<111>方向の直交方向からのずれが大きくなるほど、段差の大きな原子ステップが現れやすい。これにより、原子ステップの間隔、つまり、自己相関長ξも縮小方向に調整することができる。
原子ステップの段差や間隔は、エッチング液やウェットエッチングの条件等によってもコントロールすることが可能である。
また、試料の材料となる(110)面を主面とするウェハは、シリコンだけでなく、GaAsまたはGaSn等の閃亜鉛(Zincblende)構造結晶の多元結晶を有するウェハであってもよい。例えば、GaAsの場合、格子間隔がシリコンとは若干異なり、GaAsの{111}結晶面の面間隔は3.26Åと、シリコンより若干大きい。このように、ウェハの材料を様々に選定することによっても、LERの大きさを制御することができる。
(変形例1)
次に、図10を用いて、実施形態1の変形例1の試料2について説明する。図10は、実施形態1の変形例1にかかる試料2が有するパターン20の構成を模式的に示す平面図である。変形例1の試料2はLERの周期がランダムである点が、上述の実施形態1の試料1とは異なる。
図10に示すように、試料2の(110)面である主面にはパターン20が配置されている。パターン20は、第1のラインパターンとしてのラインパターン21、第2のラインパターンとしてのラインパターン22、及び第3のラインパターンとしてのラインパターン23を含む。
ラインパターン21~23は、<111>方向に略直交する方向に延伸している。つまり、ラインパターン21~23のベースとなるパターンは、上述の実施形態1のラインパターン11と同様に構成されており、LERが略ゼロであり、自己相関長ξは原理的には無限大である。
このようなラインパターンをベースとして、ラインパターン22,23にはランダムな周期を有するLERが導入されている。このようなラインパターン22,23は、例えばアッシングまたはドライエッチング等により、ラインパターン22,23の側面を荒らして微小な凹凸22c,23cを設けることで形成することができる。
また、ラインパターン23は、ラインパターン22よりも大きなLERを有する。LERは、アッシングやドライエッチングの条件を異ならせることで調整することができる。例えば、アッシングであれば、プラズマ生成用電圧を高めたり、処理時間を長くしたりすることで、より大きなLERが得られる。ドライエッチングであれば、上記手法の他、所定のLERを有するレジストパターンをマスクに、選択的にエッチングを行うことで異なるLERが得られる。
ラインパターン22,23のLER及び自己相関長ξを既知のものとするには、例えば、予め、使用するアッシングやドライエッチンの条件ごとに、これらの条件により作成されたダミーパターン等を、透過型電子顕微鏡(TEM:Transmission Electron Microscope)等により観測し、LER及び自己相関長ξの値を取得しておけばよい。
なお、ラインパターン21には、アッシングやドライエッチング等は行わず、初期状態のままのミラー面とする。
(変形例2)
次に、図11を用いて、実施形態1の変形例2の試料3について説明する。図11は、実施形態1の変形例2にかかる試料3が有するパターン30の構成を模式的に示す平面図である。変形例2の試料3はLERの導入手法が、上述の変形例1の試料2とは異なる。
図11に示すように、試料3の(110)面である主面にはパターン30が配置されている。パターン30は、第1のラインパターンとしてのラインパターン31、第2のラインパターンとしてのラインパターン32、及び第3のラインパターンとしてのラインパターン33を含む。
ラインパターン31~33は、<111>方向に略直交する方向に延伸している。つまり、ラインパターン31~33のベースとなるパターンは、上述の実施形態1のラインパターン11と同様に構成されており、LERが略ゼロであり、自己相関長ξは原理的には無限大である。
このようなラインパターンをベースとして、ラインパターン32,33には、パーティクル32p,33pを利用して、ランダムな周期を有するLERが導入されている。つまり、粒子サイズが既知のパーティクル32p,33pをそれぞれのラインパターン32,33に付着させる。ラインパターン33に付着させるパーティクル33pは、ラインパターン32に付着させるパーティクル32pよりも粒子サイズの大きなものとする。
なお、ラインパターン31には、パーティクルを付着させることなく、初期状態のままのミラー面とする。
[実施形態2]
以下、図面を参照して、実施形態2について詳細に説明する。実施形態2では、試料の材料となる基板としてSOI(Silicon On Insulator)ウェハを用いる点が、上述の実施形態1の構成とは異なる。
図12は、或るラインパターン40が有する各種結晶面を示す模式図である。ラインパターン40は、(110)面を主面とする基板に<111>方向と略直交する方向に延びるラインを有する。
図12に示すように、ラインパターン40は、(110)面である上面41に対して略垂直な{111}結晶面である側面42と、(110)面である底面43との接合部分に裾部44を有する。裾部44は、ラインパターン40の形成時に出現した他の{111}結晶面である(参考文献:Micro and Nano Engineering3(2019)44-49)。裾部44の{111}結晶面は、側面42の{111}結晶面とは異なる角度を有している。
例えば計測装置200等による計測時、顕微鏡の焦点深度が深い場合等において、上記の裾部44のような斜めの{111}結晶面が画像に写り込み、ラインパターン40の輪郭が不鮮明になる場合がある。
以下に述べる実施形態2の構成は、斜めの{111}結晶面が形成されてしまうのを抑制する。
(試料の製造方法)
図13は、実施形態2にかかる試料の材料となるSOIウェハ5wと、試料が有するラインパターン51とを模式的に示す断面図である。
図13(a)に示すように、SOIウェハ5wは、シリコン等から構成される基板50sb、シリコン酸化層等の絶縁層から構成されるボックス層50bx、及びシリコン層等から構成される活性層50acを備える。
活性層50acは、(110)面を主面とする結晶構造を有する。SOIウェハ5wが、例えばSIMOX(Separation by IMplantation of OXygen)方式で作製されている場合には、基板50sbも(110)結晶となる。基板50sbが(110)結晶であると、劈開等の加工が容易であるなどの利点がある。
ただし、基板50sbは必ずしも(110)結晶構造を有する必要はない。例えば、SOIウェハを貼り合わせ方式で作製した場合には、基板が(110)結晶以外の結晶構造を有することもある。
SOIウェハ5wを用いて、SOIウェハ5wの活性層50acにラインを形成することで、ラインパターン51を得ることができる。
図13(b)に示すように、第1のラインパターンとしてのラインパターン51は、底面51bがボックス層50bxに達するラインアンドスペースパターンとなっている。ラインパターン51は、例えば活性層50acの結晶方位である<110>方向に略直交する方向に延びる。
KOH溶液等によるウェットエッチングでは、シリコン等である活性層50acに対し、シリコン酸化層等であるボックス層50bxは殆どエッチングされず、高い選択比を有する。この高選択比を利用して、図12に示した裾部44の{111}結晶面のような傾斜面が消失するまでウェットエッチングを継続することにより、傾斜面の無いラインパターン51が得られる。
このようなSOIウェハ5wを用いた試料に対しては、上述の実施形態1及びその変形例1,2の構成を適用することが可能である。つまり、ラインパターン51をベースに、<110>方向の直交方向から意図的にずらして延伸させた第2及び第3のラインパターンを形成することで、上述の実施形態1に相当する試料が得られる。また、ラインパターン51をベースに、ドライエッチング等により側面を荒らした第2及び第3のラインパターンを形成することで、上述の実施形態1の変形例1に相当する試料が得られる。また、ラインパターン51をベースに、粒子サイズが既知であるパーティクルを付着させた第2及び第3のラインパターンを形成することで、上述の実施形態1の変形例2に相当する試料が得られる。
なお、SOIウェハの作製条件や、作製後の研磨処理等により、活性層の厚さは種々に調整可能である。厚膜の活性層を有するSOIウェハを使って、ドライエッチングとウェットエッチングとの複合処理によりラインパターンを形成してもよい。
ドライエッチングは垂直性の高い深溝の形成に優れる。ただし、ドライエッチングによる加工面に完全な結晶面が現れるわけではない。一方、KOH溶液等を用いたウェットエッチングでは、加工面は略完全な結晶面となるが、ウェットエッチングは等方的にエッチングが進行することから狭ピッチのパターン形成には不向きである。
そこで、ドライエッチングにより厚膜の活性層をボックス層に達するまで深掘りし、その後、KOH溶液等を用いたウェットエッチングを行うことで、ウェットエッチングの処理時間を短縮することができ、ラインパターンのピッチが広がってしまうことを抑制できる。これにより、側面に{111}結晶面を有する狭ピッチのラインパターンを形成することができる。
狭ピッチのラインパターンを形成する際、金属触媒エッチング(MacEtch:Metal-Assisted Chemical Etching)等の、より高アスペクト比のパターンの加工性に優れる手法を用いてもよい。
(変形例1)
次に、図14及び図15を用いて、実施形態2の変形例1の試料6について説明する。変形例1の試料6は、電気的な状態の異なるラインパターン61a~63a,61f~63fを備える点が、上述の実施形態2とは異なる。
図14は、実施形態2の変形例1にかかる試料6の構成の一例を模式的に示す平面図である。図14に示すように、変形例1の試料6もSOIウェハから構成され、ボックス層60bx上に配置されたパターン60を備える。パターン60は、ラインパターン61a~63a,61f~63fを含む。
第1のラインパターンとしてのラインパターン61a,61fは、<110>方向と略直交する方向に延び、実質的にゼロと見做せるLER、及び実質的に無限大の自己相関長ξを有する。第2のラインパターンとしてのラインパターン62a,62f、及び第3のラインパターンとしてのラインパターン63a,63fには、上述の実施形態1及びその変形例1,2の少なくともいずれかの手法により、所定の自己相関長ξを有するLERが導入されている。
また、ラインパターン61f~63fは、絶縁層であるボックス層60bx上に配置されていることからフローティング状態となっている。ラインパターン61a~63aは、接地線64に接続されてアース状態となっている。これにより、計測装置の電子ビームによる帯電が計測制度に与える影響を調べることができる。
ただし、ラインパターン61a~63aは、これ以外の手法でアース状態とされていてもよい。例えば、SOIウェハの基板と物理的に接触させることで、ラインパターン61a~63aをアース状態にすることができる。また、ラインパターン61a~63aの体積が充分に大きければ電気的な容量も大きくなり、帯電の影響を無視することができる。
図15は、実施形態2の変形例1にかかるラインパターン61a,61fから得られる画像の信号強度プロファイルを示すグラフである。グラフの横軸は、ラインパターン61a,61fの延伸方向と直交する方向の断面における計測位置であり、グラフの縦軸は信号強度である。
図15に示すように、フローティング状態で帯電されたラインパターン61fの線幅は、アース状態のラインパターン61aの線幅よりも太く計測される(参考文献:Journal of Vacuum Science&Technology B36,06J502(2018))。帯電されていない状態でラインパターン61a,61fを計測すると、これらの信号強度プロファイルはほぼ一致し、これらが等しい線幅であることが判っている。したがって、図15のグラフの信号強度プロファイルの違いは帯電の影響によるものであることが判る。
実施形態2の変形例1の試料6によれば、帯電の影響下にあるパターンの計測結果の確度および精度を知ることができ、計測装置における帯電対策技術の評価も可能となる。
(変形例2)
上述の実施形態2及びその変形例1の構成を欠陥検査装置の較正用の試料に転用することも可能である。計測装置としての欠陥検査装置は、例えば隣り合うダイ同士のパターンを比較することにより、ピンドット欠陥やピンホール欠陥等の欠陥を検出する装置である。
欠陥検査装置においては、欠陥検査装置の検出対象となるピンドット欠陥やピンホール欠陥等のサイズを意図的に変化させたプログラム欠陥と呼ばれる欠陥を導入したパターンを評価することで、所定サイズの欠陥を正しく検出できるか否かを判定することがある。判定結果は欠陥検査装置の較正に用いられる。
しかしながら、判定に用いるパターンが所定の大きさ以上のLERを有していると、欠陥検査装置における評価を攪乱させる要因となってしまう。
そこで、図16に示すように、実施形態2のラインパターン51をベースに、プログラム欠陥の無いラインパターン61ieと、プログラム欠陥65pを導入したラインパターン65ieとを形成することで、攪乱要因となるLERが実質的にゼロであるような状態で、欠陥検査装置の評価を行うことができる。また、プログラム欠陥65pの導入に際しては、LERの影響を考慮しなくともよく、プログラム欠陥65pを例えば約2nm以下の微小サイズとすることも可能である。
また、上述の変形例1のラインパターン61a,61fをベースに、プログラム欠陥の無いラインパターンと、プログラム欠陥を導入したラインパターンとを形成することで、帯電の影響が欠陥検査装置に与える影響をも調べることが可能となる。
[実施形態3]
以下、図面を参照して、実施形態3について詳細に説明する。実施形態3の構成では、結晶成長により所定の結晶面を側壁に有するラインパターンを形成する点が、上述の実施形態1,2とは異なる。
(試料の製造方法)
図17は、実施形態3にかかるラインパターン71の形成方法の手順の一例を示す平面図である。
図17(a)は、光リソグラフィや電子線リソグラフィ等のリソグラフィ技術と、反応性イオンエッチング(RIE:Reactive Ion Etching)等のドライエッチング技術とによって形成したラインパターン71pである。ラインパターン71pは、<110>方向と略直交する方向に延びる。
図17(a)に示すように、リソグラフィとドライエッチングにより形成されたラインパターン71pは、例えばレジストパターンが有していたLERが転写されたり、ドライエッチングにより側壁荒れが起きたりすることによって側面に凹凸71cが形成されて、ラインパターン71pのLERが大きくなることがある。
次に、ラインパターン71pの上面に絶縁層等による保護層(不図示)を形成する。ラインパターン71pの形成時、レジストパターン等の補助のためにハードマスクを形成しておき、それを保護層として転用してもよい。
次に、液相成長技術等を用いてラインパターン71pに対して結晶成長を行う。液相成長技術では、平衡状態に近い状態で結晶成長が進行するため、最安定面である{111}結晶面が容易に形成される。ラインパターン71p上面は保護層の存在により、結晶成長は殆ど行われない。
また、溶液または融液の温度を調整することで、溶解または融解等のエッチングと、結晶成長との両方が並行して行われる。これにより、ラインパターン71pの線幅の太りを抑制しつつ、主にラインパターン71p側面での結晶成長を行うことができる。
具体的には、溶液または融液の温度を平衡温度よりも若干高くすることで、まずはエッチングを進行させる。その際、ラインパターン71p側面の凹凸71cのような曲率半径が小さい部分が優先的にエッチングされる。その後、線幅が細りすぎないよう、溶液または融液の温度を下げて結晶成長を進行させる。
ラインパターン71pの側面が略完全な{111}結晶面で覆われたところで、液相成長を終了する。その後、ラインパターン71pの上面から図示しない保護層を除去する。
図17(b)は、以上により得られた第1のラインパターンとしてのラインパターン71である。ラインパターン71は、{111}結晶面である側面71sを有し、実質的にゼロと見做せるLER、及び実質的に無限大の自己相関長ξを有する。
ラインパターン71をベースに、上述の実施形態1及びその変形例1,2の少なくともいずれかの手法により、所定の自己相関長ξを有するLERが導入された第2及び第3のラインパターンを形成することで、実施形態3の試料が得られる。
なお、リソグラフィ技術とドライエッチング技術とを用いた加工においては、例えばハーフピッチが20nm以下の微細パターンを作製することも可能である。それには、例えば電子線リソグラフィ技術やダブルパターニング技術を用いればよい。ダブルパターニング技術は、二重露光により、1回の露光で形成したレジストパターンの間に、もう1回の露光で新たなレジストパターンを形成する技術である。
実施形態3の試料によれば、例えばハーフピッチが20nm以下の微細なラインパターン71における計測結果の確度および精度を知ることができる。これを計測装置の較正に活かすことで、微細パターンにおける計測の精度を向上させることができる。
なお、実施形態3の試料の材料としては、シリコンウェハ及びSOIウェハのいずれも用いることができる。
(変形例)
実施形態3における液相成長技術に替えて、変形例として、分子線エピタキシ(MBE:Molecular Beam Epitaxy)技術や有機金属気相成長(MOCVD:Metal Organic Chemical Vapor Deposition)技術等の気相成長技術を用いることも可能である。
気相成長技術では、結晶成長の速度が液相成長技術に比べて遅く、線幅の制御が容易である。また、結晶成長の条件によって最安定面である{111}結晶面のみならず、{110}結晶面や{100}結晶面のような準安定面も形成可能である。得られる結晶面は、結晶成長の下地の結晶方位にも大きく依存する。これを利用して、例えば、ドライエッチング後にラインパターンの上面である(110)面を露出させておくことで、上面には(110)面が成長しやすく、側面には{111}結晶面が成長しやすい状態を作ることができる。
なお、気相成長技術を用いる場合には、予め、ドライエッチング後のラインパターンの線幅を狭くしておくことが好ましい。電子線リソグラフィや極端紫外線(EUV:Extreme Ultraviolet)を用いたリソグラフィでは、ネガレジストが多用される。この場合、スペース幅に比べてライン幅(線幅)を狭くすることが容易である。これにより、気相成長により線幅が太っても所望の線幅のラインパターンが得られる。
変形例の試料の材料としても、シリコンウェハ及びSOIウェハのいずれも用いることができる。
[実施形態4]
以下、図面を参照して、実施形態4について詳細に説明する。実施形態4の構成では、ラインパターンが更に微細化されている点が、上述の実施形態1~3とは異なる。
(試料の製造方法)
図18は、実施形態4にかかるラインパターン81の形成方法の手順の一例を示す断面図である。
図18(a)に示すように、例えば(110)面を主面とするウェハ8w上に、シリコン酸化層等のマスクパターン80oxを形成する。マスクパターン80oxは、ウェハ8wの<110>方向に略直交する方向に延びるよう形成される。
マスクパターン80oxの形成には、例えば、ネガ型電子ビームレジストであるHSQ(Hydrogen Silsesquixane)レジストを用いることができる。HSQレジストは現在最も微細加工性に優れる材料と言われ、ハーフピッチが10nm前後、あるいは、孤立パターンであれば線幅数nmが実現されたという報告もある。
HSQレジストはシリコン系のレジストであり、パターニング後にアニール処理を行うことでSiO化する。HSQレジストのパターニングは、例えば電子線リソグラフィ等により行う。HSQレジストを用いることで、比較的容易に、シリコン酸化層等の微細なマスクパターン80oxを得ることができる。
次に、マスクパターン80oxが形成されたウェハ8wに対して、液相成長技術または気相成長技術を用いて結晶成長を行う。結晶は、マスクパターン80oxから露出したウェハ8wの(110)面上に選択的に成長する。結晶の上面がマスクパターン80oxの高さを超えると、結晶は若干横方向にも広がる。このとき、結晶の上面は、下地であるウェハ8wの主面と同じ(110)面となる。結晶の側面は、最安定面である{111}結晶面となる。なお、液相成長技術を用いた場合、結晶上面に{111}結晶面が形成される場合もある。その場合には、化学機械研磨(CMP:Chemical Mechanical Polishing)技術により、結晶上面を平坦化する。
図18(b)は、以上により得られた第1のラインパターンとしてのラインパターン81である。ラインパターン81は、結晶成長により得られた結晶80grから構成され、{111}結晶面である側面81sを有し、実質的にゼロと見做せるLER、及び実質的に無限大の自己相関長ξを有する。
ラインパターン81をベースに、上述の実施形態1及びその変形例1,2の少なくともいずれかの手法により、所定の自己相関長ξを有するLERが導入された第2及び第3のラインパターンを形成することで、実施形態4の試料が得られる。
上記において、ラインパターン81をベースに、<110>方向の直交方向から意図的にずらして延伸させた第2及び第3のラインパターンを形成した場合には、ウェハ8w主面の(110)面が種結晶となる。したがって、そこから成長する結晶の側面は{111}結晶面となり、結晶学的な周期を持った原子ステップが形成される。
なお、実施形態4の試料の材料としては、シリコンウェハ及びSOIウェハのいずれも用いることができる。
ところで、上述の実施形態3,4のように、結晶成長を用いたラインパターン71,81等にプログラム欠陥を導入し、欠陥検査装置の較正用の試料とすることもできる。プログラム欠陥を例えばエッチングのみにより形成する場合には、プログラム欠陥の側面には高指数面が現れるため、エッチング速度が大きく、プログラム欠陥の大きさの制御が困難である。上述のように、結晶成長を用いれば、プログラム欠陥の側面に{111}結晶面を形成することが可能となり、プログラム欠陥の大きさの制御が容易になる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1,2,3,6…試料、1w,8w…ウェハ、5w…SOIウェハ、10,20,30,60…パターン、11~13,21~23,31~33,51,61a~63a,61f~63f,71,81…ラインパターン、12a,13a…原子ステップ、11s~13s,71s,81s…側面、200…計測装置、207…較正プログラム。

Claims (11)

  1. <111>方向に交わる方向に延び、延伸方向の側面が少なくとも1つの{111}結晶面を有する第1および第2のラインパターンを備え、
    前記第1のラインパターンの前記側面が有する第1のラフネスは所定値未満であり、
    前記第2のラインパターンの前記側面は、前記第1のラフネスよりも大きい第2のラフネスを有し、
    前記第1のラインパターンは、前記第2のラインパターンよりも、<111>方向に直交する方向に近い第1の方向に延伸し、
    前記第2のラインパターンは、前記第1のラインパターンの前記延伸方向に対して斜交する第2の方向に延伸し、前記第2のラインパターンの前記側面は第1の周期で現れる原子ステップを有する、
    基板。
  2. <111>方向に交わる方向に延び、延伸方向の側面が少なくとも1つの{111}結晶面を有する第1および第2のラインパターンを備え、
    前記第1のラインパターンの前記側面が有する第1のラフネスは所定値未満であり、
    前記第2のラインパターンの前記側面は、前記第1のラフネスよりも大きい第2のラフネスを有し、
    前記第1のラインパターンの前記側面はミラー面となっており、
    前記第2のラインパターンの前記側面はランダムな凹凸を有する
    板。
  3. 前記第1および第2のラインパターンは、(110)面を主面とする基板に配置され、
    前記第1および第2のラインパターンの上面は前記基板の前記主面から構成される、
    請求項1または請求項2に記載の基板。
  4. 前記第1および第2のラインパターンは、(110)面を主面とする基板上に配置され、
    前記第1および第2のラインパターンの下面は前記基板の前記主面と接している、
    請求項1または請求項2に記載の基板。
  5. 前記基板上には前記基板の一部を覆う絶縁層が配置され、
    前記第1および第2のラインパターンは、前記絶縁層から露出した前記基板上に配置されている、
    請求項に記載の基板。
  6. 前記第1および第2のラインパターンは絶縁層上に配置されている、
    請求項1または請求項2に記載の基板。
  7. それぞれの前記第1および第2のラインパターンの一部はフローティング状態となっており、
    それぞれの前記第1および第2のラインパターンの他の一部はアース状態となっている、
    請求項に記載の基板。
  8. <111>方向に交わる方向に延び、延伸方向の側面が少なくとも1つの{111}結晶面を有する第1および第2のラインパターンを備え、
    前記第1のラインパターンの前記側面が有する第1のラフネスは所定値未満であり、
    前記第2のラインパターンの前記側面は、前記第1のラフネスよりも大きい第2のラフネスを有し、
    前記第1のラインパターンは、前記第2のラインパターンよりも、<111>方向に直交する方向に近い第1の方向に延伸し、
    前記第2のラインパターンは、前記第1のラインパターンの前記延伸方向に対して斜交する第2の方向に延伸し、前記第2のラインパターンの前記側面は第1の周期で現れる原子ステップを有する、
    パターン。
  9. <111>方向に交わる方向に延び、延伸方向の側面が少なくとも1つの{111}結晶面を有する第1および第2のラインパターンを備え、
    前記第1のラインパターンの前記側面が有する第1のラフネスは所定値未満であり、
    前記第2のラインパターンの前記側面は、前記第1のラフネスよりも大きい第2のラフネスを有し、
    前記第1のラインパターンの前記側面はミラー面となっており、
    前記第2のラインパターンの前記側面はランダムな凹凸を有する、
    パターン。
  10. <111>方向に交わる方向に延び、延伸方向の側面が少なくとも1つの{111}結晶面を有する第1および第2のラインパターンを備え、
    前記第1のラインパターンの前記側面が有する第1のラフネスは所定値未満であり、
    前記第2のラインパターンの前記側面は、前記第1のラフネスよりも大きい第2のラフネスを有し、または、前記第1のラフネスを有する側面にプログラム欠陥が導入されたものである試料をそれぞれ計測装置で計測し、
    計測結果に基づき前記計測装置の較正を行い、
    前記第1のラインパターンは、前記第2のラフネスを有する前記第2のラインパターンよりも、<111>方向に直交する方向に近い第1の方向に延伸し、
    前記第2のラフネスを有する前記第2のラインパターンは、前記第1のラインパターンの前記延伸方向に対して斜交する第2の方向に延伸し、前記第2のラインパターンの前記側面は第1の周期で現れる原子ステップを有し、
    前記第1のラフネスを有する前記第2のラインパターンは前記第1の方向に延伸している、
    計測装置の較正方法。
  11. <111>方向に交わる方向に延び、延伸方向の側面が少なくとも1つの{111}結晶面を有する第1および第2のラインパターンを備え、
    前記第1のラインパターンの前記側面が有する第1のラフネスは所定値未満であり、
    前記第2のラインパターンの前記側面は、前記第1のラフネスよりも大きい第2のラフネスを有し、または、前記第1のラフネスを有する側面にプログラム欠陥が導入されたものである試料をそれぞれ計測装置で計測し、
    計測結果に基づき前記計測装置の較正を行い、
    前記第1のラインパターンの前記側面はミラー面となっており、
    前記第2のラフネスを有する前記第2のラインパターンの前記側面はランダムな凹凸を有し、
    前記第1のラフネスを有する前記第2のラインパターンの前記側面はミラー面となっている、
    計測装置の較正方法。
JP2019168052A 2019-09-17 2019-09-17 基板、パターン、及び計測装置の較正方法 Active JP7267882B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019168052A JP7267882B2 (ja) 2019-09-17 2019-09-17 基板、パターン、及び計測装置の較正方法
TW109103027A TWI742525B (zh) 2019-09-17 2020-01-31 基板、圖形、及測量裝置之校正方法
CN202010102055.9A CN112525116B (zh) 2019-09-17 2020-02-19 衬底、图案、及测量装置的校正方法
BE20205155A BE1027584B1 (de) 2019-09-17 2020-03-06 Substrat und verfahren zur kalibrierung von messvorrichtungen
US16/812,521 US11549807B2 (en) 2019-09-17 2020-03-09 Substrate and method for calibration of measurement apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019168052A JP7267882B2 (ja) 2019-09-17 2019-09-17 基板、パターン、及び計測装置の較正方法

Publications (2)

Publication Number Publication Date
JP2021048156A JP2021048156A (ja) 2021-03-25
JP7267882B2 true JP7267882B2 (ja) 2023-05-02

Family

ID=69960170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019168052A Active JP7267882B2 (ja) 2019-09-17 2019-09-17 基板、パターン、及び計測装置の較正方法

Country Status (5)

Country Link
US (1) US11549807B2 (ja)
JP (1) JP7267882B2 (ja)
CN (1) CN112525116B (ja)
BE (1) BE1027584B1 (ja)
TW (1) TWI742525B (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003262947A (ja) 2002-03-08 2003-09-19 Semiconductor Leading Edge Technologies Inc エッジ粗さ解析用レチクル、およびそれを用いたエッジ粗さ解析方法
JP2008171911A (ja) 2007-01-10 2008-07-24 Tokyo Electron Ltd ラフネス評価方法及びシステム
JP2008288272A (ja) 2007-05-15 2008-11-27 Toshiba Corp 半導体装置
JP2008311439A (ja) 2007-06-14 2008-12-25 Fujitsu Microelectronics Ltd 半導体装置およびその導体配線の接続検査方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2797732B2 (ja) 1991-03-01 1998-09-17 日立電線株式会社 Icパッケージ
JP2705338B2 (ja) * 1991-03-18 1998-01-28 富士通株式会社 測長sem用基準サンプルの製造方法
JP2649475B2 (ja) 1993-04-30 1997-09-03 住友シチックス株式会社 測定精度校正用標準試料とその製造方法
JP3724949B2 (ja) 1998-05-15 2005-12-07 株式会社東芝 基板検査装置およびこれを備えた基板検査システム並びに基板検査方法
JP4287671B2 (ja) 2003-02-19 2009-07-01 株式会社日立ハイテクノロジーズ 測長用標準部材およびその作製方法、並びにそれを用いた電子ビーム測長装置
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US8324660B2 (en) * 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) * 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP2007139575A (ja) 2005-11-18 2007-06-07 Hitachi High-Technologies Corp 測長校正用標準部材及びその作製方法及びこれを用いた校正方法及び装置
JP2008031027A (ja) 2006-06-28 2008-02-14 Namiki Precision Jewel Co Ltd サファイヤ単結晶基板
US7781306B2 (en) * 2007-06-20 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same
JP4287891B2 (ja) 2007-12-20 2009-07-01 株式会社日立ハイテクノロジーズ 測長用標準部材及びそれを用いた電子ビーム測長装置
US8134169B2 (en) * 2008-07-01 2012-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Patterned substrate for hetero-epitaxial growth of group-III nitride film
JP5071815B2 (ja) 2008-08-29 2012-11-14 独立行政法人産業技術総合研究所 ナノメートルスケールの計測標準試料およびナノメートルスケールの計測標準試料を用いた走査型顕微鏡の校正方法
US8373113B2 (en) * 2008-11-05 2013-02-12 Hitachi High-Technologies Corporation Calibration standard member, method for manufacturing the member and scanning electronic microscope using the member
JP4929296B2 (ja) * 2009-01-28 2012-05-09 株式会社日立ハイテクノロジーズ 荷電粒子線装置
WO2013069067A1 (ja) 2011-11-11 2013-05-16 学校法人関西学院 ナノメーター標準原器及びナノメーター標準原器の製造方法
US10615084B2 (en) * 2016-03-01 2020-04-07 Asml Netherlands B.V. Method and apparatus to determine a patterning process parameter, associated with a change in a physical configuration, using measured pixel optical characteristic values
JP7000944B2 (ja) 2018-03-23 2022-01-19 マツダ株式会社 ソレノイドバルブの取付構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003262947A (ja) 2002-03-08 2003-09-19 Semiconductor Leading Edge Technologies Inc エッジ粗さ解析用レチクル、およびそれを用いたエッジ粗さ解析方法
JP2008171911A (ja) 2007-01-10 2008-07-24 Tokyo Electron Ltd ラフネス評価方法及びシステム
JP2008288272A (ja) 2007-05-15 2008-11-27 Toshiba Corp 半導体装置
JP2008311439A (ja) 2007-06-14 2008-12-25 Fujitsu Microelectronics Ltd 半導体装置およびその導体配線の接続検査方法

Also Published As

Publication number Publication date
BE1027584A1 (de) 2021-04-09
US20210082662A1 (en) 2021-03-18
TW202114132A (zh) 2021-04-01
JP2021048156A (ja) 2021-03-25
BE1027584B1 (de) 2021-04-16
US11549807B2 (en) 2023-01-10
TWI742525B (zh) 2021-10-11
CN112525116A (zh) 2021-03-19
CN112525116B (zh) 2023-03-10

Similar Documents

Publication Publication Date Title
KR100513171B1 (ko) 소자성능측정에의해근접효과를정량화방법및장치
CN100582934C (zh) 一种曝光方法及曝光处理装置
Yamazaki et al. 5-nm-order electron-beam lithography for nanodevice fabrication
JP4511582B2 (ja) マスクパターンの補正方法、フォトマスク、および半導体装置の製造方法
TWI460558B (zh) 用於光罩對準之方法及使用數個掩膜以形成裝置在晶圓上之方法
JP7267882B2 (ja) 基板、パターン、及び計測装置の較正方法
US7736844B2 (en) Overlay mark and method of forming the same
JP2001312045A (ja) マスクの形成方法
US7862737B2 (en) Planarizing method
CN107193190A (zh) 焦距监测方法
US7094504B2 (en) Mask, manufacturing method for mask, and manufacturing method for semiconductor device
JP5011774B2 (ja) 転写マスクブランク及び転写マスク並びにパターン露光方法
US20100120177A1 (en) Feature Dimension Control in a Manufacturing Process
JP5552776B2 (ja) ナノインプリント用モールドの製造方法と検査方法
US7393616B2 (en) Line end spacing measurement
JP4580797B2 (ja) 偏光状態検査方法及び半導体装置の製造方法
JP2006041549A (ja) 半導体デバイスの製造方法
KR20080086693A (ko) 반도체 소자의 오버레이 측정 방법
JP2009076863A (ja) 半導体装置の製造方法
US7989228B2 (en) Method and structure for sample preparation for scanning electron microscopes in integrated circuit manufacturing
JP4112842B2 (ja) マスクの欠陥修正方法
JP2016212393A (ja) フォトマスクの製造方法、フォトマスク、並びにそれを用いた側壁角度測定装置及びその校正方法
JP2012215636A (ja) フォトマスクの作製方法
US20230228792A1 (en) Standard sample and manufacturing method thereof
CN113985705A (zh) 一种快速实现光刻系统精密校准的光学方法及装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230420

R151 Written notification of patent or utility model registration

Ref document number: 7267882

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

点击 这是indexloc提供的php浏览器服务,不要输入任何密码和下载