JP5626978B2 - 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置 - Google Patents
薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置 Download PDFInfo
- Publication number
- JP5626978B2 JP5626978B2 JP2010200570A JP2010200570A JP5626978B2 JP 5626978 B2 JP5626978 B2 JP 5626978B2 JP 2010200570 A JP2010200570 A JP 2010200570A JP 2010200570 A JP2010200570 A JP 2010200570A JP 5626978 B2 JP5626978 B2 JP 5626978B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- thin film
- film transistor
- active layer
- partial pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Dram (AREA)
Description
前記活性層が、前記ゲート電極側に前記ゲート絶縁膜を介して配置された、第1の電子親和力を有する第1の領域と、前記ゲート電極に遠い側に配置された、前記第1の電子親和力よりも小さい第2の電子親和力を有する第2の領域とを含み、
前記活性層の膜厚方向において、前記第1の領域を井戸層、前記第2の領域と前記ゲート絶縁膜とを障壁層とする井戸型ポテンシャルが構成されており、
前記活性層が、a(In2O3)・b(Ga2O3)・c(ZnO)から成る酸化物半導体層であり(ここでa、b、cは、それぞれa≧0、b≧0、c≧0、かつa+b≠0、b+c≠0、c+a≠0である。)、前記第2の領域のb/(a+b)が前記第1の領域のb/(a+b)よりも大きいことを特徴とする。
前記酸化物半導体層が非晶質であるかどうかは、X線回折測定により確認することができる。すなわち、X線回折測定により、結晶構造を示す明確なピークが検出されなかった場合は、その酸化物半導体層は非晶質であると判断することができる。
更に好ましくは、第1の領域A1のb/(a+b)が0.4よりも小さく、かつ、第2の領域A2のb/(a+b)が0.6以上であることが望ましい。
該成膜工程において、成膜室内を第1の酸素分圧/アルゴン分圧下で前記第1の領域を成膜し、前記成膜室内を第2の酸素分圧/アルゴン分圧下で、第1の領域のb/(a+b)よりも大きいb/(a+b)となる組成比の前記第2の領域を成膜することを特徴とする。
該成膜工程が、前記第1の領域と、第1の領域のb/(a+b)よりも大きいb/(a+b)となる組成比の前記第2の領域とを成膜する工程を含み、前記第1の領域の成膜中および/または該第1の領域を成膜した後に、該第1の領域の成膜面に酸素含有ラジカルを照射する工程を含むことを特徴とする。
該成膜工程が、前記第1の領域と、第1の領域のb/(a+b)よりも大きいb/(a+b)となる組成比の前記第2の領域とを成膜する工程を含み、前記第1の領域の成膜中および/または第1の領域の成膜後に、オゾン雰囲気中にて該第1の領域の成膜面に紫外線を照射する工程を含むことを特徴とする。
図3(A)から(D)は、本発明の第1〜第4の実施形態の薄膜トランジスタ1〜4の構成を模式的に示す断面図である。図3(A)〜(D)の各薄膜トランジスタにおいて、共通の要素には同一の符号を付している。
図3(A)〜(D)に示す実施形態は、ゲート、ソース、ドレイン電極の、活性層(IGZO層)に対する配置が異なるが、同一符号を付与されている各要素の機能は同一であり、同様の材料を適応することができる。
薄膜トランジスタ1を形成するための基板11の形状、構造、大きさ等については特に制限はなく、目的に応じて適宜選択することができる。基板の構造は単層構造であってもよいし、積層構造であってもよい。基板11としては、例えば、YSZ(イットリウム安定化ジルコニウム)やガラス等の無機材料、樹脂や樹脂複合材料等からなる基板を用いることができる。中でも軽量である点、可撓性を有する点から樹脂あるいは樹脂複合材料からなる基板が好ましい。具体的には、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリブチレンナフタレート、ポリスチレン、ポリカーボネート、ポリスルホン、ポリエーテルスルホン、ポリアリレート、アリルジグリコールカーボネート、ポリアミド、ポリイミド、ポリアミドイミド、ポリエーテルイミド、ポリベンズアゾール、ポリフェニレンサルファイド、ポリシクロオレフィン、ノルボルネン樹脂、ポリクロロトリフルオロエチレン等のフッ素樹脂、液晶ポリマー、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、アイオノマー樹脂、シアネート樹脂、架橋フマル酸ジエステル、環状ポリオレフィン、芳香族エーテル、マレイミドーオレフィン、セルロース、エピスルフィド化合物等の合成樹脂からなる基板、既述の合成樹脂等と酸化珪素粒子との複合プラスチック材料からなる基板、既述の合成樹脂等と金属ナノ粒子、無機酸化物ナノ粒子もしくは無機窒化物ナノ粒子等との複合プラスチック材料からなる基板、既述の合成樹脂等とカーボン繊維もしくはカーボンナノチューブとの複合プラスチック材料からなる基板、既述の合成樹脂等とガラスフェレーク、ガラスファイバーもしくはガラスビーズとの複合プラスチック材料からなる基板、既述の合成樹脂等と粘土鉱物もしくは雲母派生結晶構造を有する粒子との複合プラスチック材料からなる基板、薄いガラスと既述のいずれかの合成樹脂との間に少なくとも1回の接合界面を有する積層プラスチック基板、無機層と有機層(既述の合成樹脂)を交互に積層することで、少なくとも1回以上の接合界面を有するバリア性能を有する複合材料からなる基板、ステンレス基板またはステンレスと異種金属とを積層した金属多層基板、アルミニウム基板または表面に酸化処理(例えば陽極酸化処理)を施すことで表面の絶縁性を向上させた酸化皮膜付きのアルミニウム基板等を用いることができる。
活性層12はIGZO膜、より詳細にはa(In2O3)・b(Ga2O3)・c(ZnO)から成り、第1、第2の電子親和力χ1、χ2をそれぞれ有する第1、第2の領域A1、A2を備え、第1の電子親和力χ1が第2の電子親和力χ2よりも大きく、且つ領域A2におけるb/a+bが、領域A1におけるb/(a+b)よりも大きいことを特徴とする。
ソース電極13およびドレイン電極14はいずれも高い導電性を有するものであれば特に制限なく、例えばAl、Mo、Cr、Ta、Ti、Au、Ag等の金属、Al−Nd、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜等を、単層または2層以上の積層構造として用いることができる。
ゲート絶縁膜15としては、高い絶縁性を有するものが好ましく、例えばSiO2、SiNx、SiON、Al2O3、Y2O3、Ta2O5、HfO2等の絶縁膜、またはこれらの化合物を少なくとも二つ以上含む絶縁膜等から構成することができる。
ゲート電極16としては、高い導電性を有するものであれば特に制限なく、例えばAl、Mo、Cr、Ta、Ti、Au、Ag等の金属、Al−Nd、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜等を、単層または2層以上の積層構造として用いることができる。
図3(A)に示すトップゲート−トップコンタクト型の薄膜トランジスタ1の製造方法について簡単に説明する。基板11を用意し、基板11上に活性層(IGZO膜)12を、第2の領域A2、第1の領域A1の順にスパッタ法等の成膜手法により成膜する。次いで活性層12をパターンニングする。パターンニングはフォトリソグラフィーおよびエッチングにより行うことができる。具体的には、残存させる部分にフォトリソグラフィーによりレジストパターンを形成し、塩酸、硝酸、希硫酸、または燐酸、硝酸および酢酸の混合液等の酸溶液によりエッチングすることによりパターンを形成する。
次に、活性層の成膜工程について、より詳細に説明する。活性層12のトータルの膜厚(総膜厚)は10〜200nm程度が好ましく、各領域は大気中に暴露されることなく連続して成膜されることが好ましい。大気中に暴露されることなく連続して成膜されることにより、結果として、より優れたトランジスタ特性を得ることができる。また、成膜工程数を削減できるため、製造コストも低減できる。
温に近いことが好ましい。
カチオン組成比が異なるサンプル1〜5を作製し、上記各測定を行って電子親和力χのカチオン組成比に対する依存性を調べた。
温とし、成膜時の成膜室内圧力は排気バルブの開度を自動制御することで常に4.4×10-1Paを保った。
酸素濃度が異なるサンプル6〜9を作製し、同様の測定を行った電子親和力χの酸素濃度に対する依存性を調べた。
図16に、本発明の電気光学装置の一実施形態の液晶表示装置について、その一部分の概略断面図を示し、図17にその電気配線の概略構成図を示す。
図18に、本発明の電気光学装置の一実施形態のアクティブマトリックス方式の有機EL表示装置について、その一部分の概略断面図を示し、図19に電気配線の概略構成図を示す。
ス方式は画素ごとにトランジスタやキャパシタを形成するため製造コストが高くなるが、単純マトリックス方式のように走査線数を増やせないという問題はないため高精細化、大画面化に適している。
図20に、本発明のセンサーの一実施形態であるX線センサーについて、その一部分の概略断面図を示し、図21にその電気配線の概略構成図を示す。
ボトムゲート、トップコンタクト型の薄膜トランジスタを実施例1として作製した。基板として、SiO2酸化膜100nmが表面上に形成された高濃度ドープされたp型シリコン基板(三菱マテリアル社製)を用いた。酸化物半導体層はIGZOからなるものとし、まず、第1の領域A1として、Ga/(In+Ga)=0.25、Zn/(In+Ga)=0.5であるInGaZnO膜を5nmスパッタ成膜した後、第2の領域A2として、Ga/(In+Ga)=0.75、Zn/(In+Ga)=0.5のIGZO膜を30nmスパッタ成膜した。酸化物半導体層は各領域間で大気中に暴露することなく連続して成膜を行った。各領域のスパッタは、In2O3ターゲット、Ga2O3ターゲット、ZnOターゲットを用いた共スパッタ(co-sputter)にて行った。各領域の膜厚調整は成膜時間の調整にて行った。各領域の詳細なスパッタ条件は以下の通りである。
到達真空度;6×10-6Pa
成膜圧力;4.4×10-1Pa
成膜温度;室温
酸素分圧/アルゴン分圧;0.02
In2O3、Ga2O3、ZnOターゲットの投入電力比;43.0:38.0:19.0
到達真空度;6×10-6Pa
成膜圧力;4.4×10-1Pa
成膜温度;室温
酸素分圧/アルゴン分圧;0.005
In2O3、Ga2O3、ZnOターゲットの投入電力比;14.7:67.8:17.5
素子構成は実施例1と同様であり、酸化物半導体層の組成のみが異なる。まず、第1の領域A1として、Ga/(In+Ga)=0.375、Zn/(In+Ga)=0.5であるIGZO膜を5nmスパッタ成膜した後、第2の領域A2として、Ga/(In+Ga)=0.625、Zn/(In+Ga)=0.5のIGZO膜を30nmスパッタ成膜した。酸化物半導体層は各領域間で大気中に暴露することなく連続して成膜を行った。各領域のスパッタは、In2O3ターゲット、Ga2O3ターゲット、ZnOターゲットを用いた共スパッタ(co-sputter)にて行った。各領域の膜厚調整は成膜時間の調整にて行った。各領域の詳細なスパッタ条件は以下の通りである。
到達真空度;6×10-6Pa
成膜圧力;4.4×10-1Pa
成膜温度;室温
酸素分圧/アルゴン分圧;0.02
In2O3、Ga2O3、ZnOターゲットの投入電力比;39.5:50.0:18.0
到達真空度;6×10-6Pa
成膜圧力;4.4×10-1Pa
成膜温度;室温
酸素分圧/アルゴン分圧;0.005
In2O3、Ga2O3、ZnOターゲットの投入電力比;20.5:61.0:17.0
素子構成は実施例1と同様であり、酸化物半導体層の組成及び、酸素濃度が異なる。まず、第1の領域A1として、Ga/(In+Ga)=0.0、Zn/(In+Ga)=0.5であるIGZO膜を5nmスパッタ成膜した後、第2の領域A2として、Ga/(In+Ga)=1.0、Zn/(In+Ga)=0.5のIGZO膜を30nmスパッタ成膜した。酸化物半導体層は各領域間で大気中に暴露することなく連続して成膜を行った。各領域のスパッタは、In2O3ターゲット、Ga2O3ターゲット、ZnOターゲットを用いた共スパッタ(co-sputter)にて行った。各領域の膜厚調整は成膜時間の調整にて行った。各領域の詳細なスパッタ条件は以下の通りである。
到達真空度;6×10-6Pa
成膜圧力;4.4×10-1Pa
成膜温度;室温
酸素分圧/アルゴン分圧;0.067
In2O3、Ga2O3、ZnOターゲットの投入電力比;55.0:0.0:13.0
到達真空度;6×10-6Pa
成膜圧力;4.4×10-1Pa
成膜温度;室温
酸素分圧/アルゴン分圧;0.005
In2O3、Ga2O3、ZnOターゲットの投入電力比;0.0:60.0:15.0
実施例1の酸化物半導体の成膜において、層厚方向の組成及び酸素変調を行わず、投入電力比を31.5:61.0:20.0、酸素分圧/アルゴン分圧を0.002の条件下で、IGZO膜のみを45nm成膜し、それ以外は実施例1と同様の方法で薄膜トランジスタを作製したものを比較例1とした。これは従来のIn:Ga:Zn=1:1:1組成(Ga/(In+Ga)=0.5)のIGZO単膜を活性層に有するトランジスタであり、層厚方向に井戸型ポテンシャル構造が形成されていない場合のものである。
実施例1の酸化物半導体層の成膜において、第1の領域を成膜し、第2の領域を成膜しなかった以外は実施例1と同様の方法で薄膜トランジスタを作製したものを比較例2とした。比較例2は、層厚方向に井戸型ポテンシャル構造が形成されていない他、キャリア供給層となる第2の領域が構造中に含まれない場合のものである。
11 基板
12 酸化物半導体層
13 ソース電極
14 ドレイン電極
15 ゲート絶縁膜
16 ゲート電極
A1 酸化物半導体層の第1の領域
A2 酸化物半導体層の第2の領域
Claims (15)
- 基板上に、活性層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタであって、
前記活性層が、前記ゲート電極側に前記ゲート絶縁膜を介して配置された、第1の電子親和力を有する第1の領域と、前記ゲート電極に遠い側に配置された、前記第1の電子親和力よりも小さい第2の電子親和力を有する第2の領域とを含み、
前記活性層の膜厚方向において、前記第1の領域を井戸層、前記第2の領域と前記ゲート絶縁膜とを障壁層とする井戸型ポテンシャルが構成されており、
前記活性層が、a(In2O3)・b(Ga2O3)・c(ZnO)から成る酸化物半導体層であり(ここでa、b、cは、それぞれa≧0、b≧0、c≧0、かつa+b≠0、b+c≠0、c+a≠0である。)、
前記第2の領域のb/(a+b)が前記第1の領域のb/(a+b)よりも大きく、
前記第1の領域の酸素濃度が、前記第2の領域の酸素濃度よりも大きいことを特徴とする薄膜トランジスタ。 - 前記第1の領域の電子親和力と、前記第2の領域の電子親和力との差が、0.17eV以上、1.3eV以下であることを特徴とする請求項1記載の薄膜トランジスタ。
- 前記第1の領域の電子親和力と、前記第2の領域の電子親和力との差が、0.32eV以上、1.3eV以下であることを特徴とする請求項2記載の薄膜トランジスタ。
- 前記酸化物半導体層が非晶質であることを特徴とする請求項1から3いずれか1項記載の薄膜トランジスタ。
- 前記酸化物半導体層において、前記第1の領域のb/(a+b)が0.5よりも小さいことを特徴とする請求項1から4いずれか1項記載の薄膜トランジスタ。
- 前記酸化物半導体層において、前記第1の領域のb/(a+b)が0.4よりも小さく、かつ前記第2の領域のb/(a+b)が0.6以上であることを特徴とする請求項5記載の薄膜トランジスタ。
- 前記基板が可撓性を有するものであることを特徴とする、請求項1から6いずれか1項記載の薄膜トランジスタ。
- 基板上に、活性層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタであって、
前記活性層が、前記ゲート電極側に前記ゲート絶縁膜を介して配置された、第1の電子親和力を有する第1の領域と、前記ゲート電極に遠い側に配置された、前記第1の電子親和力よりも小さい第2の電子親和力を有する第2の領域とを含み、該活性層の膜厚方向において、前記第1の領域を井戸層、前記第2の領域と前記ゲート絶縁膜とを障壁層とする井戸型ポテンシャルが構成されるように、前記活性層として、a(In2O3)・b(Ga2O3)・c(ZnO)からなる酸化物半導体層(ここでa、b、cは、それぞれa≧0、b≧0、c≧0、かつa+b≠0、b+c≠0、c+a≠0である。)をスパッタ法により成膜する成膜工程を含み、
該成膜工程において、前記第1の領域の酸素濃度が、前記第2の領域の酸素濃度よりも大きくなるように、成膜室内を第1の酸素分圧/アルゴン分圧とした条件下で前記第1の領域を成膜し、前記成膜室内を前記第1の酸素分圧/アルゴン分圧よりも小さい第2の酸素分圧/アルゴン分圧とした条件下で、前記第1の領域のb/(a+b)よりも大きいb/(a+b)となる組成比の前記第2の領域を成膜することを特徴とする薄膜トランジスタの製造方法。 - 基板上に、活性層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタであって、
前記活性層が、前記ゲート電極側に前記ゲート絶縁膜を介して配置された、第1の電子親和力を有する第1の領域と、前記ゲート電極に遠い側に配置された、前記第1の電子親和力よりも小さい第2の電子親和力を有する第2の領域とを含み、該活性層の膜厚方向において、前記第1の領域を井戸層、前記第2の領域と前記ゲート絶縁膜とを障壁層とする井戸型ポテンシャルが構成されるように、前記活性層として、a(In2O3)・b(Ga2O3)・c(ZnO)からなる酸化物半導体層(ここでa、b、cは、それぞれa≧0、b≧0、c≧0、かつa+b≠0、b+c≠0、c+a≠0である。)をスパッタ法により成膜する成膜工程を含み、
該成膜工程が、前記第1の領域と、第1の領域のb/(a+b)よりも大きいb/(a+b)となる組成比の前記第2の領域とを成膜する工程を含み、前記第1の領域の酸素濃度が、前記第2の領域の酸素濃度よりも大きくなるように、前記第1の領域の成膜中および/または該第1の領域を成膜した後に、該第1の領域の成膜面に酸素含有ラジカルを照射する工程を含むことを特徴とする薄膜トランジスタの製造方法。 - 基板上に、活性層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタであって、
前記活性層が、前記ゲート電極側に前記ゲート絶縁膜を介して配置された、第1の電子親和力を有する第1の領域と、前記ゲート電極に遠い側に配置された、前記第1の電子親和力よりも小さい第2の電子親和力を有する第2の領域とを含み、該活性層の膜厚方向において、前記第1の領域を井戸層、前記第2の領域と前記ゲート絶縁膜とを障壁層とする井戸型ポテンシャルが構成されるように、前記活性層として、a(In2O3)・b(Ga2O3)・c(ZnO)からなる酸化物半導体層(ここでa、b、cは、それぞれa≧0、b≧0、c≧0、かつa+b≠0、b+c≠0、c+a≠0である。)をスパッタ法により成膜する成膜工程を含み、
該成膜工程が、前記第1の領域と、第1の領域のb/(a+b)よりも大きいb/(a+b)となる組成比の前記第2の領域とを成膜する工程を含み、前記第1の領域の酸素濃度が、前記第2の領域の酸素濃度よりも大きくなるように、前記第1の領域の成膜中および/または第1の領域の成膜後に、オゾン雰囲気中にて該第1の領域の成膜面に紫外線を照射する工程を含むことを特徴とする薄膜トランジスタの製造方法。 - 前記成膜工程の間、成膜基板を大気に曝さないことを特徴とする請求項8から10いずれか1項記載の薄膜トランジスタの製造方法。
- 請求項1から7いずれか1項記載の薄膜トランジスタを備えたことを特徴とする表示装置。
- 請求項1から7いずれか1項記載の薄膜トランジスタを備えたことを特徴とするイメージセンサー。
- 請求項1から7いずれか1項記載の薄膜トランジスタを備えたことを特徴とするX線センサー。
- 請求項14記載のX線センサーを備えたことを特徴とするX線デジタル撮影装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010200570A JP5626978B2 (ja) | 2010-09-08 | 2010-09-08 | 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置 |
| TW100132169A TWI569451B (zh) | 2010-09-08 | 2011-09-07 | 薄膜電晶體及其製造方法、以及具備該薄膜電晶體之裝置 |
| KR1020110090689A KR101905898B1 (ko) | 2010-09-08 | 2011-09-07 | 박막 트랜지스터 및 그 제조 방법, 그리고 그 박막 트랜지스터를 구비한 장치 |
| CN201110265137.6A CN102403361B (zh) | 2010-09-08 | 2011-09-08 | 薄膜晶体管及其制造方法、以及具备该薄膜晶体管的装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010200570A JP5626978B2 (ja) | 2010-09-08 | 2010-09-08 | 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012059860A JP2012059860A (ja) | 2012-03-22 |
| JP5626978B2 true JP5626978B2 (ja) | 2014-11-19 |
Family
ID=45885378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010200570A Active JP5626978B2 (ja) | 2010-09-08 | 2010-09-08 | 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP5626978B2 (ja) |
| KR (1) | KR101905898B1 (ja) |
| CN (1) | CN102403361B (ja) |
| TW (1) | TWI569451B (ja) |
Families Citing this family (91)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0716292B2 (ja) * | 1988-08-12 | 1995-02-22 | 株式会社テック | ワイヤ駆動装置 |
| WO2011155302A1 (en) | 2010-06-11 | 2011-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8952377B2 (en) | 2011-07-08 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR20230004930A (ko) | 2012-04-13 | 2023-01-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US9219164B2 (en) * | 2012-04-20 | 2015-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with oxide semiconductor channel |
| JP5995504B2 (ja) * | 2012-04-26 | 2016-09-21 | 富士フイルム株式会社 | 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにx線センサ |
| US9048323B2 (en) | 2012-04-30 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8860023B2 (en) | 2012-05-01 | 2014-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR20250009548A (ko) | 2012-05-10 | 2025-01-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP5901420B2 (ja) * | 2012-05-14 | 2016-04-13 | 富士フイルム株式会社 | 薄膜トランジスタの製造方法 |
| JP5795551B2 (ja) * | 2012-05-14 | 2015-10-14 | 富士フイルム株式会社 | 電界効果型トランジスタの製造方法 |
| JP2013239531A (ja) * | 2012-05-14 | 2013-11-28 | Fujifilm Corp | 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、x線センサー並びにx線デジタル撮影装置 |
| JP6016455B2 (ja) * | 2012-05-23 | 2016-10-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP6208469B2 (ja) * | 2012-05-31 | 2017-10-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN104380473B (zh) * | 2012-05-31 | 2017-10-13 | 株式会社半导体能源研究所 | 半导体装置 |
| KR102113160B1 (ko) | 2012-06-15 | 2020-05-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP5972065B2 (ja) | 2012-06-20 | 2016-08-17 | 富士フイルム株式会社 | 薄膜トランジスタの製造方法 |
| WO2014002920A1 (en) * | 2012-06-29 | 2014-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| TWI799011B (zh) | 2012-09-14 | 2023-04-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| TWI470810B (zh) * | 2012-09-21 | 2015-01-21 | E Ink Holdings Inc | 薄膜電晶體、陣列基板及顯示裝置 |
| TW202431646A (zh) | 2012-09-24 | 2024-08-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
| WO2014046222A1 (en) * | 2012-09-24 | 2014-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR102094568B1 (ko) | 2012-10-17 | 2020-03-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그의 제작 방법 |
| WO2014061535A1 (en) * | 2012-10-17 | 2014-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| WO2014061567A1 (en) * | 2012-10-17 | 2014-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device |
| US9287411B2 (en) | 2012-10-24 | 2016-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR102279459B1 (ko) | 2012-10-24 | 2021-07-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| TWI637517B (zh) | 2012-10-24 | 2018-10-01 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| TWI661553B (zh) | 2012-11-16 | 2019-06-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
| US9263531B2 (en) * | 2012-11-28 | 2016-02-16 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor film, film formation method thereof, and semiconductor device |
| TWI624949B (zh) | 2012-11-30 | 2018-05-21 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| US9246011B2 (en) * | 2012-11-30 | 2016-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9406810B2 (en) * | 2012-12-03 | 2016-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN103021873A (zh) * | 2012-12-25 | 2013-04-03 | 青岛盛嘉信息科技有限公司 | 一种薄膜晶体管生长工艺 |
| DE112013006219T5 (de) | 2012-12-25 | 2015-09-24 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung und deren Herstellungsverfahren |
| WO2014103323A1 (ja) * | 2012-12-28 | 2014-07-03 | 出光興産株式会社 | 薄膜電界効果型トランジスタ |
| JP6370048B2 (ja) * | 2013-01-21 | 2018-08-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TWI614813B (zh) * | 2013-01-21 | 2018-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
| KR102238682B1 (ko) | 2013-02-28 | 2021-04-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치와 그 제작 방법 |
| JP6141777B2 (ja) * | 2013-02-28 | 2017-06-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP6193786B2 (ja) * | 2013-03-14 | 2017-09-06 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| JP6128020B2 (ja) * | 2013-04-10 | 2017-05-17 | ソニー株式会社 | 電子デバイス及び固体撮像装置、並びに、電子デバイスにおける電極形成方法 |
| US10304859B2 (en) * | 2013-04-12 | 2019-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an oxide film on an oxide semiconductor film |
| US9231002B2 (en) * | 2013-05-03 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| US10416504B2 (en) | 2013-05-21 | 2019-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US20150001533A1 (en) * | 2013-06-28 | 2015-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| TWI646690B (zh) | 2013-09-13 | 2019-01-01 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| US9805952B2 (en) * | 2013-09-13 | 2017-10-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| TWI677989B (zh) | 2013-09-19 | 2019-11-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| JP2015084418A (ja) | 2013-09-23 | 2015-04-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9425217B2 (en) * | 2013-09-23 | 2016-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP6570817B2 (ja) | 2013-09-23 | 2019-09-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN105659369B (zh) | 2013-10-22 | 2019-10-22 | 株式会社半导体能源研究所 | 半导体装置及半导体装置的制造方法 |
| US9349751B2 (en) | 2013-12-12 | 2016-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| TWI666770B (zh) | 2013-12-19 | 2019-07-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
| US9472678B2 (en) | 2013-12-27 | 2016-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP6446258B2 (ja) | 2013-12-27 | 2018-12-26 | 株式会社半導体エネルギー研究所 | トランジスタ |
| US9401432B2 (en) | 2014-01-16 | 2016-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| US9929044B2 (en) | 2014-01-30 | 2018-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| KR20150091900A (ko) * | 2014-02-04 | 2015-08-12 | 주식회사 레이언스 | 이미지센서 및 이의 제조방법 |
| TWI665778B (zh) | 2014-02-05 | 2019-07-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置、模組及電子裝置 |
| WO2015118724A1 (ja) * | 2014-02-07 | 2015-08-13 | リンテック株式会社 | 透明導電性積層体、透明導電性積層体の製造方法、および透明導電性積層体を用いてなる電子デバイス |
| KR102317297B1 (ko) | 2014-02-19 | 2021-10-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물, 반도체 장치, 모듈, 및 전자 장치 |
| WO2015132697A1 (en) | 2014-03-07 | 2015-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP6509596B2 (ja) | 2014-03-18 | 2019-05-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN103887345A (zh) * | 2014-03-28 | 2014-06-25 | 南京中电熊猫液晶显示科技有限公司 | 一种氧化物薄膜晶体管及其制造方法 |
| KR20170003674A (ko) | 2014-05-27 | 2017-01-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| TWI663726B (zh) | 2014-05-30 | 2019-06-21 | Semiconductor Energy Laboratory Co., Ltd. | 半導體裝置、模組及電子裝置 |
| WO2016128859A1 (en) | 2015-02-11 | 2016-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9991394B2 (en) | 2015-02-20 | 2018-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| TWI695513B (zh) | 2015-03-27 | 2020-06-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置及電子裝置 |
| TWI693719B (zh) | 2015-05-11 | 2020-05-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
| US10985278B2 (en) | 2015-07-21 | 2021-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US10553690B2 (en) | 2015-08-04 | 2020-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN114068724A (zh) * | 2016-01-29 | 2022-02-18 | 株式会社半导体能源研究所 | 半导体装置以及晶体管 |
| EP3425678A4 (en) * | 2016-03-02 | 2019-10-09 | Tokyo Institute of Technology | OXIDE SEMICONDUCTOR CONNECTION, SEMICONDUCTOR ELEMENT WITH OXIDE SEMICONDUCTOR CONNECTION AND LAMINATE LAYER |
| RU2702802C1 (ru) * | 2016-03-18 | 2019-10-11 | Рикох Компани, Лтд. | Полевой транзистор, отображающий элемент, устройство отображения изображения и система |
| KR102340066B1 (ko) * | 2016-04-07 | 2021-12-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박리 방법 및 플렉시블 디바이스의 제작 방법 |
| WO2017208119A1 (en) | 2016-06-03 | 2017-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Metal oxide and field-effect transistor |
| JP6800092B2 (ja) * | 2016-06-24 | 2020-12-16 | 株式会社半導体エネルギー研究所 | トランジスタ及び表示装置 |
| CN109755342B (zh) * | 2017-11-06 | 2020-10-27 | 中国科学院物理研究所 | 一种直接型x射线探测器及其制备方法 |
| JP7190729B2 (ja) | 2018-08-31 | 2022-12-16 | 三国電子有限会社 | キャリア注入量制御電極を有する有機エレクトロルミネセンス素子 |
| JP7246681B2 (ja) | 2018-09-26 | 2023-03-28 | 三国電子有限会社 | トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置 |
| CN110190066A (zh) * | 2019-05-14 | 2019-08-30 | 深圳市华星光电技术有限公司 | 阵列基板和阵列基板的制备方法 |
| KR102864580B1 (ko) | 2019-06-04 | 2025-09-24 | 어플라이드 머티어리얼스, 인코포레이티드 | 박막 트랜지스터 |
| KR102187129B1 (ko) * | 2019-07-23 | 2020-12-04 | 연세대학교 산학협력단 | 산소 분압 조절을 통한 이종접합 산화물 박막 트랜지스터 및 그의 제조 방법 |
| JP7636159B2 (ja) * | 2019-12-27 | 2025-02-26 | Tianma Japan株式会社 | 薄膜デバイス |
| JP7444436B2 (ja) * | 2020-02-05 | 2024-03-06 | 三国電子有限会社 | 液晶表示装置 |
| KR102642227B1 (ko) * | 2021-06-21 | 2024-02-28 | 고려대학교 산학협력단 | 베타-산화갈륨 트랜지스터의 안정성 개선 방법 |
| CN114373802A (zh) * | 2021-12-09 | 2022-04-19 | 广州华星光电半导体显示技术有限公司 | Tft基板、液晶显示面板及显示装置 |
| WO2024242978A1 (en) * | 2023-05-19 | 2024-11-28 | Versum Materials Us, Llc | Device, system and method for optimizing characteristics of a transistor channel |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6205199B1 (en) * | 1995-06-23 | 2001-03-20 | Science Applications International Corporation | Pixel-correlated, digital X-ray imaging system |
| JP4094179B2 (ja) * | 1998-08-21 | 2008-06-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100787455B1 (ko) * | 2006-08-09 | 2007-12-26 | 삼성에스디아이 주식회사 | 투명 박막 트랜지스터의 제조방법 |
| JP4609797B2 (ja) * | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
| TWI508282B (zh) * | 2008-08-08 | 2015-11-11 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
| JP5345359B2 (ja) * | 2008-09-18 | 2013-11-20 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
| JP2010140919A (ja) * | 2008-12-09 | 2010-06-24 | Hitachi Ltd | 酸化物半導体装置及びその製造方法並びにアクティブマトリクス基板 |
-
2010
- 2010-09-08 JP JP2010200570A patent/JP5626978B2/ja active Active
-
2011
- 2011-09-07 TW TW100132169A patent/TWI569451B/zh active
- 2011-09-07 KR KR1020110090689A patent/KR101905898B1/ko active Active
- 2011-09-08 CN CN201110265137.6A patent/CN102403361B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102403361A (zh) | 2012-04-04 |
| TWI569451B (zh) | 2017-02-01 |
| JP2012059860A (ja) | 2012-03-22 |
| TW201222823A (en) | 2012-06-01 |
| KR20120026005A (ko) | 2012-03-16 |
| CN102403361B (zh) | 2015-09-23 |
| KR101905898B1 (ko) | 2018-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5626978B2 (ja) | 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置 | |
| JP5497417B2 (ja) | 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置 | |
| JP5052693B1 (ja) | 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、x線センサー並びにx線デジタル撮影装置 | |
| JP4982620B1 (ja) | 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びx線センサ | |
| JP5679933B2 (ja) | 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、x線センサー並びにx線デジタル撮影装置 | |
| JP5606787B2 (ja) | 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、x線センサー及びx線デジタル撮影装置 | |
| JP5657433B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びx線デジタル撮影装置 | |
| WO2013172236A1 (ja) | 電界効果型トランジスタの製造方法 | |
| WO2013161570A1 (ja) | 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにx線センサ | |
| KR101687468B1 (ko) | 박막 트랜지스터 및 그 제조 방법, 표시 장치, 이미지 센서, x 선 센서 그리고 x 선 디지털 촬영 장치 | |
| JP5869110B2 (ja) | 薄膜トランジスタ、表示装置、イメージセンサ及びx線センサ | |
| JP5901420B2 (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140311 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140424 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140924 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140926 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5626978 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |