+

DE1514359B1 - Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung - Google Patents

Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung

Info

Publication number
DE1514359B1
DE1514359B1 DE19651514359D DE1514359DA DE1514359B1 DE 1514359 B1 DE1514359 B1 DE 1514359B1 DE 19651514359 D DE19651514359 D DE 19651514359D DE 1514359D A DE1514359D A DE 1514359DA DE 1514359 B1 DE1514359 B1 DE 1514359B1
Authority
DE
Germany
Prior art keywords
layer
areas
silicon oxide
component according
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19651514359D
Other languages
English (en)
Inventor
Ditrick Norman Harold
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE1514359B1 publication Critical patent/DE1514359B1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/062—Gold diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Unter Feldeffekt-Transistoren versteht man Halbleiterbauelemente, bei denen ein Teil einer Halbleiterscheibe durch ein elektrisches Feld beeinflußt werden kann. Bei einem bestimmten Typ von Feldeffekt-Transistoren ist ein Teil der Oberfläche einer kristallinen Halbleiterscheibe mit einer dielektrischen oder isolierenden Schicht überzogen, auf der sich eine Steuer- 20 Bauelement zeigt, elektrode befindet. Bauelemente dieser Art werden als Feldeffekt-Transistoren mit isolierter Steuerelektrode oder kurz als »isolierte Feldeffekt-Transistoren« bezeichnet und können eine Schicht oder Scheibe aus kristallinem Halbleitermaterial, zwei im Abstand auf 25 (F i g. 1) her, der mindestens eine wenigstens aneiner Seite der Scheibe angeordnete leitende Bereiche, nähernd ebene Fläche 11 aufweist. Die genaue Größe, eine dünne Schicht aus Isoliermaterial auf der genannten Seite zwischen den beiden im Abstand voneinander angeordneten Bereichen, zwei mit den leitenden Bereichen verbundene Metallelektroden und eine aus 3° einer Scheibe mit zwei gegenüberliegenden Seiten 11, Metall bestehende Steuerelektrode, die sich auf der 12, dieser Körper soll im folgenden als Substrat beisolierenden Schicht zwischen den beiden im Abstand voneinander angeordneten Bereichen befindet, enthalten. Eine Klasse von isolierten Feldeffekt-Transistoren wird als MOS-Transistor (MOS = Metal- 35 Oxide-Semiconductor) bezeichnet und ist beispielsweise in einer Arbeit von S. R. H of stein und F. P. H e i m a η in »The Silicon Insulated-Gate Field-Effect Transistor«, PROC. of the IEEE, 51, S. 1190, September 1963, beschrieben. Bei Bauelementen dieses 40 kann auf bekannte Weise erfolgen, beispielsweise inTyps besteht der Isolator gewöhnlich aus Siliciumoxyd. dem ein die Leitfähigkeit beeinflussender Stoff durch Die aus Metall bestehende und auf der Isolierschicht eine Maske in die Fläche 11 eindiffundiert wird. Bei angeordnete Steuerelektrode wird manchmal auch dem vorliegenden Beispiel werden die beiden Bereiche als Gatterelektrode bezeichnet, während für die beiden 13, 15 durch Eindiffusion eines Donators, wie Arsen, Elektroden, die direkt mit der Halbleiterscheibe ver- 45 Antimon, Phophor od. dgl., gebildet. Um einen niedbunden sind, die Begriffe »Quelle« oder »S-Pol« bzw. rigen spezifischen Widerstand in den Bereichen 13 und
F i g. 9 eine schematische Darstellung einer Apparatur, die zur Durchführung des Herstellungsverfahrens, wie es in den Ansprüchen gekennzeichnet ist, verwendet werden kann, und
F i g. 10 ein Diagramm, das die zeitliche Änderung der Transconductanz oder Steilheit eines Feldeffekt-Transistors, wie er in den Ansprüchen gekennzeichnet ist, im Vergleich mit einem entsprechenden bekannten
Beispiel I Man stellt einen kristallinen Halbleiterkörper 10
Form und spezifische Leitfähigkeit des Halbleiterkörpers 10 sind nicht sehr wesentlich. Man verwendet zweckmäßigerweise einen Halbleiterkörper 10 in Form
zeichnet werden. Die Halbleiterscheibe 10 mißt bei dem vorliegenden Beispiel etwa 1,27 · 1,27 · 0,15 mm und besteht aus einem vorzugsweise p-leitenden Siliciumeinkristall. Der spezifische Widerstand der Scheibe 10 ist vorzugsweise mindestens 1 Ohm-cm. Unmittelbar angrenzend an die Fläche 11 der Scheibe werden im Abstand voneinander zwei Bereiche 13, 15 niedrigen spezifischen Widerstandes gebildet. Dies
«Abfluß«, »Senke« oder »D-Pol« verwendet werden.
Die bisher bekannten Feldeffekt-Halbleiterbauelemente der oben erwähnten Art lassen hinsichtlich ihrer Stabilität und der Gleichförmigkeit der elektrisehen Eigenschaften noch zu wünschen übrig.
Der vorliegenden Erfindung liegt dementsprechend die Aufgabe zugrunde, diesen Mangel zu beseitigen und ein Feldeffekt-Halbleiterbauelement anzugeben, das besonders stabile elektrische Eigenschaften aufweist.
Diese Aufgabe wird gemäß der Erfindung bei einem Feldeffekt-Halbleiterbauelement der eingangs genannten Art dadurch gelöst, daß die dielektrische Schicht 15 zu gewährleisten, wird die Diffusion unter solchen Bedingungen, beispielsweise hinsichtlich der Konzentration der Dotierungsstoffquelle und des Erhitzungsprofils, durchgeführt, daß die Trägerkonzentration (im vorliegenden Falle Elektronenkonzentration) an der Oberfläche der Bereiche 13,15 mindestens 1018/cm3 beträgt. Die Trägerkonzentration nimmt mit zunehmender Tiefe, also in Richtung auf das Innere der Scheibe hin ab, die Bereiche 13, 15 sind in der Praxis jedoch höchstens etwa 13 μ-m dick. An den Grenzen zwischen den η-leitenden diffundierten Bereichen 13, 15 und dem p-leitenden Rest der Scheibe entstehen pn-Übergänge 14 bzw. 16. Größe und Form der dif-
mit entsprechenden Donator- bzw. Akzeptorverun- 60 fundierten Bereiche ist nicht wesentlich. Die Bereiche reinigungsstoffen dotiert ist, die den Leitfähigkeitstyp 13,15 können gleiche Form und Größe aufweisen oder
des Halbleiterkörpers zu beeinflussen vermögen.
Weiterbildungen der Erfindung und bevorzugte Verfahren zum Herstellen solcher Feldeffekt-Halbleiterbauelemente sind in den Unteransprüchen gekennzeichnet.
Die Erfindung wird im folgenden an Hand von Ausführungsbeispielen in Verbindung mit der Zeichnung sich hinsichtlich Form und/oder Größe unterscheiden, vorzugsweise soll der Zwischenraum zwischen den beiden Bereichen jedoch kleiner als etwa 25 μ,ηι sein. Bei dem vorliegenden Beispiel sind die beiden mit einem Donator diffundierten Bereiche 13,15 niedrigen spezifischen Widerstandes 0,25 mm lang, 76 μΐη breit und 2,5 μπι dick. Die beiden Bereiche 13,15 sind längs
3 4
ihrer 0,25 mm langen gegenüberliegenden Seiten durch eine Maske. Auf diese Weise werden auf dem
durch einen etwa 5 μπι breiten Zwischenraum getrennt. Bereich 13 ein erster Metallkontakt 26, auf dem Be-
Auf der Seite 11 der Scheibe 10 wird dann eine reich 15 ein zweiter Metallkontakt 28 und auf der
erste Schicht 20 (F i g. 2) aus praktisch reinem, undo- obersten Siliciumoxydschicht 22 oberhalb des Zwi-
tiertem Siliciumoxyd gebildet. Die Siliciumoxyd- 5 schenraumes zwischen den Bereichen 13, 15 ein dritter
schicht 20 kann durch thermische Zersetzung einer Metallkontakt 29 gebildet. Im Betrieb dienen die Kon-
Siloxanverbindung hergestellt werden, wie weiter takte 26 und 28 als Quellen- und Abflußelektroden
unten beschrieben wird. Wenn die Scheibe 10 aus SiIi- und der Kontakt 29 als Steuerelektrode oder Gatter des
cium besteht, kann die Siliciumoxydschicht 20 auch Bauelementes. An den Elektroden 26, 28, 29 können
durch thermische Oxydation des Werkstoffes der io dann Anschlußleitungen 36, 38 bzw. 39 angebracht
Scheibe selbst gebildet werden. Bei dem vorliegenden werden. Die Leitungen 36, 38, 39 bestehen vorzugs-
Beispiel wird die Siliciumscheibe 10 in einer Sauer- weise aus Golddrähten und werden mittels Thermo-
stoffatmosphäre ungefähr 7 bis 12 Minuten auf eine kompression befestigt. Das Bauelement kann in ein
Temperatur von etwa 10500C erhitzt. Die auf diese Gehäuse eingeschlossen und/oder vergossen werden,
Weise gebildete erste Siliciumoxydschicht ist etwa 15 wie es in der Halbleitertechnik üblich ist. Im Betrieb
250 bis 300 Ä dick und besteht aus praktisch reinem, kann es in der in F i g. 5 dargestellten Weise geschaltet
undotiertem Siliciumoxyd. Die undotierte Schicht 20 und vorgespannt sein.
wirkt als Schutzschicht oder Sperre und verhindert, Das Bauelement dieses Beispiels kann in der folgendaß in die Halbleiterscheibe Dotierungsstoffe aus einer den Weise betrieben werden: Die Leitungen 36, 38 anschließend niedergeschlagenen dotierten Silicium- 20 dienen als Quellen- bzw. Abflußelektrodenanschlüsse oxydschicht eindiffundiert. Stark dotiertes Silicium- und die Leitung 39 als Steuerelektrodenanschluß. Die oxyd haftet nicht so gut an einer Siliciumoberfläche Seiten 12 des Substrats und der Quellenelektrodenwie reines oder undotiertes Siliciumoxyd. Die Haftung anschluß 36 werden mit Masse verbunden. Der Abvon stark dotiertem Siliciumoxyd an undotiertem flußelektrodenanschluß 38 wird durch eine Gleich-Siliciumoxyd ist jedoch gut. Die undotierte Silicium- 25 Spannungsquelle, wie eine Batterie 50, positiv vorgeoxydschicht 20 dient also auch als feste Unterlage, die spannt, so daß die Abflußelektrode 28 und der Abflußein einwandfreies Haften der als nächstes niederge- elektrodenbereich 15 des Bauelementes also positiv schlagenen dotierten Siliciumoxydschicht gewähr- bezüglich dem Quellenelektrodenbereich 13 und der leistet. Quellenelektrode 26 sind. Ein als Widerstand 52 dar-
Wie F i g. 3 zeigt, wird als nächstes eine zweite 30 gestellter Verbraucher ist zwischen die positive Klemme Siliciumoxydschicht 22 auf der ersten Oxydschicht 20 der Batterie 50 und den Abflußelektrodenanschluß 38 niedergeschlagen. Die zweite Siliciumoxydschicht 22 geschaltet. Ein der Steuerelektrodenleitung 29 zugewird durch thermische Zersetzung einer Siloxanver- führtes Eingangssignal erscheint verstärkt am Arbeitsbindung gebildet und enthält eine Substanz, die die widerstand 52.
Leitfähigkeit des Halbleiterkörpers 10 zu beeinflussen 35 Eine Möglichkeit zum Aufbringen eines dielektri-
vermag. Vorzugsweise enthält die Schicht 22 minde- sehen oder isolierenden Überzuges auf einer HaIb-
stens ein halbes Gewichtsprozent der die Leitfähigkeit leiterscheibe oder -platte besteht darin, die Scheibe in
beeinflussenden Substanz, für die im vorliegenden Dämpfen einer organischen Siloxanverbindung bei
Falle Phosphor verwendet wird. Die Siliciumoxyd- einer Temperatur zu behandeln, die unterhalb des
schicht 22 kann bis zwischen 10 und 30 Gewichtspro- 4° Schmelzpunktes der Scheibe, jedoch oberhalb der Zer-
zent Phosphor, gewöhnlich in Form von P2O5, ent- Setzungstemperatur der Siloxanverbindung liegt, so
halten, sie ist zweckmäßigerweise etwa 300 bis 350 Ä daß auf der Scheibenoberfläche eine haftende isolie-
dick. In der Zeichnung sind die Dicken der Silicium- rende Schicht entsteht, die vermutlich in erster Linie
oxydschichten nicht maßstabsgetreu dargestellt, son- aus Siliciumdioxyd besteht. Verfahren dieser Art sind
dem der Deutlichkeit halber stark vergrößert. 45 bekannt (USA.-Patentschrift 3 089 793).
In den Siliciumoxydschichten 20, 22 werden nun Eine dotierte Siliciumoxydschicht kann mittels des durch irgendein geeignetes Verfahren zwei beanstan- im folgenden beschriebenen Verfahrens und unter Verdete Öffnungen 25, 27 (F i g. 4) gebildet. Hierzu kann wendung der ebenfalls beschriebenen Apparatur auf beispielsweise ein Teil der Oberfläche der Silicium- einen Halbleiterkörper aufgebracht werden: oxydschicht 22 mit einer Ätzschutzschicht überzogen 50 _, . ., werden. Die über den Bereichen 13,15 niedriger spezi- Beschreibung der Apparatur fischer Leitfähigkeit liegenden Teile der Siliciumoxyd- Die in F i g. 9 dargestellte Apparatur eignet sich zur schichten werden dann durch ein übliches Ätzverfah- Durchführung eines Herstellungsverfahrens, wie es in ren entfernt, so daß die Öffnungen 25, 27 entstehen. den Ansprüchen gekennzeichnet ist. Die Apparatur 90 Die eine Öffnung 25 liegt vollständig innerhalb des 55 enthält ein Strömungsmeßgerät 91, mittels dessen die Umfanges des einen Bereiches 13 niedriger spezifischer Strömung eines Trägergases eingestellt werden kann, Leitfähigkeit, während die andere Öffnung 27 voll- ferner eine Trocknungseinrichtung oder -säule 92 zur ständig innerhalb des Umfanges der Oberfläche des Reinigung des verwendeten Trägergases, und eine Einanderen Bereiches 15 liegt. Wenn eine Ätzschutzschicht laßröhre 93, die mit Hähnen 94,94' versehen ist, mittels verwendet worden war, wird diese nun mittels eines 60 derer eine Blasenvorlage 95 überbrückt werden kann. Lösungsmittels od. dgl. entfernt, bevor der nächste Die Vorlage 95 enthält eine flüssige Mischung 96 aus Verfahrensschritt durchgeführt wird. einer organischen Siloxanverbindung und einem fliich-
Auf den freigelegten Teilen der Bereiche 13, 15 der tigen, die Leitfähigkeit des im speziellen verwendeten Scheibe und auf einem Teil der obersten Siliciumoxyd- Halbleitermaterials in der gewünschten Weise beeinschicht 22, der sich oberhalb des Zwischenraumes 65 flussenden Dotierungsstoffs. Als organische Siloxanzwischen den Bereichen 13 und 15 befindet, wird nun verbindung können beispielsweise 10 Volumteile Äthylein Metall, wie Aluminium, Palladium, Chrom od. dgl., triäthyoxysilan und als flüchtiger Dotierungsstoff niedergeschlagen, beispielsweise mittels Aufdampfens 1 Volumteil Trimethylphosphat verwendet werden.
5 6
Das Verhältnis des Dotierungsstoffes zur Siloxanver- als dritte Schicht auf die Halbleiterscheibe einen dünbindung kann geändert werden, um andere Konzen- nen Überzug aus reinem undotiertem Siliciumoxyd auf trationen des Dotierungsstoffes in den niedergeschla- die dotierte Siliciumoxydschicht 22 aufzubringen. Die genen Siliciumoxydschichten zu erreichen. Die Einlaß- strahlungsempfindliche Ätzschutzschicht wird dann röhre 93 ist mit einem Ende einer Ofenröhre 97 ver- 5 auf die Oberfläche dieser reinen Siliciumoxydschicht bunden. Die Apparatur 90 besteht im allgemeinen aufgebracht, an der sie sehr gleichmäßig haftet, einschließlich der Einlaßröhre 93 und der Ofenröhre97 Bei dem vorliegenden Beispiel wird eine kristalline
aus warmfesten Werkstoffen, beispielsweise einem Halbleiterscheibe 10 mit einem spezifischen Widerschwer schmelzbaren Glas oder Quarzglas. Die Ofen- stand von mindestens 1 Ohm-cm hergestellt, die zwei röhre 97 wird durch eine Heizvorrichtung 98 umgeben, io gegenüberliegende Flächen 11, 12 aufweist, wie in die im Betrieb auf etwa 700°C aufgeheizt wird. Die Fig. 1 dargestellt ist. Angrenzend an die Seiteil Apparatur wird in Richtung der Pfeile von einem iner- werden im Abstand voneinander zwei Bereiche 13, 15 ten Trägergas, wie Stickstoff, Argon, Helium u. dgl., niedrigen spezifischen Widerstandes gebildet, in dem durchströmt. Da sich Siloxanver bindungen im allge- in entsprechende Bereiche der Fläche 11 ein Dotiemeinen bei etwa 6000C zu zersetzen beginnen, reicht 15 rungsstoff zur Eindiffusion gebracht wird. Die Bedie Ofentemperatur von 7000C für eine Pyrolyse der reiche 13, 15 niedrigen spezifischen Widerstandes kön-Siloxandämpfe aus, die mit dem Trägergasstrom in die nen demselben Leitfähigkeitstyp angehören als der Rest Ofenröhre 97 gelangen. Das Trimethylphosphat zer- der Scheibe. Die Scheibe 10 kann beispielsweise setzt sich bei dieser Temperatur ebenfalls und wird zu schwach η-leitend sein und etwa 1016 Ladungsträger Phosphorpentoxyd P2O5 oxydiert. 20 (Elektronen) pro Kubikzentimeter enthalten. Die Be-
Die Mischung aus dem inerten Trägergas, dem reiche 13, 15 erhalten eine Oberflächenkonzentration Dotierungsstoff und den thermischen Zersetzungspro- von mindestens 1019 Ladungsträgern pro Kubikzentidukten der Siloxanverbindung, welche Siliciumdioxyd meter. Die Grenzen 14,16 können dann als nn+-Überenthalten, treten aus dem anderen Ende der Ofen- gänge bezeichnet werden. Auf die Fläche 11 wird wieröhre 97 durch eine Düse 99 in Form eines Strahles 25 der eine erste Schicht 20 aus reinem, undotiertem SiIiaus, der auf die Fläche 11 der Halbleiterscheibe 10 ciumoxyd hergestellt, wie in F i g. 2 dargestellt ist. auftrifft, auf der dabei ein mit Phosphor dotierter SiIi- Diese erste Schicht dient als Sperre oder Schutzschicht, ciumoxydüberzug niedergeschlagen wird. Der Strahl die verhindert, daß Dotierungsstoffe aus der nächsten kühlt sich nach Verlassen der Düse 99 rasch ab, und Siliciumoxydschicht in die Halbleiterscheibe eindiffunseine Temperatur beim Auftreffen auf die Halbleiter- 30 dieren. Auf der ersten Siliciumoxydschicht 20 wird scheibe 10 kann durch Änderung des Abstandes zwi- eine zweite Siliciumoxydschicht 22 (F i g. 3) niedergeschen der Düse 99 und der Halbleiterscheibe 10 auf schlagen, die zweckmäßigerweise durch thermische einen gewünschten Wert eingestellt werden. Bei einer Zersetzung einer Siloxanverbindung gebildet wird, wie Ofentemperatur von etwa 700° C und einem etwa 2mm oben in Verbindung mit Fig. 9 beschrieben wurde, betragenden Abstand zwischen der Düse 99 und der 35 und die stark dotiert ist, z. B. mit Phosphor. Halbleiterscheibe 10 beträgt die Temperatur des Strah- Wie F i g. 6 zeigt, wird nun eine dritte Siliciumoxyd-
les beim Auftreffen auf die Halbleiterscheibe etwa schicht 24 aus reinem, undotiertem Siliciumoxyd auf 15O0C. Weitere Einzelheiten dieses Verfahrens sind der zweiten Siliciumoxydschicht 22 niedergeschlagen, bekannt (siehe z. B. USA.-Patentschrift 3 114 663), Die Schicht 24 wird vorzugsweise durch thermische so daß sich eine weitere Erläuterung erübrigt. Das be- 40 Zersetzung einer Siloxanverandung erzeugt, wie oben schriebene Verfahren erlaubt, auf Halbleiterscheiben in Verbindung mit F i g. 9 beschrieben wurde. Die dotierte Siliciumüberzüge zu bilden, während der Vorlage 95 wird dabei mit einer reinen Siloxanverbin-Halbleiter auf sehr mäßigen Temperaturen gehalten dung, z. B. Äthyltrioxysilan od. dgl., gefüllt, um die werden kann. Man kann auch undotierte Silicium- reine, undotierte Siliciumoxydschicnt 24 zu bilden, oxydschichten in entsprechender Weise aufbringen, 45 Die dritte Siliciumoxydschicht 24 wird mit einem wenn man in der Vorlage 95 eine Flüssigkeit 96 onne dünnen Überzug 30 (F i g. 6) aus einer Photoätz-Dotierungsstoff verwendet. schutzschicht überzogen. Als Photoätzschutzschicht
. · 1 TT können die oben erwähnten Substanzen verwendet
ispie werden, geeignete Materialien sind aber auch im Han-
Es kann wünschenswert sein, Bauelemente unter 50 del erhältlich, z. B. Eastman Kodak »KPR« oder Anwendung von photolithographischen Präzisions- »KMER«; Clerkin Company »CFC« oder Pitman verfahren herzustellen. Bei solchen Verfahren wird auf Company »HOT TOP«.
die oberste Oxydschicht ein dünner Überzug einer Entsprechende Teile der Photoätzschutzschicht 30
strahlungsempfmdlichen Ätzschutzschicht aufgebracht. werden mit ultraviolettem Licht belichtet, dann poly-AIs Ätzschutzschicht kann beispielsweise ein bichro- 55 merisiert und gehärtet. Die übrigen Teile der Pnotomatisiertes Protein verwendet werden, z. B. bichroma- ätzschutzschicht 30 werden mittels eines geeigneten tisiertes Gummiarabikum, bichromatisierte Gelatine Lösungsmittels entfernt, so daß entsprechende Teile oder bichromatisiertes Albumin. der Siliciumoxydschicht 24 freigelegt werden. Die
Die strahlungsempfindliche Ätzschutzschicht kann Scheibe wird dann mit einem Ätzmittel, z. B. einer direkt auf eine einen Dotierungsstoff enthaltende Oxyd- 60 Flufasäurelösung, geätzt, das die den freigelegten Beschicht aufgebracht werden, z. B. auf die mit Phospnor reichen entsprecnenden Teile der Siliciumoxydschichdotierte Siliciumoxydschicht 22 des oben beschriebe- ten 24, 22, 20 herauslöst. Dabei entstehen zwei beabnen Beispiels 1. Es hat sich jedoch gezeigt, daß solche standete Öffnungen 25, 27 (Fig. 7) in den Siliciumstrahlungsempfindlichen Ätzschutzschicnten an der oxydschichten 24, 22, 20. Die Öifnungen 25, 27 liegen mit Phosphor dotierten Siliciumoxydschicht nicht so 65 wieder vollständig innerhalb den vom Bereich 13 bzw. gleichmäbig halten wie an reinem undotiertem SiIi- 15 eingenommenen Oberflächenteilen, ciumoxyd. Bei Verwendung von photolithographischen Die verbliebenen Teile der Pnotoätzschutzschicht 30
Verfahren hat es sich daher als zweckmäßig erwiesen, werden dann entfernt, z. B. mittels Methylenchlorid.
Auf die freigelegten Teile der Bereiche 13, 15 und auf einen Teil der obersten Siliciumoxydschicht 24, der sich oberhalb des Zwischenraumes zwischen den Bereichen 13, 15 befindet, wird dann ein Metall, wie Chrom, Palladium, Aluminium u. dgl., niedergeschlagen, z. B. durch Aufdampfen. Auf den Bereichen 13, 15 und der obersten Siliciumschicht 24 oberhalb des Zwischenraumes zwischen den Bereichen 13,15 werden auf diese Weise Metallkontakte 26,28 bzw. 29 (F i g. 8) gebildet. Anschließend werden Anschlußdrähte 36, 38 bzw. 39 an den Metallkontakten 26, 28 bzw. 29 angebracht, und die Einheit wird vergossen und/oder in ein Gehäuse eingeschlossen, wie es in der Halbleitertechnik üblich ist. Das fertige Bauelement kann, wie beim Beispiel 1 in Verbindung mit F i g. 5 beschrieben wurde, betrieben werden.
In F i g. 10 zeigt die Kurve A die Abhängigkeit des in Milliampere gemessenen und auf der Ordinate aufgetragenen Abflußstromes für verschiedene Werte der in Volt gemessenen und auf der Abszisse aufgetragenen Steuerelektrodenspannung für einen typischen isolierten Feldeffekt-Transistor kurz nach seiner Herstellung. Wenn die Steuerelektrodenvorspannung +1 Volt oder kleiner ist, fließt praktisch kein Abflußstrom.
Werden solche isolierten Feldeffekt-Transistoren jedoch bei erhöhten Temperaturen mit positiver Vorspannung der Steuerelektrode gelagert, so tritt im allgemeinen eine Änderung der elektrischen Eigenschaften, insbesondere der Transkonduktanz, Steilheit oder Übertragungscharakteristik ein. Die Kurve B zeigt die Abhängigkeit des Abflußstromes in Abhängigkeit von der Steuerelektrodenspannung für einen isolierten Feldeffekt-Transistor gemäß Beispiel II, der 16 Stunden mit einer dauernd angelegten positiven Steuerelektrodenvorspannung von 10 Volt bei 1250C gelagert worden ist. Dieses Bauelement enthielt zwischen der Steuerelektrode und der Halbleiterscheibe drei Siliciumoxydschichten, von denen die mittlere stark mit Phosphor dotiert war, während die beiden äußeren aus im wesentlichen reinem, undotiertem Siliciumoxyd bestanden. Bei diesem gemäß Beispiel II ausgebildeten Bauelement trat also nur eine kleine Änderung der Übertragungseigenschaften auf, die in der Praxis ohne weiteres zulässig ist. Die Steuerelektrodenvorspannung, bei der der Abflußstrom praktisch Null wird, ist nun +0,5 V, und die ganze Kurve B ist etwa um 0,5 V gegenüber der Kurve A verschoben, die für das Bauelement direkt nach der Herstellung und vor der Lagerung gemessen wurde. Zum Vergleich zeigt die Kurve C die sich nach einer Lagerung von 16 Stunden bei 125° C und 10 Volt positiver Steuerelektrodenvorspannung ergebende Abflußstrom - Steuerelektrodenspannung-Kennlinie für einen bekannten isolierten Feldeffekt-Transistor, bei dem sich zwischen der Steuerelektrode und der Halbleiterscheibe nur reines, undotiertes Siliciumoxyd befindet. Bei dem bekannten Feldeffekt-Transistor fließt nach der Lagerung sogar bei der Vorspannung Null ein Abflußstrom, und die Kurve C ist gegenüber den entsprechenden Werten vor der Lagerung gemäß Kurve A um etwa 5 Volt verschoben. Änderungen dieser Größe sind aber bei vielen Schaltungen nicht mehr tragbar. Der isolierte Feldeffekt-Transistor gemäß Beispiel II ist also hinsichtlich seiner Übertragungseigenschaften bei einer Lagerung unter erhöhten Temperaturen um einen Faktor 10 stabiler.
Die oben beschriebenen Beispiele dienen nur zur Erläuterung der Erfindung und sind nicht einschränkend auszulegen. Statt Phosphor können auch andere Dotierungsstoffe, wie Bor und Arsen, verwendet werden. Man kann auch andere Dielektrika oder Isolatoren an Stelle von Siliciumoxyd benutzen, z. B. Magnesiumoxyd u. dgl. Die Leitfähigkeitstypen der verschiedenen Bereiche der beschriebenen Bauelemente können umgekehrt werden. Man kann sich auch anderer Siloxanverbindungen bedienen, z. B. Dimethyldiäthoxysilan, Tetraäthoxysilan, Amyltriäthoxysilan und Vinyltriäthoxysilan. An die Stelle von Silicium können auch andere Halbleitermaterialien treten, wie Germanium und Germanium-Silicium-Legierungen.

Claims (11)

Patentansprüche:
1. Feldeffekt-Halbleiterbauelement aus einem kristallinen Halbleiterkörper eines gegebenen Leitfähigkeitstyps, zwei im Abstand voneinander angeordneten Bereichen niedriger spezifischer Leitfähigkeit, die sich direkt an einer Oberfläche des Halbleiterkörpers in diesem befinden, Abflußelektroden- und Quellenelektrodenbereiche bilden und mit Metallkontakten versehen sind, einer sich über den Zwischenraum zwischen den beiden Bereichen erstreckenden Schicht aus einem dielektrischen Material und einer auf der Schicht über dem Zwischenraum zwischen den beiden Bereichen angeordneten, isolierten Steuerelektrode, dadurchgekennzeichnet, daß die dielektrische Schicht mit entsprechenden Donator- bzw. Akzeptorverunreinigungsstoffen dotiert ist, die den Leitfähigkeitstyp des Halbleiterkörpers zu beeinflussen vermögen.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die dotierte dielektrische Schicht mindestens 0,5 Gewichtsprozent Verunreinigungsstoffe enthält.
3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Halbleiterkörper aus Silicium mit einem spezifischen Widerstand von mindestens 1 Ohm cm besteht.
4. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, daß die dotierte dielektrische Schicht mindestens 0,5 Gewichtsprozent Phosphor enthält.
5. Halbleiterbauelement nach Anspruch 1, 2 oder 4, dadurch gekennzeichnet, daß die dielektrische Schicht eine Siliciumoxydschicht ist.
6. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zwischen der Oberfläche (11) des Halbleiterkörpers (10) und der dotierten Schicht (22) eine Schicht (20) aus undotiertem dielektrischem Material angeordnet ist, die den Zwischenraum zwischen den beiden Bereichen (13, 15) überdeckt, und daß die aus Metall bestehende Steuerelektrode (29) auf der dotierten Schicht (22) angeordnet ist (F i g. 5).
7. Halbleiterbauelement nach Anspruch 6, dadurch gekennzeichnet, daß die beiden Schichten (20,22) Siliciumoxyd enthalten und daß die dotierte Schicht (22), auf der die Steuerelektrode (29) angeordnet ist, mindestens ein halbes Gewichtsprozent Phosphor enthält.
8. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß zwischen der Oberfläche (11) des Halbleiterkörpers (10) und der dotierten Schicht (22) eine Schicht (20) aus undotiertem dielektrischem Material angeordnet ist, die den Zwischenraum zwischen den beiden Bereichen (13, 15) überdeckt, daß auf der dotierten
009539/304
Schicht (22) eine dritte Schicht (24) aus undotiertem dielektrischem Material angeordnet ist und daß die aus Metall bestehende Steuerelektrode (30) über dem Zwischenraum zwischen den beiden Bereichen (13,15) auf der dritten Schicht (24) angeordnet ist.
9. Halbleiterbauelement nach Anspruch 8, dadurch gekennzeichnet, daß alle drei dielektrischen Schichten (20, 22, 24) Siliciumoxyd enthalten.
10. Verfahren zum Herstellen eines Halbleiterbauelementes nach Anspruch 1, dadurch gekennzeichnet, daß bei einer Oberfläche (11) eines kristallinen Halbleiterkörpers (10) zwei im Abstand voneinander angeordnete Bereiche (13, 15) niedrigen spezifischen Widerstandes gebildet werden; daß auf der Oberfläche (11) des Körpers eine Schicht (20) aus undotiertem dielektrischem Material gebildet wird, die den Zwischenraum zwischen den beiden Bereichen (13,15) überdeckt; daß auf dieser dielektrischen Schicht (20) eine zweite Schicht (22) aus dielektrischem Material aufgebracht wird, die mit mindestens 0,5 Gewichtsprozent Donator- bzw. Akzeptorverunreinigungsstoffen dotiert ist, die den Leitfähigkeitstyp des Körpers zu beeinflussen vermögen, und daß auf die beiden Bereiche (13, 15) niedrigen spezifischen Widerstandes und die zweite dielektrische Schicht (22) in dem Gebiet zwischen den beiden Bereichen (13, 15) jeweils ein Metallkontakt (26, 28, 29) aufgebracht wird (F i g. 5).
11. Verfahren zum Herstellen eines Halbleiterbauelementes nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß bei einer Oberfläche (11) eines kristallinen Halbleiterkörpers, dessen spezifischer Widerstand wenigstens 1 Ohm-cm beträgt, zwei im Abstand voneinander angeordnete Bereiche (13, 15) niedrigen spezifischen Widerstandes durch Eindiffusion eines Dotierungsstoffes gebildet werden, daß auf die Oberfläche (11) des Körpers über dem Zwischenraum zwischen den beiden Bereichen (13,15) eine erste Schicht (20) aus undotiertem Siliciumoxyd niedergeschlagen wird, daß auf diese Siliciumoxydschicht eine weitere SiIiciumoxydschicht (22) niedergeschlagen wird, die mindestens 0,5 Gewichtsprozent Phosphor enthält, und daß auf die Bereiche (13, 15) niedrigen spezifischen Widerstandes und oberhalb des Zwischenraumes zwischen den beiden Bereichen auf die zweite Siliciumoxydschicht (22) jeweils ein Metallkontakt (26, 28, 29) aufgebracht wird.
Hierzu 1 Blatt Zeichnungen
DE19651514359D 1964-07-09 1965-06-30 Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung Pending DE1514359B1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US381501A US3334281A (en) 1964-07-09 1964-07-09 Stabilizing coatings for semiconductor devices

Publications (1)

Publication Number Publication Date
DE1514359B1 true DE1514359B1 (de) 1970-09-24

Family

ID=23505280

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19651514359D Pending DE1514359B1 (de) 1964-07-09 1965-06-30 Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung

Country Status (7)

Country Link
US (2) US3334281A (de)
BR (1) BR6571096D0 (de)
DE (1) DE1514359B1 (de)
ES (1) ES315030A1 (de)
GB (1) GB1079168A (de)
NL (1) NL146333B (de)
SE (1) SE322843B (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3400308A (en) * 1965-06-22 1968-09-03 Rca Corp Metallic contacts for semiconductor devices
US3440496A (en) * 1965-07-20 1969-04-22 Hughes Aircraft Co Surface-protected semiconductor devices and methods of manufacturing
GB1165575A (en) * 1966-01-03 1969-10-01 Texas Instruments Inc Semiconductor Device Stabilization.
GB1187611A (en) * 1966-03-23 1970-04-08 Matsushita Electronics Corp Method of manufacturing Semiconductors Device
US3465209A (en) * 1966-07-07 1969-09-02 Rca Corp Semiconductor devices and methods of manufacture thereof
US3474310A (en) * 1967-02-03 1969-10-21 Hitachi Ltd Semiconductor device having a sulfurtreated silicon compound thereon and a method of making the same
JPS4817792B1 (de) * 1967-03-29 1973-05-31
US3635774A (en) * 1967-05-04 1972-01-18 Hitachi Ltd Method of manufacturing a semiconductor device and a semiconductor device obtained thereby
US3502950A (en) * 1967-06-20 1970-03-24 Bell Telephone Labor Inc Gate structure for insulated gate field effect transistor
US3544864A (en) * 1967-08-31 1970-12-01 Gen Telephone & Elect Solid state field effect device
US3512057A (en) * 1968-03-21 1970-05-12 Teledyne Systems Corp Semiconductor device with barrier impervious to fast ions and method of making
US3560810A (en) * 1968-08-15 1971-02-02 Ibm Field effect transistor having passivated gate insulator
US3923562A (en) * 1968-10-07 1975-12-02 Ibm Process for producing monolithic circuits
US3657030A (en) * 1970-07-31 1972-04-18 Bell Telephone Labor Inc Technique for masking silicon nitride during phosphoric acid etching
FR2388410A1 (fr) * 1977-04-20 1978-11-17 Thomson Csf Procede de realisation de transistors a effet de champ de type mos, et transistors realises selon un tel procede

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL265382A (de) * 1960-03-08
NL267831A (de) * 1960-08-17
US3065391A (en) * 1961-01-23 1962-11-20 Gen Electric Semiconductor devices
US3200019A (en) * 1962-01-19 1965-08-10 Rca Corp Method for making a semiconductor device
BE636316A (de) * 1962-08-23 1900-01-01

Also Published As

Publication number Publication date
ES315030A1 (es) 1966-02-01
USB381501I5 (de)
BR6571096D0 (pt) 1973-05-15
NL146333B (nl) 1975-06-16
US3334281A (en) 1967-08-01
SE322843B (de) 1970-04-20
NL6508795A (de) 1966-01-10
GB1079168A (en) 1967-08-16

Similar Documents

Publication Publication Date Title
EP0010596B1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
DE1614540C3 (de) Halbleiteranordnung sowie Verfahren zu ihrer Herstellung
DE1564963C3 (de) Verfahren zum Herstellen eines stabilisierten Halbleiterbauelements
DE1514359B1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1764056B1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE1614356A1 (de) Integrierte Halbleiterbaugruppe mit komplementaeren Feldeffekttransistoren
DE2655341A1 (de) Halbleiteranordnung mit passivierter oberflaeche und verfahren zur herstellung dieser anordnung
DE1444496A1 (de) Epitaxialer Wachstumsprozess
DE2605830B2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2716143A1 (de) Lichtemittierendes halbleiterbauelement
DE1514018C3 (de) Verfahren zum Aufbringen von Schutz- und Passivierungsschichten auf Halbleiterplättchen
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE1640486C3 (de) Verfahren zum reaktiven Zerstäuben von elementarem Silicium
CH495633A (de) Halbleiteranordnung
DE2162445B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2550371A1 (de) Verfahren zum thermischen oxydieren von silicium
DE1614233A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und nach diesem Verfahren hergestellte Halbleitervorrichtung
DE3125136A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2059116A1 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE2316208B2 (de) Verfahren zur herstellung einer integrierten mos-schaltung
DE1564528A1 (de) Verfahren zum Herstellen eines elektrisch leitenden Kanals in einem kristallinen Halbleiterkoerper
DE1644028A1 (de) Verfahren zum Eindiffundieren von Stoerstellen in einen begrenzten Bereich eines Halbleiterkoerpers
DE1696607B2 (de) Verfahren zum herstellen einer im wesentlichen aus silicium und stickstoff bestehenden isolierschicht
点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载