+

DE2911484C2 - Metall-Isolator-Halbleiterbauelement - Google Patents

Metall-Isolator-Halbleiterbauelement

Info

Publication number
DE2911484C2
DE2911484C2 DE2911484A DE2911484A DE2911484C2 DE 2911484 C2 DE2911484 C2 DE 2911484C2 DE 2911484 A DE2911484 A DE 2911484A DE 2911484 A DE2911484 A DE 2911484A DE 2911484 C2 DE2911484 C2 DE 2911484C2
Authority
DE
Germany
Prior art keywords
layer
metal
metal layer
boron
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2911484A
Other languages
English (en)
Other versions
DE2911484A1 (de
Inventor
Shin-Ichi Kawasaki Inoue
Hajime Yokohama Ishigawa
Masaichi Sagamihara Kanagawa Shinoda
Hiroshi Yokohama Tokunaga
Nobuo Kawasaki Toyokura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP3452978A external-priority patent/JPS54127283A/ja
Priority claimed from JP6851378A external-priority patent/JPS54159186A/ja
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE2911484A1 publication Critical patent/DE2911484A1/de
Application granted granted Critical
Publication of DE2911484C2 publication Critical patent/DE2911484C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/665—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

35
Die Erfindung bezieht sich auf ein Metall-Isolator-Halbleiterbauelement nach dem Oberbegriff des An-Spruchs 1.
Halbleiterbauelemente und insbesondere Transistoren und integrierte Schaltungen sollen miniaturisiert und integriert werden und die Stabilität und Zuverlässigkeit der Halbleiterbauelemente soll gleichzeitig verbessert werden.
Bekanntlich werden Halbleiterbauelemente durch Kationen, insbesondere Alkaliionen wie Natriumionen (Na + ), verunreinigt, so daß die Stabilität der Halbleiterbauelemente schlecht ist. Um die Wirkung einer solchen Verunreinigung herabzusetzen, ist es bekannt, die Verunreinigung bei der thermischen Oxydation des Halbleitersubstrats und beim Bilden einer Elektrode zu entfernen oder abzuscheiden.
Wenn nämlich das Halbleitersubstrat oxydiert wird, wird Chlorgas (CI2) in einer oxydierenden Atmosphäre eingeführt, siehe Kriegler, R. ]., Cheng, Y. C, und Colton, D. R., »The Effect of HCI and Cl2 on the Thermal Oxidation of Silicon«, Journal of Electrochemical Society, 1972, Band 119, Seiten 388 bis 392.
Das Chlor ist somit in einer auf der Fläche des Halbleitersubstrats gebildeten Oxydschicht enthalten. Das in dieser Oxydschicht enthaltene Chlor neutralisiert elektrisch die Verunreinigung, insbesondere Nairiumionen (Na + ), die in die Oxydschicht eindringt. Isolierschichten, die unter einer Metallschicht und auf einer Fläche des Halbleitersubstrats liegen, und Isolierschichten, die zwischen Metailschichten und einer die Metallschichten bedeckenden Flächenschutzschicht liegt, werden des weiteren aus Phosphorsilikatglas (PSG) oder Siliziumnitrid (Si3N4) hergestellt, siehe Schnäble, G. L, Kern, W. und Comizixdi, R. B, »Passivation Coatings on Silicon Devices«, Journal of Electrochemical Society. 1975, Band 122, Seiten 1092 bis 11G3. Diese Isolierschichten halten die Verunreinigung, z. B. Natriumionen (Na+), davon zurück, durch die Isolierschichten hindurchzugehen. Insbesondere ist es möglich, Natriumionen (Na+), die in der Oxydschicht vorhanden sind, die auf dem Halbleitersubsrat gebildet ist, einzufangen, indem eine Phosphorsilikatglasschicht auf der Oxydschicht gebildet wird.
Die oben erwähnten Antiverunreinigungsbehandlungen, d.h. sogenannte Passivierungsbehandlungen, sind jedoch aufwendig und nicht immer ausreichend wirksam. Obwohl solche Passivierungsbehandlungen ausgeführt werden, besteht die Gefahr, daß bei dem Halbleiterbauelement die Stabilität aufgrund einer anhaftenden Verunreinigung und von Dampf auf der Fläche des Halbleiterbauelements verringert wird. Eine solche Verunreinigung und ein solcher Dampf sind in der Luft enthalten und das Halbleiterbauelement ist üblicherweise der Luft ausgesetzt, bis das Halbleiterbauelement in einer Packung gasdicht eingeschlossen wird.
Um die oben erwähnte Gefahr zu verringern, kann eines der folgenden drei Verfahren angewendet werden, wobei die oben erwähnten Passivierungsbehandlungen berücksichtigt werden.
Bsi einem Verfahren wird während der thermischen Oxydation des Halbleitersubstrats die Menge des in die oxydierende Atmosphäre eingeführten Chlorgases erhöht, um das in der gebildeten Oxydschicht enthaltene Chlor zu erhöhen. Dieses Verfahren hat jedoch die Nachteile, daß die Fläche des Halbleitersubstrats zu stark geätzt wird und rauh wird und daß die Flächenzustandsdichte an der Oxydschicht-Halbleitersubstrat-Grenzfläche erhöht wird.
Bei einem weiteren Verfahren wird die Phosphorkonzentration in dem Phosphorsilikatglas, d. h. in der Flächenschutzschicht und/oder der zwischen den Metallschichten liegenden Isolierschicht erhöht. Dieses Verfahren hat jedoch die Nachteile, daß die hygroskopische Eigenschaft des Phosphorsilikatglases erhöht wird und daß eine lonenpolarisation in dem Glas leicht erzeugt wird.
Bei einem anderen Verfahren wird d>e Flächenschutzschicht oder die zwischen den Metallschichten liegende Isolierschicht aus einer Mehrschichtanordnung gebildet, die aus zwei oder mehr Schichten, beispielsweise einer Phosphorsilikatglas- oder Siliziumnitrid-Siliziumdioxyd-Doppelschicht besteht. Dieses Verfahren hat jedoch den Nachteil, daß, da die Dicke der Schutz- und/oder Isolierschichten wesentlich erhöht ist, diese Schichten nicht in einer LSI-Halbleiterschaltung, die eine sehr kleine Schaltungselementausbildung erfordert, verwendet werden können. Insbesondere in einem Metall-Isolator-Halbleiterbaueiement (MIS) ist eine bestimmte Dicke im Bereich von beispielsweise 10 bis 50 nm der Isolierschicht erforderlich, jedoch ist es schwierig, eine solche Isolierschicht aus der oben erwähnten Mehrschichtenanordnung herzustellen.
Es ist auch ein Halbleiterbauelement nach dem Oberbegriff des Anspruchs 1 bekannt (DE-OS 24 57 973). Bei diesem bekannten Bauelement wird zur Getterung von positiven Natriumionen in die Isolierschicht Tantal implantiert.
Der Erfindung liegt die Aufgabe zugrunde, bei einem Metall-lsolator-Halbleiterbauelement nach dem Oberbegriff des Anspruchs 1 die Kationendichte weiter zu verringern.
Gelöst wird diese Aufgabe durch die Merkmale des Kennzeichens des Anspruchs 1.
Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben. Die Dichte des Kationeneinfangelements muß wenigstens der Dichte der Kationen, insbesondere Natriumionen (Na+), die in einem jo Halbleiterhauelement enthalten sind, entsprechen. Üblicherweise hat ein Halbleiterbauelement eine Kationendichte von wenigstens 1015 pro cm3, so daß die untere Grenze der Dkhte des Kationeneinfangelements JO15 pro cm3 beträgt Wenn die Metallschicht Kationeneinfangelemente bei einer Dichte von mehr als 1021 pro cm3 enthält, wird der Widerstand der Metallschicht hoch und die Schwellwertspannung des Halbleiterbauelements wird verschoben. Dadurch ist die obere Grenze der Dichte 1021 pro cm3 gegeben.
Vorzugsweise hat der obere Teil der Isolierschicht eine Dicke von 6 nm oder weniger von der Metallschicht-Isolierschicht-Grenzfläche aus gerechnet
Ausführungsbeispiele der Erfindung werden anhand der Zeichnung beschrieben, in der sind
Fig. l(a) bis (f) schematiche Querschnitte einer MOS-Diode in verschiedenen Herstellungsstufen,
Fig.2 eine graphische Darstellung der Beziehung zwischen der Erwärmungstemperatur und der Dichte der beweglichen Kationen in Isolierschichten von M MOS-Dioden, die mit einer bohrhaltigen Wolframelektrode oder einer Wolframelektrode ohne Bor versehen sind,
F i g. 3 eine graphische Darstellung der Beziehung zwischen der Erwärmungstemperatur und der Dichte der mobilen Kationen in Isolierschichten von MOS-Dioden, die mit einer germaniumhaltigen Wolframelektrode oder einer Wolframelektrode ohne Germanium versehen sind,
Fig.4 eine graphische Darstellung der Beziehung zwischen der Erwärmungstemperatur und der Dichte beweglicher Kationen in Isolierschichten von MOS-Dioden, die mit einer borhaltigen Molybdänelektrode oder einer Molybdänelektrode ohne Bor versehen sind,
Fig.5 eine graphische Darstellung der Beziehung zwischen der Erwärmungstemperatur und der Dichte mobiler Kationen in Isolierschichten von MOS-Dioden, die mit einer phosphorhaltigen Molybdänelektrode oder einer Molybdänelektrode ohne Phosphor versehen sind,
Fig.6(a) bis (e) schematische Querschnitte eines MOS-FET in verschiedenen Herstellungsstufen und
Fig. 7 ein schematischer Querschnitt einer Zerstäubungsvorrichtung.
Die in Fig. l(f) gezeigte MOS-Diode wird auf folgende Weise hergestellt. Ein Halbleitersubstrat 11 wird oxydiert, um eine Oxydschicht 12 zu bilden, siehe Fig. l(b). Eine dünne Metallschicht 13 wird auf der Oxydschicht 12 gebildet und dann selektiv geätzt, um Teile der Metallschicht 13 als Elektroden 14 übrigzulassen, siehe F i g. l(c) und (d). Dann wird eine ohmsch-kontaktierende Metallschicht 15 auf der Rückfläche des Halbleitersubstrats 11 gebildet, siehe F i g. 1(d). Schließlich wird das Halbleitersubstrat 11 in eine große Zahl von Stücken durch ein Anreißverfahren geteilt, siehe Fig. l(f). Die Bildung der Oxydschicht 12, der Metallschicht 13 und der ohmsch-kontaktierenden Metallschicht 15 sowie das Ätzen und Anreißen erfolgt in bekannter Weise.
Wenn die Metallschicht 13 gebildet wird, ist gemäß dem Ausführungsbeispiel der Erfindung wenigstens ein Kationeneinfangelement das aus der Gruppe Bor, Germanium, Phosphor, Blei, Zinn, Chrom und Antimon ausgewählt ist, vorzugsweise Bor oder Phosphor, in der Metallschicht enthalten. Wenn die Bildung der Metallschicht 13 beispielsweise durch ein Zerstäubungsverfahren ausgeführt wird, soll eine für die .Zerstäubungsbehandlung zu verwendende Antikathode aus dem Metall der Metallschicht und einem Kationeneinfangelement bestehen. Statt des Kationeneinfangelements kann ein Nitrid des Elements verwendet werden.
Die Dichte des in der Metallschicht enthaltenen Kationeneinfangelements kann durch Ändern des Flächenbereichs des als Antikathode verwendeten Elements gesteuert werden. Bei Verwendung einer zwischen der Antikathode und der auf dem Halbleitersubstrat gebildeten Oxydschicht angeordneten Blende enthält nur ein Teil der Metallschicht, der nahe der MetaUschicht-Oxydschicht-Grenzfläche liegt das Kationeneinfangelement. Es wird des weiteren bevorzugt kleine Stücke des Kationeneinfangelements in angenähert gleichen Abständen auf der metallischen Antikathode anzuordnen. Es ist auch möglich, ein chemisches Dampfniederschlagsverfahren (CVD) oder ein Vakuumverdampfungsverfahren anstelle des Zerstäubungsverfahrens zu verwenden.
Nachdem die Metallschicht 13 gebildet worden ist, wird das Halbleitersubstrat, das mit der Oxydschicht 12 und der Metallschicht 13 versehen ist, bei einer Temperatur im Bereich von 700 bis 1100" C, vorzugsweise zwischen 800 und 1000" C, für eine Zeitdauer im Bereich von 5 bis 30 Minuten erwärmt.
Bewegliche Kationen in einer Oxydschicht einer MOS-Diode können Flächeneigenschaften eines Halbleitersubstrats verändern. Die Kationen erreichen beispielsweise die Grenzfläche der Oxydschicht und des Substrats, um den Leitfähigkeitstyp der Fläche des Halbleitersubstrats von ρ nach η zu ändern. Bei dem beschriebenen Ausführungsbeispiel wird die Dichte der beweglichen Kationen in der Oxydschicht gering. Es ist festgestellt worden, daß die Verringerung der Dichte der beweglichen Kationen in der Oxydschicht durch Einfangen der beweglichen Kationen, beispielsweise Natriumionen (Na+), mit dem Kationeneinfangelement, beispielsweise Bor oder Phosphor, verursacht wird, das zu der Metallschicht-Oxyd-Grenzfläche und in den oberen Teil der Oxydschicht aus der Metallschicht durch die Wärmebehandlung bewegt wird. Demgemäß ist es möglich, eine unerwünschte Änderung der Flachbandspannung (Vfb) einer MOS-Diode zu verhindern, die durch Verunreinigung mittels der mobilen Ionen erzeugt wird.
Bei einem als MOS-FET ausgebildeten Ausführungsbeispiel der Erfindung ist die Metallschicht die Gateelektrode, die auf der sogenannten Gateoxydschicht, angeordnet ist, die ein Halbleitersubstrat bedeckt. Nachdem die die Gateelektrode bildende Metallschicht gebildet worden ist, werden Dotierionen in das Halbleitersubstrat durch ein Ionenimplantationsverfahren injiziert und dann wird das Substrat zur Diffusion oder Aktivierung der Dotierionen erwärmt, um die Source- und Drainbereiche zu bilden. Durch die Erwärmung wird das in der Metallschicht enthaltene Kationeneinfangelement in den an die Metallschicht grenzenden oberen Teil der Gateoxydschicht eindiffundiert. Anstelle der Ionenimplantation und der Erwär-
' mung ist es möglich, das Halbleitersubstrat bei erhöhter Temperatur in einer Strömung eine1; Trägergases, das Dotierionen enthält, zu erwärmen.
Nachfolgend werden AusFührungsbeispiele der Erfindung im einzelnen erläutert.
Beispiel 1
Eine MOS-Diode weist eine borhaltige Wolframschicht 14, eine Siliziumdioxydschicht 12, ein Siliziumsubstrat 11 und eine ohmsch-kontaktierende Metallschicht 15 auf, siehe Fig. l(f), und wird in folgender Weise hergestellt.
Gemäß Fig. 1(a) wird ein Stück eines p-Siliziumhalbleitersubstrats 11 mit einem spezifischen Widerstand von 2 Ohm cm einer Erwärmung bei 1000° C in einer Sauerstoffatmosphäre für eine Zeitdauer von 65 Minuten unterzogen. Eine Schicht 12 aus Siliziumdioxyd (SiO2) mit einer Dicke von 50 nm wird auf dem Halbleitersubstrat 11 gebildet, siehe F i g. 1(b).
Gemäß Fig. l(c) wird nachfolgend eine borhaltige Woframschicht 13 auf der Siliziumdioxydschicht 12 durch ein Zerstäubungsverfahren niedergeschlagen. Nach der Durchführung einer chemischen Analyse wurde festgestellt, daß die Wolframschicht 13 Bor enthält, dessen Dichte im Bereich von 10" pro cm3 bis 1020 pro cm3 der Schicht 13 beträgt. Das Zerstäubungsverfahren wird in folgender Weise ausgeführt.
Eine Wolframantikathode mit einem Durchmesser von 10 cm wird für die Zerstäubungsbehandlung verwendet. Es werden acht Stücke von Bornitrid-Würfein mit einer Kantenlänge von 5 mm in der Nähe des Umfangs der Antikathode und in im wesentlichen gleichen Abstand angeordnet. Die elektrische Quelle zur Zerstäubung hat eine Leistung von 250 W und eine Frequenz von 13,56 MHz. Das durch das Zcrstäubungsverfahren zu behandelnde Halbleitersubstrat wird von der Antikathode in einem Abstand von etwa 4 cm angeordnet. Die Zuerstäubungsbehandlung wird über eine Zeitdauer von etwa 20 Minuten durchgeführt, so daß eine 350 nm dicke, borhaltige Wolframschicht gebildet wird.
Gemäß Fig. l(d) wird die borhaltige Wolframschicht 13 selektiv durch ein Photoätzverfahren geätzt, so daß Teile der Schicht 13 als Elektroden 14 mit einem Durchmesser von 500 μπι übrig bleiben.
Das mit den Elektroden 14 versehene Halbleitersubstrat 11 wird dann in einer Stickstoffatmosphäre (N2) mit 5% Wasserstoff (H2) bei verschiedenen Temperaturen im Bereich von 700 bis 1100°C für eine Zeitdauer von 15 Minuten erwärmt.
Nachdem die Erwärmungsbehandlung beendet ist, wird eine (nicht dargestellte) Siliziumdioxydschicht auf der Seite des Häibieiiersubstrats 11 gebildet, die der Seite gegenüberliegt, auf der die borhaltige Woiframelektrode 14 vorhanden ist. Die Siliziumdioxydschicht wird unter Verwendung eines Ätzverfahrens entfernt und die ohmsch-kontaktierende Metallelektrode 15 wird dann auf der freigelegten Fläche des Halbleitersubstrats 11 gebildet, siehe Fig. l(e), und zwar mit einem üblichen Verfahren, beispielsweise einem Vakuumverdampfungsverfahren.
Das mit den Elektroden 14 und 15 versehene Halbleitersubstrat 11 wird dann durch ein Anreißverfahren in eine große Zahl von MOS-Dioden geteilt, siehe Fig. l(f).
Um die MOS-Diode gemäß dem Ausführungsbeispiel der Erfindung mit einer MOS-Diode zu vergleichen, die mit einer Wolframelektrode ohne Bor gemäß dem Stand der Technik versehen is:: wird die letztere MOS-Diode in im wesentlichen derselben Weise wie oben beschrieben hergestellt. Wenn eine Zerstäubungsbehandlung zum Bilden einer Wolframschicht ohne Bor ausgeführt wird, werden die oben erwähnten Bornitridwürfel nicht verwendet, worin der einzige Unterschied zu dem erwähnten Herstellungsverfahren liegt.
Die MOS-Diode gemäß dem Ausführungsbeispiel und die bekannte Diode werden mit dem folgenden Verfahren bezüglich der Zahl der Kationen, die in der Siliziumdioxydschicht beweglich sind, gemessen. Während die erzeugten MOS-Dioden bei 2500C erhitzt werden, wird eine Spannung an die MOS-Dioden angelegt, indem die borhaltige Wolframelektrode bzw. die Wolframelektrode ohne Bor an die positive Elektrode einer Spannungsquelle angelegt wird und die ohrnsch-kontaktierer.de Metallelektrode an die negative Elektrode der Spannungsquelle angelegt wird. Der Strom, der durch Bewegen der Kationen in der Siliziumdioxydschicht in Richtung von der borhaltigen Wolframelektrode bzw. der Wolframelektrode ohne Bor zu dem Halbleitersubstrat erzeugt wird, wird gemessen und dann wird der gemessene Wert auf den Dichtewert der beweglichen Kationen in der Siliziumdioxydschicht reduziert. Die Meßergebnisse sind in F i g. 2 dargestellt, wobei die Kurven A und ßdie Dichte der beweglichen Kationen der MOS-Dioden mit der borhaltigen Wolframelektrode und der Wolframelektrode ohne Bor zeigen.
Aus F i g. 2 ergibt sich, daß die Kationendichte in der Siliziumdioxidschicht der MOS-Diode gemäß dem Ausführungsbeispiel der Erfindung wesentlich niedriger, und zwar nur zwischen einem Zehntel und einem Hundertstel der Dichte der MOS-Diode nach dem Stand der Technik, ist, nachdem beide Dioden auf Temperaturen zwischen 700 und 1100° C erwärmt worden sind. Insbesondere bei einer Temperatur von 900 bis 10000C beträgt die Dichte der beweglichen Kationen 5 ■ 109 pro cm2. Die absolute Zahl der beweglichen Ionen in der MOS-Diode ist sehr gering, wie dies die Kurve A zeigt.
Beispiel 2
Eine MOS-Diode weist eine germaniumhaltige Wolframschicht 14, eine Siliziumdioxydschicht 12, ein Siliziumsubstrat 11 und eine ohmsch-kontaktierende Metallschicht 15 auf, wie dies Fig. 1 (f) zeigt,und wird in der bei Beispiel 1 beschriebenen Art hergestellt.
Bei der Zerstäubungsbehandlung wird Germanium anstelle von Bornitrid verwendet. Die Form und Zahl der verwendeten Germaniumstücke sind dieselben wie die von Bornitrid. Bei der chemischen Analyse wurde festgestellt, daß die Wolframschicht 13 germanium in einer Dichte enthält, die im Bereich von 1019 pro cm3 bis 1020 pro cm3 der Schicht 13 liegt
Um die MOS-Diode gemäß diesem Ausführungsbeispiel der Erfindung mit einer MOS-Diode mit einer Wolframelektrode ohne Germanium nach dem Stand der Technik zu vergleichen, wird die letztere MOS-Diode in derselben Weise wie beim Beispiel 1 beschrieben hergestellt.
Die MOS-Dioden gemäß dem Ausführungsbeispiel der Erfindung und dem Stand der Technik werden bezüglich der Zahl der Kationen, die in der Siliciumdioxydschicht beweglich sind, durch dasselbe Verfahren gemessen, wie dies beim Beispiel 1 beschrieben ist Die Meßergebnisse sind in Fig.3 dargestellt, wobei die Kurven A und B die Dichte der beweglichen Kationen
der MOS-Dioden mit einer germaniumhaltigen Wolframelektrode bzw. einer Wolframelektrode ohne Germanium zeigen.
Aus F i g. 3 ergibt sich, daß die Kationendichte in der Siliziumdioxydschicht der MOS-Diode gemäß dem Ausführungsbeispiel der Erfindung wesentlich kleiner, und zwar nur zwischen einem Zehntel bis einem Fünfzigstel der Dichte der MOS-Diode nach dem Stand der Technik, ist, nachdem beide Dioden bei Temperaturen zwischen 700 und HOO0C erwärmt worden sind. Insbesondere bei einer Temperatur von 1000°C beträgt die Dichte der beweglichen Kationen 5 ■ 109 pro cm2. Die absolute Zahl der beweglichen Ionen in der MOS-Diode ist sehr klein, wie dies durch die Kurve A angegeben ist
Beispiel 3
Eine MOS-Diode weist eine borhaltige Molybdänschicht 14, eine Siliziumdioxydschicht 12, ein Siliziumsubstrat 11 und eine ohmsch-kontaktierende Metallschicht 15 auf, wie dies Fig. l(f) zeigt, und wird in derselben Weise wie beim Beispiel 1 hergestellt.
Bei der Zerstäubungsbehandlung wird Molybdän anstelle von Wolfram verwendet. Eine chemische Analyse ergibt, daß die Schicht 13 Bor mit einer Dichte im Bereich von 1019 pro cm3 bis 1020 pro cm3 der Schicht 13 enthält.
Um die MOS-Diode nach diesem Ausführungsbeispiel der Erfindung mit einer MOS-Diode mit einer Molybdänelektrode ohne Bor gemäß dem Stand der Technik zu vergleichen, wird die letztere MOS-Diode in im wesentlichen derselben Weise hergestellt, wie dies beim Beispiel 1 beschrieben ist. Bei der Zerstäubungsbehandlung zum Bilden der Molybdänschicht ohne Bor werden die oben erwähnten Bornitridwürfel nicht verwendet.
Die MOS-Dioden nach dem Ausführungsbeispiel der Erfindung und dem Stand der Technik werden bezüglich der Zahl der Kationen, die in der Siliziumdioxydschicht beweglich sind, durch dasselbe Verfahren gemessen, wie dies beim Beispiel 1 beschrieben ist Die Meßergebnisse sind in F i g. 4 dargestellt, wobei die Kurven A und ßdie Dichte der beweglichen Kationen der MOS-Dioden mit borhaltiger Molybdänelektrode und Molybdänelektrode ohne Bor zeigen.
Aus F i g. 4 ergibt sich, daß die Kationendichte in der Siliziumdioxydschicht der MOS-Diode gemäß dem Ausführungsbeispiel der Erfindung wesentlich geringer, und zwar nur zwischen einem Zehntel und einem Fünfzigstel der Dichte der MOS-Diode nach dem Stand der Technik, ist, nachdem beide Dioden bei einer Temperatur zwischen 700 und 11000C erwärmt worden sind. Insbesondere bei einer Temperatur von 10000C beträgt die Dichte der beweglichen Kationen 4,5 · 10" pro cm2. Die absolute Zahl der beweglichen Ionen in der MOS-Diode ist sehr gering, wie dies die Kurve A zeigt
Beispiel 4
Eine MOS-Diode weist eine phosphorhaltige Molybdänschicht 14, eine Siliziumdioxydschicht 12, ein Siliziumsubstrat 11 und eine ohmsch-kontaktierende Metallschicht 15 auf, wie dies in F i g. l(f) gezeigt ist und wird in derselben Weise hergestellt wie beim Beispiel 1 beschrieben.
Bei der Zerstäubungsbehandlung werden Molybdän und Phosphornitrid (P3N5) anstelle von Wolfram und Bornitrid verwendet Die Form und Zahl der verwendeten Phosphornitridstücke sind die gleichen wie die von Bornitrid. Eine chemische Analyse ergibt, daß die Wolframschicht 13 Phosphor in einer Dichte im Bereich zwischen 1019 pro cm3 und 1020 pro cm3 der Schicht 13 enthält.
Die Erwärmungsbehandlung wird in derselben Weise wie beim Beispiel 2 durchgeführt.
Um die MOS-Diode gemäß diesem Ausführungsbeispiel der Erfindung mit einer MOS-Diode mit einer Molybdänelektrode ohne Phosphor gemäß dem Stand der Technik zu vergleichen, wird die letztere MOS-Diode in derselben Weise hergestellt, wie beim Beispiel 3 beschrieben. Die MOS-Dioden nach dem Ausführungsbeispiel der Erfindung und nach dem Stand der Technik werden bezüglich der Zahl der Kationen, die in der Siliziumdioxydschicht frei beweglich sind, mit demselben Verfahren gemessen, wie dies beim Beispiel 1 beschrieben ist. Die Meßergebnisse sind in F i g. 5 dargestellt, in der die Kurven A und B die Dichte der beweglichen Kationen der MOS-Dioden mit phosphorhaltiger Molybdänelektrode und Molybdänelektrode ohne Phosphor zeigen.
Aus F i g. 5 ergibt sich, daß die Kationendichte in der Siliziumdioxydschicht der MOS-Diode gemäß dem Ausführungsbeispiel der Erfindung wesentlich kleiner, und zwar nur zwischen einem Zehntel bis einem Hundertstel der Dichte der MOS-Diode gemäß dem Stand der Technik, ist, nachdem beide Dioden bei Temperaturen zwischen 700 und 11000C erwärmt worden sind. Insbesondere bei einer Temperatur von 900 bis 10000C liegt die Dichte der beweglichen Kationen im Bereich von 1010 pro cm2 bis 3 · 109 pro cm2. Die absolute Zahl der Ionen in der MOS-Diode ist sehr gering, wie dies die Kurve A zeigt.
Beispiel 5
Ein MOS-FET (Metalloxyd-Halbleiter-Feldeffekttransistor) wird in der folgenden Weise hergestellt.
Ein p-Siliziumhalbleitersubstrat 51, siehe Fig.6{a), mit einem spezifischen Widerstand von 2 Ohm cm wird als Ausgangsmaterial verwendet. Eine Siliziumnitridschicht 52 mit einer Dicke von 100 nm wird auf dem Halbleitersubstrat durch ein chemisches Dampfniederschlagsverfahren gebildet und dann mittels eines Photoätzverfahrens mit Ausnahme des Teils entfernt, der einen Bereich 53 des Halbleitersubstrats bedeckt, in dem der MOS-FET gebildet werden soll. Eine Siliziumdioxydschicht, eine sogenannte Feldoxydschicht 54, wird durch ein thermisches Oxydationsverfahren und unter Verwendung des verbleibenden Teils der Siliziumnitridschicht 52 als Maske gegen Oxydation gebildet, siehe F i g. 6{a).
Der verbleibende Teil der Siliziumnitridschicht 52 wird durch Ätzen entfernt um den Bereich 53 des Halbleitersubstrats freizulegen. Auf dem freigelegten Bereich 53 wird eine Siliziumdioxydschicht eine sogenannte Gateisolierschicht 55, mit einer Dicke von 50 nm durch ein thermisches Oxydationsverfahren gebildet siehe F i g. 6{b).
Eine borhaltige Wolframschicht mit einer Dicke von 300 nm wird auf der gesamten Fläche der Gateisolierschicht 55 und der Feldoxydschicht 54 durch ein Zerstäubungsverfahren unter Verwendung von Antikathoden aus Wolfram und Bornitrid niedergeschlagen. Das Zerstäubungsverfahren wird im einzelnen weiter unten beschrieben. Die borhaltige Wolframschicht wird durch ein Photoätzverfahren entfernt um einen Teil der Schicht als Wolframgateelektrode 56 übrig zu lassen, die auf dem Mittelteil der Gateisolierschicht 55 angeordnet
ist, siehe F i g. 6(c). Durch ein Ionenimplantationsverfahren werden Donatorfremdstoffionen, in diesem Fall Phosphorionen, in die Bereiche des Halbleitersubstrats 51 injiziert, die nicht von der Feldoxydschicht 54 und der Gateelektrode 56 bedeckt sind. Nachfolgend wird das Halbleitersubstrat 51 bei 900°C 15 Minuten lang erwärmt, um den injizierten Donatorfremdstoff zu aktivieren. Auf diese Weise werden die η-Source- und -Drain-Bereiche 57 und 58 gebildet, siehe Fig.6(d). Während der Erwärmung wird das in der Wolframgateelektrode 56 enthaltene Bor in die Nähe der Grenzfläche der Gateelektrode 56 und der Gateoxydschicht 55 und in letztere bewegt und eine Zahl von Kationen, beispielsweise Natriumionen (Na+), die in der Gateoxydschicht 55 vorhanden sind, wird eingefangen.
Eine Phosphorsilikatglasschicht (PSG) 59 wird auf der gesamten Fläche der Feldoxydschicht 54, der Gateelektrode 56 und der die Source- und Drain-Bereiche 57 und 58 bedeckenden Gateisolierschicht 55 gebildet. Teile der Phosphorsilikatglasschicht 59 und die Gateisolierschicht 55, die auf den Source- und Drain-Bereichen 57 und 58 angeordnet sind, werden selektiv durch Ätzen entfernt. Eine Metallschicht, in diesem Fall eine Aluminiumschicht, wird dann durch ein Vakuumverdampfungsverfahren gebildet und durch ein Photoätzverfahren entfernt, um eine Sourceelektrode 60 und eine Drainelektrode 61 zu bilden, die in ohmschem Kontakt mit den Flächen der Source- und Drain-Bereiche 57 und 58 des Halbleitersubstrats 51 sind, siehe F i g. 6(e).
In dem hergestellten MOS-FET reduziert das Bor, das sich in die Nähe der Grenzfläche der Wolframgateelektrode und der Gateisolierschicht und in letztere bewegt, die beweglichen Kationen in der Gateisolierschicht wesentlich, so daß es möglich ist, eine unerwünschte Änderung einer Schwellwertspannung (Vth). in diesem FaI! einen Abfall der Schwellwertspannung (Vth) des MOS-FET zu verhindern.
Das oben erwähnte Zerstäubungsverfahren wird in der in Fig. 7 gezeigten Zerstäubungsvorrichtung ausgeführt. Die Zerstäubungsvorrichtung besteht aus einer Anodenplatte 102 zum Halten eines Halbleitersubstrats 101 mit einer Isolierschicht, aus einer Kathodenplatte 103 zum Halten der Antikathoden 104 und 105, aus einer Vakuumglocke 106 mit einer Gaseinführöflnung 107 und einer Auslaßöffnung 109, aus einer Blende 108 und aus einer Abschirmplatte 110. Im dargestellten Fall wird ein Siliziumhalbleitersubstrat 51 mit der Feldoxydschicht 54 und der Gateisolierschicht 55 verwendet, siehe F i g. 6(b). Die Antikathode 104 besteht aus Wolfram und hat einen Durchmesser von 10 cm und die Antikathode 105 besteht aus acht Stücken von Bornitridwürfeln mit einer Kantenlänge von 5 mm. Nach dem Anordnen des Substrats und der Antikathoden in einem Abstand von etwa 4 cm voneinander wird die Vakuumglocke 106 bis zu einem Druck von 1,33 · 10-5Pa evakuiert. Nachfolgend wird Argongas (Ar) in die Vakuumglocke !06 eingeführt, um den Innendruck auf den Bereich von 1,33 bis 1,33-10-' Pa einzustellen. Nachdem eine Vorzerstäubung 30 Minuten lang unter Abschluß der Blende 108 ausgeführt wird, wird die Blende 108 geöffnet, um die Zerstäubung etwa 20 Minuten lang auszuführen, so daß eine 300 nm dicke borhaltige Wolframschicht gebildet wird. Die elektrische Quelle der Vorzerstäubung und der Zerstäubung hat eine Leistung von 250 W und eine Frequenz von 13,56MHz.
Die Metallschicht kann auch auf einer Siliziumnitridschicht, einer Aluminiumoxydschicht, einer Siliziumdioxyd-Siliziumnitrid-Doppelschicht, einer Siliziumdioxyd-Aluminiumoxyd-Doppelschicht oder einer Siliziumoxydnitridschicht gebildet werden. Die Erfindung kann auch bei einem MAS-FET. MAOS-FET, MNOS-FET und MNS-FET angewendet werden. Es kann auch anstelle von Silizium ein anderes Halbleitermaterial verwendet werden.
Hierzu 7 Blatt Zeichnungen

Claims (4)

  1. Patentansprüche:
    \. Metall-Isolator-Halbleiterbauelement mit einem Halbleitersubstrat, mit einer eine Fläche des Kalbleitersubstrats bedeckenden Isolierschicht und mit einer auf der Isolierschicht angeordneten Metallschicht, die aus wenigstens einem Element aus der Gruppe Wolfram, Molybdän, Titan, Tantal, Niob, Hafnium und Eisen besteht, bei dem der an die Metallschicht grenzende obere Teil der Isolier- jq schicht wenigstens ein Kationeneinfangelement enthält, dadurch gekennzeichnet, daß die Metallschicht (14, 56) wenigstens ein Kationeneinfangelement enthält, das aus der Gruppe Bor, Germanium, Phosphor, Blei, Zinn, Chrom und Antimon ausgewählt ist, und daß die in dem an die Metallschicht (14, 56) grenzenden oberen Teil der Isolierschicht (12, 55) enthaltene Menge des Kationeneinfangelements aus der Metallschicht (14, 56) ausdiffundiert ist.
  2. 2. Metall-Isolator-Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Dichte des in der Metallschicht (14, 56) enthaltenen Kationeneinfangelements im Bereich von 1015 bis 1021 pro cm3 der Metallschicht beträgt.
  3. 3. Metall-Isolator-Halbleiterbauelement nach Anspruch 1 in der Form einer Metalloxidhalbleiterdiode, dadurch gekennzeichnet, daß die Metallschicht eine Elektrode (14) der Diode ist.
  4. 4. Metall-Isolator-Halbleiterbauelement nach Anspruch 1 in der Form eines Metalloxidhalbleiter-Feldeffekttransistors, dadurch gekennzeichnet, daß die Metallschicht die Gateelektrode (56) des Transistors
DE2911484A 1978-03-25 1979-03-23 Metall-Isolator-Halbleiterbauelement Expired DE2911484C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3452978A JPS54127283A (en) 1978-03-25 1978-03-25 Semiconductor device and its manufacture
JP6851378A JPS54159186A (en) 1978-06-07 1978-06-07 Semiconductor device

Publications (2)

Publication Number Publication Date
DE2911484A1 DE2911484A1 (de) 1979-10-04
DE2911484C2 true DE2911484C2 (de) 1982-12-09

Family

ID=26373350

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2911484A Expired DE2911484C2 (de) 1978-03-25 1979-03-23 Metall-Isolator-Halbleiterbauelement

Country Status (3)

Country Link
US (2) US4270136A (de)
DE (1) DE2911484C2 (de)
NL (1) NL7902247A (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1981000487A1 (en) * 1979-08-13 1981-02-19 Ncr Co Hydrogen annealing process for silicon gate memory device
GB2081018B (en) * 1980-07-31 1985-06-26 Suwa Seikosha Kk Active matrix assembly for display device
US4551908A (en) * 1981-06-15 1985-11-12 Nippon Electric Co., Ltd. Process of forming electrodes and interconnections on silicon semiconductor devices
JPS5827363A (ja) * 1981-08-10 1983-02-18 Fujitsu Ltd 電界効果トランジスタの製造法
US4505023A (en) * 1982-09-29 1985-03-19 The United States Of America As Represented By The Secretary Of The Navy Method of making a planar INP insulated gate field transistor by a virtual self-aligned process
US4570328A (en) * 1983-03-07 1986-02-18 Motorola, Inc. Method of producing titanium nitride MOS device gate electrode
US4829363A (en) * 1984-04-13 1989-05-09 Fairchild Camera And Instrument Corp. Structure for inhibiting dopant out-diffusion
US4843037A (en) * 1987-08-21 1989-06-27 Bell Communications Research, Inc. Passivation of indium gallium arsenide surfaces
US5227314A (en) * 1989-03-22 1993-07-13 At&T Bell Laboratories Method of making metal conductors having a mobile inn getterer therein
US5075756A (en) * 1990-02-12 1991-12-24 At&T Bell Laboratories Low resistance contacts to semiconductor materials
US5172204A (en) * 1991-03-27 1992-12-15 International Business Machines Corp. Artificial ionic synapse
US6271093B1 (en) * 1994-06-30 2001-08-07 Siemens Aktiengesellschaft Methods for reducing anomalous narrow channel effect in trench-bounded buried-channel p-MOSFETs
CH697552B1 (de) 2004-11-12 2008-11-28 Oerlikon Trading Ag Vakuumbehandlungsanlage.
US8332314B2 (en) 2008-11-05 2012-12-11 Kent Griffin Text authorization for mobile payments
US9991362B2 (en) * 2016-09-30 2018-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including tungsten gate and manufacturing method thereof
US11081364B2 (en) * 2019-02-06 2021-08-03 Micron Technology, Inc. Reduction of crystal growth resulting from annealing a conductive material

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3402081A (en) * 1965-06-30 1968-09-17 Ibm Method for controlling the electrical characteristics of a semiconductor surface and product produced thereby
US3617824A (en) * 1965-07-12 1971-11-02 Nippon Electric Co Mos device with a metal-silicide gate
US3547717A (en) * 1968-04-29 1970-12-15 Sprague Electric Co Radiation resistant semiconductive device
US3726776A (en) * 1969-06-30 1973-04-10 Ibm Sputtering process for producing single crystal thin films
US3614829A (en) * 1969-12-08 1971-10-26 Gen Electric Method of forming high stability self-registered field effect transistors
US3999209A (en) * 1970-09-14 1976-12-21 Rockwell International Corporation Process for radiation hardening of MOS devices and device produced thereby
US3717798A (en) * 1971-01-21 1973-02-20 Sprague Electric Co Overlay for ohmic contact electrodes
JPS567304B2 (de) * 1972-08-28 1981-02-17
US3795547A (en) * 1972-12-13 1974-03-05 Gen Electric Method of improving electrical characteristics of high purity germanium or silicon
FR2230078B1 (de) * 1973-05-18 1977-07-29 Radiotechnique Compelec
US3886002A (en) * 1973-06-20 1975-05-27 Jury Stepanovich Akimov Method of obtaining a fused, doped contact between an electrode metal and a semi-conductor
CA1033074A (en) * 1973-12-10 1978-06-13 Dawon Kahng Charge effects in doped silicon dioxide
US4015175A (en) * 1975-06-02 1977-03-29 Texas Instruments Incorporated Discrete, fixed-value capacitor
US4047974A (en) * 1975-12-30 1977-09-13 Hughes Aircraft Company Process for fabricating non-volatile field effect semiconductor memory structure utilizing implanted ions to induce trapping states
US4109372A (en) * 1977-05-02 1978-08-29 International Business Machines Corporation Method for making an insulated gate field effect transistor utilizing a silicon gate and silicide interconnection vias

Also Published As

Publication number Publication date
US4349395A (en) 1982-09-14
DE2911484A1 (de) 1979-10-04
NL7902247A (nl) 1979-09-27
US4270136A (en) 1981-05-26

Similar Documents

Publication Publication Date Title
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3311635C2 (de)
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE69031447T2 (de) Verfahren zur Herstellung von MIS-Halbleiterbauelementen
DE3043289C2 (de)
DE3419080A1 (de) Verfahren zum herstellen eines feldeffekttransistors
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2817258A1 (de) Verfahren zur herstellung einer isolierschicht-feldeffekttransistorstruktur
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE2618445A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE1614356A1 (de) Integrierte Halbleiterbaugruppe mit komplementaeren Feldeffekttransistoren
DE1564963B2 (de) Verfahren zum herstellen eines stabilisierten halbleiter bauelements
DE2605830B2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE2023936A1 (de) Halbleitereinrichtung und Verfahren zu seiner Herstellung
DE2541651A1 (de) Ladungsuebertragungsvorrichtung
DE2628406A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE69025784T2 (de) Nichtflüchtige Speicher-Halbleiteranordnung
DE2162219A1 (de) Verfahren zum Herstellen eines Feldeffekttransistors
DE3000121A1 (de) Verfahren zur herstellung einer mos-halbleitereinrichtung mit selbstjustierten anschluessen
DE3007500A1 (de) Verfahren zum passivieren eines integrierten schaltkreises
DE19703223B4 (de) Verfahren zur Herstellung einer Elektrode einer Halbleitereinrichtung
DE1564528A1 (de) Verfahren zum Herstellen eines elektrisch leitenden Kanals in einem kristallinen Halbleiterkoerper

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8363 Opposition against the patent
8365 Fully valid after opposition proceedings
8328 Change in the person/name/address of the agent

Free format text: REINLAENDER, C., DIPL.-ING. DR.-ING., PAT.-ANW., 8000 MUENCHEN

8339 Ceased/non-payment of the annual fee
点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载