+

WO2018127069A1 - 一种编码方法及装置 - Google Patents

一种编码方法及装置 Download PDF

Info

Publication number
WO2018127069A1
WO2018127069A1 PCT/CN2018/071276 CN2018071276W WO2018127069A1 WO 2018127069 A1 WO2018127069 A1 WO 2018127069A1 CN 2018071276 W CN2018071276 W CN 2018071276W WO 2018127069 A1 WO2018127069 A1 WO 2018127069A1
Authority
WO
WIPO (PCT)
Prior art keywords
parameter includes
configuration parameter
empty set
shortened
vector
Prior art date
Application number
PCT/CN2018/071276
Other languages
English (en)
French (fr)
Inventor
张华滋
王俊
李榕
黄凌晨
王坚
戴胜辰
童佳杰
格里岑弗拉基米尔
菲特维奇 库尔马耶夫奥列格
马耶夫斯基阿列克谢
Original Assignee
华为技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201710064623.9A external-priority patent/CN108282259B/zh
Application filed by 华为技术有限公司 filed Critical 华为技术有限公司
Priority to EP18736480.7A priority Critical patent/EP3547579B1/en
Publication of WO2018127069A1 publication Critical patent/WO2018127069A1/zh
Priority to US16/459,008 priority patent/US11133828B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received

Definitions

  • the present application relates to the field of communications technologies, and in particular, to an encoding method and apparatus.
  • the physical layer hybrid automatic repeat request indication channel Physical Hybrid ARQ Indicator Channel, PHICH
  • the physical layer control format indication channel PCFICH
  • the physical layer Physical layer channels such as the Physical Uplink Control CHannel (PUCCH) and the Physical Uplink Shared CHannel (PUSCH)
  • PHICH Physical Hybrid ARQ Indicator Channel
  • PCFICH physical layer control format indication channel
  • PUSCH Physical Uplink Shared CHannel
  • the physical layer hybrid automatic repeat request indication channel the information vector length is 1, the codeword vector length is 3, and the Repetition code is used for encoding.
  • the information vector length is 2, and the codeword vector length is 32, and is encoded in the form of sequence mapping, which can be equivalent to cascading Simplex code and Repetition code.
  • the length of the information vector of the Uplink Control Information (UCI) is less than or equal to 2
  • no coding is used, but the frequency domain is extended after the modulation.
  • the LTE-RM code is used for coding; when the uplink control information is greater than 22, LTE-TBCC is used.
  • LTE-TBCC cannot uniformly encode ultra-short codes, and the Hadamard decoding complexity adopted by LTE-RM when the code length becomes large is unacceptable. Therefore, in an LTE communication system, a fifth-generation (5th generation, 5G) communication system, or more possible communication systems, if multiple coding modes are used, the terminal needs to support multiple sets of encoders and decoders, which inevitably increases the terminal. the cost of.
  • 5G fifth-generation
  • An embodiment of the present application provides an encoding method and apparatus for providing a unified ultra short code encoding method.
  • an encoding method including: a transmitting end acquires information bits to be encoded, and performs information encoding a PC-Polar code according to a first configuration parameter to obtain an encoded bit sequence, and after transmitting the encoded Bit sequence.
  • the first configuration parameter includes a check equation
  • the check equation is an empty set or includes a first element characterizing a check information bit position and a second element representing a check bit position, the first element Corresponding to a first vector in a generation matrix of the PC-Polar code, the second element corresponding to a second vector in the generation matrix; the first vector, the second vector, and the first vector
  • the modulo two and the vector of the second vector are satisfied: if the first Hamming weight of the first vector and the second Hamming weight of the second vector are the same, then the third Han of the modulo two and the vector The weight is greater than the first Hamming weight and greater than the second Hamming weight; if the first Hamming weight is different from the second Hamming weight, the third Hamming weight is greater than the The smaller of the first Hamming weight and the second Hamming weight.
  • the encoding method of the PC-Polar code can be used to unify the ultra-short code encoding method, and all functions can be completed by using a set of encoders and a set of decoders, thereby saving hardware resources.
  • the first element and the second element are line numbers in the generation matrix; the first vector is a line number in a generation matrix of the PC-Polar code. a row vector of values of the first element; the second vector is a row vector in which a row number in the generation matrix of the PC-Polar code is a value of the second element; the first element is smaller than the first Two elements.
  • the first configuration parameter further includes a non-check information bit position; the non-check information bit position satisfies: according to the set sorting manner, the first information bit position is sorted by the second information.
  • the bit position is ranked first.
  • the sorting manner includes sorting according to reliability or sorting according to polarization weights. The higher the ranking, the higher the reliability or the greater the polarization weight; wherein the first information bit position is Sorting the last information bit position in the non-check information bit position, the second information bit position being: the Polar code obtained according to the second configuration parameter of the polarized Polar code that does not include the check coding mode Sort the most information bit position in the middle.
  • the first configuration parameter further includes an information bit position, a frozen bit position, the information bit position including a check information bit position and a non-check information bit position; the reliability according to the bit position is high
  • K row vectors in the generation matrix select K row vectors in the generation matrix, and obtain a minimum row weight W min of the K row vectors, where K is the length of the information bits to be encoded, and K is a positive integer;
  • the generator matrix of rows is less than the weight of the row vector W min corresponding to the bit position is set to freeze bit position, the generator matrix of rows significant bit position provided to the row vector W min corresponding to a non-parity bit position information, the The bit position corresponding to the row vector whose row weight is equal to W min in the generation matrix is recorded as the bit position to be optimized; based on the bit position to be optimized, a set of candidate check equations is constructed; according to each of the set to be selected Checking the equation, performing trial coding on the information bits to be encoded, and calculating a minimum code distance of
  • the first configuration parameter further includes a rate matching manner and a processing position of the rate matching manner; and an encoding matrix of the PC-Polar code according to the rate matching manner and the rate matching manner Processing the location for rate matching to obtain the generator matrix.
  • the check equation is an empty set; where N 0 is the mother code length of the PC-Polar code, K is the length of the information bit to be encoded, and N is the length of the encoded bit sequence, m, N 0 , K, and N are positive integers, 0 ⁇ r ⁇ m, and r is an integer.
  • bit position is represented by the row numbers 1, 2, ..., N 0 of the generation matrix
  • N 0 is the mother code length of the PC-Polar code
  • K is the information to be encoded.
  • the length of the bit N is the length of the encoded bit sequence
  • N 0 , K, and N are positive integers
  • R is the rate matching mode
  • P is the processing position of the rate matching method
  • F is the frozen bit position
  • I is the information bit.
  • the first construct parameter includes: When R is punctured, P is arbitrary (N 0 -N) bit positions, F is 1 to N 0 -1, I is N 0 , PC and PF are both empty sets; or, if K is 2, 3 4, 5, N 0 is 2 K , then the first configuration parameter includes: R is first shortened to N 0 -1, then repeated to N long, and when N is an integer multiple of N 0 0 , the code word The lower bit is punctured, P is ⁇ N 0 ⁇ , I includes the line number corresponding to the row vector whose row weight is N 0 /2, and F includes all the row numbers except the row number in I, PC, PF are the empty set; or, if K is 6, N is 32, N 0 to 32, The first construction parameter includes: R is no rate matching,
  • an encoding apparatus having a function of implementing a behavior of a transmitting end in any of the possible embodiments of the first aspect and the first aspect described above.
  • the functions may be implemented by hardware or by corresponding software implemented by hardware.
  • the hardware or software includes one or more modules corresponding to the functions described above.
  • an encoding apparatus in a third aspect, includes a transceiver, a processor, a memory, and the processor and the memory are connected by a bus system, and the processor is configured to execute code in the memory. When the code is executed, the execution causes the processor to perform the method of the first aspect or any of the possible embodiments of the first aspect.
  • a system chip in a fourth aspect, includes a processor, a memory, and the processor and the memory are connected by a bus system, the processor is configured to execute code in the memory, when the code is When executed, the execution causes the processor to perform the method of the first aspect or any of the possible implementations of the first aspect.
  • a computer readable storage medium having stored therein instructions that, when executed on a computer, cause the computer to perform the methods described in the various aspects above.
  • a further aspect of the present application provides a computer program product comprising instructions which, when executed on a computer, cause the computer to perform the methods described in the various aspects above.
  • FIG. 1 is a schematic structural diagram of a system in an embodiment of the present application.
  • FIG. 2 is a schematic diagram of a Polar code encoding manner in an embodiment of the present application.
  • FIG. 3 is a schematic flowchart of obtaining an optimal PC-Polar code in an embodiment of the present application
  • FIG. 5 is a schematic flowchart of an encoding method in an embodiment of the present application.
  • FIG. 6 is a schematic diagram of performance simulation of the configuration of an optimal PC-Polar code in the embodiment of the present application.
  • FIG. 7 is a second schematic diagram of performance simulation of the configuration of an optimal PC-Polar code in the embodiment of the present application.
  • FIG. 8 is a third schematic diagram of performance simulation of an optimal PC-Polar code in the embodiment of the present application.
  • FIG. 9 is a fourth schematic diagram of performance simulation of the configuration of the optimal PC-Polar code in the embodiment of the present application.
  • FIG. 10 is a fifth schematic diagram of performance simulation of the construction of an optimal PC-Polar code in the embodiment of the present application.
  • 11 is a sixth schematic diagram of performance simulation of the construction of an optimal PC-Polar code in the embodiment of the present application.
  • FIG. 12 is a schematic structural diagram of an encoding apparatus according to an embodiment of the present application.
  • FIG. 13 is a second schematic structural diagram of an encoding apparatus according to an embodiment of the present application.
  • FIG. 14 is a schematic structural diagram of a system chip in an embodiment of the present application.
  • the embodiment of the present application proposes to use a polarization code (ie, a Polar code) to unify the encoding method of the ultra-short code, and apply the Polar code to the application of the ultra-short code, and the length of the information vector of the ultra-short code (or the length of the information bit) ) does not exceed the set length value.
  • the embodiment of the present application can be applied to the coding of the control channel in the 5G NR.
  • the applicable scenarios include all scenarios in which the information bit length to be encoded in the 5G NR is from 1 bit to 13 bits, and can also be applied to other scenarios in which the set length is greater than 13. factory.
  • the system architecture applied in the embodiment of the present application includes a network device 101 and a terminal 102.
  • the network device 101 may be a base station, and may be another network device having a base station function. In particular, it may also be a terminal that functions as a base station in a terminal-to-device (English: Device-to-Device, abbreviation: D2D) communication.
  • a base station is a device deployed in a wireless access network to provide wireless communication functionality to terminal 102.
  • the base station may include various forms of macro base stations, micro base stations, relay stations, access points, etc., and the base station may be applied in a system of different radio access technologies, such as an LTE system, or a 5G communication system, and the like.
  • the terminal 102 can include various handheld devices having infinite communication functions, in-vehicle devices, wearable devices, computing devices, or other processing devices connected to the wireless modem, and various forms of user equipment (English: User Equipment, abbreviation: UE) , mobile station (English: Mobile Station, abbreviation: MS) and so on.
  • user equipment English: User Equipment, abbreviation: UE
  • MS Mobile Station
  • the sending end can be either a network device or a terminal.
  • the receiving end can be either a terminal or a network device.
  • the Polar code has excellent decoding performance in a wide range of work intervals (including code length, code rate, and signal-to-noise ratio).
  • the Polar code encoding method has the characteristics of high performance, low complexity, and flexible rate matching.
  • an 8 ⁇ 8 coding matrix is shown, where the vector u is represented by (0, 0, 0, U 4 , 0, U 6 , U 7 , U 8 ), after being encoded, encoded.
  • the bits are represented by vectors (X 1 , X 2 , X 3 , X 4 , X 5 , X 6 , X 7 , X 8 ).
  • the polarization generated by the encoding generated by the encoding of the Polar code and by the bit-by-bit cancellation (ie, SC) decoding method that is, a part of the bits in the vector u pass through an equivalent high-reliability channel and are transposed with high probability, and another part of the bits pass through an equivalent low-reliability channel and are translated with a low probability.
  • a highly reliable channel is used to transmit information bits, while a bit corresponding to a low reliable channel is frozen (eg, set to zero), ie, no data is transmitted.
  • ⁇ u 1 , u 2 , u 3 , u 5 ⁇ is set as the position of the frozen bit
  • ⁇ u 4 , u 6 , u 7 , u 8 ⁇ is set as the position of the information bit
  • the information vector ⁇ i 1 , i 2 , i 3 , i 4 ⁇ of length 4 is encoded to generate 8-bit encoded bits.
  • the coded bits are modulated and then passed through a noise channel and then output.
  • the code length needs to be set to any positive integer according to the system design.
  • the coded vector needs to be rate matched so that the Polar code length is up to an arbitrary length.
  • the coding vector before the Polar code rate matching is referred to as a mother code vector.
  • the mother code vector length is N 0
  • the length of the code vector after rate matching is set to N
  • N 0 is an integer power of 2
  • N may be any positive integer.
  • the rate matching of the Polar code includes one of three ways of repeating, puncturing or shortening, or a combination of any two or three of the three methods.
  • the repetition mode is: if N 0 ⁇ N, the mother code of N 0 length is repeated until the code length N is reached.
  • the puncturing mode and the shortening mode are: if N 0 >N, the rate matching is achieved by not transmitting the coded bits of the specific position of the mother code.
  • the Parity Check Polar (PC-Polar) code is in the Successive Cancellation List (Successive Cancellation List).
  • SCL Successive Cancellation List
  • BLER Block Error Rate
  • the information bits are pre-coded before being encoded.
  • a check equation needs to be generated, and the last bit element in the check equation is used to represent the check bit position, the remaining elements are used to represent the information bit position, and the check bit position is decoded at the receiving end.
  • the error correction function is used to improve the probability of success of information bit position decoding.
  • the value of the check bit position is a value obtained by modulo two-sum calculation from the value of the information bit position in the check equation.
  • the maximum likelihood decoding performance is limited by the decoded code distance, and is especially limited by the minimum code distance. Therefore, the optimization method for short codes is to increase the minimum code distance as much as possible.
  • the PC-Polar code can be uniquely determined by the frozen bit position, the check bit position, the check equation, the information bit position, the rate matching scheme, and the puncturing/shortening position. These determinants can be referred to as construction parameters of the PC-Polar code.
  • construction parameters of the PC-Polar code In order to improve the minimum code distance of the encoded PC-Polar code codeword, the embodiment of the present application constructs an optimal PC-Polar code according to the principle of maximizing the minimum code distance of the PC-Polar code codeword.
  • the bit position is represented by the row numbers 1, 2, ..., N 0 of the generation matrix.
  • the bit position may also be represented by the column number of the generation matrix, which is represented by a row number in the embodiment of the present application.
  • N 0 is the mother code length of the PC-Polar code
  • K is the length of the information bits to be encoded
  • N is the length of the encoded bit sequence
  • N 0 , K, and N are positive integers
  • R is a rate matching method.
  • P is the processing position of the rate matching method
  • F is the frozen bit position
  • I is the information bit position
  • PC is the check bit position
  • PF is the check equation.
  • the combination ⁇ F, I, PC, PF, R, P ⁇ composed of the construction parameters F, I, PC, PF, R, P can uniquely determine the PC-Polar code.
  • This section describes how to obtain the optimal PC-Polar code in the two application scenarios.
  • Step 301 Select K row vectors in the generation matrix according to the order of reliability of the bit positions, and obtain a minimum row weight of the K row vectors, and record it as W min .
  • the purpose of this step is to obtain W min .
  • the position of the K information bits is first selected, and K bit positions can be sequentially selected from high to low according to the order of reliability as the position of the information bits.
  • the K information bits correspond to K row vectors in the generation matrix, wherein each row vector has a Hamming weight, and the Hamming weight can also be a row weight, that is, the number of elements included in the row vector is 1. From this, it can be found that the K information bits correspond to the minimum row weight of the K row vectors in the generator matrix, that is, W min .
  • the generator matrix G is:
  • the bit position is the information bit position, that is, the bit position corresponding to the row vector of the third row and the fourth row is selected as the information bit position.
  • the minimum code distance W min of the Polar code is the third row and the fourth row.
  • the minimum row weight of the row vector which is 2.
  • Step 302 the generator matrix of rows is less than the weight set W min row vector bit position corresponding to the bit position is frozen, the generator matrix of rows significant row vector in W min of bit positions corresponding to bit positions disposed non-check information, generated The bit position corresponding to the row vector whose row weight is equal to W min in the matrix is recorded as the bit position to be optimized.
  • Non-check information bits some information bits in the PC-Polar code may require verification of the check bits.
  • the information bits that need to be verified are referred to as check information bits, and the information bits that do not need to be verified are called Non-check information bits.
  • Number of this step is selected according to W min freeze bit position and the parity bit position information, assumed that the number of non-parity bit positions of the information represented by M 1, is selected to be optimized and the bit position, the bit position is assumed to be optimized with M means.
  • the bit position is assumed to be optimized with M means.
  • Step 303 Construct a set of candidate check equations based on the bit positions to be optimized.
  • the M 3 bit positions are arbitrarily selected as the check bit positions in the bit positions to be optimized, and there are various selection methods, such as Kind, that can be generated A check bit position vector of length M 3 .
  • each check bit position in each check bit position vector a plurality of line numbers are selected in the bit position to be optimized before the check information bit position, and the check information bits and the currently selected bit are selected.
  • the check bits together form a candidate check equation; thus traversing each check bit position in each check bit position vector until all possible candidate check equations are constructed to form a candidate check equation Collection.
  • any check information bit position may not be selected, and thus the candidate check equation obtained has only one element representing the position of the check bit, and the check bit position in this case. Equivalent to the frozen bit position.
  • Step 304 Perform trial coding on the information bits to be coded according to each candidate check equation in the set of candidate check equations, and calculate a minimum code distance of the bit sequence after trial coding.
  • a combination mode ⁇ F, I, PC, PF ⁇ of the configuration parameters is obtained, and the PC-Polar code can be clearly determined.
  • All rows whose Hamming weight is W min are grouped into a sub-matrix Gw, and all information vectors satisfying the check relationship of the currently selected candidate check equation are traversed, and encoded by Gw, and the Hamming of all coded codewords is calculated.
  • the weight, and the minimum value d min of the Hamming weight is the minimum code distance of the PC-Polar code constructed by these check equations.
  • Step 304 Select a candidate check equation corresponding to the largest minimum code distance as an optimal check equation.
  • the optimal PC-Polar code can be generated.
  • the PC-Polar code having the highest reliability (or minimum polarization weight value) among the information bit positions I is preferentially selected.
  • rate matching is required, that is, N ⁇ N 0 .
  • Step 401 Rate-match the coding matrix of the PC-Polar code according to the processing position of the rate matching mode and the rate matching mode to obtain a generating matrix.
  • the processing position of the rate matching mode and the rate matching mode is selected, that is, the punching/shortening position.
  • Step 402 is the same as step 301.
  • steps 403 to 405 are the same as steps 302 to 304, respectively.
  • the configuration parameters of the PC-Polar code in the embodiment of the present application have the following features:
  • the check equation includes a first element that represents a bit position of the check information and a second element that represents a position of the check bit, the first element corresponding to the first vector in the generation matrix of the PC-Polar code, and the second element correspondingly generated a second vector in the matrix; the first vector, the second vector, and the modulo two and the vector of the first vector and the second vector satisfy: if the first Hamming weight of the first vector and the second Hamming weight of the second vector are the same The third Hamming weight of the modulo 2 and the vector is greater than the first Hamming weight and greater than the second Hamming weight; if the first Hamming weight is different from the second Hamming weight, the third Hamming weight is greater than the first The smaller of the Hamming weight and the second Hamming weight.
  • a check equation is [..., u i ,...,u j ]
  • the row vector in the generator matrix corresponding to any check information bit is denoted as g i
  • the check bit corresponds to the row vector in the generator matrix.
  • the Hamming weight of the modulo 2 and the vector (g i + g j ) should satisfy the following conditions to increase the code distance:
  • the Hamming weight of (g i +g j ) should be greater than the Hamming weight of g i and also greater than the Hamming weight of g j .
  • the Hamming weight of (g i + g j ) should be greater than the minimum Hamming weight of g i and g j .
  • the first element is smaller than the second element.
  • the first element and the second element are both line numbers in the generation matrix.
  • the first vector is a row vector in which the row number in the generation matrix of the PC-Polar code is the value of the first element; and the second vector is a row in the generation matrix of the PC-Polar code whose row number is the value of the second element. vector.
  • the row number of the corresponding row vector of the parity information bit position in the generation matrix is smaller than the row number of the corresponding row vector of the parity bit position in the generation matrix.
  • the check bit position has the largest line number, for example, the line number corresponding to the information bit position is i, and the line number corresponding to the check bit position is j, Must meet i ⁇ j.
  • the non-check information bit position is satisfied: according to the set sorting manner, the order of the first information bit positions is earlier than the order of the second information bit positions.
  • the first information bit position is the most ranked information bit position among the non-check information bit positions
  • the second information bit position is: Polar obtained according to the configuration parameter of the polarized Polar code that does not include the check coding mode.
  • the most information bit position in the code is sorted.
  • the construction parameters of the above PC-Polar code can be recorded as the first construction parameter, and the construction parameters of the Polar code herein can be recorded as the second construction parameter.
  • the setting sorting method includes sorting according to reliability or sorting according to polarization weights, and the higher the ranking, the higher the reliability or the larger the polarization weight. In the two coding modes, the information bit length to be encoded is the same as the encoded code length.
  • the check equation is an empty set; wherein N 0 is the mother code length of the PC-Polar code, K is the length of the information bit to be encoded, and N is the length of the encoded bit sequence, m, N 0 , K, N are positive integers, 0 ⁇ r ⁇ m, and r is an integer.
  • Step 501 The sender acquires information bits to be encoded.
  • the sending end may be the network device 101 in the system architecture shown in FIG. 1 or the terminal 102.
  • Step 502 The transmitting end performs the PC-Polar code encoding according to the determined configuration parameter, and obtains the encoded bit sequence, and sends the encoded bit sequence.
  • the construction parameter satisfies at least one of the above features.
  • the information vector length K of the ultra-short code is not more than 13 bits, for different scenarios of K, N 0 , and N.
  • the first construction parameter includes: when R is a punch, P is an arbitrary (N 0 -N) Bit position, F is 1 to N 0 -1, I is N 0 , PC and PF are both empty sets; or,
  • the first configuration parameter includes: R is first shortened to N 0 -1, then repeated to N long, and N is non-N 0
  • R is first shortened to N 0 -1, then repeated to N long, and N is non-N 0
  • P is ⁇ N 0 ⁇
  • I includes the row numbers corresponding to the row vectors whose row weight is N 0 /2
  • F includes all the row numbers except I.
  • Line number, PC, PF are empty sets; or,
  • the first configuration parameter includes: R is no rate matching, P is an empty set, and F is [1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 23 25 26 27 29], I is [16 24 28 30 31 32], PC is an empty set, PF is an empty set; or,
  • the first configuration parameter includes: R is no rate matching, P is an empty set, and F is [1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 25 27 29], I is [16 23 24 28 30 31 32], PC is [26], PF is [23 26]; or,
  • the first configuration parameter includes: R is no rate matching, P is an empty set, and F is [1 2 3 4 5 6 7 8 9 10 11 12 13 15 17 18 19 20 21 22 25 29], I is [14 16 23 24 28 30 31 32], PC is [26 27], PF is ⁇ [23 26][14 27] ⁇ ; or,
  • the first configuration parameter includes: R is no rate matching, P is an empty set, and F is [1 2 3 4 5 6 7 8 9 10 11 12 13 17 18 19 21 25 29], I is [14 15 16 23 24 28 30 31 32], PC is [20 22 26 27], PF is ⁇ [15 20][15 22][15 23 26][14 27 ] ⁇ , or PF is ⁇ [15 20][22][23 26][14 27] ⁇ ; or,
  • the first configuration parameter includes: R is no rate matching, P is an empty set, and F is [1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25], I is [12 14 15 16 23 24 28 30 31 32], PC is [20 22 26 27 29], PF is ⁇ [15 20][12 22][23 26][14 27] [12 29] ⁇ , or PF is ⁇ [15 20][12 15 22][15 23 26][14 27][12 29] ⁇ ; or,
  • the first configuration parameter includes: R is no rate matching, P is an empty set, and F is [1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25], I is [12 14 15 16 23 24 28 29 30 31 32], PC is [20 22 26 27], PF is ⁇ [15 20][12 15 22][15 23 26][14 27] ⁇ , or PF is ⁇ [15 20][12 22][23 26][14 27] ⁇ ; or,
  • the first structural parameter includes: when R is punctured, P is [1 2 3 4 5 6 9 10], and F is [1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 25 26 27 29], I is [24 28 30 31 32], PC is an empty set, PF is an empty set; or,
  • the first structural parameter includes: when R is punctured, P is [1 2 3 4 9 10 17 18], and F is [1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 23 25 26 27 29], I is [16 24 28 30 31 32], PC is an empty set, PF is an empty set; or,
  • the first structural parameter includes: when R is punctured, P is [1 2 3 4 5 6 7 8], and F is [1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 25 27 29], I is [16 23 24 28 30 31 32], PC is [26], PF is ⁇ [23 26] ⁇ ; or,
  • the first structural parameter includes: when R is punctured, P is [1 2 3 4 5 6 7 8], and F is [1 2 3 4 5 6 7 8 9 10 11 12 13 15 17 18 19 20 21 22 25 29], I is [14 16 23 24 28 30 31 32], PC is [26 27], PF is ⁇ [23 26][14 27] ⁇ ;or,
  • the first structural parameter includes: when R is punctured, P is [1 2 3 4 5 6 7 8], and F is [1 2 3 4 5 6 7 8 9 10 11 12 13 17 18 19 21 25 29], I is [14 15 16 23 24 28 30 31 32], PC is [20 22 26 27], PF is ⁇ [15 20][15 22] [15 23 26][14 27] ⁇ ; or,
  • the first structural parameter includes: when R is punctured, P is [1 2 3 4 9 10 17 18], and F is [1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25], I is [12 14 15 16 23 24 28 30 31 32], PC is [20 22 26 27 29], PF is ⁇ [15 20][12 22] [23 26][14 27][12 29] ⁇ ; or,
  • the first structural parameter includes: when R is punctured, P is [1 2 3 4 9 10 17 18], and F is [1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25], I is [12 14 15 16 23 24 28 29 30 31 32], PC is [20 22 26 27], PF is ⁇ [15 20][12 15 22 ][15 23 26][14 27] ⁇ , or PF is ⁇ [15 20][12 22][23 26][14 27] ⁇ ; or,
  • the first configuration parameter includes: when R is a punch, P is [1 3 6 9 12 16 18 23 24 27 31 32], and F is [1] 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 25 26 27 29], I is [24 28 30 31 32], PC is an empty set, PF is an empty set; or,
  • the first configuration parameter includes: when R is a punch, P is [1 3 6 9 12 16 18 23 24 27 31 32], and F is [1] 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 23 25 26 27 29], I is [16 24 28 30 31 32], PC is an empty set, PF is an empty set; or,
  • the first configuration parameter includes: when R is punctured, P is [1 2 3 4 5 6 7 8 9 10 17 18], and F is [1] 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 23 25 26 29], I is [16 22 24 28 30 31 32], PC is [27], PF is ⁇ [22 27] ⁇ ;or,
  • the first structural parameter includes: when R is a punch, P is [1 2 3 4 5 6 7 8 9 10 17 18], and F is [1] 2 3 4 5 6 7 8 9 10 11 12 13 15 17 18 19 20 21 22 25 29], I is [14 16 23 24 28 30 31 32], PC is [26 27], PF is ⁇ [23 26] [14 27] ⁇ ; or,
  • the first structural parameter includes: when R is a punch, P is [1 2 3 4 5 6 7 8 9 10 11 12], and F is [1] 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 21 25], I is [16 22 23 24 28 29 30 31 32], PC is [20 26 27], PF is ⁇ [16 20] [16 22 23 26][22 27] ⁇ ; or,
  • the first configuration parameter includes: when R is a punch, P is [1 2 3 4 5 6 7 8 9 10 17 18], and F is [1] 2 3 4 5 6 8 9 10 11 12 13 17 18 19 21 25], I is [14 15 16 23 24 28 29 30 31 32], PC is [20 22 26 27], PF is ⁇ [15 20][ 15 22][15 23 26][14 27] ⁇ ; or,
  • the first structural parameter includes: when R is punctured, P is [1 2 3 4 5 6 7 8 9 10 17 18], and F is [1] 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25], I is [12 14 15 16 23 24 28 29 30 31 32], PC is [20 22 26 27], PF is ⁇ [15 20] [12 15 22][15 23 26][14 27] ⁇ , or PF is ⁇ [15 20][12 22][23 26][14 27] ⁇ ; or,
  • the first configuration parameter includes: when R is a punch, P is [1 2 3 4 5 6 7 8 9 10 17 18], and F is [1] 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25], I is [12 14 15 16 20 24 27 28 29 30 31 32], PC is [22 23 26], PF is ⁇ [14 20 22 ][14 15 20 23][12 14 15 20 26] ⁇ ; or,
  • the first configuration parameter includes: when R is a punch, P is [1 2 3 4 5 6 7 8 9 10 11 12], and F is [1] 2 3 4 5 6 7 8 9 10 11 12 13 15 17 21 25], I is [14 16 20 22 23 24 26 27 28 29 30 31 32], PC is [18 19], PF is ⁇ [14 18] [14 19] ⁇ ; or,
  • the first configuration parameter includes: when R is shortened, P is [4 8 12 16 20 24 28 32], and F is [1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32], I is [14 15 22 30 31], PC is [23 26 27 29], PF is ⁇ [14 15 23][14 15 26 ][14 22 27][14 29] ⁇ ; or,
  • the first configuration parameter includes: when R is shortened, P is [4 8 12 16 20 24 28 32], and F is [1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32], I is [14 15 22 23 30 31], PC is [26 27 29], PF is ⁇ [15 26][22 27][ 14 29] ⁇ ; or,
  • the first configuration parameter includes: when R is shortened, P is [4 8 12 16 20 24 28 32], and F is [1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32], I is [14 15 22 23 26 30 31], PC is [27 29], PF is ⁇ [24 26 27][14 23 26 29] ⁇ ; or,
  • the first configuration parameter includes: when R is shortened, P is [4 8 12 16 20 24 28 32], and F is [1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32], I is [14 15 22 23 26 27 30 31], PC is [29], PF is ⁇ [14 15 22 23 26 27 29] ⁇ ;or,
  • the first structural parameter includes: when R is shortened, P is [4 8 12 16 20 24 28 32], and F is [1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32], I is [14 15 22 23 26 27 29 30 31], PC is an empty set, PF is an empty set; or,
  • the first configuration parameter includes: when R is shortened, P is [4 8 12 16 20 24 28 32], and F is [1 2 3 4 5 6 7 8 9 12 16 17 20 24 28 32], I is [6 14 15 22 23 26 27 29 30 31], PC is [10 11 13 18 19 21 25], PF is ⁇ [6 10][6 11] [6 13][6 18][6 19][6 21][6 25] ⁇ ; or,
  • the first configuration parameter includes: when R is shortened, P is [4 8 12 16 20 24 28 32], and F is [1 2 3 4 5 8 9 12 16 17 20 24 28 32], I is [6 7 14 15 22 23 26 27 29 30 31], PC is [10 11 13 18 19 21 25], PF is ⁇ [7 10][6 7 11] [6 7 13][6 7 18][6 7 19][6 7 21][6 7 25] ⁇ ; or,
  • the first configuration parameter includes: when R is shortened, P is [4 6 8 12 14 16 20 22 24 28 32], and F is [1 2 3 4 5 6 7 8 9 10 11 12 13 14 16 17 19 20 21 22 24 25 28 30 32], I is [15 23 27 29 31], PC is [18 26], PF is ⁇ [15 18][23 26] ⁇ ; or,
  • the first configuration parameter includes: when R is shortened, P is [4 6 8 12 14 16 20 22 24 28 32], and F is [1 2 3 4 5 6 7 8 9 10 11 12 13 14 16 17 19 20 21 22 24 25 28 30 32], I is [15 23 26 27 29 31], PC is [18], PF is ⁇ [15 18] ⁇ ; or,
  • the first structural parameter includes: when R is shortened, P is [4 6 8 12 14 16 20 22 24 28 32], and F is [1 2 3 4 5 6 7 8 9 12 14 16 17 18 19 20 22 24 25 28 30 32], I is [10 15 23 26 27 29 31], PC is [11 13 21], PF is ⁇ [10 11][10 13][10 21] ⁇ ; or,
  • the first configuration parameter includes: when R is shortened, P is [4 6 8 12 14 16 20 22 24 28 32], and F is [1 2 3 4 5 6 7 8 9 11 12 14 16 17 20 22 24 28 30 32], I is [10 13 15 23 26 27 29 31], PC is [18 19 21 25], PF is ⁇ [13 18][10 19][10 13 21][10 25] ⁇ ; or,
  • the first configuration parameter includes: when R is shortened, P is [4 6 8 12 14 16 20 22 24 28 30 32], and F is [1 2 3 4 5 6 7 8 9 12 14 16 17 20 22 24 25 28 30 32], I is [10 11 13 15 23 26 27 29 31], PC is [18 19 21], PF is ⁇ [11 18][ 11 13 19][10 21] ⁇ , or PF is ⁇ [11 18][13 19][10 21] ⁇ ; or,
  • the first configuration parameter includes: when R is shortened, P is [4 6 8 12 14 16 20 22 24 28 30 32], and F is [1 2 3 4 5 6 8 9 12 14 16 17 20 22 24 28 30 32], I is [7 10 11 13 15 23 26 27 29 31], PC is [18 19 21 25], PF is ⁇ [7 11 18] [11 13 19][10 21][7 25] ⁇ , or PF is ⁇ [7 11 18][11 13 19][10 21][25] ⁇ ; or,
  • the first configuration parameter includes: when R is shortened, P is [4 6 8 12 14 16 20 22 24 28 32], and F is [1 2 3 4 5 6 7 8 9 12 14 16 17 20 22 24 28 30 32], I is [10 11 13 15 18 23 26 27 29 31], PC is [19 21 25], PF is ⁇ [10 13 19][ 7 10 11 13 21][7 10 11 13 25] ⁇ ; or,
  • the first configuration parameter includes: when R is shortened, P is [4 6 8 12 14 16 20 22 24 28 30 32], and F is [1 2 3 4 5 6 8 9 12 14 16 17 20 22 24 28 30 32], I is [7 11 13 15 19 21 23 25 26 27 29 31], PC is [10 18], PF is ⁇ [7 10][ 11 18] ⁇ ; or, when R is shortened, P is [4 6 8 12 14 16 20 22 24 28 30 32], F is [1 2 3 4 5 6 8 9 12 14 16 18 20 22 24 28 30 32 ], I is [7 10 11 13 15 19 21 23 26 27 29 31], PC is [18 25], PF is ⁇ [13 18][7 25] ⁇ ; or,
  • the first structural parameter includes: when R is shortened, P is [4 6 8 12 14 16 20 22 24 28 30 32], and F is [1 2 3 4 5 6 8 9 12 14 16 17 20 22 24 28 30 32], I is [7 11 13 15 18 19 21 23 25 26 27 29 31], PC is [10], PF is ⁇ [7 10] ⁇ Or, when R is shortened, P is [4 6 8 12 14 16 20 22 24 28 30 32], F is [1 2 3 4 5 6 8 9 12 14 16 17 20 22 24 28 30 32], I is [7 10 11 13 15 18 19 21 23 26 27 29 31], PC is [25], PF is ⁇ [11 13 18 19 25] ⁇
  • the first configuration parameter includes: R is no rate matching, P is an empty set, and F is [1 2 3 4 5 6 7 9 10 11 13], I is [8 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32], PC is an empty set, PF is an empty set; or,
  • the first configuration parameter includes: R is no rate matching, P is an empty set, F is [1 2 3 4 5 7 9 10], and I is [ 8 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32], PC is [11 13], PF is ⁇ [6 11][6 13] ⁇ ; or,
  • the first configuration parameter includes: R is no rate matching, P is an empty set, F is [1 2 3 5 7 9], and I is [4 6 8 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32], PC is [10 11 13], PF is ⁇ [4 10][4 6 11][4 13] ⁇ ; or ,
  • the first configuration parameter includes: R is no rate matching, P is an empty set, F is [1 2 3 5 9], and I is [4 7 8 11 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32], PC is [6 10 13], PF is ⁇ [4 6][7 10][4 7 11 13] ⁇ ; or,
  • the first configuration parameter includes: R is no rate matching, P is an empty set, F is [1 2 3 5 9], and I is [4 6 7 8 10 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32], PC is [11 13], PF is ⁇ [4 7 10 11][4 13] ⁇ ; or,
  • the first configuration parameter includes: R is no rate matching, P is an empty set, F is [1 2 3 5 9], and I is [4 6 7 8 10 11 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32], PC is [13], PF is ⁇ [6 10 11 13] ⁇ ; or,
  • the first configuration parameter includes: R is no rate matching, P is an empty set, F is [1 2 3 5 9], and I is [4 6 7 8 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32], PC is an empty set and PF is an empty set.
  • K represents the length of the information bits to be encoded
  • N represents the length of the encoded bit sequence
  • R represents the rate matching mode
  • P represents the processing position of the rate matching mode
  • F represents the frozen bit position
  • PF represents the check equation
  • N 0 is 32
  • bit position or subchannel number is from 0 to (N 0 -1).
  • the bit position or subchannel number has two representation methods, and the sequence number can be from 1 to N 0. It can also be from 0 to (N 0 -1), and the coding method should be within the protection scope of the embodiment of the present application regardless of the numbering method.
  • the numbers in Tables 1 to 4 are from 0 to (N 0 -1), and the other portions are from 1 to N 0 .
  • ASIC application specific integrated circuit
  • the Polar code is better or flatter than the LTE-RM and Simplex codes under a decoder with a List width of 8.
  • the Polar code is better or flatter than the LTE-RM and Simplex codes under a decoder with a List width of 8.
  • the Polar code is better or flatter than the LTE-RM and Simplex codes under a decoder with a List width of 8.
  • the Polar code is better or flatter than the LTE-RM and Simplex codes under a decoder with a List width of 8.
  • Element 0 represents the check bit position because there is no check equation. The information bit position is checked, so the check bit position 0 can also be regarded as a frozen bit position.
  • the Polar code is better or flatter than the LTE-RM and Simplex codes under a decoder with a List width of 8.
  • the coding method of the PC-Polar code provided by the embodiment of the present application is applied to an ultra-short code, which has the same or slightly better performance as the coding mode of LTE-RM, Simplex, and Repetition, and uses a set of encoders and a set of decoders. All functions are completed, eliminating the need to use multiple sets of codecs, saving hardware resources.
  • the general-purpose Polar decoder the support for ultra-short packets is increased, and the area only needs to be increased by about 1%, which is negligible and the delay is not increased.
  • the decoding complexity of PC-Polar codes is lower than that of ML-based decoding algorithms based on Hadamard transform combined with LTE-RM and Simplex codes. Among them, Polar's List 8 is not ML decoding complexity; and in all K ⁇ 6 scenarios, PC-Polar can achieve optimal performance even with List 2 or 4.
  • the receiving end solves the information bits sent by the transmitting end according to the first configuration parameter and the received signal.
  • the embodiment of the present application further provides an encoding apparatus 1200, which includes a processing unit 1201 and a transmitting unit 1202.
  • the processing unit 1201 and the transmitting unit 1202 are functional modules corresponding to the implementation of the method embodiment shown in FIG. 5.
  • the encoding device 1200 can be used to execute the encoding method shown in FIG. 5.
  • the encoding device 1200 may be the network device 101 in FIG. 1 or the terminal 102.
  • the embodiment of the present application further provides an encoding apparatus 1300, which can be used to execute the method shown in FIG.
  • the encoding device 1300 includes a transceiver 1301, a processor 1302, a memory 1303, and a bus 1304.
  • the processor 1302 and the memory 1303 are connected by a bus 1304 system.
  • the processor 1302 is configured to execute code in the memory 1303 when the code is executed. When executed, the processor causes the processor to do the following:
  • the information bits to be encoded are coded by the parity-polarized PC-Polar code according to the first configuration parameter to obtain a coded bit sequence.
  • the first configuration parameter includes a check equation, and the check equation is an empty set or includes Determining a first element of a check information bit position and a second element constituting a check bit position, the first element corresponding to a first vector in a generation matrix of the PC-Polar code, the second element corresponding to a second vector in the generation matrix;
  • the first vector, the second vector, and the modulo two and the vector of the first vector and the second vector satisfy: if the first Hamming weight of the first vector and the second Hamming weight of the second vector are the same, the modulo two and the vector
  • the third Hamming weight is greater than the first Hamming weight and greater than the second Hamming weight; if the first Hamming weight is different from the second Hamming weight, the third Hamming weight is greater than the first Hamming weight and the second The smaller of the Ham
  • the transceiver 1301 is configured to send the encoded bit sequence obtained by the processor 1302.
  • the processor 1302 may be a central processing unit (CPU), a network processor (NP), or a combination of a CPU and an NP.
  • CPU central processing unit
  • NP network processor
  • the processor 1302 may further include a hardware chip.
  • the hardware chip may be an application-specific integrated circuit (ASIC), a programmable logic device (PLD), or a combination thereof.
  • the PLD may be a complex programmable logic device (CPLD), a field-programmable gate array (FPGA), a general array logic (GAL), or any combination thereof.
  • the memory 1303 may include a volatile memory such as a random-access memory (RAM); the memory 1303 may also include a non-volatile memory such as a flash memory (flash) Memory), hard disk drive (HDD) or solid-state drive (SSD); the memory 1303 may also include a combination of the above types of memories.
  • RAM random-access memory
  • non-volatile memory such as a flash memory (flash) Memory), hard disk drive (HDD) or solid-state drive (SSD); the memory 1303 may also include a combination of the above types of memories.
  • the embodiment of the present application further provides a system chip 1400 including an input interface 1401, an output interface 1402, and at least one processor 1403, as shown in FIG.
  • the memory 1404, the input interface 1401, the output interface 1402, the processor 1403, and the memory 1404 are connected by a bus 1405, and the processor 1403 is configured to execute code in the memory 1404 when the code is When executed, the processor 1403 implements the method performed by the transmitting end in FIG.
  • the system chip 1400 shown in FIG. 14 can implement the various processes implemented by the transmitting end in the foregoing method embodiment of FIG. 5. To avoid repetition, details are not described herein again.
  • the computer program product includes one or more computer instructions.
  • the computer can be a general purpose computer, a special purpose computer, a computer network, or other programmable device.
  • the computer instructions can be stored in a computer readable storage medium or transferred from one computer readable storage medium to another computer readable storage medium, for example, the computer instructions can be from a website site, computer, server or data center Transfer to another website site, computer, server, or data center by wire (eg, coaxial cable, fiber optic, digital subscriber line (DSL), or wireless (eg, infrared, wireless, microwave, etc.).
  • the computer readable storage medium can be any available media that can be accessed by a computer or a data storage device such as a server, data center, or the like that includes one or more available media.
  • the usable medium may be a magnetic medium (for example, a floppy disk, a hard disk, a magnetic tape), an optical medium (for example, a Digital Versatile Disc (DVD)), or a semiconductor medium (such as a Solid State Disk (SSD)).
  • a magnetic medium for example, a floppy disk, a hard disk, a magnetic tape
  • an optical medium for example, a Digital Versatile Disc (DVD)
  • DVD Digital Versatile Disc
  • SSD Solid State Disk

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

一种编码方法及装置，用以统一超短码的编码方法。该方法为：发送端获取待编码的信息比特，发送端将待编码的信息比特按照第一构造参数进行PC-Polar码编码，得到并发送编码后的比特序列，第一构造参数中的校验方程包括表征校验信息比特位置的第一元素和表征校验比特位置的第二元素，第一元素对应PC-Polar码的生成矩阵中的第一向量，第二元素对应生成矩阵中的第二向量；若第一向量的第一汉明重量和第二向量的第二汉明重量相同，则模二和向量的第三汉明重量大于第一汉明重量、且大于第二汉明重量；若第一汉明重量与第二汉明重量不同，则第三汉明重量大于第一汉明重量和第二汉明重量中的较小值。

Description

一种编码方法及装置 技术领域
本申请涉及通信技术领域，特别涉及一种编码方法及装置。
背景技术
在不同的无线接入技术的通信系统中，通常采用不同的编码方式来适应各种应用场景。在长期演进(Long Term Evolution，LTE)系统中，物理层混合自动重传请求指示信道(Physical Hybrid ARQ Indicator Channel，PHICH)、物理层控制格式指示信道(Physical Control Format Indication Channel，PCFICH)、物理层上行控制信道(Physical Uplink Control CHannel，PUCCH)、物理层上行共享信道(Physical Uplink Shared CHannel，PUSCH)等物理层信道将会涉及信息向量长度小于等于13的超短码的应用。现有LTE控制信道场景中，K<15情况下，分别使用重复(repetition)码，单纯形(simplex)码，RM(英文全称：Reed-Muler；中文全称：里德-穆勒)码等获得最优性能。
例如，对物理层混合自动重传请求指示信道，信息向量长度为1，码字向量长度为3，采用Repetition码编码。对物理层控制格式指示信道，信息向量长度为2，码字向量长度为32，采用序列映射的形式进行编码，该序列映射可以等效为级联Simplex码和Repetition码。对物理层控制上行控制信道和物理层上行共享信道，当上行控制信息(Uplink Control Information，简称UCI)的信息向量长度小于等于2时，不采用编码，而是在调制后通过使用频域扩展和正交序列等获得增益；当上行控制信息的信息向量长度大于等于3、小于等于22时，采用LTE-RM码进行编码；当上行控制信息大于22时，采用LTE-TBCC编码。
但是，LTE-TBCC无法统一对超短码进行编码，而LTE-RM在码长变大时采用的哈达玛德(Hadamard)译码复杂度又无法接受。因此，在LTE通信系统、第五代(5th Generation，5G)通信系统或者更多可能的通信系统中，若采用多种编码方式就需要终端支持多套编码器和译码器，这样必然增加终端的成本。
发明内容
本申请实施例提供一种编码方法及装置，用以提供一种统一的超短码的编码方法。
本申请实施例提供的具体技术方案如下：
第一方面，提供一种编码方法，包括：发送端获取待编码的信息比特，将待编码的信息比特按照第一构造参数进行PC-Polar码编码，得到编码后的比特序列，并发送编码后的比特序列。其中，所述第一构造参数中包括校验方程，所述校验方程为空集或者包括表征校验信息比特位置的第一元素和表征校验比特位置的第二元素，所述第一元素对应所述PC-Polar码的生成矩阵中的第一向量，所述第二元素对应所述生成矩阵中的第二向量；所述第一向量、所述第二向量、以及所述第一向量与所述第二向量的模二和向量满足：若所述第一向量的第一汉明重量和所述第二向量的第二汉明重量相同，则所述模二和向量的第三汉明重量大于所述第一汉明重量、且大于所述第二汉明重量；若所述第一汉明重量与所述第二汉明重量不同，则所述第三汉明重量大于所述第一汉明重量和所述第二汉明重量中的 较小值。这样，可以采用PC-Polar码的编码方案统一的超短码的编码方法，使用一套编码器和一套译码器即可完成所有功能，节省硬件资源。
在一个可能的设计中，所述第一元素和所述第二元素均为所述生成矩阵中的行号；所述第一向量为所述PC-Polar码的生成矩阵中的行号为所述第一元素的值的行向量；所述第二向量为所述PC-Polar码的生成矩阵中的行号为所述第二元素的值的行向量；所述第一元素小于所述第二元素。
在一个可能的设计中，所述第一构造参数中还包括非校验信息比特位置；所述非校验信息比特位置满足：按照设定排序方式，第一信息比特位置的排序比第二信息比特位置的排序靠前，所述设定排序方式包括按照可靠度排序或者按照极化权重排序，排序越靠前表征可靠度越高或者极化权重越大；其中，第一信息比特位置为所述非校验信息比特位置中排序最靠后的信息比特位置，所述第二信息比特位置为：按照不包含校验编码方式的极化Polar码的第二构造参数，获取的所述Polar码中排序最靠后的信息比特位置。
在一个可能的设计中，所述第一构造参数还包括信息比特位置、冻结比特位置，所述信息比特位置包括校验信息比特位置和非校验信息比特位置；按照比特位置的可靠度由高到低的次序，在所述生成矩阵中选择K个行向量，并获取所述K个行向量的最小行重W min，K为所述待编码的信息比特的长度，K为正整数；将所述生成矩阵中行重小于W min的行向量对应的比特位置设置为冻结比特位置，将所述生成矩阵中行重大于W min的行向量对应的比特位置设置为非校验信息比特位置，将所述生成矩阵中行重等于W min的行向量对应的比特位置记为待优化比特位置；基于所述待优化比特位置，构造出待选校验方程的集合；根据所述集合中的每一个待选校验方程，对所述待编码的信息比特进行试编码，并计算试编码后的比特序列的最小码距；选择最大的最小码距对应的待选校验方程为所述第一构造参数中的所述校验方程。
在一个可能的设计中，所述第一构造参数还包括速率匹配方式、及所述速率匹配方式的处理位置；对PC-Polar码的编码矩阵按照所述速率匹配方式及所述速率匹配方式的处理位置进行速率匹配，得到所述生成矩阵。
在一个可能的设计中，若N＝N 0＝2 m，
Figure PCTCN2018071276-appb-000001
则所述校验方程为空集；其中，N 0为PC-Polar码的母码码长，K为所述待编码的信息比特的长度，N为编码后的比特序列的长度，m、N 0、K、N均为正整数，0≤r≤m，r为整数。
在一个可能的设计中，若比特位置用所述生成矩阵的行号1、2、……、N 0表示，N 0为PC-Polar码的母码码长，K为所述待编码的信息比特的长度，N为编码后的比特序列的长度，N 0、K、N均为正整数，R为速率匹配方式，P为速率匹配方式的处理位置，F为冻结比特位置，I为信息比特位置，PC为校验比特位置，PF为校验方程，则：若K为1，N 0为2^ceil(log 2N)，其中ceil为向上取整运算，则所述第一构造参数包括：当R为打孔、P为任意(N 0-N)个比特位置、F为1至N 0-1、I为N 0、PC和PF均为空集；或者，若K为2、3、4、5，N 0为2 K，则所述第一构造参数包括：R为先缩短至N 0-1、后重复至N长、且在N为非N 0的整数倍时将码字的低位打孔，P为{N 0}，I中包括所有行重为N 0/2的行向量对应的行号，F中包括除I中的行号之外的所有行号，PC,PF均为空集；或者，若K为6，N为32，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 23 25 26 27 29]，I为[16 24 28 30 31 32]，PC为空集，PF 为空集；或者，若K为7，N为32，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 25 27 29]，I为[16 23 24 28 30 31 32]，PC为[26]，PF为[23 26]；或者，若K为8，N为32，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 15 17 18 19 20 21 22 25 29]，I为[14 16 23 24 28 30 31 32]，PC为[26 27]，PF为{[23 26][14 27]}；或者，若K为9，N为32，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 17 18 19 21 25 29]，I为[14 15 16 23 24 28 30 31 32]，PC为[20 22 26 27]，PF为{[15 20][15 22][15 23 26][14 27]}，或者PF为{[15 20][22][23 26][14 27]}；或者，若K为10，N为32，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25]，I为[12 14 15 16 23 24 28 30 31 32]，PC为[20 22 26 27 29]，PF为{[15 20][12 22][23 26][14 27][12 29]}，或者PF为{[15 20][12 15 22][15 23 26][14 27][12 29]}；或者，若K为11，N为32，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25]，I为[12 14 15 16 23 24 28 29 30 31 32]，PC为[20 22 26 27]，PF为{[15 20][12 15 22][15 23 26][14 27]}，或者PF为{[15 20][12 22][23 26][14 27]}；或者，若K为5，N为24，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 9 10]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 25 26 27 29]，I为[24 28 30 31 32]，PC为空集，PF为空集；或者，若K为6，N为24，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 9 10 17 18]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 23 25 26 27 29]，I为[16 24 28 30 31 32]，PC为空集，PF为空集；或者，若K为7，N为24，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 25 27 29]，I为[16 23 24 28 30 31 32]，PC为[26]，PF为{[23 26]}；或者，若K为8，N为24，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 15 17 18 19 20 21 22 25 29]，I为[14 16 23 24 28 30 31 32]，PC为[26 27]，PF为{[23 26][14 27]}；或者，若K为9，N为24，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 17 18 19 21 25 29]，I为[14 15 16 23 24 28 30 31 32]，PC为[20 22 26 27]，PF为{[15 20][15 22][15 23 26][14 27]}；或者，若K为10，N为24，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 9 10 17 18]，F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25]，I为[12 14 15 16 23 24 28 30 31 32]，PC为[20 22 26 27 29]，PF为{[15 20][12 22][23 26][14 27][12 29]}；或者，若K为11，N为24，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 9 10 17 18]，F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25]，I为[12 14 15 16 23 24 28 29 30 31 32]，PC为[20 22 26 27]，PF为{[15 20][12 15 22][15 23 26][14 27]}，或者PF为{[15 20][12 22][23 26][14 27]}；或者，若K为5，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 3 6 9 12 16 18 23 24 27 31 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 25 26 27 29]，I为[24 28 30 31 32]，PC为空集，PF为空集；或者，若K为6，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 3 6 9 12 16 18 23 24 27 31 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 23 25 26 27 29]，I为[16 24 28 30 31 32]，PC为空集，PF为空集；或者，若K为7，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8  9 10 17 18]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 23 25 26 29]，I为[16 22 24 28 30 31 32]，PC为[27]，PF为{[22 27]}；或者，若K为8，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8 9 10 17 18]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 15 17 18 19 20 21 22 25 29]，I为[14 16 23 24 28 30 31 32]，PC为[26 27]，PF为{[23 26][14 27]}；或者，若K为9，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8 9 10 11 12]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 21 25]，I为[16 22 23 24 28 29 30 31 32]，PC为[20 26 27]，PF为{[16 20][16 22 23 26][22 27]}；或者，若K为10，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8 9 10 17 18]，F为[1 2 3 4 5 6 8 9 10 11 12 13 17 18 19 21 25]，I为[14 15 16 23 24 28 29 30 31 32]，PC为[20 22 26 27]，PF为{[15 20][15 22][15 23 26][14 27]}；或者，若K为11，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8 9 10 17 18]，F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25]，I为[12 14 15 16 23 24 28 29 30 31 32]，PC为[20 22 26 27]，PF为{[15 20][12 15 22][15 23 26][14 27]}，或者PF为{[15 20][12 22][23 26][14 27]}；或者，若K为12，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8 9 10 17 18]，F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25]，I为[12 14 15 16 20 24 27 28 29 30 31 32]，PC为[22 23 26]，PF为{[14 20 22][14 15 20 23][12 14 15 20 26]}；或者，若K为13，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8 9 10 11 12]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 15 17 21 25]，I为[14 16 20 22 23 24 26 27 28 29 30 31 32]，PC为[18 19]，PF为{[14 18][14 19]}；或者，若K为5，N为24，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 8 12 16 20 24 28 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32]，I为[14 15 22 30 31]，PC为[23 26 27 29]，PF为{[14 15 23][14 15 26][14 22 27][14 29]}；或者，若K为6，N为24，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 8 12 16 20 24 28 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32]，I为[14 15 22 23 30 31]，PC为[26 27 29]，PF为{[15 26][22 27][14 29]}；或者，若K为7，N为24，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 8 12 16 20 24 28 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32]，I为[14 15 22 23 26 30 31]，PC为[27 29]，PF为{[24 26 27][14 23 26 29]}；或者，若K为8，N为24，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 8 12 16 20 24 28 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32]，I为[14 15 22 23 26 27 30 31]，PC为[29]，PF为{[14 15 22 23 26 27 29]}；或者，若K为9，N为24，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 8 12 16 20 24 28 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32]，I为[14 15 22 23 26 27 29 30 31]，PC为空集，PF为空集；或者，若K为10，N为24，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 8 12 16 20 24 28 32]，F为[1 2 3 4 5 6 7 8 9 12 16 17 20 24 28 32]，I为[6 14 15 22 23 26 27 29 30 31]，PC为[10 11 13 18 19 21 25]，PF为{[6 10][6 11][6 13][6 18][6 19][6 21][6 25]}；或者，若K为11，N为24，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 8 12 16 20 24 28 32]，F为[1 2 3 4 5 8 9 12 16 17 20 24 28 32]，I为[6 7 14 15 22 23 26 27 29 30 31]，PC为[10 11 13 18 19 21 25]，PF为{[7 10][6 7 11][6 7 13][6 7 18][6 7 19][6 7 21][6 7 25]}；或者，若K为5，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 32]，F 为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 16 17 19 20 21 22 24 25 28 30 32]，I为[15 23 27 29 31]，PC为[18 26]，PF为{[15 18][23 26]}；或者，若K为6，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 16 17 19 20 21 22 24 25 28 30 32]，I为[15 23 26 27 29 31]，PC为[18]，PF为{[15 18]}；或者，若K为7，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 32]，F为[1 2 3 4 5 6 7 8 9 12 14 16 17 18 19 20 22 24 25 28 30 32]，I为[10 15 23 26 27 29 31]，PC为[11 13 21]，PF为{[10 11][10 13][10 21]}；或者，若K为8，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 32]，F为[1 2 3 4 5 6 7 8 9 11 12 14 16 17 20 22 24 28 30 32]，I为[10 13 15 23 26 27 29 31]，PC为[18 19 21 25]，PF为{[13 18][10 19][10 13 21][10 25]}；或者，若K为9，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 30 32]，F为[1 2 3 4 5 6 7 8 9 12 14 16 17 20 22 24 25 28 30 32]，I为[10 11 13 15 23 26 27 29 31]，PC为[18 19 21]，PF为{[11 18][11 13 19][10 21]}，或者PF为{[11 18][13 19][10 21]}；或者，若K为10，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 30 32]，F为[1 2 3 4 5 6 8 9 12 14 16 17 20 22 24 28 30 32]，I为[7 10 11 13 15 23 26 27 29 31]，PC为[18 19 21 25]，PF为{[7 11 18][11 13 19][10 21][7 25]}，或者PF为{[7 11 18][11 13 19][10 21][25]}；或者，若K为11，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 32]，F为[1 2 3 4 5 6 7 8 9 12 14 16 17 20 22 24 28 30 32]，I为[10 11 13 15 18 23 26 27 29 31]，PC为[19 21 25]，PF为{[10 13 19][7 10 11 13 21][7 10 11 13 25]}；或者，若K为12，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 30 32]，F为[1 2 3 4 5 6 8 9 12 14 16 17 20 22 24 28 30 32]，I为[7 11 13 15 19 21 23 25 26 27 29 31]，PC为[10 18]，PF为{[7 10][11 18]}；或者，若K为13，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 30 32]，F为[1 2 3 4 5 6 8 9 12 14 16 17 20 22 24 28 30 32]，I为[7 11 13 15 18 19 21 23 25 26 27 29 31]，PC为[10]，PF为{[7 10]}；或者，若K为5，N为16，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 4 5 6 7 9 10 11 13]，I为[8 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32]，PC为空集，PF为空集；或者，若K为6，N为16，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 4 5 7 9 10]，I为[8 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32]，PC为[11 13]，PF为{[6 11][6 13]}；或者，若K为7，N为16，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 5 7 9]，I为[4 6 8 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32]，PC为[10 11 13]，PF为{[4 10][4 6 11][4 13]}；或者，若K为8，N为16，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 5 9]，I为[4 7 8 11 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32]，PC为[6 10 13]，PF为{[4 6][7 10][4 7 11 13]}；或者，若K为9，N为16，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 5 9]，I为[4 6 7 8 10 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32]，PC为[11 13]，PF为{[4 7 10 11][4 13]}；或者，若K为10，N为16，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 5 9]，I为[4 6 7 8 10 11 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32]，PC为[13]，PF为{[6 10 11 13]}； 或者，若K为11，N为16，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 5 9]，I为[4 6 7 8 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32]，PC为空集，PF为空集。这样，可以采用PC-Polar码的编码方案给出最优的PC-Polar码的构造，证实了PC-Polar码统一的超短码的编码方法的可实现性。
第二方面，提供一种编码装置，该编码装置具有实现上述第一方面和第一方面的任一种可能的实施方式中发送端行为的功能。所述功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个与上述功能相对应的模块。
第三方面，提供一种编码装置，该编码装置包括收发器，处理器，存储器，所述处理器以及存储器之间通过总线系统相连，所述处理器用于执行所述存储器中的代码，当所述代码被执行时，该执行使得处理器执行第一方面或第一方面的任一可能的实施方式中的方法。
第四方面，提供一种系统芯片，该系统芯片包括处理器，存储器，所述处理器以及存储器之间通过总线系统相连，所述处理器用于执行所述存储器中的代码，当所述代码被执行时，该执行使得处理器执行第一方面或第一方面的任一可能的实施方式中的方法。
第五方面，提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述各方面所述的方法。
第六方面，本申请的又一方面提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述各方面所述的方法。
附图说明
图1为本申请实施例中系统架构示意图；
图2为本申请实施例中Polar码编码方式示意图；
图3为本申请实施例中获取最优PC-Polar码的流程示意图之一；
图4为本申请实施例中获取最优PC-Polar码的流程示意图之二；
图5为本申请实施例中编码方法的流程示意图；
图6为本申请实施例中最优PC-Polar码的构造的性能仿真示意图之一；
图7为本申请实施例中最优PC-Polar码的构造的性能仿真示意图之二；
图8为本申请实施例中最优PC-Polar码的构造的性能仿真示意图之三；
图9为本申请实施例中最优PC-Polar码的构造的性能仿真示意图之四；
图10为本申请实施例中最优PC-Polar码的构造的性能仿真示意图之五；
图11为本申请实施例中最优PC-Polar码的构造的性能仿真示意图之六；
图12为本申请实施例中编码装置结构示意图之一；
图13为本申请实施例中编码装置结构示意图之二；
图14为本申请实施例中系统芯片结构示意图。
具体实施方式
本申请实施例提出采用极化码(即Polar码)来统一超短码的编码方法，将Polar码应用于超短码的应用，所述的超短码的信息向量长度(或信息比特的长度)不超过设定长度值。本申请实施例可以适用于5G NR中控制信道的编码，可以应用的场景包括5G NR中待编码的信息比特长度从1比特到13比特的所有场景，也可以适用于设定长度大于13的其 他厂家。
如图1所示，本申请实施例应用的系统架构中包括网络设备101和终端102。网络设备101可以是基站，还可以是其他具有基站功能的网络设备，特别地，还可以是终端对终端(英文：Device-to-Device，缩写：D2D)通信中担任基站功能的终端。基站是一种部署在无线接入网中用以为终端102提供无线通信功能的装置。基站可以包括各种形式的宏基站，微基站，中继站，接入点等，基站可以应用在不同的无线接入技术的系统中，例如LTE系统中，或者，5G通信系统等等更多可能的通信系统中。终端102可以包括各种具有无限通信功能的手持设备、车载设备、可穿戴设备、计算设备或连接到无线调制解调器的其他处理设备，以及各种形式的用户设备(英文：User Equipment，缩写：UE)，移动台(英文：Mobile Station，缩写：MS)等。
本申请中，发送端既可以是网络设备也可以是终端，相应地，接收端既可以是终端也可以是网络设备。
为方便对本申请实施例的理解，下面具体介绍一下Polar码编码方式。
Polar码作为一种唯一获得理论证明可以渐进达到信道容量的编码方法，在广泛的工作区间(包括码长、码率、信噪比)都具有极佳的译码性能。Polar码编码方式具有高性能、低复杂度，速率匹配方式灵活的特点。Polar码的编码方式可由下式表示：x＝u·F n，其中u为n长二进制向量，F n为克罗内克幂Kronecker变换矩阵，也为Polar码的编码矩阵。其中
Figure PCTCN2018071276-appb-000002
为2×2矩阵
Figure PCTCN2018071276-appb-000003
的乘积。如图2所示，展示了一个8×8的编码矩阵，其中向量u用(0，0，0，U 4，0，U 6，U 7，U 8)表示，经过编码矩阵，编码后的比特以向量(X 1，X 2，X 3，X 4，X 5，X 6，X 7，X 8)表示。通过Polar码的编码方式生成的编码，并通过逐比特消除(即SC)译码方法，会产生极化现象。即向量u中的一部分比特经过一个等效高可靠信道并以高概率被译对，另一部分比特经过一个等效低可靠信道并以低概率被译对。一般来说，将高可靠信道用于传输信息比特，而将低可靠信道对应的比特冻结(比如置零)，即不传输数据。如图2中所示，将{u 1,u 2,u 3,u 5}设置为冻结比特的位置，将{u 4,u 6,u 7,u 8}设置为信息比特的位置，将长度为4的信息向量{i 1,i 2,i 3,i 4}经过编码后，生成8位编码后比特。在上述编码后，将编码比特经过调制后再经过噪声信道，然后输出。
在Polar码中，由于编码矩阵F n的维度为2的整数次幂，因此由上述Polar编码公式生成的Polar码码字的天然长度也为2的整数次幂。而在通信系统中，根据系统设计，码长需要允许被设为任意正整数。于此，在Polar码中，需要将编码后向量进行速率匹配，以使得Polar码码长至任意长度。将Polar码速率匹配之前的编码向量称为母码向量。为了方便表示，假设母码向量长度为N 0，而将速率匹配之后的编码向量的长度设为N，N 0为2的整数次幂，N可以是任意正整数。
具体地，Polar码的速率匹配包括：重复、打孔或缩短这三种方式中的一种，或者这三种方式中的任意两种或者三种的组合。其中，重复方式为：若N 0<N，则将N 0长的母码进行重复，直到达到码长N。打孔方式和缩短方式为：若N 0>N，则通过不发送母码特定位置的编码比特，达到速率匹配的目的。
相比于上述传统Polar码以及目前的循环冗余校验(Cyclic Redundancy Check，CRC)辅助Polar码，奇偶校验极化(Parity Check Polar，PC-Polar)码在逐次消除列表算法 (Successive Cancellation List，SCL)译码算法下具有较好的码距以及误帧率(Block Error Rate，BLER)性能。对于PC-Polar码，在进行Polar编码前，先对信息比特进行校验预编码。其中，校验预编码的过程中需要生成校验方程，校验方程中最后一位元素用于表征校验比特位置，其余元素用于表征信息比特位置，校验比特位置在接收端译码过程中起到纠错作用，目的是提高信息比特位置译码的成功概率。校验比特位置的值为由校验方程中信息比特位置的值进行模二和计算所得的值。
通过大量仿真可知，在信息向量长度较短的情况下，有限宽度列表的SCL算法(如List＝8)就能基本实现最大似然译码的性能。而最大似然译码性能受限于所解码的码距，尤其受限于最小码距。因此对于短码的优化方式便是尽量增大最小码距。
PC-Polar码可以由冻结比特位置、校验比特位置、校验方程、信息比特位置、速率匹配方案、打孔/缩短位置所唯一确定。这些确定因素可以称为PC-Polar码的构造参数。为了提高编码后PC-Polar码码字的最小码距，本申请实施例根据最大化PC-Polar码码字最小码距的原则，构造出最优的PC-Polar码。
基于上述介绍，下面将结合附图对本申请实施例提供的编码方法进行具体说明。
在以下叙述中，将比特位置用生成矩阵的行号1、2、……、N 0表示，可选的，比特位置也可以用生成矩阵的列号表示，本申请实施例中以行号表示为例。N 0为PC-Polar码的母码码长，K为待编码的信息比特的长度，N为编码后的比特序列的长度，N 0、K、N均为正整数，R为速率匹配方式，P为速率匹配方式的处理位置，F为冻结比特位置，I为信息比特位置，PC为校验比特位置，PF为校验方程。则由F、I、PC、PF、R、P这些构造参数组成的组合{F、I、PC、PF、R、P}可以唯一确定PC-Polar码。
按照是否需要速率匹配，分别介绍两种应用场景下获取最优PC-Polar码的方法。
一、不需要速率匹配，即N＝N 0。
如图3所示，在不需要速率匹配时，获取最优PC-Polar码的具体流程如下所述。
步骤301、按照比特位置的可靠度由高到低的次序，在生成矩阵中选择K个行向量，并获取该K个行向量的最小行重，记为W min。
本步骤的目的为获取W min。按照传统Polar码中选取信息比特位置的方式先选择K个信息比特的位置，可以按照可靠度的排序，从高到低依次选择K个比特位置，作为信息比特的位置。该K个信息比特对应生成矩阵中的K个行向量，其中，每一个行向量具有汉明重量，汉明重量也可以成为行重，即行向量中包括的元素为1的个数。由此可以找出K个信息比特对应生成矩阵中的K个行向量的最小行重，也就是W min。
例如，生成矩阵G为：
Figure PCTCN2018071276-appb-000004
在生成矩阵G中，第1行到第4行的行重分别为1、2、2、4，假设待编码的信息比特的长度K＝2，按照传统Polar码的构造方式，选择可靠度高的比特位置为信息比特位置，即选择第3行、第4行的行向量对应的比特位置为信息比特位置，根据定义，该Polar码的最小码距W min为第3行、第4行的行向量的最小行重，即2。
步骤302、将生成矩阵中行重小于W min的行向量对应的比特位置设置为冻结比特位置，将生成矩阵中行重大于W min的行向量对应的比特位置设置为非校验信息比特位置，将生成 矩阵中行重等于W min的行向量对应的比特位置记为待优化比特位置。
这里需要说明的是，在PC-Polar码中有些信息比特可能需要校验比特的检验，为方便描述，把需要校验的信息比特称为校验信息比特，不需要校验的信息比特称为非校验信息比特。
本步骤中，根据W min选出冻结比特位置和非校验信息比特位置，假设非校验信息比特位置的数量用M 1表示，并选出待优化比特位置，假设待优化比特位置的数量用M表示。以便根据待优化比特位置获取最优的校验方程。
步骤303、基于待优化比特位置，构造出待选校验方程的集合。
具体地，已知待编码的信息比特的长度K、非校验信息比特位置的数量M 1，信息比特中包括非校验信息比特和校验信息比特，所以校验信息比特位置的数量M 2＝K-M 1。待优化比特位置的数量为M。其中，待优化比特位置中包括校验信息比特位置和校验比特位置，则校验比特位置的数量M 3＝M-M 2。
首先，在待优化比特位置中任意选择M 3个比特位置作为校验比特位置，选择方式有多种，如可以有
Figure PCTCN2018071276-appb-000005
种，即可以生成
Figure PCTCN2018071276-appb-000006
个长度为M 3的校验比特位置向量。
其次，对于每一个校验比特位置向量中的每一个校验比特位置，在待优化比特位置中选择若干个行号在其之前的校验信息比特位置，将这些校验信息比特和当前选择的校验比特共同构成一个待选的校验方程；如此遍历每一个校验比特位置向量中的每一个校验比特位置，直至构造完所有可能性的待选校验方程，组成待选校验方程的集合。当然，在构造待选校验方程的过程中，也可不选任何校验信息比特位置，这样获得的待选校验方程只有表征校验比特位置的一个元素，这种情况下的校验比特位置等价于冻结比特位置。
步骤304、根据待选校验方程的集合中的每一个待选校验方程，对待编码的信息比特进行试编码，并计算试编码后的比特序列的最小码距。
具体地，当选择出一个待选校验方程时，根据上述步骤确定的各个构造参数，获得构造参数的组合方式{F，I，PC，PF}，可以明确的确定出PC-Polar码。将所有汉明重为W min的行组成一个子矩阵Gw，遍历所有满足当前选择的待选校验方程的校验关系的信息向量，并用Gw进行编码，并计算所有编码后码字的汉明重量，并统计汉明重量的最小值d min，即为这些校验方程所构造的PC-Polar码的最小码距。
步骤304、选择最大的最小码距对应的待选校验方程为最优校验方程。即可生成最优PC-Polar码。
具体地，遍历所有满足条件的{F，I，PC，PF}组合，并逐个计算最小码距d min，在所有的组合中获取具有最大d min的构造方式，记为{F*,I*，PC*，PF*}，其中，PF*为最优校验方程。
若存在至少两个PC-Polar码具有相同的d min，且为最大的最小码距，则优先选择信息比特位置I中最小可靠度(或最小极化权重值)最高的PC-Polar码。
二、需要速率匹配，即N≠N 0。
如图4所示，在需要速率匹配时，获取最优PC-Polar码的具体流程如下所述。
步骤401、对PC-Polar码的编码矩阵按照速率匹配方式及速率匹配方式的处理位置进行速率匹配，得到生成矩阵。
假设初始PC-Polar码的编码矩阵为G，选择速率匹配方式以及速率匹配方式的处理位 置即打孔/缩短位置。选择重复、打孔、缩短的一种或者多种速率匹配方式的组合，生成速率匹配后的生成矩阵G’。例如，使用重复方案，则G’＝[G,G,…,G]；又如，使用打孔/缩短方案，则G’为删除G中打孔/缩短位置对应的列后所得的子矩阵。
步骤402与步骤301相同，相应的，步骤403～步骤405分别与步骤302～步骤304相同，重复之处在此不再赘述。
这样，可以通过搜索的方式，获得最小码距较大的PC-Polar码。其中，本申请实施例中PC-Polar码的构造参数具有以下特征：
特征一：校验方程包括表征校验信息比特位置的第一元素和表征校验比特位置的第二元素，第一元素对应PC-Polar码的生成矩阵中的第一向量，第二元素对应生成矩阵中的第二向量；第一向量、第二向量和第一向量与第二向量的模二和向量满足：若第一向量的第一汉明重量和第二向量的第二汉明重量相同，则模二和向量的第三汉明重量大于第一汉明重量、且大于第二汉明重量；若第一汉明重量与第二汉明重量不同，则第三汉明重量大于第一汉明重量和第二汉明重量中的较小值。
假设一个校验方程为[…,u i,…,u j]，任一校验信息比特对应的生成矩阵中的行向量记为g i，校验比特对应生成矩阵中的行向量记为g j，其模二和向量(g i+g j)的汉明重量应满足如下条件，以起到增大码距的效果：
若g i和g j的汉明重量相同，(g i+g j)的汉明重量应大于g i的汉明重量，也大于g j的汉明重量。
若g i和g j的汉明重量不同，(g i+g j)的汉明重量应大于g i和g j的汉明重量的最小值。
特征二：第一元素小于第二元素。其中，第一元素和第二元素均为生成矩阵中的行号。第一向量为PC-Polar码的生成矩阵中的行号为第一元素的值的行向量；第二向量为所述PC-Polar码的生成矩阵中的行号为第二元素的值的行向量。
也就是说，校验信息比特位置在生成矩阵中对应的行向量的行号要小于校验比特位置在生成矩阵中对应的行向量的行号。在一个校验方程[…,u i,…,u j]中，校验比特位置具有最大的行号，如信息比特位置对应的行号为i，校验比特位置对应的行号为j，须满足i<j。
特征三：非校验信息比特位置满足：按照设定排序方式，第一信息比特位置的排序比第二信息比特位置的排序靠前。其中，第一信息比特位置为非校验信息比特位置中排序最靠后的信息比特位置，第二信息比特位置为：按照不包含校验编码方式的极化Polar码的构造参数，获取的Polar码中排序最靠后的信息比特位置。上述PC-Polar码的构造参数可以记为第一构造参数，这里的Polar码的构造参数可以记为第二构造参数。该设定排序方式包括按照可靠度排序或者按照极化权重排序，排序越靠前表征可靠度越高或者极化权重越大。两种编码方式中，待编码的信息比特长度和编码后的码长相同。
特征四：若N＝N 0＝2 m，
Figure PCTCN2018071276-appb-000007
则所述校验方程为空集；其中N 0为PC-Polar码的母码码长，K为所述待编码的信息比特的长度，N为编码后的比特序列的长度，m、N 0、K、N均为正整数，0≤r≤m，r为整数。
如图5所示，本申请实施例提供的编码方法的流程为：
步骤501、发送端获取待编码的信息比特。
发送端可以是图1所示的系统架构中的网络设备101，也可以是终端102。
步骤502、发送端将待编码的信息比特按照确定的构造参数进行PC-Polar码编码，得到 编码后的比特序列，并发送编码后的比特序列。
其中，构造参数满足上述至少一个特征。
本申请实施例中，按照上述图3和图4所述的获取最优码的方法，以超短码的信息向量长度K不超过13比特为例，对不同的K、N 0、N的场景分别构造了最优的PC-Polar码的构造参数。需要说明的是，图3和图4所示的获取最优码的方法适用于以下大部分最优的PC-Polar码的构造参数，但是其中部分最优的PC-Polar码的构造参数可以不采用图3和图4所示的方法，例如，K＝1的情况，K＝2,3,4,5，N＝2 K-1的情况，以及K＝5，N＝20的情况。
具体如下所述：
若K为1，N 0为2^ceil(log 2N)，其中ceil为向上取整运算，则所述第一构造参数包括：当R为打孔，P为任意(N 0-N)个比特位置、F为1至N 0-1、I为N 0、PC和PF均为空集；或者，
若K为2、3、4、5，N 0为2 K，则所述第一构造参数包括：R为先缩短至N 0-1、后重复至N长、且在N为非N 0的整数倍时将码字的低位打孔，P为{N 0}，I中包括所有行重为N 0/2的行向量对应的行号，F中包括除I中的行号之外的所有行号，PC,PF均为空集；或者，
若K为6，N为32，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 23 25 26 27 29]，I为[16 24 28 30 31 32]，PC为空集，PF为空集；或者，
若K为7，N为32，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 25 27 29]，I为[16 23 24 28 30 31 32]，PC为[26]，PF为[23 26]；或者，
若K为8，N为32，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 15 17 18 19 20 21 22 25 29]，I为[14 16 23 24 28 30 31 32]，PC为[26 27]，PF为{[23 26][14 27]}；或者，
若K为9，N为32，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 17 18 19 21 25 29]，I为[14 15 16 23 24 28 30 31 32]，PC为[20 22 26 27]，PF为{[15 20][15 22][15 23 26][14 27]}，或者PF为{[15 20][22][23 26][14 27]}；或者，
若K为10，N为32，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25]，I为[12 14 15 16 23 24 28 30 31 32]，PC为[20 22 26 27 29]，PF为{[15 20][12 22][23 26][14 27][12 29]}，或者PF为{[15 20][12 15 22][15 23 26][14 27][12 29]}；或者，
若K为11，N为32，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25]，I为[12 14 15 16 23 24 28 29 30 31 32]，PC为[20 22 26 27]，PF为{[15 20][12 15 22][15 23 26][14 27]}，或者PF为{[15 20][12 22][23 26][14 27]}；或者，
若K为5，N为24，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 9 10]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 25 26 27 29]，I为[24 28 30 31 32]，PC为空集，PF为空集；或者，
若K为6，N为24，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 9 10 17 18]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 23 25 26 27 29]，I为[16 24 28 30 31 32]，PC为空集，PF为空集；或者，
若K为7，N为24，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 25 27 29]，I为[16 23 24 28 30 31 32]，PC为[26]，PF为{[23 26]}；或者，
若K为8，N为24，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 15 17 18 19 20 21 22 25 29]，I为[14 16 23 24 28 30 31 32]，PC为[26 27]，PF为{[23 26][14 27]}；或者，
若K为9，N为24，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 17 18 19 21 25 29]，I为[14 15 16 23 24 28 30 31 32]，PC为[20 22 26 27]，PF为{[15 20][15 22][15 23 26][14 27]}；或者，
若K为10，N为24，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 9 10 17 18]，F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25]，I为[12 14 15 16 23 24 28 30 31 32]，PC为[20 22 26 27 29]，PF为{[15 20][12 22][23 26][14 27][12 29]}；或者，
若K为11，N为24，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 9 10 17 18]，F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25]，I为[12 14 15 16 23 24 28 29 30 31 32]，PC为[20 22 26 27]，PF为{[15 20][12 15 22][15 23 26][14 27]}，或者PF为{[15 20][12 22][23 26][14 27]}；或者，
若K为5，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 3 6 9 12 16 18 23 24 27 31 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 25 26 27 29]，I为[24 28 30 31 32]，PC为空集，PF为空集；或者，
若K为6，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 3 6 9 12 16 18 23 24 27 31 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 23 25 26 27 29]，I为[16 24 28 30 31 32]，PC为空集，PF为空集；或者，
若K为7，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8 9 10 17 18]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 23 25 26 29]，I为[16 22 24 28 30 31 32]，PC为[27]，PF为{[22 27]}；或者，
若K为8，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8 9 10 17 18]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 15 17 18 19 20 21 22 25 29]，I为[14 16 23 24 28 30 31 32]，PC为[26 27]，PF为{[23 26][14 27]}；或者，
若K为9，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8 9 10 11 12]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 21 25]，I为[16 22 23 24 28 29 30 31 32]，PC为[20 26 27]，PF为{[16 20][16 22 23 26][22 27]}；或者，
若K为10，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8 9 10 17 18]，F为[1 2 3 4 5 6 8 9 10 11 12 13 17 18 19 21 25]，I为[14 15 16 23 24 28 29 30 31 32]，PC为[20 22 26 27]，PF为{[15 20][15 22][15 23 26][14 27]}；或者，
若K为11，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8 9 10 17 18]，F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25]，I为[12 14 15 16 23 24 28 29  30 31 32]，PC为[20 22 26 27]，PF为{[15 20][12 15 22][15 23 26][14 27]}，或者PF为{[15 20][12 22][23 26][14 27]}；或者，
若K为12，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8 9 10 17 18]，F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25]，I为[12 14 15 16 20 24 27 28 29 30 31 32]，PC为[22 23 26]，PF为{[14 20 22][14 15 20 23][12 14 15 20 26]}；或者，
若K为13，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8 9 10 11 12]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 15 17 21 25]，I为[14 16 20 22 23 24 26 27 28 29 30 31 32]，PC为[18 19]，PF为{[14 18][14 19]}；或者，
若K为5，N为24，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 8 12 16 20 24 28 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32]，I为[14 15 22 30 31]，PC为[23 26 27 29]，PF为{[14 15 23][14 15 26][14 22 27][14 29]}；或者，
若K为6，N为24，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 8 12 16 20 24 28 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32]，I为[14 15 22 23 30 31]，PC为[26 27 29]，PF为{[15 26][22 27][14 29]}；或者，
若K为7，N为24，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 8 12 16 20 24 28 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32]，I为[14 15 22 23 26 30 31]，PC为[27 29]，PF为{[24 26 27][14 23 26 29]}；或者，
若K为8，N为24，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 8 12 16 20 24 28 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32]，I为[14 15 22 23 26 27 30 31]，PC为[29]，PF为{[14 15 22 23 26 27 29]}；或者，
若K为9，N为24，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 8 12 16 20 24 28 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32]，I为[14 15 22 23 26 27 29 30 31]，PC为空集，PF为空集；或者，
若K为10，N为24，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 8 12 16 20 24 28 32]，F为[1 2 3 4 5 6 7 8 9 12 16 17 20 24 28 32]，I为[6 14 15 22 23 26 27 29 30 31]，PC为[10 11 13 18 19 21 25]，PF为{[6 10][6 11][6 13][6 18][6 19][6 21][6 25]}；或者，
若K为11，N为24，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 8 12 16 20 24 28 32]，F为[1 2 3 4 5 8 9 12 16 17 20 24 28 32]，I为[6 7 14 15 22 23 26 27 29 30 31]，PC为[10 11 13 18 19 21 25]，PF为{[7 10][6 7 11][6 7 13][6 7 18][6 7 19][6 7 21][6 7 25]}；或者，
若K为5，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 16 17 19 20 21 22 24 25 28 30 32]，I为[15 23 27 29 31]，PC为[18 26]，PF为{[15 18][23 26]}；或者，
若K为6，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 16 17 19 20 21 22 24 25 28 30 32]，I为[15 23 26 27 29 31]，PC为[18]，PF为{[15 18]}；或者，
若K为7，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 32]，F为[1 2 3 4 5 6 7 8 9 12 14 16 17 18 19 20 22 24 25 28 30 32]，I为[10 15 23 26 27 29 31]，PC为[11 13 21]，PF为{[10 11][10 13][10 21]}；或者，
若K为8，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 32]，F为[1 2 3 4 5 6 7 8 9 11 12 14 16 17 20 22 24 28 30 32]，I为[10 13 15 23 26 27 29 31]，PC为[18 19 21 25]，PF为{[13 18][10 19][10 13 21][10 25]}；或者，
若K为9，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 30 32]，F为[1 2 3 4 5 6 7 8 9 12 14 16 17 20 22 24 25 28 30 32]，I为[10 11 13 15 23 26 27 29 31]，PC为[18 19 21]，PF为{[11 18][11 13 19][10 21]}，或者PF为{[11 18][13 19][10 21]}；或者，
若K为10，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 30 32]，F为[1 2 3 4 5 6 8 9 12 14 16 17 20 22 24 28 30 32]，I为[7 10 11 13 15 23 26 27 29 31]，PC为[18 19 21 25]，PF为{[7 11 18][11 13 19][10 21][7 25]}，或者PF为{[7 11 18][11 13 19][10 21][25]}；或者，
若K为11，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 32]，F为[1 2 3 4 5 6 7 8 9 12 14 16 17 20 22 24 28 30 32]，I为[10 11 13 15 18 23 26 27 29 31]，PC为[19 21 25]，PF为{[10 13 19][7 10 11 13 21][7 10 11 13 25]}；或者，
若K为12，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 30 32]，F为[1 2 3 4 5 6 8 9 12 14 16 17 20 22 24 28 30 32]，I为[7 11 13 15 19 21 23 25 26 27 29 31]，PC为[10 18]，PF为{[7 10][11 18]}；或者，当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 30 32]，F为[1 2 3 4 5 6 8 9 12 14 16 18 20 22 24 28 30 32]，I为[7 10 11 13 15 19 21 23 26 27 29 31]，PC为[18 25]，PF为{[13 18][7 25]}；或者，
若K为13，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 30 32]，F为[1 2 3 4 5 6 8 9 12 14 16 17 20 22 24 28 30 32]，I为[7 11 13 15 18 19 21 23 25 26 27 29 31]，PC为[10]，PF为{[7 10]}；或者，当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 30 32]，F为[1 2 3 4 5 6 8 9 12 14 16 17 20 22 24 28 30 32]，I为[7 10 11 13 15 18 19 21 23 26 27 29 31]，PC为[25]，PF为{[11 13 18 19 25]}
若K为5，N为16，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 4 5 6 7 9 10 11 13]，I为[8 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32]，PC为空集，PF为空集；或者，
若K为6，N为16，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 4 5 7 9 10]，I为[8 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32]，PC为[11 13]，PF为{[6 11][6 13]}；或者，
若K为7，N为16，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 5 7 9]，I为[4 6 8 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32]，PC为[10 11 13]，PF为{[4 10][4 6 11][4 13]}；或者，
若K为8，N为16，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 5 9]，I为[4 7 8 11 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32]，PC为[6 10 13]，PF为{[4 6][7 10][4 7 11 13]}；或者，
若K为9，N为16，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 5 9]，I为[4 6 7 8 10 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32]，PC为[11 13]，PF为{[4 7 10 11][4 13]}；或者，
若K为10，N为16，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 5 9]，I为[4 6 7 8 10 11 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32]，PC为[13]，PF为{[6 10 11 13]}；或者，
若K为11，N为16，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 5 9]，I为[4 6 7 8 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32]，PC为空集，PF为空集。
以下通过表格表达最优PC-Polar码的构造。其中，K代表待编码的信息比特的长度，N代表编码后的比特序列的长度，R代表速率匹配方式，P代表速率匹配方式的处理位置，F代表冻结比特位置，PF代表校验方程，例如，PF＝{[A][B,C][D,E,F]}的意义为方括号内部的数字对应于比特位置，也即为生成矩阵中的行号，且满足A＝0，(B+C)＝0，(D+E+F)＝0，上述“+”运算都为二进制运算，R＝Pun代表打孔，R＝Sho代表缩短；F/PF代表冻结比特和校验方程。N 0为32，比特位置或者子信道编号从0到(N 0-1)，需要说明的是，为了实现代码匹配，比特位置或者子信道编号有两种表示方法，序号可以从1到N 0，也可以从0到(N 0-1)，无论采取哪种编号方式，编码方法都应在本申请实施例的保护范围之内。例如，本申请中，表1至表4中的序号为由0到(N 0-1)，而其他部分为由1到N 0。
如表1所示，当R为打孔时的最优PC-Polar码的构造，其中比特位置或者子信道编号的序号从0开始。
表1
Figure PCTCN2018071276-appb-000008
Figure PCTCN2018071276-appb-000009
例如，N＝24，K＝5，打孔位置为{0，1，2，3，4，5，8，9}，校验方程为[0][1][2][3][4][5][6][7][8][9][10][11][12][13][14][15][16][17][18][19][20][21][22][24][25][26][28]，表征冻结比特位置{0，1，2，3，4，5，6，7，8，9，10，11，12，13，14，15，16，17，18，19，20，21，22，24，25，26，28}。
如图6所示，为表1中N＝24时对应的最优PC-Polar码的构造通过专用集成电路(application specific integrated circuit，ASIC)的性能仿真。从图6可以看出，Polar码在List宽度为8的译码器下，性能比LTE-RM和Simplex码更好或者持平。
如图7所示，为表1中N＝20对应的最优PC-Polar码的构造通过ASIC的性能仿真。从图7可以看出，Polar码在List宽度为8的译码器下，性能比LTE-RM和Simplex码更好或者持平。
如表2.1所示，当R为子信道序号经比特逆序后从后往前缩短时的最优PC-Polar码的构造，其中比特位置或者子信道编号的序号从0开始。
表2.1
Figure PCTCN2018071276-appb-000010
Figure PCTCN2018071276-appb-000011
如表2.2所示，当R为子信道序号按自然序从后往前缩短时的最优PC-Polar码的构造，其中比特位置或者子信道编号的序号从0开始。
表2.2
Figure PCTCN2018071276-appb-000012
Figure PCTCN2018071276-appb-000013
如图8所示，为表2中N＝24对应的最优PC-Polar码的构造通过ASIC的性能仿真。从图8可以看出，Polar码在List宽度为8的译码器下，性能比LTE-RM和Simplex码更好或者持平。
如图9所示，为表2中N＝20对应的最优PC-Polar码的构造通过ASIC的性能仿真。从图9可以看出，Polar码在List宽度为8的译码器下，性能比LTE-RM和Simplex码更好或者持平。
如表3和表4.1、4.2所示，当R为无速率匹配时的最优的两套PC-Polar码的构造，其中比特位置或者子信道编号的序号从0开始。
表3
Figure PCTCN2018071276-appb-000014
如图10所示，为表3中N＝16对应的最优PC-Polar码的构造通过ASIC的性能仿真。
表4.1
Figure PCTCN2018071276-appb-000015
表4.2
Figure PCTCN2018071276-appb-000016
Figure PCTCN2018071276-appb-000017
例如表4.1，N＝32，K＝6，打孔位置为空集，[0]为校验方程，校验方程中只有一个元素0，元素0表征校验比特位置，因为校验方程中没有校验信息比特位置，因此，校验比特位置0也可以看做冻结比特位置。
如图11所示，为表4.1中N＝32对应的最优PC-Polar码的构造通过ASIC的性能仿真。从图11可以看出，Polar码在List宽度为8的译码器下，性能比LTE-RM和Simplex码更好或者持平。
本申请实施例提供的PC-Polar码的编码方法应用于超短码，与LTE-RM，Simplex，Repetition的编码方式的性能相同或略优，并且，使用一套编码器和一套译码器即可完成所有功能，无需使用多套编译码器，节省硬件资源。在通用Polar译码器的基础上，增加支持超短包，面积仅需增加约1％，可以忽略不计，时延也没有增加。PC-Polar码的译码复杂度低于LTE-RM和Simplex码的基于Hadamard变换结合掩码的ML译码算法的复杂度。其中，Polar的List 8不是ML译码复杂度；而在所有K<6的场景下，PC-Polar甚至用List 2或4就能达到最优性能。
相应地，接收端在获取第一构造参数后，根据该第一构造参数和接收到的信号解出发送端发送的信息比特。
基于与图5所示的编码方法的同一发明构思，如图12所示，本申请实施例还提供了一种编码装置1200，该编码装置1200包括处理单元1201和发送单元1202。该处理单元1201和发送单元1202为具有实现图5所示的方法实施例对应的功能模块，编码装置1200能够用于执行图5所示的编码方法。编码装置1200可以是图1中的网络设备101，也可以是终端102。
基于与图5所示的编码方法的同一发明构思，如图13所示，本申请实施例还提供了一种编码装置1300，该编码装置1300可用于执行图5所示的方法。其中，编码装置1300包括收发器1301、处理器1302、存储器1303和总线1304，处理器1302以及存储器1303之间通过总线1304系统相连，处理器1302用于执行存储器1303中的代码，当代码被执行时，该执行使得处理器执行以下操作：
获取待编码的信息比特；
将待编码的信息比特按照第一构造参数进行奇偶校验极化PC-Polar码编码，得到编码后的比特序列；其中，第一构造参数中包括校验方程，校验方程为空集或者包括表征校验信息比特位置的第一元素和表征校验比特位置的第二元素，第一元素对应PC-Polar码的生成矩阵中的第一向量，第二元素对应生成矩阵中的第二向量；第一向量、第二向量、以及第一向量与第二向量的模二和向量满足：若第一向量的第一汉明重量和第二向量的第二汉明重量相同，则模二和向量的第三汉明重量大于第一汉明重量、且大于第二汉明重量；若第一汉明重量与第二汉明重量不同，则第三汉明重量大于第一汉明重量和第二汉明重量中的较小值；
收发器1301，用于发送处理器1302得到的编码后的比特序列。
处理器1302可以是中央处理器(central processing unit，CPU)，网络处理器(network processor，NP)或者CPU和NP的组合。
处理器1302还可以进一步包括硬件芯片。上述硬件芯片可以是专用集成电路(application-specific integrated circuit，ASIC)，可编程逻辑器件(programmable logic device，PLD)或其组合。上述PLD可以是复杂可编程逻辑器件(complex programmable logic device，CPLD)，现场可编程逻辑门阵列(field-programmable gate array，FPGA)，通用阵列逻辑(generic array logic,GAL)或其任意组合。
存储器1303可以包括易失性存储器(volatile memory)，例如随机存取存储器(random-access memory，RAM)；存储器1303也可以包括非易失性存储器(non-volatile memory)，例如快闪存储器(flash memory)，硬盘(hard disk drive，HDD)或固态硬盘(solid-state drive，SSD)；存储器1303还可以包括上述种类的存储器的组合。
基于与图5所示的编码方法的同一发明构思，如图14所示，本申请实施例还提供了一种系统芯片1400，系统芯片1400包括输入接口1401、输出接口1402、至少一个处理器1403、存储器1404，所述输入接口1401、输出接口1402、所述处理器1403以及存储器1404之间通过总线1405相连，所述处理器1403用于执行所述存储器1404中的代码，当所述代码被执行时，所述处理器1403实现图5中的发送端执行的方法。
图14所示的系统芯片1400能够实现前述图5方法实施例中由发送端所实现的各个过程，为避免重复，这里不再赘述。
本领域内的技术人员应明白，在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，数字影音光碟Digital Versatile Disc(DVD))、或者半导体介质(例如固态硬盘Solid State Disk(SSD))等。
尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
显然，本领域的技术人员可以对本申请实施例进行各种改动和变型而不脱离本申请实施例的精神和范围。这样，倘若本申请实施例的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (12)

  1. 一种编码方法，其特征在于，包括：
    发送端获取待编码的信息比特；
    所述发送端将待编码的信息比特按照第一构造参数进行奇偶校验极化PC-Polar码编码，得到编码后的比特序列；所述第一构造参数中包括校验方程，所述校验方程为空集或者包括表征校验信息比特位置的第一元素和表征校验比特位置的第二元素，所述第一元素对应所述PC-Polar码的生成矩阵中的第一向量，所述第二元素对应所述生成矩阵中的第二向量；所述第一向量、所述第二向量、以及所述第一向量与所述第二向量的模二和向量满足：若所述第一向量的第一汉明重量和所述第二向量的第二汉明重量相同，则所述模二和向量的第三汉明重量大于所述第一汉明重量、且大于所述第二汉明重量；若所述第一汉明重量与所述第二汉明重量不同，则所述第三汉明重量大于所述第一汉明重量和所述第二汉明重量中的较小值；
    所述发送端发送所述编码后的比特序列。
  2. 如权利要求1所述的方法，其特征在于，所述第一元素和所述第二元素均为所述生成矩阵中的行号；所述第一向量为所述PC-Polar码的生成矩阵中的行号为所述第一元素的值的行向量；所述第二向量为所述PC-Polar码的生成矩阵中的行号为所述第二元素的值的行向量；
    所述第一元素小于所述第二元素。
  3. 如权利要求1或2所述的方法，其特征在于，还包括：
    若比特位置用所述生成矩阵的行号1、2、……、N 0表示，N 0为PC-Polar码的母码码长，K为所述待编码的信息比特的长度，N为编码后的比特序列的长度，N 0、K、N均为正整数，R为速率匹配方式，P为速率匹配方式的处理位置，F为冻结比特位置，I为信息比特位置，PC为校验比特位置，PF为校验方程，则：
    若K为1，N 0为2^ceil(log 2N)，其中ceil为向上取整运算，则所述第一构造参数包括：当R为打孔，P为任意(N 0-N)个比特位置、F为1至N 0-1、I为N 0、PC和PF均为空集；或者，
    若K为2、3、4、5，N 0为2 K，则所述第一构造参数包括：R为先缩短至N 0-1、后重复至N长、且在N为非N 0的整数倍时将码字的低位打孔，P为{N 0}，I中包括所有行重为N 0/2的行向量对应的行号，F中包括除I中的行号之外的所有行号，PC,PF均为空集；或者，
    若K为6，N为32，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 23 25 26 27 29]，I为[16 24 28 30 31 32]，PC为空集，PF为空集；或者，
    若K为7，N为32，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 25 27 29]，I为[16 23 24 28 30 31 32]，PC为[26]，PF为[23 26]；或者，
    若K为8，N为32，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 15 17 18 19 20 21 22 25 29]，I为[14 16 23 24 28 30 31 32]，PC为[26 27]，PF为{[23 26][14 27]}；或者，
    若K为9，N为32，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 17 18 19 21 25 29]，I为[14 15 16 23 24 28 30 31 32]，PC为[20 22 26 27]，PF为{[15 20][15 22][15 23 26][14 27]}，或者PF为{[15 20][22][23 26][14 27]}；或者，
    若K为10，N为32，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25]，I为[12 14 15 16 23 24 28 30 31 32]，PC为[20 22 26 27 29]，PF为{[15 20][12 22][23 26][14 27][12 29]}，或者PF为{[15 20][12 15 22][15 23 26][14 27][12 29]}；或者，
    若K为11，N为32，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25]，I为[12 14 15 16 23 24 28 29 30 31 32]，PC为[20 22 26 27]，PF为{[15 20][12 15 22][15 23 26][14 27]}，或者PF为{[15 20][12 22][23 26][14 27]}；或者，
    若K为5，N为24，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 9 10]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 25 26 27 29]，I为[24 28 30 31 32]，PC为空集，PF为空集；或者，
    若K为6，N为24，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 9 10 17 18]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 23 25 26 27 29]，I为[16 24 28 30 31 32]，PC为空集，PF为空集；或者，
    若K为7，N为24，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 25 27 29]，I为[16 23 24 28 30 31 32]，PC为[26]，PF为{[23 26]}；或者，
    若K为8，N为24，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 15 17 18 19 20 21 22 25 29]，I为[14 16 23 24 28 30 31 32]，PC为[26 27]，PF为{[23 26][14 27]}；或者，
    若K为9，N为24，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 17 18 19 21 25 29]，I为[14 15 16 23 24 28 30 31 32]，PC为[20 22 26 27]，PF为{[15 20][15 22][15 23 26][14 27]}；或者，
    若K为10，N为24，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 9 10 17 18]，F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25]，I为[12 14 15 16 23 24 28 30 31 32]，PC为[20 22 26 27 29]，PF为{[15 20][12 22][23 26][14 27][12 29]}；或者，
    若K为11，N为24，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 9 10 17 18]，F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25]，I为[12 14 15 16 23 24 28 29 30 31 32]，PC为[20 22 26 27]，PF为{[15 20][12 15 22][15 23 26][14 27]}，或者PF为{[15 20][12 22][23 26][14 27]}；或者，
    若K为5，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 3 6 9 12 16 18 23 24 27 31 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 25 26 27 29]，I为[24 28 30 31 32]，PC为空集，PF为空集；或者，
    若K为6，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 3 6 9 12 16 18 23 24 27 31 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 23 25 26 27 29]，I为[16 24 28 30 31 32]，PC为空集，PF为空集；或者，
    若K为7，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8 9 10 17 18]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 23 25 26 29]，I为[16 22 24 28 30 31 32]，PC为[27]，PF为{[22 27]}；或者，
    若K为8，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8 9 10 17 18]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 15 17 18 19 20 21 22 25 29]，I为[14 16 23 24 28 30 31 32]，PC为[26 27]，PF为{[23 26][14 27]}；或者，
    若K为9，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8 9 10 11 12]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 21 25]，I为[16 22 23 24 28 29 30 31 32]，PC为[20 26 27]，PF为{[16 20][16 22 23 26][22 27]}；或者，
    若K为10，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8 9 10 17 18]，F为[1 2 3 4 5 6 8 9 10 11 12 13 17 18 19 21 25]，I为[14 15 16 23 24 28 29 30 31 32]，PC为[20 22 26 27]，PF为{[15 20][15 22][15 23 26][14 27]}；或者，
    若K为11，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8 9 10 17 18]，F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25]，I为[12 14 15 16 23 24 28 29 30 31 32]，PC为[20 22 26 27]，PF为{[15 20][12 15 22][15 23 26][14 27]}，或者PF为{[15 20][12 22][23 26][14 27]}；或者，
    若K为12，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8 9 10 17 18]，F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25]，I为[12 14 15 16 20 24 27 28 29 30 31 32]，PC为[22 23 26]，PF为{[14 20 22][14 15 20 23][12 14 15 20 26]}；或者，
    若K为13，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8 9 10 11 12]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 15 17 21 25]，I为[14 16 20 22 23 24 26 27 28 29 30 31 32]，PC为[18 19]，PF为{[14 18][14 19]}；或者，
    若K为5，N为24，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 8 12 16 20 24 28 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32]，I为[14 15 22 30 31]，PC为[23 26 27 29]，PF为{[14 15 23][14 15 26][14 22 27][14 29]}；或者，
    若K为6，N为24，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 8 12 16 20 24 28 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32]，I为[14 15 22 23 30 31]，PC为[26 27 29]，PF为{[15 26][22 27][14 29]}；或者，
    若K为7，N为24，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 8 12 16 20 24 28 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32]，I为[14 15 22 23 26 30 31]，PC为[27 29]，PF为{[24 26 27][14 23 26 29]}；或者，
    若K为8，N为24，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 8 12 16 20 24 28 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32]，I为[14 15 22 23 26 27 30 31]，PC为[29]，PF为{[14 15 22 23 26 27 29]}；或者，
    若K为9，N为24，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 8 12 16 20 24 28 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32]，I为[14 15 22 23 26 27 29 30 31]，PC为空集，PF为空集；或者，
    若K为10，N为24，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 8 12 16 20 24 28 32]，F为[1 2 3 4 5 6 7 8 9 12 16 17 20 24 28 32]，I为[6 14 15 22 23 26 27 29 30 31]，PC为[10 11 13 18 19 21 25]，PF为{[6 10][6 11][6 13][6 18][6 19][6 21][6 25]}；或者，
    若K为11，N为24，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 8 12 16 20 24 28 32]，F为[1 2 3 4 5 8 9 12 16 17 20 24 28 32]，I为[6 7 14 15 22 23 26 27 29 30 31]，PC为[10 11 13 18 19 21 25]，PF为{[7 10][6 7 11][6 7 13][6 7 18][6 7 19][6 7 21][6 7 25]}；或者，
    若K为5，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 16 17 19 20 21 22 24 25 28 30 32]，I为[15 23 27 29 31]，PC为[18 26]，PF为{[15 18][23 26]}；或者，
    若K为6，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 16 17 19 20 21 22 24 25 28 30 32]，I为[15 23 26 27 29 31]，PC为[18]，PF为{[15 18]}；或者，
    若K为7，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 32]，F为[1 2 3 4 5 6 7 8 9 12 14 16 17 18 19 20 22 24 25 28 30 32]，I为[10 15 23 26 27 29 31]，PC为[11 13 21]，PF为{[10 11][10 13][10 21]}；或者，
    若K为8，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 32]，F为[1 2 3 4 5 6 7 8 9 11 12 14 16 17 20 22 24 28 30 32]，I为[10 13 15 23 26 27 29 31]，PC为[18 19 21 25]，PF为{[13 18][10 19][10 13 21][10 25]}；或者，
    若K为9，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 30 32]，F为[1 2 3 4 5 6 7 8 9 12 14 16 17 20 22 24 25 28 30 32]，I为[10 11 13 15 23 26 27 29 31]，PC为[18 19 21]，PF为{[11 18][11 13 19][10 21]}，或者PF为{[11 18][13 19][10 21]}；或者，
    若K为10，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 30 32]，F为[1 2 3 4 5 6 8 9 12 14 16 17 20 22 24 28 30 32]，I为[7 10 11 13 15 23 26 27 29 31]，PC为[18 19 21 25]，PF为{[7 11 18][11 13 19][10 21][7 25]}，或者PF为{[7 11 18][11 13 19][10 21][25]}；或者，
    若K为11，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 32]，F为[1 2 3 4 5 6 7 8 9 12 14 16 17 20 22 24 28 30 32]，I为[10 11 13 15 18 23 26 27 29 31]，PC为[19 21 25]，PF为{[10 13 19][7 10 11 13 21][7 10 11 13 25]}；或者，
    若K为12，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 30 32]，F为[1 2 3 4 5 6 8 9 12 14 16 17 20 22 24 28 30 32]，I为[7 11 13 15 19 21 23 25 26 27 29 31]，PC为[10 18]，PF为{[7 10][11 18]}；或者，
    若K为13，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 30 32]，F为[1 2 3 4 5 6 8 9 12 14 16 17 20 22 24 28 30 32]，I为[7 11 13 15 18 19 21 23 25 26 27 29 31]，PC为[10]，PF为{[7 10]}；或者，
    若K为5，N为16，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 4 5 6 7 9 10 11 13]，I为[8 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32]，PC为空集，PF为空集；或者，
    若K为6，N为16，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 4 5 7 9 10]，I为[8 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32]，PC为[11 13]，PF为{[6 11][6 13]}；或者，
    若K为7，N为16，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 5 7 9]，I为[4 6 8 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32]，PC为[10 11 13]，PF为{[4 10][4 6 11][4 13]}；或者，
    若K为8，N为16，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 5 9]，I为[4 7 8 11 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32]，PC为[6 10 13]，PF为{[4 6][7 10][4 7 11 13]}；或者，
    若K为9，N为16，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 5 9]，I为[4 6 7 8 10 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32]，PC为[11 13]，PF为{[4 7 10 11][4 13]}；或者，
    若K为10，N为16，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 5 9]，I为[4 6 7 8 10 11 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32]，PC为[13]，PF为{[6 10 11 13]}；或者，
    若K为11，N为16，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 5 9]，I为[4 6 7 8 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32]，PC为空集，PF为空集。
  4. 如权利要求1～3任一项所述的方法，其特征在于，若N＝N 0＝2 m，
    Figure PCTCN2018071276-appb-100001
    则所述校验方程为空集；
    其中，N 0为PC-Polar码的母码码长，K为所述待编码的信息比特的长度，N为编码后的比特序列的长度，m、N 0、K、N均为正整数，0≤r≤m，r为整数。
  5. 一种编码装置，其特征在于，包括：
    处理单元，用于获取待编码的信息比特；
    所述处理单元还用于，将待编码的信息比特按照第一构造参数进行奇偶校验极化PC-Polar码编码，得到编码后的比特序列；所述第一构造参数中包括校验方程，所述校验方程为空集或者包括表征校验信息比特位置的第一元素和表征校验比特位置的第二元素，所述第一元素对应所述PC-Polar码的生成矩阵中的第一向量，所述第二元素对应所述生成矩阵中的第二向量；所述第一向量、所述第二向量、以及所述第一向量与所述第二向量的模二和向量满足：若所述第一向量的第一汉明重量和所述第二向量的第二汉明重量相同，则所述模二和向量的第三汉明重量大于所述第一汉明重量、且大于所述第二汉明重量；若所述第一汉明重量与所述第二汉明重量不同，则所述第三汉明重量大于所述第一汉明重量和所述第二汉明重量中的较小值；
    发送单元，用于发送所述处理单元得到的所述编码后的比特序列。
  6. 如权利要求5所述的装置，其特征在于，所述第一元素和所述第二元素均为所述生成矩阵中的行号；所述第一向量为所述PC-Polar码的生成矩阵中的行号为所述第一元素的 值的行向量；所述第二向量为所述PC-Polar码的生成矩阵中的行号为所述第二元素的值的行向量；
    所述第一元素小于所述第二元素。
  7. 如权利要求5或6所述的装置，其特征在于，还包括：
    若比特位置用所述生成矩阵的行号1、2、……、N 0表示，N 0为PC-Polar码的母码码长，K为所述待编码的信息比特的长度，N为编码后的比特序列的长度，N 0、K、N均为正整数，R为速率匹配方式，P为速率匹配方式的处理位置，F为冻结比特位置，I为信息比特位置，PC为校验比特位置，PF为校验方程，则：
    若K为1，N 0为2^ceil(log 2N)，其中ceil为向上取整运算，则所述第一构造参数包括：当R为打孔，P为任意(N 0-N)个比特位置、F为1至N 0-1、I为N 0、PC和PF均为空集；或者，
    若K为2、3、4、5，N 0为2 K，则所述第一构造参数包括：R为先缩短至N 0-1、后重复至N长、且在N为非N 0的整数倍时将码字的低位打孔，P为{N 0}，I中包括所有行重为N 0/2的行向量对应的行号，F中包括除I中的行号之外的所有行号，PC,PF均为空集；或者，
    若K为6，N为32，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 23 25 26 27 29]，I为[16 24 28 30 31 32]，PC为空集，PF为空集；或者，
    若K为7，N为32，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 25 27 29]，I为[16 23 24 28 30 31 32]，PC为[26]，PF为[23 26]；或者，
    若K为8，N为32，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 15 17 18 19 20 21 22 25 29]，I为[14 16 23 24 28 30 31 32]，PC为[26 27]，PF为{[23 26][14 27]}；或者，
    若K为9，N为32，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 17 18 19 21 25 29]，I为[14 15 16 23 24 28 30 31 32]，PC为[20 22 26 27]，PF为{[15 20][15 22][15 23 26][14 27]}，或者PF为{[15 20][22][23 26][14 27]}；或者，
    若K为10，N为32，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25]，I为[12 14 15 16 23 24 28 30 31 32]，PC为[20 22 26 27 29]，PF为{[15 20][12 22][23 26][14 27][12 29]}，或者PF为{[15 20][12 15 22][15 23 26][14 27][12 29]}；或者，
    若K为11，N为32，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25]，I为[12 14 15 16 23 24 28 29 30 31 32]，PC为[20 22 26 27]，PF为{[15 20][12 15 22][15 23 26][14 27]}，或者PF为{[15 20][12 22][23 26][14 27]}；或者，
    若K为5，N为24，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 9 10]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 25 26 27 29]，I为[24 28 30 31 32]，PC为空集，PF为空集；或者，
    若K为6，N为24，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 9 10 17 18]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 23 25 26 27 29]，I为[16 24 28 30 31 32]，PC为空集，PF为空集；或者，
    若K为7，N为24，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 25 27 29]，I为[16 23 24 28 30 31 32]，PC为[26]，PF为{[23 26]}；或者，
    若K为8，N为24，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 15 17 18 19 20 21 22 25 29]，I为[14 16 23 24 28 30 31 32]，PC为[26 27]，PF为{[23 26][14 27]}；或者，
    若K为9，N为24，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 17 18 19 21 25 29]，I为[14 15 16 23 24 28 30 31 32]，PC为[20 22 26 27]，PF为{[15 20][15 22][15 23 26][14 27]}；或者，
    若K为10，N为24，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 9 10 17 18]，F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25]，I为[12 14 15 16 23 24 28 30 31 32]，PC为[20 22 26 27 29]，PF为{[15 20][12 22][23 26][14 27][12 29]}；或者，
    若K为11，N为24，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 9 10 17 18]，F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25]，I为[12 14 15 16 23 24 28 29 30 31 32]，PC为[20 22 26 27]，PF为{[15 20][12 15 22][15 23 26][14 27]}，或者PF为{[15 20][12 22][23 26][14 27]}；或者，
    若K为5，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 3 6 9 12 16 18 23 24 27 31 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 25 26 27 29]，I为[24 28 30 31 32]，PC为空集，PF为空集；或者，
    若K为6，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 3 6 9 12 16 18 23 24 27 31 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 23 25 26 27 29]，I为[16 24 28 30 31 32]，PC为空集，PF为空集；或者，
    若K为7，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8 9 10 17 18]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 23 25 26 29]，I为[16 22 24 28 30 31 32]，PC为[27]，PF为{[22 27]}；或者，
    若K为8，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8 9 10 17 18]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 15 17 18 19 20 21 22 25 29]，I为[14 16 23 24 28 30 31 32]，PC为[26 27]，PF为{[23 26][14 27]}；或者，
    若K为9，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8 9 10 11 12]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 21 25]，I为[16 22 23 24 28 29 30 31 32]，PC为[20 26 27]，PF为{[16 20][16 22 23 26][22 27]}；或者，
    若K为10，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8 9 10 17 18]，F为[1 2 3 4 5 6 8 9 10 11 12 13 17 18 19 21 25]，I为[14 15 16 23 24 28 29 30 31 32]，PC为[20 22 26 27]，PF为{[15 20][15 22][15 23 26][14 27]}；或者，
    若K为11，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8 9 10 17 18]，F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25]，I为[12 14 15 16 23 24 28 29  30 31 32]，PC为[20 22 26 27]，PF为{[15 20][12 15 22][15 23 26][14 27]}，或者PF为{[15 20][12 22][23 26][14 27]}；或者，
    若K为12，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8 9 10 17 18]，F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25]，I为[12 14 15 16 20 24 27 28 29 30 31 32]，PC为[22 23 26]，PF为{[14 20 22][14 15 20 23][12 14 15 20 26]}；或者，
    若K为13，N为20，N 0为32，则所述第一构造参数包括：当R为打孔，P为[1 2 3 4 5 6 7 8 9 10 11 12]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 15 17 21 25]，I为[14 16 20 22 23 24 26 27 28 29 30 31 32]，PC为[18 19]，PF为{[14 18][14 19]}；或者，
    若K为5，N为24，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 8 12 16 20 24 28 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32]，I为[14 15 22 30 31]，PC为[23 26 27 29]，PF为{[14 15 23][14 15 26][14 22 27][14 29]}；或者，
    若K为6，N为24，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 8 12 16 20 24 28 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32]，I为[14 15 22 23 30 31]，PC为[26 27 29]，PF为{[15 26][22 27][14 29]}；或者，
    若K为7，N为24，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 8 12 16 20 24 28 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32]，I为[14 15 22 23 26 30 31]，PC为[27 29]，PF为{[24 26 27][14 23 26 29]}；或者，
    若K为8，N为24，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 8 12 16 20 24 28 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32]，I为[14 15 22 23 26 27 30 31]，PC为[29]，PF为{[14 15 22 23 26 27 29]}；或者，
    若K为9，N为24，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 8 12 16 20 24 28 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32]，I为[14 15 22 23 26 27 29 30 31]，PC为空集，PF为空集；或者，
    若K为10，N为24，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 8 12 16 20 24 28 32]，F为[1 2 3 4 5 6 7 8 9 12 16 17 20 24 28 32]，I为[6 14 15 22 23 26 27 29 30 31]，PC为[10 11 13 18 19 21 25]，PF为{[6 10][6 11][6 13][6 18][6 19][6 21][6 25]}；或者，
    若K为11，N为24，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 8 12 16 20 24 28 32]，F为[1 2 3 4 5 8 9 12 16 17 20 24 28 32]，I为[6 7 14 15 22 23 26 27 29 30 31]，PC为[10 11 13 18 19 21 25]，PF为{[7 10][6 7 11][6 7 13][6 7 18][6 7 19][6 7 21][6 7 25]}；或者，
    若K为5，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 16 17 19 20 21 22 24 25 28 30 32]，I为[15 23 27 29 31]，PC为[18 26]，PF为{[15 18][23 26]}；或者，
    若K为6，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 32]，F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 16 17 19 20 21 22 24 25 28 30 32]，I为[15 23 26 27 29 31]，PC为[18]，PF为{[15 18]}；或者，
    若K为7，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 32]，F为[1 2 3 4 5 6 7 8 9 12 14 16 17 18 19 20 22 24 25 28 30 32]，I为[10 15 23 26 27 29 31]，PC为[11 13 21]，PF为{[10 11][10 13][10 21]}；或者，
    若K为8，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 32]，F为[1 2 3 4 5 6 7 8 9 11 12 14 16 17 20 22 24 28 30 32]，I为[10 13 15 23 26 27 29 31]，PC为[18 19 21 25]，PF为{[13 18][10 19][10 13 21][10 25]}；或者，
    若K为9，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 30 32]，F为[1 2 3 4 5 6 7 8 9 12 14 16 17 20 22 24 25 28 30 32]，I为[10 11 13 15 23 26 27 29 31]，PC为[18 19 21]，PF为{[11 18][11 13 19][10 21]}，或者PF为{[11 18][13 19][10 21]}；或者，
    若K为10，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 30 32]，F为[1 2 3 4 5 6 8 9 12 14 16 17 20 22 24 28 30 32]，I为[7 10 11 13 15 23 26 27 29 31]，PC为[18 19 21 25]，PF为{[7 11 18][11 13 19][10 21][7 25]}，或者PF为{[7 11 18][11 13 19][10 21][25]}；或者，
    若K为11，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 32]，F为[1 2 3 4 5 6 7 8 9 12 14 16 17 20 22 24 28 30 32]，I为[10 11 13 15 18 23 26 27 29 31]，PC为[19 21 25]，PF为{[10 13 19][7 10 11 13 21][7 10 11 13 25]}；或者，
    若K为12，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 30 32]，F为[1 2 3 4 5 6 8 9 12 14 16 17 20 22 24 28 30 32]，I为[7 11 13 15 19 21 23 25 26 27 29 31]，PC为[10 18]，PF为{[7 10][11 18]}；或者，
    若K为13，N为20，N 0为32，则所述第一构造参数包括：当R为缩短，P为[4 6 8 12 14 16 20 22 24 28 30 32]，F为[1 2 3 4 5 6 8 9 12 14 16 17 20 22 24 28 30 32]，I为[7 11 13 15 18 19 21 23 25 26 27 29 31]，PC为[10]，PF为{[7 10]}
    若K为5，N为16，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 4 5 6 7 9 10 11 13]，I为[8 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32]，PC为空集，PF为空集；或者，
    若K为6，N为16，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 4 5 7 9 10]，I为[8 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32]，PC为[11 13]，PF为{[6 11][6 13]}；或者，
    若K为7，N为16，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 5 7 9]，I为[4 6 8 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32]，PC为[10 11 13]，PF为{[4 10][4 6 11][4 13]}；或者，
    若K为8，N为16，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 5 9]，I为[4 7 8 11 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32]，PC为[6 10 13]，PF为{[4 6][7 10][4 7 11 13]}；或者，
    若K为9，N为16，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 5 9]，I为[4 6 7 8 10 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32]，PC为[11 13]，PF为{[4 7 10 11][4 13]}；或者，
    若K为10，N为16，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 5 9]，I为[4 6 7 8 10 11 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32]，PC为[13]，PF为{[6 10 11 13]}；或者，
    若K为11，N为16，N 0为32，则所述第一构造参数包括：R为无速率匹配，P为空集，F为[1 2 3 5 9]，I为[4 6 7 8 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32]，PC为空集，PF为空集。
  8. 如权利要求5～7任一项所述的装置，其特征在于，若N＝N 0＝2 m，
    Figure PCTCN2018071276-appb-100002
    则所述校验方程为空集；
    其中，N 0为PC-Polar码的母码码长，K为所述待编码的信息比特的长度，N为编码后的比特序列的长度，m、N 0、K、N均为正整数，0≤r≤m，r为整数。
  9. 一种编码装置，其特征在于，包括收发器、处理器、存储器和总线，收发器、处理器、存储器均与总线连接，其中，所述存储器中存储一组程序，所述处理器用于调用所述存储器中存储的程序，当所述程序被执行时，使得所述处理器执行如权利要求1～4任一项所述的方法。
  10. 一种系统芯片，其特征在于，包括处理器，存储器，所述处理器以及存储器之间通过总线系统相连，所述处理器用于执行所述存储器中的代码，当所述代码被执行时，该执行使得处理器执行如权利要求1～4任一项所述的方法。
  11. 一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行如权利要求1～4任一项所述的方法。
  12. 一种包含指令的计算机程序产品，其特征在于，当所述计算机程序产品在计算机上运行时，使得计算机执行如权利要求1～4任一项所述的方法。
PCT/CN2018/071276 2017-01-05 2018-01-04 一种编码方法及装置 WO2018127069A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP18736480.7A EP3547579B1 (en) 2017-01-05 2018-01-04 Coding method and device
US16/459,008 US11133828B2 (en) 2017-01-05 2019-07-01 Coding method and apparatus

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN201710008407.2 2017-01-05
CN201710008407 2017-01-05
CN201710064623.9A CN108282259B (zh) 2017-01-05 2017-02-04 一种编码方法及装置
CN201710064623.9 2017-02-04

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/459,008 Continuation US11133828B2 (en) 2017-01-05 2019-07-01 Coding method and apparatus

Publications (1)

Publication Number Publication Date
WO2018127069A1 true WO2018127069A1 (zh) 2018-07-12

Family

ID=62789232

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2018/071276 WO2018127069A1 (zh) 2017-01-05 2018-01-04 一种编码方法及装置

Country Status (1)

Country Link
WO (1) WO2018127069A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200085596A (ko) * 2019-01-07 2020-07-15 삼성전자주식회사 극 부호를 이용한 신호 송수신 방법 및 그에 따른 장치
CN112235075A (zh) * 2020-09-16 2021-01-15 西安空间无线电技术研究所 一种用于卫星通信信道的polar编码方法及装置
CN112804312A (zh) * 2020-12-31 2021-05-14 上海掌门科技有限公司 文件上传方法、设备以及计算机可读介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103780329A (zh) * 2012-10-17 2014-05-07 华为技术有限公司 一种编译码的方法、装置及系统
CN104219019A (zh) * 2013-05-31 2014-12-17 华为技术有限公司 编码方法及编码设备
CN105680883A (zh) * 2015-12-23 2016-06-15 华中科技大学 一种极化码和多比特偶校验码级联的纠错编码方法
CN105933010A (zh) * 2016-04-15 2016-09-07 华南理工大学 一种基于分段校验辅助的低复杂度极化码译码scl算法
WO2016168962A1 (zh) * 2015-04-20 2016-10-27 华为技术有限公司 极化码的译码方法和译码装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103780329A (zh) * 2012-10-17 2014-05-07 华为技术有限公司 一种编译码的方法、装置及系统
CN104219019A (zh) * 2013-05-31 2014-12-17 华为技术有限公司 编码方法及编码设备
WO2016168962A1 (zh) * 2015-04-20 2016-10-27 华为技术有限公司 极化码的译码方法和译码装置
CN105680883A (zh) * 2015-12-23 2016-06-15 华中科技大学 一种极化码和多比特偶校验码级联的纠错编码方法
CN105933010A (zh) * 2016-04-15 2016-09-07 华南理工大学 一种基于分段校验辅助的低复杂度极化码译码scl算法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
HUAWEI: "Design Aspects of Polar and LDPC codes for NR", 3GPP TSG RAN WG1 MEETING #87, RL-1613300, 18 November 2016 (2016-11-18), Reno, USA, XP051191169, Retrieved from the Internet <URL:http://www.3gpp.org/ftp/tsg_ran/WG1_RL1/TSGR1_87/Docs/> *
See also references of EP3547579A4 *
SYBIS, MICHAL ET AL.: "Channel coding for ultra-reliable low-latency communication in 5G systems", 2016 IEEE 84TH VEHICULAR TECHNOLOGY CONFERENCE (VTC-FALL), 18 September 2016 (2016-09-18), pages 1 - 5, XP033078809 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200085596A (ko) * 2019-01-07 2020-07-15 삼성전자주식회사 극 부호를 이용한 신호 송수신 방법 및 그에 따른 장치
KR102656609B1 (ko) 2019-01-07 2024-04-12 삼성전자주식회사 극 부호를 이용한 신호 송수신 방법 및 그에 따른 장치
CN112235075A (zh) * 2020-09-16 2021-01-15 西安空间无线电技术研究所 一种用于卫星通信信道的polar编码方法及装置
CN112804312A (zh) * 2020-12-31 2021-05-14 上海掌门科技有限公司 文件上传方法、设备以及计算机可读介质
CN112804312B (zh) * 2020-12-31 2023-06-30 上海掌门科技有限公司 文件上传方法、设备以及计算机可读介质

Similar Documents

Publication Publication Date Title
US12301350B2 (en) Method for encoding information in communication network
CN108282259B (zh) 一种编码方法及装置
US11432186B2 (en) Method and device for transmitting data with rate matching
US10924210B2 (en) Method, apparatus, and device for determining polar code encoding and decoding
US11558068B2 (en) Method and apparatus for encoding polar code concatenated with CRC code
WO2018233414A1 (zh) 极化码编码的方法和装置
CN108631916B (zh) 极化Polar码的速率匹配方法和装置、通信装置
US12166553B2 (en) Channel state information encoding method and apparatus, storage medium and processor
CN111669187B (zh) 译码方法及装置、设备、存储介质
WO2020098461A1 (zh) Polar码编码方法及装置
US20230113448A1 (en) Polar code rate matching method and apparatus
WO2018166455A1 (zh) 编码方法、编码装置和通信装置
US12273197B2 (en) Method for determining auxiliary bit of polar code and apparatus
WO2018127069A1 (zh) 一种编码方法及装置
WO2020088256A1 (zh) 译码方法及装置
CN111490798B (zh) 译码的方法和译码装置
WO2018210216A1 (zh) 传输数据的方法、芯片、收发机和计算机可读存储介质
CN108811091B (zh) 时间序号的指示方法、相关设备及系统
JP2024546492A (ja) レートマッチング方法およびレートマッチング装置
CN117155411A (zh) 一种编码、译码方法及装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18736480

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018736480

Country of ref document: EP

Effective date: 20190627

NENP Non-entry into the national phase

Ref country code: DE

点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载