+

WO2018124004A1 - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
WO2018124004A1
WO2018124004A1 PCT/JP2017/046514 JP2017046514W WO2018124004A1 WO 2018124004 A1 WO2018124004 A1 WO 2018124004A1 JP 2017046514 W JP2017046514 W JP 2017046514W WO 2018124004 A1 WO2018124004 A1 WO 2018124004A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
circuit board
connection
electronic device
connection portion
Prior art date
Application number
PCT/JP2017/046514
Other languages
English (en)
French (fr)
Inventor
馬場　貴博
邦明 用水
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN201790001441.0U priority Critical patent/CN210745655U/zh
Publication of WO2018124004A1 publication Critical patent/WO2018124004A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Definitions

  • the present invention relates to an electronic device, and more particularly, to an electronic device including a circuit board and a plurality of elements mounted on the circuit board.
  • Patent Document 1 a plurality of electrodes exposed at the end of a flat cable are joined to a plurality of electrodes formed on a circuit board, thereby connecting the first element to a circuit formed on the circuit board.
  • An electronic device is disclosed.
  • a small electronic device can be realized as compared with a case where a cable is connected to a circuit formed on a circuit board using a connector (receptacle) or the like.
  • a connector (receptacle) or the like since a connector (receptacle) or the like is not necessary, the number of parts can be reduced.
  • the above flat cable can be surface-mounted on a circuit board by the same method (process) as a general chip component.
  • process processing during transportation tends to be difficult, and the posture stability on the circuit board tends to be reduced. Become.
  • an object of the present invention is to provide an electronic device in which the occupation area on a circuit board is reduced without reducing the mountability to the circuit board in a configuration in which a plurality of elongated elements are mounted on the circuit board. Is to provide.
  • the electronic device of the present invention is configured as follows.
  • An electronic apparatus of the present invention includes a circuit board, a first element and a second element that are surface-mounted on the surface of the circuit board, and a third element that is mounted on the first element and the second element. .
  • the planar shape of the first element and the second element is smaller than that of the circuit board.
  • the first element is A first surface and a second surface parallel to the surface of the circuit board and facing each other; A plurality of side surfaces connecting the first surface and the second surface; A first end and a second end in a direction along the surface of the circuit board; A first connection portion electrode formed on the first surface of the first end; A second connection electrode formed on the first surface of the second end; Have
  • the second element is A third surface and a fourth surface parallel to the surface of the circuit board and facing each other; A third end and a fourth end in a direction along the surface of the circuit board; A third connection electrode formed on the third surface of the third end; A fourth connection portion electrode formed on the fourth surface of the fourth end; Have
  • connection part electrode and the third connection part electrode are connected to the circuit board through a conductive bonding material, respectively.
  • the third element is The fifth side, A fifth connection electrode and a sixth connection electrode formed on the fifth surface;
  • connection portion electrode and the fifth connection portion electrode are connected via a conductive bonding material
  • fourth connection portion electrode and the sixth connection portion electrode are connected via a conductive bonding material. Is done.
  • the circuit board does not require a conductor pattern for connecting the first element and the second element, and the area occupied by the second connection portion and the fourth connection portion on the circuit board is minimized. It will be a thing.
  • the first element, the second element, and the third element include a high-frequency signal line and a ground conductor.
  • Each of the transmission lines has a transmission line, and the transmission line of the first element is connected by the connection between the second connection part electrode and the fifth connection part electrode and the connection between the fourth connection part electrode and the sixth connection part electrode.
  • the transmission line of the second element are connected via the transmission line of the third element.
  • first end portion and the second end portion are wider than regions other than the first end portion and the second end portion.
  • the circuit board has a dielectric part and a conductor part, and the first element and the second element have a dielectric part and a conductor part, respectively, and the dielectric part of the first element
  • the dielectric loss is lower than the dielectric loss of the dielectric portion of the circuit board
  • the dielectric loss of the dielectric portion of the second element is lower than the dielectric loss of the dielectric portion of the circuit board.
  • the third element has a dielectric part and a conductor part, and the dielectric loss of the dielectric part of the third element is lower than the dielectric loss of the dielectric part of the circuit board. preferable. As a result, the circuit loss of the third element can be reduced while using a circuit board having a large dielectric loss.
  • the first element, the second element, and the third element include a multilayer substrate in which a plurality of resin base materials including a resin base material on which a conductor pattern is formed are laminated.
  • the mounting area on a circuit board can be reduced.
  • flexibility can be given and the 1st element, 2nd element, and 3rd element can be arrange
  • the resin base material of the first element, the second element, and the third element is the same. Thereby, the linear expansion coefficients and elastic moduli of the first element, the second element, and the third element are aligned, and the mountability is improved. Along with this, the bonding strength between the elements increases.
  • a part or all of the second end portion is thinner than a portion connected to the second end portion. Thereby, the height of the portion where the first element and the third element overlap can be reduced.
  • the formation part of the fifth connection part electrode has a recess including an inner side surface along a plurality of the side surfaces of the formation part of the second connection part electrode.
  • the said recessed part is a shape part which the formation part of a said 2nd connection part electrode fits into the said recessed part. Thereby, the positional accuracy of the first element and the third element in the planar direction is easily increased.
  • a region other than the second connection portion electrode of the first element is bonded to the third element with a non-conductive bonding material. This increases the bonding strength between the first element and the third element.
  • the first element includes a dummy electrode formed on the first surface of the second end portion, the circuit board includes a substrate-side dummy electrode facing the dummy electrode, and the substrate-side dummy It is preferable that the dummy electrode is connected to an electrode. Thereby, the mountability of the 1st element with respect to a circuit board improves. In addition, the mountability of the third element with respect to the first element is improved.
  • the device may further include an element mounted on the circuit board, and the third element may be disposed at a position straddling the element.
  • an electronic device having a reduced occupied area on the circuit board can be obtained without reducing mountability on the circuit board. It is done.
  • FIG. 1 is an exploded perspective view of a main part of an electronic apparatus 101 according to the first embodiment.
  • FIG. 2 is an exploded perspective view of the main part of the electronic apparatus 101 according to the first embodiment.
  • FIG. 3 is a perspective view of the main part of the electronic device 101.
  • 4A is a longitudinal sectional view of the XX portion in FIG. 3, and
  • FIG. 4B is a longitudinal sectional view of the YY portion in FIG.
  • FIG. 5 is a perspective view of the first element 1.
  • FIG. 6 is an exploded perspective view of the first element 1.
  • FIG. 7 is a perspective view of the third element 3 as viewed from obliquely below.
  • FIG. 8 is an exploded perspective view of the third element 3.
  • FIG. 10 is a perspective view of the first element 1 according to the third embodiment.
  • FIG. 11 is an exploded perspective view of the first element 1 according to the third embodiment.
  • FIG. 12 is a perspective view of the third element according to the third embodiment as viewed from obliquely below.
  • FIG. 13 is an exploded perspective view of the third element 3 according to the third embodiment.
  • FIG. 14 is an exploded perspective view of the main part of the electronic apparatus 103 according to the third embodiment.
  • FIG. 15 is a perspective view of a main part of an electronic device 103 according to the third embodiment.
  • FIG. 16 is a cross-sectional view of a main part of an electronic device 104 according to the fourth embodiment.
  • FIG. 17 is a plan view of the main part of an electronic apparatus 105A according to the fifth embodiment.
  • FIG. 18 is a plan view of the main part of another electronic apparatus 105B according to the fifth embodiment.
  • FIG. 19 is a plan view of a main part of an electronic device 106 according to the sixth embodiment.
  • FIG. 20 is a plan view showing a main part of an electronic device 101P of a comparative example.
  • FIG. 3 is a perspective view of the main part of the electronic device 101.
  • the electronic device 101 includes a circuit board 5, a first element 1 and a second element 2 that are surface-mounted on the circuit board 5, and a third element 3 that is mounted on the first element 1 and the second element 2. .
  • the first element 1 and the second element 2 are smaller in planar size than the circuit board 5.
  • the first element 1 has a first surface (lower surface in FIG. 1) S1, a second surface (upper surface in FIG. 1) S2, a main body B1, a first end, a second end E2, and a first surface of the first end.
  • the first connection portion having the first connection portion electrode formed on S1 and the second connection portion T2 having the second connection portion electrode formed on the second surface S2 of the second end E2.
  • the first connection portion of the first element 1 is connected to the circuit board 5 via a conductive bonding material.
  • the structure of the first end of the first element 1 will be described later.
  • the second element 2 includes a third surface (lower surface in FIG. 1) S3, a fourth surface (upper surface in FIG. 1) S4, a main body B2, a third end, a fourth end E4, and a third surface of the third end.
  • the third connection portion of the second element 2 is connected to the circuit board 5 through a conductive bonding material.
  • the structure of the third end of the second element will be described later.
  • the first element 1 and the second element 2 are surface-mounted on the circuit board 5.
  • other necessary elements 4 are surface-mounted on the circuit board 5.
  • the third element 3 has a fifth connection portion and a sixth connection portion on the same surface (the lower surface in FIG. 2).
  • the second connection portion T2 of the first element 1 and the fifth connection portion of the third element Are connected to the second surface S2 (see FIG. 1) of the first element 1 via a conductive bonding material.
  • the fourth connection portion T4 of the second element 2 and the sixth connection portion of the third element 3 are connected via the conductive bonding material on the fourth surface S4 of the second element 2 (see FIG. 1). .
  • FIG. 4A is a longitudinal sectional view of the XX portion in FIG. 3, and FIG. 4B is a longitudinal sectional view of the YY portion in FIG.
  • the first surface S1 of the first end E1 of the first element 1 has a first connection portion T1 on which a first connection portion electrode P1 is formed.
  • a substrate-side connection electrode P7 is formed on the circuit board 5, and the first connection electrode P1 of the first element is connected to the substrate-side connection electrode P7 via a conductive bonding material SB such as solder.
  • a plurality of openings for partially exposing the ground conductor G11 are formed in the first surface S1 of the first element 1, and the ground conductor G11 is formed on the circuit board 5 through these openings. Connected to the electrode.
  • a region other than the connection part of the first connection part electrode P ⁇ b> 1 of the first element 1 and the connection part of the ground conductor G ⁇ b> 11 is non-conductive bonded to the circuit board 5. It joins with the underfill 6 which is a material.
  • the fifth connection portion electrode P5 is formed on the lower surface of the third element 3, and the fifth connection portion electrode P5 of the third element is made of a conductive material such as solder. It is connected to the second connection portion electrode P2 of the first element 1 through the bonding material SB.
  • the second element 2 includes a signal line SL and ground conductors G31 and G33, and the third connection portion electrode P3 is formed on the third surface S3 of the third end E3. It has the 3rd connection part T3 formed.
  • a substrate-side connection electrode P8 is formed on the circuit board 5, and the third connection electrode P3 of the second element is connected to the substrate-side connection electrode P8 via a conductive bonding material SB such as solder.
  • a plurality of openings for partially exposing the ground conductor G31 are formed in the third surface S3 of the second element 2, and the ground conductor G31 is connected to the electrodes on the circuit board 5 through these openings. .
  • the fifth connection portion electrode P ⁇ b> 5 and the sixth connection portion electrode P ⁇ b> 6 are formed on the lower surface of the third element 3, and the sixth connection portion of the third element 3.
  • the electrode P6 is connected to the fourth connection portion electrode P4 of the second element 2 through a conductive bonding material SB such as solder.
  • the fifth connection portion electrode P5 of the third element 3 is connected to the second connection portion electrode P2 of the first element 1 through a conductive bonding material SB such as solder.
  • a region other than the second connection electrode P2 of the first element 1 may be bonded to the third element 3 with a non-conductive bonding material (underfill).
  • a region other than the fourth connection portion electrode P4 of the second element 2 may be bonded to the third element 3 with a non-conductive bonding material (underfill). This increases the bonding strength between the third element 3, the first element 1, and the second element 2.
  • FIG. 5 is a perspective view of the first element 1
  • FIG. 6 is an exploded perspective view of the first element 1.
  • both the 1st end part E1 and the 2nd end part E2 are wider than main-body part B1 which is an area
  • the first element 1 includes insulating base materials 11, 12, and 13.
  • a ground conductor G11 and a first connection part electrode P1s are formed on the lower surface of the insulating base material 11.
  • the first connection portion electrode P1s is one of the first connection portion electrodes P1 shown in FIG.
  • a ground conductor G12 and a signal line SL are formed on the upper surface of the insulating base 12.
  • a ground conductor G13 and a second connection portion electrode P2s are formed on the upper surface of the insulating base 13.
  • the second connection portion electrode P2s is one of the second connection portion electrodes P2 shown in FIG.
  • Resist films R11 and R13 are coated on the surface of the multilayer substrate made of the insulating base materials 11, 12, and 13.
  • a plurality of openings OP are formed to expose a part of the first connection portion electrode P1s and the ground conductor G11.
  • the resist film R13 is formed with a plurality of openings OP that exposes a part of the second connection portion electrode P2s and the ground conductor G13.
  • the insulating bases 11, 12, and 13 are sheets of thermoplastic resin such as liquid crystal polymer (LCP).
  • the ground conductors G11, G12, G13, the signal line SL, the first connection part electrode P1s, and the second connection part electrode P2s are obtained by patterning Cu foil attached to an insulating base material by photolithography or the like.
  • a multilayer substrate is configured by laminating and heat-pressing the insulating bases 11, 12, and 13 on which these conductor patterns are formed.
  • the resist films R11 and R13 are, for example, an epoxy resin.
  • the resist films R11 and R13 are formed by printing on this multilayer substrate. These processes are processed in a collective substrate state, and finally cut into individual pieces (individual first elements).
  • the circuit board 5 is also a multilayer board having a conductor pattern therein, but the dielectric part (insulator material) is dispersed with a filler for adjusting the linear expansion coefficient. Therefore, the dielectric loss of the dielectric part of the circuit board 5 is higher than the dielectric loss of the dielectric part (insulating base material) of the first element 1 and the second element 2. In other words, the dielectric loss of the dielectric part (insulating base material) of the first element 1 and the second element 2 is lower than the dielectric loss of the dielectric part of the circuit board 5.
  • the first element 1 is a transmission line having a stripline structure having a connection portion at the first end and the second end, and is mounted on the circuit board 5.
  • Used as The basic configuration of the second element 2 is the same as that of the first element 1 and is a stripline-structured transmission line having connection portions at the third end and the fourth end, and is mounted on the circuit board 5. Used as a cable.
  • FIG. 7 is a perspective view of the third element 3 as viewed from obliquely below
  • FIG. 8 is an exploded perspective view of the third element 3.
  • the third element 3 has a fifth connection portion T5 and a sixth connection portion T6 formed on the same surface.
  • the third element 3 includes insulating base materials 31, 32, and 33.
  • a ground conductor G31, a fifth connection electrode P5s, and a sixth connection electrode P6s are formed on the lower surface of the insulating base 31.
  • the fifth connection portion electrode P5s is one of the fifth connection portion electrodes P5 shown in FIGS.
  • the sixth connection electrode P6s is one of the sixth connection electrodes P6 shown in FIG.
  • a ground conductor G32 and a signal line SL are formed on the lower surface of the insulating base 32.
  • a ground conductor G ⁇ b> 33 is formed on the lower surface of the insulating base material 33.
  • a resist film R31 is coated on one surface of the multilayer substrate made of the insulating base materials 31, 32, and 33.
  • the resist film R31 is formed with a plurality of openings OP exposing a part of the fifth connection part electrode P5s, the sixth connection part electrode P6s, and the ground conductor G31.
  • the third element 3 is a transmission line having a stripline structure having two connection portions T5 and T6, and the transmission line of the first element and the transmission line of the second element It is used as a cable that relays
  • the third element 3 is also manufactured by the same material and the same manufacturing method as the first element 1 and the second element 2.
  • the electronic device 101 shown in FIG. 3 is configured by mounting the first element 1 and the second element 2 described above on the circuit board 5 and then mounting the third element on the first element and the second element. Is done.
  • FIG. 20 is a plan view showing a main part of an electronic device 101P of a comparative example.
  • the electronic device 101P of the comparative example includes a first element 1P, a second element 2P, and a circuit board 5P.
  • the first element 1P and the second element 2P are connected by a plurality of electrode connection patterns formed on the circuit board 5P.
  • the electrode connection pattern is formed so as to bypass other conductor patterns, the occupied area OA necessary for the connection between the first element 1P and the second element 2P is large.
  • a conductive pattern for connecting the first element 1 and the second element 2 is not required on the circuit board 5, and the second connection portion T2 and the fourth connection portion T4 on the circuit board 5 are not required. Occupied area is minimized.
  • An electronic device including a transmission line on the circuit board 5 can be configured without forming a special conductor pattern for relaying the transmission line on the circuit board 5.
  • the circuit board 5 Since the first end E1 and the second end E2 of the first element 1 are wider than other regions, the circuit board 5 can be formed without unnecessarily increasing the mounting area on the circuit board 5. The posture stability (independence) of the first element 1 is increased, and surface mounting becomes easy. The same applies to the second element.
  • the circuit board 5 Since the first element 1, the second element 2 and the third element 3 are constituted by a multilayer substrate in which a plurality of resin base materials including a resin base material on which a conductor pattern is formed are laminated, the circuit board 5 The mounting area can be reduced, and flexibility can be imparted, so that the first element 1, the second element 2 and the third element 3 can be arranged at different heights and angles.
  • the ground conductor G33 is formed above the third element 3, and the second connection portion T2 of the first element 1, the fourth connection portion T4 of the second element 2, and the signal line SL of the third element are grounded. Since it is the structure covered with the conductor G33, the unnecessary radiation from the connection part of the 1st element 1 and the 2nd element 2 is suppressed.
  • the third element 3 is also composed of a multilayer substrate, and is composed of the same base material as the first element 1 and the second element 2, so that the linear expansion coefficient can be matched with that of the first element 1 and the second element 2. It is possible to prevent connection failure.
  • Second Embodiment an electronic device in which the structure of the mounting portion of the third element 3 is different from that of the first embodiment will be described.
  • FIG. 9A and 9B are longitudinal sectional views of electronic devices.
  • 9A is a longitudinal sectional view of the XX portion in FIG. 3 shown in the first embodiment
  • FIG. 9B is a longitudinal sectional view of the YY portion in FIG.
  • the dummy electrode Pd1 is formed on the lower surface of the second end portion (see E2 in FIG. 2) of the first element 1. (Some of the dummy electrodes Pd1 are also part of the ground conductor G11.) Similarly, a dummy electrode Pd2 is formed on the lower surface of the fourth end portion (see E4 in FIG. 2) of the second element 2. (In this example, the dummy electrode Pd2 is also a part of the ground conductor G31.) A substrate-side dummy electrode Pd5 is formed on the upper surface of the circuit board 5 at a position facing the dummy electrodes Pd1 and Pd2. Pd1 and Pd2 are connected to the substrate-side dummy electrode Pd5 through a conductive bonding material such as solder.
  • connection portion electrodes exposed on the lower surfaces of both end portions of the long first element 1 and the second element 2 are connected to the connection portion electrodes on the circuit board 5, the first element 1 and the first element 1
  • the mountability of the two elements 2 is high.
  • the dummy electrode Pd1 of the first element 1 is formed at a position (on the back surface) opposite to the formation position of the second connection part electrode P2 of the first element 1 on the lower surface of the first element.
  • the dummy electrode Pd2 of the second element 2 is formed at a position (on the back surface) opposite to the formation position of the fourth connection portion electrode P4 of the second element 2 on the lower surface of the second element. Therefore, the second connection portion electrode P2 of the first element 1 and the fourth connection portion electrode P4 of the second element 2 due to the presence of the dummy electrodes Pd1, Pd2, the substrate side dummy electrode Pd5 and the conductive bonding material therebetween. High rigidity in the vicinity. Accordingly, the mountability when the third element 3 is mounted on the first element 1 and the second element 2 is also high.
  • FIG. 10 is a perspective view of the first element 1 according to the third embodiment
  • FIG. 11 is an exploded perspective view of the first element 1.
  • a part of the second end E2 is thinner than the main body B1 connected to the second end E2.
  • a step portion is formed at the second end E ⁇ b> 2 of the first element 1.
  • the first element 1 includes insulating base materials 11, 12, and 13.
  • a ground conductor G11 and a first connection part electrode P1s are formed on the lower surface of the insulating base material 11.
  • the first connection portion electrode P1s is one of the first connection portion electrodes P1 shown in FIG.
  • a ground conductor G12, a second connection portion electrode P2s, and a signal line SL are formed on the upper surface of the insulating base 12.
  • the second connection portion electrode P2s is one of the second connection portion electrodes P2 shown in FIG.
  • a ground conductor G13 is formed on the upper surface of the insulating base 13.
  • Resist films R11 and R13 are coated on the surface of the multilayer substrate made of the insulating base materials 11, 12, and 13. In the resist film R11, a plurality of openings OP are formed to expose a part of the first connection portion electrode P1s and the ground conductor G11.
  • FIG. 12 is a perspective view of the third element according to the present embodiment as viewed from obliquely below, and FIG. 13 is an exploded perspective view of the third element 3.
  • the third element 3 has a fifth connection portion T5 and a sixth connection portion T6 formed on the same surface.
  • the third element 3 includes insulating base materials 31, 32, and 33.
  • a ground conductor G31 is formed on the lower surface of the insulating base 31.
  • a ground conductor G ⁇ b> 33 is formed on the lower surface of the insulating base material 33.
  • the signal line SL, the fifth connection portion electrode P5s, the sixth connection portion electrode P6s, and electrodes that are electrically connected to the ground conductors G31 and G33 via the interlayer connection conductor are formed on the lower surface of the insulating base material 32.
  • the fifth connection portion electrode P5s is one of the fifth connection portion electrodes P5 shown in FIGS.
  • the sixth connection electrode P6s is one of the sixth connection electrodes P6 shown in FIG.
  • the positions of the insulating base material 31 corresponding to the fifth connection portion T5 and the sixth connection portion T6 include three inner surfaces, and are concave portions that are recessed in both the thickness direction and the surface direction.
  • the three inner side surfaces forming the recesses of the fifth connection portion T5 are along the side surfaces in the plurality of directions (X-axis direction and Y-axis direction shown in FIG. 10) of the second connection portion T2 of the first element 1.
  • the three inner side surfaces that form the recesses of the sixth connection portion T6 are along the side surfaces in the plurality of directions of the fourth connection portion T4 of the second element 2.
  • FIG. 14 is an exploded perspective view of the main part of the electronic device 103 according to the present embodiment.
  • FIG. 15 is a perspective view of the main part of the electronic device 103.
  • the electronic device 103 includes a circuit board 5, a first element 1 and a second element 2 that are surface-mounted on the circuit board 5, and a third element 3 that is mounted on the first element 1 and the second element 2. .
  • the first element 1 and the second element 2 are smaller in planar size than the circuit board 5.
  • the recess of the fifth connection portion T5 of the third element 3 corresponds to the second connection portion T2 of the first element 1, and the recess of the sixth connection portion T6 of the third element 3 is the fourth connection portion T4 of the second element 2.
  • the lower surface of the third element 3 is in contact with or close to the upper surface of the circuit board 5, and the first element and the third element on the circuit board 5 overlap.
  • the height of the part is reduced.
  • the fifth connection portion T5 of the third element 3 has the recess including the inner side surface along the side surfaces in the plurality of directions of the second connection portion T2 of the first element 1, The height of the portion where the element 1 and the third element 3 overlap can be reduced, and the positional accuracy of the first element 1 and the third element 3 in the planar direction is increased.
  • the fifth connection portion T5 of the third element 3 is shaped to fit into the second connection portion T2 of the first element 1, the plane between the first element 1 and the third element 3 is determined. The positional accuracy of the direction is easily increased.
  • the relationship described above is the same in the relationship between the sixth connection portion T6 of the third element 3 and the fourth connection portion T4 of the second element 2.
  • FIG. 16 is a cross-sectional view of a main part of the electronic device 104 according to the fourth embodiment.
  • the first element 1 and the second element 2 are mounted on the circuit board 5, and the third element 3 is mounted on the first element 1 and the second element 2.
  • the third element 3 is arranged at a position straddling another element 4 mounted on the circuit board 5.
  • the third element 3 is disposed in a space along the circuit board 5 on the circuit board 5, the third element 3 is affected by other elements 4 mounted on the circuit board 5. Can be placed without. Accordingly, the end of the first element 1 and the end of the second element 2 can be arranged in the vicinity of the other elements 4, and the circuit board 5 of the first element 1, the second element 2, and the third element 3. Increases the degree of freedom of placement above.
  • FIG. 17 is a plan view of the main part of the electronic apparatus 105A according to the fifth embodiment.
  • the first element 1 and the two second elements 2A and 2B are mounted on the circuit board 5, respectively, and the third element 3 is mounted on the first element 1 and the second elements 2A and 2B. It is installed.
  • the first element 1 has two signal lines SL11 and SL12, and has connection portions at the first end E1 and the second end E2, respectively. Other configurations of the first element 1 are the same as those of the first element 1 shown in the first embodiment.
  • the second element 2A has a signal line SL21, and has connection portions at the third end E3 and the fourth end E4, respectively.
  • the second element 2B has a signal line SL22, and has connection portions at the third end E3 and the fourth end E4, respectively.
  • Other configurations of the second elements 2A and 2B are the same as those of the second element 2 shown in the first embodiment.
  • the third element 3 has signal lines SL31 and SL32, and their connecting portions are exposed on the lower surface.
  • the signal line SL31 connects the signal line SL11 of the first element 1 and the signal line SL21 of the second element 2A
  • the signal line SL32 connects the signal line SL12 of the first element 1 and the signal line SL22 of the second element 2B. To do.
  • two transmission lines including the signal lines SL11 and SL12 of the first element 1 a transmission line including the signal line SL21 of the second element 2A, and a transmission line including the signal line SL22 of the second element 2B.
  • a branch circuit is configured.
  • FIG. 18 is a plan view of the main part of another electronic device 105B according to the fifth embodiment.
  • the first element 1 and the two second elements 2A and 2B are mounted on the circuit board 5, respectively, and the third element 3 is mounted on the first element 1 and the second elements 2A and 2B. It is installed.
  • the first element 1 has a signal line SL1, and has connection portions at the first end E1 and the second end E2, respectively. Other configurations of the first element 1 are the same as those of the first element 1 shown in the first embodiment.
  • the second element 2A has a signal line SL21, and has connection portions at the third end E3 and the fourth end E4, respectively.
  • a high-pass filter HPF is provided on the transmission line of the second element 2A.
  • the second element 2B has a signal line SL22, and has connection portions at the third end E3 and the fourth end E4, respectively.
  • a low-pass filter LPF is provided on the transmission line of the second element 2B.
  • Other configurations of the second elements 2A and 2B are the same as those of the second element 2 shown in the first embodiment.
  • a circuit is constructed.
  • first elements there may be a plurality of first elements, and there may be three or more second elements. In this way, the third element can connect three or more elements.
  • FIG. 19 is a plan view of the main part of the electronic device 106 according to the sixth embodiment.
  • the first element 1 and the two second elements 2A and 2B are mounted on the circuit board 5, respectively, and the third element 3 is mounted on the first element 1 and the second elements 2A and 2B. It is installed.
  • the first element 1 has a signal line SL1, and has connection portions at the first end E1 and the second end E2, respectively. Other configurations of the first element 1 are the same as those of the first element 1 shown in the first embodiment.
  • the second element 2A has a signal line SL21, and has connection portions at the third end E3 and the fourth end E4, respectively.
  • the second element 2B has a signal line SL22, and has connection portions at the third end E3 and the fourth end E4, respectively.
  • Other configurations of the second elements 2A and 2B are the same as those of the second element 2 shown in the first embodiment.
  • the third element 3 has signal lines SL31 and SL32, and their connecting portions are exposed on the lower surface.
  • the signal line SL31 connects the signal line SL1 of the first element 1 and the signal line SL21 of the second element 2A
  • the signal line SL32 connects the signal line SL1 of the first element 1 and the signal line SL22 of the second element 2B.
  • a high-pass filter HPF is provided on the transmission line including the signal line SL31.
  • a low-pass filter LPF is provided on the transmission line including the signal line SL32.
  • a multiplexing / demultiplexing circuit including a transmission line including the signal line SL1 of the first element, a transmission line including the signal line SL21 of the second element 2A, and a transmission line including the signal line SL22 of the second element 2B.
  • a circuit other than the transmission line may be configured in the third element 3.
  • the dielectric portions (insulating base materials) of the first element 1, the second element 2, and the third element 3 are not limited to thermoplastic resins, and may be thermosetting resins.
  • first end E1 and the second end E2 of the first element 1 do not necessarily have to be wider than the main body B1.
  • the main body B1 of the first element 1 is not limited to a linear shape, and the bent portion may have a curved portion. The same applies to the second element 2.
  • the third element 3 is not limited to a rectangular parallelepiped plate shape, and the planar shape may be an L shape, a U shape, a crank shape, or the like.
  • a circuit component may be mounted on or inside the first element 1, the second element 2, and the third element 3.
  • the first element 1 and the second element 2 are not limited to elements used as transmission lines. Any elongated element mounted on a circuit board can be applied to the present invention.
  • Second surface S3 ... third Surface S4 ... Fourth surface SB Conductive bonding material SL1, SL11, SL12, SL21, SL22, SL31, SL32 ... Signal line T1 ... First connection portion T2 ... Second connection portion T3 ... Third connection portion T4 ... Fourth Sequential part T5 ... fifth connection part T6 ... sixth connection part 1 ... first element 2 ... second element 2A, 2B ... second element 3 ... third element 4 ... other element 5 ... circuit board 6 ... underfill 11 , 12, 13 ... insulating base materials 31, 32, 33 ... insulating base materials 101, 103, 104, 105A, 105B, 106 ... electronic equipment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

電子機器（１０１）は、回路基板（５）、回路基板（５）に表面実装される第１素子（１）、第２素子（２）、および第１素子（１）と第２素子（２）に跨がって搭載される第３素子（３）を備える。第１素子（１）の第１接続部は導電性接合材を介して回路基板（５）に接続され、第２素子（２）の第３接続部電極は導電性接合材を介して回路基板（５）に接続される。第３素子（３）は同一面に形成された第５接続部および第６接続部を有し、第１素子（１）の第２接続部（Ｔ２）と第３素子の第５接続部とが導電性接合材を介して接続され、第２素子（２）の第４接続部（Ｔ４）と第３素子（３）の第６接続部とが導電性接合材を介して接続される。

Description

電子機器
　本発明は、電子機器に関し、特に回路基板と、この回路基板に実装される複数の素子とを備える電子機器に関する。
　近年、移動体通信端末をはじめとする高周波電子機器の高機能化や小型化に伴って、端末筐体内に同軸ケーブルを収納するためのスペースを十分に確保できない場合がある。そこで、薄い基材シートを積層化して形成される伝送線路を備えたフラットケーブルが利用されることがある。
　特許文献１には、フラットケーブルの端部に露出する複数の電極を、回路基板に形成された複数の電極に接合することによって、回路基板に形成される回路に第１素子を接続する構成の電子機器が開示されている。
国際公開第２０１６／０８８５９２号
　特許文献１に示されている電子機器においては、コネクタ（レセプタクル）等を用いて、回路基板に形成された回路にケーブルを接続する場合と比べて、小型の電子機器を実現できる。また、上記構成では、コネクタ（レセプタクル）等が不要であるため、部品点数が削減できる。
　上記フラットケーブルは一般的なチップ部品と同様の方法（工程）で回路基板に表面実装できる。但し、長尺になると、搬送時のハンドリングが困難になったり、回路基板上での姿勢安定性が低下したりする傾向があるので、これらの点で、長さに或る制限を受けることになる。
　回路基板に比較的短い複数のフラットケーブルを実装し、回路基板上の導体パターンで中継する、という構造を採ることも考えられるが、そのような構造では、以下に示す（ａ）（ｂ）のような問題が生じるため、結果的に、フラットケーブルとフラットケーブルとの接続に必要な回路基板上の占有面積が大きくなってしまう虞がある。
（ａ）フラットケーブルの端部に多数の電極が集中して配置される場合、そのフラットケーブルの端部の面積が大きくなるだけでなく、このフラットケーブルの端部に対向する回路基板上に他の導体パターンを形成できない。
（ｂ）フラットケーブルの端部に露出する多数の電極の配置によっては、電極同士を接続する複数の導体パターンを回路基板上で最短距離で引き回すことができない。そのため、複数の導体パターンの線路長が長くなり、回路基板の表面に、複数の導体パターンを引き回すための大きなスペースが必要となる。
　上述の問題はフラットケーブルに限らず、長尺状の素子が回路基板に実装された電子機器に生じる。
　そこで、本発明の目的は、複数の長尺状の素子が回路基板上に実装された構成において、回路基板への実装性を低下させることなく、回路基板上の占有面積を縮小化した電子機器を提供することにある。
（１）本発明の電子機器は次のように構成される。
　本発明の電子機器は、回路基板と、当該回路基板の表面に表面実装される第１素子および第２素子と、前記第１素子および前記第２素子に搭載される第３素子と、を備える。
　前記第１素子および前記第２素子は、前記回路基板に比べて平面形状が小さい。
　前記第１素子は、
　　前記回路基板の前記表面に平行で且つ互いに対向する第１面および第２面と、
　　前記第１面と前記第２面とを接続する複数の側面と、
　　前記回路基板の前記表面に沿った方向での第１端部および第２端部と、
　　前記第１端部の前記第１面に形成された第１接続部電極と、
　　前記第２端部の前記第１面に形成された第２接続部電極と、
　を有する。
　前記第２素子は、
　　前記回路基板の前記表面に平行で且つ互いに対向する第３面および第４面と、
　　前記回路基板の前記表面に沿った方向での第３端部および第４端部と、
　　前記第３端部の前記第３面に形成された第３接続部電極と、
　　前記第４端部の前記第４面に形成された第４接続部電極と、
　を有する。
　そして、前記第１接続部電極および前記第３接続部電極は導電性接合材を介してそれぞれ前記回路基板に接続される。
　また、前記第３素子は、
　　第５面と、
　　前記第５面に形成された、第５接続部電極および第６接続部電極と、
　を有する。
　そして、前記第２接続部電極と前記第５接続部電極とが導電性接合材を介して接続され、前記第４接続部電極と前記第６接続部電極とが導電性接合材を介して接続される。
　上記構成により、回路基板には、第１素子と第２素子とを接続するための導体パターンが不要であり、回路基板上での第２接続部および第４接続部の占有面積は最小限のものとなる。
（２）前記第１素子および前記第２素子を、回路基板上に設ける伝送線路として利用する場合、前記第１素子、前記第２素子および前記第３素子は、高周波信号線およびグランド導体を含む伝送線路をそれぞれ有し、前記第２接続部電極と前記第５接続部電極との接続、および前記第４接続部電極と前記第６接続部電極との接続によって、前記第１素子の伝送線路と前記第２素子の伝送線路とが前記第３素子の伝送線路を介して接続される。この構成により、回路基板上に伝送線路を中継するための特別な導体パターンを形成することなく、回路基板上に伝送線路を備える電子機器が構成できる。
（３）前記第１端部および前記第２端部は、前記第１端部および前記第２端部以外の領域より幅広であることが好ましい。これにより、回路基板上への実装面積を必要以上に大きくすることなく、回路基板上での第１素子の姿勢安定性が高まり、表面実装が容易となる。
（４）前記回路基板は誘電体部と導体部とを有し、前記第１素子および前記第２素子は、誘電体部と導体部とをそれぞれ有し、前記第１素子の誘電体部の誘電体損は前記回路基板の誘電体部の誘電体損よりも低く、前記第２素子の誘電体部の誘電体損は前記回路基板の誘電体部の誘電体損よりも低いことが好ましい。これにより、誘電体損の大きな回路基板を用いながらも、第１素子および第２素子の回路の低損失化が図れる。
（５）前記第３素子は誘電体部と導体部とを有し、前記第３素子の誘電体部の誘電体損は、前記回路基板の誘電体部の誘電体損よりも低い、ことが好ましい。これにより、誘電体損の大きな回路基板を用いながらも、第３素子の回路の低損失化が図れる。
（６）前記第１素子、前記第２素子および前記第３素子は、導体パターンが形成された樹脂基材を含む複数の樹脂基材が積層された多層基板で構成されることが好ましい。これにより、回路基板への実装面積を縮小化できる。また、可撓性をもたせることができ、そのことで、高さや角度の異なる箇所に第１素子、第２素子および第３素子を配置できる。
（７）前記第１素子、前記第２素子および前記第３素子の前記樹脂基材の素材は同一であることが好ましい。これにより、第１素子、第２素子および第３素子の線膨張係数や弾性率が揃って、実装性が高まる。また、これに伴い、各素子間の接合強度が高まる。
（８）前記第２端部の一部または全部は当該第２端部につながる箇所に比べて薄いことが好ましい。これにより、第１素子と第３素子とが重なる部分の高さを低くできる。
（９）前記第５接続部電極の形成部分は、前記第２接続部電極の形成部分の複数の前記側面に沿った内側面を含む凹部を有することが好ましい。これにより、第１素子と第３素子とが重なる部分の高さを低くでき、さらに、第１素子と第３素子との平面方向の位置精度が高まる。
（１０）前記凹部は、当該凹部に前記第２接続部電極の形成部分が嵌合するような形状部であることが好ましい。これにより、第１素子と第３素子との平面方向の位置精度は容易に高まる。
（１１）前記第１素子の前記第１接続部電極以外の領域は前記回路基板に対して非導電性接合材で接合されることが好ましい。これにより、回路基板上への第１素子の接合強度が高まる。
（１２）前記第１素子の前記第２接続部電極以外の領域は前記第３素子に対して非導電性接合材で接合されることが好ましい。これにより、第１素子と第３素子との接合強度が高まる。
（１３）前記第１素子は前記第２端部の前記第１面に形成されたダミー電極を有し、前記回路基板は前記ダミー電極と対向する基板側ダミー電極を有し、前記基板側ダミー電極に前記ダミー電極が接続されることが好ましい。これにより、回路基板に対する第１素子の実装性が高まる。また、第１素子に対する第３素子の実装性も高まる。
（１４）前記回路基板に実装された素子を更に備え、前記第３素子は、前記素子を跨ぐ位置に配置されてもよい。この構造により、第１素子、第２素子および第３素子の、回路基板上での配置の自由度が高まる。
　本発明によれば、複数の長尺状の素子が回路基板上に実装された構成において、回路基板への実装性を低下することなく、回路基板上の占有面積を縮小化した電子機器が得られる。
図１は第１の実施形態に係る電子機器１０１の主要部の分解斜視図である。 図２は第１の実施形態に係る電子機器１０１の主要部の分解斜視図である。 図３は電子機器１０１の主要部の斜視図である。 図４（Ａ）は図３におけるＸ－Ｘ部分の縦断面図であり、図４（Ｂ）は図３におけるＹ－Ｙ部分の縦断面図である。 図５は第１素子１の斜視図である。 図６は第１素子１の分解斜視図である。 図７は第３素子３の斜め下から見上げた斜視図である。 図８は第３素子３の分解斜視図である。 図９（Ａ）、図９（Ｂ）は第２の実施形態に係る電子機器の縦断面図である。 図１０は第３の実施形態に係る第１素子１の斜視図である。 図１１は第３の実施形態に係る第１素子１の分解斜視図である。 図１２は第３の実施形態に係る第３素子の斜め下から見上げた斜視図である。 図１３は第３の実施形態に係る第３素子３の分解斜視図である。 図１４は第３の実施形態に係る電子機器１０３の主要部の分解斜視図である。 図１５は第３の実施形態に係る電子機器１０３の主要部の斜視図である。 図１６は第４の実施形態の電子機器１０４の主要部の断面図である。 図１７は第５の実施形態に係る電子機器１０５Ａの主要部の平面図である。 図１８は第５の実施形態に係る別の電子機器１０５Ｂの主要部の平面図である。 図１９は第６の実施形態に係る電子機器１０６の主要部の平面図である。 図２０は、比較例の電子機器１０１Ｐの主要部を示す平面図である。
　以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明または理解の容易性を考慮して、便宜上実施形態を分けて示すが、異なる実施形態で示した構成の部分的な置換または組み合わせは可能である。第２実施形態以降では第１実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
《第１の実施形態》
　図１、図２は第１の実施形態に係る電子機器１０１の主要部の分解斜視図である。図３は電子機器１０１の主要部の斜視図である。
　電子機器１０１は、回路基板５と、この回路基板５に表面実装された第１素子１および第２素子２と、第１素子１および第２素子２に搭載される第３素子３とを備える。第１素子１および第２素子２は回路基板５より平面サイズが小さい。
　第１素子１は第１面（図１における下面）Ｓ１、第２面（図１における上面）Ｓ２、本体部Ｂ１、第１端部、第２端部Ｅ２、第１端部の第１面Ｓ１に第１接続部電極が形成された第１接続部および第２端部Ｅ２の第２面Ｓ２に第２接続部電極が形成された第２接続部Ｔ２を有する。
　第１素子１の第１接続部は導電性接合材を介して回路基板５に接続される。第１素子１の第１端部の構造については後に示す。
　第２素子２は第３面（図１における下面）Ｓ３、第４面（図１における上面）Ｓ４、本体部Ｂ２、第３端部、第４端部Ｅ４、第３端部の第３面に第３接続部電極が形成された第３接続部および第４端部Ｅ４の第３面Ｓ３に第４接続部電極が形成された第４接続部Ｔ４を有する。
　第２素子２の第３接続部は導電性接合材を介して回路基板５に接続される。第２素子の第３端部の構造については後に示す。
　図２に表れているように、回路基板５には第１素子１、第２素子２が表面実装される。回路基板５には第１素子１、第２素子２以外に必要な他の素子４が表面実装される。
　第３素子３は、その同一面（図２における下面）には第５接続部および第６接続部を有し、第１素子１の第２接続部Ｔ２と第３素子の第５接続部とが第１素子１の第２面Ｓ２（図１参照）で導電性接合材を介して接続される。同様に、第２素子２の第４接続部Ｔ４と第３素子３の第６接続部とが第２素子２の第４面Ｓ４（図１参照）で導電性接合材を介して接続される。
　図４（Ａ）は図３におけるＸ－Ｘ部分の縦断面図であり、図４（Ｂ）は図３におけるＹ－Ｙ部分の縦断面図である。
　図４（Ａ）に表れているように、第１素子１の第１端部Ｅ１の第１面Ｓ１には、第１接続部電極Ｐ１が形成された第１接続部Ｔ１を有する。回路基板５には基板側接続部電極Ｐ７が形成されていて、第１素子の第１接続部電極Ｐ１ははんだ等の導電性接合材ＳＢを介して基板側接続部電極Ｐ７に接続される。
　第１素子１の第１面Ｓ１には、後に示すように、グランド導体Ｇ１１を部分的に露出させる複数の開口が形成されていて、これら開口を介して、グランド導体Ｇ１１は回路基板５上の電極に接続される。
　第１素子１と回路基板５との間は、第１素子１の第１接続部電極Ｐ１の接続部および上記グランド導体Ｇ１１の接続部以外の領域が回路基板５に対して、非導電性接合材であるアンダーフィル６で接合される。
　また、図４（Ａ）に表れているように、第３素子３の下面には第５接続部電極Ｐ５が形成されていて、第３素子の第５接続部電極Ｐ５ははんだ等の導電性接合材ＳＢを介して第１素子１の第２接続部電極Ｐ２に接続される。
　図４（Ｂ）に表れているように、第２素子２は信号線ＳＬおよびグランド導体Ｇ３１，Ｇ３３を有し、第３端部Ｅ３の第３面Ｓ３には、第３接続部電極Ｐ３が形成された第３接続部Ｔ３を有する。回路基板５には基板側接続部電極Ｐ８が形成されていて、第２素子の第３接続部電極Ｐ３ははんだ等の導電性接合材ＳＢを介して基板側接続部電極Ｐ８に接続される。
　第２素子２の第３面Ｓ３には、グランド導体Ｇ３１を部分的に露出させる複数の開口が形成されていて、これら開口を介して、グランド導体Ｇ３１は回路基板５上の電極に接続される。
　第２素子２と回路基板５との間は、第２素子２の第３接続部電極Ｐ３の接続部および上記グランド導体Ｇ３１の接続部以外の領域が回路基板５に対して、非導電性接合材であるアンダーフィル６で接合される。
　また、図４（Ｂ）に表れているように、第３素子３の下面には第５接続部電極Ｐ５および第６接続部電極Ｐ６が形成されていて、第３素子３の第６接続部電極Ｐ６ははんだ等の導電性接合材ＳＢを介して第２素子２の第４接続部電極Ｐ４に接続される。また、第３素子３の第５接続部電極Ｐ５ははんだ等の導電性接合材ＳＢを介して第１素子１の第２接続部電極Ｐ２に接続される。
　なお、第１素子１の第２接続部電極Ｐ２以外の領域が第３素子３に対して非導電性接合材（アンダーフィル）で接合されてもよい。同様に、第２素子２の第４接続部電極Ｐ４以外の領域が第３素子３に対して非導電性接合材（アンダーフィル）で接合されてもよい。このことにより、第３素子３と第１素子１および第２素子２との接合強度が高まる。
　図５は第１素子１の斜視図であり、図６は第１素子１の分解斜視図である。第１素子１は第１端部Ｅ１、第２端部Ｅ２は、いずれもそれら以外の領域である本体部Ｂ１より幅広である。
　図６に表れているように、第１素子１は絶縁基材１１，１２，１３を備える。絶縁基材１１の下面にはグランド導体Ｇ１１および第１接続部電極Ｐ１ｓが形成されている。この第１接続部電極Ｐ１ｓは、図４（Ａ）等に示した第１接続部電極Ｐ１の一つである。絶縁基材１２の上面にはグランド導体Ｇ１２および信号線ＳＬが形成されている。絶縁基材１３の上面にはグランド導体Ｇ１３および第２接続部電極Ｐ２ｓが形成されている。この第２接続部電極Ｐ２ｓは、図４（Ａ）等に示した第２接続部電極Ｐ２の一つである。
　上記絶縁基材１１，１２，１３による多層基板の表面にはレジスト膜Ｒ１１，Ｒ１３が被覆されている。レジスト膜Ｒ１１には第１接続部電極Ｐ１ｓおよびグランド導体Ｇ１１の一部を露出させる複数の開口ＯＰが形成されている。また、レジスト膜Ｒ１３には第２接続部電極Ｐ２ｓおよびグランド導体Ｇ１３の一部を露出させる複数の開口ＯＰが形成されている。
　上記絶縁基材１１，１２，１３は例えば液晶ポリマー（ＬＣＰ）等の熱可塑性樹脂のシートである。グランド導体Ｇ１１，Ｇ１２，Ｇ１３、信号線ＳＬ、第１接続部電極Ｐ１ｓ、第２接続部電極Ｐ２ｓは絶縁基材に張り付けられたCu箔がフォトリソグラフィ等によってパターンニングされたものである。これら導体パターンが形成された絶縁基材１１，１２，１３が積層され加熱プレスされることで、多層基板が構成される。上記レジスト膜Ｒ１１，Ｒ１３は例えばエポキシ樹脂である。レジスト膜Ｒ１１，Ｒ１３はこの多層基板に印刷形成される。これらの工程は集合基板状態で処理され、最終的に個片（個々の第１素子）にカットされる。
　回路基板５も内部に導体パターンを有する多層基板であるが、その誘電体部（絶縁体材料）は線膨張係数調整用のフィラーが分散されている。そのため、回路基板５の誘電体部の誘電体損は第１素子１や第２素子２の誘電体部（絶縁基材）の誘電体損より高い。換言すると、第１素子１および第２素子２の誘電体部（絶縁基材）の誘電体損は回路基板５の誘電体部の誘電体損よりも低い。
　本実施形態では、図６に示したとおり、第１素子１は第１端部と第２端部に接続部を有する、ストリップライン構造の伝送線路であり、回路基板５上に実装されるケーブルとして用いられる。第２素子２についても上記第１素子１と基本構成は同じであり、第３端部と第４端部に接続部を有する、ストリップライン構造の伝送線路であり、回路基板５上に実装されるケーブルとして用いられる。
　図７は第３素子３の斜め下から見上げた斜視図であり、図８は第３素子３の分解斜視図である。第３素子３は同一面に形成された第５接続部Ｔ５および第６接続部Ｔ６を有する。
　図８に表れているように、第３素子３は絶縁基材３１，３２，３３を備える。絶縁基材３１の下面にはグランド導体Ｇ３１、第５接続部電極Ｐ５ｓおよび第６接続部電極Ｐ６ｓが形成されている。この第５接続部電極Ｐ５ｓは、図４（Ａ）（Ｂ）等に示した第５接続部電極Ｐ５の一つである。また、第６接続部電極Ｐ６ｓは、図４（Ｂ）等に示した第６接続部電極Ｐ６の一つである。絶縁基材３２の下面にはグランド導体Ｇ３２および信号線ＳＬが形成されている。絶縁基材３３の下面にはグランド導体Ｇ３３が形成されている。
　上記絶縁基材３１，３２，３３による多層基板の一表面にはレジスト膜Ｒ３１が被覆されている。レジスト膜Ｒ３１には第５接続部電極Ｐ５ｓ、第６接続部電極Ｐ６ｓおよびグランド導体Ｇ３１の一部を露出させる複数の開口ＯＰが形成されている。
　本実施形態では、図８に示したとおり、第３素子３は２つの接続部Ｔ５，Ｔ６を有する、ストリップライン構造の伝送線路であり、第１素子の伝送線路と第２素子の伝送線路とを中継するケーブルとして用いられる。
　第３素子３も第１素子１や第２素子２と同様の材料、同様の製造方法、によって製造される。
　以上に示した第１素子１、第２素子２を回路基板５に表面実装した後、第１素子および第２素子に第３素子を搭載することによって、図３に示した電子機器１０１が構成される。
　ここで、本実施形態に係る構成を採用した場合の利点を示すために比較例を挙げる。図２０は、比較例の電子機器１０１Ｐの主要部を示す平面図である。
　比較例の電子機器１０１Ｐは、第１素子１Ｐ、第２素子２Ｐ、回路基板５Ｐを備える。電子機器１０１Ｐは、第１素子１Ｐと第２素子２Ｐとが、回路基板５Ｐに形成した複数の電極接続パターンで接続されている。
　比較例の電子機器１０１Ｐでは、他の導体パターンを迂回するように電極接続パターンが形成されるため、第１素子１Ｐと第２素子２Ｐとの接続に必要な占有面積ＯＡが大きい。
　本実施形態によれば、次のような効果を奏する。
（ａ）回路基板５上には、第１素子１と第２素子２とを接続するための導体パターンが不要であり、回路基板５上での第２接続部Ｔ２および第４接続部Ｔ４の占有面積は最小限のものとなる。
（ｂ）回路基板５上に伝送線路を中継するための特別な導体パターンを形成することなく、回路基板５上に伝送線路を備える電子機器が構成できる。
（ｃ）第１素子１の第１端部Ｅ１および第２端部Ｅ２はそれら以外の領域より幅広であるので、回路基板５上への実装面積を必要以上に大きくすることなく、回路基板５上での第１素子１の姿勢安定性（自立性）が高まり、表面実装が容易となる。このことは第２素子についても同様である。
（ｄ）誘電体損の大きな回路基板５を用いながらも、第１素子１、第２素子２および第３素子３の回路（伝送線路）の低損失化が図れる。
（ｅ）第１素子１、第２素子２および第３素子３は、導体パターンが形成された樹脂基材を含む複数の樹脂基材が積層された多層基板で構成されるので、回路基板５への実装面積を縮小化でき、また、可撓性をもたせることができ、そのことで、高さや角度の異なる箇所に第１素子１、第２素子２および第３素子３を配置できる。
（ｆ）第１素子１の第１接続部電極Ｐ１以外の領域、および第２素子２の第３接続部電極Ｐ３以外の領域は回路基板５に対して非導電性接合材で接合されているので、回路基板５上への第１素子１および第２素子２の接合強度が高い。
（ｇ）第１素子１の第２接続部電極Ｐ２以外の領域、および第２素子２の第４接続部電極Ｐ４以外の領域が第３素子３に対して非導電性接合材で接合されることで、第１素子１および第２素子２と第３素子３との接合強度が高い。
（ｈ）第３素子３の上部にグランド導体Ｇ３３が形成されていて、第１素子１の第２接続部Ｔ２、第２素子２の第４接続部Ｔ４および第３素子の信号線ＳＬがグランド導体Ｇ３３で覆われる構造であるため、第１素子１と第２素子２との接続部からの不要輻射が抑制される。
（ｉ）第３素子３も多層基板で構成し、第１素子１および第２素子２と同じ基材で構成することにより、第１素子１および第２素子２と線膨張係数を合わせることができ、接続不良が生じ難くできる。
《第２の実施形態》
　第２の実施形態では、第３素子３の搭載部の構造が第１の実施形態とは異なる電子機器について示す。
　本実施形態の第１素子１、第２素子２および第３素子３の構成は第１の実施形態で示したものと同じである。図９（Ａ）、図９（Ｂ）はいずれも電子機器の縦断面図である。図９（Ａ）は第１の実施形態で示した図３におけるＸ－Ｘ部分の縦断面図であり、図９（Ｂ）は図３におけるＹ－Ｙ部分の縦断面図である。
　図４（Ａ）、図４（Ｂ）に示した例と異なり、第１素子１の第２端部（図２中のＥ２参照）の下面にダミー電極Ｐｄ１が形成されている。（ダミー電極Ｐｄ１の幾つかはグランド導体Ｇ１１の一部でもある。）同様に、第２素子２の第４端部（図２中のＥ４参照）の下面にダミー電極Ｐｄ２が形成されている。（この例では、ダミー電極Ｐｄ２はグランド導体Ｇ３１の一部でもある。）回路基板５の上面には上記ダミー電極Ｐｄ１，Ｐｄ２に対向する位置に基板側ダミー電極Ｐｄ５が形成されていて、ダミー電極Ｐｄ１，Ｐｄ２は基板側ダミー電極Ｐｄ５にはんだ等の導電性接合材を介して接続される。
　このように、長尺状の第１素子１および第２素子２の両端部の下面に露出する接続部電極が回路基板５上の各接続部電極に接続されるので、第１素子１および第２素子２の実装性が高い。
　また、第１素子１のダミー電極Ｐｄ１は第１素子の下面のうち第１素子１の第２接続部電極Ｐ２の形成位置に対向する（裏面の）位置に形成されている。同様に、第２素子２のダミー電極Ｐｄ２は第２素子の下面のうち第２素子２の第４接続部電極Ｐ４の形成位置に対向する（裏面の）位置に形成されている。したがって、上記ダミー電極Ｐｄ１，Ｐｄ２、基板側ダミー電極Ｐｄ５およびそれらの間の導電性接合材の存在によって、第１素子１の第２接続部電極Ｐ２、第２素子２の第４接続部電極Ｐ４付近の剛性が高い。このことにより、第１素子１および第２素子２に第３素子３を搭載する際の実装性も高い。
《第３の実施形態》
　第３の実施形態では、第１素子および第２素子に対する第３素子の接続部の構造が第１の実施形態と異なる電子機器について示す。
　図１０は第３の実施形態に係る第１素子１の斜視図であり、図１１は第１素子１の分解斜視図である。図５に示した第１素子１とは異なり、第２端部Ｅ２の一部は当該第２端部Ｅ２につながる本体部Ｂ１に比べて薄い。本実施形態では、第１素子１の第２端部Ｅ２に段差部が形成されている。
　図１１に表れているように、第１素子１は絶縁基材１１，１２，１３を備える。絶縁基材１１の下面にはグランド導体Ｇ１１および第１接続部電極Ｐ１ｓが形成されている。この第１接続部電極Ｐ１ｓは、図４（Ａ）等に示した第１接続部電極Ｐ１の一つである。絶縁基材１２の上面にはグランド導体Ｇ１２、第２接続部電極Ｐ２ｓおよび信号線ＳＬが形成されている。この第２接続部電極Ｐ２ｓは、図４（Ａ）等に示した第２接続部電極Ｐ２の一つである。絶縁基材１３の上面にはグランド導体Ｇ１３が形成されている。
　上記絶縁基材１１，１２，１３による多層基板の表面にはレジスト膜Ｒ１１，Ｒ１３が被覆されている。レジスト膜Ｒ１１には第１接続部電極Ｐ１ｓおよびグランド導体Ｇ１１の一部を露出させる複数の開口ＯＰが形成されている。
　図１２は本実施形態に係る第３素子の斜め下から見上げた斜視図であり、図１３は第３素子３の分解斜視図である。第３素子３は同一面に形成された第５接続部Ｔ５および第６接続部Ｔ６を有する。
　図１３に表れているように、第３素子３は絶縁基材３１，３２，３３を備える。絶縁基材３１の下面にはグランド導体Ｇ３１が形成されている。絶縁基材３３の下面にはグランド導体Ｇ３３が形成されている。絶縁基材３２の下面には信号線ＳＬ、第５接続部電極Ｐ５ｓ、第６接続部電極Ｐ６ｓ、および層間接続導体を介してグランド導体Ｇ３１，Ｇ３３と導通する電極が形成されている。第５接続部電極Ｐ５ｓは、図４（Ａ）（Ｂ）等に示した第５接続部電極Ｐ５の一つである。また、第６接続部電極Ｐ６ｓは、図４（Ｂ）等に示した第６接続部電極Ｐ６の一つである。
　絶縁基材３１の、第５接続部Ｔ５および第６接続部Ｔ６に対応する位置はそれぞれ３つの内側面を含み、厚み方向および面方向のいずれにも凹む凹部となっている。第５接続部Ｔ５の凹部を形成する３つの内側面は第１素子１の第２接続部Ｔ２の複数方向（図１０に示したＸ軸方向およびＹ軸方向）の側面に沿う。同様に、第６接続部Ｔ６の凹部を形成する３つの内側面は第２素子２の第４接続部Ｔ４の複数方向の側面に沿う。
　図１４は本実施形態に係る電子機器１０３の主要部の分解斜視図である。図１５は電子機器１０３の主要部の斜視図である。
　電子機器１０３は、回路基板５と、この回路基板５に表面実装された第１素子１および第２素子２と、第１素子１および第２素子２に搭載される第３素子３とを備える。第１素子１および第２素子２は回路基板５より平面サイズが小さい。
　第３素子３の第５接続部Ｔ５の凹部は第１素子１の第２接続部Ｔ２に対応し、第３素子３の第６接続部Ｔ６の凹部は第２素子２の第４接続部Ｔ４に対応する。
　本実施形態によれば、図１５に表れているように、第３素子３の下面は回路基板５の上面に接するか近接し、回路基板５上の、第１素子と第３素子とが重なっている部分の高さは低背化される。
　また、本実施形態によれば、第３素子３の第５接続部Ｔ５は、第１素子１の第２接続部Ｔ２の複数方向の側面に沿った内側面を含む凹部を有するので、第１素子１と第３素子３とが重なる部分の高さを低くでき、さらに、第１素子１と第３素子３との平面方向の位置精度が高まる。しかも、この例では、第３素子３の第５接続部Ｔ５は第１素子１の第２接続部Ｔ２に嵌合するような形状であるので、第１素子１と第３素子３との平面方向の位置精度が容易に高まる。上述の関係は、第３素子３の第６接続部Ｔ６と第２素子２の第４接続部Ｔ４との関係においても同様である。
《第４の実施形態》
　第４の実施形態では、第３素子３の下部の構造が第１の実施形態とは異なる電子機器１０４について示す。
　図１６は第４の実施形態の電子機器１０４の主要部の断面図である。この電子機器１０４は、回路基板５上に第１素子１、第２素子２がそれぞれ実装されていて、第１素子１および第２素子２の上に第３素子３が搭載されている。第３素子３は回路基板５に実装されている他の素子４を跨ぐ位置に配置されている。
　このように、第３素子３は、回路基板５上で回路基板５に沿った空間に配置されるので、第３素子３は回路基板５上に実装されている他の素子４の影響を受けずに配置できる。これに伴い、第１素子１の端部および第２素子２の端部は他の素子４の近傍に配置できる等、第１素子１、第２素子２および第３素子３の、回路基板５上での配置の自由度が高まる。
《第５の実施形態》
　第５の実施形態では、複数の第２素子を備える電子機器、および複数の伝送線路を有する第１素子を備える電子機器の例を示す。
　図１７は第５の実施形態に係る電子機器１０５Ａの主要部の平面図である。この電子機器１０５Ａは、回路基板５上に第１素子１、２つの第２素子２Ａ，２Ｂがそれぞれ実装されていて、第１素子１および第２素子２Ａ，２Ｂの上に第３素子３が搭載されている。
　第１素子１は２つの信号線ＳＬ１１，ＳＬ１２を有し、第１端部Ｅ１、第２端部Ｅ２にそれぞれ接続部を有する。第１素子１のその他の構成は第１の実施形態で示した第１素子１と同じである。第２素子２Ａは信号線ＳＬ２１を有し、第３端部Ｅ３、第４端部Ｅ４にそれぞれ接続部を有する。同様に、第２素子２Ｂは信号線ＳＬ２２を有し、第３端部Ｅ３、第４端部Ｅ４にそれぞれ接続部を有する。第２素子２Ａ，２Ｂのその他の構成は第１の実施形態で示した第２素子２と同じである。
　第３素子３は信号線ＳＬ３１，ＳＬ３２を有し、下面にそれらの接続部が露出されている。信号線ＳＬ３１は第１素子１の信号線ＳＬ１１と第２素子２Ａの信号線ＳＬ２１とを接続し、信号線ＳＬ３２は第１素子１の信号線ＳＬ１２と第２素子２Ｂの信号線ＳＬ２２とを接続する。
　この例では、第１素子１の信号線ＳＬ１１，ＳＬ１２を含む２つの伝送線路と、第２素子２Ａの信号線ＳＬ２１を含む伝送線路、および第２素子２Ｂの信号線ＳＬ２２を含む伝送線路との分岐回路が構成される。
　図１８は第５の実施形態に係る別の電子機器１０５Ｂの主要部の平面図である。この電子機器１０５Ｂは、回路基板５上に第１素子１、２つの第２素子２Ａ，２Ｂがそれぞれ実装されていて、第１素子１および第２素子２Ａ，２Ｂの上に第３素子３が搭載されている。
　第１素子１は信号線ＳＬ１を有し、第１端部Ｅ１、第２端部Ｅ２にそれぞれ接続部を有する。第１素子１のその他の構成は第１の実施形態で示した第１素子１と同じである。第２素子２Ａは信号線ＳＬ２１を有し、第３端部Ｅ３、第４端部Ｅ４にそれぞれ接続部を有する。第２素子２Ａの伝送線路にはハイパスフィルタＨＰＦが設けられている。また、第２素子２Ｂは信号線ＳＬ２２を有し、第３端部Ｅ３、第４端部Ｅ４にそれぞれ接続部を有する。第２素子２Ｂの伝送線路にローパスフィルタＬＰＦが設けられている。第２素子２Ａ，２Ｂのその他の構成は第１の実施形態で示した第２素子２と同じである。
　この例では、第１素子１の信号線ＳＬ１を含む伝送線路と、第２素子２Ａの信号線ＳＬ２１を含む伝送線路、および第２素子２Ｂの信号線ＳＬ２２を含む伝送線路との、合分波回路が構成される。
　なお、第１素子が複数あってもよいし、第２素子が３つ以上あってもよい。このようにして第３素子が３つ以上の素子を接続することができる。
《第６の実施形態》
　第６の実施形態では、伝送線路以外の回路を有する第３素子を備える電子機器について示す。
　図１９は第６の実施形態に係る電子機器１０６の主要部の平面図である。この電子機器１０６は、回路基板５上に第１素子１、２つの第２素子２Ａ，２Ｂがそれぞれ実装されていて、第１素子１および第２素子２Ａ，２Ｂの上に第３素子３が搭載されている。
　第１素子１は信号線ＳＬ１を有し、第１端部Ｅ１、第２端部Ｅ２にそれぞれ接続部を有する。第１素子１のその他の構成は第１の実施形態で示した第１素子１と同じである。第２素子２Ａは信号線ＳＬ２１を有し、第３端部Ｅ３、第４端部Ｅ４にそれぞれ接続部を有する。また、第２素子２Ｂは信号線ＳＬ２２を有し、第３端部Ｅ３、第４端部Ｅ４にそれぞれ接続部を有する。第２素子２Ａ，２Ｂのその他の構成は第１の実施形態で示した第２素子２と同じである。
　第３素子３は信号線ＳＬ３１，ＳＬ３２を有し、下面にそれらの接続部が露出されている。信号線ＳＬ３１は第１素子１の信号線ＳＬ１と第２素子２Ａの信号線ＳＬ２１とを接続し、信号線ＳＬ３２は第１素子１の信号線ＳＬ１と第２素子２Ｂの信号線ＳＬ２２とを接続する。信号線ＳＬ３１を含む伝送線路にはハイパスフィルタＨＰＦが設けられている。信号線ＳＬ３２を含む伝送線路にはローパスフィルタＬＰＦが設けられている。
　この例では、第１素子の信号線ＳＬ１を含む伝送線路と、第２素子２Ａの信号線ＳＬ２１を含む伝送線路、および第２素子２Ｂの信号線ＳＬ２２を含む伝送線路との、合分波回路が構成される。このように、第３素子３に伝送線路以外の回路を構成してもよい。
《他の実施形態》
　以上に示した幾つかの実施形態はすべての点で例示であって制限的なものではない。当業者にとって変形および変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。
　例えば、第１素子１、第２素子２、第３素子３の誘電体部（絶縁基材）は熱可塑性樹脂に限らず、熱硬化性樹脂であってもよい。
　また、第１素子１の第１端部Ｅ１、第２端部Ｅ２は必ずしも本体部Ｂ１より幅広でなくてもよい。また、第１素子１の本体部Ｂ１は直線状に限らず、屈曲部は湾曲部を有していてもよい。これらは第２素子２についても同様である。
　また、第３素子３は直方体板状に限らず、平面形状がＬ字状、Ｕ字状、クランク状等であってもよい。
　また、第１素子１、第２素子２、第３素子３の上部または内部に回路部品が実装されていてもよい。
　また、第１素子１、第２素子２は伝送線路として用いられる素子であることに限らない。回路基板上に実装される長尺状の素子であれば、本発明に適用できる。
Ｂ１，Ｂ２…本体部
Ｅ１…第１端部
Ｅ２…第２端部
Ｅ３…第３端部
Ｅ４…第４端部
Ｇ１１，Ｇ１２，Ｇ１３…グランド導体
Ｇ３１，Ｇ３２，Ｇ３３…グランド導体
ＨＰＦ…ハイパスフィルタ
ＬＰＦ…ローパスフィルタ
ＯＰ…開口
Ｐ１，Ｐ１ｓ…第１接続部電極
Ｐ２，Ｐ２ｓ…第２接続部電極
Ｐ３…第３接続部電極
Ｐ４…第４接続部電極
Ｐ５，Ｐ５ｓ…第５接続部電極
Ｐ６，Ｐ６ｓ…第６接続部電極
Ｐ７，Ｐ８…基板側接続部電極
Ｐｄ１，Ｐｄ２…ダミー電極
Ｐｄ５…基板側ダミー電極
Ｒ１１，Ｒ１３，Ｒ３１…レジスト膜
Ｓ１…第１面
Ｓ２…第２面
Ｓ３…第３面
Ｓ４…第４面
ＳＢ…導電性接合材
ＳＬ１，ＳＬ１１，ＳＬ１２，ＳＬ２１，ＳＬ２２，ＳＬ３１，ＳＬ３２…信号線
Ｔ１…第１接続部
Ｔ２…第２接続部
Ｔ３…第３接続部
Ｔ４…第４接続部
Ｔ５…第５接続部
Ｔ６…第６接続部
１…第１素子
２…第２素子
２Ａ，２Ｂ…第２素子
３…第３素子
４…他の素子
５…回路基板
６…アンダーフィル
１１，１２，１３…絶縁基材
３１，３２，３３…絶縁基材
１０１，１０３，１０４，１０５Ａ，１０５Ｂ，１０６…電子機器

Claims (14)

  1. 　回路基板と、当該回路基板の表面に表面実装される第１素子および第２素子と、前記第１素子および前記第２素子に搭載される第３素子と、を備え、
    　前記第１素子および前記第２素子は、前記回路基板に比べて平面形状が小さく、
    　前記第１素子は、
    　　前記回路基板の前記表面に平行で且つ互いに対向する第１面および第２面と、
    　　前記第１面と前記第２面とを接続する複数の側面と、
    　　前記回路基板の前記表面に沿った方向での第１端部および第２端部と、
    　　前記第１端部の前記第１面に形成された第１接続部電極と、
    　　前記第２端部の前記第１面に形成された第２接続部電極と、
    　を有し、
    　前記第２素子は、
    　　前記回路基板の前記表面に平行で且つ互いに対向する第３面および第４面と、
    　　前記回路基板の前記表面に沿った方向での第３端部および第４端部と、
    　　前記第３端部の前記第３面に形成された第３接続部電極と、
    　　前記第４端部の前記第４面に形成された第４接続部電極と、
    　を有し、
    　前記第１接続部電極および前記第３接続部電極は導電性接合材を介してそれぞれ前記回路基板に接続され、
    　前記第３素子は、
    　　第５面と、
    　　前記第５面に形成された、第５接続部電極および第６接続部電極と、
    　を有し、
    　前記第２接続部電極と前記第５接続部電極とが導電性接合材を介して接続され、
    　前記第４接続部電極と前記第６接続部電極とが導電性接合材を介して接続された、
    　電子機器。
  2. 　前記第１素子、前記第２素子および前記第３素子は、高周波信号線およびグランド導体を含む伝送線路をそれぞれ有し、前記第２接続部電極と前記第５接続部電極との接続、および前記第４接続部電極と前記第６接続部電極との接続によって、前記第１素子の伝送線路と前記第２素子の伝送線路とが前記第３素子の伝送線路を介して接続された、
    　請求項１に記載の電子機器。
  3. 　前記第１端部および前記第２端部は、前記第１端部および前記第２端部以外の領域より幅広である、請求項１または２に記載の電子機器。
  4. 　前記回路基板は誘電体部と導体部とを有し、
    　前記第１素子および前記第２素子は、誘電体部と導体部とをそれぞれ有し、
    　前記第１素子の誘電体部の誘電体損は前記回路基板の誘電体部の誘電体損よりも低く、
    　前記第２素子の誘電体部の誘電体損は前記回路基板の誘電体部の誘電体損よりも低い、
    　請求項１から３のいずれかに記載の電子機器。
  5. 　前記第３素子は誘電体部と導体部とを有し、
    　前記第３素子の誘電体部の誘電体損は前記回路基板の誘電体部の誘電体損よりも低い、
    　請求項１から４のいずれかに記載の電子機器。
  6. 　前記第１素子、前記第２素子および前記第３素子は、導体パターンが形成された樹脂基材を含む複数の樹脂基材が積層された多層基板で構成される、
    　請求項１から５のいずれかに記載の電子機器。
  7. 　前記第１素子、前記第２素子および前記第３素子の前記樹脂基材の素材は同一である、
    　請求項６に記載の電子機器。
  8. 　前記第２端部の一部または全部は当該第２端部につながる箇所に比べて薄い、
    　請求項１から７のいずれかに記載の電子機器。
  9. 　前記第５接続部電極の形成部分は、前記第２接続部電極の形成部分の複数の前記側面に沿った内側面を含む凹部を有する、
    　請求項１から８のいずれかに記載の電子機器。
  10. 　前記凹部は、当該凹部に前記第２接続部電極の形成部分が嵌合するような形状部である、
    　請求項９に記載の電子機器。
  11. 　前記第１素子の前記第１接続部電極以外の領域は前記回路基板に対して非導電性接合材で接合された、
    　請求項１から１０のいずれかに記載の電子機器。
  12. 　前記第１素子の前記第２接続部電極以外の領域は前記第３素子に対して非導電性接合材で接合された、
    　請求項１から１１のいずれかに記載の電子機器。
  13. 　前記第１素子は前記第２端部の前記第１面に形成されたダミー電極を有し、前記回路基板は前記ダミー電極と対向する基板側ダミー電極を有し、前記基板側ダミー電極に前記ダミー電極が接続された、
    　請求項１から１２のいずれかに記載の電子機器。
  14. 　前記回路基板に実装された素子を備え、
    　前記第３素子は、前記素子を跨ぐ位置に配置された、
    　請求項１から１３のいずれかに記載の電子機器。
PCT/JP2017/046514 2016-12-28 2017-12-26 電子機器 WO2018124004A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201790001441.0U CN210745655U (zh) 2016-12-28 2017-12-26 电子设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016254794 2016-12-28
JP2016-254794 2016-12-28

Publications (1)

Publication Number Publication Date
WO2018124004A1 true WO2018124004A1 (ja) 2018-07-05

Family

ID=62711099

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/046514 WO2018124004A1 (ja) 2016-12-28 2017-12-26 電子機器

Country Status (2)

Country Link
CN (1) CN210745655U (ja)
WO (1) WO2018124004A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005524239A (ja) * 2002-04-29 2005-08-11 シリコン・パイプ・インコーポレーテッド ダイレクト・コネクト形信号システム
WO2016088592A1 (ja) * 2014-12-01 2016-06-09 株式会社村田製作所 電子機器、電気素子および電気素子用トレイ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005524239A (ja) * 2002-04-29 2005-08-11 シリコン・パイプ・インコーポレーテッド ダイレクト・コネクト形信号システム
WO2016088592A1 (ja) * 2014-12-01 2016-06-09 株式会社村田製作所 電子機器、電気素子および電気素子用トレイ

Also Published As

Publication number Publication date
CN210745655U (zh) 2020-06-12

Similar Documents

Publication Publication Date Title
JP6260641B2 (ja) インダクタブリッジおよび電子機器
JP6635116B2 (ja) 多層基板および電子機器
US10051730B2 (en) Multilayer substrate manufacturing method and multilayer substrate
JP7120294B2 (ja) 電子機器
CN111278219A (zh) 印刷电路板和封装件
JP7001101B2 (ja) インターポーザおよび電子機器
US9324491B2 (en) Inductor device and electronic apparatus
WO2014115433A1 (ja) コイル部品および電子機器
JP6137360B2 (ja) 高周波線路及び電子機器
WO2018025695A1 (ja) Ｅｓｄ保護機能付き実装型複合部品
JP2018170521A (ja) 樹脂多層基板と回路基板の接合構造
US10993329B2 (en) Board joint structure
JP2020167427A (ja) 多層基板および電子機器
JP6558514B2 (ja) 電子機器
JP6870751B2 (ja) インターポーザおよび電子機器
WO2018124004A1 (ja) 電子機器
WO2022085686A1 (ja) 回路モジュール
JP7560980B2 (ja) アンテナ装置及びこれを備える通信機器、並びに、アンテナ装置の製造方法
US10772204B2 (en) Electronic device
CN111149177B (zh) 电感器及其制造方法
JP6863230B2 (ja) 回路素子および電子機器
JP2015026747A (ja) 樹脂多層基板
US11924980B2 (en) Method for manufacturing multilayer substrate and multilayer substrate
CN110402538A (zh) 谐振电路元件以及电路模块
JP7095739B2 (ja) 電気素子の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17886964

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17886964

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP

点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载