WO2018196125A1 - 一种oled显示面板及其制备方法、显示器 - Google Patents
一种oled显示面板及其制备方法、显示器 Download PDFInfo
- Publication number
- WO2018196125A1 WO2018196125A1 PCT/CN2017/088359 CN2017088359W WO2018196125A1 WO 2018196125 A1 WO2018196125 A1 WO 2018196125A1 CN 2017088359 W CN2017088359 W CN 2017088359W WO 2018196125 A1 WO2018196125 A1 WO 2018196125A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- layer
- pattern layer
- substrate
- semiconductor oxide
- display panel
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 239000004065 semiconductor Substances 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims abstract description 36
- 239000010410 layer Substances 0.000 claims description 341
- 239000011358 absorbing material Substances 0.000 claims description 11
- 239000011241 protective layer Substances 0.000 claims description 11
- 239000002346 layers by function Substances 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims 3
- 239000002344 surface layer Substances 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 abstract description 21
- 239000002184 metal Substances 0.000 abstract description 21
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- 239000012528 membrane Substances 0.000 abstract 3
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 239000000463 material Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/126—Shielding, e.g. light-blocking means over the TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
Definitions
- the present invention relates to the field of display technologies, and in particular, to an OLED display panel, a method for fabricating the same, and a display.
- TFTs due to the top gate structure have a small parasitic capacitance, TFT
- the size can be small, which is a good choice for OLED driving, but the semiconductor oxide changes its characteristics and reduces the TFT function when exposed to external light.
- the invention mainly provides an OLED display panel, a preparation method thereof and a display, aiming at solving the problem that parasitic capacitance is generated by the presence of a metal light shielding layer.
- a technical solution adopted by the present invention is to provide a method for fabricating an OLED display panel, wherein the method includes: forming a plurality of film layers on a surface of the first substrate, the plurality of films
- the layer includes a buffer layer on the bottom layer and a semiconductor oxide pattern layer disposed on the buffer layer; a second substrate is disposed on the plurality of film layers; a light shielding layer is formed on a bottom surface of the first substrate, the light shielding layer
- the layer is disposed corresponding to the semiconductor oxide pattern layer; wherein the forming the light shielding layer on the bottom surface of the first substrate comprises: printing a light absorbing material on a bottom surface of the first substrate to form the light shielding layer; or forming a light absorbing material a film layer, and attaching the film layer to a polarizer; attaching the polarizer to a bottom surface of the first substrate, and causing the film layer to have a position of the light absorbing material and the semiconductor oxidation
- the object pattern layer is
- another technical solution adopted by the present invention is to provide a display including the above display panel.
- FIG. 2 is a schematic structural view of an embodiment of an OLED display panel prepared in each step of FIG. 1;
- step S113 in FIG. 3 is a schematic diagram of a specific process of step S113 in FIG. 3;
- FIG. 5 is a schematic diagram of a specific process of step S114 in FIG. 3;
- FIG. 6 is a schematic diagram of a specific process of step S13 in FIG. 1;
- an embodiment of a method for fabricating an OLED display panel provided by the present invention includes:
- the plurality of film layers include a buffer layer 101 on the bottom layer and a semiconductor oxide pattern layer 102 disposed on the buffer layer 101.
- S111 forming a buffer layer 101 and a semiconductor oxide pattern layer 102 which are sequentially stacked on the surface of the first substrate 10;
- a silicon oxide layer may be deposited on the first substrate 10 as a buffer layer by using a physical vapor deposition method or a plasma vapor deposition method, or a silicon nitride layer may be deposited first. Then, a silicon oxide layer is further deposited on the silicon nitride layer to jointly serve as the buffer layer 101; and then a semiconductor oxide layer is deposited on the buffer layer 101, after photolithography process of photoresist coating, exposure, development, and lift-off, A patterned semiconductor oxide layer is formed, that is, a semiconductor oxide pattern layer 102.
- the semiconductor oxide pattern layer 102 includes a first portion 1021 and a second portion 1022 adjacent to the first portion 1021.
- the second portion 1022 is located on opposite sides of the first portion 1021.
- a silicon oxide layer covering the semiconductor oxide pattern layer 102 is deposited on the buffer layer 101, and formed on the semiconductor oxide pattern layer 102 after a photolithography process of photoresist coating, exposure, development, and lift-off.
- a gate insulating layer 103 disposed opposite the first portion 1021 of the semiconductor oxide pattern layer 102; then forming a patterned metal after depositing a metal layer through a photoresist process of photoresist coating, exposure, development, and lift-off
- the layer serves as the gate pattern layer 104.
- the metal layer is a layer of molybdenum, aluminum or copper metal.
- S113 forming a source pattern layer 105 and a drain pattern layer 106 in contact with the semiconductor oxide pattern layer 102.
- the step S113 may specifically include:
- the dielectric layer 107 covering the semiconductor oxide pattern layer 102, the gate insulating layer 103, and the gate pattern layer 104 may be formed on the buffer layer 101 by using a physical vapor deposition method or a chemical vapor deposition method, and the dielectric layer 107 may be It is a single layer structure of silicon oxide or silicon nitride, and may also be a two-layer structure including silicon oxide and silicon nitride.
- S1132 opening a first contact hole 1071 extending through the dielectric layer 107 and communicating with the semiconductor oxide pattern layer 102;
- a patterned contact hole is formed on the dielectric layer 107 by photoresist coating and exposure, and then the patterned contact hole is etched, and after the peeling, the first contact hole 1071 is obtained.
- the first contact hole 1071 communicates with the second portion 1022 of the semiconductor oxide pattern layer 102.
- a source pattern layer 105 and a drain pattern layer 106 that are in contact with the semiconductor oxide pattern layer 102 are formed on the dielectric layer 107 through the first contact hole 1071.
- a metal is deposited on the dielectric layer 107 and the first contact hole 1071 to form a metal layer, and then a photoresist layer is deposited on the deposited metal layer, and then exposed, developed, etched, and stripped to obtain a process.
- the patterned metal layer serves as the source pattern layer 105 and the drain pattern layer 106, since the first contact hole 1071 communicates with the second portion 1022 of the semiconductor oxide pattern layer 102 such that the source pattern layer 105 and the drain pattern layer 106 is in contact with the second portion 1022 of the semiconductor oxide pattern layer 102.
- step S114 may specifically include:
- a first electrode pattern layer 108 electrically connected to the source pattern layer 105 or the drain pattern layer 106 is formed on the flat layer 110 through the second contact hole 1101.
- the pixel defining layer 111 is provided with a pixel light emitting region 1111.
- the second electrode pattern layer 113 is electrically connected to the first electrode pattern layer 108 and opposite to the polarity of the first electrode pattern layer 108.
- the light shielding layer 114 is formed by two methods, one of which is: printing a light absorbing material on the bottom surface of the first substrate 10 to form the light shielding layer 114, specifically, on the first substrate 10 A black material is printed on the bottom surface and at a position corresponding to the semiconductor oxide pattern layer 102, and the black material is capable of transmitting light when irradiated with light, so that light is not irradiated to the semiconductor oxide pattern layer 102.
- the second method may specifically include:
- the polarizer is attached to the bottom surface of the first substrate 10, and the light shielding layer 114 of the black material on the film layer is disposed corresponding to the semiconductor oxide pattern layer 102.
- the black material may be printed on the non-display area of the display panel or the black material may be printed on the film layer at a position corresponding to the non-display area as shown in FIG. 7 to block the non-display area.
- the OLED display panel embodiment provided by the present invention includes a first substrate 10 and a second substrate 20 disposed opposite to the first substrate 10 .
- the surface of the first substrate 10 is provided with a plurality of film layers including a buffer layer 101 at the bottom layer and a semiconductor oxide pattern layer 102 provided on the buffer layer 101.
- a light shielding layer 114 is disposed on the bottom surface of the first substrate 10, and the light shielding layer 114 is disposed corresponding to the semiconductor oxide pattern layer 102.
- the second substrate 20 is disposed on the plurality of film layers.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
一种OLED显示面板及其制备方法、显示器。该方法包括在第一基板（10）的表面形成多个膜层，多个膜层包括位于底层的缓冲层（101）和设于缓冲层上的半导体氧化物图案层（102）；在多个膜层上设置第二基板（20）；在第一基板的底面形成遮光层（114），遮光层与半导体氧化物图案层对应设置，将遮光层设置于第一基板的底面，在对半导体氧化物图案层进行遮光的同时，去除了金属遮光层，避免了金属遮光层产生的寄生电容。
Description
【技术领域】
本发明涉及显示技术领域，特别是涉及一种OLED显示面板及其制备方法、显示器。
【背景技术】
目前，由于顶栅结构的半导体氧化物TFT具有较小的寄生电容，TFT
尺寸可以较小，成为OLED驱动的较好选择，但是半导体氧化物在被外界光照射的情况下会改变其特性，降低TFT功能。
现有技术中，一般在TFT沟道层与半导体氧化物相对应的位置设置一层金属遮光层，以防止外界光照射半导体氧化物，但是金属遮光层会与TFT产生额外的寄生电容从而影响TFT的功能。
【发明内容】
本发明主要提供一种OLED显示面板及其制备方法、显示器，旨在解决金属遮光层的存在会产生寄生电容的问题。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种OLED显示面板的制备方法，其中，所述方法包括：在第一基板的表面形层多个膜层，所述多个膜层包括位于底层的缓冲层和设于所述缓冲层上的半导体氧化物图案层；在所述多个膜层上设置第二基板；在所述第一基板的底面形成遮光层，所述遮光层与所述半导体氧化物图案层对应设置；其中，所述在第一基板的底面形成遮光层包括：在所述第一基板的底面印刷吸光材料以形成所述遮光层；或形成具有吸光材料的薄膜层，并将所述薄膜层贴附于一偏光片上；将所述偏光片贴附于所述第一基板底面，并使得所述薄膜层具有所述吸光材料的位置与所述半导体氧化物图案层对应设置。
为提供一种OLED显示面板，该显示面板包括：第一基板，所述第一基板的表面有多个膜层，所述多个膜层包括位于底层的缓冲层和设于所述缓冲层上的半导体氧化物图案层；第二基板，设置于所述多个膜层上；其中，所述第一基板的底面设有遮光层，所述遮光层与所述半导体氧化物图案层对应设置。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种显示器，该显示器包括上述的显示面板。
本发明的有益效果是：区别于现有技术的情况，本发明通过在第一基板的表面形层多个膜层，多个膜层包括位于底层的缓冲层和设于缓冲层上的半导体氧化物图案层；在多个膜层上设置第二基板；在第一基板的底面形成遮光层，遮光层与半导体氧化物图案层对应设置的方法，将遮光层设置于第一基板的底面，在对半导体氧化物图案层进行遮光的同时，去除了现有技术中的金属遮光层，避免了金属遮光层产生的寄生电容。
【附图说明】
图1是本发明OLED显示面板的制备方法实施例的流程示意图；
图2是图1中各步骤制备而成的OLED显示面板实施例的结构示意图；
图3是图1中步骤S11的具体流程示意图；
图4是图3中步骤S113的具体流程示意图；
图5是图3中步骤S114的具体流程示意图；
图6是图1中步骤S13的一具体流程示意图；
图7是图6中薄膜层的结构示意图。
【具体实施方式】
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明所提供的一种OLED显示面板及其制备方法、显示器做进一步详细描述。
参阅图1和图2，本发明提供的OLED显示面板的制备方法实施例包括：
S11：在第一基板10的表面形成多个膜层；
其中，多个膜层包括位于底层的缓冲层101和设于缓冲层101上的半导体氧化物图案层102。
参阅图3，该步骤S11可具体包括：
S111：在第一基板10的表面形成依次层叠的缓冲层101及半导体氧化物图案层102；
具体地，将第一基板10清洗干净之后，可使用物理气相沉积法或等离子体气相沉积法在第一基板10上沉积一层氧化硅层作为缓冲层，或者先沉积一层氮化硅层，然后在氮化硅层上继续沉积一层氧化硅层以共同作为缓冲层101；进而在缓冲层101上沉积半导体氧化物层，经过光阻涂布、曝光、显影及剥离的光刻工艺之后，形成图案化的半导体氧化物层，即为半导体氧化物图案层102。
其中，半导体氧化物图案层102包括第一部分1021及与第一部分1021相邻的第二部分1022，在本实施例图示中，第二部分1022位于第一部分1021相对的两侧。
可选的，第一基板10为玻璃基板或硅片基板，半导体氧化物为IGZO，即铟镓锌氧化物。
S112：在半导体氧化物图案层102上形成依次层叠的栅极绝缘层103和栅极图案层104；
可选的，在缓冲层101上沉积一层覆盖半导体氧化物图案层102的氧化硅层，经过光阻涂布、曝光、显影及剥离的光刻工艺之后，在半导体氧化物图案层102上形成与半导体氧化物图案层102的第一部分1021相对设置的栅极绝缘层103；然后在沉积一层金属层，经过光阻涂布、曝光、显影及剥离的光刻工艺之后，形成图案化的金属层以作为栅极图案层104。
可选的，金属层为钼、铝或铜金属层。
进一步地，对半导体氧化物图案层102进行退火处理，可使用氢气等离子或氩气等离子的退火方式对半导体氧化物图案层102进行退火处理，以在退火过程中，使得半导体氧化物图案层102的第二部分1022具有导体特性，第一部分1021与栅极绝缘层103相对设置而被栅极绝缘层103保护以在退火之后仍然保留半导体特性，当然，使得半导体氧化物图案层102的第二部分1022具有导体特性的退火处理也可以在其他步骤中进行，在此不作限定。
S113：形成与半导体氧化物图案层102接触的源极图案层105和漏极图案层106。
参阅图4，该步骤S113可具体包括：
S1131：在缓冲层101上形成覆盖半导体氧化物图案层102、栅极绝缘层103及栅极图案层104的介电层107；
具体地，可使用物理气相沉积法或化学气相沉积法在缓冲层101形成覆盖半导体氧化物图案层102、栅极绝缘层103及栅极图案层104的介电层107，该介电层107可以是氧化硅或氮化硅的单层结构，也可以是包括氧化硅及氮化硅的双层结构。
S1132：开设贯穿介电层107且连通半导体氧化物图案层102的第一接触孔1071；
具体地，在介电层107上通过光阻涂布、曝光之后形成图案化的接触孔，然后对该图案化的接触孔进行蚀刻，在剥离之后即可得到第一接触孔1071。
其中，在本实施例中，第一接触孔1071连通半导体氧化物图案层102的第二部分1022。
S1133：在介电层107上通过第一接触孔1071形成与半导体氧化物图案层102接触的源极图案层105和漏极图案层106。
具体地，在介电层107上及第一接触孔1071中沉积金属，形成金属层，然后在沉积的金属层上沉积光阻层，再进行曝光、显影、刻蚀和剥离的制程，以得到图案化的金属层作为源极图案层105和漏极图案层106，由于第一接触孔1071与半导体氧化物图案层102的第二部分1022连通，以使得源极图案层105和漏极图案层106与半导体氧化物图案层102的第二部分1022接触。
S114：形成与源极图案层105或漏极图案层106电连接的第一电极图案层108；
参阅图5，该步骤S114可具体包括：
S1141：在介电层107上形成依次层叠的保护层109及平坦层110；
其中，在保护层109上设有彩色滤光层1091，平坦层110设置于保护层109上且覆盖彩色滤光层1091。
S1142：开设贯穿保护层109及平坦层110且连通源极图案层105或漏极图案层106的第二接触孔1101；
具体地，在平坦层110上与源极图案层105或漏极图案层106相对应的位置通过光阻涂布、曝光之后形成图案化的接触孔，然后蚀刻该图案化的接触孔至源极图案层105或漏极图案层106，在剥离之后即可得到与源极图案层105或漏极图案层106连通的第二接触孔1101。
S1143：在平坦层110上通过第二接触孔1101形成与源极图案层105或漏极图案层106电连接的第一电极图案层108。
具体地，可使用物理气相沉积法在平坦层110上及第二接触孔1101中沉积金属，形成金属层，然后在沉积的金属层上沉积光阻层，再进行曝光、显影、刻蚀和剥离的制程，即可得到图案化的第一电极层，且由于第二接触孔1101与源极图案层105或漏极图案层106连通，可使第一电极图案层108通过第二接触孔1101与源极图案层105或漏极图案层106电连接。
其中，该第一电极图案层108可以作为本实施例中显示面板的阳极层，也可以作为显示面板的阴极层。
S115：形成覆盖第一电极图案层108的像素定义层111；
其中，像素定义层111设置有像素发光区1111。
具体地，可通过物理气相沉积法或化学气相沉积法在平坦上110形成覆盖第一电极图案层108的像素定义层111，然后在像素定义层111上与彩色滤光层1091相对应的位置通过光阻涂布、曝光、显影、蚀刻及剥离的光刻工艺之后，形成与彩色滤光层1091对应设置的像素发光区1111。
S116：在像素定义层111上依次形成与像素发光区1111对应设置的功能层112及第二电极图案层113。
具体地，在像素发光区1111相对应的位置依次设置电子传输层1121、发光层1122、空穴传输层1123及第二电极图案层113。
其中，第二电极图案层113与第一电极图案层108电连接，且与第一电极图案层108的极性相反。
S12：在多个膜层上设置第二基板20；
具体地，在完成上述的第一基板10上形成多个膜层之后，在多个膜层上将第二基板20与第一基板10贴合。
S13：在第一基板10的底面形成遮光层114。
其中，遮光层114与半导体氧化物图案层102对应设置。
可选的，在本实施例中，遮光层114的形成有两种方法，其中一种为：在第一基板10的底面印刷吸光材料以形成遮光层114，具体地，在第一基板10的底面且与半导体氧化物图案层102相对应的位置印刷一层黑色材料，该黑色材料能够在被光照射时，不会透射光线，从而使得光线不会照射至半导体氧化物图案层102。
参阅图6，第二种方法可具体包括：
S131：形成具有吸光材料的薄膜层，并将薄膜层贴附于一偏光片上；
一般的，在第一基板10和第二基板20贴合之后，通常会在第一基板10的底面贴合一偏光片，在本实施例中，可先制备一薄膜层，如图7所示，该薄膜层上具有多个位置的黑色材料，即为本实施例中的遮光层114，然后将该薄膜层与偏光片贴附在一起。
S132：将偏光片贴附于第一基板10底面。
具体地，将偏光片贴附于第一基板10底面，且使得薄膜层上黑色材料的遮光层114与半导体氧化物图案层102对应设置。
此外，在本实施例中，还可以在显示面板的非显示区印刷上述的黑色材料或者如图7所示的在薄膜层上与非显示区对应的位置印刷黑色材料，以遮挡非显示区。
进一步参阅图2，本发明提供的OLED显示面板实施例包括第一基板10及与第一基板10相对设置的第二基板20。
第一基板10的表面设有多个膜层，该多个膜层包括位于底层的缓冲层101和设于缓冲层101上的半导体氧化物图案层102。
进一步地，在第一基板10的底面设置有遮光层114，遮光层114与半导体氧化物图案层102对应设置。
其中，该多个膜层以及遮光层可参阅上述方法制备而成，在此不再赘述。
第二基板20设置于多个膜层上。
本发明提供的显示器实施例包括上述的显示面板。
区别于现有技术，本发明通过在第一基板的表面形层多个膜层，多个膜层包括位于底层的缓冲层和设于缓冲层上的半导体氧化物图案层；在多个膜层上设置第二基板；在第一基板的底面形成遮光层，遮光层与半导体氧化物图案层对应设置的方法，将遮光层设置于第一基板的底面，在对半导体氧化物图案层进行遮光的同时，去除了现有技术中的金属遮光层，避免了金属遮光层产生的寄生电容，同时由于去除了金属遮光层，减少了显示面板的制程数以及制备过程中的光罩数，简化了工艺步骤，降低了生产成本，提高了生产效率。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (15)
- 一种OLED显示面板的制备方法，其中，所述方法包括：在第一基板的表面形层多个膜层，所述多个膜层包括位于底层的缓冲层和设于所述缓冲层上的半导体氧化物图案层；在所述多个膜层上设置第二基板；在所述第一基板的底面形成遮光层，所述遮光层与所述半导体氧化物图案层对应设置；其中，所述在第一基板的底面形成遮光层包括：在所述第一基板的底面印刷吸光材料以形成所述遮光层；或形成具有吸光材料的薄膜层，并将所述薄膜层贴附于一偏光片上；将所述偏光片贴附于所述第一基板底面，并使得所述薄膜层具有所述吸光材料的位置与所述半导体氧化物图案层对应设置。
- 根据权利要求1所述的方法，其中，所述在第一基板的表面形层多个膜层包括：在所述第一基板的表面形成依次层叠的缓冲层及半导体氧化物图案层；在所述半导体氧化物图案层上形成依次层叠的栅极绝缘层和栅极图案层；形成与所述半导体氧化物图案层接触的源极图案层和漏极图案层。
- 根据权利要求2所述的方法，其中，所述形成与所述半导体氧化物图案层接触的源极图案层和漏极图案层包括：在所述缓冲层上形成覆盖所述半导体氧化物图案层、所述栅极绝缘层及所述栅极图案层的介电层；开设贯穿所述介电层且连通所述半导体氧化物图案层的第一接触孔；在所述介电层上通过所述第一接触孔形成与所述半导体氧化物图案层接触的所述源极图案层和所述漏极图案层。
- 根据权利要求3所述的方法，其中，所述在第一基板的表面形层多个膜层进一步包括：形成与所述源极图案层或所述漏极图案层电连接的第一电极图案层；形成覆盖所述第一电极图案层的像素定义层，所述像素定义层设置有像素发光区；在所述像素定义层上依次形成与所述像素发光区对应设置的功能层及第二电极图案层，所述第二电极图案层与所述第一电极图案层电连接。
- 根据权利要求4所述的方法，其中，所述形成与所述源极图案层或所述漏极图案层电连接的第一电极图案层包括：在所述介电层上形成依次层叠的保护层及平坦层；开设贯穿所述保护层及所述平坦层且连通所述源极图案层或所述漏极图案层的第二接触孔；在所述平坦层上通过所述第二接触孔形成与所述源极图案层或所述漏极图案层电连接的第一电极图案层。
- 根据权利要求5所述的方法，其中，所述保护层上设有彩色滤光层，所述彩色滤光层与所述像素发光区对应设置。
- 一种OLED显示面板，其中，所述显示面板包括：第一基板，所述第一基板的表面有多个膜层，所述多个膜层包括位于底层的缓冲层和设于所述缓冲层上的半导体氧化物图案层；第二基板，设置于所述多个膜层上；其中，所述第一基板的底面设有遮光层，所述遮光层与所述半导体氧化物图案层对应设置。
- 根据权利要求7所述的显示面板，其中，所述遮光层为在所述第一基板的底面印刷的吸光材料。
- 根据权利要求7所述的显示面板，其中，所述遮光层为具有吸光材料的薄膜层，其中，所述薄膜层贴附于一偏光片上，所述偏光片贴附于所述第一基板底面，且所述薄膜层具有所述吸光材料的位置与所述半导体氧化物图案层对应设置。
- 根据权利要求7所述的显示面板，其中，所述膜层进一步包括：在所述半导体氧化物图案层上依次层叠的栅极绝缘层和栅极图案层；与所述半导体氧化物图案层接触的源极图案层和漏极图案层。
- 根据权利要求10所述的显示面板，其中，所述膜层进一步包括在所述缓冲层上且覆盖所述半导体氧化物图案层、所述栅极绝缘层及所述栅极图案层的介电层，其中，所述介电层上设有贯穿所述介电层且连通所述半导体氧化物图案层的第一接触孔，所述源极图案层和所述漏极图案层在所述介电层上通过所述第一接触孔与所述半导体氧化物图案层接触。
- 根据权利要求11所述的显示面板，其中，所述膜层进一步包括：与所述源极图案层或所述漏极图案层电连接的第一电极图案层；覆盖所述第一电极图案层的像素定义层，所述像素定义层设置有像素发光区；在所述像素定义层上依次形成的与所述像素发光区对应设置的功能层及第二电极图案层，所述第二电极图案层与所述第一电极图案层电连接。
- 根据权利要求12所述的显示面板，其中，所述膜层进一步包括在所述介电层上依次层叠的保护层及平坦层，其中，所述保护层及所述平坦层设有贯穿所述保护层及所述平坦层且连通所述源极图案层或所述漏极图案层的第二接触孔，所述第一电极图案层在所述平坦层上通过所述第二接触孔与所述源极图案层或所述漏极图案层电连接。
- 根据权利要求13所述的显示面板，其中，所述保护层上设有彩色滤光层，所述彩色滤光层与所述像素发光区对应设置。
- 一种显示器，其中，所述显示器包括权利要求7所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/541,646 US20180315808A1 (en) | 2017-04-28 | 2017-06-15 | Organic light emitting (oled) display panels, and the manufacturing methods and display devices thereof |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710295368.9A CN106898710A (zh) | 2017-04-28 | 2017-04-28 | 一种oled显示面板及其制备方法、显示器 |
| CN201710295368.9 | 2017-04-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2018196125A1 true WO2018196125A1 (zh) | 2018-11-01 |
Family
ID=59197236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/CN2017/088359 WO2018196125A1 (zh) | 2017-04-28 | 2017-06-15 | 一种oled显示面板及其制备方法、显示器 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN106898710A (zh) |
| WO (1) | WO2018196125A1 (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107144528B (zh) * | 2017-06-28 | 2019-08-30 | 武汉华星光电半导体显示技术有限公司 | 材料性能测试装置及制作方法 |
| US10305039B2 (en) | 2017-06-28 | 2019-05-28 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Material property testing device and manufacturing method for the same |
| CN109273482B (zh) * | 2017-07-17 | 2021-12-31 | 和鑫光电股份有限公司 | 触控显示装置 |
| CN107657231B (zh) * | 2017-09-27 | 2020-08-11 | 京东方科技集团股份有限公司 | 指纹识别传感器及其制作方法和显示装置 |
| CN110233168B (zh) * | 2018-06-22 | 2023-10-27 | 友达光电股份有限公司 | 有机发光显示器 |
| CN109065595B (zh) * | 2018-08-15 | 2020-08-25 | 京东方科技集团股份有限公司 | 一种显示装置及其制备方法 |
| CN110416225A (zh) * | 2019-07-24 | 2019-11-05 | 深圳市华星光电半导体显示技术有限公司 | 一种TFT驱动背板及Micro-LED显示器 |
| CN111029370A (zh) * | 2019-10-28 | 2020-04-17 | 合肥维信诺科技有限公司 | 显示面板及显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01267616A (ja) * | 1988-04-20 | 1989-10-25 | Hitachi Ltd | 液晶デイスプレイ |
| US5811866A (en) * | 1995-09-12 | 1998-09-22 | Nec Corporation | Active-matrix board having top and bottom light shielding films |
| US20130256652A1 (en) * | 2012-04-02 | 2013-10-03 | Yong Su LEE | Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1098191A (ja) * | 1996-09-20 | 1998-04-14 | Sharp Corp | 半導体薄膜の加工方法及び容量素子を有する半導体装置の製造方法 |
| JP2001305585A (ja) * | 2000-04-25 | 2001-10-31 | Toshiba Corp | 液晶表示装置 |
| JP5037808B2 (ja) * | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
| CN102097454A (zh) * | 2010-11-19 | 2011-06-15 | 信利半导体有限公司 | 一种oled显示器及其制造方法 |
| KR101904012B1 (ko) * | 2011-09-30 | 2018-10-04 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
| KR102010789B1 (ko) * | 2012-12-27 | 2019-10-21 | 엘지디스플레이 주식회사 | 투명 유기 발광 표시 장치 및 투명 유기 발광 표시 장치 제조 방법 |
-
2017
- 2017-04-28 CN CN201710295368.9A patent/CN106898710A/zh active Pending
- 2017-06-15 WO PCT/CN2017/088359 patent/WO2018196125A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01267616A (ja) * | 1988-04-20 | 1989-10-25 | Hitachi Ltd | 液晶デイスプレイ |
| US5811866A (en) * | 1995-09-12 | 1998-09-22 | Nec Corporation | Active-matrix board having top and bottom light shielding films |
| US20130256652A1 (en) * | 2012-04-02 | 2013-10-03 | Yong Su LEE | Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106898710A (zh) | 2017-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2018196125A1 (zh) | 一种oled显示面板及其制备方法、显示器 | |
| WO2016201729A1 (zh) | 一种阵列基板及其制作方法、液晶显示器 | |
| WO2016072598A1 (en) | Touch panel, method of manufacturing the same and touch panel integrated organic light emitting display device | |
| CN102629664B (zh) | 一种阵列基板及其制作方法和显示装置 | |
| US9312279B2 (en) | Thin film transistor array substrate, method of manufacturing the same, and display apparatus including the same | |
| WO2019085065A1 (zh) | 柔性 oled 显示面板及其制备方法 | |
| WO2016119280A1 (zh) | 氧化物薄膜晶体管及其制作方法 | |
| WO2018196078A1 (zh) | 阵列基板及制造方法、显示装置 | |
| WO2012097563A1 (zh) | 一种薄膜晶体管的制作方法 | |
| WO2019052008A1 (zh) | 一种阵列基板及其制备方法、显示装置 | |
| WO2022227154A1 (zh) | 显示面板及其制备方法、显示装置 | |
| CN105140131A (zh) | 氧化物薄膜晶体管的制备方法 | |
| WO2017054191A1 (zh) | 一种tft阵列基板及其制作方法 | |
| WO2018205318A1 (zh) | 一种tft阵列基板及其制作方法 | |
| WO2019019488A1 (zh) | 柔性oled显示器件及制作方法 | |
| WO2019041476A1 (zh) | 一种阵列基板及其制作方法、显示面板 | |
| WO2019090911A1 (zh) | 一种有机薄膜晶体管阵列基板及其制备方法、显示装置 | |
| WO2020056906A1 (zh) | 阵列基板及其制作方法，以及显示面板 | |
| WO2015024321A1 (zh) | 避免有机发光二极管显示设备中金属线路短路的方法 | |
| CN103681515B (zh) | 一种互补型薄膜晶体管驱动背板及其制备方法、显示装置 | |
| WO2018201542A1 (zh) | 一种oled显示面板及其制备方法 | |
| WO2019041480A1 (zh) | Coa显示面板及其制作方法、coa显示装置 | |
| WO2019232820A1 (zh) | 阵列基板的制作方法以及液晶显示装置 | |
| WO2017140015A1 (zh) | 双栅极tft阵列基板及制作方法 | |
| WO2019029007A1 (zh) | 一种tft基板的制备方法、tft基板以及oled显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WWE | Wipo information: entry into national phase |
Ref document number: 15541646 Country of ref document: US |
|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 17908092 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 17908092 Country of ref document: EP Kind code of ref document: A1 |