WO2018186540A1 - Active noise canceling earphone using 3-level digital signal - Google Patents
Active noise canceling earphone using 3-level digital signal Download PDFInfo
- Publication number
- WO2018186540A1 WO2018186540A1 PCT/KR2017/009119 KR2017009119W WO2018186540A1 WO 2018186540 A1 WO2018186540 A1 WO 2018186540A1 KR 2017009119 W KR2017009119 W KR 2017009119W WO 2018186540 A1 WO2018186540 A1 WO 2018186540A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- signal
- level digital
- level
- analog
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R3/00—Circuits for transducers, loudspeakers or microphones
- H04R3/002—Damping circuit arrangements for transducers, e.g. motional feedback circuits
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10K—SOUND-PRODUCING DEVICES; METHODS OR DEVICES FOR PROTECTING AGAINST, OR FOR DAMPING, NOISE OR OTHER ACOUSTIC WAVES IN GENERAL; ACOUSTICS NOT OTHERWISE PROVIDED FOR
- G10K11/00—Methods or devices for transmitting, conducting or directing sound in general; Methods or devices for protecting against, or for damping, noise or other acoustic waves in general
- G10K11/16—Methods or devices for protecting against, or for damping, noise or other acoustic waves in general
- G10K11/175—Methods or devices for protecting against, or for damping, noise or other acoustic waves in general using interference effects; Masking sound
- G10K11/178—Methods or devices for protecting against, or for damping, noise or other acoustic waves in general using interference effects; Masking sound by electro-acoustically regenerating the original acoustic waves in anti-phase
Definitions
- the present invention reduces the loop delay time using a three-level digital signal, in particular a three-level pulse width modulation (PWM) signal or a three-level pulse density modulation (PDM) signal, thereby reducing An active noise reduction earphone using a three-level digital signal capable of increasing the frequency range where active noise canceling is possible.
- a three-level digital signal in particular a three-level pulse width modulation (PWM) signal or a three-level pulse density modulation (PDM) signal, thereby reducing An active noise reduction earphone using a three-level digital signal capable of increasing the frequency range where active noise canceling is possible.
- PWM pulse width modulation
- PDM three-level pulse density modulation
- ANC Active Noise Canceling
- FIG. 1 is a conceptual diagram of a conventional analog active noise reduction (ANC) earphone.
- a conventional analog active noise reduction earphone 100 includes an analog subtractor 110, a first analog amplifier A1 and 120, an acoustic signal generator 130, and a second analog amplifier A2 and 140. It is provided.
- the analog subtractor 110 subtracts the analog feedback signal A FB from the analog audio signal A IN .
- the first analog amplifiers A1 and 120 receive the analog difference signal A ER as an input and amplify the analog difference signal A ER to output the amplified difference signal.
- the acoustic signal generator 130 includes an earphone speaker SP, 131, an adder 132, and a microphone MIC 133, and is located in an ear canal of the user.
- the earphone speaker SP 131 receives the difference signal amplified by the first analog amplifiers A1 and 120 and outputs a speaker output sound signal S ER .
- the adder 132 combines the speaker output sound signal S ER and the noise sound signal N introduced from the outside into the ear and outputs the synthesized sound signal S O to the microphone MIC 133.
- the microphone (MIC, 133) are converts the synthesized sound signal (S O) to an electrical signal.
- the second analog amplifiers A2 and 140 amplify an electric signal converted by the microphone MIC 133 and output the amplified electrical signal as the analog feedback signal A FB .
- the microphone MIC 133 Since the microphone MIC 133 is located in the user's ear, it is assumed that the sound signal detected by the microphone MIC 133 is substantially the same as the sound signal input to the ear drum of the user.
- FIG. 2 is a conceptual diagram for calculating a transfer function in the conventional analog active noise reduction (ANC) earphone shown in FIG.
- ANC active noise reduction
- the analog difference signal A ER is an electrical signal of the speaker output sound signal S ER , which is an acoustic signal generated by sequentially passing through the first analog amplifiers A1 and 120 and the earphone speaker SP and 131.
- a transfer function for the analog difference signal A ER is called A 11 (s)
- the synthesized acoustic signal SO which is an acoustic signal
- the microphone MIC and the second analog amplifier A2 Speaking 140) for the transfer function for the electrical signals of the said composite acoustic signal of the analog feedback signal (a FB) (s O) is generated through a 22 turn (s)
- the acoustic signal delivered to the user's ear drum synthesizing a sound signal (S O) is expressed by equation 1 below.
- Equation 1 if the product of loop gain A 11 (s) and A 22 (s) is sufficiently larger than 1, the noise acoustic signal N is 1 / ⁇ A 11 (s) * A 22 (s ) ⁇ Is multiplied and greatly attenuated to the user's eardrum.
- the analog audio input signal (A IN ) that you want to listen to is delivered relatively multiplied by the gain of 1 / A 22 (s). do.
- the analog audio input signal (A IN) analog subtractor 110 in FIG. 1 Prior to applying the gain attenuation phenomena (1 / A 22 (s)) is, the analog audio input signal (A IN) analog subtractor 110 in FIG. 1 with respect to the analog audio input signal (A IN) A 22 After passing through the analog amplifier having a gain of (s) or greater, the analog subtractor 110 can be compensated for. If the loop gain is much smaller than 1 ( ⁇ 0), the noise acoustic signal N is multiplied by 1 and transmitted to the user's eardrum so that the noise acoustic signal is not attenuated.
- the conventional analog active noise reduction (ANC) earphone shown in FIG. 1 has an advantage that the loop latency is short and thus attenuates noise noise signals in a relatively high frequency band.
- the loop delay time is a time required for a signal starting from one point of the feedback loop to reach the same point by turning around the feedback loop.
- the analog active noise reduction (ANC) earphone has a wide frequency range capable of attenuating noise sound by keeping the loop gain (A 11 (s) * A 22 (s)) large because the loop delay time is short. There is this.
- the gain of the microphone MIC and the earphone speaker SP is small so that the loop gain value is very small ( ⁇ 0), so that the analog active noise reduction (ANC) earphone Does not attenuate the noise sound.
- the analog active noise reduction (ANC) earphone works well with respect to a noise acoustic signal having a frequency included in a band from 50 Hz to a maximum frequency to attenuate the noise acoustic signal.
- the maximum frequency is determined by the loop delay time and the frequency stability of the loop.
- FIG 3 is a conceptual diagram of a conventional digital active noise reduction (ANC) earphone.
- the conventional digital active noise reduction earphone 300 includes a digital subtractor 310, a digital-to-analog converter DAC1 and 320, a first analog amplifier A1 and 330, and an acoustic signal generator 340. And second analog amplifiers A2 and 350 and analog to digital converters ADC 360.
- the analog audio input signal A IN and the analog subtractor 110 are respectively the digital audio input signal D. IN ) and the digital subtractor 310
- the first analog amplifier A1 of FIG. 1 is replaced by a series connection of the digital-to-analog converters DAC1 and 320 and the first analog amplifiers A1 and 330.
- the second analog amplifier A2 of FIG. 1 has been replaced by a series connection of the second analog amplifiers A2 and 350 and the analog-to-digital converters ADC 360.
- a series connection between the digital-to-analog converters DAC1 and 320 and the first analog amplifiers A1 and 330 is performed in order to increase the efficiency of converting an electrical signal into an acoustic signal. It can be replaced by a series connection of -D amplifier and LC lowpass filter.
- the analog-to-digital converter (ADC, 360) is usually delta to convert the analog feedback signal (A FB ), which is the output signal of the second analog amplifier (A2, 350) into a pulse code modulation (PCM) two-level digital code.
- a FB analog feedback signal
- PCM pulse code modulation
- the decimation filter also called a date rate converter, receives a high speed data output from the delta-sigma modulator and outputs a low speed PCM two-level digital code, from input to output.
- the latency of the signal is about 0.5ms, which occupies most of the loop delay time of the digital ANC earphone shown in FIG.
- a microphone MIC the second analog amplifier A2, the analog-to-digital converter ADC, the digital subtractor, the digital-to-analog converter DAC1, and the first analog amplifier A1 may be used.
- the digital active noise reduction (ANC) earphone circuit performs a stable operation with a phase margin of 90 degrees without oscillation.
- the loop gain value is increased only for the frequency band of 50 Hz to 500 Hz, and the loop gain value is smaller than 1 for the frequency band of 500 Hz or more to ensure frequency stability. The rash can be prevented. Therefore, in such a case, the noise noise belonging to the frequency band of 50Hz to 500Hz is generally attenuated well and transmitted to the user's eardrum, and the high frequency noise sound of 500Hz or more is not attenuated and transmitted to the user's eardrum.
- the technical problem to be solved by the present invention is to reduce the loop delay time by using a three-level pulse width modulation (PWM) signal or a three-level pulse density modulation (PDM) signal, thereby enabling active in earphones that receive digital audio signals. It is to provide an active noise reduction earphone using a three-level digital signal that can increase the frequency range that can be active noise canceling.
- PWM pulse width modulation
- PDM pulse density modulation
- the active noise reduction earphone using a three-level digital signal receives one digital audio input signal D IN and receives a first two-level digital signal P IN that is a PWM signal.
- a digital-input PWM signal converter for outputting;
- a three-level PWM signal generator that receives the first two-level digital signal P IN and the second two-level digital signal P FB , which are PWM signals, and outputs one single-level digital signal P ER .
- An amplifier A3 receiving the 3-level digital signal and amplifying the 3-level digital signal;
- a low pass filter for performing low pass filtering on the output signal of the amplifier; It is connected to the output terminal of the low pass filter and converts the output signal of the low pass filter to an acoustic signal (S ER ) and adds it with the noise acoustic signal (N) to output a synthesized acoustic signal (S O ), which is then converted into an electrical signal.
- a synthesized sound signal generation unit for converting the signal into a signal;
- An analog amplifier (A2) for amplifying an electrical signal output from the synthesized acoustic signal generator and outputting the analog signal as an analog feedback signal (A FB );
- an analog-input PWM signal converter configured to receive the analog feedback signal and output the second two-level digital signal, wherein the three-level PWM signal generator, the amplifier, the low pass filter, and the synthesized sound signal.
- the feedback loop composed of the generation unit, the analog amplifier, and the analog-input PWM signal converter may perform a negative feedback operation.
- the active noise reduction earphone using the three-level digital signal receives one digital audio input signal D IN and receives the first two-level digital signal P IN that is a PDM signal.
- a digital-input PDM signal converter for outputting;
- a three-level PDM signal generator which receives the first two-level digital signal PIN and the second two-level digital signal P FB which are PDM signals and outputs one three-level digital signal P ER ;
- An amplifier A3 receiving the 3-level digital signal and amplifying the 3-level digital signal;
- a low pass filter for performing low pass filtering on the output signal of the amplifier;
- a synthesized acoustic signal generation unit connected to the output terminal of the low pass filter and converting the output signal of the low pass filter into an acoustic signal and then adding the noise acoustic signal and outputting a synthesized acoustic signal to convert it into an electrical signal;
- An analog amplifier (A2) for amplifying an electrical signal output from the synthesized acoustic
- the synthesized sound signal generation unit is connected to an output terminal of the low pass filter and converts an output signal of the low pass filter to output a speaker output sound signal.
- the amplifier is preferably a class-D type amplifier.
- the class-D amplifier receives a three-level digital signal P ER and outputs two analog signals through a first output terminal OP1 and a second output terminal OM1, respectively, and the three-level amplifier.
- the digital signal P ER has three kinds of values of +1, 0, and -1, and the first to sixth two-level digital intermediate signals GP1, from the one three-level digital signal P ER .
- GN2, GP3, GN4, GP5, GN6 the first to sixth two-level digital intermediate signals
- the class-D amplifier may include the first to sixth two-level digital intermediate signals GP1, GN2, GP3, GN4, GP5, and GN6 when the three-level digital signal P ER is +1. Has a value of logic levels '0', '0', '1', '1', '1', and '0', respectively, and when the three-level digital signal P ER is 0, the first To sixth two-level digital intermediate signals GP1, GN2, GP3, GN4, GP5, and GN6, respectively, of the logic levels '1', '0', '1', '0', '0', and '1'.
- the first to sixth two-level digital intermediate signals GP1, GN2, GP3, GN4, GP5, and GN6 each have a logic level '. It has the values 1 ',' 1 ',' 0 ',' 0 ',' 1 'and' 0 '.
- a drain, a source, a gate, and a substrate node may include the first output terminal OP1, the positive voltage supply terminal VDD, the first two-level digital intermediate signal GP1, and A first PMOS transistor MP1 connected to the positive voltage supply terminal VDD; A drain, a source, a gate, and a substrate node are respectively connected to the first output terminal OP1, the negative voltage supply terminal VSS, the second two-level digital intermediate signal GN2, and the negative voltage supply terminal VSS.
- One fourth NMOS transistor MN4 connected; A drain, a source, a gate, and a substrate node are respectively connected to the second output terminal OM1, the first output terminal OP1, the fifth two-level digital intermediate signal GP5, and the positive voltage supply terminal VDD.
- one sixth NMOS transistor MN6 coupled to it.
- the speaker and the microphone are preferably located in the ear canal of the user.
- the low pass filter LPF comprises: a first input terminal connected to a first output terminal OP1 of the class-D amplifier; A second input terminal connected to a second output terminal OM1 of the class-D amplifier; A first output terminal OP2 connected to the positive input terminal of the speaker; A second output terminal OM2 connected to a negative input terminal of the speaker; A first inductor LP connected between the first input terminal and the first output terminal OP2; A second inductor LM connected between the second input terminal and the second output terminal OM2; A first storage battery CP connected between the first output terminal OP2 and a negative voltage supply terminal VSS; And a second storage battery CM connected between the second output terminal OM2 and the negative voltage supply terminal VSS.
- the first storage battery CP and the second storage battery CM may be replaced with one storage battery connected between the first output terminal OP2 and the second output terminal OM2.
- the analog-input PWM signal converter converts the differential signal of the analog feedback signal A FB and the differential signal of the reference analog signal A REF . It may be configured as a comparator that receives the input and outputs the second two-level digital signal (P FB ). In this case, when the value of the analog feedback signal A FB is greater than the value of the reference analog signal A REF , the second two-level digital signal P FB becomes a logic level '1'. When the value of the analog feedback signal A FB is less than or equal to the value of the reference analog signal A REF , the second two-level digital signal P FB becomes a logic level '0'.
- Active noise reduction earphones using a three-level digital signal according to the invention can also be used in hearing aids or personal acoustic amplifiers.
- the loop delay time which is the time taken for the signal to travel one cycle along the feedback loop, is less than 0.0001 sec. It is preferable.
- the three-level PWM signal generator and the three-level PDM signal generator are configured for the second two-level digital signal in the first two-level digital signal.
- the result of subtracting the signal is output as the 3-level digital signal P ER .
- the electrical signal output by the microphone is preferably a differential signal.
- an active noise reduction earphone using a three-level digital signal in a digital active noise reduction earphone, a loop using a three-level pulse width modulation (PWM) signal or a three-level pulse density modulation (PDM) signal is used.
- PWM pulse width modulation
- PDM three-level pulse density modulation
- FIG. 1 is a conceptual diagram of a conventional analog active noise reduction earphone.
- FIG. 2 is a conceptual diagram for calculating a transfer function in a conventional analog active noise reduction earphone.
- FIG. 3 is a conceptual diagram of a conventional digital active noise reduction earphone.
- FIG. 4 is a diagram illustrating an embodiment of an active noise reduction earphone using a three-level digital signal according to the present invention.
- FIG. 5 is a diagram illustrating another embodiment of an active noise reduction earphone using a three-level digital signal according to the present invention.
- FIG. 6 is a diagram for describing an operation of the 3-level PWM signal generator of FIG. 4 and the PDM signal generator of FIG. 5.
- FIG. 7 is a circuit diagram illustrating a connection relationship between a class-D type amplifier, a low pass filter, and a speaker in an active noise reduction earphone using a three-level digital signal according to the present invention shown in FIGS. 4 and 5.
- FIG. 8 is a circuit diagram illustrating a connection relationship between a microphone and a second analog amplifier in an active noise reduction earphone using a three-level digital signal according to the present invention shown in FIGS. 4 and 5.
- FIG. 9 is a diagram illustrating an analog-input PWM signal converter of an active noise reduction earphone using a three-level digital signal according to the present invention shown in FIG. 4.
- FIG. 10 is a diagram illustrating waveforms of a reference analog signal shown in FIG. 9.
- FIG. 11 is a diagram illustrating a digital-input PWM signal converter and a reference analog signal generating circuit of an active noise reduction earphone using a three-level digital signal according to the present invention shown in FIG. 4.
- FIG. 12 is a diagram illustrating a digital-input PDM signal converter of an active noise reduction earphone using a three-level digital signal according to the present invention shown in FIG.
- FIG. 4 is a diagram illustrating an embodiment of an active noise reduction earphone using a three-level digital signal according to the present invention.
- the active noise reduction earphone 400 using a three-level digital signal includes a digital-input PWM signal converter 410, a three-level PWM signal generator 420, an amplifier A3, 430, a low pass filter 440, an acoustic signal generator 450, analog amplifiers A2 and 460, and an analog-input PWM signal converter 470.
- the digital-input PWM signal converter 410 receives one digital audio input signal D IN and outputs a first two-level digital signal P IN that is a PWM signal.
- the three-level PWM signal generator 420 receives the first two-level digital signal P IN and the second two-level digital signal P FB which are PWM signals and receive one three-level digital signal P ER.
- Amplifiers A3 and 430 receive the three-level digital signal and amplify and output the digital signal.
- the low pass filter 440 performs low pass filtering on the output signal of the amplifier.
- Acoustic signal generator 450 is connected to the output terminal of the low pass filter and converts the output signal of the low pass filter into an acoustic signal, and then adds it with the noise acoustic signal to output a synthetic sound signal and converts it into an electrical signal and outputs do.
- the analog amplifiers A2 and 460 amplify the electric signals output from the synthesized acoustic signal generator 450 and output the amplified electrical signals as analog feedback signals A FB .
- the analog-input PWM signal converter 470 receives the analog feedback signal A FB and outputs the second two-level digital signal P FB .
- the three-level PWM signal generator 420, the amplifier 430, the low pass filter 440, the synthesized acoustic signal generator 450, the analog amplifier 460 and the analog-input PWM signal The feedback loop consisting of the transducer 470 performs a negative feedback operation.
- PWM pulse width modulation
- ADC analog-to-digital converter
- DAC1 digital-to-analog converter
- the analog-to-digital converter (ADC) is replaced with an analog-input PWM converter 470,
- the series connection of the digital-to-analog converter DAC1 and the first analog amplifier A1 is replaced by the series connection of one class-D type amplifier A3 and 430 and one low pass filter LPF and 440. .
- the digital subtractor 310 is replaced by one three-level PWM generator 420, and the digital audio input signal D IN is converted into one PWM signal, the first two-level digital signal P IN .
- a digital-input PWM converter (410) was added.
- the digital audio input signal D IN is PCM 2-level digital data, but the PWM signal is used in the subtractor for negative feedback operation, and the decimation filter constituting the ADC 360 of FIG. 3 is removed.
- the analog-input PWM signal converter 470 By using the analog-input PWM signal converter 470, the loop delay time is drastically reduced from 0.5 ms (1 / 2,000 seconds) to 0.1 ms (1 / 10,000 seconds).
- the maximum frequency of the noise acoustic signal that can be attenuated was increased five times from 500 Hz to 2,500 Hz.
- the three-level PWM generator 420 receives two first two-level digital PWM signals P IN and a second two-level digital signal P FB as inputs. Outputs one 3-level digital signal P ER , which is a signal.
- the second two-level digital signal P FB is a two-level digital PWM signal output from the analog-input PWM signal converter 470.
- the analog-input PWM signal converter 470 is a microphone (MIC, 453).
- the analog feedback signal A FB and sawtooth wave reference analog signal A REF generated by amplifying the electric signal converted by the second analog amplifiers A2 and 460 are received as inputs, and the analog feedback is input.
- the second two-level digital signal P FB is output at a logic level '1'.
- the level digital signal P FB is output at a logic level '0'.
- FIG. 5 is a diagram illustrating another embodiment of an active noise reduction earphone using a three-level digital signal according to the present invention.
- the PWM signal is used in FIG. 5, whereas the PWM signal is used in FIG. 5.
- the digital-input PWM signal converter 410 of FIG. 4, the analog-input PWM signal converter 470 and the three-level PWM signal generator 420 of FIG. 5 are respectively a digital-input PDM signal converter 510, Replaced by analog-input delta-sigma modulator 570 and three-level PDM signal generator 520.
- the loop delay time is substantially the same as the embodiment illustrated in FIG. 4, but the sawtooth waveform analog reference input to the analog-input PWM signal converter 470 of FIG. 4 is used. Since the signal A REF does not need to be generated and the analog signal is sensitive to noise, the embodiment shown in FIG. 5 has a strong advantage over noise than the embodiment shown in FIG. 4.
- the three-level PWM signal generator 420 of FIG. 4 receives the two two-level digital PWM signals, the first two-level digital signal P IN and the second two-level digital signal P FB , as inputs. Generate one 3-level digital signal P ER that is a signal. Meanwhile, the three-level PDM signal generator 520 of FIG. 5 receives two two-level digital PDM signals, a first two-level digital signal P IN and a second two-level digital signal P FB as inputs. And generates one 3-level digital signal P ER that is a PDM signal.
- the three-level PWM signal generator 420 of FIG. 4 and the three-level PDM signal generator 520 of FIG. 5 have two two-level digital signals, except that the modulation schemes of the signals are different from each other using PWM and PDM. It takes the same role to generate one 3-level signal as an input. Accordingly, the three-level PWM signal generator 420 and the three-level PDM signal generator 520 perform the same logic operation as shown in Equation 2, and thus, at the first two-level digital signal P IN value. The result of subtracting the second two-level digital signal P FB is output as a three-level digital signal P ER .
- FIG. 6 is a diagram for describing an operation of the 3-level PWM signal generator of FIG. 4 and the 3-level PDM signal generator of FIG. 5.
- the table shown in FIG. 6 is a table showing a logic operation according to equation (2).
- one three-level (ternary) digital signal P ER is represented as three two-level digital signals PLUS, ZERO, and MINUS.
- FIG. 7 is a circuit diagram illustrating a connection relationship between a class-D type amplifier, a low pass filter, and a speaker in an active noise reduction earphone using a three-level digital signal according to the present invention shown in FIGS. 4 and 5.
- the class-D type amplifier A3 receives one 3-level digital signal P ER as an input and receives two analog signals from the first output terminal OP1 and the second output terminal ( Output to OM1).
- the three-level digital signal P ER is represented by three two-level digital signals PLUS, ZERO, and MINUS.
- Conventional class-D amplifier is a amplifier that receives a PWM or PDM signal as an input and drives a speaker. Therefore, the class-D amplifier has a high efficiency of converting an electrical signal into an acoustic signal and is used in an output stage of an audio amplifier.
- Conventional class-D amplifiers consist of two digital CMOS inverters and two LC lowpass filters, one CMOS inverter and one CMOS inverter with logic level values. It receives these different complementary two-level digital input signals.
- the connection with the LC lowpass filter (LPF) is the same as that of the conventional class-D amplifier, but the conventional class-D amplifier is two-level digital complementary to each other.
- Class-D amplifiers according to the present invention differ from each other in that they receive one 3-level digital signal (P ER ) as input.
- the three-level digital signal P ER is a three-level digital signal having three kinds of values of +1, 0, and -1, and three two-level digital signals PLUS, ZERO, and MINUS are illustrated in FIG. Is shown.
- CMOS complementary metal-oxide-semiconductor
- the class-D amplifier A3 includes three two-level two-level digital digital input terminals of PLUS, ZERO, and MINUS, two of a first output terminal OP1 and a second output terminal OM1. With three analog output terminals, first to sixth two-level digital intermediate signals GP1, GN2, GP3, GN4, GP5, and GN6 are generated from the three digital input terminals.
- the first to sixth two-level digital intermediate signals GP1 may be used.
- GN2, GP3, GN4, GP5, GN6 have logic levels '0', '0', '1', '1', '1' and '0'.
- the first to sixth two-level digital intermediate signals GP1 and GN2 are used.
- GP3, GN4, GP5, and GN6 have logic levels '1', '0', '1', '0', '0', and '1'.
- the first to sixth two-level digital intermediate signals GP1, GN2, GP3, GN4, GP5, and GN6) have logic levels '1', '1', '0', '0', '1' and '0', respectively.
- the class-D amplifier according to the present invention includes a first PMOS transistor MP1, a second NMOS transistor MN2, a third PMOS transistor MP3, a fourth NMOS transistor MN4, and a fifth PMOS transistor MP5. And a sixth NMOS transistor MN6.
- the first PMOS transistor MP1 has a drain, a source, a gate, and a substrate node having the first output terminal OP1, a positive supply voltage terminal VDD, and the first two-level digital intermediate signal GP1. Is connected to the VDD.
- a drain, a source, a gate, and a substrate node may respectively include the first output terminal OP1, a negative supply voltage terminal VSS, and the second two-level digital intermediate signal GN2. And the negative supply voltage terminal VSS.
- a drain, a source, a gate, and a substrate node may respectively supply the second output terminal OM1, the positive supply voltage terminal VDD, the third two-level digital intermediate signal GP3, and a positive supply. It is connected to the voltage terminal VDD.
- the fourth NMOS transistor MN4 has a drain, a source, a gate, and a substrate node having the second output terminal OM1, the negative supply voltage terminal VSS, the fourth two-level digital intermediate signal GN4, and the negative node, respectively. It is connected to the supply voltage terminal VSS.
- the fifth PMOS transistor MP5 has a drain, a source, a gate, and a substrate node having the second output terminal OM1, the first output terminal OP1, the fifth two-level digital intermediate signal GP5, and the positive node, respectively. It is connected to the supply voltage terminal VDD.
- a drain, a source, a gate, and a substrate node may respectively have the second output terminal OM1, the first output terminal OP1, the sixth two-level digital intermediate signal GN6, and the It is connected to the negative supply voltage terminal (VSS).
- FIGS. 4 and 5 are circuit diagrams illustrating a connection relationship between a microphone and a second analog amplifier A2 in an active noise reduction earphone using a three-level digital signal according to the present invention shown in FIGS. 4 and 5.
- a resistor R having the same value is connected to two terminals of the microphone MIC, and among the two terminals of each resistor, to the microphone MIC.
- the microphone MIC outputs a differential analog signal by connecting an unconnected terminal to a positive supply voltage VDD and a negative supply voltage VSS, respectively, and through the two capacitors, the second analog amplifier A2.
- the second analog amplifier A2 outputs an analog feedback signal A FB , which is a differential analog signal, in connection with a differential input terminal of. It is preferable that the second analog amplifier A2 is implemented as a fully differential amplifier and can vary the voltage gain.
- FIG. 9 is a diagram illustrating an analog-input PWM signal converter of an active noise reduction earphone using a three-level digital signal according to the present invention shown in FIG. 4.
- the analog-input PWM signal converter receives two differential analog signals, an analog feedback signal (A FB ) and a reference analog signal (A REF ) as inputs, and a two two-level digital PWM signal, a second two-level digital signal (P).
- FB is printed.
- the analog feedback signal A FB is an output signal of the second analog amplifier A2 and the reference analog signal A REF has a triangular waveform.
- the second two-level digital signal P FB becomes a logic level '1', otherwise the second 2- The level digital signal P FB is at logic level '0'.
- FIG. 10 is a diagram illustrating a waveform of the reference analog signal A REF illustrated in FIG. 9.
- the waveform of the reference analog signal A REF is a triangular waveform having the same slew rate and falling slew rate with respect to time.
- FIG. 11 is a diagram illustrating a digital-input PWM signal converter and a reference analog signal A REF generation circuit of an active noise reduction earphone using a three-level digital signal according to the present invention shown in FIG. 4.
- the digital-input PWM signal converter 410 of an active noise reduction earphone using a three-level digital signal is a digital audio input signal D IN and an up / down counter represented by a PCM code. Compare the output of the digital audio input signal (D IN ) is greater than the output value of the up / down counter (up / down counter), the first two-level digital signal (P IN ) value of the logic level '1 Otherwise, the value of the first two-level digital signal P IN becomes a logic level '0'.
- the reference analog signal A REF shown in FIG. 10 is generated by applying the output value of the up / down counter to the digital-to-analog converter DAC2.
- FIG. 12 is a diagram illustrating a digital-input PDM signal converter of an active noise reduction earphone using a three-level digital signal according to the present invention shown in FIG.
- the input digital audio input signal (D IN ) is usually 16 bit 2-level digital PCM data of 44.1kS / sec, with the first stage increasing the sampling rate, the second stage performing the digital lowpass filter operation, and the third stage.
- the digital delta-sigma modulation operation is performed to output a first two-level digital signal P IN that is a one-bit two-level digital PDM data value.
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
Abstract
Description
본 발명은 3-레벨의 디지털 신호, 특히 3-레벨 PWM(pulse width modulation) 신호 또는 3-레벨 PDM(pulse density modulation) 신호를 사용하여 루프 지연시간을 감소시킴으로써, 디지털 오디오 신호를 수신하는 이어폰에서 액티브 노이즈 감소(active noise canceling)가 가능한 주파수 범위를 증가시킬 수 있는 3-레벨의 디지털 신호를 사용하는 액티브 노이즈 감소 이어폰에 관한 것이다.The present invention reduces the loop delay time using a three-level digital signal, in particular a three-level pulse width modulation (PWM) signal or a three-level pulse density modulation (PDM) signal, thereby reducing An active noise reduction earphone using a three-level digital signal capable of increasing the frequency range where active noise canceling is possible.
최근, 지하철이나 버스 또는 비행기에서, 유선 또는 무선 이어폰을 이용하여 스마트폰에서 공급되는 디지털 오디오 신호를 청취하는 사람이 많다. 이 경우, 액티브 노이즈 감소(Active Noise Cancelling : ANC) 기능이 있는 이어폰을 사용하면, 주변잡음을 제거하고 원하는 오디오 신호만 청취할 수 있다. Recently, many people listen to digital audio signals supplied from smart phones using wired or wireless earphones in subways, buses, or airplanes. In this case, using earphones with Active Noise Canceling (ANC) can eliminate ambient noise and only listen to the desired audio signal.
도 1은 종래의 아날로그 액티브 노이즈 감소(ANC) 이어폰의 개념도이다. 1 is a conceptual diagram of a conventional analog active noise reduction (ANC) earphone.
도 1을 참고하면 종래의 아날로그 액티브 노이즈 감소 이어폰(100)은 아날로그뺄셈기(110), 제1 아날로그 증폭기(A1, 120), 음향신호 생성부(130) 및 제2 아날로그 증폭기(A2, 140)를 구비한다.Referring to FIG. 1, a conventional analog active
사용자가 듣기를 원하는 아날로그 오디오 신호(AIN)가 아날로그 액티브 노이즈 감소 이어폰(100)으로 입력되면, 아날로그 뺄셈기(110)가 상기 아날로그 오디오 신호(AIN)에서 아날로그 피드백 신호(AFB)를 빼서 아날로그 차이신호(AER)를 생성한다. 제1 아날로그 증폭기(A1, 120)는 상기 아날로그 차이신호(AER)를 입력으로 받아 이를 증폭하여 증폭된 차이신호를 출력한다.When the analog audio signal A IN desired by the user is input to the analog active
음향신호 생성부(130)는 이어폰 스피커(SP, 131)와 덧셈기(132) 및 마이크로폰(MIC, 133)을 포함하여 구성되며 사용자의 귀 안(ear canal)에 위치한다. The
이어폰 스피커(SP, 131)는 상기 제1 아날로그 증폭기(A1, 120)에서 증폭된 차이신호를 입력받아 스피커 출력 음향신호(SER)를 출력한다. The earphone speaker SP 131 receives the difference signal amplified by the first analog amplifiers A1 and 120 and outputs a speaker output sound signal S ER .
덧셈기(132)에서는 상기 스피커 출력 음향신호(SER)와 외부에서 귀 안으로 유입되는 노이즈 음향신호(N)를 합하여 합성 음향신호(SO)를 마이크로폰(MIC, 133)으로 출력한다.The
상기 마이크로폰(MIC, 133)은 합성 음향신호(SO)를 전기신호로 변환하여 출력한다.The microphone (MIC, 133) are converts the synthesized sound signal (S O) to an electrical signal.
상기 제2 아날로그 증폭기(A2, 140)는 상기 마이크로폰(MIC, 133)이 변환한 전기신호를 증폭하여 상기 아날로그 피드백 신호(AFB)로 출력한다.The second analog amplifiers A2 and 140 amplify an electric signal converted by the
상기 마이크로폰(MIC, 133)이 사용자의 귀 안에 위치하므로 상기 마이크로폰(MIC, 133)이 검출하는 음향신호가 사용자의 고막(ear drum)에 입력되는 음향신호와 대체로 같다고 가정한다.Since the microphone MIC 133 is located in the user's ear, it is assumed that the sound signal detected by the
도 2는 도 1에 도시된 종래의 아날로그 액티브 노이즈 감소(ANC) 이어폰에서 전달함수를 계산하기 위한 개념도이다.2 is a conceptual diagram for calculating a transfer function in the conventional analog active noise reduction (ANC) earphone shown in FIG.
상기 아날로그 차이신호(AER)가 상기 제1 아날로그 증폭기(A1, 120)와 상기 이어폰 스피커(SP, 131)를 차례로 통과하여 생성되는 음향신호인 상기 스피커 출력 음향신호(SER)의 전기신호인 상기 아날로그 차이신호(AER)에 대한 전달함수(transfer function)를 A11(s)라 하고, 음향신호인 상기 합성 음향신호(SO)가 상기 마이크로폰(MIC)과 상기 제2 아날로그 증폭기(A2, 140)를 차례로 통과하여 생성되는 전기신호인 상기 아날로그 피드백 신호(AFB)의 상기 합성 음향신호(SO)에 대한 전달함수를 A22(s)라고 하면, 사용자의 고막에 전달되는 음향신호인 합성 음향신호(SO)는 아래의 수학식 1로 표시된다. The analog difference signal A ER is an electrical signal of the speaker output sound signal S ER , which is an acoustic signal generated by sequentially passing through the first analog amplifiers A1 and 120 and the earphone speaker SP and 131. A transfer function for the analog difference signal A ER is called A 11 (s), and the synthesized acoustic signal SO, which is an acoustic signal, is the microphone MIC and the second analog amplifier A2, Speaking 140) for the transfer function for the electrical signals of the said composite acoustic signal of the analog feedback signal (a FB) (s O) is generated through a 22 turn (s), the acoustic signal delivered to the user's ear drum synthesizing a sound signal (S O) is expressed by
상기 전달함수 A11(s)와 A22(s)는 모두 DC(s=0)에서 양(+)의 값을 가지도록 회로를 구성하여, 상기 마이크로폰(MIC), 상기 제2 아날로그 증폭기(A2, 140), 상기 아날로그 뺄셈기(110), 상기 제1 아날로그 증폭기(A1, 120)와 상기 이어폰 스피커(SP)가 형성하는 피드백 루프가 네거티브(negative) 피드백 동작을 수행하도록 한다.The transfer functions A 11 (s) and A 22 (s) are both configured to have a positive value at DC (s = 0), so that the microphone (MIC) and the second analog amplifier (A2) 140, a feedback loop formed by the
<수학식 1><
수학식 1에서 루프이득(loop gain)인 A11(s)와 A22(s)의 곱이 1 보다 충분히 크면, 상기 노이즈 음향신호(N)는 1 / {A11(s)*A22(s)}가 곱해져서 크게 감쇄되므로 사용자의 고막에 잘 전달되지 않고, 듣기를 원하는 아날로그 오디오 입력신호(AIN)는 1 / A22(s)의 이득이 곱해져서 전달되므로 사용자의 고막에 비교적 잘 전달된다.In
상기 아날로그 오디오 입력신호(AIN)에 대한 이득 감쇄현상(1/A22(s))은, 상기 아날로그 오디오 입력신호(AIN)를 도 1의 아날로그 뺄셈기(110)에 인가하기 전에 A22(s) 또는 그보다 큰 값의 이득을 가지는 아날로그 증폭기를 통과시킨 후에 상기 아날로그 뺄셈기(110)에 인가하면 보상할 수 있다. 상기 루프이득이 1 보다 훨씬 작으면(~0), 상기 노이즈 음향신호(N)는 1이 곱해져서 사용자의 고막에 전달되므로 노이즈 음향신호가 감쇄되지 않는다. Prior to applying the gain attenuation phenomena (1 / A 22 (s)) is, the analog audio input signal (A IN)
도 1에 도시된 종래의 아날로그 액티브 노이즈 감소(ANC) 이어폰은 루프 지연시간(loop latency)이 짧아서 비교적 고주파 대역의 노이즈 음향신호까지 감쇄시킬 수 있는 장점이 있다. 상기 루프 지연시간은 상기 피드백 루프의 한 지점에서 출발한 신호가 상기 피드백 루프를 따라 한 바퀴 돌아서 같은 지점에 도달하기까지 소요되는 시간이다. The conventional analog active noise reduction (ANC) earphone shown in FIG. 1 has an advantage that the loop latency is short and thus attenuates noise noise signals in a relatively high frequency band. The loop delay time is a time required for a signal starting from one point of the feedback loop to reach the same point by turning around the feedback loop.
또한, 상기 아날로그 액티브 노이즈 감소(ANC) 이어폰은 상기 루프 지연시간이 짧아서 루프이득(A11(s)*A22(s)) 값을 크게 유지하여 노이즈 음향을 감쇄시킬 수 있는 주파수 범위가 넓은 장점이 있다. 20Hz 부근의 아주 낮은 주파수의 노이즈 음향에 대해서는, 상기 마이크로폰(MIC)과 상기 이어폰 스피커(SP)의 이득이 작아서 상기 루프이득 값이 매우 작아져서(~0), 상기 아날로그 액티브 노이즈 감소(ANC) 이어폰은 노이즈 음향을 감쇄시키지 못한다. In addition, the analog active noise reduction (ANC) earphone has a wide frequency range capable of attenuating noise sound by keeping the loop gain (A 11 (s) * A 22 (s)) large because the loop delay time is short. There is this. For noise sound of very low frequency around 20 Hz, the gain of the microphone MIC and the earphone speaker SP is small so that the loop gain value is very small (~ 0), so that the analog active noise reduction (ANC) earphone Does not attenuate the noise sound.
보통 50Hz부터 어떤 최대주파수까지의 대역에 포함되는 주파수를 가지는 노이즈 음향신호에 대해서는 상기 아날로그 액티브 노이즈 감소(ANC) 이어폰이 잘 동작하여 노이즈 음향신호를 감쇄시킬 수 있다. 상기 최대주파수는 루프 지연시간과 루프의 주파수 안정도(frequency stability)에 의해 정해진다. In general, the analog active noise reduction (ANC) earphone works well with respect to a noise acoustic signal having a frequency included in a band from 50 Hz to a maximum frequency to attenuate the noise acoustic signal. The maximum frequency is determined by the loop delay time and the frequency stability of the loop.
그런데, 최근에는 음질이 우수한 디지털 오디오 기술이 대중화됨에 따라 디지털 오디오 입력을 받아들이는 이어폰이 많아졌는데, 이러한 경우에는 상기 아날로그 액티브 노이즈 감소(ANC) 이어폰을 사용할 수 없게 된다. However, in recent years, as the digital audio technology having excellent sound quality has been popularized, many earphones accepting digital audio inputs have been used. In this case, the analog active noise reduction (ANC) earphones cannot be used.
도 3은 종래의 디지털 액티브 노이즈 감소(ANC) 이어폰의 개념도이다.3 is a conceptual diagram of a conventional digital active noise reduction (ANC) earphone.
도 3을 참고하면 종래의 디지털 액티브 노이즈 감소 이어폰(300)은 디지털 뺄셈기(310), 디지털-아날로그 변환기(DAC1, 320), 제1 아날로그 증폭기(A1, 330), 음향신호 생성부(340), 제2 아날로그 증폭기(A2, 350) 및 아날로그 디지털 변환기(ADC, 360)를 구비한다.Referring to FIG. 3, the conventional digital active
도 3의 디지털 액티브 노이즈 감소(ANC) 이어폰을 도 1의 아날로그 액티브 노이즈 감소(ANC) 이어폰과 비교하면, 아날로그 오디오 입력신호(AIN)와 아날로그 뺄셈기(110)가 각각 디지털 오디오 입력신호(DIN)와 디지털 뺄셈기(310)로 바뀌었고, 도 1의 제1 아날로그 증폭기(A1)가 디지털-아날로그 변환기(DAC1, 320)와 제1 아날로그 증폭기(A1, 330)의 직렬연결로 대체되고, 도 1의 제2 아날로그 증폭기(A2)가 제2 아날로그 증폭기(A2, 350)와 아날로그-디지털 변환기(ADC, 360)의 직렬연결로 대체되었다. Comparing the digital active noise reduction (ANC) earphone of FIG. 3 to the analog active noise reduction (ANC) earphone of FIG. 1, the analog audio input signal A IN and the
상기 디지털 액티브 노이즈 감소(ANC) 이어폰에서, 전기신호를 음향신호로 변환하는 효율을 증가시키기 위해, 상기 디지털-아날로그 변환기(DAC1, 320)와 제1 아날로그 증폭기(A1, 330)의 직렬연결을 클라스-D 증폭기와 LC 저역통과필터의 직렬연결로 대체할 수 있다.In the digital active noise reduction (ANC) earphone, a series connection between the digital-to-analog converters DAC1 and 320 and the first analog amplifiers A1 and 330 is performed in order to increase the efficiency of converting an electrical signal into an acoustic signal. It can be replaced by a series connection of -D amplifier and LC lowpass filter.
상기 아날로그-디지털 변환기(ADC, 360)는 상기 제2 아날로그 증폭기(A2, 350)의 출력신호인 아날로그 피드백신호(AFB)를 PCM(pulse code modulation) 2-레벨 디지털 코드로 변환하기 위해 보통 델타-시그마 모듈레이터(delta-sigma modulator)와 데시메이션(decimation) 필터의 직렬연결로 구현한다. 상기 데시메이션 필터는, 데이터 속도변환기(date rate converter)라고도 불리는데, 상기 델타-시그마 모듈레이터에서 출력되는 빠른 속도의 데이터를 입력으로 받아 느린 속도의 PCM 2-레벨 디지털 코드를 출력하는데, 입력에서 출력까지의 지연시간(latency)이 대략 0.5ms 정도로 커서 도 3에 보인 디지털 ANC 이어폰의 루프 지연시간의 대부분을 차지한다.The analog-to-digital converter (ADC, 360) is usually delta to convert the analog feedback signal (A FB ), which is the output signal of the second analog amplifier (A2, 350) into a pulse code modulation (PCM) two-level digital code. Implemented in series with a sigma modulator and a decimation filter. The decimation filter, also called a date rate converter, receives a high speed data output from the delta-sigma modulator and outputs a low speed PCM two-level digital code, from input to output. The latency of the signal is about 0.5ms, which occupies most of the loop delay time of the digital ANC earphone shown in FIG.
도 3에서, 마이크로폰(MIC), 상기 제2 아날로그 증폭기(A2), 상기 아날로그-디지털 변환기(ADC), 상기 디지털 뺄셈기, 상기 디지털-아날로그 변환기(DAC1), 상기 제1 아날로그 증폭기(A1)와 이어폰 스피커(SP)로 구성된 피드백 루프는 DC(s=0)에서 네거티브 피드백 동작을 수행하도록 회로가 구성된다. In FIG. 3, a microphone MIC, the second analog amplifier A2, the analog-to-digital converter ADC, the digital subtractor, the digital-to-analog converter DAC1, and the first analog amplifier A1 may be used. The feedback loop composed of earphone speaker SP is configured to perform negative feedback operation at DC (s = 0).
상기 피드백 루프의 루프지연시간이 0.5ms(1/2,000 초)인 경우에, 1,000Hz의 사인파(sine wave) 신호가 상기 피드백 루프에 인가되어 상기 피드백 루프를 한 바퀴 돌아오면 반 주기(half period)의 시간이 소요되어 위상이 180도 변하므로 상기 네거티브 피드백 동작이 포지티브(positive) 피드백 동작으로 바뀌어 도 3의 디지털 액티브 노이즈 감소(ANC) 이어폰 회로가 발진(oscillation)하게 된다. When the loop delay time of the feedback loop is 0.5 ms (1 / 2,000 seconds), a sine wave signal of 1,000 Hz is applied to the feedback loop to return the feedback loop one half cycle. Since the phase is changed by 180 degrees due to the time required, the negative feedback operation is changed to a positive feedback operation, so that the digital active noise reduction (ANC) earphone circuit of FIG. 3 oscillates.
상기 피드백 루프의 루프지연시간이 0.5ms(1/2,000 초)인 경우에, 500Hz의 사인파(sine wave) 신호가 상기 피드백 루프에 인가되어 상기 피드백 루프를 한 바퀴 돌아오면 4분의 1 주기(half period)의 시간이 소요되어 위상이 90도 변하므로, 상기 디지털 액티브 노이즈 감소(ANC) 이어폰 회로는 발진하지 않고 위상 마진(phase margin)이 90도로 안정된 동작을 수행한다. When the loop delay time of the feedback loop is 0.5 ms (1 / 2,000 seconds), a quarter wave is applied when a 500 Hz sine wave signal is applied to the feedback loop to return the feedback loop once. Since the phase is changed by 90 degrees due to the time period, the digital active noise reduction (ANC) earphone circuit performs a stable operation with a phase margin of 90 degrees without oscillation.
상기와 같이 루프지연시간이 0.5ms인 경우는, 50Hz 내지 500Hz의 주파수 대역에 대해서만 루프이득 값을 크게 하고, 500Hz 이상의 주파수 대역에 대해서는 루프이득 값을 1 보다 작게 함으로써 주파수 안정도(frequency stability)를 확보하여 발진을 방지할 수 있다. 따라서, 상기 경우는 대체로 50Hz 내지 500Hz의 주파수 대역에 속하는 노이즈 음향에 대해서는 감쇄를 잘 시켜서 사용자의 고막에 전달하고, 500Hz 이상의 고주파 노이즈 음향에 대해서는 감쇄를 시키지 못하고 그대로 사용자의 고막에 전달한다. As described above, when the loop delay time is 0.5 ms, the loop gain value is increased only for the frequency band of 50 Hz to 500 Hz, and the loop gain value is smaller than 1 for the frequency band of 500 Hz or more to ensure frequency stability. The rash can be prevented. Therefore, in such a case, the noise noise belonging to the frequency band of 50Hz to 500Hz is generally attenuated well and transmitted to the user's eardrum, and the high frequency noise sound of 500Hz or more is not attenuated and transmitted to the user's eardrum.
그런데, 일상 생활에서 접하는 음향 노이즈는 50Hz 내지 5,000Hz의 주파수 대역에 분포하므로 음향 노이즈를 감쇄시킬 수 있는 최대주파수를 500Hz 이상으로 증가시킬 필요가 있다. However, since the acoustic noise encountered in daily life is distributed in the frequency band of 50 Hz to 5,000 Hz, it is necessary to increase the maximum frequency that can attenuate the acoustic noise to 500 Hz or more.
본 발명이 해결하고자 하는 기술적 과제는, 3-레벨 PWM(pulse width modulation) 신호 또는 3-레벨 PDM(pulse density modulation) 신호를 사용하여 루프 지연시간을 감소시킴으로써, 디지털 오디오 신호를 수신하는 이어폰에서 액티브 노이즈 감소(active noise canceling)가 가능한 주파수 범위를 증가시킬 수 있는 3-레벨의 디지털 신호를 사용하는 액티브 노이즈 감소 이어폰을 제공하는데 있다.The technical problem to be solved by the present invention is to reduce the loop delay time by using a three-level pulse width modulation (PWM) signal or a three-level pulse density modulation (PDM) signal, thereby enabling active in earphones that receive digital audio signals. It is to provide an active noise reduction earphone using a three-level digital signal that can increase the frequency range that can be active noise canceling.
본 발명의 일 실시예에 따른 3-레벨의 디지털 신호를 사용하는 액티브 노이즈 감소 이어폰은, 한 개의 디지털 오디오 입력신호(DIN)를 입력받아 PWM 신호인 제1 2-레벨 디지털 신호(PIN)를 출력하는 디지털-입력 PWM 신호변환기; PWM 신호인 상기 제1 2-레벨 디지털 신호(PIN)와 제2 2-레벨 디지털 신호(PFB)를 입력받아 한 개의 3-레벨 디지털 신호(PER)로 출력하는 3-레벨 PWM 신호생성기; 상기 3-레벨 디지털 신호를 입력받아 이를 증폭하여 출력하는 증폭기(A3); 상기 증폭기의 출력신호에 대해 저역통과필터링을 수행하는 저역통과필터; 상기 저역통과필터의 출력단자에 연결되고 상기 저역통과필터의 출력신호를 음향신호(SER)로 변환한 후 이를 노이즈 음향신호(N)와 더해 합성음향신호(SO)를 출력하여 이를 전기신호로 변환하는 합성 음향신호 생성부; 상기 합성 음향신호 생성부에서 출력되는 전기신호를 증폭하여 아날로그 피드백 신호(AFB)로 출력하는 아날로그 증폭기(A2); 및 상기 아날로그 피드백 신호를 입력받아 상기 제2 2-레벨 디지털 신호를 출력하는 아날로그-입력 PWM 신호변환기;로 구성되고, 상기 3-레벨 PWM 신호생성기, 상기 증폭기, 상기 저역통과필터, 상기 합성음향신호 생성부, 상기 아날로그 증폭기 및 상기 아날로그-입력 PWM 신호변환기로 구성되는 피드백 루프는 네거티브 피드백(negative feedback) 동작을 수행하는 것을 특징으로 한다.The active noise reduction earphone using a three-level digital signal according to an embodiment of the present invention receives one digital audio input signal D IN and receives a first two-level digital signal P IN that is a PWM signal. A digital-input PWM signal converter for outputting; A three-level PWM signal generator that receives the first two-level digital signal P IN and the second two-level digital signal P FB , which are PWM signals, and outputs one single-level digital signal P ER . ; An amplifier A3 receiving the 3-level digital signal and amplifying the 3-level digital signal; A low pass filter for performing low pass filtering on the output signal of the amplifier; It is connected to the output terminal of the low pass filter and converts the output signal of the low pass filter to an acoustic signal (S ER ) and adds it with the noise acoustic signal (N) to output a synthesized acoustic signal (S O ), which is then converted into an electrical signal. A synthesized sound signal generation unit for converting the signal into a signal; An analog amplifier (A2) for amplifying an electrical signal output from the synthesized acoustic signal generator and outputting the analog signal as an analog feedback signal (A FB ); And an analog-input PWM signal converter configured to receive the analog feedback signal and output the second two-level digital signal, wherein the three-level PWM signal generator, the amplifier, the low pass filter, and the synthesized sound signal. The feedback loop composed of the generation unit, the analog amplifier, and the analog-input PWM signal converter may perform a negative feedback operation.
본 발명의 다른 일 실시예에 따른 3-레벨의 디지털 신호를 사용하는 액티브 노이즈 감소 이어폰은, 한 개의 디지털 오디오 입력신호(DIN)를 입력받아 PDM 신호인 제1 2-레벨 디지털 신호(PIN)를 출력하는 디지털-입력 PDM 신호변환기; PDM 신호인 상기 제1 2-레벨 디지털 신호(PIN)와 제2 2-레벨 디지털 신호(PFB)를 입력받아 한 개의 3-레벨 디지털 신호(PER)로 출력하는 3-레벨 PDM 신호생성기; 상기 3-레벨 디지털 신호를 입력받아 이를 증폭하여 출력하는 증폭기(A3); 상기 증폭기의 출력신호에 대해 저역통과필터링을 수행하는 저역통과필터; 상기 저역통과필터의 출력단자에 연결되고 상기 저역통과필터의 출력신호를 음향신호로 변환한 후 이를 노이즈 음향신호와 더해 합성 음향신호를 출력하여 이를 전기신호로 변환하는 합성 음향신호 생성부; 상기 합성 음향신호 생성부에서 출력되는 전기신호를 증폭하여 아날로그 피드백 신호(AFB)로 출력하는 아날로그 증폭기(A2); 및 상기 아날로그 피드백 신호를 입력받아 상기 제2 2-레벨 디지털 신호를 출력하는 아날로그-입력 델타-시그마 모듈레이터;로 구성되고, 상기 3-레벨 PDM 신호생성기, 상기 증폭기, 상기 저역통과필터, 상기 합성음향신호 생성부, 상기 아날로그 증폭기 및 상기 아날로그-입력 델타-시그마 모듈레이터로 구성되는 피드백 루프는 네거티브 피드백(negative feedback) 동작을 수행하는 것을 특징으로 한다.The active noise reduction earphone using the three-level digital signal according to another embodiment of the present invention receives one digital audio input signal D IN and receives the first two-level digital signal P IN that is a PDM signal. A digital-input PDM signal converter for outputting; A three-level PDM signal generator which receives the first two-level digital signal PIN and the second two-level digital signal P FB which are PDM signals and outputs one three-level digital signal P ER ; An amplifier A3 receiving the 3-level digital signal and amplifying the 3-level digital signal; A low pass filter for performing low pass filtering on the output signal of the amplifier; A synthesized acoustic signal generation unit connected to the output terminal of the low pass filter and converting the output signal of the low pass filter into an acoustic signal and then adding the noise acoustic signal and outputting a synthesized acoustic signal to convert it into an electrical signal; An analog amplifier (A2) for amplifying an electrical signal output from the synthesized acoustic signal generator and outputting the analog signal as an analog feedback signal (A FB ); And an analog-input delta-sigma modulator that receives the analog feedback signal and outputs the second two-level digital signal, wherein the three-level PDM signal generator, the amplifier, the lowpass filter, and the synthesized sound The feedback loop composed of the signal generator, the analog amplifier, and the analog-input delta-sigma modulator is characterized by performing a negative feedback operation.
본 발명에 따른 3-레벨의 디지털 신호를 사용하는 액티브 노이즈 감소 이어폰에서, 상기 합성 음향신호 생성부는, 상기 저역통과필터의 출력단자에 연결되고 상기 저역통과필터의 출력신호를 변환하여 스피커출력 음향신호를 출력하는 스피커; 상기 스피커출력 음향신호와 외부에서 유입되는 노이즈 음향신호(N)를 합성하여 합성 음향신호를 출력하는 덧셈기; 및 상기 합성 음향신호를 전기신호로 변환하여 출력하는 마이크로폰;을 포함한다.In an active noise reduction earphone using a three-level digital signal according to the present invention, the synthesized sound signal generation unit is connected to an output terminal of the low pass filter and converts an output signal of the low pass filter to output a speaker output sound signal. A speaker for outputting; An adder for synthesizing the speaker output sound signal and the noise sound signal N introduced from the outside and outputting a synthesized sound signal; And a microphone for converting the synthesized acoustic signal into an electrical signal and outputting the converted electrical signal.
본 발명에 따른 3-레벨의 디지털 신호를 사용하는 액티브 노이즈 감소 이어폰에서, 증폭기는 클라스-D 형태 증폭기인 것이 바람직하다. 이때 클라스-D 형태 증폭기는, 3-레벨 디지털 신호(PER)를 입력받아 두 개의 아날로그 신호를 각각 제1 출력단자(OP1)와 제2 출력단자(OM1)을 통하여 출력하고, 상기 3-레벨 디지털 신호(PER)는 +1, 0, -1의 세 종류의 값을 가지고, 상기 한 개의 3-레벨 디지털 신호(PER)로 부터 제1 내지 제6 2-레벨 디지털 중간신호(GP1, GN2, GP3, GN4, GP5, GN6)를 생성한다.In active noise reduction earphones using a three-level digital signal according to the invention, the amplifier is preferably a class-D type amplifier. In this case, the class-D amplifier receives a three-level digital signal P ER and outputs two analog signals through a first output terminal OP1 and a second output terminal OM1, respectively, and the three-level amplifier. The digital signal P ER has three kinds of values of +1, 0, and -1, and the first to sixth two-level digital intermediate signals GP1, from the one three-level digital signal P ER . GN2, GP3, GN4, GP5, GN6).
또한 상기 클라스-D 형태 증폭기는, 상기 3-레벨 디지털 신호(PER)가 +1인 경우는 상기 제1 내지 제6 2-레벨 디지털 중간신호(GP1, GN2, GP3, GN4, GP5, GN6)가 각각 논리레벨 '0', '0', '1', '1', '1', '0'의 값을 가지고, 상기 3-레벨 디지털 신호(PER)가 0인 경우는 상기 제1 내지 제6 2-레벨 디지털 중간신호(GP1, GN2, GP3, GN4, GP5, GN6)가 각각 논리레벨 '1', '0', '1', '0', '0', '1'의 값을 가지며, 상기 3-레벨 디지털 신호(PER)가 -1인 경우는 상기 제1 내지 제6 2-레벨 디지털 중간신호(GP1, GN2, GP3, GN4, GP5, GN6)가 각각 논리레벨 '1', '1', '0', '0', '1', '0'의 값을 가진다.The class-D amplifier may include the first to sixth two-level digital intermediate signals GP1, GN2, GP3, GN4, GP5, and GN6 when the three-level digital signal P ER is +1. Has a value of logic levels '0', '0', '1', '1', '1', and '0', respectively, and when the three-level digital signal P ER is 0, the first To sixth two-level digital intermediate signals GP1, GN2, GP3, GN4, GP5, and GN6, respectively, of the logic levels '1', '0', '1', '0', '0', and '1'. Value, and when the three-level digital signal P ER is -1, the first to sixth two-level digital intermediate signals GP1, GN2, GP3, GN4, GP5, and GN6 each have a logic level '. It has the values 1 ',' 1 ',' 0 ',' 0 ',' 1 'and' 0 '.
한편, 상기 클라스-D 형태 증폭기는, 드레인, 소스, 게이트 및 기판 노드가 각각 상기 제1 출력단자(OP1), 포지티브 전압공급 단자(VDD), 상기 제1 2-레벨 디지털 중간신호(GP1) 및 상기 포지티브 전압공급 단자(VDD)에 연결된 한 개의 제1 PMOS 트랜지스터(MP1); 드레인, 소스, 게이트 및 기판 노드가 각각 상기 제1 출력단자(OP1), 네거티브 전압공급 단자(VSS), 상기 제2 2-레벨 디지털 중간신호(GN2), 상기 네거티브 전압공급 단자(VSS)에 연결된 한 개의 제2 NMOS 트랜지스터(MN2); 드레인, 소스, 게이트 및 기판 노드가 각각 상기 제2 출력단자(OM1), 상기 포지티브 전압공급 단자(VDD), 상기 제3 2-레벨 디지털 중간신호(GP3) 및 상기 포지티브 전압공급 단자(VDD)에 연결된 다른 한 개의 제3 PMOS 트랜지스터(MP3); 드레인, 소스, 게이트 및 기판 노드가 각각 상기 제2 출력단자(OM1), 상기 네거티브 전압공급 단자(VSS), 상기 제4 2-레벨 디지털 중간신호(GN4), 상기 네거티브 공급전압 단자(VSS)에 연결된 한 개의 제4 NMOS 트랜지스터(MN4); 드레인, 소스, 게이트 및 기판 노드가 각각 상기 제2 출력단자(OM1), 제1 출력단자(OP1), 상기 제5 2-레벨 디지털 중간신호(GP5) 및 상기 포지티브 전압공급 단자(VDD)에 연결된 한 개의 제5 PMOS 트랜지스터(MP5); 및 드레인, 소스, 게이트 및 기판 노드가 각각 상기 제2 출력단자(OM1), 상기 제1 출력단자(OP1), 상기 제6 2-레벨 디지털 중간신호(GN6) 및 상기 네거티브 전압공급 단자(VSS)에 연결된 한 개의 제6 NMOS 트랜지스터(MN6);를 포함한다.In the class-D amplifier, a drain, a source, a gate, and a substrate node may include the first output terminal OP1, the positive voltage supply terminal VDD, the first two-level digital intermediate signal GP1, and A first PMOS transistor MP1 connected to the positive voltage supply terminal VDD; A drain, a source, a gate, and a substrate node are respectively connected to the first output terminal OP1, the negative voltage supply terminal VSS, the second two-level digital intermediate signal GN2, and the negative voltage supply terminal VSS. One second NMOS transistor MN2; A drain, a source, a gate, and a substrate node are respectively connected to the second output terminal OM1, the positive voltage supply terminal VDD, the third two-level digital intermediate signal GP3, and the positive voltage supply terminal VDD. Another third PMOS transistor MP3 coupled thereto; A drain, a source, a gate, and a substrate node are respectively connected to the second output terminal OM1, the negative voltage supply terminal VSS, the fourth two-level digital intermediate signal GN4, and the negative supply voltage terminal VSS. One fourth NMOS transistor MN4 connected; A drain, a source, a gate, and a substrate node are respectively connected to the second output terminal OM1, the first output terminal OP1, the fifth two-level digital intermediate signal GP5, and the positive voltage supply terminal VDD. One fifth PMOS transistor MP5; And a drain, a source, a gate, and a substrate node, respectively, the second output terminal OM1, the first output terminal OP1, the sixth two-level digital intermediate signal GN6, and the negative voltage supply terminal VSS. And one sixth NMOS transistor MN6 coupled to it.
본 발명에 따른 3-레벨의 디지털 신호를 사용하는 액티브 노이즈 감소 이어폰에서, 상기 스피커와 상기 마이크로폰은 사용자의 외이도(ear canal)에 위치하는 것이 바람직하다.In active noise reduction earphones using a three-level digital signal according to the invention, the speaker and the microphone are preferably located in the ear canal of the user.
본 발명에 따른 3-레벨의 디지털 신호를 사용하는 액티브 노이즈 감소 이어폰에서, 상기 저역통과필터(LPF)는, 상기 클라스-D 증폭기의 제1 출력단자(OP1)에 연결된 제1 입력단자; 상기 클라스-D 증폭기의 제2 출력단자(OM1)에 연결된 제2 입력단자; 상기 스피커의 양(+)의 입력단자에 연결된 제1 출력단자(OP2); 상기 스피커의 음(-)의 입력단자에 연결된 제2 출력단자(OM2); 상기 제1 입력단자와 상기 제1 출력단자(OP2) 사이에 연결된 제1 인덕터(LP); 상기 제2 입력단자와 상기 제2 출력단자(OM2) 사이에 연결된 제2 인덕터(LM); 상기 제1 출력단자(OP2)와 네거티브 전압공급 단자(VSS) 사이에 연결되는 제1 축전지(CP); 및 상기 제2 출력단자(OM2)와 상기 네거티브 전압공급 단자(VSS) 사이에 연결되는 제2 축전지(CM);를 포함한다.In an active noise reduction earphone using a three-level digital signal according to the present invention, the low pass filter LPF comprises: a first input terminal connected to a first output terminal OP1 of the class-D amplifier; A second input terminal connected to a second output terminal OM1 of the class-D amplifier; A first output terminal OP2 connected to the positive input terminal of the speaker; A second output terminal OM2 connected to a negative input terminal of the speaker; A first inductor LP connected between the first input terminal and the first output terminal OP2; A second inductor LM connected between the second input terminal and the second output terminal OM2; A first storage battery CP connected between the first output terminal OP2 and a negative voltage supply terminal VSS; And a second storage battery CM connected between the second output terminal OM2 and the negative voltage supply terminal VSS.
이때 상기 제1 축전지(CP) 및 제2 축전지(CM)는 상기 제1 출력단자(OP2)와 상기 제2 출력단자(OM2) 사이에 연결되는 하나의 축전지로 대체될 수 있다. In this case, the first storage battery CP and the second storage battery CM may be replaced with one storage battery connected between the first output terminal OP2 and the second output terminal OM2.
본 발명에 따른 3-레벨의 디지털 신호를 사용하는 액티브 노이즈 감소 이어폰에서, 상기 아날로그-입력 PWM 신호변환기는 상기 아날로그 피드백신호(AFB)의 차동신호와 기준 아날로그 신호(AREF)의 차동신호를 입력받아 상기 제2 2-레벨 디지털 신호(PFB)를 출력하는 비교기로 구성될 수 있다. 이때 상기 비교기는, 상기 아날로그 피드백신호(AFB)의 값이 상기 기준 아날로그 신호(AREF)의 값보다 큰 경우에는 상기 제2 2-레벨 디지털 신호(PFB)가 논리레벨 '1'이 되게 하고 상기 아날로그 피드백신호(AFB)의 값이 상기 기준 아날로그 신호(AREF)의 값보다 작거나 같은 경우에는 상기 제2 2-레벨 디지털 신호(PFB)가 논리레벨 '0'이 되게 한다.In an active noise reduction earphone using a three-level digital signal according to the present invention, the analog-input PWM signal converter converts the differential signal of the analog feedback signal A FB and the differential signal of the reference analog signal A REF . It may be configured as a comparator that receives the input and outputs the second two-level digital signal (P FB ). In this case, when the value of the analog feedback signal A FB is greater than the value of the reference analog signal A REF , the second two-level digital signal P FB becomes a logic level '1'. When the value of the analog feedback signal A FB is less than or equal to the value of the reference analog signal A REF , the second two-level digital signal P FB becomes a logic level '0'.
본 발명에 따른 3-레벨의 디지털 신호를 사용하는 액티브 노이즈 감소 이어폰은 보청기 또는 개인음향증폭기에도 사용될 수 있다.Active noise reduction earphones using a three-level digital signal according to the invention can also be used in hearing aids or personal acoustic amplifiers.
본 발명에 따른 3-레벨의 디지털 신호를 사용하는 액티브 노이즈 감소 이어폰에서, 상기 피드백 루프를 따라 신호가 한 바퀴 진행하는데 소요되는 시간인 루프지연시간(Loop delay time)은 0.0001초(sec)보다 작은 것이 바람직하다.In an active noise reduction earphone using a three-level digital signal according to the present invention, the loop delay time, which is the time taken for the signal to travel one cycle along the feedback loop, is less than 0.0001 sec. It is preferable.
본 발명에 따른 3-레벨의 디지털 신호를 사용하는 액티브 노이즈 감소 이어폰에서, 상기 3-레벨 PWM 신호생성기 및 3-레벨 PDM 신호생성기는 상기 제1 2-레벨 디지털 신호에서 상기 제2 2-레벨 디지털 신호를 뺀 결과 값을 상기 3-레벨 디지털 신호(PER)로 출력한다.In an active noise reduction earphone using a three-level digital signal according to the present invention, the three-level PWM signal generator and the three-level PDM signal generator are configured for the second two-level digital signal in the first two-level digital signal. The result of subtracting the signal is output as the 3-level digital signal P ER .
본 발명에 따른 3-레벨의 디지털 신호를 사용하는 액티브 노이즈 감소 이어폰에서, 상기 마이크로폰이 출력하는 전기신호는 차동신호인 것이 바람직하다.In an active noise reduction earphone using a three-level digital signal according to the present invention, the electrical signal output by the microphone is preferably a differential signal.
본 발명에 따른 3-레벨의 디지털 신호를 사용하는 액티브 노이즈 감소 이어폰에 의하면 디지털 액티브 노이즈 감소 이어폰에서 3-레벨 PWM(pulse width modulation) 신호 또는 3-레벨 PDM(pulse density modulation) 신호를 사용하여 루프 지연시간을 감소시킴으로써 감쇄시킬수 있는 노이즈 음향신호의 최대주파수를 기존 액티브 노이즈 감소 이어폰에서의 500Hz로부터 2,500Hz 까지 증가시킬 수 있는 효과가 있다.According to an active noise reduction earphone using a three-level digital signal according to the present invention, in a digital active noise reduction earphone, a loop using a three-level pulse width modulation (PWM) signal or a three-level pulse density modulation (PDM) signal is used. By reducing the delay time, the maximum frequency of the noise acoustic signal that can be attenuated can be increased from 500 Hz to 2,500 Hz in existing active noise reduction earphones.
도 1은 종래의 아날로그 액티브 노이즈 감소 이어폰의 개념도이다. 1 is a conceptual diagram of a conventional analog active noise reduction earphone.
도 2는 종래의 아날로그 액티브 노이즈 감소 이어폰에서 전달함수를 계산하기 위한 개념도이다.2 is a conceptual diagram for calculating a transfer function in a conventional analog active noise reduction earphone.
도 3은 종래의 디지털 액티브 노이즈 감소 이어폰의 개념도이다.3 is a conceptual diagram of a conventional digital active noise reduction earphone.
도 4는 본 발명에 따른 3-레벨의 디지털 신호를 사용하는 액티브 노이즈 감소 이어폰의 일 실시예를 나타내는 도면이다.4 is a diagram illustrating an embodiment of an active noise reduction earphone using a three-level digital signal according to the present invention.
도 5는 본 발명에 따른 3-레벨의 디지털 신호를 사용하는 액티브 노이즈 감소 이어폰의 다른 실시예를 나타내는 도면이다. 5 is a diagram illustrating another embodiment of an active noise reduction earphone using a three-level digital signal according to the present invention.
도 6은 도 4의 3-레벨 PWM 신호생성기와 도 5의 PDM 신호생성기의 동작을 설명하기 위한 도면이다.FIG. 6 is a diagram for describing an operation of the 3-level PWM signal generator of FIG. 4 and the PDM signal generator of FIG. 5.
도 7은 도 4 및 도 5에 도시된 본 발명에 따른 3-레벨의 디지털 신호를 사용하는 액티브 노이즈 감소 이어폰에서 클라스-D 형태 증폭기와 저역통과필터 및 스피커의 연결관계를 나타내는 회로도이다.FIG. 7 is a circuit diagram illustrating a connection relationship between a class-D type amplifier, a low pass filter, and a speaker in an active noise reduction earphone using a three-level digital signal according to the present invention shown in FIGS. 4 and 5.
도 8은 도 4 및 도 5에 도시된 본 발명에 따른 3-레벨의 디지털 신호를 사용하는 액티브 노이즈 감소 이어폰에서 마이크로폰과 제2 아날로그 증폭기의 연결관계를 나타내는 회로도이다.FIG. 8 is a circuit diagram illustrating a connection relationship between a microphone and a second analog amplifier in an active noise reduction earphone using a three-level digital signal according to the present invention shown in FIGS. 4 and 5.
도 9는 도 4에 도시된 본 발명에 따른 3-레벨의 디지털 신호를 사용하는 액티브 노이즈 감소 이어폰의 아날로그-입력 PWM 신호변환기를 나타내는 도면이다.FIG. 9 is a diagram illustrating an analog-input PWM signal converter of an active noise reduction earphone using a three-level digital signal according to the present invention shown in FIG. 4.
도 10은 도 9에 도시된 기준 아날로그 신호의 파형을 나타내는 도면이다.FIG. 10 is a diagram illustrating waveforms of a reference analog signal shown in FIG. 9.
도 11은 도 4에 도시된 본 발명에 따른 3-레벨의 디지털 신호를 사용하는 액티브 노이즈 감소 이어폰의 디지털-입력 PWM 신호변환기와 기준 아날로그 신호 생성회로를 나타내는 도면이다.FIG. 11 is a diagram illustrating a digital-input PWM signal converter and a reference analog signal generating circuit of an active noise reduction earphone using a three-level digital signal according to the present invention shown in FIG. 4.
도 12는 도 5에 도시된 본 발명에 따른 3-레벨의 디지털 신호를 사용하는 액티브 노이즈 감소 이어폰의 디지털-입력 PDM 신호변환기를 나타내는 도면이다.12 is a diagram illustrating a digital-input PDM signal converter of an active noise reduction earphone using a three-level digital signal according to the present invention shown in FIG.
이하, 첨부된 도면을 참고하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도 4는 본 발명에 따른 3-레벨의 디지털 신호를 사용하는 액티브 노이즈 감소 이어폰의 일 실시 예를 나타내는 도면이다.4 is a diagram illustrating an embodiment of an active noise reduction earphone using a three-level digital signal according to the present invention.
도 4를 참고하면 본 발명에 따른 3-레벨의 디지털 신호를 사용하는 액티브 노이즈 감소 이어폰(400)은 디지털-입력 PWM 신호변환기(410), 3-레벨 PWM 신호생성기(420), 증폭기(A3, 430), 저역통과필터(440), 음향신호 생성부(450), 아날로그 증폭기(A2, 460) 및 아날로그-입력 PWM 신호변환기(470)를 포함한다.Referring to FIG. 4, the active
디지털-입력 PWM 신호변환기(410)는 한 개의 디지털 오디오 입력신호(DIN)를 입력받아 PWM 신호인 제1 2-레벨 디지털 신호(PIN)를 출력한다. The digital-input
3-레벨 PWM 신호생성기(420)는 PWM 신호인 상기 제1 2-레벨 디지털 신호(PIN)와 제2 2-레벨 디지털 신호(PFB)를 입력받아 한 개의 3-레벨 디지털 신호(PER)로 출력한다. 증폭기(A3, 430)는 상기 3-레벨 디지털 신호를 입력받아 이를 증폭하여 출력한다. 저역통과필터(440)는 상기 증폭기의 출력신호에 대해 저역통과필터링을 수행한다.The three-level
음향신호 생성부(450) 상기 저역통과필터의 출력단자에 연결되고 상기 저역통과필터의 출력신호를 음향신호로 변환한 후 이를 노이즈 음향신호와 더해 합성음향신호를 출력하여 이를 전기신호로 변환하여 출력한다.
아날로그 증폭기(A2, 460)는 상기 합성 음향신호 생성부(450)에서 출력되는 전기신호를 증폭하여 아날로그 피드백 신호(AFB)로 출력한다. 아날로그-입력 PWM 신호변환기(470)는 상기 아날로그 피드백 신호(AFB)를 입력받아 상기 제2 2-레벨 디지털 신호(PFB)를 출력한다.The analog amplifiers A2 and 460 amplify the electric signals output from the synthesized
이때, 상기 3-레벨 PWM 신호생성기(420), 상기 증폭기(430), 상기 저역통과필터(440), 상기 합성음향신호 생성부(450), 상기 아날로그 증폭기(460) 및 상기 아날로그-입력 PWM 신호변환기(470)로 구성되는 피드백 루프는 네거티브 피드백 동작을 수행한다.In this case, the three-level
도 4의 본 발명에 따른 3-레벨의 디지털 신호를 사용하는 액티브 노이즈 감소 이어폰에서는 PCM 코드 대신에 PWM(pulse width modulation) 신호를 사용함으로써, 도 3에 보인 기존의 디지털 액티브 노이즈 감소(ANC) 이어폰에서 필요한 상기 아날로그-디지털 변환기(ADC)와 상기 디지털-아날로그 변환기(DAC1) 회로를 간략하게 구현할 수 있어서 상기 기존의 디지털 액티브 노이즈 감소(ANC) 이어폰에 비해 루프 지연시간을 크게 줄일 수 있다.In the active noise reduction earphone using the three-level digital signal according to the present invention of FIG. 4, the conventional digital active noise reduction (ANC) earphone shown in FIG. 3 by using a pulse width modulation (PWM) signal instead of the PCM code. The analog-to-digital converter (ADC) and the digital-to-analog converter (DAC1) circuits can be implemented in a simple manner, so that the loop delay time can be greatly reduced compared to the conventional digital active noise reduction (ANC) earphones.
도 4를 도 3의 기존의 디지털 액티브 노이즈 감소(ANC) 이어폰과 비교하면, 상기 아날로그-디지털 변환기(ADC)가 한 개의 아날로그-입력 PWM 신호변환기(analog-input PWM converter, 470)로 대체되고, 상기 디지털-아날로그 변환기(DAC1)와 상기 제1 아날로그 증폭기(A1)의 직렬연결이 한 개의 클라스-D 형태 증폭기(A3, 430)와 한 개의 저역통과필터(LPF, 440)의 직렬연결로 대체된다.Comparing FIG. 4 with the conventional digital active noise reduction (ANC) earphone of FIG. 3, the analog-to-digital converter (ADC) is replaced with an analog-
또한, 상기 디지털 뺄셈기(310)는 한 개의 3-레벨 PWM 생성기(420)로 대체되고, 디지털 오디오 입력신호(DIN)를 한 개의 PWM 신호인 제1 2-레벨 디지털 신호(PIN)로 변환하는 디지털-입력 PWM 신호변환기(digital-input PWM converter, 410)가 추가되었다. In addition, the
도 4에서 디지털 오디오 입력신호(DIN)는 PCM 2-레벨 디지털 데이터이지만, 네거티브 피드백 동작을 위한 뺄셈기에서 PWM 신호를 사용하고, 도 3의 ADC(360)를 구성하는 데시메이션 필터를 제거하고 아날로그-입력 PWM 신호변환기(470)를 사용함으로써 루프지연시간을 0.5ms(1/2,000 초)에서 0.1ms(1/10,000 초) 이내로 획기적으로 줄였다. 이로써, 감쇄시킬 수 있는 노이즈 음향신호의 최대주파수를 500Hz에서 2,500Hz로 5배 증가시켰다.In FIG. 4, the digital audio input signal D IN is PCM 2-level digital data, but the PWM signal is used in the subtractor for negative feedback operation, and the decimation filter constituting the
도 4에서 상기 3-레벨 PWM 생성기(420)는 두 개의 2-레벨 디지털 PWM 신호인 제1 2-레벨 디지털 신호(PIN) 및 제2 2-레벨 디지털 신호(PFB)를 입력으로 받아 PWM 신호인 한 개의 3-레벨 디지털 신호(PER)를 출력한다. In FIG. 4, the three-
상기 제2 2-레벨 디지털 신호(PFB)는 아날로그-입력 PWM 신호변환기(470)에서 출력되는 2-레벨 디지털 PWM 신호인데, 상기 아날로그-입력 PWM 신호변환기(470)는 마이크로폰(MIC, 453)에서 변환된 전기신호를 제2 아날로그 증폭기(A2, 460)로 증폭시켜 생성한 아날로그 피드백신호(AFB)와 톱니파형(sawtooth wave)의 기준 아날로그 신호(AREF)를 입력으로 받아, 상기 아날로그 피드백신호(AFB) 값이 상기 기준 아날로그 신호(AREF) 값보다 큰 경우는 상기 제2 2-레벨 디지털 신호(PFB)를 논리레벨 '1'로 출력하고 그렇지 않은 경우는 상기 제2 2-레벨 디지털 신호(PFB)를 논리레벨 '0'으로 출력한다.The second two-level digital signal P FB is a two-level digital PWM signal output from the analog-input
도 5는 본 발명에 따른 3-레벨의 디지털 신호를 사용하는 액티브 노이즈 감소 이어폰의 다른 실시예를 나타내는 도면이다.5 is a diagram illustrating another embodiment of an active noise reduction earphone using a three-level digital signal according to the present invention.
도 4의 본 발명에 따른 실시예에서는 PWM 신호를 사용하는데 비해 도 5에서는 PDM 신호를 사용한다. 도 4의 상기 디지털-입력 PWM 신호변환기(410), 상기 아날로그-입력 PWM 신호변환기(470)와 상기 3-레벨 PWM 신호생성기(420)가 도 5에서는 각각 디지털-입력 PDM 신호변환기(510), 아날로그-입력 델타-시그마 모듈레이터(570)와 3-레벨 PDM 신호생성기(520)로 대체되었다.In the embodiment of the present invention of FIG. 4, the PWM signal is used in FIG. 5, whereas the PWM signal is used in FIG. 5. The digital-input
이로써, 도 5에 도시된 본 발명에 따른 다른 실시예에서 루프지연시간은 도 4에 도시된 실시 예와 거의 같으면서도 도 4의 아날로그-입력 PWM 신호변환기(470)에 입력되는 톱니파형의 아날로그 기준신호(AREF)를 생성할 필요가 없고 아날로그 신호는 노이즈에 민감하므로, 도 5에 도시된 실시 예가 도 4에 도시된 실시 예보다 노이즈에 강한 장점이 있다.Thus, in another embodiment according to the present invention illustrated in FIG. 5, the loop delay time is substantially the same as the embodiment illustrated in FIG. 4, but the sawtooth waveform analog reference input to the analog-input
도 4의 3-레벨 PWM 신호생성기(420)는 두 개의 2-레벨 디지털 PWM 신호인 제1 2-레벨 디지털 신호(PIN) 및 제2 2-레벨 디지털 신호(PFB)를 입력으로 받아 PWM 신호인 한 개의 3-레벨 디지털 신호(PER)를 생성한다. 한편, 도 5의 3-레벨 PDM 신호생성기(520)는 두 개의 2-레벨 디지털 PDM 신호인 제1 2-레벨 디지털 신호(PIN) 및 제2 2-레벨 디지털 신호(PFB)를 입력으로 받아 PDM 신호인 한 개의 3-레벨 디지털신호(PER)를 생성한다. The three-level
도 4의 3-레벨 PWM 신호생성기(420)와 도 5의 3-레벨 PDM 신호생성기(520)는 신호의 변조(modulation) 방식이 PWM과 PDM으로 서로 다를 뿐, 두 개의 2-레벨 디지털 신호를 입력으로 받아 한 개의 3-레벨 신호를 생성하는 역할은 서로 동일하다. 따라서, 상기 3-레벨 PWM 신호생성기(420)와 상기 3-레벨 PDM 신호생성기(520)는 수학식 2에 보인 서로 동일한 논리동작을 수행하여, 제1 2-레벨 디지털 신호(PIN) 값에서 제2 2-레벨 디지털 신호(PFB) 값을 뺀 결과 값을 3-레벨 디지털 신호(PER)로 출력한다. The three-level
<수학식 2><Equation 2>
PER = PIN - PFB P ER = P IN -P FB
도 6은 도 4의 3-레벨 PWM 신호생성기와 도 5의 3-레벨 PDM 신호생성기의 동작을 설명하기 위한 도면이다.FIG. 6 is a diagram for describing an operation of the 3-level PWM signal generator of FIG. 4 and the 3-level PDM signal generator of FIG. 5.
도 6에 도시된 테이블은 수학식 2에 따른 논리동작을 나타내는 표이다. 두 개의 2-레벨 2-레벨 디지털 디지털 입력신호인 제1 2-레벨 디지털 신호(PIN) 및 제2 2-레벨 디지털 신호(PFB) 값에 대한 한 개의 3-레벨 디지털신호(PER) 값을 표시하였다. 여기서 상기 한 개의 3-레벨(터너리: ternary) 디지털신호(PER)를 세 개의 2-레벨 디지털 신호(PLUS, ZERO, MINUS)로 표시하였다. The table shown in FIG. 6 is a table showing a logic operation according to equation (2). One three-level digital signal P ER to the values of the first two-level digital signal P IN and the second two-level digital signal P FB , which are two two-level two-level digital digital input signals. The value is indicated. Here, one three-level (ternary) digital signal P ER is represented as three two-level digital signals PLUS, ZERO, and MINUS.
상기 제1 2-레벨 디지털 신호(PIN) 값이 +1이고 상기 제2 2-레벨 디지털 신호(PFB) 값이 -1이면, 상기 제1 2-레벨 디지털 신호(PIN) 값이 상기 제2 2-레벨 디지털 신호(PFB) 값보다 크므로 상기 3-레벨 디지털신호(PER) 값은 +1이 된다.(PLUS='1', ZERO='0', MINUS='0'). 상기 제1 2-레벨 디지털 신호(PIN) 값이 -1이고 상기 제2 2-레벨 디지털 신호(PFB) 값이 +1이면, 상기 제1 2-레벨 디지털 신호(PIN) 값이 상기 제2 2-레벨 디지털 신호(PFB) 값보다 작으므로 상기 3-레벨 디지털신호(PER) 값은 -1이 된다.(PLUS='0', ZERO='0', MINUS='1'). 상기 제1 2-레벨 디지털 신호(PIN) 값과 상기 제2 2-레벨 디지털 신호(PFB) 값이 서로 같으면, 상기 3-레벨 디지털신호(PER) 값은 0이 된다.(PLUS='0', ZERO='1', MINUS='0'). If the value of the first two-level digital signal (P IN ) is +1 and the value of the second two-level digital signal (P FB ) is -1, the value of the first two-level digital signal (P IN ) is determined. Since the value of the second two-level digital signal P FB is greater than that, the value of the three-level digital signal P ER becomes +1. (PLUS = '1', ZERO = '0', MINUS = '0' ). If the value of the first two-level digital signal (P IN ) is -1 and the value of the second two-level digital signal (P FB ) is +1, the value of the first two-level digital signal (P IN ) is equal to the value of the first two-level digital signal (P IN ). Since the value of the second two-level digital signal P FB is less than the value of the three-level digital signal P ER is -1. (PLUS = '0', ZERO = '0', MINUS = '1' ). When the value of the first two-level digital signal P IN and the value of the second two-level digital signal P FB are equal to each other, the value of the three-level digital signal P ER becomes 0. (PLUS = '0', ZERO = '1', MINUS = '0').
도 7은 도 4 및 도 5에 도시된 본 발명에 따른 3-레벨의 디지털 신호를 사용하는 액티브 노이즈 감소 이어폰에서 클라스-D 형태 증폭기와 저역통과필터 및 스피커의 연결관계를 나타내는 회로도이다.FIG. 7 is a circuit diagram illustrating a connection relationship between a class-D type amplifier, a low pass filter, and a speaker in an active noise reduction earphone using a three-level digital signal according to the present invention shown in FIGS. 4 and 5.
도 7에 도시된 바와 같이 상기 클라스-D 형태 증폭기(A3)는 한 개의 3-레벨 디지털 신호(PER)를 입력으로 받아 두 개의 아날로그 신호를 제1 출력단자(OP1) 및 제2 출력단자(OM1)로 출력한다. 상기 3-레벨 디지털 신호(PER)는 세 개의 2-레벨 디지털 신호(PLUS, ZERO, MINUS)로 표시된다.As shown in FIG. 7, the class-D type amplifier A3 receives one 3-level digital signal P ER as an input and receives two analog signals from the first output terminal OP1 and the second output terminal ( Output to OM1). The three-level digital signal P ER is represented by three two-level digital signals PLUS, ZERO, and MINUS.
기존의 클라스-D 증폭기는, PWM 또는 PDM 신호를 입력으로 받아 스피커를 구동하는 증폭기로 전기신호를 음향신호로 변환하는 효율이 높아서 오디오 앰프의 출력단에 많이 사용된다. 기존의 클라스-D 증폭기는, 두 개의 디지털 씨모스(CMOS) 인버터와 두 개의 LC 저역통과필터로 구성하고, 한 개의 씨모스(CMOS) 인버터와 다른 한 개의 씨모스(CMOS) 인버터는 논리레벨 값이 서로 다른 상보적인(complementary) 2-레벨 디지털 입력신호를 받는다. Conventional class-D amplifier is a amplifier that receives a PWM or PDM signal as an input and drives a speaker. Therefore, the class-D amplifier has a high efficiency of converting an electrical signal into an acoustic signal and is used in an output stage of an audio amplifier. Conventional class-D amplifiers consist of two digital CMOS inverters and two LC lowpass filters, one CMOS inverter and one CMOS inverter with logic level values. It receives these different complementary two-level digital input signals.
본 발명에 따른 클라스-D 형태 증폭기(A3)의 경우 LC 저역통과필터(LPF)와의 연결은 기존의 클라스-D 증폭기와 동일하지만, 기존의 클라스-D 증폭기가 두 개의 서로 상보적인 2-레벨 디지털 신호를 입력으로 받는데 비해 본 발명에 따른 클라스-D 형태 증폭기는 한 개의 3-레벨 디지털 신호(PER)를 입력으로 받는다는 점에서 서로 상이하다. In the case of the class-D amplifier A3 according to the present invention, the connection with the LC lowpass filter (LPF) is the same as that of the conventional class-D amplifier, but the conventional class-D amplifier is two-level digital complementary to each other. Class-D amplifiers according to the present invention differ from each other in that they receive one 3-level digital signal (P ER ) as input.
상기 3-레벨 디지털 신호(PER)는, +1, 0, -1의 세 종류의 값을 가지는 3-레벨 디지털 신호로서, 도 7에는 세 개의 2-레벨 디지털 신호(PLUS, ZERO, MINUS)로 도시되어 있다.The three-level digital signal P ER is a three-level digital signal having three kinds of values of +1, 0, and -1, and three two-level digital signals PLUS, ZERO, and MINUS are illustrated in FIG. Is shown.
본 발명의 실시예에서는 3-레벨 입력신호를 구분하여 동작시키기 위해, 기존 클라스-D 증폭기에서 2개의 디지털 씨모스(CMOS) 인버터를 사용하는 대신에 도 7에 도시된 바와 같이 회로를 구성한다.In the embodiment of the present invention, instead of using two digital CMOS (CMOS) inverters in a conventional class-D amplifier, a circuit is configured as shown in FIG.
즉, 상기 클라스-D 형태 증폭기(A3)는, PLUS, ZERO, MINUS의 세 개의 2-레벨 2-레벨 디지털 디지털 입력단자와, 제1 출력단자(OP1) 및 제2 출력단자(OM1)의 두 개의 아날로그 출력단자를 가지고, 상기 세 개의 디지털 입력단자로부터 제1 내지 제6 2-레벨 디지털 중간신호(GP1, GN2, GP3, GN4, GP5, GN6)를 생성한다.That is, the class-D amplifier A3 includes three two-level two-level digital digital input terminals of PLUS, ZERO, and MINUS, two of a first output terminal OP1 and a second output terminal OM1. With three analog output terminals, first to sixth two-level digital intermediate signals GP1, GN2, GP3, GN4, GP5, and GN6 are generated from the three digital input terminals.
이때 상기 3-레벨 디지털 신호(PER)가 +1인 경우(PULS='1', ZERO='0', MINUS='0')는 상기 제1 내지 제6 2-레벨 디지털 중간신호(GP1, GN2, GP3, GN4, GP5, GN6)가 각각 논리레벨 '0', '0', '1', '1', '1', '0'의 값을 가진다.In this case, when the three-level digital signal P ER is +1 (PULS = '1', ZERO = '0', MINUS = '0'), the first to sixth two-level digital intermediate signals GP1 may be used. , GN2, GP3, GN4, GP5, GN6) have logic levels '0', '0', '1', '1', '1' and '0'.
상기 3-레벨 디지털 신호(PER)가 0인 경우(PULS='0', ZERO='1', MINUS='0')는 상기 제1 내지 제6 2-레벨 디지털 중간신호(GP1, GN2, GP3, GN4, GP5, GN6)가 각각 논리레벨 '1', '0', '1', '0', '0', '1'의 값을 가진다.When the three-level digital signal P ER is 0 (PULS = '0', ZERO = '1', MINUS = '0'), the first to sixth two-level digital intermediate signals GP1 and GN2 are used. , GP3, GN4, GP5, and GN6) have logic levels '1', '0', '1', '0', '0', and '1'.
상기 3-레벨 디지털 신호(PER)가 -1인 경우(PULS='0', ZERO='0', MINUS='1')는 상기 제1 내지 제6 2-레벨 디지털 중간신호(GP1, GN2, GP3, GN4, GP5, GN6)가 각각 논리레벨 '1', '1', '0', '0', '1', '0'의 값을 가진다.When the three-level digital signal P ER is -1 (PULS = '0', ZERO = '0', MINUS = '1'), the first to sixth two-level digital intermediate signals GP1, GN2, GP3, GN4, GP5, and GN6) have logic levels '1', '1', '0', '0', '1' and '0', respectively.
본 발명에 따른 클라스-D 형태 증폭기는, 제1 PMOS 트랜지스터(MP1), 제2 NMOS 트랜지스터(MN2), 제3 PMOS 트랜지스터(MP3), 제4 NMOS 트랜지스터(MN4), 제5 PMOS 트랜지스터(MP5) 및 제6 NMOS 트랜지스터(MN6)를 포함한다.The class-D amplifier according to the present invention includes a first PMOS transistor MP1, a second NMOS transistor MN2, a third PMOS transistor MP3, a fourth NMOS transistor MN4, and a fifth PMOS transistor MP5. And a sixth NMOS transistor MN6.
제1 PMOS 트랜지스터(MP1)는 드레인, 소스, 게이트, 기판 노드가 각각 상기 제1 출력단자(OP1), 포지티브(positive) 공급전압 단자(VDD), 상기 제1 2-레벨 디지털 중간신호(GP1), 상기 VDD에 연결된다.The first PMOS transistor MP1 has a drain, a source, a gate, and a substrate node having the first output terminal OP1, a positive supply voltage terminal VDD, and the first two-level digital intermediate signal GP1. Is connected to the VDD.
제2 NMOS 트랜지스터(MN2)는 드레인, 소스, 게이트, 기판 노드가 각각 상기 제1 출력단자(OP1), 네거티브(negative) 공급전압 단자(VSS), 상기 제2 2-레벨 디지털 중간신호(GN2) 및 상기 네거티브 공급전압 단자(VSS)에 연결된다.In the second NMOS transistor MN2, a drain, a source, a gate, and a substrate node may respectively include the first output terminal OP1, a negative supply voltage terminal VSS, and the second two-level digital intermediate signal GN2. And the negative supply voltage terminal VSS.
제3 PMOS 트랜지스터(MP3)는 드레인, 소스, 게이트, 기판 노드가 각각 상기 제2 출력단자(OM1), 포지티브 공급전압 단자(VDD), 상기 제3 2-레벨 디지털 중간신호(GP3) 및 포지티브 공급전압 단자(VDD)에 연결된다.In the third PMOS transistor MP3, a drain, a source, a gate, and a substrate node may respectively supply the second output terminal OM1, the positive supply voltage terminal VDD, the third two-level digital intermediate signal GP3, and a positive supply. It is connected to the voltage terminal VDD.
제4 NMOS 트랜지스터(MN4)는 드레인, 소스, 게이트, 기판 노드가 각각 상기 제2 출력단자(OM1), 네거티브 공급전압 단자(VSS), 상기 제4 2-레벨 디지털 중간신호(GN4) 및 상기 네거티브 공급전압 단자(VSS)에 연결된다.The fourth NMOS transistor MN4 has a drain, a source, a gate, and a substrate node having the second output terminal OM1, the negative supply voltage terminal VSS, the fourth two-level digital intermediate signal GN4, and the negative node, respectively. It is connected to the supply voltage terminal VSS.
제5 PMOS 트랜지스터(MP5)는 드레인, 소스, 게이트, 기판 노드가 각각 상기 제2 출력단자(OM1), 제1 출력단자(OP1), 상기 제5 2-레벨 디지털 중간신호(GP5) 및 상기 포지티브 공급전압 단자(VDD)에 연결된다.The fifth PMOS transistor MP5 has a drain, a source, a gate, and a substrate node having the second output terminal OM1, the first output terminal OP1, the fifth two-level digital intermediate signal GP5, and the positive node, respectively. It is connected to the supply voltage terminal VDD.
제6 NMOS 트랜지스터(MN6)는 드레인, 소스, 게이트, 기판 노드가 각각 상기 제2 출력단자(OM1), 상기 제1 출력단자(OP1), 상기 제6 2-레벨 디지털 중간신호(GN6) 및 상기 네거티브 공급전압 단자(VSS)에 연결된다.In the sixth NMOS transistor MN6, a drain, a source, a gate, and a substrate node may respectively have the second output terminal OM1, the first output terminal OP1, the sixth two-level digital intermediate signal GN6, and the It is connected to the negative supply voltage terminal (VSS).
도 8은 도 4 및 도 5에 도시된 본 발명에 따른 3-레벨의 디지털 신호를 사용하는 액티브 노이즈 감소 이어폰에서 마이크로폰과 제2 아날로그 증폭기(A2)의 연결관계를 나타내는 회로도이다.8 is a circuit diagram illustrating a connection relationship between a microphone and a second analog amplifier A2 in an active noise reduction earphone using a three-level digital signal according to the present invention shown in FIGS. 4 and 5.
상기 마이크로폰(MIC)으로 ECM(electret condenser microphone)을 사용하는 경우에 상기 마이크로폰(MIC)의 두 단자에 각각 같은 값의 저항(R)을 연결하고 각각의 저항의 두 단자 중에서 상기 마이크로폰(MIC)에 연결되지 않은 단자를 각각 포지티브 공급전압(VDD)과 네거티브 공급전압(VSS)에 연결함으로써 상기 마이크로폰(MIC)이 차동 아날로그 신호를 출력하고 두 개의 축전지(capacitor)를 통하여 상기 제2 아날로그 증폭기(A2)의 차동입력단자에 연결하여 상기 제2 아날로그 증폭기(A2)는 차동 아날로그 신호인 아날로그 피드백 신호(AFB)를 출력한다. 상기 제2 아날로그 증폭기(A2)는 완전차동증폭기로 구현하고 전압이득을 가변할 수 있게 하는 것이 바람직하다.In the case of using an electret condenser microphone (ECM) as the microphone MIC, a resistor R having the same value is connected to two terminals of the microphone MIC, and among the two terminals of each resistor, to the microphone MIC. The microphone MIC outputs a differential analog signal by connecting an unconnected terminal to a positive supply voltage VDD and a negative supply voltage VSS, respectively, and through the two capacitors, the second analog amplifier A2. The second analog amplifier A2 outputs an analog feedback signal A FB , which is a differential analog signal, in connection with a differential input terminal of. It is preferable that the second analog amplifier A2 is implemented as a fully differential amplifier and can vary the voltage gain.
도 9는 도 4에 도시된 본 발명에 따른 3-레벨의 디지털 신호를 사용하는 액티브 노이즈 감소 이어폰의 아날로그-입력 PWM 신호변환기를 나타내는 도면이다.FIG. 9 is a diagram illustrating an analog-input PWM signal converter of an active noise reduction earphone using a three-level digital signal according to the present invention shown in FIG. 4.
아날로그-입력 PWM 신호변환기는 두 개의 차동 아날로그 신호인 아날로그 피드백신호(AFB) 및 기준 아날로그 신호(AREF)를 입력으로 받아 한 개의 2-레벨 디지털 PWM 신호인 제2 2-레벨 디지털 신호(PFB)를 출력한다. 상기 아날로그 피드백신호(AFB)는 상기 제2 아날로그 증폭기(A2)의 출력신호이고 상기 기준 아날로그 신호(AREF)는 삼각파형(triangular waveform)을 가진다. 상기 아날로그 피드백신호(AFB)가 상기 기준 아날로그 신호(AREF)보다 큰 경우에는 상기 제2 2-레벨 디지털 신호(PFB)는 논리레벨 '1'이 되고 그렇지 않은 경우에는 상기 제2 2-레벨 디지털 신호(PFB)는 논리레벨 '0'이 된다.The analog-input PWM signal converter receives two differential analog signals, an analog feedback signal (A FB ) and a reference analog signal (A REF ) as inputs, and a two two-level digital PWM signal, a second two-level digital signal (P). FB ) is printed. The analog feedback signal A FB is an output signal of the second analog amplifier A2 and the reference analog signal A REF has a triangular waveform. When the analog feedback signal A FB is greater than the reference analog signal A REF , the second two-level digital signal P FB becomes a logic level '1', otherwise the second 2- The level digital signal P FB is at logic level '0'.
도 10은 도 9에 도시된 기준 아날로그 신호(AREF)의 파형을 나타내는 도면이다.FIG. 10 is a diagram illustrating a waveform of the reference analog signal A REF illustrated in FIG. 9.
도 10을 참고하면 기준 아날로그 신호(AREF)의 파형(波形: waveform)은 시간에 대해 상승하는 슬루율(slew rate)과 하강하는 슬루율이 서로 같은 삼각파형임을 알 수 있다.Referring to FIG. 10, it can be seen that the waveform of the reference analog signal A REF is a triangular waveform having the same slew rate and falling slew rate with respect to time.
도 11은 도 4에 도시된 본 발명에 따른 3-레벨의 디지털 신호를 사용하는 액티브 노이즈 감소 이어폰의 디지털-입력 PWM 신호변환기와 기준 아날로그 신호(AREF) 생성회로를 나타내는 도면이다.FIG. 11 is a diagram illustrating a digital-input PWM signal converter and a reference analog signal A REF generation circuit of an active noise reduction earphone using a three-level digital signal according to the present invention shown in FIG. 4.
본 발명에 따른 3-레벨의 디지털 신호를 사용하는 액티브 노이즈 감소 이어폰의 디지털-입력 PWM 신호변환기(410)는 PCM 코드로 표시되는 디지털 오디오 입력신호(DIN)와 업다운 컨버터(up/down counter)의 출력을 비교하여, 상기 디지털 오디오 입력신호(DIN) 값이 상기 업다운 컨버터(up/down counter)의 출력 값보다 큰 경우는 제1 2-레벨 디지털 신호(PIN) 값을 논리레벨 '1'이 되게 하고 그렇지 않은 경우는 제1 2-레벨 디지털 신호(PIN) 값을 논리레벨 '0'이 되게 한다.The digital-input
한편, 상기 업다운 컨버터(up/down counter)의 출력 값을 디지털-아날로그 변환기(DAC2)에 인가하여 도 10에 도시된 상기 기준 아날로그 신호(AREF)를 생성한다.Meanwhile, the reference analog signal A REF shown in FIG. 10 is generated by applying the output value of the up / down counter to the digital-to-analog converter DAC2.
도 12는 도 5에 도시된 본 발명에 따른 3-레벨의 디지털 신호를 사용하는 액티브 노이즈 감소 이어폰의 디지털-입력 PDM 신호변환기를 나타내는 도면이다.12 is a diagram illustrating a digital-input PDM signal converter of an active noise reduction earphone using a three-level digital signal according to the present invention shown in FIG.
델타-시그마 DAC에서 최종단에 연결하는 저역통과필터(low pass filter)만 제거된 회로이다. 입력인 디지털 오디오 입력신호(DIN)는 보통 44.1kS/sec의 16 비트 2-레벨 디지털 PCM 데이터인데, 첫 단에서는 샘플링 속도를 증가시키고 두 번째 단에서 디지털 저역통과필터 동작을 수행하고 세 번째 단에서는 디지털 델타-시그마 모듈레이션 동작을 수행하여 1비트 2-레벨 디지털 PDM 데이터 값인 제1 2-레벨 디지털 신호(PIN)를 출력한다.In the delta-sigma DAC, only the low pass filter connected to the final stage is removed. The input digital audio input signal (D IN ) is usually 16 bit 2-level digital PCM data of 44.1kS / sec, with the first stage increasing the sampling rate, the second stage performing the digital lowpass filter operation, and the third stage. In this case, the digital delta-sigma modulation operation is performed to output a first two-level digital signal P IN that is a one-bit two-level digital PDM data value.
이상에서 본 발명의 바람직한 실시예에 대하여 상세히 설명하였지만, 본 발명의 권리범위가 이에 한정되는 것이 아니라 다음의 청구범위에서 정의하는 본 발명의 기본 개념을 바탕으로 보다 다양한 실시예로 구현될 수 있으며, 이러한 실시예들 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiment of the present invention has been described in detail above, the scope of the present invention is not limited thereto, and may be implemented in various embodiments based on the basic concept of the present invention defined in the following claims. Such embodiments are also within the scope of the present invention.
Claims (17)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2017-0043178 | 2017-04-03 | ||
| KR1020170043178A KR101758708B1 (en) | 2017-04-03 | 2017-04-03 | Active noise-reduction earphone using a 3-level digital signal |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2018186540A1 true WO2018186540A1 (en) | 2018-10-11 |
Family
ID=59442784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/KR2017/009119 Ceased WO2018186540A1 (en) | 2017-04-03 | 2017-08-22 | Active noise canceling earphone using 3-level digital signal |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR101758708B1 (en) |
| WO (1) | WO2018186540A1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114501210B (en) * | 2020-11-13 | 2025-03-28 | 炬芯科技股份有限公司 | Active noise reduction circuit, method, device and storage medium with directional transparency |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06161473A (en) * | 1992-11-16 | 1994-06-07 | Honda Motor Co Ltd | Active vibration noise controller |
| KR20090061134A (en) * | 2007-12-11 | 2009-06-16 | 한양대학교 산학협력단 | De-class audio amplifier using data weighted averaging algorithm |
| KR20120073103A (en) * | 2010-12-24 | 2012-07-04 | 소니 주식회사 | Sound signal output device, speaker device, sound output device, and sound signal output method |
| US20130308785A1 (en) * | 2012-05-21 | 2013-11-21 | Harman Becker Automotive Systems Gmbh | Active noise reduction |
| KR20160140161A (en) * | 2015-05-29 | 2016-12-07 | 민훈 | Noise Cancelling Method and Earphone havinng Noise Cancelling Function |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5552620B2 (en) | 2008-06-16 | 2014-07-16 | 株式会社 Trigence Semiconductor | A car equipped with a digital speaker driving device and a centralized control device |
| US10325584B2 (en) | 2014-12-10 | 2019-06-18 | Stmicroelectronics S.R.L. | Active noise cancelling device and method of actively cancelling acoustic noise |
-
2017
- 2017-04-03 KR KR1020170043178A patent/KR101758708B1/en active Active
- 2017-08-22 WO PCT/KR2017/009119 patent/WO2018186540A1/en not_active Ceased
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06161473A (en) * | 1992-11-16 | 1994-06-07 | Honda Motor Co Ltd | Active vibration noise controller |
| KR20090061134A (en) * | 2007-12-11 | 2009-06-16 | 한양대학교 산학협력단 | De-class audio amplifier using data weighted averaging algorithm |
| KR20120073103A (en) * | 2010-12-24 | 2012-07-04 | 소니 주식회사 | Sound signal output device, speaker device, sound output device, and sound signal output method |
| US20130308785A1 (en) * | 2012-05-21 | 2013-11-21 | Harman Becker Automotive Systems Gmbh | Active noise reduction |
| KR20160140161A (en) * | 2015-05-29 | 2016-12-07 | 민훈 | Noise Cancelling Method and Earphone havinng Noise Cancelling Function |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101758708B1 (en) | 2017-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030235315A1 (en) | Digital microphone | |
| WO2010008226A2 (en) | Switching power amplifier and method of controlling the same | |
| US20060044057A1 (en) | Class-D amplifier having high order loop filtering | |
| WO2018147573A1 (en) | Noise removing earset using sound receiving characteristics of in-ear microphone and over-the-ear microphone, and noise removing method | |
| GB2388483A (en) | Suppression of audible transients when an audio amplifier is enabled from standby | |
| US20170272043A1 (en) | Generation of voltage reference signals in a hybrid switched mode amplifier | |
| WO2013058529A1 (en) | Method and apparatus for outputting an audio signal | |
| Fujimoto et al. | A delta-sigma modulator for a 1-bit digital switching amplifier | |
| US9204215B2 (en) | One-bit digital-to-analog converter offset cancellation | |
| WO2019169565A1 (en) | Dc offset cancellation circuit and dc offset cancellation method | |
| WO2024193015A1 (en) | Digital audio amplifier, chip, and electronic device | |
| WO2018186540A1 (en) | Active noise canceling earphone using 3-level digital signal | |
| CN109104194A (en) | A kind of digital analog converter and digital power amplifier subsystem | |
| Sukumaran et al. | A 1.2 V 285μA analog front end chip for a digital hearing aid in 0.13 μm CMOS | |
| WO2012105789A2 (en) | Method of outputting audio signal and audio signal output apparatus using the method | |
| CN109120269B (en) | Digital-analog converter | |
| US20220345151A1 (en) | Differential delta-sigma modulator for a hearing aid | |
| JP4648996B2 (en) | Analog-to-digital converter | |
| JP2005531972A (en) | Circuit arrangement and method for idle tone reduction sigma-delta conversion | |
| CN115379356A (en) | A low-latency noise reduction circuit, method, and active noise reduction earphone | |
| JP2008187315A (en) | DeltaSigma MODULATOR, ITS CONTROL METHOD, AND DIGITAL AUDIO PROCESSING CIRCUIT AND ELECTRONIC APPARATUS EMPLOYING THEM | |
| CN108718198A (en) | A kind of digital analog converter | |
| JP2000174854A (en) | Digital handset | |
| Zhang et al. | A 121.7-dB DR and $-$109.0-dB THD $+ $ N Filterless Digital-Input Class-D Amplifier With an HV IDAC Using Tri-Level Unit Cells | |
| US12126366B2 (en) | Multi-mode sigma-delta ADC circuit and microphone circuit having a multi-mode sigma-delta ADC circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 17904435 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 17904435 Country of ref document: EP Kind code of ref document: A1 |