+

WO2018177764A1 - Verfahren zur herstellung von leuchtdiodenchips und leuchtdiodenchip - Google Patents

Verfahren zur herstellung von leuchtdiodenchips und leuchtdiodenchip Download PDF

Info

Publication number
WO2018177764A1
WO2018177764A1 PCT/EP2018/056558 EP2018056558W WO2018177764A1 WO 2018177764 A1 WO2018177764 A1 WO 2018177764A1 EP 2018056558 W EP2018056558 W EP 2018056558W WO 2018177764 A1 WO2018177764 A1 WO 2018177764A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
structural
growth substrate
structural elements
sequence
Prior art date
Application number
PCT/EP2018/056558
Other languages
English (en)
French (fr)
Inventor
Massimo DRAGO
Alexander Frey
Joachim Hertkorn
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to DE112018001640.4T priority Critical patent/DE112018001640A5/de
Priority to US16/489,835 priority patent/US11094845B2/en
Publication of WO2018177764A1 publication Critical patent/WO2018177764A1/de

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/882—Scattering means

Definitions

  • a method for the production of light-emitting diode chips is specified.
  • One problem to be solved is a method
  • the method is used to produce light-emitting diode chips, in short LED chips.
  • the LED chips to be produced are arranged to produce visible light, for example to produce blue or green or red light or, alternatively, near-ultraviolet or near-infrared
  • Radiation generated is at least 360 nm or 400 nm and / or at most 1060 nm or 850 nm or 780 nm or 520 nm.
  • the method comprises the step of providing a growth substrate.
  • the growth substrate is, for example, a translucent substrate such as sapphire. It is also possible that substrates made of semiconductor materials such as
  • the growth substrate is preferably merely a temporary substrate which is no longer present in the finished light-emitting diode chips.
  • the method comprises the step of generating a structural layer.
  • Structural layer has a plurality of structural elements.
  • the structural elements are preferably pyramidal or formed in the form of truncated pyramids. It can
  • Hexagonal pyramids are generated. Creating the
  • Structural layer and the structural elements is particularly preferably carried out directly by a growth of the structural layer, for example epitaxially or by sputtering.
  • the structural elements are not subsequently produced via a material removal such as etching, so that during the
  • a mean roughness corresponds for example to one
  • the roughness is caused by the structural elements.
  • the structural layer is made of Al x] _Ga ] __ x] __y ] _Iny ] _N.
  • y 1 is preferably greater than or equal to 0.5 or 0.7 or 0.9.
  • the sum of xl and yl is preferably at least 0.6 or 0.8 or 0.95.
  • Particularly preferred is the structural layer and are thus the Structural elements of InN and thus free or substantially free of Al and / or Ga.
  • Layers may contain small amounts of other ingredients or impurities such as C, O, Mg and / or Si. It is possible that the respective layers with one or
  • small amount means about one
  • the method comprises the step of producing a cover layer.
  • the cover layer is preferably deposited directly and directly on the structural layer.
  • the cover layer faithfully reproduces the structure layer. That is, in the direction parallel to a main growth direction of the semiconductor layer sequence, the cover layer preferably has a constant, constant thickness and preferably extends completely and continuously over the structure layer, at least immediately after a step of producing the cover layer. After the cover layer has been produced, the structural elements can be discerned, since the cover layer has the shape of the structural elements on a part
  • the capping layer is made of Al x 2 Ga] __ x 2-y 2l n y 2 N - Da where x 2 is greater than or equal to 0.6 or 0.8 or 0.9.
  • y 2 is preferably at most 0.3 or 0.2 or 0.1 or 0.05.
  • the cover layer can be free of In. Particularly preferably, the cover layer is both free of Ga and of In, so that the cover layer is an AIN layer. According to at least one embodiment, a
  • Planarizing layer produced on the cover layer, preferably directly and directly on the cover layer.
  • Planarization layer is just shaped.
  • Planarleiterstik is generated approximately by means of two-dimensional growth, so that when generating the
  • Planarization layer essentially material only in
  • the planarization layer is of GaN and free of Al and In.
  • the method comprises the step of growing a functional layer sequence.
  • the functional layer sequence is grown on the planarization layer, directly or indirectly.
  • the functional layer sequence is set up in the finished light-emitting diode chips for generating radiation.
  • the functional layer sequence has an active zone, for example a single quantum well structure or a multiple quantum well structure or a pn junction.
  • the functional layer sequence is based on the
  • the method for producing light-emitting diode chips is set up and has the following steps, preferably in the specified
  • III-nitrides on sapphire is usually difficult due to the huge difference in the
  • structuring is formed by a semiconductor material of the semiconductor layer sequence itself.
  • the structural layer described herein may serve as an absorbing layer in a laser lift-off process, thereby facilitating the removal of the growth substrate.
  • Structural layer may be a laser lift-off method, also referred to as laser lift-off or LLO for short, with significant
  • the roughening preferably has an average roughness of at least ⁇ / ⁇ , where ⁇ is the
  • Wavelength of maximum intensity of the generated radiation and n the average refractive index of the semiconductor layer sequence is.
  • the structural layer may optionally be partially or completely removed.
  • the cover layer can be partially or completely removed.
  • the method comprises a step B). Step B) is performed between steps A) and C).
  • a buffer layer is preferably produced directly on the growth substrate.
  • the buffer layer is made of Al x 4 Ga ] _ x 4-y 4 lny 4 N.
  • y4 is preferably at most 0.1 or 0.05 or the buffer layer is free of indium.
  • the buffer layer is preferably rich in Al, so that x4> 0.4 or 0.5 or 0.7 or 0.85.
  • the buffer layer is high in Ga, so that l-x4-y4 is greater than or equal to 0.3 or 0.4 or 0.5.
  • l-x4-y4 is preferably at most 0.7 or 0.5.
  • the buffer layer is particularly preferably made of AlN and thus free of Ga and In.
  • the buffer layer has a thickness of at least 10 nm or 20 nm.
  • the thickness of the buffer layer is at most 200 nm or 100 nm or 70 nm.
  • the buffer layer has a thickness of approximately 30 nm.
  • the buffer layer is radiation-transmissive at wavelengths above 360 nm.
  • a band edge of the material of the buffer layer is at least 3.45 eV. This is the
  • Structural elements of the structural layer has an average height which is at least 20 nm or 50 nm or 70 nm.
  • the average height is at most 400 nm or 300 nm or 200 nm. According to at least one embodiment, the
  • the height distribution is preferably a Gaussian distribution or approximately a Gaussian distribution, also called normal distribution. This makes it possible to characterize the height distribution preferably by the average height of the structural elements and by a standard deviation.
  • the standard deviation is preferably at least 20% or 30% or 40% of the mean height and / or at most 70% or 60% or 50% of the mean height.
  • the mean heights of the structural elements have a comparatively large fluctuation range.
  • the average height is preferably constant over the growth substrate in the context of the statistical fluctuations, so that the growth substrate has no subregions with a deliberately larger or deliberately smaller height of the structural elements.
  • the method has a step G), which follows step F). in the
  • Step G the semiconductor layer sequence, in particular the function layer sequence for radiation generation, is removed from the growth substrate by a laser lift-off method.
  • the laser radiation passes through the growth substrate and optionally the buffer layer and is in the
  • Structural layer partially or completely destroyed, so that adhesion between the growth substrate and the
  • the structural layer created as a closed, continuous layer.
  • the structural layer has a continuous partial layer which is located between the structural elements and the growth substrate.
  • a thickness of this sub-layer is preferably at least 5 nm or 10 nm or 20 nm and / or at most 100 nm or 50 nm.
  • the cover layer is a continuous, uninterrupted layer.
  • the cover layer is preferably made of Al x 2lny2 with x2> 0.75 or x2> 0.85.
  • the cover layer has a thickness of at least 10 nm or 30 nm or 50 nm. Alternatively or additionally, the thickness of the cover layer is at most 150 nm or 100 nm or 70 nm. In other words, the cover layer is comparatively thick. According to at least one embodiment, the structural layer, the cover layer and / or the optional
  • Buffer layer produced by sputtering Preferably, all three layers are produced by sputtering,
  • Structural layer facing side of the growth substrate on which either the structural layer or the buffer layer is deposited directly, planarized.
  • it is not a structured growth substrate such as a structured sapphire substrate, English Patterned Sapphire substrates or short PSS.
  • this side of the growth substrate is provided with a regular or irregular arrangement of domes or cones or has conical or dome-shaped recesses.
  • the growth substrate may be a
  • An average structure size of structures of the growth substrate is preferably at least 0.4 ⁇ m and / or at most 5 ⁇ m. According to at least one embodiment, the
  • the structure layer is, for example, a plane-parallel layer, in particular with a thickness that is the same throughout.
  • the structure layer is, for example, a plane-parallel layer, in particular with a thickness that is the same throughout.
  • Structural layer preferably of InN, that is free or in the
  • the growth substrate is preferably a sapphire substrate.
  • the method comprises a step E1), which is carried out between steps E) and F).
  • step E1) an intermediate layer is created.
  • the intermediate layer is preferred directly on the
  • the intermediate layer is made of Al x 5Ga ] __y5lny5 or Ga ] _-y5lny5N.
  • the intermediate layer is made of Al x 5Ga ] __y5lny5 or Ga ] _-y5lny5N.
  • the intermediate layer preferably has little or no In, so that y5 is less than or equal to 0.2 or 0.1 or 0.05. According to at least one embodiment, the
  • the thickness of the intermediate layer is at least 0.5 ⁇ m or 1 ⁇ m or 3 ⁇ m and / or at most 12 ⁇ m or 10 ⁇ m or 7 ⁇ m.
  • the intermediate layer preferably has one
  • the method comprises a step H).
  • Step H) is preferred after Step G).
  • step H) a separation of the produced in particular in the wafer composite takes place
  • the singulation includes
  • a cracking and breaking For example, a cracking and breaking, a laser treatment and / or an etching.
  • Structural layer in particular as InN layer or InGaN layer, produced as follows:
  • a growth temperature is between 400 ° C and 650 ° C inclusive, preferably between 500 ° C and 620 ° C inclusive.
  • a pressure is alternatively or additionally between 50 mbar and 50 mbar
  • Nitrogen in particular NH 3, is for example between 50 slm and 150 slm, preferably at least 70 slm. Slm stands for standard liter / minute.
  • a typical growth rate is about 100 nm / h.
  • the buffer layer and / or the cover layer is produced as indicated in the document US Pat. No. 9,343,615 B2. The revelation content of this
  • Planarization layer in particular a 2D GaN layer, produced as follows:
  • a ratio of the fluxes of the source gases for the V / III components is typically at least 2000.
  • the growth temperature is preferably 1050 ° C or more.
  • the growth is carried out slowly, for example with a growth rate of at most
  • LED chip is preferred by a method
  • LED chip a carrier and a
  • Semiconductor layer sequence comprises a functional layer sequence for radiation generation.
  • the functional layer sequence is located on a side of the carrier facing one
  • planarization layer The planarization layer is just shaped on this side. Right on one of the carrier
  • cover layer is there, as well as the functional layer sequence and the
  • Structural elements faithfully following.
  • the structural elements are partially or completely filled with Al x 2 Ga] _ x 2-y 2 -'- n y 2 N , where x 2> 0.6.
  • the carrier may be a semiconductor carrier such as a silicon substrate or a germanium substrate.
  • ceramic supports can be used for example of aluminum nitride.
  • metallic carriers such as molybdenum, or PCBs such as metal core boards or printed
  • Printed circuit boards can be used as a carrier.
  • the carrier preferably comprises electrical contact surfaces and electrical
  • the cover layer is in the finished
  • LED chip prefers a continuous
  • FIGS 1, 2, 3A, 3B, 3C, 4A, 5, 6, 7A, 7B, 8A, 8B, 8C, 8D, 9 and 10 are schematic sectional views of
  • FIGS. 1 to 7 show an exemplary embodiment of a method for producing light-emitting diode chips 10
  • a growth substrate 1 is provided.
  • the growth substrate 1 preferably has smooth, non-structured main sides.
  • Growth substrate 1 is in particular a
  • a buffer layer 2 is produced on the growth substrate 1 in an optional method step.
  • the buffer layer 2 is made of AlInGaN, preferably of AlN.
  • a thickness of the buffer layer is about
  • the buffer layer 2 is produced in a uniform thickness.
  • a main growth direction H is oriented perpendicular to the main sides of the growth substrate 1.
  • FIG. 3A illustrates that a structure layer 3 is deposited on the buffer layer 2.
  • the structure layer 3 has a multiplicity of pyramid-shaped structural elements 33.
  • the structural layer 3 is made of AlInGaN, preferably InN.
  • An average height of the structural elements 33 in the direction away from the growth substrate 1 is included, for example about 100 nm, wherein individual heights of the structural elements 22 vary comparatively strongly.
  • FIG. 3A bottom points of the structural elements 33 on the buffer layer 2 just collide, so that a structure layer 3 that is still continuous is formed.
  • a surface density of the structural elements 33 in FIG. 3B is lower, so that the buffer layer 2 is not covered in places by the structural elements 33.
  • An area ratio of the structural elements 33 on the buffer layer 2 is preferably at least 50% or 70% or 90%.
  • the structure layer 3 consists of an area with the structural elements 33 as well as of a region
  • Partial layer 30 has, for example, a thickness of approximately 20 nm.
  • the sub-layer 30 and the structural elements 33 are preferably produced from the same material composition within the manufacturing tolerances.
  • FIG. 3D shows an SEM image after the application of the structure layer 3. It can be seen that the
  • pyramid-shaped structural elements 33 have a comparatively large bandwidth of heights and diameters. In addition, no geometrically exact pyramids are formed. In other words, by the structural elements 33 is a relative
  • the cover layer 4 is made of AlInGaN, preferably of AlGaN with an Al content of at least 80%.
  • Cover layer 4 is, for example, about 40 nm.
  • FIG. 4B shows an SEM image after the generation of the
  • Structural elements 33 is predetermined in the structural layer 3. According to Figure 5, starting from the structured
  • Cover layer 4 by a predominantly two-dimensional
  • the planarization layer 5 is made of AlInGaN, preferably of GaN. Furthermore, the planarization layer 5, as well as the cover layer 4, the structural layer 3 and the
  • Buffer layer 2 undoped.
  • an intermediate layer 6 is applied directly to the planarization layer 5.
  • the intermediate layer 6 may have the same material composition as the planarization layer 5
  • Planarleiterstik 5 and the intermediate layer 6 can be considered as a single layer. In the figures, the layers 5, 6 are therefore separated only by a dashed line.
  • the intermediate layer 6 has a different material composition than the planarization layer 5.
  • the intermediate layer 6 is preferably made of InGaN or of GaN. According to FIG. 6, an intermediate layer 6 is applied to the intermediate layer 6
  • Function layer sequence 7 includes at least one active zone for generating radiation. At a growth substrate 1 On the opposite side of the functional layer sequence 7, a carrier 8, for example a silicon carrier, is attached.
  • a carrier 8 for example a silicon carrier
  • FIG. 7A illustrates that a laser radiation L is irradiated through the growth substrate 1 and the buffer layer 2 and absorbed in the structure layer 3. As a result, the structure layer 3 is partially destroyed, so that the growth substrate 1 of the
  • Function layer sequence 7 can be removed, see Figure 7B.
  • the growth substrate 1 is preferably not affected by this laser lifting method with the laser radiation L. A side of the buffer layer 2 facing away from the growth substrate 1 is partially impaired and destroyed. After removing the buffer layer 2, the growth substrate 1 is reusable.
  • FIG. 8 summarizes possible variants of the method.
  • the A1N buffer layer 2 is present on the sapphire substrate 1, followed by the InN structure layer 3 and the AIN cover layer 4.
  • the further layers 5, 6, 7 are merely indicated.
  • the buffer layer 2 is made of AlGalnN with a high content of Al and Ga.
  • the structural layer 3 is made of AlGalnN with a high In ⁇ proportion.
  • the cover layer 4 is a
  • AlGalnN layer with a high Al content AlGalnN layer with a high Al content.
  • the InN structure layer 3 is located directly on the sapphire substrate 1, followed by the AIN cover layer 4.
  • the AIN cover layer 4 On the other hand, in FIG. 8C, the InN structure layer 3 is located directly on the sapphire substrate 1, followed by the AIN cover layer 4.
  • the growth substrate 1 is a structured sapphire substrate having preferably regularly arranged dome structures 11.
  • the structural layer 3 and the cover layer 4 form the
  • a non-subscribed buffer layer may be present. The remaining
  • Layers 5, 6, 7 can be created as explained in connection with the previous embodiments.
  • FIG. 10 shows that the structure layer 3 is a plane-parallel, continuous layer, preferably of InN.
  • the growth substrate 1 is a sapphire substrate having a planar side facing the structure layer 3.
  • a Laserabhebe compiler is the Structural layer 3 destroyed, so that the growth substrate 1 can be detached without damage.
  • the buffer layer 2 is optional. Again, the remaining layers 5, 6, 7 can be produced as explained above.

Landscapes

  • Led Devices (AREA)

Abstract

Das Verfahren ist zur Herstellung von Leuchtdiodenchips eingerichtet und weist die folgenden Schritte auf: A) Bereitstellen eines Aufwachssubstrats (1), C) Erzeugen einer Strukturschicht (3), insbesondere mit einer Vielzahl von pyramidenförmigen Strukturelementen (33), wobei die Strukturschicht (3) aus A1x1Ga1-x1-y1Iny1N ist mit yl ≥ 0,5, D) Erzeugen einer Deckschicht (4) auf der Strukturschicht (3), wobei die Deckschicht (4) die Strukturschicht (3) formtreu nachformt und aus A1x2Ga1-x2-y2Iny2N ist mit x2 ≥ 0, 6, E) Erzeugen einer Planarisierungsschicht (5) auf der Deckschicht (4), wobei eine dem Aufwachssubstrat (1) abgewandte Seite der fertigen Planarisierungsschicht (5) eben ist und die Planarisierungsschicht (5) aus A1x3Ga1-x3-y3lny3N ist mit x3 + y3 ≥ 0,2, und F) Wachsen einer Funktionsschichtenfolge (7) zur Strahlungserzeugung auf der Planarisierungsschicht (5).

Description

Beschreibung
VERFAHREN ZUR HERSTELLUNG VON LEUCHTDIODENCHIPS UND
LEUCHTDIODENCHIP
Es wird ein Verfahren zur Herstellung von Leuchtdiodenchips angegeben. Darüber hinaus wird ein Leuchtdiodenchip
angegeben . Eine zu lösende Aufgabe besteht darin, ein Verfahren
anzugeben, mit dem eine Halbleiterschichtenfolge für einen Leuchtdiodenchip effizient mit hoher Qualität herstellbar ist . Diese Aufgabe wird unter anderem durch ein Verfahren und durch einen Leuchtdiodenchip mit den Merkmalen der
unabhängigen Patentansprüche gelöst. Bevorzugte
Weiterbildungen sind Gegenstand der abhängigen Ansprüche. Gemäß zumindest einer Ausführungsform dient das Verfahren zur Herstellung von Leuchtdiodenchips, kurz LED-Chips.
Insbesondere sind die herzustellenden Leuchtdiodenchips zur Erzeugung von sichtbarem Licht eingerichtet, beispielsweise zur Erzeugung von blauem oder grünem oder rotem Licht oder alternativ von nahultravioletter oder nahinfraroter
Strahlung. Eine Wellenlänge maximaler Intensität der
erzeugten Strahlung liegt zum Beispiel bei mindestens 360 nm oder 400 nm und/oder bei höchstens 1060 nm oder 850 nm oder 780 nm oder 520 nm.
Gemäß zumindest einer Ausführungsform weist das Verfahren den Schritt des Bereitstellens eines Aufwachssubstrats auf. Bei dem Aufwachssubstrat handelt es sich beispielsweise um ein lichtdurchlässiges Substrat wie Saphir. Ebenso ist es möglich, dass Substrate aus Halbleitermaterialien wie
Silizium oder Siliziumcarbid zum Einsatz kommen. Bevorzugt handelt es sich bei dem Aufwachssubstrat lediglich um ein temporäres Substrat, das in den fertigen Leuchtdiodenchips nicht mehr vorhanden ist.
Gemäß zumindest einer Ausführungsform weist das Verfahren den Schritt des Erzeugens einer Strukturschicht auf. Die
Strukturschicht weist eine Vielzahl von Strukturelementen auf. Die Strukturelemente sind bevorzugt pyramidenförmig oder in Form von Pyramidenstümpfen gebildet. Es können
Sechskantpyramiden erzeugt werden. Das Erzeugen der
Strukturschicht und der Strukturelemente erfolgt besonders bevorzugt unmittelbar durch ein Wachsen der Strukturschicht, beispielsweise epitaktisch oder mittels Sputtern. Das heißt, die Strukturelemente werden nicht erst nachträglich über eine Materialwegnahme wie Ätzen erzeugt, sodass während des
Herstellens der Strukturschicht keine oder im Wesentlichen keine Materialentfernung aus der Strukturschicht erfolgt.
Gemäß zumindest einer Ausführungsform ist eine dem
Aufwachssubstrat abgewandte Seite der Strukturschicht rau. Eine mittlerer Rauheit entspricht zum Beispiel einer
mittleren Höhe der Strukturelemente. Mit anderen Worten ist die Rauigkeit durch die Strukturelemente hervorgerufen.
Gemäß zumindest einer Ausführungsform ist die Strukturschicht aus Alx]_Ga]__x]__y]_Iny]_N. Dabei ist yl bevorzugt größer oder gleich 0,5 oder 0,7 oder 0,9. Die Summe aus xl und yl beträgt bevorzugt mindestens 0,6 oder 0,8 oder 0,95. Besonders bevorzugt ist die Strukturschicht und sind damit die Strukturelemente aus InN und somit frei oder im Wesentlichen frei von AI und/oder Ga .
Hier und im Folgenden sind jeweils nur die wesentlichen
Komponenten des Kristallgitters angegeben. Die jeweiligen
Schichten können in kleinen Mengen weitere Bestandteile oder Verunreinigungen wie C, 0, Mg und/oder Si aufweisen. Es ist möglich, dass die jeweiligen Schichten mit einem oder
mehreren Dotierstoffen versehen sind, die nicht explizit genannt sind. Der Begriff kleine Menge meint etwa einen
Gewichtsanteil von höchstens 0,1 % und/oder eine
Konzentration von höchstens 5 x 1022 cm J oder 5 x 1023 cm J .
Gemäß zumindest einer Ausführungsform weist das Verfahren den Schritt des Erzeugens einer Deckschicht auf. Die Deckschicht wird bevorzugt unmittelbar und direkt auf der Strukturschicht abgeschieden. Die Deckschicht formt die Strukturschicht formtreu nach. Das heißt, in Richtung parallel zu einer Hauptwachstumsrichtung der Halbleiterschichtenfolge weist die Deckschicht bevorzugt eine gleichbleibende, konstante Dicke auf und erstreckt sich bevorzugt lückenlos und durchgehend über die Strukturschicht, zumindest unmittelbar nach einem Schritt des Herstellens der Deckschicht. Nach dem Erzeugen der Deckschicht sind die Strukturelemente erkennbar, da die Deckschicht die Form der Strukturelemente an einer dem
Aufwachssubstrat abgewandten Seite annimmt.
Gemäß zumindest einer Ausführungsform ist die Deckschicht aus Alx2Ga]__x2-y2lny2N- Dabei ist x2 größer oder gleich 0,6 oder 0,8 oder 0,9. y2 beträgt bevorzugt höchstens 0,3 oder 0,2 oder 0,1 oder 0,05. Die Deckschicht kann frei von In sein. Besonders bevorzugt ist die Deckschicht sowohl frei von Ga als auch von In, sodass die Deckschicht eine AIN-Schicht ist. Gemäß zumindest einer Ausführungsform wird eine
Planarisierungsschicht auf der Deckschicht erzeugt, bevorzugt unmittelbar und direkt auf der Deckschicht. Eine dem
Aufwachssubstrat abgewandte Seite der fertig erzeugten
Planarisierungsschicht ist eben geformt. Die
Planarisierungsschicht wird etwa mittels zweidimensionalem Wachstum erzeugt, sodass beim Erzeugen der
Planarisierungsschicht im Wesentlichen Material nur in
Richtung parallel zu einer Hauptseite des Aufwachssubstrats , auf dem die Halbleiterschichtenfolge erzeugt wird,
abgeschieden wird.
Gemäß zumindest einer Ausführungsform ist die
Planarisierungsschicht aus Alx3Ga]_-x3-y3lny3N . Dabei ist die
Summe aus x3 und y3 bevorzugt kleiner oder gleich 0,2 oder 0,1 oder 0,05. Insbesondere ist die Planarisierungsschicht aus GaN und frei von AI und In. Gemäß zumindest einer Ausführungsform weist das Verfahren den Schritt des Wachsens einer Funktionsschichtenfolge auf. Die Funktionsschichtenfolge wird auf der Planarisierungsschicht gewachsen, direkt oder indirekt. Die Funktionsschichtenfolge ist in den fertigen Leuchtdiodenchips zur Strahlungserzeugung eingerichtet. Insbesondere weist die Funktionsschichtenfolge eine aktive Zone, etwa eine Einfachquantentopfstruktur oder eine Mehrfachquantentopfstruktur oder einen pn-Übergang, auf. Bevorzugt basiert die Funktionsschichtenfolge auf dem
Materialsystem AlInGaN.
In mindestens einer Ausführungsform ist das Verfahren zur Herstellung von Leuchtdiodenchips eingerichtet und weist die folgenden Schritte auf, bevorzugt in der angegebenen
Reihenfolge :
A) Bereitstellen eines Aufwachssubstrats ,
C) Erzeugen einer Strukturschicht, insbesondere mit einer Vielzahl von pyramidenförmigen Strukturelementen, wobei die Strukturschicht aus Alx]_Ga]__x]__y]_Iny]_ ist mit yl ^ 0,5,
D) Erzeugen einer Deckschicht auf der Strukturschicht, wobei die Deckschicht die Strukturschicht formtreu nachformt und aus Alx2Ga]__x2-y2lny2N ist mit χ2 - 0,6,
E) Erzeugen einer Planarisierungsschicht auf der Deckschicht, wobei eine dem Aufwachssubstrat abgewandte Seite der fertigen Planarisierungsschicht eben ist und die
Planarisierungsschicht aus Alx3Ga]_-x3-y3lny3N ist mit
x3 + y3 ^ 0,2, und
F) Wachsen einer Funktionsschichtenfolge zur
Strahlungserzeugung auf der Planarisierungsschicht.
Das Wachstum von III-Nitriden auf Saphir ist in der Regel schwierig aufgrund des großen Unterschieds in den
Gitterkonstanten zwischen Saphir und dem III-Nitrid. Außerdem stellt die Trennung des Aufwachssubstrats , insbesondere des Saphirsubstrats, von der erzeugten Halbleiterschichtenfolge eine Herausforderung dar. Möglichkeiten, um das Problem der Gitterfehlanpassung
zwischen der Halbleiterschichtenfolge und dem
Aufwachssubstrat zu bewältigen, bestehen beispielsweise in der Verwendung von Substraten mit einer strukturierten
Oberfläche oder in der Verwendung von Maskenschichten, etwa aus Siliziumnitrid. Ausgehend von solchen Strukturierungen erfolgt ein zweidimensionales und dreidimensionales Wachstum, um eine Defektreduktion durch gegenseitige Annihilation von Versetzungen zu erzielen. Bei dem hier beschriebenen Verfahren wird eine Strukturierung durch ein Halbleitermaterial der Halbleiterschichtenfolge selbst gebildet. Durch die Verwendung eines solchen
Halbleitermaterials ist eine Defektreduktion ermöglicht.
Außerdem ist durch die Verwendung bereits eines passenden Halbleitermaterials eine Relaxation von Spannungen und eine verbesserte Anpassung von Gitterkonstanten zur
Funktionsschichtenfolge hin möglich. Weiterhin kann die hier beschriebene Strukturschicht als absorbierende Schicht in einem Laserabhebeverfahren dienen, wodurch das Entfernen des Aufwachssubstrats erleichtert wird.
Insbesondere durch die Kombination aus der Strukturschicht etwa aus InN und der Deckschicht aus AlGaN ist eine
effiziente Gitteranpassung an die Gitterkonstante von GaN oder InGaN für die Funktionsschichtenfolge erreichbar.
Dadurch ist es außerdem möglich, dass ein MOVPE- Prozessschritt zur Defektreduktion entfallen oder verkürzt werden kann, einhergehend mit einer Kostenreduktion. Durch die effiziente Absorption von Laserstrahlung in der
Strukturschicht kann ein Laserabhebeverfahren, auch als Laser-Lift-Off oder kurz LLO bezeichnet, mit deutlich
erhöhter Geschwindigkeit, verbesserter Ausbeute und in besserer Qualität erfolgen.
Es ist möglich, dass nach einem Entfernen des
Aufwachssubstrats , bevorzugt mittels LLO, nasschemisch oder trockenchemisch eine Aufrauung erzeugt wird. Für eine hohe Extraktionseffizienz weist die Aufrauung bevorzugt eine mittlere Rauheit von mindestens λ/η auf, wobei λ die
Wellenlänge maximaler Intensität der erzeugten Strahlung und n der mittlere Brechungsindex der Halbleiterschichtenfolge ist. Beim Erzeugen der Aufrauung kann die Strukturschicht optional teilweise oder vollständig entfernt werden. In gleicher Weise kann dabei die Deckschicht teilweise oder vollständig entfernt werden.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt B) . Der Schritt B) wird zwischen den Schritten A) und C) durchgeführt. Im Schritt B) wird bevorzugt direkt auf dem Aufwachssubstrat eine Pufferschicht erzeugt. Die Pufferschicht ist aus Alx4Ga]_-x4-y4lny4N. Dabei ist y4 bevorzugt höchstens 0,1 oder 0,05 oder die Pufferschicht ist frei von Indium. Weiterhin ist die Pufferschicht bevorzugt reich an AI, sodass x4 > 0,4 oder 0,5 oder 0,7 oder 0,85. Weiterhin kann gelten, dass die Pufferschicht reich an Ga ist, sodass l-x4-y4 größer oder gleich 0,3 oder 0,4 oder 0,5 ist. Dabei ist l-x4-y4 bevorzugt höchstens 0,7 oder 0,5.
Besonders bevorzugt ist die Pufferschicht aus A1N und somit frei von Ga und In. Gemäß zumindest einer Ausführungsform weist die Pufferschicht eine Dicke von mindestens 10 nm oder 20 nm auf. Alternativ oder zusätzlich liegt die Dicke der Pufferschicht bei höchstens 200 nm oder 100 nm oder 70 nm. Insbesondere weist die Pufferschicht eine Dicke von ungefähr 30 nm auf.
Gemäß zumindest einer Ausführungsform wird die
Strukturschicht direkt an dem Aufwachssubstrat erzeugt, insbesondere als durchgehende, das Aufwachssubstrat
vollständig bedeckende Schicht. In diesem Fall entfällt eine Pufferschicht.
Gemäß zumindest einer Ausführungsform ist die Pufferschicht bei Wellenlängen oberhalb von 360 nm strahlungsdurchlässig. Mit anderen Worten liegt eine Bandkante des Materials der Pufferschicht bei mindestens 3,45 eV. Damit ist die
Pufferschicht bei einem Laserabhebeverfahren für die
verwendete Laserstrahlung, etwa bei einer Wellenlänge von 365 nm, durchlässig. Damit kann eine effiziente Absorption der verwendeten Laserstrahlung beim Laserabhebeprozess in der Strukturschicht erfolgen.
Gemäß zumindest einer Ausführungsform weisen die
Strukturelemente der Strukturschicht eine mittlere Höhe auf, die bei mindestens 20 nm oder 50 nm oder 70 nm liegt.
Alternativ oder zusätzlich liegt die mittlere Höhe bei höchstens 400 nm oder 300 nm oder 200 nm. Gemäß zumindest einer Ausführungsform weisen die
Strukturelemente über das Aufwachssubstrat hinweg eine
Höhenverteilung auf. Die Höhenverteilung ist bevorzugt eine Gauß-Verteilung oder näherungsweise eine Gauß-Verteilung, auch als Normalverteilung bezeichnet. Damit lässt sich die Höhenverteilung bevorzugt charakterisieren durch die mittlere Höhe der Strukturelemente und durch eine Standardabweichung. Die Standardabweichung liegt bevorzugt bei mindestens 20 % oder 30 % oder 40 % der mittleren Höhe und/oder bei höchstens 70 % oder 60 % oder 50 % der mittleren Höhe. Mit anderen Worten weisen die mittleren Höhen der Strukturelemente eine vergleichsweise große Schwankungsbreite auf. Die mittlere Höhe ist über das Aufwachssubstrat hinweg im Rahmen der statistischen Schwankungen bevorzugt gleichbleibend, sodass das Aufwachssubstrat keine Teilbereiche mit einer gezielt größeren oder gezielt kleineren Höhe der Strukturelemente aufweist . Gemäß zumindest einer Ausführungsform weist das Verfahren einen Schritt G) auf, der dem Schritt F) nachfolgt. Im
Schritt G) wird die Halbleiterschichtenfolge, insbesondere die Funktionsschichtenfolge zur Strahlungserzeugung, mit einem Laserabhebeverfahren von dem Aufwachssubstrat entfernt. Dabei durchstrahlt die Laserstrahlung das Aufwachssubstrat und optional die Pufferschicht und wird in der
Strukturschicht absorbiert. Hierdurch wird die
Strukturschicht teilweise oder vollständig zerstört, sodass eine Haftung zwischen dem Aufwachssubstrat und der
Funktionsschichtenfolge verlorengeht. Mit anderen Worten erfolgt das Ablösen im Bereich der Strukturschicht.
Gemäß zumindest einer Ausführungsform wird die
Strukturschicht als geschlossene, durchgehende Schicht erzeugt. Damit weist die Strukturschicht eine durchgehende Teilschicht auf, die sich zwischen den Strukturelementen und dem Aufwachssubstrat befindet. Eine Dicke dieser Teilschicht liegt bevorzugt bei mindestens 5 nm oder 10 nm oder 20 nm und/oder bei höchstens 100 nm oder 50 nm.
Gemäß zumindest einer Ausführungsform handelt es sich bei der Deckschicht um eine durchgehende, ununterbrochene Schicht. Die Deckschicht ist bevorzugt aus Alx2lny2 mit x2 > 0,75 oder x2 > 0,85.
Gemäß zumindest einer Ausführungsform weist die Deckschicht eine Dicke von mindestens 10 nm oder 30 nm oder 50 nm auf. Alternativ oder zusätzlich liegt die Dicke der Deckschicht bei höchstens 150 nm oder 100 nm oder 70 nm. Mit anderen Worten ist die Deckschicht vergleichsweise dick. Gemäß zumindest einer Ausführungsform werden die Strukturschicht, die Deckschicht und/oder die optionale
Pufferschicht mittels Sputtern erzeugt. Bevorzugt werden alle drei genannten Schichten über Sputtern hergestellt,
insbesondere in derselben Sputteranlage . Hierdurch lassen sich diese Schichten effizient herstellen.
Gemäß zumindest einer Ausführungsform werden die
Planarisierungsschicht und/oder die Funktionsschichtenfolge epitaktisch gewachsen, insbesondere über MOVPE, also
metallorganische Gasphasenepitaxie .
Gemäß zumindest einer Ausführungsform ist eine der
Strukturschicht zugewandte Seite des Aufwachssubstrats , auf dem entweder die Strukturschicht oder die Pufferschicht direkt abgeschieden wird, planar geformt. Mit anderen Worten handelt es sich nicht um ein strukturiertes Aufwachssubstrat wie ein strukturiertes Saphirsubstrat, englisch Patterned Sapphire Substrate oder kurz PSS.
Gemäß zumindest einer Ausführungsform ist eine der
Strukturschicht zugewandte Seite des Aufwachssubstrats , auf dem entweder die Strukturschicht oder die Pufferschicht direkt abgeschieden wird, strukturiert. Beispielsweise ist diese Seite des Aufwachssubstrats mit einer regelmäßigen oder unregelmäßigen Anordnung von Kuppeln oder Kegeln versehen oder weist kegelförmige oder kuppeiförmige Ausnehmungen auf. Somit kann es sich bei dem Aufwachssubstrat um ein
strukturiertes Saphirsubstrat, kurz PSS, handeln. Eine mittlere Strukturgröße von Strukturen des Aufwachssubstrats liegt bevorzugt bei mindestens 0,4 ym und/oder bei höchstens 5 ym. Gemäß zumindest einer Ausführungsform wird die
Strukturschicht ohne Strukturelemente gewachsen. Das heißt, bei der Strukturschicht handelt es sich beispielsweise um eine planparallele Schicht, insbesondere mit einer durchweg gleichbleibenden Dicke. In diesem Fall ist die
Strukturschicht bevorzugt aus InN, also frei oder im
Wesentlichen frei von AI und Ga . Ferner ist in diesem Fall das Aufwachssubstrat bevorzugt ein Saphirsubstrat. Mittels einer solchen Strukturschicht kann ein effizientes
Laserabhebeverfahren durchgeführt werden.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt El), der zwischen den Schritten E) und F) durchgeführt wird. Im Schritt El) wird eine Zwischenschicht erzeugt. Die Zwischenschicht wird bevorzugt direkt auf der
Planarisierungsschicht abgeschieden. Die Zwischenschicht ist aus Alx5Ga]__y5lny5 oder Ga]_-y5lny5N . Bevorzugt ist die
Zwischenschicht frei oder im Wesentlichen frei von AI, sodass x5 < 0,2 oder < 0,1 oder < 0,02 ist. Insbesondere ist die Zwischenschicht gänzlich frei von AI, sodass x5 = 0 ist.
Weiterhin weist die Zwischenschicht bevorzugt wenig oder kein In auf, sodass y5 kleiner oder gleich 0,2 oder 0,1 oder 0,05 ist . Gemäß zumindest einer Ausführungsform wird die
Zwischenschicht vergleichsweise dick gewachsen. Insbesondere liegt die Dicke der Zwischenschicht bei mindestens 0,5 ym oder 1 ym oder 3 ym und/oder bei höchstens 12 ym oder 10 ym oder 7 ym. Die Zwischenschicht weist bevorzugt eine
konstante, gleichbleibende Dicke auf.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt H) . Der Schritt H) wird bevorzugt nach dem Schritt G) durchgeführt. Im Schritt H) erfolgt ein Vereinzeln der insbesondere im Waferverbund hergestellten
Halbleiterschichtenfolge. Das Vereinzeln beinhaltet
beispielsweise ein Ritzen und Brechen, eine Laserbehandlung und/oder ein Ätzen.
Gemäß zumindest einer Ausführungsform wird die
Strukturschicht, insbesondere als InN-Schicht oder InGaN- Schicht, wie folgt erzeugt: Eine Wachstumstemperatur liegt zwischen einschließlich 400 °C und 650 °C, bevorzugt zwischen einschließlich 500 °C und 620 °C. Ein Druck liegt alternativ oder zusätzlich zwischen einschließlich 50 mbar und
1000 mbar, bevorzugt zwischen einschließlich 100 mbar und 200 mbar. Eine typische Flussrate für das Quellgas für
Stickstoff, insbesondere NH3, liegt beispielsweise zwischen einschließlich 50 slm und 150 slm, bevorzugt bei mindestens 70 slm. Dabei steht slm für Standard liter/minute . Ein typisches Verhältnis aus dem Quellgas für Stickstoff und einem Quellgas für Indium, somit insbesondere ein Verhältnis aus H3/TMIn, liegt zum Beispiel zwischen einschließlich
10000 und 100000, bevorzugt 20000 oder größer. Eine typische Wachstumsrate liegt bei ungefähr 100 nm/h. Beispielsweise für eine 100 nm dicke geschlossene Schicht liegt eine
Wachstumszeit bei ungefähr 60 min. Für Pyramiden mit einer durchschnittlichen Höhe von 100 nm liegt die Wachstumszeit bei zirka 30 min.
Gemäß zumindest einer Ausführungsform wird die Pufferschicht und/oder die Deckschicht erzeugt, wie in der Druckschrift US 9,343,615 B2 angegeben. Der Offenbarungsgehalt dieser
Druckschrift hinsichtlich des Wachsens dieser Schichten wird durch Rückbezug mit aufgenommen. Gemäß zumindest einer Ausführungsform wird die
Planarisierungsschicht, insbesondere eine 2D-GaN-Schicht , wie folgt erzeugt: Ein Verhältnis der Flüsse der Quellgase für die V/III-Komponenten liegt typischerweise bei mindestens 2000. Die Wachstumstemperatur beträgt bevorzugt 1050 °C oder mehr. Bevorzugt wird das Wachstum langsam durchgeführt, beispielsweise mit einer Wachstumsrate von höchstens
300 nm/h. Darüber hinaus wird ein Leuchtdiodenchip angegeben. Der
Leuchtdiodenchip wird bevorzugt mit einem Verfahren
hergestellt, wie in Verbindung mit einer oder mehrerer der oben genannten Ausführungsformen beschrieben. Merkmale des Verfahrens sind daher auch für den Leuchtdiodenchip offenbart und umgekehrt.
In mindestens einer Ausführungsform umfasst der
Leuchtdiodenchip einen Träger und eine
Halbleiterschichtenfolge an dem Träger. Die
Halbleiterschichtenfolge umfasst eine Funktionsschichtenfolge zur Strahlungserzeugung. Die Funktionsschichtenfolge befindet sich an einer dem Träger zugewandten Seite einer
Planarisierungsschicht. Die Planarisierungsschicht ist an dieser Seite eben geformt. Direkt an einer dem Träger
abgewandten Seite der Planarisierungsschicht befindet sich eine durchgehende Deckschicht. Die Deckschicht ist dabei, genauso wie die Funktionsschichtenfolge und die
Planarisierungsschicht, ein Teil der
Halbleiterschichtenfolge. In der Planarisierungsschicht und in der Deckschicht ist eine Vielzahl von pyramidenförmigen Strukturelementen geformt. Die Deckschicht bildet die
Strukturelemente formtreu nach. Die Strukturelemente sind teilweise oder vollständig mit Alx2Ga]_-x2-y2-'-ny2N ausgefüllt, wobei x2 > 0,6 ist.
Bei dem Träger kann es sich um einen Halbleiterträger wie ein Siliziumsubtrat oder ein Germaniumsubstrat handeln. Ebenso können keramische Träger etwa aus Aluminiumnitrid zum Einsatz kommen. Auch metallische Träger, etwa aus Molybdän, oder Leiterplatten wie Metallkernplatinen oder bedruckte
Leiterplatten sind als Träger verwendbar. Der Träger umfasst bevorzugt elektrische Kontaktflächen und elektrische
Verbindungsleitungen zum Bestromen und externen elektrischen Kontaktieren des Leuchtdiodenchips.
Bei der Deckschicht handelt es sich in dem fertigen
Leuchtdiodenchip bevorzugt um eine durchgehende,
ununterbrochene Schicht. Dies gilt insbesondere für alle Bereiche, die nicht zu einer Bestromung und Stromeinprägung in die dem Träger abgewandten Seite der
Halbleiterschichtenfolge eingerichtet sind und/oder die mit elektrischen Kontaktstegen, Leiterbahnen oder Kontaktflächen wie Bondpads bedeckt sind. Solche Bereiche können mit einem lichtundurchlässigen Metall versehen sein und frei von der Deckschicht sein. Nachfolgend werden ein hier beschriebenes Verfahren und ein hier beschriebener Leuchtdiodenchip unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine
maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß
dargestellt sein. Es zeigen:
Figuren 1, 2, 3A, 3B, 3C, 4A, 5, 6, 7A, 7B, 8A, 8B, 8C, 8D, 9 und 10 schematische Schnittdarstellungen von
Verfahrensschritten zur Herstellung von hier beschriebenen Leuchtdiodenchips, und
Figuren 3D und 4B Elektronenmikroskopaufnahmen nach
Verfahrensschritten des hier beschriebenen Verfahrens.
In den Figuren 1 bis 7 ist ein Ausführungsbeispiel eines Verfahrens zur Herstellung von Leuchtdiodenchips 10
beschrieben. Gemäß Figur 1 wird ein Aufwachssubstrat 1 bereitgestellt. Das Aufwachssubstrat 1 weist bevorzugt glatte, nicht strukturierte Hauptseiten auf. Bei dem
Aufwachssubstrat 1 handelt es sich insbesondere um ein
Saphirsubstrat . Gemäß Figur 2 wird in einem optionalen Verfahrensschritt auf dem Aufwachssubstrat 1 eine Pufferschicht 2 erzeugt. Die Pufferschicht 2 ist aus AlInGaN, bevorzugt aus A1N. Eine Dicke der Pufferschicht liegt zum Beispiel bei ungefähr
30 nm. Die Pufferschicht 2 wird in einer gleichmäßigen Dicke erzeugt. Eine Hauptwachstumsrichtung H ist dabei senkrecht zu den Hauptseiten des Aufwachssubstrats 1 orientiert.
In Figur 3A ist illustriert, dass auf die Pufferschicht 2 eine Strukturschicht 3 abgeschieden wird. Die Strukturschicht 3 weist eine Vielzahl von pyramidenförmigen Strukturelementen 33 auf. Die Strukturschicht 3 ist aus AlInGaN, bevorzugt aus InN. Eine mittlere Höhe der Strukturelemente 33 in Richtung weg von dem Aufwachssubstrat 1 liegt beispielsweise bei ungefähr 100 nm, wobei Einzelhöhen der Strukturelemente 22 vergleichsweise stark schwanken.
Gemäß Figur 3A stoßen Fußpunkte der Strukturelemente 33 an der Pufferschicht 2 gerade zusammen, sodass eine gerade noch durchgehende Strukturschicht 3 entsteht. Demgegenüber ist eine Flächendichte der Strukturelemente 33 in Figur 3B geringer, sodass die Pufferschicht 2 stellenweise nicht von den Strukturelementen 33 bedeckt ist. Ein Flächenanteil der Strukturelemente 33 auf der Pufferschicht 2 liegt bevorzugt bei mindestens 50 % oder 70 % oder 90 %.
In Figur 3C ist gezeigt, dass die Strukturschicht 3 aus einem Bereich mit den Strukturelementen 33 sowie aus einer
durchgehenden Teilschicht 30 zusammengesetzt ist. Die
Teilschicht 30 weist zum Beispiel eine Dicke von ungefähr 20 nm auf. Die Teilschicht 30 sowie die Strukturelemente 33 sind im Rahmen der Herstellungstoleranzen bevorzugt aus derselben Materialzusammensetzung hergestellt.
In Figur 3D ist eine SEM-Aufnahme nach dem Aufbringen der Strukturschicht 3 zu sehen. Zu erkennen ist, dass die
pyramidenförmigen Strukturelemente 33 eine vergleichsweise große Bandbreite an Höhen und Durchmessern aufweisen. Zudem sind keine geometrisch exakten Pyramiden geformt. Mit anderen Worten ist durch die Strukturelemente 33 eine relativ
unregelmäßige Oberfläche erzeugt.
Im Verfahrensschritt der Figur 4A wird direkt auf die
Strukturschicht 3 formtreu eine Deckschicht 4 aufgewachsen. Die Deckschicht 4 ist aus AlInGaN, bevorzugt aus AlGaN mit einem AI-Anteil von mindestens 80 %. Eine Dicke der
Deckschicht 4 liegt zum Beispiel bei ungefähr 40 nm. In Figur 4B ist eine SEM-Aufnahme nach dem Erzeugen der
Deckschicht 4 abgebildet. Zu sehen ist, dass die
Strukturelemente 33 an einer dem Aufwachssubstrat 1
abgewandten Seite der Deckschicht 4 noch vorhanden sind.
Durch die Deckschicht 4 erfolgt somit keine oder keine signifikante Änderung der Struktur, die durch die
Strukturelemente 33 in der Strukturschicht 3 vorgegeben ist. Gemäß Figur 5 wird ausgehend von der strukturierten
Deckschicht 4 durch ein überwiegend zweidimensionales
Wachstum in Richtung parallel zur Hauptseite des
Aufwachssubstrats 1 eine Planarisierungsschicht 5 erzeugt. Die Planarisierungsschicht 5 ist aus AlInGaN, bevorzugt aus GaN. Weiterhin kann die Planarisierungsschicht 5, wie auch die Deckschicht 4, die Strukturschicht 3 und die
Pufferschicht 2, undotiert sein.
Optional wird unmittelbar auf die Planarisierungsschicht 5 eine Zwischenschicht 6 aufgebracht. Die Zwischenschicht 6 kann die gleiche Materialzusammensetzung aufweisen wie die Planarisierungsschicht 5. Insofern können die
Planarisierungsschicht 5 und die Zwischenschicht 6 auch als eine einzige Schicht aufgefasst werden. In den Figuren sind die Schichten 5, 6 daher lediglich durch eine Strich-Linie getrennt. Optional weist die Zwischenschicht 6 eine andere Materialzusammensetzung auf als die Planarisierungsschicht 5. Bevorzugt ist die Zwischenschicht 6 aus InGaN oder aus GaN. Gemäß Figur 6 wird auf die Zwischenschicht 6 eine
Funktionsschichtenfolge 7 epitaktisch aufgewachsen. Die
Funktionsschichtenfolge 7 beinhaltet zumindest eine aktive Zone zur Strahlungserzeugung. An einer dem Aufwachssubstrat 1 abgewandten Seite der Funktionsschichtenfolge 7 wird ein Träger 8, beispielsweise ein Siliziumträger, angebracht.
In Figur 7A ist illustriert, dass durch das Aufwachssubstrat 1 und die Pufferschicht 2 hindurch eine Laserstrahlung L eingestrahlt und in der Strukturschicht 3 absorbiert wird. Hierdurch wird die Strukturschicht 3 teilweise zerstört, sodass sich das Aufwachssubstrat 1 von der
Funktionsschichtenfolge 7 entfernen lässt, siehe Figur 7B.
Dabei verbleiben Reste der Strukturschicht 3 in der
Strukturierung, die in der Deckschicht 4 nachgebildet ist. Das Aufwachssubstrat 1 ist von diesem Laserabhebeverfahren mit der Laserstrahlung L bevorzugt nicht betroffen. Eine dem Aufwachssubstrat 1 abgewandte Seite der Pufferschicht 2 wird teilweise beeinträchtigt und zerstört. Nach dem Entfernen der Pufferschicht 2 ist das Aufwachssubstrat 1 wiederverwendbar.
Da die Strukturschicht 3, insbesondere aus InN, eine
Absorptionskante von ungefähr 0,7 eV aufweist, wird die
Laserstrahlung L sehr stark und lediglich lokal absorbiert. Dadurch ist ein schnelles, effizientes und präzises
Laserabhebeverfahren möglich. Ferner ist durch die Deckschicht 4 auf der Strukturschicht 3 eine vergleichsweise präzise Gitteranpassung an das
Materialsystem der Zwischenschicht 6 und der
Funktionsschichtenfolge 7 erzielbar. Damit ist eine Dicke und Wachstumszeit der Planarisierungsschicht 5 und/oder der
Zwischenschicht 6 reduzierbar. Durch das Überwachsen der Strukturelemente 33 ist eine effiziente Reduzierung von
Versetzungen möglich. In Figur 8 sind mögliche Varianten des Verfahrens zusammengefasst . In der besonders bevorzugten Ausführungsform der Figur 8A ist auf dem Saphirsubstrat 1 die A1N- Pufferschicht 2 vorhanden, gefolgt von der InN- Strukturschicht 3 und der AIN-Deckschicht 4. Die weiteren Schichten 5, 6, 7 sind lediglich angedeutet.
Beim bevorzugten Ausführungsbeispiel der Figur 8B ist die Pufferschicht 2 aus AlGalnN mit einem hohen Anteil an AI und Ga . Die Strukturschicht 3 ist aus AlGalnN mit einem hohen In¬ Anteil. Bei der Deckschicht 4 handelt es sich um eine
AlGalnN-Schicht mit einem hohen AI-Anteil.
Beim Ausführungsbeispiel der Figur 8C befindet sich direkt an dem Saphirsubstrat 1 die InN-Strukturschicht 3, gefolgt von der AIN-Deckschicht 4. Demgegenüber ist in Figur 8D die
Strukturschicht 3 aus AlGalnN mit einem hohen In-Anteil und die Deckschicht 4 ist aus AlGalnN mit einem hohen AI-Anteil. Im Ausführungsbeispiel der Figur 9 handelt es sich bei dem Aufwachssubstrat 1 um ein strukturiertes Saphirsubstrat mit bevorzugt regelmäßig angeordneten Kuppelstrukturen 11. Die Strukturschicht 3 und die Deckschicht 4 formen die
Kuppelstrukturen 11 formtreu nach. Optional kann eine nicht gezeichnete Pufferschicht vorhanden sein. Die übrigen
Schichten 5, 6, 7 können erzeugt werden, wie in Verbindung mit den vorherigen Ausführungsbeispielen erläutert.
In Figur 10 ist gezeigt, dass die Strukturschicht 3 eine planparallele, durchgehende Schicht ist, bevorzugt aus InN.
Dabei handelt es sich bei dem Aufwachssubstrat 1 insbesondere um ein Saphirsubstrat mit einer ebenen, der Strukturschicht 3 zugewandten Seite. Bei einem Laserabhebeverfahren wird die Strukturschicht 3 zerstört, sodass das Aufwachssubstrat 1 beschädigungsfrei abgelöst werden kann. Die Pufferschicht 2 ist optional. Wiederum können die übrigen Schichten 5, 6, 7 erzeugt werden, wie vorstehend erläutert.
Die in den Figuren gezeigten Komponenten folgen, sofern nicht anders kenntlich gemacht, bevorzugt in der angegebenen
Reihenfolge jeweils unmittelbar aufeinander. Sich in den Figuren nicht berührende Schichten sind voneinander
beabstandet. Soweit Linien parallel zueinander gezeichnet sind, sind die entsprechenden Flächen ebenso parallel zueinander ausgerichtet. Ebenfalls soweit nicht anders kenntlich gemacht, sind die relativen Dickenverhältnisse, Längenverhältnisse und Positionen der gezeichneten
Komponenten zueinander in den Figuren korrekt wiedergegeben.
Die hier beschriebene Erfindung ist nicht durch die
Beschreibung anhand der Ausführungsbeispiele beschränkt.
Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist .
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2017 106 888.0, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Bezugs zeichenliste
10 Leuchtdiodenchip
1 AufwachsSubstrat
11 Kuppelstrukturen
2 Pufferschicht
3 Strukturschicht
30 durchgehende Teilschicht der Strukturschicht
33 pyramidenförmige Strukturelemente
4 Deckschicht
5 PIanarisierungsschicht
6 Zwischenschicht
7 Funktionsschichtenfolge
27 Halbleiterschichtenfolge
8 Träger
H Hauptwachstumsrichtung der Halbleiterschichtenfolge L LaserStrahlung

Claims

Patentansprüche
1. Verfahren zur Herstellung von Leuchtdiodenchips (10) mit den folgenden Schritten in der angegebenen Reihenfolge:
A) Bereitstellen eines Aufwachssubstrats (1),
C) Erzeugen einer Strukturschicht (3) , wobei die
Strukturschicht (3) aus Alx]_Ga]__x]__y]_Iny]_ ist mit yl ^ 0,5 und eine Vielzahl von Strukturelementen (33) aufweist mit einer mittleren Höhe von mindestens 50 nm, sodass eine dem Aufwachssubstrat (1) abgewandte Seite der Strukturschicht (3) rau ist,
D) Erzeugen einer Deckschicht (4) auf der Strukturschicht (3), wobei die Deckschicht (4) die Strukturschicht (3) formtreu nachformt und aus Alx2Ga]_-x2-y2-'-ny2N ist mit
x2 > 0, 6,
E) Erzeugen einer Planarisierungsschicht (5) auf der
Deckschicht (4), wobei eine dem Aufwachssubstrat (1)
abgewandte Seite der fertigen Planarisierungsschicht (5) eben ist und die Planarisierungsschicht (5) aus Alx3Ga]_-x3-y3lny3N ist mit x3 + y3 ^ 0,2, und
F) Wachsen einer Funktionsschichtenfolge (7) zur
Strahlungserzeugung auf der Planarisierungsschicht (5) .
2. Verfahren nach dem vorhergehenden Anspruch,
ferner umfassend den Schritt B) zwischen den Schritten A) und C) ,
wobei im Schritt B) direkt auf dem Aufwachssubstrat (1) eine Pufferschicht (2) aus Alx4Ga]_-x4-y4lny4N erzeugt wird mit x4 > 0,4 und l-x4-y4 > 0,4 und y4 < 0,1 und die
Strukturschicht (3) direkt auf der Pufferschicht (2) erzeugt wird, und
wobei die Strukturschicht (3) im Schritt C) mit einer Vielzahl von pyramidenförmigen Strukturelementen (33) erzeugt wird .
3. Verfahren nach dem vorhergehenden Anspruch,
wobei die Pufferschicht (2) aus A1N oder aus
Alx4Ga]__x4_y4lny4 erzeugt wird mit
x4 > 0,5 und l-x4-y4 > 0,4 und y4 < 0,05 und eine Dicke der Pufferschicht (2) zwischen einschließlich 20 nm und 70 nm liegt,
wobei die Pufferschicht (2) bei Wellenlängen oberhalb von 360 nm strahlungsdurchlässig ist.
4. Verfahren nach Anspruch 1,
wobei die Strukturschicht (3) direkt an dem Aufwachssubstrat (1) erzeugt wird.
5. Verfahren nach dem vorhergehenden Anspruch,
wobei die Strukturschicht (3) im Schritt C) mit einer
Vielzahl von pyramidenförmigen Strukturelementen (33) erzeugt wird .
6. Verfahren nach einem der Ansprüche 1 oder 4,
wobei die Strukturschicht (3) im Schritt C) als
planparallele, durchweg gleichbleibend dicke Schicht und frei von Strukturelementen erzeugt wird.
7. Verfahren nach einem der Ansprüche 2, 3 oder 5,
wobei die Strukturschicht (3) aus InN ist und eine mittlere Höhe der pyramidenförmigen Strukturelemente (33) zwischen einschließlich 50 nm und 200 nm liegt.
8. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend einen Schritt G) nach dem Schritt F) , wobei im Schritt G) die Funktionsschichtenfolge (7) mit einem Laserabhebeverfahren von dem Aufwachssubstrat (1) entfernt wird,
wobei eine Laserstrahlung (L) das Aufwachssubstrat (1) durchstrahlt und in der Strukturschicht (3) absorbiert wird, sodass die Strukturschicht (3) mindestens teilweise zerstört wird .
9. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Strukturschicht (3) als geschlossene, durchgehende Schicht (30) erzeugt wird, und
wobei die Strukturschicht (3) direkt nach ihrem Wachsen ihre endgültige Form erreicht hat, sodass keine Materialentfernung zum Erzeugen der Strukturschicht (3) erforderlich ist.
10. Verfahren nach dem vorhergehenden Anspruch,
wobei eine minimale Dicke der Strukturschicht (3) an
Fußpunkten der Strukturelemente (33) zwischen einschließlich 10 nm und 50 nm beträgt.
11. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Höhenverteilung von Höhen der Strukturelemente (33) über das Aufwachssubstrat (1) hinweg eine
Standardabweichung zwischen einschließlich 30 % und 60 % einer mittleren Höhe der Strukturelemente (33) aufweist.
12. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Deckschicht (4) eine durchgehende, ununterbrochene Schicht aus Alx2lny2 ist mit x2 > 0,75 und eine mittlere Dicke der Deckschicht (4) zwischen einschließlich 30 nm und 100 nm liegt.
13. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Strukturschicht (3), die Deckschicht (4) und die optionale Pufferschicht (2) mittels Sputtern erzeugt werden und die Planarisierungsschicht (5) sowie die
Funktionsschichtenfolge (7) epitaktisch gewachsen werden.
14. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine der Strukturschicht (3) zugewandte Seite des Aufwachssubstrats (1) planar geformt ist.
15. Verfahren nach einem der Ansprüche 1 bis 12,
wobei eine der Strukturschicht (3) zugewandte Seite des Aufwachssubstrats (1) strukturiert ist und das
Aufwachssubstrat (1) ein Saphirsubstrat ist.
16. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend einen Schritt El) zwischen den Schritten E) und F) ,
wobei im Schritt El) eine Zwischenschicht (6) aus Ga]_-y5lny5N direkt auf der Planarisierungsschicht (5) erzeugt wird mit y5 -S 0,1 und die Zwischenschicht (6) eine Dicke zwischen einschließlich 0,5 ym und 12 ym aufweist.
17. Leuchtdiodenchip (10) mit einem Träger (8) und mit einer Halbleiterschichtenfolge (27) an dem Träger (8), wobei
- die Halbleiterschichtenfolge (27) eine
Funktionsschichtenfolge (7) zur Strahlungserzeugung an einer ebenen, dem Träger (8) zugewandten Seite einer
Planarisierungsschicht (5) aus Alx3Ga]_-x3-y3lny3N mit x3 + y3 -S 0,2 aufweist,
- sich direkt an einer dem Träger (8) abgewandten Seite der Planarisierungsschicht (5) eine durchgehende Deckschicht (4) aus Alx2Ga]__x2-y2lny2N mit χ2 - 0,6 befindet,
- die Deckschicht (4) ein Teil der Halbleiterschichtenfolge (27) ist,
- in der Planarisierungsschicht (5) und in der Deckschicht (4) eine Vielzahl von pyramidenförmigen Strukturelementen (33) geformt ist und die Deckschicht (4) die Strukturelemente (33) formtreu nachbildet, und
- die Strukturelemente (33) teilweise mit Alx2Ga]_-x2-y2-'-ny2N mit x2 > 0,6 ausgefüllt sind.
PCT/EP2018/056558 2017-03-30 2018-03-15 Verfahren zur herstellung von leuchtdiodenchips und leuchtdiodenchip WO2018177764A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE112018001640.4T DE112018001640A5 (de) 2017-03-30 2018-03-15 Verfahren zur Herstellung von Leuchtdiodenchips und Leuchtdiodenchip
US16/489,835 US11094845B2 (en) 2017-03-30 2018-03-15 Method of producing light-emitting diode chips and light-emitting diode chip

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017106888.0A DE102017106888A1 (de) 2017-03-30 2017-03-30 Verfahren zur Herstellung von Leuchtdiodenchips und Leuchtdiodenchip
DE102017106888.0 2017-03-30

Publications (1)

Publication Number Publication Date
WO2018177764A1 true WO2018177764A1 (de) 2018-10-04

Family

ID=61683802

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2018/056558 WO2018177764A1 (de) 2017-03-30 2018-03-15 Verfahren zur herstellung von leuchtdiodenchips und leuchtdiodenchip

Country Status (3)

Country Link
US (1) US11094845B2 (de)
DE (2) DE102017106888A1 (de)
WO (1) WO2018177764A1 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050035359A1 (en) * 1998-09-14 2005-02-17 Matsushita Electric Industrial Co., Ltd. Semiconductor device and semiconductor substrate, and method of fabricating the same
US20080121903A1 (en) * 2006-11-24 2008-05-29 Sony Corporation Method for manufacturing light-emitting diode, light-emitting diode, lightsource cell unit, light-emitting diode backlight, light-emitting diode illuminating device, light-emitting diode display, and electronic apparatus
DE102011012928A1 (de) * 2011-03-03 2012-09-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Dünnfilm-Halbleiterkörpers und Dünnfilm-Halbleiterkörper
US20140073120A1 (en) * 2012-09-13 2014-03-13 Seoul Opto Device Co., Ltd. Method of fabricating gallium nitride based semiconductor device
US9343615B2 (en) 2011-09-30 2016-05-17 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
US20160343903A1 (en) * 2015-05-20 2016-11-24 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device and method for producing the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19640594B4 (de) * 1996-10-01 2016-08-04 Osram Gmbh Bauelement
JP3758390B2 (ja) * 1998-12-14 2006-03-22 パイオニア株式会社 窒化物半導体発光素子及びその製造方法
US6967359B2 (en) * 2001-09-13 2005-11-22 Japan Science And Technology Agency Nitride semiconductor substrate production method thereof and semiconductor optical device using the same
JP3899936B2 (ja) 2002-01-18 2007-03-28 ソニー株式会社 半導体発光素子及びその製造方法
TW200610150A (en) * 2004-08-30 2006-03-16 Kyocera Corp Sapphire baseplate, epitaxial substrate and semiconductor device
US8803189B2 (en) 2008-08-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. III-V compound semiconductor epitaxy using lateral overgrowth
US8981397B2 (en) * 2010-02-12 2015-03-17 Tsmc Solid State Lighting Ltd. Light-emitting devices on textured substrates
US8765501B2 (en) * 2010-03-01 2014-07-01 Applied Materials, Inc. Formation of group III-V material layers on patterned substrates
DE102012016178B3 (de) * 2012-08-16 2013-08-29 Forschungszentrum Jülich GmbH Verfahren zur optischen Übertragung einer Struktur in ein Aufnahmemedium
JPWO2016002419A1 (ja) * 2014-07-04 2017-04-27 シャープ株式会社 窒化物半導体発光素子

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050035359A1 (en) * 1998-09-14 2005-02-17 Matsushita Electric Industrial Co., Ltd. Semiconductor device and semiconductor substrate, and method of fabricating the same
US20080121903A1 (en) * 2006-11-24 2008-05-29 Sony Corporation Method for manufacturing light-emitting diode, light-emitting diode, lightsource cell unit, light-emitting diode backlight, light-emitting diode illuminating device, light-emitting diode display, and electronic apparatus
DE102011012928A1 (de) * 2011-03-03 2012-09-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Dünnfilm-Halbleiterkörpers und Dünnfilm-Halbleiterkörper
US9343615B2 (en) 2011-09-30 2016-05-17 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
US20140073120A1 (en) * 2012-09-13 2014-03-13 Seoul Opto Device Co., Ltd. Method of fabricating gallium nitride based semiconductor device
US20160343903A1 (en) * 2015-05-20 2016-11-24 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device and method for producing the same

Also Published As

Publication number Publication date
US20200235264A1 (en) 2020-07-23
US11094845B2 (en) 2021-08-17
DE102017106888A1 (de) 2018-10-04
DE112018001640A5 (de) 2019-12-12

Similar Documents

Publication Publication Date Title
DE112006001084B4 (de) Licht emittierende Bauelemente mit aktiven Schichten, die sich in geöffnete Grübchen erstrecken
DE112004002809B9 (de) Verfahren zum Herstellen eines strahlungsemittierenden Halbleiterchips und durch dieses Verfahren hergestellter Halbleiterchip
DE102006046449B4 (de) Verfahren zur Herstellung einer vertikal strukturierten Leuchtdiode
WO2005004231A1 (de) Verfahren zum herstellen von halbleiterchips
EP2342764B1 (de) Verfahren zur herstellung eines strahlung emittierenden dünnschichtbauelements und strahlung emittierendes dünnschichtbauelement
DE20321881U1 (de) LEDS mit vertikaler Struktur
DE102010048617A1 (de) Verfahren zur Herstellung einer Halbleiterschichtenfolge, strahlungsemittierender Halbleiterchip und optoelektronisches Bauteil
WO2013045181A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102011012925A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102008062932A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE112014001423T5 (de) Halbleiterstrukturen mit InGaN umfassenden Aktivbereichen, Verfahren zum Bilden derartiger Halbleiterstrukturen und aus derartigen Halbleiterstrukturen gebildete Licht emittierende Vorrichtungen
DE112014000439B4 (de) Optoelektronischer Halbleiterchip und Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
WO2013120638A1 (de) Verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements
EP2519979A2 (de) Optoelektronischer halbleiterchip und verwendung einer auf algan basierenden zwischenschicht
WO2020127435A1 (de) Optoelektronisches halbleiterbauelement und dessen herstellungsverfahren
WO2018177764A1 (de) Verfahren zur herstellung von leuchtdiodenchips und leuchtdiodenchip
DE112022005182T5 (de) Verfahren und Verarbeitung eines optoelectronischen Bauteils und optoelectronisches Bauteil
WO2020058180A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2018167011A1 (de) Verfahren zur herstellung von leuchtdioden und leuchtdiode
EP1649497B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2023117624A1 (de) Verfahren zum herstellen von mikro-halbleiter-leuchtdioden-strukturen und halbleiter-leuchtdiode
DE102018122568A1 (de) Optoelektronisches halbleiterbauelement mit erstem und zweitem kontaktelement und verfahren zur herstellung des optoelektronischen halbleiterbauelements
WO2020007920A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
WO2020038743A1 (de) Optoelektronisches halbleiterbauelement mit einer halbleiterkontaktschicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18711556

Country of ref document: EP

Kind code of ref document: A1

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112018001640

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18711556

Country of ref document: EP

Kind code of ref document: A1

点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载