+

WO2018162470A1 - Verfahren zur herstellung von zumindest einem optoelektronischen bauelement und optoelektronisches bauelement - Google Patents

Verfahren zur herstellung von zumindest einem optoelektronischen bauelement und optoelektronisches bauelement Download PDF

Info

Publication number
WO2018162470A1
WO2018162470A1 PCT/EP2018/055459 EP2018055459W WO2018162470A1 WO 2018162470 A1 WO2018162470 A1 WO 2018162470A1 EP 2018055459 W EP2018055459 W EP 2018055459W WO 2018162470 A1 WO2018162470 A1 WO 2018162470A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
potting material
semiconductor chip
main radiation
radiation exit
Prior art date
Application number
PCT/EP2018/055459
Other languages
English (en)
French (fr)
Inventor
Markus Burger
Markus Boss
Matthias Lermer
Markus Pindl
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US16/491,146 priority Critical patent/US10950765B2/en
Publication of WO2018162470A1 publication Critical patent/WO2018162470A1/de

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/853—Encapsulations characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/854—Encapsulations characterised by their material, e.g. epoxy or silicone resins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0362—Manufacture or treatment of packages of encapsulations

Definitions

  • the invention relates to a method for producing at least one optoelectronic component.
  • the invention relates to an optoelectronic component.
  • An object of the invention is to provide a method for
  • optoelectronic component allows. It is a further object of the invention to provide a low cost optoelectronic device.
  • the method for producing at least one optoelectronic component comprises the steps:
  • Subcarrier is arranged, the
  • Main radiation exit surface is free of the potting material
  • the inventors have found that the method described herein can provide an opto-electronic device that can be easily interfaced with
  • Potting material especially a highly reflective
  • Potting material can be filled, so that the
  • the method comprises a step A), providing a substrate having at least one aperture.
  • the substrate may be, for example, a ceramic, a printed circuit board or generally a plate, which with a
  • the substrate may also be a PCB (Printed Circuit Board).
  • the substrate has at least one opening. In particular, this indicates
  • Substrate more than one breakthrough for example, two, three, four, five, six breakthroughs, on.
  • Breakthroughs of the substrate are openings that completely penetrate the substrate.
  • step E) the potting material over this
  • the substrate has at least two openings, wherein over the first
  • Breakthrough step E) takes place and / or via the second
  • Breakthrough at least during the step E) takes place a vent.
  • Potting material can be reduced or avoided.
  • the substrate has a first type of openings, via which step E) takes place, and a second type of openings, via which a
  • First or second type of breakthrough here means that the breakthroughs of one type have a same function or task, which is different from the other type. In other words, more than one breakthrough for the introduction of the potting material and also more than one breakthrough can be used as a vent.
  • the at least one breakthrough has an elongated or round shape.
  • Breakthrough can be, for example, the shape of a slot or a round opening, over which by means of a needle the
  • Casting material is introduced, have.
  • other forms of breakthrough are conceivable, for example, a cruciform shape.
  • the method comprises a step B), applying at least one
  • Semiconductor chip has a main radiation exit surface.
  • the main radiation exit surface is arranged facing away from the substrate.
  • a layer or element is arranged or applied "on” or “over” another layer or element may, here and in the following, mean that the one layer or element is directly in Direct mechanical and / or electrical contact on the other layer or the other element is arranged. Furthermore, it can also mean that the one layer or the one element is arranged indirectly on or above the other layer or the other element. In this case, further layers and / or elements can then be arranged between the one and the other layer or between the one and the other element.
  • a III-V compound semiconductor material preferably on a III-V compound semiconductor material.
  • the semiconductor material is, for example, a nitride compound semiconductor material such as Al n In] __ n _ m N m Ga or a phosphide compound semiconductor material such as
  • the semiconductor layer sequence may have dopants and additional constituents.
  • the essential constituents of the crystal lattice of the semiconductor layer sequence ie Al, As, Ga, In, N or P, are given, even if these can be partially replaced and / or supplemented by small amounts of further substances.
  • the semiconductor layer sequence includes an active layer with at least one pn junction and / or with one or more quantum well structures.
  • the semiconductor chip is thus configured in operation to emit radiation.
  • a wavelength or the wavelength maximum of the radiation is preferably in the ultraviolet and / or visible
  • Spectral range in particular at wavelengths between 420 nm and 680 nm inclusive, for example between 440 nm and 480 nm inclusive.
  • the optoelectronic component is
  • a light emitting diode in short LED.
  • Semiconductor chip is preferably adapted to emit blue light.
  • the semiconductor chip is a flip-chip.
  • the semiconductor chip has arranged all its electrical contacts on one side.
  • the contacts are then arranged between the semiconductor chip and the substrate.
  • the optoelectronic component has a
  • Conversion element wherein the conversion element of the semiconductor layer sequence is arranged directly downstream.
  • Direct here means that between conversion element and the
  • the conversion element is preferably designed to operate in radiation of a wavelength in
  • the conversion element has in particular
  • Conversion materials such as garnets, orthosilicates, nitrides, which are embedded for example in a matrix material.
  • the conversion element can also be formed as a ceramic, so that the conversion element in
  • the conversion element is formed exclusively from the conversion material.
  • the glass plate is directly downstream of the semiconductor layer sequence, wherein between glass plates and semiconductor layer sequence, for example, an adhesive layer is arranged.
  • the glass plate may for example be formed as a lens.
  • the glass plate can also serve as a spacer.
  • the semiconductor chip has a main radiation exit surface. At least a majority of the radiation generated by the semiconductor layer sequence is emitted via the main radiation exit surface.
  • the main radiation exit surface is arranged perpendicular to the growth direction of the semiconductor layer sequence.
  • the main radiation exit surface is the
  • the method comprises a step C), arranging limiting structures.
  • the step C) can also be omitted, provided that
  • Boundary structures are already part of the substrate.
  • the substrate may protrude at the edges have, which form the boundary structures.
  • Semiconductor chips are arranged in the lateral cross-section spaced between the boundary structures. Spaced apart means here that between the
  • step E) does not overflow the potting material over the side edges of the substrate.
  • Limiting structures an elongated shape, so one
  • the width of the slot is at least 200 ym to 300 ym and -S 1 mm.
  • the width of the slot is between 200 ym inclusive and 1 mm inclusive.
  • the boundary structures can be arranged in step C). Alternatively, the boundary structures may also be a part of the substrate, so that step C) may be omitted.
  • the boundary structures limit the cavity of the
  • the boundary structures can be here and in the
  • Limiting structure is designed in the form of a dam or a frame.
  • the method comprises a step D), application of an auxiliary carrier to at least the main radiation exit surface and to the
  • the auxiliary carrier is a film.
  • the film may have a layer thickness of between 50 .mu.m and 100 .mu.m, for example between 60 .mu.m and 80 .mu.m.
  • the film may be made of polyamide, for example.
  • the auxiliary carrier is flexibly shaped.
  • the carrier may also be rigid.
  • the subcarrier can on the
  • the auxiliary carrier has an adhesive layer.
  • the adhesive layer is between the main radiation exit surface and the subcarrier arranged.
  • the adhesive layer is directly downstream of the at least one main radiation exit surface. This is an arranging the potting on the
  • the adhesive layer may comprise an adhesive, for example acrylate or silicone.
  • the adhesive layer is preferably over the entire surface of the
  • the method comprises a step E), introducing a potting material over the at least one opening of the substrate, so that the potting material is arranged at least between the delimiting structures and the semiconductor chip and between the substrate and the auxiliary carrier, wherein the
  • Main radiation exit surface is free of the potting material.
  • step E) is carried out by means of a needle dosing method or jetting.
  • the inventors have found that the rear-side introduction of the potting material beyond the apertures of the substrate can eliminate the need for backscaling, for example in a so-called molding process.
  • Boundary structures and the substrate a frame in which the potting material is introduced.
  • the potting material can be dosed purely through the openings in this context be and by the capillary action of the gap between the substrate, the semiconductor chip and the subcarrier
  • At least one breakthrough has the function of venting, wherein the air, previously in the frame of substrate, boundary structures and
  • Subcarrier was arranged to escape from the device. Preferably, this space is completely filled within the frame with the potting material.
  • the method comprises a step F), hardening of the potting material.
  • the curing can be carried out at elevated temperatures of greater than 100 ° C.
  • the potting material may be
  • the reflective particles are in particular designed to have a reflection of> 90%,> 95% or 99%.
  • the potting material and the reflective particles preferably form the housing of the component after step F).
  • the housing can be a
  • the reflective particles are formed of titanium dioxide, aluminum oxide, aluminum nitride, silicon dioxide or zirconium dioxide.
  • the reflective particles are titanium dioxide.
  • the reflective particles may be homogeneously distributed in the potting material.
  • the reflective particles in the potting material may have a
  • the potting material is silicone or epoxy.
  • the potting material is silicone and the reflective particles are titanium dioxide.
  • silicone for example
  • PDMS Polydimethylsiloxane
  • a polydialkylarylsiloxane such as polymethylphenylsiloxane
  • Polydiphenylsiloxane can be used.
  • Potting material can be carried out in accordance with an embodiment of the substrate rear side through the apertures forth. The material is distributed primarily by the
  • auxiliary carrier which is in particular a laminated film
  • the dosing and venting breakthroughs can be designed or shaped so that no air pockets are created by the filling.
  • the curing of the potting material can additionally be carried out in an autoclave under vacuum.
  • the air bubbles in the potting material can be reduced or avoided altogether.
  • the method comprises a step G), removal of the auxiliary carrier, so that the potting material and the main radiation outlet surface are arranged in a plane in the lateral cross-section.
  • the step G) may be optional.
  • the subcarrier also in a finished optoelectronic
  • Component be present.
  • the subcarrier for example, a filter or
  • the removal of the subcarrier can be done for example by machine or by hand.
  • Subcarrier uses a foil.
  • the foil can then be
  • the method has an additional step H), wherein the arrangement produced in step D) is rotated so that the substrate is in the direction opposite to the direction of gravity over the semiconductor chip
  • step E preferably before step E), so that the substrate is now arranged in the direction opposite to gravity.
  • Step E) can thus take place from above, so that the potting material can be introduced via the openings of the substrate and, for example, can be distributed within and between the semiconductor chips or between the semiconductor chip and the delimiting structures due to the capillary action and / or the gravity of the potting material. At least after the introduction of the potting material, the arrangement can be turned back again.
  • the result is a planar plane in which the main radiation outlet surface and the surface of the cured potting material are arranged.
  • the main radiation exit surface is seen in the lateral cross section and the potting material arranged at a height.
  • the method has a multiplicity of semiconductor chips.
  • the semiconductor chips are arranged on the substrate.
  • the substrate Preferably, the
  • Semiconductor chips in a plan view of the substrate arranged in a matrix.
  • the semiconductor chips are arranged in the lateral cross-section spaced between the boundary structures, wherein the subcarrier on the
  • step E) the potting material is arranged between the delimiting structures and the semiconductor chips and between adjacent semiconductor chips, after step F) the semiconductor chips
  • the separation can be done for example by means of sawing or by means of a laser.
  • the semiconductor chips are thus frame-like surrounded by the potting material.
  • Process steps B) and C) also be reversed.
  • the process steps specified here do not necessarily have to be carried out in the order A to G.
  • the method steps are carried out in the order indicated in claim 1.
  • the invention further relates to an optoelectronic
  • the optoelectronic component is preferably produced by the method described here. There All embodiments and definitions of the method also apply to the optoelectronic component and vice versa.
  • the inventors have recognized that the method described here can provide an optoelectronic component which has a planar or planar component surface.
  • light-resistant silicones can be used as potting material. By sticking the
  • Subcarrier in particular a film, the
  • Conversion elements are reliably kept free of the potting material. This allows the use of soft conversion elements, in particular of form unstable
  • the potting material in which, for example, reflective particles are embedded, has a high degree of reflection, in particular if the reflective particles are titanium dioxide. The process can thus forego molding processes.
  • FIGS. 1A to 8B show a method for producing an optoelectronic component according to an embodiment
  • FIG. 9 shows a schematic side view of an arrangement produced by the method described here
  • FIGS. 10A and 10B show a schematic plan view of an arrangement produced here during the method
  • FIGS 11 shows a schematic side view of an optoelectronic component according to an embodiment.
  • identical, identical or identically acting elements can each be provided with the same reference numerals.
  • the illustrated elements and their proportions with each other are not to be regarded as true to scale. Rather, individual elements, such as layers, components, components and areas for exaggerated representability and / or better understanding can be displayed exaggerated.
  • FIGS. 1A to 8B show a method for producing at least one optoelectronic component according to an embodiment, here by way of example of eight components arranged in matrix form.
  • Figures 1A and 1B show the provision of a
  • the substrate 1 has at least one opening 11, preferably a plurality of openings. At least one semiconductor chip 2, in this case 16 semiconductor chips 2, is applied to the substrate 1.
  • the semiconductor chips 2 each have a semiconductor layer sequence 23 and a conversion element 22a or a glass plate 22b. In addition, the
  • Semiconductor chips 2 each have a bonding wire 24. Alternatively, other semiconductor chips 2 may also be used here, for example a so-called flip chip.
  • the at least one semiconductor chip 2 has a main radiation exit surface 21.
  • on the substrate 1 boundary structures. 3 arranged in the lateral cross-section seen. Alternatively, the boundary structures 3 already already part of the
  • the delimiting structures 3 may also be only a delimiting structure which, as in this case, is arranged in the form of a frame on the substrate, so that an overflow over the edges of the substrate 1 is avoided during the subsequent introduction of the potting material.
  • Figures 2A and 2B show the application of a
  • Subcarrier 4 at least on the respective
  • Main radiation exit surfaces of the semiconductor chip 2 and on the boundary structures 3. Preferably closes the
  • the subcarrier 4 may be a foil which is laminated with an adhesive layer.
  • the film is flexibly formed.
  • the arrangement produced in FIGS. 2A and B can optionally be rotated so that, seen in the lateral cross-section, the auxiliary carrier 4 is arranged below the substrate 1.
  • the apertures 11 are here elongated in the example.
  • the apertures 11 may also have a round shape or a cross shape. If the subcarrier 4 flexible is formed, this can be processed by vacuum, so that it has a planar surface.
  • the potting material 5 can be applied to the substrate 1.
  • the potting material 5 has reflective particles 8, such as titanium dioxide.
  • Potting material 5 may be, for example, silicone. Due to the capillary action of the openings 111, the
  • Subcarrier 4 arrive. In addition, air can escape through the openings 112 from the component 100.
  • the potting material 5 is arranged at least between the delimiting structures 3 and the semiconductor chip 2 and optionally between adjacent semiconductor chips 2. Furthermore, the potting material 5 is arranged between the substrate 1 and the auxiliary carrier 4.
  • the substrate 1 may have different types of openings 11.
  • the substrate may have openings 111, also called first openings, which are for introducing the
  • Potting material 5 serve.
  • the substrate may have second apertures 112 which serve as a vent.
  • Limiting structures 3 are completely filled with the potting material.
  • step F take place, so that the potting material 5 is cured and thus its
  • Semiconductor chips 2 have the order of: substrate 1, semiconductor chip 2 and subcarrier 4.
  • FIGS. 7A and 7B show the optional step G) that the subcarrier 4 can be removed again.
  • the subcarrier 4 is removed again.
  • the auxiliary carrier 4 is a foil, it can be removed by machine or by hand.
  • the main radiation exit surface 21 and the surface of the potting material 91 are arranged in one plane.
  • FIGS. 8A and 8B show the singulation of
  • Optoelectronic devices 100 can be generated.
  • the optoelectronic components 100 may have the configuration as shown in FIG.
  • the optoelectronic component 100 has a substrate 1 made of ceramic.
  • a semiconductor chip 2 is arranged on the substrate 1, a semiconductor chip 2 is arranged.
  • the side surfaces 25 of the semiconductor chip are surrounded by a housing 9 material and positive fit.
  • the housing 9 has the hardened potting material 5, in the reflective particles 8, such as titanium dioxide, are embedded. Due to the manufacturing process, the main radiation exit surface 21 and the surface of the housing 91 are in one plane.
  • Main radiation exit surface 21 is thereby free of the potting material 5.
  • the radiation generated in the semiconductor chip 2 can be completely decoupled via the main radiation exit surface 21.
  • the radiation exiting via the side surfaces 25 is reflected by the housing and can be transmitted on the main radiation exit surface 21 on the housing
  • FIG. 9 shows a schematic side view of a
  • Arrangement comprises a substrate 1, on which here a
  • auxiliary carrier 4 is arranged. Between the subcarrier 4 and the main radiation exit surfaces 21 of
  • Semiconductor chips 2 is an adhesive layer 7, for example made of silicone, arranged. This allows better adhesion between the main radiation exit surfaces 21 and
  • Subcarrier 4 are generated.
  • Figures 10A and 10B show a plan view of a
  • Potting material can be introduced.
  • FIG. 10B shows the configuration of the openings 11 as slots which are arranged between semiconductor chips 2 and Boundary structures 3 (not shown here) are arranged. In the subsequent separation process, the locations at which the openings 11 are located, can be isolated.

Landscapes

  • Led Device Packages (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung von zumindest einem optoelektronischen Bauelement (100) aufweisend die Schritte: A) Bereitstellen eines Substrats (1), das zumindest einen Durchbruch (11) aufweist, B) Aufbringen von zumindest einem Halbleiterchip (2) mit einer Hauptstrahlungsaustrittsflache (21) auf das Substrat (1), C) Anordnen von Begrenzungsstrukturen (3), wobei der Halbleiterchip (2) im Seitenquerschnitt gesehen zwischen den Begrenzungsstrukturen (3) beabstandet angeordnet ist, D) Aufbringen eines Hilfsträgers (4) zumindest auf die Hauptstrahlungsaustrittsfläche (21) und auf die Begrenzungsstrukturen (3), E) Einbringen eines Vergussmaterials (5) über den zumindest einen Durchbruch (11) des Substrats (1), so dass das Vergussmaterial (5) zumindest zwischen den Begrenzungsstrukturen (3) und dem Halbleiterchip (2) angeordnet wird, wobei die Hauptstrahlungsaustrittsfläche (21) frei von dem Vergussmaterial (5) ist, F) Aushärten des Vergussmaterials (5), und gegebenenfalls G) Entfernen des Hilfsträgers (4), so dass das Vergussmaterial (5) und die Hauptstrahlungsaustrittsfläche (21) im Seitenquerschnitt gesehen in einer Ebene angeordnet sind.

Description

Beschreibung
VERFAHREN ZUR HERSTELLUNG VON ZUMINDEST EINEM
OPTOELEKTRONISCHEN BAUELEMENT UND OPTOELEKTRONISCHES
BAUELEMENT
Die Erfindung betrifft ein Verfahren zur Herstellung von zumindest einem optoelektronischen Bauelement. Ferner
betrifft die Erfindung ein optoelektronisches Bauelement.
Eine Aufgabe der Erfindung ist es, ein Verfahren zur
Herstellung von zumindest einem optoelektronischen Bauelement bereitzustellen, das ein leichtes Herstellen des
optoelektronischen Bauelements ermöglicht. Ferner ist eine Aufgabe der Erfindung, ein kostengünstiges optoelektronisches Bauelement bereitzustellen.
Diese Aufgaben werden durch ein Verfahren zur Herstellung von zumindest einem optoelektronischen Bauelement gemäß dem unabhängigen Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der
abhängigen Ansprüche. Ferner werden diese Aufgaben durch ein optoelektronisches Bauelement gemäß dem unabhängigen Anspruch 16 gelöst.
In zumindest einer Ausführungsform weist das Verfahren zur Herstellung von zumindest einem optoelektronischen Bauelement die Schritte auf:
A) Bereitstellen eines Substrats, das zumindest einen
Durchbruch aufweist,
B) Aufbringen von zumindest einem Halbleiterchip auf das Substrat, wobei der zumindest eine Halbleiterchip eine Hauptstrahlungsaustrittsflache aufweist, die dem Substrat abgewandt angeordnet ist,
C) Anordnen von Begrenzungsstrukturen, sofern die
Begrenzungsstrukturen nicht bereits Teil des Substrats sind, wobei der Halbleiterchip im Seitenquerschnitt gesehen
zwischen den Begrenzungsstrukturen beanstandet angeordnet ist,
D) Aufbringen eines Hilfsträgers zumindest auf die
Hauptstrahlungsaustrittsflache und auf die
Begrenzungsstrukturen,
E) Einbringen eines Vergussmaterials über den zumindest einen Durchbruch des Substrats, sodass das Vergussmaterial
zumindest zwischen den Begrenzungsstrukturen und dem
Halbleiterchip sowie zwischen dem Substrat und dem
Hilfsträger angeordnet wird, wobei die
Hauptstrahlungsaustrittsfläche frei von dem Vergussmaterial ist,
F) Aushärten des Vergussmaterials, und gegebenenfalls
G) Entfernen des Hilfsträgers, sodass das Vergussmaterial und die Hauptstrahlungsaustrittsfläche im Seitenquerschnitt gesehen in einer Ebene angeordnet sind.
Die Erfinder haben herausgefunden, dass durch das hier beschriebene Verfahren ein optoelektronisches Bauelement bereitgestellt werden kann, das einfach mit einem
Vergussmaterial, insbesondere einem hochreflektiven
Vergussmaterial, umfüllt werden kann, sodass die
Seitenflächen des Halbleiterchips von dem Vergussmaterial bedeckt sind und lediglich die
Hauptstrahlungsaustrittsfläche, also die lichtemittierende Fläche des Halbleiterchips, frei von dem Vergussmaterial bleibt . Derzeit werden typischerweise Verfahren eingesetzt, wie beispielsweise Film Assisted Molding (FAM) , bei dem
vollständig die Hauptstrahlungsaustrittsfläche des
Halbleiterchips übermoldet wird und anschließend ein
Rückschieifen erfolgen muss. Zudem können bei diesen
herkömmlichen Technologien lediglich harte Elemente
eingemoldet werden. Die Erfinder haben erkannt, dass durch das Verwenden des hier beschriebenen Verfahrens auf ein derartiges Übermolden und Abschleifen verzichtet werden kann.
Gemäß zumindest einer Ausführungsform weist das Verfahren einen Schritt A) auf, Bereitstellen eines Substrats, das zumindest einen Durchbruch aufweist. Bei dem Substrat kann es sich beispielsweise um eine Keramik, eine Leiterplatte oder allgemein um eine Platte handeln, die mit einem
Kunststoffmaterial , einem Metall, einem keramischen Material oder einem Halbmaterial gebildet ist. Das Substrat kann auch ein PCB (Printed Circuit Board) sein. Das Substrat weist zumindest einen Durchbruch auf. Insbesondere weist das
Substrat mehr als einen Durchbruch, beispielsweise zwei, drei, vier, fünf, sechs Durchbrüche, auf. Bei den
Durchbrüchen des Substrats handelt es sich um Öffnungen, die das Substrat vollständig durchdringen. Mit anderen Worten kann so im Schritt E) das Vergussmaterial über diese
Durchbrüche injiziert oder eingebracht werden.
Gemäß zumindest einer Ausführungsform weist das Substrat mindestens zwei Durchbrüche auf, wobei über den ersten
Durchbruch Schritt E) erfolgt und/oder über den zweiten
Durchbruch zumindest während des Schritts E) eine Entlüftung erfolgt . Gemäß zumindest einer Ausführungsform entweicht über den zweiten Durchbruch Luft, sodass Luftblasen in dem
Vergussmaterial reduziert oder vermieden werden.
Gemäß zumindest einer Ausführungsform weist das Substrat eine erste Art von Durchbrüchen, über die Schritt E) erfolgt, und eine zweite Art von Durchbrüchen auf, über die eine
Entlüftung erfolgt. Erste oder zweite Art von Durchbrüchen meint hier, dass die Durchbrüche der einen Art eine gleiche Funktion oder Aufgabe aufweisen, die von der anderen Art verschieden ist. Mit anderen Worten kann auch mehr als ein Durchbruch für das Einbringen des Vergussmaterials und auch mehr als ein Durchbruch als Entlüftung verwendet werden.
Gemäß zumindest einer Ausführungsform weist der zumindest eine Durchbruch eine längliche oder runde Form auf. Der
Durchbruch kann zum Beispiel die Form eines Schlitzes oder einer runden Öffnung, über die mittels einer Nadel das
Vergussmaterial eingebracht wird, aufweisen. Im Prinzip sind auch andere Formen des Durchbruchs denkbar, beispielsweise eine kreuzförmige Form.
Gemäß zumindest einer Ausführungsform weist das Verfahren einen Schritt B) auf, Aufbringen von zumindest einem
Halbleiterchip auf das Substrat. Der zumindest eine
Halbleiterchip weist eine Hauptstrahlungsaustrittsfläche auf. Die Hauptstrahlungsaustrittsfläche ist dem Substrat abgewandt angeordnet .
Dass eine Schicht oder ein Element „auf" oder „über" einer anderen Schicht oder einem anderen Element angeordnet oder aufgebracht ist, kann hier und im Folgenden bedeuten, dass die eine Schicht oder das eine Element unmittelbar in direktem mechanischem und/oder elektrischem Kontakt auf der anderen Schicht oder dem anderen Element angeordnet ist. Weiterhin kann es auch bedeuten, dass die eine Schicht oder das eine Element mittelbar auf beziehungsweise über der anderen Schicht oder dem anderen Element angeordnet ist. Dabei können dann weitere Schichten und/oder Elemente zwischen der einen und der anderen Schicht beziehungsweise zwischen dem einen und dem anderen Element angeordnet sein.
Gemäß zumindest einer Ausführungsform weist der
Halbleiterchip eine Halbleiterschichtenfolge auf. Die
Halbleiterschichtenfolge des Halbleiterchips basiert
bevorzugt auf einem III-V-Verbindungshalbleitermaterial . Bei dem Halbleitermaterial handelt es sich zum Beispiel um ein Nitrid-Verbindungshalbleitermaterial wie AlnIn]__n_mGamN oder um ein Phosphid-Verbindungshalbleitermaterial wie
AlnIn]__n_mGamP oder auch um ein Arsenid-
Verbindungshalbleitermaterial wie AlnIn]__n_mGamAs, wobei jeweils 0 ^ n < 1, 0 ^ m < 1 und n + m < 1 ist. Dabei kann die Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also AI, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können.
Die Halbleiterschichtenfolge beinhaltet eine aktive Schicht mit mindestens einem pn-Übergang und/oder mit einer oder mit mehreren Quantentopfstrukturen . Im Betrieb des
Halbleiterchips wird in der aktiven Schicht eine
elektromagnetische Strahlung erzeugt. Der Halbleiterchip ist also im Betrieb dazu eingerichtet, Strahlung zu emittieren. Eine Wellenlänge oder das Wellenlängenmaximum der Strahlung liegt bevorzugt im ultravioletten und/oder sichtbaren
Spektralbereich, insbesondere bei Wellenlängen zwischen einschließlich 420 nm und 680 nm, zum Beispiel zwischen einschließlich 440 nm und 480 nm.
Bei dem optoelektronischen Bauelement handelt es sich
insbesondere um eine Leuchtdiode, kurz LED. Der
Halbleiterchip ist bevorzugt dazu eingerichtet, blaues Licht zu emittieren.
Gemäß zumindest einer Ausführungsform handelt es sich bei dem Halbleiterchip um einen Flip-Chip. Damit ist hier und im Folgenden gemeint, dass der Halbleiterchip seine elektrischen Kontakte alle auf einer Seite angeordnet hat. Insbesondere sind die Kontakte dann zwischen dem Halbleiterchip und dem Substrat angeordnet. Solche Halbleiterchips zeigen den
Vorteil, dass für den elektrischen Anschluss beispielsweise keine zusätzlichen elektrischen Kontakte, etwa in Form von Bonddrähten, mehr notwendig sind.
Insbesondere weist das optoelektronische Bauelement ein
Konversionselement auf, wobei das Konversionselement der Halbleiterschichtenfolge direkt nachgeordnet ist. „Direkt" meint hier, dass zwischen Konversionselement und der
Halbleiterschichtenfolge keine weiteren Schichten oder
Elemente aufgebracht sind. Alternativ kann das
Konversionselement auch unmittelbar der
Halbleiterschichtenfolge nachgeordnet sein. In dem Fall kann beispielsweise eine Klebeschicht zwischen dem
Konversionselement und der Halbleiterschichtenfolge
angeordnet sein. Das Konversionselement ist vorzugsweise dazu eingerichtet, im Betrieb Strahlung einer Wellenlänge in
Strahlung mit einer anderen, meist längeren Wellenlänge zu konvertieren. Das Konversionselement weist insbesondere
Konversionsmaterialien, wie Granate, Orthosilikate, Nitride auf, die beispielsweise in einem Matrixmaterial eingebettet sind. Alternativ kann das Konversionselement auch als Keramik ausgeformt sein, sodass das Konversionselement im
Wesentlichen aus den Konversionsmaterialien besteht. Im
Wesentlichen meint hier, dass abgesehen von geringfügigen Verunreinigungen das Konversionselement ausschließlich aus dem Konversionsmaterial geformt ist.
Gemäß zumindest einer Ausführungsform weist der
Halbleiterchip ein Glasplättchen auf, wobei das Glasplättchen der Halbleiterschichtenfolge direkt nachgeordnet ist.
Alternativ ist das Glasplättchen der Halbleiterschichtenfolge unmittelbar nachgeordnet, wobei zwischen Glasplättchen und Halbleiterschichtenfolge beispielsweise eine Klebeschicht angeordnet ist. Das Glasplättchen kann beispielsweise als Linse ausgeformt sein. Alternativ oder zusätzlich kann das Glasplättchen auch als Abstandshalter dienen.
Der Halbleiterchip weist eine Hauptstrahlungsaustrittsfläche auf. Über die Hauptstrahlungsaustrittsfläche wird zumindest ein Großteil der von der Halbleiterschichtenfolge erzeugten Strahlung emittiert. Die Hauptstrahlungsaustrittsfläche ist der Wachstumsrichtung der Halbleiterschichtenfolge senkrecht angeordnet. Die Hauptstrahlungsaustrittsfläche ist dem
Substrat abgewandt angeordnet.
Gemäß zumindest einer Ausführungsform weist das Verfahren einen Schritt C) auf, Anordnen von Begrenzungsstrukturen. Der Schritt C) kann auch entfallen, sofern die
Begrenzungsstrukturen bereits Teil des Substrats sind. Mit anderen Worten kann das Substrat an den Rändern Erhebungen aufweisen, die die Begrenzungsstrukturen bilden. Der
zumindest eine Halbleiterchip oder eine Vielzahl von
Halbleiterchips sind im Seitenquerschnitt gesehen zwischen den Begrenzungsstrukturen beabstandet angeordnet. Beabstandet angeordnet meint hier, dass zwischen den
Begrenzungsstrukturen und den Seitenflächen des
Halbleiterchips eine laterale Beabstandung vorhanden ist, die Halbleiterchips also nicht direkt an den
Begrenzungsstrukturen angrenzen.
Gemäß zumindest einer Ausführungsform sind die
Begrenzungsstrukturen in Draufsicht auf das optoelektronische Bauelement rahmenartig ausgeformt. Damit kann beim
Durchführen des Schritts E) das Vergussmaterial nicht über die Seitenkanten des Substrats überlaufen.
Gemäß zumindest einer Ausführungsform weisen die
Begrenzungsstrukturen im Seitenquerschnitt die gleiche Höhe auf wie die Höhe des Halbleiterchips. Insbesondere sind mit Höhe des Halbleiterchips die Höhe der
Halbleiterschichtenfolge und die Höhe des
Konversionsmaterials oder Glasplättchens gemeint.
Gemäß zumindest einer Ausführungsform weisen die
Begrenzungsstrukturen eine längliche Form, also einen
Schlitz, auf, wobei die Breite des Schlitzes mindestens 200 ym bis 300 ym und -S 1 mm ist. Vorzugsweise ist die Breite des Schlitzes zwischen einschließlich 200 ym bis einschließlich 1 mm.
Die Begrenzungsstrukturen können im Schritt C) angeordnet werden. Alternativ können die Begrenzungsstrukturen auch ein Teil des Substrats sein, sodass Schritt C) entfallen kann. Die Begrenzungsstrukturen begrenzen die Kavität des
Vergussmaterials .
Bei den Begrenzungsstrukturen kann es sich hier und im
Folgenden auch um eine Begrenzungsstruktur handeln,
insbesondere wenn in Draufsicht gesehen die
Begrenzungsstruktur in Form eines Damms oder eines Rahmens ausgestaltet ist. Gemäß zumindest einer Ausführungsform weist das Verfahren einen Schritt D) auf, Aufbringen eines Hilfsträgers zumindest auf die Hauptstrahlungsaustrittsfläche und auf die
Begrenzungsstrukturen. Vorzugsweise handelt es sich bei dem Hilfsträger um eine Folie. Die Folie kann eine Schichtdicke zwischen 50 ym und 100 ym, beispielsweise zwischen 60 ym und 80 ym, aufweisen. Die Folie kann beispielsweise aus Polyamid sein .
Gemäß zumindest einer Ausführungsform ist der Hilfsträger flexibel ausgeformt. Alternativ kann der Träger auch starr ausgeformt sein. Der Hilfsträger kann auf die
Hauptstrahlungsaustrittsfläche des Halbleiterchips oder auf die Hauptstrahlungsaustrittsflächen einer Vielzahl von
Halbleiterchips aufgeklebt oder auflaminiert werden. Damit wird in dem späteren Verfahrensschritt E) , also beim
Einbringen eines Vergussmaterials, verhindert, dass das Vergussmaterial auf die Hauptstrahlungsaustrittsfläche gelangt. Die Hauptstrahlungsaustrittsfläche bleibt also frei von dem Vergussmaterial.
Gemäß zumindest einer Ausführungsform weist der Hilfsträger eine Klebeschicht auf. Die Klebeschicht ist zwischen der Hauptstrahlungsaustrittsfläche und dem Hilfsträger angeordnet. Insbesondere ist die Klebeschicht der zumindest einen Hauptstrahlungsaustrittsflache direkt nachgeordnet. Damit wird ein Anordnen des Vergussmaterials auf der
Hauptstrahlungsaustrittsflache im Schritt E) verhindert.
Die Klebeschicht kann einen Kleber aufweisen, beispielsweise Acrylat oder Silikon.
Die Klebeschicht wird vorzugsweise ganzflächig auf den
Hilfsträger aufgebracht.
Gemäß zumindest einer Ausführungsform weist das Verfahren einen Schritt E) auf, Einbringen eines Vergussmaterials über den zumindest einen Durchbruch des Substrats, sodass das Vergussmaterial zumindest zwischen den Begrenzungsstrukturen und dem Halbleiterchip sowie zwischen dem Substrat und dem Hilfsträger angeordnet wird, wobei die
Hauptstrahlungsaustrittsfläche frei von dem Vergussmaterial ist .
Gemäß zumindest einer Ausführungsform wird Schritt E) mittel einem Nadeldosierverfahren oder Jetting durchgeführt.
Die Erfinder haben herausgefunden, dass durch das rückseitige Einbringen des Vergussmaterials über die Durchbrüche des Substrats auf ein Rückschieifen, beispielsweise in einem sogenannten Moldingprozess , verzichtet werden kann.
Gemäß zumindest einer Ausführungsform bilden im
Seitenquerschnitt gesehen der Hilfsträger, die
Begrenzungsstrukturen und das Substrat einen Rahmen, in dem das Vergussmaterial eingebracht wird. Das Vergussmaterial kann über die Durchbrüche in diesem Rahmen rein dosiert werden und sich durch die Kapillarwirkung des Spalts zwischen dem Substrat, dem Halbleiterchip und dem Hilfsträger
verteilen. Vorzugsweise weist zumindest ein Durchbruch die Funktion einer Entlüftung auf, wobei die Luft, die vorher in dem Rahmen aus Substrat, Begrenzungsstrukturen und
Hilfsträger angeordnet war, aus dem Bauelement entweichen kann. Vorzugsweise wird dieser Raum innerhalb des Rahmens komplett mit dem Vergussmaterial befüllt. Gemäß zumindest einer Ausführungsform weist das Verfahren einen Schritt F) auf, Aushärten des Vergussmaterials. Das Aushärten kann bei erhöhten Temperaturen von größer als 100 °C erfolgen. Bei dem Vergussmaterial kann es sich
beispielsweise um Silikon oder Epoxid handeln.
Gemäß zumindest einer Ausführungsform weist das
Vergussmaterial reflektive Partikel auf. Die reflektiven Partikel sind insbesondere dazu eingerichtet, eine Reflexion von > 90 %, > 95 % oder 99 % aufzuweisen. Das Vergussmaterial und die reflektiven Partikel bilden vorzugsweise nach Schritt F) das Gehäuse des Bauelements. Das Gehäuse kann eine
Oberfläche aufweisen, die dem Substrat abgewandt angeordnet ist und planar zur Hauptstrahlungsaustrittsfläche angeordnet ist .
Gemäß zumindest einer Ausführungsform sind die reflektiven Partikel aus Titandioxid, Aluminiumoxid, Aluminiumnitrid, Siliziumdioxid oder Zirkoniumdioxid geformt. Vorzugsweise handelt es sich bei den reflektiven Partikeln um Titandioxid. Die reflektiven Partikel können in dem Vergussmaterial homogen verteilt sein. Alternativ können die reflektiven Partikel in dem Vergussmaterial einen
Konzentrationsgradienten aufweisen . Gemäß zumindest einer Ausführungsform ist das Vergussmaterial Silikon oder Epoxid.
Gemäß zumindest einer Ausführungsform handelt es sich bei dem Vergussmaterial um Silikon und bei den reflektiven Partikeln um Titandioxid. Als Silikon kann beispielsweise
Polydimethylsiloxan (PDMS) oder ein Polydialkylarylsiloxan, wie beispielsweise Polymethylphenylsiloxan, oder
Polydiphenylsiloxan verwendet werden.
Das Dosieren im Schritt E) eines hochreflektierenden
Vergussmaterials kann gemäß einer Ausführungsform von der Substratrückseite durch die Durchbrüche her erfolgen. Das Material verteilt sich dabei in erster Linie durch die
Kapillarwirkung des Spalts oder des Durchbruchs zwischen dem Hilfsträger, der insbesondere eine auflaminierte Folie ist, und dem Substrat. Die Dosier- und Entlüftungsdurchbrüche können dabei so angelegt oder ausgeformt sein, dass durch das Befüllen keine Lufteinschlüsse entstehen.
Das Aushärten des Vergussmaterials kann zusätzlich auch in einem Autoklaven unter Vakuum erfolgen. Damit können die Luftblasen in dem Vergussmaterial reduziert oder ganz vermieden werden.
Gemäß zumindest einer Ausführungsform weist das Verfahren einen Schritt G) auf, Entfernen des Hilfsträgers, sodass das Vergussmaterial und die Hauptstrahlungsaustrittsfläche im Seitenquerschnitt gesehen in einer Ebene angeordnet sind. Der Schritt G) kann optional sein. Mit anderen Worten kann der Hilfsträger auch in einem fertigen optoelektronischen
Bauelement vorhanden sein. Insbesondere ist dies der Fall, wenn der Hilfsträger zum Beispiel eine Filter- oder
Streufunktion übernimmt.
Das Entfernen des Hilfsträgers kann beispielsweise maschinell oder per Hand erfolgen. Vorzugsweise wird hier als
Hilfsträger eine Folie verwendet. Die Folie kann dann
abgezogen werden. Alternativ kann auch ein Förderband mit einer stark klebenden Folie verwendet werden, die den
Hilfsträger entfernt.
Gemäß zumindest einer Ausführungsform weist das Verfahren einen zusätzlichen Schritt H) auf, wobei die im Schritt D) erzeugte Anordnung gedreht wird, sodass das Substrat entgegen der Richtung der Schwerkraft über dem Halbleiterchip
angeordnet ist.
Mit anderen Worten kann dieser Verfahrensschritt H)
vorzugsweise vor Schritt E) erfolgen, sodass das Substrat nun in Richtung entgegen der Schwerkraft angeordnet ist. Im
Seitenquerschnitt ist damit das Substrat über dem Hilfsträger und über dem Halbleiterchip angeordnet. Der Schritt E) kann damit von oben her erfolgen, sodass das Vergussmaterial über die Durchbrüche des Substrats eingebracht werden kann und beispielsweise sich aufgrund der Kapillarwirkung und/oder der Schwerkraft des Vergussmaterials innerhalb und zwischen den Halbleiterchips oder zwischen dem Halbleiterchip und den Begrenzungsstrukturen verteilen kann. Zumindest nach dem Einbringen des Vergussmaterials kann die Anordnung wieder zurückgedreht werden.
Vorzugsweise wird der Bereich zwischen den
Begrenzungsstrukturen und den Halbleiterchips oder zwischen benachbarten Halbleiterchips vollständig mit dem Vergussmaterial aufgefüllt. Es resultiert eine planare Ebene, in der die Hauptstrahlungsaustrittsflache und die Oberfläche des ausgehärteten Vergussmaterials angeordnet sind. Mit anderen Worten ist die Hauptstrahlungsaustrittsfläche im Seitenquerschnitt gesehen und das Vergussmaterial auf einer Höhe angeordnet.
Gemäß zumindest einer Ausführungsform weist das Verfahren eine Vielzahl von Halbleiterchips auf. Die Halbleiterchips sind auf dem Substrat angeordnet. Vorzugsweise sind die
Halbleiterchips in Draufsicht auf das Substrat matrixförmig angeordnet. Die Halbleiterchips sind im Seitenquerschnitt gesehen zwischen den Begrenzungsstrukturen beabstandet angeordnet, wobei sich der Hilfsträger über die
Begrenzungsstrukturen und die Hauptstrahlungsaustrittsflächen der jeweiligen Halbleiterchips erstreckt. Im Schritt E) wird das Vergussmaterial zwischen den Begrenzungsstrukturen und den Halbleiterchips und zwischen benachbarten Halbleiterchips angeordnet, wobei nach Schritt F) die Halbleiterchips
vereinzelt werden. Das Vereinzeln kann beispielsweise mittels Sägen oder mittels eines Lasers erfolgen. Die Halbleiterchips sind also rahmenartig von dem Vergussmaterial umgeben.
Gemäß zumindest einer Ausführungsform können die
Verfahrensschritte B) und C) auch vertauscht sein. Die hier angegebenen Verfahrensschritte müssen nicht zwingend in der Reihenfolge A bis G durchgeführt werden. Vorzugsweise werden die Verfahrensschritte aber in der im Anspruch 1 angegebenen Reihenfolge durchgeführt.
Die Erfindung betrifft ferner ein optoelektronisches
Bauelement. Das optoelektronische Bauelement ist vorzugsweise mit dem hier beschriebenen Verfahren hergestellt. Dabei gelten alle Ausführungen und Definitionen des Verfahrens auch für das optoelektronische Bauelement und umgekehrt.
Die Erfinder haben erkannt, dass durch das hier beschriebene Verfahren ein optoelektronisches Bauelement bereitgestellt werden kann, das eine ebene oder planare Bauteiloberfläche aufweist. Zudem können als Vergussmaterial lichtbeständige Silikone verwendet werden. Durch das Aufkleben des
Hilfsträgers, insbesondere einer Folie, können die
Konversionselemente zuverlässig frei von dem Vergussmaterial gehalten werden. Dies ermöglicht die Verwendung von weichen Konversionselementen, insbesondere von forminstabilen
Konversionselementen. Zudem weist das Vergussmaterial, in dem beispielsweise reflektive Partikel eingebettet sind, einen hohen Reflexionsgrad auf, insbesondere wenn die reflektiven Partikel Titandioxid sind. Das Verfahren kann damit auf Moldingprozesse verzichten.
Weitere Vorteile, vorteilhafte Ausführungsformen und
Weiterbildungen der Erfindung ergeben sich aus den im
Folgenden in Verbindung mit den Figuren beschriebenen
Ausführungsbeispielen .
Es zeigen:
Die Figuren 1A bis 8B ein Verfahren zur Herstellung eines optoelektronischen Bauelements gemäß einer Ausführungsform, die Figur 9 eine schematische Seitenansicht einer mit dem hier beschriebenen Verfahren erzeugten Anordnung, die Figuren 10A und 10B eine schematische Draufsicht auf eine hier während des Verfahrens erzeugten Anordnung, und die Figur 11 eine schematische Seitenansicht eines optoelektronischen Bauelements gemäß einer Ausführungsform.
In den Ausführungsbeispielen und Figuren können gleiche, gleichartige oder gleich wirkende Elemente jeweils mit denselben Bezugszeichen versehen sein. Die dargestellten Elemente und deren Größenverhältnisse untereinander sind nicht als maßstabsgerecht anzusehen. Vielmehr können einzelne Elemente, wie zum Beispiel Schichten, Bauteile, Bauelemente und Bereiche, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt werden.
Die Figuren 1A bis 8B zeigen ein Verfahren zur Herstellung zumindest eines optoelektronischen Bauelements gemäß einer Ausführungsform, hier am Beispiel von acht Bauelementen, die matrixförmig angeordnet sind. Die jeweiligen Figuren XA mit X = 1 bis 8 zeigen den Seitenquerschnitt des jeweiligen
Verfahrensstadiums und die jeweiligen Figuren XB mit X = 1 bis 8 zeigen eine Draufsicht auf den jeweiligen
Verfahrensschritt.
Die Figuren 1A und 1B zeigen die Bereitstellung eines
Substrats 1. Das Substrat 1 weist zumindest einen Durchbruch 11, vorzugsweise mehrere Durchbrüche, auf. Auf dem Substrat 1 wird zumindest ein Halbleiterchip 2, hier 16 Halbleiterchips 2, aufgebracht. Die Halbleiterchips 2 weisen jeweils eine Halbleiterschichtenfolge 23 und ein Konversionselement 22a oder eine Glasplatte 22b auf. Zudem weisen die
Halbleiterchips 2 jeweils einen Bonddraht 24 auf. Alternativ können hier auch andere Halbleiterchips 2 verwendet werden, beispielsweise ein sogenannter Flip-Chip. Der zumindest eine Halbleiterchip 2 weist eine Hauptstrahlungsaustrittsfläche 21 auf. Zudem werden auf dem Substrat 1 Begrenzungsstrukturen 3 im Seitenquerschnitt gesehen angeordnet. Alternativ können die Begrenzungsstrukturen 3 auch schon bereits Teil des
Substrats 1 sein. Bei den Begrenzungsstrukturen 3 kann es sich auch nur um eine Begrenzungsstruktur handeln, die wie hier rahmenförmig auf dem Substrat angeordnet ist, sodass beim späteren Einbringen des Vergussmaterials ein Überlaufen über die Kanten des Substrats 1 vermieden wird.
Die Figuren 2A und 2B zeigen das Aufbringen eines
Hilfsträgers 4 zumindest auf die jeweiligen
Hauptstrahlungsaustrittsflächen der Halbleiterchips 2 und auf die Begrenzungsstrukturen 3. Vorzugsweise schließt der
Hilfsträger 4 stoff- und formschlüssig mit den
Begrenzungsstrukturen 3 ab, sodass ein dichter Rahmen im Seitenquerschnitt gesehen zwischen Begrenzungsstrukturen 3, Hilfsträger 4 und Substrat 1 erzeugt werden kann und ein Einbringen des Vergussmaterials nicht zum Überlaufen über die Seitenkanten des Substrats 1 oder über die Bereiche zwischen Begrenzungsstrukturen 3 und Hilfsträger 4 (überlappenden Bereiche) erfolgt. Der Hilfsträger 4 kann eine Folie sein, die mit einer Klebeschicht auflaminiert ist. Vorzugsweise ist die Folie flexibel ausgeformt.
Anschließend, wie in den Figuren 3A und 3B gezeigt, kann optional die in der Figur 2A und B erzeugte Anordnung gedreht werden, sodass im Seitenquerschnitt gesehen der Hilfsträger 4 unterhalb des Substrats 1 angeordnet ist. Damit kann ein leichtes Befüllen mit Vergussmaterial 5 über die Rückseite des Substrats 1 von oben her erfolgen. Die Durchbrüche 11 sind hier in dem Beispiel länglich ausgeformt. Alternativ können die Durchbrüche 11 auch eine runde Form oder eine Kreuzform aufweisen. Sofern der Hilfsträger 4 flexibel ausgeformt wird, kann dieser mittels Vakuum bearbeitet werden, sodass dieser eine planare Oberfläche aufweist.
Im anschließenden Schritt, wie in den Figuren 4A und 4B gezeigt, kann das Vergussmaterial 5 auf das Substrat 1 aufgebracht werden. Insbesondere weist das Vergussmaterial 5 reflektive Partikel 8, wie Titandioxid, auf. Das
Vergussmaterial 5 kann beispielsweise Silikon sein. Aufgrund der Kapillarwirkung der Durchbrüche 111 kann das
Vergussmaterial 5 zwischen Substrat 1, Halbleiterchip 2 und
Hilfsträger 4 gelangen. Zudem kann Luft durch die Durchbrüche 112 aus dem Bauelement 100 entweichen. Das Vergussmaterial 5 ist zumindest zwischen den Begrenzungsstrukturen 3 und dem Halbleiterchip 2 sowie gegebenenfalls zwischen benachbarten Halbleiterchips 2 angeordnet. Ferner ist das Vergussmaterial 5 zwischen dem Substrat 1 und dem Hilfsträger 4 angeordnet. Das Substrat 1 kann unterschiedliche Arten von Durchbrüchen 11 aufweisen. Das Substrat kann Durchbrüche 111 aufweisen, auch erste Durchbrüche genannt, die zum Einbringen des
Vergussmaterials 5 dienen. Zusätzlich kann das Substrat zweite Durchbrüche 112 aufweisen, die als Entlüftung dienen.
Anschließend kann, wie in den Figuren 5A und 5B gezeigt, der Raum zwischen Hilfsträger 4, Substrat 1 und
Begrenzungsstrukturen 3 komplett mit dem Vergussmaterial ausgefüllt werden.
Anschließend kann der Verfahrensschritt F) erfolgen, sodass das Vergussmaterial 5 ausgehärtet wird und damit seine
Formstabilität erhält. Luftblasen können durch den Einsatz eines Autoklaven oder durch Vakuum vermieden werden. Anschließend kann optional, wie in den Figuren 6A und 6B gezeigt, die Anordnung wieder gedreht werden. Damit weist die Anordnung der Figur 6A und 6B im Seitenquerschnitt und in Strahlungsrichtung der emittierenden Strahlung des
Halbleiterchips 2 gesehen die Reihenfolge auf: Substrat 1, Halbleiterchip 2 und Hilfsträger 4.
Die Figuren 7A und 7B zeigen den optionalen Schritt G) , dass der Hilfsträger 4 wieder entfernt werden kann. Vorzugsweise wird der Hilfsträger 4 wieder entfernt. Ist der Hilfsträger 4 eine Folie, so kann diese maschinell oder per Hand abgezogen werden. Damit weist das Vergussmaterial 5 und die
Hauptstrahlungsaustrittsfläche 21 im Seitenquerschnitt gesehen eine planare Ausgestaltung auf. Mit anderen Worten sind die Hauptstrahlungsaustrittsfläche 21 und die Oberfläche des Vergussmaterials 91 in einer Ebene angeordnet.
Es kann damit ein Bauelement 100 bereitgestellt werden, das eine ebene Bauteiloberfläche aufweist, ohne dass ein
nachträgliches Abschleifen erforderlich ist.
Die Figuren 8A und 8B zeigen das Vereinzeln von
Halbleiterchips 2, sodass eine Vielzahl von
optoelektronischen Bauelementen 100 erzeugt werden können.
Die optoelektronischen Bauelemente 100 können die wie in Figur 11 gezeigte Ausgestaltung aufweisen. Beispielsweise weist das optoelektronische Bauelement 100 ein Substrat 1 aus Keramik auf. Auf dem Substrat 1 ist ein Halbleiterchip 2 angeordnet. Die Seitenflächen 25 des Halbleiterchips sind von einem Gehäuse 9 Stoff- und formschlüssig umgeben. Das Gehäuse 9 weist das ausgehärtete Vergussmaterial 5 auf, in dem reflektive Partikel 8, beispielsweise Titandioxid, eingebettet sind. Aufgrund des Herstellungsverfahrens liegen die Hauptstrahlungsaustrittsflache 21 und die Oberfläche des Gehäuses 91 in einer Ebene. Die
Hauptstrahlungsaustrittsfläche 21 ist dabei frei von dem Vergussmaterial 5. Damit kann die in dem Halbleiterchip 2 erzeugte Strahlung über die Hauptstrahlungsaustrittsfläche 21 vollständig ausgekoppelt werden. Die über die Seitenflächen 25 austretende Strahlung wird an dem Gehäuse reflektiert und kann über die Hauptstrahlungsaustrittsfläche 21 auf dem
Bauelement 100 auskoppeln.
Die Figur 9 zeigt eine schematische Seitenansicht einer
Anordnung, die während des Verfahrens erzeugt ist. Die
Anordnung weist ein Substrat 1 auf, auf dem hier eine
Vielzahl von Halbleiterchips 2, hier am Beispiel von zwei
Halbleiterchips 2, angeordnet sind. Über den Halbleiterchips 2 ist ein Hilfsträger 4 angeordnet. Zwischen dem Hilfsträger 4 und den Hauptstrahlungsaustrittsflächen 21 der
Halbleiterchips 2 ist eine Klebeschicht 7, beispielsweise aus Silikon, angeordnet. Dadurch kann eine bessere Haftung zwischen den Hauptstrahlungsaustrittsflächen 21 und dem
Hilfsträger 4 erzeugt werden.
Die Figuren 10A und 10B zeigen eine Draufsicht einer
Anordnung, die während des Verfahrens erzeugt wurde. Die
Anordnung zeigt hier die Ausgestaltung der Durchbrüche 11. Im Beispiel der Figur 10A sind die Durchbrüche 11 rund
ausgeformt, sodass beispielsweise mit einem
Nadeldosierverfahren leicht über die Durchbrüche das
Vergussmaterial eingebracht werden kann.
Die Figur 10B zeigt die Ausgestaltung der Durchbrüche 11 als Schlitze, die zwischen Halbleiterchips 2 und Begrenzungsstrukturen 3 (hier nicht gezeigt) angeordnet sind. Im anschließenden Vereinzelungsverfahren können die Stellen, an denen sich die Durchbrüche 11 befinden, vereinzelt werden. Die in Verbindung mit den Figuren beschriebenen
Ausführungsbeispiele und deren Merkmale können gemäß weiterer Ausführungsbeispiele auch miteinander kombinieren, auch wenn solche Kombinationen nicht explizit in den Figuren gezeigt sind. Weiterhin können die in Verbindung mit den Figuren beschriebenen Ausführungsbeispiele zusätzliche oder
alternative Merkmale gemäß der Beschreibung im allgemeinen Teil aufweisen.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2017 104 851.0, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bezugs zeichenliste
100 optoelektronisches Bauelement
1 Substrat
11 Durchbruch
111 erster Durchbruch
112 zweiter Durchbruch (Entlüftung)
2 Halbleiterchip oder eine Vielzahl von Halbleiterchips
21 HauptStrahlungsaustrittsfläche
22a Konversionselement
22b Glasplättchen
23 Halbleiterschichtenfolge
24 Bonddraht
25 Seitenflächen des Halbleiterchips
3 Begrenzungsstrukturen
4 Hilfsträger
5 Vergussmaterial
6 Vereinzeln
7 Klebeschicht
8 reflektive Partikel
9 Gehäuse
91 Oberfläche des Gehäuses

Claims

Patentansprüche
1. Verfahren zur Herstellung von zumindest einem
optoelektronischen Bauelement (100) aufweisend die Schritte: A) Bereitstellen eines Substrats (1), das zumindest einen Durchbruch (11) aufweist,
B) Aufbringen von zumindest einem Halbleiterchip (2) auf das Substrat (1), wobei der zumindest eine Halbleiterchip (2) eine Hauptstrahlungsaustrittsflache (21) aufweist, die dem Substrat (1) abgewandt angeordnet ist,
C) Anordnen von Begrenzungsstrukturen (3) , sofern die
Begrenzungsstrukturen (3) nicht bereits Teil des Substrats (1) sind, wobei der Halbleiterchip (2) im Seitenquerschnitt gesehen zwischen den Begrenzungsstrukturen (3) beabstandet angeordnet ist,
D) Aufbringen eines Hilfsträgers (4) zumindest auf die
Hauptstrahlungsaustrittsfläche (21) und auf die
Begrenzungsstrukturen (3) ,
E) Einbringen eines Vergussmaterials (5) über den zumindest einen Durchbruch (11) des Substrats (1), so dass das
Vergussmaterial (5) zumindest zwischen den
Begrenzungsstrukturen (3) und dem Halbleiterchip (2) sowie zwischen dem Substrat (1) und dem Hilfsträger (4) angeordnet wird, wobei die Hauptstrahlungsaustrittsfläche (21) frei von dem Vergussmaterial (5) ist,
F) Aushärten des Vergussmaterials (5) , und gegebenenfalls
G) Entfernen des Hilfsträgers (4), so dass das
Vergussmaterial (5) und die Hauptstrahlungsaustrittsfläche (21) im Seitenquerschnitt gesehen in einer Ebene angeordnet sind.
2. Verfahren nach Anspruch 1,
wobei eine Vielzahl von Halbleiterchips (2) auf dem Substrat
(1) matrixförmig angeordnet ist, wobei die Halbleiterchips
(2) im Seitenquerschnitt gesehen zwischen den
Begrenzungsstrukturen (3) beabstandet angeordnet sind, wobei sich der Hilfsträger (4) über die Begrenzungsstrukturen (3) und die Hauptstrahlungsaustrittsflachen (21) der
Halbleiterchips (2) erstreckt, wobei im Schritt E) das
Vergussmaterial (5) zwischen den Begrenzungsstrukturen (3) und den Halbleiterchips (2) und zwischen benachbarten
Halbleiterchips (2) angeordnet wird,
wobei nach Schritt F) die Halbleiterchips (2) vereinzelt (6) werden .
3. Verfahren nach zumindest einem der vorhergehenden
Ansprüche,
wobei die Begrenzungsstrukturen (3) im Seitenquerschnitt die gleiche Höhe aufweisen wie die Höhe des Halbleiterchips (2) .
4. Verfahren nach zumindest einem der vorhergehenden
Ansprüche,
wobei der Hilfsträger (4) eine Klebeschicht aufweist, auf der die zumindest eine Hauptstrahlungsaustrittsfläche (21) direkt angeordnet ist und ein Anordnen des Vergussmaterials (5) auf der Hauptstrahlungsaustrittsfläche (21) im Schritt E) verhindert wird.
5. Verfahren nach zumindest einem der vorhergehenden
Ansprüche,
wobei das Substrat (2) mindestens zwei Durchbrüche (11) aufweist, wobei über den ersten Durchbruch (111) Schritt E) erfolgt und über den zweiten Durchbruch (112) zumindest während Schritt E) eine Entlüftung erfolgt.
6. Verfahren nach Anspruch 5,
wobei über den zweiten Durchbruch (112) Luft entweicht, so dass Luftblasen in dem Vergussmaterial (5) vermieden werden.
7. Verfahren nach zumindest einem der vorhergehenden
Ansprüche,
wobei der zumindest eine Durchbruch (11) eine längliche oder runde Form aufweist.
8. Verfahren nach zumindest einem der vorhergehenden
Ansprüche,
wobei Schritt E) mittels einem Nadeldosierverfahren oder Jetting durchgeführt wird.
9. Verfahren nach zumindest einem der vorhergehenden
Ansprüche,
wobei die im Schritt D) erzeugte Anordnung gedreht wird, so dass das Substrat (1) entgegen der Richtung der Schwerkraft über dem Halbleiterchip (2) angeordnet ist.
10. Verfahren nach zumindest einem der vorhergehenden
Ansprüche,
wobei der Hilfsträger (4) eine Folie ist.
11. Verfahren nach zumindest einem der vorhergehenden
Ansprüche,
wobei der Halbleiterchip (2) eine Halbleiterschichtenfolge (23) , die im Betrieb des Bauelements Strahlung emittiert, und ein Konversionselement (22a) aufweist, wobei das
Konversionselement (22a) der Halbleiterschichtenfolge (23) direkt nachgeordnet ist.
12. Verfahren nach zumindest einem der vorhergehenden
Ansprüche,
wobei der Halbleiterchip (2) eine Halbleiterschichtenfolge (23) , die im Betrieb des Bauelements Strahlung emittiert, und ein Glasplättchen (22b) aufweist, wobei das Glasplättchen (22b) der Halbleiterschichtenfolge (23) direkt nachgeordnet ist .
13. Verfahren nach zumindest einem der vorhergehenden
Ansprüche,
wobei das Volumenmaterial (5) reflektive Partikel (8) aufweist und nach Schritt F) das Gehäuse (9) des Bauelements (100) bildet, wobei das Gehäuse (9) eine Oberfläche (91) aufweist, die planar zur Hauptstrahlungsaustrittsfläche (21) angeordnet ist.
14. Verfahren nach zumindest einem der vorhergehenden
Ansprüche,
wobei die reflektiven Partikel (8) aus Titandioxid,
Aluminiumoxid, Aluminiumnitrid, Siliziumdioxid oder
Zirkoniumdioxid geformt sind.
15. Verfahren nach zumindest einem der vorhergehenden
Ansprüche,
wobei das Vergussmaterial (5) Silikon oder Epoxid ist.
16. Optoelektronisches Bauelement (100), das nach einem
Verfahren nach einem der Ansprüche 1 bis 15 erhältlich ist.
PCT/EP2018/055459 2017-03-08 2018-03-06 Verfahren zur herstellung von zumindest einem optoelektronischen bauelement und optoelektronisches bauelement WO2018162470A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/491,146 US10950765B2 (en) 2017-03-08 2018-03-06 Method for producing at least one optoelectronic component, and optoelectronic component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017104851.0 2017-03-08
DE102017104851.0A DE102017104851A1 (de) 2017-03-08 2017-03-08 Verfahren zur Herstellung von zumindest einem optoelektronischen Bauelement und optoelektronisches Bauelement

Publications (1)

Publication Number Publication Date
WO2018162470A1 true WO2018162470A1 (de) 2018-09-13

Family

ID=61628325

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2018/055459 WO2018162470A1 (de) 2017-03-08 2018-03-06 Verfahren zur herstellung von zumindest einem optoelektronischen bauelement und optoelektronisches bauelement

Country Status (3)

Country Link
US (1) US10950765B2 (de)
DE (1) DE102017104851A1 (de)
WO (1) WO2018162470A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018122572A1 (de) * 2018-09-14 2020-03-19 Osram Opto Semiconductors Gmbh VORRICHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER SCHICHT AUS EINEM IN EINEM FLIEßFÄHIGEN ZUSTAND BEREITGESTELLTEN MATERIAL AUF EINER OPTOELEKTRONISCHEN LEUCHTVORRICHTUNG
US10971455B2 (en) * 2019-05-01 2021-04-06 Qualcomm Incorporated Ground shield plane for ball grid array (BGA) package

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050239227A1 (en) * 2002-08-30 2005-10-27 Gelcore, Llc Light emitting diode component
US20090230409A1 (en) * 2008-03-17 2009-09-17 Philips Lumileds Lighting Company, Llc Underfill process for flip-chip leds
DE102010028407A1 (de) * 2010-04-30 2011-11-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zum Herstellen eines Optoelektronischen Bauelements
DE102011078906A1 (de) * 2011-07-11 2013-01-17 Osram Opto Semiconductors Gmbh Verfahren zum herstellen eines optoelektronischen halbleiterbauteils mittels spritzpressens
DE102012109144A1 (de) * 2012-09-27 2014-04-17 Osram Opto Semiconductors Gmbh Bauteilanordnung und Verfahren zum Herstellen von optischen Bauteilen
DE102015112969A1 (de) * 2015-08-06 2017-02-09 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080290359A1 (en) * 2007-04-23 2008-11-27 Samsung Electro-Mechanics Co., Ltd. Light emitting device and manufacturing method of the same
DE102013112549B4 (de) * 2013-11-14 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050239227A1 (en) * 2002-08-30 2005-10-27 Gelcore, Llc Light emitting diode component
US20090230409A1 (en) * 2008-03-17 2009-09-17 Philips Lumileds Lighting Company, Llc Underfill process for flip-chip leds
DE102010028407A1 (de) * 2010-04-30 2011-11-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zum Herstellen eines Optoelektronischen Bauelements
DE102011078906A1 (de) * 2011-07-11 2013-01-17 Osram Opto Semiconductors Gmbh Verfahren zum herstellen eines optoelektronischen halbleiterbauteils mittels spritzpressens
DE102012109144A1 (de) * 2012-09-27 2014-04-17 Osram Opto Semiconductors Gmbh Bauteilanordnung und Verfahren zum Herstellen von optischen Bauteilen
DE102015112969A1 (de) * 2015-08-06 2017-02-09 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements

Also Published As

Publication number Publication date
US20200075818A1 (en) 2020-03-05
US10950765B2 (en) 2021-03-16
DE102017104851A1 (de) 2018-09-13

Similar Documents

Publication Publication Date Title
DE102010053362B4 (de) Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips, strahlungsemittierender Halbleiterchip und strahlungsemittierendes Bauelement
EP3251156B1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements
DE102010063760B4 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102012209325B4 (de) Optoelektronisches Modul
DE102011003969B4 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102013100711B4 (de) Verfahren zur Herstellung einer Vielzahl optoelektronischer Bauelemente
DE102012102420B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
WO2014095923A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil
DE102013112549A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102018111637A1 (de) Optoelektronischer halbleiterchip, verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement
DE102014102293A1 (de) Verfahren zur Herstellung optoelektronischer Halbleiterbauteile und optoelektronisches Halbleiterbauteil
DE102014100772B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102015103055A1 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102015102460A1 (de) Verfahren zur Herstellung eines lichtemittierenden Bauteils und lichtemittierendes Bauteil
WO2020052973A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
DE102017107234A1 (de) Verfahren zur Herstellung einer Vielzahl strahlungsemittierender Halbleiterbauelemente und strahlungsemittierendes Halbleiterbauelement
DE102010043378A1 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
EP2486604B1 (de) Kontaktierung eines optoelektronischen halbleiterbauteils durch konversionselement
DE102017104144B9 (de) Verfahren zur Herstellung von Leuchtdioden
DE102008035255A1 (de) Optoelektronisches Halbleiterbauelement
WO2018162470A1 (de) Verfahren zur herstellung von zumindest einem optoelektronischen bauelement und optoelektronisches bauelement
WO2018234103A1 (de) Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement
WO2018184846A1 (de) Verfahren zur herstellung einer vielzahl strahlungsemittierender halbleiterbauelemente und strahlungsemittierendes halbleiterbauelement
DE112017005653B4 (de) Leiterrahmen, optoelektronisches Bauelement mit einem Leiterrahmen und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102015109413A1 (de) Verfahren zur Herstellung von optoelektronischen Konversions-Halbleiterchips und Verbund von Konversions-Halbleiterchips

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18711050

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18711050

Country of ref document: EP

Kind code of ref document: A1

点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载