+

WO2018158263A1 - Verfahren zur selbstjustierten freilegung von seitenflächen eines halbleiterkörpers - Google Patents

Verfahren zur selbstjustierten freilegung von seitenflächen eines halbleiterkörpers Download PDF

Info

Publication number
WO2018158263A1
WO2018158263A1 PCT/EP2018/054834 EP2018054834W WO2018158263A1 WO 2018158263 A1 WO2018158263 A1 WO 2018158263A1 EP 2018054834 W EP2018054834 W EP 2018054834W WO 2018158263 A1 WO2018158263 A1 WO 2018158263A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor body
side surfaces
protective layer
main surface
major surface
Prior art date
Application number
PCT/EP2018/054834
Other languages
English (en)
French (fr)
Inventor
Jens Ebbecke
Sebastian Taeger
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US16/485,400 priority Critical patent/US10937922B2/en
Publication of WO2018158263A1 publication Critical patent/WO2018158263A1/de

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/034—Manufacture or treatment of coatings

Definitions

  • a method for the self-exposed exposure of side surfaces of a semiconductor body.
  • the semiconductor body can be further treated, for example, in subsequent manufacturing steps exclusively on the side surfaces, while the rest of the semiconductor body is about covered by a protective layer and is protected from external influences.
  • One object is to specify an efficient method in which the side surfaces of a semiconductor body can be treated separately at least temporarily.
  • the semiconductor body In at least one embodiment of a method for exposing side surfaces of a semiconductor body, the semiconductor body is provided.
  • the semiconductor body has a laterally extending first main surface, which is in particular flat.
  • a protective layer is applied to the semiconductor body so that the protective layer completely covers, in plan view, the remaining first main area and the obliquely formed side areas.
  • the protective layer is partially removed, wherein the protective layer can be removed on the semiconductor body, for example, solely because of their local different orientations, such that the protective layer
  • the side surfaces of the semiconductor body are self-jetted thereby
  • the exposed side surfaces can then be treated separately, such as further structured or passivated. About the exposed side surfaces can
  • Additives, particles or ions are diffused into the semiconductor body.
  • the side surfaces can be internal or external
  • An inner side surface is understood to be an inner surface of the semiconductor body that is laterally spaced from the semiconductor body
  • the inner side surface may be an inner wall of an opening, for example in the form of a recess, that is to say an opening through the semiconductor body, or in the form of a recess, that is to say a blind hole in the opening
  • Main bodies can extend. It can be generated a plurality of such openings.
  • the outer side surface is understood to mean an outer surface of the semiconductor body which is located approximately at an edge of the semiconductor body and delimits the semiconductor body at least in a lateral direction.
  • a lateral direction is understood as meaning a direction which runs along, in particular, parallel to the first main surface of the semiconductor body.
  • the semiconductor body may comprise a semiconductor layer sequence that has been epitaxially grown on a growth substrate.
  • the vertical direction is by a growth direction of the
  • the first main surface is planar. Under a plane
  • Main surface is understood as an area that is flat
  • main surface may have lower local vertical roughnesses in the form of protrusions or depressions within the manufacturing tolerances.
  • Semiconductor bodies are preferably planar at least in regions, that is to say locally formed flat. Globally, the side surfaces can be curved overall. In doubt, the angle between the side surface and the first
  • the protective layer is locally self-removed by a common etching step, the protective layer being formed on the inclined surface solely on account of the higher etching rate
  • the common etching step is preferably carried out by
  • Dry etching such as by physical, chemical or physico-chemical dry etching. Dry etching includes, among others, gas phase, plasma, laser,
  • Electron beam and ion etching wherein the ion etching further comprises reactive ion etching, sputtering and reactive and chemically assisted ion beam etching.
  • Dry etching in general and ion etching such as sputtering in particular becomes material of the protective layer in particular by selective adjustment of the etching rate or the local
  • Sputtering in which material of a layer is removed, for example, by bombardment with ions, is to be distinguished from a sputter coating, in which ejected atoms deposit on a surface and form a new layer.
  • the local etching rate or the local sputtering yield is due to different orientations of the protective layer on the obliquely formed side surfaces and on the first especially flat one
  • Main surface of the semiconductor body is adjustable so that the protective layer exclusively on the oblique
  • the protective layer is formed from an electrically insulating material, such as Al 2 O 3, SiO 2, SiN, Ta 2 O 5, AlN, TiO 2, ZrO 2, HfO 2 or another material having similar properties
  • the application of the protective layer to the semiconductor body can be carried out by a coating method, such as by sputtering (PVD: Physical Vapor Deposition), atomic layer deposition (ALD) or chemical vapor deposition (CVD: Chemical Vapor
  • PECVD Plasma enhanced Chemical Vapor Deposition
  • the protective layer is formed of Al 2 O 3, the side surfaces then being exposed by an argon-assisted dry etching process. It was determined, that this dry etching process has a significantly higher etching rate for Al 2 O 3 on the obliquely formed side surfaces than for Al 2 O 3 on horizontal surfaces of the protective layer. During a common process step, this results in that the side surfaces are freed from the protective layer, while the horizontal surfaces, for example the lateral surfaces of the semiconductor body, remain covered by the protective layer. According to at least one embodiment of the method, the side surfaces, which are completely covered by the protective layer in particular, are exposed during the step of partially removing the protective layer. After the partial removal of the protective layer, an electrically insulating material may be applied to the exposed side surfaces so that they are covered by a passivation layer of the electrically insulating material.
  • the formation of the passivation layer on the exposed side surfaces may be accomplished by a coating process, for example by atomic layer deposition or by vapor deposition.
  • the passivation layer is formed from a material that is more etch-resistant than a material of the protective layer.
  • the protective layer in a subsequent process step for example after the application of the
  • Passivation layer are completely removed from the semiconductor body.
  • a mask is formed in the formation of the plurality of vertical Side surfaces of the semiconductor body used.
  • the mask may have a plurality of windows, wherein the obliquely formed side surfaces are generated at least partially in areas of the windows and / or laterally of the mask.
  • the first major surface Prior to applying the mask to the semiconductor body, the first major surface may be exposed. After the large-area application of the protective layer can / can the first
  • openings are made in the semiconductor body.
  • Semiconductor body has a second major surface facing away from the first major surface.
  • the first and second main surfaces define the semiconductor body in the vertical direction.
  • the openings may each have a decreasing cross-section with increasing distance from the first main surface to the second main surface. That is, the openings are tapered from the first major surface to the second major surface.
  • openings may have a tapered shape, such as the shape of a cone, a pyramid or a prism with a triangle as a base. It is also possible that the openings take the form of a truncated cone, a truncated pyramid or a prism with a quadrangle, in particular with a trapezoid as
  • the obliquely formed side surfaces may be inner walls of the openings.
  • the apertures may extend through the semiconductor body, such as from the first major surface to the second major surface of the semiconductor body
  • the openings are formed as recesses, with the bottom surfaces of the openings Surfaces of a substrate on which the
  • the substrate can be any suitable substrate.
  • the substrate can be any suitable substrate.
  • openings are each formed as a recess, ie as a blind hole in the semiconductor body.
  • the openings extend approximately from the first major surface to a point, line or area between the first and second major surfaces of the semiconductor body.
  • the side surfaces are formed by inner walls of openings, wherein the openings are laterally spaced from each other and in each case enclosed by the semiconductor body in lateral directions, in particular are completely enclosed.
  • the openings are laterally spaced from each other and in each case enclosed by the semiconductor body in lateral directions, in particular are completely enclosed.
  • Semiconductor body has obliquely formed side surfaces which are formed by side edges of openings, wherein the openings are formed as trenches, in particular as separation trenches and extending along the entire lateral extent of the semiconductor body. By such trenches, the semiconductor body in a plurality of
  • each of which may form a main body of a device, such as an optoelectronic device.
  • the side surfaces extend along the vertical direction from the first main surface to a bottom surface which is particularly flat and parallel to the first main surface.
  • the flat bottom surface can be a
  • the bottom surface is approximately at the same vertical height from the second main surface of the semiconductor body.
  • the flat bottom surface is disposed in the vertical direction between the first main surface and the second main surface.
  • the obliquely formed side surfaces do not extend over the entire vertical extension of the semiconductor body.
  • Such side surfaces may be formed by inner walls of openings approximately in the form of recesses of the semiconductor body.
  • the recesses may each have a bottom surface which is formed by an exposed surface of a semiconductor layer of the semiconductor body.
  • the semiconductor body has a
  • the recess may pass through the one semiconductor layer and the active layer to the further semiconductor layer
  • the recesses can be filled with an electrically conductive material, such as a metal such as copper, nickel, silver or gold, for electrical contacting of the further semiconductor layer.
  • an electrically conductive material such as a metal such as copper, nickel, silver or gold
  • the side surfaces of some or all recesses are exposed by partial removal of the protective layer.
  • At least some or all recesses may be formed in a subsequent method step to recesses through the semiconductor body.
  • a wet-chemical etching process is also suitable, since the remaining regions of the semiconductor body continue to be derived from the Protective layer covered and so protected from an etchant.
  • FIGS. 1A, 1B, IC, 1D, IE and 1F are schematic
  • FIGS 2A, 2B, 3A, 3B, 3C, 3D, 4A and 4B are schematic
  • Figures 5A, 5B and 5C are schematic representations of a
  • Figure 6 is a schematic representation of a device
  • FIG. 7 shows a detail of the semiconductor body with an obliquely formed side surface.
  • FIG. 1A shows a semiconductor composite, for example a wafer composite.
  • the semiconductor composite has a
  • the substrate 1 may be a growth substrate, such as a
  • the semiconductor body 2 is deposited in layers on the substrate 1 by means of an epitaxy process. It is possible that the substrate 1 is different from a growth substrate.
  • the semiconductor body 2 is before or after a mesa etch from a growth substrate, such as by a laser lift-off method
  • the semiconductor body 2 may be part of a single semiconductor chip.
  • the semiconductor body 2 may be formed of a III / V or II / VI compound semiconductor material.
  • a III / V compound semiconductor material has an element of the third main group and an element of the fifth
  • An II / VI compound semiconductor material has an element of the second main group and an element of the sixth main group.
  • Semiconductor body 2 based on GaN, InGaN or OnAlP.
  • the semiconductor body 2 has a first main surface 201 facing away from the substrate 1 and a second main surface 202 facing the substrate 1.
  • Main surface 201 through a surface of a first
  • the first main surface 201 and / or the second main surface 202 may / may be planar or flat within the manufacturing tolerances.
  • the first semiconductor layer 21 is p- conductive and the second semiconductor layer 22 n-type
  • the semiconductor body 2 has an active layer 23, which is between the first
  • the active layer 23 is for emission or detection of electromagnetic
  • a mask 7 is applied to the semiconductor body 2, in particular directly to the first main area 201.
  • the mask 7 has a plurality of windows 71. In the areas of the windows 71 is the first
  • the mask 7 may be a resist mask, which is formed from a positive or negative photoresist, wherein the photoresist is exposed to the formation of the mask 7 with the windows 71 partially and not exposed in areas.
  • the mask 7 may be a cured SiO 2 mask.
  • the mask 7 is prefabricated with the windows 71 and already when applied to the
  • the mask 7 has a vertical layer thickness ranging between 10 nm and 10 ⁇ m inclusive, approximately between 1 ⁇ m and 10 ⁇ m, 1 ⁇ m and 4 ⁇ m or even between 30 nm and 1 ⁇ m, 30 nm and 150 nm, for example between 60 nm and 90 nm.
  • the side surfaces 31 obliquely to the first main surface 201 and / or second
  • Main area 202 generated.
  • the obliquely formed Side surfaces 31 are located in the figure IC in the
  • one or a plurality of openings 3 is produced in the semiconductor body 2.
  • the openings 3 extend from the first one
  • the substrate 1 may be partially exposed in the openings 3.
  • the substrate 1 has a surface facing the semiconductor body 2, which is approximately flat or flat and in particular the second
  • Main surface 202 of the semiconductor body 2 defines.
  • Openings 3 are formed such that these from the first main surface 201 only to the first
  • the openings 3 each form a recess, that is a blind hole, in the semiconductor body 2. It is also possible that some of the openings 3 are formed as recesses and some of the further openings 3 as recesses. In the production of the openings 3 is material of the
  • Main surface 201 are removed.
  • openings 3 may be laterally spaced from each other. In this case, the inner walls are laterally spaced apart
  • the openings 3 may be formed as separation trenches 6, which extend along the entire lateral extent of the semiconductor body 2.
  • the semiconductor body 2 can be divided into a plurality of laterally spaced main bodies 20, wherein the side surfaces 31 side edges of the
  • Main body 20 are.
  • the side surfaces 31 are produced in such a way that they each form an angle of between 110 ° and 160 ° with the remaining first main surface 201.
  • the angle is thus an inner angle in the semiconductor body 2 between the side surface 31 and the first main surface 201.
  • the side surfaces 31 each having the second major surface 202 form an inner angle ⁇ . If the first main surface 201 and the second main surface 202 run parallel to one another, the sum of ⁇ and ⁇ is 180 °.
  • the inner angle ⁇ is thus preferably between 70 ° and 20 ° inclusive.
  • the openings 3 each have a cross-section which increases with increasing distance from the first main surface 201 to the second main surface 202 decreases.
  • the openings 3 may each have the shape of a truncated cone, a truncated pyramid or an elongate prism with an isosceles trapezium as the base surface.
  • the relative orientation of the side surface 31 to the first major surface 201 or to the second major surface 202 may be indicated by a further angle ⁇ between the side surface 31 and a perpendicular L directed perpendicular to the first or second major surface of the semiconductor body 2.
  • the sum of ⁇ and ⁇ or the difference between and ⁇ is thus 90 °.
  • the further angle ⁇ is thus preferably between 20 ° and 70 ° inclusive. In this sense, the side surfaces 31 are formed obliquely.
  • the angle may be between 110 ° and 150 ° inclusive, between 110 ° and 140 ° inclusive, between 120 ° and 160 ° inclusive, or between 130 ° and 160 ° inclusive.
  • the angle ⁇ or the angle ⁇ may be between 30 ° and 70 ° inclusive, between 40 ° and 70 ° inclusive, between 20 ° and 60 ° inclusive, or between 20 ° and 50 ° inclusive.
  • Semiconductor body 2 applied such that the protective layer 4 is formed flat and thereby the side surfaces 31, in particular all side surfaces 31 covered.
  • a coating method such as vapor deposition, sputtering, atomic layer deposition or vapor deposition is suitable.
  • the protective layer 4 may have a vertical layer thickness of between 30 nm and 300 nm inclusive, between 30 nm and 150 nm inclusive between 60 nm and 90 nm.
  • the protective layer 4 includes, for example, A1203.
  • the protective layer 4 is preferably removed by means of dry etching in such a way that the protective layer 4 is removed during a common, in particular single, process
  • the protective layer 4 is merely thinned on the first main surface 201 and / or on the surfaces of the substrate 1 exposed in the openings 3.
  • the side surface 31 is of the
  • a passivation layer 8 is applied to the exposed side surfaces 31.
  • Passivation layer 8 is preferably formed of an electrically insulating material that differs from a material of the protective layer 4.
  • the passivation layer 8 covers the obliquely formed side surfaces 31
  • Substrate 1 is separated in a subsequent process step of the semiconductor body 2 and the remains of the
  • Protective layer 4 are removed in particular in the transition regions between the substrate 1 and the semiconductor body 2 of the side surfaces 31. With the detachment of the
  • Substrate 1 the semiconductor body 2 along the
  • the main body 20 can be arranged on a separately produced carrier 9 and forms with the carrier 9 a component 10 (FIG. 6), for example a light-emitting diode.
  • a component 10 for example a light-emitting diode.
  • the substrate 1 it is possible for the substrate 1 to be singulated, for example sawed, along the separation trenches 6 to form a plurality of carriers, wherein a main body 20 is provided on each carrier 9
  • the exemplary embodiment for a method step illustrated in FIG. 2A essentially corresponds to the exemplary embodiment illustrated in FIG. 1F.
  • at least one opening 3 is formed as a recess 61 extending from the first main surface 201 through the first
  • the recess 61 thus has a bottom surface, in particular a flat
  • the semiconductor body 2 may have a plurality of such recesses 61, in particular
  • the recess 61 or the plurality of recesses 61 can be filled with an electrically conductive material to form one or more plated-through holes 5.
  • the main body 20 may in this case have at least one via 5, whereby the first
  • a component 10, approximately as shown in FIG. 6, may have such a main body 20 on a carrier 9, wherein the first main surface 201 faces the carrier 9 and the component 10 is externally electrically contactable, in particular via the first main surface 201 and the carrier 9 is.
  • the second main surface 202 is free of a growth substrate, for example, free from the substrate 1 and can be used as a radiation entrance or as
  • Radiation exit surface of the device 10 are used.
  • the exemplary embodiment for a method step shown in FIG. 3A essentially corresponds to the exemplary embodiment illustrated in FIG. In contrast, all openings 3 are initially as recesses 61
  • the openings 3 can be as elongated
  • spaced openings 3 may be formed.
  • the exemplary embodiment for a method step shown in FIG. 3B essentially corresponds to that in the FIGURE 1D illustrated embodiment, with the difference that the openings 3 are first formed as recesses 61, whose side surfaces 31 of the
  • Protective layer 4 are covered.
  • the protective layer 4 is removed from the side surfaces 31 in a subsequent method step, whereupon at least some or all of them are removed
  • Recesses 61 can be formed into recesses 62.
  • the recesses 62 serve as separation trenches between the adjacent main bodies 20 of the
  • Substrate 1 free from the protective layer 4 or from the remains of the protective layer 4.
  • the recesses 61 which are not formed to recesses 62, can be filled with an electrically conductive material to form plated-through holes 5 (Figure 3D).
  • the exemplary embodiment for a method step shown in FIG. 3D essentially corresponds to the exemplary embodiment illustrated in FIG. 2B, however, without residues of the protective layer 4 on the exposed surfaces of the substrate 1.
  • the exemplary embodiment for a method step illustrated in FIG. 4A substantially corresponds to the exemplary embodiment illustrated in FIG. 3A.
  • the recesses 61 each have a tapered shape, such as the shape of a cone, a pyramid or an elongated prism with a triangle as a base.
  • FIGS. 5A, 5B and 5C Shown schematically in FIGS. 5A, 5B and 5C is that the openings 3 are in the form of recesses 61 (FIG. 5A) which are laterally spaced from one another or in the form of separating trenches 6, for example in the form of elongated ones
  • FIG. 5C illustrates a combination of FIGS. 5A and 5B, in which the openings 3 are formed partly as recesses 61 spaced apart from one another laterally and partly as separation trenches 6 or as elongated recesses 62.
  • the separating trenches 6 and 62 divide the semiconductor body 2 into a plurality of main bodies 20, each having one or a plurality of recesses 61
  • FIG. 7 shows a section of the semiconductor body 2 with an obliquely formed side surface 31 ⁇ .
  • the side surface 31 can have ⁇ recesses or projections and is therefore not absolutely flat or mathematically usually flat.
  • the angles between the side surface 31 ⁇ and the first main surface 201 or the second main surface 202 may be determined by means of a side surface 31 approximated as being planar.
  • the side surface 31 approximated as being planar can be determined, for example, by means of the least squares method.
  • the angles and ⁇ are then angles between the side surface 31 approximated as being planar and the first main surface 201 or the second one

Landscapes

  • Led Devices (AREA)

Abstract

Es wird ein Verfahren zur Freilegung von Seitenflächen (31) eines Halbleiterkörpers (2) angegeben, bei demder Halbleiterkörper (2) aufweisend eine sich lateral erstreckende erste Hauptfläche (201) bereitgestellt wird. Eine Mehrzahl von vertikalen Seitenflächen (31) wird ausgebildet, indem Material des Halbleiterkörpers (2) teilweise abgetragen wird und die erste Hauptfläche (201) dadurch bereichsweise entfernt wird, wobei die Seitenflächen (31) jeweils mit der verbleibenden ersten Hauptfläche (201) einen Winkel (α)zwischen einschließlich 110° und 160° bilden. Eine Schutzschicht (4) wird auf den Halbleiterkörper (2) aufgebracht, sodass die Schutzschicht (4) in Draufsicht die verbleibende erste Hauptfläche (201) und die schräg ausgebildeten Seitenflächen (31) vollständig bedeckt. Anschließend wird die Schutzschicht (4) bereichsweise entfernt, wobei die Schutzschicht (4) während eines gemeinsamen Verfahrensschritts aufgrund der Neigung in Bereichen auf den schräg ausgebildeten Seitenflächen (31) entfernt wird und in Bereichen auf der verbleibenden ersten Hauptfläche (201) zumindest teilweise erhalten bleibt.

Description

Beschreibung
VERFAHREN ZUR SELBS JUSTIERTEN FREILEGUNG VON SEITENFLÄCHEN
EINES HALBLEITERKÖRPERS
Es wird ein Verfahren zur selbstj ustierten Freilegung von Seitenflächen eines Halbleiterkörpers angegeben.
Bei der Herstellung von Halbleiterbauelementen ist es oft zweckmäßig, nur Seitenflächen eines Halbleiterkörpers
freizulegen, sodass der Halbleiterkörper zum Beispiel in nachfolgenden Herstellungsschritten ausschließlich an den Seitenflächen weiterbehandelt werden kann, während der Rest des Halbleiterkörpers etwa von einer Schutzschicht bedeckt bleibt und so vor äußeren Einflüssen geschützt wird.
Eine Aufgabe ist es, ein effizientes Verfahren anzugeben, bei dem die Seitenflächen eines Halbleiterkörpers zumindest zeitweise gesondert behandelbar sind.
In mindestens einer Ausführungsform eines Verfahrens zur Freilegung von Seitenflächen eines Halbleiterkörpers wird der Halbleiterkörper bereitgestellt. Der Halbleiterkörper weist eine sich lateral erstreckende erste Hauptfläche auf, die insbesondere eben ausgebildet ist. Eine Mehrzahl von
vertikalen Seitenflächen wird ausgebildet, indem Material des Halbleiterkörpers teilweise abgetragen wird. Insbesondere wird die erste Hauptfläche dabei bereichsweise entfernt. Die Seitenflächen werden derart gebildet, dass sie jeweils mit der verbleibenden ersten Hauptfläche einen Winkel zwischen einschließlich 110° und 160° bilden. Die Seitenflächen bilden mit einem senkrechten Lot auf der ersten insbesondere ebenen Hauptfläche somit einen Winkel zwischen einschließlich 20° und 70°. Die Seitenflächen verlaufen also nicht senkrecht oder im Wesentlichen senkrecht sondern schräg zu der ersten Hauptfläche des Halbleiterkörpers. Gemäß zumindest einer Ausführungsvariante des Verfahrens wird eine Schutzschicht auf den Halbleiterkörper aufgebracht, sodass die Schutzschicht in Draufsicht die verbleibende erste Hauptfläche und die schräg ausgebildeten Seitenflächen insbesondere vollständig bedeckt. In einem nachfolgenden Verfahrensschritt wird die Schutzschicht teilweise entfernt, wobei die Schutzschicht etwa allein wegen deren lokaler unterschiedlicher Orientierungen auf dem Halbleiterkörper derart entfernt werden kann, dass die Schutzschicht
insbesondere während eines gemeinsamen Verfahrensschritts aufgrund der Neigung in Bereichen auf den schräg
ausgebildeten Seitenflächen vollständig oder im Wesentlichen vollständig entfernt wird und in Bereichen auf der
verbleibenden ersten Hauptfläche zumindest teilweise erhalten bleibt. Mit anderen Worten werden die Seitenflächen des Halbleiterkörpers dadurch selbstj ustiert von der
Schutzschicht freigelegt, während andere Bereiche des
Halbleiterkörpers weiterhin von der Schutzschicht bedeckt bleiben. Die freigelegten Seitenflächen können anschließend gesondert behandelt, etwa weiterstrukturiert oder passiviert werden. Über die freigelegten Seitenflächen können
Zusatzstoffe, Teilchen oder Ionen in den Halbleiterkörper eindiffundiert werden.
Die Seitenflächen können dabei innere oder äußere
Seitenflächen des Halbleiterkörpers sein. Unter einer inneren Seitenfläche wird eine Innerfläche des Halbleiterkörpers verstanden, die in lateralen Richtungen von dem
Halbleiterkörper zumindest teilweise oder vollumfänglich umschlossen ist. Die innere Seitenfläche kann eine Innenwand einer Öffnung sein, etwa in Form einer Aussparung, also eines Durchbruchs durch den Halbleiterkörpers hindurch, oder in Form einer Ausnehmung, also eines Sacklochs in dem
Halbleiterkörper. Beispielsweise ist die Öffnung zur
Ausbildung einer Durchkontaktierung in dem Halbleiterkörper oder zur Ausbildung eines Trenngrabens bzw. eines Mesagrabens vorgesehen, wobei sich der Trenn- oder Mesagraben entlang der gesamten lateralen Ausdehnung des Halbleiterkörpers etwa zur Unterteilung des Halbleiterkörpers in eine Mehrzahl von
Hauptkörpern erstrecken kann. Es kann eine Mehrzahl von solchen Öffnungen erzeugt werden. Als äußere Seitenfläche wird eine Außenfläche des Halbleiterkörpers verstanden, die sich etwa an einem Rand des Halbleiterkörpers befindet und den Halbleiterkörper zumindest in einer lateralen Richtung begrenzt .
Unter einer lateralen Richtung wird eine Richtung verstanden, die entlang, insbesondere parallel zu der ersten Hauptfläche des Halbleiterkörpers verläuft. Unter einer vertikalen
Richtung wird eine Richtung verstanden, die quer,
insbesondere senkrecht oder im Wesentlichen senkrecht zu der ersten Hauptfläche des Halbleiterkörpers und somit zu den lateralen Richtungen gerichtet ist. Der Halbleiterkörper kann eine Halbleiterschichtenfolge aufweisen, die epitaktisch auf einem Aufwachssubstrat aufgewachsen ist. Zum Beispiel ist die vertikale Richtung durch eine Aufwachsrichtung des
Halbleiterkörpers vorgegeben. Gemäß zumindest einer Ausführungsform des Verfahrens ist die erste Hauptfläche eben ausgebildet. Unter einer ebenen
Hauptfläche wird eine Fläche verstanden, die flach
ausgebildet ist und kaum oder keine abrupt ändernden vertikalen Unterschiede aufweist. Eine solche ebene
Hauptfläche kann jedoch im Rahmen der Herstellungstoleranzen geringere lokale vertikale Rauigkeiten in Form von Erhebungen oder Vertiefungen aufweisen. Die Seitenflächen des
Halbleiterkörpers sind bevorzugt zumindest bereichsweise eben, also lokal eben ausgebildet. Global betrachtet können die Seitenflächen insgesamt gekrümmt sein. Im Zweifel wird der Winkel zwischen der Seitenfläche und der ersten
Hauptfläche durch einen lokalen Winkel zwischen der
zugehörigen zumindest lokal als eben approximierten
Seitenfläche und der als eben approximierten ersten
Hauptfläche bestimmt.
Gemäß zumindest einer Ausführungsform des Verfahrens wird die Schutzschicht durch einen gemeinsamen Ätzschritt lokal selbstj ustiert entfernt, wobei die Schutzschicht allein aufgrund höherer Ätzrate auf den schräg ausgebildeten
Seitenflächen entfernt wird und die Schutzschicht
gleichzeitig aufgrund niedrigerer Ätzrate auf der
verbleibenden ersten Hauptfläche dort erhalten bleibt und dabei zum Beispiel lediglich gedünnt wird. Aufgrund der Neigung sind die schräg ausgebildeten Seitenflächen leicht zugänglich und können gezielt freigelegt werden. Bevorzugt erfolgt der gemeinsame Ätzschritt durch
Trockenätzen, etwa durch physikalisches, chemisches oder physikalisch-chemisches Trockenätzen. Das Trockenätzen umfasst unter anderem Gasphasen-, Plasma-, Laser-,
Elektronenstrahl- und Ionenätzen, wobei das Ionenätzen weiterhin reaktives Ionenätzen, Sputtern und reaktives sowie chemisch unterstütztes Ionenstrahlätzen umfasst. Beim
Trockenätzen im Allgemeinen und beim Ionenätzen wie Sputtern im Speziellen wird Material der Schutzschicht insbesondere durch gezieltes Einstellen der Ätzrate oder der lokalen
Sputterausbeute lokal abgetragen. Das hier beschriebene
Sputtern, bei dem Material einer Schicht etwa durch Beschuss mit Ionen abgetragen wird, ist von einer Sputterbeschichtung zu unterscheiden, bei der herausgeschlagene Atome auf einer Oberfläche ablagern und eine neue Schicht bilden.
Es hat sich herausgestellt, dass die lokale Ätzrate oder die lokale Sputterausbeute allein aufgrund unterschiedlicher Orientierungen der Schutzschicht auf den schräg ausgebildeten Seitenflächen und auf der ersten insbesondere ebenen
Hauptfläche des Halbleiterkörpers derart einstellbar ist, dass die Schutzschicht ausschließlich auf den schräg
ausgebildeten Seitenflächen zur bereichsweisen Freilegung des Halbleiterkörpers entfernt wird, jedoch gleichzeitig auf der ersten Hauptfläche erhalten bleibt.
Gemäß zumindest einer Ausführungsform des Verfahrens wird die Schutzschicht aus einem elektrisch isolierenden Material gebildet, etwa aus A1203, Si02, SiN, Ta205, A1N, Ti02, Zr02, Hf02 oder aus einem anderen Material mit ähnlichen
Materialeigenschaften. Das Aufbringen der Schutzschicht auf den Halbleiterkörper kann durch ein Beschichtungsverfahren, etwa durch Besputtern (PVD: Physical Vapour Deposition) , Atomlagenabscheidung (ALD: Atomic Layer Deposition) oder chemische Gasphasenabscheidung (CVD: Chemical Vapour
Deposition) , insbesondere durch plasmaunterstützte chemische Gasphasenabscheidung (PECVD: Plasma Enhanced Chemical Vapour Deposition) erfolgt werden.
Bevorzugt wird die Schutzschicht aus A1203 gebildet, wobei die Seitenflächen anschließend durch ein Argon-unterstütztes Trockenätzverfahren freigelegt werden. Es wurde festgestellt, dass dieser Trockenätzprozess eine deutlich höhere Ätzrate für A1203 auf den schräg ausgebildeten Seitenflächen aufweist als für A1203 auf horizontalen Oberflächen der Schutzschicht. Während eines gemeinsamen Verfahrensschritts führt dies dazu, dass die Seitenflächen von der Schutzschicht befreit werden, während die horizontalen Oberflächen, zum Beispiel die lateralen Oberflächen des Halbleiterkörpers, weiterhin von der Schutzschicht bedeckt bleiben. Gemäß zumindest einer Ausführungsform des Verfahrens werden die Seitenflächen, die von der Schutzschicht insbesondere vollständig bedeckt sind, während des Schritts zur teilweisen Entfernung der Schutzschicht freigelegt. Nach der teilweisen Entfernung der Schutzschicht kann ein elektrisch isolierendes Material auf die freigelegten Seitenflächen aufgebracht werden, sodass diese von einer Passivierungsschicht aus dem elektrisch isolierenden Material bedeckt sind. Die
freigelegten Seitenflächen grenzen somit insbesondere
unmittelbar an die Passivierungsschicht an. Das Ausbilden der Passivierungsschicht auf den freigelegten Seitenflächen kann durch ein Beschichtungsverfahren erfolgt werden, zum Beispiel durch Atomlagenabscheidung oder durch Gasphasenabscheidung. Insbesondere weisen die Passivierungsschicht und die
Schutzschicht unterschiedliche Materialien auf. Bevorzugt ist die Passivierungsschicht aus einem Material gebildet, das ätzresistenter ist als ein Material der Schutzschicht.
Zweckmäßig kann die Schutzschicht in einem nachfolgenden Verfahrensschritt, etwa nach dem Aufbringen der
Passivierungsschicht, von dem Halbleiterkörper vollständig entfernt werden.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Maske bei der Ausbildung der Mehrzahl von vertikalen Seitenflächen des Halbleiterkörpers verwendet. Die Maske kann eine Mehrzahl von Fenstern aufweisen, wobei die schräg ausgebildeten Seitenflächen zumindest teilweise in Bereichen der Fenster und/oder seitlich der Maske erzeugt werden. Vor dem Aufbringen der Maske auf den Halbleiterkörper kann die erste Hauptfläche freiliegend sein. Nach dem großflächigen Aufbringen der Schutzschicht können/kann die erste
Hauptfläche und/oder die Maske von der Schutzschicht bedeckt, etwa vollständig bedeckt werden.
Gemäß zumindest einer Ausführungsform des Verfahrens werden Öffnungen in den Hableiterkörper erzeugt. Der
Halbleiterkörper weist eine zweite Hauptfläche auf, die der ersten Hauptfläche abgewandt ist. Insbesondere begrenzen die erste und die zweite Hauptfläche den Halbleiterkörper in der vertikalen Richtung. Die Öffnungen können mit zunehmenden Abstand von der ersten Hauptfläche zur zweiten Hauptfläche hin jeweils einen kleiner werdenden Querschnitt aufweisen. Das heißt, die Öffnungen sind von der ersten Hauptfläche zur zweiten Hauptfläche hin verjüngt. Dabei können Öffnungen eine spitz zulaufende Form, etwa die Form eines Kegels, einer Pyramide oder eines Prismas mit einem Dreieck als Grundfläche aufweisen. Es ist auch möglich, dass die Öffnungen die Form eines Kegelstumpfs, eines Pyramidenstumpfs oder eines Prismas mit einem Viereck, insbesondere mit einem Trapez als
Grundfläche aufweist. Die schräg ausgebildeten Seitenflächen können dabei Innenwände der Öffnungen sein.
Entlang der vertikalen Richtung können sich die Öffnungen durch den Halbleiterkörper hindurch erstrecken, etwa von der ersten Hauptfläche bis zu der zweiten Hauptfläche des
Halbleiterkörpers. In diesem Fall sind die Öffnungen als Aussparungen gebildet, wobei die Bodenflächen der Öffnungen Oberflächen eines Substrats sein können, auf dem der
Halbleiterkörper angeordnet ist. Das Substrat kann ein
Aufwachssubstrat oder verschieden von einem Aufwachssubstrat sein. Es ist möglich, dass einige oder alle Öffnungen jeweils als Ausnehmung, also als Sackloch in dem Halbleiterkörper gebildet sind. In diesem Fall erstrecken sich die Öffnungen etwa von der ersten Hauptfläche bis zu einem Punkt, einer Linie oder einer Fläche zwischen der ersten und der zweiten Hauptfläche des Halbleiterkörpers.
Gemäß zumindest einer Ausführungsvariante des Verfahrens sind die Seitenflächen durch Innenwände von Öffnungen gebildet, wobei die Öffnungen voneinander lateral beabstandet und jeweils von dem Halbleiterkörper in lateralen Richtungen umschlossen, insbesondere vollumfänglich umschlossen sind. Alternativ oder ergänzend ist es möglich, dass der
Halbleiterkörper schräg ausgebildete Seitenflächen aufweist, die durch Seitenflanken von Öffnungen gebildet sind, wobei die Öffnungen als Gräben, insbesondere als Trenngräben ausgebildet werden und sich entlang der gesamten lateralen Ausdehnung des Halbleiterkörpers erstrecken. Durch solche Gräben kann der Halbleiterkörper in eine Mehrzahl von
voneinander lateral beabstandeten Teilbereichen unterteilt werden, die jeweils einen Hauptkörper eines Bauelements, etwa eines optoelektronischen Bauelements, bilden können.
Gemäß zumindest einer Ausführungsform des Verfahrens
erstrecken sich die Seitenflächen entlang der vertikalen Richtung von der ersten Hauptfläche zu einer Bodenfläche, die insbesondere eben ausgebildet ist und parallel zu der ersten Hauptfläche verläuft. Die ebene Bodenfläche kann eine
Oberfläche eines Substrats sein, die etwa bei der Ausbildung der zugehörigen Öffnung freigelegt wird. In diesem Fall befindet sich die Bodenfläche etwa auf derselben vertikalen Höhe von der zweiten Hauptfläche des Halbleiterkörpers.
Alternativ ist es möglich, dass die ebene Bodenfläche in der vertikalen Richtung zwischen der ersten Hauptfläche und der zweiten Hauptfläche angeordnet ist.
Gemäß zumindest einer Ausführungsform des Verfahrens
erstrecken sich die schräg ausgebildeten Seitenflächen nicht über die gesamte vertikale Ausdehnung des Halbleiterkörpers. Solche Seitenflächen können durch Innenwände von Öffnungen etwa in Form von Ausnehmungen des Halbleiterkörpers gebildet sein. Die Ausnehmungen können in diesem Fall jeweils eine Bodenfläche aufweisen, die durch eine freigelegte Oberfläche einer Halbleiterschicht des Halbleiterkörpers gebildet ist.
Zum Beispiel weist der Halbleiterkörper eine
Halbleiterschicht, eine weitere Halbleiterschicht und eine dazwischen angeordnete aktive Schicht auf. Die Ausnehmung kann sich durch die eine Halbleiterschicht und die aktive Schicht hindurch zu der weiteren Halbleiterschicht
erstrecken. Nach der Passivierung der Seitenflächen können die Ausnehmungen mit einem elektrisch leitfähigen Material, etwa mit einem Metall wie Kupfer, Nickel, Silber oder Gold, zur elektrischen Kontaktierung der weiteren Halbleiterschicht aufgefüllt werden. Alternativ oder ergänzend ist es möglich, dass die Seitenflächen einiger oder aller Ausnehmungen durch teilweises Entfernen der Schutzschicht freigelegt werden. Zumindest einige oder alle Ausnehmungen können in einem nachfolgenden Verfahrensschritt zu Aussparungen durch den Halbleiterkörper hindurch ausgebildet werden. Hierfür eignet sich auch ein nass-chemisches Ätzverfahren, da die übrigen Bereiche des Halbleiterkörpers weiterhin von der Schutzschicht bedeckt und so vor einem Ätzmittel geschützt bleiben .
Weitere Vorteile, bevorzugte Ausführungsformen und
Weiterbildungen des Verfahrens ergeben sich aus den im
Folgenden in Verbindung mit den Figuren 1A bis 7 erläuterten Ausführungsbeispielen. Es zeigen:
Figuren 1A, 1B, IC, 1D, IE und 1F schematische
Schnittansichten verschiedener Verfahrensstadien eines
Ausführungsbeispiels insbesondere zur Bearbeitung eines Halbleiterkörpers ,
Figuren 2A, 2B, 3A, 3B, 3C, 3D, 4A und 4B schematische
Schnittansichten einiger Verfahrensstadien weiterer
Ausführungsbeispiele insbesondere zur Bearbeitung eines Halbleiterkörpers ,
Figuren 5A, 5B und 5C schematische Darstellungen eines
Halbleiterkörpers jeweils in Draufsicht,
Figur 6 schematische Darstellung eines Bauelements, und
Figur 7 einen Ausschnitt des Halbleiterkörpers mit einer schräg ausgebildeten Seitenfläche.
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit gleichen Bezugszeichen versehen. Die Figuren sind jeweils schematische Darstellungen und daher nicht unbedingt maßstabsgetreu. Vielmehr können vergleichsweise kleine Elemente und insbesondere Schichtdicken beispielsweise an Stufenübergängen der Schichten zur Verdeutlichung
übertrieben groß dargestellt sein. In Figur 1A ist ein Halbleiterverbund, etwa ein Waferverbund dargestellt. Der Halbleiterverbund weist einen
Halbleiterkörper 2 auf, der auf einem Substrat 1 angeordnet ist. Das Substrat 1 kann ein Aufwachssubstrat , etwa ein
Saphirsubstrat sein. Insbesondere ist der Halbleiterkörper 2 mittels eines Epitaxie-Verfahrens schichtenweise auf das Substrat 1 abgeschieden. Es ist möglich, dass das Substrat 1 verschieden von einem Aufwachssubstrat ist. Zum Beispiel ist der Halbleiterkörper 2 vor oder nach einer Mesaätzung von einem Aufwachssubstrat etwa durch ein Laserabhebeverfahren
(LLO: Laser Lift-Off) oder durch ein Ätzverfahren abgetrennt und auf dem Substrat 1 umgebondet. Der Halbleiterkörper 2 kann Bestandteil eines einzigen Halbleiterchips sein. Der Halbleiterkörper 2 kann aus einem III/V-oder II/VI- Verbindungshalbleitermaterial gebildet sein. Ein III/V- Verbindungshalbleitermaterial weist ein Element aus der dritten Hauptgruppe und ein Element aus der fünften
Hauptgruppe auf. Ein II/VI-Verbindungshalbleitermaterial weist ein Element aus der zweiten Hauptgruppe und ein Element aus der sechsten Hauptgruppe auf. Zum Beispiel ist der
Halbleiterkörper 2 auf GaN, InGaN oder auf InAlP basiert.
Der Halbleiterkörper 2 weist eine dem Substrat 1 abgewandte erste Hauptfläche 201 und eine dem Substrat 1 zugewandte zweite Hauptfläche 202 auf. Insbesondere ist die erste
Hauptfläche 201 durch eine Oberfläche einer ersten
Halbleiterschicht 21 und die zweite Hauptfläche 202 durch eine Oberfläche einer zweiten Halbleiterschicht 22 des
Halbleiterkörpers 2 gebildet. Die erste Hauptfläche 201 und/oder die zweite Hauptfläche 202 können/kann im Rahmen der Herstellungstoleranzen eben beziehungsweise flach ausgebildet sein. Zum Beispiel ist die erste Halbleiterschicht 21 p- leitend und die zweite Halbleiterschicht 22 n-leitend
ausgebildet, oder umgekehrt. Der Halbleiterkörper 2 weist eine aktive Schicht 23 auf, die zwischen der ersten
Halbleiterschicht 21 und der zweiten Halbleiterschicht 22 angeordnet ist. Insbesondere ist die aktive Schicht 23 zur Emission oder zur Detektion von elektromagnetischen
Strahlungen etwa im sichtbaren, ultravioletten oder im infraroten Spektralbereich eingerichtet. Es wird in Figur 1B eine Maske 7 auf den Halbleiterkörper 2, insbesondere unmittelbar auf die erste Hauptfläche 201 aufgebracht. Die Maske 7 weist eine Mehrzahl von Fenstern 71 auf. In den Bereichen der Fenster 71 ist die erste
Hauptfläche 201 freiliegend und somit zugänglich. Die Maske 7 kann eine Lackmaske sein, die aus einem positiven oder negativen Photolack gebildet ist, wobei der Photolack zur Ausbildung der Maske 7 mit den Fenstern 71 bereichsweise belichtet und bereichsweise nicht belichtet wird. Die Maske 7 kann eine ausgehärtete Si02-Maske sein. Außerdem ist es möglich, dass die Maske 7 mit den Fenstern 71 vorgefertigt hergestellt ist und bereits beim Aufbringen auf den
Halbleiterkörper 2 eine Mehrzahl von Fenstern 71 aufweist. Die Maske 7 weist eine vertikale Schichtdicke auf, die zwischen einschließlich 10 nm und 10 ym, etwa zwischen einschließlich 1 ym und 10 ym, 1 ym und 4 ym oder auch zwischen einschließlich 30 nm und 1 ym, 30 nm und 150 nm, zum Beispiel zwischen 60 nm und 90 nm sein kann.
Gemäß Figur IC wird eine Mehrzahl von vertikalen
Seitenflächen 31 des Halbleiterkörpers 2 insbesondere mit
Hilfe der Maske 7 gebildet. Dabei werden die Seitenflächen 31 schräg zu der ersten Hauptfläche 201 und/oder zweiten
Hauptfläche 202 erzeugt. Die schräg ausgebildeten Seitenflächen 31 befinden sich in der Figur IC in den
Bereichen der Fenster 71 oder seitlich der Maske 7, wobei die in den Bereichen der Fenster 71 befindlichen Seitenflächen 31 als innere Seitenflächen und die seitlich der Maske 7
befindlichen Seitenflächen 31 als äußere Seitenflächen 31 des Halbleiterkörpers 2 bezeichnet werden.
Zur Erzeugung der schrägen Seitenflächen 31, insbesondere der inneren Seitenflächen 31, wird eine oder eine Mehrzahl von Öffnungen 3 in den Halbleiterkörper 2 hinein erzeugt. In der Figur IC erstrecken sich die Öffnungen 3 von der ersten
Hauptfläche 201 entlang der vertikalen Richtung bis zu der zweiten Hauptfläche 202, also durch den Halbleiterkörper 2 hindurch. Solche Öffnungen 3 werden als Aussparungen 62 des Halbleiterkörpers 2 genannt. Durch das Ausbilden der
Aussparungen 62 kann das Substrat 1 in den Öffnungen 3 bereichsweise freigelegt sein. Das Substrat 1 weist eine dem Halbleiterkörper 2 zugewandte Oberfläche auf, die etwa eben beziehungsweise flach ist und insbesondere die zweite
Hauptfläche 202 des Halbleiterkörpers 2 definiert.
Abweichend von der Figur IC ist es denkbar, dass die
Öffnungen 3 derart ausgebildet werden, dass diese von der ersten Hauptfläche 201 lediglich bis zu der ersten
Halbleiterschicht 21, bis zu der aktiven Schicht 23 oder bis zu der zweiten Halbleiterschicht 22 eindringen. In diesem Fall bilden die Öffnungen 3 jeweils eine Ausnehmung, das heißt ein Sackloch, in dem Halbleiterkörper 2. Es ist auch möglich, dass einige der Öffnungen 3 als Ausnehmungen und einige der weiteren Öffnungen 3 als Aussparungen gebildet sind . Bei der Erzeugung der Öffnungen 3 wird Material des
Halbleiterkörpers 3 abgetragen, wobei Teile der ersten
Hauptfläche 201 entfernt werden. Hierfür kann ein nass¬ chemisches Ätzverfahren oder ein Trockenätzverfahren
angewandt werden, etwa reaktives Ionentiefenätzens (DRIE) oder reaktives Ionenätzens (RIE) insbesondere mit Chlor oder Fluor als Ätzmittel. Alternativ kann auch ein mechanisches Verfahren zur Erzeugung der Öffnungen 3 angewandt werden. Die Öffnungen 3 können voneinander lateral beabstandet sein. In diesem Fall bilden die Innenwände von lateral beabstandeten
Öffnungen 3 die inneren Seitenflächen 31, wobei die Öffnungen 3 in lateralen Richtungen von dem Halbleiterkörper 2
vollumfänglich umschlossen sind. Die Öffnungen 3 können als Trenngräben 6 ausgebildet sein, die sich entlang der gesamten lateralen Ausdehnung des Halbleiterkörpers 2 erstrecken.
Durch die Trenngräben 6 kann der Halbleiterkörper 2 in eine Mehrzahl von lateral beabstandeten Hauptkörpern 20 unterteilt werden, wobei die Seitenflächen 31 Seitenflanken der
Hauptkörper 20 sind.
Besonders bevorzugt werden die Seitenflächen 31 derart erzeugt, dass diese jeweils mit der verbleibenden ersten Hauptfläche 201 einen Winkel zwischen einschließlich 110° und 160° bilden. Der Winkel ist somit ein innerer Winkel im Halbleiterkörper 2 zwischen der Seitenfläche 31 und der ersten Hauptfläche 201. In Figur IC bilden die Seitenflächen 31 jeweils mit der zweiten Hauptfläche 202 einen inneren Winkel ß. Verlaufen die erste Hauptfläche 201 und die zweite Hauptfläche 202 parallel zueinander, beträgt die Summe aus und ß 180°. Der innere Winkel ß ist somit bevorzugt zwischen einschließlich 70° und 20°. Die Öffnungen 3 weisen jeweils einen Querschnitt auf, der mit zunehmenden Abstand von der ersten Hauptfläche 201 zu der zweiten Hauptfläche 202 hin abnimmt. In Figur IC können die Öffnungen 3 jeweils die Form eines Kegelstumpfs, eines Pyramidenstumpfs oder eines länglichen Prismas mit einem gleichschenkligen Trapez als Grundfläche aufweisen.
Die relative Orientierung der Seitenfläche 31 zu der ersten Hauptfläche 201 oder zu der zweiten Hauptfläche 202 kann durch einen weiteren Winkel γ zwischen der Seitenfläche 31 und einem Lot L angegeben werden, der senkrecht zu der ersten oder zu der zweiten Hauptfläche des Halbleiterkörpers 2 gerichtet ist. Die Summe aus ß und γ oder die Differenz aus und γ beträgt somit 90°. Der weitere Winkel γ ist somit bevorzugt zwischen einschließlich 20° und 70°. In diesem Sinne sind die Seitenflächen 31 schräg ausgebildet.
Insbesondere kann der Winkel zwischen einschließlich 110° und 150°, zwischen einschließlich 110° und 140°, zwischen einschließlich 120° und 160° oder zwischen einschließlich 130° und 160° sein. Dementsprechend kann der Winkel ß oder der Winkel γ zwischen einschließlich 30° und 70°, zwischen einschließlich 40° und 70°, zwischen einschließlich 20° und 60° oder zwischen einschließlich 20° und 50° sein.
Es wird in der Figur 1D eine Schutzschicht 4 auf den
Halbleiterkörper 2 derart aufgebracht, dass die Schutzschicht 4 flächig ausgebildet wird und dabei die Seitenflächen 31, insbesondere alle Seitenflächen 31 bedeckt. Hierfür eignet sich ein Beschichtungsverfahren wie Bedampfen, Sputtern, Atomlagenabscheidung oder Gasphasenabscheidung. In Draufsicht kann die Schutzschicht 4 den Halbleiterkörper 2, die Maske 7 und die in den Öffnungen 3 freigelegten Oberflächen des
Substrats 1 vollständig bedecken. Die Schutzschicht 4 kann eine vertikale Schichtdicke zwischen einschließlich 30 nm und 300 nm, zwischen einschließlich 30 nm und 150 nm, etwa zwischen 60 nm und 90 nm aufweisen. Die Schutzschicht 4 enthält zum Bespiel A1203.
Gemäß der Figur IE wird die Schutzschicht 4 bevorzugt mittels Trockenätzens derart entfernt, dass die Schutzschicht 4 während eines gemeinsamen insbesondere einzigen
Verfahrensschritts allein aufgrund der Neigung in Bereichen auf den schräg ausgebildeten Seitenflächen 31 vollständig oder im Wesentlichen vollständig entfernt wird und in
Bereichen auf der verbleibenden ersten Hauptfläche 201 zumindest teilweise erhalten bleibt. Zum Beispiel wird die Schutzschicht 4 auf der ersten Hauptfläche 201 und/oder auf den in den Öffnungen 3 freigelegten Oberflächen des Substrats 1 lediglich gedünnt. Die Seitenfläche 31 ist von der
Schutzschicht vollständig oder im Wesentlichen vollständig entfernt, wenn zum Beispiel mindestens 90 %, mindestens 95 % oder mindestens 99 % der Gesamtfläche der Seitenfläche 31 frei von der Schutzschicht 4 sind. Dabei ist es nicht
ausgeschlossen, dass Reste der Schutzschicht 4 auf den in den Öffnungen 3 freigelegten Oberflächen des Substrats 1 erhalten bleiben und die Seitenflächen 31 ausschließlich in deren Übergangsbereichen zu dem Substrat 1 bedecken (Figur IE) .
Gemäß Figur 1F wird eine Passivierungsschicht 8 auf die freigelegten Seitenflächen 31 aufgebracht. Die
Passivierungsschicht 8 ist bevorzugt aus einem elektrisch isolierenden Material gebildet, das sich von einem Material der Schutzschicht 4 unterscheidet. Die Passivierungsschicht 8 bedeckt die schräg ausgebildeten Seitenflächen 31
insbesondere vollständig.
Es ist denkbar, dass Reste der Schutzschicht 4 und die Maske 7 nachträglich vollständig von dem Halbleiterkörper 2 abgelöst werden. Des Weiteren ist es möglich, dass das
Substrat 1 in einem nachfolgenden Verfahrensschritt von dem Halbleiterkörper 2 getrennt wird und die Reste der
Schutzschicht 4 insbesondere in den Übergangsbereichen zwischen dem Substrat 1 und dem Halbleiterkörper 2 von den Seitenflächen 31 entfernt werden. Mit dem Ablösen des
Substrats 1 kann der Halbleiterkörper 2 entlang der
Trenngräben 6 zu einer Mehrzahl von Hauptkörpern 20
vereinzelt werden, deren Seitenflächen 31 bereits von der Passivierungsschicht 8 bedeckt sind. Der Hauptkörper 20 kann auf einem separat herstellten Träger 9 angeordnet werden und bildet mit dem Träger 9 ein Bauelement 10 (Figur 6) , zum Beispiel eine lichtemittierende Diode. Alternativ ist es möglich, dass das Substrat 1 entlang der Trenngräben 6 zu einer Mehrzahl von Trägern vereinzelt, etwa durchgesägt werden, wobei auf jedem Träger 9 ein Hauptkörper 20
angeordnet ist.
Das in Figur 2A dargestellte Ausführungsbeispiel für einen Verfahrensschritt entspricht im Wesentlichen dem in der Figur 1F dargestellten Ausführungsbeispiel. Im Unterschied hierzu ist zumindest eine Öffnung 3 als Ausnehmung 61 ausgebildet, die sich von der ersten Hauptfläche 201 durch die erste
Halbleiterschicht 21 und die aktive Schicht 23 hindurch zu der zweiten Halbleiterschicht 22 erstreckt. Die Ausnehmung 61 weist somit eine Bodenfläche, insbesondere eine ebene
Bodenfläche auf, die in der vertikalen Richtung zwischen der ersten Hauptfläche 201 und der zweiten Hauptfläche 202 angeordnet ist. Der Halbleiterkörper 2 kann eine Mehrzahl von solchen Ausnehmungen 61 aufweisen, die insbesondere
voneinander lateral beabstandet sind. Gemäß Figur 2B kann die Ausnehmung 61 oder die Mehrzahl von Ausnehmungen 61 mit einem elektrisch leitfähigen Material zur Bildung einer oder mehrerer Durchkontaktierungen 5 aufgefüllt werden. Der Hauptkörper 20 kann in diesem Fall zumindest eine Durchkontaktierung 5 aufweisen, wodurch die erste
Halbleiterschicht 21 und die zweite Halbleiterschicht 22 des Hauptkörpers 20 beide über die erste Hauptfläche 201
elektrisch kontaktierbar sind. Ein Bauelement 10, etwa wie in der Figur 6 dargestellt, kann einen solchen Hauptkörper 20 auf einem Träger 9 aufweisen, wobei die erste Hauptfläche 201 dem Träger 9 zugewandt ist und das Bauelement 10 insbesondere über die erste Hauptfläche 201 und den Träger 9 extern elektrisch kontaktierbar ist. Die zweite Hauptfläche 202 ist frei von einem Aufwachssubstrat , etwa frei von dem Substrat 1 und kann als Strahlungseintritts- oder als
Strahlungsaustrittsfläche des Bauelements 10 dienen.
Das in Figur 3A dargestellte Ausführungsbeispiel für einen Verfahrensschritt entspricht im Wesentlichen dem in der Figur IC dargestellten Ausführungsbeispiel. Im Unterschied hierzu sind alle Öffnungen 3 zunächst als Ausnehmungen 61
ausgebildet, die sich von der ersten Hauptfläche 201 durch die erste Halbleiterschicht 21 und die aktive Schicht 23 hindurch bis zu der zweiten Halbleiterschicht 22 erstrecken. Abweichend davon ist es möglich, dass sich die Ausnehmungen 61 lediglich von der ersten Hauptfläche 201 bis in die erste Halbleiterschicht 21 oder bis in die aktive Schicht 23 erstrecken. Die Öffnungen 3 können dabei als längliche
Trenngräben 6 oder als isolierte voneinander lateral
beabstandete Öffnungen 3 gebildet sein.
Das in Figur 3B dargestellte Ausführungsbeispiel für einen Verfahrensschritt entspricht im Wesentlichen dem in der Figur 1D dargestellten Ausführungsbeispiel jedoch mit dem Unterschied, dass die Öffnungen 3 zunächst als Ausnehmungen 61 ausgebildet sind, deren Seitenflächen 31 von der
Schutzschicht 4 überdeckt sind. Die Schutzschicht 4 wird in einem nachfolgenden Verfahrensschritt von den Seitenflächen 31 entfernt, woraufhin zumindest einige oder alle
Ausnehmungen 61 zu Aussparungen 62 ausgebildet werden können. Insbesondere dienen die Aussparungen 62 als Trenngräben zwischen den benachbarten Hauptkörpern 20 des
Halbleiterkörpers 2. Im Unterschied zu den Figuren 1D und IE sind die in der Figur 3B freigelegten Oberflächen des
Substrats 1 frei von der Schutzschicht 4 beziehungsweise von den Resten der Schutzschicht 4. Die Ausnehmungen 61, die nicht zu Aussparungen 62 ausgebildet sind, können mit einem elektrisch leitfähigen Material zur Bildung von Durchkontaktierungen 5 (Figur 3D) aufgefüllt werden. Das in der Figur 3D dargestellte Ausführungsbeispiel für einen Verfahrensschritt entspricht im Wesentlichen dem in der Figur 2B dargestellten Ausführungsbeispiel jedoch ohne Reste der Schutzschicht 4 auf den freigelegten Oberflächen des Substrats 1.
Das in Figur 4A dargestellte Ausführungsbeispiel für einen Verfahrensschritt entspricht im Wesentlichen dem in der Figur 3A dargestellten Ausführungsbeispiel. Im Unterschied hierzu weisen die Ausnehmungen 61 jeweils eine spitz zulaufende Form auf, etwa die Form eines Kegels, einer Pyramide oder eines länglichen Prismas mit einem Dreieck als Grundfläche. Nachdem der Halbleiterkörper 2 mit einer Schutzschicht 4 vollständig bedeckt wird und die Seitenflächen 31 nachträglich von der Schutzschicht 4 befreit werden, können die Ausnehmungen 61 insbesondere an den freigelegten Seitenflächen 31 zu Aussparungen 62 durch den Halbleiterkörper 2 hindurch ausgebildet werden (Figur 4B) .
In den Figuren 5A, 5B und 5C wird schematisch dargestellt, dass die Öffnungen 3 in Form von voneinander lateral beabstandeten Ausnehmungen 61 (Figur 5A) oder in Form von Trenngräben 6, beispielsweise in Form von länglichen
Aussparungen 62 (Figur 5B) ausgebildet werden können. Die Figur 5C stellt eine Kombination aus den Figuren 5A und 5B dar, bei der die Öffnungen 3 teilweise als voneinander lateral beabstandete Ausnehmungen 61 und teilweise als Trenngräben 6 beziehungsweise als längliche Aussparungen 62 ausgebildet sind. Die Trenngräben 6 und 62 unterteilt den Halbleiterkörper 2 in eine Mehrzahl von Hauptkörpern 20, die jeweils eine oder eine Mehrzahl von Ausnehmungen 61
aufweisen, wobei die Ausnehmungen 61 mit einem elektrisch leitfähigen Material zur Bildung von Durchkontaktierungen 5 aufgefüllt werden können. In Figur 7 ist ein Ausschnitt des Halbleiterkörpers 2 mit einer schräg ausgebildeten Seitenfläche 31 λ dargestellt. Herstellungsbedingt kann die Seitenfläche 31 λ Vertiefungen oder Erhebungen aufweisen und ist daher in der Regel nicht absolut eben oder mathematisch flach ausgebildet. In solchen Fällen können die Winkeln zwischen der Seitenfläche 31 λ und der ersten Hauptfläche 201 oder der zweiten Hauptfläche 202 mit Hilfe einer als eben approximierten Seitenfläche 31 bestimmt werden. Die als eben approximierte Seitenfläche 31 kann zum Beispiel mittels der Methode der kleinsten Quadrate ermittelt werden. Die Winkeln und ß sind dann Winkeln zwischen der als eben approximierten Seitenfläche 31 und der ersten Hauptfläche 201 beziehungsweise der zweiten
Hauptfläche 202. Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2017 104 282.2, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Die Erfindung ist nicht durch die Beschreibung der Erfindung anhand der Ausführungsbeispiele auf diese beschränkt. Die Erfindung umfasst vielmehr jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Ansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Ansprüchen oder Ausführungsbeispielen angegeben ist.
Bezugs zeichenliste
10 Bauelement
1 Substrat
2 Halbleiterkörper
20 Hauptkörper eines Bauelements
21 erste Halbleiterschicht
22 zweite Halbleiterschicht
23 aktive Schicht
201 erste Hauptfläche des Halbleiterkörpers
202 zweite Hauptfläche des Halbleiterkörpers
3 Öffnung/ Graben
31 Seitenfläche
31 Seitenfläche
4 Schutzschicht
5 Durchkontaktierung
6 Graben/ Trenngraben
61 Ausnehmung
62 Aussparung 7 Maske
71 Fenster der Maske
8 Passivierungsschicht
9 Träger des Bauelements L Lot
innerer Winkel zwischen Seitenfläche und 1. Hauptfläche ß innerer Winkel zwischen Seitenfläche und 2. Hauptfläche γ Winkel zwischen Seitenfläche und Lot

Claims

Patentansprüche
1. Verfahren zur Freilegung von Seitenflächen (31) eines Halbleiterkörpers (2) mit folgenden Schritten:
A) Bereitstellen des Halbleiterkörpers (2) aufweisend eine sich lateral erstreckende erste Hauptfläche (201),
B) Ausbilden einer Mehrzahl von vertikalen Seitenflächen
(31), indem Material des Halbleiterkörpers (2) teilweise abgetragen wird und die erste Hauptfläche (201) dadurch bereichsweise entfernt wird, wobei die Seitenflächen (31) jeweils mit der verbleibenden ersten Hauptfläche (201) einen Winkel ( ) zwischen einschließlich 110° und 160° bilden,
C) Aufbringen einer Schutzschicht (4) auf den
Halbleiterkörper (2), sodass die Schutzschicht (4) in
Draufsicht die verbleibende erste Hauptfläche (201) und die schräg ausgebildeten Seitenflächen (31) vollständig bedeckt, und
D) teilweises Entfernen der Schutzschicht (4), wobei die
Schutzschicht (4) während eines gemeinsamen
Verfahrensschritts aufgrund der Neigung in Bereichen auf den schräg ausgebildeten Seitenflächen (31) entfernt wird und in Bereichen auf der verbleibenden ersten Hauptfläche (201) zumindest teilweise erhalten bleibt.
2. Verfahren nach Anspruch 1,
bei dem die Schutzschicht (4) durch einen gemeinsamen
Ätzschritt lokal selbstj ustiert entfernt wird, wobei die Schutzschicht (4) allein aufgrund höherer Ätzrate auf den schräg ausgebildeten Seitenflächen (31) entfernt wird und die Schutzschicht (4) aufgrund niedrigerer Ätzrate auf der verbleibenden ersten Hauptfläche (201) lediglich gedünnt wird .
3. Verfahren nach dem vorhergehenden Anspruch,
bei dem der gemeinsame Ätzschritt durch Trockenätzen erfolgt.
4. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem die Schutzschicht (4) aus einem der Materialien aus der Gruppe bestehend aus A1203, Si02, Ta205, A1N, Ti02, Zr02, Hf02 und SiN gebildet wird.
5. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem die Schutzschicht (4) aus A1203 gebildet wird und die Seitenflächen (31) während des Schritts D durch ein Ar- unterstütztes Trockenätzverfahren freigelegt werden.
6. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem die Seitenflächen (31) während des Schritts D
freigelegt werden, wobei nach Schritt D ein elektrisch isolierendes Material auf die freigelegten Seitenflächen (31) aufgebracht wird, sodass diese von einer Passivierungsschicht (8) aus dem isolierenden Material bedeckt werden.
7. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem das Aufbringen der Schutzschicht (4) auf den
Halbleiterkörper (2) durch Atomlagenabscheidung (ALD) ,
Bedampfen, Besputtern (PVD) , chemische Gasphasenabscheidung (CVD) oder durch plasmaunterstützte chemische
Gasphasenabscheidung (PECVD) erfolgt.
8. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem eine Maske (7) mit Fenstern (71) im Schritt B
verwendet wird, wobei die schräg ausgebildeten Seitenflächen (31) zumindest teilweise in Bereichen der Fenster (71) erzeugt werden und die Maske (7) nach Schritt C von der
Schutzschicht (4) bedeckt wird.
9. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Seitenflächen (31) Innenwände von lateral beabstandeten Öffnungen (3, 6) sind, die von dem
Halbleiterkörper (2) in lateralen Richtungen vollumfänglich umschlossen sind.
10. Verfahren nach einem der Ansprüche 1 bis 8,
bei dem die Seitenflächen (31) Seitenflanken von Öffnungen (3, 6) des Halbleiterkörpers (2) sind, die als Gräben ausgebildet werden und sich entlang der gesamten lateralen Ausdehnung des Halbleiterkörpers (2) erstrecken.
11. Verfahren nach einem der vorhergehenden Ansprüche, bei dem sich die Seitenflächen (31) entlang der vertikalen Richtung von der ersten Hauptfläche (201) zu einer
Bodenfläche (200) erstrecken, die eben ausgebildet ist und parallel zu der ersten Hauptfläche (201) verläuft.
12. Verfahren nach Anspruch 11,
bei dem der Halbleiterkörper (2) eine der ersten Hauptfläche (201) abgewandte zweite Hauptfläche (202) aufweist und die Bodenfläche (200) in der vertikalen Richtung zwischen der ersten Hauptfläche (201) und der zweiten Hauptfläche (202) angeordnet ist.
13. Verfahren nach Anspruch 11,
bei dem der Halbleiterkörper (2) eine der ersten Hauptfläche (201) abgewandte zweite Hauptfläche (202) aufweist, wobei sich die Bodenfläche (200) auf derselben vertikalen Höhe von der zweiten Hauptfläche (202) befindet.
14. Verfahren nach einem der der Ansprüche 1 bis 12, bei dem sich die schräg ausgebildeten Seitenflächen (31) nicht über die gesamte vertikale Ausdehnung des
Halbleiterkörpers (2) erstrecken und dabei Innenwände von Ausnehmungen (3, 6, 61) des Halbleiterkörpers (2) bilden.
15. Verfahren nach dem vorhergehenden Anspruch,
bei dem die Seitenflächen (31) während des Schritts D von der Schutzschicht (4) freigelegt werden und die Ausnehmungen (3, 6, 61) in einem nachfolgenden Verfahrensschritt zu
Aussparungen (3, 6, 62) durch den Halbleiterkörper (2) hindurch gebildet werden.
16. Verfahren nach einem der der Ansprüche 1 bis 12,
bei dem sich die schräg ausgebildeten Seitenflächen (31) nicht über die gesamte vertikale Ausdehnung des
Halbleiterkörpers (2) erstrecken und dabei Innenwände von Ausnehmungen (3, 6, 61) des Halbleiterkörpers (2) bilden, wobei die Seitenflächen (31) während des Schritts D von der Schutzschicht (4) freigelegt werden und zumindest einige der Ausnehmungen (3, 6, 61) in einem nachfolgenden
Verfahrensschritt zu Aussparungen (3, 6, 62) durch den
Halbleiterkörper (2) hindurch gebildet werden.
17. Verfahren nach einem der der Ansprüche 1 bis 8,
wobei
- die Seitenflächen (31) Innenwände von lateral
beabstandeten Öffnungen (3, 6) sind, die von dem
Halbleiterkörper (2) in lateralen Richtungen
vollumfänglich umschlossen sind,
- der Halbleiterkörper (2) eine der ersten Hauptfläche
(201) abgewandte zweite Hauptfläche (202) aufweist, und
- sich die Seitenflächen (31) entlang der vertikalen
Richtung von der ersten Hauptfläche (201) zu einer Bodenfläche (200) erstrecken, wobei die Bodenfläche (200) in der vertikalen Richtung zwischen der ersten Hauptfläche (201) und der zweiten Hauptfläche (202) angeordnet ist.
PCT/EP2018/054834 2017-03-01 2018-02-27 Verfahren zur selbstjustierten freilegung von seitenflächen eines halbleiterkörpers WO2018158263A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/485,400 US10937922B2 (en) 2017-03-01 2018-02-27 Method for the self-adjusted exposure of side surfaces of a semiconductor body

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017104282.2A DE102017104282A1 (de) 2017-03-01 2017-03-01 Verfahren zur selbstjustierten Freilegung von Seitenflächen eines Halbleiterkörpers
DE102017104282.2 2017-03-01

Publications (1)

Publication Number Publication Date
WO2018158263A1 true WO2018158263A1 (de) 2018-09-07

Family

ID=61526811

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2018/054834 WO2018158263A1 (de) 2017-03-01 2018-02-27 Verfahren zur selbstjustierten freilegung von seitenflächen eines halbleiterkörpers

Country Status (3)

Country Link
US (1) US10937922B2 (de)
DE (1) DE102017104282A1 (de)
WO (1) WO2018158263A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024240843A1 (en) * 2023-05-25 2024-11-28 Ams-Osram International Gmbh Chlorine based isotropic surface treatment of plasma etched side surfaces of a micro-led

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015055647A1 (de) * 2013-10-18 2015-04-23 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip, optoelektronisches bauelement und verfahren zur vereinzelung von halbleiterchips
DE102014117510A1 (de) * 2014-11-28 2016-06-02 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH061769B2 (ja) * 1983-08-10 1994-01-05 株式会社日立製作所 アルミナ膜のパターニング方法
JPH0832110A (ja) * 1994-07-19 1996-02-02 Oki Electric Ind Co Ltd 端面発光型ｌｅｄ、端面発光型発光素子の製造方法、端面発光型発光素子の発光特性測定方法
JP4142993B2 (ja) 2003-07-23 2008-09-03 株式会社東芝 磁気メモリ装置の製造方法
US20080251891A1 (en) 2007-04-10 2008-10-16 Yeong-Chang Chou Semiconductor having passivated sidewalls
JP4861947B2 (ja) * 2007-09-26 2012-01-25 株式会社日立ハイテクノロジーズ Ａｌ２Ｏ３膜のドライエッチング方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015055647A1 (de) * 2013-10-18 2015-04-23 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip, optoelektronisches bauelement und verfahren zur vereinzelung von halbleiterchips
DE102014117510A1 (de) * 2014-11-28 2016-06-02 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement

Also Published As

Publication number Publication date
US10937922B2 (en) 2021-03-02
US20190386172A1 (en) 2019-12-19
DE102017104282A1 (de) 2018-09-06

Similar Documents

Publication Publication Date Title
DE112015004073B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102014101896A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils sowie optoelektronisches Halbleiterbauteil
WO2017060355A1 (de) Bauelement und verfahren zur herstellung eines bauelements
DE3933965C2 (de)
WO2015055647A1 (de) Optoelektronischer halbleiterchip, optoelektronisches bauelement und verfahren zur vereinzelung von halbleiterchips
DE112017000332B4 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
WO2018177810A1 (de) Verfahren zur herstellung eines bauteils und bauteil für ein elektronisches bauelement
DE102015111492A1 (de) Bauelement und Verfahren zur Herstellung von Bauelementen
WO2012031858A1 (de) Dünnschichtverkapselung, optoelektronischer halbleiterkörper mit einer dünnschichtverkapselung und verfahren zur herstellung einer dünnschichtverkapselung
DE102013107967B4 (de) Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips
WO2018158263A1 (de) Verfahren zur selbstjustierten freilegung von seitenflächen eines halbleiterkörpers
DE102016124380B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102015100686A1 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip
WO2017158046A1 (de) Lichtemittierender halbleiterchip und verfahren zur herstellung eines lichtemittierenden halbleiterchips
WO2015011028A1 (de) Optoelektronischer halbleiterchip, halbleiterbauelement und verfahren zur herstellung von optoelektronischen halbleiterchips
DE10261364B4 (de) Verfahren zur Herstellung einer temperbarer Mehrschichtkontaktbeschichtung, insbesondere einer temperbaren Mehrschichtkontaktmetallisierung
WO2019068522A1 (de) Verfahren zur herstellung eines oder einer mehrzahl von halbleiterchips und halbleiterchip
WO2016023807A1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
WO2015169554A1 (de) Verfahren zur herstellung einer halbleiterschichtenfolge
WO2018215309A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE102017110076B4 (de) Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements
WO2012152307A1 (de) Bauelementträgerverbund mit einer bauelementträgerbereiche abtrennenden grabenstruktur und verfahren zur herstellung einer mehrzahl von bauelementträgerbereichen
DE102017111277A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102016112584B4 (de) Halbleiterchip, Verfahren zur Herstellung eines Halbleiterchips und Vorrichtung mit einer Mehrzahl von Halbleiterchips
DE102016101347B4 (de) Verfahren zur Herstellung einer Mehrzahl von Bauelementen

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18708105

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18708105

Country of ref document: EP

Kind code of ref document: A1

点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载