WO2015011205A1

WO2015011205A1 - Optoelektronischer halbleiterchip, optoelektronisches bauelement und verfahren zur herstellung von halbleiterchips

Info

Publication number: WO2015011205A1
Application number: PCT/EP2014/065850
Authority: WO
Inventors: Jürgen Moosburger; Lutz Höppel
Original assignee: Osram Opto Semiconductors Gmbh
Priority date: 2013-07-25
Filing date: 2014-07-23
Publication date: 2015-01-29
Also published as: CN105409012A; US10115868B2; CN105409012B; US20160172546A1; DE102013107967A1; DE102013107967B4

Abstract

Es wird ein optoelektronischer Halbleiterchip (10) angegeben, der einen Träger (2) und einen Halbleiterkörper (1) umfassend eine zur Erzeugung elektromagnetischer Strahlung vorgesehene aktive Schicht (13) aufweist, wobei der Halbleiterkörper auf dem Träger angeordnet ist, der Halbleiterkörper eine dem Träger abgewandte erste Hauptfläche (1A) und eine dem Träger zugewandte zweite Hauptfläche (1B) aufweist, der Halbleiterchip eine Seitenfläche (1C) mit einer Verankerungsstruktur (4) aufweist, und die zweite Hauptfläche zwischen der ersten Hauptfläche und der Verankerungsstruktur angeordnet ist. Weiterhin werden ein optoelektronisches Bauelement (100) aufweisend einensolchen Halbleiterchip und ein Verfahren zur Herstellung einer Mehrzahl solcher Halbleiterchips angegeben.

Description

Beschreibung

Optoelektronischer Halbleiterchip, optoelektronisches

Bauelement und Verfahren zur Herstellung von Halbleiterchips

Die vorliegende Anmeldung betrifft einen optoelektronischen Halbleiterchip, ein optoelektronisches Bauelement und ein Verfahren zur Herstellung einer Mehrzahl von

optoelektronischen Halbleiterchips .

Ein herkömmliches optoelektronisches Bauelement, das einen optoelektronischen Halbleiterchip aufweist, der in eine

Formmasse eingebettet ist, weist aufgrund der schlechten Haftung der Formmasse an dem Halbleiterchip oft eine nicht ausreichende Stabilität zwischen dem Halbleiterchip und der Formmasse auf.

Eine Aufgabe ist es, einen optoelektronischen Halbleiterchip anzugeben, dessen strukturelle Beschaffenheit geeignet ist, die Stabilität des optoelektronischen Bauelements aufweisend einen solchen Halbleiterchip zu erhöhen. Als eine weitere Aufgabe soll ein Verfahren zur Herstellung einer Mehrzahl solcher Halbleiterchips angegeben werden. Diese Aufgaben werden durch einen optoelektronischen

Halbleiterchip beziehungsweise ein Verfahren gemäß den unabhängigen Patentansprüchen gelöst. Weitere Ausgestaltungen und Weiterbildungen sind Gegenstand der abhängigen

Patentansprüche .

In einer Ausführungsform weist ein optoelektronischer

Halbleiterchip einen Träger und einen Halbleiterkörper auf. Der Halbleiterkörper enthält eine aktive Schicht, die im Betrieb des optoelektronischen Halbleiterchips eine

elektromagnetische Strahlung erzeugt. Der Halbleiterkörper ist auf dem Träger angeordnet. Der Halbleiterkörper weist eine dem Träger abgewandte erste Hauptfläche und eine dem Träger zugewandte zweite Hauptfläche auf. Der Halbleiterchip weist eine Seitenfläche mit einer Verankerungsstruktur auf, wobei die zweite Hauptfläche insbesondere zwischen der ersten Hauptfläche und der Verankerungsstruktur angeordnet ist. Wird der optoelektronische Halbleiterchip beispielsweise mit einer Formmasse etwa mittels Formpressens oder Spritzpressens zur Bildung eines Gehäusekörpers umformt, so kann der

Gehäusekörper in die Verankerungsstruktur eingreifen, wodurch die Stabilität des Verbundes aus dem optoelektronischen

Halbleiterchip und dem Gehäusekörper erhöht wird. Wird der

Gehäusekörper lediglich seitlich am Halbleiterchip befestigt, vermindert das Eingreifen der Formmasse in die

Verankerungsstruktur die Gefahr, dass sich der Halbleiterchip von dem Gehäusekörper löst.

Unter einer Verankerungsstruktur wird insbesondere eine

Struktur auf der Seitenfläche des Halbleiterchips verstanden, wobei die Verankerungsstruktur einem den Halbleiterchip umgebenden Material Verankerungsmöglichkeiten bietet.

Fertigungsbedingte Rauigkeiten an der Seitenfläche, die im Rahmen der Herstellungstoleranzen während eines

Vereinzelungsprozesses, insbesondere während eines

Lasertrennprozesses oder eines Ätzprozesses, entstehen, zählen nicht zur Verankerungsstruktur im Sinne der

vorliegenden Anmeldung.

Der Halbleiterkörper weist insbesondere eine erste

Halbleiterschicht eines ersten Leitungsträgertyps und eine zweite Halbleiterschicht eines zweiten Leitungsträgertyps auf, wobei die aktive Schicht zwischen der ersten

Halbleiterschicht und der zweiten Halbleiterschicht

angeordnet ist. Insbesondere ist die aktive Schicht eine p-n- Übergangszone. Die aktive Schicht kann dabei als eine Schicht oder als eine Schichtenfolge mehrerer Schichten ausgebildet sein. Der Halbleiterkörper enthält insbesondere lediglich Halbleiterschichten, die epitaktisch auf einem

Aufwachssubstrat abgeschieden sind.

Der Halbleiterkörper ist beispielsweise in vertikaler

Richtung von der ersten Hauptfläche und von der zweiten

Hauptfläche begrenzt. Unter einer vertikalen Richtung wird eine Richtung verstanden, die senkrecht zu einer

Haupterstreckungsebene der aktiven Schicht gerichtet ist. Insbesondere ist die vertikale Richtung parallel zu einer Aufwachsrichtung der Halbleiterschichten des

Halbleiterkörpers gerichtet. Der Halbleiterkörper weist eine Außenfläche auf, die den

Halbleiterkörper in lateraler Richtung begrenzt. Unter einer lateralen Richtung wird eine Richtung verstanden, die

parallel zu der Haupterstreckungsebene der aktiven Schicht gerichtet ist. Die laterale Richtung und die vertikale

Richtung sind somit zueinander orthogonal. Die Außenfläche des Halbleiterkörpers ist ein Teil der Seitenfläche des

Halbleiterchips, wobei die Außenfläche des Halbleiterkörpers in der vertikalen Richtung beispielsweise von der ersten Hauptfläche und von der zweiten Hauptfläche begrenzt ist. Insbesondere ist die Außenfläche des Halbleiterkörpers frei von einer Verankerungsstruktur. Die erste Hauptfläche des Halbleiterkörpers ist bevorzugt als eine Strahlungsaustrittsfläche des Halbleiterchips

ausgebildet. Mit anderen Worten tritt die in der aktiven Schicht erzeugte elektromagnetische Strahlung durch die erste Hauptfläche des Halbleiterkörpers aus dem optoelektronischen Halbleiterchip aus. Es ist auch denkbar, dass der Träger strahlungsdurchlässig ausgebildet ist. Die von der aktiven Schicht erzeugte Strahlung kann in diesem Fall durch die zweite Hauptfläche und durch den Träger aus dem

optoelektronischen Halbleiterchip austreten.

Gemäß einer Ausgestaltung enthält die Verankerungsstruktur zumindest eine Einbuchtung. Die Einbuchtung ist im Träger des Halbleiterchips ausgebildet. Zum Beispiel ist die Einbuchtung ein lateraler Einschnitt in den Träger. Der Einschnitt kann insbesondere eine laterale Ausdehnung aufweisen, die

wenigstens 0,1 %, bevorzugt wenigstens 0,5 %, der lateralen Ausdehnung des gesamten Trägers entspricht. Mit anderen

Worten, im Bereich der Einbuchtung kann der Träger eine laterale Ausdehnung aufweisen, die höchstens 95 %, bevorzugt höchstens 90 %, der lateralen Ausdehnung des Trägers in

Bereichen, die frei von einer Einbuchtung und/oder

Verankerungsstrukturen sind, entsprechen. Insbesondere ist die zumindest eine Einbuchtung in vertikaler Richtung von der zweiten Hauptfläche des Halbleiterkörpers räumlich

beabstandet. Beispielsweise ist die Einbuchtung mittels eines Ätzprozesses, etwa mittels eines trockenchemischen

Ätzprozesses, ausgebildet. Insbesondere kann die Einbuchtung in lateraler Richtung durchgehend ausgebildet sein. Mit anderen Worten erstreckt sich die Einbuchtung ringsum des Trägers und bildet eine geschlossene Vertiefung auf der

Seitenfläche . Die Verankerungsstruktur vergrößert die Seitenfläche des Halbleiterchips. Wird der Halbleiterchip beispielsweise zur Bildung eines Gehäusekörpers von einer Formmasse umgeben, so greift die Formmasse in die Einbuchtung ein, wodurch sich eine Grenzfläche zwischen dem Gehäusekörper und dem

Halbleiterchip erhöht. Dies steigert die Stabilität des

Verbundes aus dem Halbleiterchip und dem Gehäusekörper.

Mittels der Verankerungsstruktur wird der Gehäusekörper mit dem Halbleiterchip verankert, sodass eine mechanisch stabile, seitliche Verbindung zwischen dem Halbleiterchip und dem Gehäusekörper erzielt ist und dadurch dem Verbund eine ausreichende Stabilität verliehen wird, selbst wenn die erste Hauptfläche und eine Rückseite des Halbleiterchips frei von der Formmasse beziehungsweise von dem Gehäusekörper sind.

Gemäß einer Ausgestaltung enthält die Verankerungsstruktur eine Mehrzahl von Einbuchtungen. Die Einbuchtungen sind insbesondere im Träger ausgebildet, wobei die Einbuchtungen in der vertikalen Richtung voneinander räumlich beabstandet sind. Beispielsweise weisen die Einbuchtungen

unterschiedliche Strukturgrößen wie Tiefe und Breite auf. Unter einer Tiefe der Einbuchtung wird insbesondere eine laterale Ausdehnung der Einbuchtung in den Träger verstanden. Unter einer Breite der Einbuchtung wird insbesondere eine vertikale Ausdehnung der Einbuchtung auf der Seitenfläche verstanden. Insbesondere weist die Verankerungsstruktur

Einbuchtungen auf, deren Tiefe und/oder Breite mit

zunehmendem Abstand von der zweiten Hauptfläche abnimmt. Es ist auch denkbar, dass die Verankerungsstruktur mit größer werdendem Abstand von der zweiten Hauptfläche Einbuchtungen aufweist, die Strukturgrößen mit größer werdender Tiefe und Breite aufweisen. Des Weiteren können die Einbuchtungen mit unterschiedlichen Strukturgrößen unregelmäßig verteilt sein. Gemäß zumindest einer Ausgestaltungsvariante ist die

Strukturgröße, etwa die Tiefe oder der Breite, zwischen einschließlich 2 ym und einschließlich 20 ym. Insbesondere ist die Strukturgröße zwischen einschließlich 2 ym und einschließlich 10 ym.

In einer weiteren Ausgestaltung weist der Halbleiterchip eine Zwischenschicht auf. Die Zwischenschicht ist zwischen dem Halbleiterkörper und dem Träger angeordnet. Insbesondere ist die Verankerungsstruktur zumindest bereichsweise durch die Zwischenschicht gebildet. Insbesondere weist die

Verankerungsstruktur eine stufenartige Struktur auf, wobei die stufenartige Struktur zwischen der zweiten Hauptfläche und einer Rückseite des Halbleiterchips angeordnet ist. Unter einer stufenartigen Struktur wird insbesondere eine Struktur auf der Seitenfläche verstanden, die zumindest bereichsweise durch die Zwischenschicht und den Träger ausgebildet ist. Zum Beispiel kann die stufenartige Struktur dadurch ausgebildet sein, dass die Zwischenschicht und der Träger unterschiedlich große Querschnitte aufweisen. Insbesondere weist der Träger zumindest bereichsweise einen größeren Querschnitt auf als die Zwischenschicht. Des Weiteren kann die Zwischenschicht zur Bildung der stufenartigen Struktur einen Querschnitt aufweisen, der insbesondere größer ist als ein Querschnitt des Halbleiterkörpers und kleiner ist als ein Querschnitt des Trägers an der Rückseite des Trägers.

In einer Ausgestaltungsvariante beträgt eine Dicke der

Zwischenschicht zwischen einschließlich 1 ym und

einschließlich 10 ym. Unter der Dicke der Zwischenschicht wird insbesondere eine vertikale Ausdehnung der

Zwischenschicht verstanden. Insbesondere ist die Dicke der Zwischenschicht zwischen einschließlich 3 ym und einschließlich 7 ym. Die stufenartige Struktur weist eine laterale Ausdehnung und eine vertikale Ausdehnung auf.

Insbesondere sind die vertikale Ausdehnung der stufenartigen Struktur und die Dicke der Zwischenschicht gleich groß.

Beispielweise ist die laterale Ausdehnung der stufenartigen Struktur zwischen einschließlich 2 ym und einschließlich 20 ym. Insbesondere ist laterale Ausdehnung zwischen

einschließlich 2 ym und einschließlich 10 ym.

Es ist auch denkbar, dass der Träger einen Teilbereich aufweist, der der Zwischenschicht am nächsten ist und einen gleichen Querschnitt wie die Zwischenschicht aufweist. An der stufenartigen Struktur kann zum Beispiel ein Gehäusekörper an der Seitenfläche des Halbleiterchips verankert werden, sodass eine ausreichend stabile Verbindung zwischen dem

Halbleiterchip und dem Gehäusekörper ausgebildet ist, selbst wenn die erste Hauptfläche des Halbleiterkörpers und die Rückseite des Halbleiterchips frei von dem Gehäusekörper sind.

Gemäß einer weiteren Ausgestaltung umfasst der Halbleiterchip eine erste Anschlussschicht. Die erste Anschlussschicht ist für die elektrische Kontaktierung des Halbleiterchips

vorgesehen. Die erste Anschlussschicht erstreckt sich

insbesondere von der Seitenfläche des Halbleiterchips zu der ersten Hauptfläche des Halbleiterchips. Zur elektrischen Isolierung zwischen der ersten Anschlussschicht und dem

Halbleiterkörper ist eine Isolierungsschicht zumindest bereichsweise zwischen der Seitenfläche und der ersten

Anschlussschicht angeordnet. Im Betrieb des Halbleiterchips kann somit die erste Halbleiterschicht des Halbleiterkörpers über die erste Hauptfläche mittels der ersten Anschlussschicht mit einer externen Stromquelle verbunden werden. Bevorzugt sind die Zwischenschicht und der Träger elektrisch leitend ausgebildet. Dadurch kann die zweite

Halbleiterschicht rückseitig, das heißt über die Rückseite des Halbleiterchips, mit einer externen Stromquelle

elektrisch verbunden werden.

Vorzugsweise ist die Außenfläche des Halbleiterkörpers relativ zu der zweiten Hauptfläche schräg ausgebildet. Das bedeutet, dass der Halbleiterkörper in Schnittansicht

trapezförmig ausgebildet ist. Die Außenfläche des

Halbleiterkörpers bildet zum Beispiel mit der zweiten

Hauptfläche einen spitzen Innenwinkel. Somit können die

Isolierungsschicht und die erste Anschlussschicht vereinfacht auf die Außenfläche des Halbleiterkörpers aufgebracht werden. Insbesondere bedeckt die Isolierungsschicht die stufenartige Struktur vollständig. Die Isolierungsschicht grenzt

insbesondere sowohl an die Zwischenschicht als auch an den Träger .

Gemäß einer weiteren Ausgestaltung ist zwischen dem

Halbleiterkörper und dem Träger eine Spiegelschicht

angeordnet. Die Spiegelschicht ist für die im Betrieb des Halbleiterchips erzeugte Strahlung reflektierend ausgebildet. Insbesondere ist die Spiegelschicht in lateraler Richtung von der Isolierungsschicht vollständig umgeben. Durch Reflexion an der Spiegelschicht wird elektromagnetische Strahlung in Richtung der Strahlungsaustrittsfläche umgelenkt, wodurch die Absorption der elektromagnetischen Strahlung im Träger verringert wird.

Gemäß einer Ausgestaltung ist die Spiegelschicht in lateraler Richtung von einer ersten elektrisch isolierenden Teilschicht der Isolierungsschicht vollständig umgeben. Insbesondere bedeckt der Halbleiterkörper in Draufsicht auf den Träger die erste elektrisch isolierende Teilschicht zumindest teilweise und die Spiegelschicht vollständig.

Gemäß einer Ausgestaltung ist der Halbleiterchip als ein Dünnfilm-Halbleiterchip ausgebildet. Der Dünnfilm- Halbleiterchip ist insbesondere frei von einem

Aufwachssubstrat . Mit anderen Worten ist der Träger des Halbleiterchips verschieden von einem Aufwachssubstrat , auf dem die Halbleiterschichten bei der Herstellung des

Halbleiterchips epitaktisch aufgewachsen sind.

In einer Ausführungsform weist ein optoelektronisches

Bauelement einen optoelektronischen Halbleiterchip und eine Formmasse auf. Insbesondere kann die Formmasse als ein optisches Element, etwa als eine Linse, ausgebildet sein. Die Formmasse umschließt den Halbleiterchip in lateraler Richtung und greift insbesondere in die Verankerungsstruktur ein. Zum Beispiel bedeckt die Formmasse die Seitenfläche des

Halbleiterchips zumindest zwischen einer Rückseite des

Halbleiterchips und der zweiten Hauptfläche vollständig.

Die erste Hauptfläche des Halbleiterchips ist beispielsweise frei von der Formmasse. Vorzugsweise ist die Rückseite des Halbleiterchips frei von der Formmasse. Mit anderen Worten bildet die Seitenfläche des Halbleiterchips die einzige

Grenzfläche zwischen dem Halbleiterchip und der Formmasse. Die Stabilität des Verbundes aus dem Halbleiterchip und einem aus der Formmasse gebildeten Gehäusekörper hängt somit von der Beschaffenheit dieser Grenzfläche ab. Durch das

Eingreifen der Formmasse in die Verankerungsstruktur, insbesondere in die Einbuchtung oder in die stufenartige Struktur, wird die Formmasse an der Seitenfläche des

Halbleiterchips verankert. Die Seitenfläche des

Halbleiterchips mit der Verankerungsstruktur trägt somit zur Erhöhung der Stabilität des optoelektronischen Bauelements bei. Beispielsweise schließen der Gehäusekörper und der

Halbleiterchip auf der Rückseite des Halbleiterchips

miteinander bündig ab. Des Weiteren kann der Gehäusekörper mit der ersten Hauptfläche des Halbleiterkörpers bündig abschließen. Insbesondere weisen der Halbleiterchip und der Gehäusekörper eine gleiche Höhe auf. Mit einer derartigen

Ausgestaltung des Halbleiterchips und des Gehäusekörpers kann ein mechanisch stabiles optoelektronisches Bauelement mit einer besonders geringen Bauhöhe erreicht werden. Gemäß einer Ausgestaltung weist der Gehäusekörper ein

elektrisch isolierendes Gehäusematerial auf oder besteht aus diesem Gehäusematerial. Gemäß einer Ausgestaltungsvariante ist das Gehäusematerial strahlungsundurchlässig ausgebildet. Der Gehäusekörper schützt den Halbleiterchip insbesondere vor Umwelteinflüssen, beispielsweise vor Feuchtigkeit und vor äußeren mechanischen Einflüssen. Insbesondere kann der

Gehäusekörper für die von der aktiven Schicht erzeugte

Strahlung reflektierend ausgebildet sein. Beispielsweise enthält der Gehäusekörper Titanoxid.

In einer weiteren Ausführungsform weist ein

optoelektronisches Bauelement einen Halbleiterchip und ein optisches Element auf. Das optische Element umschließt den Halbleiterchip in lateraler Richtung, sodass das optische Element in die Verankerungsstruktur eingreift. Insbesondere bedeckt das optische Element die erste Hauptfläche und die Seitenfläche vollständig. Vorzugsweise weist das optische Element die Form einer Linse auf. Insbesondere ist der Halbleiterchip innerhalb der Linse angeordnet. Zum Beispiel verläuft eine optische Achse des optischen Elements durch den Halbleiterchip. Mittels des optischen Elements kann die im Betrieb des Halbleiterchips erzeugte Strahlung in alle lateralen Richtungen homogen abgestrahlt werden.

In einer Ausführungsform eines Verfahrens zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips wird eine Mehrzahl von Halbleiterkörpern auf einer gemeinsamen Trägerplatte bereitgestellt. Die Halbleiterkörper umfassen jeweils eine zur Erzeugung elektromagnetischer Strahlung vorgesehene aktive Schicht. Die aktive Schicht ist zwischen einer der gemeinsamen Trägerplatte abgewandten Hauptfläche des Halbleiterkörpers und einer der gemeinsamen Trägerplatte zugewandten zweiten Hauptfläche des Halbleiterkörpers angeordnet. Die Halbleiterkörper werden zumindest durch einen Graben oder durch eine Mehrzahl von Gräben voneinander getrennt. Eine Verankerungsstruktur wird ausgebildet, wobei die zweite Hauptfläche zwischen der ersten Hauptfläche und der Verankerungsstruktur angeordnet ist. Des Weiteren wird die Mehrzahl von Halbleiterchips entlang des zumindest einen Grabens oder der Gräben vereinzelt. Die vereinzelten

Halbleiterchips weisen jeweils einen Halbleiterkörper, einen Träger und eine Seitenfläche mit einer Verankerungsstruktur auf. Insbesondere werden die Träger der vereinzelten

Halbleiterchips aus der gemeinsamen Trägerplatte durch die Vereinzelung ausgebildet.

In einer weiteren Ausgestaltung werden die optoelektronischen Halbleiterchips mit einer Formmasse umformt. Die Formmasse greift insbesondere in die Verankerungsstruktur ein.

Beispielsweise ist die Formmasse ein Gehäusematerial. Das Gehäusematerial kann strahlungsundurchlässig ausgebildet sein. Insbesondere kann das Gehäusematerial Strahlung

reflektierend ausgebildet sein. Alternativ kann die Formmasse ein strahlungsdurchlässiges Material aufweisen oder aus diesem bestehen. Das strahlungsdurchlässige Material ist insbesondere geeignet zur Ausbildung eines optischen

Elements, etwa einer Linse. Das optische Element umgibt insbesondere den Halbleiterchip.

Gemäß einer Ausgestaltung des Verfahrens wird die

Verankerungsstruktur während des Vereinzeins der

Halbleiterchips ausgebildet. Insbesondere wird die

Verankerungsstruktur bei der Zertrennung der gemeinsamen Trägerplatte in einzelne Träger der Halbleiterchips

ausgebildet. Das Ausbilden der Verankerungsstruktur erfolgt vorzugsweise mittels zumindest eines isotrop wirkenden chemischen Verfahrens und eines anisotrop wirkenden

chemischen Verfahrens. Insbesondere wird die

Verankerungsstruktur in einer Umgebung des Grabens

ausgebildet. Der Graben wird zunächst beispielsweise mittels des anisotrop wirkenden chemischen Verfahrens in die

vertikale Richtung vergrößert. Mit anderen Worten nimmt die Tiefe des Grabens in der vertikalen Richtung zu. Insbesondere wird der Graben dann mittels des isotrop wirkenden chemischen Verfahrens sowohl in der lateralen als auch in der vertikalen Richtung vergrößert. Mit anderen Worten nimmt die Tiefe des Grabens in der vertikalen Richtung zu, wobei ein Querschnitt des Grabens stellenweise in der lateralen Richtung

gleichzeitig vergrößert wird. Beispielsweise werden die Halbleiterchips durch einen

trockenchemischen Ätzprozess durchtrennt. Insbesondere wird bei dem Ätzprozess ein Material der gemeinsamen Trägerplatte im Bereich des Grabens trockenchemisch abgetragen. Des Weiteren können Seitenwände des geätzten Grabens mit einer Schutzschicht überzogen werden, die die Seitenwände des bereits geätzten Grabens vor weiteren Ätzungen schützt. Gemäß einer Ausgestaltung des Verfahrens wird die

Verankerungsstruktur stufenweise durch abwechselnd anisotrope und isotrope Ätzungen, insbesondere Tiefätzungen, entlang des zumindest einen Grabens gebildet. Insbesondere nimmt die Tiefe des Grabens mittels anisotroper Ätzungen zu. Bei einer isotropen Ätzung nehmen sowohl die Tiefe des Grabens als auch ein lokaler Querschnitt des Grabens zu. Insbesondere wirkt die isotrope Ätzung in allen Richtungen gleich.

Bevorzugt wird mittels der isotropen Ätzung eine Einbuchtung in der gemeinsamen Trägerplatte ausgebildet. Durch

abwechselnd anisotrope und isotrope Ätzungen, insbesondere trockenchemische Tiefätzungen, nimmt die Tiefe des Grabens zu, wobei gleichzeitig eine Mehrzahl von Einbuchtungen an den Seitenwänden des Grabens gebildet wird. Die Seitenwände des Grabens weisen somit eine Verankerungsstruktur mit einer Mehrzahl von Einbuchtungen auf. Die Einbuchtungen in der vertikalen Richtung sind insbesondere räumlich voneinander getrennt. Durchtrennt ein Graben die gemeinsame Trägerplatte, werden zumindest zwei Halbleiterchips voneinander getrennt, wobei die voneinander getrennten Halbleiterchips jeweils eine Seitenfläche mit einer Verankerungsstruktur aufweisen.

Gemäß einer weiteren Ausgestaltung des Verfahrens wird die Verankerungsstruktur zumindest teilweise vor dem Vereinzeln der Halbleiterchips ausgebildet. Insbesondere liegt zwischen der Ausbildung eines Teils der Verankerungsstruktur und der Vereinzelung der Halbleiterchips mindestens ein weiterer Verfahrensschritt vor. Beispielsweise ist der weitere Verfahrensschritt das Aufbringen einer Isolierungsschicht auf den bereits ausgebildeten Teil der Verankerungsstruktur. Des Weiteren kann der weitere Verfahrensschritt das Aufbringen einer zur elektrischen Kontaktierung vorgesehenen

Anschlussschicht auf den Halbleiterkörper sein.

In einer Ausgestaltung des Verfahrens wird eine

Zwischenschicht zwischen den Halbleiterkörpern und der gemeinsamen Trägerplatte angeordnet. Die Zwischenschicht kann einschichtig oder mehrschichtig ausgebildet sein.

Insbesondere weist die Verankerungsstruktur eine stufenartige Struktur auf. Dabei ist die zweite Hauptfläche beispielsweise zwischen der ersten Hauptfläche und der stufenartigen

Struktur angeordnet. Zum Beispiel wird die stufenartige

Struktur zumindest bereichsweise durch Strukturierung der Zwischenschicht gebildet. Es ist auch denkbar, dass die stufenartige Struktur derart ausgebildet wird, dass diese in die gemeinsame Trägerplatte hineingeht. Mit anderen Worten wird die gemeinsame Trägerplatte bei der Ausbildung der stufenartigen Struktur ebenfalls strukturiert.

Das Verfahren ist für die Herstellung eines vorstehend beschriebenen Halbleiterchips beziehungsweise eines

vorstehend beschriebenen optoelektronischen Bauelements besonders geeignet. In Zusammenhang mit dem Halbleiterchip beziehungsweise mit dem Bauelement beschriebene Merkmale können daher auch für das Verfahren herangezogen werden und umgekehrt .

Weitere Vorteile, bevorzugte Ausführungsformen und

Weiterbildungen des optoelektronischen Halbleiterchips und des optoelektronischen Bauelements sowie des Verfahrens ergeben sich aus den im Folgenden in Verbindung mit den

Figuren 1 bis 8E erläuterten Ausführungsbeispielen. Es zeigen:

Figur 1 ein Ausführungsbeispiel für einen

optoelektronischen Halbleiterchip in schematischer Schnittansieht,

Figur 2 ein zweites Ausführungsbeispiel für einen

optoelektronischen Halbleiterchip in schematischer Schnittansicht,

Figur 3 ein weiteres Ausführungsbeispiel für einen

optoelektronischen Halbleiterchip in schematischer Schnittansieht,

Figur 4 ein Ausführungsbeispiel für ein optoelektronisches

Bauelement in schematischer Schnittansicht,

Figur 5 ein zweites Ausführungsbeispiel für ein

optoelektronisches Bauelement in schematischer

Schnittansieht,

Figur 6 ein weiteres Ausführungsbeispiel für ein

optoelektronisches Bauelement in schematischer Schnittansicht,

Figuren 7A bis 7D schematische Schnittansichten verschiedener

Verfahrensstadien eines ersten Ausführungsbeispiels für ein Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips, und

Figuren 8A bis 8E schematische Schnittansichten verschiedener

Verfahrensstadien eines zweiten Ausführungsbeispiels für ein Verfahren zur

Herstellung einer Mehrzahl von Halbleiterchips.

Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit gleichen Bezugszeichen versehen. Die Figuren sind jeweils schematische Darstellungen und daher nicht unbedingt maßstabsgetreu. Vielmehr können vergleichsweise kleine Elemente und insbesondere Schichtdicken zur

Verdeutlichung übertrieben groß dargestellt werden.

Ein erstes Ausführungsbeispiel für einen optoelektronischen Halbleiterchip ist in Figur 1 dargestellt. Der Halbleiterchip 10 weist einen Halbleiterkörper 1 und einen Träger 2 auf. Der Halbleiterkörper 1 ist auf dem Träger 2 angeordnet. Der

Halbleiterkörper 1 weist eine erste Halbleiterschicht 11 eines ersten Ladungsträgertyps, eine aktive Schicht 13 und eine zweite Halbleiterschicht 12 eines zweiten

Ladungsträgertyps auf. Die aktive Schicht 13 ist zur

Erzeugung einer elektromagnetischen Strahlung vorgesehen und ist zwischen der ersten Halbleiterschicht 11 und der zweiten Halbleiterschicht 12 angeordnet. Die erste Halbleiterschicht 11, die zweite Halbleiterschicht 12 und die aktive Schicht 13 können jeweils eine Halbleiterschicht oder eine Mehrzahl von Halbleiterschichten aufweisen. Die aktive Schicht 13 ist insbesondere eine p-n-Übergangszone des Halbleiterkörpers 1.

Zwischen dem Halbleiterkörper 1 und dem Träger 2 können weitere Schichten, zum Beispiel eine Zwischenschicht oder eine Spiegelschicht, angeordnet sein. Der Halbleiterkörper weist eine dem Träger 2 abgewandte erste Hauptfläche 1A und eine dem Träger zugewandte zweite Hauptfläche 1B auf. Der Halbleiterkörper weist eine Außenfläche IE auf, wobei die Außenfläche senkrecht zu der zweiten Hauptfläche 1B gerichtet ist. Der Träger 2 kann als ein Aufwachssubstrat ausgebildet sein, auf dem die Halbleiterschichten des Halbleiterkörpers 1 epitaktisch abgeschieden sind. Insbesondere ist der Träger 2 strahlungsdurchlässig ausgebildet. Zum Beispiel ist der

Halbleiterchip 10 ein Volumenemitter. Alternativ kann der Träger 2 strahlungsundurchlässig ausgebildet sein.

Insbesondere kann der Träger 2 verschieden von einem

Aufwachssubstrat sein. Zum Beispiel weist der Träger 2 ein Halbleiter-Material wie Silizium oder Germanium auf. Ein solcher Träger aus Silizium oder aus Germanium ist besonders geeignet für eine Vereinzelung durch einen Ätzprozess.

Der Halbleiterchip 10 weist eine Rückseite 1D auf. Die

Rückseite 1D ist eine Oberfläche des Trägers 2. Insbesondere ist der Träger 2 elektrisch leitend ausgebildet. Zum Beispiel kann auf die Rückseite 1D ein metallischer Rückseitenkontakt aufgebracht werden. Der Halbleiterchip 10 kann somit

rückseitig, das heißt über die Rückseite 1D, elektrisch kontaktiert werden. Der Halbleiterchip 10 weist eine

Seitenfläche IC auf. Die Seitenfläche IC enthält eine

Verankerungsstruktur 4. Die zweite Hauptfläche 1B ist

zwischen der ersten Hauptfläche 1A und der

Verankerungsstruktur 4 angeordnet. Die Außenfläche IE des Halbleiterkörpers ist frei von der Verankerungsstruktur 4.

Die Verankerungsstruktur 4 enthält eine Mehrzahl von

Einbuchtungen 41. Alternativ kann die Verankerungsstruktur nur eine Einbuchtung 41 enthalten. Die Einbuchtungen 41 sind im Träger 2 ausgebildet. Es ist auch denkbar, dass die

Seitenfläche IC Ausbuchtungen aufweist, die eine

Verankerungsstruktur des Halbleiterchips bilden. Die

Einbuchtungen 41 sind in der vertikalen Richtung räumlich von einander beabstandet. Abgesehen von den Einbuchtungen weist die Seitenfläche IC Rauigkeiten auf, die bei einem Vereinzelungsprozess entstanden sind. Solche Rauigkeiten bilden keine Verankerungsstruktur im Sinne der Anmeldung. Im Vergleich mit den Einbuchtungen weisen die Rauigkeiten eine geringere Tiefe und einen geringeren Querschnitt auf. Zum

Beispiel sind ein Querschnitt und eine Tiefe der Einbuchtung jeweils mindestens dreimal, insbesondere fünfmal, so groß wie ein Querschnitt beziehungsweise eine Tiefe der Rauigkeiten. Beispielsweise ist eine Strukturgröße, etwa die Tiefe oder eine Breite der Einbuchtung, zwischen einschließlich 2 ym und einschließlich 20 ym. Insbesondere ist die Strukturgröße zwischen einschließlich 2 ym und einschließlich 10 ym.

In Figur 2 ist ein zweites Ausführungsbeispiel für einen optoelektronischen Halbleiterchip schematisch dargestellt. Der strukturelle Aufbau des in diesem Ausführungsbeispiel dargestellten Halbleiterchips entspricht im Wesentlichen dem strukturellen Aufbau des in dem ersten Ausführungsbeispiel beschriebenen Halbleiterchips. Im Unterschied hierzu weist die Verankerungsstruktur 4 anstatt Einbuchtungen 41 eine stufenartige Struktur 42 auf. Die stufenartige Struktur 42 in Figur 2 ist zwischen dem Träger 2 und dem Halbleiterkörper 1 angeordnet. Außerdem sind zwischen dem Halbleiterkörper 1 und dem Träger 2 eine Spiegelschicht 5 sowie eine Zwischenschicht 6 angeordnet. In der Figur 2 ist die erste Hauptfläche 1A strukturiert. Des Weiteren weist der Halbleiterchip 10 eine erste Anschlussschicht 8 auf, die sich zur elektrischen

Kontaktierung des Halbleiterchips von der Seitenfläche IC zu der ersten Hauptfläche 1A erstreckt. Zur elektrischen

Isolierung der Außenfläche IE des Halbleiterkörpers 1 von der ersten Anschlussschicht 8 ist eine Isolierungsschicht 7 zumindest bereichsweise zwischen der Seitenfläche IC und der ersten Anschlussschicht 8 angeordnet. Die Isolierungsschicht 7 setzt sich aus der ersten elektrisch isolierenden Teilschicht 71 und der zweiten elektrisch isolierenden

Teilschicht 72 zusammen. Die erste Teilschicht 71 und die zweite Teilschicht 72 können in einem gemeinsamen

Verfahrensschritt oder in mehreren verschiedenen

Verfahrensschritten hergestellt sein.

Beispielsweise beträgt eine Dicke der Zwischenschicht 6 zwischen einschließlich 1 ym und einschließlich 10 ym, bevorzugt zwischen einschließlich 3 ym und einschließlich 7 ym. Die stufenartige Struktur 42 weist eine laterale

Ausdehnung und eine vertikale Ausdehnung auf. Insbesondere sind die vertikale Ausdehnung der stufenartigen Struktur 42 und die Dicke der Zwischenschicht 6 gleich groß.

Beispielweise ist die laterale Ausdehnung der stufenartigen Struktur 42 zwischen einschließlich 2 ym und einschließlich 20 ym, vorzugsweise zwischen einschließlich 2 ym und

einschließlich 10 ym. Die Spiegelschicht 5 ist für die in der aktiven Schicht 13 erzeugte Strahlung reflektierend ausgebildet. Beispielsweise weist die Spiegelschicht ein Metall auf. Zum Beispiel enthält die Spiegelschicht 5 Aluminium, Rhodium, Palladium oder

Silber. Die Spiegelschicht 5 ist zwischen dem

Halbleiterkörper 1 und der Zwischenschicht 6 angeordnet. Im Betrieb des Halbleiterchips reflektiert die Spiegelschicht 5 elektromagnetische Strahlungen in Richtung der ersten

Hauptfläche 1A. Insbesondere reflektiert die Spiegelschicht 5 mindestens 60 %, bevorzugt mindestens 80 %, besonders

bevorzugt mindestens 90 % eines sichtbaren Anteils des

Spektrums der von der aktiven Schicht 13 erzeugten Strahlung. In lateraler Richtung ist die Spiegelschicht 5 von der ersten Teilschicht 71 vollständig umgeben. In Draufsicht auf den Träger 2 bedeckt der Halbleiterkörper 1 die Spiegelschicht 5 vollständig. Des Weiteren überdeckt der Halbleiterkörper 1 die erste Teilschicht 71 zumindest teilweise. Die Zwischenschicht 6 ist zwischen der Spiegelschicht 5 und dem Träger 2 angeordnet. Die Zwischenschicht 6 weist einen größeren Querschnitt auf als die Spiegelschicht 5 und der Halbleiterkörper 1. Sind die Spiegelschicht 5 und der

Halbleiterkörper 1 auf den Träger 2 gelötet, kann die

Zwischenschicht 6 zum Beispiel eine Lotstoppschicht

enthalten. Die Zwischenschicht 6 verhindert somit das

Durchdringen eines Lotmaterials in die Spiegelschicht 5 beziehungsweise in den Halbleiterkörper 1. Es ist auch denkbar, dass die Zwischenschicht 6 eine Klebeschicht enthält oder als eine Klebeschicht ausgebildet ist, mittels der

Klebeschicht der Halbleiterkörper 1 an dem Träger 2 befestigt ist. Die Zwischenschicht 6 weist am Rand eine Erhebung 61 auf, sodass die erste Teilschicht 71 in lateraler Richtung zwischen der Erhebung 61 der Zwischenschicht 6 und der

Spiegelschicht 5 angeordnet ist. Insbesondere ist die

Ausdehnung der ersten Teilschicht 71 in der lateralen

Richtung durch die Spiegelschicht 5 und die Erhebung 61 der Zwischenschicht 6 begrenzt. Der Träger 2 grenzt unmittelbar an die Zwischenschicht 6 an. Die Zwischenschicht 6 kann einschichtig ausgebildet sein. Alternativ kann die Zwischenschicht eine Mehrzahl von

Schichten umfassen. Der Träger 2 weist einen größeren

Querschnitt auf als die Zwischenschicht 6, sodass der Träger 2 und die Zwischenschicht 6 auf der Seitenfläche IC des

Halbleiterchips eine stufenartige Struktur 42 bilden. Es ist auch denkbar, dass der Träger 2 an einer Grenzfläche zu der Zwischenschicht 6 einen gleichen Querschnitt wie die Zwischenschicht 6 und an der Rückseite 1D einen größeren Querschnitt als die Zwischenschicht 6 aufweist. Die

stufenartige Struktur 42 bildet so eine Verankerungsstruktur 4 der Seitenfläche IC. In Figur 2 ist die stufenartige

Struktur 42 von der zweiten elektrisch isolierenden

Teilschicht 72 vollständig bedeckt. Die zweite Teilschicht 72 erstreckt sich bereichsweise auf eine Außenfläche IE des Halbleiterkörpers. Die Außenfläche IE des Halbleiterkörpers ist relativ zu der zweiten Hauptfläche 1B geneigt. In

Schnittansicht ist der Halbleiterkörper 1 trapezförmig ausgebildet. Von dem in der Figur 2 beschriebenen

Ausführungsbeispiel abweichend kann die Seitenfläche IC zwischen der Zwischenschicht 6 und der Rückseite 1D

beispielsweise Welligkeiten, Rauigkeiten, Einbuchtungen und/oder Ausbuchtungen aufweisen.

Die erste Hauptfläche 1A ist insbesondere als eine

Strahlungsaustrittsfläche ausgebildet. Die erste Hauptfläche 1A enthält Strukturelemente, wobei die Strukturelemente eine Strukturgröße aufweist, die insbesondere größer oder gleich einer Peak-Wellenlänge der im Betrieb in der aktiven Schicht 13 erzeugten Strahlung und kleiner oder gleich dem Zehnfachen der Peak-Wellenlänge ist. Der in der Figur 2 dargestellte Halbleiterchip 10 ist als ein Dünnfilm-Halbleiterchip ausgebildet. Mit anderen Worten ist ein Aufwachssubstrat , auf dem die Halbleiterschichten des Halbleiterkörpers 1 epitaktisch abgeschieden sind,

vollständig oder teilweise entfernt. Der in der Figur 2 beschriebene Träger 2 ist verschieden von dem

Aufwachssubstrat . In Figur 3 ist ein weiteres Ausführungsbeispiel für einen optoelektronischen Halbleiterchip schematisch dargestellt. Dieses Ausführungsbeispiel entspricht im Wesentlichen dem Ausführungsbeispiel für einen Halbleiterchip in Figur 2. Im Unterschied hierzu weist die Verankerungsstruktur 4 neben der stufenartigen Struktur 42 zusätzliche Einbuchtungen 41 auf. Die Einbuchtungen 41 sind im Träger 2 ausgebildet, wobei sie in vertikaler Richtung voneinander räumlich beabstandet sind. Die Einbuchtungen 41 in Figur 3 entsprechen den in der Figur 1 dargestellten Einbuchtungen.

In Figur 4 ist ein Ausführungsbeispiel für ein

optoelektronisches Bauelement 100 schematisch in

Schnittansicht dargestellt.

Das optoelektronische Bauelement 100 umfasst einen

Halbleiterchip 10 und einen Gehäusekörper 3. Der

Halbleiterchip 10 entspricht dem Halbleiterchip in Figur 1. In lateraler Richtung umschließt der Gehäusekörper 3 den Halbleiterchip 10. Der Gehäusekörper 3 weist ein

Gehäusematerial 31 auf, das in die Verankerungsstruktur 4 eingreift. Vorzugsweise bedeckt das Gehäusematerial 31 die Einbuchtungen 41 vollständig. Beispielsweise füllt das

Gehäusematerial 31 die Einbuchtungen 41 vollständig aus.

Das Gehäusematerial 31 kann strahlungsundurchlässig oder strahlungsdurchlässig ausgebildet sein. Insbesondere kann das Gehäusematerial 31 für die von der aktiven Schicht 13

erzeugte Strahlung reflektierend ausgebildet sein.

Beispielsweise enthält das Gehäusematerial 31 Titanoxid. Die erste Hauptfläche 1A des Halbleiterchips 10 ist frei von dem Gehäusekörper 3. Die Rückseite 1D des Halbleiterchips ist frei von dem Gehäusekörper 3. Der Gehäusekörper 3 bedeckt die Seitenfläche IC zwischen der Rückseite ID des Halbleiterchips und der zweiten Hauptfläche 1B vollständig. Die erste

Hauptfläche 1A ist als eine Strahlungsaustrittsfläche des Halbleiterchips ausgebildet. Das heißt, die im Betrieb des Halbleiterchips erzeugte Strahlung tritt aus dem

Halbleiterchip 10 beziehungsweise aus dem optoelektronischen Bauelement 100 an der Hauptfläche 1A aus. In vertikaler

Richtung schließt der Gehäusekörper 3 mit der ersten

Hauptfläche 1A des Halbleiterchips bündig ab. Des Weiteren schließt der Gehäusekörper 3 mit der Rückseite ID des

Halbleiterchips bündig ab. Mit anderen Worten weisen der Halbleiterchip 10 und der Gehäusekörper eine gleiche Höhe auf. Der Gehäusekörper 3 ist somit lediglich an der

Seitenfläche IC des Halbleiterchips 10 befestigt, sodass das Bauelement 100 eine möglichst geringe Höhe aufweist. Mittels der Verankerungsstruktur 4 und durch das Eingreifen des

Gehäusekörpers 3 in die Einbuchtungen 41 wird die Stabilität des Bauelements 100 verbessert. Es ist auch denkbar, dass der Halbleiterchip 10 eine größere Höhe aufweist als der

Gehäusekörper 3. Insbesondere kann der Halbleiterkörper 1 zumindest teilweise über den Gehäusekörper 3 hinausragen.

In Figur 5 ist ein zweites Ausführungsbeispiel für ein optoelektronisches Bauelement 100 schematisch in

Schnittansicht dargestellt.

Das optoelektronische Bauelement 100 weist einen

Halbleiterchip und ein optisches Element 32 auf. Das optische Element 32 weist ein strahlungsdurchlässiges Material auf oder besteht aus diesem. Das optische Element 32 weist die Form einer Linse auf. Der Halbleiterchip 10 entspricht exemplarisch dem Halbleiterchip in Figur 1. Der

Halbleiterchip 10 und das optische Element 32 sind auf einem gemeinsamen Anschlussträger 33 angeordnet. Der gemeinsame Anschlussträger 33 kann Leiterbahnen aufweisen, die für die elektrische Kontaktierung des Halbleiterchips 10 vorgesehen sind. Das optische Element 32 umschließt die Seitenfläche IC und bedeckt die erste Hauptfläche 1A des Halbleiterchips 10 vollständig. Das optische Element 32 greift in die

Verankerungsstruktur 4 ein und ist mit dem Halbleiterchip 10 verankert. In Figur 5 ist der Halbleiterchip 10 in das optische Element 32 eingebettet und ist von dem optischen Element 32 und dem Anschlussträger 33 vollständig

eingeschlossen .

In Figur 6 ist ein drittes Ausführungsbeispiel für ein optoelektronisches Bauelement 100 schematisch in

Schnittansicht dargestellt. Dieses Ausführungsbeispiel entspricht im Wesentlichen dem ersten Ausführungsbeispiel für das optoelektronische Bauelement in Figur 4. Im Unterschied hierzu entspricht der Halbleiterchip 10 exemplarisch nicht dem Halbleiterchip in der Figur 1, sondern dem Halbleiterchip in der Figur 3. Des Weiteren weist der Halbleiterchip 10 eine größere Höhe auf als der Gehäusekörper 3. Der Halbleiterchip 10 ragt über den Gehäusekörper 3 mit dem Halbleiterkörper 1 teilweise hinaus. Der Gehäusekörper 3 greift in die

Verankerungsstruktur 4 ein. Die Verankerungsstruktur 4 weist eine Mehrzahl von Einbuchtungen 41 und eine stufenartige Struktur 42 auf. Die stufenartige Struktur 42 ist von dem Gehäusekörper 3 lateral umschlossen. In vertikaler Richtung ragt der Gehäusekörper 3 über die zweite Hauptfläche 1B des Halbleiterkörpers 1. Die erste Anschlussschicht 8 erstreckt sich von einer Oberfläche des Gehäusekörpers 3 über die

Außenfläche IE des Halbleiterkörpers zu der ersten

Hauptfläche des Halbleiterkörpers. Die Rückseite 1D des Halbleiterchips ist frei von dem Gehäusekörper 3. Der Halbleiterchip 10 kann somit über die Rückseite 1D des

Halbleiterchips und die erste Anschlussschicht 8 mit einer externen Stromquelle elektrisch kontaktiert werden. Ein erstes Ausführungsbeispiel eines Verfahrens zur

Herstellung einer Mehrzahl von optoelektronischen

Halbleiterchips ist in Figuren 7A bis 7D schematisch in

Schnittansichten dargestellt. In Figur 7A wird eine Mehrzahl von Halbleiterkörpern 1 auf einer gemeinsamen Trägerplatte 20 bereitgestellt. Die

Halbleiterkörper 1 sind nebeneinander angeordnet. Die

Halbleiterkörper 1 weisen jeweils eine zur Erzeugung

elektromagnetischer Strahlung vorgesehene aktive Schicht 13, eine erste Halbleiterschicht 11 und eine zweite

Halbleiterschicht 12 auf. Die Halbleiterschicht 13 ist zwischen der ersten Halbleiterschicht 11 und der zweiten Halbleiterschicht 12 angeordnet. Die Halbleiterkörper 1 weisen jeweils eine der gemeinsamen Trägerplatte 20

abgewandte erste Hauptfläche 1A und eine der gemeinsamen Trägerplatte zugewandte zweite Hauptfläche 1B auf.

Die Halbleiterkörper 1 sind durch zumindest einen Graben 9 voneinander getrennt. Die Halbleiterkörper 1 können einer gemeinsamen Halbleiterschichtenfolge entstammen, wobei die

Halbleiterschichtenfolge in einem weiteren Verfahrensschritt durch eine Mehrzahl von Gräben 9 (die sogenannten Mesagräben) in eine Mehrzahl von Halbleiterkörpern 1 unterteilt ist. Die gemeinsame Trägerplatte 20 kann ein Aufwachssubstrat sein, auf dem die Halbleiterschichten des Halbleiterkörpers 1 abgeschieden sind. Alternativ kann die gemeinsame

Trägerplatte 20 verschieden von dem Aufwachssubstrat sein. Beispielsweise weist die gemeinsame Trägerplatte 20 ein Material wie Silizium oder Germanium auf oder besteht aus einem dieser Materialien. Zum Beispiel werden die

Halbleiterkörper 1 nach dem Abscheiden der

Halbleiterschichten auf die gemeinsame Trägerplatte 20 umgebondet.

In den Figuren 7B und 7C wird das Ausbilden einer Mehrzahl von Einbuchtungen 41 der Verankerungsstruktur 4 schematisch dargestellt. Das Ausbilden der Verankerungsstruktur 4 erfolgt während des Vereinzeins der Halbleiterchips 10. Insbesondere geschieht dies mittels zumindest eines isotrop wirkenden chemischen Verfahrens und eines anisotrop wirkenden

chemischen Verfahrens. Zum Beispiel wird die gemeinsame

Trägerplatte 20 derart geätzt, sodass Einbuchtungen 41 in der gemeinsamen Trägerplatte gebildet werden. In der Figur 7B wird im Bereich des Grabens 9 zunächst tiefgeätzt, etwa mittels eines anisotropen trockenchemischen Ätzprozesses. Zum Beispiel wird für die Tiefätzung der sogenannte Bosch-Prozess verwendet. Bei diesem Prozess wird ein Material der

gemeinsamen Trägerplatte 20 trockenchemisch abgetragen, wobei die Seitenwände der bereits geätzten Gräben mit einer

Schutzschicht überzogen werden, die vor weiteren Ätzungen schützt. In der Figur 7C wird entlang des Grabens 9 ein isotrop wirkendes chemisches Verfahren, etwa eine isotrope trockenchemische Ätzung, durchgeführt. Mittels der isotropen Ätzung, insbesondere Tiefätzung, wird das Material der gemeinsamen Trägerplatte 20 aus allen Richtungen abgetragen, sodass zumindest eine Einbuchtungen 41 in der gemeinsamen Trägerplatte 20 ausgebildet wird.

Das isotrop wirkende chemische Verfahren und das anisotrop wirkende Verfahren werden abwechselnd durchgeführt, sodass entlang des Grabens eine Mehrzahl von Einbuchtungen 41 gebildet wird. Zum Beispiel wird die Verankerungsstruktur 4 stufenweise durch abwechselnd isotrope und anisotrope

Ätzungen, insbesondere Tiefätzungen, gebildet. Wird die gemeinsame Trägerplatte 20 durch den Graben 9 beziehungsweise eine Mehrzahl von Gräben 9 durchtrennt, entstehen eine Mehrzahl von Halbleiterchips 10. Die in der Figur 7D beschriebenen Halbleiterchips 10 entsprechen

exemplarisch dem in der Figur 1 beschriebenen Halbleiterchip.

Ein weiteres Ausführungsbeispiel eines Verfahrens zur

Herstellung einer Mehrzahl von Halbleiterchips 1 ist in den Figuren 8A bis 8E schematisch in Schnittansichten

dargestellt .

Die Halbleiterkörper 1 auf einer gemeinsamen Trägerplatte 20 in Figur 8A entsprechen im Wesentlichen den in der Figur 7A dargestellten Halbleiterkörpern. Im Unterschied hierzu ist die erste Hauptfläche 1A der Halbleiterkörper 1 strukturiert. Des Weiteren weisen die Halbleiterkörper 1 jeweils eine schräg ausgebildete Außenfläche IE auf. Die geneigten

Außenflächen IE können dadurch gebildet werden, dass der Graben 9 zwischen den benachbarten Halbleiterkörpern 1 abgeflacht wird. Der Graben 9 im Bereich zwischen den

Halbleiterkörpern 1 weist dadurch einen Querschnitt auf, der mit wachsendem Abstand von der gemeinsamen Trägerplatte 20 zunimmt .

Zwischen der gemeinsamen Trägerplatte 20 und den

Halbleiterkörpern 1 ist eine Zwischenschicht 6 angeordnet. Zwischen jedem Halbleiterkörper 1 und der gemeinsamen

Trägerplatte 20 ist eine Spiegelschicht 5 ausgebildet. In Draufsicht auf die gemeinsame Trägerplatte 20 überdeckt der Halbleiterkörper 1 die zugehörige Spiegelschicht 5 vollständig. In der lateralen Richtung ist die Spiegelschicht

5 von einer ersten elektrisch isolierenden Teilschicht 71 vollständig umgeben. Der Halbleiterkörper 1 überdeckt die erste Teilschicht 71 teilweise. Die Zwischenschicht 6 weist eine Mehrzahl von Öffnungen auf, wobei in jeder Öffnung eine Spiegelschicht 5 und eine erste elektrisch isolierende

Teilschicht 71 angeordnet sind. In Figur 8B wird die Zwischenschicht 6 strukturiert. Durch die Strukturierung wird die zusammenhängende Zwischenschicht

6 in eine Mehrzahl von voneinander beabstandeten

Zwischenschichten 6 der Halbleiterchips 1 unterteilt. Mit anderen Worten wird der Graben 9 durch die Strukturierung der Zwischenschicht 6 vertieft, wobei sich der Graben 9 nach der Strukturierung durch die Zwischenschicht 6 hindurch

erstreckt. Im Bereich des Grabens 9 weist die Seitenfläche IC eine Verankerungsstruktur 4 auf, wobei die

Verankerungsstruktur 4 eine stufenartige Struktur 42 enthält. Die stufenartige Struktur 42 wird durch die Zwischenschicht 6 und die gemeinsame Trägerplatte 20 gebildet. Die

Verankerungsstruktur 4, insbesondere die stufenartige

Struktur 42, wird somit zumindest teilweise vor dem

Vereinzeln der Halbleiterchips 10 ausgebildet. Dabei ist die zweite Hauptfläche 1B zwischen der ersten Hauptfläche 1A und der stufenartigen Struktur 42 angeordnet.

Abweichend von dem in der Figur 8B dargestellten

Ausführungsbeispiel kann sich der Graben 9 in die gemeinsame Trägerplatte 20 erstrecken. Mit anderen Worten wird bei der Strukturierung der Zwischenschicht 6 die gemeinsame

Trägerplatte ebenfalls strukturiert, sodass der Graben 9 teilweise in der gemeinsamen Trägerplatte 9 ausgebildet ist. In Figur 8C wird zunächst eine zweite elektrisch isolierende Teilschicht 72 im Bereich des Grabens 9 ausgebildet. Die zweite Teilschicht 72 deckt den Graben 9 vollständig ab. Des Weiteren wird die stufenartige Struktur 42 von der zweiten Teilschicht vollständig bedeckt. Die zweite Teilschicht 72 wird derart auf die Halbleiterkörper 1 aufgebracht, dass die zweite Teilschicht 72 die Außenfläche IE des

Halbleiterkörpers 1 zumindest bereichsweise bedeckt. Außerdem grenzt die zweite Teilschicht 72 an die erste elektrisch isolierende Teilschicht 71 an. Zusammen mit der ersten

Teilschicht 71 bildet die zweite Teilschicht 72 die

Isolierungsschicht 7 des Halbleiterchips 10. Auf den Halbleiterkörpern 1 wird eine erste Anschlussschicht 8 ausgebildet. Die erste Anschlussschicht 8 bildet mit der ersten Hauptfläche 1A einen elektrischen Kontakt, sodass der Halbleiterkörper 1 über die erste Anschlussschicht 8 mit einer externen Stromquelle elektrisch kontaktiert werden kann. Die erste Anschlussschicht 8 erstreckt sich zumindest teilweise auf der Außenfläche IE des Halbleiterkörpers 1, wobei zwischen der ersten Anschlussschicht 8 und der

Außenfläche IE des Halbleiterkörpers die zweite Teilschicht 72 angeordnet ist. Aufgrund der vollständigen Bedeckung des Grabens durch die zweite Teilschicht, wird ein direkter elektrischer Kontakt zwischen der ersten Anschlussschicht 8 und dem Träger 2 verhindert. Auf eine extra isolierende Unterlegung der ersten Anschlussschicht insbesondere im

Bereich der stufenartigen Struktur 42 kann somit verzichtet werden.

In Figur 8D werden die Halbleiterchips 10 vereinzelt. Die gemeinsame Trägerplatte 20 wird dabei entlang des Grabens 9 beziehungsweise entlang der Gräben 9 durchtrennt. Die

vereinzelten Halbleiterchips 10 entsprechen den in der Figur 2 dargestellten Halbleiterchips, wobei die Halbleiterchips 10 jeweils eine Verankerungsstruktur 4 mit einer stufenartigen Struktur 42 aufweisen. Das Durchtrennen der gemeinsamen

Trägerplatte 20 kann zum Beispiel durch Lasertrennen oder durch ein anisotrop wirkendes chemisches Verfahren, etwa das Bosch-Verfahren, realisiert werden. Des Weiteren kann der in den Figuren 7B bis 7D dargestellte Vereinzelungsprozess nach Aufbringen der ersten

Anschlussschicht 8 angewandt werden, sodass die

Verankerungsstruktur 4 zusätzlich zu der stufenartigen

Struktur 42 eine oder eine Mehrzahl von Einbuchtungen 41 aufweist. Die vereinzelten Halbleiterchips 10 sind in der

Figur 8E dargestellt, wobei die vereinzelten Halbleiterchips 10 dem in der Figur 3 beschriebenen Halbleiterchip

entsprechen . Die optoelektronischen Halbleiterchips 10 werden zur Bildung eines Gehäusekörpers 3 oder eines optischen Elements 32 mit einer Formmasse umformt. Die Formmasse greift insbesondere in die Verankerungsstruktur 4 ein, sodass eine Verbindung mit ausreichender Stabilität zwischen dem Halbleiterchip 10 und dem Gehäusekörper 3 beziehungsweise dem optischen Element 32 mittels seitlicher Verankerung hergestellt wird.

Mittels einer seitlichen Verankerungsstruktur eines

Halbleiterchips, die eine stufenartige Struktur und/oder zumindest eine Einbuchtung im Träger des Halbleiterchips aufweist, wird die Stabilität eines optoelektronischen

Bauelements umfassend den Halbleiterchip und eine Formmasse erhöht. Durch die Verankerung der Formmasse seitlich des Halbleiterchips wird eine ausreichende mechanisch stabile Verbindung zwischen dem Halbleiterchip und der Formmasse erreicht, selbst wenn eine Vorderseite und eine Rückseite des Halbleiterchips frei von der Formmasse sind.

Die vorliegende Anmeldung beansprucht die Priorität der deutschen Anmeldung DE 10 2013 107 967.9, deren

Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

Die Erfindung ist nicht durch die Beschreibung der Erfindung anhand der Ausführungsbeispiele auf diese beschränkt.

Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist .

Claims

Patentansprüche

1. Optoelektronischer Halbleiterchip (10) mit einem Träger (2) und einem Halbleiterkörper (1) aufweisend eine zur

Erzeugung elektromagnetischer Strahlung vorgesehene aktive Schicht (13), wobei

- der Halbleiterkörper (1) auf dem Träger (2) angeordnet ist,

- der Halbleiterkörper (1) eine dem Träger (2) abgewandte erste Hauptfläche (1A) und eine dem Träger (2) zugewandte zweite Hauptfläche (1B) aufweist,

- der Halbleiterchip (10) eine Seitenfläche (IC) mit einer Verankerungsstruktur (4) aufweist, und

- die zweite Hauptfläche (1B) zwischen der ersten Hauptfläche (1A) und der Verankerungsstruktur (4) angeordnet ist.

2. Optoelektronischer Halbleiterchip (10) nach dem

vorhergehenden Anspruch,

bei dem die Verankerungsstruktur (4) zumindest eine im Träger (2) ausgebildete Einbuchtung (41) enthält.

3. Optoelektronischer Halbleiterchip (10) nach einem der vorhergehenden Ansprüche,

bei dem die Verankerungsstruktur (4) eine Mehrzahl von im Träger (2) ausgebildeten Einbuchtungen (41) enthält, die unterschiedliche Strukturgrößen aufweisen und von der zweiten Hauptfläche (1B) vertikal beabstandet sind.

4. Optoelektronischer Halbleiterchip (10) nach einem der vorhergehenden Ansprüche,

bei dem eine Zwischenschicht (6) zwischen dem

Halbleiterkörper (1) und dem Träger (2) angeordnet ist und die Verankerungsstruktur (4) zumindest eine stufenartige Struktur (42) aufweist, welche zumindest bereichsweise durch die Zwischenschicht (6) gebildet ist.

5. Optoelektronischer Halbleiterchip (10) nach dem

vorhergehenden Anspruch,

wobei der Halbleiterchip (10) eine Isolierungsschicht (7) und eine erste Anschlussschicht (8) aufweist, die sich zur elektrischen Kontaktierung des Halbleiterchips (10) von der Seitenfläche (IC) zu der ersten Hauptfläche (1A) erstreckt, und wobei die Isolierungsschicht (7) zumindest bereichsweise zwischen der Seitenfläche (IC) und der ersten

Anschlussschicht (8) angeordnet ist.

6. Optoelektronischer Halbleiterchip (10) nach einem der vorhergehenden Ansprüche,

wobei der Halbleiterchip (10) als ein Dünnfilm-Halbleiterchip ausgebildet ist, der frei von einem Aufwachssubstrat ist und eine Spiegelschicht (5) zwischen der aktiven Schicht (13) und dem Träger (2) angeordnet ist.

7. Optoelektronischer Halbleiterchip (10) nach dem

vorhergehenden Anspruch,

bei dem die Spiegelschicht (5) in lateraler Richtung von einer ersten elektrisch isolierenden Teilschicht (71) vollständig umgeben ist und in Draufsicht auf den Träger (2) der Halbleiterkörper (1) die erste elektrisch isolierende Teilschicht (71) zumindest teilweise und die Spiegelschicht (5) vollständig bedeckt.

8. Optoelektronisches Bauelement (100) mit einem

Halbleiterchip (10) nach einem der Ansprüche 1 bis 7 und einem Gehäusekörper (3) , wobei - der Gehäusekörper (3) den Halbleiterchip (10) in lateraler Richtung umschließt, so dass der Gehäusekörper (3) in die Verankerungsstruktur (4) eingreift,

- der Gehäusekörper die Seitenfläche (IC) zumindest zwischen einer Rückseite (1D) des Halbleiterchips (10) und der zweiten

Hauptfläche (1B) vollständig bedeckt, und

- die erste Hauptfläche (1A) frei von dem Gehäusekörper (3) ist .

9. Optoelektronisches Bauelement (100) mit einem

Halbleiterchip (10) nach einem der Ansprüche 1 bis 7 und einem optischen Element (32), wobei

- das optische Element (32) den Halbleiterchip (10) in lateraler Richtung umschließt, so dass das optische Element (32) in die Verankerungsstruktur (4) eingreift,

- das optische Element (32) die Form einer Linse aufweist, und

- das optische Element (32) die erste Hauptfläche (1A) und die Seitenfläche (IC) vollständig bedeckt.

10. Verfahren zur Herstellung einer Mehrzahl von

optoelektronischen Halbleiterchips (10) mit folgenden

Schritten : A) Bereitstellen einer Mehrzahl von Halbleiterkörpern (1) auf einer gemeinsamen Trägerplatte (20), wobei die

Halbleiterkörper (1) durch zumindest einen Graben (9) voneinander getrennt sind und die Halbleiterkörper (1) jeweils eine zur Erzeugung elektromagnetischer Strahlung vorgesehene aktive Schicht (13) zwischen einer der

gemeinsamen Trägerplatte (20) abgewandten ersten Hauptfläche (1A) und einer der gemeinsamen Trägerplatte (20) zugewandten zweiten Hauptfläche (1B) aufweisen; B) Ausbilden einer Verankerungsstruktur (4), wobei die zweite Hauptfläche (1B) zwischen der ersten Hauptfläche (1A) und der Verankerungsstruktur (4) angeordnet ist; und

C) Vereinzeln der Mehrzahl von Halbleiterchips (10) entlang des zumindest einen Grabens (9), so dass die vereinzelten Halbleiterchips (10) jeweils einen Halbleiterkörper (1), einen Träger (2) und eine Seitenfläche (IC) mit einer

Verankerungsstruktur (4) aufweisen, wobei die Träger (2) der Halbleiterchips (10) aus der gemeinsamen Trägerplatte (20) durch die Vereinzelung ausgebildet werden.

11. Verfahren nach dem vorhergehenden Anspruch,

bei dem das Ausbilden der Verankerungsstruktur (4) während des Vereinzeins der Halbleiterchips (10) mittels zumindest eines isotrop wirkenden chemischen Verfahrens und eines anisotrop wirkenden chemischen Verfahrens erfolgt.

12. Verfahren nach dem vorhergehenden Anspruch,

bei dem die Verankerungsstruktur (4) stufenweise durch abwechselnde anisotrope und isotrope Tiefätzungen entlang des zumindest einen Grabens (9) gebildet wird.

13. Verfahren nach einem der Ansprüche 10 bis 12,

bei dem die Verankerungsstruktur (4) zumindest teilweise vor dem Vereinzeln der Halbleiterchips (10) ausgebildet wird und eine stufenartige Struktur (42) aufweist, wobei die zweite Hauptfläche (1B) zwischen der ersten Hauptfläche (1A) und der stufenartigen Struktur (42) angeordnet ist.

14. Verfahren nach dem vorhergehenden Anspruch, bei dem zwischen den Halbleiterkörpern (1) und der

gemeinsamen Trägerplatte (20) eine Zwischenschicht (6) angeordnet ist und die stufenartige Struktur (42) zumindest bereichsweise durch Strukturierung der Zwischenschicht (6) gebildet wird.

15. Verfahren nach einem der Ansprüche 11 bis 14,

bei dem die optoelektronischen Halbleiterchips (10) zur Bildung eines Gehäusekörpers (3) mit einem Gehäusematerial

(31) umformt werden, so dass das Gehäusematerial (31) in die Verankerungsstruktur (4) eingreift.