+

WO2015052991A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2015052991A1
WO2015052991A1 PCT/JP2014/071475 JP2014071475W WO2015052991A1 WO 2015052991 A1 WO2015052991 A1 WO 2015052991A1 JP 2014071475 W JP2014071475 W JP 2014071475W WO 2015052991 A1 WO2015052991 A1 WO 2015052991A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
thin film
film transistor
semiconductor device
oxide semiconductor
Prior art date
Application number
PCT/JP2014/071475
Other languages
English (en)
French (fr)
Inventor
牧田　直樹
覚 刀根
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US15/027,724 priority Critical patent/US9985055B2/en
Priority to CN201480055288.0A priority patent/CN105612608B/zh
Priority to JP2015541468A priority patent/JP6101357B2/ja
Publication of WO2015052991A1 publication Critical patent/WO2015052991A1/ja
Priority to US15/292,442 priority patent/US10134785B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0225—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using crystallisation-promoting species, e.g. using a Ni catalyst
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/431—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different compositions, shapes, layouts or thicknesses of gate insulators in different TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon

Definitions

  • the present invention relates to a semiconductor device and a manufacturing method thereof.
  • the active matrix substrate includes, for example, a thin film transistor (hereinafter, “TFT”) as a switching element for each pixel.
  • TFT thin film transistor
  • pixel TFT a thin film transistor
  • amorphous TFTs using an amorphous silicon film as an active layer and crystalline silicon TFTs using a crystalline silicon film such as a polycrystalline silicon film as an active layer have been widely used as pixel TFTs.
  • a part or the whole of the peripheral drive circuit may be integrally formed on the same substrate as the pixel TFT.
  • Such an active matrix substrate is called a driver monolithic active matrix substrate.
  • the peripheral driver circuit is provided in a region (non-display region or frame region) other than a region (display region) including a plurality of pixels.
  • the pixel TFT and the TFT constituting the driving circuit (circuit TFT) can be formed using the same semiconductor film.
  • this semiconductor film for example, a polycrystalline silicon film having a high field effect mobility is used.
  • oxide semiconductor instead of amorphous silicon or polycrystalline silicon as a material for the active layer of a TFT. It has also been proposed to use an In—Ga—Zn—O-based semiconductor containing indium, gallium, zinc, and oxygen as main components as an oxide semiconductor. Such a TFT is referred to as an “oxide semiconductor TFT”.
  • An oxide semiconductor has higher mobility than amorphous silicon. For this reason, the oxide semiconductor TFT can operate at a higher speed than the amorphous silicon TFT.
  • the oxide semiconductor film is formed by a simpler process than the polycrystalline silicon film, the oxide semiconductor film can be applied to a device that requires a large area. Therefore, the pixel TFT and the circuit TFT can be formed over the same substrate using the oxide semiconductor film.
  • Patent Document 1 discloses an active matrix liquid crystal panel including an oxide semiconductor TFT as a pixel TFT and a TFT (for example, a crystalline silicon TFT) having a non-oxide semiconductor film as an active layer as a circuit TFT. Disclosure.
  • the oxide semiconductor TFT and the crystalline silicon TFT are formed on the same substrate.
  • Patent Document 1 describes that display unevenness can be suppressed by using an oxide semiconductor TFT as a pixel TFT, and that high-speed driving can be achieved by using a crystalline silicon TFT as a circuit TFT. .
  • An embodiment of the present invention has been made in view of the above circumstances, and provides a semiconductor device capable of realizing further high definition and narrow frame and a method for manufacturing the same.
  • a semiconductor device includes a substrate, a first thin film transistor having a first active region supported by the substrate and mainly including crystalline silicon, and an oxide having a crystalline portion supported by the substrate. And a second thin film transistor having a second active region mainly containing a semiconductor.
  • the layer including the first active region and the layer including the second active region are provided in different layers, and further includes an insulating layer interposed between these layers, When viewed from the normal direction, the insulating layer overlaps both the first active region and the second active region, and the insulating layer includes a hydrogen-donating layer capable of supplying hydrogen, and the hydrogen It has a laminated structure including an oxygen-donating layer that can supply oxygen and is located closer to the second active region than the donating layer.
  • the semiconductor device further includes a first interlayer insulating film covering the first thin film transistor, and the insulating layer includes the first interlayer insulating film and a gate insulating film of the second thin film transistor.
  • the hydrogen donating layer of the insulating layer mainly contains silicon nitride, and the oxygen donating layer mainly contains silicon oxide.
  • the gate electrode of the first thin film transistor and the gate electrode of the second thin film transistor are formed in the same layer.
  • the source electrode and the drain electrode of the first thin film transistor and the source electrode and the drain electrode of the second thin film transistor are formed in the same layer.
  • the first thin film transistor has a top gate structure
  • the second thin film transistor has a bottom gate structure
  • the display device further includes a display region having a plurality of pixels, and a drive circuit formation region provided in a region other than the display region and having a drive circuit, wherein the first thin film transistor is provided in the drive circuit formation region.
  • the drive circuit is configured, and the second thin film transistor is disposed in each pixel of the display region.
  • the drive circuit includes a source switching circuit.
  • the oxide semiconductor includes an In—Ga—Zn—O-based semiconductor.
  • the crystalline silicon is polycrystalline silicon.
  • a manufacturing method of a semiconductor device is a manufacturing method of a semiconductor device including a first thin film transistor and a second thin film transistor, and becomes an active region of the first thin film transistor on a substrate having an insulating surface.
  • a gate electrode of the second thin film transistor (C) Forming a gate electrode of the second thin film transistor (C), forming a second insulating layer covering the gate electrode of the first and second thin film transistors (D), and on the second insulating layer
  • a step (E) of forming an amorphous oxide semiconductor layer including a portion that becomes an active region of the second thin film transistor, and a heat treatment are performed from the second insulating layer to the crystalline silicon layer.
  • a hydrogen-donating layer capable of supplying hydrogen and an oxygen disposed on the hydrogen-donating layer can be supplied.
  • a laminated film including an oxygen donating layer is formed.
  • the hydrogen donating layer is a layer mainly containing silicon nitride
  • the oxygen donating layer is a layer mainly containing silicon oxide
  • the first insulating layer includes a gate insulating film of the first thin film transistor
  • the second insulating layer includes an interlayer insulating film covering the first thin film transistor and a gate insulating film of the second thin film transistor. Including a membrane.
  • the step (A) includes a step of forming an amorphous silicon film and a step of crystallizing the amorphous silicon film by laser irradiation.
  • the step (A) includes a step of forming an amorphous silicon film, a step of adding a metal catalyst to at least a part of the amorphous silicon film, and a non-step in which the metal catalyst is added. And a step of crystallizing at least a part of the amorphous silicon film by performing a heat treatment on the crystalline silicon film.
  • a step (H) of forming a third insulating layer a step (I) of forming an organic planarizing film on the third insulating layer, And a step (J) of forming a pixel electrode on the planarizing film, wherein the pixel electrode is formed in the second insulating layer and in the opening provided in the planarizing film. It is connected to the source electrode or drain electrode of the thin film transistor.
  • the method further includes a step of forming the opening in the third insulating layer and the planarizing film by a single photolithography process.
  • the method further includes a step of forming a common electrode between the step (I) and the step (J), and a step of forming a fourth insulating film on the common electrode.
  • a step of forming a fourth insulating film and a step of forming a common electrode on the fourth insulating film are further included.
  • the oxide semiconductor layer includes an In—Ga—Zn—O-based semiconductor.
  • FIGS. 4A to 4E are schematic process cross-sectional views illustrating the manufacturing process of the active matrix substrate 200 of the first embodiment.
  • FIGS. 4A to 4E are schematic process cross-sectional views illustrating the manufacturing process of the active matrix substrate 200 of the first embodiment.
  • FIGS. 5A to 5C are schematic process cross-sectional views illustrating the manufacturing process of the active matrix substrate 200 of the first embodiment.
  • (A) And (b) is a figure which illustrates the conventional manufacturing process of a polysilicon TFT and an amorphous oxide semiconductor TFT, respectively,
  • (c) is the 1st thin-film transistor 10A in 1st Embodiment, and It is a figure which illustrates the manufacturing process of the 2nd thin-film transistor 10B.
  • FIG. 6 is a schematic cross-sectional view illustrating a semiconductor device (active matrix substrate) 300 according to a second embodiment of the invention.
  • FIGS. 9A to 9E are schematic process cross-sectional views illustrating the manufacturing process of the active matrix substrate 300 of the second embodiment.
  • FIGS. 7A to 7C are schematic process cross-sectional views illustrating the manufacturing process of the active matrix substrate 300 of the second embodiment. It is a figure for demonstrating the structure of the SSD circuit in 1st Embodiment. It is a figure which illustrates the signal waveform inputted into a gate bus line, and the signal waveform inputted into each switching control signal line. It is a typical sectional view which illustrates a semiconductor device (active matrix substrate) of other embodiments by the present invention.
  • the liquid crystal panel is required to have (1) ultra-high definition, (2) a narrow frame, and (3) low power consumption.
  • the panel structure capable of satisfying these requirements in a well-balanced manner, the following knowledge was obtained.
  • a crystalline silicon TFT when used as a pixel TFT and a circuit TFT (referred to as a “crystalline silicon liquid crystal panel”), the frame area can be narrowed and high A fine liquid crystal panel can be constructed. However, it is necessary to drive the liquid crystal panel at, for example, 60 Hz, and it becomes difficult to keep power consumption low.
  • amorphous oxide semiconductor liquid crystal panel In a liquid crystal panel using an amorphous oxide semiconductor TFT as a pixel TFT and a circuit TFT (referred to as an “amorphous oxide semiconductor liquid crystal panel”), power consumption can be reduced.
  • an amorphous oxide semiconductor TFT is used as the pixel TFT, the off-leakage current of the amorphous oxide semiconductor is small (about 1/1000 of polysilicon and about 1/100 of amorphous silicon). This is because, for example, it is possible to drive at 1 Hz (pause for 59/60 seconds), and power required for image display can be reduced. Further, since the transmittance can be improved and the compatibility with the touch panel is high, a high-definition liquid crystal panel can be formed.
  • an amorphous oxide semiconductor has a lower mobility than crystalline silicon.
  • an amorphous In—Ga—Zn—O which is an amorphous oxide semiconductor, has a mobility of 100 cm 2 / Vs of low-temperature polysilicon.
  • the mobility of the system semiconductor is about 20 cm 2 / Vs.
  • each of the crystalline silicon TFT and the amorphous oxide semiconductor TFT has advantages and disadvantages, and it is difficult to realize a liquid crystal panel that satisfies the above requirements for the liquid crystal panel in a high-order and balanced manner. .
  • SSD Source Shared Driving
  • the present inventor has repeatedly studied based on the above findings. As a result, it has been found that further refinement can be achieved while ensuring low power consumption by crystallizing the oxide semiconductor layer in the pixel TFT.
  • a crystallized oxide semiconductor layer hereinafter abbreviated as “crystalline oxide semiconductor layer”
  • a pixel can be charged within the writing time of the SSD circuit due to the improvement in mobility. Therefore, it is possible to make the frame area narrower than before by using the SSD circuit.
  • the outline of a semiconductor device according to an embodiment of the present invention is as follows.
  • a semiconductor device includes a crystalline silicon TFT and a crystalline oxide semiconductor TFT on the same substrate.
  • the crystalline oxide semiconductor TFT and the crystalline silicon TFT can be selectively used according to the characteristics required for each TFT.
  • the circuit area can be reduced.
  • the frame area can be further reduced by using an SSD circuit.
  • crystalline silicon TFT refers to a TFT having an active region (region in which a channel is formed) mainly containing crystalline silicon, such as a crystalline silicon TFT, a single crystal silicon TFT, etc. including.
  • Crystal silicon TFT refers to a TFT having an active region mainly including an oxide semiconductor having a crystalline portion.
  • oxide semiconductor having a crystalline part includes, for example, a film obtained by partially crystallizing an amorphous oxide semiconductor film.
  • the layer including the active region of the crystalline silicon TFT (active layer) and the active layer of the crystalline oxide semiconductor TFT are provided in different layers, and the insulating layer interposed between these layers is a substrate method. When viewed from the line direction, they may be disposed so as to overlap both the crystalline silicon TFT and the active layer of the crystalline oxide TFT.
  • the insulating layer has a stacked structure including a hydrogen-donating layer capable of supplying hydrogen and an oxygen-donating layer capable of supplying oxygen and located closer to the crystalline oxide semiconductor layer than the hydrogen-donating layer. You may have. As a result, crystal defects generated in the active layer of the crystalline silicon TFT can be reduced by the hydrogen-donating layer, and deterioration due to oxygen deficiency in the crystalline oxide semiconductor layer can be suppressed by the oxygen-donating layer. It becomes.
  • the semiconductor device of the present embodiment only needs to include a crystalline oxide semiconductor TFT and a crystalline silicon TFT formed on the same substrate, and may be a circuit substrate such as an active matrix substrate, a liquid crystal display device, or an organic EL display device.
  • Various display devices such as image sensors, electronic devices, etc. are widely included.
  • FIG. 1 is a schematic cross-sectional view of a semiconductor device 100, in which a crystalline silicon TFT (hereinafter referred to as “first thin film transistor”) 10 A and a crystalline oxide semiconductor TFT (hereinafter referred to as “second”) in the semiconductor device 100. It is referred to as a “thin film transistor.”) 10B shows a cross-sectional structure.
  • first thin film transistor crystalline silicon TFT
  • second crystalline oxide semiconductor TFT
  • the semiconductor device 100 includes a substrate 11, a first thin film transistor 10 ⁇ / b> A supported on the substrate 11, and a second thin film transistor 10 ⁇ / b> B supported on the substrate 11.
  • the first thin film transistor 10A has an active region mainly containing crystalline silicon.
  • the second thin film transistor 10B has an active region mainly including an oxide semiconductor having a crystalline portion.
  • the first thin film transistor 10 ⁇ / b> A and the second thin film transistor 10 ⁇ / b> B are integrally formed on the substrate 11.
  • the “active region” refers to a region where a channel is formed in a semiconductor layer serving as an active layer of a TFT.
  • the first thin film transistor 10A includes a crystalline silicon semiconductor layer (for example, a low-temperature polysilicon layer) 13 formed on the substrate 11, a first insulating layer 14 covering the crystalline silicon semiconductor layer 13, and a first insulating layer 14 And a gate electrode 15A provided on the upper surface.
  • a portion of the first insulating layer 14 located between the crystalline silicon semiconductor layer 13 and the gate electrode 15A functions as a gate insulating film of the first thin film transistor 10A.
  • the crystalline silicon semiconductor layer 13 has a region (active region) 13c where a channel is formed, and a source region 13s and a drain region 13d located on both sides of the active region.
  • the first thin film transistor 10A also has a source electrode 18sA and a drain electrode 18dA connected to the source region 13s and the drain region 13d, respectively.
  • the source and drain electrodes 18sA and 18dA are provided on an interlayer insulating film (here, the second insulating layer 16) that covers the gate electrode 15A and the crystalline silicon semiconductor layer 13, and are in contact holes formed in the interlayer insulating film. And may be connected to the crystalline silicon semiconductor layer 13.
  • the second thin film transistor 10B includes a gate electrode 15B provided on the substrate 11, a second insulating layer 16 covering the gate electrode 15B, and a crystalline oxide semiconductor layer 17 disposed on the second insulating layer 16. have.
  • the first insulating layer 14 that is the gate insulating film of the first thin film transistor 10A may be extended to a region where the second thin film transistor 10B is to be formed.
  • the crystalline oxide semiconductor layer 17 may be formed on the first insulating layer 14.
  • a portion of the second insulating layer 16 located between the gate electrode 15B and the crystalline oxide semiconductor layer 17 functions as a gate insulating film of the second thin film transistor 10B.
  • the crystalline oxide semiconductor layer 17 includes a region (active region) 17c where a channel is formed, and a source contact region 17s and a drain contact region 17d located on both sides of the active region, respectively.
  • the portion of the crystalline oxide semiconductor layer 17 that overlaps with the gate electrode 15B through the second insulating layer 16 becomes the active region 17c.
  • the second thin film transistor 10B further includes a source electrode 18sB and a drain electrode 18dB connected to the source contact region 17s and the drain contact region 17d, respectively.
  • the semiconductor device 100 has the above-described configuration, the first and second thin film transistors 10A and 10B can be selectively used according to the characteristics required for each TFT.
  • the second thin film transistor 10B uses a crystalline oxide semiconductor whose mobility is higher than that of an amorphous oxide semiconductor as an active region, a higher-definition semiconductor device is realized while reducing power consumption. It becomes possible.
  • the first thin film transistor 10A has a top gate structure in which a crystalline silicon semiconductor layer 13 is disposed between the gate electrode 15A and the substrate 11.
  • the second thin film transistor 10B has a bottom gate structure in which a gate electrode 15B is disposed between the crystalline oxide semiconductor layer 17 and the substrate 11.
  • the TFT structures of the first thin film transistor 10A and the second thin film transistor 10B are not limited to the above.
  • these thin film transistors 10A and 10B may have the same TFT structure.
  • the first thin film transistor 10A may have a bottom gate structure
  • the second thin film transistor 10B may have a top gate structure.
  • the second insulating layer 16 that is the gate insulating film of the second thin film transistor 10B extends to a region where the first thin film transistor 10A is formed, and is an interlayer that covers the gate electrode 15A and the crystalline silicon semiconductor layer 13 of the first thin film transistor 10A. It may function as an insulating film.
  • the second insulating layer 16 is, for example, The layer may have a stacked structure including a hydrogen donating layer 16a capable of supplying hydrogen and an oxygen donating layer 16b capable of supplying oxygen.
  • the second insulating layer 16 has a two-layer structure in which the hydrogen donating layer 16a is a lower layer and the oxygen donating layer 16b is an upper layer. As described above, the second insulating layer 16 includes the hydrogen donating layer 16a and the oxygen donating layer 16b disposed closer to the crystalline oxide semiconductor layer 17 than the hydrogen donating layer 16a. Having the structure has the following advantages.
  • crystal defects generated in the crystalline silicon semiconductor layer 13 can be reduced by supplying hydrogen to the crystalline silicon semiconductor layer 13 from the hydrogen donating layer 16a.
  • oxygen is supplied from the oxygen donating layer 16b to the crystalline oxide semiconductor layer 17
  • oxygen vacancies generated in the crystalline oxide semiconductor layer 17 can be reduced. Therefore, the deterioration of the crystalline silicon semiconductor layer 13 and the crystalline oxide semiconductor layer 17 that are the active layers of the thin film transistors 10A and 10B can be suppressed, and the reliability of the thin film transistors 10A and 10B can be improved.
  • oxygen-donating layer 16 b is disposed so as to be in contact with the crystalline oxide semiconductor layer 17, oxygen vacancies in the crystalline oxide semiconductor layer 17 can be more effectively reduced.
  • the hydrogen donating layer 16a may be, for example, a silicon nitride (SiNx) layer mainly containing silicon nitride, a silicon nitride oxide (SiNxOy: x> y) layer, or the like.
  • the oxygen donating layer 16b may be, for example, a silicon oxide (SiOx) layer mainly containing silicon oxide, a silicon oxynitride (SiOxNy: x> y) layer, or the like. Note that when a SiOx layer is used as the oxygen donating layer 16b, a good channel interface can be formed at the interface with the crystalline oxide semiconductor layer 17, so that the reliability of the second thin film transistor 10B can be further improved.
  • the insulating layer having a stacked structure may be an insulating layer commonly used for the thin film transistors 10A and 10B, and does not include the gate insulating film of the second thin film transistor 10B and the interlayer insulating film of the first thin film transistor 10A. May be.
  • the intervening insulating layer has a laminated structure including a hydrogen-donating layer and an oxygen-donating layer located closer to the crystalline oxide semiconductor layer 17 than the hydrogen-donating layer, the above Similar effects can be obtained.
  • the crystalline silicon semiconductor layer 13 may be disposed above the crystalline oxide semiconductor layer 17, and in that case, in the intervening insulating layer, an oxygen donating layer is provided below the hydrogen donating layer. Can be placed. If the insulating layer interposed is arranged so as to overlap the crystalline silicon semiconductor layer 13 and the crystalline oxide semiconductor layer 17 when viewed from the normal direction of the substrate 11, the crystalline silicon is more effectively used. Deterioration of the semiconductor layer 13 and the crystalline oxide semiconductor layer 17 can be suppressed.
  • the gate electrode 15A of the first thin film transistor 10A and the gate electrode 15B of the second thin film transistor 10B may be formed in the same layer.
  • the source and drain electrodes 18sA and 18dA of the first thin film transistor 10A and the source and drain electrodes 18sB and 18dB of the second thin film transistor 10B may be formed in the same layer. “Formed in the same layer” means formed using the same film (conductive film). Thereby, the increase in the number of manufacturing processes and manufacturing cost can be suppressed.
  • the crystalline oxide semiconductor layer 17 in this embodiment includes, for example, an In—Ga—Zn—O based semiconductor (hereinafter referred to as “In—Ga—Zn—O based semiconductor”).
  • the crystal structure of the In—Ga—Zn—O-based semiconductor there is no particular limitation on the crystal structure of the In—Ga—Zn—O-based semiconductor, but a crystalline In—Ga—Zn—O-based semiconductor in which the c-axis is oriented substantially perpendicular to the layer surface is preferable.
  • Such a crystal structure of an In—Ga—Zn—O-based semiconductor is disclosed in, for example, Japanese Patent Laid-Open No. 2012-134475.
  • the entire disclosure of Japanese Patent Application Laid-Open No. 2012-134475 is incorporated herein by reference.
  • the crystalline oxide semiconductor layer 17 may include another oxide semiconductor instead of the In—Ga—Zn—O-based semiconductor.
  • Zn—O based semiconductor ZnO
  • In—Zn—O based semiconductor IZO (registered trademark)
  • Zn—Ti—O based semiconductor ZTO
  • Cd—Ge—O based semiconductor Cd—Pb—O based
  • CdO cadmium oxide
  • Mg—Zn—O based semiconductors In—Sn—Zn—O based semiconductors (eg, In 2 O 3 —SnO 2 —ZnO), In—Ga—Sn—O based semiconductors, etc. You may go out.
  • FIG. 2 is a schematic plan view showing an example of the active matrix substrate 200 of the present embodiment
  • FIG. 3 is a cross-sectional view of the first thin film transistor 10A and the second thin film transistor 10B in the active matrix substrate 200.
  • the active matrix substrate 200 has a display area 102 including a plurality of pixels and an area (non-display area) other than the display area 102.
  • the non-display area includes a drive circuit formation area 101 where a drive circuit is provided.
  • a gate driver circuit 40 In the drive circuit formation region 101, for example, a gate driver circuit 40, an inspection circuit 70, a source switching (SSD) circuit 60, and the like are provided.
  • a plurality of gate bus lines (not shown) extending in the row direction and a plurality of source bus lines S extending in the column direction are formed.
  • each pixel is defined by a gate bus line and a source bus line S, for example.
  • Each gate bus line is connected to each terminal of the gate driver circuit.
  • Each source bus line S is connected to each terminal of the driver IC 50 via the SSD circuit 60.
  • the SSD circuit 60 distributes video data from one video signal line from each terminal of the driver IC 50 to a plurality (three in this case) of source bus lines S
  • a second thin film transistor 10B is formed as a pixel TFT in each pixel of the display region 102, and a first thin film transistor 10A is formed as a circuit TFT in the drive circuit formation region 101.
  • the thin film transistors 10A and 10B are formed on the base film 12 formed on the surface of the substrate 11.
  • the configuration of the thin film transistors 10A and 10B is the same as that described above with reference to FIG.
  • These thin film transistors 10A and 10B are covered with a passivation film 19 and a planarizing film 20.
  • the gate electrode 15B is connected to the gate bus line (not shown)
  • the source electrode 18sB is connected to the source bus line (not shown)
  • the drain electrode 18dB is connected to the pixel electrode 23.
  • the drain electrode 18 dB is connected to the corresponding pixel electrode 23 in the opening formed in the passivation film 19 and the planarization film 20.
  • a video signal is supplied to the source electrode 18sB via the source bus line, and necessary charges are written to the pixel electrode 23 based on the gate signal from the gate bus line.
  • a transparent conductive layer 21 is formed as a common electrode on the planarizing film 20, and a third insulating layer 22 is formed between the transparent conductive layer (common electrode) 21 and the pixel electrode 23. May be.
  • the pixel electrode 23 may be provided with a slit-shaped opening.
  • Such an active matrix substrate 200 can be applied to, for example, a display device in FFS (Fringe Field Switching) mode.
  • the FFS mode is a transverse electric field mode in which a pair of electrodes is provided on one substrate and an electric field is applied to liquid crystal molecules in a direction parallel to the substrate surface (lateral direction).
  • This electric field has a component transverse to the liquid crystal layer.
  • a horizontal electric field can be applied to the liquid crystal layer.
  • the horizontal electric field method has an advantage that a wider viewing angle can be realized than the vertical electric field method because liquid crystal molecules do not rise from the substrate.
  • the active matrix substrate 200 can also be applied to a VA (Vertical Alignment) mode display device.
  • a transparent conductive layer 21 is formed as an auxiliary capacitance electrode on the planarizing film 20, and a transparent auxiliary capacitance is constituted by the transparent conductive layer (auxiliary capacitance electrode) 21, the third insulating layer 22 and the pixel electrode 23. May be.
  • the active matrix substrate 200 of the present embodiment has the following advantages.
  • the off-leakage current of the second thin film transistor 10B which is a crystalline oxide semiconductor TFT, is as small as, for example, (1/1000) that of a polycrystalline silicon TFT. For this reason, when the second thin film transistor 10B is caused to function as a pixel TFT in the display region 102, power consumption can be reduced.
  • the crystalline oxide semiconductor layer 17 can be connected to the source electrode 18sB and the drain electrode 18dB without using a contact hole. Accordingly, for example, the area of the contact hole portion can be reduced as compared with the case where a crystalline silicon TFT is used as the pixel TFT, so that the aperture ratio can be increased.
  • the high-definition display area 102 can be realized.
  • the crystalline oxide semiconductor has higher mobility (for example, 2 to 3 times) than the amorphous oxide semiconductor, the element area is smaller than when the amorphous oxide semiconductor TFT is used as a pixel TFT. it can. Therefore, even if the display becomes high definition, the pixel TFT can be made small, so that the amount of backlight transmission per pixel can be increased.
  • the gate driver circuit 40 and the inspection circuit 70 are compared with the case where an oxide semiconductor TFT or an amorphous silicon TFT is used. Can be reduced. This is because crystalline silicon has higher mobility than an oxide semiconductor, amorphous silicon, or the like.
  • the SSD circuit 60 can be provided by using the first thin film transistor 10A.
  • the active matrix substrate 2000 shown in FIG. 4 has a drive circuit formation region 1001 in which the driver circuit 140 and the inspection circuit 170 are formed, and a display region 1002 including a plurality of pixels.
  • Amorphous oxide semiconductor TFTs are used as the pixel TFTs and the circuit TFTs constituting the driver circuit 140 and the inspection circuit 170.
  • a drive circuit is configured using an amorphous oxide semiconductor TFT. Since an amorphous oxide semiconductor has a lower mobility than crystalline silicon, an element area increases when it is attempted to secure a current necessary for a driver circuit. On the other hand, as shown in FIG. 2, when a crystalline silicon TFT is used as a circuit TFT, the gate driver circuit 40 and the inspection circuit 70 can be reduced as compared with the reference example shown in FIG. It is possible to reduce the area.
  • no SSD circuit is provided. This is because an amorphous oxide semiconductor with low mobility is difficult to form an SSD circuit.
  • an SSD circuit 60 using the first thin film transistor 10A which is a crystalline silicon TFT is provided.
  • the driver IC 50 can be reduced.
  • the number of video signal lines from the driver IC 50 can be reduced (in this case, it can be reduced to 1/3)
  • the area required for wiring between the driver IC 50 and the display region 102 can be reduced. Therefore, by providing the SSD circuit 60 using the crystalline silicon TFT, the drive circuit formation region 101 of the active matrix substrate 200 can be more effectively reduced, and the frame area can be reduced.
  • a conventional amorphous oxide semiconductor TFT is used as a pixel TFT, a predetermined charge is supplied to the pixel in a short time because the mobility of the amorphous oxide semiconductor is not sufficient. Is difficult. For this reason, if an SSD circuit is provided to shorten the writing time, there is a possibility that each pixel cannot be charged more reliably.
  • the crystalline oxide semiconductor has a higher mobility than an amorphous oxide semiconductor. Can be shortened. Therefore, even if an SSD circuit is provided and the writing time is shortened to, for example, 1/3, each pixel can be reliably charged.
  • the driver circuit 140 includes, for example, a shift register circuit.
  • the shift register circuit shifts and inputs pulses to a plurality of gate bus lines, and sequentially turns on pixel TFTs connected to the gate bus lines.
  • the SSD circuit 60 includes switching control signal lines BSW, GSW, and RSW, and a plurality of first thin film transistors 10A (1) to 10A (3) .
  • the gate electrodes of the first thin film transistors 10A (1) to 10A (3) are connected to switching control signal lines BSW, GSW, and RSW, respectively.
  • the source electrodes of the first thin film transistors 10A (1) to 10A (3) are connected to the video signal lines of the driver IC 50, and the drain electrodes are connected to the corresponding source bus lines S (1) to (3) .
  • FIG. 12 is a diagram illustrating signal waveforms input to the gate bus lines and signal waveforms input to the switching control signal lines. As shown in FIG. 12, during the period when the gate pulse is High, the switching control signal lines BSW, GSW, and RSW become High in order. As a result, the first thin film transistors 10A (1) to 10A (3) are sequentially turned on, so that the video data can be distributed to the source bus lines S (1) to S (3) .
  • the active matrix substrate 200 of the present embodiment it is possible to achieve both high definition, low power consumption, and a narrow frame, and a conventional active matrix substrate using only a polycrystalline silicon TFT (“p-Si substrate”) It is possible to realize a display device that is balanced in a higher dimension. The reason for this will be described below.
  • a polycrystalline silicon semiconductor layer is usually connected to source and drain electrodes in a contact hole formed in an interlayer insulating film.
  • the second thin film transistor 10B which is a crystalline oxide semiconductor TFT
  • the crystalline oxide semiconductor layer 17 can be connected to the source electrode 18sB and the drain electrode 18dB without using a contact hole. Therefore, when such a second thin film transistor 10B is used as a pixel TFT, the area of the contact hole portion can be reduced as compared with a p-Si substrate using a crystalline silicon TFT as the pixel TFT, thereby achieving higher definition.
  • the aperture ratio can be increased. As a result of investigation by the present inventor, it was confirmed that the aperture ratio can be improved by 2%, for example, compared with the p-Si substrate.
  • a crystalline silicon TFT is used as a circuit TFT as in the case of the p-Si substrate, so that a narrow frame equivalent to that of the conventional p-Si substrate can be realized.
  • low frequency driving can be realized by using the second thin film transistor 10B as the pixel TFT.
  • FIG. 5 and 6 are process cross-sectional views for explaining an example of the manufacturing method of the active matrix substrate 200.
  • FIG. 5 and 6 are process cross-sectional views for explaining an example of the manufacturing method of the active matrix substrate 200.
  • a base film 12 is formed on a substrate 11, and a crystalline silicon film (here, a polysilicon (p-Si) film) 13 'is formed thereon.
  • a crystalline silicon film here, a polysilicon (p-Si) film
  • the substrate 11 various substrates such as a glass substrate, a resin plate, or a resin film can be used.
  • the base film 12 is not particularly limited, for example, a laminated film having a silicon nitride (SiNx) film as a lower layer and a silicon oxide (SiOx) film as an upper layer may be formed.
  • the p-Si film 13 ' can be formed by forming an amorphous silicon (a-Si) film and crystallizing it.
  • the a-Si film can be formed by a known method such as a plasma CVD (Chemical Vapor Deposition) method or a sputtering method.
  • the a-Si film may be crystallized by, for example, irradiating the a-Si film with excimer laser light 104.
  • first insulating layer 14 is formed so as to cover the crystalline silicon semiconductor layer 13.
  • the first insulating layer 14 is not particularly limited, but mainly includes, for example, silicon oxide (SiOx).
  • the first insulating layer 14 becomes a gate insulating film of the first thin film transistor 10A.
  • the first insulating layer 14 is also extended to the display region 102.
  • the gate electrode 15A of the first thin film transistor 10A, the gate electrode 15B of the second thin film transistor 10B, the gate wiring (not shown), and the like are obtained.
  • the material of the gate electrode film is not particularly limited, and is a metal such as aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium (Ti), copper (Cu), etc.
  • a film containing an alloy thereof can be used as appropriate.
  • a laminated film in which these plural films are laminated may be used.
  • the patterning method is not particularly limited, and known photolithography and dry etching can be used.
  • an impurity 108 is implanted into the crystalline silicon semiconductor layer 13 to form a source region 13s and a drain region 13d.
  • a region of the crystalline silicon semiconductor layer 13 where no impurity is implanted becomes an active region (channel region) 13c.
  • a second insulating layer (thickness: for example, 180 nm or more and 550 nm or less) 16 covering the first insulating layer 14 and the gate electrodes 15A and 15B is formed.
  • the second insulating layer 16 a stacked film is formed in which the hydrogen donating layer 16a is a lower layer and the oxygen donating layer 16b is an upper layer.
  • the hydrogen-donating layer 16a for example, a silicon nitride (SiNx) layer (thickness: for example, 150 nm to 450 nm) may be used.
  • the silicon nitride layer can be formed by, for example, a CVD method under a condition that the composition is Si 3 N 4 .
  • the oxygen donating layer 16b for example, a silicon oxide (SiOx) layer (thickness: for example, 30 nm to 100 nm) may be used.
  • the silicon oxide layer can be formed by, for example, a CVD method under a condition that the composition is SiO 2 .
  • the second insulating layer 16 includes a portion that functions as an interlayer insulating film of the first thin film transistor 10A and a portion that functions as a gate insulating film of the second thin film transistor 10B.
  • the hydrogen donating layer 16 a is effective for hydrogen substitution of dangling bonds generated in the crystalline silicon semiconductor layer 13.
  • the oxygen donating layer 16b can recover the oxygen deficiency by oxygen contained in the oxygen donating layer 16b when oxygen deficiency occurs in the crystalline oxide semiconductor layer 17. Reduction in resistance due to oxygen deficiency in the physical semiconductor layer 17 can be suppressed. Since the SiOx layer is suitable for forming a channel interface with the crystalline oxide semiconductor layer 17, the SiOx layer is used as the oxygen donating layer 16 b and is in contact with the active region 17 c of the crystalline oxide semiconductor layer 17. With this arrangement, a good channel interface can be obtained.
  • the second insulating layer 16 only needs to include the hydrogen-donating layer 16a and the oxygen-donating layer 16b closer to the crystalline oxide semiconductor layer 17 than the hydrogen-donating layer 16a. You may have a laminated structure.
  • a crystalline oxide semiconductor layer 17 is formed in the display region 102.
  • an amorphous oxide semiconductor film is formed on the second insulating layer 16 by, for example, a sputtering method.
  • an In—Ga—Zn—O-based amorphous semiconductor film is used as the amorphous oxide semiconductor film.
  • the thickness of the amorphous oxide semiconductor film is, for example, not less than 40 nm and not more than 120 nm.
  • the amorphous oxide semiconductor film is patterned to obtain an island-shaped amorphous oxide semiconductor layer. In this state, heat treatment is performed at a temperature of 350 ° C. or higher and 550 ° C.
  • This heat treatment may be performed in, for example, a nitrogen atmosphere, a nitrogen-oxygen mixed atmosphere, an oxygen atmosphere, or the like.
  • a hydrogen atmosphere is not preferable, and an inert gas or an oxidizing atmosphere is preferable.
  • the amorphous oxide semiconductor layer is crystallized, and a crystalline oxide semiconductor layer (here, a crystalline In—Ga—Zn—O-based semiconductor layer) 17 is obtained.
  • hydrogen is supplied to the crystalline silicon semiconductor layer 13 from the second insulating layer 16 (mainly hydrogen donating layer 16a), and at least a part of the silicon dangling bonds in the crystalline silicon semiconductor layer 13 is present. Is terminated with hydrogen. Note that heat treatment for crystallization and hydrogen termination may be performed before patterning the amorphous oxide semiconductor film.
  • contact holes reaching the source region 13 s and the drain region 13 d of the crystalline silicon semiconductor layer 13 are formed in the first insulating layer 14 and the second insulating layer 16.
  • source and drain electrodes 18sA, 18dA, 18sB, and 18dB of the first thin film transistor 10A and the second thin film transistor 10B are formed. Specifically, first, a source electrode film is formed in the contact hole, on the second insulating layer 16 and on the crystalline oxide semiconductor layer 17 by, for example, sputtering. Subsequently, the source electrode film is patterned. Thereby, the source electrode 18sA and the drain electrode 18dA in contact with the source region 13s and the drain region 13d of the crystalline silicon semiconductor layer 13, the source electrode 18sB and the drain electrode 18dB in contact with the surface of the crystalline oxide semiconductor layer 17, and the source bus line (Not shown) is formed.
  • the portions of the crystalline oxide semiconductor layer 17 that are in contact with the source electrode 18sB and the drain electrode 18dB become the source contact region 17s and the drain contact region 17d, respectively.
  • the portion of the crystalline oxide semiconductor layer 17 that overlaps with the gate electrode 15B (via the second insulating layer 16) and is located between the source contact region 17s and the drain contact region 17d becomes the active region 17c.
  • the source electrode film may be, for example, an aluminum film. Alternatively, it may be a laminated film having a barrier metal film (for example, Ti film, Mo film, etc.) on the upper layer and / or lower layer of the aluminum film.
  • the material for the source electrode film is not particularly limited.
  • a metal such as aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), copper (Cu), chromium (Cr), titanium (Ti), or an alloy thereof, or a metal thereof
  • a film containing nitride can be used as appropriate.
  • a laminated film in which these plural films are laminated may be used.
  • a laminated film (Ti / Al / Ti) in which a Ti film, an Al film, and a Ti film are laminated in this order may be used. In this way, the first thin film transistor 10A and the second thin film transistor 10B are manufactured.
  • a passivation film (thickness: 150 nm to 700 nm or less) 19 and a planarizing film 20 are formed so as to cover the first thin film transistor 10A and the second thin film transistor 10B.
  • the passivation film 19 is formed in contact with the surface of the active region 17c of the crystalline oxide semiconductor layer 17.
  • the lower layer is an SiOx film (thickness: 100 nm to 400 nm or less)
  • the upper layer is an SiNx film (thickness: 50 nm to 300 nm or less).
  • the lower layer of the passivation film 19 constitutes the back channel of the second thin film transistor 10B, and is preferably a SiOx film
  • the upper layer is a SiNx film having a high passivation effect for protection from moisture and impurities. Preferably there is.
  • the material of the passivation film 19 is not limited to these, and SiON, SiNO, or the like may be used in combination.
  • the planarizing film 20 is formed on the passivation film 19 by, for example, coating.
  • the planarizing film 20 may be an organic insulating layer, for example, an insulating layer made of an acrylic transparent resin having positive photosensitivity.
  • an opening 25 for exposing the drain electrode 18 dB of the second thin film transistor 10 B is formed in the passivation film 19 and the planarizing film 20 by photolithography.
  • a transparent common electrode 21 is formed on the planarizing film 20.
  • the common electrode 21 can be formed using a transparent conductive film such as an ITO (indium tin oxide) film, an IZO film, or a ZnO film (zinc oxide film).
  • the common electrode 21 may be formed on substantially the entire display region 102 except for a region located on the second thin film transistor 10B.
  • a third insulating layer 22 is formed in the opening 25, on the planarizing film 20 and on the common electrode 21. Next, at least a part of the third insulating layer 22 located in the opening 25 is removed, and the drain electrode 18 dB is exposed.
  • a silicon oxide (SiOx) film, a silicon nitride (SiNx) film, a silicon oxynitride (SiOxNy; x> y) film, a silicon nitride oxide (SiNxOy; x> y) film, or the like is used as appropriate. be able to.
  • the pixel electrode 23 is formed so as to be in contact with the drain electrode 18 dB in the opening 25.
  • the pixel electrode 23 can be formed using a transparent conductive film such as an ITO film, an IZO film, or a ZnO film.
  • a transparent conductive film such as an ITO film, an IZO film, or a ZnO film.
  • FIG. 7A shows a conventional manufacturing process for a polysilicon TFT
  • FIG. 7B shows a conventional manufacturing process for an amorphous oxide semiconductor TFT
  • FIG. 7C shows a process shown in FIGS. It is a figure which shows the manufacturing process of the said method, respectively.
  • FIG. 7 according to the above method, when the first thin film transistor 10A and the second thin film transistor 10B are integrally formed on the substrate 11, formation of the gate wiring layers of the first thin film transistor 10A and the second thin film transistor 10B.
  • Processes such as forming an interlayer insulating film of the first thin film transistor 10A and a gate insulating film of the second thin film transistor 10B and forming a source wiring layer of the first thin film transistor 10A and the second thin film transistor 10B can be made common. Further, the crystallization process of the amorphous oxide semiconductor layer and the hydrogen termination process of crystal defects in the crystalline silicon layer such as polysilicon can be performed by the same heat treatment. Therefore, increase in the number of manufacturing steps and manufacturing costs can be suppressed.
  • the pixel electrode 23 is disposed so as to overlap the common electrode 21 via the third insulating layer 22 (sandwich structure).
  • a capacitor is formed in a portion where the pixel electrode 23 and the common electrode 21 overlap with each other via the third insulating layer 22.
  • This capacity functions as an auxiliary capacity.
  • the material and thickness of the third insulating layer 22 serving as the dielectric layer of the auxiliary capacitor By appropriately adjusting the material and thickness of the third insulating layer 22 serving as the dielectric layer of the auxiliary capacitor, the area of the portion where the capacitor is formed, an auxiliary capacitor having a desired capacity can be obtained. For this reason, it is not necessary to separately form an auxiliary capacitor in the pixel using, for example, the same metal film as the source wiring. Accordingly, it is possible to suppress a decrease in the aperture ratio due to the formation of the auxiliary capacitor using the metal film.
  • the pixel electrode structure of the active matrix substrate 200 of the present embodiment is not limited to the structure described above.
  • the pixel electrode may be disposed below (on the substrate side) the common electrode.
  • a single layer structure having only pixel electrodes may be used.
  • FIG. 8 is a cross-sectional view illustrating the active matrix substrate 300 of this embodiment.
  • the active matrix substrate 300 includes a first thin film transistor 10A that is a crystalline silicon TFT and a second thin film transistor 10B that is a crystalline oxide semiconductor TFT.
  • the pattern of the crystalline oxide semiconductor layer 17 of the second thin film transistor 10B is reduced as compared with the active matrix substrate 200 of the first embodiment shown in FIG.
  • the pixel electrode structure is different from that of the active matrix substrate 200.
  • Other configurations are the same as those of the active matrix substrate 200, and the description thereof is omitted.
  • the entire crystalline oxide semiconductor layer 17 in the second thin film transistor 10B overlaps the gate electrode (or gate wiring) 15B.
  • the pattern of the crystalline oxide semiconductor layer 17 is set. Accordingly, the channel length (length in the channel direction) of the crystalline oxide semiconductor layer 17 is smaller than the width along the channel direction of the gate electrode 15B.
  • the crystalline oxide semiconductor layer 17 is reduced in this way, the area of the second thin film transistor 10B in the display region 102 can be further reduced, so that the aperture ratio can be improved. In addition, it becomes possible to achieve further high definition.
  • the drive voltage is lower than that of the driver IC.
  • the margin for the characteristic deterioration of the crystalline oxide semiconductor layer 17 is reduced. Therefore, even if the deterioration of the crystalline oxide semiconductor layer 17 is small, the display characteristics may be affected.
  • the characteristic deterioration of the crystalline oxide semiconductor layer 17 can be more effectively suppressed, and the deterioration of display characteristics due to the characteristic deterioration of the crystalline oxide semiconductor layer 17 can be suppressed.
  • the pixel electrode 23, the third insulating layer 22, and the common electrode 21 are formed in this order on the planarizing film 20 in the display region 102.
  • the size of the contact portion between the pixel electrode 23 and the drain electrode 18 dB can be reduced as compared with the pixel electrode structure of the first embodiment. Can be reduced.
  • the pixel electrode 23 and the common electrode 21 overlap with each other via the third insulating layer 22 to form an auxiliary capacitor.
  • FIG. 9 and 10 are process cross-sectional views for explaining a method for manufacturing the active matrix substrate 300.
  • a crystalline silicon semiconductor layer 13, a first insulating layer 14, gate electrodes 15A and 15B, and a second insulating layer 16 are formed on a substrate 11. Form.
  • the material, thickness, and formation method of these layers are the same as those described above with reference to FIGS. 5 (a) to 5 (d).
  • a crystalline oxide semiconductor film 17 ′ is formed on the second insulating layer 16.
  • an amorphous oxide semiconductor film is formed over the second insulating layer 16, and heat treatment is performed in this state.
  • the heat treatment is performed under a treatment condition such as a temperature of 350 ° C. or higher and 550 ° C. or lower, preferably 400 ° C. or higher and 500 ° C. or lower, a nitrogen atmosphere, an oxygen atmosphere, or the like.
  • the amorphous oxide semiconductor film is crystallized to obtain the crystalline oxide semiconductor film 17 '.
  • hydrogen is supplied from the second insulating layer 16 (mainly the hydrogen donating layer 16a) to the crystalline silicon semiconductor layer 13, and the silicon dangling bonds in the crystalline silicon semiconductor layer 13 are formed. Terminated with hydrogen.
  • the crystalline oxide semiconductor film 17 ′ is patterned to obtain the crystalline oxide semiconductor layer 17.
  • the crystalline oxide semiconductor film 17 ′ is patterned so that the outline of the crystalline oxide semiconductor layer 17 is located inside the gate electrode 15 ⁇ / b> B when viewed from the normal direction of the substrate 11.
  • the crystalline oxide semiconductor layer 17 may be formed by performing heat treatment after the patterning of the amorphous oxide semiconductor film.
  • contact holes reaching the source region 13 s and the drain region 13 d of the crystalline silicon semiconductor layer 13 are formed in the first insulating layer 14 and the second insulating layer 16.
  • the surfaces of the source electrode 18sA and the drain electrode 18dA in contact with the source region 13s and the drain region 13d of the crystalline silicon semiconductor layer 13 and the surface of the crystalline oxide semiconductor layer 17 are formed.
  • a source electrode 18sB and a drain electrode 18dB in contact with each other and a source bus line (not shown) are formed.
  • the method for forming the contact hole and source and drain electrodes 18sA, 18dA, 18sB, and 18dB is the same as the method described above with reference to FIG.
  • a passivation film 19 and a planarizing film 20 are formed so as to cover the first thin film transistor 10A and the second thin film transistor 10B.
  • the material, thickness, and formation method of these films may be the same as the material, thickness, and formation method described above with reference to FIG.
  • an opening 25 exposing the drain electrode 18 dB of the second thin film transistor 10 ⁇ / b> B is formed in the passivation film 19 and the planarizing film 20 by photolithography.
  • a pixel electrode structure including the pixel electrode 23 is formed.
  • the pixel electrode 23 is disposed on the planarizing film 20 and in the opening 25 so as to be in contact with the drain electrode 18 dB in the opening 25.
  • the pixel electrode 23 can be formed by forming and patterning a transparent conductive film such as an ITO film, an IZO film, or a ZnO film.
  • a third insulating layer 22 is formed on the planarizing film 20 and the pixel electrode 23.
  • the third insulating layer 22 for example, a silicon oxide (SiOx) film, a silicon nitride (SiNx) film, a silicon oxynitride (SiOxNy; x> y) film, a silicon nitride oxide (SiNxOy; x> y) film, or the like is used as appropriate. be able to.
  • a transparent common electrode 21 is formed on the third insulating layer 22.
  • the common electrode 21 is obtained, for example, by forming and patterning a transparent conductive film such as an ITO (indium / tin oxide) film, an IZO film, or a ZnO film (zinc oxide film).
  • the common electrode 21 may be formed on substantially the entire display region 102 except for a region located on the second thin film transistor 10B. In this way, the active matrix substrate 300 of this embodiment is obtained.
  • the size of the opening 25 can be made smaller than the size of the opening 25 shown in FIG.
  • the pixel electrode structure of the active matrix substrate 300 is not limited to the above-described structure.
  • the pixel electrode may be disposed above the common electrode (on the display medium layer side such as a liquid crystal layer).
  • a single layer structure having only pixel electrodes may be used.
  • the active matrix substrate 300 When the active matrix substrate 300 is used, a display device with high definition, low power consumption and a narrow frame can be realized as in the first embodiment. Further, as in the first embodiment, the first thin film transistor 10A and the second thin film transistor 10B can be formed on the same substrate 11 while suppressing an increase in the number of manufacturing steps and manufacturing cost.
  • each thin film transistor 10A, 10B has a single drain structure.
  • an LDD (Lightly Doped Drain) structure or a GOLD (Gate ⁇ ) in which an LDD region overlaps with a gate electrode is used. It may have an Overlapped LDD) structure.
  • channel doping for controlling the threshold voltage may be performed on the crystalline silicon semiconductor layer 13.
  • the first thin film transistor 10A and the second thin film transistor 10B may have either a bottom gate structure or a top gate structure, respectively.
  • the second insulating layer 16 does not have the laminated structure as described above, and may be a single layer.
  • the uses and regions of the first thin film transistor 10A and the second thin film transistor 10B are not limited to the above uses and regions.
  • the first thin film transistor 10A and the second thin film transistor 10B may be properly used according to the characteristics required for each TFT.
  • the second thin film transistor 10 ⁇ / b> B may be used not only as a pixel TFT in the display area 102 but also as a circuit element in the drive circuit formation area 101.
  • the second thin film transistor 10B may be applied to a TFT that does not require a high ON current and conversely requires a low leakage current when OFF.
  • the embodiment of the present invention is not limited to an active matrix substrate, and can be applied to various devices including a plurality of thin film transistors. For example, it can be widely applied to circuit boards, display devices, electronic devices, and the like. As a result, it is possible to improve the performance and reliability of the semiconductor device and reduce the size by using the TFT according to the required characteristics.
  • the manufacturing method of the semiconductor device according to the embodiment of the present invention is not limited to the method described in the above embodiment.
  • a crystalline silicon semiconductor is formed in the step of implanting impurity ions into the crystalline silicon semiconductor layer 13 after forming the plurality of crystalline silicon semiconductor layers 13.
  • a portion of the layer 13 is covered with a mask such as a photoresist to implant a first conductivity type impurity, and another portion of the crystalline silicon semiconductor layer 13 is covered with a mask to implant a second conductivity type impurity. Also good.
  • a TFT having a desired conductivity type can be formed.
  • the crystallization method of the amorphous oxide semiconductor film is not limited to the above-described heat treatment method.
  • the crystallization of the amorphous oxide semiconductor film and the hydrogen termination of the crystalline silicon semiconductor layer 13 are performed in the same heating process. However, these processes may be performed in separate processes. .
  • the method for crystallizing the a-Si film is not limited to the method using a laser.
  • a catalytic metal for example, nickel
  • heat treatment for example, 550 ° C. or higher and 650 ° C. or lower
  • the film that has been solid-phase crystallized in this way may be further irradiated with a laser beam to enhance crystallinity.
  • the film having high crystallinity thus obtained can have a higher mobility than a normal polysilicon film (for example, about twice the mobility of a normal polysilicon film). Therefore, the area of the drive circuit can be further effectively reduced by using the film having improved crystallinity by the above method as the active layer of the first thin film transistor 10A.
  • Embodiments of the present invention can be widely applied to devices and electronic devices including a plurality of thin film transistors.
  • circuit boards such as active matrix substrates, liquid crystal display devices, display devices such as organic electroluminescence (EL) display devices and inorganic electroluminescence display devices, imaging devices such as radiation detectors and image sensors, image input devices,
  • EL organic electroluminescence
  • the present invention can be applied to an electronic device such as a fingerprint reading device.

Landscapes

  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

　半導体装置（１００）は、基板（１１）と、基板（１１）に支持され、結晶質シリコンを主として含む第１活性領域（１３ｃ）を有する第１薄膜トランジスタ（１０Ａ）と、基板（１１）に支持され、結晶質部分を有する酸化物半導体を主として含む第２活性領域（１７ｃ）を有する第２薄膜トランジスタ（１０Ｂ）とを備える。

Description

半導体装置およびその製造方法
　本発明は、半導体装置およびその製造方法に関する。
　アクティブマトリクス基板は、画素毎にスイッチング素子として、例えば薄膜トランジスタ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ；以下、「ＴＦＴ」）を備えている。本明細書では、このようなＴＦＴを「画素用ＴＦＴ」と称する。画素用ＴＦＴとしては、従来から、アモルファスシリコン膜を活性層とするアモルファスシリコンＴＦＴや、多結晶シリコン膜などの結晶質シリコン膜を活性層とする結晶質シリコンＴＦＴが広く用いられている。
　画素用ＴＦＴと同一基板上に、周辺駆動回路の一部または全体を一体的に形成することもある。このようなアクティブマトリクス基板は、ドライバモノリシックのアクティブマトリクス基板と呼ばれる。ドライバモノリシックのアクティブマトリクス基板では、周辺駆動回路は、複数の画素を含む領域（表示領域）以外の領域（非表示領域または額縁領域）に設けられる。画素用ＴＦＴと、駆動回路を構成するＴＦＴ（回路用ＴＦＴ）とは、同じ半導体膜を用いて形成され得る。この半導体膜としては、例えば、電界効果移動度の高い多結晶シリコン膜が用いられる。
　また、ＴＦＴの活性層の材料として、アモルファスシリコンや多結晶シリコンに代わって、酸化物半導体を用いることが提案されている。酸化物半導体として、インジウム、ガリウム、亜鉛および酸素を主成分とするＩｎ－Ｇａ－Ｚｎ－Ｏ系半導体を用いることも提案されている。このようなＴＦＴを「酸化物半導体ＴＦＴ」と称する。酸化物半導体は、アモルファスシリコンよりも高い移動度を有している。このため、酸化物半導体ＴＦＴは、アモルファスシリコンＴＦＴよりも高速で動作することが可能である。また、酸化物半導体膜は、多結晶シリコン膜よりも簡便なプロセスで形成されるため、大面積が必要とされる装置にも適用できる。従って、酸化物半導体膜を用いて、画素用ＴＦＴおよび回路用ＴＦＴを同一基板上に一体的に形成することも可能である。
　しかしながら、多結晶シリコン膜および酸化物半導体膜の何れを用いても、画素用ＴＦＴおよび回路用ＴＦＴの両方に要求される特性を十分に満足することは困難である。
　これに対し、特許文献１は、画素用ＴＦＴとして酸化物半導体ＴＦＴ、回路用ＴＦＴとして非酸化物半導体膜を活性層とするＴＦＴ（例えば結晶質シリコンＴＦＴ）を備えたアクティブマトリクス型の液晶パネルを開示している。特許文献１の液晶パネルでは、酸化物半導体ＴＦＴおよび結晶質シリコンＴＦＴは、同一の基板上に形成されている。特許文献１には、画素用ＴＦＴとして酸化物半導体ＴＦＴを用いることにより、表示ムラを抑制できること、回路用ＴＦＴとして結晶質シリコンＴＦＴを用いることにより、高速駆動が可能になることが記載されている。
特開２０１０－３９１０号公報
　近年、スマートフォンなどを含む液晶パネルには、さらなる高精細化、狭額縁化および消費電力の低減が求められている。「狭額縁化」とは、駆動回路に要する面積を縮小して、表示領域以外の領域（額縁領域）を縮小することをいう。本発明者が検討したところ、特許文献１に開示された構成では、液晶パネルのさらなる高精細化や狭額縁化に対応することが困難な場合がある。また、酸化物半導体ＴＦＴおよび結晶質シリコンＴＦＴを一体的に形成するため、これらのＴＦＴにそれぞれ要求される特性を確保することが難しい場合もある。詳細は後述する。
　本発明の一実施形態は、上記事情に鑑みてなされたものであり、さらなる高精細化や狭額縁化を実現可能な半導体装置およびその製造方法を提供する。
　本発明による一実施形態の半導体装置は、基板と、前記基板に支持され、結晶質シリコンを主として含む第１活性領域を有する第１薄膜トランジスタと、前記基板に支持され、結晶質部分を有する酸化物半導体を主として含む第２活性領域を有する第２薄膜トランジスタとを備える。
　ある実施形態において、前記第１活性領域を含む層と、前記第２活性領域を含む層とは別層に設けられており、これらの層の間に介在する絶縁層をさらに備え、前記基板の法線方向から見たとき、前記絶縁層は、前記第１活性領域および前記第２活性領域の両方と重なっており、前記絶縁層は、水素を供給可能な水素供与性の層と、前記水素供与性の層よりも前記第２活性領域側に位置する、酸素を供給可能な酸素供与性の層とを含む積層構造を有している。
　ある実施形態において、前記第１薄膜トランジスタを覆う第１層間絶縁膜をさらに備え、前記絶縁層は、前記第１層間絶縁膜と、前記第２薄膜トランジスタのゲート絶縁膜とを含む。
　ある実施形態において、前記絶縁層の前記水素供与性の層は、窒化珪素を主として含み、前記酸素供与性の層は、酸化珪素を主として含む。
　ある実施形態において、前記第１薄膜トランジスタのゲート電極と、前記第２薄膜トランジスタのゲート電極とは、同一層内に形成されている。
　ある実施形態において、前記第１薄膜トランジスタのソース電極およびドレイン電極と、前記第２薄膜トランジスタのソース電極およびドレイン電極とは、同一の層内に形成されている。
　ある実施形態において、前記第１薄膜トランジスタはトップゲート構造を有し、前記第２薄膜トランジスタはボトムゲート構造を有する。
　ある実施形態において、複数の画素を有する表示領域と、前記表示領域以外の領域に設けられ、駆動回路を有する駆動回路形成領域とをさらに備え、前記第１薄膜トランジスタは、前記駆動回路形成領域において、前記駆動回路を構成し、前記第２薄膜トランジスタは、前記表示領域の各画素に配置されている。
　ある実施形態において、前記駆動回路は、ソース切替回路を含む。
　ある実施形態において、前記酸化物半導体はＩｎ－Ｇａ－Ｚｎ－Ｏ系半導体を含む。
　ある実施形態において、前記結晶質シリコンは多結晶シリコンである。
　本発明による一実施形態の半導体装置の製造方法は、第１薄膜トランジスタと第２薄膜トランジスタとを備える半導体装置の製造方法であって、絶縁表面を有する基板上に、前記第１薄膜トランジスタの活性領域となる部分を含む結晶質シリコン層を形成する工程（Ａ）と、結晶質シリコン層の上に、第１の絶縁層を形成する工程（Ｂ）と、前記第１の絶縁層上に、前記第１および第２薄膜トランジスタのゲート電極を形成する工程（Ｃ）と、前記第１および第２薄膜トランジスタの前記ゲート電極を覆う第２の絶縁層を形成する工程（Ｄ）と、前記第２の絶縁層上に、前記第２薄膜トランジスタの活性領域となる部分を含む非晶質酸化物半導体層を形成する工程（Ｅ）と、加熱処理により、前記第２の絶縁層から前記結晶質シリコン層に水素を供給して前記結晶質シリコン層の水素化を行うとともに、前記非晶質酸化物半導体層を結晶化して結晶質部分を有する酸化物半導体層を得る工程（Ｆ）と、前記結晶質シリコン層と接続された、前記第１薄膜トランジスタのソース電極およびドレイン電極と、前記結晶質部分を有する酸化物半導体層と接続された、前記第２薄膜トランジスタのソース電極およびドレイン電極とを形成する工程（Ｇ）とを包含する。
　ある実施形態において、前記工程（Ｄ）では、前記第２の絶縁層として、水素を供給可能な水素供与性の層と、前記水素供与性の層の上に配置された、酸素を供給可能な酸素供与性の層とを含む積層膜を形成する。
　ある実施形態において、前記水素供与性の層は、窒化珪素を主として含む層であり、前記酸素供与性の層は、酸化珪素を主として含む層である。
　ある実施形態において、前記第１の絶縁層は、前記第１薄膜トランジスタのゲート絶縁膜を含み、前記第２の絶縁層は、前記第１薄膜トランジスタを覆う層間絶縁膜と、前記第２薄膜トランジスタのゲート絶縁膜とを含む。
　ある実施形態において、前記工程（Ａ）は、非晶質シリコン膜を形成する工程と、レーザー照射により前記非晶質シリコン膜を結晶化させる工程とを含む。
　ある実施形態において、前記工程（Ａ）は、非晶質シリコン膜を形成する工程と、前記非晶質シリコン膜の少なくとも一部に金属触媒を添加する工程と、前記金属触媒が添加された非晶質シリコン膜の加熱処理を行うことにより、前記非晶質シリコン膜の少なくとも一部を結晶化させる工程とを含む。
　ある実施形態において、前記工程（Ｇ）の後、第３の絶縁層を形成する工程（Ｈ）と、前記第３の絶縁層の上に有機系の平坦化膜を形成する工程（Ｉ）と、前記平坦化膜の上に画素電極を形成する工程（Ｊ）とをさらに包含し、前記画素電極は、前記第３の絶縁層および前記平坦化膜に設けられた開口内で、前記第２薄膜トランジスタのソース電極またはドレイン電極に接続されている。
　ある実施形態において、一回のフォトリソ工程で、前記第３の絶縁層および前記平坦化膜に前記開口を形成する工程をさらに含む。
　ある実施形態において、前記工程（Ｉ）と前記工程（Ｊ）との間に、コモン電極を形成する工程と、前記コモン電極の上に第４の絶縁膜を形成する工程とをさらに包含する。
　ある実施形態において、前記工程（Ｉ）の後に、第４の絶縁膜を形成する工程と、前記第４の絶縁膜の上にコモン電極を形成する工程とをさらに包含する。
　ある実施形態において、前記酸化物半導体層はＩｎ－Ｇａ－Ｚｎ－Ｏ系半導体を含む。
　本発明の一実施形態によると、従来よりも高精細で、額縁領域の小さい半導体装置を実現し得る。
本発明による第１の実施形態の半導体装置１００における第１薄膜トランジスタ１０Ａおよび第２薄膜トランジスタ１０Ｂを例示する模式的な断面図である。 本発明による第１の実施形態の半導体装置（アクティブマトリクス基板）２００を例示する模式的な平面図である。 本発明による第１の実施形態の半導体装置（アクティブマトリクス基板）２００を例示する模式的な断面図である。 非晶質酸化物半導体ＴＦＴのみを用いた、参考例のアクティブマトリクス基板２０００を例示する平面図である。 （ａ）～（ｅ）は、それぞれ、第１の実施形態のアクティブマトリクス基板２００の製造工程を説明する模式的な工程断面図である。 （ａ）～（ｃ）は、それぞれ、第１の実施形態のアクティブマトリクス基板２００の製造工程を説明する模式的な工程断面図である。 （ａ）および（ｂ）は、それぞれ、ポリシリコンＴＦＴおよび非晶質酸化物半導体ＴＦＴの従来の製造工程を例示する図であり、（ｃ）は、第１の実施形態における第１薄膜トランジスタ１０Ａおよび第２薄膜トランジスタ１０Ｂの製造工程を例示する図である。 本発明による第２の実施形態の半導体装置（アクティブマトリクス基板）３００を例示する模式的な断面図である。 （ａ）～（ｅ）は、それぞれ、第２の実施形態のアクティブマトリクス基板３００の製造工程を説明する模式的な工程断面図である。 （ａ）～（ｃ）は、それぞれ、第２の実施形態のアクティブマトリクス基板３００の製造工程を説明する模式的な工程断面図である。 第１の実施形態におけるＳＳＤ回路の構成を説明するための図である。 ゲートバスラインに入力される信号波形および各スイッチング制御信号線に入力される信号波形を例示する図である。 本発明による他の実施形態の半導体装置（アクティブマトリクス基板）を例示する模式的な断面図である。
　液晶パネルの用途にもよるが、液晶パネルには、（１）超高精細、（２）狭額縁および（３）低消費電力が求められている。これらの要求をバランスよく満たすことの可能なパネル構造について、本発明者が検討した結果、以下のような知見を得た。
　ドライバモノリシックのアクティブマトリクス基板を用いた液晶パネルにおいて、画素用ＴＦＴおよび回路用ＴＦＴとして結晶質シリコンＴＦＴを用いると（「結晶質シリコン液晶パネル」と称する。）、額縁領域を狭くでき、かつ、高精細な液晶パネルを構成できる。しかしながら、液晶パネルを例えば６０Ｈｚで駆動させる必要があり、消費電力を低く抑えることが困難となる。
　一方、画素用ＴＦＴおよび回路用ＴＦＴとして非晶質酸化物半導体ＴＦＴを用いた液晶パネル（「非晶質酸化物半導体液晶パネル」と称する。）では、消費電力を低くできる。画素用ＴＦＴとして非晶質酸化物半導体ＴＦＴを用いると、非晶質酸化物半導体のオフリーク電流が小さい（ポリシリコンの１／１０００、アモルファスシリコンの１／１００程度）ので、静止画像を表示する際に、例えば１Ｈｚで駆動（５９／６０秒間休止）させることが可能となり、画像表示に必要な電力を低減できるからである。また、透過率を向上でき、タッチパネルとの親和性も高いため、高精細な液晶パネルを構成し得る。しかしながら、回路用ＴＦＴとしても非晶質酸化物半導体ＴＦＴを用いているので、額縁領域を小さくすることは困難である。非晶質酸化物半導体は、結晶質シリコンよりも移動度が低く、例えば低温ポリシリコンの移動度１００ｃｍ2／Ｖｓに対し、非晶質酸化物半導体である非晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体の移動度は２０ｃｍ2／Ｖｓ程度である。このため、駆動回路において必要な電流を確保するために素子面積が大きくなり、その結果、回路面積が大きくなって、液晶パネルの額縁領域が大きくなる。
　このように、結晶質シリコンＴＦＴと非晶質酸化物半導体ＴＦＴとには、それぞれ、一長一短があり、液晶パネルに対する上記の要求を高次元でバランスよく満足した液晶パネルを実現することは困難である。
　これに対し、特許文献１に開示されているように、画素用ＴＦＴとして非晶質酸化物半導体ＴＦＴを用い、回路用ＴＦＴとして結晶質シリコンＴＦＴを用いると、結晶質シリコンＴＦＴのみを用いた場合よりも消費電力を抑えることが可能になる。しかしながら、本発明者が検討したところ、非晶質酸化物半導体の移動度が十分に高くないため、次のような問題が生じ得る。各画素において、非晶質酸化物半導体ＴＦＴの素子面積をさらに縮小することは難しく、さらなる高精細化の要求に対応できない可能性がある。また、画素に所定の電荷を供給するために要する時間をさらに短縮することが困難である。このため、例えばソースバスラインへの信号を入力するソース切替回路（Ｓｏｕｒｃｅ　Ｓｈａｒｅｄ　Ｄｒｉｖｉｎｇ、以下「ＳＳＤ」）回路を駆動回路に採用することができないので、ＳＳＤ回路を利用して狭額縁化を図ることは難しい。この結果、特に端子側の額縁領域の面積を縮小できない可能性がある。
　本発明者は、上記の知見に基づいて検討を重ねた。この結果、画素用ＴＦＴにおける酸化物半導体層を結晶化させることにより、低消費電力を確保しつつ、さらなる高精細化を実現できることを見出した。また、結晶化した酸化物半導体層（以下、「結晶質酸化物半導体層」と略する。）を用いると、移動度の向上により、ＳＳＤ回路の書き込み時間内に画素を充電することができる。従って、ＳＳＤ回路を利用して額縁領域を従来よりも狭くすることも可能になる。
　また、本発明者がさらに検討を重ねた結果、結晶質酸化物半導体を用いたＴＦＴ（結晶質酸化物半導体ＴＦＴ）と結晶質シリコンＴＦＴとに共通する絶縁層を用いる場合、この絶縁層は、結晶質シリコンＴＦＴおよび結晶質酸化物半導体ＴＦＴの特性および信頼性を確保する上で重要な機能を果たしていることが分かった。所定の構造を有する絶縁層を用いると、結晶質シリコンＴＦＴおよび結晶質酸化物半導体ＴＦＴの活性層の特性劣化を抑制することが可能になる。なお、特許文献１には、２種類のＴＦＴに共通して使用される絶縁層の材料や構造について何ら記載されていない。
　本発明による一実施形態の半導体装置の概略は以下のとおりである。
　本発明による一実施形態の半導体装置は、同一基板上に、結晶質シリコンＴＦＴと結晶質酸化物半導体ＴＦＴとを備える。このような構成により、各ＴＦＴに要求される特性に応じて、結晶質酸化物半導体ＴＦＴと結晶質シリコンＴＦＴとを使い分けることが可能になる。結晶質シリコンＴＦＴを例えば回路素子として使用することにより、回路面積を低減できる。また、結晶質酸化物半導体を用いたＴＦＴを使用することにより、消費電力を低減しつつ、より高精細な半導体装置を実現することが可能になる。さらに、例えば液晶パネルのアクティブマトリクス基板に適用する場合、ＳＳＤ回路を利用して、額縁領域をさらに縮小することが可能になる。
　なお、本明細書では、「結晶質シリコンＴＦＴ」とは、結晶質シリコンを主に含む活性領域（チャネルが形成される領域）を有するＴＦＴを指し、例えば結晶質シリコンＴＦＴ、単結晶シリコンＴＦＴなどを含む。「結晶質酸化物半導体ＴＦＴ」は、結晶質部分を有する酸化物半導体を主として含む活性領域を有するＴＦＴを指す。「結晶質部分を有する酸化物半導体」とは、例えば非晶質酸化物半導体膜を部分的に結晶化させた膜を含む。
　結晶質シリコンＴＦＴの活性領域を含む層（活性層）と、結晶質酸化物半導体ＴＦＴの活性層とは別層に設けられており、これらの層の間に介在する絶縁層は、基板の法線方向から見たとき、結晶質シリコンＴＦＴおよび結晶質酸化物ＴＦＴの活性層の両方と重なるように配置されていてもよい。絶縁層は、水素を供給可能な水素供与性の層と、水素供与性の層よりも結晶質酸化物半導体層側に位置する、酸素を供給可能な酸素供与性の層とを含む積層構造を有していてもよい。これにより、水素供与性の層によって結晶質シリコンＴＦＴの活性層に生じる結晶欠陥を低減できるとともに、酸素供与性の層によって結晶質酸化物半導体層の酸素欠損に起因する劣化を抑制することが可能となる。
　（第１の実施形態）
　以下、本発明による半導体装置の第１の実施形態を説明する。本実施形態の半導体装置は、同一基板上に形成された結晶質酸化物半導体ＴＦＴと結晶質シリコンＴＦＴとを備えていればよく、アクティブマトリクス基板などの回路基板、液晶表示装置や有機ＥＬ表示装置などの各種表示装置、イメージセンサ、電子機器などを広く含む。
　図１は、半導体装置１００の模式的な断面図であり、半導体装置１００における結晶質シリコンＴＦＴ（以下、「第１薄膜トランジスタ」と称する。）１０Ａおよび結晶質酸化物半導体ＴＦＴ（以下、「第２薄膜トランジスタ」と称する。）１０Ｂの断面構造を示している。
　半導体装置１００は、基板１１と、基板１１に支持された第１薄膜トランジスタ１０Ａと、基板１１に支持された第２薄膜トランジスタ１０Ｂとを備えている。第１薄膜トランジスタ１０Ａは、結晶質シリコンを主として含む活性領域を有している。第２薄膜トランジスタ１０Ｂは、結晶質部分を有する酸化物半導体を主として含む活性領域を有している。第１薄膜トランジスタ１０Ａおよび第２薄膜トランジスタ１０Ｂは、基板１１に一体的に作り込まれている。ここでいう「活性領域」とは、ＴＦＴの活性層となる半導体層のうちチャネルが形成される領域を指すものとする。
　第１薄膜トランジスタ１０Ａは、基板１１上に形成された結晶質シリコン半導体層（例えば低温ポリシリコン層）１３と、結晶質シリコン半導体層１３を覆う第１の絶縁層１４と、第１の絶縁層１４上に設けられたゲート電極１５Ａとを有している。第１の絶縁層１４のうち結晶質シリコン半導体層１３とゲート電極１５Ａとの間に位置する部分は、第１薄膜トランジスタ１０Ａのゲート絶縁膜として機能する。結晶質シリコン半導体層１３は、チャネルが形成される領域（活性領域）１３ｃと、活性領域の両側にそれぞれ位置するソース領域１３ｓおよびドレイン領域１３ｄとを有している。この例では、結晶質シリコン半導体層１３のうち、第１の絶縁層１４を介してゲート電極１５Ａと重なる部分が活性領域１３ｃとなる。第１薄膜トランジスタ１０Ａは、また、ソース領域１３ｓおよびドレイン領域１３ｄにそれぞれ接続されたソース電極１８ｓＡおよびドレイン電極１８ｄＡを有している。ソースおよびドレイン電極１８ｓＡ、１８ｄＡは、ゲート電極１５Ａおよび結晶質シリコン半導体層１３を覆う層間絶縁膜（ここでは、第２の絶縁層１６）上に設けられ、層間絶縁膜に形成されたコンタクトホール内で結晶質シリコン半導体層１３と接続されていてもよい。
　第２薄膜トランジスタ１０Ｂは、基板１１上に設けられたゲート電極１５Ｂと、ゲート電極１５Ｂを覆う第２の絶縁層１６と、第２の絶縁層１６上に配置された結晶質酸化物半導体層１７とを有している。図示するように、第１薄膜トランジスタ１０Ａのゲート絶縁膜である第１の絶縁層１４が、第２薄膜トランジスタ１０Ｂを形成しようとする領域まで延設されていてもよい。この場合には、結晶質酸化物半導体層１７は、第１の絶縁層１４上に形成されていてもよい。第２の絶縁層１６のうちゲート電極１５Ｂと結晶質酸化物半導体層１７との間に位置する部分は、第２薄膜トランジスタ１０Ｂのゲート絶縁膜として機能する。結晶質酸化物半導体層１７は、チャネルが形成される領域（活性領域）１７ｃと、活性領域の両側にそれぞれ位置するソースコンタクト領域１７ｓおよびドレインコンタクト領域１７ｄとを有している。この例では、結晶質酸化物半導体層１７のうち、第２の絶縁層１６を介してゲート電極１５Ｂと重なる部分が活性領域１７ｃとなる。また、第２薄膜トランジスタ１０Ｂは、ソースコンタクト領域１７ｓおよびドレインコンタクト領域１７ｄにそれぞれ接続されたソース電極１８ｓＢおよびドレイン電極１８ｄＢをさらに有している。
　半導体装置１００は、上記構成を有するので、各ＴＦＴに要求される特性に応じて、第１および第２薄膜トランジスタ１０Ａ、１０Ｂを使い分けることが可能である。また、第２薄膜トランジスタ１０Ｂは、非晶質酸化物半導体よりも移動度の高められた結晶質酸化物半導体を活性領域としているので、消費電力を低減しつつ、より高精細な半導体装置を実現することが可能になる。
　図示する例では、第１薄膜トランジスタ１０Ａは、ゲート電極１５Ａと基板１１との間に結晶質シリコン半導体層１３が配置されたトップゲート構造を有している。一方、第２薄膜トランジスタ１０Ｂは、結晶質酸化物半導体層１７と基板１１との間にゲート電極１５Ｂが配置されたボトムゲート構造を有している。このような構造を採用することにより、同一基板１１上に、２種類の薄膜トランジスタ１０Ａ、１０Ｂを一体的に形成する際に、製造工程数や製造コストの増加をより効果的に抑えることが可能である。
　第１薄膜トランジスタ１０Ａおよび第２薄膜トランジスタ１０ＢのＴＦＴ構造は上記に限定されない。例えば、これらの薄膜トランジスタ１０Ａ、１０Ｂが同じＴＦＴ構造を有していてもよい。あるいは、第１薄膜トランジスタ１０Ａがボトムゲート構造、第２薄膜トランジスタ１０Ｂがトップゲート構造を有していてもよい。
　第２薄膜トランジスタ１０Ｂのゲート絶縁膜である第２の絶縁層１６は、第１薄膜トランジスタ１０Ａが形成される領域まで延設され、第１薄膜トランジスタ１０Ａのゲート電極１５Ａおよび結晶質シリコン半導体層１３を覆う層間絶縁膜として機能してもよい。このように第１薄膜トランジスタ１０Ａの層間絶縁膜と第２薄膜トランジスタ１０Ｂのゲート絶縁膜とが同一の層（第２の絶縁層）１６内に形成されている場合、第２の絶縁層１６は、例えば、水素を供給可能な水素供与性の層１６ａと、酸素を供給可能な酸素供与性の層１６ｂとを含む積層構造を有していてもよい。図示する例では、第２の絶縁層１６は、水素供与性の層１６ａを下層とし、酸素供与性の層１６ｂを上層とする２層構造を有している。このように、第２の絶縁層１６が、水素供与性の層１６ａと、水素供与性の層１６ａよりも結晶質酸化物半導体層１７側に配置された酸素供与性の層１６ｂとを含む積層構造を有していると、次のような利点がある。
　後述する加熱処理において、水素供与性の層１６ａから結晶質シリコン半導体層１３に水素を供給することにより、結晶質シリコン半導体層１３に生じる結晶欠陥を低減することができる。また、酸素供与性の層１６ｂから結晶質酸化物半導体層１７に酸素が供給されるので、結晶質酸化物半導体層１７に生じる酸素欠損を低減することが可能になる。従って、各薄膜トランジスタ１０Ａ、１０Ｂの活性層となる結晶質シリコン半導体層１３および結晶質酸化物半導体層１７の劣化を抑制し、各薄膜トランジスタ１０Ａ、１０Ｂの信頼性を向上できる。また、酸素供与性の層１６ｂが、結晶質酸化物半導体層１７と接するように配置されていると、結晶質酸化物半導体層１７の酸素欠損をより効果的に低減できる。
　水素供与性の層１６ａは、例えば窒化珪素を主として含む窒化珪素（ＳｉＮｘ）層、窒化酸化珪素（ＳｉＮｘＯｙ：ｘ＞ｙ）層などであってもよい。酸素供与性の層１６ｂは、例えば酸化珪素を主として含む酸化珪素（ＳｉＯｘ）層、酸化窒化珪素（ＳｉＯｘＮｙ：ｘ＞ｙ）層などであってもよい。なお、酸素供与性の層１６ｂとしてＳｉＯｘ層を用いると、結晶質酸化物半導体層１７との界面に良好なチャネル界面を形成できるので、第２薄膜トランジスタ１０Ｂの信頼性をさらに向上できる。
　なお、積層構造を有する絶縁層は、薄膜トランジスタ１０Ａ、１０Ｂに共通で使用される絶縁層であればよく、第２薄膜トランジスタ１０Ｂのゲート絶縁膜と第１薄膜トランジスタ１０Ａの層間絶縁膜とを含んでいなくてもよい。例えば、薄膜トランジスタ１０Ａ、１０ＢのＴＦＴ構造にかかわらず、結晶質シリコン半導体層１３と結晶質酸化物半導体層１７とが別層に設けられ、これらの層の間に絶縁層が介在している場合、介在する絶縁層が、水素供与性の層と、水素供与性の層よりも結晶質酸化物半導体層１７側に位置する酸素供与性の層とを含む積層構造を有していれば、上記と同様の効果が得られる。例えば、結晶質シリコン半導体層１３が結晶質酸化物半導体層１７よりも上層に配置されていてもよく、その場合、介在する絶縁層では、水素供与性の層の下方に酸素供与性の層が配置され得る。なお、介在する絶縁層は、基板１１の法線方向から見たとき、結晶質シリコン半導体層１３および結晶質酸化物半導体層１７と重なるように配置されていれば、より効果的に結晶質シリコン半導体層１３および結晶質酸化物半導体層１７の劣化を抑制できる。
　第１薄膜トランジスタ１０Ａのゲート電極１５Ａと、第２薄膜トランジスタ１０Ｂのゲート電極１５Ｂとは、同一層内に形成されていてもよい。また、第１薄膜トランジスタ１０Ａのソースおよびドレイン電極１８ｓＡ、１８ｄＡと、第２薄膜トランジスタ１０Ｂのソースおよびドレイン電極１８ｓＢ、１８ｄＢとは、同一の層内に形成されていてもよい。「同一層内に形成されている」とは、同一の膜（導電膜）を用いて形成されていることをいう。これにより、製造工程数および製造コストの増加を抑制できる。
　本実施形態における結晶質酸化物半導体層１７は、例えばＩｎ－Ｇａ－Ｚｎ－Ｏ系の半導体（以下、「Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体」と称する。）を含む。ここで、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物であって、Ｉｎ、ＧａおよびＺｎの割合（組成比）は特に限定されず、例えばＩｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２等を含む。また、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体の結晶構造は特に限定しないが、ｃ軸が層面に概ね垂直に配向した結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体が好ましい。このようなＩｎ－Ｇａ－Ｚｎ－Ｏ系半導体の結晶構造は、例えば、特開２０１２－１３４４７５号公報に開示されている。参考のために、特開２０１２－１３４４７５号公報の開示内容の全てを本明細書に援用する。
　結晶質酸化物半導体層１７は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体の代わりに、他の酸化物半導体を含んでいてもよい。例えばＺｎ－Ｏ系半導体（ＺｎＯ）、Ｉｎ－Ｚｎ－Ｏ系半導体（ＩＺＯ（登録商標））、Ｚｎ－Ｔｉ－Ｏ系半導体（ＺＴＯ）、Ｃｄ－Ｇｅ－Ｏ系半導体、Ｃｄ－Ｐｂ－Ｏ系半導体、ＣｄＯ（酸化カドミウム）、Ｍｇ－Ｚｎ－Ｏ系半導体、Ｉｎ―Ｓｎ―Ｚｎ―Ｏ系半導体（例えばＩｎ2Ｏ3－ＳｎＯ2－ＺｎＯ）、Ｉｎ－Ｇａ－Ｓｎ－Ｏ系半導体などを含んでいてもよい。
　次に、本実施形態の半導体装置のより具体的な構成を、表示装置に使用されるアクティブマトリクス基板を例に説明する。
　図２は、本実施形態のアクティブマトリクス基板２００の一例を示す模式的な平面図、図３は、アクティブマトリクス基板２００における第１薄膜トランジスタ１０Ａおよび第２薄膜トランジスタ１０Ｂの断面図である。図３では、図１と同様の構成要素には同じ符号を付し、説明を省略する。
　図２に示すように、アクティブマトリクス基板２００は、複数の画素を含む表示領域１０２と、表示領域１０２以外の領域（非表示領域）とを有している。非表示領域は、駆動回路が設けられる駆動回路形成領域１０１を含んでいる。駆動回路形成領域１０１には、例えばゲートドライバ回路４０、検査回路７０、ソース切替（ＳＳＤ）回路６０などが設けられている。表示領域１０２には、行方向に延びる複数のゲートバスライン（図示せず）と、列方向に延びる複数のソースバスラインＳとが形成されている。図示していないが、各画素は、例えばゲートバスラインおよびソースバスラインＳで規定されている。ゲートバスラインは、それぞれ、ゲートドライバ回路の各端子に接続されている。ソースバスラインＳは、それぞれ、ＳＳＤ回路６０を介して、ドライバＩＣ５０の各端子に接続されている。ＳＳＤ回路６０は、ドライバＩＣ５０の各端子からのビデオ信号線１本から、複数本（ここでは３本）のソースバスラインＳへ、ビデオデータを振り分ける。
　図３に示すように、表示領域１０２の各画素には画素用ＴＦＴとして第２薄膜トランジスタ１０Ｂが形成され、駆動回路形成領域１０１には回路用ＴＦＴとして第１薄膜トランジスタ１０Ａが形成されている。
　この例では、薄膜トランジスタ１０Ａ、１０Ｂは、基板１１の表面に形成された下地膜１２上に形成されている。薄膜トランジスタ１０Ａ、１０Ｂの構成は、図１を参照しながら前述した構成と同様である。これらの薄膜トランジスタ１０Ａ、１０Ｂは、パッシベーション膜１９および平坦化膜２０で覆われている。画素用ＴＦＴとして機能する第２薄膜トランジスタ１０Ｂでは、ゲート電極１５Ｂはゲートバスライン（図示せず）、ソース電極１８ｓＢはソースバスライン（図示せず）、ドレイン電極１８ｄＢは画素電極２３に接続されている。この例では、ドレイン電極１８ｄＢは、パッシベーション膜１９および平坦化膜２０に形成された開口部内で、対応する画素電極２３と接続されている。ソース電極１８ｓＢにはソースバスラインを介してビデオ信号が供給され、ゲートバスラインからのゲート信号に基づいて画素電極２３に必要な電荷が書き込まれる。
　なお、図示するように、平坦化膜２０上にコモン電極として透明導電層２１が形成され、透明導電層（コモン電極）２１と画素電極２３との間に第３の絶縁層２２が形成されていてもよい。この場合、画素電極２３にスリット状の開口が設けられていてもよい。このようなアクティブマトリクス基板２００は、例えばＦＦＳ（Ｆｒｉｎｇｅ　Ｆｉｅｌｄ　Ｓｗｉｔｃｈｉｎｇ）モードの表示装置に適用され得る。ＦＦＳモードは、一方の基板に一対の電極を設けて、液晶分子に、基板面に平行な方向（横方向）に電界を印加する横方向電界方式のモードである。この例では、画素電極２３から出て液晶層（図示せず）を通り、さらに画素電極２３のスリット状の開口を通ってコモン電極２１に出る電気力線で表される電界が生成される。この電界は、液晶層に対して横方向の成分を有している。その結果、横方向の電界を液晶層に印加することができる。横方向電界方式では、基板から液晶分子が立ち上がらないため、縦方向電界方式よりも広視野角を実現できるという利点がある。また、アクティブマトリクス基板２００は、ＶＡ（Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モードの表示装置にも適用できる。この場合、平坦化膜２０上に、補助容量電極として透明導電層２１を形成し、透明導電層（補助容量電極）２１、第３の絶縁層２２および画素電極２３によって透明な補助容量を構成してもよい。これにより、金属膜を用いて補助容量配線を設ける必要がなくなり、開口率を高めることが可能になる。
　本実施形態のアクティブマトリクス基板２００によると、次のような利点がある。結晶質酸化物半導体ＴＦＴである第２薄膜トランジスタ１０Ｂのオフリーク電流は、例えば多結晶シリコンＴＦＴの（１／１０００）と小さい。このため、第２薄膜トランジスタ１０Ｂを、表示領域１０２において画素用ＴＦＴとして機能させると、消費電力を低減できる。また、結晶質酸化物半導体層１７は、コンタクトホールを介さずに、ソース電極１８ｓＢおよびドレイン電極１８ｄＢと接続可能である。従って、例えば結晶質シリコンＴＦＴを画素用ＴＦＴとして用いる場合と比べて、コンタクトホール部の面積を縮小できるので、開口率を高めることができる。このため、高精細な表示領域１０２を実現し得る。さらに、結晶質酸化物半導体は非晶質酸化物半導体よりも移動度が高い（例えば２～３倍）ので、非晶質酸化物半導体ＴＦＴを画素用ＴＦＴとして用いる場合よりも、素子面積を小さくできる。従って、ディスプレイが高精細になっても、画素用ＴＦＴを小さくできるため、１画素あたりのバックライトの透過量を増加させることが可能である。
　一方、第１薄膜トランジスタ１０Ａを、駆動回路形成領域１０１において、各回路を構成する回路用ＴＦＴとして用いると、酸化物半導体ＴＦＴやアモルファスシリコンＴＦＴを用いる場合と比べて、ゲートドライバ回路４０や検査回路７０を縮小できる。結晶質シリコンは酸化物半導体やアモルファスシリコン等よりも移動度が高いからである。また、第１薄膜トランジスタ１０Ａを用いることにより、ＳＳＤ回路６０を設けることが可能となる。
　ここで、本実施形態において、２種類の薄膜トランジスタ１０Ａ、１０Ｂを使い分けることによる効果を、非晶質酸化物半導体ＴＦＴのみを用いた参照例のアクティブマトリクス基板２０００と比較して説明する。
　図４に示すアクティブマトリクス基板２０００は、ドライバ回路１４０および検査回路１７０が形成された駆動回路形成領域１００１と、複数の画素を含む表示領域１００２とを有している。画素用ＴＦＴとしても、ドライバ回路１４０、検査回路１７０を構成する回路用ＴＦＴとしても、非晶質酸化物半導体ＴＦＴが用いられている。
　参照例のアクティブマトリクス基板２０００では、非晶質酸化物半導体ＴＦＴを用いて駆動回路を構成する。非晶質酸化物半導体は結晶質シリコンよりも移動度が低いために、駆動回路で必要な電流を確保しようとすると、素子面積が大きくなる。これに対し、図２に示すように、回路用ＴＦＴとして結晶質シリコンＴＦＴを用いると、図４に示す参照例よりもゲートドライバ回路４０および検査回路７０を縮小でき、額縁領域（非表示領域）の面積を低減することが可能になる。
　図４に示す参照例ではＳＳＤ回路が設けられていない。これは、移動度の小さい非晶質酸化物半導体では、ＳＳＤ回路を形成することが難しいからである。これに対し、図２に示すアクティブマトリクス基板２００では、結晶質シリコンＴＦＴである第１薄膜トランジスタ１０Ａを用いたＳＳＤ回路６０が設けられている。ＳＳＤ回路６０を設けることにより、ドライバＩＣ５０を小さくできる。また、ドライバＩＣ５０からのビデオ信号線の数を低減できる（ここでは１／３に低減できる）ので、ドライバＩＣ５０と表示領域１０２との間の配線に要する面積を縮小できる。従って、結晶質シリコンＴＦＴを使用してＳＳＤ回路６０を設けることにより、アクティブマトリクス基板２００の駆動回路形成領域１０１をより効果的に縮小でき、額縁面積を低減できる。
　なお、画素用ＴＦＴとして、従来の非晶質酸化物半導体ＴＦＴを用いる場合には、非晶質酸化物半導体の移動度が十分ではないために、短時間で画素に所定の電荷を供給することが困難である。このため、ＳＳＤ回路を設けて書き込み時間を短くすると、各画素をより確実に充電できないおそれがある。これに対し、本実施形態のように、画素用ＴＦＴとして結晶質酸化物半導体ＴＦＴを用いると、結晶質酸化物半導体は非晶質酸化物半導体よりも高い移動度を有するので、各画素の充電に要する時間を短くできる。従って、ＳＳＤ回路を設けて書き込み時間を例えば１／３に短縮しても、各画素を確実に充電できる。
　ドライバ回路１４０は、例えばシフトレジスタ回路を含む。シフトレジスタ回路は、複数のゲートバスラインにパルスをシフトさせて入力し、各ゲートバスラインに接続された画素用ＴＦＴを順次オン状態にする。
　ＳＳＤ回路６０は、例えば、図１１に示すように、スイッチング制御信号線ＢＳＷ、ＧＳＷおよびＲＳＷと、複数の第１薄膜トランジスタ１０Ａ(1)～１０Ａ(3)とを有している。第１薄膜トランジスタ１０Ａ(1)～１０Ａ(3)のゲート電極は、それぞれ、スイッチング制御信号線ＢＳＷ、ＧＳＷおよびＲＳＷに接続されている。第１薄膜トランジスタ１０Ａ(1)～１０Ａ（３）のソース電極はドライバＩＣ５０のビデオ信号線に接続され、ドレイン電極は対応するソースバスラインＳ(1)～(3)に接続されている。
　図１２は、ゲートバスラインに入力される信号波形および各スイッチング制御信号線に入力される信号波形を例示する図である。図１２に示すように、ゲートパルスがＨｉｇｈの期間に、スイッチング制御信号線ＢＳＷ、ＧＳＷおよびＲＳＷが順にＨｉｇｈとなる。これにより、第１薄膜トランジスタ１０Ａ(1)～１０Ａ(3)が順にＯＮとなるので、ソースバスラインＳ(1)～Ｓ(3)にビデオデータを振り分けることが可能となる。
　本実施形態のアクティブマトリクス基板２００によると、高精細、低消費電力および狭額縁を両立させることが可能となり、多晶質シリコンＴＦＴのみを用いた従来のアクティブマトリクス基板（「ｐ－Ｓｉ基板」と呼ぶ。）よりも、高次元でバランスのとれるディスプレイデバイスを実現できる。この理由を、以下に説明する。
　多結晶シリコンＴＦＴでは、通常、多結晶シリコン半導体層は層間絶縁膜に形成されたコンタクトホール内で、ソースおよびドレイン電極と接続される。これに対し、結晶質酸化物半導体ＴＦＴである第２薄膜トランジスタ１０Ｂでは、結晶質酸化物半導体層１７は、コンタクトホールを介さずに、ソース電極１８ｓＢおよびドレイン電極１８ｄＢと接続可能である。従って、このような第２薄膜トランジスタ１０Ｂを画素用ＴＦＴとして用いると、結晶質シリコンＴＦＴを画素用ＴＦＴとして用いるｐ－Ｓｉ基板と比べて、コンタクトホール部の面積を縮小できるので、高精細化を図るとともに、開口率を高めることができる。本発明者が検討したところ、ｐ－Ｓｉ基板と比べて、開口率を例えば２％改善できることを確認した。
　また、駆動回路形成領域１０１においては、ｐ－Ｓｉ基板と同様、回路用ＴＦＴとして結晶質シリコンＴＦＴを用いるので、従来のｐ－Ｓｉ基板と同等の狭額縁を実現できる。
　さらに、画素用ＴＦＴとして第２薄膜トランジスタ１０Ｂを用いることにより、低周波駆動を実現できる。本発明者が検討したところ、本実施形態によると、例えば３０Ｈｚ駆動と１Ｈｚ駆動とを１：４の時間配分で行った場合（３０Ｈｚ：１Ｈｚ＝１：４のミックスモード）、ｐ－Ｓｉ基板（６０Ｈｚ駆動）に対し、消費電力を４５％削減できることが分かった。
　続いて、本実施形態のアクティブマトリクス基板２００の製造方法を説明する。
　図５および図６は、アクティブマトリクス基板２００の製造方法の一例を説明するための工程断面図である。
　まず、基板１１上に、下地膜１２を形成し、その上に結晶質シリコン膜（ここではポリシリコン（ｐ－Ｓｉ）膜）１３’を形成する。基板１１として、ガラス基板、樹脂板または樹脂フィルムなどの種々の基板を用いることができる。下地膜１２は、特に限定しないが、例えば窒化珪素（ＳｉＮｘ）膜を下層、酸化珪素（ＳｉＯｘ）膜を上層とする積層膜を形成してもよい。ｐ－Ｓｉ膜１３’は、非晶質シリコン（ａ－Ｓｉ）膜を形成し、結晶化させることにより形成できる。ａ－Ｓｉ膜の形成は、例えばプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法やスパッタ法などの公知の方法で行うことができる。ａ－Ｓｉ膜の結晶化は、例えばａ－Ｓｉ膜にエキシマレーザー光１０４を照射することによって行ってもよい。
　次に、図５（ｂ）に示すように、ｐ－Ｓｉ膜１３’のパターニングを行い、駆動回路形成領域１０１に、島状の結晶質シリコン半導体層（厚さ：例えば３０ｎｍ以上７０ｎｍ以下）１３を形成する。この後、結晶質シリコン半導体層１３を覆うように第１の絶縁層（厚さ：例えば５０ｎｍ以上１３０ｎｍ以下）１４を形成する。第１の絶縁層１４は、特に限定しないが、例えば酸化珪素（ＳｉＯｘ）を主に含む。第１の絶縁層１４は、第１薄膜トランジスタ１０Ａのゲート絶縁膜となる。ここでは、第１の絶縁層１４を、表示領域１０２にも延設する。
　続いて、図５（ｃ）に示すように、ゲート用電極膜（厚さ：２００ｎｍ以上５００ｎｍ以下）を形成した後、これをパターニングする。これにより、第１薄膜トランジスタ１０Ａのゲート電極１５Ａ、第２薄膜トランジスタ１０Ｂのゲート電極１５Ｂ、ゲート配線（図示せず）などを得る。ゲート用電極膜の材料は、特に限定されず、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属又はその合金を含む膜を適宜用いることができる。また、これら複数の膜を積層した積層膜を用いてもよい。パターニング方法は特に限定されず、公知のフォトリソグラフィおよびドライエッチングを用いることができる。
　この後、ゲート電極１５Ａをマスクとして、結晶質シリコン半導体層１３に不純物１０８を注入し、ソース領域１３ｓおよびドレイン領域１３ｄを形成する。結晶質シリコン半導体層１３のうち不純物を注入されなかった領域が活性領域（チャネル領域）１３ｃとなる。
　続いて、図５（ｄ）に示すように、第１の絶縁層１４およびゲート電極１５Ａ、１５Ｂを覆う第２の絶縁層（厚さ：例えば１８０ｎｍ以上５５０ｎｍ以下）１６を形成する。ここでは、第２の絶縁層１６として、水素供与性の層１６ａを下層とし、酸素供与性の層１６ｂを上層とする積層膜を形成する。水素供与性の層１６ａとして、例えば、窒化珪素（ＳｉＮｘ）層（厚さ：例えば１５０ｎｍ以上４５０ｎｍ以下）を用いても良い。窒化珪素層は、例えば、組成がＳｉ3Ｎ4となるような条件でＣＶＤ法により形成され得る。酸素供与性の層１６ｂとして、例えば、酸化珪素（ＳｉＯｘ）層（厚さ：例えば３０ｎｍ以上１００ｎｍ以下）を用いてもよい。酸化珪素層は、例えば、組成がＳｉＯ2となるような条件でＣＶＤ法により形成され得る。第２の絶縁層１６は、第１薄膜トランジスタ１０Ａの層間絶縁膜として機能する部分と、第２薄膜トランジスタ１０Ｂのゲート絶縁膜として機能する部分とを含む。水素供与性の層１６ａは、結晶質シリコン半導体層１３内に生じる不対結合手を水素置換するために効果的である。酸素供与性の層１６ｂは、結晶質酸化物半導体層１７に酸素欠損が生じた場合に、酸素供与性の層１６ｂに含まれる酸素によって酸素欠損を回復することが可能となるので、結晶質酸化物半導体層１７の酸素欠損による低抵抗化を抑制できる。また、ＳｉＯｘ層は、結晶質酸化物半導体層１７とのチャネル界面の形成に適しているので、酸素供与性の層１６ｂとしてＳｉＯｘ層を用い、結晶質酸化物半導体層１７の活性領域１７ｃと接するように配置すると、良好なチャネル界面が得られる。また、第２の絶縁層１６は、水素供与性の層１６ａと、それよりも結晶質酸化物半導体層１７側にある酸素供与性の層１６ｂとを有していればよく、３層以上の積層構造を有していてもよい。
　次いで、図５（ｅ）に示すように、表示領域１０２に、結晶質酸化物半導体層１７を形成する。具体的には、まず、例えばスパッタリング法により、非晶質酸化物半導体膜を第２の絶縁層１６上に形成する。ここでは、非晶質酸化物半導体膜として、例えばＩｎ－Ｇａ－Ｚｎ－Ｏ系の非晶質半導体膜を用いる。非晶質酸化物半導体膜の厚さは例えば４０ｎｍ以上１２０ｎｍ以下である。この後、非晶質酸化物半導体膜のパターニングを行い、島状の非晶質酸化物半導体層を得る。この状態で、例えば３５０℃以上５５０℃以下、好ましくは４００℃以上５００℃以下の温度で加熱処理を行う。この加熱処理は、例えば窒素雰囲気、窒素酸素混合雰囲気、酸素雰囲気などで行ってもよい。酸化物半導体の還元反応を避けるため、水素雰囲気は好ましくなく、不活性ガスあるいは酸化雰囲気下が好ましい。これにより、非晶質酸化物半導体層が結晶化され、結晶質酸化物半導体層（ここでは結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体層）１７が得られる。これとともに、第２の絶縁層１６（主に水素供与性の層１６ａ）から結晶質シリコン半導体層１３に水素が供給され、結晶質シリコン半導体層１３内にあるシリコン不対結合手の少なくとも一部が水素で終端化される。なお、結晶化および水素終端化を目的とする加熱処理は、非晶質酸化物半導体膜のパターニング前に行ってもよい。
　次に、図６（ａ）に示すように、第１の絶縁層１４および第２の絶縁層１６に、結晶質シリコン半導体層１３のソース領域１３ｓおよびドレイン領域１３ｄに達するコンタクトホールを形成する。
　この後、第１薄膜トランジスタ１０Ａおよび第２薄膜トランジスタ１０Ｂのソースおよびドレイン電極１８ｓＡ、１８ｄＡ、１８ｓＢ、１８ｄＢを形成する。具体的には、まず、コンタクトホール内、第２の絶縁層１６上および結晶質酸化物半導体層１７上に、例えばスパッタリング法によりソース用電極膜を形成する。続いて、ソース用電極膜のパターニングを行う。これにより、結晶質シリコン半導体層１３のソース領域１３ｓおよびドレイン領域１３ｄと接するソース電極１８ｓＡおよびドレイン電極１８ｄＡ、結晶質酸化物半導体層１７の表面と接するソース電極１８ｓＢおよびドレイン電極１８ｄＢ、およびソースバスライン（図示せず）が形成される。結晶質酸化物半導体層１７のうちソース電極１８ｓＢおよびドレイン電極１８ｄＢと接する部分は、それぞれ、ソースコンタクト領域１７ｓおよびドレインコンタクト領域１７ｄとなる。結晶質酸化物半導体層１７のうちゲート電極１５Ｂと（第２の絶縁層１６を介して）重なり、かつ、ソースコンタクト領域１７ｓおよびドレインコンタクト領域１７ｄの間に位置する部分は、活性領域１７ｃとなる。ソース用電極膜は、例えばアルミニウム膜であってもよい。あるいは、アルミニウム膜の上層および／または下層にバリアメタル膜（例えばＴｉ膜、Ｍｏ膜など）を有する積層膜であってもよい。なお、ソース用電極膜の材料は、特に限定されない。ソース用電極膜として、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）等の金属又はその合金、若しくはその金属窒化物を含む膜を適宜用いることができる。また、これら複数の膜を積層した積層膜を用いてもよい。例えばＴｉ膜、Ａｌ膜およびＴｉ膜をこの順で積層した積層膜（Ｔｉ／Ａｌ／Ｔｉ）を用いてもよい。このようにして、第１薄膜トランジスタ１０Ａおよび第２薄膜トランジスタ１０Ｂが製造される。
　続いて、図６（ｂ）に示すように、第１薄膜トランジスタ１０Ａおよび第２薄膜トランジスタ１０Ｂを覆うように、パッシベーション膜（厚さ：例えば１５０ｎｍ以上７００ｎｍ以下）１９および平坦化膜２０を形成する。
　この例では、結晶質酸化物半導体層１７の活性領域１７ｃの表面と接するようにパッシベーション膜１９が形成されている。本実施形態では、下層をＳｉＯｘ膜（厚さ：例えば１００ｎｍ以上４００ｎｍ以下）とし、上層をＳｉＮｘ膜（厚さ：例えば５０ｎｍ以上３００ｎｍ以下）とした。このような場合、パッシベーション膜１９の下層は第２薄膜トランジスタ１０Ｂのバックチャネルを構成するので、ＳｉＯｘ膜であることが好ましく、上層は、水分や不純物からの保護のため、パッシベーション効果の高いＳｉＮｘ膜であることが好ましい。なお、パッシベーション膜１９の材料としては、これらに限定されず、ＳｉＯＮ、ＳｉＮＯなどを組み合わせて用いてもよい。平坦化膜２０は、パッシベーション膜１９上に、例えば塗布により形成される。平坦化膜２０は、有機絶縁層であってもよく、例えばポジ型の感光性を有するアクリル系透明樹脂からなる絶縁層であってもよい。
　この後、フォトリソグラフィによって、パッシベーション膜１９および平坦化膜２０に、第２薄膜トランジスタ１０Ｂのドレイン電極１８ｄＢを露出する開口２５を形成する。
　次いで、図６（ｃ）に示すように、平坦化膜２０上に、透明なコモン電極２１を形成する。コモン電極２１は、ＩＴＯ（インジウム・錫酸化物）膜、ＩＺＯ膜やＺｎＯ膜（酸化亜鉛膜）などの透明導電膜を用いて形成され得る。コモン電極２１は、例えば第２薄膜トランジスタ１０Ｂ上に位置する領域を除き、表示領域１０２の略全体に形成されていてもよい。
　この後、開口２５内、平坦化膜２０上およびコモン電極２１上に第３の絶縁層２２を形成する。次いで、第３の絶縁層２２のうち開口２５内に位置する部分の少なくとも一部を除去し、ドレイン電極１８ｄＢを露出する。第３の絶縁層２２として、例えば酸化珪素（ＳｉＯｘ）膜、窒化珪素（ＳｉＮｘ）膜、酸化窒化珪素（ＳｉＯｘＮｙ；ｘ＞ｙ）膜、窒化酸化珪素（ＳｉＮｘＯｙ；ｘ＞ｙ）膜等を適宜用いることができる。
　続いて、開口２５内でドレイン電極１８ｄＢと接するように、画素電極２３を形成する。画素電極２３は、ＩＴＯ膜、ＩＺＯ膜、ＺｎＯ膜などの透明導電膜を用いて形成され得る。図示していないが、画素電極２３にスリット状の開口を設けるなど、画素電極２３の平面パターンの変更により、ＦＦＳモードやＩＰＳモードの表示装置に対応可能となる。このようにして、本実施形態のアクティブマトリクス基板２００が得られる。
　図７（ａ）は、ポリシリコンＴＦＴの従来の製造工程、図７（ｂ）は、非晶質酸化物半導体ＴＦＴの従来の製造工程、図７（ｃ）は、図５および図６に示す上記方法の製造工程をそれぞれ示す図である。図７から分かるように、上記方法によると、基板１１上に、第１薄膜トランジスタ１０Ａおよび第２薄膜トランジスタ１０Ｂを一体的に形成する際に、第１薄膜トランジスタ１０Ａおよび第２薄膜トランジスタ１０Ｂのゲート配線層形成、第１薄膜トランジスタ１０Ａの層間絶縁膜および第２薄膜トランジスタ１０Ｂのゲート絶縁膜形成、第１薄膜トランジスタ１０Ａおよび第２薄膜トランジスタ１０Ｂのソース配線層形成などの工程を共通化できる。さらに、非晶質酸化物半導体層の結晶化工程と、ポリシリコンなどの結晶質シリコン層の結晶欠陥の水素終端化工程とを、同一の加熱処理で行うことが可能になる。従って、製造工程数や製造コストの増加を抑制できる。
　本実施形態では、画素電極２３の少なくとも一部が、第３の絶縁層２２を介してコモン電極２１と重なるように配置されている（サンドイッチ構造）。このような構造では、画素電極２３とコモン電極２１とが第３の絶縁層２２を介して重なる部分に容量が形成される。この容量は補助容量として機能する。補助容量の誘電体層となる第３の絶縁層２２の材料および厚さ、容量を形成する部分の面積などを適宜調整することにより、所望の容量を有する補助容量が得られる。このため、画素内に、例えばソース配線と同じ金属膜などを利用して補助容量を別途形成する必要がない。従って、金属膜を用いた補助容量の形成による開口率の低下を抑制できる。
　なお、本実施形態のアクティブマトリクス基板２００の画素電極構造は、上述した構造に限定されない。画素電極が、コモン電極よりも下方（基板側）に配置されていてもよい。あるいは、図１３に示すように、画素電極のみを有する単層構造であってもよい。
　（第２の実施形態）
　以下、本発明による半導体装置の第２の実施形態を、表示装置のアクティブマトリクス基板を例に説明する。
　図８は、本実施形態のアクティブマトリクス基板３００を例示する断面図である。アクティブマトリクス基板３００は、結晶質シリコンＴＦＴである第１薄膜トランジスタ１０Ａと、結晶質酸化物半導体ＴＦＴである第２薄膜トランジスタ１０Ｂとを備えている。アクティブマトリクス基板３００では、図３に示す第１の実施形態のアクティブマトリクス基板２００よりも、第２薄膜トランジスタ１０Ｂの結晶質酸化物半導体層１７のパターンが縮小されている。また、アクティブマトリクス基板２００とは異なる画素電極構造を有している。その他の構成は、アクティブマトリクス基板２００と同様であり、説明を省略する。
　図８に示すように、本実施形態では、基板１１を法線方向から見たとき、第２薄膜トランジスタ１０Ｂにおける結晶質酸化物半導体層１７全体が、ゲート電極（あるいはゲート配線）１５Ｂと重なるように、結晶質酸化物半導体層１７のパターンが設定されている。従って、結晶質酸化物半導体層１７のチャネル長（チャネル方向の長さ）は、ゲート電極１５Ｂのチャネル方向に沿った幅よりも小さい。このように結晶質酸化物半導体層１７を縮小すると、表示領域１０２における第２薄膜トランジスタ１０Ｂの面積をさらに縮小できるので、開口率を向上できる。また、さらなる高精細化を図ることが可能になる。
　駆動回路に結晶質シリコンＴＦＴを用いると、ドライバＩＣよりも駆動電圧が低い。駆動電圧が低くなると、結晶質酸化物半導体層１７の特性劣化に対するマージンが低下するので、結晶質酸化物半導体層１７の劣化が小さくても、表示特性に影響を与える場合がある。これに対し、図８に示すように、結晶質酸化物半導体層１７の背面全体をゲート電極１５Ｂで覆うと、バックライトの光が基板１１側から結晶質酸化物半導体層１７に入射することをより確実に抑制できる。従って、結晶質酸化物半導体層１７の特性劣化をより効果的に抑制でき、結晶質酸化物半導体層１７の特性劣化に起因する表示特性の低下を抑えることが可能になる。
　本実施形態では、表示領域１０２において、平坦化膜２０上に、画素電極２３、第３の絶縁層２２およびコモン電極２１がこの順で形成されている。このように、画素電極２３をコモン電極２１よりも下方（基板１１側）に配置すると、第１の実施形態の画素電極構造と比べて、画素電極２３とドレイン電極１８ｄＢとのコンタクト部のサイズを縮小できる。第１の実施形態では、画素電極２３とドレイン電極１８ｄＢとを接触させるために、パッシベーション膜１９および平坦化膜２０に形成された開口２５内に、第３の絶縁層２２の開口を形成する必要がある。これに対し、本実施形態では、開口２５内に他の開口を形成する必要がない。従って、開口２５のサイズ（コンタクトホール径）を小さくできるので、第２薄膜トランジスタ１０Ｂのサイズを小さくできる。この結果、画素内の透過率をより高めることができ、高精細化に有利である。なお、本実施形態でも、第１の実施形態と同様に、画素電極２３とコモン電極２１とが第３の絶縁層２２を介して重なりあって、補助容量を形成できる。
　次に、図面を参照しながら、本実施形態のアクティブマトリクス基板３００の製造方法の一例を説明する。図９および図１０は、アクティブマトリクス基板３００の製造方法を説明するための工程断面図である。
　まず、図９（ａ）～図９（ｄ）に示すように、基板１１上に、結晶質シリコン半導体層１３、第１の絶縁層１４、ゲート電極１５Ａ、１５Ｂ、第２の絶縁層１６を形成する。これらの層の材料、厚さおよび形成方法は、図５（ａ）～図５（ｄ）を参照しながら前述した材料、厚さおよび形成方法と同じである。
　次いで、図９（ｅ）に示すように、第２の絶縁層１６上に、結晶質酸化物半導体膜１７’を形成する。具体的には、まず、第２の絶縁層１６上に非晶質酸化物半導体膜を形成し、この状態で加熱処理を行う。加熱処理は、例えば３５０℃以上５５０℃以下、好ましくは４００℃以上５００℃以下の温度、窒素雰囲気、酸素雰囲気などの処理条件で行う。これにより、非晶質酸化物半導体膜が結晶化されて、結晶質酸化物半導体膜１７’が得られる。また、この加熱処理により、第２の絶縁層１６（主に水素供与性の層１６ａ）から結晶質シリコン半導体層１３に水素が供給され、結晶質シリコン半導体層１３内のシリコン不対結合手が水素で終端化される。
　続いて、図１０（ａ）に示すように、結晶質酸化物半導体膜１７’のパターニングを行い、結晶質酸化物半導体層１７を得る。本実施形態では、基板１１の法線方向から見たとき、結晶質酸化物半導体層１７の輪郭がゲート電極１５Ｂの内部に位置するように、結晶質酸化物半導体膜１７’のパターニングを行う。なお、第１の実施形態で説明したように、非晶質酸化物半導体膜のパターニング後に加熱処理を行って、結晶質酸化物半導体層１７を形成してもよい。
　この後、第１の絶縁層１４および第２の絶縁層１６に、結晶質シリコン半導体層１３のソース領域１３ｓおよびドレイン領域１３ｄに達するコンタクトホールを形成する。続いて、ソース用電極膜を形成し、パターニングを行うことにより、結晶質シリコン半導体層１３のソース領域１３ｓおよびドレイン領域１３ｄと接するソース電極１８ｓＡおよびドレイン電極１８ｄＡ、結晶質酸化物半導体層１７の表面と接するソース電極１８ｓＢおよびドレイン電極１８ｄＢ、およびソースバスライン（図示せず）を形成する。コンタクトホールおよびソースおよびドレイン電極１８ｓＡ、１８ｄＡ、１８ｓＢ、１８ｄＢの形成方法は、図６（ａ）を参照しながら前述した方法と同様である。
　次いで、図１０（ｂ）に示すように、第１薄膜トランジスタ１０Ａおよび第２薄膜トランジスタ１０Ｂを覆うように、パッシベーション膜１９および平坦化膜２０を形成する。これらの膜の材料や厚さ、形成方法は、図６（ｂ）を参照しながら前述した材料、厚さ、形成方法と同様であってもよい。この後、フォトリソグラフィによって、パッシベーション膜１９および平坦化膜２０に、第２薄膜トランジスタ１０Ｂのドレイン電極１８ｄＢを露出する開口２５を形成する。
　次いで、図１０（ｃ）に示すように、画素電極２３を含む画素電極構造を形成する。
　画素電極２３は、平坦化膜２０上および開口２５内に、開口２５内でドレイン電極１８ｄＢと接するように配置される。画素電極２３は、ＩＴＯ膜、ＩＺＯ膜、ＺｎＯ膜などの透明導電膜を形成し、パターニングすることによって形成され得る。
　次いで、平坦化膜２０上および画素電極２３上に、第３の絶縁層２２を形成する。第３の絶縁層２２として、例えば酸化珪素（ＳｉＯｘ）膜、窒化珪素（ＳｉＮｘ）膜、酸化窒化珪素（ＳｉＯｘＮｙ；ｘ＞ｙ）膜、窒化酸化珪素（ＳｉＮｘＯｙ；ｘ＞ｙ）膜等を適宜用いることができる。
　この後、第３の絶縁層２２上に透明なコモン電極２１を形成する。コモン電極２１は、例えば、ＩＴＯ（インジウム・錫酸化物）膜、ＩＺＯ膜やＺｎＯ膜（酸化亜鉛膜）などの透明導電膜を形成し、パターニングすることによって得られる。コモン電極２１は、例えば第２薄膜トランジスタ１０Ｂ上に位置する領域を除き、表示領域１０２の略全体に形成されていてもよい。このようにして、本実施形態のアクティブマトリクス基板３００が得られる。
　本実施形態では、開口２５内において、第３の絶縁層２２に開口を設ける必要がない。このため、開口２５のサイズ（コンタクトホール径）を図６（ｂ）に示す開口２５のサイズよりも小さくすることが可能である。
　図示していないが、例えばコモン電極２１の平面パターンの変更により、ＦＦＳモードの表示装置に対応可能となる。さらに、画素電極２３の平面パターンの変更により、ＩＰＳモードの表示装置にも対応できる。
　なお、アクティブマトリクス基板３００の画素電極構造は、上述した構造に限定されない。画素電極が、コモン電極よりも上方（液晶層などの表示媒体層側）に配置されていてもよい。あるいは、図１３に示すように、画素電極のみを有する単層構造であってもよい。
　アクティブマトリクス基板３００を用いると、第１の実施形態と同様に、高精細で、低消費電力および狭額縁の表示装置を実現し得る。また、第１の実施形態と同様に、製造工程数や製造コストの増加を抑えつつ、同一基板１１上に、第１薄膜トランジスタ１０Ａおよび第２薄膜トランジスタ１０Ｂを形成できる。
　本発明の半導体装置の実施形態は、上述した第１および第２の実施形態に限定されない。各薄膜トランジスタ１０Ａ、１０Ｂの構造も、図４および図８に示す構造に限定されない。例えば、上記の実施形態では、薄膜トランジスタ１０Ａ、１０Ｂはシングルドレイン構造を有しているが、信頼性を高めるために、ＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）構造、またはＬＤＤ領域がゲート電極と重なるＧＯＬＤ（Ｇａｔｅ－Ｏｖｅｒｌａｐｐｅｄ　ＬＤＤ）構造を有していてもよい。また、必要に応じて、結晶質シリコン半導体層１３に、しきい値電圧制御のためのチャネルドーピングを行なってもよい。さらに、第１薄膜トランジスタ１０Ａおよび第２薄膜トランジスタ１０Ｂは、それぞれ、ボトムゲート構造およびトップゲート構造の何れを有していてもよい。また、第２の絶縁層１６は、上述したような積層構造を有さず、単層であってもよい。
　本発明の実施形態の半導体装置において、第１薄膜トランジスタ１０Ａおよび第２薄膜トランジスタ１０Ｂの用途や形成される領域は、上記の用途や領域に限定されない。本実施形態では、複数のＴＦＴを備えた装置において、各ＴＦＴに要求される特性に応じて、第１薄膜トランジスタ１０Ａおよび第２薄膜トランジスタ１０Ｂを使い分けられればよい。第２薄膜トランジスタ１０Ｂは、表示領域１０２内で画素用ＴＦＴとして用いられるだけでなく、駆動回路形成領域１０１で回路素子として用いられてもよい。例えば駆動回路において、高いＯＮ電流が必要なく、逆にＯＦＦ時の低リーク電流が要求されるＴＦＴに、第２薄膜トランジスタ１０Ｂを適用してもよい。
　本発明の実施形態は、アクティブマトリクス基板に限定されず、複数の薄膜トランジスタを備える種々の装置に適用され得る。例えば回路基板、表示装置、電子機器などに広く適用できる。これにより、要求された特性に応じたＴＦＴを用いて、半導体装置の性能、信頼性を高め、小型化を図ることが可能になる。
　本発明の実施形態の半導体装置の製造方法も、上述の実施形態で説明した方法に限定されない。
　例えば、第１薄膜トランジスタ１０Ａを用いてＣＭＯＳ回路を形成する場合には、複数の結晶質シリコン半導体層１３を形成した後、結晶質シリコン半導体層１３へ不純物イオンを注入する工程において、結晶質シリコン半導体層１３の一部をフォトレジストなどのマスクで覆って第１導電型の不純物を注入し、結晶質シリコン半導体層１３の他の一部をマスクで覆って第２導電型の不純物を注入してもよい。このようにして、ｎ型不純物とｐ型不純物とを、それぞれの結晶質シリコン半導体層１３へ打ち分けることにより、所望の導電型のＴＦＴを形成できる。
　非晶質酸化物半導体膜（または非晶質酸化物半導体層）の結晶化方法も、上記のような加熱処理による方法に限定されない。また、上記方法では、同一の加熱工程において非晶質酸化物半導体膜の結晶化と結晶質シリコン半導体層１３の水素終端化とを行ったが、これらの処理を別々の工程で行ってもよい。
　また、ａ－Ｓｉ膜の結晶化方法も、レーザーを用いた方法に限定されない。例えば、結晶化を促進する触媒金属（例えばニッケル）をａ－Ｓｉ膜に添加し、加熱処理（例えば５５０℃以上６５０℃以下）を行なって、ａ－Ｓｉ膜を固相結晶化させてもよい。あるいは、このようにして固相結晶化させた膜に対し、さらに、レーザー光を照射して、結晶性を高めてもよい。このようにして得られた結晶性の高い膜は、通常のポリシリコン膜よりも高い移動度（例えば通常のポリシリコン膜の２倍程度の移動度）を有し得る。従って、上記方法で結晶性を高めた膜を第１薄膜トランジスタ１０Ａの活性層に用いれば、駆動回路の面積をさらに効果的に縮小できる。
　本発明の実施形態は、複数の薄膜トランジスタを備えた装置や電子機器に広く適用可能である。例えば、アクティブマトリクス基板等の回路基板、液晶表示装置、有機エレクトロルミネセンス（ＥＬ）表示装置および無機エレクトロルミネセンス表示装置等の表示装置、放射線検出器、イメージセンサ等の撮像装置、画像入力装置や指紋読み取り装置等の電子装置などに適用され得る。
　１０Ａ　　第１薄膜トランジスタ
　１０Ｂ　　第２薄膜トランジスタ
　１１　　　基板
　１２　　　下地膜
　１３　　　結晶質シリコン半導体層
　１３ｃ　　活性領域
　１３ｄ　　ドレイン領域
　１３ｓ　　ソース領域
　１４　　　第１の絶縁層
　１５Ａ　　ゲート電極
　１５Ｂ　　ゲート電極
　１６　　　第２の絶縁層
　１６ａ　　水素供与性の層
　１６ｂ　　酸素供与性の層
　１７　　　結晶質酸化物半導体層
　１７ｃ　　活性領域
　１７ｄ　　ドレインコンタクト領域
　１７ｓ　　ソースコンタクト領域
　１８ｄＡ　ドレイン電極
　１８ｄＢ　ドレイン電極
　１８ｓＡ　ソース電極
　１８ｓＢ　ソース電極
　１９　　　パッシベーション膜
　２０　　　平坦化膜
　２１　　　コモン電極
　２２　　　第３の絶縁層
　２３　　　画素電極
　２５　　　開口
　４０　　　ゲートドライバ回路
　５０　　　ドライバＩＣ
　６０　　　ＳＳＤ回路
　７０　　　検査回路
　１００　　半導体装置
　１０１　　駆動回路形成領域
　１０２　　表示領域
　１０４　　エキシマレーザー光
　１０８　　不純物
　２００、３００　　アクティブマトリクス基板

Claims (22)

  1. 　基板と、
    　前記基板に支持され、結晶質シリコンを主として含む第１活性領域を有する第１薄膜トランジスタと、
    　前記基板に支持され、結晶質部分を有する酸化物半導体を主として含む第２活性領域を有する第２薄膜トランジスタと
    を備える半導体装置。
  2. 　前記第１活性領域を含む層と、前記第２活性領域を含む層とは別層に設けられており、これらの層の間に介在する絶縁層をさらに備え、
    　前記基板の法線方向から見たとき、前記絶縁層は、前記第１活性領域および前記第２活性領域の両方と重なっており、
    　前記絶縁層は、水素を供給可能な水素供与性の層と、前記水素供与性の層よりも前記第２活性領域側に位置する、酸素を供給可能な酸素供与性の層とを含む積層構造を有している請求項１に記載の半導体装置。
  3. 　前記第１薄膜トランジスタを覆う第１層間絶縁膜をさらに備え、
    　前記絶縁層は、前記第１層間絶縁膜と、前記第２薄膜トランジスタのゲート絶縁膜とを含む請求項２に記載の半導体装置。
  4. 　前記絶縁層の前記水素供与性の層は、窒化珪素を主として含み、前記酸素供与性の層は、酸化珪素を主として含む請求項２または３に記載の半導体装置。
  5. 　前記第１薄膜トランジスタのゲート電極と、前記第２薄膜トランジスタのゲート電極とは、同一層内に形成されている請求項１から４のいずれかに記載の半導体装置。
  6. 　前記第１薄膜トランジスタのソース電極およびドレイン電極と、前記第２薄膜トランジスタのソース電極およびドレイン電極とは、同一の層内に形成されている請求項１から５のいずれかに記載の半導体装置。
  7. 　前記第１薄膜トランジスタはトップゲート構造を有し、前記第２薄膜トランジスタはボトムゲート構造を有する請求項１から６のいずれかに記載の半導体装置。
  8. 　複数の画素を有する表示領域と、前記表示領域以外の領域に設けられ、駆動回路を有する駆動回路形成領域とをさらに備え、
    　前記第１薄膜トランジスタは、前記駆動回路形成領域において、前記駆動回路を構成し、
    　前記第２薄膜トランジスタは、前記表示領域の各画素に配置されている請求項１から７のいずれかに記載の半導体装置。
  9. 　前記駆動回路は、ソース切替回路を含む請求項８に記載の半導体装置。
  10. 　前記酸化物半導体はＩｎ－Ｇａ－Ｚｎ－Ｏ系半導体を含む請求項１から９のいずれかに記載の半導体装置。
  11. 　前記結晶質シリコンは多結晶シリコンである請求項１から１０のいずれかに記載の半導体装置。
  12. 　第１薄膜トランジスタと第２薄膜トランジスタとを備える半導体装置の製造方法であって、
    　絶縁表面を有する基板上に、前記第１薄膜トランジスタの活性領域となる部分を含む結晶質シリコン層を形成する工程（Ａ）と、
    　結晶質シリコン層の上に、第１の絶縁層を形成する工程（Ｂ）と、
    　前記第１の絶縁層上に、前記第１および第２薄膜トランジスタのゲート電極を形成する工程（Ｃ）と、
    　前記第１および第２薄膜トランジスタの前記ゲート電極を覆う第２の絶縁層を形成する工程（Ｄ）と、
    　前記第２の絶縁層上に、前記第２薄膜トランジスタの活性領域となる部分を含む非晶質酸化物半導体層を形成する工程（Ｅ）と、
    　加熱処理により、前記第２の絶縁層から前記結晶質シリコン層に水素を供給して前記結晶質シリコン層の水素化を行うとともに、前記非晶質酸化物半導体層を結晶化して結晶質部分を有する酸化物半導体層を得る工程（Ｆ）と、
    　前記結晶質シリコン層と接続された、前記第１薄膜トランジスタのソース電極およびドレイン電極と、前記結晶質部分を有する酸化物半導体層と接続された、前記第２薄膜トランジスタのソース電極およびドレイン電極とを形成する工程（Ｇ）と
    を包含する半導体装置の製造方法。
  13. 　前記工程（Ｄ）では、前記第２の絶縁層として、水素を供給可能な水素供与性の層と、前記水素供与性の層の上に配置された、酸素を供給可能な酸素供与性の層とを含む積層膜を形成する請求項１２に記載の半導体装置の製造方法。
  14. 　前記水素供与性の層は、窒化珪素を主として含む層であり、前記酸素供与性の層は、酸化珪素を主として含む層である請求項１３に記載の半導体装置の製造方法。
  15. 　前記第１の絶縁層は、前記第１薄膜トランジスタのゲート絶縁膜を含み、
    　前記第２の絶縁層は、前記第１薄膜トランジスタを覆う層間絶縁膜と、前記第２薄膜トランジスタのゲート絶縁膜とを含む請求項１２から１４のいずれかに記載の半導体装置の製造方法。
  16. 　前記工程（Ａ）は、非晶質シリコン膜を形成する工程と、レーザー照射により前記非晶質シリコン膜を結晶化させる工程とを含む請求項１２から１５のいずれかに記載の半導体装置の製造方法。
  17. 　前記工程（Ａ）は、非晶質シリコン膜を形成する工程と、前記非晶質シリコン膜の少なくとも一部に金属触媒を添加する工程と、前記金属触媒が添加された非晶質シリコン膜の加熱処理を行うことにより、前記非晶質シリコン膜の少なくとも一部を結晶化させる工程とを含む請求項１２から１５のいずれかに記載の半導体装置の製造方法。
  18. 　前記工程（Ｇ）の後、
    　　第３の絶縁層を形成する工程（Ｈ）と、
    　　前記第３の絶縁層の上に有機系の平坦化膜を形成する工程（Ｉ）と、
    　　前記平坦化膜の上に画素電極を形成する工程（Ｊ）と
    をさらに包含し、
    　前記画素電極は、前記第３の絶縁層および前記平坦化膜に設けられた開口内で、前記第２薄膜トランジスタのソース電極またはドレイン電極に接続されている請求項１２から１７のいずれかに記載の半導体装置の製造方法。
  19. 　一回のフォトリソ工程で、前記第３の絶縁層および前記平坦化膜に前記開口を形成する工程をさらに含む請求項１８に記載の半導体装置の製造方法。
  20. 　前記工程（Ｉ）と前記工程（Ｊ）との間に、
    　　コモン電極を形成する工程と、
    　　前記コモン電極の上に第４の絶縁膜を形成する工程と
    をさらに包含する請求項１８または１９に記載の半導体装置の製造方法。
  21. 　前記工程（Ｉ）の後に、
    　　第４の絶縁膜を形成する工程と、
    　　前記第４の絶縁膜の上にコモン電極を形成する工程と
    をさらに包含する請求項１８または１９に記載の半導体装置の製造方法。
  22. 　前記酸化物半導体層はＩｎ－Ｇａ－Ｚｎ－Ｏ系半導体を含む請求項１２から２１のいずれかに記載の半導体装置の製造方法。
PCT/JP2014/071475 2013-10-09 2014-08-15 半導体装置およびその製造方法 WO2015052991A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US15/027,724 US9985055B2 (en) 2013-10-09 2014-08-15 Semiconductor device and method for manufacturing same
CN201480055288.0A CN105612608B (zh) 2013-10-09 2014-08-15 半导体装置及其制造方法
JP2015541468A JP6101357B2 (ja) 2013-10-09 2014-08-15 半導体装置およびその製造方法
US15/292,442 US10134785B2 (en) 2013-10-09 2016-10-13 Semiconductor device and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-212000 2013-10-09
JP2013212000 2013-10-09

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US15/027,724 A-371-Of-International US9985055B2 (en) 2013-10-09 2014-08-15 Semiconductor device and method for manufacturing same
US15/292,442 Continuation US10134785B2 (en) 2013-10-09 2016-10-13 Semiconductor device and method for manufacturing same

Publications (1)

Publication Number Publication Date
WO2015052991A1 true WO2015052991A1 (ja) 2015-04-16

Family

ID=52812811

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/071475 WO2015052991A1 (ja) 2013-10-09 2014-08-15 半導体装置およびその製造方法

Country Status (5)

Country Link
US (2) US9985055B2 (ja)
JP (1) JP6101357B2 (ja)
CN (1) CN105612608B (ja)
TW (3) TWI624952B (ja)
WO (1) WO2015052991A1 (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3086370A1 (en) * 2015-04-20 2016-10-26 LG Display Co., Ltd. Thin film transistor substrate and method for manufacturing the same
WO2017130776A1 (ja) * 2016-01-27 2017-08-03 シャープ株式会社 半導体装置およびその製造方法
WO2017158843A1 (ja) * 2016-03-18 2017-09-21 堺ディスプレイプロダクト株式会社 表示パネル及び表示パネルの製造方法
JP2017208473A (ja) * 2016-05-19 2017-11-24 株式会社ジャパンディスプレイ 表示装置
WO2018043472A1 (ja) * 2016-09-02 2018-03-08 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP2018074076A (ja) * 2016-11-02 2018-05-10 株式会社ジャパンディスプレイ 表示装置
WO2018131649A1 (ja) * 2017-01-16 2018-07-19 シャープ株式会社 アクティブマトリクス基板、液晶表示パネルおよび液晶表示パネルの製造方法
WO2018180617A1 (ja) * 2017-03-27 2018-10-04 シャープ株式会社 アクティブマトリクス基板、液晶表示装置および有機ｅｌ表示装置
WO2018179121A1 (ja) * 2017-03-29 2018-10-04 シャープ株式会社 半導体装置および半導体装置の製造方法
WO2018180723A1 (ja) * 2017-03-27 2018-10-04 シャープ株式会社 アクティブマトリクス基板およびその製造方法
KR20180125101A (ko) * 2017-05-12 2018-11-22 엘지디스플레이 주식회사 전계 발광 표시 장치
WO2019186924A1 (ja) * 2018-03-29 2019-10-03 シャープ株式会社 表示装置及び表示装置の製造方法
JP2020509603A (ja) * 2017-03-30 2020-03-26 深▲せん▼市華星光電技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． Ｔｆｔバックプレーンの製造方法及びｔｆｔバックプレーン
JP2020079942A (ja) * 2015-12-04 2020-05-28 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． 発光ダイオードを備えたディスプレイ
CN113764517A (zh) * 2020-06-05 2021-12-07 夏普株式会社 有源矩阵基板及其制造方法
JP2022000894A (ja) * 2015-08-31 2022-01-04 株式会社半導体エネルギー研究所 表示装置の作製方法
US11493812B2 (en) 2019-10-11 2022-11-08 Japan Display Inc. Display device and semiconductor device
WO2023286168A1 (ja) * 2021-07-13 2023-01-19 シャープディスプレイテクノロジー株式会社 表示装置
JP7524040B2 (ja) 2020-11-24 2024-07-29 株式会社ジャパンディスプレイ 表示装置及びその製造方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR101944656B1 (ko) * 2009-06-30 2019-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
US20240233672A9 (en) * 2015-12-03 2024-07-11 Innolux Corporation Driver circuit
KR102465559B1 (ko) * 2015-12-28 2022-11-11 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102485374B1 (ko) * 2015-12-31 2023-01-04 엘지디스플레이 주식회사 디스플레이 장치
US10192898B2 (en) * 2016-04-08 2019-01-29 Innolux Corporation Display device including hybrid types of transistors
JP6668160B2 (ja) * 2016-05-06 2020-03-18 株式会社ジャパンディスプレイ 表示装置の製造方法
JP6740015B2 (ja) * 2016-06-10 2020-08-12 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
TWI651848B (zh) * 2016-12-13 2019-02-21 友達光電股份有限公司 金屬氧化物半導體層的結晶方法、半導體結構、主動陣列基板、及氧化銦鎵鋅晶體
KR20190104394A (ko) * 2017-01-24 2019-09-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
CN110312962A (zh) * 2017-02-20 2019-10-08 夏普株式会社 有源矩阵基板和液晶显示装置
CN107123654A (zh) * 2017-05-26 2017-09-01 京东方科技集团股份有限公司 阵列基板及其制备方法和显示装置
JP2019053105A (ja) * 2017-09-13 2019-04-04 シャープ株式会社 表示パネル用基板の製造方法
CN107689345B (zh) * 2017-10-09 2020-04-28 深圳市华星光电半导体显示技术有限公司 Tft基板及其制作方法与oled面板及其制作方法
CN108281382B (zh) * 2018-01-22 2021-01-15 京东方科技集团股份有限公司 一种显示基板的制作方法及显示基板
CN111656430B (zh) 2018-02-01 2022-07-26 株式会社半导体能源研究所 显示装置及电子设备
CN108598087B (zh) * 2018-04-26 2021-01-15 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、电子装置
DE102019004521B4 (de) * 2018-07-02 2025-02-06 Sharp Kabushiki Kaisha Aktivmatrixsubstrat und verfahren zur herstellung eines aktivmatrixsubstrats
US10818697B2 (en) * 2018-08-06 2020-10-27 Sharp Kabushiki Kaisha Semiconductor device, display device, and method of producing semiconductor device
JP2020027862A (ja) * 2018-08-10 2020-02-20 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP6799123B2 (ja) * 2018-09-19 2020-12-09 シャープ株式会社 アクティブマトリクス基板およびその製造方法
KR102783947B1 (ko) * 2018-11-07 2025-03-18 엘지디스플레이 주식회사 표시 장치
CN109671748B (zh) * 2018-12-12 2020-06-16 武汉华星光电半导体显示技术有限公司 一种显示面板及其制作方法
CN110137182A (zh) * 2019-04-04 2019-08-16 惠科股份有限公司 一种阵列基板及其制造方法和显示面板
JP7313308B2 (ja) * 2019-04-25 2023-07-24 芝浦メカトロニクス株式会社 成膜装置及び成膜方法
CN110649044B (zh) * 2019-09-30 2022-02-25 厦门天马微电子有限公司 阵列基板及其制作方法、显示面板和显示装置
TWI717972B (zh) * 2020-01-14 2021-02-01 友達光電股份有限公司 主動陣列基板及其製造方法
CN114930536A (zh) * 2020-09-30 2022-08-19 京东方科技集团股份有限公司 显示基板、显示面板和显示装置
KR102719863B1 (ko) * 2020-11-20 2024-10-18 엘지디스플레이 주식회사 어레이 기판과 표시 장치 및 표시 장치의 제조 방법
JP7646453B2 (ja) 2021-05-24 2025-03-17 株式会社ジャパンディスプレイ 表示装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299653A (ja) * 1991-04-05 1993-11-12 Fuji Xerox Co Ltd 半導体装置及びその製造方法
JP2009506563A (ja) * 2005-08-30 2009-02-12 コミシリア ア レネルジ アトミック アモルファス多結晶シリコン薄膜回路の製造方法
JP2009033145A (ja) * 2007-06-29 2009-02-12 Semiconductor Energy Lab Co Ltd 半導体装置
JP2010003910A (ja) * 2008-06-20 2010-01-07 Toshiba Mobile Display Co Ltd 表示素子
JP2011023695A (ja) * 2009-07-15 2011-02-03 Samsung Mobile Display Co Ltd 有機電界発光表示装置及びその製造方法
JP2011048339A (ja) * 2009-08-25 2011-03-10 Samsung Mobile Display Co Ltd 有機発光表示装置及びその製造方法
JP2011054936A (ja) * 2009-09-03 2011-03-17 Samsung Mobile Display Co Ltd 有機発光表示装置及びその製造方法
JP2011119672A (ja) * 2009-10-29 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体装置
WO2011104938A1 (ja) * 2010-02-23 2011-09-01 シャープ株式会社 回路基板の製造方法、回路基板及び表示装置
WO2012176422A1 (ja) * 2011-06-24 2012-12-27 シャープ株式会社 表示装置及びその製造方法
JP2013191852A (ja) * 2005-09-29 2013-09-26 Semiconductor Energy Lab Co Ltd 半導体装置、電気泳動表示装置、表示モジュール、及び電子機器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6423575A (en) * 1987-07-17 1989-01-26 Sharp Kk Thin film transistor
JP2771812B2 (ja) * 1988-02-05 1998-07-02 ソニー株式会社 半導体装置の製造方法
JP4115158B2 (ja) 2002-04-24 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
JP5484853B2 (ja) * 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011010542A1 (en) * 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011096125A1 (ja) * 2010-02-08 2011-08-11 シャープ株式会社 表示装置
WO2011122280A1 (en) 2010-03-31 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US8581257B2 (en) 2010-04-07 2013-11-12 Sharp Kabushiki Kaisha Circuit board and display device
JP2011222767A (ja) * 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
US8823092B2 (en) * 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101995082B1 (ko) 2010-12-03 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
US8987728B2 (en) 2011-03-25 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US9478668B2 (en) * 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR20120131753A (ko) * 2011-05-26 2012-12-05 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 유기 발광 표시 장치
KR101951296B1 (ko) * 2011-12-06 2019-04-26 엘지디스플레이 주식회사 산화물 반도체층을 갖는 박막트랜지스터 및 이를 구비한 어레이 기판
JP5906132B2 (ja) * 2012-05-09 2016-04-20 株式会社ジャパンディスプレイ 表示装置
KR20140026257A (ko) * 2012-08-23 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299653A (ja) * 1991-04-05 1993-11-12 Fuji Xerox Co Ltd 半導体装置及びその製造方法
JP2009506563A (ja) * 2005-08-30 2009-02-12 コミシリア ア レネルジ アトミック アモルファス多結晶シリコン薄膜回路の製造方法
JP2013191852A (ja) * 2005-09-29 2013-09-26 Semiconductor Energy Lab Co Ltd 半導体装置、電気泳動表示装置、表示モジュール、及び電子機器
JP2009033145A (ja) * 2007-06-29 2009-02-12 Semiconductor Energy Lab Co Ltd 半導体装置
JP2010003910A (ja) * 2008-06-20 2010-01-07 Toshiba Mobile Display Co Ltd 表示素子
JP2011023695A (ja) * 2009-07-15 2011-02-03 Samsung Mobile Display Co Ltd 有機電界発光表示装置及びその製造方法
JP2011048339A (ja) * 2009-08-25 2011-03-10 Samsung Mobile Display Co Ltd 有機発光表示装置及びその製造方法
JP2011054936A (ja) * 2009-09-03 2011-03-17 Samsung Mobile Display Co Ltd 有機発光表示装置及びその製造方法
JP2011119672A (ja) * 2009-10-29 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体装置
WO2011104938A1 (ja) * 2010-02-23 2011-09-01 シャープ株式会社 回路基板の製造方法、回路基板及び表示装置
WO2012176422A1 (ja) * 2011-06-24 2012-12-27 シャープ株式会社 表示装置及びその製造方法

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10074675B2 (en) 2015-04-20 2018-09-11 Lg Display Co., Ltd. Thin film transistor substrate and method for manufacturing the same
KR20160124963A (ko) * 2015-04-20 2016-10-31 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN106067466A (zh) * 2015-04-20 2016-11-02 乐金显示有限公司 薄膜晶体管基板及其制造方法
EP3086370A1 (en) * 2015-04-20 2016-10-26 LG Display Co., Ltd. Thin film transistor substrate and method for manufacturing the same
KR102326170B1 (ko) * 2015-04-20 2021-11-17 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US10847551B2 (en) 2015-04-20 2020-11-24 Lg Display Co., Ltd. Thin film transistor substrate and method for manufacturing the same
JP2022000894A (ja) * 2015-08-31 2022-01-04 株式会社半導体エネルギー研究所 表示装置の作製方法
JP7198884B2 (ja) 2015-08-31 2023-01-04 株式会社半導体エネルギー研究所 表示装置の作製方法
US11462163B2 (en) 2015-12-04 2022-10-04 Apple Inc. Display with light-emitting diodes
US10997917B2 (en) 2015-12-04 2021-05-04 Apple Inc. Display with light-emitting diodes
JP2020079942A (ja) * 2015-12-04 2020-05-28 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． 発光ダイオードを備えたディスプレイ
US12142220B2 (en) 2015-12-04 2024-11-12 Apple Inc. Display with light-emitting diodes
US11875745B2 (en) 2015-12-04 2024-01-16 Apple Inc. Display with light-emitting diodes
US11615746B2 (en) 2015-12-04 2023-03-28 Apple Inc. Display with light-emitting diodes
US11232748B2 (en) 2015-12-04 2022-01-25 Apple Inc. Display with light-emitting diodes
WO2017130776A1 (ja) * 2016-01-27 2017-08-03 シャープ株式会社 半導体装置およびその製造方法
WO2017158843A1 (ja) * 2016-03-18 2017-09-21 堺ディスプレイプロダクト株式会社 表示パネル及び表示パネルの製造方法
JP2017208473A (ja) * 2016-05-19 2017-11-24 株式会社ジャパンディスプレイ 表示装置
JPWO2018043472A1 (ja) * 2016-09-02 2019-06-27 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN109661729A (zh) * 2016-09-02 2019-04-19 夏普株式会社 有源矩阵基板及其制造方法
WO2018043472A1 (ja) * 2016-09-02 2018-03-08 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP2018074076A (ja) * 2016-11-02 2018-05-10 株式会社ジャパンディスプレイ 表示装置
WO2018131649A1 (ja) * 2017-01-16 2018-07-19 シャープ株式会社 アクティブマトリクス基板、液晶表示パネルおよび液晶表示パネルの製造方法
US11107429B2 (en) 2017-03-27 2021-08-31 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display device, and organic EL display device
WO2018180617A1 (ja) * 2017-03-27 2018-10-04 シャープ株式会社 アクティブマトリクス基板、液晶表示装置および有機ｅｌ表示装置
US11038001B2 (en) 2017-03-27 2021-06-15 Sharp Kabushiki Kaisha Active matrix substrate and method for producing same
WO2018180723A1 (ja) * 2017-03-27 2018-10-04 シャープ株式会社 アクティブマトリクス基板およびその製造方法
WO2018179121A1 (ja) * 2017-03-29 2018-10-04 シャープ株式会社 半導体装置および半導体装置の製造方法
US10840269B2 (en) 2017-03-29 2020-11-17 Sharp Kabushiki Kaisha Semiconductor device and method of manufacturing semiconductor device
JP2020509603A (ja) * 2017-03-30 2020-03-26 深▲せん▼市華星光電技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． Ｔｆｔバックプレーンの製造方法及びｔｆｔバックプレーン
KR20180125101A (ko) * 2017-05-12 2018-11-22 엘지디스플레이 주식회사 전계 발광 표시 장치
KR102348657B1 (ko) * 2017-05-12 2022-01-10 엘지디스플레이 주식회사 전계 발광 표시 장치
WO2019186924A1 (ja) * 2018-03-29 2019-10-03 シャープ株式会社 表示装置及び表示装置の製造方法
US11493812B2 (en) 2019-10-11 2022-11-08 Japan Display Inc. Display device and semiconductor device
JP2021192406A (ja) * 2020-06-05 2021-12-16 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN113764517A (zh) * 2020-06-05 2021-12-07 夏普株式会社 有源矩阵基板及其制造方法
JP7524040B2 (ja) 2020-11-24 2024-07-29 株式会社ジャパンディスプレイ 表示装置及びその製造方法
US12108627B2 (en) 2020-11-24 2024-10-01 Japan Display Inc. Display device and manufacturing method therefor
WO2023286168A1 (ja) * 2021-07-13 2023-01-19 シャープディスプレイテクノロジー株式会社 表示装置

Also Published As

Publication number Publication date
TW201707216A (zh) 2017-02-16
TW201523889A (zh) 2015-06-16
TW201705494A (zh) 2017-02-01
JP6101357B2 (ja) 2017-03-22
TWI619258B (zh) 2018-03-21
US10134785B2 (en) 2018-11-20
US9985055B2 (en) 2018-05-29
CN105612608A (zh) 2016-05-25
TWI624952B (zh) 2018-05-21
US20170033133A1 (en) 2017-02-02
CN105612608B (zh) 2019-12-20
US20160247831A1 (en) 2016-08-25
JPWO2015052991A1 (ja) 2017-03-09

Similar Documents

Publication Publication Date Title
JP6101357B2 (ja) 半導体装置およびその製造方法
CN108140675B (zh) 半导体装置及其制造方法
US10978529B2 (en) Active matrix substrate and method for manufacturing the same
JP5314040B2 (ja) 半導体装置の製造方法
CN110521003B (zh) 有源矩阵基板及其制造方法
JP5824536B2 (ja) 半導体装置およびその製造方法
JP2020004861A (ja) 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
WO2016098651A1 (ja) 半導体装置、その製造方法、および半導体装置を備えた表示装置
TW201310646A (zh) 半導體裝置及其製造方法
US20170184893A1 (en) Semiconductor apparatus, method of manufacturing same, and liquid crystal display apparatus
JPWO2018043472A1 (ja) アクティブマトリクス基板およびその製造方法
US20210183899A1 (en) Active matrix substrate and method for manufacturing same
US20200243568A1 (en) Active matrix substrate and method for producing same
CN104094409A (zh) 半导体装置及其制造方法
JP2024059714A (ja) 薄膜トランジスタ
US11721704B2 (en) Active matrix substrate
JP2023081048A (ja) アクティブマトリクス基板、液晶表示装置およびアクティブマトリクス基板の製造方法
US20150048360A1 (en) Semiconductor device and semiconductor device manufacturing method
WO2013151002A1 (ja) 半導体装置およびその製造方法
US8816437B2 (en) Semiconductor device and method for manufacturing same
JP2011108706A (ja) 表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14852092

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015541468

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15027724

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14852092

Country of ref document: EP

Kind code of ref document: A1

点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载