+

WO2013039003A1 - 発光ダイオード素子 - Google Patents

発光ダイオード素子 Download PDF

Info

Publication number
WO2013039003A1
WO2013039003A1 PCT/JP2012/072922 JP2012072922W WO2013039003A1 WO 2013039003 A1 WO2013039003 A1 WO 2013039003A1 JP 2012072922 W JP2012072922 W JP 2012072922W WO 2013039003 A1 WO2013039003 A1 WO 2013039003A1
Authority
WO
WIPO (PCT)
Prior art keywords
gan
substrate
light emitting
emitting diode
layer
Prior art date
Application number
PCT/JP2012/072922
Other languages
English (en)
French (fr)
Inventor
由季 春田
Original Assignee
三菱化学株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011198118A external-priority patent/JP5163970B1/ja
Priority claimed from JP2011211577A external-priority patent/JP2013074071A/ja
Priority claimed from JP2011223416A external-priority patent/JP2013084750A/ja
Priority to KR1020137012072A priority Critical patent/KR20140048071A/ko
Priority to KR1020137010221A priority patent/KR101433548B1/ko
Application filed by 三菱化学株式会社 filed Critical 三菱化学株式会社
Priority to JP2012268709A priority patent/JP5234219B1/ja
Priority to JP2012268708A priority patent/JP5234218B1/ja
Priority to JP2012268712A priority patent/JP5234220B1/ja
Priority to US13/841,751 priority patent/US9006792B2/en
Publication of WO2013039003A1 publication Critical patent/WO2013039003A1/ja
Priority to JP2013184585A priority patent/JP2014053614A/ja
Priority to TW102132172A priority patent/TWI495159B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/817—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape

Definitions

  • the present invention relates to a light-emitting diode element, and more particularly to a GaN-based light-emitting diode element having a light-emitting structure formed using a GaN-based semiconductor.
  • a GaN-based semiconductor is a compound semiconductor represented by the general formula Al a In b Ga 1-ab N (0 ⁇ a ⁇ 1, 0 ⁇ b ⁇ 1, 0 ⁇ a + b ⁇ 1), a nitride semiconductor, It is also called a nitride compound semiconductor.
  • Non-Patent Documents 1 to 4 Semiconductor light-emitting devices having a double hetero pn junction type light-emitting structure formed using a GaN-based semiconductor on an m-plane GaN substrate are known (Non-Patent Documents 1 to 4).
  • Non-Patent Documents 1 to 3 disclose light-emitting diode elements.
  • an n-side ohmic electrode is formed on an n-type Si-doped GaN layer formed by epitaxial growth on an m-plane GaN substrate. Is formed.
  • Non-Patent Document 4 discloses a laser diode element in which an n-side ohmic electrode is formed on the back surface of an m-plane GaN substrate.
  • the threshold current of this laser diode element is 36 mA at the time of CW driving and 28 mA at the time of pulse driving, and the threshold voltage is about 7 to 8V.
  • Patent Documents 1 to 6 In a light emitting device having a light emitting structure formed on a GaN substrate, it is said that it is difficult to form a good n-side ohmic electrode on the back surface of the GaN substrate (Patent Documents 1 to 6). Therefore, in the method described in Patent Document 2, the contact resistance of the n-side ohmic electrode formed on the back surface is reduced by polishing the back surface of the GaN substrate with a polishing agent having a particle diameter of 10 ⁇ m or more. It has been. In the method described in Patent Document 3, for the same purpose, the back surface of the GaN substrate is roughened by wet etching or dry etching.
  • Patent Document 4 a damaged layer is formed when the back surface is ground, lapped or polished in order to reduce the thickness of the GaN substrate, which inhibits the formation of a good ohmic electrode. . Therefore, in the method described in Patent Document 4, the back surface of the polished GaN substrate is shaved by dry etching or wet etching. However, Patent Document 5 describes that this purpose cannot be achieved by wet etching. In the method described in Patent Document 6, the contact resistance between the GaN substrate and the n-side ohmic electrode is reduced by dry-etching the back surface of the GaN substrate and scraping off the portion containing crystal defects generated by mechanical polishing. It has been. The knowledge and invention described in Patent Documents 1 to 6 basically relate to a c-plane GaN substrate.
  • An electrode pad formed using a metal material on the element surface is essential for a light emitting diode as a part to which a power supply member such as a metal wire, metal bump, or solder is bonded. Since the electrode pad does not have optical transparency, a light emitting diode in which the current flowing through the light emitting structure is concentrated in a portion that is a shadow of the electrode pad when viewed from the light extraction direction has low light emission efficiency. This is because the light generated at this site is shielded and absorbed by the electrode pad and cannot be extracted efficiently outside the device.
  • a high resistance film (insulating film) or a high resistance region is provided as a current block structure between the electrode pad and the light emitting structure to control the path of the current flowing in the element.
  • a GaN-based light-emitting diode element in which a light-emitting structure is formed on an m-plane GaN substrate does not cause QCSE (Quantum-confined Stark effect), so a white LED that is required to have a small fluctuation in emission wavelength with an increase in applied current Suitable for excitation light source.
  • QCSE Quantum-confined Stark effect
  • the temperature of the phosphor largely fluctuates due to the heat emitted by the light emitting diode element, and the expected effect cannot be obtained.
  • a light emitting diode element having a large amount of heat generation and poor heat dissipation has a low luminous efficiency because its own temperature greatly increases as the applied current is increased.
  • the main objective is to provide the GaN-type light emitting diode element suitable for the excitation light source for white LED.
  • Another object of the present invention is to provide a GaN-based light emitting diode device with improved luminous efficiency, having an n-side electrode formed on the back surface of an m-plane GaN substrate.
  • Still another object of the present invention is to provide a method of manufacturing a GaN-based light emitting diode device having a low contact resistance n-side electrode formed on the back surface of an m-plane GaN substrate.
  • the following GaN-based light emitting diode device is provided.
  • a GaN-based light emitting diode device having a forward voltage of 4.0 V or less when a forward current applied to the light emitting diode device is 20 mA.
  • the light emitting diode structure includes an active layer made of a GaN-based semiconductor, an n-type GaN-based semiconductor layer disposed between the active layer and the m-plane GaN substrate, and the n-type GaN-based semiconductor layer.
  • GaN-based light-emitting diode element according to any one of the above (1) to (5).
  • the back surface of the m-plane GaN substrate has an arithmetic average roughness Ra in the range of 10 ⁇ m square of 0.1 nm or less at least in a portion in contact with the n-side ohmic electrode.
  • the semiconductor light-emitting device according to any one of the above.
  • the GaN-based light emitting diode element according to any one of (1) to (9), wherein the n-side ohmic electrode is patterned.
  • the following GaN-based light emitting diode device is provided.
  • a substrate which is an n-type conductive m-plane GaN substrate, an epitaxial layer made of a GaN-based semiconductor epitaxially grown on the substrate and including a pn junction type light emitting structure, and an n-side formed on the back surface of the substrate
  • the region covered with the n-side electrode includes a low contact resistance region that is a polished region and a high contact resistance region that is a dry-etched region,
  • a GaN-based light emitting diode element wherein all or part of the orthogonal projection of the p-side electrode pad on the back surface of the substrate is included in the high contact resistance region.
  • An auxiliary electrode connected to the p-side electrode pad is formed on the p-side ohmic electrode, and all or a part of the orthogonal projection of the auxiliary electrode to the back surface of the substrate is the high contact resistance.
  • a substrate which is an n-type conductive m-plane GaN substrate, an epi layer made of a GaN-based semiconductor epitaxially grown on the substrate and including a pn junction type light-emitting structure, and a light transmission formed on the back surface of the substrate
  • the region covered with the n-side ohmic electrode includes a low contact resistance region that is a polished region and a high contact resistance region that is a dry etched region,
  • a GaN-based light emitting diode element wherein all or part of an orthogonal projection of the n-side electrode pad on the back surface of the substrate is included in the high contact resistance region.
  • An auxiliary electrode connected to the n-side electrode pad is formed on the n-side ohmic electrode, and all or a part of the orthogonal projection of the auxiliary electrode to the back surface of the substrate is the high contact resistance.
  • a substrate which is an n-type conductive m-plane GaN substrate, an epitaxial layer made of a GaN-based semiconductor epitaxially grown on the substrate and including a pn junction type light emitting structure, and partially formed on the back surface of the substrate
  • the n-side electrode has a pad part and an auxiliary part connected to the pad part,
  • the region covered with the n-side electrode includes a low contact resistance region that is a polished region and a high contact resistance region that is a dry etched region,
  • a GaN-based light emitting diode element wherein all or part of the orthogonal projection of the pad portion on the back surface of the substrate is included in the high contact resistance region.
  • the following method for manufacturing a GaN-based light emitting diode element is provided. (18) (i) preparing an epi-wafer having a substrate which is an n-type conductive m-plane GaN substrate and an epi layer made of a GaN-based semiconductor epitaxially grown on the substrate and including a pn junction type light-emitting structure; One step, (Ii) a second step of polishing the back surface of the substrate included in the epi-wafer; (Iii) a third step of forming an n-side ohmic electrode over the entire back surface of the substrate polished in the second step; (Iv) a fourth step of patterning the n-side ohmic electrode formed in the third step by etching; The manufacturing method of the GaN-type light emitting diode element which has this.
  • the n-side ohmic electrode is a polycrystalline transparent conductive oxide film, and in the fourth step, a part of the n-side ohmic electrode is etched so that the residue remains on the substrate.
  • the exposed back surface of the substrate is roughly processed by dry etching using the residue as an etching mask.
  • the semiconductor light emitting device has an n-side ohmic electrode formed on the back surface of the m-plane GaN substrate, solder is used on the metal electrode. Can be fixed. That is, it can be mounted in a form with good heat dissipation. Moreover, since the forward voltage is kept low, the amount of heat generation is small, and it is extremely suitable as an excitation light source for white LEDs.
  • the GaN-based light emitting diode device according to the above (11) to (17) according to the embodiment of the present invention, by controlling the path of the current flowing through the device, at least one of the n-side electrode and the p-side electrode The shielding or absorption of light by the included electrode pad can be suppressed. Further, by controlling the path of the current flowing in the element and making the density of the current flowing in the light emitting structure uniform, it is possible to suppress a decrease in light emission efficiency due to the droop phenomenon.
  • a GaN-based device having a low contact resistance n-side electrode formed on the back surface of an m-plane GaN substrate Light emitting diodes can be manufactured.
  • FIGS. 1A and 1B are schematic views showing the structure of a GaN-based light-emitting diode device manufactured by the present inventors.
  • FIG. 1A is a top view
  • FIG. 1B is a cross-sectional view taken along the line XX in FIG.
  • It is a top view of a mask pattern.
  • It is a top view for demonstrating the direction of a mask pattern.
  • It is a SEM image of the back surface of the m-plane GaN substrate which gave processing e.
  • FIG.5 (a) is the top view seen from the epi layer side
  • FIG.5 (b) is FIG.
  • Fig.6 (a) is the top view seen from the epi layer side
  • FIG.6 (b) is FIG. It is sectional drawing in the position of the XX line of (a).
  • FIG.7 (a) is the top view seen from the epi layer side
  • FIG.7 (b) is FIG.
  • Fig.8 (a) is the top view seen from the board
  • FIG.8 (b) is FIG. It is sectional drawing in the position of XX of a).
  • FIG.9 (a) is the top view seen from the board
  • FIG.9 (b) is FIG.9 ( It is sectional drawing in the position of XX of a).
  • Fig.10 (a) is the top view seen from the board
  • FIG.10 (b) is FIG. It is sectional drawing in the position of XX of a).
  • FIG.10 (a) is the top view seen from the board
  • FIG.10 (b) is FIG. It is sectional drawing in the position of XX of a).
  • FIG.10 (a) is the top view seen from the board
  • FIG.10 (b) is FIG. It is sectional drawing in the position of XX of a).
  • FIG. 11 is a drawing schematically showing the structure of a GaN-based light emitting diode device (Embodiment 7) according to an embodiment of the present invention
  • FIG. 11A is a plan view seen from the epi layer side
  • FIG. It is sectional drawing in the position of XX of 11 (a). It is the top view which looked at the GaN-type light emitting diode element shown in FIG. 11 from the substrate side.
  • FIGS. 14A and 4B are cross-sectional views schematically showing the structure of a GaN-based light emitting diode element (Embodiments 9 and 10) according to an embodiment of the present invention, respectively.
  • FIGS. 15A and 15B are diagrams illustrating patterns exhibited by the n-side ohmic electrode on the back surface of the substrate, respectively. It is drawing which shows typically the structure of the GaN-type light emitting diode element (Embodiment 11) based on embodiment of this invention, Fig.16 (a) is the top view seen from the board
  • Fig.17 (a) is the top view seen from the board
  • FIG.17 (b) is FIG.17.
  • Fig.18 (a) is the top view seen from the board
  • FIG.18 (b) is FIG.18. It is sectional drawing in the position of the PQ line of (a).
  • FIG.19 (a) is the top view seen from the board
  • FIG.19 (b) is FIG.19.
  • FIG.19 It is sectional drawing in the position of the XX line of (a).
  • 20 is a drawing schematically showing the structure of a GaN-based light emitting diode element (Embodiment 15) according to an embodiment of the present invention
  • FIG. 20 (a) is a plan view seen from the substrate side
  • FIG. 20 (b) is FIG.
  • LED elements GaN-based light emitting diode elements
  • FIG. 1 schematically shows the basic structure of the prototype LED element. 1A is a top view, and FIG. 1B is a cross-sectional view taken along the line XX in FIG. 1A. As shown to Fig.1 (a), the planar shape of the LED element 1 is a rectangle, and a size is 350 micrometers x 340 micrometers.
  • the LED element 1 has a semiconductor stacked body 20 made of a GaN-based semiconductor on a substrate 10.
  • the substrate 10 is an m-plane GaN substrate, and the semiconductor stacked body 20 is disposed on the front surface 11 of the substrate 10.
  • the semiconductor stacked body 20 includes, in order from the substrate 10 side, a first undoped GaN layer 21, a Si-doped n-type GaN contact layer 22, a second undoped GaN layer 23, a Si-doped n-type GaN cladding layer 24, an MQW. It has an active layer 25, a Mg-doped p-type Al 0.1 Ga 0.9 N cladding layer 26, and an Mg-doped p-type Al 0.03 Ga 0.97 N contact layer 27.
  • the MQW active layer 25 has undoped In 0.04 Ga 0.96 N barrier layers and undoped In 0.16 Ga 0.84 N well layers that are alternately stacked.
  • the number of undoped InGaN barrier layers is four, and the number of undoped InGaN well layers is three. Therefore, the lowermost layer and the uppermost layer of the MQW active layer 25 are both barrier layers.
  • the composition of the well layer is adjusted so that the emission peak wavelength falls within the range of 445 to 465 nm.
  • the LED element 1 has two n-side electrodes and one p-side electrode.
  • One of the n-side electrodes is a first n-side metal pad E11, which is provided so as to cover the entire back surface 12 of the substrate 10.
  • the other is the second n-side metal pad E12, which is formed on the surface of the n-type GaN contact layer 22 exposed by partially removing the semiconductor stacked body 20.
  • Both the first n-side metal pad E11 and the second n-side metal pad E12 also serve as ohmic electrodes.
  • the p-side electrode is composed of an ohmic translucent electrode E21 formed on the upper surface of the p-type AlGaN contact layer 27 and a p-side metal pad E22 formed on a part of the translucent electrode E21.
  • the current application to the MQW active layer 25 can be performed through the first n-side metal pad E11 and the p-side metal pad E22, or can be performed through the second n-side metal pad E12 and the p-side metal pad E22. .
  • the first n-side metal pad E11 is a multilayer film, and has a TiW layer, an Au layer, a Pt layer, an Au layer, a Pt layer, an Au layer, a Pt layer, and an Au layer in this order from the substrate 10 side.
  • the second n-side metal pad E12 is also a multilayer film having a similar laminated structure, and in order from the n-type GaN contact layer 22 side, a TiW layer, an Au layer, a Pt layer, an Au layer, a Pt layer, an Au layer, a Pt layer, It has an Au layer.
  • the translucent electrode E21 is an ITO (indium tin oxide) film.
  • the p-side metal pad E12 is a multilayer film having a laminated structure similar to that of the first n-side metal pad E11 and the second n-side metal pad E12, and sequentially includes a TiW layer, an Au layer, and Pt from the translucent electrode E21 side.
  • LED element 1 was produced by the following procedure. 2-1. Epitaxial growth Size is 7 mm (c-axis direction) x 15 mm (a-axis direction) x 330 ⁇ m (thickness), and the off-angle of the front surface (main surface on which the semiconductor laminate is provided) is 0 ⁇ 0.5 °
  • the n-type conductive m-plane GaN substrate to which Si was added as an n-type impurity was prepared.
  • the carrier concentration of the m-plane GaN substrate examined by hole measurement was 1.3 ⁇ 10 17 cm ⁇ 3 .
  • a plurality of GaN-based semiconductor layers were epitaxially grown on the front surface of the m-plane GaN substrate using the atmospheric pressure MOVPE method to form a semiconductor laminate.
  • TMG trimethylgallium
  • TMI trimethylindium
  • TMA trimethylaluminum
  • ammonia for Group V materials
  • silane for Si materials
  • bisethylcyclopentadienylmagnesium ((EtCp) for Mg materials ) 2 Mg) was used.
  • Table 1 shows the growth temperature and film thickness of each layer.
  • Table 2 shows the concentration of impurities added to the n-type GaN contact layer, n-type GaN cladding layer, p-type AlGaN cladding layer, and p-type AlGaN contact layer.
  • the activation of Mg added to the p-type AlGaN cladding layer and the p-type AlGaN contact layer is performed while the p-type AlGaN contact layer is grown for a predetermined time and then the substrate temperature is lowered to room temperature in the growth furnace of the MOVPE apparatus. This was carried out using a method for controlling the flow rates of nitrogen gas and ammonia gas flowing into the growth furnace.
  • ITO film having a thickness of 210 nm was formed on the surface of the semiconductor laminate formed by the epitaxial growth (surface of the p-type AlGaN contact layer) by electron beam evaporation. Subsequently, the ITO film was patterned into a predetermined shape using photolithography and etching techniques to form a translucent electrode. After patterning, a part of the semiconductor stacked body is removed by reactive ion etching (RIE) processing to expose the n-type GaN contact layer at the site where the second n-side metal pad is to be formed, and perform mesa formation. It was. In RIE processing, Cl 2 was used as an etching gas, the antenna / bias was set to 100 W / 20 W, and the pressure in the chamber was set to 0.3 Pa.
  • RIE reactive ion etching
  • the ITO film produced above was subjected to a heat treatment at 520 ° C. for 20 minutes in the air atmosphere. Subsequently, this ITO film was heat-treated at 500 ° C. for 1 minute in a nitrogen gas atmosphere using an RTA (Rapid Thermal Annealing) apparatus.
  • RTA Rapid Thermal Annealing
  • a second n-side metal pad and a p-side metal pad were simultaneously formed in a predetermined pattern using a lift-off method. All layers (TiW layer, Au layer, and Pt layer) included in the metal multilayer film constituting the second n-side metal pad and the p-side metal pad were formed by sputtering.
  • a Ti—W target having a Ti content of 10 wt% is used as a target
  • Ar (argon) is used as a sputtering gas
  • sputtering conditions are RF power 800 W
  • Ar flow rate 50 sccm Ar flow rate 50 sccm
  • sputtering gas pressure 2.2. ⁇ 10 ⁇ 1 Pa.
  • the thickness of the lowermost TiW layer and the Au layer laminated immediately above it was 108 nm, and the thicknesses of the other Pt layers and Au layers were all 89 nm.
  • a passivation film made of SiO 2 was formed to a thickness of 213 nm on the exposed surface of the semiconductor stacked body and the surface of the translucent electrode.
  • the thickness of the substrate was reduced to 200 ⁇ m by lapping and polishing the back surface of the m-plane GaN substrate in this order.
  • the grain size of the diamond abrasive used was gradually reduced according to a conventional method.
  • a CMP slurry is used in which acid is added to acidic colloidal silica (particle size: 70-100 nm) and the pH is adjusted to less than 2, and the load is adjusted so that the polishing rate is 0.5 ⁇ m / h.
  • the processing time was about 14 hours.
  • the surface of the m-plane GaN substrate polished under these conditions has an arithmetic average roughness Ra in the range of 10 ⁇ m square measured by using AFM (for example, “DIMENSION” 5000 manufactured by DIGITALINSTRUMENTS) of 0.1 nm or less.
  • the polished surface (the back surface of the m-plane GaN substrate) is washed with water, further washed with IPA and acetone at room temperature, and then dried with ultraviolet ozone cleaning (110 ° C., oxygen flow rate 5 L / min) for 5 minutes. gave.
  • Processing b After processing a, the surface layer portion was further scraped off from the back surface of the m-plane GaN substrate by RIE.
  • the RIE condition is the above 2-2.
  • the etching time was set to 60 seconds so that the etching depth was 0.1 ⁇ m under the same conditions as when the RIE processing was performed on the semiconductor laminate.
  • the roughness of the surface after RIE processing was measured with a stylus type step gauge (ET3000 manufactured by Kosaka Laboratory Ltd.), the arithmetic average roughness Ra was 0.02 ⁇ m, and the maximum height Rz was 0.04 ⁇ m.
  • Processing c After processing a, the surface layer portion was further removed from the back surface of the m-plane GaN substrate by RIE.
  • the RIE condition is the above 2-2.
  • the etching time was set to 610 seconds so that the etching depth was 1.0 ⁇ m under the same conditions as when the semiconductor laminate was subjected to RIE processing.
  • the surface roughness after RIE processing was measured with a stylus profilometer, the arithmetic average roughness Ra was 0.06 ⁇ m, and the maximum height Rz was 0.55 ⁇ m.
  • Processing d After processing a, the surface layer portion was further scraped off from the back surface of the m-plane GaN substrate by RIE.
  • the RIE condition is the above 2-2.
  • the etching time was set to 1220 seconds so that the etching conditions were the same as those when the RIE processing was performed on the semiconductor laminate.
  • the surface roughness after RIE processing was measured with a stylus profilometer, the arithmetic average roughness Ra was 0.07 to 0.12 ⁇ m, and the maximum height Rz was 1.30 ⁇ m.
  • a positive photoresist (Sumiresist PFI-34AL manufactured by Sumitomo Chemical Co., Ltd.) using a novolac resin is coated on the back surface of the m-plane GaN substrate after the process a to a thickness of 1.6 ⁇ m.
  • the mask pattern shown in FIG. 2 was formed by patterning the photoresist using a photolithography technique. That is, it is a mask pattern in which a plurality of circular etching masks are arranged at the lattice positions of a triangular lattice.
  • the diameter of each circular mask (R in FIG. 2) was 2 ⁇ m
  • the space between adjacent circular masks (S in FIG. 2) was 2.5 ⁇ m.
  • the direction of the mask pattern was determined so that the two sides BC and EF of the regular hexagon ABCDEF having the six lattice positions of the triangular lattice as vertices were orthogonal to the c-axis of the m-plane GaN substrate. .
  • the back surface of the m-plane GaN substrate was processed into a concavo-convex shape by performing RIE using the mask pattern formed as described above as an etching mask.
  • Cl 2 was used as an etching gas
  • the antenna / bias was set to 100 W / 20 W
  • the pressure in the chamber was set to 0.3 Pa
  • the etching selectivity was about 1.
  • the etching selectivity here is [GaN etching rate] / [mask etching rate] when the etching time is about 800 seconds or less. Under these conditions, RIE processing was performed for 1500 seconds. The mask pattern almost disappeared when the etching time reached about 800 seconds.
  • the wafer was cleaned using an organic solvent, and then the surface subjected to the RIE processing was subjected to ultraviolet ozone cleaning (110 ° C., oxygen flow rate 5 L / min) for 5 minutes.
  • FIG. 4A is a plan view
  • FIG. 4B is a diagram viewed from the cross-sectional direction
  • FIG. 4C is a perspective view. 4A to 4C, the direction from right to left in the drawing is the [0001] direction (c + direction) of GaN, and the direction from left to right is [000-1] of GaN. ] Direction (c-direction).
  • the height of the protrusion formed on the back surface of the m-plane GaN substrate was 1.5 ⁇ m.
  • Processing f A mask pattern was formed on the back surface of the m-plane GaN substrate after processing a by the same procedure as processing e. However, after being installed in the RIE chamber, the back surface of the m-plane GaN substrate was covered with a thin sapphire plate to protect the back surface from being subjected to RIE processing. Except for this, the process performed in process f is the same as process e. That is, on the back surface of the m-plane GaN substrate subjected to processing f, a process of forming a mask pattern using a photoresist, a process of removing the mask pattern using an organic solvent, and an ultraviolet ozone after removing the mask pattern A cleaning process is being performed.
  • first n-side metal pad A metal multilayer film to be the first n-side metal pad was formed on the back surface of the m-plane GaN substrate subjected to any of the above processes a to f. All layers (TiW layer, Au layer, and Pt layer) included in this metal multilayer film were formed by sputtering.
  • a Ti—W target having a Ti content of 10 wt% is used as a target
  • Ar (argon) is used as a sputtering gas
  • sputtering conditions are RF power 800 W
  • Ar flow rate 50 sccm Ar flow rate 50 sccm
  • sputtering gas pressure 2.2. ⁇ 10 ⁇ 1 Pa.
  • the wafer was cut by scribing and breaking to form LED elements as chips.
  • the metal multilayer film was cut together with the GaN substrate in this step. Therefore, the planar shape of the first n-side metal pad is the same as the shape of the back surface of the m-plane GaN substrate.
  • the size of the first n-side metal pad was 350 ⁇ m ⁇ 340 ⁇ m, which was substantially the same as the chip size.
  • Vf 1 and Vf 2 matched in the LED chip in which only the processing a was performed on the back surface of the m-plane GaN substrate, whereas Vf 1 was the same in the LED chips subjected to processing b to f. It becomes larger than the vf 2.
  • the difference between the LED chips subjected to the processing b to e including the RIE processing is several V or more.
  • Vf 1 when forward current of 20 mA, 60 mA, 100 mA, 120 mA, 180 mA, 240 mA, and 350 mA is applied to an LED chip that has been processed only on the back surface of the m-plane GaN substrate with a pulse width of 1 msec and a pulse period of 100 msec.
  • Table 4 also shows the average current density in the first n-side metal pad in each case. This average current density is a value obtained by dividing the forward current by the area of the n-side metal pad (350 ⁇ m ⁇ 340 ⁇ m), and is an average of the current flowing across the interface between the n-side metal pad and the back surface of the m-plane GaN substrate. Represents density.
  • an n-type conductive m-plane GaN substrate (II) an n-type conductive m-plane GaN substrate, a light emitting structure formed using a GaN-based semiconductor on the front surface of the m-plane GaN substrate, and formed on the back surface of the m-plane GaN substrate
  • a semiconductor light emitting device having an n-side ohmic electrode and having a forward voltage of 4.5 V or less when a forward current applied to the device is 60 mA.
  • a semiconductor light emitting device having an n-side ohmic electrode and having a forward voltage of 5.0 V or less when a forward current applied to the device is 120 mA.
  • a semiconductor light emitting device having an n-side ohmic electrode and having a forward voltage of 5.5 V or less when a forward current applied to the device is 200 mA.
  • the light emitting structure includes an active layer made of a GaN-based semiconductor, an n-type GaN-based semiconductor layer disposed between the active layer and the m-plane GaN substrate, and the n-type GaN-based semiconductor layer.
  • the semiconductor light-emitting device including a p-type GaN-based semiconductor layer sandwiching the active layer.
  • VII The semiconductor light-emitting device according to any one of (I) to (VI), which is a light-emitting diode device.
  • VIII The semiconductor light-emitting element according to any one of (I) to (VII), wherein an area of the back surface of the m-plane GaN substrate is 0.0012 cm 2 or more.
  • IX The semiconductor light emitting element according to (VII), wherein an area of the n-side ohmic electrode is 0.0012 cm 2 or more and not more than an area of the back surface of the m-plane GaN substrate.
  • (X) The semiconductor light-emitting device according to any one of (I) to (IX), wherein the m-plane GaN substrate has a carrier concentration of 1 ⁇ 10 17 cm ⁇ 3 .
  • (XI) The back surface of the m-plane GaN substrate has an arithmetic average roughness Ra in the range of 10 ⁇ m square of 0.1 nm or less at least in a portion in contact with the n-side ohmic electrode.
  • Ra The semiconductor light-emitting device according to any one of the above.
  • the present invention has been completed based on the knowledge obtained from the trial manufacture and evaluation of the LED elements described above. However, it goes without saying that the present invention is not limited to a prototype LED element or a method used in the trial production.
  • GaN-based light emitting diode element and a method for manufacturing the GaN-based light emitting diode element according to the embodiment of the present invention will be described.
  • FIG. 1 The structure of the GaN-based light emitting diode element according to Embodiment 1 is schematically shown in FIG.
  • the GaN-based light emitting diode element 100 includes a substrate 110 and an epi layer 120 made of a GaN-based semiconductor epitaxially grown thereon.
  • FIG. 5A is a plan view of the GaN-based light emitting diode device 100 as viewed from the epi layer 120 side
  • FIG. 5B is a cross-sectional view taken along the line XX in FIG.
  • the substrate 110 is an n-type conductive m-plane GaN substrate.
  • the epi layer 120 includes an n-type layer 121 and a p-type layer 123 that form a pn junction.
  • An active layer 122 is provided between the n-type layer 121 and the p-type layer 123 so that a double heterostructure is formed.
  • An n-side electrode E100 that serves both as an ohmic electrode and an electrode pad is provided on the back surface of the substrate 110, and a p-side ohmic electrode E201 that is a translucent electrode is provided on the epi layer 120.
  • Light emission occurs in the active layer 122 by applying a forward voltage to the epi layer 120 through the n-side electrode E100 and the p-side electrode pad E202 formed in part on the p-side ohmic electrode E201.
  • This light passes through the p-side ohmic electrode E201 and is emitted to the outside of the GaN-based light emitting diode element. A part of this light is also emitted from the end face of the substrate 110 and the end face of the epi layer 120.
  • the n-side electrode E100 preferably has a laminated structure.
  • the portion in contact with the substrate 110 is formed using a material that forms ohmic contact with an n-type GaN-based semiconductor, such as Al, Ti, Cr, V, W, ITO, and the other portions are Au, Al, It is formed using a highly conductive metal such as Cu or Ag.
  • the p-side ohmic electrode E201 is formed using a transparent conductive oxide (TCO: TransparentITOOxide) such as ITO.
  • TCO transparent conductive oxide
  • the p-side ohmic electrode E201 is preferably formed so as to cover the entire upper surface of the p-type layer 123.
  • the p-side electrode pad E202 is formed using a metal, and preferably has a laminated structure.
  • the portion in contact with the p-side ohmic electrode E201 is formed of a metal having excellent adhesion to TCO, such as Cr, Ti, Ni, Pt, and Rh, and other portions.
  • Is formed using a highly conductive metal such as Au, Al, Cu, or Ag.
  • the thickness of the p-side ohmic electrode E201 formed of TCO is preferably 0.1 ⁇ m to 0.5 ⁇ m, and the thickness of the p-side electrode pad E202 formed of metal is preferably 0.5 ⁇ m to 5 ⁇ m.
  • the n-side electrode E100 covers the entire back surface of the substrate 110.
  • On the back surface of the substrate 110 there are a low contact resistance region 112a having a relatively low contact resistance with the n-side electrode E100 and a high contact resistance region 112b having a relatively high contact resistance.
  • the low contact resistance region 112a is polished. That is, the last process (not including cleaning) performed on the low contact resistance region 112a before forming the n-side electrode E100 is a polishing process.
  • the high contact resistance region 112b is dry-etched. That is, the last process performed on the high contact resistance region 112b before forming the n-side electrode E100 is a dry etching process such as reactive ion etching (RIE).
  • RIE reactive ion etching
  • the high contact resistance region 112b may include at least a part of the orthogonal projection of the p-side electrode pad E202 on the back surface of the substrate 110, but is preferably formed so as to include the whole.
  • the density of the current flowing across the active layer 122 becomes more uniform, the light emission efficiency decreases due to the droop phenomenon (a phenomenon that the light emission efficiency decreases as the current density increases, which is peculiar to the GaN-based light emitting diode element). It is suppressed.
  • FIG. 6A is a plan view of the GaN-based light emitting diode device 100 as viewed from the epi layer 120 side
  • FIG. 6B is a cross-sectional view taken along the line XX in FIG.
  • auxiliary electrodes E203 are connected to the p-side electrode pad E202. Therefore, the current supplied from the metal wire or the like to the p-side electrode pad E202 is expanded in the lateral direction (direction perpendicular to the thickness direction of the epi layer 120) by the line-shaped auxiliary electrode E203, and then the p-side ohmic electrode. It will flow to E201.
  • the high contact resistance region 112b is formed so as to include at least a part, preferably all, of the orthogonal projection of the p-side electrode pad E202. Therefore, it is possible to prevent the current flowing in the substrate 110 and the epi layer 120 from being concentrated on the path connecting the p-side electrode pad E202 and the n-side electrode E100 with the shortest distance. Further, since the auxiliary electrode E203 is connected to the p-side electrode pad E202, the current flowing in the epi layer 120 is spread to a region sufficiently separated from the p-side electrode pad E202 in the lateral direction.
  • the orthogonal projection of the auxiliary electrode E203 on the back surface of the substrate 110 is not included in the high contact resistance region 112b. Therefore, current flows in the direction immediately below from the auxiliary electrode E203, but the auxiliary electrode E203 is formed to be elongated unlike the p-side electrode pad E202, so the influence (shielding and absorption) on light emission that occurs immediately below the auxiliary electrode E203 is compared. Small.
  • the high contact resistance region 112b may be formed so as to include all or part of the orthogonal projection of the auxiliary electrode E203 onto the back surface of the substrate 110.
  • FIG. 7A is a plan view of the GaN-based light emitting diode element 100 as viewed from the epi layer 120 side
  • FIG. 7B is a cross-sectional view taken along the line XX in FIG.
  • an insulating film Z100 is formed at a position directly below the p-side pad electrode E100 between the epi layer 120 and the p-side ohmic electrode E201.
  • FIG. 8A is a plan view of the GaN-based light emitting diode device 100 as viewed from the substrate 110 side
  • FIG. 8B is a cross-sectional view taken along the line XX of FIG. 8A.
  • an n-side ohmic electrode E101 that is a translucent electrode is provided on the back surface of the substrate 110, and a p-side electrode E200 that serves both as an ohmic electrode and an electrode pad is provided on the epi layer 120. Is provided.
  • the active layer 122 emits light. This light passes through the n-side ohmic electrode E101 and is emitted to the outside of the GaN-based light emitting diode element. A part of this light is also emitted from the end face of the substrate 110 and the end face of the epi layer 120.
  • the n-side ohmic electrode E101 is formed using a transparent conductive oxide (TCO; TransparentITOOxide) such as ITO.
  • TCO transparent conductive oxide
  • the n-side electrode pad E102 is formed using a metal, and preferably has a laminated structure.
  • the portion in contact with the n-side ohmic electrode E201 is formed of a metal having excellent adhesion to TCO, such as Cr, Ti, Ni, Pt, and Rh, and other portions.
  • Is formed using a highly conductive metal such as Au, Al, Cu, or Ag.
  • the thickness of the n-side ohmic electrode E101 formed of TCO is preferably 0.1 ⁇ m to 0.5 ⁇ m, and the thickness of the n-side electrode pad E102 formed of metal is preferably 0.5 ⁇ m to 5 ⁇ m.
  • the p-side electrode E200 preferably has a laminated structure.
  • the portion that contacts the p-type layer 123 is formed using a material that forms ohmic contact with the p-type GaN-based semiconductor, such as Ni, Au, Pt, Pd, Co, and ITO, and the other portion is Au.
  • a material that forms ohmic contact with the p-type GaN-based semiconductor such as Ni, Au, Pt, Pd, Co, and ITO
  • the other portion is Au.
  • Al, Cu, and Ag are used to form a highly conductive metal.
  • the p-side electrode E200 is preferably formed so as to cover the entire top surface of the p-type layer 123.
  • the n-side ohmic electrode E101 covers the entire back surface of the substrate 110.
  • the low contact resistance region 112a is a polished region, and the high contact resistance region 112b is a dry etched region.
  • the high contact resistance region 112b is provided immediately below the n-side electrode pad E102.
  • the high contact resistance region 112b only needs to include at least a part of the orthogonal projection of the n-side electrode pad E102 onto the back surface of the substrate 110, but is preferably formed to include all.
  • the current flowing in the substrate 110 and the epi layer 120 is concentrated on the path connecting the p-side electrode E200 and the n-side electrode pad E102 with the shortest distance (the path indicated by the arrow in FIG. 8B). It is prevented.
  • the shielding and absorption received by the n-side electrode pad E102 by the light generated in the active layer 122 is reduced as compared with the case where current is concentrated in this region.
  • the density of the current flowing across the active layer 122 becomes more uniform, the light emission efficiency decreases due to the droop phenomenon (a phenomenon that the light emission efficiency decreases as the current density increases, which is peculiar to the GaN-based light emitting diode element). It is suppressed.
  • FIG. 9A is a plan view of the GaN-based light emitting diode device 100 as viewed from the substrate 110 side
  • FIG. 9B is a cross-sectional view taken along the line XX in FIG. 9A.
  • auxiliary electrodes E103 are connected to the n-side electrode pad E102. Therefore, the current supplied from the metal wire or the like to the n-side electrode pad E102 is expanded in the lateral direction (direction orthogonal to the thickness direction of the substrate layer 110) by the line-shaped auxiliary electrode E103, and then the n-side ohmic electrode. It will flow to E101.
  • the high contact resistance region 112b is formed so as to include at least a part, preferably all, of the orthogonal projection of the n-side electrode pad E102. . Therefore, it is possible to prevent the current flowing through the substrate 110 and the epi layer 120 from being concentrated on the path connecting the p-side electrode E200 and the n-side electrode pad E102 with the shortest distance. Further, since the auxiliary electrode E103 is connected to the n-side electrode pad E102, the current flowing in the epi layer 120 is spread to a region sufficiently separated from the n-side electrode pad E102 in the lateral direction.
  • the orthogonal projection of the auxiliary electrode E103 onto the back surface of the substrate 110 is not included in the high contact resistance region 112b. Therefore, current flows also in the direction immediately below from the auxiliary electrode E103, but the auxiliary electrode E103 is formed in an elongated shape unlike the n-side electrode pad E202, so the influence (shielding and absorption) on the light emission that occurs immediately below is compared. Small.
  • the high contact resistance region 112b may be formed so as to include all or a part of the orthogonal projection of the auxiliary electrode E103 onto the back surface of the substrate 110.
  • FIG. 10A is a plan view of the GaN-based light emitting diode element 100 as viewed from the substrate 110 side
  • FIG. 10B is a cross-sectional view taken along the line XX in FIG.
  • the n-side electrode E100 including the pad portion is directly formed on the back surface of the substrate 110.
  • the n-side electrode E100 includes a pad portion E100a that also serves as an electrode pad, and an auxiliary portion E100b that is connected to the pad portion E100a and presents a cross pattern (also referred to as a branched linear pattern).
  • the n-side electrode E100 is preferably formed by using a material that forms ohmic contact with an n-type GaN-based semiconductor, such as Al, Ti, Cr, V, W, ITO, etc.
  • the portion is formed using a highly conductive metal such as Au, Al, Cu, or Ag.
  • the high contact resistance region 112b is formed so as to include at least part, preferably all, of the orthogonal projection of the pad portion E100a of the n-side electrode. Yes. Accordingly, carriers (electrons) injected from the n-side electrode E100 into the substrate 110 are not directly from the pad portion E100a but are expanded in the lateral direction by the auxiliary portion E100b and then injected into the substrate 110. Therefore, the density of the current flowing through the light emitting structure in the epi layer 120 becomes uniform as compared with the case where the high contact resistance region 112b is not provided.
  • auxiliary portion E100b Current flows from the auxiliary portion E100b in the direction immediately below, but the auxiliary portion E100b is formed to be elongated unlike the pad portion E100a, so that the influence (shielding and absorption) on the light emission that occurs immediately below the auxiliary portion E100b is small.
  • FIG. 7 The structure of a GaN-based light emitting diode element according to Embodiment 7 is schematically shown in FIG.
  • a GaN-based light emitting diode element 101 shown in FIG. 11 includes a substrate 110 and an epi layer 120 made of a GaN-based semiconductor epitaxially grown thereon.
  • FIG. 11A is a plan view of the GaN-based light emitting diode element 101 as viewed from the epi layer 120 side
  • FIG. 11B is a cross-sectional view taken along the line XX in FIG.
  • FIG. 12 is a plan view of the GaN-based light emitting diode element 101 as viewed from the substrate 110 side.
  • the substrate 110 is an n-type conductive m-plane GaN substrate.
  • the epi layer 120 includes an n-type layer 121 and a p-type layer 123 that form a pn junction.
  • An active layer 122 is provided between the n-type layer 121 and the p-type layer 123 so that a double heterostructure is formed.
  • An n-side electrode E100 that serves both as an ohmic electrode and an electrode pad is formed on the back surface of the substrate 110.
  • a p-side ohmic electrode E201 which is a translucent electrode is formed on the epi layer 120.
  • Light emission occurs in the active layer 122 by applying a forward voltage to the epi layer 120 through the n-side electrode E100 and the p-side electrode pad E202 formed in part on the p-side ohmic electrode E201. This light is emitted to the outside of the GaN-based light emitting diode element 101 from the surface of the p-side ohmic electrode E201, the end face of the epi layer 120, the end face of the substrate 110, and the like.
  • the n-side electrode E100 is formed of a material that forms an ohmic contact with an n-type GaN-based semiconductor, such as Al, Ti, Cr, V, W, or ITO, at least at a portion in contact with the substrate 110.
  • the n-side electrode E100 is formed of Al, Ti, Cr, V, W, ITO, or the like in contact with the substrate 110, and further has a conductive property such as Au, Al, Cu, or Ag.
  • the p-side ohmic electrode E201 is formed of a transparent conductive oxide (TCO; Transparent Conductive Oxide) such as ITO.
  • TCO transparent Conductive Oxide
  • the p-side ohmic electrode E201 is provided so as to cover the entire top surface of the p-type layer 123.
  • the p-side electrode pad E202 is formed using metal.
  • the p-side electrode pad E202 is formed of a metal having excellent adhesion to TCO, such as Cr, Ti, Ni, Pt, and Rh, in contact with the p-side ohmic electrode E201.
  • a multilayer structure in which layers made of highly conductive metals such as Au, Al, Cu, and Ag are stacked.
  • the thickness of the p-side ohmic electrode E201 made of TCO is preferably 0.1 ⁇ m to 0.5 ⁇ m, and the thickness of the p-side electrode pad E202 made of metal is preferably 0.5 ⁇ m to 5 ⁇ m.
  • the n-side electrode E100 formed on the back surface of the substrate 110 is patterned into a specific shape.
  • a circular opening is provided at a position overlapping the orthogonal projection of the p-side electrode pad E202 on the back surface of the substrate 110. Due to this opening, the current flowing from the p-side electrode pad E202 to the epi layer 120 does not concentrate directly below the p-side electrode pad E202. That is, the current does not concentrate on the path indicated by the arrow in FIG. As a result, the shielding and absorption received by the p-side electrode pad E202 by the light generated in the active layer 122 is reduced as compared with the case where current is concentrated in this path.
  • the density of the current flowing across the active layer 122 becomes more uniform, the light emission efficiency decreases due to the droop phenomenon (a phenomenon that the light emission efficiency decreases as the current density increases, which is peculiar to the GaN-based light emitting diode element). It is suppressed.
  • FIG. 13 schematically shows a cross-sectional structure of a GaN-based light emitting diode element according to the eighth embodiment.
  • the same reference numerals are given to components common to the GaN-based light emitting diode element 101 of the seventh embodiment.
  • a concavo-convex pattern capable of irregularly reflecting light generated in the active layer 122 is provided in a portion of the back surface of the substrate 110 that is not covered with the n-side electrode E100.
  • This concavo-convex pattern is, for example, a pattern in which dot-shaped concave portions or convex portions are periodically arranged, and can be formed by photolithography and dry etching.
  • the concave / convex pattern can diffusely reflect light in the near ultraviolet to visible wavelength generated in the active layer 122 if the depth of the concave portion or the height of the convex portion and the pattern period are 1 ⁇ m or more. Multiple reflections are suppressed by forming a concavo-convex pattern that can cause irregular reflection, and the light extraction efficiency is improved.
  • a rough surface having no periodicity can be formed by dry etching or sand blasting using a random etching mask.
  • FIG. 14 schematically shows a cross-sectional structure of a GaN-based light emitting diode element according to the ninth and tenth embodiments.
  • the same reference numerals are given to components common to the GaN-based light emitting diode element 101 of the seventh embodiment.
  • a patterned n-side is used instead of the n-side electrode E100 that serves both as an ohmic electrode and an electrode pad.
  • An ohmic electrode E101 and an n-side electrode pad E102 covering the ohmic electrode E101 are formed on the back surface of the substrate 110.
  • the pattern exhibited by the n-side ohmic electrode E101 on the back surface of the substrate 110 can be a dot pattern shown as an example in FIG. 15A or a net pattern shown as an example in FIG.
  • the n-side ohmic electrode E101 is preferably patterned by a subtractive method.
  • the n-side electrode pad E102 is provided in contact with the exposed back surface of the substrate 110, but in the GaN-based light emitting diode element 104 of FIG.
  • a dielectric reflection film R100 is interposed between the back surface of the substrate 110 and the n-side electrode pad E102.
  • a suitable example of the dielectric reflection film R is a Bragg reflection film (DBR), but is not limited, and may be a single layer film made of a dielectric having a refractive index lower than that of the substrate 110.
  • DBR Bragg reflection film
  • the n-side ohmic electrode E101 is vapor-deposited using a material that forms an ohmic contact with an n-type GaN-based semiconductor, such as Al, Ti, Cr, V, W, or ITO. It is preferably formed to a thickness of 0.05 ⁇ m to 0.5 ⁇ m by a vapor phase method such as sputtering or CVD.
  • the n-side electrode pad E102 preferably includes a layer having a thickness of 0.5 ⁇ m to 5 ⁇ m made of a highly conductive metal such as Au, Al, Cu, or Ag.
  • the n-side electrode pad E102 preferably includes a high reflection portion made of a metal having high reflectivity in the near ultraviolet to visible wavelength region such as Ag, Al, Rh, and Pt on the substrate 110 side.
  • FIG. 16A The structure of the GaN-based light emitting diode element according to Embodiment 11 is schematically shown in FIG. 16A is a plan view seen from the substrate side, and FIG. 16B is a cross-sectional view taken along the line XX of FIG. 16A.
  • the same reference numerals are given to components common to the GaN-based light emitting diode element 101 of the seventh embodiment.
  • the electrode provided on the p-type layer 123 is a p-side electrode E200 that serves both as an ohmic electrode and an electrode pad, and light generated in the active layer 122 is emitted from the substrate 110.
  • the p-side electrode E200 is formed of a material that forms an ohmic contact with the p-type GaN-based semiconductor at a portion in contact with the p-type layer 123, and Au, Al, Cu, Ag, or the like is formed thereon.
  • a multi-layer structure in which layers made of highly conductive metals are stacked.
  • Examples of materials that form ohmic contact with the p-type GaN-based semiconductor include metals such as Ni, Au, Pd, Rh, Pt, and Co, as well as ITO, zinc-doped indium oxide, zinc oxide, tin oxide, titanium oxide, Examples thereof include transparent conductive oxides such as gallium oxide.
  • the layer made of a highly conductive metal is preferably formed to a thickness of 0.5 ⁇ m to 5 ⁇ m.
  • Embodiment 12 The structure of a GaN-based light emitting diode element according to Embodiment 12 is schematically shown in FIG. In FIG. 17, the same reference numerals are given to components common to the GaN-based light emitting diode element 101 of the seventh embodiment.
  • a GaN-based light-emitting diode element 106 shown in FIG. 17 is a modification of the GaN-based light-emitting diode element 105 shown in FIG. As a difference, as shown in FIG.
  • the n-side electrode E100 is electrically connected to the connecting portion E100a, which is a portion to which a bonding wire or the like is connected, in the lateral direction. It is comprised from the extension part E100b for expanding to (the direction orthogonal to the thickness direction of the board
  • FIG. 17B which is a cross-sectional view at the position of the PQ line in FIG. 17A, the exposed portion of the back surface of the substrate 110 is roughly processed. ing.
  • micron-sized irregularities that can diffusely reflect the light generated in the active layer 122 are formed.
  • Sub-micron-sized fine irregularities that can suppress the total reflection of light are formed.
  • the submicron-sized unevenness can be formed by a method of etching the substrate 110 using polymer fine particles or silica fine particles as a mask.
  • FIG. 18A The structure of a GaN-based light emitting diode element according to Embodiment 12 is schematically shown in FIG. 18A is a plan view seen from the substrate side, and FIG. 18B is a cross-sectional view taken along the line PQ in FIG. 18A.
  • FIG. 18 the same reference numerals are given to components common to the GaN-based light emitting diode element 101 of the seventh embodiment.
  • a GaN-based light-emitting diode element 107 shown in FIG. 18 is another modification of the GaN-based light-emitting diode element 105 shown in FIG. As a difference, as shown in FIGS.
  • n-side electrode E100 which serves both as an ohmic electrode and an electrode pad.
  • a translucent n-side ohmic electrode E101 formed in (1) and an n-side electrode pad E102 provided on a part thereof are formed on the back surface of the substrate 110.
  • the n-side electrode pad E102 has a connection portion E102a that is a portion to which a bonding wire or the like is connected and an extension portion for spreading the current in the lateral direction E102b.
  • the translucent n-side ohmic electrode E101 is patterned, and has a circular opening in a portion immediately below the n-side electrode pad E102a.
  • FIG. 19A is a plan view seen from the substrate side
  • FIG. 19B is a cross-sectional view taken along the line XX of FIG. 19A.
  • FIG. 19 the same reference numerals are given to components common to the GaN-based light emitting diode element 101 of the seventh embodiment.
  • a GaN-based light emitting diode element 108 shown in FIG. 19 is yet another modification of the GaN-based light emitting diode element 105 shown in FIG. As a difference, as shown in FIGS.
  • the light-emitting diode 108 is formed of a transparent conductive oxide such as ITO instead of the n-side electrode E100 that serves both as an ohmic electrode and an electrode pad.
  • the translucent n-side ohmic electrode E101 and the n-side electrode pad E102 provided on a part thereof are formed on the back surface of the substrate 110.
  • the n-side ohmic electrode E101 does not cover the back surface of the substrate 110 widely, and its area is only slightly larger than the n-side electrode pad E102.
  • the portion of the back surface of the substrate 110 that is not covered with the n-side ohmic electrode E101 is a rough surface.
  • FIG. 20A The structure of a GaN-based light emitting diode element according to Embodiment 15 is schematically shown in FIG. 20A is a plan view seen from the substrate side, and FIG. 20B is a cross-sectional view taken along the line PQ in FIG. 20A.
  • FIG. 20 the same reference numerals are given to components common to the GaN-based light emitting diode element 101 of the seventh embodiment.
  • a GaN-based light emitting diode element 109 shown in FIG. 20 is a modification of the GaN-based light emitting diode element 108 shown in FIG. As a difference, in the GaN-based light emitting diode element 109, as shown in FIGS.
  • the n-side electrode pad E102 is electrically connected to the connecting portion E102a, which is a portion to which a bonding wire or the like is connected, in the lateral direction. It is comprised from the grid-like extension part E102b for expanding to (the direction orthogonal to the thickness direction of the board
  • the n-side ohmic electrode E101 interposed between the n-side electrode pad E102 and the p-type layer 123 has substantially the same shape as the n-side electrode pad E102, but is patterned a little wider.
  • GaN-based light-emitting diode element 101 (Method for Manufacturing GaN-Based Light Emitting Diode Device of Embodiment 7)
  • a method for manufacturing a GaN-based light-emitting diode element according to an embodiment of the present invention will be described by taking as an example the case of manufacturing the GaN-based light-emitting diode element 101 according to Embodiment 7 described above.
  • the GaN-based light emitting diode element 101 can be manufactured by sequentially executing the following steps (A) to (G).
  • an n-type layer 121, an active layer 122, and a p-type made of a GaN-based semiconductor are formed on an n-type conductive m-plane GaN substrate 110.
  • An epi wafer on which the epi layer 120 including the layer 123 is formed is prepared.
  • the thickness of the substrate 110 at this stage is typically 300 ⁇ m to 1 mm.
  • the epi layer 120 is processed by dry etching to form an element isolation groove G100.
  • the p-side ohmic electrode E201 and the p-side electrode pad E202 are sequentially formed on the p-type layer 123 of each light-emitting diode section partitioned by the element isolation trench G100.
  • the order of forming the element isolation trench G100 and the p-side ohmic electrode E201 is not limited, and the p-side ohmic electrode E201 may be formed before forming the element isolation trench G100.
  • the element isolation groove G100 has a depth reaching the n-type layer 121, but can be formed to a depth reaching the surface or the inside of the substrate 110.
  • the surface of the p-side ohmic electrode E201 and the exposed surface of the epi layer 120 are made of a transparent material such as SiO 2 or SiN x. And an insulating protective film (not shown).
  • step (C) Substrate Thinning
  • the back surface of the substrate 110 is ground or lapped to reduce the thickness of the substrate 110 as shown in FIG.
  • lapping is continuously performed to reduce the roughness of the processed surface.
  • This step (C) may be performed as necessary, and may be omitted.
  • polishing of Backside of Substrate an acidic CMP slurry is used to polish the backside of the substrate 110 at a low polishing rate of 0.5 ⁇ m / h or less, and the range of 10 ⁇ m square measured using AFM.
  • the arithmetic average roughness Ra is set to 0.1 nm or less.
  • the pH of the CMP slurry is preferably less than 2.
  • polishing is performed after lapping is performed as preliminary processing to reduce the roughness. At the time of this lapping, it is desirable to gradually reduce the grain size of the diamond abrasive grains to be used.
  • the slurry adhering to the substrate 110 is washed away with water and dried. After washing with water, organic cleaning or ultraviolet ozone cleaning may be performed.
  • n-side electrode E100 Formation of n-side electrode
  • the n-side electrode E100 is formed on the entire back surface of the substrate 110 into a thin film using a vapor phase method such as vapor deposition, sputtering, or CVD. Form.
  • a vapor phase method such as vapor deposition, sputtering, or CVD.
  • an n-side electrode E100 is formed by a method of protecting unnecessary portions with a mask and removing unnecessary portions by etching, that is, a subtractive method. Is patterned into a predetermined shape. Mask patterning can be performed using well-known photolithography techniques. The etching method may be either wet etching or dry etching. An etchant used in wet etching and an etching gas used in dry etching may be selected by appropriately referring to known techniques.
  • an insulating protective film (not shown) made of a transparent material such as SiO 2 or SiN x .
  • an n-type layer 121 made of a GaN-based semiconductor and an active layer 122 are formed on an n-type conductive m-plane GaN substrate 110.
  • the epi layer 120 is dry-etched to form the element isolation groove G100, and the p-side electrode E200 is formed on the p-type layer 123 of each light-emitting diode section partitioned by the element isolation groove G100.
  • the back surface of the substrate 110 is ground or lapped to reduce the thickness of the substrate 110.
  • lapping is continuously performed to reduce the roughness of the processed surface.
  • the back surface of the substrate 110 is polished using an acidic CMP slurry at a polishing rate as low as 0.5 ⁇ m / h or less, and the arithmetic average roughness Ra in the range of 10 ⁇ m square measured using AFM is 0.1 nm.
  • the slurry adhering to the substrate 110 is washed away with water and dried. After washing with water, organic cleaning or ultraviolet ozone cleaning may be performed.
  • FIG. 23A is a cross-sectional view of the epi-wafer completed up to this step.
  • the n-side ohmic electrode E101 is patterned into a predetermined shape as shown in FIG. 23B by a method of removing unnecessary portions by etching after protecting necessary portions with a resist mask, that is, a subtractive method.
  • Patterning of the resist mask can be performed using a normal photolithography technique.
  • Etching of ITO is preferably performed by a wet method using an aqueous iron chloride solution or hydrochloric acid as an etchant. In this wet etching, an etching time or the like is adjusted so that an unnecessary portion of ITO is not completely removed and the residue remains on the substrate 110.
  • a polycrystalline TCO thin film such as ITO can increase the etching rate difference between the crystal part and the grain boundary part during wet etching by annealing after film formation to improve the crystallinity of the crystal part. . Therefore, when the n-side ohmic electrode E101 is a polycrystalline TCO film such as ITO, the TCO residue can be easily left on the substrate 110 after wet etching by heat-treating it.
  • the exposed back surface of the substrate 110 is dry-etched using chlorine gas as an etching gas while the resist mask used for protecting the n-side ohmic electrode E101 in the previous step is continuously left as a mask.
  • the remaining ITO residue acts as a fine mask, so that an infinite number of fine irregularities are formed on the dry-etched portion of the substrate 110 as shown in FIG.
  • an n-side electrode pad E102 is formed on the n-side ohmic electrode E101 as shown in FIG.
  • the exposed surface of the substrate 110 is covered with an insulating protective film (not shown) made of a transparent material such as SiO 2 or SiN x .
  • the epi-wafer is cut at the position of the element isolation groove G100 formed in the epi layer 120, and the chip-like GaN-based light emitting diode element 108 is obtained.
  • an epi-wafer in which an n-type layer made of a GaN-based semiconductor, an active layer, and a p-type layer are formed on the front surface of an m-plane GaN substrate is prepared, and the p After forming the p-side electrode on the upper surface of the mold layer, in the method for manufacturing a GaN-based light emitting diode device according to the modified embodiment, a support substrate is bonded to the epilayer side of the epiwafer with the p-side electrode interposed therebetween. Next, the m-plane GaN substrate is ground or lapped from the back side to expose the n-type layer included in the epi layer.
  • the exposed surface of the n-type layer is polished with an acidic CMP slurry (preferably less than pH 2) at a polishing rate as low as 0.5 ⁇ m / h or less, and in the range of 10 ⁇ m square measured using AFM. Arithmetic average roughness Ra shall be 0.1 nm or less.
  • the slurry adhering to the polished n-type layer surface is washed away with water and dried. After washing with water, organic cleaning or ultraviolet ozone cleaning may be performed.
  • an n-side electrode is formed on the polished n-type layer exposed surface in the same procedure as the manufacturing method according to the above-described embodiment, and then the patterning is performed.
  • the n-side electrode formed in this way is considered to have a low contact resistance with respect to the n-type layer.
  • (A3) The surface treatment method according to (a1) or (a2), wherein in the first step, the surface of the m-plane GaN substrate is polished so that the arithmetic average roughness Ra after polishing is 0.1 nm or less. .
  • (A4) An electrode forming step of forming an ohmic electrode on the surface of the n-type conductive m-plane GaN substrate, and before the electrode forming step, the surface finishing steps (a1) to (a3)
  • a method for manufacturing a semiconductor element comprising a surface treatment step of performing a surface treatment on the surface using the surface treatment method according to any one of the above.
  • (A5) A method for manufacturing a semiconductor element, wherein the m-plane GaN substrate having n-type conductivity has a carrier concentration of 1 ⁇ 10 17 cm ⁇ 3 .
  • (B1) A first step of polishing the exposed m-plane of the n-type GaN-based semiconductor using an acidic CMP slurry at a polishing rate of 0.5 ⁇ m / h or less, and the m-plane following the first step.
  • a surface treatment method comprising: a second step of washing with water.
  • (B2) The surface treatment method according to (b1), wherein the pH of the CMP slurry is less than 2.
  • (B3) The surface treatment method according to (b1) or (b2), wherein in the first step, the m-plane is polished so that the arithmetic average roughness Ra after polishing is 0.1 nm or less.
  • (B4) having an electrode forming step of forming an ohmic electrode on the exposed m-plane of the n-type GaN-based semiconductor, and before the electrode forming step, the above-mentioned (b1) to (b3)
  • a method for producing a semiconductor element comprising a surface treatment step of performing surface treatment on the m-plane using the surface treatment method according to any one of the above.
  • (B5) The manufacturing method according to (b4), wherein the n-type GaN-based semiconductor is an n-type GaN-based semiconductor layer formed by epitaxial growth using an m-plane GaN substrate.
  • n-type layer made of a GaN-based semiconductor, an active layer, and a p-type layer are stacked in this order, and the stacking direction is parallel to the m-axis of the GaN-based semiconductor and connected to the p-type layer A p-side electrode and an n-side ohmic electrode formed on the surface of the n-type layer opposite to the active layer side, and a forward current applied to the light-emitting diode element is 20 mA.
  • An n-type layer made of a GaN-based semiconductor, an active layer, and a p-type layer are stacked in this order, and the stacking direction is parallel to the m-axis of the GaN-based semiconductor and connected to the p-type layer
  • An n-type layer made of a GaN-based semiconductor, an active layer, and a p-type layer are stacked in this order, and the stacking direction is parallel to the m-axis of the GaN-based semiconductor and connected to the p-type layer
  • a GaN-based light-emitting diode element having a forward voltage of 5.0 V or less at the time.
  • n-type layer made of a GaN-based semiconductor, an active layer, and a p-type layer are stacked in this order, and the stacking direction is parallel to the m-axis of the GaN-based semiconductor and connected to the p-type layer
  • a GaN-based light-emitting diode element having a forward voltage of 5.5 V or less at the time.
  • An n-type layer composed of a GaN-based semiconductor, an active layer, and a p-type layer are stacked in this order, and the stacking direction is parallel to the m-axis of the GaN-based semiconductor and connected to the p-type layer
  • a GaN-based light emitting diode element having a forward voltage of 6.0 V or less at (C6) The GaN-based light-emitting diode element according to any one of (c1) to (c5), wherein an area of a surface of the n-type layer on which the n-side ohmic electrode is formed is 0.0012 cm 2 or more. .
  • C7 The GaN-based material according to (c6), wherein an area of the n-side ohmic electrode is 0.0012 cm 2 or more and an area of a surface of the n-type layer on the side where the n-side ohmic electrode is formed. Light emitting diode element.
  • the surface of the n-type layer has an arithmetic average roughness Ra in the range of 10 ⁇ m square of 0.1 nm or less at least in a portion in contact with the n-side ohmic electrode, according to (c1) to (c7)
  • the GaN-based light emitting diode element according to any one of the above.

Landscapes

  • Led Devices (AREA)

Abstract

発光効率に優れ、白色ＬＥＤ用の励起光源に適したＧａＮ系発光ダイオード素子を提供することを目的とする。ＧａＮ系発光ダイオード素子（１００）は、ｎ型導電性のｍ面ＧａＮ基板（１１０）と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光ダイオード構造（１２０）と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極（Ｅ１００）とを有し、当該発光ダイオード素子に印加される順方向電流が２０ｍＡのときの順方向電圧が４．０Ｖ以下である。

Description

発光ダイオード素子
　本発明は発光ダイオード素子に関し、とりわけ、ＧａＮ系半導体を用いて形成された発光構造を有するＧａＮ系発光ダイオード素子に関する。ＧａＮ系半導体は、一般式ＡｌａＩｎｂＧａ１－ａ－ｂＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）で表される化合物半導体であり、窒化物半導体、窒化物系化合物半導体などとも呼ばれる。
　ＧａＮ系半導体を用いて形成されたダブルヘテロｐｎ接合型の発光構造をｍ面ＧａＮ基板上に有する半導体発光素子が公知である（非特許文献１～４）。
　非特許文献１～３に開示されているのは発光ダイオード素子であり、いずれの素子においても、ｍ面ＧａＮ基板上にエピタキシャル成長により形成されたｎ型のＳｉドープＧａＮ層上にｎ側オーミック電極が形成されている。非特許文献４に開示されているのはレーザダイオード素子であり、ｍ面ＧａＮ基板の裏面にｎ側オーミック電極が形成されている。このレーザダイオード素子の閾値電流はＣＷ駆動時で３６ｍＡ、パルス駆動時で２８ｍＡであり、閾値電圧は約７～８Ｖとなっている。
　ＧａＮ基板上に発光構造を形成した発光素子においては、ＧａＮ基板の裏面に良好なｎ側オーミック電極を形成することが難しいといわれている（特許文献１～６）。そこで、特許文献２に記載された方法では、ＧａＮ基板の裏面を粒径１０μｍ以上の研磨剤で研磨して粗くすることにより、該裏面上に形成するｎ側オーミック電極の接触抵抗の低減が図られている。また、特許文献３に記載された方法では、同じ目的のために、ＧａＮ基板の裏面をウェットエッチングまたはドライエッチングで粗くしている。一方、特許文献４によれば、ＧａＮ基板の厚さを落とすためにその裏面をグラインディング、ラッピングまたはポリッシングしたときにダメージ層が形成され、これが良好なオーミック電極の形成を阻害するとのことである。そこで、該特許文献４に記載の方法では、研磨加工後のＧａＮ基板の裏面をドライエッチングまたはウェットエッチングで削っている。しかし、特許文献５には、ウェットエッチングではこの目的は達成できなかったと記載されている。特許文献６に記載された方法では、ＧａＮ基板の裏面をドライエッチングして、機械研磨により発生した結晶欠陥を含む部分を削り取ることにより、ＧａＮ基板とｎ側オーミック電極との接触抵抗の低減が図られている。なお、これら特許文献１～６に記載された知見や発明は、基本的にはｃ面ＧａＮ基板に関するものである。
　金属ワイヤ、金属バンプまたはハンダのような給電部材が接合される部品として発光ダイオードに必須なのが、素子表面に金属材料を用いて形成される電極パッドである。電極パッドは光透過性を有さないので、発光構造を流れる電流が光取出し方向から見て電極パッドの影となる部位に集中する発光ダイオードは、発光効率の低いものとなる。なぜなら、この部位で発生する光は電極パッドによる遮蔽と吸収を受けるので、素子外部に効率的に取り出せないからである。そこで、電流がこの部位に集中しないように、電極パッドと発光構造の間に電流ブロック構造として高抵抗膜（絶縁膜）または高抵抗領域を設けて、素子内を流れる電流の経路を制御することが行われている（特許文献７～９）。
特開平１１－３４０５７１号公報 特開２００２－１６３１２号公報 特開２００４－７１６５７号公報 特開２００３－５１６１４号公報 特開２００３－３４７６６０号公報 特開２００４－６７１８号公報 特開平１－１５１２７４号公報 特開平７－１９３２７９号公報 特開１０－２２９２１９号公報
Kuniyoshi Okamoto et al., JapaneseJournal of Applied Physics, Vol. 45, No. 45, 2006, pp. L1197-L1199 Mathew C. Schmidt et al., JapaneseJournal of Applied Physics, Vol. 46, No. 7, 2007, pp. L126-L128 Shih-Pang Chang et al., Journal ofThe Electrochemical Society, 157 (5) H501-H503 (2010) Kuniyoshi Okamoto et al., JapaneseJournal of Applied Physics, Vol. 46, No. 9, 2007, pp. L187-L189
　ｍ面ＧａＮ基板上に発光構造を形成したＧａＮ系発光ダイオード素子は、ＱＣＳＥ（Quantum-confined Stark effect）が生じないので、印加電流の増加に伴う発光波長の変動が小さいことが要求される白色ＬＥＤ用の励起光源に適している。しかし、発光ダイオード素子の発熱量が大きかったり、その放熱性が良好でない場合には、該発光ダイオード素子が放出する熱で蛍光体の温度が大きく変動することとなり、期待通りの効果が得られなくなる。また、発熱量が大きく放熱性が良好でない発光ダイオード素子は、印加電流を増やすにつれてそれ自体の温度も大きく上昇するので、発光効率の低いものとなる。
　本発明は上記事情に鑑みなされたものであり、その主たる目的は、白色ＬＥＤ用の励起光源に適したＧａＮ系発光ダイオード素子を提供することである。
　本発明の他の目的は、ｍ面ＧａＮ基板の裏面に形成されたｎ側電極を有する、発光効率の改善されたＧａＮ系発光ダイオード素子を提供することである。
　本発明の更に他の目的は、ｍ面ＧａＮ基板の裏面に形成された低接触抵抗のｎ側電極を有するＧａＮ系発光ダイオード素子を製造する方法を提供することである。
　本発明の一態様によれば以下のＧａＮ系発光ダイオード素子が提供される。
（１） ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光ダイオード構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が２０ｍＡのときの順方向電圧が４．０Ｖ以下である、ＧａＮ系発光ダイオード素子。
（２） ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光ダイオード構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が６０ｍＡのときの順方向電圧が４．５Ｖ以下である、ＧａＮ系発光ダイオード素子。
（３） ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光ダイオード構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が１２０ｍＡのときの順方向電圧が５．０Ｖ以下である、ＧａＮ系発光ダイオード素子。
（４） ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光ダイオード構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が２００ｍＡのときの順方向電圧が５．５Ｖ以下である、ＧａＮ系発光ダイオード素子。
（５） ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光ダイオード構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が３５０ｍＡのときの順方向電圧が６．０Ｖ以下である、ＧａＮ系発光ダイオード素子。
（６） 前記発光ダイオード構造が、ＧａＮ系半導体からなる活性層と、該活性層と前記ｍ面ＧａＮ基板との間に配置されたｎ型ＧａＮ系半導体層と、該ｎ型ＧａＮ系半導体層とで該活性層を挟むｐ型ＧａＮ系半導体層と、を含む、前記（１）～（５）のいずれかに記載のＧａＮ系発光ダイオード素子。
（７） 前記ｍ面ＧａＮ基板の裏面の面積が０．００１２ｃｍ２以上である、前記（１）～（６）のいずれかに記載のＧａＮ系発光ダイオード素子。
（８） 前記ｎ側オーミック電極の面積が０．００１２ｃｍ２以上、前記ｍ面ＧａＮ基板の裏面の面積以下である、前記（７）に記載のＧａＮ系発光ダイオード素子。
（９）前記ｍ面ＧａＮ基板の裏面は、少なくとも前記ｎ側オーミック電極と接触する部分において、１０μｍ角の範囲の算術平均粗さＲａが０．１ｎｍ以下である、前記（１）～（８）のいずれかに記載の半導体発光素子。
（１０）前記ｎ側オーミック電極はパターニングされている、前記（１）～（９）のいずれかに記載のＧａＮ系発光ダイオード素子。
　本発明の他の一態様によれば以下のＧａＮ系発光ダイオード素子が提供される。
（１１） ｎ型導電性のｍ面ＧａＮ基板である基板と、該基板上にエピタキシャル成長したＧａＮ系半導体からなりｐｎ接合型の発光構造を含むエピ層と、該基板の裏面に形成されたｎ側電極と、該エピ層の上面に形成された透光性のｐ側オーミック電極と、該ｐ側オーミック電極上の一部に形成されたｐ側電極パッドとを有し、
前記基板の裏面のうち前記ｎ側電極に覆われた領域には、ポリッシング仕上げされた領域である低接触抵抗領域と、ドライエッチング仕上げされた領域である高接触抵抗領域とが含まれ、
前記基板の裏面への前記ｐ側電極パッドの正射影の全部または一部が前記高接触抵抗領域に含まれる、ＧａＮ系発光ダイオード素子。
（１２） 前記ｐ側オーミック電極上に、前記ｐ側電極パッドに接続された補助電極が形成されており、前記基板の裏面への前記補助電極の正射影の全部または一部が前記高接触抵抗領域に含まれない、前記（１１）に記載のＧａＮ系発光ダイオード素子。
（１３） ｎ型導電性のｍ面ＧａＮ基板である基板と、該基板上にエピタキシャル成長したＧａＮ系半導体からなりｐｎ接合型の発光構造を含むエピ層と、該基板の裏面に形成された透光性のｎ側オーミック電極と、該ｎ側オーミック電極上の一部に形成されたｎ側電極パッドと、該エピ層の上面に形成されたｐ側電極とを有し、前記基板の裏面のうち前記ｎ側オーミック電極に覆われた領域には、ポリッシング仕上げされた領域である低接触抵抗領域と、ドライエッチング仕上げされた領域である高接触抵抗領域とが含まれ、
前記基板の裏面への前記ｎ側電極パッドの正射影の全部または一部が前記高接触抵抗領域に含まれる、ＧａＮ系発光ダイオード素子。
（１４） 前記ｎ側オーミック電極上に、前記ｎ側電極パッドに接続された補助電極が形成されており、前記基板の裏面への前記補助電極の正射影の全部または一部が前記高接触抵抗領域に含まれない、前記（１３）に記載のＧａＮ系発光ダイオード素子。
（１５） ｎ型導電性のｍ面ＧａＮ基板である基板と、該基板上にエピタキシャル成長したＧａＮ系半導体からなりｐｎ接合型の発光構造を含むエピ層と、該基板の裏面に部分的に形成されたｎ側電極と、該エピ層の上面に形成されたｐ側電極とを有し、
前記ｎ側電極は、パッド部と、該パッド部に接続された補助部とを有し、
基板の裏面のうち前記ｎ側電極に覆われた領域には、ポリッシング仕上げされた領域である低接触抵抗領域と、ドライエッチング仕上げされた領域である高接触抵抗領域とが含まれ、
前記基板の裏面への前記パッド部の正射影の全部または一部が前記高接触抵抗領域に含まれる、ＧａＮ系発光ダイオード素子。
（１６） 前記基板の裏面への前記補助部の正射影の全部または一部が前記高接触抵抗領域に含まれない、前記（１５）に記載のＧａＮ系発光ダイオード素子。
（１７） 前記基板のキャリア濃度が１０１７ｃｍ－３である、前記（１３）～（１６）のいずれかに記載のＧａＮ系発光ダイオード素子。
　本発明の更に他の一態様によれば以下のＧａＮ系発光ダイオード素子の製造方法が提供される。
（１８） （i）ｎ型導電性のｍ面ＧａＮ基板である基板と、該基板上にエピタキシャル成長したＧａＮ系半導体からなりｐｎ接合型の発光構造を含むエピ層と、を有するエピウェハを準備する第１ステップと、
（ii）前記エピウェハに含まれる前記基板の裏面をポリッシングする第２ステップと、
（iii）前記第２ステップでポリッシュされた前記基板の裏面全体にｎ側オーミック電極を形成する第３ステップと、
（iv）前記第３ステップで形成された前記ｎ側オーミック電極をエッチングによりパターニングする第４ステップと、
を有するＧａＮ系発光ダイオード素子の製造方法。
（１９） 前記第４ステップで露出した前記基板の裏面を粗く加工する第５ステップを更に有する、前記（１８）に記載の製造方法。
（２０） 前記第５ステップでは、前記第４ステップで露出した前記基板の裏面に周期性を有する凹凸パターンを形成する、前記（１９）に記載の製造方法。
（２１） 前記ｎ側オーミック電極が多結晶質の透明導電性酸化物膜であり、前記第４ステップでは前記ｎ側オーミック電極の一部をその残渣が前記基板上に残るようにエッチングし、更に、前記第５ステップでは、該残渣をエッチングマスクとして利用してドライエッチングすることにより前記基板の露出した裏面を粗く加工する、前記（１９）に記載の製造方法。
（２２） 前記第４ステップで露出した前記基板の裏面に反射膜を形成する第６ステップを更に有する、前記（１８）に記載の製造方法。
（２３） 前記反射膜が誘電体反射膜である、前記（２２）に記載の製造方法。
（２４） 前記第２ステップでポリッシングする前記基板の裏面を、前記第２ステップの直前にラッピングする、前記（１８）～（２３）のいずれかに記載の製造方法。
（２５） 前記基板のキャリア濃度が１０１７ｃｍ－３である、前記（１８）～（２４）のいずれかに記載の製造方法。
　本発明の実施形態に係る上記（１）～（１０）に記載の半導体系発光素子は、ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極を有するので、金属電極上にハンダを用いて固定することができる。つまり、放熱性が良好となる形態で実装することができる。また、順方向電圧が低く抑えられているので発熱量が小さく、白色ＬＥＤ用の励起光源に極めて適している。
　本発明の実施形態に係る上記（１１）～（１７）に記載のＧａＮ系発光ダイオード素子では、素子内を流れる電流の経路を制御することにより、ｎ側電極とｐ側電極の少なくともいずれかに含まれる電極パッドによる光の遮蔽または吸収を抑制することができる。また、素子内を流れる電流の経路を制御し、発光構造を流れる電流の密度を均一化することにより、ドループ現象による発光効率の低下を抑制することができる。
　本発明の実施形態に係る上記（１８）～（２５）に記載のＧａＮ系発光ダイオード素子製造方法によれば、ｍ面ＧａＮ基板の裏面に形成された低接触抵抗のｎ側電極を有するＧａＮ系発光ダイオードを製造することができる。
本発明者等が試作したＧａＮ系発光ダイオード素子の構造を示す模式図であり、図１（ａ）は上面図、図１（ｂ）は図１（ａ）のＸ－Ｘ線の位置における断面図である。 マスクパターンの平面図である。 マスクパターンの向きを説明するための平面図である。 加工ｅを施したｍ面ＧａＮ基板の裏面のＳＥＭ像である。(図面代用写真） 本発明の実施形態に係るＧａＮ発光ダイオード素子（実施形態１）の構造を模式的に示す図面であり、図５（ａ）はエピ層側から見た平面図、図５（ｂ）は図５（ａ）のＸ－Ｘ線の位置における断面図である。 本発明の実施形態に係るＧａＮ発光ダイオード素子（実施形態２）の構造を模式的に示す図面であり、図６（ａ）はエピ層側から見た平面図、図６（ｂ）は図６（ａ）のＸ－Ｘ線の位置における断面図である。 本発明の実施形態に係るＧａＮ発光ダイオード素子（実施形態３）の構造を模式的に示す図面であり、図７（ａ）はエピ層側から見た平面図、図７（ｂ）は図７（ａ）のＸ－Ｘ線の位置における断面図である。 本発明の実施形態に係るＧａＮ発光ダイオード素子（実施形態４）の構造を模式的に示す図面であり、図８（ａ）は基板側から見た平面図、図８（ｂ）は図８（ａ）のＸ－Ｘ線の位置における断面図である。 本発明の実施形態に係るＧａＮ発光ダイオード素子（実施形態５）の構造を模式的に示す図面であり、図９（ａ）は基板側から見た平面図、図９（ｂ）は図９（ａ）のＸ－Ｘ線の位置における断面図である。 本発明の実施形態に係るＧａＮ発光ダイオード素子（実施形態６）の構造を模式的に示す図面であり、図１０（ａ）は基板側から見た平面図、図１０（ｂ）は図１０（ａ）のＸ－Ｘ線の位置における断面図である。 本発明の実施形態に係るＧａＮ系発光ダイオード素子（実施形態７）の構造を模式的に示す図面であり、図１１（ａ）はエピ層側から見た平面図、図１１（ｂ）は図１１（ａ）のＸ－Ｘ線の位置における断面図である。 図１１に示すＧａＮ系発光ダイオード素子を基板側から見た平面図である。 本発明の実施形態に係るＧａＮ系発光ダイオード素子（実施形態８）の構造を模式的に示す断面図である。 図１４（ａ）および図４（ｂ）は、それぞれ、本発明の実施形態に係るＧａＮ系発光ダイオード素子（実施形態９、１０）の構造を模式的に示す断面図である。 図１５（ａ）および（ｂ）は、それぞれ、基板の裏面上でｎ側オーミック電極が呈するパターンを例示する図面である。 本発明の実施形態に係るＧａＮ系発光ダイオード素子（実施形態１１）の構造を模式的に示す図面であり、図１６（ａ）は基板側から見た平面図、図１６（ｂ）は図１６（ａ）のＸ－Ｘ線の位置における断面図である。 本発明の実施形態に係るＧａＮ系発光ダイオード素子（実施形態１２）の構造を模式的に示す図面であり、図１７（ａ）は基板側から見た平面図、図１７（ｂ）は図１７（ａ）のＰ－Ｑ線の位置における断面図である。 本発明の実施形態に係るＧａＮ系発光ダイオード素子（実施形態１３）の構造を模式的に示す図面であり、図１８（ａ）は基板側から見た平面図、図１８（ｂ）は図１８（ａ）のＰ－Ｑ線の位置における断面図である。 本発明の実施形態に係るＧａＮ系発光ダイオード素子（実施形態１４）の構造を模式的に示す図面であり、図１９（ａ）は基板側から見た平面図、図１９（ｂ）は図１９（ａ）のＸ－Ｘ線の位置における断面図である。 本発明の実施形態に係るＧａＮ系発光ダイオード素子（実施形態１５）の構造を模式的に示す図面であり、図２０（ａ）は基板側から見た平面図、図２０（ｂ）は図２０（ａ）のＰ－Ｑ線の位置における断面図である。 本発明の製造方法を説明するための工程断面図である。 本発明の製造方法を説明するための工程断面図である。 本発明の製造方法を説明するための工程断面図である。 本発明の製造方法を説明するための工程断面図である。
　本発明者等によるＧａＮ系発光ダイオード素子（以下では「ＬＥＤ素子」ともいう）の試作および評価の結果を以下に記す。
１．試作したＬＥＤ素子の基本構造
　図１に、試作したＬＥＤ素子の基本構造を模式的に示す。図１（ａ）は上面図、図１（ｂ）は図１（ａ）のＸ－Ｘ線の位置における断面図である。図１（ａ）に示すように、ＬＥＤ素子１の平面形状は矩形であり、サイズは３５０μｍ×３４０μｍである。
　図１（ｂ）に示すように、ＬＥＤ素子１は、基板１０の上にＧａＮ系半導体からなる半導体積層体２０を有している。基板１０はｍ面ＧａＮ基板であり、半導体積層体２０は該基板１０のおもて面１１上に配置されている。半導体積層体２０は基板１０側から順に、第１のアンドープＧａＮ層２１、Ｓｉドープされたｎ型ＧａＮコンタクト層２２、第２のアンドープＧａＮ層２３、Ｓｉドープされたｎ型ＧａＮクラッド層２４、ＭＱＷ活性層２５、Ｍｇドープされたｐ型Ａｌ０．１Ｇａ０．９Ｎクラッド層２６、Ｍｇドープされたｐ型Ａｌ０．０３Ｇａ０．９７Ｎコンタクト層２７を有している。
　ＭＱＷ活性層２５は、交互に積層されたアンドープＩｎ０．０４Ｇａ０．９６Ｎバリア層とアンドープＩｎ０．１６Ｇａ０．８４Ｎウェル層とを有している。アンドープＩｎＧａＮバリア層の数は４層、アンドープＩｎＧａＮウェル層の数は３層であり、ゆえに、ＭＱＷ活性層２５の最下層と最上層はいずれもバリア層である。ウェル層の組成は発光ピーク波長が４４５～４６５ｎｍの範囲内に入るように調整されたものである。
　ＬＥＤ素子１は２つのｎ側電極と１つのｐ側電極を有している。ｎ側電極のひとつは第１のｎ側メタルパッドＥ１１であり、基板１０の裏面１２全体を覆うように設けられている。もうひとつは第２のｎ側メタルパッドＥ１２であり、半導体積層体２０を一部除去することにより露出したｎ型ＧａＮコンタクト層２２の表面上に形成されている。第１のｎ側メタルパッドＥ１１と第２のｎ側メタルパッドＥ１２は、どちらもオーミック電極を兼用している。ｐ側電極を構成するのは、ｐ型ＡｌＧａＮコンタクト層２７の上面に形成されたオーミック性の透光性電極Ｅ２１と、該透光性電極Ｅ２１上の一部に形成されたｐ側メタルパッドＥ２２である。ＭＱＷ活性層２５への電流印加は、第１のｎ側メタルパッドＥ１１とｐ側メタルパッドＥ２２を通して行うこともできるし、第２のｎ側メタルパッドＥ１２とｐ側メタルパッドＥ２２を通して行うこともできる。
　第１のｎ側メタルパッドＥ１１は多層膜であり、基板１０側から順にＴｉＷ層、Ａｕ層、Ｐｔ層、Ａｕ層、Ｐｔ層、Ａｕ層、Ｐｔ層、Ａｕ層を有している。第２のｎ側メタルパッドＥ１２も同様の積層構造を備える多層膜であり、ｎ型ＧａＮコンタクト層２２側から順にＴｉＷ層、Ａｕ層、Ｐｔ層、Ａｕ層、Ｐｔ層、Ａｕ層、Ｐｔ層、Ａｕ層を有している。透光性電極Ｅ２１はＩＴＯ（インジウム錫酸化物）膜である。ｐ側メタルパッドＥ１２は第１のｎ側メタルパッドＥ１１および第２のｎ側メタルパッドＥ１２と同様の積層構造を備える多層膜であり、透光性電極Ｅ２１側から順にＴｉＷ層、Ａｕ層、Ｐｔ層、Ａｕ層、Ｐｔ層、Ａｕ層、Ｐｔ層、Ａｕ層を有している。
２．ＬＥＤ素子の試作
　ＬＥＤ素子１を次の手順により作製した。
２－１．エピタキシャル成長
　サイズが７ｍｍ（ｃ軸方向）×１５ｍｍ（ａ軸方向）×３３０μｍ（厚さ）、おもて面（半導体積層体を設ける側の主面）のオフ角が０±０．５°の範囲内で、ｎ型不純物としてＳｉが添加されたｎ型導電性のｍ面ＧａＮ基板を準備した。ホール測定により調べた該ｍ面ＧａＮ基板のキャリア濃度は１．３×１０１７ｃｍ－３であった。
　このｍ面ＧａＮ基板のおもて面上に、常圧ＭＯＶＰＥ法を用いて複数のＧａＮ系半導体層をエピタキシャル成長させて半導体積層体を形成した。ＩＩＩ族原料にはＴＭＧ（トリメチルガリウム）、ＴＭＩ（トリメチルインジウム）およびＴＭＡ（トリメチルアルミニウム）、Ｖ族原料にはアンモニア、Ｓｉ原料にはシラン、Ｍｇ原料にはビスエチルシクロペンタジエニルマグネシウム（（ＥｔＣｐ）２Ｍｇ）を用いた。
　各層の成長温度および膜厚を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　ｎ型ＧａＮコンタクト層、ｎ型ＧａＮクラッド層、ｐ型ＡｌＧａＮクラッド層およびｐ型ＡｌＧａＮコンタクト層に添加した不純物の濃度は表２に示す通りである。
Figure JPOXMLDOC01-appb-T000002
　ｐ型ＡｌＧａＮクラッド層およびｐ型ＡｌＧａＮコンタクト層に添加したＭｇの活性化は、ｐ型ＡｌＧａＮコンタクト層を所定時間成長させた後、ＭＯＶＰＥ装置の成長炉内で基板温度が室温まで降下する間に、該成長炉内に流す窒素ガスおよびアンモニアガスの流量を制御する方法を用いて行った。
２－２．ｐ側電極および第２のｎ側メタルパッドの形成
　上記エピタキシャル成長により形成した半導体積層体の表面（ｐ型ＡｌＧａＮコンタクト層の表面）に、電子ビーム蒸着法によりＩＴＯ膜を２１０ｎｍの厚さに形成した。続いて、フォトリソグラフィとエッチングの技法を用いて、このＩＴＯ膜を所定の形状にパターニングして、透光性電極を形成した。パターニング後、反応性イオンエッチング（ＲＩＥ）加工により半導体積層体の一部を除去して、第２のｎ側メタルパッドを形成すべき部位にｎ型ＧａＮコンタクト層を露出させるとともに、メサ形成を行った。ＲＩＥ加工においては、エッチングガスとしてＣｌ２を用い、アンテナ／バイアスを１００Ｗ／２０Ｗ、チャンバー内圧力を０．３Ｐａと設定した。
　ＲＩＥ加工に続いて、上記作製したＩＴＯ膜に対し、大気雰囲気中、５２０℃で２０分間の熱処理を施した。更に続けて、ＲＴＡ（Rapid Thermal Annealing）装置を用いて、このＩＴＯ膜に対し、窒素ガス雰囲気中、５００℃で１分間の熱処理を施した。
　ＩＴＯ膜の熱処理後、リフトオフ法を用いて、第２のｎ側メタルパッドとｐ側メタルパッドを同時に所定のパターンに形成した。第２のｎ側メタルパッドとｐ側メタルパッドを構成するメタル多層膜に含まれる全ての層（ＴｉＷ層、Ａｕ層およびＰｔ層）は、スパッタリング法で形成した。ＴｉＷ膜を形成する際は、ターゲットにＴｉ含有量が１０ｗｔ％のＴｉ－Ｗターゲット、スパッタガスにＡｒ（アルゴン）を使用し、スパッタ条件はＲＦ電力８００Ｗ、Ａｒ流量５０ｓｃｃｍ、スパッタガス圧２．２×１０－1Ｐａとした。最下層であるＴｉＷ層とその直上に積層するＡｕ層の厚さは１０８ｎｍとし、それ以外のＰｔ層およびＡｕ層の厚さはいずれも８９ｎｍとした。
　第２のｎ側メタルパッドとｐ側メタルパッドを形成した後、露出した半導体積層体の表面および透光性電極の表面に、ＳｉＯ２からなるパッシベーション膜を２１３ｎｍの厚さに形成した。
２－３．ｍ面ＧａＮ基板の裏面の加工
　上記パッシベーション膜の形成後、ｍ面ＧａＮ基板の裏面に対し、以下に加工ａ～加工ｆとして記す６通りの異なる加工を行った。
　加工ａ：ｍ面ＧａＮ基板の裏面にラッピングおよびポリッシングをこの順に施すことにより、該基板の厚さを２００μｍに減じた。
　ラッピング工程では、定法に従い、使用するダイヤモンド砥粒の粒径を段階的に小さくしていった。
　ポリッシング工程では、酸性コロイダルシリカ（粒径７０～１００ｎｍ）に酸を添加してｐＨを２未満に調整したＣＭＰスラリーを用い、ポリッシングレートが０．５μｍ／ｈとなるように荷重を調整し、ポリッシング加工時間は約１４時間とした。この条件でポリッシュされたｍ面ＧａＮ基板の表面は、ＡＦＭ（例えばDIGITALINSTRUMENTS社製 DIMENSION 5000）を用いて測定される１０μｍ角の範囲の算術平均粗さＲａが０．１ｎｍ以下となる。
　ポリッシングされた面（ｍ面ＧａＮ基板の裏面）は水で洗った後、更に室温のＩＰＡおよびアセトンを用いて洗浄し、乾燥後に５分間の紫外線オゾン洗浄（１１０℃、酸素流量５Ｌ／分）を施した。
　加工ｂ：加工ａを行った後、更に、ＲＩＥによってｍ面ＧａＮ基板の裏面から表層部分を削り取った。ＲＩＥ条件は上記２－２．で半導体積層体に対してＲＩＥ加工を施したときの条件と同じとし、エッチング深さが０．１μｍとなるよう、エッチング時間を６０秒に設定した。ＲＩＥ加工後の表面の粗さを触針式段差計（株式会社小坂研究所製ＥＴ３０００）で測定したところ、算術平均粗さＲａは０．０２μｍ、最大高さＲｚは０．０４μｍであった。
　加工ｃ：加工ａを行った後、更に、ＲＩＥによってｍ面ＧａＮ基板の裏面から表層部分を削り取った。ＲＩＥ条件は上記２－２．で半導体積層体に対してＲＩＥ加工を施したときの条件と同じとし、エッチング深さが１．０μｍとなるよう、エッチング時間を６１０秒に設定した。ＲＩＥ加工後の表面の粗さを触針式段差計で測定したところ、算術平均粗さＲａは０．０６μｍ、最大高さＲｚは０．５５μｍであった。
　加工ｄ：加工ａを行った後、更に、ＲＩＥによってｍ面ＧａＮ基板の裏面から表層部分を削り取った。ＲＩＥ条件は上記２－２．で半導体積層体に対してＲＩＥ加工を施したときの条件と同じとし、エッチング深さが２．０μｍとなるよう、エッチング時間を１２２０秒に設定した。ＲＩＥ加工後の表面の粗さを触針式段差計で測定したところ、算術平均粗さＲａは０．０７～０．１２μｍ、最大高さＲｚは１．３０μｍであった。
　加工ｅ：加工ａを行った後のｍ面ＧａＮ基板の裏面に、ノボラック樹脂を用いたポジ型フォトレジスト（住友化学株式会社製　スミレジストＰＦＩ－３４ＡＬ）を１．６μｍの厚さにコーティングし、フォトリソグラフィ技法を用いて該フォトレジストをパターニングすることによって、図２に示すマスクパターンを形成した。すなわち、複数の円形エッチングマスクが三角格子の格子位置に配置されたマスクパターンである。各円形マスクの直径（図２中のＲ）は２μｍ、隣り合う円形マスク間のスペース（図２中のＳ）は２．５μｍとした。マスクパターンの方向は、図３に示すように、三角格子の６つの格子位置を頂点とする正六角形ＡＢＣＤＥＦの２つの辺ＢＣ、ＥＦが、ｍ面ＧａＮ基板のｃ軸と直交するように定めた。
　上記のように形成したマスクパターンをエッチングマスクに用いてＲＩＥを行うことにより、ｍ面ＧａＮ基板の裏面を凹凸状に加工した。エッチングガスとしてＣｌ２を用い、アンテナ／バイアスを１００Ｗ／２０Ｗ、チャンバー内圧力を０．３Ｐａと設定して、エッチング選択比が約１となるようにした。なお、ここでいうエッチング選択比は、エッチング時間が約８００秒以下であるときの、〔ＧａＮのエッチングレート〕／〔マスクのエッチングレート〕である。この条件で、１５００秒間、ＲＩＥ加工を行った。マスクパターンは、エッチング時間が約８００秒に達したところで殆ど消失した。ＲＩＥ加工後、有機溶剤を用いてウェハを洗浄し、続けて、ＲＩＥ加工された面に５分間の紫外線オゾン洗浄（１１０℃、酸素流量５Ｌ／分）を施した。
　加工ｅを施したｍ面ＧａＮ基板の裏面のＳＥＭ像を図４に示す。図４において（ａ）は平面図、（ｂ）は断面方向から見た図、（ｃ）は斜視図である。　図４（ａ）～（ｃ）のいずれにおいても紙面内で右から左に向かう方向が、ＧａＮの［０００１］方向（ｃ＋方向）であり、左から右に向かう方向がＧａＮの［０００－１］方向（ｃ－方向）である。ｍ面ＧａＮ基板の裏面に形成された突起の高さは１．５μｍであった。
　加工ｆ：加工ａを行った後のｍ面ＧａＮ基板の裏面に、加工ｅと同じ手順でマスクパターンを形成した。しかし、ＲＩＥチャンバー内に設置した後、薄いサファイア板でｍ面ＧａＮ基板の裏面を覆うことにより、該裏面がＲＩＥ加工を受けないように保護した。このことを除いて、加工ｆで行った処理は、加工ｅと同じである。すなわち、加工ｆを施したｍ面ＧａＮ基板の裏面には、フォトレジストを用いてマスクパターンを形成する処理、該マスクパターンを有機溶剤を用いて取り除く処理、及び、該マスクパターン除去後の紫外線オゾン洗浄処理が行われている。
２－４．第１のｎ側メタルパッドの形成
　上記加工ａ～ｆのいずれかを行ったｍ面ＧａＮ基板の裏面に、第１のｎ側メタルパッドとなるメタル多層膜を形成した。このメタル多層膜に含まれる全ての層（ＴｉＷ層、Ａｕ層およびＰｔ層）は、スパッタリング法で形成した。ＴｉＷ膜を形成する際は、ターゲットにＴｉ含有量が１０ｗｔ％のＴｉ－Ｗターゲット、スパッタガスにＡｒ（アルゴン）を使用し、スパッタ条件はＲＦ電力８００Ｗ、Ａｒ流量５０ｓｃｃｍ、スパッタガス圧２．２×１０－1Ｐａとした。最下層であるＴｉＷ層とその直上に積層するＡｕ層の厚さは１０８ｎｍとし、それ以外のＰｔ層およびＡｕ層の厚さはいずれも８９ｎｍとした。
　上記メタル多層膜の形成後、スクライブおよびブレーキングを行うことによりウェハを分断し、ＬＥＤ素子をチップにした。上記メタル多層膜はこの工程でＧａＮ基板と共に分断した。従って、第１のｎ側メタルパッドの平面形状はｍ面ＧａＮ基板の裏面の形状と同じとなった。また、第１のｎ側メタルパッドのサイズはチップサイズと略同じ３５０μｍ×３４０μｍとなった。
２－５．順方向電圧の評価
　上記手順にて得たＬＥＤチップに対して、第１のｎ側メタルパッドとｐ側メタルパッドを通して電流を印加したときの順方向電圧（Ｖｆ１）と、第２のｎ側メタルパッドとｐ側メタルパッドを通して電流を印加したときの順方向電圧（Ｖｆ２）を比較した。印加電流はパルス幅１ｍｓｅｃ、パルス周期１００ｍｓｅｃのパルス電流とし、電流値は２０ｍＡおよび６０ｍＡの２通りとした。結果を表３に示す。
Figure JPOXMLDOC01-appb-T000003
　表３に示すように、ｍ面ＧａＮ基板の裏面に加工ａのみを行ったＬＥＤチップではＶｆ１とＶｆ２は一致したのに対し、加工ｂ～ｆを行ったＬＥＤチップではいずれもＶｆ１がＶｆ２よりも大きくなった。特に、ＲＩＥ加工を含む加工ｂ～ｅを行ったＬＥＤチップでは、その差は数Ｖ以上にもなった。
　また、ｍ面ＧａＮ基板の裏面に加工ａのみを行ったＬＥＤチップに、パルス幅１ｍｓｅｃ、パルス周期１００ｍｓｅｃの順方向電流を２０ｍＡ、６０ｍＡ、１００ｍＡ、１２０ｍＡ、１８０ｍＡ、２４０ｍＡおよび３５０ｍＡ印加したときのＶｆ１を表４に示す。表４には、それぞれの場合の、第１のｎ側メタルパッドにおける平均電流密度を併せて示している。この平均電流密度は順方向電流をｎ側メタルパッドの面積（３５０μｍ×３４０μｍ）で除した値であり、ｎ側メタルパッドとｍ面ＧａＮ基板の裏面との界面を横切って流れる電流の平均的な密度を表している。
Figure JPOXMLDOC01-appb-T000004
　以上の結果から、下記（Ｉ）～（ＸＩ）の半導体発光素子が実現可能であると考えられる。
（Ｉ）ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該素子に印加される順方向電流が２０ｍＡのときの順方向電圧が４．０Ｖ以下である半導体発光素子。
（ＩＩ）ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該素子に印加される順方向電流が６０ｍＡのときの順方向電圧が４．５Ｖ以下である半導体発光素子。
（ＩＩＩ）ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該素子に印加される順方向電流が１２０ｍＡのときの順方向電圧が５．０Ｖ以下である半導体発光素子。
（ＩＶ）ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該素子に印加される順方向電流が２００ｍＡのときの順方向電圧が５．５Ｖ以下である半導体発光素子。
（Ｖ）ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該素子に印加される順方向電流が３５０ｍＡのときの順方向電圧が６．０Ｖ以下である半導体発光素子。
（ＶＩ）前記発光構造が、ＧａＮ系半導体からなる活性層と、該活性層と前記ｍ面ＧａＮ基板との間に配置されたｎ型ＧａＮ系半導体層と、該ｎ型ＧａＮ系半導体層とで該活性層を挟むｐ型ＧａＮ系半導体層と、を含む、前記（Ｉ）～（Ｖ）のいずれかに記載の半導体発光素子。
（ＶＩＩ）発光ダイオード素子である、前記（Ｉ）～（ＶＩ）のいずれかに記載の半導体発光素子。
（ＶＩＩＩ）前記ｍ面ＧａＮ基板の裏面の面積が０．００１２ｃｍ２以上である、前記（Ｉ）～（ＶＩＩ）のいずれかに記載の半導体発光素子。
（ＩＸ）前記ｎ側オーミック電極の面積が０．００１２ｃｍ２以上、前記ｍ面ＧａＮ基板の裏面の面積以下である、前記（ＶＩＩ）に記載の半導体発光素子。
（Ｘ）前記ｍ面ＧａＮ基板のキャリア濃度が１×１０１７ｃｍ－３である、前記（Ｉ）～（ＩＸ）のいずれかに記載の半導体発光素子。
（ＸＩ）前記ｍ面ＧａＮ基板の裏面は、少なくとも前記ｎ側オーミック電極と接触する部分において、１０μｍ角の範囲の算術平均粗さＲａが０．１ｎｍ以下である、前記（Ｉ）～（Ｘ）のいずれかに記載の半導体発光素子。　
　本発明は、以上に記したＬＥＤ素子の試作および評価から得られた知見に基づき完成されたものである。ただし、いうまでもないことであるが、本発明は、試作されたＬＥＤ素子や、試作で用いられた方法に限定されるものではない。
　以下では、本発明の実施形態に係るＧａＮ系発光ダイオード素子並びにＧａＮ系発光ダイオード素子の製造方法について説明する。
（実施形態１）
　実施形態１に係るＧａＮ系発光ダイオード素子の構造を図５に模式的に示す。ＧａＮ系発光ダイオード素子１００は基板１１０と、その上にエピタキシャル成長したＧａＮ系半導体からなるエピ層１２０とを有している。図５（ａ）はＧａＮ系発光ダイオード素子１００をエピ層１２０側から見た平面図であり、図５（ｂ）は図５（ａ）のＸ－Ｘ線の位置における断面図である。
　基板１１０はｎ型導電性のｍ面ＧａＮ基板である。エピ層１２０はｐｎ接合を構成するｎ型層１２１とｐ型層１２３を含んでいる。ダブルヘテロ構造が形成されるように、ｎ型層１２１とｐ型層１２３との間には活性層１２２が設けられている。基板１１０の裏面にはオーミック電極と電極パッドを兼用するｎ側電極Ｅ１００が設けられ、エピ層１２０上には、透光性電極であるｐ側オーミック電極Ｅ２０１が設けられている。ｎ側電極Ｅ１００と、ｐ側オーミック電極Ｅ２０１上の一部に形成されたｐ側電極パッドＥ２０２とを通してエピ層１２０に順方向電圧を印加することにより、活性層１２２で発光が生じる。この光は、ｐ側オーミック電極Ｅ２０１を透過してＧａＮ系発光ダイオード素子の外部に放出される。また、この光の一部は、基板１１０の端面およびエピ層１２０の端面からも放出される。
　ｎ側電極Ｅ１００は好ましくは積層構造とされる。その場合、基板１１０と接触する部分はＡｌ、Ｔｉ、Ｃｒ、Ｖ、Ｗ、ＩＴＯのような、ｎ型ＧａＮ系半導体とオーミック接触を形成する材料を用いて形成し、その他部分はＡｕ、Ａｌ、Ｃｕ、Ａｇのような導電性の高い金属を用いて形成する。
　ｐ側オーミック電極Ｅ２０１は、ＩＴＯのような透明導電性酸化物（ＴＣＯ；Transparent Conductive Oxide）を用いて形成される。ｐ側オーミック電極Ｅ２０１は、ｐ型層１２３の上面の全体を覆うように形成することが好ましい。ｐ側電極パッドＥ２０２は金属を用いて形成され、好ましくは積層構造とされる。ｐ側電極パッドＥ２０２を積層構造とする場合、ｐ側オーミック電極Ｅ２０１と接する部分はＣｒ、Ｔｉ、Ｎｉ、Ｐｔ、Ｒｈのような、ＴＣＯとの密着性に優れた金属で形成し、その他の部分はＡｕ、Ａｌ、Ｃｕ、Ａｇのような導電性の高い金属を用いて形成する。ＴＣＯで形成されるｐ側オーミック電極Ｅ２０１の厚さは好ましくは０．１μｍ～０．５μｍであり、金属で形成されるｐ側電極パッドＥ２０２の厚さは好ましくは０．５μｍ～５μｍである。
　ｎ側電極Ｅ１００は基板１１０の裏面を全面的に覆っている。その基板１１０の裏面には、ｎ側電極Ｅ１００との接触抵抗が相対的に低い低接触抵抗領域１１２ａと、該接触抵抗が相対的に高い高接触抵抗領域１１２ｂとが存在している。低接触抵抗領域１１２ａはポリッシング仕上げされている。すなわち、ｎ側電極Ｅ１００を形成する前に低接触抵抗領域１１２ａに行われた最後の加工（洗浄は含まない）は、ポリッシング加工である。一方、高接触抵抗領域１１２ｂはドライエッチング仕上げされている。すなわち、ｎ側電極Ｅ１００を形成する前に高接触抵抗領域１１２ｂに行われた最後の加工は、反応性イオンエッチング（ＲＩＥ）のようなドライエッチング加工である。
　前述したＬＥＤ素子の試作および評価結果から判明したように、ｎ型導電性のｍ面ＧａＮ基板を、酸性のＣＭＰスラリーを用いて、０．５μｍ／ｈ以下という低いポリッシングレートでポリッシング加工することにより得られる表面（ｍ面）には、低接触抵抗の電極を形成することができる。一方、ポリッシング加工後に更にドライエッチング加工を施したｍ面ＧａＮ基板の表面に形成した電極は、より高い接触抵抗を示す。
　高接触抵抗領域１１２ｂは、基板１１０の裏面へのｐ側電極パッドＥ２０２の正射影の少なくとも一部を含んでいればよいが、好ましくは全部を含むように形成する。この構成によって、基板１１０およびエピ層１２０の内部を流れる電流が、ｐ側電極パッドＥ２０２とｎ側電極Ｅ１００とを最短距離で結ぶ経路（図５（ｂ）中に矢印で示す経路）に集中することが防止される。その結果として、この領域に電流が集中した場合と比べて、活性層１２２で発生する光がｐ側電極パッドＥ２０２により受ける遮蔽および吸収が低減される。加えて、活性層１２２を横切って流れる電流の密度がより均一となるので、ドループ現象（ＧａＮ系発光ダイオード素子に特有の、電流密度が高くなるにつれて発光効率が低下する現象）による発光効率低下が抑制される。
（実施形態２）
　実施形態２に係るＧａＮ系発光ダイオード素子の構造を図６に模式的に示す。図６では、実施形態１のＧａＮ系発光ダイオード素子と共通する構成要素については同一の符号を付している。図６（ａ）はＧａＮ系発光ダイオード素子１００をエピ層１２０側から見た平面図であり、図６（ｂ）は図６（ａ）のＸ－Ｘ線の位置における断面図である。
　図６に示すＧａＮ系発光ダイオード素子１００では、ｐ側電極パッドＥ２０２に４つの補助電極Ｅ２０３が接続されている。したがって、金属ワイヤなどからｐ側電極パッドＥ２０２に供給される電流は、ライン状の補助電極Ｅ２０３によって横方向（エピ層１２０の厚さ方向に直交する方向）に拡げられたうえ、ｐ側オーミック電極Ｅ２０１に流れることになる。
　基板１１０の裏面のうち、ｎ側電極Ｅ１００に覆われた領域には、高接触抵抗領域１１２ｂがｐ側電極パッドＥ２０２の正射影の少なくとも一部、好ましくは全部を含むように形成されている。従って、基板１１０およびエピ層１２０の内部を流れる電流が、ｐ側電極パッドＥ２０２とｎ側電極Ｅ１００とを最短距離で結ぶ経路に集中することが防止される。更に、ｐ側電極パッドＥ２０２に補助電極Ｅ２０３が接続されているので、エピ層１２０内を流れる電流はｐ側電極パッドＥ２０２から横方向に十分に離れた領域まで広げられる。
　図６のＧａＮ系発光ダイオード素子１００では、補助電極Ｅ２０３の基板１１０の裏面への正射影が高接触抵抗領域１１２ｂに含まれていない。従って、補助電極Ｅ２０３からは直下の方向にも電流が流れるが、補助電極Ｅ２０３はｐ側電極パッドＥ２０２と異なり細長く形成されているので、その直下で起こる発光に及ぼす影響（遮蔽および吸収）は比較的小さい。一実施形態では、補助電極Ｅ２０３の基板１１０の裏面への正射影の全部または一部を含むように、高接触抵抗領域１１２ｂを形成することもできる。
（実施形態３）
　実施形態３に係るＧａＮ系発光ダイオード素子の構造を図７に模式的に示す。図７では、実施形態１のＧａＮ系発光ダイオード素子と共通する構成要素については同一の符号を付している。図７（ａ）はＧａＮ系発光ダイオード素子１００をエピ層１２０側から見た平面図であり、図７（ｂ）は図７（ａ）のＸ－Ｘ線の位置における断面図である。
　図７に示すＧａＮ系発光ダイオード素子１００では、エピ層１２０とｐ側オーミック電極Ｅ２０１との間の、ｐ側パッド電極Ｅ１００の直下の位置に、絶縁膜Ｚ１００が形成されている。基板１１０の裏面に設けられた高接触抵抗領域１１２ｂと絶縁膜Ｚ１００という２つの電流ブロック構造が設けられることにより、基板１１０およびエピ層１２０の内部を流れる電流がｐ側電極パッドＥ２０２とｎ側電極Ｅ１００とを最短距離で結ぶ経路に集中することが、効果的に防止される。
（実施形態４）
　実施形態４に係るＧａＮ系発光ダイオード素子の構造を図８に模式的に示す。図８では、実施形態１のＧａＮ系発光ダイオード素子と共通する構成要素については同一の符号を付している。図８（ａ）はＧａＮ系発光ダイオード素子１００を基板１１０側から見た平面図であり、図８（ｂ）は図８（ａ）のＸ－Ｘ線の位置における断面図である。
　図８に示すＧａＮ系発光ダイオード素子１００では、基板１１０の裏面に透光性電極であるｎ側オーミック電極Ｅ１０１が設けられ、エピ層１２０上にオーミック電極と電極パッドを兼用するｐ側電極Ｅ２００が設けられている。ｎ側オーミック電極Ｅ１０１上の一部に形成されたｎ側電極パッドＥ１０２と、ｐ側電極Ｅ２００とを通してエピ層１２０に順方向電圧を印加することにより、活性層１２２で発光が生じる。この光は、ｎ側オーミック電極Ｅ１０１を透過してＧａＮ系発光ダイオード素子の外部に放出される。また、この光の一部は、基板１１０の端面およびエピ層１２０の端面からも放出される。
　ｎ側オーミック電極Ｅ１０１は、ＩＴＯのような透明導電性酸化物（ＴＣＯ；Transparent Conductive Oxide）を用いて形成される。ｎ側電極パッドＥ１０２は金属を用いて形成され、好ましくは積層構造とされる。ｎ側電極パッドＥ１０２を積層構造とする場合、ｎ側オーミック電極Ｅ２０１と接する部分はＣｒ、Ｔｉ、Ｎｉ、Ｐｔ、Ｒｈのような、ＴＣＯとの密着性に優れた金属で形成し、その他の部分はＡｕ、Ａｌ、Ｃｕ、Ａｇのような導電性の高い金属を用いて形成する。ＴＣＯで形成されるｎ側オーミック電極Ｅ１０１の厚さは好ましくは０．１μｍ～０．５μｍであり、金属で形成されるｎ側電極パッドＥ１０２の厚さは好ましくは０．５μｍ～５μｍである。
　ｐ側電極Ｅ２００は好ましくは積層構造とされる。その場合、ｐ型層１２３と接触する部分はＮｉ、Ａｕ、Ｐｔ、Ｐｄ、Ｃｏ、ＩＴＯのような、ｐ型ＧａＮ系半導体とオーミック接触を形成する材料を用いて形成し、その他の部分はＡｕ、Ａｌ、Ｃｕ、Ａｇのような導電性の高い金属を用いて形成する。ｐ側電極Ｅ２００は、ｐ型層１２３の上面の全体を覆うように形成することが好ましい。
　ｎ側オーミック電極Ｅ１０１は基板１１０の裏面を全面的に覆っている。その基板１１０の裏面には、ｎ側オーミック電極Ｅ１０１との接触抵抗が相対的に低い低接触抵抗領域１１２ａと、該接触抵抗が相対的に高い高接触抵抗領域１１２ｂとが存在している。低接触抵抗領域１１２ａはポリッシング仕上げされた領域であり、高接触抵抗領域１１２ｂはドライエッチング仕上げされた領域である。
　高接触抵抗領域１１２ｂはｎ側電極パッドＥ１０２の直下に設けられる。高接触抵抗領域１１２ｂは、基板１１０の裏面へのｎ側電極パッドＥ１０２の正射影の少なくとも一部を含んでいればよいが、好ましくは全部を含むように形成する。この構成によって、基板１１０およびエピ層１２０の内部を流れる電流が、ｐ側電極Ｅ２００とｎ側電極パッドＥ１０２とを最短距離で結ぶ経路（図８（ｂ）中に矢印で示す経路）に集中することが防止される。その結果として、この領域に電流が集中した場合と比べて、活性層１２２で発生する光がｎ側電極パッドＥ１０２により受ける遮蔽および吸収が低減される。加えて、活性層１２２を横切って流れる電流の密度がより均一となるので、ドループ現象（ＧａＮ系発光ダイオード素子に特有の、電流密度が高くなるにつれて発光効率が低下する現象）による発光効率低下が抑制される。
（実施形態５）
　実施形態５に係るＧａＮ系発光ダイオード素子の構造を図９に模式的に示す。図９では、実施形態１のＧａＮ系発光ダイオード素子と共通する構成要素については同一の符号を付している。図９（ａ）はＧａＮ系発光ダイオード素子１００を基板１１０側から見た平面図であり、図９（ｂ）は図９（ａ）のＸ－Ｘ線の位置における断面図である。
　図９に示すＧａＮ系発光ダイオード素子１００では、ｎ側電極パッドＥ１０２に４つの補助電極Ｅ１０３が接続されている。したがって、金属ワイヤなどからｎ側電極パッドＥ１０２に供給される電流は、ライン状の補助電極Ｅ１０３によって横方向（基板層１１０の厚さ方向に直交する方向）に拡げられたうえ、ｎ側オーミック電極Ｅ１０１に流れることになる。
　基板１１０の裏面のうち、ｎ側オーミック電極Ｅ１０１に覆われた領域には、高接触抵抗領域１１２ｂがｎ側電極パッドＥ１０２の正射影の少なくとも一部、好ましくは全部を含むように形成されている。従って、基板１１０およびエピ層１２０の内部を流れる電流が、ｐ側電極Ｅ２００とｎ側電極パッドＥ１０２とを最短距離で結ぶ経路に集中することが防止される。更に、ｎ側電極パッドＥ１０２に補助電極Ｅ１０３が接続されているので、エピ層１２０内を流れる電流はｎ側電極パッドＥ１０２から横方向に十分に離れた領域まで広げられる。
　図９のＧａＮ系発光ダイオード素子１００では、補助電極Ｅ１０３の基板１１０の裏面への正射影が高接触抵抗領域１１２ｂに含まれていない。従って、補助電極Ｅ１０３からは直下の方向にも電流が流れるが、補助電極Ｅ１０３はｎ側電極パッドＥ２０２と異なり細長く形成されているので、その直下で起こる発光に及ぼす影響（遮蔽および吸収）は比較的小さい。一実施形態では、補助電極Ｅ１０３の基板１１０の裏面への正射影の全部または一部を含むように、高接触抵抗領域１１２ｂを形成することもできる。
（実施形態６）
　実施形態６に係るＧａＮ系発光ダイオード素子の構造を図１０に模式的に示す。図１０では、実施形態１のＧａＮ系発光ダイオード素子と共通する構成要素については同一の符号を付している。図１０（ａ）はＧａＮ系発光ダイオード素子１００を基板１１０側から見た平面図であり、図１０（ｂ）は図１０（ａ）のＸ－Ｘ線の位置における断面図である。
　図１０に示すＧａＮ系発光ダイオード素子１００では、パッド部を含むｎ側電極Ｅ１００が、基板１１０の裏面に直接形成されている。ｎ側電極Ｅ１００は、電極パッドを兼用するパッド部Ｅ１００ａと、該パッド部Ｅ１００ａに接続され、十文字パターン（枝分かれした線状パターンともいえる）を呈する補助部Ｅ１００ｂとを有している。
　ｎ側電極Ｅ１００は、好ましくは、基板１１０と接触する部分をＡｌ、Ｔｉ、Ｃｒ、Ｖ、Ｗ、ＩＴＯのような、ｎ型ＧａＮ系半導体とオーミック接触を形成する材料を用いて形成し、その他部分をＡｕ、Ａｌ、Ｃｕ、Ａｇのような、導電性の高い金属を用いて形成する。
　基板１１０の裏面のうち、ｎ側電極Ｅ１００に覆われた領域には、高接触抵抗領域１１２ｂがｎ側電極のパッド部Ｅ１００ａの正射影の少なくとも一部、好ましくは全部を含むように形成されている。従って、ｎ側電極Ｅ１００から基板１１０に注入されるキャリア（電子）は、パッド部Ｅ１００ａから直接ではなく、補助部Ｅ１００ｂによって横方向に拡げられたうえで基板１１０に注入される。従って、高接触抵抗領域１１２ｂを設けない場合に比べて、エピ層１２０内の発光構造を流れる電流の密度が均一となる。なお、補助部Ｅ１００ｂからは直下の方向にも電流が流れるが、補助部Ｅ１００ｂはパッド部Ｅ１００ａと異なり細長く形成されているので、その直下で起こる発光に及ぼす影響（遮蔽および吸収）は小さい。
（実施形態７）
　実施形態７に係るＧａＮ系発光ダイオード素子の構造を図１１に模式的に示す。図１１に示すＧａＮ系発光ダイオード素子１０１は、基板１１０と、その上にエピタキシャル成長したＧａＮ系半導体からなるエピ層１２０とを有している。図１１（ａ）はＧａＮ系発光ダイオード素子１０１をエピ層１２０側から見た平面図であり、図１１（ｂ）は図１１（ａ）のＸ－Ｘ線の位置における断面図である。図１２には、ＧａＮ系発光ダイオード素子１０１を基板１１０側から見た平面図を示す。
　基板１１０はｎ型導電性のｍ面ＧａＮ基板である。エピ層１２０はｐｎ接合を構成するｎ型層１２１とｐ型層１２３を含んでいる。ダブルヘテロ構造が形成されるように、ｎ型層１２１とｐ型層１２３との間には活性層１２２が設けられている。基板１１０の裏面にはオーミック電極と電極パッドを兼用するｎ側電極Ｅ１００が形成されている。エピ層１２０上には、透光性電極であるｐ側オーミック電極Ｅ２０１が形成されている。ｎ側電極Ｅ１００と、ｐ側オーミック電極Ｅ２０１上の一部に形成されたｐ側電極パッドＥ２０２とを通して、エピ層１２０に順方向電圧を印加することにより活性層１２２で発光が生じる。この光は、ｐ側オーミック電極Ｅ２０１の表面、エピ層１２０の端面、基板１１０の端面などから、ＧａＮ系発光ダイオード素子１０１の外部に放出される。
　ｎ側電極Ｅ１００は、少なくとも基板１１０と接触する部分がＡｌ、Ｔｉ、Ｃｒ、Ｖ、Ｗ、ＩＴＯのような、ｎ型ＧａＮ系半導体とオーミック接触を形成する材料で形成される。好ましい実施形態において、ｎ側電極Ｅ１００は、基板１１０と接触する部分がＡｌ、Ｔｉ、Ｃｒ、Ｖ、Ｗ、ＩＴＯなどで形成され、その上にＡｕ、Ａｌ、Ｃｕ、Ａｇのような導電性の高い金属からなる層が積層された、多層構造とされる。
　ｐ側オーミック電極Ｅ２０１は、ＩＴＯのような透明導電性酸化物（ＴＣＯ；TransparentConductive Oxide）で形成される。好ましくは、ｐ側オーミック電極Ｅ２０１は、ｐ型層１２３の上面全体を覆うように設けられる。ｐ側電極パッドＥ２０２は金属を用いて形成される。好ましい実施形態において、ｐ側電極パッドＥ２０２は、ｐ側オーミック電極Ｅ２０１と接する部分がＣｒ、Ｔｉ、Ｎｉ、Ｐｔ、Ｒｈのような、ＴＣＯとの密着性に優れた金属で形成され、その上にＡｕ、Ａｌ、Ｃｕ、Ａｇのような導電性の高い金属からなる層が積層された、多層構造とされる。ＴＣＯからなるｐ側オーミック電極Ｅ２０１の厚さは好ましくは０．１μｍ～０．５μｍであり、金属からなるｐ側電極パッドＥ２０２の厚さは好ましくは０．５μｍ～５μｍである。
　図１２に示すように、基板１１０の裏面上に形成されたｎ側電極Ｅ１００は特定の形状にパターニングされている。ｎ側電極Ｅ１００の中央部には、基板１１０の裏面へのｐ側電極パッドＥ２０２の正射影と重なる位置に、円形の開口部が設けられている。この開口部があるために、ｐ側電極パッドＥ２０２からエピ層１２０に流れる電流はｐ側電極パッドＥ２０２の真下に集中することがない。つまり、電流が図１１（ｂ）中に矢印で示す経路に集中することがない。その結果として、この経路に電流が集中した場合と比べて、活性層１２２で発生する光がｐ側電極パッドＥ２０２により受ける遮蔽および吸収が低減される。加えて、活性層１２２を横切って流れる電流の密度がより均一となるので、ドループ現象（ＧａＮ系発光ダイオード素子に特有の、電流密度が高くなるにつれて発光効率が低下する現象）による発光効率低下が抑制される。
（実施形態８）
　実施形態８に係るＧａＮ系発光ダイオード素子の断面構造を図１３に模式的に示す。図１３では、実施形態７のＧａＮ系発光ダイオード素子１０１と共通する構成要素については同一の符号を付している。図１３に示すＧａＮ系発光ダイオード素子１０２では、基板１１０の裏面のｎ側電極Ｅ１００に覆われていない部分に、活性層１２２で生じる光を乱反射させ得る凹凸パターンが設けられている。この凹凸パターンは、例えば、ドット状の凹部または凸部が周期的に配列されたパターンであり、フォトリソグラフィとドライエッチングによって形成することができる。凹凸パターンは、凹部の深さまたは凸部の高さとパターンの周期が１μｍ以上であれば、活性層１２２で生じる近紫外～可視波長の光を乱反射させることができる。乱反射を発生させ得る凹凸パターンの形成によって多重反射が抑制され、光取出し効率が改善される。周期性を有する凹凸パターンの形成に代えて、ランダムエッチングマスクを用いたドライエッチングあるいはサンドブラストによって、同様の効果を奏する、周期性を有さない粗面を形成することもできる。
（実施形態９、１０）
　実施形態９、１０に係るＧａＮ系発光ダイオード素子の断面構造を図１４に模式的に示す。図１４では、実施形態７のＧａＮ系発光ダイオード素子１０１と共通する構成要素については同一の符号を付している。図１４（ａ）に示すＧａＮ系発光ダイオード素子１０３および図１４（ｂ）に示すＧａＮ系発光ダイオード素子１０４では、オーミック電極と電極パッドを兼用するｎ側電極Ｅ１００に代えて、パターニングされたｎ側オーミック電極Ｅ１０１と、それを覆うｎ側電極パッドＥ１０２が、基板１１０の裏面上に形成されている。基板１１０の裏面上でｎ側オーミック電極Ｅ１０１が呈するパターンは、図１５（ａ）に一例を示すドットパターンや、図１５（ｂ）に一例を示すネットパターンなどとすることができる。ｎ側オーミック電極Ｅ１０１は、好ましくはサブトラクティブ法によってパターニングされる。
　図１４（ａ）のＧａＮ系発光ダイオード素子１０３では、ｎ側電極パッドＥ１０２が基板１１０の露出した裏面と接するように設けられているが、図１４（ｂ）のＧａＮ系発光ダイオード素子１０４では、基板１１０の裏面とｎ側電極パッドＥ１０２との間に誘電体反射膜Ｒ１００が介在している。誘電体反射膜Ｒの好適例はブラッグ反射膜（ＤＢＲ）であるが、限定されるものではなく、基板１１０より屈折率の低い誘電体からなる単層膜であってもよい。
　ＧａＮ系発光ダイオード素子１０３、１０４において、ｎ側オーミック電極Ｅ１０１は、Ａｌ、Ｔｉ、Ｃｒ、Ｖ、Ｗ、ＩＴＯのような、ｎ型ＧａＮ系半導体とオーミック接触を形成する材料を用いて、蒸着、スパッタ、ＣＶＤのような気相法により、好ましくは０．０５μｍ～０．５μｍの厚さに形成される。ｎ側電極パッドＥ１０２は、Ａｕ、Ａｌ、Ｃｕ、Ａｇのような導電性の高い金属からなる厚さ０．５μｍ～５μｍの層を含むことが望ましい。また、ｎ側電極パッドＥ１０２は基板１１０側に、Ａｇ、Ａｌ、Ｒｈ、Ｐｔのような近紫外～可視波長域における反射率の高い金属からなる高反射部を含むことが望ましい。
（実施形態１１）
　実施形態１１に係るＧａＮ系発光ダイオード素子の構造を図１６に模式的に示す。図１６（ａ）は基板側から見た平面図、図１６（ｂ）は図１６（ａ）のＸ－Ｘ線の位置における断面図である。図１６では、実施形態７のＧａＮ系発光ダイオード素子１０１と共通する構成要素については同一の符号を付している。図１６に示すＧａＮ系発光ダイオード素子１０５では、ｐ型層１２３上に設けられる電極が、オーミック電極と電極パッドを兼用するｐ側電極Ｅ２００とされるとともに、活性層１２２で生じる光が基板１１０の裏面からＧａＮ系発光ダイオード素子１００の外部に放出されるように、ｎ側電極Ｅ１００の面積が小さくされている。好ましい実施形態においては、ｐ側電極Ｅ２００は、ｐ型層１２３と接触する部分がｐ型ＧａＮ系半導体とオーミック接触を形成する材料で形成され、その上にＡｕ、Ａｌ、Ｃｕ、Ａｇのような導電性の高い金属からなる層が積層された、多層構造とされる。ｐ型ＧａＮ系半導体とオーミック接触を形成する材料としては、Ｎｉ、Ａｕ、Ｐｄ、Ｒｈ、Ｐｔ、Ｃｏなどの金属が挙げられる他、ＩＴＯ、亜鉛添加酸化インジウム、酸化亜鉛、酸化錫、酸化チタン、酸化ガリウムなどの透明導電性酸化物が挙げられる。導電性の高い金属からなる層は、好ましくは０．５μｍ～５μｍの厚さに形成される。
（実施形態１２）
　実施形態１２に係るＧａＮ系発光ダイオード素子の構造を図１７に模式的に示す。図１７では、実施形態７のＧａＮ系発光ダイオード素子１０１と共通する構成要素については同一の符号を付している。図１７に示すＧａＮ系発光ダイオード素子１０６は、図１６に示すＧａＮ系発光ダイオード素子１０５の変形例である。相違点として、平面図である図１７（ａ）に示すように、ＧａＮ系発光ダイオード素子１０６ではｎ側電極Ｅ１００が、ボンディングワイヤ等が接続される部分である接続部Ｅ１００ａと、電流を横方向（基板１１０の厚さ方向と直交する方向）に拡げるための延長部Ｅ１００ｂとから構成されている。加えて、ＧａＮ系発光ダイオード素子１０６では、図１７（ａ）のＰ－Ｑ線の位置における断面図である図１７（ｂ）に示すように、基板１１０の裏面の露出した部分が粗く加工されている。この粗く加工された部分には、活性層１２２で生じる光を乱反射させ得るミクロンサイズの凹凸、活性層１２２で生じる光を回折させ得るサブミクロンサイズの周期的凹凸パターン、あるいは、活性層１２２で生じる光の全反射を抑制し得るサブミクロンサイズの微細な凹凸が形成される。サブミクロンサイズの凹凸は、ポリマー微粒子やシリカ微粒子をマスクに用いて基板１１０をエッチング加工する方法を用いて形成することができる。
（実施形態１３）
　実施形態１２に係るＧａＮ系発光ダイオード素子の構造を図１８に模式的に示す。図１８（ａ）は基板側から見た平面図、図１８（ｂ）は図１８（ａ）のＰ－Ｑ線の位置における断面図である。図１８では、実施形態７のＧａＮ系発光ダイオード素子１０１と共通する構成要素については同一の符号を付している。図１８に示すＧａＮ系発光ダイオード素子１０７は、図１６に示すＧａＮ系発光ダイオード素子１０５の別の変形例である。相違点として、図１８（ａ）（ｂ）に示すように、ＧａＮ系発光ダイオード素子１０７では、オーミック電極と電極パッドを兼用するｎ側電極Ｅ１００に代えて、ＩＴＯのような透明導電性酸化物で形成された透光性のｎ側オーミック電極Ｅ１０１と、その一部上に設けられたｎ側電極パッドＥ１０２が、基板１１０の裏面上に形成されている。
　ｎ側電極パッドＥ１０２は、図１７のＧａＮ系発光ダイオード素子１０６におけるｎ側電極Ｅ１００と同様に、ボンディングワイヤ等が接続される部分である接続部Ｅ１０２ａと、電流を横方向に拡げるための延長部Ｅ１０２ｂとから構成されている。透光性のｎ側オーミック電極Ｅ１０１はパターニングされており、ｎ側電極パッドＥ１０２ａの直下の部分に円形の開口部を有している。
（実施形態１４）
　実施形態１４に係るＧａＮ系発光ダイオード素子の構造を図１９に模式的に示す。図１９（ａ）は基板側から見た平面図、図１９（ｂ）は図１９（ａ）のＸ－Ｘ線の位置における断面図である。図１９では、実施形態７のＧａＮ系発光ダイオード素子１０１と共通する構成要素については同一の符号を付している。図１９に示すＧａＮ系発光ダイオード素子１０８は、図１６に示すＧａＮ系発光ダイオード素子１０５の更に別の変形例である。相違点として、図１９（ａ）（ｂ）に示すように、発光ダイオード１０８では、オーミック電極と電極パッドを兼用するｎ側電極Ｅ１００に代えて、ＩＴＯのような透明導電性酸化物で形成された透光性のｎ側オーミック電極Ｅ１０１と、その一部上に設けられたｎ側電極パッドＥ１０２が、基板１１０の裏面上に形成されている。ただし、図１８のＧａＮ系発光ダイオード素子１０７とは異なり、ｎ側オーミック電極Ｅ１０１は基板１１０の裏面を広く覆っておらず、その面積はｎ側電極パッドＥ１０２よりも僅かに大きいだけである。加えて、ＧａＮ系発光ダイオード素子１０８では、図１６のＧａＮ系発光ダイオード素子１０５と異なり、基板１１０の裏面のうちｎ側オーミック電極Ｅ１０１に覆われていない部分が粗面とされている。
（実施形態１５）
　実施形態１５に係るＧａＮ系発光ダイオード素子の構造を図２０に模式的に示す。図２０（ａ）は基板側から見た平面図、図２０（ｂ）は図２０（ａ）のＰ－Ｑ線の位置における断面図である。図２０では、実施形態７のＧａＮ系発光ダイオード素子１０１と共通する構成要素については同一の符号を付している。図２０に示すＧａＮ系発光ダイオード素子１０９は、図１９に示すＧａＮ系発光ダイオード素子１０８の変形例である。相違点として、ＧａＮ系発光ダイオード素子１０９では図２０（ａ）（ｂ）に示すように、ｎ側電極パッドＥ１０２が、ボンディングワイヤ等が接続される部分である接続部Ｅ１０２ａと、電流を横方向（基板１１０の厚さ方向と直交する方向）に拡げるための、グリッド状の延長部Ｅ１０２ｂとから構成されている。ｎ側電極パッドＥ１０２とｐ型層１２３との間に介在されたｎ側オーミック電極Ｅ１０１は、ｎ側電極パッドＥ１０２と略同じ形状だが少し幅広にパターニングされている。
（実施形態７のＧａＮ系発光ダイオード素子の製造方法）
　次に、本発明の実施形態に係るＧａＮ系発光ダイオード素子の製造方法を、前述の実施形態７に係るＧａＮ系発光ダイオード素子１０１を製造する場合を例に挙げて説明する。ＧａＮ系発光ダイオード素子１０１は以下に記す（Ａ）～（Ｇ）のステップを順次実行することにより製造することができる。
（Ａ）エピウェハの準備
　最初のステップでは、図２１（ａ）に示すように、ｎ型導電性のｍ面ＧａＮ基板１１０上に、ＧａＮ系半導体からなるｎ型層１２１、活性層１２２およびｐ型層１２３を含むエピ層１２０が形成されたエピウェハを準備する。この段階における基板１１０の厚さは、典型的には３００μｍ～１ｍｍである。
（Ｂ）エピ層の加工
　このステップでは、図２１（ｂ）に示すように、エピ層１２０をドライエッチング加工して素子分離溝Ｇ１００を形成する。そして、素子分離溝Ｇ１００によって区画される各発光ダイオード部のｐ型層１２３上に、ｐ側オーミック電極Ｅ２０１とｐ側電極パッドＥ２０２を順次形成する。素子分離溝Ｇ１００とｐ側オーミック電極Ｅ２０１の形成の順序に限定はなく、素子分離溝Ｇ１００を形成する前にｐ側オーミック電極Ｅ２０１を形成してもよい。また、この例では、素子分離溝Ｇ１００はｎ型層１２１に達する深さとされているが、基板１１０の表面または内部に達する深さに形成することもできる。好ましくは、素子分離溝Ｇ１００、ｐ側オーミック電極Ｅ２０１およびｐ側電極パッドＥ２０２を形成した後、ｐ側オーミック電極Ｅ２０１の表面とエピ層１２０の露出面をＳｉＯ２、ＳｉＮｘのような透明材料からなる絶縁性の保護膜（図示せず）で被覆する。
（Ｃ）基板の薄肉化
　このステップでは、基板１１０の裏面をグラインディングまたはラッピングして、図２１（ｃ）に示すように基板１１０の厚さを減じる。グラインディングを行った場合には、続けてラッピングを行って、加工された面の粗さを減じる。このラッピングの際には、使用するダイヤモンド砥粒の粒径を段階的に小さくしていくことが好ましい。
　このステップ（Ｃ）は、必要に応じて行えばよく、省略することも可能である。
（Ｄ）基板の裏面のポリッシング
　このステップでは、酸性のＣＭＰスラリーを用いて、０．５μｍ／ｈ以下という低いポリッシングレートで基板１１０の裏面をポリッシングし、ＡＦＭを用いて測定される１０μｍ角の範囲の算術平均粗さＲａを０．１ｎｍ以下とする。ＣＭＰスラリーのｐＨは好ましくは２未満である。ポリッシング前の基板１１０の裏面がグラインドされたままの表面のような荒れた面である場合は、予備加工としてラッピングを行って粗さを減じてから、ポリッシングを行う。このラッピングの際には、使用するダイヤモンド砥粒の粒径を段階的に小さくしていくことが望ましい。ポリッシング後は基板１１０に付着したスラリーを水で洗い流し、乾燥させる。水洗の後に、有機洗浄や紫外線オゾン洗浄を行ってもよい。
（Ｅ）ｎ側電極の形成
　このステップでは、図２２（ｄ）に示すように、基板１１０の裏面全体にｎ側電極Ｅ１００を、蒸着、スパッタ、ＣＶＤなどの気相法を用いて薄膜状に形成する。このように、酸性スラリーを用いて低いレートで基板１１０の表面をポリッシングした後に、そのポリッシュされたままの表面にｎ側電極Ｅ１００を形成することによって、ｎ側電極Ｅ１００の接触抵抗を低くすることができる。
（Ｆ）ｎ側電極のパターニング
　このステップでは、必要な部分をマスクで保護したうえで不要部分をエッチングにより除去する方法、すなわちサブトラクティブ法によって、図２２（ｅ）に示すようにｎ側電極Ｅ１００を所定形状にパターニングする。マスクのパターニングは、よく知られたフォトリソグラフィ技法を用いて行うことができる。エッチング方法は、ウェットエッチングとドライエッチングのいずれでもよい。ウェットエッチングで用いるエッチャント、ドライエッチングで用いるエッチングガスについては、公知技術を適宜参照して選択すればよい。好ましい実施形態においては、ｎ側電極Ｅ１００のパターニング後、基板１１０の露出面をＳｉＯ２、ＳｉＮｘのような透明材料からなる絶縁性の保護膜（図示せず）で被覆する。
（Ｇ）ダイシング
　最後のステップとして、図２２（ｆ）に示すように、エピ層１２０に形成した素子分離溝Ｇ１００の位置でエピウェハを切断し、チップ状のＧａＮ系発光ダイオード素子１０１を得る。
（実施形態８のＧａＮ系発光ダイオード素子の製造方法）
　実施形態８に係るＧａＮ系発光ダイオード素子１０２（図１３参照）を製造する場合、基板１１０の裏面を凹凸状に加工するステップが必要となる。このステップは、ｎ側電極Ｅ１００をパターニングするステップの後に行う。
（実施形態１４のＧａＮ系発光ダイオード素子の製造方法）
　実施形態８に係るＧａＮ系発光ダイオード素子１０８（図１９参照）を製造するには、まず、ｎ型導電性のｍ面ＧａＮ基板１１０上に、ＧａＮ系半導体からなるｎ型層１２１、活性層１２２およびｐ型層１２３を含むエピ層１２０が形成されたエピウェハを準備する。そして、エピ層１２０をドライエッチング加工して素子分離溝Ｇ１００を形成するとともに、素子分離溝Ｇ１００によって区画される各発光ダイオード部のｐ型層１２３上に、ｐ側電極Ｅ２００を形成する。
　ｐ側電極Ｅ２００の形成後、基板１１０の裏面をグラインディングまたはラッピングして、基板１１０の厚さを減じる。グラインディングを行った場合には、続けてラッピングを行って、加工された面の粗さを減じる。その後、酸性のＣＭＰスラリーを用いて、０．５μｍ／ｈ以下という低いポリッシングレートで基板１１０の裏面をポリッシングし、ＡＦＭを用いて測定される１０μｍ角の範囲の算術平均粗さＲａを０．１ｎｍ以下とする。ポリッシング後は基板１１０に付着したスラリーを水で洗い流し、乾燥させる。水洗の後に、有機洗浄や紫外線オゾン洗浄を行ってもよい。
　次に、ポリッシュされたままの基板１１０の裏面全体にＩＴＯからなるｎ側オーミック電極Ｅ１０１を、蒸着、スパッタ、ＣＶＤなどの気相法を用いて薄膜状に形成する。このステップまで完了したエピウェハの断面図が図２３（ａ）である。
　次のステップでは、必要な部分をレジストマスクで保護したうえで不要部分をエッチングにより除去する方法、すなわちサブトラクティブ法によって、図２３（ｂ）に示すようにｎ側オーミック電極Ｅ１０１を所定形状にパターニングする。レジストマスクのパターニングは、通常のフォトリソグラフィ技法を用いて行うことができる。ＩＴＯのエッチングは、好ましくは、エッチャントに塩化鉄水溶液または塩酸を用いて、ウェット法により行う。このウェットエッチングの際には、ＩＴＯの不要部分を完全に取り除かないで、その残渣が基板１１０上に残るようにエッチング時間などを調節する。
　ＩＴＯのような多結晶質のＴＣＯ薄膜は、成膜後にアニールして結晶部分の結晶性を向上させることによって、ウェットエッチング時の結晶部分と粒界部分とのエッチングレート差を大きくすることができる。従って、ｎ側オーミック電極Ｅ１０１をＩＴＯのような多結晶質のＴＣＯ膜とする場合には、これを熱処理することによって、ウェットエッチング後にＴＣＯの残渣が基板１１０上に残留し易くすることができる。
　次のステップでは、前のステップでｎ側オーミック電極Ｅ１０１の保護に用いたレジストマスクを引き続きマスクとして残したまま、露出した基板１１０の裏面を塩素ガスをエッチングガスに用いてドライエッチングする。このとき、残留したＩＴＯの残渣が微細マスクとして働くことによって、図２３（ｃ）に示すように、基板１１０のドライエッチされた部分には微細な凹凸が無数に形成される。
　ドライエッチング後、図２４（ｄ）に示すようにｎ側オーミック電極Ｅ１０１上にｎ側電極パッドＥ１０２を形成する。好ましい実施形態においては、この後、基板１１０の露出面をＳｉＯ２、ＳｉＮｘのような透明材料からなる絶縁性の保護膜（図示せず）で被覆する。そして、最後のステップとして、図２４（ｅ）に示すように、エピ層１２０に形成した素子分離溝Ｇ１００の位置でエピウェハを切断し、チップ状のＧａＮ系発光ダイオード素子１０８を得る。
（変形実施形態）
　上述の各実施形態と同様に、ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体からなるｎ型層、活性層およびｐ型層を含むエピ層が形成されたエピウェハを準備し、該ｐ型層の上面にｐ側電極を形成した後、変形実施形態に係るＧａＮ系発光ダイオード素子の製造方法では、該ｐ側電極を挟んで、該エピウェハのエピ層側に支持基板を接合する。
　次いで、該ｍ面ＧａＮ基板を裏面側からグラインディングまたはラッピングして磨滅させ、エピ層に含まれるｎ型層を露出させる。
　次いで、該ｎ型層の露出面を酸性のＣＭＰスラリー（好ましくはｐＨ２未満）を用いて、０．５μｍ／ｈ以下という低いポリッシングレートでポリッシングし、ＡＦＭを用いて測定される１０μｍ角の範囲の算術平均粗さＲａを０．１ｎｍ以下とする。ポリッシング後、ポリッシュされたｎ型層表面に付着したスラリーを水で洗い流し、乾燥させる。水洗の後に、有機洗浄や紫外線オゾン洗浄を行ってもよい。
　その後は、上述の実施形態に係る製造方法と同様の手順で、該ポリッシュされたｎ型層露出面上にｎ側電極を形成し、次いで、そのパターニングを行う。
　このようにして形成したｎ側電極は、ｎ型層に対する接触抵抗の低いものとなると考えられる。
（その他の発明の開示）
　当業者であれば、以下に記載する表面処理方法、半導体素子の製造方法またはＧａＮ系発光ダイオード素子に関する発明が、本明細書に開示されていることを理解するであろう。
（ａ１）ｍ面ＧａＮ基板の表面を、酸性のＣＭＰスラリーを用いて０．５μｍ／ｈ以下のポリッシングレートでポリッシングする第１工程と、該第１工程に続いて該ｍ面ＧａＮ基板の該表面を水洗する第２工程と、を有するｍ面ＧａＮ基板の表面処理方法。
（ａ２）前記ＣＭＰスラリーのｐＨが２未満である、前記（ａ１）に記載の表面処理方法。
（ａ３）前記第１工程では前記ｍ面ＧａＮ基板の表面をポリッシュ後の算術平均粗さＲａが０．１ｎｍ以下となるようにポリッシングする、前記（ａ１）または（ａ２）に記載の表面処理方法。
（ａ４）ｎ型導電性を有するｍ面ＧａＮ基板の表面にオーミック電極を形成する電極形成工程を有するとともに、該電極形成工程の前に、該表面の仕上げ工程として前記（ａ１）～（ａ３）のいずれかに記載の表面処理方法を用いた表面処理を該表面に施す表面処理工程を有する、半導体素子の製造方法。
（ａ５）前記ｎ型導電性を有するｍ面ＧａＮ基板のキャリア濃度が１×１０１７ｃｍ－３である、半導体素子の製造方法。
（ｂ１）ｎ型ＧａＮ系半導体の露出したｍ面を、酸性のＣＭＰスラリーを用いて０．５μｍ／ｈ以下のポリッシングレートでポリッシングする第１工程と、該第１工程に続いて該ｍ面を水洗する第２工程と、を有する表面処理方法。
（ｂ２）前記ＣＭＰスラリーのｐＨが２未満である、前記（ｂ１）に記載の表面処理方法。
（ｂ３）前記第１工程では前記ｍ面をポリッシュ後の算術平均粗さＲａが０．１ｎｍ以下となるようにポリッシングする、前記（ｂ１）または（ｂ２）に記載の表面処理方法。
（ｂ４）ｎ型ＧａＮ系半導体の露出したｍ面上にオーミック電極を形成する電極形成工程を有するとともに、該電極形成工程の前に、該ｍ面の仕上げ工程として前記（ｂ１）～（ｂ３）のいずれかに記載の表面処理方法を用いた表面処理を該ｍ面に施す表面処理工程を有する、半導体素子の製造方法。
（ｂ５）前記ｎ型ＧａＮ系半導体が、ｍ面ＧａＮ基板を用いてエピタキシャル成長により形成されたｎ型ＧａＮ系半導体層である、前記（ｂ４）に記載の製造方法。
（ｃ１）ＧａＮ系半導体からなるｎ型層、活性層およびｐ型層がこの順に積層され、その積層方向が該ＧａＮ系半導体のｍ軸と平行である半導体積層体と、該ｐ型層に接続されたｐ側電極と、該ｎ型層の該活性層側の表面とは反対側の表面に形成されたｎ側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が２０ｍＡのときの順方向電圧が４．０Ｖ以下であるＧａＮ系発光ダイオード素子。
（ｃ２）ＧａＮ系半導体からなるｎ型層、活性層およびｐ型層がこの順に積層され、その積層方向が該ＧａＮ系半導体のｍ軸と平行である半導体積層体と、該ｐ型層に接続されたｐ側電極と、該ｎ型層の該活性層側の表面とは反対側の表面に形成されたｎ側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が６０ｍＡのときの順方向電圧が４．５Ｖ以下であるＧａＮ系発光ダイオード素子。
（ｃ３）ＧａＮ系半導体からなるｎ型層、活性層およびｐ型層がこの順に積層され、その積層方向が該ＧａＮ系半導体のｍ軸と平行である半導体積層体と、該ｐ型層に接続されたｐ側電極と、該ｎ型層の該活性層側の表面とは反対側の表面に形成されたｎ側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が１２０ｍＡのときの順方向電圧が５．０Ｖ以下であるＧａＮ系発光ダイオード素子。
（ｃ４）ＧａＮ系半導体からなるｎ型層、活性層およびｐ型層がこの順に積層され、その積層方向が該ＧａＮ系半導体のｍ軸と平行である半導体積層体と、該ｐ型層に接続されたｐ側電極と、該ｎ型層の該活性層側の表面とは反対側の表面に形成されたｎ側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が２００ｍＡのときの順方向電圧が５．５Ｖ以下であるＧａＮ系発光ダイオード素子。
（ｃ５）ＧａＮ系半導体からなるｎ型層、活性層およびｐ型層がこの順に積層され、その積層方向が該ＧａＮ系半導体のｍ軸と平行である半導体積層体と、該ｐ型層に接続されたｐ側電極と、該ｎ型層の該活性層側の表面とは反対側の表面に形成されたｎ側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が３５０ｍＡのときの順方向電圧が６．０Ｖ以下であるＧａＮ系発光ダイオード素子。
（ｃ６）前記ｎ型層の前記ｎ側オーミック電極が形成された側の表面の面積が０．００１２ｃｍ２以上である、前記（ｃ１）～（ｃ５）のいずれかに記載のＧａＮ系発光ダイオード素子。
（ｃ７）前記ｎ側オーミック電極の面積が０．００１２ｃｍ２以上、前記前記ｎ型層の前記ｎ側オーミック電極が形成された側の表面の面積以下である、前記（ｃ６）に記載のＧａＮ系発光ダイオード素子。
（ｃ８）前記ｎ型層の表面は、少なくとも前記ｎ側オーミック電極と接触する部分において、１０μｍ角の範囲の算術平均粗さＲａが０．１ｎｍ以下である、前記（ｃ１）～（ｃ７）のいずれかに記載のＧａＮ系発光ダイオード素子。　
１００、１０１、１０２、１０３、１０４、１０５、１０６、１０７、１０８、１０９　ＧａＮ系発光ダイオード素子
１１０　基板
１１２ａ　低接触抵抗領域
１１２ｂ　高接触抵抗領域
１２０　エピ層
１２１　ｎ型層
１２２　活性層
１２３　ｐ型層
Ｅ１００　ｎ側電極
Ｅ１０１　ｎ側オーミック電極
Ｅ１０２　ｎ側電極パッド
Ｅ１０３　補助電極
Ｅ２００　ｐ側電極
Ｅ２０１　ｐ側オーミック電極
Ｅ２０２　ｐ側電極パッド
Ｅ２０３　補助電極
Ｇ１００　素子分離溝
Ｒ１００　誘電体反射膜

Claims (10)

  1. 　ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該素子に印加される順方向電流が２０ｍＡのときの順方向電圧が４．０Ｖ以下である、半導体発光素子。
  2. 　ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該素子に印加される順方向電流が６０ｍＡのときの順方向電圧が４．５Ｖ以下である、半導体発光素子。
  3. 　ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該素子に印加される順方向電流が１２０ｍＡのときの順方向電圧が５．０Ｖ以下である、半導体発光素子。
  4. 　ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該素子に印加される順方向電流が２００ｍＡのときの順方向電圧が５．５Ｖ以下である、半導体発光素子。
  5. 　ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該素子に印加される順方向電流が３５０ｍＡのときの順方向電圧が６．０Ｖ以下である、半導体発光素子。
  6. 　前記発光構造が、ＧａＮ系半導体からなる活性層と、該活性層と前記ｍ面ＧａＮ基板との間に配置されたｎ型ＧａＮ系半導体層と、該ｎ型ＧａＮ系半導体層とで該活性層を挟むｐ型ＧａＮ系半導体層と、を含む、請求項１～５のいずれか一項に記載の半導体発光素子。
  7. 　発光ダイオード素子である、請求項１～６のいずれか一項に記載の半導体発光素子。
  8. 　前記ｍ面ＧａＮ基板の裏面の面積が０．００１２ｃｍ２以上である、請求項１～７のいずれか一項に記載の半導体発光素子。
  9. 　前記ｎ側オーミック電極の面積が０．００１２ｃｍ２以上、前記ｍ面ＧａＮ基板の裏面の面積以下である、請求項８に記載の半導体発光素子。
  10. 　前記ｍ面ＧａＮ基板のキャリア濃度が１×１０１７ｃｍ－３である、請求項１～９のいずれか一項に記載の半導体発光素子。
PCT/JP2012/072922 2011-09-12 2012-09-07 発光ダイオード素子 WO2013039003A1 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020137012072A KR20140048071A (ko) 2011-09-12 2012-09-07 발광 다이오드 소자
KR1020137010221A KR101433548B1 (ko) 2011-09-12 2012-09-07 발광 다이오드 소자
JP2012268709A JP5234219B1 (ja) 2012-09-07 2012-12-07 発光ダイオード素子および発光装置
JP2012268708A JP5234218B1 (ja) 2012-09-07 2012-12-07 発光ダイオード素子
JP2012268712A JP5234220B1 (ja) 2012-09-07 2012-12-07 発光ダイオード素子
US13/841,751 US9006792B2 (en) 2011-09-12 2013-03-15 Light emitting diode element
TW102132172A TWI495159B (zh) 2012-09-07 2013-09-06 發光二極體元件及發光裝置
JP2013184585A JP2014053614A (ja) 2012-09-07 2013-09-06 発光ダイオード素子

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2011198118A JP5163970B1 (ja) 2011-09-12 2011-09-12 発光ダイオード素子
JP2011-198118 2011-09-12
JP2011211577A JP2013074071A (ja) 2011-09-27 2011-09-27 ＧａＮ系発光ダイオード
JP2011-211577 2011-09-27
JP2011-223416 2011-10-07
JP2011223416A JP2013084750A (ja) 2011-10-07 2011-10-07 ＧａＮ系発光ダイオードの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/841,751 Continuation US9006792B2 (en) 2011-09-12 2013-03-15 Light emitting diode element

Publications (1)

Publication Number Publication Date
WO2013039003A1 true WO2013039003A1 (ja) 2013-03-21

Family

ID=47883234

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/072922 WO2013039003A1 (ja) 2011-09-12 2012-09-07 発光ダイオード素子

Country Status (3)

Country Link
US (1) US9006792B2 (ja)
KR (2) KR101433548B1 (ja)
WO (1) WO2013039003A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113990986A (zh) * 2021-09-29 2022-01-28 华灿光电（浙江）有限公司 垂直结构的微型发光二极管芯片及其制备方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWD154431S (zh) 2012-10-03 2013-07-01 晶元光電股份有限公司 發光二極體
DE102013108876B4 (de) * 2013-08-16 2022-08-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Fotolithografisches Verfahren zur Herstellung einer Struktur in einem Strahlung emittierenden Halbleiterbauelement
JP6423234B2 (ja) * 2013-11-21 2018-11-14 ローム株式会社 半導体発光素子およびその製造方法
JP2016062911A (ja) * 2014-09-12 2016-04-25 株式会社東芝 半導体発光装置
KR101630799B1 (ko) * 2014-11-12 2016-06-16 주식회사 레이토피아 발광 소자 및 그의 제조방법
JP6380314B2 (ja) 2015-09-24 2018-08-29 日亜化学工業株式会社 発光装置
CN105226016B (zh) * 2015-10-14 2018-11-23 京东方科技集团股份有限公司 阵列基板及其制作方法
JP6668996B2 (ja) 2016-07-29 2020-03-18 日亜化学工業株式会社 発光装置及びその製造方法
JP2019046949A (ja) * 2017-08-31 2019-03-22 豊田合成株式会社 発光素子の製造方法
DE102017120302A1 (de) * 2017-09-04 2019-03-07 Osram Opto Semiconductors Gmbh Halbleiterkörper und Verfahren zur Herstellung eines Halbleiterkörpers
KR102419593B1 (ko) * 2017-10-23 2022-07-12 삼성전자주식회사 발광 다이오드 및 그의 제조 방법
CN107910346B (zh) * 2017-10-24 2021-04-02 上海天马微电子有限公司 微发光二极管显示面板以及显示装置
DE102018218159B4 (de) * 2018-10-24 2024-01-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Roter leuchtstoff, verfahren zur herstellung eines leuchtstoffs und konversions-led
CN112885932B (zh) * 2021-01-19 2023-07-04 江西锐芯微电子科技有限公司 一种微型led显示芯片制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004115305A (ja) * 2002-09-26 2004-04-15 Showa Denko Kk 窒化ガリウム単結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
JP2008258503A (ja) * 2007-04-06 2008-10-23 Sumitomo Electric Ind Ltd 窒化物系半導体発光素子、および窒化物系半導体発光素子を作製する方法
JP2009123969A (ja) * 2007-11-15 2009-06-04 Tohoku Univ 紫外線窒化物半導体発光素子およびその製造方法
WO2011083551A1 (ja) * 2010-01-06 2011-07-14 パナソニック株式会社 窒化物系半導体発光素子およびその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4864370A (en) 1987-11-16 1989-09-05 Motorola, Inc. Electrical contact for an LED
JPH07193279A (ja) 1993-12-27 1995-07-28 Stanley Electric Co Ltd 光半導体デバイス
JP3309756B2 (ja) 1997-02-14 2002-07-29 豊田合成株式会社 窒化ガリウム系化合物半導体素子
US6291840B1 (en) 1996-11-29 2001-09-18 Toyoda Gosei Co., Ltd. GaN related compound semiconductor light-emitting device
US6677619B1 (en) * 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JP3360812B2 (ja) 1998-05-26 2003-01-07 日亜化学工業株式会社 窒化物半導体素子
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
JP2002016312A (ja) 2000-06-27 2002-01-18 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
JP2002335048A (ja) * 2001-03-06 2002-11-22 Sony Corp 窒化物系半導体レーザ素子及びその製造方法
KR100387242B1 (ko) 2001-05-26 2003-06-12 삼성전기주식회사 반도체 발광소자의 제조방법
JP3933592B2 (ja) 2002-03-26 2007-06-20 三洋電機株式会社 窒化物系半導体素子
US6791120B2 (en) 2002-03-26 2004-09-14 Sanyo Electric Co., Ltd. Nitride-based semiconductor device and method of fabricating the same
JP2003347660A (ja) 2002-05-30 2003-12-05 Sharp Corp 窒化物半導体装置の製造方法
JP2004071657A (ja) 2002-08-01 2004-03-04 Nec Corp Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体基板およびｉｉｉ族窒化物半導体素子の製造方法
JP2008109066A (ja) * 2006-09-29 2008-05-08 Rohm Co Ltd 発光素子
EP2154272A4 (en) * 2007-05-17 2011-04-27 Mitsubishi Chem Corp METHOD FOR PRODUCING A SEMICONDUCTOR CRYSTAL FROM A NITRIDE OF A GROUP III ELEMENT, A SEMICONDUCTOR SUBSTRATE MADE FROM A NITRIDE OF AN ELEMENT OF GROUP III, AND A LIGHT EMITTING SEMICONDUCTOR DEVICE
JP2009081374A (ja) * 2007-09-27 2009-04-16 Rohm Co Ltd 半導体発光素子
JP2009141340A (ja) * 2007-11-12 2009-06-25 Rohm Co Ltd 窒化物半導体レーザ素子
US8144743B2 (en) * 2008-03-05 2012-03-27 Rohm Co., Ltd. Nitride based semiconductor device and fabrication method for the same
US8058639B2 (en) * 2009-04-06 2011-11-15 Panasonic Corporation Nitride semiconductor element and method for production thereof
CN102473806B (zh) * 2009-07-22 2014-09-10 松下电器产业株式会社 发光二极管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004115305A (ja) * 2002-09-26 2004-04-15 Showa Denko Kk 窒化ガリウム単結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
JP2008258503A (ja) * 2007-04-06 2008-10-23 Sumitomo Electric Ind Ltd 窒化物系半導体発光素子、および窒化物系半導体発光素子を作製する方法
JP2009123969A (ja) * 2007-11-15 2009-06-04 Tohoku Univ 紫外線窒化物半導体発光素子およびその製造方法
WO2011083551A1 (ja) * 2010-01-06 2011-07-14 パナソニック株式会社 窒化物系半導体発光素子およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113990986A (zh) * 2021-09-29 2022-01-28 华灿光电（浙江）有限公司 垂直结构的微型发光二极管芯片及其制备方法
CN113990986B (zh) * 2021-09-29 2023-10-13 华灿光电（浙江）有限公司 垂直结构的微型发光二极管芯片及其制备方法

Also Published As

Publication number Publication date
KR20140048071A (ko) 2014-04-23
US20130306976A1 (en) 2013-11-21
US9006792B2 (en) 2015-04-14
KR101433548B1 (ko) 2014-08-22
KR20130058755A (ko) 2013-06-04

Similar Documents

Publication Publication Date Title
KR101433548B1 (ko) 발광 다이오드 소자
KR100967841B1 (ko) 질화갈륨계 화합물 반도체 발광소자
JP5556657B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US8173461B2 (en) Process for fabrication of nitride semiconductor light emitting device
JP5232968B2 (ja) 発光素子及びその製造方法、並びにランプ
US7915714B2 (en) Semiconductor light emitting element and wafer
JP2004281863A (ja) 窒化物半導体素子及びその製造方法
JP2007220972A (ja) 半導体発光素子及びその製造方法、並びにランプ
US20150014702A1 (en) Light-emitting diode having improved light extraction efficiency and method for manufacturing same
JP2005268581A (ja) 窒化ガリウム系化合物半導体発光素子
JP4626306B2 (ja) 窒化物半導体発光素子およびその製造方法
JP5234219B1 (ja) 発光ダイオード素子および発光装置
US8124969B2 (en) Semiconductor light emitting element and method for manufacturing the same
JP2013084750A (ja) ＧａＮ系発光ダイオードの製造方法
JP5640398B2 (ja) 窒化物半導体素子及びその製造方法
JP2014053614A (ja) 発光ダイオード素子
JP5234220B1 (ja) 発光ダイオード素子
JP4959184B2 (ja) 窒化物系半導体発光素子の製造方法
JP2013258207A (ja) 半導体発光素子及びその製造方法
JP5234218B1 (ja) 発光ダイオード素子
JP5163970B1 (ja) 発光ダイオード素子
WO2013124924A1 (ja) 窒化物半導体発光チップ、窒化物半導体発光装置及び窒化物半導体チップの製造方法
JP2013062542A (ja) ｍ面ＧａＮ基板の表面処理方法
JP4282743B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP2013074071A (ja) ＧａＮ系発光ダイオード

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 20137010221

Country of ref document: KR

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12832590

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12832590

Country of ref document: EP

Kind code of ref document: A1

点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载