+

WO2012110364A1 - Optoelektronischer halbleiterchip und verfahren zur herstellung von optoelektronischen halbleiterchips - Google Patents

Optoelektronischer halbleiterchip und verfahren zur herstellung von optoelektronischen halbleiterchips Download PDF

Info

Publication number
WO2012110364A1
WO2012110364A1 PCT/EP2012/052053 EP2012052053W WO2012110364A1 WO 2012110364 A1 WO2012110364 A1 WO 2012110364A1 EP 2012052053 W EP2012052053 W EP 2012052053W WO 2012110364 A1 WO2012110364 A1 WO 2012110364A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor
semiconductor chip
semiconductor body
encapsulation
Prior art date
Application number
PCT/EP2012/052053
Other languages
English (en)
French (fr)
Inventor
Karl Engl
Markus Maute
Stefanie Rammelsberger
Anna Kasprzak-Zablocka
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=45571538&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=WO2012110364(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to KR1020137022662A priority Critical patent/KR101549764B1/ko
Priority to CN201280008879.3A priority patent/CN103384923B/zh
Priority to US13/981,879 priority patent/US9343637B2/en
Publication of WO2012110364A1 publication Critical patent/WO2012110364A1/de
Priority to US15/098,926 priority patent/US9722136B2/en
Priority to US15/661,614 priority patent/US10164143B2/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/835—Reflective materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0362—Manufacture or treatment of packages of encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8314—Electrodes characterised by their shape extending at least partially onto an outer side surface of the bodies

Definitions

  • the present application relates to an optoelectronic semiconductor chip and to a method for producing a plurality of optoelectronic semiconductor chips.
  • Luminescence diode chips are known in which a mirror layer is arranged between a semiconductor body with an active region provided for generating radiation and a carrier element, which is intended to reflect radiation generated in the active region and thus to increase the radiation power emitted overall.
  • a degradation can occur in such semiconductor chips, for example due to oxidation of the mirror layer or on exposure to moisture on the semiconductor chip.
  • An object is to provide a semiconductor chip having improved aging stability and reduced
  • An optoelectronic semiconductor chip has according to a
  • the semiconductor body has an active region which
  • the active region is disposed between a first semiconductor layer of a first conductivity type and a second semiconductor layer of a second conductivity type different from the first conductivity type.
  • the first semiconductor layer is disposed on the carrier-facing side of the active region.
  • the first semiconductor layer is electrically conductively connected to a first connection layer which is arranged between the carrier and the semiconductor body and preferably directly adjoins the first semiconductor layer.
  • an encapsulation layer is arranged. In a plan view of the semiconductor chip, the encapsulation layer protrudes at least in regions beyond a side surface bounding the semiconductor body.
  • the first connection layer which is preferably designed as a mirror layer for the radiation to be generated or to be received in the active region, is decoupled from the environment. It can prevent air or moisture from entering the first connection layer. Furthermore, the encapsulation layer can suppress a migration of material of the first connection layer, for example silver.
  • the encapsulation layer preferably covers the regions of a main surface of the carrier facing the carrier
  • Encapsulation layer the semiconductor body in supervision
  • the semiconductor body Further preferably, the borders
  • Encapsulation layer fully along the side surface of the semiconductor body to the first semiconductor layer.
  • the semiconductor body is preferably arranged completely within an outer border of the encapsulation layer in a plan view of the semiconductor chip.
  • a main extension plane extends over the side surface of the
  • Encapsulation layer parallel to a main extension plane of the active region.
  • Semiconductor body even or substantially flat away.
  • the side surface of the semiconductor body is thus free of material of the encapsulation layer.
  • an outer border of the first connection layer extends in a plan view of the semiconductor chip completely within the The semiconductor body.
  • the first connection layer thus does not protrude beyond the semiconductor body at any point.
  • a protection of the first connection layer from external environmental influences can be realized in a simplified manner.
  • Encapsulation layer formed metallic. Further preferably, the encapsulation layer is multi-layered
  • Encapsulation layer on a gold layer is Encapsulation layer on a gold layer.
  • the first connection layer preferably contains silver or consists of silver. Silver is visible in the visible
  • the first connection layer may contain another material with a high reflectivity, for example aluminum or palladium.
  • the encapsulation layer directly adjoins the first connection layer.
  • the semiconductor body has at least one recess which extends from the carrier through the active region.
  • the second semiconductor layer is preferably electrically conductively connected to a second connection layer.
  • the first connection layer is preferably partially between the semiconductor body and the second
  • connection layer arranged. To avoid an electrical short circuit is preferred between the first connection layer and the second
  • Encapsulation layer and the second connection layer a first insulating layer arranged.
  • the encapsulation layer is preferably designed such that the first
  • the first insulating layer at each point of the main surface is spaced from the carrier in a direction perpendicular to the main surface and the carrier.
  • a semiconductor layer is provided on a substrate, wherein the semiconductor layer has an active region which is disposed between a first semiconductor layer of a first semiconductor layer
  • a first connection layer is formed on the semiconductor layer sequence.
  • Encapsulation layer is formed on the first connection layer.
  • a composite is formed, which the
  • Encapsulation layer is partially exposed.
  • Composite is singulated into a plurality of semiconductor chips.
  • the formation of the semiconductor body is preferably carried out in such a way that during formation of the semiconductor body
  • Semiconductor layer sequence are completely within an outer edge of the encapsulation.
  • a growth substrate for the semiconductor layer sequence is removed. This is preferably done after forming the composite.
  • the carrier is used in particular for the mechanical stabilization of
  • the method described is particularly suitable for producing a semiconductor chip described above. Therefore, features implemented in connection with the semiconductor chip can also be used for the method and vice versa.
  • Figures 1A and 1B an embodiment of a
  • FIGS. 2A to 2F show an exemplary embodiment of a method for producing a plurality of
  • FIGS. 1A and 1B show an exemplary embodiment of a semiconductor chip 1, which may be exemplified as a light-emitting diode semiconductor chip, in particular as a
  • Semiconductor chip 1 has a semiconductor body 2 with an active region 20, which is provided for generating radiation.
  • the active region 20 is between a p-type semiconductor layer 21 and an n-type one
  • Semiconductor layer 22 is arranged.
  • the semiconductor layers 21, 22 may, however, also be configured inverted with respect to their conductivity type.
  • the semiconductor body 2, in particular the active region 20, is preferably based on nitride compound semiconductor material and is furthermore preferably provided for generating radiation in the visible or in the ultraviolet spectral range.
  • "Based on nitride compound semiconductors" in the present context means that the active epitaxial layer sequence or at least one layer thereof is a nitride I I / V compound semiconductor material, preferably
  • this material need not necessarily have a mathematically exact composition according to the above formula. Rather, it may contain one or more dopants as well as additional Have constituents that do not substantially alter the characteristic physical properties of the Al n Ga m In n - m N material.
  • the above formula contains only the essential constituents of the crystal lattice (Al, Ga, In, N), even if these may be partially replaced by small amounts of other substances. Deviating from this, it is also possible to use other semiconductor materials, in particular III / V compound semiconductor materials.
  • the semiconductor body 2 is fastened to a carrier 7 by means of a connecting layer 71, for example a solder layer or an electrically conductive adhesive layer.
  • the first semiconductor layer 21 forms a main surface 23 of the semiconductor body facing the carrier. In a vertical direction, so one perpendicular to one
  • the semiconductor body 2 extends between the main surface 23 and a
  • Auskoppeleffizienz the radiation generated during operation in the active region 20, the radiation exit surface 24 is provided with a structuring 27.
  • the structuring can be regular or irregular.
  • the structuring by means of pyramidal or
  • the semiconductor body 2 is bounded by a side surface 26 surrounding the semiconductor body.
  • the side surface extends 26 of the semiconductor body completely completely within an outer border 60 of the encapsulation 6.
  • Adjoining the main surface 23 is a first connection layer 31, which is preferably formed as a mirror layer for the radiation generated in the active region 20.
  • the first connection layer preferably contains silver, palladium or aluminum or consists of such a material or of a metallic alloy with at least one of the materials mentioned.
  • the materials mentioned have a high reflectivity in the visible spectral range.
  • An outer border 310 of the first connection layer 31 extends in a plan view of the semiconductor chip completely within the side surface 26 of the semiconductor body 2, so that the first connection layer 31 only covers the main surface 23
  • an encapsulation layer 6 which in the embodiment shown by means of a first layer 61, a second layer 62 and a third
  • the encapsulation layer 6 is preferably dimensioned in the lateral direction such that the main surface 23 is completely covered by the encapsulation layer even in the case of a slight adjustment deviation in forming the semiconductor body 2 along the side surface.
  • the encapsulation layer preferably protrudes at least partially beyond the side surface by at least 1 ⁇ m.
  • Encapsulation 6 continues in the lateral direction.
  • the side surfaces 26 are thus free of material for the encapsulation. 6
  • the first layer 61 preferably contains platinum, titanium, palladium, rhodium or tungsten, or consists of such a material or an alloy with at least one of said materials.
  • the first layer may be titanium-tungsten-nitride or platinum-titanium-tungsten-nitride
  • the second layer 62 is preferably implemented as a gold layer.
  • the second layer 62 is expediently so thick that, as a current spreading layer, it causes a uniform injection of charge carriers in the lateral direction via the first connection layer 31 into the first semiconductor layer 21.
  • the third layer 63 is preferably as one
  • Adhesive layer formed to the carrier side subsequent material for example, a TCO material (Transparent Conductive
  • Oxides or a metal, for example titanium or chromium.
  • a metal for example titanium or chromium.
  • the second semiconductor layer 22 is via a second
  • Terminal layer 32 which is directly adjacent to the second semiconductor layer 22 in the recesses 25, electrically contacted. Between the first connection layer 31 and the second connection layer 32, a first insulation layer 51 is arranged. This insulating layer is intended to provide a direct electrical connection between the
  • Insulation layer 51 immediately adjacent to the main surface 23. It has been found that in the case of an insulating layer directly adjacent to the first semiconductor layer 21, the migration of material of the
  • Encapsulation layer such as gold
  • Insulation layer can occur through and this material in the first semiconductor layer 21 can lead to a catalytically enhanced degradation of gallium nitride to gallium oxide, if moisture through the first
  • Insulation layer passes through to the main surface 23.
  • Semiconductor chips 1 to moisture and the Aging stability of the semiconductor chip can be increased.
  • the semiconductor chip has a second
  • Insulation layer 52 the at least the side surfaces 26 of the semiconductor body 2 and preferably also the
  • Radiation exit surface 24 is covered.
  • an oxide for example silicon oxide, a nitride, is particularly suitable.
  • silicon nitride for example, silicon nitride, or an oxynitride
  • silicon oxynitride for example, silicon oxynitride
  • Semiconductor chip 1 has a first contact 41 and a second contact 42, which are electrically conductively connected to the first connection layer 31 or via the carrier 7 and the connection layer 71 to the second connection layer 32, so that during operation of the semiconductor chip
  • Charge carriers can be injected from different sides of the active region 20 into these and recombine there with the emission of radiation.
  • the carrier 7 is formed of an electrically conductive material
  • a doped semiconductor material such as
  • Deviating from the carrier may also be formed of an electrically insulating material in which are formed for electrical contacting electrically conductive vias.
  • electrically insulating material is for example a ceramic, such as aluminum nitride or boron nitride.
  • ESD electrostatic discharge
  • the semiconductor chip 1 can have a
  • Radiation conversion element may be embodied, for example, as a small plate, which on the
  • Radiation exit surface 24 is attached (not explicitly shown).
  • the semiconductor chip 1 as a laser diode or as a
  • Radiation receiver be formed.
  • FIG. 2A An exemplary embodiment of a method for producing a plurality of semiconductor chips is shown with reference to the intermediate steps schematically illustrated in FIGS. 2A to 2F.
  • a semiconductor layer sequence 200 having an active region 20 provided for generating radiation is provided on a substrate 28, wherein the active region is formed between a first semiconductor layer 21 formed on the side of the active region facing the substrate and a second semiconductor layer 22 is arranged.
  • the substrate may, for example, the
  • Semiconductor layer sequence 200 for example by means of MBE or MOVPE, be.
  • sapphire or silicon is suitable for the substrate
  • a first connection layer 31 is formed, for example by means of vapor deposition or sputtering.
  • the first terminal layer As shown in Figure 2C, the first terminal layer
  • the layers of the encapsulation may be applied by sputtering or vapor deposition.
  • a first insulating layer 51 is applied, for example by sputtering or
  • the first insulation layer covers the
  • a composite 8 is produced, which has the substrate 28 with the layers arranged thereon, as well as a carrier 7.
  • the attachment to the carrier takes place by means of a connecting layer 71, such as a solder or an electrically conductive adhesive.
  • the substrate 28 can be removed. This can be done, for example, by means of coherent radiation, for example by means of a laser-stripping method (laser lift-off). Deviating from the removal can also mechanically, such as by grinding, lapping or polishing and / or chemical, such as by wet chemical or dry chemical etching, take place.
  • Semiconductor layer sequence 200 semiconductor body 2 is formed. When forming the semiconductor body, the encapsulation 6 is partially exposed.
  • the formation of the semiconductor body can in particular
  • the radiation exit surface 24 facing away from the carrier 7 is structured, for example by means of wet-chemical etching to form
  • a first contact 41 and a second contact 42 are formed,
  • a second insulation layer 52 is formed on the semiconductor body 2
  • the composite 8 is singulated. This can be done, for example, by means of coherent
  • Radiation such as in a laser separation process, or
  • FIG. 2F A finished semiconductor chip, which is embodied by way of example as described in connection with FIGS. 1A and 1B, is shown schematically in FIG. 2F.
  • a semiconductor chip can be produced in which the first connection layer 31 forms an age-stable, highly reflective mirror layer for radiation generated in the active region 20.
  • the encapsulation 6 which extends beyond the side surface 26 of the semiconductor body 2 in the lateral direction, it is ensured that the insulation layers 51, 52 in the region of the main surface 23 are not adjacent to the first semiconductor layer 21 in the immediate vicinity of the encapsulation 6. The risk of degradation of the semiconductor material, for example due to a catalytically enhanced conversion of gallium nitride to gallium oxide, is thus avoided even when operating under moist conditions.

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

Es wird ein optoelektronischer Halbleiterchip (1) mit einem Halbleiterkörper (2) und einem Träger (7), auf dem der Halbleiterkörper angeordnet ist, angegeben, wobei der Halbleiterkörper einen aktiven Bereich (20) aufweist, der zwischen einer ersten Halbleiterschicht (21) eines ersten Leitungstyps und einer zweiten Halbleiterschicht (22) eines vom ersten Leitungstyp verschiedenen zweiten Leitungstyps angeordnet ist. Die erste Halbleiterschicht ist auf der dem Träger zugewandten Seite des aktiven Bereichs angeordnet. Die erste Halbleiterschicht ist elektrisch leitend mit einer ersten Anschlussschicht (31) verbunden, die zwischen dem Träger und dem Halbleiterkörper angeordnet ist. Zwischen der ersten Anschlussschicht und dem Träger ist eine Verkapselungsschicht angeordnet, die in Aufsicht auf den Halbleiterchip zumindest bereichsweise über eine den Halbleiterkörper begrenzende Seitenfläche (26) hinausragt. Weiterhin wird ein Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips angegeben.

Description

Beschreibung
Optoelektronischer Halbleiterchip und Verfahren zur
Herstellung von optoelektronischen Halbleiterchips
Die vorliegende Anmeldung betrifft einen optoelektronischen Halbleiterchip sowie ein Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips.
Es sind Lumineszenzdiodenchips bekannt, bei denen zwischen einem Halbleiterkörper mit einem zur Erzeugung von Strahlung vorgesehenen aktiven Bereich und einem Trägerelement eine Spiegelschicht angeordnet ist, die dafür vorgesehen ist, im aktiven Bereich erzeugte Strahlung zu reflektieren und so die insgesamt emittierte Strahlungsleistung zu erhöhen. Es hat sich jedoch herausgestellt, dass bei solchen Halbleiterchips eine Degradation auftreten kann, beispielsweise aufgrund einer Oxidation der Spiegelschicht oder beim Einwirken von Feuchtigkeit auf den Halbleiterchip.
Eine Aufgabe ist es, einen Halbleiterchip anzugeben, der eine verbesserte Alterungsstabilität und eine verringerte
Empfindlichkeit gegenüber Feuchtigkeit aufweist. Weiterhin soll ein Verfahren angegeben werden, mit dem effiziente optoelektronische Halbleiterchips auf einfache und
zuverlässige Weise hergestellt werden können.
Diese Aufgabe wird durch den Gegenstand der unabhängigen Patentansprüche gelöst. Ausgestaltungen und Weiterbildungen sind Gegenstand der abhängigen Patentansprüche.
Ein optoelektronischer Halbleiterchip weist gemäß einer
Aus führungs form einen Halbleiterkörper und einen Träger auf, auf dem der Halbleiterkörper angeordnet ist. Der Halbleiterkörper weist einen aktiven Bereich auf, der
vorzugsweise zur Erzeugung oder zum Empfangen von Strahlung vorgesehen ist. Der aktive Bereich ist zwischen einer ersten Halbleiterschicht eines ersten Leitungstyps und einer zweiten Halbleiterschicht eines vom ersten Leitungstyp verschiedenen zweiten Leitungstyps angeordnet. Die erste Halbleiterschicht ist auf der dem Träger zugewandten Seite des aktiven Bereichs angeordnet. Die erste Halbleiterschicht ist elektrisch leitend mit einer ersten Anschlussschicht verbunden, die zwischen dem Träger und dem Halbleiterkörper angeordnet ist und vorzugsweise unmittelbar an die erste Halbleiterschicht angrenzt. Zwischen der ersten Anschlussschicht und dem Träger ist eine Verkapselungsschicht angeordnet. In Aufsicht auf den Halbleiterchip ragt die Verkapselungsschicht zumindest bereichsweise über eine den Halbleiterkörper begrenzende Seitenfläche hinaus.
Mittels der Verkapselungsschicht ist die vorzugsweise als Spiegelschicht für die im aktiven Bereich zu erzeugende oder zu empfangende Strahlung ausgeführte erste Anschlussschicht von der Umgebung entkoppelt. Sie kann ein Eindringen von Luft oder Feuchtigkeit in die erste Anschlussschicht verhindern. Weiterhin kann die Verkapselungsschicht eine Migration von Material der ersten Anschlussschicht, beispielsweise Silber, unterdrücken .
Die Verkapselungsschicht bedeckt vorzugsweise die Bereiche einer dem Träger zugewandten Hauptfläche des
Halbleiterkörpers, in denen die Hauptfläche nicht von der ersten Anschlussschicht bedeckt ist. Besonders bevorzugt sind diese Bereiche vollständig von der Verkapselungsschicht bedeckt, wobei die Verkapselungsschicht weiterhin bevorzugt unmittelbar an die Hauptfläche angrenzt.
In einer bevorzugten Ausgestaltung umläuft die
Verkapselungsschicht den Halbleiterkörper in Aufsicht
vollumfänglich, also entlang des gesamten Umfangs des
Halbleiterkörpers. Weiterhin bevorzugt grenzt die
Verkapselungsschicht vollumfänglich entlang der Seitenfläche des Halbleiterkörpers an die erste Halbleiterschicht an.
Mittels der über den Halbleiterkörper hinausragenden
Ausgestaltung ist die Verkapselungsschicht derart
ausgebildet, dass die Hauptfläche des Halbleiterkörpers auch bei geringfügigen Justageabweichungen während der Herstellung entlang den Seitenflächen des Halbleiterkörpers vollständig von der Verkapselungsschicht bedeckt ist.
Mit anderen Worten ist der Halbleiterkörper in Aufsicht auf den Halbleiterchip vorzugsweise vollständig innerhalb einer äußeren Umrandung der Verkapselungsschicht angeordnet.
In einer weiteren bevorzugten Ausgestaltung verläuft eine Haupterstreckungsebene eines über die Seitenfläche des
Halbleiterkörpers hinausragenden Bereichs der
Verkapselungsschicht parallel zu einer Haupterstreckungsebene des aktiven Bereichs. Mit anderen Worten setzt sich die
Verkapselungsschicht über die Seitenfläche des
Halbleiterkörpers hinaus eben oder im Wesentlichen eben fort. Die Seitenfläche des Halbleiterkörpers ist also frei von Material der Verkapselungsschicht.
In einer weiteren bevorzugten Ausgestaltung verläuft eine äußere Umrandung der ersten Anschlussschicht in Aufsicht auf den Halbleiterchip vollständig innerhalb des Halbleiterkörpers. Die erste Anschlussschicht ragt also an keiner Stelle über den Halbleiterkörper hinaus. Ein Schutz der ersten Anschlussschicht vor äußeren Umwelteinflüssen ist so vereinfacht realisierbar.
In einer weiteren bevorzugten Ausgestaltung ist die
Verkapselungsschicht metallisch ausgebildet. Weiterhin bevorzugt ist die Verkapselungsschicht mehrschichtig
ausgebildet. Besonders bevorzugt weist die
Verkapselungsschicht eine Goldschicht auf.
Die erste Anschlussschicht enthält vorzugsweise Silber oder besteht aus Silber. Silber zeichnet sich im sichtbaren
Spektralbereich durch eine besonders hohe Reflektivität aus. Alternativ oder ergänzend kann die erste Anschlussschicht ein anderes Material mit einer hohen Reflektivität enthalten, beispielsweise Aluminium oder Palladium.
In einer weiteren bevorzugten Ausgestaltung bedeckt die
Verkapselungsschicht die erste Anschlussschicht auf der dem Halbleiterkörper abgewandten Seite vollständig. Weiterhin bevorzugt grenzt die Verkapselungsschicht unmittelbar an die erste Anschlussschicht an.
In einer bevorzugten Ausgestaltung weist der Halbleiterkörper zumindest eine Ausnehmung auf, die sich vom Träger her durch den aktiven Bereich hindurch erstreckt. In der Ausnehmung ist die zweite Halbleiterschicht vorzugsweise mit einer zweiten Anschlussschicht elektrisch leitend verbunden.
Die erste Anschlussschicht ist vorzugsweise bereichsweise zwischen dem Halbleiterkörper und der zweiten
Anschlussschicht angeordnet. Zur Vermeidung eines elektrischen Kurzschlusses ist bevorzugt zwischen der ersten Anschlussschicht und der zweiten
Anschlussschicht, insbesondere zwischen der
Verkapselungsschicht und der zweiten Anschlussschicht, eine erste Isolationsschicht angeordnet. Die Verkapselungsschicht ist vorzugsweise derart ausgebildet, dass die erste
Isolationsschicht nicht an die erste Hauptfläche des
Halbleiterkörpers angrenzt. Mit anderen Worten ist die erste Isolationsschicht an jeder Stelle der Hauptfläche in einer senkrecht zur Hauptfläche und zum Träger hin verlaufenden Richtung vom Träger beabstandet.
Bei einem Verfahren zum Herstellen einer Mehrzahl von
optoelektronischen Halbleiterchips wird eine
Halbleiterschicht auf einem Substrat bereitgestellt, wobei die Halbleiterschicht einen aktiven Bereich aufweist, der zwischen einer ersten Halbleiterschicht eines ersten
Leitungstyps und einer zweiten Halbleiterschicht eines vom ersten Leitungstyp verschiedenen zweiten Leitungstyps
angeordnet ist. Eine erste Anschlussschicht wird auf der Halbleiterschichtenfolge ausgebildet. Eine
Verkapselungsschicht wird auf der ersten Anschlussschicht ausgebildet. Ein Verbund wird ausgebildet, der die
Halbleiterschichtenfolge und einen Träger aufweist. Eine Mehrzahl von Halbleiterkörpern wird aus der
Halbleiterschichtenfolge ausgebildet, wobei die
Verkapselungsschicht bereichsweise freigelegt wird. Der
Verbund wird in eine Mehrzahl von Halbleiterchips vereinzelt.
Die Verfahrensschritte werden vorzugsweise in der Reihenfolge der obigen Aufzählung durchgeführt. Es können aber zumindest hinsichtlich einzelner Schritte auch andere Abfolgen
zweckmäßig sein. Das Ausbilden der Halbleiterkörper erfolgt vorzugsweise derart, dass die beim Ausbilden der Halbleiterkörper
entstehenden Seitenflächen in Aufsicht auf die
Halbleiterschichtenfolge vollständig innerhalb einer äußeren Umrandung der Verkapselung liegen.
In einer bevorzugten Ausgestaltung wird ein Aufwachssubstrat für die Halbleiterschichtenfolge entfernt. Dies erfolgt vorzugsweise nach dem Ausbilden des Verbunds. Der Träger dient insbesondere der mechanischen Stabilisierung der
Halbleiterschichtenfolge, so dass das Aufwachssubstrat hierfür nicht mehr erforderlich ist.
Das beschriebene Verfahren ist zur Herstellung eines weiter oben beschriebenen Halbleiterchips besonders geeignet. Im Zusammenhang mit dem Halbleiterchip ausgeführte Merkmale können daher auch für das Verfahren herangezogen werden und umgekehrt .
Weitere Merkmale, Ausgestaltungen und Zweckmäßigkeiten ergeben sich aus der folgenden Beschreibung der
Ausführungsbeispiele in Verbindung mit den Figuren.
Es zeigen:
Figuren 1A und 1B ein Ausführungsbeispiel für einen
Halbleiterchip in schematischer Aufsicht (Figur 1A) und zugehöriger Schnittansicht (Figur 1B) entlang der Linie AA' ; und die
Figuren 2A bis 2F ein Ausführungsbeispiel für ein Verfahren zur Herstellung einer Mehrzahl von
optoelektronischen Halbleiterchips . Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen.
Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als
maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder zum besseren
Verständnis übertrieben groß dargestellt sein.
In den Figuren 1A und 1B ist ein Ausführungsbeispiel für einen Halbleiterchip 1 gezeigt, der exemplarisch als ein Lumineszenzdioden-Halbleiterchip, insbesondere als ein
Leuchtdioden-Halbleiterchip, ausgeführt ist. Der
Halbleiterchip 1 weist einen Halbleiterkörper 2 mit einem aktiven Bereich 20 auf, der zur Erzeugung von Strahlung vorgesehen ist. Der aktive Bereich 20 ist zwischen einer p- leitenden Halbleiterschicht 21 und einer n-leitenden
Halbleiterschicht 22 angeordnet. Die Halbleiterschichten 21, 22 können bezüglich ihres Leitungstyps aber auch invertiert ausgestaltet sein.
Der Halbleiterkörper 2, insbesondere der aktive Bereich 20, basiert vorzugsweise auf Nitrid-Verbindungshalbleitermaterial und ist weiterhin bevorzugt zur Erzeugung von Strahlung im sichtbaren oder im ultravioletten Spektralbereich vorgesehen. „Auf Nitrid-Verbindungshalbleitern basierend" bedeutet im vorliegenden Zusammenhang, dass die aktive Epitaxie- Schichtenfolge oder zumindest eine Schicht davon ein Nitrid- I I I/V-Verbindungshalbleitermaterial , vorzugsweise
AlnGamIni-n-mN umfasst, wobei 0 < n < 1, 0 < m < 1 und n+m < 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die charakteristischen physikalischen Eigenschaften des AlnGamIni-n-mN-Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (AI, Ga, In, N) , auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können. Davon abweichend können auch andere Halbleitermaterialien, insbesondere III/V-Verbindungshalbleitermaterialien Anwendung finden .
Der Halbleiterkörper 2 ist mittels einer Verbindungsschicht 71, beispielsweise einer Lotschicht oder einer elektrisch leitfähigen Klebeschicht, an einem Träger 7 befestigt. Die erste Halbleiterschicht 21 bildet eine dem Träger zugewandte Hauptfläche 23 des Halbleiterkörpers. In einer vertikalen Richtung, also einer senkrecht zu einer
Haupterstreckungsebene der Halbleiterschichten des
Halbleiterkörpers 2 verlaufenden Richtung, erstreckt sich der Halbleiterkörper zwischen der Hauptfläche 23 und einer
Strahlungsaustrittsfläche 24. Zur Erhöhung der
Auskoppeleffizienz der im Betrieb im aktiven Bereich 20 erzeugten Strahlung ist die Strahlungsaustrittsfläche 24 mit einer Strukturierung 27 versehen. Die Strukturierung kann regelmäßig oder unregelmäßig sein. Beispielsweise kann die Strukturierung mittels pyramidenförmiger oder
pyramidenstumpfförmiger Vertiefungen oder einer Aufrauung gebildet sein.
In lateraler Richtung, also entlang der
Haupterstreckungsebene der Halbleiterschichten des
Halbleiterkörpers, ist der Halbleiterkörper 2 durch eine den Halbleiterkörper umlaufende Seitenfläche 26 begrenzt. In Aufsicht auf den Halbleiterchip 1 verläuft die Seitenfläche 26 des Halbleiterkörpers vollumfanglich vollständig innerhalb einer äußeren Umrandung 60 der Verkapselung 6.
An die Hauptfläche 23 grenzt eine erste Anschlussschicht 31 an, die vorzugsweise als eine Spiegelschicht für die im aktiven Bereich 20 erzeugte Strahlung ausgebildet ist. Die erste Anschlussschicht enthält vorzugsweise Silber, Palladium oder Aluminium oder besteht aus einem solchen Material oder aus einer metallischen Legierung mit mindestens einem der genannten Materialien. Die genannten Materialien weisen im sichtbaren Spektralbereich eine hohe Reflektivität auf.
Eine äußere Umrandung 310 der ersten Anschlussschicht 31 verläuft in Aufsicht auf den Halbleiterchip vollständig innerhalb der Seitenfläche 26 des Halbleiterkörpers 2, sodass die erste Anschlussschicht 31 die Hauptfläche 23 nur
bereichsweise bedeckt.
Auf der dem Halbleiterkörper 2 abgewandten Seite der ersten Anschlussschicht 31 grenzt eine Verkapselungsschicht 6 an, die in dem gezeigten Ausführungsbeispiel mittels einer ersten Schicht 61, einer zweiten Schicht 62 und einer dritten
Schicht 63 gebildet ist.
In den Bereichen der Hauptfläche 23, die nicht von der ersten Anschlussschicht 31 bedeckt sind, grenzt die
Verkapselungsschicht 6 unmittelbar an die erste
Halbleiterschicht 21 an. Weiterhin ragt die
Verkapselungsschicht 6 in lateraler Richtung über die
Seitenfläche 26 des Halbleiterkörpers hinaus und umläuft die Seitenfläche in Aufsicht auf den Halbleiterchip entlang des gesamten Umfangs. Die Verkapselungsschicht 6 ist vorzugsweise in lateraler Richtung so dimensioniert, dass die Hauptfläche 23 auch im Fall einer geringfügigen Justageabweichung beim Ausbilden des Halbleiterkörpers 2 entlang der Seitenfläche vollständig von der Verkapselungsschicht bedeckt ist.
Vorzugsweise ragt die Verkapselungsschicht in Aufsicht auf den Halbleiterchip 1 zumindest bereichsweise um mindestens 1 μπι über die Seitenfläche hinaus.
Ein sich in Aufsicht auf den Halbleiterchip 1 über die
Seitenfläche 26 hinauserstreckender Bereich 65 der
Verkapselung 6 setzt sich in lateraler Richtung eben fort. Die Seitenflächen 26 sind somit frei von Material für die Verkapselung 6.
Die erste Schicht 61 enthält vorzugsweise Platin, Titan, Palladium, Rhodium oder Wolfram oder besteht aus einem solchen Material oder einer Legierung mit zumindest einem der genannten Materialien. Insbesondere kann die erste Schicht Titan-Wolfram-Nitrid oder Platin-Titan-Wolfram-Nitrid
enthalten oder aus einem solchen Material bestehen.
Die zweite Schicht 62 ist vorzugsweise als eine Goldschicht ausgeführt. Die zweite Schicht 62 ist zweckmäßigerweise so dick, dass sie als Stromaufweitungsschicht eine in lateraler Richtung gleichmäßige Injektion von Ladungsträgern über die erste Anschlussschicht 31 in die erste Halbleiterschicht 21 bewirkt .
Die dritte Schicht 63 ist vorzugsweise als eine
Haftvermittlungsschicht zu dem trägerseitig nachfolgenden Material ausgebildet. Für die dritte Schicht eignet sich beispielsweise ein TCO-Material (Transparent Conductive
Oxide) oder ein Metall, beispielsweise Titan oder Chrom. Seitens der Hauptfläche 23 sind Ausnehmungen 25 im Halbleiterkörper 2 ausgebildet, die sich durch die erste Halbleiterschicht 21 und den aktiven Bereich 20 in die zweite Halbleiterschicht 22 hinein erstrecken.
Die zweite Halbleiterschicht 22 ist über eine zweite
Anschlussschicht 32, die in den Ausnehmungen 25 unmittelbar an die zweite Halbleiterschicht 22 angrenzt, elektrisch kontaktiert. Zwischen der ersten Anschlussschicht 31 und der zweiten Anschlussschicht 32 ist eine erste Isolationsschicht 51 angeordnet. Diese Isolationsschicht ist dafür vorgesehen, eine direkte elektrische Verbindung zwischen den
Anschlussschichten 31, 32 sowie eine direkte elektrische Verbindung der zweiten Anschlussschicht 32 mit der ersten Halbleiterschicht 21 zu unterbinden.
Mittels der Verkapselung 6 wird vermieden, dass die
Isolationsschicht 51 unmittelbar an die Hauptfläche 23 angrenzt. Es hat sich herausgestellt, dass im Fall einer unmittelbar an die erste Halbleiterschicht 21 angrenzenden Isolationsschicht die Migration von Material der
Verkapselungsschicht , beispielsweise Gold, durch die
Isolationsschicht hindurch erfolgen kann und dieses Material in der ersten Halbleiterschicht 21 zu einer katalytisch verstärkten Degradation von Galliumnitrid zu Galliumoxid führen kann, wenn Feuchtigkeit durch die erste
Isolationsschicht hindurch zur Hauptfläche 23 gelangt.
Insbesondere dadurch, dass die Verkapselung die Bereiche der Hauptfläche 23, die nicht von der ersten Anschlussschicht 31 bedeckt sind, vollständig bedeckt und in diesen Bereichen unmittelbar an die Hauptfläche 23 angrenzt, wird diese Gefahr der Degradation vermieden. Die Empfindlichkeit des
Halbleiterchips 1 gegenüber Feuchtigkeit sowie die Alterungsstabilität des Halbleiterchips kann so erhöht werden .
Weiterhin weist der Halbleiterchip eine zweite
Isolationsschicht 52 auf, die zumindest die Seitenflächen 26 des Halbleiterkörpers 2 und vorzugsweise auch die
Strahlungsaustrittsfläche 24 bedeckt.
Für die Isolationsschichten 51, 52 eignet sich insbesondere ein Oxid, beispielsweise Siliziumoxid, ein Nitrid,
beispielsweise Siliziumnitrid, oder ein Oxinitrid,
beispielsweise Siliziumoxinitrid .
Zur externen elektrischen Kontaktierung weist der
Halbleiterchip 1 einen ersten Kontakt 41 und einen zweiten Kontakt 42 auf, die mit der ersten Anschlussschicht 31 beziehungsweise über den Träger 7 und die Verbindungsschicht 71 mit der zweiten Anschlussschicht 32 elektrisch leitend verbunden sind, sodass im Betrieb des Halbleiterchips
Ladungsträger von verschiedenen Seiten des aktiven Bereichs 20 in diesen injiziert werden und dort unter Emission von Strahlung rekombinieren können.
In dem beschriebenen Ausführungsbeispiel ist der Träger 7 aus einem elektrisch leitfähigen Material gebildet,
beispielsweise einem dotierten Halbleitermaterial, etwa
Silizium oder Germanium. Davon abweichend kann der Träger auch aus einem elektrisch isolierenden Material gebildet sein, in dem zur elektrischen Kontaktierung elektrisch leitfähige Durchkontaktierungen ausgebildet sind. Als
elektrisch isolierendes Material eignet sich beispielsweise eine Keramik, etwa Aluminiumnitrid oder Bornitrid. Zum Schutz des Halbleiterchips vor einer Schädigung durch elektrostatische Entladung ( electrostatic discharge, ESD) kann in den Halbleiterchip, insbesondere in den
Halbleiterkörper oder in den Träger, eine Schutzdiode
integriert sein (nicht explizit dargestellt) .
Zur Erzeugung von für das menschliche Auge weiß erscheinender Strahlung kann dem Halbleiterchip 1 ein
Strahlungskonversionselement nachgeordnet sein, das die im aktiven Bereich erzeugte Primärstrahlung teilweise oder vollständig in Sekundärstrahlung umwandelt. Das
Strahlungskonversionselement kann beispielsweise als ein Plättchen ausgeführt sein, das an der
Strahlungsaustrittsfläche 24 befestigt ist (nicht explizit dargestellt) .
Von dem beschriebenen Ausführungsbeispiel abweichend kann der Halbleiterchip 1 auch als eine Laserdiode oder als ein
Strahlungsempfänger ausgebildet sein.
Ein Ausführungsbeispiel für ein Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips ist anhand der in den Figuren 2A bis 2F schematisch dargestellten Zwischenschritte gezeigt. Wie in Figur 2A dargestellt, wird auf einem Substrat 28 eine Halbleiterschichtenfolge 200 mit einem zur Erzeugung von Strahlung vorgesehenen aktiven Bereich 20 bereitgestellt, wobei der aktive Bereich zwischen einer auf der dem Substrat zugewandten Seite des aktiven Bereich ausgebildeten ersten Halbleiterschicht 21 und einer zweiten Halbleiterschicht 22 angeordnet ist. Das Substrat kann beispielsweise das
Aufwachssubstrat für die epitaktische Abscheidung der
Halbleiterschichtenfolge 200, etwa mittels MBE oder MOVPE, sein. Beispielsweise eignet sich für das Substrat Saphir oder Silizium
Zur vereinfachten Darstellung ist lediglich ein Teil der Halbleiterschichtenfolge 200 gezeigt, aus dem bei der
Herstellung der Halbleiterchips genau ein optoelektronischer Halbleiterchip hervorgeht.
Wie in Figur 2B dargestellt, wird nach dem Ausbilden der Halbleiterschichtenfolge 200 von der dem Substrat 28
abgewandten Seite her eine Mehrzahl von Ausnehmungen 25 ausgebildet, die sich durch die erste Halbleiterschicht 21 und den aktiven Bereich 20 in die zweite Halbleiterschicht 22 hinein erstrecken.
Auf der ersten Halbleiterschicht 21 wird bereichsweise eine erste Anschlussschicht 31 ausgebildet, beispielsweise mittels Aufdampfens oder Sputterns.
Wie in Figur 2C dargestellt, wird die erste Anschlussschicht
31 mittels einer mehrschichtigen Verkapselung 6 überzogen. Die Schichten der Verkapselung können mittels Sputterns oder Aufdampfens aufgebracht werden.
Auf der Verkapselung 6 wird eine erste Isolationsschicht 51 aufgebracht, beispielsweise mittels Sputterns oder
Aufdampfens. Die erste Isolationsschicht bedeckt die
Verkapselung 6 sowie die erste Halbleiterschicht 21 und den aktiven Bereich 20 im Bereich der Ausnehmungen 25. Auf der ersten Isolationsschicht 51 wird eine zweite Anschlussschicht
32 ausgebildet, die im Bereich der Ausnehmungen 25 mit der zweiten Halbleiterschicht 22 einen elektrischen Kontakt bildet (Figur 2D) . Wie in Figur 2E dargestellt, wird ein Verbund 8 hergestellt, der das Substrat 28 mit den darauf angeordneten Schichten sowie einen Träger 7 aufweist. Die Befestigung an dem Träger erfolgt mittels einer Verbindungsschicht 71, etwa einem Lot oder einem elektrisch leitfähigen Klebemittel.
Nach der mechanisch stabilen Verbindung mit dem Träger 7 kann das Substrat 28 entfernt werden. Dies kann beispielsweise mittels kohärenter Strahlung erfolgen, etwa mittels eines Laser-Ablöse-Verfahrens (Laser Lift-Off) . Davon abweichend kann das Entfernen auch mechanisch, etwa mittels Schleifens, Läppens oder Polierens und/oder chemisch, etwa mittels nasschemischen oder trockenchemischen Ätzens, erfolgen.
Nach dem Entfernen des Substrats 28 werden aus der
Halbleiterschichtenfolge 200 Halbleiterkörper 2 ausgebildet. Beim Ausbilden der Halbleiterkörper wird die Verkapselung 6 bereichsweise freigelegt.
Das Ausbilden der Halbleiterkörper kann insbesondere
chemisch, etwa mittels nasschemischen oder trockenchemischen Ätzens, erfolgen.
Zur Erhöhung der Auskoppeleffizienz wird die dem Träger 7 abgewandte Strahlungsaustrittsfläche 24 strukturiert, etwa mittels nasschemischen Ätzens zur Ausbildung von
pyramidenförmigen Vertiefungen oder durch mechanische
Aufrauung .
Für eine externe elektrische Kontaktierung werden ein erster Kontakt 41 und ein zweiter Kontakt 42 ausgebildet,
beispielsweise mittels Aufdampfens oder Sputterns . Nach dem Ausbilden der Seitenfläche 26 wird auf dem Halbleiterkörper 2 eine zweite Isolationsschicht 52
ausgebildet, die die Seitenfläche, insbesondere den aktiven Bereich 20 bedeckt.
Für die Herstellung der Halbleiterchips wird der Verbund 8 vereinzelt. Dies kann beispielsweise mittels kohärenter
Strahlung, etwa in einem Laser-Trennverfahren, oder
mechanisch, etwa mittels Sägens, Spaltens oder Brechens, oder chemisch, etwa mittels nasschemischen oder trockenchemischen Ätzens, erfolgen. Ein fertig gestellter Halbleiterchip, der exemplarisch wie im Zusammenhang mit den Figuren 1A und 1B beschrieben ausgeführt ist, ist in Figur 2F schematisch dargestellt .
Mit dem beschriebenen Verfahren kann auf einfache und
zuverlässige Weise ein Halbleiterchip hergestellt werden, bei dem die erste Anschlussschicht 31 eine alterungsstabile, hochreflektive Spiegelschicht für im aktiven Bereich 20 erzeugte Strahlung bildet. Mittels der Verkapselung 6, die sich über die Seitenfläche 26 des Halbleiterkörpers 2 in lateraler Richtung hinaus erstreckt, ist gewährleistet, dass die Isolationsschichten 51, 52 im Bereich der Hauptfläche 23 nicht in unmittelbarer Nähe zur Verkapselung 6 an die erste Halbleiterschicht 21 angrenzen. Die Gefahr einer Degradation des Halbleitermaterials, etwa aufgrund einer katalytisch verstärkten Umwandlung von Galliumnitrid zu Galliumoxid, wird somit auch beim Betrieb unter feuchten Bedingungen vermieden.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2011 011 140.9, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die
Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder den Ausführungsbeispielen angegeben ist .

Claims

Patentansprüche
1. Optoelektronischer Halbleiterchip (1) mit einem
Halbleiterkörper (2) und einem Träger (7), auf dem der
Halbleiterkörper angeordnet ist, wobei
- der Halbleiterkörper einen aktiven Bereich (20) aufweist, der zwischen einer ersten Halbleiterschicht (21) eines ersten Leitungstyps und einer zweiten Halbleiterschicht (22) eines vom ersten Leitungstyp verschiedenen zweiten Leitungstyps angeordnet ist;
- die erste Halbleiterschicht auf der dem Träger zugewandten Seite des aktiven Bereichs angeordnet ist;
- die erste Halbleiterschicht elektrisch leitend mit einer ersten Anschlussschicht (31) verbunden ist, die zwischen dem Träger und dem Halbleiterkörper angeordnet ist;
- zwischen der ersten Anschlussschicht und dem Träger eine Verkapselungsschicht (6) angeordnet ist; und
- die Verkapselungsschicht in Aufsicht auf den Halbleiterchip zumindest bereichsweise über eine den Halbleiterkörper begrenzende Seitenfläche (26) hinausragt.
2. Halbleiterchip nach Anspruch 1,
bei dem die Verkapselungsschicht den Halbleiterkörper vollumfänglich umläuft.
3. Halbleiterchip nach Anspruch 1 oder 2,
bei dem die Verkapselungsschicht bereichsweise unmittelbar an die erste Halbleiterschicht angrenzt.
4. Halbleiterchip nach einem der vorhergehenden Ansprüche, bei dem die Verkapselungsschicht vollumfänglich entlang der Seitenfläche des Halbleiterkörpers an die erste
Halbleiterschicht angrenzt.
5. Halbleiterchip nach einem der vorhergehenden Ansprüche, bei dem eine Haupterstreckungsebene eines über die
Seitenfläche des Halbleiterkörpers hinausragenden Bereichs (65) der Verkapselungsschicht parallel zu einer
Haupterstreckungsebene des aktiven Bereichs verläuft.
6. Halbleiterchip nach einem der vorhergehenden Ansprüche, bei dem eine äußere Umrandung (310) der ersten
Anschlussschicht in Aufsicht auf den Halbleiterchip
vollständig innerhalb des Halbleiterkörpers verläuft.
7. Halbleiterchip nach einem der vorhergehenden Ansprüche, bei dem die Verkapselungsschicht metallisch ausgebildet ist.
8. Halbleiterchip nach einem der vorhergehenden Ansprüche, bei dem die erste Anschlussschicht Silber, Palladium oder Aluminium enthält und die Verkapselungsschicht eine Gold- Schicht aufweist.
9. Halbleiterchip nach einem der vorhergehenden Ansprüche, bei dem die Verkapselungsschicht die erste Anschlussschicht auf der dem Halbleiterkörper abgewandten Seite vollständig bedeckt .
10. Halbleiterchip nach einem der vorhergehenden Ansprüche, bei dem der Halbleiterkörper zumindest eine Ausnehmung (25) aufweist, die sich vom Träger her durch den aktiven Bereich hindurch erstreckt, wobei die zweite Halbleiterschicht in der Ausnehmung mit einer zweiten Anschlussschicht (32) elektrisch leitend verbunden ist.
11. Halbleiterchip nach einem der vorhergehenden Ansprüche, bei dem die erste Anschlussschicht bereichsweise zwischen dem Halbleiterkörper und der zweiten Anschlussschicht angeordnet ist .
12. Halbleiterchip nach Anspruch 1,
bei dem die Verkapselungsschicht unmittelbar an die erste Anschlussschicht angrenzt und die Bereiche einer dem Träger zugewandten Hauptfläche (23) des Halbleiterkörpers, in denen die Hauptfläche nicht von der ersten Anschlussschicht bedeckt ist, vollständig bedeckt und unmittelbar an die Hauptfläche angrenzt .
13. Verfahren zum Herstellen einer Mehrzahl von
optoelektronischen Halbleiterchips (1) mit den Schritten: a) Bereitstellen einer Halbleiterschichtenfolge (200) auf einem Substrat (28), wobei die Halbleiterschichtenfolge einen aktiven Bereich (20) aufweist, der zwischen einer ersten Halbleiterschicht (21) eines ersten Leitungstyps und einer zweiten Halbleiterschicht (22) eines vom ersten Leitungstyp verschiedenen zweiten Leitungstyps angeordnet ist;
b) Ausbilden einer ersten Anschlussschicht (31) auf der
Halbleiterschichtenfolge ;
c) Ausbilden einer Verkapselungsschicht (6) auf der ersten Anschlussschicht ;
d) Ausbilden eines Verbunds (8), der die
Halbleiterschichtenfolge und einen Träger aufweist;
e) Ausbilden einer Mehrzahl von Halbleiterkörpern (2) aus der Halbleiterschichtenfolge, wobei die Verkapselungsschicht bereichsweise freigelegt wird; und
f) Vereinzeln des Verbunds in eine Mehrzahl von
Halbleiterchips .
14. Verfahren nach Anspruch 13, bei dem ein Aufwachssubstrat (28) für die
Halbleiterschichtenfolge entfernt wird.
15. Verfahren nach Anspruch 13 oder 14,
bei dem ein Halbleiterchip nach einem der Ansprüche 1 bis 12 hergestellt wird.
PCT/EP2012/052053 2011-02-14 2012-02-07 Optoelektronischer halbleiterchip und verfahren zur herstellung von optoelektronischen halbleiterchips WO2012110364A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020137022662A KR101549764B1 (ko) 2011-02-14 2012-02-07 광전 반도체 칩 및 광전 반도체 칩을 제조하기 위한 방법
CN201280008879.3A CN103384923B (zh) 2011-02-14 2012-02-07 光电子半导体芯片和用于制造光电子半导体芯片的方法
US13/981,879 US9343637B2 (en) 2011-02-14 2012-02-07 Optoelectronic semiconductor chip and method for producing optoelectronic semiconductor chips
US15/098,926 US9722136B2 (en) 2011-02-14 2016-04-14 Optoelectronic semiconductor chip and method for producing optoelectronic semiconductor chips
US15/661,614 US10164143B2 (en) 2011-02-14 2017-07-27 Optoelectronic semiconductor chip and method for producing optoelectronic semiconductor chips

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011011140.9 2011-02-14
DE102011011140A DE102011011140A1 (de) 2011-02-14 2011-02-14 Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US13/981,879 A-371-Of-International US9343637B2 (en) 2011-02-14 2012-02-07 Optoelectronic semiconductor chip and method for producing optoelectronic semiconductor chips
US15/098,926 Division US9722136B2 (en) 2011-02-14 2016-04-14 Optoelectronic semiconductor chip and method for producing optoelectronic semiconductor chips

Publications (1)

Publication Number Publication Date
WO2012110364A1 true WO2012110364A1 (de) 2012-08-23

Family

ID=45571538

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2012/052053 WO2012110364A1 (de) 2011-02-14 2012-02-07 Optoelektronischer halbleiterchip und verfahren zur herstellung von optoelektronischen halbleiterchips

Country Status (6)

Country Link
US (3) US9343637B2 (de)
KR (1) KR101549764B1 (de)
CN (2) CN105977359B (de)
DE (1) DE102011011140A1 (de)
TW (1) TWI505517B (de)
WO (1) WO2012110364A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015058602A1 (zh) * 2013-10-24 2015-04-30 厦门市三安光电科技有限公司 半导体器件及其制作方法
CN104823287A (zh) * 2012-09-20 2015-08-05 欧司朗光电半导体有限公司 具有多个并排设置的有源区域的光电子半导体芯片
WO2021032397A1 (de) 2019-08-22 2021-02-25 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011015821B4 (de) * 2011-04-01 2023-04-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
DE102011112000B4 (de) * 2011-08-31 2023-11-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip
DE102013100818B4 (de) 2013-01-28 2023-07-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
KR102053408B1 (ko) * 2013-07-11 2019-12-06 엘지이노텍 주식회사 발광 소자
DE102013107531A1 (de) * 2013-07-16 2015-01-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102014112562A1 (de) 2014-09-01 2016-03-03 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
KR20160037060A (ko) * 2014-09-26 2016-04-05 서울바이오시스 주식회사 발광소자 및 그 제조 방법
DE102015102378B4 (de) * 2015-02-19 2022-09-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterkörpers
DE102015102857A1 (de) * 2015-02-27 2016-09-01 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement, Verfahren zur Herstellung eines elektrischen Kontakts und Verfahren zur Herstellung eines Halbleiterbauelements
CN108574032B (zh) * 2017-03-10 2020-09-29 英属开曼群岛商錼创科技股份有限公司 发光元件与显示设备
JP2018170333A (ja) * 2017-03-29 2018-11-01 株式会社東芝 半導体装置及びその製造方法
DE102017123242A1 (de) * 2017-10-06 2019-04-11 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines oder einer Mehrzahl von Halbleiterchips und Halbleiterchip
CN113380932B (zh) 2020-03-10 2024-07-02 隆达电子股份有限公司 覆晶式发光二极管的结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070023777A1 (en) * 2004-10-19 2007-02-01 Shinya Sonobe Semiconductor element
DE102008022942A1 (de) * 2008-05-09 2009-11-12 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
WO2010125931A1 (ja) * 2009-04-30 2010-11-04 昭和電工株式会社 半導体発光素子および半導体発光素子の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080042145A1 (en) 2006-08-18 2008-02-21 Helmut Hagleitner Diffusion barrier for light emitting diodes
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102007029370A1 (de) * 2007-05-04 2008-11-06 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE102007030129A1 (de) * 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
US8878219B2 (en) * 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
DE102008032318A1 (de) * 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines solchen
DE102008030584A1 (de) 2008-06-27 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
DE102009033686A1 (de) * 2009-07-17 2011-01-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines anorganischen optoelektronischen Halbleiterbauteils
KR101081135B1 (ko) * 2010-03-15 2011-11-07 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
DE102010033137A1 (de) * 2010-08-03 2012-02-09 Osram Opto Semiconductors Gmbh Leuchtdiodenchip

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070023777A1 (en) * 2004-10-19 2007-02-01 Shinya Sonobe Semiconductor element
DE102008022942A1 (de) * 2008-05-09 2009-11-12 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
WO2010125931A1 (ja) * 2009-04-30 2010-11-04 昭和電工株式会社 半導体発光素子および半導体発光素子の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104823287A (zh) * 2012-09-20 2015-08-05 欧司朗光电半导体有限公司 具有多个并排设置的有源区域的光电子半导体芯片
WO2015058602A1 (zh) * 2013-10-24 2015-04-30 厦门市三安光电科技有限公司 半导体器件及其制作方法
WO2021032397A1 (de) 2019-08-22 2021-02-25 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip

Also Published As

Publication number Publication date
TW201246626A (en) 2012-11-16
US9722136B2 (en) 2017-08-01
CN103384923A (zh) 2013-11-06
US20160225943A1 (en) 2016-08-04
TWI505517B (zh) 2015-10-21
US20140021507A1 (en) 2014-01-23
CN105977359A (zh) 2016-09-28
KR20130105931A (ko) 2013-09-26
DE102011011140A1 (de) 2012-08-16
US20170324000A1 (en) 2017-11-09
US9343637B2 (en) 2016-05-17
US10164143B2 (en) 2018-12-25
CN103384923B (zh) 2016-06-15
KR101549764B1 (ko) 2015-09-02
CN105977359B (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
WO2012110364A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung von optoelektronischen halbleiterchips
DE102007019775B4 (de) Optoelektronisches Bauelement
DE102010034665B4 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
EP2351079B1 (de) Strahlungsemittierender halbleiterchip
EP2274774B1 (de) Strahlungsemittierender halbleiterchip
EP3128555B1 (de) Leuchtdiodenchip mit integriertem schutz gegen elektrostatische entladungen und entsprechendes herstellungsverfahren
EP2583305B1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102010045784B4 (de) Optoelektronischer Halbleiterchip
EP2149160A1 (de) Optoelektronisches bauelement und verfahren zur herstellung einer mehrzahl optoelektronischer bauelemente
DE102010044986A1 (de) Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
DE102012108879B4 (de) Optoelektronischer Halbleiterchip mit mehreren nebeneinander angeordneten aktiven Bereichen
DE102015114587A1 (de) Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
EP2559076A1 (de) Leuchtdiodenchip mit stromaufweitungsschicht
EP2599131A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
EP3381061A1 (de) Leuchtdiodenchip mit einer reflektierenden schichtenfolge
WO2014019865A1 (de) Verfahren zur herstellung einer mehrzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2012107289A1 (de) Optoelektronischer halbleiterchip mit verkapselter spiegelschicht
WO2014072254A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung von optoelektronischen halbleiterchips
WO2012107290A1 (de) Optoelektronischer halbleiterchip mit verkapselter spiegelschicht
DE102017117164A1 (de) Optoelektronischer Halbleiterchip, Hochvolthalbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102016106831A1 (de) Optoelektronischer Halbleiterchip
DE102016103353B4 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102015108345A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
DE102016112291A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12703302

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20137022662

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13981879

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 12703302

Country of ref document: EP

Kind code of ref document: A1

点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载