+

WO2008001641A1 - Substrat d'interconnexion et structure de montage de circuits électroniques - Google Patents

Substrat d'interconnexion et structure de montage de circuits électroniques Download PDF

Info

Publication number
WO2008001641A1
WO2008001641A1 PCT/JP2007/062261 JP2007062261W WO2008001641A1 WO 2008001641 A1 WO2008001641 A1 WO 2008001641A1 JP 2007062261 W JP2007062261 W JP 2007062261W WO 2008001641 A1 WO2008001641 A1 WO 2008001641A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
circuit
relay board
housing
relay
Prior art date
Application number
PCT/JP2007/062261
Other languages
English (en)
French (fr)
Inventor
Daisuke Sakurai
Masato Mori
Yoshihiko Yagi
Original Assignee
Panasonic Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corporation filed Critical Panasonic Corporation
Priority to CN2007800220885A priority Critical patent/CN101467500B/zh
Priority to US12/302,429 priority patent/US8018731B2/en
Priority to JP2008522457A priority patent/JP4858541B2/ja
Publication of WO2008001641A1 publication Critical patent/WO2008001641A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof

Definitions

  • the present invention relates to a relay board for connecting a plurality of circuit boards on which electronic components such as IC chips are mounted, and an electronic circuit mounting structure using the same.
  • a sealing resin is applied and adhered to the two sides of the case lid. By bonding in this way, the air expanded by heating is released from the other two sides where the sealing resin is not applied, and the internal pressure is prevented from rising, thereby preventing the adhesion area from peeling. .
  • Patent Document 1 Japanese Patent Laid-Open No. 2005-333046
  • Patent Document 2 JP-A-7-14946
  • the relay board connects at least the first circuit board and the second circuit board, has a polygonal frame shape, and has at least two convex portions on the outer peripheral side surface thereof. And a plurality of connection terminal electrodes for connecting the upper and lower surfaces of the housing.
  • the electronic circuit mounting structure includes a first circuit board, a second circuit board, a relay board connecting the first circuit board and the second circuit board, a first circuit board, and a first circuit board.
  • the circuit board of Fig. 2 and an adhesive grease for adhering the relay board are connected, and the relay board has a polygonal frame shape and has a convex portion provided on the outer peripheral side surface of the housing and the upper and lower surfaces of the housing.
  • the adhesive resin is formed on at least one outer peripheral side surface between the convex portions and has a component power.
  • FIG. 1A is a schematic perspective view showing a configuration of a relay board in accordance with the first exemplary embodiment of the present invention.
  • FIG. 1B is a schematic plan view showing the configuration of the relay board in accordance with the first exemplary embodiment of the present invention.
  • FIG. 1C is a sectional view taken along line 1C-1C shown in FIG. 1B.
  • FIG. 1D is a sectional view taken along line ID-1D shown in FIG. 1B.
  • FIG. 2 is a schematic perspective view showing another example of the relay board in the first embodiment of the present invention.
  • FIG. 3A is a schematic perspective view showing the configuration of the electronic circuit mounting structure according to Embodiment 1 of the present invention.
  • FIG. 3B is a cross-sectional view taken along line 3B-3B shown in FIG. 3A.
  • FIG. 4 is a schematic cross-sectional view of another example of the electronic circuit mounting structure according to Embodiment 1 of the present invention.
  • FIG. 5A is a schematic perspective view showing a configuration of a relay board in accordance with the second exemplary embodiment of the present invention.
  • FIG. 5B is a schematic plan view showing the configuration of the relay board in accordance with the second exemplary embodiment of the present invention.
  • FIG. 5C is a cross-sectional view taken along line 5C-5C shown in FIG. 5B.
  • FIG. 6 is a schematic perspective view showing another example of a relay board in the second embodiment of the present invention.
  • FIG. 7A shows a configuration of an electronic circuit mounting structure according to Embodiment 2 of the present invention. It is a schematic perspective view.
  • FIG. 7B is a cross-sectional view taken along line 7B-7B shown in FIG. 7A.
  • FIG. 8A is a schematic perspective view showing a configuration of a relay board in accordance with the third exemplary embodiment of the present invention.
  • FIG. 8B is a schematic plan view showing the configuration of the relay board in accordance with the third exemplary embodiment of the present invention.
  • FIG. 8C is a cross-sectional view taken along line 8C-8C of FIG. 8B.
  • FIG. 9A is a schematic cross-sectional view showing the configuration of the electronic circuit mounting structure according to Embodiment 3 of the present invention.
  • FIG. 9B is an enlarged view of a portion 9G of FIG. 9A.
  • FIG. 10A is a schematic perspective view showing a configuration of a relay board in accordance with the fourth exemplary embodiment of the present invention.
  • FIG. 10B is a schematic perspective view showing another example of the relay board in the fourth embodiment of the present invention.
  • FIG. 1A to 1D are diagrams showing a relay board according to the first exemplary embodiment of the present invention
  • FIG. 1A is a schematic perspective view
  • FIG. 1B is a schematic plan view
  • FIG. 1C is along the line 1C 1C shown in FIG. 1B
  • FIG. 1D is a sectional view taken along line ID-1D shown in FIG. 1B.
  • Relay board 1 of the present embodiment has a polygonal frame shape and a plurality of connection terminal electrodes that connect housing 10 having convex portions 11 provided on the outer peripheral side surface thereof and the upper and lower surfaces of housing 10. 12 with.
  • two convex portions 11 are provided on the outer peripheral side surfaces of two opposite sides of the housing 10, respectively.
  • the protrusion 11 has the same thickness as that of the housing 10 as shown. Further, the inner peripheral side of the housing 10 is an opening 13.
  • the housing 10 having the convex portions 11 can be easily formed by molding using a resin such as liquid crystal polymer, polyphenylene sulfide, or polyethylene terephthalate.
  • a resin such as liquid crystal polymer, polyphenylene sulfide, or polyethylene terephthalate.
  • a sintered body such as alumina or aluminum nitride may be used, or a sintered body of a low-temperature fired ceramic material to which glass is added may be used.
  • Sarakuko may be formed by molding using a material obtained by adding ceramic powder to a resin material.
  • connection terminal electrode 12 is formed on the upper surface, inner peripheral side surface, and lower surface of the housing 10 by using, for example, an electroless copper plating and an electrolytic copper plating together, and then etched into a predetermined pattern shape. Can be formed.
  • the upper terminal electrode 12a provided on the upper surface of the housing 10 and the lower terminal electrode 12b provided on the lower surface are integrally connected via the connection terminal electrode 12c formed on the inner peripheral side surface of the housing 10. It can be configured.
  • a gold thin film by performing gold plating on the copper plating film, for example, after nickel plating.
  • a solder precoat or an antifungal agent may be applied on the copper plating film. By rubbing in this way, the solder wettability can be improved and the reliability of the solder joint can be improved.
  • connection terminal electrode 12 is not limited to the above method.
  • the connection terminal electrode 12 may be formed by attaching a copper foil to the nosing 10 and then etching into a predetermined pattern shape.
  • FIG. 2 is a schematic perspective view of a relay board 2 of another example of the present embodiment.
  • the relay substrate 2 includes a shield layer 15 on the outer peripheral side surface 14 of the housing 10.
  • the shield layer 15 is formed by the same process as the connection terminal electrode 12 described above. In this case, it is preferable to electrically connect a part of the shield layer 15 to the ground terminal of the connection terminal electrode 12. Furthermore, it is preferable that the ground terminal of the connection terminal electrode 12 is electrically connected to a ground plane of a plurality of circuit boards (not shown). By doing so, the relay board force of the external noise to the circuit component mounted in the opening of the relay board on the circuit board and the internal noise generated from the circuit part itself can shield the radiation to the outside.
  • FIGS. 3A to 3B are diagrams showing a configuration of an electronic circuit mounting structure 100 using the relay substrate 1 of the present embodiment
  • FIG. 3A is a schematic perspective view
  • FIG. 3B is a 3B—
  • FIG. 3 is a cross-sectional view taken along line 3B.
  • FIG. 3A shows a state where the second circuit board 102 disposed on the relay board 1 is removed.
  • 3B also shows the second circuit board 102, and the electronic circuit mounting structure 100 of the present embodiment connects the first circuit board 101 and the second circuit board 102 to the relay board 1. It has a configuration in which they are placed opposite each other.
  • a circuit component 104 having an IC chip force such as a high-frequency circuit is formed on the first circuit board 101 so that the first circuit board 101 can be accommodated in the opening 13 of the relay board 1. It is connected to a connection terminal (not shown) of the wiring pattern 105 with, for example, solder and mounted at a predetermined position.
  • a circuit component 107 having a force such as a semiconductor element is connected to a connection terminal (not shown) of the wiring pattern 106 formed on the second circuit board 102, for example, solder. Connected with.
  • connection terminal electrode 12 provided on the relay board 1 the connection terminal of the predetermined wiring pattern 105 provided on the first circuit board 101, and the predetermined wiring pattern 106 provided on the second circuit board 102.
  • connection terminals are connected with, for example, solder.
  • the gap between the first circuit board 101 and the second circuit board 102, the two opposite sides of the second circuit board 102, the side 108, and the peripheral part and the side 109 between the convex parts 11 are It is bonded and fixed by an adhesive resin 103 formed on the peripheral edge between the convex portions 11.
  • the thickness of the relay substrate 1 is 0.45 mm, for example, and the pitch of the connection terminal electrodes 12 is 0.40 mm.
  • the thickness of the second circuit board 102 is, for example, 0.2 mm.
  • At least two convex portions 11 may be provided on the outer peripheral side surface of the relay substrate 1, and the adhesive resin 13 may be formed on at least one between the convex portions 11! /.
  • solder paste is supplied by a printing method onto the connection terminals of the wiring pattern 106 of the second circuit board 102 shown in FIG. 3B using, for example, a metal mask and a squeegee. Subsequently, a plurality of chip components (not shown) such as capacitors, resistors, and coils, and circuit components 107 are arranged on the connection terminals of the wiring pattern 106, and the terminal electrodes of the chip components and circuit components and the wiring pattern 106 are reflowed. Solder the connection terminals. As a result, predetermined chip components, circuit components, and the like can be mounted on the second circuit board 102.
  • solder paste is supplied by a printing method using, for example, a metal mask and a squeegee, and chip components and circuit components 104 are arranged.
  • the lower surface terminal electrode 12b of the relay board 1 is aligned with the connection terminal of the wiring pattern 105 of the first circuit board 101 and mounted.
  • solder paste is supplied to the connection terminals of the wiring pattern 106 on the main surface opposite to the component mounting surface of the second circuit board 102 on which the circuit component 107 is mounted, for example, by a printing method or the like.
  • the solder paste is melted and bonded by reflowing the first circuit board 101 on which the relay board 1 and the second circuit board 102 are mounted.
  • solder material for example, Sn—Ag—Cu system, Sn—Pb system, Sn—Ag—Bi—In system and Sn—Zn—Bi system can be used.
  • an adhesive grease 103 is applied to the peripheral edges of the two opposite sides, the side 108 and the side 109 of the second circuit board 102 with a dispenser.
  • the applied adhesive grease 103 flows out along the outer peripheral side surface of the relay board 1 through the gap between the first circuit board 101 and the second circuit board 102 by capillary action.
  • the thickness of the connection terminal electrode 12 of the relay board 1 is about 60 m, or the thickness of the soldered joint is about 50 m, so the gap between the relay board 1 other than the connection terminal electrode 12 and the circuit board is about 110 / zm. is there.
  • Adhesive resin 10 3 slightly flows into the gap, but by controlling the viscosity of adhesive resin 103 to, for example, 1 to 10 Pa's, the inflow can be suppressed. Resin 103 is dammed up.
  • the electronic resin mounting structure 100 of the present embodiment can be produced by thermally curing the adhesive resin 103 under predetermined curing conditions.
  • the contact grease 103 applied by the dispenser blocks the entire outer periphery of the relay board 1, and as a result, the first circuit board 101, the first circuit board 101, The area surrounded by the circuit board 102 and the relay board 1 is a sealed space. Therefore, when the adhesive resin 103 is thermally cured, the air in the area surrounded by the first circuit board 101, the second circuit board 102, and the relay board 1 expands, and the adhesive resin 103 is not air-filled. It scatters due to expansion and adheres to nearby electronic components. This may cause adverse effects such as changes in the electrical characteristics of the electronic components and damage to the electronic components due to curing shrinkage of the adhesive resin.
  • the first circuit board 101 or the second circuit board 102 And the relay substrate 1 may be peeled off. Furthermore, even when the adhesive resin 103 is not scattered, the thermal expansion of the air when the electronic circuit mounting structure is incorporated into a mopile device and subjected to a thermal cycle. In some cases, poor connection may result in loss of reliability.
  • the adhesive resin 103 may include at least one selected from, for example, epoxy resin, silicone resin, and cyanate ester.
  • the epoxy resin may include at least one selected from, for example, bisphenol A type, bisphenol F type, biphenyl type, naphthalene type and the like.
  • the chip component and the circuit component are mounted in the opening portion of the relay substrate 1 on the first circuit board 101 .
  • the chip component and the circuit component are regions outside the opening portion. It is common to be mounted on. Further, it may be mounted on the opposite surface, or may be built inside the first circuit board 101.
  • no chip component or circuit component is mounted in the opening of relay substrate 1 of second circuit substrate 102, but it may be mounted in this region.
  • the second circuit board 102 having the same size as the relay board 1 is used, but a board having a shape larger than that of the relay board 1 may be used. Even in this case, when the adhesive resin is applied, the adhesive resin is reliably dammed between the convex portions of the relay substrate, so that it is possible to prevent defects due to an increase in internal pressure.
  • relay board 1 is mounted on the first circuit board 101 .
  • the first circuit board together with the second circuit board 102 after being mounted on the second circuit board 102 101 may be installed.
  • chip components or circuit components may be mounted on the second circuit board or on both surfaces of the first circuit board and the second circuit board. This enables higher density mounting.
  • the present invention is not limited to this.
  • three or more circuit boards may be used and connected in multiple stages via relay boards. Thereby, further high-density mounting becomes possible.
  • FIG. 4 shows a schematic sectional view of another example of the present embodiment.
  • the circuit component 107 and the chip component 110 are mounted on the connection terminal of the wiring pattern 106 of the second circuit board 102, and the circuit component 112 is mounted in the opening of the relay board 1.
  • the shield case 111 is connected to the connection terminal of the wiring pattern 106 of the second circuit board 102 by, for example, solder so as to cover the second circuit board 102. [0040] By doing so, it is possible to increase the density and to provide an electronic circuit mounting structure with a more excellent electromagnetic shielding effect.
  • solder paste is supplied to the connection terminals of the wiring pattern 106 on the back surface of the second circuit board 102 by, for example, a printing method, the circuit component 112 and the relay board 1 are mounted, and soldering is performed by reflowing. The paste is melted and joined.
  • solder paste is supplied to the connection terminals of the wiring pattern 106 on the main surface side of the circuit component 112 by, for example, a printing method, and the circuit component 107 and the chip component 110 are mounted and reflowed. The solder paste is melted and joined.
  • solder paste is supplied to the connection terminals of the wiring pattern 105 of the first circuit board 101 by, for example, a printing method, and the second circuit in which the circuit component 104 and the relay board 1 are mounted.
  • the road board is mounted and the solder paste is melted and joined by reflow.
  • solder material for example, Sn—Ag—Cu, Sn—Pb, Sn—Ag—Bi—In, and Sn—Zn—Bi can be used.
  • FIG. 5A to 5C are diagrams showing a relay board according to Embodiment 2 of the present invention
  • FIG. 5A is a schematic perspective view
  • FIG. 5B is a schematic plan view
  • FIG. 5C is a line 5C-5C shown in FIG. 5B.
  • FIG. 5A is a schematic perspective view
  • FIG. 5B is a schematic plan view
  • FIG. 5C is a line 5C-5C shown in FIG. 5B.
  • relay substrate 3 of the present embodiment is characterized in that two convex portions 21 are provided on each of the outer peripheral side surfaces of at least four sides of housing 20. It is.
  • the convex portion 21 has the same thickness as the housing 20 as shown in the figure.
  • the inner peripheral side of the housing 20 is an opening 23.
  • the connection terminal electrode 22 is formed on the upper surface, inner peripheral side surface, and lower surface of the nosing 20 in the same manner as in the first embodiment, for example, by using both an electroless copper plating and an electrolytic copper plating, It can be formed by etching the pattern shape.
  • the upper surface terminal electrode 22a provided on the upper surface of the housing 20 and the lower surface terminal electrode 22b provided on the lower surface are integrally connected via the connection terminal electrode 22c formed on the inner peripheral side surface of the housing 20. It can be.
  • the upper surface terminal electrode 22a, the lower surface terminal electrode 22b, and the connection terminal electrode 22c are made of thin gold. It is preferable to form a film (not shown). In this case, it is preferable to form a gold thin film by, for example, performing gold plating on the copper plating film and then performing gold plating. Further, a solder precoat or an antifungal agent may be applied on the copper plating film. By doing so, solder wettability can be improved and the reliability of the solder joint can be improved.
  • FIG. 6 is a schematic perspective view of another example of the relay board 4 according to the present embodiment.
  • the relay board 4 of this another example includes a shield layer 25 on the outer peripheral side surface 24 (not shown) of the housing 20.
  • the shield layer 25 is formed by the same process as the connection terminal electrode 22 described above. In this case, it is preferable that the shield layer 25 is electrically connected to the ground terminal of the connection terminal electrode 22. Further, it is preferable that the ground terminal of the connection terminal electrode 22 is electrically connected to the ground plane of a plurality of circuit boards (not shown). By doing this, the external circuit board power of the external noise to the circuit parts mounted in the area surrounded by the relay board 4 on the circuit board and the internal noise generated by the circuit parts themselves is shielded from the radiation to the outside. be able to.
  • FIG. 7A to FIG. 7B are diagrams showing a configuration of an electronic circuit mounting structure 200 using the relay substrate 3 of the present embodiment
  • FIG. 7A is a schematic perspective view
  • FIG. 7B is a schematic view of 7B—
  • FIG. 7B is a sectional view taken along line 7B.
  • FIG. 7A shows a state where the second circuit board 202 disposed on the relay board 3 is removed.
  • 7B also shows the second circuit board 202, and the electronic circuit mounting structure 200 of the present embodiment connects the first circuit board 201 and the second circuit board 202 to the relay board 3. It has a configuration in which they are placed opposite each other.
  • the adhesive resin 203 is a corner portion of the second circuit board 202. It is characterized in that it is formed in the gap between the first circuit board 201 and the second circuit board 202.
  • a circuit component 204 having an IC chip force such as a high-frequency circuit is formed on the first circuit board 201 so that the first circuit board 201 fits in the opening 23 of the relay board 3.
  • the connection terminal (not shown) is connected with, for example, solder and mounted at a predetermined position.
  • the second circuit board 202 has a circuit component 207 having a force such as a semiconductor element.
  • solder is connected to connection terminals (not shown) of the wiring pattern 206 formed on the circuit board 202.
  • connection terminal electrode 22 provided on the relay board 3 the connection terminal of the predetermined wiring pattern 205 provided on the first circuit board 201, and the predetermined wiring pattern 206 provided on the second circuit board 202.
  • connection terminals are connected with, for example, solder.
  • an adhesive resin 203 formed in a gap between the first circuit board 201 and the second circuit board 202 and including a corner portion of the second circuit board 202 and a peripheral edge portion between the convex portions 21. It is fixed with adhesive.
  • solder paste is supplied by a printing method using a metal mask and a squeegee onto the connection terminals of the wiring pattern 206 of the second circuit board 202 shown in FIG. 7B. Subsequently, a plurality of chip components (not shown) such as capacitors, resistors, and coils, and circuit components 207 are arranged on the connection terminals of the wiring pattern 206, and the terminal electrodes and wiring patterns 206 of the chip components and circuit components are reflowed. Solder-connect to the connection terminals. As a result, predetermined chip components, circuit components, and the like can be mounted on the second circuit board 202.
  • a solder paste is supplied by a printing method using, for example, a metal mask and a squeegee, and chip components and circuit components 204 are arranged.
  • a solder paste is supplied by a printing method using, for example, a metal mask and a squeegee, and chip components and circuit components 204 are arranged.
  • chip components and circuit components 204 are arranged on the first circuit board 201.
  • the lower surface terminal electrode 22b of the relay board 3 is aligned with the connection terminal of the wiring pattern 205 of the first circuit board 201 and mounted.
  • solder paste is supplied to the connection terminals of the wiring pattern 206 on the main surface opposite to the component mounting surface of the second circuit board 202 on which the circuit component 207 is mounted, for example, by a printing method or the like. Then, align and mount on the upper surface terminal electrode 22a of the relay substrate 3. Next, the solder paste is melted and joined by reflowing the first circuit board 201 on which the relay board 3 and the second circuit board 202 are mounted.
  • solder material for example, Sn-Ag-Cu system, Sn-Pb system, Sn-Ag-Bi-In system And Sn-Zn-Bi system can be used.
  • an adhesive resin 203 is applied to the corner peripheral edge portion of the second circuit board 202 by a dispenser.
  • the applied adhesive resin 203 flows out along the outer peripheral side surface of the relay board 3 through the gap between the first circuit board 201 and the second circuit board 202 by capillary action.
  • the thickness of the connection terminal electrode 22 of the relay board 3 is about 60 / zm, or the thickness of the joint is about 50 ⁇ m, so the gap between the relay board 3 other than the connection terminal electrode 22 and the circuit board is about 110 / There is zm.
  • Adhesive resin 203 slightly flows into the gap, but by controlling the viscosity of adhesive resin 203 to, for example, 1 to: LOPa's, the inflow can be suppressed. Coffin 203 is dammed up.
  • the adhesive resin 203 is heat-cured at 150 ° C. for 3 minutes under predetermined curing conditions, whereby the electronic circuit mounting structure 200 of the present embodiment is obtained.
  • the contact grease 203 applied by the dispenser blocks the entire outer periphery of the relay board 3, and as a result, the first circuit board 201 and the first circuit board 201
  • the area surrounded by the circuit board 202 and the relay board 3 is a sealed space. Therefore, when the adhesive resin 203 is thermally cured, the air in the region surrounded by the first circuit board 201, the second circuit board 202, and the relay board 3 expands, and the adhesive resin 203 It may be scattered by expansion and adversely affect nearby electronic components, and the first circuit board 201 or the second circuit board 202 may be separated from the relay board 3 in some cases. Furthermore, even when the adhesive resin 203 is not scattered, when the electronic circuit mounting structure is assembled in a mopile device and subjected to a thermal cycle, poor connection due to thermal expansion of air occurs and reliability is improved. It may be damaged.
  • the number of locations where the adhesive resin 203 is not formed on the outer peripheral portion of the relay substrate 3 increases, and the expanded air can escape radially, so that the reliability is further increased.
  • the electronic circuit mounting structure is incorporated into mopile equipment, and even if mechanical stress such as torsion is applied, the adhesive grease is formed at the corners, so the stress is evenly distributed and the reliability immediately increases. .
  • the interval between the convex portions 21 formed on the same side of the housing 20 is narrow. Since the application area of the adhesive resin 203 is increased, use the first circuit board and the second circuit board. It can be firmly bonded and fixed.
  • the adhesive resin 203 may include at least one selected from, for example, epoxy resin, silicone resin, and cyanate ester power.
  • the epoxy resin may include at least one selected from, for example, bisphenol A type, bisphenol F type, biphenyl type, naphthalene type and the like.
  • the chip component and the circuit component are mounted in the opening of the relay substrate 3 on the first circuit board 201 .
  • the chip component and the circuit component are regions outside the opening. It is common to be mounted on. Further, it may be mounted on the opposite surface, or it may be built in the first circuit board 201.
  • no chip component or circuit component is mounted in the opening of relay substrate 3 of second circuit substrate 202, but it may be mounted in this region.
  • the second circuit board 202 having the same size as that of the relay board 3 is used, but a board having a shape larger than that of the relay board 3 may be used. Even in this case, when the adhesive resin is applied, the adhesive resin is surely dammed between the convex portions of the relay substrate, so that it is possible to prevent defects due to an increase in internal pressure.
  • the example in which the relay board 3 is mounted on the first circuit board 201 is shown.
  • the first circuit board together with the second circuit board 202 after being mounted on the second circuit board 202 It may be installed in 201.
  • chip components or circuit components may be mounted on the second circuit board or on both surfaces of the first circuit board and the second circuit board. This enables higher density mounting.
  • FIG. 8A to 8C are diagrams showing a relay board according to Embodiment 3 of the present invention
  • FIG. 8A is a schematic perspective view
  • FIG. 8B is a schematic plan view
  • FIG. 8C is a line 8C-8C shown in FIG. 8B.
  • FIG. 8A is a schematic perspective view
  • FIG. 8B is a schematic plan view
  • FIG. 8C is a line 8C-8C shown in FIG. 8B.
  • FIG. 9A to 9B show an electronic circuit mounting structure 3 using the relay board 6 of the present embodiment.
  • FIG. 9A is a schematic cross-sectional view
  • FIG. 9B is an enlarged sectional view of a G portion shown in FIG. 9A.
  • the relay substrate 6 of the present embodiment is formed by forming the upper surface terminal electrode 32a and the lower surface terminal electrode 32b of the connection terminal electrode 32 in the groove portions of the nagging 30 compared to the relay substrate 1 of the first embodiment.
  • the feature is that the surface force of the housing 30 does not protrude.
  • the material of the housing 30 is a liquid crystal polymer in the formation portion of the upper surface terminal electrode 32a and the lower surface terminal electrode 32b of the housing 30, for example, injection molding, etching, or laser processing is used, and the material of the housing 30 is ceramic.
  • a groove (not shown) of about 10 m is formed by etching and laser processing.
  • the connection terminal electrode 32 is formed in the upper surface groove portion, the inner peripheral side surface, and the lower surface groove portion of the housing 30 by using, for example, an electroless copper plating and an electrolytic copper plating together in a predetermined pattern, as in the first embodiment. It can be formed by etching the shape.
  • the upper surface terminal electrode 32a provided on the upper surface of the housing 30 and the lower surface terminal electrode 32b provided on the lower surface are integrally connected via the connection terminal electrode 32c formed on the inner peripheral side surface of the housing 30.
  • a gold thin film (not shown) is preferably formed on the upper terminal electrode 32a, the lower terminal electrode 32b, and the connection terminal electrode 32c.
  • it is preferable to form a gold thin film by performing gold plating on the copper plating film, for example, and then performing gold plating.
  • a solder precoat or an antifungal agent may be applied on the copper plating film. By doing so, the solder wettability can be improved and the reliability of the solder joint can be improved.
  • a first circuit board 301 and a second circuit board 302 are provided to face each other with the relay board 6 interposed therebetween. Has a configuration.
  • a circuit component 304 having an IC chip force such as a high-frequency circuit is formed on the first circuit board 301 so that the first circuit board 301 fits in the opening 33 of the relay board 6. It is connected to a connection terminal (not shown) of the wiring pattern 305 by, for example, solder and mounted at a predetermined position.
  • a circuit component 307 having a force such as a semiconductor element is connected to a connection terminal (not shown) of the wiring pattern 306 formed on the second circuit board 302, for example, solder. It is connected.
  • connection terminal electrode 32 provided on the relay board 6 the connection terminal of the predetermined wiring pattern 305 provided on the first circuit board 301, and the predetermined wiring provided on the second circuit board 302
  • connection terminals are connected with, for example, solder.
  • the gap between the first circuit board 301 and the second circuit board 302 is bonded and fixed using the same adhesive grease and method as in the first embodiment.
  • Solder paste is supplied by a printing method onto the connection terminals of the wiring pattern 306 of the second circuit board 302 shown in FIG. 9A using, for example, a metal mask and a squeegee. Subsequently, a plurality of chip components (not shown) such as capacitors, resistors, and coils, and circuit components 307 are arranged on the connection terminals of the wiring pattern 306, and the terminal electrodes of the chip components and circuit components and the wiring pattern 306 are reflowed by reflow. Solder the connection terminals. As a result, predetermined chip components, circuit components, and the like can be mounted on the second circuit board 302.
  • a solder paste is supplied by a printing method using a metal mask and a squeegee, for example, and chip components and circuit components 304 are arranged.
  • chip components and circuit components 304 are arranged on the first circuit board 302.
  • the lower surface terminal electrode 32b of the relay board 6 is aligned with the connection terminal of the wiring pattern 305 of the first circuit board 301 and mounted.
  • solder paste is supplied to the connection terminals of the wiring pattern 306 on the main surface opposite to the component mounting surface of the second circuit board 302 on which the circuit component 307 is mounted, for example, by a printing method or the like. Then, align and mount on the upper surface terminal electrode 32a of the relay substrate 6. Next, the solder paste is melted and joined by reflowing the first circuit board 301 on which the relay board 6 and the second circuit board 302 are mounted.
  • Sn—Ag—Cu, Sn—Pb, Sn—Ag—Bi—In, and Sn—Zn—Bi can be used as the solder material.
  • adhesive grease is applied to the peripheral edge of the second circuit board 302. Apply with a pencer.
  • the applied adhesive resin flows out along the outer peripheral side surface of the relay board 6 through the gap between the first circuit board 301 and the second circuit board 302 by capillary action.
  • the relay substrate 6 since the upper surface terminal electrode 32a and the lower surface terminal electrode 32b of the relay substrate 6 are formed in the groove portion of the housing 30, the relay substrate 6, the first circuit substrate, and the second circuit substrate Is approximately 50 m, which is the thickness of the solder joint 34.
  • This gap is about half that of the first embodiment, and the adhesive resin is used as a relay substrate.
  • the electronic resin mounting structure 300 of the present embodiment is obtained by thermally curing the adhesive resin under predetermined curing conditions.
  • the gap between the relay board 6 and the circuit board of the electronic circuit mounting structure can be further reduced, and the area surrounded by the relay board 6 when the adhesive resin is applied can be reduced. It is possible to prevent the adhesive resin from flowing in.
  • a shield layer may be formed on the outer peripheral side surface of the housing 30 of the relay board 6 of the present embodiment. By providing the shield layer, the relay substrate 6 having an electromagnetic shield function can be obtained.
  • FIG. 10A is a schematic perspective view of the relay board 7 according to the fourth embodiment of the present invention.
  • the convex portions 41 are provided on the two opposite sides of the relay substrate 7 as compared to the relay substrate 1 of the first embodiment. It is characterized by a rectangular shape that is wide in the direction.
  • FIG. 10B is a schematic perspective view of another example of the relay board 8 according to the present embodiment.
  • the relay substrate 8 is characterized in that the corner portion of the convex portion 51 has a curved shape.
  • the projected area of the convex portion is smaller than that of the relay substrate 7, so that the mounting area can be reduced when mounted on a circuit board (not shown).
  • a shield layer may be provided on the outer peripheral side surface 44 of the housing 40 of the relay substrate 7, or the outer peripheral side of the housing 50 of the relay substrate 8.
  • a shield layer may be provided on the surface 54.
  • the adhesive resin does not block the entire circumference of the relay board at the time of production. Since poor connection can suppress the occurrence of defects due to scattering of resin, etc., an electronic circuit mounting structure capable of high-reliability and high-density mounting can be realized, and is useful in the field of mopile equipment.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Combinations Of Printed Boards (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Description

中継基板および電子回路実装構造体
技術分野
[0001] 本発明は、 ICチップなどの電子部品を搭載した複数の回路基板間を接続する中継 基板とそれを用いた電子回路実装構造体に関する。
背景技術
[0002] 従来、電子機器も小型化、高密度化に伴 、、 ICチップやチップ部品などの電子部 品を搭載したモジュール基板などの回路基板を三次元に積層する構造が提案され ている（例えば、特許文献 1参照)。提案されている構造は、回路基板間を接続する 中継基板として榭脂製基板を用い、 2つの回路基板間をはんだ付けにより接続する ものである。これにより、小型化 ·低背化 ·薄型化を実現している。
[0003] しかし、携帯電話などのモパイル機器の高機能化に伴 、、回路基板間の接続端子 数が増加する傾向にあり、接続端子の端子間隔はファインピッチとする必要が生じて いる。そのためはんだ付け部の接続面積は減少し、接合強度が低下する傾向にあり 、衝撃力等を受けやすいモパイル機器では接続不良による信頼性低下が課題となつ ている。
[0004] これに対して、回路基板間を中継基板により接続した後、中継基板の外周側面に 接着用榭脂を塗布して熱硬化させることで、回路基板間の接着を行い、補強する方 法が考えられる。しカゝしながら、上記従来の中継基板を用いて回路基板間を接続し て、その外周側面に接着用榭脂を形成すると、接着用榭脂の硬化時の加熱により 2 枚の回路基板と中継基板とで囲まれた領域中の空気の熱膨張により接着用榭脂の 飛散や回路基板と中継基板との接続不良が生じる場合がある。また、モパイル機器 に組み込まれた後に、加熱を繰り返し受けることで内部の空気の熱膨張が繰り返し生 じ、最終的に回路基板と中継基板との接続不良が生じることで信頼性の低下をきた す場合がある。これを防止するために、接着用榭脂の粘度を高くしてスポット状に塗 布する場合には、回路基板間の間隙に接着用榭脂が入り込まず、接着面積が小さく なり、このため十分な接着力を保持することができないという課題があった。 [0005] なお、密閉された領域の空気の熱膨張によるケース蓋と外囲ケース間の接着領域 の剥離を防止する榭脂封止型半導体装置のパッケージの組立て構造も提案されて いる (例えば、特許文献 2参照)。この方法は、ケース蓋の周縁全周を封止榭脂で接 着して密閉すると、封止榭脂の硬化時にパッケージ内の空気の膨張が起こり、ケース 内圧が上昇して接着領域の剥離が生じることを防止するために、封止榭脂をケース 蓋の 2辺に塗布して接着するものである。このように接着することで、加熱により膨張 した空気を封止榭脂が塗布されていない他の 2辺より逃がし、内圧の上昇を防止する ことで、接着領域の剥離の発生を防止している。
[0006] 上述の特許文献 1に記載されているような従来技術では、中継基板を用いて回路 基板間を接続した場合には、回路基板間の接着強度を改善するために中継基板の 外周側面に接着剤を塗布しても、上下の回路基板と中継基板とで囲まれた領域の空 気の膨張により、接着用榭脂の飛散や回路基板と中継基板との接続不良が生じる場 合がある。また、モパイル機器に組み込まれた後に、加熱を繰り返し受けることで内 部の空気の熱膨張が繰り返し生じ、最終的に回路基板と中継基板との接続不良が生 じることで信頼性の低下をきたす場合がある。
[0007] また、上述の特許文献 2に記載されて ヽるような従来技術では、榭脂封止型半導体 装置におけるケース蓋と外囲ケースとの接着を部分的に行うことで、密閉空間の空気 が熱膨張した場合でもケース蓋と外囲ケースとの接着不良を生じさせないようにする 方法である。開示されているような半導体装置の場合には、接着用榭脂の塗布も簡 単であるが、このような方法を 2枚の回路基板間を中継基板で接続する場合に適用 しょうとすれば、上記と同じ課題が生じ、密閉空間の空気を逃がす領域を確実に確保 することが困難である。
特許文献 1：特開 2005 - 333046号公報
特許文献 2 :特開平 7— 14946号公報
発明の開示
[0008] 中継基板は、少なくとも第 1の回路基板と第 2の回路基板とを接続するものであって 、多角形の額縁形状で、かつその外周側面に少なくとも 2個の凸部を有するハウジン グと、このハウジングの上下面を接続する複数の接続端子電極とを備える。 [0009] 電子回路実装構造体は、第 1の回路基板と、第 2の回路基板と、第 1の回路基板と 第 2の回路基板とを接続する中継基板と、第 1の回路基板、第 2の回路基板および中 継基板を接着する接着用榭脂とを備え、中継基板が多角形の額縁形状で、かつそ の外周側面に設けた凸部を有するハウジングとこのハウジングの上下面を接続する 複数の接続端子電極とを有する構成で、かつ接着用榭脂は凸部間の少なくとも 1つ の外周側面には形成されて 、な 、構成力もなる。
図面の簡単な説明
[0010] [図 1A]図 1Aは本発明の実施の形態 1における中継基板の構成を示す概略斜視図 である。
[図 1B]図 1Bは本発明の実施の形態 1における中継基板の構成を示す概略平面図 である。
[図 1C]図 1Cは図 1Bに示す 1C— 1C線に沿った断面図である。
[図 1D]図 1Dは図 1Bに示す ID— 1D線に沿った断面図である。
[図 2]図 2は本発明の実施の形態 1における中継基板の別の例を示す概略斜視図で ある。
[図 3A]図 3Aは本発明の実施の形態 1における電子回路実装構造体の構成を示す 概略斜視図である。
[図 3B]図 3Bは図 3Aに示す 3B— 3B線に沿った断面図である。
[図 4]図 4は本発明の実施の形態 1における電子回路実装構造体の別の例の概略断 面図である。
[図 5A]図 5Aは本発明の実施の形態 2における中継基板の構成を示す概略斜視図 である。
[図 5B]図 5Bは本発明の実施の形態 2における中継基板の構成を示す概略平面図 である。
[図 5C]図 5Cは図 5Bに示す 5C— 5C線に沿った断面図である。
[図 6]図 6は本発明の実施の形態 2における中継基板の別の例を示す概略斜視図で ある。
[図 7A]図 7Aは本発明の実施の形態 2における電子回路実装構造体の構成を示す 概略斜視図である。
[図 7B]図 7Bは図 7Aに示す 7B—7B線に沿った断面図である。
[図 8A]図 8Aは本発明の実施の形態 3における中継基板の構成を示す概略斜視図 である。
[図 8B]図 8Bは本発明の実施の形態 3における中継基板の構成を示す概略平面図 である。
[図 8C]図 8Cは図 8Bの 8C— 8C線に沿った断面図である。
[図 9A]図 9Aは本発明の実施の形態 3における電子回路実装構造体の構成を示す 概略断面図である。
[図 9B]図 9Bは図 9Aの 9G部の拡大図である。
[図 10A]図 10Aは本発明の実施の形態 4における中継基板の構成を示す概略斜視 図である。
[図 10B]図 10Bは本発明の実施の形態 4における中継基板の別の例を示す概略斜 視図である。
符号の説明
1, 2, 3, 4, 5, 6, 7, 8 中継基板
10, 20, 30, 40, 50 ノ、ウジング
11, 21, 31, 41, 51 凸部
12, 22, 32 接続端子電極
12a, 22a, 32a 上面端子電極
12b, 22b, 32b 下面端子電極
12c, 22c, 32c 接続電極
13, 23, 33 開口部
14, 24, 44, 54 ハウジング外周側面
15, 25 シーノレド層
34 はんだ接合部
100, 200, 300 電子回路実装構造体
101, 201, 301 第 1の回路基板 102, 202, 302 第 2の回路基板
103, 203 接着用榭脂
104, 204, 304, 112 回路部品
105, 106, 205, 206, 305, 306 配線パターン
108, 109 第 2の回路基板の対向する辺
110 チップ部品
111 シーノレドケース
発明を実施するための最良の形態
[0012] 以下、本発明の実施の形態について、図面を参照しながら説明する。
[0013] (実施の形態 1)
図 1A〜図 1Dは本発明の実施の形態 1にかかる中継基板を示す図で、図 1Aは概 略斜視図、図 1Bは概略平面図、図 1Cは図 1Bに示す 1C 1C線に沿った断面図、 図 1Dは図 1Bに示す ID— 1D線に沿った断面図である。
[0014] 本実施の形態の中継基板 1は、多角形の額縁形状で、かつその外周側面に設けた 凸部 11を有するハウジング 10と、ハウジング 10の上下面を接続する複数の接続端 子電極 12とを備えている。そして、本実施の形態の場合には、凸部 11はハウジング 10の対向する 2辺の外周側面にそれぞれ 2個設けられている。この凸部 11は、図示 するようにハウジング 10の厚みと同一の厚みとされている。また、ハウジング 10の内 周側は開口部 13である。
[0015] 凸部 11を有するハウジング 10は、例えば液晶ポリマー、ポリフエ-レンサルファイド あるいはポリエチレンテレフタレート等の榭脂を用いて成型加工すれば容易に形成 することができる。なお、榭脂材料だけでなぐセラミック材料を用いてもよい。例えば 、アルミナ、窒化アルミニウム等の焼結体を用いてもよいし、あるいはガラスを添加し た低温焼成セラミック材料の焼結体を用いてもよい。さら〖こは、榭脂材料にセラミック 粉末を添加した材料を用いて成型加工して形成してもよい。ただし、高伝熱性を要求 される場合には、アルミナ等のセラミック材料等の焼結体を用いることが好ましい。
[0016] また、接続端子電極 12は、ハウジング 10の上面、内周側面、下面に、例えば無電 解銅メツキと電解銅メツキとを併用して形成した後、所定のパターン形状にエッチング を行うことで形成することができる。これにより、ハウジング 10の上面に設けられた上 面端子電極 12aと下面に設けられた下面端子電極 12bとを、ハウジング 10の内周側 面に形成した接続端子電極 12cを介して一体に接続した構成とすることができる。な お、上面端子電極 12a、下面端子電極 12bおよび接続端子電極 12cには、その表面 に金薄膜 (図示せず)を形成することが好ましい。この場合に、銅メツキ膜上に、例え ばニッケルメツキを行った後、金メッキを行って金薄膜を形成することが好ましい。ま た銅メツキ膜上に、はんだプリコートや防鲭剤を塗布してもよい。このよう〖こすることに より、はんだ濡れ性を改善でき、はんだ接続部の信頼性を改善できる。
[0017] なお、接続端子電極 12の形成方法は上記方法に限定されな ヽ。例えば、銅箔を ノ、ウジング 10に貼り付けた後、所定のパターン形状にエッチングして接続端子電極 1 2を形成してもよい。
[0018] 図 2は、本実施の形態の別の例の中継基板 2の概略斜視図である。図示するように 中継基板 2は、ハウジング 10の外周側面 14にシールド層 15を備えている。シールド 層 15は、前述した接続端子電極 12と同時に同様のプロセスで形成する。この場合に 、シールド層 15の一部を接続端子電極 12のグランド端子と電気的に接続することが 好ましい。さらに接続端子電極 12のグランド端子を複数の回路基板（図示せず)のグ ランドプレーンに電気的に接続することが好ましい。このようにすることにより回路基 板上の中継基板の開口部内に実装された回路部品への外部ノイズや回路部品自身 から発生する内部ノイズの中継基板力も外部への放射をシールドすることができる。
[0019] 図 3A〜図 3Bは、本実施の形態の中継基板 1を用いた電子回路実装構造体 100 の構成を示す図で、図 3Aは概略斜視図、図 3Bは図 3Aに示す 3B— 3B線に沿った 断面図である。なお、説明を分力りやすくするため、図 3Aにおいては、中継基板 1上 に配置する第 2の回路基板 102を除去した状態を示している。また、図 3Bにおいて は、第 2の回路基板 102も示しており、本実施の形態の電子回路実装構造体 100は 、第 1の回路基板 101と第 2の回路基板 102とを中継基板 1を間に挟んで対向して設 けた構成を有する。
[0020] ここで、第 1の回路基板 101には中継基板 1の開口部 13に収まるように、例えば高 周波回路などの ICチップ力もなる回路部品 104が、第 1の回路基板 101に形成した 配線パターン 105の接続端子（図示せず）と、例えばはんだで接続し、所定の位置に 実装されている。
[0021] また、第 2の回路基板 102には、半導体素子など力もなる回路部品 107が、第 2の 回路基板 102に形成した配線パターン 106の接続端子（図示せず)と、例えばはん だで接続されている。
[0022] そして、中継基板 1に設けた接続端子電極 12と、第 1の回路基板 101に設けた所 定の配線パターン 105の接続端子および第 2の回路基板 102に設けた所定の配線 ノターン 106の接続端子とが、例えばはんだで接続されている。
[0023] さらに、第 1の回路基板 101および第 2の回路基板 102の間隙であって第 2の回路 基板 102の対向する 2辺、辺 108を含み凸部 11間の周縁部および辺 109を含み凸 部 11間の周縁部に形成された接着用榭脂 103で接着固定されている。
[0024] ここで中継基板 1の厚みは、例えば 0. 45mm,接続端子電極 12のピッチは 0. 40 mmである。また第 2の回路基板 102の厚みは、例えば 0. 2mmである。
[0025] また、凸部 11は、中継基板 1の外周側面に少なくとも 2つ以上設け、接着用榭脂 13 は、凸部 11間の少なくとも 1つに形成してもよ!/、。
[0026] 以下、本実施の形態の電子回路実装構造体の作製方法を図 1A〜図 3Bを用いて 簡単に説明する。
[0027] 図 3Bに示す第 2の回路基板 102の配線パターン 106の接続端子上に、例えばメタ ルマスクとスキージを用いて半田ペーストを印刷方式で供給する。続いてコンデンサ 、抵抗、コイルなどの複数のチップ部品（図示せず)や回路部品 107を配線パターン 106の接続端子上に配置し、リフローによりチップ部品や回路部品の端子電極と配 線パターン 106の接続端子とをはんだ接続する。これにより第 2の回路基板 102上に 所定のチップ部品や回路部品等を実装することができる。
[0028] 次に、第 1の回路基板 101の配線パターン 105の接続端子上に、例えばメタルマス クとスキージを用いて半田ペーストを印刷方式で供給し、チップ部品、回路部品 104 を配置する。これにより第 1の回路基板 102上に所定のチップ部品や回路部品等を 実装することができる。さらに中継基板 1の下面端子電極 12bを第 1の回路基板 101 の配線パターン 105の接続端子に位置合わせを行い、搭載する。 [0029] 次に、回路部品 107が搭載された第 2の回路基板 102の部品搭載面と反対側の主 面上の配線パターン 106の接続端子に、例えば印刷方式などで半田ペーストを供給 しておき、中継基板 1の上面接続端子 12a上に位置合わせを行い、搭載する。次に 中継基板 1および第 2の回路基板 102が搭載された第 1の回路基板 101をリフローす ることで半田ペーストを溶融し、接合する。
[0030] ここで半田材料としては、例えば Sn- Ag- Cu系、 Sn- Pb系、 Sn—Ag— Bi—In系 および Sn- Zn- Bi系を用いることができる。
[0031] 次に、図 3Aに示すように第 2の回路基板 102の周縁であって対向する 2辺、辺 108 および辺 109の周縁部に接着用榭脂 103をディスペンサーにより塗布する。塗布さ れた接着用榭脂 103は、毛細管現象により第 1の回路基板 101と第 2の回路基板 10 2間の間隙を中継基板 1の外周側面に沿って流れ出す。中継基板 1の接続端子電極 12の厚みは約 60 mであり、またはんだ接合部の厚みは約 50 mあるので接続端 子電極 12以外の中継基板 1と回路基板との隙間は約 110 /z mある。接着用榭脂 10 3はその隙間に若干流れ込むが接着用榭脂 103の粘度を例えば l〜10Pa' sにコン トロールすることにより流れ込みを抑制することができ、中継基板 1の凸部 11で接着 用榭脂 103は堰き止められる。
[0032] その後、所定の硬化条件で接着用榭脂 103を熱硬化させることで、本実施の形態 の電子回路実装構造体 100を作製することができる。
[0033] なお、中継基板 1に凸部 11を設けない場合には、ディスペンサーにより塗布した接 着用榭脂 103が中継基板 1の全外周を塞いでしまい、その結果第 1の回路基板 101 、第 2の回路基板 102および中継基板 1で囲まれた領域は密閉空間となる。このため 、接着用榭脂 103の熱硬化時に、第 1の回路基板 101、第 2の回路基板 102および 中継基板 1とで囲まれた領域の空気が膨張し、接着用榭脂 103が空気の膨張により 飛散して近傍の電子部品に付着する。これにより、例えば電子部品の電気特性の変 動や接着用榭脂の硬化収縮に起因する電子部品の破損等の悪影響を与える場合 力あり、また第 1の回路基板 101もしくは第 2の回路基板 102と中継基板 1との剥離を 生じる場合もある。さらに、接着用榭脂 103の飛散がない場合であっても、電子回路 実装構造体がモパイル機器に組み込まれ熱サイクルを受けたときに、空気の熱膨張 による接続不良が生じて信頼性を損なう場合がある。
[0034] ここで、接着用榭脂 103としては、例えばエポキシ榭脂、シリコーン榭脂およびシァ ネートエステルカゝら選択された少なくとも 1つを含んでもょ ヽ。またエポキシ榭脂として は、例えばビスフエノール A型、ビスフエノール F型、ビフエ-ル型、ナフタレン型等か ら選択された少なくとも 1つを含んでもよい。
[0035] なお、本実施の形態では第 1の回路基板 101には中継基板 1の開口部内にチップ 部品や回路部品を搭載する例について説明したが、チップ部品や回路部品は開口 部外の領域にも搭載されることが一般的である。さら〖こ、反対側の面上にも搭載され る場合もあるし、第 1の回路基板 101の内部に内蔵されることもある。
[0036] 本実施の形態では第 2の回路基板 102の中継基板 1の開口部内には、チップ部品 や回路部品を搭載していないがこの領域に搭載してもよい。さらに本実施の形態で は中継基板 1とほぼ同じ大きさの第 2の回路基板 102を用いたが中継基板 1より大き な形状のものを用いてもよい。この場合であっても接着用榭脂を塗布するときに中継 基板の凸部間で確実に接着用榭脂が堰きとめられるので内圧の増加による不良を 防止することができる。
[0037] なお、本実施の形態では中継基板 1を第 1の回路基板 101に搭載する例を示した 力 第 2の回路基板 102に搭載後、第 2の回路基板 102とともに第 1の回路基板 101 に搭載してもよい。また第 2の回路基板や、第 1の回路基板と第 2の回路基板の両面 にチップ部品や回路部品を実装してもよい。これにより、さらなる高密度実装が可能と なる。
[0038] また、本実施の形態では、中継基板を介して回路基板を 2枚接続する例で説明し たが、これに限られない。例えば、 3枚以上の回路基板を用いて、それぞれ中継基板 を介して多段接続してもよい。これにより、さらなる高密度実装が可能となる。
[0039] 図 4に本実施の形態の別の例の概略断面図を示す。第 2の回路基板 102の配線パ ターン 106の接続端子に回路部品 107、チップ部品 110を実装し、中継基板 1の開 口部内にも回路部品 112を搭載して 、る。またシールドケース 111は第 2の回路基板 102を覆うように第 2の回路基板 102の配線パターン 106の接続端子と例えばはん だで接続されている。 [0040] このようにすることにより、高密度化が可能になり、より電磁シールド効果の優れた電 子回路実装構造体を提供することができる。
[0041] また本実施の形態の別の例の製作方法にっ 、て説明する。
[0042] 第 2の回路基板 102の裏面の配線パターン 106の接続端子に、例えば印刷方式な どで半田ペーストを供給しておき、回路部品 112と中継基板 1を搭載し、リフローする ことで半田ペーストを溶融し、接合する。
[0043] 次に、回路部品 112の主面側の配線パターン 106の接続端子に例えば印刷方式 などで半田ペーストを供給しておき、回路部品 107とチップ部品 110を搭載し、リフロ 一することで半田ペーストを溶融し、接合する。
[0044] 次に、第 1の回路基板 101の配線パターン 105の接続端子に、例えば印刷方式な どで半田ペーストを供給しておき、回路部品 104と中継基板 1が実装された第 2の回 路基板を搭載し、リフローすることで半田ペーストを溶融し、接合する。
[0045] ここで半田材料としては、例えば Sn- Ag- Cu系、 Sn- Pb系、 Sn—Ag— Bi—In系 および Sn- Zn- Bi系を用いることができる。
[0046] (実施の形態 2)
図 5A〜図 5Cは、本発明の実施の形態 2にかかる中継基板を示す図で、図 5Aは 概略斜視図、図 5Bは概略平面図で、図 5Cは図 5Bに示す 5C— 5C線に沿った断面 図である。
[0047] 本実施の形態の中継基板 3は、実施の形態 1の中継基板 1と比較して、凸部 21を ハウジング 20の少なくとも 4辺の外周側面にそれぞれ 2個設けられていることが特徴 である。この凸部 21は、図示するようにハウジング 20の厚みと同一の厚みとされてい る。また、ハウジング 20の内周側は開口部 23である。また、接続端子電極 22は、ノヽ ウジング 20の上面、内周側面、下面に、実施の形態 1と同様に、例えば無電解銅メッ キと電解銅メツキとを併用して形成した後、所定のパターン形状にエッチングを行うこ とで形成することができる。これにより、ハウジング 20の上面に設けられた上面端子電 極 22aと下面に設けられた下面端子電極 22bとを、ハウジング 20の内周側面に形成 した接続端子電極 22cを介して一体に接続した構成とすることができる。なお、上面 端子電極 22a、下面端子電極 22bおよび接続端子電極 22cには、その表面に金薄 膜 (図示せず)を形成することが好ましい。この場合に、銅メツキ膜上に、例えば-ッケ ルメツキを行った後、金メッキを行って金薄膜を形成することが好ましい。また銅メツキ 膜上に、はんだプリコートや防鲭剤を塗布してもよい。このようにすることにより、はん だ濡れ性を改善でき、はんだ接続部の信頼性を改善できる。
[0048] 図 6は、本実施の形態の別の例の中継基板 4の概略斜視図である。図示するように この別の例の中継基板 4は、ハウジング 20の外周側面 24 (図示せず）の上にシール ド層 25を備えている。シールド層 25は、前述した接続端子電極 22と同時に同様のプ 口セスで形成する。この場合に、シールド層 25を接続端子電極 22のグランド端子と 電気的に接続することが好ましい。さらに接続端子電極 22のグランド端子を複数の 回路基板（図示せず)のグランドプレーンに電気的に接続することが好ましい。このよ うにすることにより、回路基板上の中継基板 4に囲まれた領域に実装された回路部品 への外部ノイズや回路部品自身力 発生する内部ノイズの中継基板力 外部への放 射をシールドすることができる。
[0049] 図 7A〜図 7Bは、本実施の形態の中継基板 3を用いた電子回路実装構造体 200 の構成を示す図で、図 7Aは概略斜視図、図 7Bは図 7Aに示す 7B— 7B線に沿った 断面図である。なお、説明を分力りやすくするため、図 7Aにおいては、中継基板 3上 に配置する第 2の回路基板 202を除去した状態を示している。また、図 7Bにおいて は、第 2の回路基板 202も示しており、本実施の形態の電子回路実装構造体 200は 、第 1の回路基板 201と第 2の回路基板 202とを中継基板 3を間に挟んで対向して設 けた構成を有する。
[0050] 本実施の形態の電子回路実装構造体 200は、実施の形態 1の電子回路実装構造 体 100と比較して、接着用榭脂 203が第 2の回路基板 202のコーナー部であって第 1の回路基板 201と第 2の回路基板 202の間隙部に形成されていることが特徴である 。ここで、第 1の回路基板 201には中継基板 3の開口部 23に収まるように、例えば高 周波回路などの ICチップ力もなる回路部品 204が、第 1の回路基板 201に形成した 配線パターン 205の接続端子（図示せず）と、例えばはんだで接続し、所定の位置に 実装されている。
[0051] また、第 2の回路基板 202には、半導体素子など力もなる回路部品 207が、第 2の 回路基板 202に形成した配線パターン 206の接続端子（図示せず）と、例えばはん だで接続されている。
[0052] そして、中継基板 3に設けた接続端子電極 22と、第 1の回路基板 201に設けた所 定の配線パターン 205の接続端子および第 2の回路基板 202に設けた所定の配線 ノターン 206の接続端子とが、例えばはんだで接続されている。
[0053] さらに、第 1の回路基板 201および第 2の回路基板 202の間隙であって第 2の回路 基板 202のコーナー部を含み凸部 21間の周縁部に形成された接着用榭脂 203で 接着固定されている。
[0054] 以下、本実施の形態の電子回路実装構造体の作製方法を図 5A〜図 7Bを用いて 簡単に説明する。
[0055] 図 7Bに示す第 2の回路基板 202の配線パターン 206の接続端子上にメタルマスク とスキージを用いて半田ペーストを印刷方式で供給する。続いてコンデンサ、抵抗、 コイルなどの複数のチップ部品（図示せず）や回路部品 207を配線パターン 206の 接続端子上に配置し、リフローによりチップ部品や回路部品の端子電極と配線バタ ーン 206の接続端子とをはんだ接続する。これにより第 2の回路基板 202上に所定 のチップ部品や回路部品等を実装することができる。
[0056] 次に、第 1の回路基板 201の配線パターン 205の接続端子上に、例えばメタルマス クとスキージを用いて半田ペーストを印刷方式で供給し、チップ部品、回路部品 204 を配置する。これにより第 1の回路基板 201上に所定のチップ部品や回路部品等を 実装することができる。
[0057] さらに中継基板 3の下面端子電極 22bを第 1の回路基板 201の配線パターン 205 の接続端子に位置合わせを行い、搭載する。
[0058] 次に、回路部品 207が搭載された第 2の回路基板 202の部品搭載面と反対側の主 面上の配線パターン 206の接続端子に、例えば印刷方式などで半田ペーストを供給 しておき、中継基板 3の上面端子電極 22a上に位置合わせを行い、搭載する。次に 中継基板 3および第 2の回路基板 202が搭載された第 1の回路基板 201をリフローす ることで半田ペーストを溶融し、接合する。
[0059] ここで半田材料としては、例えば Sn- Ag- Cu系、 Sn- Pb系、 Sn—Ag— Bi—In系 および Sn- Zn- Bi系を用いることができる。
[0060] 次に、図 7Aに示すように第 2の回路基板 202のコーナー周縁部に接着用榭脂 203 をディスペンサーにより塗布する。塗布された接着用榭脂 203は、毛細管現象により 第 1の回路基板 201と第 2の回路基板 202間の間隙を中継基板 3の外周側面に沿つ て流れ出す。中継基板 3の接続端子電極 22の厚みは約 60 /z mであり、またはんだ 接合部の厚みは約 50 μ mあるので接続端子電極 22以外の中継基板 3と回路基板と の隙間は約 110 /z mある。接着用榭脂 203はその隙間に若干流れ込むが接着用榭 脂 203の粘度を例えば 1〜： LOPa' sにコントロールすることにより流れ込みを抑制する ことができ、中継基板 3の凸部 21で接着用榭脂 203は堰き止められる。
[0061] その後、所定の硬化条件で接着用榭脂 203を例えば 150°Cで 3分で熱硬化させる ことで、本実施の形態の電子回路実装構造体 200が得られる。
[0062] なお、中継基板 3に凸部 21を設けない場合には、ディスペンサーにより塗布した接 着用榭脂 203が中継基板 3の全外周を塞いでしまい、その結果第 1の回路基板 201 、第 2の回路基板 202および中継基板 3で囲まれた領域は密閉空間となる。このため 、接着用榭脂 203の熱硬化時に、第 1の回路基板 201、第 2の回路基板 202および 中継基板 3とで囲まれた領域の空気が膨張し、接着用榭脂 203が空気の膨張により 飛散して近傍の電子部品に悪影響を与える場合があり、また第 1の回路基板 201もし くは第 2の回路基板 202と中継基板 3との剥離を生じる場合もある。さらに、接着用榭 脂 203の飛散がない場合であっても、電子回路実装構造体がモパイル機器に組み 込まれ熱サイクルを受けたときに、空気の熱膨張による接続不良が生じて信頼性を 損なう場合がある。
[0063] 実施の形態 1と比較して、中継基板 3の外周部に接着用榭脂 203が形成されない 箇所が増え、膨張した空気が放射状に逃げ出すことができるのでより信頼性が増す。 また電子回路実装構造体がモパイル機器に組み込まれ、捻り等の機械的応力がか 力つてもコーナー部に接着用榭脂が形成しているため応力が均等に分散しやすぐ より信頼性も増す。
[0064] さらにハウジング 20の同一辺上に形成された凸部 21の間隔は、狭い方が好ましい 。接着用榭脂 203の塗布面積が大きくなるので第 1の回路基板と第 2の回路基板をよ り強固に接着固定できる。
[0065] ここで、接着用榭脂 203としては、実施の形態 1と同様に、例えばエポキシ榭脂、シ リコーン榭脂およびシァネートエステル力も選択された少なくとも 1つを含んでもよい。 またエポキシ榭脂としては、例えばビスフエノール A型、ビスフエノール F型、ビフエ- ル型、ナフタレン型等力も選択された少なくとも 1つを含んでもょ 、。
[0066] なお、本実施の形態では第 1の回路基板 201には中継基板 3の開口部内にチップ 部品や回路部品を搭載する例について説明したが、チップ部品や回路部品は開口 部外の領域にも搭載されることが一般的である。さら〖こ、反対側の面上にも搭載され る場合もあるし、第 1の回路基板 201の内部に内蔵されることもある。
[0067] また、本実施の形態では第 2の回路基板 202の中継基板 3の開口部内には、チッ プ部品や回路部品を搭載していないがこの領域に搭載してもよい。さらに本実施の 形態では中継基板 3とほぼ同じ大きさの第 2の回路基板 202を用いたが中継基板 3よ り大きな形状のものを用いてもよい。この場合であっても接着用榭脂を塗布するとき に中継基板の凸部間で確実に接着用榭脂が堰きとめられるので内圧の増加による 不良を防止することができる。
[0068] なお、本実施の形態では中継基板 3を第 1の回路基板 201に搭載する例を示した 力 第 2の回路基板 202に搭載後、第 2の回路基板 202とともに第 1の回路基板 201 に搭載してもよい。また第 2の回路基板や、第 1の回路基板と第 2の回路基板の両面 にチップ部品や回路部品を実装してもよい。これにより、さらなる高密度実装が可能と なる。
[0069] また、本実施の形態では、中継基板を介して回路基板を 2枚接続する例で説明し たが、これに限られない。例えば、 3枚以上の回路基板を用いて、それぞれ中継基板 を介して多段接続してもよい。これにより、さらなる高密度実装が可能となる。
[0070] (実施の形態 3)
図 8A〜図 8Cは、本発明の実施の形態 3にかかる中継基板を示す図で、図 8Aは 概略斜視図、図 8Bは概略平面図で、図 8Cは図 8Bに示す 8C— 8C線に沿った断面 図である。
[0071] また図 9A〜図 9Bは、本実施の形態の中継基板 6を用いた電子回路実装構造体 3 00の構成を示す図で、図 9Aは概略断面図で、図 9Bは図 9Aに示す G部の拡大断 面図である。
[0072] 本実施の形態の中継基板 6は、実施の形態 1の中継基板 1と比較して、接続端子 電極 32の上面端子電極 32a、下面端子電極 32bをノ、ウジング 30の溝部に形成し、 ハウジング 30の表面力も突出しない構成とするのが特徴である。
[0073] ハウジング 30の上面端子電極 32aおよび下面端子電極 32bの形成部分に、ハウジ ング 30の材質が液晶ポリマーの場合には、例えば射出成形、エッチング、レーザー 加工を用い、ハウジング 30の材質がセラミックの場合は、エッチング、レーザー加工 を用いて約 10 mの溝部（図示せず)を形成する。接続端子電極 32は、ハウジング 30の上面溝部、内周側面、下面溝部に、実施の形態 1と同様に、例えば無電解銅メ ツキと電解銅メツキとを併用して形成した後、所定のパターン形状にエッチングを行う ことで形成することができる。これにより、ハウジング 30の上面に設けられた上面端子 電極 32aと下面に設けられた下面端子電極 32bとを、ハウジング 30の内周側面に形 成した接続端子電極 32cを介して一体に接続した構成とすることができる。なお、上 面端子電極 32a、下面端子電極 32bおよび接続端子電極 32cには、その表面に金 薄膜 (図示せず)を形成することが好ましい。この場合に、銅メツキ膜上に、例えば- ッケルメツキを行った後、金メッキを行って金薄膜を形成することが好ましい。また銅メ ツキ膜上に、はんだプリコートや防鲭剤を塗布してもよい。このようにすることにより、 はんだ濡れ性を改善でき、はんだ接続部の信頼性を改善できる。
[0074] 本実施の形態の電子回路実装構造体 300は、図 9Aに示すように第 1の回路基板 301と第 2の回路基板 302とを中継基板 6を間に挟んで対向して設けた構成を有す る。
[0075] ここで、第 1の回路基板 301には中継基板 6の開口部 33に収まるように、例えば高 周波回路などの ICチップ力もなる回路部品 304が、第 1の回路基板 301に形成した 配線パターン 305の接続端子（図示せず）と、例えばはんだで接続し、所定の位置に 実装されている。
[0076] また、第 2の回路基板 302には、半導体素子など力もなる回路部品 307が、第 2の 回路基板 302に形成した配線パターン 306の接続端子（図示せず）と、例えばはん だで接続されている。
[0077] そして、中継基板 6に設けた接続端子電極 32と、第 1の回路基板 301に設けた所 定の配線パターン 305の接続端子および第 2の回路基板 302に設けた所定の配線 ノターン 306の接続端子とが、例えばはんだで接続されている。
[0078] さらに、第 1の回路基板 301および第 2の回路基板 302の間隙を実施の形態 1と同 様の接着用榭脂および方法を用いて接着固定されている。
[0079] 以下、本実施の形態の電子回路実装構造体の作製方法を図 8A〜図 9Bを用いて 簡単に説明する。
[0080] 図 9Aに示す第 2の回路基板 302の配線パターン 306の接続端子上に、例えばメタ ルマスクとスキージを用いて半田ペーストを印刷方式で供給する。続いてコンデンサ 、抵抗、コイルなどの複数のチップ部品（図示せず)や回路部品 307を配線パターン 306の接続端子上に配置し、リフローによりチップ部品や回路部品の端子電極と配 線パターン 306の接続端子とをはんだ接続する。これにより第 2の回路基板 302上に 所定のチップ部品や回路部品等を実装することができる。
[0081] 次に、第 1の回路基板 301の配線パターン 305の接続端子上に、例えばメタルマス クとスキージを用いて半田ペーストを印刷方式で供給し、チップ部品、回路部品 304 を配置する。これにより第 1の回路基板 302上に所定のチップ部品や回路部品等を 実装することができる。
[0082] さらに中継基板 6の下面端子電極 32bを第 1の回路基板 301の配線パターン 305 の接続端子に位置合わせを行い、搭載する。
[0083] 次に、回路部品 307が搭載された第 2の回路基板 302の部品搭載面と反対側の主 面上の配線パターン 306の接続端子に、例えば印刷方式などで半田ペーストを供給 しておき、中継基板 6の上面端子電極 32a上に位置合わせを行い、搭載する。次に 中継基板 6および第 2の回路基板 302が搭載された第 1の回路基板 301をリフローす ることで半田ペーストを溶融し、接合する。
[0084] ここで半田材料としては、例えば Sn-Ag- Cu系、 Sn-Pb系、 Sn—Ag— Bi—In系 および Sn- Zn- Bi系を用いることができる。
[0085] 次に、実施の形態 1と同様に第 2の回路基板 302の周縁部に接着用榭脂をデイス ペンサーにより塗布する。塗布された接着用榭脂は、毛細管現象により第 1の回路基 板 301と第 2の回路基板 302間の間隙を中継基板 6の外周側面に沿って流れ出す。
[0086] 図 9Bに示すように、中継基板 6の上面端子電極 32a、下面端子電極 32bはハウジ ング 30の溝部に形成されているので中継基板 6と第 1の回路基板および第 2の回路 基板との隙間は、はんだ接合部 34の厚みである約 50 mとなる。
[0087] この隙間は、第 1の実施例と比較して約半分となっており、接着用榭脂が中継基板
6で囲まれた内部領域へ流れ込むことを抑制することができ、中継基板 6で囲まれた 内部領域に実装した回路部品 304に影響を与えることはない。
[0088] その後、所定の硬化条件で接着用榭脂を熱硬化させることで、本実施の形態の電 子回路実装構造体 300が得られる。
[0089] なお、溝部に形成された上面端子電極 32aおよび下面端子電極 32bは、ハウジン グ 30の表面よりも突出して ヽな 、ことが望まし 、。
[0090] このような構造とすることで電子回路実装構造体の中継基板 6と回路基板との隙間 をさらに小さくすることができ、接着用榭脂の塗布時に中継基板 6に囲まれる領域へ の接着用榭脂の流れ込みを防止することができる。
[0091] なお、本実施の形態の中継基板 6のハウジング 30の外周側面にシールド層を形成 してもょ ヽ。シールド層を設けることにより電磁シールド機能を備えた中継基板 6が得 られる。
[0092] また、本実施の形態では、中継基板を介して回路基板を 2枚接続する例で説明し たが、これに限られない。例えば、 3枚以上の回路基板を用いて、それぞれ中継基板 を介して多段接続してもよい。これにより、さらなる高密度実装が可能となる。
[0093] (実施の形態 4)
図 10Aは、本発明の実施の形態 4にかかる中継基板 7の概略斜視図である。
[0094] 本実施の形態の中継基板 7は、実施の形態 1の中継基板 1と比較して、凸部 41が 中継基板 7の対向する 2辺に設けられ、また凸部 11に比べて辺方向に幅広の矩形 形状であることが特徴である。
[0095] このような形状とすることにより、中継基板 7の機械的強度が増し、捩れに強い構造 となる。 [0096] 特に中継基板 7を回路基板（図示せず）に搭載し、リフローする場合に中継基板 7 の熱変形を抑制する効果がある。
[0097] 図 10Bは、本実施の形態の別の例の中継基板 8の概略斜視図である。図示するよ うに中継基板 8は、凸部 51のコーナー部が曲線の形状を有して 、ることが特徴であ る。
[0098] このような形状とすることにより中継基板 7と比べ、凸部の投影面積が小さくなるので 回路基板 (図示せず)に搭載した場合に、搭載面積を小さくすることができる。
[0099] なお実施の形態 1の別の例と同様に、中継基板 7のハウジング 40の外周側面 44に シールド層（図示せず)を設けても構わないし、中継基板 8のハウジング 50の外周側 面 54にシールド層（図示せず)を設けても構わない。このようにすることで回路基板上 の中継基板の開口部内に実装された回路部品への外部ノイズや回路部品自身から 発生する内部ノイズの中継基板力も外部への放射をシールドすることができる。 産業上の利用可能性
[0100] 本発明における中継基板およびそれを用いた電子回路実装構造体によれば、そ の作製時に接着用榭脂が中継基板全周を塞ぐことがなくなるので、接着用榭脂の熱 硬化時に接続不良ゃ榭脂の飛散等による不良の発生を抑制することができるので、 高信頼性で高密度実装可能な電子回路実装構造体実現でき、モパイル機器分野に 有用である。

Claims

請求の範囲
[1] 少なくとも第 1の回路基板と第 2の回路基板とを接続する中継基板であって、
多角形の額縁形状で、かつその外周側面に少なくとも 2個の凸部を有するハウジン グと、
前記ハウジングの上下面を接続する複数の接続端子電極とを備えたことを特徴とす る中継基板。
[2] 前記凸部は、前記ハウジングの対向する 2辺の前記外周側面にそれぞれ少なくとも 2 個設けられて 、ることを特徴とする請求項 1に記載の中継基板。
[3] 前記凸部は、前記ハウジングの 4辺の前記外周側面にそれぞれ少なくとも 2個設けら れて 、ることを特徴とする請求項 1に記載の中継基板。
[4] 前記ハウジングは上下面に溝部を有し、前記複数の接続端子は前記溝部に形成さ れたことを特徴とする請求項 1から請求項 3までの 、ずれ力 1項に記載の中継基板。
[5] 前記ハウジングは、前記外周側面にシールド層を有することを特徴とする請求項 1に 記載の中継基板。
[6] 前記シールド層が前記接続端子と電気的に接続することを特徴とする請求項 4に記 載の中継基板。
[7] 第 1の回路基板と、
第 2の回路基板と、
前記第 1の回路基板と前記第 2の回路基板とを接続する中継基板と、
前記第 1の回路基板、前記第 2の回路基板および前記中継基板を接着する接着用 樹脂とを備え、
前記中継基板が、多角形の額縁形状で、かつその外周側面に設けた凸部を有する ハウジングと、前記ハウジングの上下面を接続する複数の接続端子電極とを有する 構成で、かつ
前記接着用榭脂は、前記凸部間の少なくとも 1つの前記外周側面に形成されている ことを特徴とする電子回路実装構造体。
[8] 前記凸部は、前記ハウジングの対向する 2辺の前記外周側面にそれぞれ少なくとも 2 個設けられており、 前記接着用榭脂は、前記中継基板の前記凸部間であって前記凸部が形成されてい ない前記外周側面に形成されていることを特徴とする請求項 7に記載の電子回路実 装構造体。
[9] 前記凸部は、前記ハウジングの 4辺の前記外周側面にそれぞれ少なくとも 2個設けら れており、
前記接着用榭脂は、前記ハウジングの隣接する前記外周側面に設けられた前記凸 部間に形成されていることを特徴とする請求項 7に記載の電子回路実装構造体。
[10] 前記中継基板の前記ハウジングは、前記外周側面にシールド層を有することを特徴 とする請求項 7から請求項 9までのいずれか 1項に記載の電子回路実装構造体。
[11] 前記シールド層が前記接続端子と電気的に接続することを特徴とする請求項 10に 記載の電子回路実装構造体。
PCT/JP2007/062261 2006-06-27 2007-06-19 Substrat d'interconnexion et structure de montage de circuits électroniques WO2008001641A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2007800220885A CN101467500B (zh) 2006-06-27 2007-06-19 中继基板以及电路安装结构体
US12/302,429 US8018731B2 (en) 2006-06-27 2007-06-19 Interconnect substrate and electronic circuit mounted structure
JP2008522457A JP4858541B2 (ja) 2006-06-27 2007-06-19 中継基板および電子回路実装構造体

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-176196 2006-06-27
JP2006176196 2006-06-27

Publications (1)

Publication Number Publication Date
WO2008001641A1 true WO2008001641A1 (fr) 2008-01-03

Family

ID=38845409

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/062261 WO2008001641A1 (fr) 2006-06-27 2007-06-19 Substrat d'interconnexion et structure de montage de circuits électroniques

Country Status (4)

Country Link
US (1) US8018731B2 (ja)
JP (1) JP4858541B2 (ja)
CN (1) CN101467500B (ja)
WO (1) WO2008001641A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010099245A1 (en) * 2009-02-24 2010-09-02 Qualcomm Incorporated Space transformer connector printed circuit board assembly
JP2011096926A (ja) * 2009-10-30 2011-05-12 Panasonic Corp 回路基板、コネクタおよび電子機器
JP2020534675A (ja) * 2017-09-08 2020-11-26 ケメット エレクトロニクス コーポレーション 高密度マルチコンポーネント及びシリアルパッケージ
JP2022186770A (ja) * 2018-03-27 2022-12-15 京セラ株式会社 撮像装置
WO2023054193A1 (ja) * 2021-09-29 2023-04-06 京セラ株式会社 配線基板

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5014470B2 (ja) * 2010-06-28 2012-08-29 三菱電機株式会社 樹脂封止形電子制御装置、及びその製造方法
KR101066885B1 (ko) * 2010-09-16 2011-09-27 에이큐 주식회사 안테나가 내장된 이동통신 단말기 케이스
US8737080B2 (en) * 2011-01-14 2014-05-27 Qualcomm Incorporated Modular surface mount package for a system on a chip
KR101798918B1 (ko) * 2011-03-25 2017-11-17 엘지전자 주식회사 인쇄회로기판 어셈블리, 이의 제조 방법 및 이를 구비하는 이동 단말기
FI20125725A7 (fi) 2012-06-26 2013-12-27 Tellabs Oy Mekaanisella suojauksella varustettu piirikorttijärjestely
US9515398B2 (en) 2012-11-28 2016-12-06 Robert Bosch Gmbh Mechanical spacer with non-spring electrical connections for a multiple printed circuit board assembly
US9039427B2 (en) * 2013-02-14 2015-05-26 Texas Instruments Incorporated Interdigitated chip capacitor assembly
JP5699342B2 (ja) * 2013-02-28 2015-04-08 大日本印刷株式会社 電子モジュール、電子モジュールの製造方法
JP5846187B2 (ja) * 2013-12-05 2016-01-20 株式会社村田製作所 部品内蔵モジュール
US20160220884A1 (en) * 2015-01-30 2016-08-04 Armando Flores Golf swing trainer and development
WO2017188919A1 (en) 2016-04-25 2017-11-02 Hewlett Packard Enterprise Development Lp Sockets including wicking regions
WO2018123699A1 (ja) * 2016-12-27 2018-07-05 株式会社村田製作所 高周波モジュール
WO2018161450A1 (zh) * 2017-03-09 2018-09-13 华为技术有限公司 一种消费电子产品的主板及终端
DE102017206099A1 (de) * 2017-04-10 2018-10-11 BSH Hausgeräte GmbH Leiterplatten-Anordnung sowie Verfahren zur Herstellung einer Leiterplatten-Anordnung
CN107680917B (zh) * 2017-08-11 2020-03-20 华为技术有限公司 一种板级架构及其制备方法、移动终端
US10681814B2 (en) * 2017-09-08 2020-06-09 Kemet Electronics Corporation High density multi-component packages
KR102400748B1 (ko) * 2017-09-12 2022-05-24 삼성전자 주식회사 인터포저를 포함하는 전자 장치
KR102269852B1 (ko) * 2018-04-05 2021-06-28 엘지전자 주식회사 Pcb 적층 구조체와 이를 포함하는 이동 단말기
US10342131B1 (en) 2018-04-05 2019-07-02 Lg Electronics Inc. PCB laminated structure and mobile terminal having the same
KR102493356B1 (ko) * 2018-06-19 2023-01-31 삼성전자주식회사 회로 기판에 배치된 쉴드 캔의 상면에 다른 회로 기판이 배치된 구조 및 이를 포함하는 전자 장치
KR102736631B1 (ko) * 2019-07-23 2024-12-02 삼성전자주식회사 인터포저 및 이를 포함하는 전자 장치
US20210134690A1 (en) * 2019-11-01 2021-05-06 Advanced Semiconductor Engineering, Inc. Semiconductor device packages and methods of manufacturing the same
US11522983B2 (en) * 2019-12-03 2022-12-06 Apple Inc. Handheld electronic device
CN212344142U (zh) * 2020-01-20 2021-01-12 华为技术有限公司 电子组件及电子设备
DE102020102983A1 (de) * 2020-02-05 2021-08-05 Harting Ag Bauteilträger zur Anordnung elektrischer Bauteile auf einer Leiterkarte
US11452246B2 (en) * 2020-03-25 2022-09-20 Qualcomm Incorporated Patch substrate configured as a shield located over a cavity of a board
US12014868B2 (en) * 2020-08-14 2024-06-18 Cyntec Co., Ltd. Electrode structure
JP2022046920A (ja) * 2020-09-11 2022-03-24 セイコーエプソン株式会社 電子デバイス
JP2022046921A (ja) * 2020-09-11 2022-03-24 セイコーエプソン株式会社 電子デバイスの製造方法
EP4280827A4 (en) * 2021-03-17 2024-07-10 Samsung Electronics Co., Ltd. INTERPOSER AND ELECTRONIC DEVICE INCLUDING SAME
US12069807B2 (en) * 2022-03-27 2024-08-20 Simmonds Precision Products, Inc. Reinforcement structures for surface mount packaging components
US12278172B2 (en) * 2022-06-28 2025-04-15 Applied Materials, Inc. Substrate frame design for three-dimensional stacked electronic assemblies and method for the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005251889A (ja) * 2004-03-03 2005-09-15 Matsushita Electric Ind Co Ltd 立体的電子回路装置
JP2006040870A (ja) * 2004-02-20 2006-02-09 Matsushita Electric Ind Co Ltd 接続部材および実装体、ならびにその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3013656B2 (ja) 1993-06-28 2000-02-28 富士電機株式会社 樹脂封止型半導体装置のパッケージ組立構造
JP2002117920A (ja) * 2000-10-06 2002-04-19 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置
US7613010B2 (en) * 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
US7258549B2 (en) * 2004-02-20 2007-08-21 Matsushita Electric Industrial Co., Ltd. Connection member and mount assembly and production method of the same
JP4258432B2 (ja) 2004-05-21 2009-04-30 パナソニック株式会社 基板接合部材ならびにそれを用いた三次元接続構造体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006040870A (ja) * 2004-02-20 2006-02-09 Matsushita Electric Ind Co Ltd 接続部材および実装体、ならびにその製造方法
JP2005251889A (ja) * 2004-03-03 2005-09-15 Matsushita Electric Ind Co Ltd 立体的電子回路装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010099245A1 (en) * 2009-02-24 2010-09-02 Qualcomm Incorporated Space transformer connector printed circuit board assembly
JP2011096926A (ja) * 2009-10-30 2011-05-12 Panasonic Corp 回路基板、コネクタおよび電子機器
JP2020534675A (ja) * 2017-09-08 2020-11-26 ケメット エレクトロニクス コーポレーション 高密度マルチコンポーネント及びシリアルパッケージ
JP7121797B2 (ja) 2017-09-08 2022-08-18 ケメット エレクトロニクス コーポレーション 高密度マルチコンポーネント及びシリアルパッケージ
JP2022186770A (ja) * 2018-03-27 2022-12-15 京セラ株式会社 撮像装置
WO2023054193A1 (ja) * 2021-09-29 2023-04-06 京セラ株式会社 配線基板

Also Published As

Publication number Publication date
US20090268423A1 (en) 2009-10-29
JP4858541B2 (ja) 2012-01-18
US8018731B2 (en) 2011-09-13
JPWO2008001641A1 (ja) 2009-11-26
CN101467500A (zh) 2009-06-24
CN101467500B (zh) 2012-08-08

Similar Documents

Publication Publication Date Title
JP4858541B2 (ja) 中継基板および電子回路実装構造体
US7161371B2 (en) Module part
US6977441B2 (en) Interconnect substrate and method of manufacture thereof, electronic component and method of manufacturing thereof, circuit board and electronic instrument
JP4821849B2 (ja) 複合基板及び複合基板の製造方法
JP4186843B2 (ja) 立体的電子回路装置
JP4957163B2 (ja) 複合部品
WO2007007450A1 (ja) 中継基板とそれを使用した立体配線構造体
US7807510B2 (en) Method of manufacturing chip integrated substrate
JP4725817B2 (ja) 複合基板の製造方法
US20110100549A1 (en) Method for manufacturing component-embedded module
US11903120B2 (en) Radio frequency module
US8179686B2 (en) Mounted structural body and method of manufacturing the same
JP5036397B2 (ja) チップ内蔵基板の製造方法
CN101960930A (zh) 电子部件模块的制造方法
JP2006173152A (ja) 中継基板と立体配線構造体
JP4788581B2 (ja) 複合基板
JP2004266271A (ja) 電子部品の実装体及びその製造方法
JP4285140B2 (ja) 半導体装置の製造方法
JP4463139B2 (ja) 立体的電子回路装置
JP2011066122A (ja) 回路基板
CN101355065A (zh) 具有外部连接端子的半导体器件及其制造方法
JPH0314292A (ja) 高密度実装モジュールの製造方法
JP4543316B2 (ja) 電子回路モジュール部品及びその製造方法
JP4117480B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001345592A (ja) 電子部品及びその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780022088.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07767151

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2008522457

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12302429

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 07767151

Country of ref document: EP

Kind code of ref document: A1

点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载