+

WO2007034599A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2007034599A1
WO2007034599A1 PCT/JP2006/311591 JP2006311591W WO2007034599A1 WO 2007034599 A1 WO2007034599 A1 WO 2007034599A1 JP 2006311591 W JP2006311591 W JP 2006311591W WO 2007034599 A1 WO2007034599 A1 WO 2007034599A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
dummy pixel
display device
symbol
pixel
Prior art date
Application number
PCT/JP2006/311591
Other languages
English (en)
French (fr)
Inventor
Yohsuke Fujikawa
Original Assignee
Sharp Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kabushiki Kaisha filed Critical Sharp Kabushiki Kaisha
Priority to US11/921,931 priority Critical patent/US7812914B2/en
Publication of WO2007034599A1 publication Critical patent/WO2007034599A1/ja
Priority to US12/805,622 priority patent/US8102497B2/en
Priority to US13/328,508 priority patent/US8456602B2/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133374—Constructional arrangements; Manufacturing methods for displaying permanent signs or marks
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136268—Switch defects

Definitions

  • the present invention relates to a display device, and more particularly to a display device in which liquid crystal elements, EL (Electro Luminescence) elements, and the like are arranged in a matrix.
  • EL Electro Luminescence
  • liquid crystal display devices typified by liquid crystal display devices have been put into practical use and are mounted on various electronic devices, particularly portable electronic devices.
  • liquid crystal display device which is a flat display device
  • an active matrix liquid crystal display device capable of performing a thin and high-definition display is widely used.
  • FIG. 11 is a diagram simply showing the structure of this conventional active matrix liquid crystal display device.
  • This active matrix type liquid crystal display device comprises two substrates sandwiching a liquid crystal layer.
  • the element substrate 100 which is one of the two substrates, has a plurality of sources as video signal lines (not shown).
  • a plurality of gate bus lines serving as scanning lines and a plurality of gate bus lines are arranged in a grid, and a plurality of pixels are arranged in a matrix corresponding to the intersections of the plurality of source bus lines and gate bus lines. Department is provided.
  • Each pixel forming part constitutes a display part of the device, and a TFT (Thin Film Transistor) which is a switching element in which a gate terminal is connected to a gate bus line and a source terminal is connected to a source nos line, And the pixel electrode connected to the drain terminal of the TFT.
  • the element substrate 100 including these pixel formation portions is also called a TFT substrate.
  • the counter substrate 200 which is the other substrate facing the element substrate 100 of the two substrates, has a common electrode that is a counter electrode (not shown) that is provided in common to the plurality of pixel formation portions, and a display.
  • a color filter (CF: Color Filter) for forming colors is provided. This substrate is also called a CF substrate.
  • Such an active matrix liquid crystal display device includes a source driver (column control circuit) 130 for driving a source bus line of the display unit and a gate driver (row control circuit) for driving a gate bus line of the display unit. 140 and not shown for driving the common electrode
  • the source driver 130 and the gate driver (column control circuit) 140 among these are composed of polysilicon thin film transistors, so that the periphery of the display area 110 in which each pixel formation portion is arranged on the element substrate 100. It is often arranged in the frame area 120 provided in Next, the configuration of the display area 110 and the frame area 120 will be described with reference to FIG. 12 and FIG.
  • FIG. 12 is an enlarged plan view showing a detailed configuration of the element substrate 100 in a part of the region surrounded by the circle A shown in FIG.
  • FIG. 12 shows two pixel forming portions 11la and 111b having the same configuration provided in the display region 110 and a dummy pixel portion 901 having the same configuration as the pixel forming portions 111a and 111b and provided in the frame region 120.
  • the symbol 21 and the symbol notation 902 on which a predetermined wiring is arranged are shown.
  • a plurality of gate bus lines 150 are arranged along a display row at predetermined intervals in the vertical direction of the figure, and predetermined in the horizontal direction of the figure.
  • a plurality of source bus lines 160 are arranged along the display column with an interval of.
  • the gate bus line 150 is connected to the gate terminals of the thin film transistors included in the pixel formation portions 11la and 11 lb and the dummy pixel portion 901, and the source bus line 160 is connected to the source terminals of the thin film transistors and the contact holes 12 Are connected through.
  • this thin film transistor is constituted by the semiconductor layer 11, and the gate electrode of the thin film transistor constituted by the semiconductor layer 11 is divided into three here as shown in FIG.
  • the off-state current of the transistor can be reduced, and the ability to hold a written predetermined potential can be improved.
  • the drain terminal of the thin film transistor functions as a pixel electrode through the through hole 14 after being pulled out in the direction of the display surface of the element substrate 100 (the surface facing the counter substrate 200) through the contact hole 13.
  • the transparent electrode 16 and the reflective electrode 17 are connected. Such a layer structure will be described later.
  • this display device is positioned opposite to the element substrate 100 and is opposite to the counter substrate 200.
  • Display using transmitted light from a backlight illumination device (not shown) provided at the side position (hereinafter referred to as “transmission display” ⁇ ⁇ ) and display using external light incident through the counter substrate 200 from the outside of the device (hereinafter referred to as “ This is a V, so-called transflective display device that simultaneously performs “reflective display” t).
  • This transflective display device can provide an easy-to-see display mainly by transmissive display in a dark place and mainly by reflective display in a bright place. Therefore, the pixel electrode here is a display device that includes only one of the transparent electrode 16 for performing transmissive display and the force including both the reflective electrode 17 for performing reflective display as the pixel electrode. Moyo.
  • the storage capacitor unit 15 is also called an auxiliary capacitor, and is additionally provided to hold the potential of the pixel electrode.
  • One of the two electrodes constituting the storage capacitor portion 15 passes through the frame region 120 from the display region 110 as the storage capacitor line 170. Are drawn linearly along the row direction.
  • the repair unit 18 includes a pair of electrodes sandwiching a predetermined insulating layer, and is provided to repair a defect in the pixel forming unit during manufacturing.
  • the pixel formation portion having the defect is (normally white type).
  • the source bus line and the pixel electrode can be electrically connected by fusing a pair of electrodes constituting the repair portion 18 by irradiating a laser or the like. By doing so, the pixel formation portion having a defect that has become a bright spot is changed to a black spot, so that the display defect can be made inconspicuous.
  • the dummy pixel unit 901 has the same configuration and size as the pixel forming units 111a and 11 lb, but does not form a pixel (no display is performed). Such a dummy pixel portion is generally arranged at a position corresponding to a display row or a display column adjacent to the periphery of the display area 110. With this dummy pixel portion, (1) destruction of the pixel formation portion due to static electricity is suppressed, and (2) the pixel formation portion provided in the vicinity of the outer periphery of the display region 110 has a non-uniform brightness due to different parasitic capacitances.
  • Lighting is suppressed, and (3) a sudden change in cell gap (height) from the outer periphery of the display area 110 to the frame area 120 is suppressed.
  • two pixels are arranged near one end of one display row (or display column). The above dummy pixel portions may be juxtaposed.
  • FIGS. 13A to 13D are simplified AA cross-sectional views shown in FIG. 12 in the pixel formation portions 111a and 111b, the dummy pixel portion 901, and the symbol notation portion 902, and more specifically, FIG. 13A Is a diagram showing an example in which the symbol 21 in the symbol notation 902 is constituted by a reflective electrode, FIG. 13B is a diagram showing an example in which the symbol 21 is constituted by a source electrode, and FIG. 13C is a diagram in which the symbol 21 is a gate FIG. 13D is a diagram showing an example in which the electrode 21 is configured by a semiconductor layer.
  • This symbol 21 is a number “111” provided in the frame area 120 as shown in FIG. 12, and indicates the number of a display row or display column in the display area 110. This number is used for process management and analysis of the element substrate 100, or process management and analysis of the liquid crystal cell.
  • this symbol 21 can be seen through the glass substrate of the element substrate 100 from the opposite side of the display surface in addition to the case where it is arranged so as to be visible from the display surface side of the element substrate 100 (as shown in FIG. 12) In some cases, the numbers are reversed.
  • the symbol 21 can be made of the same reflective electrode material as the reflective electrode 17 for visual recognition.
  • the frame area 120 around the display area 110 may be shielded from light by a predetermined black matrix formed on the counter substrate 200, so that the visibility of the symbol 21 is ensured and the symbol 21 is made early. Since it is formed, it is often composed of the same electrode material as the gate electrode and the source electrode, which is a metal thin film and a light shielding film.
  • a silicon thin film (not shown) is first formed on the glass substrate 51, and a gate electrode and an interlayer insulating film 53 are formed with the gate insulating film 52 interposed therebetween. Thereafter, the drain electrode and the source electrode of the thin film transistor are formed in the contact hole opened so that the silicon thin film is exposed. Further, after a planarization layer 54 including a passivation film is formed thereon, the through holes 14 and the like are opened. On these, a transparent electrode 16 made of ITO (Indium Tin Oxide) is formed, and further, a reflective electrode 17 having a conductive material force such as aluminium silver is formed.
  • ITO Indium Tin Oxide
  • the symbol 21 since the formation of the symbol 21 made of a reflective electrode is slow, the symbol 21 is often formed simultaneously with the same material as the source electrode shown in FIG. 13B and the gate electrode shown in FIG. 13C. Furthermore, as shown in FIG. 13D, the symbol 21 may be made of the same material as that of the semiconductor layer 11 that is the silicon thin film. This silicon may be amorphous silicon.
  • the symbol 21 may be composed of a thin film material (for example, a color filter) on the counter substrate 200 that is not on the element substrate 100.
  • a thin film material for example, a color filter
  • the display surface of the element substrate 100 is formed by the various light-shielding wirings and various circuits. It is difficult to read the symbol on the counter substrate 200 through the glass substrate. In this case, even when viewed from the counter substrate 200, all or part of the symbols are often invisible or difficult to see. Therefore, a configuration in which the symbol 21 is arranged on the element substrate 100 is preferable.
  • Patent Document 1 Japanese Unexamined Patent Publication No. 2004-163600
  • Patent Document 2 Japanese Unexamined Patent Publication No. 2000-292805
  • the symbol 21 generally needs to have a size of about 0.01 to 0.1 lm m, and as shown in FIG.
  • the area of the frame region 120 is increased.
  • the symbol notation portion is provided in the frame region 120 which is vertically separated from the region where the symbol 21 is arranged. There is a need for an empty area in which various wirings and circuits corresponding to 902 are not arranged. Therefore, even in this case, the area of the frame region 120 is similarly increased.
  • the larger the frame area 120 that does not contribute to the display the larger the outer shape of the display. Therefore, the attractiveness of the product loaded with the display device is reduced, and the number of display devices capable of producing a so-called “mother glass” including a plurality of the above glass substrates is reduced. To increase.
  • the frame region 120 force S is further increased. End up. That is, as described above, it is preferable that the frame region 120 is as small as V, so that the wiring region for routing (bending) the gate bus line 150 and the source bus line 160 in the frame region 120! Usually not provided. Therefore, the arrangement positions of the source driver 130 and the gate driver 140 formed in the frame region 120 are limited.
  • the gate driver 140 is limited to an arrangement position almost in contact with the symbol notation 902 shown in FIG. As a result, by appropriately changing the arrangement positions of the source driver 130 and the gate driver 140, an extra area for forming a circuit or a component that realizes an additional function without increasing the frame area 120 is created. It is not possible.
  • the present invention provides a display in which the frame area required for symbol notation and the dummy pixel portion is reduced even when the dummy pixel portion is provided and a symbol having a required size is indicated.
  • An object is to provide an apparatus.
  • the first aspect of the present invention corresponds to each of the vicinity of the intersection of a plurality of data signal lines for transmitting a plurality of data signals and a plurality of scanning signal lines intersecting the plurality of data signal lines, respectively.
  • an element substrate including a plurality of pixel forming portions arranged in a matrix and a plurality of dummy pixel portions arranged adjacent to the pixel forming portion arranged on the outermost side among the plurality of pixel forming portions.
  • a counter substrate provided at a position facing the element substrate and sandwiching an electro-optic element for display between the display substrate and a display device,
  • the dummy pixel portion includes at least one component corresponding to a plurality of light shielding components constituting a predetermined circuit included in the pixel formation portion, and is substantially perpendicular to the main surface of the element substrate. Before being included in the dummy pixel section when viewed from a position away from the direction The area of the constituent element is smaller than the area of the constituent element included in the pixel formation portion.
  • a second aspect of the present invention is the first aspect of the present invention.
  • the pixel forming unit includes one or more of a repair unit capable of changing a wiring configuring the circuit, a predetermined memory circuit, and a predetermined sensor circuit as the component, and the dummy pixel unit includes The repair portion, the memory circuit, and the sensor circuit included in the pixel formation portion are characterized by not including any deviation.
  • a third aspect of the present invention is the first aspect of the present invention.
  • the pixel forming portion includes a semiconductor layer constituting a predetermined first thin film transistor as the component,
  • the dummy pixel portion includes a semiconductor layer having an area smaller than that of the semiconductor layer as the component, and includes a second thin film transistor including the small semiconductor layer.
  • a fourth aspect of the present invention is the third aspect of the present invention.
  • the first thin film transistor includes a plurality of gate electrodes
  • the second thin film transistor includes a smaller number of gate electrodes than the number of gate electrodes in the first thin film transistor.
  • a fifth aspect of the present invention is the first aspect of the present invention.
  • the pixel formation portion includes a storage capacitor portion having two electrodes for holding a potential based on a signal given from a corresponding data signal line,
  • the dummy pixel portion is an electrode corresponding to one of the two electrodes included in the storage capacitor portion, and is included in the pixel forming portion adjacent to the dummy pixel portion. Only an electrode connected to one of the electrodes is included.
  • a sixth aspect of the present invention is the fifth aspect of the present invention.
  • the dummy pixel portion includes an electrode having a narrower width than the one electrode included in the pixel formation portion.
  • a seventh aspect of the present invention is the first aspect of the present invention.
  • the dummy pixel portion includes a symbol notation portion that represents a predetermined symbol,
  • the constituent elements included in the dummy pixel portion are arranged at positions that do not interfere with the notation of the symbols.
  • An eighth aspect of the present invention is the seventh aspect of the present invention.
  • the pixel forming portion includes a semiconductor layer, a gate electrode, and a source electrode that constitute a predetermined thin film transistor as the constituent elements,
  • the symbol notation is formed by forming any one of a semiconductor layer formed simultaneously with the semiconductor layer, an electrode formed simultaneously with the gate electrode, or an electrode formed simultaneously with the source electrode into a predetermined shape. It is characterized by a symbol.
  • a ninth aspect of the present invention is the seventh aspect of the present invention.
  • the pixel forming portion includes a reflective electrode for reflective display as the component, and the symbol notation portion represents the symbol by forming an electrode formed simultaneously with the reflective electrode into a predetermined shape. It is characterized by.
  • a tenth aspect of the present invention is the first aspect of the present invention.
  • the counter substrate includes a symbol notation portion that indicates a predetermined symbol in a region overlapping the dummy pixel portion when viewed from a position force separated in a direction substantially perpendicular to the main surface of the counter substrate.
  • the constituent elements included in the dummy pixel portion are arranged at positions that do not obstruct the notation of the symbols!
  • An eleventh aspect of the present invention is the first aspect of the present invention.
  • the dummy pixel portion is connected to at least one of the data signal line and the scanning signal line, and includes a pad portion that allows a predetermined signal to be input / output from / to the outside of the apparatus.
  • a data signal line driving circuit for supplying the plurality of data signals to the corresponding data signal lines
  • the data signal line driving circuit is a wiring connected to the data signal line, and is a wiring that is bent so as to form a predetermined angle from a direction in which the data signal line extends and is drawn out from an end of the dummy pixel portion. It is connected.
  • a scanning signal line driving circuit for supplying a predetermined selection signal to the plurality of scanning signal lines
  • the scanning signal line drive circuit is a wiring connected to the scanning signal line, and is a wiring that is bent so as to form a predetermined angle from a direction in which the scanning signal line extends and is drawn out from an end portion of the dummy pixel portion. It is connected.
  • the area of the component included in the dummy pixel unit is smaller than the area of the component included in the pixel formation unit.
  • the symbol of length can be written. Therefore, it is possible to provide a display device in which the frame area required for the dummy pixel portion and symbol notation is reduced.
  • the repair unit, the memory circuit, or the sensor circuit included in the pixel formation unit as a component is not included as a component of the dummy pixel unit.
  • the area of the component included in can be further reduced.
  • the semiconductor layer of the dummy pixel portion has a smaller area than the semiconductor layer of the pixel formation portion, the area of the components included in the dummy pixel portion can be further reduced.
  • the position of a contact hole connected to the semiconductor layer can be changed to an appropriate position.
  • the number of gate electrodes in the second thin film transistor included in the dummy pixel is smaller than the number of gate electrodes in the first thin film transistor included in the pixel formation portion.
  • the area of components included in the pixel portion can be further reduced.
  • the dummy pixel portion includes only an electrode connected to the electrode of one adjacent pixel formation portion of the two electrodes included in the storage capacitor portion.
  • the area shielded by the electrode is eliminated, and the area of the light shielding component included in the dummy pixel portion can be further reduced.
  • an electrode (for example, a storage capacitor line electrode) included in the dummy pixel portion is an electrode having a narrower width than one electrode included in the pixel forming portion, The area power that is shielded by the poles is reduced, and the area of the light shielding component included in the dummy pixel portion can be further reduced.
  • the seventh aspect of the present invention since the light-shielding component included in the dummy pixel portion is arranged at a position that does not interfere with the notation of the symbol, a symbol having a required size is added to the dummy pixel portion. Can be written in an easy-to-read manner.
  • the eighth aspect of the present invention since the symbol notation is formed at the same time as the semiconductor layer, the gate electrode, or the source electrode, the size required for the dummy pixel portion without increasing the manufacturing cost. Symbols can be easily displayed.
  • the symbol notation portion is formed at the same time as the reflective electrode, so that a symbol having a size required for the dummy pixel portion can be easily displayed without increasing the manufacturing cost.
  • the symbol notation portion is included in a region overlapping the dummy pixel portion on the counter substrate, and the constituent elements included in the dummy pixel portion do not interfere with the symbol notation. Since it is arranged at a position, it is easy to see a symbol of a necessary size in an area overlapping the dummy pixel portion.
  • the pad portion is included in the dummy pixel portion, a display device in which the frame area required for setting the dummy pixel portion and the pad portion is reduced is provided. It can be done.
  • the data signal line drive circuit is connected to the wiring that is bent to form a predetermined angle and is drawn from the end of the dummy pixel portion, so that the data in the frame region is
  • the degree of freedom of layout for the signal line driver circuit is increased. As a result, new functions can be added without increasing the size of the display device.
  • the wiring that is bent to form a predetermined angle and connected from the end of the dummy pixel portion and the scanning signal line driving circuit are connected, so that the frame region is The degree of freedom of layout for the scanning signal line driving circuit is increased. As a result, new functions can be added without increasing the size of the display device.
  • FIG. 1 shows a configuration of a liquid crystal display device according to an embodiment of the present invention and an equivalent circuit of the display unit. It is a block diagram shown together.
  • FIG. 3 is a diagram showing an example in which the source driver and the gate driver in the embodiment are arranged at appropriate positions.
  • FIG. 5 is an enlarged plan view showing a detailed configuration of the element substrate in the vicinity of the boundary between the display area and the frame area in the second modification of the embodiment.
  • FIG. 7 is an enlarged plan view showing a detailed configuration of the element substrate in the vicinity of the boundary between the display region and the frame region in the fourth modification example of the embodiment.
  • FIG. 8 is an enlarged plan view showing a detailed configuration of the element substrate near the boundary between the display region and the frame region and in the vicinity of the source driver.
  • FIG. 10 is an enlarged plan view showing a detailed configuration of the element substrate in the vicinity of the boundary between the display region and the frame region and in the vicinity of the source driver in the sixth modified example.
  • FIG. 6 is an enlarged plan view showing a detailed configuration of an element substrate in the vicinity of the boundary between the display region and the frame region and in the vicinity of the source driver.
  • FIG. 11 is a diagram simply showing the structure of a conventional active matrix liquid crystal display device.
  • FIG. 12 is an enlarged plan view showing a partial configuration of an element substrate in a conventional liquid crystal display device.
  • FIG. 13A is a simplified cross-sectional view of a conventional pixel formation portion, dummy pixel portion, and symbol notation portion showing an example in which a symbol is constituted by a reflective electrode.
  • FIG. 13B A conventional pixel formation portion and dummy image showing an example constituted by symbol power source electrodes. It is a simple sectional view in an element part and a symbol notation part.
  • FIG. 13C is a simplified cross-sectional view of a conventional pixel formation portion, dummy pixel portion, and symbol notation portion showing an example in which the symbol is constituted by a gate electrode.
  • FIG. 13D is a simplified cross-sectional view of a conventional pixel formation portion, dummy pixel portion, and symbol notation portion showing an example in which a symbol is constituted by a semiconductor layer.
  • FIG. 1 is a block diagram showing the configuration of the liquid crystal display device according to this embodiment together with an equivalent circuit of the display unit.
  • this liquid crystal display device includes an active matrix type display unit (display region) 110, a source driver 130 as a video signal line driving circuit, and a gate driver 140 as a scanning signal line driving circuit. And a display control circuit 180 for controlling the source driver 130 and the gate driver 140.
  • the overall structure of the display device is the same as that shown in FIG. 11 described above, and therefore, the same components are denoted by the same reference numerals and description thereof is omitted.
  • the display device performs only transmissive display.
  • Display unit 110 includes a plurality ( m ) of lines each corresponding to a horizontal scanning line in an image represented by image data included in a video signal received by display control circuit 180 from an external signal source (not shown).
  • Gate bus lines also called “gate lines”) GLl to GLm and multiple (n) source bus lines (also called “data lines”) SLl to SLn that intersect with each of these gate bus lines GLl to GLm
  • data lines also called “data lines”
  • SLl to SLn that intersect with each of these gate bus lines GLl to GLm
  • a plurality of (m X n) pixel forming portions provided corresponding to the intersections of the gate bus lines GLl to GLm and the source bus lines SLl to SLn, respectively.
  • These pixel forming sections are arranged in a matrix to form a pixel array, and each of the predetermined red (R), green (G), or blue (B) color is formed. .
  • Each of these pixel forming portions is a TFT (Thin) which is a switching element in which a gate terminal is connected to a gate bus line GLj passing through a corresponding intersection and a source terminal is connected to a source bus line SLk passing through the intersection.
  • Film transistor 10 a pixel electrode connected to the drain terminal of the TFT 10, a common electrode Ec that is a common electrode provided in the plurality of pixel formation portions, and the plurality of pixel formation portions And a liquid crystal layer sandwiched between the pixel electrode and the common electrode Ec.
  • a pixel capacitor Cp is configured by a capacitor formed by the pixel electrode and the common electrode Ec and a storage capacitor portion (auxiliary capacitor) including a predetermined storage capacitor line.
  • an image data signal DA representing an image to be displayed on the liquid crystal panel included in the video signal, a vertical synchronization signal VSY that is a synchronization signal for the video signal, a horizontal synchronization signal HSY, a clock signal CK, and the like.
  • a signal is sent to the display control circuit 180 from an external signal source (not shown).
  • the display control circuit 180 receives the vertical synchronization signal VSY, the horizontal synchronization signal HSY, and the clock signal CK, and displays the source driver start pulse signal SSP and the source signal as signals to be displayed on the display unit 110.
  • a driver clock signal SCK, a gate driver start pulse signal GSP, and a gate driver clock signal GCK are generated. These signals are well known and will not be described in detail.
  • the display control circuit 180 receives the image data signal DA and provides it to the source driver 130.
  • the source driver 130 receives the source driver start pulse signal SSP, the source driver clock signal SCK, and the image data signal DA from the display control circuit 180, and represents the image data signal DA based on these signals.
  • An analog voltage corresponding to the pixel value in each horizontal scanning line of the image is sequentially generated as data signals S (1) to S (n), and these data signals S (1) to S (n) are generated in the display unit 110. Apply to source bus lines SL1 to SLn, respectively.
  • the gate driver 140 receives the start pulse signal GSP for the gate driver and the clock signal GCK for the gate driver, and displays the image data based on these signals.
  • the gate bus lines GL 1 to GLm in the display unit 110 are sequentially selected one horizontal scanning period at a time, and the selected gate bus line is selected. Apply an active gate signal (voltage to turn on TFT10) to.
  • the data signals S (1) to S (n) are applied to the source bus lines SLl to SLn from the source driver 130, respectively, and the gate signals from the gate driver 140 to the gate bus lines GLl to GLm.
  • G (l) a voltage corresponding to the value of the corresponding pixel in the image represented by the image data signal DA is applied to each pixel capacitor Cp in the display unit 110 via the TFT 10.
  • a voltage corresponding to the potential difference between each pixel electrode and the common electrode Ec is applied to the liquid crystal layer according to the image data signal DA.
  • the display unit 110 displays the image represented by the image data signal DA received from the external signal source by controlling the light transmittance of the liquid crystal layer by this applied voltage.
  • the configuration of the display area 110 and the frame area 120 will be described with reference to FIG. 2 and FIG.
  • FIG. 2 is an enlarged plan view showing the detailed configuration of the element substrate 100 in the vicinity of the boundary between the display region 110 and the frame region 120, as in FIG. FIG. 2 shows two pixel formation portions 112 a and 112 b having the same configuration provided in the display region 110 and a dummy pixel portion 122 provided in the frame region 120.
  • the pixel formation portions 112a and 112b have the same configuration except that the pixel formation portions 11la and 11lb shown in FIG. 12 do not have the reflective electrode 17 and the repair portion 18, and therefore, Are given the same reference numerals and their description is omitted. Further, since the configuration of the gate bus line 150, the source bus line 160, the storage capacitor line 170, and the like is also the same, description thereof is omitted.
  • the dummy pixel portion 122 shown in FIG. 2 has the functions of the dummy pixel portion 901 and the symbol notation portion 902 shown in FIG. 12, and the same contact hole 12 as the pixel formation portions 112a and 112b, and the pixel formation portion
  • the semiconductor layer 11, the contact hole 13, the through hole 14, and the transparent electrode 16 that have the same function as the 112 a and 112 b but are formed at different positions are included.
  • These layer structures are the same as the conventional layer structure described above with reference to FIGS. 13A to 13D. Therefore, the description thereof is omitted.
  • the gate electrode of the thin film transistor constituted by the semiconductor layer 11 is divided into two as shown in FIG. In this way, the gate electrode is divided into two instead of being divided into three like the pixel forming portions 112a and 112b, so that the dummy pixel portion 122 can display the symbol 22 (empty region). Can be formed.
  • the source terminal of the thin film transistor that is one end of the semiconductor layer 11 is connected to the source bus line 160 via the contact hole 12, and the drain terminal of the thin film transistor that is the other end of the semiconductor layer 11 is the contact hole 13.
  • the above-mentioned is achieved by reducing the gate electrode to two.
  • the distance from the contact hole 12 to the contact hole 13 and the through hole 14 can be shortened.
  • the positions of the contact holes 13 and the through holes 14 can be changed downward in FIG. 2 (that is, in the vicinity of the gate bus line 150 connected to the dummy pixel portion 122).
  • the thin film transistor in the dummy pixel portion 122 can have characteristics close to those of the thin film transistor in the pixel formation portions 112a and 112b.
  • the transparent regions are similarly widened. Can be secured.
  • a wide transparent region can be secured in the same manner as long as the length and position of the semiconductor layer 11 can be changed, such as changing the position and size of the gate electrode in the dummy pixel portion 122.
  • the dummy pixel unit 122 ensures a wide transparent region by providing only the electrode constituting the storage capacitor line 170 among the electrodes corresponding to the two electrodes constituting the storage capacitor unit 15. Can do. That is, in the dummy pixel portion 122, one of the two electrodes constituting the storage capacitor portion 15 in the pixel formation portions 112a and 112b provided on the side facing the storage capacitor line 170 (the side closer to the counter substrate 200). The electrode corresponding to this electrode is omitted, and Is reduced to the same width as the storage capacitor line 170 drawn out of the dummy pixel unit 122, and as a result, from the storage capacitor line 170 near the center of the dummy pixel unit 122. A wide transparent area can be secured between the gate bus lines 150 in the vertical direction in the figure.
  • a symbol 22 having the same size as the conventional symbol 21 shown in FIG. 12 is written.
  • the number “111” is shown as symbol 22.
  • This symbol 22 is not composed of a reflective electrode (as in the case shown in FIG. 13A), but the source electrode, the gate electrode, or the semiconductor layer 11 (and as shown in FIGS. 13B to 13D). This symbol 22 will not increase the manufacturing cost.
  • the dummy pixel portion 122 to which the symbol 22 is attached as described above has the function of the symbol notation portion 902 shown in FIG. 12, and, like the conventional dummy pixel portion, is accompanied by a thin film transistor. It is possible to suppress destruction of the pixel electrode included in the formation portion due to static electricity. Furthermore, since the dummy pixel portion 122 is located adjacent to the pixel forming portion and the wiring and the pixel electrode are formed at the same arrangement distance as the other pixel forming portions, the dummy pixel portion is arranged. The parasitic capacitance (between other wirings and pixel electrodes) in the pixel formation portion does not change.
  • the dummy pixel portion 122 has a layer structure similar to the layer structure of the adjacent pixel formation portion 112b, the height (thickness) in the direction perpendicular to the display surface can be substantially aligned, and the liquid crystal The layer thickness (cell gap) can be made substantially uniform. Therefore, the dummy pixel unit 122 has the same function as the conventional dummy pixel unit 901 shown in FIG.
  • the frame region 120 can be narrowed, and as a result, the entire display device is downsized. can do.
  • the frame area 120 has a wider portion than the conventional case (the conventional symbol notation shown in FIG. 12).
  • Area corresponding to 902 is used as an area where the wiring such as source bus line 160 and gate bus line 150 is bent (routed).
  • the source driver 130 and the gate driver 140 to be connected can be arranged at appropriate positions.
  • FIG. 3 is a diagram showing an example in which the source driver 130 and the gate driver 140 are arranged at appropriate positions.
  • the source driver 130 is arranged at a position below the display region 110 and further toward the left side of the drawing, so that the source bus line is bent in the lower left direction. Wired.
  • the gate driver 140 is arranged on the right side of the figure and further offset upward in the figure, the gate bus line is bent and wired in the upper right direction.
  • the gate bus line and the source bus line being bent (wired) as described above, the region for forming the source driver 130 and the gate driver 140 in the circle B shown in FIG. As a result, there is a large surplus area that is not used.
  • a new function can be added without increasing the size of the display device by forming a circuit or a component for realizing a predetermined additional function in this wide surplus area. Even if only one of the source driver 130 and the gate driver 140 is arranged at the above-mentioned biased position, the above-described surplus area is generated to a certain extent, so that a new display device is not required. It is possible to add a function.
  • the dummy pixel portion 122 having the same function as the conventional dummy pixel portion is formed in the frame region 120, and the dummy pixel portion 122 has the same as the conventional symbol 21.
  • the frame area required for the dummy pixel portion and the symbol notation can be reduced.
  • This also increases the degree of freedom of the wiring layout in the frame region 120 at the time of design, so that the degree of freedom in layout for various wirings in the frame region 120 and various circuits such as the source driver 130 and the gate driver 140 is increased. As a result, it is possible to add new functions without increasing the size of the display device.
  • the display device according to the first modified example does not perform transmissive display unlike the display device according to the above embodiment, and performs only reflective display. Therefore, only the reflective electrode is used for the pixel electrode of each pixel forming portion, and the transparent electrode is not used.
  • the configuration and operation of the equivalent circuit and the like of the display unit are the same as in the above embodiment shown in FIG.
  • the pixel forming portion of the display device in the first modification is the same as that of the above embodiment shown in FIG. 2 except that it does not have a transparent electrode as described above. Therefore, the same components are denoted by the same reference numerals, and description thereof is omitted.
  • FIG. 4 is an enlarged plan view showing the detailed configuration of the element substrate 100 in the vicinity of the boundary between the display region 110 and the frame region 120 in the first modification, as in FIG. FIG. 4 shows two pixel formation portions 113a and 113b having the same configuration provided in the display region 110 and a dummy pixel portion 123 provided in the frame region 120.
  • the pixel forming portions 113a and 113b are the same as the pixel forming portions 112a and 112b shown in FIG. 2, except that the transparent electrode 16 is omitted, and only the reflective electrode 37 is formed so as to cover the entire pixel forming portion. Since the configuration is the same except for the points described above, the description thereof is omitted.
  • the configuration of the gate bus line 150, the source bus line 160, the storage capacitor line 170, and the like is also the same, and the description thereof is omitted.
  • the dummy pixel portion 123 shown in FIG. 4 is different from the semiconductor layer 11, the contact hole 13, and the through hole 14 that are the same as the dummy pixel portion 122 shown in FIG. And a reflection electrode 37 having the same reflection electrode material force. Since these layer structures are the same as the conventional layer structure described above with reference to FIGS. 13A to 13D, description thereof will be omitted.
  • the gate electrode of the thin film transistor formed of the semiconductor layer 11 is divided into two instead of being divided into three as in the pixel forming portions 113a and 113b.
  • an empty area (corresponding to a transparent area in the dummy pixel portion 122) in which the symbol 23 can be written also in the dummy pixel portion 123 can be formed.
  • the dummy pixel portion 123 only an electrode corresponding to the storage capacitor line 170 is provided, and it faces the storage capacitor line 170 of the two electrodes constituting the storage capacitor portion 15 in the pixel formation portions 113a and 113b. On one side of the electrode (side closer to the counter substrate 200) By omitting the corresponding electrodes, it is possible to secure a wide open area as in the dummy pixel portion 122.
  • a symbol 23 having the same size as the conventional symbol 21 shown in Fig. 12 is written in the wide empty area secured as described above.
  • This symbol 23 is composed of a reflective electrode as shown in FIG. 13A, but the symbol 23 itself is not formed by the reflective electrode as shown in FIG.
  • the symbol 23 is indicated by the reflective electrode 37 having a shape of (cut out / cuttered).
  • the production cost does not increase by attaching the symbol 23.
  • the dummy pixel portion 123 to which the symbol 23 is attached can suppress the destruction of the pixel electrode included in the pixel formation portion due to static electricity, as in the conventional dummy pixel portion, and the pixel formation portion. It is possible to prevent the parasitic capacitance from changing, and to make the liquid crystal layer thickness (cell gap) substantially uniform. Therefore, the dummy pixel portion 123 can narrow the frame region 120 similarly to the dummy pixel portion 122, and as a result, the entire display device can be downsized.
  • a portion that is wider than the conventional case is used as a region for bending the wiring such as the source bus line 160 and the gate bus line 150.
  • the source driver 130 and the gate driver 140 connected to each other can be arranged at appropriate positions, and by forming circuits and components for realizing a predetermined additional function in the surplus region generated by this, New functions can be added without increasing the size of the display device.
  • the dummy pixel portion 123 having the same function as the conventional dummy pixel portion is formed in the frame region 120, and the conventional symbol is used in the dummy pixel portion 123.
  • the symbol 23 having the same size as 21 the frame area required for the dummy pixel portion and the symbol notation can be reduced.
  • the display device in the second modified example is transparent like the display device in the above embodiment. Overdisplay is performed, and the configuration and operation of an equivalent circuit and the like of the display unit are the same as those in the above embodiment shown in FIG. Further, the configuration of the pixel formation portion in the present display device is the same as that in the above embodiment shown in FIG. 2 except that the repair portion 18 is provided as in the conventional case. Therefore, the same components are denoted by the same reference numerals and description thereof is omitted.
  • FIG. 5 is an enlarged plan view showing a detailed configuration of the element substrate 100 in the vicinity of the boundary between the display region 110 and the frame region 120 in the second modification, as in FIG.
  • FIG. 5 shows two pixel formation portions 114a and 114b having the same configuration provided in the display region 110, and a dummy pixel portion 122 provided in the frame region 120.
  • the pixel formation portions 114a and 114b have the same configuration except that the pixel formation portions 112a and 112b shown in FIG. 2 have the same repair portion 18 as the conventional repair portion 18 shown in FIG. Since the configuration of the gate bus line 150, the source bus line 160, the storage capacitor line 170, etc. is the same, the description thereof is omitted.
  • the repair unit 18 here is provided to repair a defect in the pixel formation unit at the time of manufacture.
  • the repair unit 18 may be a predetermined component provided that it is provided for changing the wiring of the pixel formation unit.
  • the present invention is not limited to a pair of electrode caps sandwiching an insulating layer, and may be a switching means such as a spare transistor, a wiring cut section or a connection section, for example.
  • the dummy pixel unit 122 shown in FIG. 5 has the same configuration as the dummy pixel unit 122 shown in FIG. 2, the same components are denoted by the same reference numerals and description thereof is omitted.
  • the dummy pixel unit 122 does not include the repair unit 18 similar to the pixel forming units 114a and 114b. This does not adversely affect the function of the dummy pixel unit.
  • the repair unit 18 is used to repair defects in the pixel formation part at the time of manufacture, so that the defective pixel formation part, which has been a bright spot, is changed to a black dot so that display defects are not noticeable. Therefore, it is unnecessary for the dummy pixel portion that does not perform display, and even if the repair portion 18 is omitted, the parasitic capacitance in the pixel formation portion hardly changes.
  • the dummy pixel portion 122 having the same function as the conventional dummy pixel portion is formed in the frame region 120, and the conventional symbol is used in the dummy pixel portion 122.
  • the symbol 22 having the same size as 21 the frame area required for the dummy pixel portion and symbol notation can be reduced.
  • the display device in the third modification example performs transflective display in the same manner as the display device in the conventional example shown in FIG. 12, but the configuration and operation of the equivalent circuit and the like of the display unit are shown in FIG. This is the same as the embodiment.
  • the configuration of the pixel formation portion in the present display device is the same as that of the above embodiment shown in FIG. 2 except that the repair portion 18 and the reflective electrode 17 are provided as in the conventional case. Therefore, the same components are denoted by the same reference numerals, and description thereof is omitted.
  • FIG. 6 is an enlarged plan view showing the detailed configuration of the element substrate 100 in the vicinity of the boundary between the display region 110 and the frame region 120 in the third modification, as in FIG. FIG. 6 shows two pixel formation portions 111a and 111b having the same configuration provided in the display region 110, and a dummy pixel portion 122 provided in the frame region 120.
  • the pixel forming portions 11 la and 11 lb have the same configuration as that of the conventional pixel forming portions 11 la and 111 b shown in FIG. 12, and the gate bus line 150, the source bus line 160, the storage capacitor line 170, and the like. Since these are also the same, their explanation is omitted.
  • the dummy pixel unit 122 shown in FIG. 6 has the same configuration as the dummy pixel unit 122 shown in FIG. 2, the same components are denoted by the same reference numerals and description thereof is omitted.
  • the symbol 22 in the dummy pixel portion 122 may be formed of a reflective electrode as shown in FIG. 13A, as in the conventional case. Note that even if the dummy pixel portion 122 is not provided with the repair portion 18, the function of the dummy pixel portion is not affected! /, As described above.
  • the dummy pixel portion 122 having the same function as the conventional dummy pixel portion is formed in the frame region 120, and the conventional symbol is used in the dummy pixel portion 122.
  • the symbol 22 having the same size as 21 the frame area required for the dummy pixel portion and symbol notation can be reduced.
  • the display device in the fourth modification is the same as the display device in the conventional example shown in FIG.
  • the configuration and operation of the equivalent circuit and the like of the display portion are the same as those in the above embodiment shown in FIG. 1, and the configuration of the pixel formation portion in this display device is the same as in the conventional case.
  • this embodiment is the same as the above embodiment shown in FIG. 2 except that the repair portion 18 and the reflective electrode 47 are provided. Therefore, the same components are denoted by the same reference numerals, and description thereof is omitted.
  • FIG. 7 is an enlarged plan view showing a detailed configuration of the element substrate 100 in the vicinity of the boundary between the display region 110 and the frame region 120 in the fourth modified example, similarly to FIG. FIG. 7 shows two pixel forming portions 111a and 111b having the same configuration provided in the display region 110, and a dummy pixel portion 126 provided in the frame region 120.
  • the pixel forming portions 11 la and 11 lb have the same configuration as the conventional pixel forming portions 11 la and 111 b shown in FIG. 12, and the configurations of the gate bus line 150, the source bus line 160, and the storage capacitor line 170 are also included. Since they are the same, their description is omitted.
  • the dummy pixel portion 126 shown in FIG. 7 is different from the semiconductor layer 11, the contact hole 13, and the through hole 14 in the dummy pixel portion 122 shown in FIG. and reflective electrode 47 having the same reflective electrode material force as lb. Since these layer structures are the same as the conventional layer structure described above with reference to FIGS. 13A to 13D, description thereof will be omitted.
  • This symbol 26 is a force formed by the source electrode, the gate electrode, or the semiconductor layer 11 (same material as shown in FIG. 13B to FIG. 13D).
  • the reflective electrode 47 is formed so as to cover the entire pixel portion 126. Therefore, the symbol 26 cannot be seen from the surface facing the counter substrate 200 because it is blocked by the reflective electrode 47. However, since the symbol 26 is formed in the empty area as described above, the symbol 26 can be seen from the surface opposite to the surface facing the counter substrate 200. Therefore, the symbol 26 shown in FIG.
  • the dummy pixel section 12 As described above, there is no influence on the function of the dummy pixel portion even if the repair portion 18 is not provided in FIG.
  • the dummy pixel portion 126 having the same function as the conventional dummy pixel portion is formed in the frame region 120, and the conventional symbol is used in the dummy pixel portion 126.
  • the symbol 26 having the same size it is possible to reduce the frame area required for the dummy pixel portion and symbol notation.
  • the display device in the fifth modification example performs transmissive display in the same manner as the display device in the above-described embodiment shown in FIG. 2, and the configuration and operation of the equivalent circuit and the like of the display unit are the same as those in the above-described embodiment shown in FIG.
  • the configuration of the pixel formation portion in this display device is the same as that of the above embodiment shown in FIG. Therefore, the same components are denoted by the same reference numerals, and description thereof is omitted.
  • FIG. 8 is an enlarged plan view showing a detailed configuration of the element substrate 100 near the boundary between the display area 110 and the frame area 120 and in the vicinity of the source driver 130 in the fifth modification.
  • FIG. 7 shows three pixel forming portions 117a, 117b, and 117c having the same configuration provided in the display region 110, and three dummy pixel portions 127a, 127b, and 127c having the same configuration provided in the frame region 120.
  • the pixel formation poles 117a, 117b, and 117c have the same configuration as the pixel formation portions 112a and 112b in the above-described embodiment shown in FIG. 2, and include the gate bus line 150, the source bus line 160, the storage capacitor line 170, and the like. Since the configuration is the same, the description thereof is omitted.
  • the dummy pixel portions 127a, 127b, and 127c shown in FIG. 8 include the same semiconductor layer 11, contact hole 12, contact hole 13, through hole 14, and transparent electrode 16 as the pixel formation portions 117a, 117b, and 117c. Including. Since these layer structures are the same as the conventional layer structure described above with reference to FIGS. 13A to 13D, description thereof is omitted.
  • the dummy pixel portions 127a, 127b, and 127c shown in FIG. 8 include a storage capacitor portion that includes electrodes corresponding to the storage capacitor lines 170 provided in the pixel formation portions 117a, 117b, and 117c.
  • the two electrodes constituting 15 are both omitted.
  • An area (free area) can be secured.
  • the storage capacitor portion 15 including the electrode corresponding to the storage capacitor line 170 is used only for display, the dummy pixel portions 127a, 127b, 127c (and all dummy pixel portions adjacent to these in the row direction) ) Is not required and may be omitted. Even if this is omitted, there will be no problem because the parasitic capacitance in the pixel forming section adjacent in the column direction hardly changes.
  • the symbol 27 having the same size as the conventional symbol 21 shown in Fig. 12 is written.
  • This symbol 22 is not formed by the reflective electrode as shown in FIG. 13A, but is formed by the source electrode, the gate electrode, or the semiconductor layer 11 (the same material) as shown in FIGS. 13B to 13D. Therefore, adding this symbol 27 does not increase the manufacturing cost.
  • the dummy pixel portions 127a, 127b, and 127c in the present modification include a pad portion 70, unlike the other modifications and the above-described embodiment.
  • the pad portion 70 is formed in a rectangular shape so as to be continuous with a part of the source bus line 160, and is formed in an empty area near the contact hole 13 and the through hole 14.
  • a signal for well-known inspection or evaluation analysis is input / output to / from the pad unit 70 via a needle-like probe that comes into contact with the pad unit 70 from the outside. Since the pad part 70 is formed in the empty areas in the dummy pixel parts 127a, 127b, and 127c, a dedicated area newly set in the frame area 120 outside the dummy pixel part like the conventional nod part.
  • the pad portion 70 is formed so as to be continuous with a part of the source bus line 160, but may be formed so as to be continuous with a part of the gate bus line 150, or may be a contact hole. It may be formed so as to be electrically connected to 13. Two or more of these may be formed.
  • the dummy pixel portions 127a, 127b, 127c having the same functions as the conventional dummy pixel portion are formed in the frame region 120, and the dummy pixel portions 127a, 127b, By representing the symbol 27 having the same size as the conventional symbol 21 in 127c, the frame area required for the dummy pixel portion and the symbol representation can be reduced. Further, by forming the pad portion 70 in the dummy pixel portions 127a, 127b, and 127c, the frame area required for forming the node can be reduced.
  • the display device in this sixth modification is an active matrix type display device similar to the display device in the above-described embodiment shown in FIG. 2, but unlike this, it is the same on the element substrate 100 instead of a thin film transistor.
  • a thin film diode known as a switching element is provided.
  • This thin-film diode has a so-called MIM (MetaHnsulator-Metal) structure composed of metal upper and lower electrodes and an insulating layer sandwiched between these electrodes. Since the details and structure are well known, the description thereof is omitted.
  • MIM MetalHnsulator-Metal
  • no gate bus line exists on the element substrate 100, and a plurality of parallel scanning electrodes corresponding to the gate bus lines are formed on the counter substrate 200.
  • This scanning electrode is provided so as to be orthogonal to the signal electrode corresponding to the source bus line formed on the element substrate 100.
  • FIG. 9 is an enlarged plan view showing a detailed configuration of the element substrate 100 in the vicinity of the boundary between the display region 110 and the frame region 120 in the sixth modified example.
  • FIG. 9 shows two pixel forming portions 118 a and 118 b having the same configuration provided in the display region 110 and a dummy pixel portion 128 provided in the frame region 120.
  • the pixel forming portions 118a and 118b include a thin film diode 80 including an upper electrode 81 and a lower electrode 82, and a transparent electrode 86 and a reflective electrode 87 which are pixel electrodes. With the transparent electrode 86 and the reflective electrode 87, the display device performs a transflective display.
  • a dummy pixel portion 128 shown in FIG. 9 includes a thin film diode 80 including the same upper electrode 81 and lower electrode 82 as the pixel forming portions 118a and 118b, a symbol 28, and a transparent electrode 86.
  • the electrode 87 is omitted. With this configuration, the symbol 28 can be seen from the surface facing the counter substrate 200 without being blocked by the reflective electrode 87.
  • the symbol 28 is simultaneously formed of the same material as the upper electrode 81, the lower electrode 82, or the reflective electrode 87. In this case, adding this symbol 28 does not increase the manufacturing cost.
  • the dummy pixel portion 128 having the same function as the conventional dummy pixel portion is formed in the frame region 120, and the conventional symbol is used in the dummy pixel portion 128.
  • the symbol 28 having the same size as 21 the frame area required for the dummy pixel portion and the symbol notation can be reduced.
  • the display device in the seventh modification is a simple matrix type display device unlike the display device in the above-described embodiment shown in FIG. Since the overall structure of the display device is the same as that shown in FIG. 11, the same reference numerals are given to the same components as a whole, and the description thereof is omitted.
  • FIG. 10 is an enlarged plan view showing a detailed configuration of the element substrate 100 in the vicinity of the boundary between the display region 110 and the frame region 120 in the seventh modified example.
  • FIG. 10 shows two pixel formation portions 119a and 119b having the same configuration provided in the display region 110 and a dummy pixel portion 129 provided in the frame region 120.
  • the dummy pixel portion 129 is different from a general dummy pixel portion because no switching element is provided. However, as will be described later, the dummy pixel portion 129 is a general dummy pixel in that the cell gap can be eliminated. Have the same functions as the department.
  • the pixel forming portions 119a and 119b include a transparent electrode 96 and a reflective electrode 97 that are pixel electrodes. With the transparent electrode 96 and the reflective electrode 97, the display device performs a transflective display. These configurations are the same as those in the sixth modification described above.
  • the dummy pixel portion 129 shown in FIG. 10 includes a transparent electrode 76 and a reflective electrode 97.
  • the symbol 29 is configured by disposing the reflective electrode 97 at an appropriate position in the transparent electrode 76. With this configuration, the symbol 29 can be seen from the surface facing the counter substrate 200 without being blocked by the reflective electrode 97, and the symbol 29 can be displayed regardless of whether the pixel forming portion is in the reflective display state or the transmissive display state. Can be seen. Further, since this symbol 29 is composed of the reflective electrode 87, the production cost is not increased by adding this symbol 28.
  • the seventh modification can also be configured in the same manner as the present modification. Also, in this modification, it is possible to omit the reflective electrode 97 as in the seventh modification. It is.
  • the liquid crystal display device uses a liquid crystal in the display unit, but uses an electro-optical element other than the liquid crystal, such as an organic EL (Electro Luminescence) element or an LED (light emitting diode). It may be a display device.
  • an electro-optical element other than the liquid crystal such as an organic EL (Electro Luminescence) element or an LED (light emitting diode). It may be a display device.
  • one or more electrodes corresponding to the two electrodes constituting the storage capacitor are omitted in the dummy pixel portion, and the number of gate electrodes is reduced.
  • the positions of the contact hole 13 and the through hole 14 are changed to form a vacant area where symbols can be written (or where the pad portion can be arranged).
  • an empty area in the dummy pixel portion may be formed by narrowing the electrode width of the gate bus line or source bus line in the dummy pixel portion.
  • a memory circuit for storing a potential applied to the inside of the pixel formation portion and a sensor circuit for realizing a function of a scanner or a touch sensor may be formed.
  • the empty region may be formed by deleting these circuits.
  • the symbols are formed on the element substrate 100.
  • a thin film material for example, a color filter
  • the wiring and circuits formed on the element substrate 100 may cover part or all of the symbols formed on the counter substrate 200!
  • An empty area is formed by the above-described configuration such as omitting one or more of the electrodes corresponding to the two electrodes to be configured, or changing the positions of the contact hole 13 and the through hole 14, and is formed on the element substrate 100. It is necessary to form a symbol in a predetermined area of the counter substrate 200 located at a position facing the formed empty area.
  • the present invention relates to a display device. More specifically, the present invention is applied to a display device in which liquid crystal elements, EL elements, and the like are arranged in a matrix, and is applied to various electronic devices, particularly portable electronic devices. It is suitable for a liquid crystal display device which is a flat display device to be mounted.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

　本発明は、ダミー画素部を有しかつ必要な大きさの記号を表記する場合であっても、ダミー画素部と記号表記のために必要とされる額縁領域を小さくした表示装置を実現する。 　本表示装置のダミー画素部（１２２）は、画素形成部（１１２ａ，１１２ｂ）と比較して、半導体層（１１）で構成される薄膜トランジスタのゲート電極が２つに減らされることによりコンタクトホール（１２）からコンタクトホール（１３）およびスルーホール（１４）までの距離を短くすることができ、コンタクトホール（１３）およびスルーホール（１４）の設置位置を図の下方へ変更できる。また、ダミー画素部（１２２）の中央近傍には蓄積容量線（１７０）に相当する電極のみが設けられる。これらのことにより広い透明領域を確保できるので、ダミー画素部（１２２）に十分な大きさの記号（２２）を表記できる。

Description

表示装置
技術分野
[0001] 本発明は、表示装置に関するものであり、更に詳しくは、液晶素子や EL (Electro L uminescence)素子などをマトリクス状に配置した表示装置に関する。
背景技術
[0002] 近年、液晶表示装置に代表される平面型の表示装置が実用化され、さまざまな電 子機器、特に携帯用電子機器に搭載されている。この平面型の表示装置である液晶 表示装置には、薄型で高精細な表示を行うことができるアクティブマトリクス型の液晶 表示装置が広く使用されている。
[0003] 図 11は、この従来のアクティブマトリクス型の液晶表示装置の構造を簡単に示す図 である。このアクティブマトリクス型の液晶表示装置は、液晶層を挟持する 2枚の基板 からなり、当該 2枚の基板のうち一方の基板である素子基板 100には、図示されない 映像信号線としての複数のソースバスラインと走査信号線としての複数のゲートバス ラインとが格子状に配置され、それら複数のソースバスラインとゲートバスラインとの交 差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部が設けられて いる。各画素形成部は、装置の表示部を構成しており、ゲートバスラインにゲート端 子が接続されソースノ スラインにソース端子が接続されたスイッチング素子である TF T(Thin Film Transistor:薄膜トランジスタ）と、その TFTのドレイン端子に接続さ れた画素電極とを含む。これら画素形成部を含む素子基板 100は、 TFT基板とも呼 ばれる。また、 2枚の基板のうち素子基板 100に対向する他方の基板である対向基 板 200には、上記複数の画素形成部に共通的に設けられた図示されない対向電極 である共通電極と、表示色を形成するためのカラーフィルタ（CF: Color Filter)とが 設けられている。この基板は CF基板とも呼ばれる。
[0004] このようなアクティブマトリクス型液晶表示装置は、その表示部のソースバスラインを 駆動するソースドライバ (列制御回路） 130と、その表示部のゲートバスラインを駆動 するゲートドライバ (行制御回路） 140と、上記共通電極を駆動するための図示されな い共通電極駆動回路と、ソースドライバ、ゲートドライバ、および共通電極駆動回路を 制御するための図示されない表示制御回路とを有している。近年ではこれらのうちの 少なくともソースドライバ 130およびゲートドライバ（列制御回路） 140は、ポリシリコン 薄膜トランジスタで構成されることにより、素子基板 100上における各画素形成部が 配置されている表示領域 110の周囲に設けられる額縁領域 120に配置されることが 多い。次に、表示領域 110および額縁領域 120の構成について、図 12および図 13 を参照して説明する。
[0005] 図 12は、図 11に示される円 Aに囲まれる領域内の一部分における素子基板 100 の詳細な構成を示す拡大平面図である。この図 12には、表示領域 110に設けられる 同一構成の 2つの画素形成部 11 la, 111bと、画素形成部 111a, 111bと同一の構 成であって額縁領域 120に設けられるダミー画素部 901と、記号 21および所定の配 線が配置される記号表記部 902とが示されて ヽる。
[0006] 図 12に示されるように、表示領域 110には、図の縦方向に所定の間隔をあけて表 示行に沿って複数のゲートバスライン 150が配置され、図の横方向に所定の間隔を あけて表示列に沿って複数のソースバスライン 160が配置されている。
[0007] ゲートバスライン 150は、画素形成部 11 la, 11 lbおよびダミー画素部 901に含ま れる薄膜トランジスタのゲート端子と繋がっており、ソースバスライン 160は、上記薄膜 トランジスタのソース端子とコンタクトホール 12を介して繋がっている。
[0008] なお、この薄膜トランジスタは半導体層 11により構成され、この半導体層 11により構 成される薄膜トランジスタのゲート電極は、図 12に示されるように、ここでは 3つに分 割されている。このようにゲート電極を複数に分割することにより、トランジスタのオフ 電流を少なくすることができ、書き込まれた所定電位を保持する能力を向上させるこ とがでさる。
[0009] また、上記薄膜トランジスタのドレイン端子は、コンタクトホール 13を介して素子基板 100の表示面（対向基板 200に向かい合う面）の方向へ引き出された後、スルーホー ル 14を介して画素電極として機能する透明電極 16および反射電極 17に接続される 。このような層構造については後述する。
[0010] なお、本表示装置は、素子基板 100に対向する位置であって対向基板 200とは逆 側の位置に設けられる図示されないバックライト照明装置からの透過光を利用した表 示 (以下「透過表示」 ヽぅ）と、装置外部から対向基板 200を通して入射する外光を 利用した表示（以下「反射表示」 t 、う）とを同時に行う、 V、わゆる半透過表示型の表 示装置である。この半透過表示型の表示装置は、暗い場所では主として透過表示に より、明るい場所では主として反射表示により、それぞれ見やすい表示を提供するこ とができる。したがって、ここでの画素電極は、透過表示を行うための透明電極 16と、 反射表示を行うための反射電極 17とを両方含む力 そのいずれかのみを画素電極と して含む表示装置であってもよ 、。
[0011] 蓄積容量部 15は、補助容量とも呼ばれており、画素電極の電位を保持するため付 加的に設けられる。この蓄積容量部 15を構成する 2枚の電極のうちの一方の（対向 基板 200とは逆側の方向に設けられた)電極は、蓄積容量線 170として表示領域 11 0から額縁領域 120を通って行方向に沿って直線的に引き出される。
[0012] リペア部 18は、所定の絶縁層を挟んだ 1対の電極からなり、製造時における画素形 成部の不良を修復するために設けられる。例えば、製造時に画素形成部内の薄膜ト ランジスタが断線しているなどの理由によりソースバスライン 160から画素電極に所定 の電位が書き込めないとき、当該不良を有する画素形成部が (ノーマリーホワイト型 の表示装置の場合には)輝点となるため好ましくない。そこで、レーザー等を照射して リペア部 18を構成する 1対の電極同士を融着させることにより、ソースバスラインと画 素電極を電気的に接続させることができる。そうすれば、輝点となっていた不良を有 する画素形成部が黒点に変わるため表示不良を目立たないようにすることができる。
[0013] ダミー画素部 901は、画素形成部 111a, 11 lbと同一の構成および大きさであるが 画素を形成しない（表示を行わない)。このようなダミー画素部は、一般的に、表示領 域 110の周囲に隣接した表示行または表示列に相当する位置に配置される。このダ ミー画素部により、（1)静電気による画素形成部の破壊が抑制され、（2)表示領域 11 0の外周近傍に設けられる画素形成部において寄生容量が異なることによる不均一 な輝度での点灯が抑制され、（3)表示領域 110の外周近傍から額縁領域 120へセ ルギャップ (高さ）が急激に変化することが抑制される。なお、このようなダミー画素部 の利点をさらに高めるため、 1つの表示行 (または表示列）の一端近傍において 2つ 以上のダミー画素部が並置されることもある。
[0014] ここで、上記薄膜トランジスタを構成する半導体層 11の層構造は周知であるため詳 L ヽ説明は省略するが、この半導体層 11を含む素子基板 100の層構造にっ 、て図 13A〜図 13Dを参照しつつ簡単に説明する。
[0015] 図 13A〜図 13Dは、画素形成部 111a, 111b、ダミー画素部 901、および記号表 記部 902における図 12に示される簡略な A— A断面図であり、より詳しくは、図 13A は記号表記部 902内の記号 21が反射電極により構成される例を示す図であり、図 1 3Bは記号 21がソース電極により構成される例を示す図であり、図 13Cは記号 21が ゲート電極により構成される例を示す図であり、図 13Dは記号 21が半導体層により 構成される例を示す図である。
[0016] この記号 21は、図 12に示されるように、額縁領域 120に設けられる「111」という数 字であり、表示領域 110における表示行または表示列の番号を示している。この番号 は、素子基板 100の工程管理や解析、または液晶セルの工程管理や解析などに利 用される。
[0017] なお、この記号 21は、素子基板 100の表示面側から見えるように配置する場合（図 12に示される場合)の他、表示面の反対側から素子基板 100のガラス基板を通して 見えるよう数字を反転させて配置される場合がある。
[0018] 記号 21は、図 13Aに示されるように、視認しゃすくするため、反射電極 17と同じ反 射電極材料により構成することができる。もっとも、表示領域 110周囲の額縁領域 12 0は、対向基板 200上に形成される所定のブラックマトリクスにより遮光されることがあ るので、記号 21の視認性を確保するとともに、記号 21を早期に形成するため、金属 薄膜であって遮光性を有する薄膜であるゲート電極やソース電極と同じ電極材料に より構成されることが多い。
[0019] すなわち、素子基板 100において、ガラス基板 51上にまず図示されないシリコン薄 膜が形成され、さらにゲート絶縁膜 52を挟んでゲート電極および層間絶縁膜 53が形 成される。その後、シリコン薄膜が露出されるように開口されたコンタクトホールに薄膜 トランジスタのドレイン電極およびソース電極が形成される。さらにその上にパッシベ ーシヨン膜を含む平坦化層 54が形成された後、スルーホール 14などが開口される。 これらの上には ITO (Indium Tin Oxide)からなる透明電極 16が形成され、さらに、了 ルミ-ゥムゃ銀などの導電性素材力もなる反射電極 17が形成される。したがって、記 号 21を反射電極で構成すると形成が遅くなるため、記号 21は、図 13Bに示されるソ ース電極や図 13Cに示されるゲート電極と同じ材料で同時に形成されることが多い。 さらに、記号 21は、図 13Dに示されるように、上記シリコン薄膜である半導体層 11と 同じ材料で同時に構成されてもよい。なお、このシリコンは、アモルファスシリコンであ つてもよい。
[0020] ここで記号 21は、素子基板 100上ではなぐ対向基板 200上の薄膜材料 (例えば カラーフィルター）〖こより構成することもできる。しかし、素子基板 100に形成される各 種配線や各種回路の位置を考慮することなく対向基板 200上に記号を形成すると、 遮光性を有する各種配線や各種回路により、素子基板 100の表示面とは反対側力 ガラス基板を通して対向基板 200上の記号を読み取ることは困難である。またこの場 合には、対向基板 200から見ても、記号の全部または一部が見えなくなったり見にく くなつたりすることが多い。よって素子基板 100上に記号 21を配置する構成が好まし い。
特許文献 1 :日本特開 2004— 163600号公報
特許文献 2 :日本特開 2000— 292805号公報
発明の開示
発明が解決しょうとする課題
[0021] しかし、記号の読みやすさを確保するため、記号 21は一般的には 0. 01〜0. lm m程度の大きさが必要であり、図 12に示されるように、素子基板 100上の額縁領域 1 20にダミー画素部 901および上記記号 21を含む記号表記部 902を配置する構成で は、額縁領域 120の面積が大きくなる。また、もし記号 21を対向基板 200に形成する 場合であっても、記号 21を見やすくするためには、記号 21が配置される領域から垂 直方向に離れた額縁領域 120の領域に記号表記部 902に相当する大きさの各種配 線や各種回路が配置されない空き領域が必要である。そのため、この場合であって も同様に額縁領域 120の面積が大きくなる。
[0022] よって、表示に寄与しない額縁領域 120が大きくなるほど表示の外形が単に増大 するにすぎないので、当該表示装置を積載した製品の魅力が減少し、また複数の上 記ガラス基板を含むいわゆるマザ一ガラス力 製造可能な表示装置の数が減少する ことにより、その製造コストが増加する。
[0023] また、額縁領域 120にソースドライバ 130およびゲートドライバ 140を形成し、付カロ 的な機能を実現する回路や構成物を額縁領域 120に形成する場合、額縁領域 120 力 Sさらに大きくなつてしまう。すなわち、上述のように額縁領域 120はできるだけ小さ V、ことが好まし 、ので、額縁領域 120内にお!、てゲートバスライン 150およびソース バスライン 160を引き回す (屈曲させる）ための配線領域は通常設けられな 、。したが つて、額縁領域 120に形成されるソースドライバ 130およびゲートドライバ 140の配置 位置は限定される。例えばゲートドライバ 140は、図 12に示す記号表記部 902にほ ぼ接する配置位置に限定される。その結果、ソースドライバ 130およびゲートドライバ 140の配置位置を適宜に変更することにより、額縁領域 120を大きくすることなぐ付 加的な機能を実現する回路や構成物を形成するための余剰領域を作り出すことはで きない。
[0024] そこで本発明は、ダミー画素部を有し、かつ必要な大きさの記号を表記する場合で あっても、ダミー画素部と記号表記のために必要とされる額縁領域を小さくした表示 装置を提供することを目的とする。
課題を解決するための手段
[0025] 本発明の第 1の局面は、複数のデータ信号をそれぞれ伝達するための複数のデー タ信号線と当該複数のデータ信号線と交差する複数の走査信号線との交差点近傍 にそれぞれ対応してマトリクス状に配置された複数の画素形成部、および前記複数 の画素形成部のうち最も外側に配置される画素形成部に隣接するように配置された 複数のダミー画素部を含む素子基板と、前記素子基板に対向する位置に設けられ 前記表示基板との間に表示のための電気光学素子を挟持する対向基板とを備える 表示装置であって、
前記ダミー画素部は、前記画素形成部に含まれる所定の回路を構成する複数の遮 光性の構成要素に相当する構成要素を少なくとも 1つ以上含み、前記素子基板の主 面に対して略垂直方向へ離れた位置から見たときの当該ダミー画素部に含まれる前 記構成要素の面積が前記画素形成部に含まれる前記構成要素の面積よりも小さい ことを特徴とする。
[0026] 本発明の第 2の局面は、本発明の第 1の局面において、
前記画素形成部は、前記回路を構成する配線を変更可能なリペア部、所定のメモ リ回路、および所定のセンサ回路のいずれか 1つ以上を前記構成要素として含み、 前記ダミー画素部は、前記画素形成部に含まれるリペア部、メモリ回路、およびセ ンサ回路を 、ずれも含まな 、ことを特徴とする。
[0027] 本発明の第 3の局面は、本発明の第 1の局面において、
前記画素形成部は、所定の第 1の薄膜トランジスタを構成する半導体層を前記構 成要素として含み、
前記ダミー画素部は、前記半導体層よりも面積が小さい半導体層を前記構成要素 として含み、当該小さい半導体層により構成される第 2の薄膜トランジスタを含むこと を特徴とする。
[0028] 本発明の第 4の局面は、本発明の第 3の局面において、
前記第 1の薄膜トランジスタは、複数のゲート電極を含み、
前記第 2の薄膜トランジスタは、前記第 1の薄膜トランジスタにおけるゲート電極の 数よりも少ない数のゲート電極を含むことを特徴とする。
[0029] 本発明の第 5の局面は、本発明の第 1の局面において、
前記画素形成部は、対応するデータ信号線から与えられる信号に基づく電位を保 持するための 2つの電極を有する蓄積容量部を含み、
前記ダミー画素部は、前記蓄積容量部に含まれる前記 2つの電極のうちの一方の 電極に相当する電極であって、当該ダミー画素部に隣接する画素形成部に含まれる 前記 2つの電極のうちの一方の電極と繋がる電極のみを含むことを特徴とする。
[0030] 本発明の第 6の局面は、本発明の第 5の局面において、
前記ダミー画素部は、前記画素形成部に含まれる前記一方の電極よりも細い幅の 電極を含むことを特徴とする。
[0031] 本発明の第 7の局面は、本発明の第 1の局面において、
前記ダミー画素部は、所定の記号を表記する記号表記部を含み、 前記ダミー画素部に含まれる前記構成要素は、前記記号の表記を妨げない位置に 配置されることを特徴とする。
[0032] 本発明の第 8の局面は、本発明の第 7の局面において、
前記画素形成部は、所定の薄膜トランジスタを構成する半導体層、ゲート電極、お よびソース電極を前記構成要素として含み、
前記記号表記部は、前記半導体層と同時に形成される半導体層、前記ゲート電極 と同時に形成される電極、または前記ソース電極と同時に形成される電極のいずれ かを所定の形状に形成することにより前記記号を表記することを特徴とする。
[0033] 本発明の第 9の局面は、本発明の第 7の局面において、
前記画素形成部は、反射表示のための反射電極を前記構成要素として含み、 前記記号表記部は、前記反射電極と同時に形成される電極を所定の形状に形成 することにより前記記号を表記することを特徴とする。
[0034] 本発明の第 10の局面は、本発明の第 1の局面において、
前記対向基板は、当該対向基板の主面に対して略垂直方向へ離れた位置力 見 たとき前記ダミー画素部に重なる領域内に所定の記号を表記する記号表記部を含 み、
ダミー画素部に含まれる構成要素は、前記記号の表記を妨げな!/、位置に配置され ることを特徴とする。
[0035] 本発明の第 11の局面は、本発明の第 1の局面において、
前記ダミー画素部は、前記データ信号線および前記走査信号線の少なくとも一方 と繋がっており、装置外部と所定の信号を入出力可能とするパッド部を含むことを特 徴とする、請求項第 1章に記載の表示装置。
[0036] 本発明の第 12の局面は、本発明の第 1の局面において、
前記複数のデータ信号を対応する複数のデータ信号線に与えるデータ信号線駆 動回路をさらに備え、
前記データ信号線駆動回路は、前記データ信号線と繋がる配線であって、前記デ ータ信号線の延びる方向から所定の角度をなすよう屈曲されて前記ダミー画素部の 端部から引き出される配線と接続されることを特徴とする。 [0037] 本発明の第 13の局面は、本発明の第 1の局面において、
所定の選択信号を前記複数の走査信号線に与える走査信号線駆動回路をさらに 備え、
前記走査信号線駆動回路は、前記走査信号線と繋がる配線であって、前記走査 信号線の延びる方向から所定の角度をなすよう屈曲されて前記ダミー画素部の端部 カゝら引き出される配線と接続されることを特徴とする。
発明の効果
[0038] 本発明の第 1の局面によれば、ダミー画素部に含まれる構成要素の面積が画素形 成部に含まれる構成要素の面積よりも小さいので、例えばダミー画素部に必要な大 きさの記号を表記することができる。よって、ダミー画素部と記号表記のために必要と される額縁領域を小さくした表示装置を提供することができる。
[0039] 本発明の第 2の局面によれば、構成要素として画素形成部に含まれるリペア部、メ モリ回路、またはセンサ回路がダミー画素部の構成要素として一切含まれないので、 ダミー画素部に含まれる構成要素の面積をより小さくすることができる。
[0040] 本発明の第 3の局面によれば、ダミー画素部の半導体層が画素形成部の半導体層 よりも面積が小さいので、ダミー画素部に含まれる構成要素の面積をより小さくするこ とができ、また例えば半導体層に繋がるコンタクトホールなどの位置を適宜の位置に 変更することができる。
[0041] 本発明の第 4の局面によれば、ダミー画素に含まれる第 2の薄膜トランジスタにおけ るゲート電極数が画素形成部に含まれる第 1の薄膜トランジスタにおけるゲート電極 数よりも少ないので、ダミー画素部に含まれる構成要素の面積をより小さくすることが できる。
[0042] 本発明の第 5の局面によれば、ダミー画素部が蓄積容量部に含まれる 2つの電極 のうちの一方の隣接する画素形成部の電極と繋がる電極のみを含むので、その他方 の電極により遮光される領域がなくなり、ダミー画素部に含まれる遮光性の構成要素 の面積をより小さくすることができる。
[0043] 本発明の第 6の局面によれば、ダミー画素部に含まれる電極 (例えば蓄積容量線 電極）が画素形成部に含まれる一方の電極よりも細い幅の電極であるので、その電 極により遮光される領域力 、さくなり、ダミー画素部に含まれる遮光性の構成要素の 面積をより小さくすることができる。
[0044] 本発明の第 7の局面によれば、ダミー画素部に含まれる遮光性の構成要素が記号 の表記を妨げない位置に配置されるので、ダミー画素部に必要な大きさの記号を見 やすく表記することができる。
[0045] 本発明の第 8の局面によれば、記号表記部が半導体層、ゲート電極、またはソース 電極と同時に形成されるので、製造コストを上げることなぐダミー画素部に必要な大 きさの記号を見やすく表記することができる。
[0046] 本発明の第 9の局面によれば、記号表記部が反射電極と同時に形成されるので、 製造コストを上げることなぐダミー画素部に必要な大きさの記号を見やすく表記する ことができる。
[0047] 本発明の第 10の局面によれば、対向基板上のダミー画素部と重なる領域内に記 号表記部が含まれ、ダミー画素部に含まれる構成要素が記号の表記を妨げな 、位 置に配置されるので、ダミー画素部に重なる領域内に必要な大きさの記号を見やす く表記することがでさる。
[0048] 本発明の第 11の局面によれば、ダミー画素部にパッド部が含まれるので、ダミー画 素部とパッド部の設定のために必要とされる額縁領域を小さくした表示装置を提供す ることがでさる。
[0049] 本発明の第 12の局面によれば、所定の角度をなすよう屈曲されてダミー画素部の 端部から引き出される配線とデータ信号線駆動回路が接続されるので、額縁領域に おけるデータ信号線駆動回路に対するレイアウトの自由度が高まる。その結果、表示 装置を大きくすることなく新たな機能を付加することもできる。
[0050] 本発明の第 13の局面によれば、所定の角度をなすよう屈曲されてダミー画素部の 端部から引き出される配線と走査信号線駆動回路が接続されるので、額縁領域にお ける走査信号線駆動回路に対するレイアウトの自由度が高まる。その結果、表示装 置を大きくすることなく新たな機能を付加することもできる。
図面の簡単な説明
[0051] [図 1]本発明の一実施形態に係る液晶表示装置の構成をその表示部の等価回路と 共に示すブロック図である。
圆 2]上記実施形態における表示領域と額縁領域との境界付近における素子基板の 詳細な構成を示す拡大平面図である。
圆 3]上記実施形態におけるソースドライバおよびゲートドライバを適宜の位置に配置 した例を示す図である。
圆 4]上記実施形態の第 1の変形例において、表示領域と額縁領域との境界付近に おける素子基板の詳細な構成を示す拡大平面図である。
圆 5]上記実施形態の第 2の変形例において、表示領域と額縁領域との境界付近に おける素子基板の詳細な構成を示す拡大平面図である。
圆 6]上記実施形態の第 3の変形例において、表示領域と額縁領域との境界付近に おける素子基板の詳細な構成を示す拡大平面図である。
圆 7]上記実施形態の第 4の変形例において、表示領域と額縁領域との境界付近に おける素子基板の詳細な構成を示す拡大平面図である。
圆 8]上記実施形態の第 5の変形例において、表示領域と額縁領域との境界付近で あってソースドライバ近傍における素子基板の詳細な構成を示す拡大平面図である 圆 9]上記実施形態の第 6の変形例において、表示領域と額縁領域との境界付近で あってソースドライバ近傍における素子基板の詳細な構成を示す拡大平面図である 圆 10]上記実施形態の第 7の変形例において、表示領域と額縁領域との境界付近で あってソースドライバ近傍における素子基板の詳細な構成を示す拡大平面図である
[図 11]従来のアクティブマトリクス型の液晶表示装置の構造を簡単に示す図である。
[図 12]従来の液晶表示装置における素子基板の部分的な構成を示す拡大平面図で ある。
[図 13A]記号が反射電極により構成される例を示す、従来の画素形成部、ダミー画素 部、および記号表記部における簡略な断面図である。
[図 13B]記号力ソース電極により構成される例を示す、従来の画素形成部、ダミー画 素部、および記号表記部における簡略な断面図である。
[図 13C]記号がゲート電極により構成される例を示す、従来の画素形成部、ダミー画 素部、および記号表記部における簡略な断面図である。
[図 13D]記号が半導体層により構成される例を示す、従来の画素形成部、ダミー画素 部、および記号表記部における簡略な断面図である。
符号の説明
11 …半導体層
12, 13· ··コンタクトホール
14 …スルーホール
15 苗や貝 Α里
16, 76, 86, 96· ··透明電極
17, 37, 47, 87, 97· ··反射電極
18 …リペア部
21 -23, 26 29· ··記号
51 …ガラス基板
52 …ゲート絶縁膜
53 …層間絶縁膜
54 …平坦化層
70 …パッド部
80 …薄膜ダイオード
81 …上部電極
82 …下部電極
100 …素子基板
110 …表示領域
111 114, 117 119· ··画素形成部
120 …額縁領域
122, 123, 126, 127, 128, 129…ダミー画素部
130 …ソースドライノく 140 …ゲートドライバ
150 …ゲートバスライン
160 …ソースバスライン
170 …蓄積容量線
180 …表示制御回路
200 …対向基板
発明を実施するための最良の形態
[0053] 以下、添付図面を参照して本発明の一実施形態およびその変形例について説明 する。
< 1. 全体的な構成および動作 >
まず、本発明の一実施形態に係る液晶表示装置の構成および動作について図 1を 参照して説明する。
[0054] 図 1は、本実施形態に係る液晶表示装置の構成をその表示部の等価回路と共に示 すブロック図である。図 1に示されるように、本液晶表示装置は、アクティブマトリクス 形の表示部 (表示領域） 110と、映像信号線駆動回路としてのソースドライバ 130と、 走査信号線駆動回路としてのゲートドライバ 140と、ソースドライバ 130およびゲート ドライバ 140を制御するための表示制御回路 180とを備えている。なお、本表示装置 の全体的な構造は、前述した図 11に示す構造と同様であるので、同一の構成要素 には同一の符号を付し、その説明を省略する。なお、後述するように本表示装置に 含まれる画素形成部には反射電極が設けられないので、本表示装置は透過表示の みを行う。
[0055] 表示部 110は、外部の信号源 (不図示)から表示制御回路 180が受け取る映像信 号に含まれる画像データの表す画像における水平走査線にそれぞれが対応する複 数本 (m本）のゲートバスライン（「ゲート線」とも呼ばれる） GLl〜GLmと、それらのゲ ートバスライン GLl〜GLmのそれぞれと交差する複数本 (n本）のソースバスライン（「 データ線」とも呼ばれる） SLl〜SLnと、それらのゲートバスライン GLl〜GLmとソー スバスライン SLl〜SLnとの交差点にそれぞれ対応して設けられた複数個 (m X n個 )の画素形成部とを含む。 [0056] これらの画素形成部はマトリクス状に配置されて画素アレイを構成し、それぞれ予 め定められた赤 (R)、緑 (G)、または青 (B)のいずれかの色を形成する。これら各画 素形成部は、対応する交差点を通過するゲートバスライン GLjにゲート端子が接続さ れる共に当該交差点を通過するソースバスライン SLkにソース端子が接続されたスィ ツチング素子である TFT (Thin Film Transistor：薄膜トランジスタ） 10と、その TFT10 のドレイン端子に接続された画素電極と、上記複数の画素形成部に共通的に設けら れた対向電極である共通電極 Ecと、上記複数の画素形成部に共通的に設けられ画 素電極と共通電極 Ecとの間に挟持された液晶層とからなる。そして、画素電極と共通 電極 Ecとにより形成される容量および所定の蓄積容量線を含む蓄積容量部 (補助容 量）により画素容量 Cpが構成される。
[0057] 本実施形態では、映像信号に含まれる液晶パネルに表示すべき画像を表す画像 データ信号 DA、映像信号に対する同期信号である垂直同期信号 VSY、水平同期 信号 HSY、およびクロック信号 CK等の信号が外部の信号源 (不図示)から表示制御 回路 180に送られる。
[0058] 表示制御回路 180は、これら垂直同期信号 VSY、水平同期信号 HSY、およびクロ ック信号 CKを受け取り、表示部 110に表示させるための信号として、ソースドライバ 用スタートパルス信号 SSPと、ソースドライバ用クロック信号 SCKと、ゲートドライバ用 スタートパルス信号 GSPと、ゲートドライバ用クロック信号 GCKとを生成する。なお、こ れらの信号は周知であるため詳しい説明は省略する。また、表示制御回路 180は、 画像データ信号 DAを受け取り、ソースドライバ 130に与える。
[0059] ソースドライバ 130は、ソースドライバ用スタートパルス信号 SSPと、ソースドライバ用 クロック信号 SCKと、画像データ信号 DAとを表示制御回路 180から受け取り、これら の信号に基づき、画像データ信号 DAの表す画像の各水平走査線における画素値 に相当するアナログ電圧をデータ信号 S (1)〜S (n)として順次生成し、これらのデー タ信号 S (1)〜S (n)を表示部 110におけるソースバスライン SLl〜SLnにそれぞれ 印加する。
[0060] ゲートドライバ 140は、ゲートドライバ用スタートパルス信号 GSPと、ゲートドライバ用 クロック信号 GCKとを表示制御回路力 受け取り、これらの信号に基づき、画像デー タ信号 DAの表す画像を表示するための各フレーム期間（各垂直走査期間）におい て、表示部 110におけるゲートバスライン GL 1〜GLmを 1水平走査期間ずつ順次に 選択し、選択したゲートバスラインにアクティブなゲート信号 (TFT10をオンさせる電 圧)を印加する。
[0061] 上記のように、ソースバスライン SLl〜SLnにはソースドライバ 130からデータ信号 S (1)〜S (n)がそれぞれ印加され、ゲートバスライン GLl〜GLmにはゲートドライバ 140からゲート信号 G (l)〜G (m)がそれぞれ印加されることにより、表示部 110にお ける各画素容量 Cpには、画像データ信号 DAの表す画像における対応画素の値に 応じた電圧が TFT10を介して与えられて保持される。これにより、液晶層には、画像 データ信号 DAに応じて各画素電極と共通電極 Ecとの電位差に相当する電圧が印 加される。表示部 110は、この印加電圧によって液晶層の光透過率を制御することに より、外部の信号源から受け取った画像データ信号 DAの表す画像を表示する。次 に、表示領域 110および額縁領域 120の構成について、図 2および図 3を参照して 説明する。
[0062] < 2. ダミー画素部の構成 >
図 2は、図 12と同様、表示領域 110と額縁領域 120との境界付近における素子基 板 100の詳細な構成を示す拡大平面図である。図 2には、表示領域 110に設けられ る同一構成の 2つの画素形成部 112a, 112bと、額縁領域 120に設けられるダミー画 素部 122とが示されている。この画素形成部 112a, 112bは、図 12に示す画素形成 部 11 la, 11 lbと、反射電極 17およびリペア部 18を有しない点を除いて同一の構成 であるので、この同一の構成要素には同一の符号を付してその説明を省略する。ま た、ゲートバスライン 150、ソースバスライン 160、および蓄積容量線 170などの構成 も同一であるので、それらの説明は省略する。
[0063] 図 2に示すダミー画素部 122は、図 12に示すダミー画素部 901および記号表記部 902の機能を併せ持っており、画素形成部 112a, 112bと同一のコンタクトホール 12 と、画素形成部 112a, 112bと同一の機能を有するがそれぞれ形成される位置が異 なる半導体層 11、コンタクトホール 13、スルーホール 14、および透明電極 16とを含 む。なお、これらの層構造は図 13A〜図 13Dを参照して前述した従来の層構造と同 様であるので、その説明を省略する。
[0064] ここで、ダミー画素部 122において、半導体層 11により構成される薄膜トランジスタ のゲート電極は、図 2に示されるように 2つに分割されている。このようにゲート電極を 画素形成部 112a, 112bと同様に 3つに分割するのではなく 2つに分割することによ り、ダミー画素部 122において記号 22を表記可能な透明領域 (空き領域)を形成する ことができる。
[0065] すなわち、半導体層 11の一端である薄膜トランジスタのソース端子はコンタクトホー ル 12を介してソースバスライン 160と接続され、半導体層 11の他端である薄膜トラン ジスタのドレイン端子はコンタクトホール 13を介して素子基板 100の表示面方向（対 向基板 200の方向）へ引き出された後、スルーホール 14を介して反射電極 17に接 続されるので、ゲート電極を 2つに減らすことにより上記コンタクトホール 12から上記 コンタクトホール 13およびスルーホール 14までの距離を短くすることができる。その 結果、コンタクトホール 13およびスルーホール 14の設置位置を図 2の下方（すなわち ダミー画素部 122に接続されるゲートバスライン 150近傍)へ変更することができるの で、ダミー画素部 122の中央近傍の領域から上記コンタクトホール 13およびスルーホ ール 14までの間に広い透明領域を確保することができる。また、上記構成によりダミ 一画素部 122における薄膜トランジスタを画素形成部 112a, 112bにおける薄膜トラ ンジスタの特性に近 、特性とすることができる。
[0066] なお、画素形成部 112a, 112bにおけるゲート電極が 2つ、または 4つ以上であつ ても、そのゲート電極数よりダミー画素部 122におけるゲート電極数を少なくすれば、 同様に広く透明領域を確保することができる。また、ダミー画素部 122におけるゲート 電極の位置や大きさを変更するなど、半導体層 11の長さや位置を変更することがで きる構成であれば同様に広く透明領域を確保することができる。
[0067] さらに、ダミー画素部 122は、蓄積容量部 15を構成する 2つの電極に相当する電 極のうち、蓄積容量線 170を構成する電極のみを設けることにより広い透明領域を確 保することができる。すなわち、ダミー画素部 122において、画素形成部 112a, 112 bにおける蓄積容量部 15を構成する 2つの電極のうちの蓄積容量線 170に対向する 側（対向基板 200に近い側）に設けられた一方の電極に相当する電極を省略し、そ の他方の電極である蓄積容量線 170をダミー画素部 122の外部へ引き出される蓄積 容量線 170と同一の幅に縮小することにより、結果としてダミー画素部 122の中央近 傍の蓄積容量線 170から図の上下方向それぞれのゲートバスライン 150までの間に 広 ヽ透明領域を確保することができる。
[0068] 以上のように確保された広い透明領域に、図 12に示される従来の記号 21と同じ大 きさの記号 22が表記される。図 2では、記号 22として「111」という数字が示されてい る。この記号 22は、図 13Aに示される場合のように反射電極（と同じ材料）により構成 されないが、図 13B〜図 13Dに示されるようにソース電極、ゲート電極、または半導 体層 11 (と同じ材料）により形成されるので、この記号 22を付すことにより製造コストが 高くなることはない。
[0069] また、上記のように記号 22が付されたダミー画素部 122は、図 12に示す記号表記 部 902の機能を有するとともに、従来のダミー画素部と同様、薄膜トランジスタを伴う ことにより、画素形成部に含まれる画素電極の静電気による破壊を抑制することがで きる。さらに、ダミー画素部 122は、画素形成部に隣接した位置にあって他の画素形 成部と同一の配置距離で配線および画素電極が形成されるので、ダミー画素部が配 置されることにより、画素形成部における（他の配線や画素電極との間の）寄生容量 に変化が生じることはない。また、ダミー画素部 122は、隣り合う画素形成部 112bの 層構造と同様の層構造を有しているので、表示面と垂直方向の高さ (厚さ）をほぼ揃 えることができ、液晶層の厚さ（セルギャップ)をほぼ均一にすることができる。したが つて、ダミー画素部 122は、図 12に示す従来のダミー画素部 901と同様の機能を有 している。
[0070] このようにダミー画素部 122は、図 12に示すダミー画素部 901および記号表記部 9 02の機能を併せ持つため、額縁領域 120を狭くすることができ、結果として表示装置 全体を小型化することができる。
[0071] また、額縁領域 120を狭くすることなく（したがって表示装置全体をことさら小型化す ることなく）、額縁領域 120において従来の場合より広くなつた部分（図 12に示す従 来における記号表記部 902に相当する領域)をソースバスライン 160やゲートバスラ イン 150などの配線を屈曲させる（引き回す)領域として使用することにより、これらに 接続されるソースドライバ 130およびゲートドライバ 140を適宜の位置に配置すること ができる。
[0072] 図 3は、ソースドライバ 130およびゲートドライバ 140を適宜の位置に配置した例を 示す図である。図 3に示されるように、ソースドライバ 130は表示領域 110から見て図 の下方であって、さらに図の左側へ偏った位置に配置されているので、ソースバスラ インは左下方向へ屈曲されて配線されている。また、ゲートドライバ 140は図の右側 であって、さらに図の上方へ偏った位置に配置されているので、ゲートバスラインは 右上方向へ屈曲されて配線されて 、る。このようにゲートバスラインおよびソースバス ラインを屈曲して（引き回して)配線することが可能となった結果、図 3に示される円 B 内にソースドライバ 130およびゲートドライバ 140を形成するための領域として使用さ れない広い余剰領域が生じている。したがって、この広い余剰領域に所定の付カロ的 な機能を実現するための回路や構成物を形成することにより、表示装置を大きくする ことなく新たな機能を付加することができる。なお、ソースドライバ 130およびゲートド ライバ 140の一方のみが上記偏った位置に配置される場合であっても、同様に或る 程度広 、上記余剰領域が生じるので、表示装置を大きくすることなく新たな機能を付 カロすることがでさる。
[0073] < 3. 効果 >
以上のように、本表示装置では、額縁領域 120に従来のダミー画素部と同様の機 能を有するダミー画素部 122を形成し、かつ当該ダミー画素部 122にお 、て従来の 記号 21と同じ大きさの記号 22を表記することにより、ダミー画素部と記号表記のため に必要とされる額縁領域を小さくすることができる。また、このことにより設計時におけ る額縁領域 120での配線レイアウトの自由度が高まるので、額縁領域 120における 各種配線やソースドライバ 130およびゲートドライバ 140などの各種回路に対するレ ィアウトの自由度が高まる。その結果、表示装置を大きくすることなく新たな機能を付 カロすることちでさる。
[0074] <4. 変形例 >
<4. 1 第 1の変形例 >
次に、本発明の一実施形態の第 1の変形例について、図 4を参照して説明する。こ の第 1の変形例における表示装置は、上記実施形態における表示装置のように透過 表示は行われず、反射表示のみが行われる。したがって、各画素形成部の画素電極 には、反射電極のみが使用され、透明電極は使用されない。しかし、表示部の等価 回路等の構成および動作は、図 1に示す上記実施形態と同様である。また、この第 1 の変形例における表示装置の画素形成部は、上述のように透明電極を有しない点を 除き、その構成は図 2に示す上記実施形態の場合と同様である。よって、同一の構成 要素には同一の符号を付してそれらの説明は省略する。
[0075] 図 4は、図 2と同様、第 1の変形例において、表示領域 110と額縁領域 120との境 界付近における素子基板 100の詳細な構成を示す拡大平面図である。図 4には、表 示領域 110に設けられる同一構成の 2つの画素形成部 113a, 113bと、額縁領域 12 0に設けられるダミー画素部 123とが示されている。この画素形成部 113a, 113bは、 図 2に示す画素形成部 112a, 112bと、透明電極 16が省略され、これ代えて反射電 極 37のみが画素形成部全体を覆うように形成されて!ヽる点を除 、て同一の構成であ るので、その説明は省略する。また、ゲートバスライン 150、ソースバスライン 160、お よび蓄積容量線 170などの構成も同一であるので、その説明は省略する。
[0076] 図 4に示すダミー画素部 123は、図 2に示すダミー画素部 122と同一の半導体層 1 1、コンタクトホール 13、およびスルーホール 14と、形状は異なるが画素形成部 113a , 113bと同一の反射電極素材力もなる反射電極 37とを含む。なお、これらの層構造 は図 13A〜図 13Dを参照して前述した従来の層構造と同様であるので、その説明は 省略する。
[0077] また、ダミー画素部 123において、半導体層 11により構成される薄膜トランジスタの ゲート電極は、画素形成部 113a, 113bと同様に 3つに分割するのではなく 2つに分 割することにより、ダミー画素部 122における場合と同様に、ダミー画素部 123におい ても記号 23を表記可能な (ダミー画素部 122における透明領域に相当する）空き領 域を形成することができる。
[0078] さらに、ダミー画素部 123において、蓄積容量線 170に相当する電極のみを設け、 画素形成部 113a, 113bにおける蓄積容量部 15を構成する 2つの電極のうちの蓄 積容量線 170に対向する側（対向基板 200に近い側）に設けられた一方の電極に相 当する電極を省略することにより、ダミー画素部 122と同様に広 ヽ空き領域を確保す ることがでさる。
[0079] 以上のように確保された広い空き領域に、図 12に示される従来の記号 21と同じ大 きさの記号 23が表記される。この記号 23は、図 13Aに示される場合のように反射電 極により構成されるが、反射電極により記号 23そのものを形成するのではなぐ図 4 に示されるように、記号 23の形状をなす部分を取り除 、た (切り抜!/ヽた)形状の反射 電極 37により、記号 23が表記されている。このように記号 23は、反射表示のための 反射電極 37により形成されるので、この記号 23を付すことにより製造コストが高くなる ことはない。
[0080] このように記号 23が付されたダミー画素部 123は、従来のダミー画素部と同様、画 素形成部に含まれる画素電極の静電気による破壊を抑制することができ、また画素 形成部における寄生容量に変化が生じないようにすることができ、さらに液晶層の厚 さ（セルギャップ）をほぼ均一にすることができる。よって、このダミー画素部 123は、 ダミー画素部 122と同様、額縁領域 120を狭くすることができ、結果として表示装置 全体を小型化することができる。
[0081] また、額縁領域 120を狭くすることなぐ額縁領域 120において従来の場合より広く なった部分をソースバスライン 160やゲートバスライン 150などの配線を屈曲させる領 域として使用することにより、これらに接続されるソースドライバ 130およびゲートドライ バ 140を適宜の位置に配置することができ、このことにより生じる余剰領域に所定の 付加的な機能を実現するための回路や構成物を形成することにより、表示装置を大 きくすることなく新たな機能を付加することができる。
[0082] 以上のように、本表示装置では、額縁領域 120に従来のダミー画素部と同様の機 能を有するダミー画素部 123を形成し、かつ当該ダミー画素部 123にお 、て従来の 記号 21と同じ大きさの記号 23を表記することにより、ダミー画素部と記号表記のため に必要とされる額縁領域を小さくすることができる。
[0083] <4. 2 第 2の変形例 >
次に、本発明の一実施形態の第 2の変形例について、図 5を参照して説明する。こ の第 2の変形例における表示装置は、上記実施形態における表示装置と同様に透 過表示が行われ、その表示部の等価回路等の構成および動作は、図 1に示す上記 実施形態と同様である。また、本表示装置における画素形成部の構成は、従来の場 合と同様にリペア部 18を備える点を除き、図 2に示す上記実施形態の場合と同様で ある。よって、同一の構成要素には同一の符号を付してそれらの説明は省略する。
[0084] 図 5は、図 2と同様、第 2の変形例において、表示領域 110と額縁領域 120との境 界付近における素子基板 100の詳細な構成を示す拡大平面図である。図 5には、表 示領域 110に設けられる同一構成の 2つの画素形成部 114a, 114bと、額縁領域 12 0に設けられるダミー画素部 122とが示されている。この画素形成部 114a, 114bは、 図 2に示す画素形成部 112a, 112bと、図 12に示される従来のリペア部 18と同一の リペア部 18を有する点を除いて同一の構成であり、また、ゲートバスライン 150、ソー スバスライン 160、および蓄積容量線 170などの構成も同一であるので、これらの説 明は省略する。
[0085] なお、ここでのリペア部 18は、製造時における画素形成部の不良を修復するため に設けられるが、画素形成部の配線変更のために設けられる構成要素であれば、所 定の絶縁層を挟んだ 1対の電極カゝらなるものに限定されず、例えば予備のトランジス タなどのスイッチング手段や配線の切断部または接続部などであってもよい。
[0086] さらに図 5に示すダミー画素部 122は、図 2に示すダミー画素部 122と同一の構成 であるので、同一の構成要素には同一の符号を付してその説明を省略する。ここで、 ダミー画素部 122は、画素形成部 114a, 114bと同様のリペア部 18を備えていない 力 このことによってダミー画素部の機能に悪影響を生じることはない。なぜなら、リぺ ァ部 18は、製造時における画素形成部の不良を修復するため、輝点となっていた不 良を有する画素形成部を黒点に変えて表示不良を目立たないようにするものである ので、表示を行わないダミー画素部に不要であり、またリペア部 18を省略しても画素 形成部における寄生容量にはほとんど変化が生じないからである。
[0087] 以上のように、本表示装置では、額縁領域 120に従来のダミー画素部と同様の機 能を有するダミー画素部 122を形成し、かつ当該ダミー画素部 122にお 、て従来の 記号 21と同じ大きさの記号 22を表記することにより、ダミー画素部と記号表記のため に必要とされる額縁領域を小さくすることができる。 [0088] <4. 3 第 3の変形例 >
次に、本発明の一実施形態の第 3の変形例について、図 6を参照して説明する。こ の第 3の変形例における表示装置は、図 12に示す従来例における表示装置と同様 に半透過表示が行われるが、その表示部の等価回路等の構成および動作は、図 1 に示す上記実施形態と同様である。また、本表示装置における画素形成部の構成は 、従来の場合と同様にリペア部 18および反射電極 17を備える点を除き、図 2に示す 上記実施形態の場合と同様である。よって、同一の構成要素には同一の符号を付し てそれらの説明を省略する。
[0089] 図 6は、図 2と同様、第 3の変形例において、表示領域 110と額縁領域 120との境 界付近における素子基板 100の詳細な構成を示す拡大平面図である。図 6には、表 示領域 110に設けられる同一構成の 2つの画素形成部 111a, 111bと、額縁領域 12 0に設けられるダミー画素部 122とが示されている。この画素形成部 11 la, 11 lbは、 図 12に示す従来の画素形成部 11 la, 111bと同一の構成であり、また、ゲートバスラ イン 150、ソースバスライン 160、および蓄積容量線 170などの構成も同一であるの で、それらの説明は省略する。
[0090] さらに図 6に示すダミー画素部 122は、図 2に示すダミー画素部 122と同一の構成 であるので、同一の構成要素には同一の符号を付してその説明を省略する。もっとも 、ダミー画素部 122における記号 22は、第 1の変形例の場合とは異なって、従来の 場合と同様に図 13Aに示されるように反射電極により構成されてもよい。なお、ダミー 画素部 122にリペア部 18が備えられていなくてもダミー画素部の機能に影響を生じ ることはな!/、点にっ ヽては前述した。
[0091] 以上のように、本表示装置では、額縁領域 120に従来のダミー画素部と同様の機 能を有するダミー画素部 122を形成し、かつ当該ダミー画素部 122にお 、て従来の 記号 21と同じ大きさの記号 22を表記することにより、ダミー画素部と記号表記のため に必要とされる額縁領域を小さくすることができる。
[0092] <4. 4 第 4の変形例 >
次に、本発明の一実施形態の第 4の変形例について、図 7を参照して説明する。こ の第 4の変形例における表示装置は、図 12に示す従来例における表示装置と同様 に半透過表示が行われるが、その表示部の等価回路等の構成および動作は、図 1 に示す上記実施形態と同様であり、また本表示装置における画素形成部の構成は、 従来の場合と同様にリペア部 18および反射電極 47を備える点を除き、図 2に示す上 記実施形態の場合と同様である。よって、同一の構成要素には同一の符号を付して それらの説明は省略する。
[0093] 図 7は、図 2と同様、第 4の変形例において、表示領域 110と額縁領域 120との境 界付近における素子基板 100の詳細な構成を示す拡大平面図である。図 7には、表 示領域 110に設けられる同一構成の 2つの画素形成部 111a, 111bと、額縁領域 12 0に設けられるダミー画素部 126とが示されている。この画素形成部 11 la, 11 lbは、 図 12に示す従来の画素形成部 11 la, 111bと同一の構成であり、またゲートバスラ イン 150、ソースバスライン 160、および蓄積容量線 170などの構成も同一であるの で、それらの説明は省略する。
[0094] 図 7に示すダミー画素部 126は、図 2に示すダミー画素部 122と同一の半導体層 1 1、コンタクトホール 13、およびスルーホール 14と、形状は異なるが画素形成部 11 la , 11 lbと同一の反射電極素材力 なる反射電極 47とを含む。なお、これらの層構造 は図 13A〜図 13Dを参照して前述した従来の層構造と同様であるので、その説明を 省略する。
[0095] このダミー画素部 126の空き領域には、図 12に示される従来の記号 21と同じ大き さの記号 26が表記される。この記号 26は、図 13B〜図 13Dに示されるようにソース 電極、ゲート電極、または半導体層 11 (と同じ材料）により形成される力 これらの図と は異なり、対向基板 200側から見てダミー画素部 126全面が覆われるように反射電 極 47が形成される。したがって、対向基板 200と向かい合う面からは、反射電極 47 に遮られることにより記号 26を見ることはできない。し力し、上述したように記号 26は 上記空き領域に形成されるので、対向基板 200と向かい合う面とは反対側の面から は記号 26を見ることができる。したがって、対向基板 200と向かい合う面とは反対側 の面力も見て記号 26が正しく表記されるよう、図 7に示される記号 26は、対向基板 2 00と向かい合う面から見て鏡面反転された形状に形成される。また、上述したように この記号 26を付すことにより製造コストが高くなることはない。なお、ダミー画素部 12 6にリペア部 18が備えられていなくてもダミー画素部の機能に影響を生じることはな い点については前述した。
[0096] 以上のように、本表示装置では、額縁領域 120に従来のダミー画素部と同様の機 能を有するダミー画素部 126を形成し、かつ当該ダミー画素部 126にお 、て従来の 記号 21と同じ大きさの記号 26を表記することにより、ダミー画素部と記号表記のため に必要とされる額縁領域を小さくすることができる。
[0097] < 4. 5 第 5の変形例 >
次に、本発明の一実施形態の第 5の変形例について、図 8を参照して説明する。こ の第 5の変形例における表示装置は、図 2に示す上記実施形態における表示装置と 同様に透過表示が行われ、その表示部の等価回路等の構成および動作は、図 1に 示す上記実施形態と同様であり、また本表示装置における画素形成部の構成も、図 2に示す上記実施形態の場合と同様である。よって、同一の構成要素には同一の符 号を付してそれらの説明は省略する。
[0098] 図 8は、第 5の変形例において、表示領域 110と額縁領域 120との境界付近であつ てソースドライバ 130近傍における素子基板 100の詳細な構成を示す拡大平面図で ある。図 7には、表示領域 110に設けられる同一構成の 3つの画素形成部 117a, 11 7b, 117cと、額縁領域 120に設けられる同一構成の 3つのダミー画素部 127a, 127 b, 127cと力示されて!/、る。この画素形成咅 117a, 117b, 117cは、図 2に示す上記 実施形態における画素形成部 112a, 112bと同一の構成であり、またゲートバスライ ン 150、ソースバスライン 160、および蓄積容量線 170などの構成も同一であるので、 それらの説明は省略する。
[0099] 図 8に示すダミー画素部 127a, 127b, 127cは、画素形成部 117a, 117b, 117c と同一の半導体層 11、コンタクトホール 12、コンタクトホール 13、スルーホール 14、 および透明電極 16とを含む。なお、これらの層構造は図 13A〜図 13Dを参照して前 述した従来の層構造と同様であるので、その説明を省略する。
[0100] ここで、ダミー画素部 127a, 127b, 127cにおいて、半導体層 11により構成される 薄膜トランジスタのゲート電極は、図 8に示されるように画素形成部 117a, 117b, 11 7cと同様に 3つに分割されている。その結果、上記コンタクトホール 12から上記コン タクトホール 13およびスルーホール 14までの距離を短くすることができず、上記実施 形態のようにコンタクトホール 13およびスルーホール 14の設置位置を変更することが できな 、ので、その点にお!、ては空き領域を形成することができな 、。
[0101] しかし、上記実施形態とは異なり、図 8に示すダミー画素部 127a, 127b, 127cは 、画素形成部 117a, 117b, 117cに備えられる蓄積容量線 170に相当する電極を 含む蓄積容量部 15を構成する 2つの電極がいずれも省略されている。その結果、ダ ミー画素部 127a, 127b, 127c中央近傍から、図の上方向に設けられるゲートバス ライン 150までと、図の下方向に設けられるスルーホール 14の設置位置までとの間 に広い透明領域 (空き領域)を確保することができる。なお、蓄積容量線 170に相当 する電極を含む蓄積容量部 15は、表示のためにのみ使用されるのでダミー画素部 1 27a, 127b, 127c (およびこれらと行方向に隣り合う全てのダミー画素部）には不要 であり、これを省略してもよい。またこれを省略したとしても列方向に隣接する画素形 成部における寄生容量にはほとんど変化が生じないので問題は生じない。
[0102] 以上のように確保された広い透明領域に、図 12に示される従来の記号 21とほぼ同 じ大きさの記号 27が表記される。この記号 22は、図 13Aに示される場合のように反 射電極により構成されないが、図 13B〜図 13Dに示されるようにソース電極、ゲート 電極、または半導体層 11 (と同じ材料）により形成されるので、この記号 27を付すこと により製造コストが高くなることはない。
[0103] また、本変形例におけるダミー画素部 127a, 127b, 127cは、他の変形例および 上記実施形態とは異なり、パッド部 70を備える。このパッド部 70は、ソースバスライン 160の一部と連続するように矩形状に形成されており、コンタクトホール 13およびス ルーホール 14近傍の空き領域に形成される。このパッド部 70は、装置の外部からこ れと接触する針状のプローブなどを介して周知の検査または評価解析のための信号 が入出力される。このパッド部 70は、ダミー画素部 127a, 127b, 127c内の空き領域 に形成されることから、従来のノッド部のようにダミー画素部外の額縁領域 120にお いて新たに設定された専用の領域に形成する必要がない。よってこの構成により、額 縁領域 120を狭くすることができ、結果として表示装置全体を小型化することができる [0104] なお、上記パッド部 70は、ソースバスライン 160の一部と連続するように形成されて いるが、ゲートバスライン 150の一部と連続するように形成されてもよいし、コンタクト ホール 13と電気的に接続されるように形成されてもよい。また、これらの 2つ以上が形 成されてもよい。
[0105] 以上のように、本表示装置では、額縁領域 120に従来のダミー画素部と同様の機 能を有するダミー画素部 127a, 127b, 127cを形成し、かつ当該ダミー画素部 127a , 127b, 127cにおいて従来の記号 21と同じ大きさの記号 27を表記することにより、 ダミー画素部と記号表記のために必要とされる額縁領域を小さくすることができる。さ らに、パッド部 70をダミー画素部 127a, 127b, 127c内に形成することにより、ノッド を形成するために必要とされる額縁領域を小さくすることができる。
[0106] < 4. 6 第 6の変形例 >
次に、本発明の一実施形態の第 6の変形例について、図 9を参照して説明する。こ の第 6の変形例における表示装置は、図 2に示す上記実施形態における表示装置と 同様アクティブマトリクス型表示装置であるが、これとは異なり素子基板 100上には薄 膜トランジスタに代えて同じスイッチング素子として知られる薄膜ダイオードが設けら れる。この薄膜ダイオードは金属の上部電極および下部電極と、これらの電極に挟持 される絶縁層とからなる、いわゆ MIM (MetaHnsulator- Metal)構造を有している。な お、その詳し 、構造にっ 、ては周知であるためその説明を省略する。
[0107] また、素子基板 100上にはゲートバスラインが存在せず、対向基板 200上にこのゲ ートバスラインに相当する平行な複数の走査電極が形成されている。この走査電極 は、素子基板 100上に形成されるソースバスラインに相当する信号電極と直交するよ う設けられて ヽる。この走査電極に所定の選択信号が印加されることにより対応する 薄膜ダイオードが選択されると、当該走査電極と所定の信号電極との間の印加電圧 に対応した電圧が、当該信号電極に繋がる上記下部電極と画素電極に繋がる上記 上部電極との間に印加される。この印加電圧が当該薄膜ダイオードに書き込まれ、こ れに対応する電荷が液晶層に蓄積される。この印加電圧によって液晶層の光透過率 が制御されることにより、外部の信号源力 受け取った画像データ信号の表す画像 が表示される。 [0108] 図 9は、第 6の変形例において、表示領域 110と額縁領域 120との境界付近におけ る素子基板 100の詳細な構成を示す拡大平面図である。図 9には、表示領域 110に 設けられる同一構成の 2つの画素形成部 118a, 118bと、額縁領域 120に設けられ るダミー画素部 128とが示されている。
[0109] 画素形成部 118a, 118bは、上部電極 81および下部電極 82を含む薄膜ダイォー ド 80と、画素電極である透明電極 86および反射電極 87とを備える。これら透明電極 86および反射電極 87により、本表示装置は半透過型の表示を行う。
[0110] 図 9に示すダミー画素部 128は、画素形成部 118a, 118bと同一の上部電極 81お よび下部電極 82を含む薄膜ダイオード 80と、記号 28と、透明電極 86とを備えるが、 反射電極 87は省略されている。この構成により、対向基板 200と向かい合う面から、 反射電極 87に遮られることなく記号 28を見ることができる。また、この記号 28は、上 部電極 81、下部電極 82、または反射電極 87と同一の素材で同時に形成される。そ うすれば、この記号 28を付すことにより製造コストが高くなることはない。
[0111] 以上のように、本表示装置では、額縁領域 120に従来のダミー画素部と同様の機 能を有するダミー画素部 128を形成し、かつ当該ダミー画素部 128にお 、て従来の 記号 21と同じ大きさの記号 28を表記することにより、ダミー画素部と記号表記のため に必要とされる額縁領域を小さくすることができる。
[0112] < 4. 7 第 7の変形例 >
次に、本発明の一実施形態の第 7の変形例について、図 10を参照して説明する。 この第 7の変形例における表示装置は、図 2に示す上記実施形態における表示装置 とは異なり単純マトリクス型の表示装置である。なお、表示装置の全体的な構造は図 11に示す構造と同様であるので、全体として同一の構成要素には同一の符号を付し てその説明を省略する。
[0113] この表示装置の対向基板 200上には平行な複数の走査電極が形成されており、素 子基板 100上には上記走査電極とそれぞれ直交するように平行な複数の信号電極 が形成されている。これら走査電極と信号電極との間に印加される電圧によって液晶 層の光透過率が制御されることにより、外部の信号源力 受け取った画像データ信 号の表す画像が表示される。 [0114] 図 10は、第 7の変形例において、表示領域 110と額縁領域 120との境界付近にお ける素子基板 100の詳細な構成を示す拡大平面図である。図 10には、表示領域 11 0に設けられる同一構成の 2つの画素形成部 119a, 119bと、額縁領域 120に設けら れるダミー画素部 129とが示されている。なお、このダミー画素部 129には、スィッチ ング素子が設けられていないので、一般的なダミー画素部とは異なるが、後述するよ うにセルギャップを解消させることができる点で一般的なダミー画素部と共通の機能 を有している。
[0115] 画素形成部 119a, 119bは、画素電極である透明電極 96および反射電極 97を備 える。これら透明電極 96および反射電極 97により、本表示装置は半透過型の表示を 行う。これらの構成は上述した第 6の変形例と同様である。
[0116] し力 図 10に示すダミー画素部 129は、第 6の変形例における構成とは異なり、透 明電極 76と反射電極 97とを備えている。記号 29は、透明電極 76内の適宜の位置に 反射電極 97を配置することにより構成されている。この構成により、対向基板 200と 向かい合う面から、反射電極 97に遮られることなく記号 29を見ることができ、また画 素形成部が反射表示状態であっても透過表示状態であっても記号 29を見ることがで きる。さらにこの記号 29は、反射電極 87から構成されるので、この記号 28を付すこと により製造コストが高くなることはない。なお、第 7の変形例においても本変形例と同 様に構成することができるし、また本変形例においても第 7の変形例と同様に反射電 極 97を省略した構成とすることも可能である。
[0117] もっとも、単純マトリクス型の液晶表示装置に採用されることが多い STN (Super Twi sted Nematic )モードの液晶配向では、セルギャップの不均一により表示のむらが出 易！、ことが知られて 、る。このこと力も記号 29を透明電極 96のみにより形成すると、 周辺部に反射電極 97を配された画素形成部 119bとの間で電極の膜厚の相違によ るセルギャップを生じてしまう。よって、図 10に示されるダミー画素部 129のように、周 辺部に反射電極 97を配し、その中央部近傍に透明電極 96を配し、さらにその透明 電極 96の内部に反射電極 97などの非透明材料を配することにより記号 29を形成す れば、電極の膜厚の相違によるセルギャップを解消することができるので、表示のむ らを抑えることができる。 [0118] なおこのこと力 すれば、第 7の変形例（またはその他の例）において STNモードの 液晶配向が採用される場合、記号 28 (またはその他の記号）は、本変形例における 記号 29と同様に、周辺部に反射電極 97を配した構成が望ましいといえる。
[0119] < 4. 8 その他の変形例 >
本実施形態および各変形例における液晶表示装置は、表示部に液晶を使用して いるが、液晶以外の電気光学素子、例えば有機 EL (Electro Luminescence)素子や LED (light emitting diode)などを使用する表示装置であってもよい。
[0120] 本実施形態および各変形例における液晶表示装置では、ダミー画素部において 蓄積容量を構成する 2つの電極に相当する電極の 1つ以上を省略し、またゲート電 極の数を減らすことで半導体層 11を短くすることによりコンタクトホール 13およびスル 一ホール 14の位置を変更することにより記号を表記可能な (またはパッド部を配置可 能な）空き領域を形成するが、このような構成に代えて、またはこれとともに、ダミー画 素部内のゲートバスラインやソースバスラインの電極幅を狭くすることにより、ダミー画 素部内の空き領域を形成してもよい。また、近年、画素形成部の内部に与えられた電 位を記憶するためのメモリ回路や、スキャナーまたはタツチセンサの機能を実現する ためのセンサー回路が形成されることがある。このような場合には、ダミー画素部から これらの回路を削除してもダミー画素部の機能が損なわれないので、これらの回路を 削除することにより、上記空き領域を形成してもよい。
[0121] 本実施形態および各変形例における液晶表示装置において、記号は素子基板 10 0上に形成されるが、対向基板 200の薄膜材料 (例えばカラーフィルターなど)を使用 することにより対向基板 200上に形成されてもよい。ただし、素子基板 100に形成さ れる配線や回路により、対向基板 200上に形成される記号の一部または全部が覆わ れてしまわな!/ヽように、ダミー画素部内にお ヽて蓄積容量を構成する 2つの電極に相 当する電極の 1つ以上を省略したり、コンタクトホール 13およびスルーホール 14の位 置を変更するなどの前述の構成により空き領域を形成し、この素子基板 100上に形 成された空き領域と向かい合う位置にある対向基板 200の所定領域内に記号を形成 することが必要である。
産業上の利用可能性 本発明は、表示装置に関するものであり、更に詳しくは、液晶素子や EL素子などを マトリクス状に配置した表示装置に適用されるものであって、さまざまな電子機器、特 に携帯用電子機器に搭載されるような平面型の表示装置である液晶表示装置に適 している。

Claims

請求の範囲
[1] 複数のデータ信号をそれぞれ伝達するための複数のデータ信号線と当該複数の データ信号線と交差する複数の走査信号線との交差点近傍にそれぞれ対応してマト リクス状に配置された複数の画素形成部、および前記複数の画素形成部のうち最も 外側に配置される画素形成部に隣接するように配置された複数のダミー画素部を含 む素子基板と、前記素子基板に対向する位置に設けられ前記表示基板との間に表 示のための電気光学素子を挟持する対向基板とを備える表示装置であって、 前記ダミー画素部は、前記画素形成部に含まれる所定の回路を構成する複数の遮 光性の構成要素に相当する構成要素を少なくとも 1つ以上含み、前記素子基板の主 面に対して略垂直方向へ離れた位置から見たときの当該ダミー画素部に含まれる前 記構成要素の面積が前記画素形成部に含まれる前記構成要素の面積よりも小さい ことを特徴とする、表示装置。
[2] 前記画素形成部は、前記回路を構成する配線を変更可能なリペア部、所定のメモ リ回路、および所定のセンサ回路のいずれか 1つ以上を前記構成要素として含み、 前記ダミー画素部は、前記画素形成部に含まれるリペア部、メモリ回路、およびセ ンサ回路を 、ずれも含まな 、ことを特徴とする、請求項 1に記載の表示装置。
[3] 前記画素形成部は、所定の第 1の薄膜トランジスタを構成する半導体層を前記構 成要素として含み、
前記ダミー画素部は、前記半導体層よりも面積が小さい半導体層を前記構成要素 として含み、当該小さい半導体層により構成される第 2の薄膜トランジスタを含むこと を特徴とする、請求項 1に記載の表示装置。
[4] 前記第 1の薄膜トランジスタは、複数のゲート電極を含み、
前記第 2の薄膜トランジスタは、前記第 1の薄膜トランジスタにおけるゲート電極の 数よりも少ない数のゲート電極を含むことを特徴とする、請求項 3に記載の表示装置
[5] 前記画素形成部は、対応するデータ信号線から与えられる信号に基づく電位を保 持するための 2つの電極を有する蓄積容量部を含み、
前記ダミー画素部は、前記蓄積容量部に含まれる前記 2つの電極のうちの一方の 電極に相当する電極であって、当該ダミー画素部に隣接する画素形成部に含まれる 前記 2つの電極のうちの一方の電極と繋がる電極のみを含むことを特徴とする、請求 項 1に記載の表示装置。
[6] 前記ダミー画素部は、前記画素形成部に含まれる前記一方の電極よりも細い幅の 電極を含むことを特徴とする、請求項 5に記載の表示装置。
[7] 前記ダミー画素部は、所定の記号を表記する記号表記部を含み、
前記ダミー画素部に含まれる前記構成要素は、前記記号の表記を妨げない位置に 配置されることを特徴とする、請求項 1に記載の表示装置。
[8] 前記画素形成部は、所定の薄膜トランジスタを構成する半導体層、ゲート電極、お よびソース電極を前記構成要素として含み、
前記記号表記部は、前記半導体層と同時に形成される半導体層、前記ゲート電極 と同時に形成される電極、または前記ソース電極と同時に形成される電極のいずれ かを所定の形状に形成することにより前記記号を表記することを特徴とする、請求項
7に記載の表示装置。
[9] 前記画素形成部は、反射表示のための反射電極を前記構成要素として含み、 前記記号表記部は、前記反射電極と同時に形成される電極を所定の形状に形成 することにより前記記号を表記することを特徴とする、請求項 7に記載の表示装置。
[10] 前記対向基板は、当該対向基板の主面に対して略垂直方向へ離れた位置力 見 たとき前記ダミー画素部に重なる領域内に所定の記号を表記する記号表記部を含 み、
ダミー画素部に含まれる構成要素は、前記記号の表記を妨げな!/、位置に配置され ることを特徴とする、請求項 1に記載の表示装置。
[11] 前記ダミー画素部は、前記データ信号線および前記走査信号線の少なくとも一方 と繋がっており、装置外部と所定の信号を入出力可能とするパッド部を含むことを特 徴とする、請求項 1に記載の表示装置。
[12] 前記複数のデータ信号を対応する複数のデータ信号線に与えるデータ信号線駆 動回路をさらに備え、
前記データ信号線駆動回路は、前記データ信号線と繋がる配線であって、前記デ ータ信号線の延びる方向から所定の角度をなすよう屈曲されて前記ダミー画素部の 端部から引き出される配線と接続されることを特徴とする、請求項 1に記載の表示装 置。
所定の選択信号を前記複数の走査信号線に与える走査信号線駆動回路をさらに 備え、
前記走査信号線駆動回路は、前記走査信号線と繋がる配線であって、前記走査 信号線の延びる方向から所定の角度をなすよう屈曲されて前記ダミー画素部の端部 から引き出される配線と接続されることを特徴とする、請求項 1に記載の表示装置。
PCT/JP2006/311591 2005-09-26 2006-06-09 表示装置 WO2007034599A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US11/921,931 US7812914B2 (en) 2005-09-26 2006-06-09 Display device
US12/805,622 US8102497B2 (en) 2005-09-26 2010-08-10 Display device
US13/328,508 US8456602B2 (en) 2005-09-26 2011-12-16 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-278013 2005-09-26
JP2005278013 2005-09-26

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US11/921,931 A-371-Of-International US7812914B2 (en) 2005-09-26 2006-06-09 Display device
US12/805,622 Division US8102497B2 (en) 2005-09-26 2010-08-10 Display device

Publications (1)

Publication Number Publication Date
WO2007034599A1 true WO2007034599A1 (ja) 2007-03-29

Family

ID=37888655

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/311591 WO2007034599A1 (ja) 2005-09-26 2006-06-09 表示装置

Country Status (2)

Country Link
US (3) US7812914B2 (ja)
WO (1) WO2007034599A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI414032B (zh) * 2009-06-15 2013-11-01 Au Optronics Corp 驅動電路結構
JP2015075720A (ja) * 2013-10-11 2015-04-20 セイコーエプソン株式会社 電気光学装置および電子機器
WO2021189494A1 (zh) * 2020-03-27 2021-09-30 京东方科技集团股份有限公司 显示面板和显示装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007034599A1 (ja) * 2005-09-26 2007-03-29 Sharp Kabushiki Kaisha 表示装置
CA2689646A1 (en) * 2007-06-04 2008-12-11 David T. Schwartzel Aqueous treatment apparatus utilizing precursor materials and ultrasonics to generate customized oxidation-reduction-reactant chemistry environments in electrochemical cells and/or similar devices
JP5692691B2 (ja) * 2008-05-09 2015-04-01 Ｎｌｔテクノロジー株式会社 表示装置の検査方法と検査装置及び表示装置用基板と表示装置
US20130050817A1 (en) * 2011-08-26 2013-02-28 Chimei Innolux Corporation 3d image display device
CN103809331B (zh) * 2012-11-15 2017-02-01 北京京东方光电科技有限公司 一种基板以及包含该基板的液晶面板
US9844729B2 (en) * 2012-12-26 2017-12-19 Sony Interactive Entertainment America Llc Systems and methods for managing video game titles and user play metrics for video game titles executing on a game cloud system
KR102037320B1 (ko) * 2013-02-07 2019-10-28 엘지전자 주식회사 로고 일체형 디스플레이 패널을 포함하는 디스플레이 장치
KR101993334B1 (ko) * 2013-04-01 2019-06-27 삼성디스플레이 주식회사 유기 발광 표시 장치, 유기 발광 표시 장치의 리페어 방법 및 유기 발광 표시 장치의 구동 방법
JP6221418B2 (ja) 2013-07-01 2017-11-01 セイコーエプソン株式会社 発光装置および電子機器
KR20150052666A (ko) * 2013-11-06 2015-05-14 삼성디스플레이 주식회사 유기발광표시장치
KR20150066659A (ko) * 2013-12-06 2015-06-17 삼성디스플레이 주식회사 인터페이스 및 이에 연결된 디스플레이
JP2016057344A (ja) * 2014-09-05 2016-04-21 株式会社ジャパンディスプレイ 表示装置
KR20160077475A (ko) * 2014-12-23 2016-07-04 삼성디스플레이 주식회사 표시장치
JP6918090B2 (ja) * 2015-10-30 2021-08-11 株式会社ジャパンディスプレイ 液晶表示装置
KR102632617B1 (ko) * 2016-08-08 2024-02-02 삼성디스플레이 주식회사 마스크 조립체, 이를 이용한 표시 장치의 제조장치, 이를 이용한 표시 장치의 제조방법 및 표시 장치
JP6740108B2 (ja) * 2016-11-30 2020-08-12 株式会社ジャパンディスプレイ 表示装置
EP3791571B1 (en) * 2018-05-08 2024-04-03 Guangdong Oppo Mobile Telecommunications Corp., Ltd. Terminal device and image capturing method
CN111474781B (zh) * 2020-04-13 2022-04-08 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
US11385734B2 (en) 2020-06-23 2022-07-12 Microsoft Technology Licensing, Llc Multi-panel display device
WO2023159592A1 (zh) * 2022-02-28 2023-08-31 京东方科技集团股份有限公司 一种电路板、显示基板及显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01167822A (ja) * 1987-12-24 1989-07-03 Matsushita Electric Ind Co Ltd 液晶表示パネル
JPH03107127A (ja) * 1989-09-20 1991-05-07 Sanyo Electric Co Ltd 液晶表示装置
JPH0453923A (ja) * 1990-06-21 1992-02-21 Sanyo Electric Co Ltd アクティブマトリクス型液晶表示装置
JPH0990411A (ja) * 1995-09-20 1997-04-04 Sony Corp アクティブマトリクス表示装置
JPH09288284A (ja) * 1996-04-23 1997-11-04 Seiko Epson Corp 液晶表示パネル
JPH1152427A (ja) * 1997-08-07 1999-02-26 Sharp Corp 液晶表示装置
JP2001075108A (ja) * 1999-09-06 2001-03-23 Seiko Epson Corp 液晶装置及びその製造方法
JP2001188228A (ja) * 1999-12-28 2001-07-10 Optrex Corp 透過型カラー液晶表示素子
JP2003233330A (ja) * 2001-12-06 2003-08-22 Seiko Epson Corp 電気光学装置及び電子機器
JP2004163600A (ja) * 2002-11-12 2004-06-10 Seiko Epson Corp 電気光学パネル及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000292805A (ja) 1999-04-02 2000-10-20 Matsushita Electric Ind Co Ltd 液晶表示装置
TW588179B (en) * 2001-07-25 2004-05-21 Hannstar Display Corp Substrate structure for thin film transistor array
JP2003098540A (ja) 2001-09-26 2003-04-03 Sharp Corp 表示装置
US20050280766A1 (en) * 2002-09-16 2005-12-22 Koninkiljke Phillips Electronics Nv Display device
JP4222051B2 (ja) 2003-02-20 2009-02-12 ソニー株式会社 液晶表示装置
JP2004361618A (ja) * 2003-06-04 2004-12-24 Hitachi Displays Ltd 液晶表示装置
JP4285158B2 (ja) * 2003-08-29 2009-06-24 セイコーエプソン株式会社 電気光学装置及び電子機器
TWI229440B (en) * 2003-10-09 2005-03-11 Au Optronics Corp Electrostatic discharge protection structure
JP4419603B2 (ja) * 2004-02-25 2010-02-24 日本電気株式会社 液晶表示装置の駆動方法
JP2006078974A (ja) * 2004-09-13 2006-03-23 Toshiba Matsushita Display Technology Co Ltd 光源装置
WO2007034599A1 (ja) * 2005-09-26 2007-03-29 Sharp Kabushiki Kaisha 表示装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01167822A (ja) * 1987-12-24 1989-07-03 Matsushita Electric Ind Co Ltd 液晶表示パネル
JPH03107127A (ja) * 1989-09-20 1991-05-07 Sanyo Electric Co Ltd 液晶表示装置
JPH0453923A (ja) * 1990-06-21 1992-02-21 Sanyo Electric Co Ltd アクティブマトリクス型液晶表示装置
JPH0990411A (ja) * 1995-09-20 1997-04-04 Sony Corp アクティブマトリクス表示装置
JPH09288284A (ja) * 1996-04-23 1997-11-04 Seiko Epson Corp 液晶表示パネル
JPH1152427A (ja) * 1997-08-07 1999-02-26 Sharp Corp 液晶表示装置
JP2001075108A (ja) * 1999-09-06 2001-03-23 Seiko Epson Corp 液晶装置及びその製造方法
JP2001188228A (ja) * 1999-12-28 2001-07-10 Optrex Corp 透過型カラー液晶表示素子
JP2003233330A (ja) * 2001-12-06 2003-08-22 Seiko Epson Corp 電気光学装置及び電子機器
JP2004163600A (ja) * 2002-11-12 2004-06-10 Seiko Epson Corp 電気光学パネル及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI414032B (zh) * 2009-06-15 2013-11-01 Au Optronics Corp 驅動電路結構
US9057922B2 (en) 2009-06-15 2015-06-16 Au Optronics Corp. Method for repairing driver circuit structure
JP2015075720A (ja) * 2013-10-11 2015-04-20 セイコーエプソン株式会社 電気光学装置および電子機器
WO2021189494A1 (zh) * 2020-03-27 2021-09-30 京东方科技集团股份有限公司 显示面板和显示装置
US11930673B2 (en) 2020-03-27 2024-03-12 Boe Technology Group Co., Ltd. Display panel and display device

Also Published As

Publication number Publication date
US7812914B2 (en) 2010-10-12
US20110025971A1 (en) 2011-02-03
US20090218569A1 (en) 2009-09-03
US8102497B2 (en) 2012-01-24
US8456602B2 (en) 2013-06-04
US20120154261A1 (en) 2012-06-21

Similar Documents

Publication Publication Date Title
WO2007034599A1 (ja) 表示装置
US9293101B2 (en) Liquid crystal display including pixels arranged in columns
US10453869B2 (en) Display apparatus
TWI396023B (zh) 液晶顯示器
JP4572854B2 (ja) 液晶装置及び電子機器
KR101906248B1 (ko) 액정 디스플레이 장치
KR101005654B1 (ko) 표시 장치
JP3321807B2 (ja) 液晶パネル用基板，液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法
JP5024110B2 (ja) 電気光学装置及び電子機器
KR20080009889A (ko) 액정 표시 장치
KR20140080670A (ko) 액정 디스플레이 장치
JP2007248999A (ja) 液晶装置及び電子機器
US10319316B2 (en) Electro-optical device including a plurality of scanning lines
JP2007226243A (ja) 液晶表示装置
JP5089773B2 (ja) 表示装置、及びテレビ受信装置
KR102076841B1 (ko) 보조 공통 배선을 구비한 평판 표시장치용 박막 트랜지스터 기판
KR101944363B1 (ko) 액정 디스플레이 장치
JP2007094089A (ja) 電気光学装置及び電子機器
JP2020201345A (ja) 液晶表示装置
KR20140081482A (ko) 플렉서블 액정 디스플레이 장치
CN213815330U (zh) 显示装置
JP2011128334A (ja) 液晶装置および電子機器
JP2011128335A (ja) 液晶装置および電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11921931

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06757214

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP

点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载