WO2006038390A1

WO2006038390A1 - 半導体装置

Info

Publication number: WO2006038390A1
Application number: PCT/JP2005/015405
Authority: WO
Inventors: Koji Otsuka; Shinichi Iwakami
Original assignee: Sanken Electric Co., Ltd.
Priority date: 2004-09-30
Filing date: 2005-08-25
Publication date: 2006-04-13
Also published as: JP4389935B2; JPWO2006038390A1; US7692298B2; US20070051938A1

Abstract

　ヘテロ界面である半導体層１３と半導体層１４との界面１０１の近傍には、２次元キャリア１０２が発生している。主面１００から界面１０１まで到達するように凹部３１および凹部３２が形成されている。凹部３１の底面３１ａおよび側面３１ｂ上には、半導体層１３および１４とショットキー接合を形成する金属からなる電極１５が形成されている。凹部３２の底面３２ａおよび側面３２ｂ上には、半導体層１３および１４と低抵抗接触を形成すると共に低抵抗接触する金属からなる電極１６が形成されている。これにより、電極と半導体層との接触抵抗を低減すると共に、高周波特性を向上した半導体装置を提供する。

Description

明細書

半導体装置

技術分野

[0001] 本発明は、 III族窒化物半導体材料を利用した半導体装置に関し、特に動作特性の改善を図った半導体装置に関する。

本願は、 2004年 9月 30日に出願された特願 2004— 289248号に対し優先権を主張し、その内容をここに援用する。

背景技術

[0002] GaNに代表される III族窒化物半導体は、絶縁破壊電界強度が従来の Siの約 10倍と大きぐ飽和ドリフト速度が従来の Siの約 3倍であり、移動度の点からも優れているため、高周波 ·高出力デバイス用半導体材料として注目されている。図 9は、窒化物半導体を利用した従来の半導体装置 2の断面構造を示している。基板 21上には、窒化物半導体材料からなるバッファ層 22が形成され、ノッファ層 22上には、 GaN等の窒化物半導体材料からなる半導体層 23が形成されている。

[0003] 半導体層 23上には、 Al Ga N (0<X≤ 1)等の窒化物半導体材料からなる半導

X 1 -X

体層 24が形成されている。半導体層 24の主面 200上には、電極 25および 26が形成されている。半導体層 23と半導体層 24との境界における界面 201には、窒化物半導体の自発分極によって分極電荷が発生する。更に半導体層 23における窒化物半導体の格子定数と半導体層 24における窒化物半導体の格子定数との違いによつて生じる歪みによって、界面 201の近傍にピエゾ電気分極 (ピエゾ電界分極ともいう）が生じる。これにより、半導体層 23と半導体層 24との界面近傍にこれら分極電荷に基づく 2次元キャリア（2次元電子ガス層又は 2次元ホールガス層ともいう） 202が発生する。

[0004] この歪みは、半導体層 23の格子と半導体層 24の格子との大きさが異なることにより半導体層 24に生じる機械的な引つ張り応力によって生じる歪みであり、それがピエゾ電気分極に寄与して!/、る。半導体層 23と半導体層 24のバンドギャップエネルギーが大きいので、界面 201の近傍には高濃度の 2次元キャリアが発生する。なお、特許文献 1には上記の構造に類似した半導体装置が記載されて、る。

特許文献 1 :特開 2003— 100778号公報

発明の開示

発明が解決しょうとする課題

[0005] しかし、窒化物半導体材料を利用した従来の半導体装置においては、半導体層の上に設けられた電極と 2次元キャリアとの間の半導体層内の内部抵抗が比較的大きく、順方向電圧を十分低くできないという問題があった。また、電極と 2次元キャリアとの間に寄生容量が発生し、半導体装置の高周波特性に影響を与えるという問題もあつた。

課題を解決するための手段

[0006] 本発明は、上述した問題点に鑑みてなされたものであって、順方向電圧を十分に低くできると共に、高周波特性を向上した半導体装置を提供することを目的とする。本発明は上記の課題を解決するためになされたもので、本発明は、第 1の半導体材料カゝらなる第 1の半導体層と、該第 1の半導体層上に形成される第 2の半導体材料からなる第 2の半導体層と、前記第 1の半導体層内における、前記第 2の半導体層との界面付近に形成される 2次元キャリアと、前記第 1の半導体層と前記第 2の半導体層との界面と対向する前記第 2の半導体層の主面力前記界面まで到達するように形成された凹部と、前記凹部の底面および側面に形成され、前記第 1および第 2の半導体層との間にショットキー接合を形成する第 1の電極と、前記第 2の半導体層の

、前記第 1の電極とは離れた領域に形成され、前記第 2の半導体層と低抵抗性接触を形成する第 2の電極とを具備する半導体装置である。

[0007] 本発明において、前記第 1の電極は、前記第 2の半導体層の前記主面から前記 2 次元キャリアまで到達するように形成されている、又は量子力学的なトンネル効果が可能な距離を隔てて前記 2次元キャリアと対向するように形成されて!、ても良!、。

[0008] また、本発明は、第 1の半導体材料力もなる第 1の半導体層と、該第 1の半導体層上に形成され、第 2の半導体材料からなる第 2の半導体層と、前記第 1の半導体層と前記第 2の半導体層との間に挟まれて、且つ、量子力学的なトンネル効果を可能とする厚みを有して形成された第 3の半導体層と、前記第 1の半導体層内における、前記第 3の半導体層側に形成された 2次元キャリアと、前記第 3の半導体層と前記第 2 の半導体層との界面と対向する第 2の半導体層の主面力前記界面まで到達するように形成された第 1の凹部と、前記第 1の凹部の底面および側面に形成され、前記第 2の半導体層との間にショットキー接合を形成する第 1の電極と、前記第 2の半導体層の、前記第 1の電極とは離れた領域に形成され、前記第 2の半導体層と低抵抗性接触を形成する第 2の電極と、を具備する半導体装置である。

[0009] 本発明において、前記第 2の半導体層の前記主面から、前記第 1の半導体層と前記第 2の半導体層との前記界面まで到達するように形成された第 2の凹部をさらに具備し、前記第 2の電極は、前記第 2の凹部の底面および側面に形成されていても良い。

本発明において、前記第 2の半導体層の前記主面から、前記第 3の半導体層と前記第 2の半導体層との前記界面まで到達するように形成された第 2の凹部をさらに具備し、前記第 2の電極は、前記第 2の凹部の底面および側面に形成されていても良い。

[0010] 本発明において、前記第 2の電極は、前記第 2の半導体層の前記主面から前記 2 次元キャリアまで到達するように形成されて、ても良、。

[0011] 本発明において、前記第 2の半導体層の前記主面から前記 2次元キャリアまで到達するように形成された第 2の凹部をさらに具備し、前記第 2の電極は、前記第 2の凹部の底面および側面に形成されており、かつ、前記第 2の半導体層の前記主面から前記 2次元キャリアまで到達するように形成されて!、ても良!、。

[0012] 本発明において、前記主面に垂直な方向力も見て、前記第 2の電極が、前記第 1 の電極を挟んで対向するように形成されてヽても良、。

[0013] 本発明において、前記主面に垂直な方向力も見て、前記第 2の電極が、前記第 1 の電極を囲むように形成されて!ヽても良！、。

[0014] 本発明において、前記第 1の電極はさらに、前記第 1の凹部を囲む前記第 2の半導体層の前記主面上にも形成されていても良い。

発明の効果

[0015] 本発明によれば、 2次元キャリアが形成される 2つの半導体層の界面に到達する凹部に電極が形成されているので、電極と 2次元キャリアとの間の半導体層内の内部抵抗を小さくすることができ、順方向電圧を低くすることができると共に、寄生容量を低減し、高周波特性を向上することができるという効果が得られる。

図面の簡単な説明

[0016] [図 1]図 1は、本発明の第 1の実施形態による半導体装置の断面構造を示す断面図である。

[図 2]図 2は、第 1の実施形態による半導体装置の電流電圧特性を示す参考図である

[図 3]図 3は、第 1の実施形態による半導体装置の概略平面図である。

[図 4]図 4は、第 1の実施形態による半導体装置に逆方向電圧を印力!]した場合の様子を示す概略断面図である。

[図 5]図 5は、本発明の第 2の実施形態による半導体装置の断面構造を示す断面図である。

[図 6]図 6は、本発明の第 3の実施形態による半導体装置の断面構造を示す断面図である。

[図 7A]図 7Aは、本発明の第 3の実施形態による半導体装置の概略平面図である。

[図 7B]図 7Bは、本発明の第 3の実施形態による半導体装置の概略平面図である。

[図 7C]図 7Cは、本発明の第 3の実施形態による半導体装置の概略平面図である。

[図 8]図 8は、本発明の第 4の実施形態による半導体装置の断面構造を示す断面図である。

[図 9]図 9は、従来の半導体装置の断面構造を示す断面図である。

符号の説明

[0017] la, lb, lc, 2· · ·半導体装置、 11, 21…基板、 12, 22 · · ·バッファ層、 13, 14, 23, 24…半導体層、 15, 15a, 16, 16a, 16b, 25, 26…電極、 17…半導体層、 31, 32…凹部、 31a, 32a…底面、 31b, 32b…側面、 100, 200…主面、 10 1, 201, 203 · · ·界面、 102, 202· · · 2次元キャリア、 104· · ·空乏層

発明を実施するための最良の形態

[0018] 以下、図面を参照し、本発明を実施するための最良の形態について説明する。図 1 は、本発明の第 1の実施形態による半導体装置 laの断面構造を示している。以下、図中の各構造について説明する。例えば Si、 SiC、あるいはサファイア等力もなる基板 11上に、窒化物半導体力らなるノッファ層 12が形成されている。ノッファ層 12上には、例えば GaN等の窒化物半導体材料力もなる半導体層 13 (第 1の半導体層）が形成されている。

[0019] 半導体層 13上には、半導体層 13よりもバンドギャップエネルギーが大きぐ例えば Al Ga N (0<X≤1)等の窒化物半導体からなる半導体層 14 (第 2の半導体層）

X 1 -X

が形成されてヽる。半導体層 13と半導体層 14との境界面を構成する界面 101は、半導体層 13および半導体層 14により形成されたへテロ界面となっている。また、半導体層 13と半導体層 14の界面 101近傍の半導体層 13の領域内には、自発分極とピエゾ電気分極の効果によって、高濃度の 2次元キャリア 102が発生してヽる。

[0020] 界面 101と対向する半導体層 14の主面 100には、凹部 31 (第 1の凹部）および凹部 32 (第 2の凹部）が形成されている。凹部 31の底面 31aおよび凹部 32の底面 32a は、主面 100から少なくとも界面 101まで到達するように形成されており、本実施形態においては、界面 101の位置よりも下 (基板 11側）に形成されている。

[0021] 凹部 31の底面 31aおよび側面 31b上には、半導体層 13および 14とショットキー接合を形成する金属力もなる電極 15 (第 1の電極）が形成されている。凹部 32の底面 3 2aおよび側面 32b上には、半導体層 13および 14と低抵抗性接触を形成すると共に低抵抗接触する金属力もなる電極 16 (第 2の電極）が形成されている。電極 15の一部は、主面 100上において、凹部 31を囲むように形成されている。また、電極 16の一部は、主面 100上において、凹部 32を囲むように形成されている。電極 15と電極 16は互いに接触していない。電極 15および 16は、それぞれ凹部 31および 32に対して金属を蒸着し、その後、エッチングにより所望の形状にパターユングすることによつて形成される。

[0022] 凹部 31の底面 31aおよび凹部 32の底面 32aは、主面 100から界面 101の深さ以上まで到達するように形成されている。底面 3 laおよび底面 32aは、主面 100から 2 次元キャリア 102まで到達するように形成されていることがさらに望ましい。これにより、後述するように電極 15と電極 16とが 2次元キャリア 102に接した形で 2次元キャリア 102を介して電気的に直接接触し、順方向電圧を低減することができる。ただし、凹部 31および 32を深く形成する場合には、長いエッチング時間を必要とするので、適度な深さとする必要がある。

[0023] なお、底面 3 laおよび底面 32aが 2次元キャリア 102まで到達するように形成されていなくても、界面 101まで到達するように形成されていれば、底面 31aおよび 32aと 2 次元キャリア 102との間でトンネル効果による電流が流れるため、順方向電圧を低減することができる。この場合、凹部 31の底面 31aと 2次元キャリアとの垂直方向（底面 31aに垂直な方向）の距離は 100オングストローム以下であることが望ましぐ 60オンダストローム以下であることがより望ましい。凹部 31および 32の深さは同じでなくてもよいが、一般的に、凹部形成を同時に行うことにより製造工程を少なくすることができるため、これらの凹部の深さは同じであることが望まし!/、。

[0024] 凹部 31の側面 31bが界面 101に対してなす角度 _αは、 10度以上 90度以下であることが望ましい。角度 αが 10度以下となり、角度が小さいと、後述するように 2次元キャリアのキャリア濃度が低くなり、順方向電圧低減効果が十分発揮されなくなる。また、角度 αが 90度以上となると、凹部 31の側面 31bに電極を良好に形成することが困難となる。角度 αを変化させることにより、図 2に示されるように順方向特性を変えることができる。上記は凹部 32の側面 32bが界面 101に対してなす角度に関しても成り立つ。凹部 31の側面 31bが界面 101に対してなす角度と、凹部 32の側面 32bが界面 101にた、してなす角度は一様でなくてもよ!/、が、一様であることが製造上望ましい。

[0025] 凹部 31および 32は、例えば以下のように形成される。半導体層 14を形成した後、レジストを塗布し、凹部 31および 32が形成される領域における半導体層 14の表面が開口部として露出し、他の表面がレジストによって被覆されるレジストパターンを形成する。このとき、開口部周辺において、開口部へ向力つてレジストの厚さが段階的に薄くなるようなパターンを形成する。続いて、半導体層 14のドライエッチングを行うと、エッチングに用いる反応ガスの作用によってレジストもエッチングされ、開口部が徐々に広がる。その結果、新たに露出した半導体層 14のエッチングも進み、最終的に側面 31bおよび 32bが形成される。レジストの厚さが段階的に薄くなるようなパターンのエッジが半導体層 14の主面 100に対してなす角度は、ポストベータ時の温度を高めること等により制御可能である。

[0026] 図 3は、本実施形態による半導体装置 laを、主面 100に垂直な方向から見た概略平面図である。半導体層 14上に電極 15および 16が隣り合うように形成されている。線分 A—A'に沿った断面が図 1である。電極 15および 16の形状は、図 3に示されるような四角形に限定されず、例えば円形であってもよい。

[0027] 次に、本実施形態による半導体装置 laの動作について説明する。順方向に電圧を印加した場合 (例えば電極 15に +、電極 16に—を印加した場合）、図 1に矢印で示されるように、電極 15→2次元キャリア 102→電極 16のように電流が流れる。 2次元キャリア 102はキャリア密度が高ぐほぼ金属層と同じとみなすことができ、電極 15 と 2次元キャリア 102とが直接接触しているので、事実上、順方向電流の通路は金属による接続とみなすことができ、半導体装置 laの順方向電圧を低く抑えることができる。

[0028] 半導体装置 laに逆方向の電圧を印加した場合 (例えば電極 15に—、電極 16に + を印加した場合）、電極 15と半導体層 13および 14との界面に空乏層が広がる。更に、一般的に逆方向電圧を高くした場合、リーク電流は増加するが、図 4に示されるように、主面 100上に形成された電極 15の一部分（電極 15a)において、この電極 15aが凹部 31からある程度の距離まで離れて形成されていると、主面 100上に配置された、ショットキー障壁を有する電極 15によって広がる空乏層が前記空乏層とつながって、より大きい空乏層 104が形成される。

以上の事柄によって、逆方向の電圧を印加した場合、 2次元キャリア 102と電極 15 との電気的接触が遮断され、 2次元キャリア 102と電極 15との間で電流が流れづらくなる。従って、本実施形態による半導体装置 laによれば、低い順方向電圧を維持しながら高!ヽ耐圧特性を確保することができる。

[0029] 2次元キャリアの生成には、結晶欠損が少ない窒化物半導体層を安定的に結晶成長させることが最も重要である。したがって、 AlGaNZGaN界面は、連続成長により形成するのが一般的である。このように形成された半導体装置 laにおいては、高密度な 2次元キャリアが安定的に発生し、半導体装置 laの性能を均一に保つことが容易である。また、高密度な 2次元キャリアが低抵抗な電流通路となり、順方向電流の増大に寄与するので、半導体装置 laの順方向電圧を低下させることができる。

[0030] なお、凹部 31の下端 (底面 31a)の位置は、バッファ層 12と半導体層 13との界面よりも半導体層 14側であることが望ましい。一例として、半導体層 13の厚さが 500nm である場合に、凹部 31の下端とバッファ層 12および半導体層 13の界面との距離は 5 Onm以上であることが望まし、。

[0031] 上述したように本実施形態においては、電極 15および 16は、半導体層 14の主面 1 00から半導体層 13と半導体層 14との界面 101に到達する深さまで形成されて、る。これにより、界面 101の近傍に発生するキャリア濃度の高い 2次元キャリア 102と電極 15および 16との接続を低抵抗接続とする（すなわち、電極 15および 16と半導体層 13および 14との接触抵抗を低減する）ことができ、半導体装置 laの順方向電圧を低下させることができる。

[0032] また、電極 15と半導体層 13および 14との接触面が界面 101に対してなす角度 α ( 傾き）を変えることによって順方向特性が変化する理由は必ずしも明らかではないが、次のように考えることができる。即ち、 2次元キャリアは、半導体層 13と半導体層 14 の格子定数の違いによって半導体層 14に引っ張り歪が生じて、半導体層 14の半導体層 13側にプラス電荷、半導体層 14の半導体層 13から離間した側にマイナス電荷が発生するピエゾ分極電界によって形成される。そして、 2次元キャリアのキャリア濃度は、このピエゾ分極電界の大きくなるほど、即ち半導体層 14に生じる引っ張り歪が大きくなるほど高くなる。ここで、電極 15と半導体層 13および 14との接触面が界面 1 01に対してなす角度 aが大きくなれば、半導体層 14に生じる Iつ張り歪の総量が大きくなる。この結果、 2次元キャリアのキャリア濃度が高くなり、 2次元キャリアの抵抗値が減少して、順方向電圧を低くすることができる。

[0033] 電極材料を替えることによって、半導体装置 laの電流電圧特性 (ショットキー特性）を変更することもできるが、電極材料の種類によって特性がある程度固定的に決まつてしまうため、電極材料の変更のみによって所望の特性を得ようとすると、所望の特性と一致する特性が得られる電極材料の選択が困難である。また、用いる電極材料の種類によって、個体間の特性の微妙なばらつきに差がある。これに対し、本実施形態の半導体装置 laによれば、凹部 31を形成する際のエッチング条件を変更することにより、角度 αを比較的容易に所望の値に変更することができるので、所望の特性を容易に得ることができ、個体間の特性のばらつきの差を抑えることもできる。

[0034] 半導体装置 laの高周波特性は電極 15と 2次元キャリア 102との間に発生する寄生容量の減少に従って向上する。この寄生容量は電極 15と 2次元キャリア 102との距離に反比例する。本実施形態によれば、電極 15が 2次元キャリア 102に接触する、あるいは 2次元キャリア 102との間でトンネル電流が流れるように形成されていることにより、上記の寄生容量を低減し、半導体装置 laの高周波特性を向上することができる。

[0035] 次に、本発明の第 2の実施形態について説明する。図 5は、本実施形態による半導体装置 lbの断面構造を示している。図 5において、図 1と同一の構造には同一の符号を付与し、説明を省略する。本実施形態においては、半導体層 14と低抵抗性接触を形成する電極 16aの直下における半導体層 14には凹部が形成されて!ヽな、。しかし、電極 15が 2次元キャリア 102と直接接触しているため、第 1の実施形態による半導体装置 laと同様に、順方向特性を向上する等の効果を得ることができる。ただし、半導体装置 laにおいては、電極 16も 2次元キャリア 102と直接接触しているため、半導体装置 laの方が半導体装置 lbよりも順方向電圧は低い。

[0036] 電極 16aと 2次元キャリア 102との間の抵抗値は低いほど望ましいため、半導体層 1 4の厚さは 50nm以下であることが望ましい。さらに、 30nm以下であることが望ましく、 20nm以下であることがより望ましい。

[0037] 次に、本発明の第 3の実施形態について説明する。図 6は、本実施形態による半導体装置 lcの断面構造を示している。本実施形態においては、電極 15を挟むように電極 16が形成されている。図 7は、半導体装置 lcを、主面 100に垂直な方向力も見た概略平面図である。図 7Aにおいては、電極 16が 2つの電極 16bおよび 16cに分割されており、電極 16bおよび 16cが、電極 15を挟んで対向するように形成されている。線分 B—B'における断面が図 6である。また、図 7Bにおいては、電極 16が電極 15 を囲むように形成されている。線分 C— C'における断面が図 6である。なお、図 7Cに示されるように電極 15および電極 16を形成してもよ!/、。 [0038] 図 7A、図 7B、図 7Cにおいては、電極 15がショットキー電極であり、電極 16、 16b 、および 16cがォーミック電極である力逆であってもよい。また、電極 15および 16の数は図 7A、図 7B、図 7Cに示される場合に限られない。さら〖こ、電極の形状は図 7A 、図 7B、図 7Cに示される形状に限られない。本実施形態によれば、主面 100に垂直な方向から見た場合に、電極 16が電極 15を挟んで対向するように、あるいは電極 16 が電極 15を囲むように形成したことにより、図 3のように電極を形成した場合と比較して、半導体装置のオン抵抗を下げることができ、且つ電流経路の面積を増加することができるので、順方向電圧を低減し、かつチップ面積を増大することなく電流容量を増カロすることができる。

[0039] 次に、本発明の第 4の実施形態について説明する。図 8において、本実施形態による半導体装置 Idの断面構造を示している。図 8において、図 1と同一の構造には同一の符号を付与し、説明を省略する。本実施形態においては、 GaNなど力もなる半導体層（第 1の半導体層） 13と、半導体層 13よりもバンドギャップエネルギーが大きく、 Al Ga N (0<X≤1)等の窒化物半導体力もなる半導体層（第 2の半導体層） 14

X 1 -X

との間に、半導体層 13及び半導体層 14よりも薄い Al Ga N (0<Y≤1、 X<Y)

Υ 1 -Υ

カゝらなる半導体層 (第 3の半導体層） 17が挟まれており、半導体層 17と半導体層 13 の界面 203近傍の半導体層 13の領域内には、自発分極とピエゾ電気分極の効果によって、高濃度の 2次元キャリア 102が発生している。ちなみに、半導体層 17は 50ォングストローム以下であることが望ましぐ 5〜20オングストローム程度であることが更に望ましい。

[0040] 半導体層 17と対向する半導体層 14の主面 100には、凹部（第 1の凹部） 31及び凹部 (第 2の凹部） 32が形成されて、る。

凹部 31の底面 31a及び凹部 32の底面 32a上にはそれぞれ電極（第 1の電極 15、第 2の電極 16)が形成されている。凹部 31の底面 31a及び凹部 32の底面 32aは、主面 100から 2次元キャリア 102まで到達するように形成されて!、ることが望ま U、。なお、底面 31a及び底面 32aが 2次元キャリア 102まで到達するように形成されていなくとも界面 203まで到達するように形成されていれば、底面 3 la及び底面 32aと 2次元キャリア 102との間でトンネル効果による電流が流れるため、後述する本発明の効果を得ることができる。また、半導体層 17がトンネル効果によって電流が流れる程度の厚み (量子力学的なトンネル効果を可能とする厚み)を有する場合、底面 31a及び底面 32aが 2次元キャリア 102まで到達するように形成されていなくとも、半導体層 17と半導体層 14との界面 204まで到達するように形成されていれば、トンネル効果によつて後述する本発明の効果を得ることができる。また、凹部 31の底面 31aの深さと凹部 32の底面 32aの深さは異なっていてもよぐ例えば、凹部 31の底面 31aは界面 203 まで達し、凹部 32の底面 32aは 2次元キャリア 102まで達してもょ、。

[0041] 凹部 31の底面 31a及び側面 31b上には、凹部 31と接する各半導体層（図 8の場合、半導体層 14及び半導体層 17)とショットキー接合を形成する金属からなる電極 15 ( 第 1の金属）が形成されている。凹部 32の底面 32a及び側面 32b上には、凹部 32と接する各半導体層（図 8の場合、半導体層 14及び半導体層 17)と低抵抗性接触を形成する金属からなる電極 16 (第 2の金属）が形成されている。

なお、本発明の第 1の実施形成のように凹部 31の側面 31bが半導体層 13と半導体層 17との界面に対してなす角度 αは、 10度以上 90度以下であることが望ましい。

[0042] 本発明の第 4の実施形態による半導体装置 Idの動作について説明する。順方向に電圧を印加した場合、第 1の実施形態のように電極 15→2次元キャリア 102→電極 16のように電流が流れる。一般的に、ヘテロ界面を形成する半導体層 13と半導体層 14の間に半導体層 17を挟むことによって、 2次元キャリア 102の移動度がさらに向上し、半導体層内を流れる電流の抵抗値を低く抑えることができる。 A1濃度 (Al Ga

Y 1 -Y

Nにおける Y)が大きいほど、上記効果は大きい。これは、半導体層 17によって半導体層 14の合金拡散の影響を抑制できることによると考えられている。図 9のような従来構造においても、半導体層 23と半導体層 24との間に半導体層 24よりも A1濃度 (A 1 Ga Nにおける Y)が大きい半導体層 17を挟むと上記効果を得ることができる。し

Y 1 -Y

力しながら、半導体装置 2を流れる電流は、半導体層 24→半導体層 17→2次元キヤリア 202→半導体層 17→半導体層 24と流れるため、電流が半導体層 17を通ることによって逆に順方向電圧の上昇を引き起こしてしまう。特に、 A1N (A1 Ga Nにお

Y 1 -Y いて Y= l)は絶縁性として知られており、逆に順方向電圧が上昇することもある。本発明における半導体装置 Idによれば、第 1の電極 15及び第 2の電極 16は 2次元キャリア 102に達するまで掘られた凹部の上に形成されているので、電極 15→2次元キャリア 102→電極 16のように電流が流れる。従って、半導体層 17を挟むことによつて順方向電圧が上昇してしまうという問題を解決することができる。以上のように、第 4の実施形態では、第 1の実施形態における効果に加えて、より順方向電圧を低減することができる。ちなみにその効果は、半導体層 17に含まれる A1濃度 (Al Ga

Y 1 -

Nにおける Y)の増大と共に増大し、特に、半導体層 17が A1Nである場合、最も順

Y

方向電圧を低減する効果を得ることができる。

[0043] 逆に、半導体装置 Idに逆方向電圧を印加した場合、第 1の実施形態のように、 2次元キャリア 102と第 1の電極 15との電気的接触が遮断され、 2次元キャリア 102と第 1 の電極 15との間で電流が流れづらくなる。従って、第 4の実施形態による半導体装置 Idによれば、さらに低い順方向電圧を維持しながら高い耐圧特性を確保することができる。

[0044] 尚、第 2の実施形態や第 3の実施形態における半導体装置に対し、第 4の実施形態における半導体層 17を形成しても良ヽ。

[0045] 上述した全ての実施形態において、電極 15の材質には、チタン (Ti)、タングステン

(W)、金 (Au)、銀 (Ag)、ニッケル (Ni)、パラジウム (Pd)、白金（Pt)、銅 (Cu)の各金属、あるいはこれらのいずれかを組み合わせた合金等であって、半導体層 13および 14に対してショットキー特性を示す金属材料全てが適応する。また、電極 16、 16a

、 16b、 16cの材質には、 GaN層に対して低抵抗接触となる AlTi等の金属材料および合金全てが適応する。

[0046] また、窒化物半導体とは、 N型や P型のドーパント、プロトン、酸素、鉄等の各種不純物を注入したものであってもよい。図 1、図 5、図 6、および図 8においては基板 11 が設けられて、るが、基板 11が設けられてヽなくてもょ、。

[0047] 以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成はこれらの実施の形態に限られるものではなぐこの発明の要旨を逸脱しない範囲の設計変更等も含まれる。

産業上の利用可能性

[0048] 本発明の活用例として、ショットキー電極構造を有する半導体装置への適用が好適である。

Claims

請求の範囲

[1] 第 1の半導体材料からなる第 1の半導体層と、

該第 1の半導体層上に形成される第 2の半導体材料力なる第 2の半導体層と、前記第 1の半導体層内における、前記第 2の半導体層との界面付近に形成される 2 次元キャリアと、

前記第 1の半導体層と前記第 2の半導体層との界面と対向する前記第 2の半導体層の主面力前記界面まで到達するように形成された第 1の凹部と、

前記第 1の凹部の底面および側面に形成され、前記第 1および第 2の半導体層との間にショットキー接合を形成する第 1の電極と、

前記第 2の半導体層の、前記第 1の電極とは離れた領域に形成され、前記第 2の半導体層と低抵抗性接触を形成する第 2の電極と、

を具備する半導体装置。

[2] 前記第 1の電極は、前記第 2の半導体層の前記主面から前記 2次元キャリアまで到達するように形成されている、又は量子力学的なトンネル効果が可能な距離を隔てて前記 2次元キャリアと対向するように形成されて!、る、請求項 1に記載の半導体装置。

[3] 第 1の半導体材料からなる第 1の半導体層と、

該第 1の半導体層上に形成され、第 2の半導体材料からなる第 2の半導体層と、前記第 1の半導体層と前記第 2の半導体層との間に挟まれて、かつ、量子力学的なトンネル効果を可能とする厚みを有して形成された第 3の半導体層と、

前記第 1の半導体層内における、前記第 3の半導体層側に形成された 2次元キヤリァと、

前記第 3の半導体層と前記第 2の半導体層との界面と対向する第 2の半導体層の主面カゝら前記界面まで到達するように形成された第 1の凹部と、

前記第 1の凹部の底面および側面に形成され、前記第 2の半導体層との間にショットキ一接合を形成する第 1の電極と、

を具備する半導体装置。

[4] 前記第 2の半導体層の前記主面から、前記第 1の半導体層と前記第 2の半導体層との前記界面まで到達するように形成された第 2の凹部をさらに具備し、

前記第 2の電極は、前記第 2の凹部の底面および側面に形成されている、請求項 1 に記載の半導体装置。

[5] 前記第 2の半導体層の前記主面から、前記第 3の半導体層と前記第 2の半導体層との前記界面まで到達するように形成された第 2の凹部をさらに具備し、

前記第 2の電極は、前記第 2の凹部の底面および側面に形成されている、請求項 3 に記載の半導体装置。

[6] 前記第 2の電極は、前記第 2の半導体層の前記主面から前記 2次元キャリアまで到達するように形成されている、請求項 1又は請求項 3に記載の半導体装置。

[7] 前記第 2の半導体層の前記主面から前記 2次元キャリアまで到達するように形成された第 2の凹部をさらに具備し、

前記第 2の電極は、前記第 2の凹部の底面および側面に形成されており、かつ、前記第 2の半導体層の前記主面から前記 2次元キャリアまで到達するように形成されている、請求項 2に記載の半導体装置。

[8] 前記主面に垂直な方向から見て、前記第 2の電極が、前記第 1の電極を挟んで対向するように形成されている、請求項 1又は請求項 3に記載の半導体装置。

[9] 前記主面に垂直な方向から見て、前記第 2の電極が、前記第 1の電極を囲むように形成されている、請求項 1又は請求項 3に記載の半導体装置。

[10] 前記第 1の電極はさらに、前記第 1の凹部を囲む前記第 2の半導体層の前記主面上にも形成されている、請求項 1又は請求項 3に記載の半導体装置。