+

WO2006013664A1 - 半導体パッケージ,その製造方法及び半導体デバイス - Google Patents

半導体パッケージ,その製造方法及び半導体デバイス Download PDF

Info

Publication number
WO2006013664A1
WO2006013664A1 PCT/JP2005/008697 JP2005008697W WO2006013664A1 WO 2006013664 A1 WO2006013664 A1 WO 2006013664A1 JP 2005008697 W JP2005008697 W JP 2005008697W WO 2006013664 A1 WO2006013664 A1 WO 2006013664A1
Authority
WO
WIPO (PCT)
Prior art keywords
sealing body
lead
leads
area
semiconductor package
Prior art date
Application number
PCT/JP2005/008697
Other languages
English (en)
French (fr)
Inventor
Hisaho Inao
Tatsuya Hirano
Katsutoshi Shimizu
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to US11/659,468 priority Critical patent/US7808096B2/en
Publication of WO2006013664A1 publication Critical patent/WO2006013664A1/ja
Priority to US12/869,172 priority patent/US20100320614A1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861Lead-frames fixed on or encapsulated in insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]

Definitions

  • the present invention relates to a semiconductor package made of resin or ceramic, on which an LSI chip, a solid-state imaging device, a light emitting / receiving device, etc. are mounted, a method of manufacturing the same, and a semiconductor device.
  • a lead frame having leads and a dam bar connecting each lead is sandwiched between a lower mold and an upper mold in a molding die in a region adjacent to a cavity. It is done by molding a sweet ceramic within the cavity.
  • Patent Document 1 As shown in FIG. 2 of the same publication, by cutting a dam bar using a resin cut die provided with an elastic body, residual resin can be obtained together with the dam bar. I try to drop it.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 7-193095
  • Patent Document 2 Japanese Patent Application Laid-Open No. 2003-17643 Disclosure of the invention
  • the semiconductor package has an overhang structure larger than that of the partial force sealing body above the lead of the sealing body and the portion below the lead of the sealing body.
  • FIG. 13 is a cross-sectional view showing the structure of an optical device provided with a semiconductor package having a conventional overhang structure. However, the left end of FIG. 13 shows the structure of the cross section passing through the resin part between the leads, and the right end of FIG. 13 shows the structure of the cross section passing through the lead.
  • the optical device includes an optical chip 101 such as a solid-state imaging device, a light emitting / receiving element, an LSI, a lead 102 for exchanging signals between the optical chip 101 and an external device, and a semiconductor
  • an optical chip 101 such as a solid-state imaging device, a light emitting / receiving element, an LSI, a lead 102 for exchanging signals between the optical chip 101 and an external device, and a semiconductor
  • a thin metal wire 107 for connecting the chip 101 and the lead 102, a rectangular sealing body 103 for sealing the lead 102, and a lid member such as a glass window, a hologram, a ceramic lid or the like attached to the upper surface of the sealing body 103. It has 105.
  • the portion of the sealing body 103 surrounding the lead 102 is a sealing body upper portion 103a located on the upper surface side of the lead 102, a sealing body lower portion 103b located on the lower surface side of the lead 102, and sealing. It is divided into a lead side area 103c which is sandwiched by the lower part 103b and the upper part 103a of the sealing body and fills the gap between the leads.
  • the sealing body 103 is integrally formed by the resin poured at the time of molding. It is formed.
  • the lid member 105 is attached to the upper surface of the sealing body upper portion 103a, and the optical chip 101 is attached to the central portion of the sealing body lower portion 103b. That is, the optical chip 101 is disposed in the internal space 106 surrounded by the upper part 103 a of the sealing body, the lower part 103 b of the sealing body, the lead side area 103 c and the glass window 105.
  • a region Rd of the outer lead 102b shown at the left end of FIG. 13 indicates a portion where the diver is removed. Further, although not shown in FIG. 13, immediately after the molding process, there is a portion (residual resin) which is a part of the side region 103 c of the lead and protrudes outside the upper portion 103 a of the sealing body. is there. And, at the time of cutting the dam bar (partial punching process), Of the lead side regions 103c that were present immediately after the completion of the lead process, the region projecting laterally beyond the overhanging portion of the sealing body upper portion 103a is removed together with the dam bar.
  • the tip end region Rb of the lead side region 103c located below the sealing body upper portion 103a remains without being removed, the tip end region Rb falls off when the lead 102 is bent. There is a risk of Then, after the lead 102 is bent, the optical chip 101 is attached to the lower part 103b of the sealing body, wire bonding, attachment of the glass window 105, and so on. There is a problem that when it enters the space 106 of the cage / cage body, it causes malfunction of the optical device.
  • An object of the present invention is to provide a highly reliable semiconductor package, a method of manufacturing the same, and a semiconductor device by suppressing the dropping of the mold material inside the dam bar in the overhang type semiconductor package.
  • the area around the lead in the sealing body is located on the lower side of the sealing body located on the lower surface side of the lead and on the upper surface side of the lead, Divide into the upper part of the sealing body that hangs up from the bottom of the stopper body and the lead side area that fills the gap between the leads, and incline the outer side face of the lead side area downward and inward,
  • the width of the tip area of the lead side area protruding from the lower portion of the sealing body is 1Z5 of the overhang amount of the upper portion of the sealing body.
  • the area around the lead in the sealing body is located on the lower side of the sealing body located on the lower surface side of the lead and on the upper surface side of the lead, In the upper part of the sealing body, which is one bar-hanging from the lower part of the stopper body, and the lead side area which fills the gap between the leads.
  • the outer side surface of the lead side area is inclined inward toward the lower side, and the seal lower portion force of the lead side area is brought into contact with the bent area of the outer lead so as to contact the outer lead. It is something like that.
  • the first or second semiconductor device of the present invention is a semiconductor device having a semiconductor chip and a semiconductor package for housing the semiconductor chip, wherein the structure of the semiconductor package is the same as the first or second semiconductor described above. It is a package structure.
  • the area around the lead is located on the lower surface side of the sealing body and the upper surface side of the lead by the molding process, and a part of the sealing body is located on the upper surface side of the lead.
  • the structure of the first or second semiconductor package is obtained.
  • the load applied to the pedestal can be reduced by using a punch whose edge angle on the lead side region side of the sealing body is in the range of 95 ° to 120 °. It is possible to prevent the breakage of the platform.
  • the strength of the pedestal is ensured by using a comb-like pedestal projecting to the dam bar side. Can be maintained to prevent damage to the cradle.
  • a lower mold provided with a convex portion having an outer side in contact with the dam bar and an inner side inclined upward with a force directed upward, and a lower mold Using the upper mold sandwiching the lead frame between them and molding at least the respective portions between the tips and the proximal ends of the plurality of leads distal to the dam bar by the molding material having the above. is there.
  • the structure of the first or second semiconductor package can be obtained.
  • the semiconductor package of the present invention provides a highly reliable semiconductor package or semiconductor device with few defects due to debris of the mold material.
  • FIG. 1 is a cross-sectional view showing a structure of a semiconductor device according to a first embodiment of the present invention.
  • FIGS. 2 (a) and 2 (b) are a perspective view and a cross-sectional view showing the structure of the semiconductor package when the molding step in the first embodiment is completed.
  • FIGS. 3 (a) and 3 (b) are a perspective view and a sectional view of an individual semiconductor package formed in the partial punching process of the first embodiment.
  • FIG. 4 is a cross-sectional view showing only the semiconductor package when the lead bending process in the first embodiment is finished.
  • FIGS. 5 (a) and 5 (b) respectively show the structure of the cradle and the punch used in the conventional partial punching process, and the cradle and the pedestal used in the partial punching process of the first embodiment. It is a fragmentary sectional view showing the structure of a punch.
  • FIGS. 6 (a) to 6 (d) are a partial sectional view of the semiconductor package in the conventional manufacturing process, a partial back view before lead bending, a partial perspective view after lead bending, and a lead bend, respectively.
  • (e) to (h) are a partial sectional view of the semiconductor package in the manufacturing process of the first embodiment, a partial rear view before lead bending, and a part after lead bending, respectively. It is a perspective view, and a partial reverse view after lead bending.
  • FIG. 7 is a partial cross-sectional view for explaining an appropriate range of the width of the lower surface of the end region of the lead side region of the sealing body in the first embodiment.
  • FIG. 8 is a view showing a change of a cutting load with respect to the resin side cutting edge angle of the punch in the first embodiment.
  • Figs. 9 (a) and 9 (b) are partial sectional views of a sealing body, a die and a pedestal for explaining the relationship between the planar shape of the cutting edge of the pedestal and the shape of the lead frame, and Figs. Is a plan view of the platform
  • FIG. 10 Figs. 10 (a) and 10 (b) show a pedestal and a die and a seal used in the conventional partial punching process. It is the top view which shows the positional relationship with a stop, and sectional drawing in the Xb-Xb line which shows the state at the time of lead side field fall, (c), (d) is the partial punching process of 1st Embodiment.
  • FIG. 16 is a plan view showing the positional relationship between the pedestal and die used in and the sealing body, and a cross-sectional view taken along the line Xd-Xd showing the state when the lead lateral region is dropped.
  • FIGS. 11 (a) and 11 (b) are a perspective view and a plan view showing only the structure in the vicinity of the diversity of the lower mold of the molding die in the second embodiment.
  • FIGS. 12 (a) and 12 (b) are partial cross-sectional views showing the positional relationship between the mold and the lead frame in the molding step of the second embodiment, and a sealing body immediately after the molding step is completed. It is a fragmentary sectional view showing structure.
  • FIG. 13 is a cross-sectional view showing the structure of an optical device provided with a semiconductor package having a conventional overhang structure.
  • FIG. 1 is a cross-sectional view showing the structure of a semiconductor device 1 according to a first embodiment of the present invention. However, at the left end of Fig. 1, the structure of the cross section passing through the resin part between the leads is shown, and at the right end of Fig. 1, the structure of the cross section passing through the lead is shown.
  • the semiconductor device 1 includes a semiconductor chip 11 such as a solid-state imaging device, a light emitting / receiving element, an LSI, a lead 12 for exchanging signals between the semiconductor chip 11 and an external device, and a semiconductor chip.
  • a thin metal wire 17 which is an electrical connection member for connecting the lead 12 and the lead 12, a rectangular sealing body 13 for sealing the lead 12, a glass window attached to the upper surface of the sealing body 13, a hologram lamp,
  • a lid member 15 such as a ceramic lid is provided.
  • the portions (specifically, two side regions) of the sealing body 13 around the lead 12 are located on the upper surface 13 a of the sealing body located on the upper surface side of the lead 12 and the lower surface side of the lead 12. It is divided into a sealing body lower portion 13b and a lead side area 13c which is sandwiched by the sealing body lower portion 13b and the sealing body upper portion 13a and which fills the gap between the leads.
  • the sealing body 13 which is not melted is a resin poured at the time of molding. Are integrally formed.
  • the lid member 15 is attached to the upper surface of the sealing body upper portion 13a, and the semiconductor chip 11 is attached to the central portion of the sealing body lower portion 13b. That is, the semiconductor chip 11 is disposed in the internal space 16 surrounded by the upper part 13 a of the sealing body, the lower part 13 3 of the sealing body, and the lid member 15.
  • an inner lead 12 a a portion of the lead 12 sealed by the sealing body 13 and a portion exposed in the internal space 16 are referred to as an inner lead 12 a, and the lead 12 is outside the sealing body 13.
  • the portion protruding in the direction is called an outer lead 12b.
  • the semiconductor package 2 is constituted by the lead 12, the upper sealing body 13a, the lower sealing body 13b, and the lead lateral region 13c, and the semiconductor package 2 is provided with the semiconductor chip 11,
  • the semiconductor device 1 is configured by attaching the thin metal wire 17 and the lid member 15.
  • a region Rd of the outer lead 12b shown at the left end of FIG. 1 shows a portion from which the dam bar is removed.
  • a part which is a part of the lead side area 13c and which protrudes outside the sealing body upper part 13a is not shown in FIG. 1, immediately after the molding process, there is a part which is a part of the lead side area 13c and which protrudes outside the sealing body upper part 13a.
  • the sealing body is included in the lead side area 13c that was present immediately after the end of the molding process. Not only the region projecting laterally beyond the overhanging portion of the upper portion 13a, but also a portion of the portion positioned directly under the overhanging portion of the sealing body upper portion 13a is removed together with the dam bar, as a result,
  • the side surface of the tip end region Ra of the side region 13c is an inclined surface Fal that is greatly inclined so as to move downward and enter inside.
  • FIGS. 2 (a) and 2 (b) are a perspective view and a cross-sectional view showing the structure of the semiconductor package when the molding process is completed.
  • the left end of FIG. 2 (b) shows a cross section not passing through the lead, and the right end of FIG. 2 (b) shows a cross section passing through the lead. Note that the dimensions in Fig. 2 (a) and Fig. 2 (b) are not the same.
  • the lead frame 20 is made of mold resin. Between the upper sealing body 13 a and the lower sealing body 13 b. However, as described above, since there is a clear boundary between the upper sealing body 13a and the lower sealing body 13b, the sealing body 13 is integrally formed by the resin poured at the time of molding. It is
  • a lead inside the dam bar 20c is called an inner lead 20a
  • a lead outside the dam bar 20c is called an outer lead 20b.
  • a lead side area 13c of the sealing body 13 exists between a portion of the inner lead 20a that protrudes laterally from the lower portion 13b of the sealing body and the dam bar 20c.
  • the lead frame 20 is provided with a large number of sealing body forming areas. Further, the upper surface of the end portion of the inner lead 20a is exposed inside the lower portion 13b of the sealing body, and wire bonding is performed on the exposed portion.
  • a part of the dam bar 20c and the lead side area 13c is partially punched out and partially punched out).
  • a pedestal 30, a punch 31 and a die 32 as shown in FIGS. 10 (b) and 10 (c) are used.
  • wire bonding or wire bonding and attachment of the lid member are performed, and then the tip of the outer lead is separated from the lead frame main body force, and the lead along the side of the sealing body where the lead is not provided.
  • the individual semiconductor packages are also separated by leadframe force by cutting the frame (final punching step).
  • FIGS. 3 (a) and 3 (b) are a perspective view and a cross-sectional view of an individual semiconductor package formed in a partial punching process.
  • the left end of Fig. 3 (b) shows the cross section not passing through the lead, and the right end of Fig. 3 (b) shows the cross section passing through the lead.
  • the scale of Fig. 3 (a) and Fig. 3 (b) are not the same.
  • the dam bar 20c is removed together with the lead side area 13c so that the leads are separated and independent from each other.
  • the portion of the lead 12 embedded in the sealing body 13 and the partial force inner lead 12 a inside the sealing body 13 are referred to as outer leads from the sealing body 13.
  • This portion is called outer lead 12b. That is, since the dam bar is eliminated, the boundary between the outer lead 12b and the inner lead 12a is different from the boundary in the lead frame.
  • the sealing body shown in FIGS. 2 (a) and 2 (b) By shearing the lead side area 13c of the lower portion 13b diagonally between the cutting edge of the punch and the cutting edge of the receiving stand, a portion of the lead side area 13c that protrudes outward beyond the sealing body upper portion 13a And a portion of the portion directly under the overhang portion of the sealing body upper portion 13a. Therefore, the side surface of the tip region Ra of the lower sealing body portion 13b sandwiched between the outer leads 12b is an inclined surface Fal inclined downward and directed inward.
  • the outer lead 12b is bent downward and finished into a shape that can be mounted on the mother substrate of the semiconductor package 2 (lead bend step).
  • FIG. 4 is a cross-sectional view showing only the semiconductor package when the lead bend process is completed.
  • the left end of Fig. 4 shows the cross section not passing through the lead, and the right end of Fig. 4 shows the cross section passing through the lead.
  • the tip area Ra of the lower portion 13b of the sealing body which is a part of the side area of the lead, is adjusted between the outer leads 12b by adjusting the width of the pedestal. It is sheared diagonally, and there is almost no lead lateral area on the side of the bent portion of the outer lead 12b. Therefore, generation of debris in the lead lateral area in the lead bending process can be suppressed. This can prevent the deterioration of the reliability of semiconductor devices due to debris.
  • a semiconductor chip 11 such as a solid-state imaging device, a light emitting / receiving element, or an LSI is placed on the bottom of the recess in the lower portion 13b of the sealing body before the lead bend process.
  • a part (electrode pad) of the semiconductor chip 11 and the inner lead 12a are connected (wire bonding step).
  • the semiconductor device shown in FIG. 1 is formed by fixing the lid member 15 with an adhesive on the upper surface of the upper part 13a of the sealing body.
  • a lead bend process may be performed to form the semiconductor package shown in FIG.
  • the lead bend process may be performed. Even in this case, if the debris is scattered to the equipment used in the manufacturing process, the debris infiltrates before attaching the lid member to the other semiconductor package. It can improve.
  • FIGS. 5 (a) and 5 (b) respectively show the structures of a pedestal and a punch used in the conventional partial punching process, and the structures of the pedestal and the punch used in the partial punching process of this embodiment, respectively.
  • FIG. 5 (a) and 5 (b) respectively show the structures of a pedestal and a punch used in the conventional partial punching process, and the structures of the pedestal and the punch used in the partial punching process of this embodiment, respectively.
  • the pedestal 130 used in the conventional partial punching process has a seal for the punch 131 although it generally has the clearance required in the partial punching process. It has an outer side at a position approximately close to the side of the upper portion 103a, and an inner side at a position substantially close to the side of the lower portion 103b of the seal (not shown on the die). Therefore, the width Wb of the upper surface of the pedestal 130 has a value close to the overhang amount of the upper portion 103a of the sealing body.
  • the sheared surface of the lead side area 103c is formed substantially along the vertical direction, so removal of the lead side area 103c is carried out.
  • the portion to be formed is almost only a portion projecting outward beyond the upper portion 103a of the sealing body.
  • the tip end region Rb directly below the overhanging portion of the upper part 103 a of the sealing body is almost left as it is.
  • the pedestal 30 used in the present embodiment has an outer side surface at a portion where the side force of the upper portion 13a of the sealing body is also retracted as much as possible. It has an inner side almost close to the side of the lower part 13b. Therefore, the width Wa of the upper surface of the pedestal 30 has a value that is significantly smaller than the overhang amount of the sealing body upper portion 13a.
  • the sheared surface of the lead side area 13c is between the lower end portion of the outer side surface of the sealing body upper portion 13a and the cutting edge of the punch 31.
  • the tip end area Ra of the lead side area 13c located directly under the overhanging portion of the sealing body upper part 13a has an inclined surface Fal directed downward and inclined inward. doing.
  • the resin side cutting edge angle of the punch is 90 °. May be However, by using the punch 31 with the resin side cutting edge angle ⁇ larger than 90 °, it is possible to reduce the load applied simultaneously when cutting the dam bar 20c and the lead side area 13c.
  • FIGS. 6 (a) to 6 (d) are a partial sectional view of the semiconductor package in the conventional manufacturing process, a partial rear view before lead bending, a partial perspective view after lead bending, and a lead bend, respectively.
  • 6 (e) to 6 (h) are a partial sectional view of the semiconductor package in the manufacturing process of this embodiment, a partial rear view before lead bending, and a partial perspective view after lead bending, respectively.
  • 4 is a partial reverse side view after lead bending.
  • FIG. 7 is a partial cross-sectional view for explaining an appropriate range of the width B of the lower surface Fa2 of the distal end region Ra.
  • FIG. 7 an appropriate range of the width B of the lower surface Fa2 of the tip end region Ra shown in FIG. 5 (b) will be described.
  • the tip of the lower surface Fa2 of the tip region Ra is located inside the bending start portion of the outer lead 12b.
  • the inner radius of curvature R of the outer lead 12b is typically between 0.1 mm and 0.3 mm to minimize springback. Further, depending on the thickness of the outer lead 12b, if it is forcibly bent with a small radius of curvature, a crack may occur in the layer near the outer surface of the outer lead 12b. In the lead bend process while preventing these Calculate the width B of the lower surface Fa2 to avoid debris.
  • Lead thickness 0.15 mm to 0.25 mm
  • Inner radius of curvature R 0. lmm to 0.3 mm
  • the bending start position of the lower surface Fa2 is, by design,
  • the width B of the lower surface Fa2 is because it only goes inside the overhang position.
  • the minimum value of B is 0.1145 mm if this value is added with the mold displacement amount (process variation) of 0.05 mm.
  • the width B of the lower surface Fa2 of the tip region Ra is 80% at the maximum and 28% at the minimum with respect to the overhang amount A. That is, the appropriate range of width B is
  • the blade width Wa of the pedestal 30 shown in FIG. 5 (b) needs to be about 0.1 mm. .
  • the mechanical strength of the cutting edge of the receiving stand 30 is reduced, and there is a risk of breakage in the partial punching process.
  • the load at the time of cutting is reduced by devising the resin side cutting edge angle of the punch, and the cutting edge surface of the pedestal.
  • the edge strength is strengthened by devising the plane shape of
  • the edge angle on the resin side of the punch 31 is set to approximately 90 °, the load is simultaneously applied to the entire front end face of the punch 31 and the cutting load is large relative to the receiving stand 30 where the cutting load is large. If it is added, the pedestal 30 may be damaged.
  • the resin side cutting edge angle ⁇ of the punch 31 is made larger than 90 °, and the cutting edge of the punch 31 bites into the lead frame from the outside and gradually By cutting, the contact area between the instantaneous punch 31 and the lead frame can be reduced, so that the cutting load can be greatly reduced.
  • FIG. 8 is a diagram showing a change in cutting load with respect to the resin side cutting edge angle of the punch.
  • the load can be reduced.
  • the cutting load can be reduced in the range of 95 ° to 120 °.
  • the resin side cutting edge angle is in the range of 95 ° or more and 102 ° or less, a more preferable result is obtained that the yield is particularly high.
  • the cutting edge of the punch 31 is dam bar 2 first.
  • the dam bar 20c and the lead side area 13c lower as shown in FIG. 5 (b). Due to the bending action, a shear surface is formed between the lower end of the outer surface of the upper seal 13 a and the blade tip of the pedestal 30. Therefore, it is possible to reliably prevent the generation of uncut parts that will later become debris. Even in the case where the distance between the cutting edge of the receiving stand 30 of the present embodiment and the cutting edge of the punch 31 is large, there is an advantage that a stable shearing surface can be formed between the cutting edges during cutting.
  • 9 (a) and 9 (b) are partial sectional views of a sealing body, a die and a pedestal, and a plan view of the pedestal for explaining the relationship between the planar shape of the cutting edge of the pedestal and the shape of the lead frame. It is.
  • the cutting edge of the pedestal 30 is a convex 30a in the area contacting the inner lead 20a of the lead frame, and is concave in the area contacting the lead side area 13c. It becomes department 30b. That is, the cutting edge of the receiving table 30 has a comb-like planar shape. Then, the cutting edge width in the recess 30 b is about 0.1 mm, and the cutting edge width in the protrusion 30 a is 0.2 mm or more. The outer side surface of the convex portion 30a of the cradle 30 and the 32nd outer side surface are in contact with each other.
  • the cradle 30 can be configured using a cemented carbide material excellent in wear resistance. That is, while cemented carbide materials are hard and excellent in wear resistance, they have the property of being brittle and easily chipped, and require a certain thickness to be applied to a part to which mechanical load is applied. Therefore, by adopting the structure shown in FIG. 9 (b), the wear resistance is improved, so that it is possible to stabilize the change with time of the initial cutting dimension and extend the life cycle of the part.
  • cemented carbide materials are hard and excellent in wear resistance, they have the property of being brittle and easily chipped, and require a certain thickness to be applied to a part to which mechanical load is applied. Therefore, by adopting the structure shown in FIG. 9 (b), the wear resistance is improved, so that it is possible to stabilize the change with time of the initial cutting dimension and extend the life cycle of the part.
  • 10 (a) and 10 (b) are plan views showing the positional relationship between the pedestal and die used in the conventional partial punching step and the sealing body, and the state when the lead side area is dropped.
  • 10 (c) and 10 (d) are plan views showing the positional relationship between the pedestal and die used in the partial punching step of the present embodiment and the sealing body, and the leads, and FIGS.
  • FIG. 7 is a cross-sectional view taken along the line Xd-Xd showing a state when the side area is dropped.
  • the distance between the edge portions supporting the outer leads 120b and the dam bars 120c of the die 132 used conventionally is about 0.69 mm.
  • the width of the punch 131 was 0.67 mm, in the case of such a structure of the die 132, the lead lateral region 103c may be clogged between the dies 132 or the natural drop may not be smoothly performed immediately. There is.
  • the width of the die 32 of the present embodiment is reduced to 0.60 mm and 0.54 mm below the lead side area 13c.
  • the distance between the edge portions supporting the outer leads 20b and the dam bars 20c of the die 32 is about 0.73 mm in the wide area, and the width of the punch 31 is 0.69 mm. . Therefore, as shown in FIG. 10 (d), in the case of the structure of the die 32 according to the present embodiment, natural side drop which makes the lead side area 13 c clogged between the dies 32 is performed smoothly.
  • FIGS. 11 (a) and 11 (b) are a perspective view and a plan view showing only the structure of the vicinity of the likelihood of the lower mold of the mold according to the second embodiment.
  • a dam block for filling the area surrounded by the inner leads of the lead frame and the dam bar on the side of the diversity 55 of the lower mold 50 of the molding die. 51 are provided.
  • the inner surface 51a of this dam block 51 is the first real The inclined surface Fa of the tip end region Ra of the lower portion 13b of the sealing body described in the embodiment is inclined.
  • FIGS. 12 (a) and 12 (b) are partial cross-sectional views showing the positional relationship between the mold and the lead frame in the molding step, and partial cross-sectional views showing the structure of the sealing body immediately after the molding step. .
  • the outer surface 51b of the dam block 51 of the lower mold 50 is in contact with the dam bar 20c of the lead frame. With the upper end of the inner side surface 51a of the dam block 51 substantially aligned with the lower end of the inner side surface of the upper mold 52, molding of the ceramic is performed.
  • the dimension in the width direction is set to a dimension smaller than the dimension between the leads by at least 0. 06 mm.
  • the length of the upper surface of the dam block 51 is set to a length of 0.06 mm with respect to the dimension from the outer side surface of the sealing body upper portion 13a to the inner side surface of the dam bar 20c shown in FIG.
  • the length of the lower surface of the dam block 51 is a dimension from the inner side surface of the dam bar 20c to a portion which is inside by 4Z5 of the overhang amount of the seal upper portion 13a.
  • the height of the dam block 51 is set to the minus tolerance value of the thickness of the lead frame 20.
  • an inclined surface Fal corresponding to the inner side surface 51a of the dam block 51 is formed in the end region Ra of the lower portion 13b of the sealing body 13 after the molding process.
  • a flat lower surface Fa2 is formed corresponding to the portion received by the cutting edge of the pedestal in the first embodiment. That is, by the partial punching process in the first embodiment, the same structure as the structure when the lead side area is removed can be obtained.
  • the same structure as the structure when the lead lateral region is removed can be obtained by the partial punching step in the first embodiment. Therefore, defects due to resin and ceramic debris can be prevented.
  • the sealing body has a container-like shape and has an internal space
  • the semiconductor device of the present invention also has a semiconductor chip and a thin metal wire surrounding the internal space.
  • the present invention can also be applied to types filled with mold material. Even in the event that debris may adhere to equipment in the manufacturing process, it may cause various defects due to debris in the semiconductor device manufacturing process, but by applying the present invention And the mechanical failure can be reduced.
  • the semiconductor package of the present invention a method of manufacturing the same, and a semiconductor device thereof can be used as a solid-state imaging device, a semiconductor device on which an LSI such as a light emitting / receiving device, a memory, or a logic is mounted, or a method of manufacturing the same.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

 半導体パッケージの製造方法は、モールドによって形成された封止体のリード側方領域の一部とダムバーとを、受け台とパンチとを用いて打ち抜く工程を有している。受け台は、封止体上部の側面からできるだけ後退した部位に外側面を有し、封止体下部の側面にほぼ近い内側面を有している。受け台の上面の幅Waは、封止体上部のオーバーハング量よりも小さい。リード側方領域のうち封止体上部のオーバーハング部の直下方に位置する先端領域Raは、下方に向かって内側に傾斜する傾斜面Fa1を有している。

Description

半導体パッケージ,その製造方法及び半導体デバイス
技術分野
[0001] 本発明は、 LSIチップ,固体撮像素子,受発光素子などを装着する,榭脂又はセラ ミックにより構成される半導体パッケージ,その製造方法及び半導体デバイスに関す る。
背景技術
[0002] 従来より、半導体パッケージのモールド工程は、ダイキヤビティに隣接する領域で、 リード及び各リード間を連結するダムバーなどを有するリードフレームをモールド金型 の下型と上型との間に挟み、ダイキヤビティ内に榭脂ゃセラミックをモールドすること により行なわれる。
[0003] その際、特許文献 1の図 3,図 4に示すように、ダムバーと封止体との間には、榭脂 等が残っている。これは、モールド工程において、ダムバーはダイキヤビティカも所定 距離だけ外方に位置するために、モールド金型の上型と下型とダムバーとによって 囲まれる空間に、榭脂等が入り込む力もである。そして、モールド工程の終了後には 、各リード間の電気的接続を断っために、各リードを連結するダムバーが切断される 力 残留レジン (又はセラミック)は、リードに対する接着力が弱いので、脱落しやすく 、種々の不具合を引き起こすことが知られている。
[0004] そこで、例えば特許文献 1にお 、ては、同公報の図 2に示すように、弾性体を設け たレジンカットダイを用いてダムバーを切断することにより、ダムバーと共に残留レジ ンをも落とすようにしている。
[0005] また、特許文献 2の図 1に示される方法では、ダムバーと封止体との間のリード部分 を支持するダイ部分の側縁をリードの側縁よりも内側に位置させて、ダムバーの切断 を行なうことにより、残留レジンの一部を残した状態にしておいて、後に弾性体などに より残留レジンの残りを除去するようにして 、る。
特許文献 1 :特開平 7— 193095号公報
特許文献 2 :特開 2003— 17643号公報 発明の開示
発明が解決しょうとする課題
[0006] ところで、半導体パッケージには、封止体のリードよりも上方の部分力 封止体のリ ードよりも下方の部分に比べて大き 、, V、わゆるオーバーハング構造を有する半導 体パッケージがある。
[0007] 図 13は、従来のオーバーハング構造を有する半導体パッケージを備えた光学デバ イスの構造を示す断面図である。ただし、図 13の左端においては、リード間の榭脂部 分を通過する断面の構造を示し、図 13の右端においては、リードを通過する断面の 構造を示している。
[0008] 図 13に示すように、光学デバイスは、固体撮像素子,受発光素子, LSI等の光学 チップ 101と、光学チップ 101と外部機器との信号の授受を行なうためのリード 102と 、半導体チップ 101とリード 102とを接続する金属細線 107と、リード 102を封止する 矩形状の封止体 103と、封止体 103の上面に取り付けられたガラス窓,ホログラム, セラミック蓋等の蓋部材 105を備えている。そして、封止体 103のうちリード 102の周 囲にある部分は、リード 102の上面側に位置する封止体上部 103aと、リード 102の 下面側に位置する封止体下部 103bと、封止体下部 103b及び封止体上部 103aに よって挟まれ、リード間の隙間を埋めるリード側方領域 103cとに区画される。ただし、 封止体上部 103a,封止体下部 103b,及びリード側方領域 103cとの間に明確な境 目があるわけではなぐ封止体 103は、モールド時に流し込まれた榭脂によって一体 的に形成されるものである。
[0009] また、封止体上部 103aの上面に、蓋部材 105が取り付けられ、封止体下部 103b の中央部に光学チップ 101が取り付けられている。つまり、封止体上部 103a,封止 体下部 103b,リード側方領域 103c及びガラス窓 105によって囲まれる内部空間 10 6内に光学チップ 101が配置された構造となっている。
[0010] ここで、図 13の左端に示すアウターリード 102bの領域 Rdは、ダイバーが除去され た部分を示す。また、図 13には現れていないが、モールド工程の終了直後には、リ 一ド側方領域 103cの一部であって、封止体上部 103aよりも外側に突出した部分( 残留レジン)がある。そして、ダムバーの切断時 (部分打ち抜き工程)において、モー ルド工程終了直後に存在していたリード側方領域 103cのうち、封止体上部 103aの オーバーハング部よりも側方に突出していた領域はダムバーと共に除去される。
[0011] しかし、リード側方領域 103cのうち封止体上部 103aの下方に位置する先端領域 R bは、除去されることなく残っているので、この先端領域 Rbがリード 102を曲げる際に 脱落するおそれがある。そして、リード 102が曲げられた後、封止体下部 103bに光 学チップ 101の取り付け、ワイヤボンディング、ガラス窓 105の取り付け、などの工程 を経るが、その間に、先端領域 103cから脱落した破壊屑がノ¾ /ケージ体の空間 106 に入ると、光学デバイスの動作不良を引き起こすという不具合があった。たとえば、固 体撮像素子の受光面に破壊屑が付着すると、画像の局所的欠落を招き、発光素子 の発光面や反射ミラー面に破壊屑が付着すると、記録媒体へのレーザ光の入射が 妨げられることになる。また、 CPUやメモリの LSIを搭載した半導体パッケージについ ても、破壊屑の付着により、信頼性の低下を招くおそれがある。
[0012] 本発明の目的は、オーバーハング型の半導体パッケージにおけるダムバー内側の モールド材料の脱落を抑制し、もって、信頼性の高い半導体パッケージ,その製造 方法及び半導体デバイスを提供することにある。
課題を解決するための手段
[0013] 本発明の第 1の半導体パッケージは、封止体のうちリード周囲の領域を、リードの下 面側に位置する封止体下部と、リードの上面側に位置し、一部が封止体下部からォ 一バーハングしている封止体上部と、リード間の隙間を埋めるリード側方領域とに区 画し、リード側方領域の外側面を下方に向かって内側に傾斜させて、リード側方領域 の封止体下部から突出した先端領域の幅を封止体上部のオーバーハング量の 1Z5
〜4Z5の範囲にしたものである。
[0014] これにより、アウターリードが曲げられる際に、シード側方領域のうちアウターリード が曲げられる領域には、ほぼ封止体が存在しない構造になっているので、破壊屑の 発生が抑制され、信頼性の向上を図ることができる。
[0015] 本発明の第 2の半導体パッケージは、封止体のうちリード周囲の領域を、リードの下 面側に位置する封止体下部と、リードの上面側に位置し、一部が封止体下部からォ 一バーハングしている封止体上部と、リード間の隙間を埋めるリード側方領域とに区 画し、リード側方領域の外側面を下方に向かって内側に傾斜させて、リード側方領域 の封止体下部力 突出した先端領域がアウターリードの曲げられる領域に接触して Vヽな 、ようにしたものである。
[0016] これによつても、第 1の半導体パッケージと同様の作用効果が得られる。
[0017] 本発明の第 1又は第 2の半導体デバイスは、半導体チップと半導体チップを収納す る半導体パッケージとを有する半導体デバイスにお 、て、半導体パッケージの構造 を上記第 1又は第 2の半導体パッケージの構造としたものである。
[0018] 本発明の半導体パッケージの製造方法は、モールド工程により、リード周囲の領域 力 リードの下面側に位置する封止体下部と、リードの上面側に位置し、一部が封止 体下部からオーバーハングしている封止体上部と、リード間の隙間を埋めるリード側 方領域とに区画される封止体を形成した後、封止体上部のオーバーハング量よりも 小さい刃先幅を有する受け台を用いて、リード側方領域とを打ち抜くことにより、リード 側方領域の封止体下部から突出した先端領域の幅を、封止体上部のオーバーハン グ量の 1Z5〜4Z5の範囲にする方法である。
[0019] この方法によって、上記第 1又は第 2の半導体パッケージの構造が得られる。
[0020] 打ち抜きの際に、封止体のリード側方領域側の刃先角度が 95° 以上 120° 以下 の範囲にあるパンチを用いることにより、受け台に加わる荷重を低減することができ、 受け台の破損などを防止することができる。
[0021] 打ち抜きの際に、刃先の平面形状が封止体のリード側方領域に接触しない部分で はダムバー側に突出した櫛歯状である受け台を用いることにより、受け台の強度を確 保して、受け台の破損を防止することができる。
[0022] 本発明の第 2の半導体パッケージの製造方法は、ダムバーに接する外側面と上方 に向力つて外側に傾斜する内側面とを有す凸部が設けられた下型と、下型との間で リードフレームを挟む上型とを用いて、上記を有するモールド材料により、少なくとも 上記複数のリードの先端と基端との間の各部分を上記ダムバーよりも先端側でモー ルドする方法である。
[0023] この方法によっても、上記第 1又は第 2の半導体パッケージの構造が得られる。
発明の効果 [0024] 本発明の半導体パッケージ,その製造方法及び半導体デバイスにより、モールド材 料の破壊屑による不良の少な 、,信頼性の高 、半導体パッケージ又は半導体デバ イスが得られる。
図面の簡単な説明
[0025] [図 1]図 1は、本発明の第 1の実施形態に係る半導体デバイスの構造を示す断面図 である。
[図 2]図 2 (a) , (b)は、第 1の実施形態におけるモールド工程が終了した時点におけ る半導体パッケージの構造を示す斜視図及び断面図である。
[図 3]図 3 (a) , (b)は、第 1の実施形態の部分打ち抜き工程で形成された個々の半導 体パッケージの斜視図及び断面図である。
[図 4]図 4は、第 1の実施形態におけるリードベンド工程が終了した時点における半導 体パッケージのみを抜き出して示す断面図である。
[図 5]図 5 (a) , (b)は、それぞれ順に、従来の部分打ち抜き工程において使用される 受け台及びパンチの構造、第 1の実施形態の部分打ち抜き工程において使用される 受け台及びパンチの構造を示す部分断面図である。
[図 6]図 6 (a)〜(d)は、それぞれ順に、従来の製造工程における半導体パッケージ の部分断面図,リードベンド前の部分裏面図,リードベンド後の部分斜視図,リードべ ンド後の部分裏面図であり、(e)〜(h)は、それぞれ順に、第 1の実施形態の製造ェ 程における半導体パッケージの部分断面図,リードベンド前の部分裏面図,リードべ ンド後の部分斜視図,リードベンド後の部分裏面図である。
[図 7]図 7は、第 1の実施形態における封止体のリード側方領域の先端領域下面の幅 の適正範囲を説明するための部分断面図である。
[図 8]図 8は、第 1の実施形態におけるパンチの榭脂側刃先角度に対する切断荷重 の変化を示す図である。
[図 9]図 9 (a) , (b)は、受け台の刃先の平面形状とリードフレームの形状との関係を 説明するための封止体,ダイ及び受け台の部分断面図、及び受け台の平面図である
[図 10]図 10 (a) , (b)は、従来の部分打ち抜き工程で使用される受け台及びダイと封 止体との位置関係を示す平面図、及びリード側方領域落下時の状態を示す Xb-Xb 線における断面図であり、 (c) , (d)は、第 1の実施形態の部分打ち抜き工程で使用 される受け台及びダイと封止体との位置関係を示す平面図、及びリード側方領域落 下時の状態を示す Xd-Xd線における断面図である。
[図 11]図 11 (a) , (b)は、第 2の実施形態におけるモールド金型の下型のダイキヤビ ティ付近の構造のみを抜き出して示す斜視図、及び平面図である。
[図 12]図 12 (a) , (b)は、第 2の実施形態におけるモールド工程におけるモールド金 型及びリードフレームの位置関係を示す部分断面図、及びモールド工程終了直後に おける封止体の構造を示す部分断面図である。
[図 13]図 13は、従来のオーバーハング構造を有する半導体パッケージを備えた光学 デバイスの構造を示す断面図である。
符号の説明
1 半導体デバイス
2 半導体パッケ一
11 半導体チップ
12 リード
12aゝ 20a インナーリ、
12bゝ 20b アウターリ、
13 封止体
13a 封止体上部
13b 封止体下部
13c リード側方領域
15 蓋部材
16 内部空間
17 金属細線
20 リードフレーム
20c ダムノ ー
30 台 30a 凸部
30b 凹部
31 パンチ
32 ダイ
50 下型
51 ダムブロック
51a 内側面
51b 外側面
52 上型
55 ダイキヤビティ
Fal 傾斜面
Fa2 下面
Ra 先端領域
発明を実施するための最良の形態
(第 1の実施形態)
図 1は、本発明の第 1の実施形態に係る半導体デバイス 1の構造を示す断面図で ある。ただし、図 1の左端においては、リード間の榭脂部分を通過する断面の構造を 示し、図 1の右端においては、リードを通過する断面の構造を示している。同図に示 すように、半導体デバイス 1は、固体撮像素子,受発光素子, LSI等の半導体チップ 11と、半導体チップ 11と外部機器との信号の授受を行なうためのリード 12と、半導体 チップ 11とリード 12とを接続する電気的接続部材である金属細線 17と、リード 12を 封止する矩形状の封止体 13と、封止体 13の上面に取り付けられたガラス窓,ホログ ラム,セラミック蓋等の蓋部材 15を備えている。そして、封止体 13のうちリード 12の周 囲にある部分 (具体的には、 2つの辺領域)は、リード 12の上面側に位置する封止体 上部 13aと、リード 12の下面側に位置する封止体下部 13bと、封止体下部 13b及び 封止体上部 13aによって挟まれ、リード間の隙間を埋めるリード側方領域 13cとに区 画される。ただし、封止体上部 13a,封止体下部 13b,及びリード側方領域 13cとの 間に明確な境目があるわけではなぐ封止体 13は、モールド時に流し込まれた榭脂 によって一体的に形成されるものである。また、リード 12が形成されていない辺では、 リード側方領域は存在せず、封止体上部と封止体下部とに区画する必要もない。
[0028] また、封止体上部 13aの上面に蓋部材 15が取り付けられ、封止体下部 13bの中央 部に半導体チップ 11が取り付けられている。つまり、封止体上部 13a,封止体下部 1 3b及び蓋部材 15によって囲まれる内部空間 16内に半導体チップ 11が配置された 構造となっている。
[0029] また、リード 12のうち封止体 13によって封止されている部分及び内部空間 16内で 露出している部分はインナーリード 12aと呼称され、リード 12のうち封止体 13よりも外 方に突き出た部分はアウターリード 12bと呼称される。
[0030] 本実施形態においては、リード 12,封止体上部 13a,封止体下部 13b及びリード側 方領域 13cにより、半導体パッケージ 2が構成され、この半導体パッケージ 2に,半導 体チップ 11,金属細線 17及び蓋部材 15を取り付けることにより、半導体デバイス 1が 構成される。
[0031] ここで、図 1の左端に示すアウターリード 12bの領域 Rdは、ダムバーが除去された 部分を示す。また、図 1には現れていないが、モールド工程の終了直後には、リード 側方領域 13cの一部であって、封止体上部 13aよりも外側に突出した部分がある。
[0032] そして、本実施形態においては、従来のパッケージ体とは異なり、ダムバーの切断 時 (部分打ち抜き工程)において、モールド工程終了直後に存在していたリード側方 領域 13cのうち、封止体上部 13aのオーバーハング部よりも側方に突出していた領域 だけでなく、封止体上部 13aのオーバーハング部の直下方に位置する部分の一部も ダムバーと共に除去されており、その結果、リード側方領域 13cの先端領域 Raの側 面は下方に向力つて内側に入り込むように大きく傾斜した傾斜面 Falとなっている。
[0033] 次に、本発明の実施形態に係る榭脂モールドを利用した半導体パッケージの製造 工程について説明する。
[0034] 図 2 (a) , (b)は、モールド工程が終了した時点における半導体パッケージの構造を 示す斜視図及び断面図である。図 2 (b)のうち左端はリードを通過しない断面を示し 、図 2 (b)の右端はリードを通過する断面を示している。なお、図 2 (a)と図 2 (b)の縮 尺は同じではない。図 2 (a) , (b)に示すように、リードフレーム 20がモールド榭脂から なる封止体上部 13aと封止体下部 13bとの間に封止されている。ただし、すでに説明 したように、封止体上部 13aと封止体下部 13bとの間に明確な境目があるわけではな ぐ封止体 13は、モールド時に流し込まれた榭脂によって一体的に形成されるもので ある。
[0035] リードフレーム 20においては、ダムバー 20cよりも内側のリードがインナーリード 20a と呼称され、ダムバー 20cよりも外側のリードがアウターリード 20bと呼称されて!、る。 そして、インナーリード 20aのうち封止体下部 13bから側方に突出した部分とダムバ 一 20cとの間に封止体 13のリード側方領域 13cが存在している。リードフレーム 20に は、多数の封止体形成領域が多数設けられている。また、封止体下部 13bの内側に おいて、インナーリード 20aの端部の上面が露出しており、この露出している部分にヮ ィャボンディングが行なわれることになる。
[0036] 次に、図 2に示す構造体力もダムバー 20c及びリード側方領域 13cの一部を打ち抜 部分打ち抜き工程)。この工程では、図 10 (b) , (c)に示すような受け台 30,パン チ 31及びダイ 32を用いる。
[0037] その後、ワイヤボンディング又はワイヤボンディングと蓋部材の取り付けとを行なつ てから、アウターリードの先端をリードフレーム本体力 切り離すとともに、リードが設 けられていない封止体の側面に沿ってリードフレームを切断することにより、個々の 半導体パッケージをリードフレーム力も分離する (最終打ち抜き工程)。
[0038] 図 3 (a) , (b)は、部分打ち抜き工程で形成された個々の半導体パッケージの斜視 図及び断面図である。図 3 (b)のうち左端はリードを通過しない断面を示し、図 3 (b) の右端はリードを通過する断面を示している。なお、図 3 (a)と図 3 (b)の縮尺は同じ ではない。部分打ち抜き工程では、リード側方領域 13cと共にダムバー 20cを除去し て、各リードを互いに分離独立させる。
[0039] 個々の半導体パッケージにおいては、リード 12のうち、封止体 13に埋め込まれた 部分及び封止体 13よりも内側の部分力 ンナーリード 12aと呼称され、封止体 13か ら外側につきだした部分がアウターリード 12bと呼称されている。つまり、ダムバーは なくなっているので、アウターリード 12bとインナーリード 12aとの境目は、リードフレー ムにおける境目とは異なっている。また、後述するように、図 2 (a) , (b)に示す封止体 下部 13bのリード側方領域 13cをパンチの刃先と受け台の刃先との間で斜めに剪断 することにより、リード側方領域 13cのうち、封止体上部 13aよりも外方に突出した部 分と封止体上部 13aのオーバーハング部の直下方にある部分の一部とを除去する。 したがって、アウターリード 12b間に挟まれる封止体下部 13bの先端領域 Raの側面 は、下方に向力つて内側に傾斜した傾斜面 Falとなっている。
[0040] その後、アウターリード 12bは下方に曲げられ、半導体パッケージ 2の母基板に実 装できる形状に仕上げられる(リードベンド工程)。
[0041] 図 4は、リードベンド工程が終了した時点における半導体パッケージのみを抜き出し て示す断面図である。図 4のうち左端はリードを通過しない断面を示し、図 4の右端は リードを通過する断面を示している。
[0042] このとき、本実施形態においては、後述するように、受け台の幅の調整により、リード 側方領域の一部である封止体下部 13bの先端領域 Raがアウターリード 12b間にお いて斜めに剪断され、アウターリード 12bの曲がる部分の側方にはリード側方領域が ほとんど存在して ヽな 、ので、リードベンド工程におけるリード側方領域の破壊屑の 発生を抑制することができ、破壊屑による半導体デバイスの信頼性の悪化を防止す ることができる。例えば、破壊屑が固体撮像素子の受光面に付着することによる画像 信号の局所的欠落や、破壊屑が発光素子の発光面や反射ミラー面に付着すること による記録面への入射信号の欠落などを防止することができる。また、製造工程で用 いられる機器類に付着することによって、他の半導体パッケージの各部に破壊屑が 付着するのを防止することができる。
[0043] 本実施形態の工程では、リードベンド工程を行なう前に、固体撮像素子,受発光素 子, LSIなどの半導体チップ 11を封止体下部 13bの凹部底面に設置し、金属細線 1 7によって、半導体チップ 11の一部(電極パッド)と、インナーリード 12aとを接続する( ワイヤボンディング工程)。その後、上述のリードベンド工程を行なってから、封止体 上部 13aの上面に、蓋部材 15を接着剤により固着させることにより、図 1に示す半導 体デバイスが形成される。
[0044] ただし、半導体チップ 11を封止体下部 13bに装着する前に、リードベンド工程を行 なって、図 4に示す半導体パッケージを形成してもよ 、。 [0045] また、蓋部材 15を取り付けてから、リードベンド工程を行なうこともある。この場合で も、破壊屑が製造工程に用いる機器類に飛び散ると、他の半導体パッケージに蓋部 材を装着する前に、破壊屑が侵入するので、本発明を適用することにより、信頼性の 向上を図ることができる。
[0046] 従来の部分打ち抜きと本実施形態の部分打ち抜きとの比較
図 5 (a) , (b)は、それぞれ順に、従来の部分打ち抜き工程において使用される受 け台及びパンチの構造、本実施形態の部分打ち抜き工程において使用される受け 台及びパンチの構造を示す部分断面図である。
[0047] 図 5 (a)に示すように、従来の部分打ち抜き工程において使用される受け台 130は 、パンチ 131に対する一般に部分打ち抜き工程で必要とされるクリアランスは有して いるものの、封止体上部 103aの側面にほぼ近い位置に外側面を有し、封止体下部 103bの側面にほぼ近!、位置に内側面を有して 、た (ダイの表示省略)。したがって、 受け台 130の上面の幅 Wbは封止体上部 103aのオーバーハング量に近い値を有し ていたことになる。このような受け台 130とパンチ 131とを用いた部分打ち抜き工程で は、リード側方領域 103cの剪断面は、ほとんど垂直方向にそって形成されるので、リ 一ド側方領域 103cのうち除去される部分は、ほとんど封止体上部 103aよりも外側に 突出した部分だけである。その結果、封止体下部 103bのうち封止体上部 103aのォ 一バーハング部の直下方にある先端領域 Rbは、ほとんどそのまま残っている。
[0048] それに対し、図 5 (b)に示すように、本実施形態において使用される受け台 30は、 封止体上部 13aの側面力もできるだけ後退した部位に外側面を有し、封止体下部 1 3bの側面にほぼ近い内側面を有している。したがって、受け台 30の上面の幅 Waは 、封止体上部 13aのオーバーハング量よりも大幅に小さい値を有している。このような 受け台 30,パンチ 31及びダイ 32を用いた部分打ち抜き工程では、リード側方領域 1 3cの剪断面は、封止体上部 13aの外側面の下端部とパンチ 31の刃先との間で斜め 方向に形成されるので、リード側方領域 13cのうち封止体上部 13aのオーバーハング 部の直下方に位置する先端領域 Raは、下方に向力つて内側に傾斜する傾斜面 Fal を有している。
[0049] 本実施形態においては、図 5 (b)に示すように、先端面が側面に直交する方向から 傾いていて、榭脂側刃先角度 αが 90° よりも大きいパンチ 31を用いている力 本発 明の基本的な効果を発揮するためには、パンチの榭脂側刃先角度が 90° であって もよい。ただし、榭脂側刃先角度 αが 90° よりも大きいパンチ 31を用いることにより、 ダムバー 20cやリード側方領域 13cを切断する際に同時に印加される負荷を軽減す ることがでさる。
[0050] 図 6 (a)〜 (d)は、それぞれ順に、従来の製造工程における半導体パッケージの部 分断面図,リードベンド前の部分裏面図,リードベンド後の部分斜視図,リードベンド 後の部分裏面図であり、図 6 (e)〜(h)は、それぞれ順に、本実施形態の製造工程に おける半導体パッケージの部分断面図,リードベンド前の部分裏面図,リードベンド 後の部分斜視図,リードベンド後の部分裏面図である。
[0051] 図 6 (a) , (b)に示す従来の製造工程における先端領域 Rbの下面 Fbの幅と、図 6 ( e) , (f)に示す本実施形態の製造工程における先端領域 Raの下面 Fa2の幅とを比 ベると、 Fa2く Fbであることがわかる。図 6 (c) , (d)に示すように、従来の製造工程に おいては、リードベンド工程において先端領域 Rbの一部が破壊されており、破壊屑 と、破壊により生じた傾斜面 Cbとが示されている。それに対し、図 6 (g) , (h)に示すよ うに、本実施形態の製造工程においては、リードベンド工程を経た後も先端領域 Ra の破壊は生ぜず、傾斜面 Fal,下面 Fa2は部分打ち抜き工程において形成された 剪断面のままである。
[0052] 一先端領域 Raの下面 Fa2の幅 Bの適正範囲
図 7は、先端領域 Raの下面 Fa2の幅 Bの適正範囲を説明するための部分断面図 である。以下、図 7を参照しながら、図 5 (b)に示す先端領域 Raの下面 Fa2の幅 Bの 適正範囲について説明する。
[0053] リードベンド工程における榭脂等の破壊屑の発生を防止するためには、先端領域 R aの下面 Fa2の先端がアウターリード 12bの曲げ開始部よりも内側に位置していれば よい。アウターリード 12bの内側の曲率半径 Rは、通常スプリングバックを最小限にす るために 0. lmm〜0. 3mmにするのが一般的である。また、アウターリード 12bの厚 みによっては、小さな曲率半径で無理に曲げると、アウターリード 12bの外側表面付 近の層にクラックが発生してしまう。これらを防止しながら、リードベンド工程において 破壊屑を生じさせないための下面 Fa2の幅 Bの寸法を計算する。
[0054] まず、前提条件として、
オーバーハング量 A : 0. 4mm
リードの厚み: 0. 15mm〜0. 25mm
内側の曲率半径 R: 0. lmm〜0. 3mm
を想定する。この前提のもとに幅 Bの適正範囲を計算する。
1)先端領域 Raの下面 Fa2の幅 Bの最長値
曲率半径 R: 0. lmm
リード厚:0. 15mm
で計算する。
[0055] 下面 Fa2の曲げ開始位置は、設計上、
2 π R- (1/8) =0. 0785mm
だけオーバーハング位置より内側に入るので、下面 Fa2の幅 Bは、
B=0. 4-0. 0785 = 0. 3215mm
となる。
2)先端領域 Raの下面 Fa2の幅 Bの最短値
曲率半径 R: 0. 3mm
リード厚:0. 25mm
で計算すると、
下面 Fa2の曲げ開始位置は、
2 π Κ· (1/8) =0. 2355mm
だけオーバーハング位置より内側に入る。よって、下面 Fa2の幅 Bは、
B=0. 4-0. 2355 = 0. 1645mm
となる。この値に 0. 05mmの金型ズレ量(工程上のばらつき)を加味すると、 Bの最短 値は 0. 1145mmとなる。
[0056] 以上の計算から、先端領域 Raの下面 Fa2の幅 Bは、オーバーハング量 Aに対して 最大で 80%、最小で 28%となる。つまり、幅 Bの適正範囲は、
(1/5)A≤B≤ (4Z5)Aである。 [0057] 受け台の刃先の破損などの防止対策
上述のように、先端領域 Raの下面 Fa2の幅 Bの最短値が 0. 1145mmである場合 、図 5 (b)に示す受け台 30の刃先幅 Waは、約 0. 1mmとする必要がある。ところで、 受け台 30の刃先幅 Bを 0. 1mmの厚さまで薄くすると、受け台 30の刃先の機械強度 が低下して、部分打ち抜き工程で破損するおそれがある。もちろん、切断速度の低 減や、一度に打ち抜くダムバー及びリード側方領域の個数を少なくするなどによって 、部分打ち抜き工程で刃先に加わる荷重を低減することは可能であるが、その場合 には、製造効率が悪化し、ひいては製造コストを低下させることになる。
[0058] 製造効率を高く維持しつつ、受け台 30の刃先の破損を防止するための対策として は、パンチの榭脂側刃先角度の工夫による切断時の荷重の低減と、受け台の刃先 面の平面形状の工夫による刃先強度の強化とがある。
1.パンチの榭脂側刃先角度
パンチ 31の榭脂側刃先角度ほぼ 90° に設定されている場合には、パンチ 31の先 端面全体に同時に負荷が加わるために切断負荷が大きぐ受け台 30に対して大きな 切断負荷による曲げモーメントが加わると、受け台 30の破損を招くおそれがある。
[0059] それに対し、本実施形態の製造方法を用いた場合、パンチ 31の榭脂側刃先角度 αを 90° よりも大きくして、リードフレームにパンチ 31の刃先を外側から食い込ませ て徐々に切断することにより、瞬間的なパンチ 31とリードフレームの接触面積を小さく することができるので、切断負荷を大幅に低減することができる。
[0060] 図 8は、パンチの榭脂側刃先角度に対する切断荷重の変化を示す図である。同図 に示すように、パンチの榭脂側刃先角度が 95° 以上の範囲にある場合に、荷重を低 減することができる。同図には示されていないが、 95° 以上 120° 以下の範囲で切 断荷重を低減しうる効果があることが確認されている。さらに、量産を考慮すると、榭 脂側刃先角度は 95° 以上 102° 以下の範囲にある場合に、歩留まりが特に高いと いう、より好ましい結果が得られた。
[0061] また、工程上、パンチ 31の位置が 0. 1mm程度ばらつくことにより、パンチ 31と封 止体上部 13aとの間に多少の隙間ができても、パンチ 31の刃先が最初にダムバー 2 Ocに接触した時点で、図 5 (b)に示すようなダムバー 20cとリード側方領域 13cとが下 向きに曲げられる作用によって、封止体上部 13aの外側面の下端部と受け台 30の刃 先との間に剪断面が形成される。したがって、後に破壊屑となるような切り残し部分の 発生を確実に防止することができる。本実施形態のごとぐ受け台 30の刃先とパンチ 31の刃先との間隔が大きい場合においても、切断の際に安定した剪断面を両刃先 間に形成することができる利点がある。
[0062] そして、このように切断荷重を半減させることにより、受け台 30の先端部の幅 Waを 従来の受け台 130の先端部の幅 Wbも半減させることが可能になる。
2.受け台の刃先の平面形状
図 9 (a) , (b)は、受け台の刃先の平面形状とリードフレームの形状との関係を説明 するための封止体,ダイ及び受け台の部分断面図、及び受け台の平面図である。
[0063] 図 9 (b)に示すように、受け台 30の刃先は、リードフレームのインナーリード 20aに 接触する領域では凸部 30aとなっており、リード側方領域 13cと接触する領域では凹 部 30bとなっている。つまり、受け台 30の刃先は櫛歯状の平面形状を有している。そ して、凹部 30bにおける刃先幅は 0. 1mm程度であり、凸部 30aにおける刃先幅は 0 . 2mm以上である。なお、受け台 30の凸部 30aの外側面と第 32の外側面とは接触 している。
[0064] このような構造により、ダムバー 20cとリード側方領域 13cとにより受け台 30の刃先 に曲げモーメントが作用しても、受け台 30の曲げモーメントに抗する強度を高く維持 することができる。したがって、図 5 (a)に示す刃先幅 Wa (凹部 30bの刃先幅)を 0. 1 mmとして、破壊屑の発生を防止するための部分打ち抜き工程を行ないつつ、受け 台 30の強度を確保して、部分打ち抜き工程における受け台 30の破損を防止すること ができる。
[0065] また、量産化へ結びつけたこの形状を用いることにより、受け台 30を耐磨耗性に優 れる超硬合金材料を用いて構成することができた。すなわち、超硬合金材料は硬く 耐摩耗性に優れる反面、脆く欠け易い性質を持っており、機械的負荷がかかる部分 に適用するには、ある程度の厚みを要する。したがって、図 9 (b)に示す構造にするこ とにより、耐磨耗が向上するので、初期の切断寸法の経時変化の安定と部品のライフ サイクルを伸ばすことができる。 [0066] その他の特徴部分
図 10 (a) , (b)は、従来の部分打ち抜き工程で使用される受け台及びダイと封止体 との位置関係を示す平面図、及びリード側方領域落下時の状態を示す Xb-Xb線に おける断面図であり、図 10 (c) , (d)は、本実施形態の部分打ち抜き工程で使用され る受け台及びダイと封止体との位置関係を示す平面図、及びリード側方領域落下時 の状態を示す Xd-Xd線における断面図である。
[0067] 図 10 (a) , (b)に示すように、従来用いていたダイ 132のアウターリード 120bやダム バー 120cを支持している刃先部分の間隔は、約 0. 69mmであるのに対し、パンチ 1 31の幅は 0. 67mmであったので、このようなダイ 132の構造の場合、リード側方領 域 103cがダイ 132の間で詰まりやすぐ自然落下がスムーズに行われないおそれが ある。
[0068] それに対し、図 10 (c)に示すように、本実施形態のダイ 32は、リード側方領域 13c の下方において、幅が 0. 60mm力 0. 54mmに低減されている。本実施形態のダ ィ 32においては、ダイ 32のアウターリード 20bやダムバー 20cを支持している刃先部 分の間隔は、広い所では約 0. 73mmで、パンチ 31の幅は 0. 69mmである。したが つて、図 10 (d)に示すように、本実施形態のダイ 32の構造の場合、リード側方領域 1 3cがダイ 32の間に詰まることはほとんどなぐ自然落下がスムーズに行われる。
[0069] また、リード側方領域 13cの落下した部分の側方における榭脂などのノ リの発生を 抑帘 Uすることができる。
[0070] (第 2の実施形態)
本実施形態においては、部分打ち抜き工程におけるリード側方領域の除去に関す る工夫ではなく、モールド時におけるモールド金型の構造の工夫による破壊屑の防 止対策について説明する。
[0071] 図 11 (a) , (b)は、第 2の実施形態におけるモールド金型の下型のダイキヤビティ付 近の構造のみを抜き出して示す斜視図、及び平面図である。
[0072] 図 11 (a) , (b)に示すように、モールド金型の下型 50のダイキヤビティ 55の側方に は、リードフレームのインナーリード及びダムバーで囲まれる領域を埋めるためのダム ブロック 51が設けられている。そして、このダムブロック 51の内側面 51aは、第 1の実 施形態において説明した封止体下部 13bの先端領域 Raの傾斜面 Faに対応して傾 斜している。
[0073] 図 12 (a) , (b)は、モールド工程におけるモールド金型及びリードフレームの位置 関係を示す部分断面図、及びモールド工程終了直後における封止体の構造を示す 部分断面図である。
[0074] 図 12 (a)に示すように、リードフレーム 20を下型 50と上型 52との間に挟んで、下型 50のダムブロック 51の外側面 51bをリードフレームのダムバー 20cに接触させ、ダム ブロック 51の内側面 51aの上端を上型 52の内側面の下端部にほぼ一致させた状態 で、榭脂ゃセラミックのモールドを行なう。
[0075] 本実施形態では、下型 50のダムブロック 51の形状は、幅方向の寸法はリード間の 寸法に対し、 0. 06mm以上狭い寸法を設定する。また、ダムブロック 51の上面の長 さは、図 11 (b)に示す封止体上部 13aの外側面からダムバー 20cの内側面までの寸 法に対し一 0. 06mmの長さに設定する。さらに、ダムブロック 51の下面の長さは、ダ ムバー 20cの内側面から封止体上部 13aのオーバーハング量の 4Z5だけ内側に入 り込んだ部位までの寸法とする。ダムブロック 51の高さは、リードフレーム 20の厚みの マイナス公差値を設定値とする。
[0076] 図 12 (b)に示すように、モールド工程終了後における封止体 13の封止体下部 13b の先端領域 Raには、ダムブロック 51の内側面 51aに対応する傾斜面 Falが形成さ れるとともに、第 1の実施形態において受け台の刃先で受けていた部分に対応する 平坦な下面 Fa2が形成される。つまり、第 1の実施形態における部分打ち抜き工程に よって、リード側方領域を除去したときの構造と同じ構造が得られる。
[0077] 本実施形態においては、封止体の構造として、第 1の実施形態における部分打ち 抜き工程によって、リード側方領域を除去したときの構造と同じ構造が得られる。した がって、レジンやセラミックの破壊屑による不具合を防止することができる。
[0078] そして、部分打ち抜き工程では、榭脂ゃセラミックの切断厚みを薄くすることができ るため、受け台の刃先のライフ延長が実現できる。また、部分打ち抜き工程における 刃先に加わる負荷が低減できるため、パッケージ欠けの発生を抑えることが可能とな る。 [0079] 上記各実施形態では、封止体が容器状であって内部空間を有するタイプのものに ついて説明したが、本発明の半導体デバイスは、内部空間がなぐ半導体チップや 金属細線の周囲もモールド材料によって満たされるタイプのものにも適用することが できる。カゝかる場合にも、破壊屑が製造工程の機器類に付着することによって、半導 体デバイスの製造工程で破壊屑による種々の不良を引き起こすことがあるが、本発 明を適用することにより、力かる不良を低減することができる。
産業上の利用可能性
[0080] 本発明の半導体パッケージ,その製造方法及び半導体デバイスは、固体撮像素子 ゃ受発光素子,メモリ,ロジック等の LSIを搭載した半導体デバイス又はその製造方 法として利用することができる。

Claims

請求の範囲
[1] 半導体チップと外部機器との間で信号を授受するための複数のリードと、少なくとも 上記複数のリードの各一部を封止する封止体とを有する半導体パッケージにおいて 上記封止体のうち上記各リード周囲の領域は、
上記各リードの下面側に位置する封止体下部と、
上記各リードの上面側に位置し、一部が上記封止体下部よりも外側にオーバーハ ングしている封止体上部と、
上記封止体下部と封止体上部との間に設けられ、上記各リード間の隙間を埋めるリ 一ド側方領域とに区画され、
上記各リードは、上記封止体の外側に突出したアウターリードと、上記封止体内に 埋設されたインナーリードとを有し、
上記リード側方領域の外側面は、上記封止体上部の外側面の最下部から下方に 向力つて内側に傾斜しており、
上記リード側方領域の上記封止体下部から突出した先端領域の幅は、上記封止体 上部のオーバーハング量の 1Z5以上 4Z5以下の範囲にある,半導体パッケージ。
[2] 半導体チップと外部機器との間で信号を授受するための複数のリードと、少なくとも 上記複数のリードの各一部を封止する封止体とを有する半導体パッケージにおいて 上記封止体のうち上記各リード周囲の領域は、
上記各リードの下面側に位置する封止体下部と、
上記各リードの上面側に位置し、一部が上記封止体下部よりも外側にオーバーハ ングしている封止体上部と、
上記封止体下部と封止体上部との間に設けられ、上記各リード間の隙間を埋めるリ 一ド側方領域とに区画され、
上記各リードは、上記封止体の外側に突出したアウターリードと、上記封止体内に 埋設されたインナーリードとを有し、
上記リード側方領域の外側面は、上記封止体上部の外側面の最下部から下方に 向力つて内側に傾斜しており、
上記リード側方領域の封止体下部から突出した先端領域は、上記アウターリードの 曲げられる領域には接触して ヽな ヽ,半導体パッケージ。
[3] 半導体チップと、半導体チップと外部機器との間で信号を授受するための複数のリ ードと、上記半導体デバイスの一部と上記各リードとを電気的に接続する接続部材と 、少なくとも上記複数のリードの各一部を封止する封止体とを有する半導体デバイス において、
上記封止体のうち上記各リード周囲の領域は、
上記各リードの下面側に位置する封止体下部と、
上記各リードの上面側に位置し、一部が上記封止体下部よりも外側にオーバーハ ングしている封止体上部と、
上記封止体下部と封止体上部との間に設けられ、上記リード間の隙間を埋めるリー ド側方領域とに区画され、
上記各リードは、上記封止体の外側に突出し先端部が曲げられたアウターリードと 、上記封止体内に埋設されたインナーリードとを有し、
上記リード側方領域の外側面は、上記封止体上部の外側面の最下部から下方に 向力つて内側に傾斜しており、
上記リード側方領域の上記封止体下部から突出した先端領域の幅は、上記封止体 上部のオーバーハング量の 1Z5以上 4Z5以下の範囲にある,半導体パッケージ。
[4] 半導体チップと、半導体チップと外部機器との間で信号を授受するための複数のリ ードと、上記半導体デバイスの一部と上記各リードとを電気的に接続する接続部材と 、少なくとも上記複数のリードの各一部を封止する封止体とを有する半導体デバイス において、
上記封止体のうち上記各リード周囲の領域は、
上記各リードの下面側に位置する封止体下部と、
上記各リードの上面側に位置し、一部が上記封止体下部よりも外側にオーバーハ ングしている封止体上部と、
上記封止体下部と封止体上部との間に設けられ、上記リード間の隙間を埋めるリー ド側方領域とに区画され、
上記各リードは、上記封止体の外側に突出し先端部が曲げられたアウターリードと 、上記封止体内に埋設されたインナーリードとを有し、
上記リード側方領域の外側面は、上記封止体上部の外側面の最下部から下方に 向力つて内側に傾斜しており、
上記リード側方領域の上記封止体下部から突出した先端領域は、上記アウターリ ードの曲げられた領域には接触して ヽな 、,半導体パッケージ。
[5] フレーム本体と、基端がフレーム本体に接続され先端が半導体チップ設置領域に 対畤する複数のリードと、上記複数のリードを上記基端と先端との間の部位で互いに 接続するダムバーとを有するリードフレームを準備する工程 (a)と、
モールド材料により、少なくとも上記複数のリードの先端と基端との間の各部分を上 記ダムバーよりも先端側でモールドして、上記各リード周囲の領域が、上記各リード の下面側に位置する封止体下部と、上記各リードの上面側に位置して、一部が上記 封止体下部よりも外側にオーバーハングしている封止体上部と、上各記リード間の隙 間を埋めるリード側方領域とに区画される封止体を形成する工程 (b)と、
上記封止体上部のオーバーハング量よりも小さい刃先幅を有する受け台と、上記リ ードの上記封止体よりも外側の部分を支持するダイと、上記ダムバー及び上記封止 体の上記リード側方領域の上方に配置されるパンチとを用いて、上記ダムバーと上 記リード側方領域とを打ち抜くことにより、上記リード側方領域の上記封止体下部から 突出した先端領域の幅を、上記封止体上部のオーバーハング量の 1Z5以上 4Z5 以下の範囲にする工程 (c)と
を含む半導体パッケージの製造方法。
[6] 請求項 5に記載の半導体パッケージの製造方法にぉ 、て、
上記工程 (c)では、上記パンチとして、上記封止体の上記リード側方領域側の刃先 角度が 95° 以上 120° 以下の範囲にあるパンチを用いる,半導体パッケージの製 造方法。
[7] 請求項 5に記載の半導体パッケージの製造方法にぉ 、て、
上記工程 (c)では、上記受け台として、刃先の平面形状が上記封止体の上記リード 側方領域に接触しない部分では上記ダムバー側に突出した櫛歯状である受け台を 用いる,半導体パッケージの製造方法。
フレーム本体と、基端がフレーム本体に接続され先端が半導体チップ設置領域に 対畤する複数のリードと、上記複数のリードを上記基端と先端との間の部位で互いに 接続するダムバーとを有するリードフレームを準備する工程 (a)と、
上記ダムバーに接する外側面と上方に向力つて外側に傾斜する内側面とを有する 凸部が設けられた下型と、該下型との間で上記リードフレームを挟む上型とを用いて 、モールド材料により、少なくとも上記複数のリードの先端と基端との間の各部分を上 記ダムバーよりも先端側でモールドする工程 (b)と、
上記リードの上記封止体よりも外側の部分を支持するダイと、上記ダムバー及び上 記封止体の上記リード側方領域の上方に配置されるパンチとを用いて、上記ダムバ 一を打ち抜く工程 (c)とを含み、
上記工程 (c)では、上記リード周囲の領域が、上記各リードの下面側に位置する封 止体下部と、上記各リードの上面側に位置し、一部が上記封止体下部よりも外側に オーバーハングして 、る封止体上部と、上記封止体上部のオーバーハング部の下 方において各リード間の隙間を埋めるとともに、外側面が上記封止体上部の外側面 の下端部力 下方に向力つて内側に傾斜するリード側方領域とに区画される封止体 を形成する,半導体パッケージの製造方法。
PCT/JP2005/008697 2004-08-06 2005-05-12 半導体パッケージ,その製造方法及び半導体デバイス WO2006013664A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/659,468 US7808096B2 (en) 2004-08-06 2005-05-12 Semiconductor package and production method thereof, and semiconductor device
US12/869,172 US20100320614A1 (en) 2004-08-06 2010-08-26 Semiconductor package and production method thereof, and semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004230712A JP4473674B2 (ja) 2004-08-06 2004-08-06 半導体パッケージ及びその製造方法
JP2004-230712 2004-08-06

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/869,172 Continuation US20100320614A1 (en) 2004-08-06 2010-08-26 Semiconductor package and production method thereof, and semiconductor device

Publications (1)

Publication Number Publication Date
WO2006013664A1 true WO2006013664A1 (ja) 2006-02-09

Family

ID=35786964

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/008697 WO2006013664A1 (ja) 2004-08-06 2005-05-12 半導体パッケージ,その製造方法及び半導体デバイス

Country Status (5)

Country Link
US (2) US7808096B2 (ja)
JP (1) JP4473674B2 (ja)
CN (1) CN100470768C (ja)
TW (1) TWI277188B (ja)
WO (1) WO2006013664A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4473674B2 (ja) * 2004-08-06 2010-06-02 パナソニック株式会社 半導体パッケージ及びその製造方法
JP2008124097A (ja) * 2006-11-09 2008-05-29 Shinko Electric Ind Co Ltd 半導体装置用パッケージ及びその作製方法
KR101705700B1 (ko) * 2010-07-01 2017-02-10 엘지이노텍 주식회사 발광 소자
CN102456806A (zh) * 2010-10-26 2012-05-16 展晶科技(深圳)有限公司 发光二极管封装结构
US8487426B2 (en) * 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
JP6296687B2 (ja) 2012-04-27 2018-03-20 キヤノン株式会社 電子部品、電子モジュールおよびこれらの製造方法。
JP2013243340A (ja) * 2012-04-27 2013-12-05 Canon Inc 電子部品、実装部材、電子機器およびこれらの製造方法
JP5885690B2 (ja) 2012-04-27 2016-03-15 キヤノン株式会社 電子部品および電子機器
JP2014207261A (ja) * 2013-04-10 2014-10-30 株式会社デンソー 半導体装置及びその製造方法
JP2015038920A (ja) * 2013-08-19 2015-02-26 ソニー株式会社 撮像装置および電子機器
EP4174931A4 (en) * 2020-06-29 2024-07-03 Kyocera Corporation HOUSING FOR ACCOMMODATION OF AN ELECTRONIC ELEMENT, ELECTRONIC DEVICE AND ELECTRONIC MODULE
US12002780B2 (en) * 2020-11-12 2024-06-04 Taiwan Semiconductor Manufacturing Company Ltd. Package structure including a base and a lid disposed over the base and method of forming the package structure
JP2023132777A (ja) * 2022-03-11 2023-09-22 キオクシア株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722542A (ja) * 1993-06-29 1995-01-24 Hitachi Ltd 半導体装置および半導体装置の実装構造
JP2002094035A (ja) * 2000-09-14 2002-03-29 Shinko Electric Ind Co Ltd 光透過用キャップ及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120375A (ja) 1992-10-06 1994-04-28 Sony Corp 半導体装置とその製造方法
JPH07193095A (ja) 1993-12-27 1995-07-28 Hitachi Ltd リード間のはみ出しレジン除去方法
JP2003017643A (ja) 2001-06-28 2003-01-17 Hitachi Ltd 半導体装置の製造方法および切断装置
JP2003197827A (ja) * 2001-12-25 2003-07-11 Toshiba Corp 半導体装置およびその製造方法
JP3888228B2 (ja) * 2002-05-17 2007-02-28 株式会社デンソー センサ装置
JP4473674B2 (ja) * 2004-08-06 2010-06-02 パナソニック株式会社 半導体パッケージ及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722542A (ja) * 1993-06-29 1995-01-24 Hitachi Ltd 半導体装置および半導体装置の実装構造
JP2002094035A (ja) * 2000-09-14 2002-03-29 Shinko Electric Ind Co Ltd 光透過用キャップ及びその製造方法

Also Published As

Publication number Publication date
CN100470768C (zh) 2009-03-18
TW200620606A (en) 2006-06-16
JP2006049690A (ja) 2006-02-16
US7808096B2 (en) 2010-10-05
TWI277188B (en) 2007-03-21
JP4473674B2 (ja) 2010-06-02
CN101002317A (zh) 2007-07-18
US20100320614A1 (en) 2010-12-23
US20080132002A1 (en) 2008-06-05

Similar Documents

Publication Publication Date Title
US20100320614A1 (en) Semiconductor package and production method thereof, and semiconductor device
CN103515261B (zh) 用于制造半导体器件的方法和半导体器件
CN103109367B (zh) 可堆叠的模塑微电子封装
JP6394634B2 (ja) リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
JP2000164788A (ja) 半導体パッケ―ジ用リ―ドフレ―ムとこれを用いた半導体パッケ―ジ及びその製造方法
CN100438719C (zh) 混合集成电路装置及其制造方法
US8575006B2 (en) Process to form semiconductor packages with external leads
US5424577A (en) Lead frame for semiconductor device
JP6455932B2 (ja) Ledパッケージ及び多列型led用リードフレーム、並びにそれらの製造方法
JP4722415B2 (ja) 半導体装置およびその製造方法
US12142552B2 (en) Lead frame for a package for a semiconductor device, semiconductor device and process for manufacturing a semiconductor device
CN101937856B (zh) 半导体装置及半导体装置的制造方法
JP2010021251A (ja) 半導体装置及びその製造方法
JP4334364B2 (ja) 半導体装置及び半導体装置の製造方法
JP3909575B2 (ja) 半導体素子及びその製造方法
JP2008071927A (ja) 半導体装置の製造方法および半導体装置
US6737735B2 (en) Semiconductor device wiring lead frame having resin flow control plates
JP2001077265A (ja) 樹脂封止型半導体装置の製造方法
TWI249834B (en) Semiconductor device and its manufacturing method
JP4172111B2 (ja) 樹脂封止型半導体装置の製造方法
JPH04320365A (ja) 樹脂封止型半導体装置およびメモリカード
JP2005093616A (ja) 半導体装置およびその製造方法
JP4362902B2 (ja) 樹脂封止型半導体装置の製造方法
CN119542138A (zh) 半导体结构的制造方法
JP2003136560A (ja) 樹脂モールド装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 200580026424.4

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 11659468

Country of ref document: US

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 11659468

Country of ref document: US

点击 这是indexloc提供的php浏览器服务,不要输入任何密码和下载