+

WO2006011320A1 - 複合型電子部品及びその製造方法 - Google Patents

複合型電子部品及びその製造方法 Download PDF

Info

Publication number
WO2006011320A1
WO2006011320A1 PCT/JP2005/011358 JP2005011358W WO2006011320A1 WO 2006011320 A1 WO2006011320 A1 WO 2006011320A1 JP 2005011358 W JP2005011358 W JP 2005011358W WO 2006011320 A1 WO2006011320 A1 WO 2006011320A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic component
block
chip
multilayer
type electronic
Prior art date
Application number
PCT/JP2005/011358
Other languages
English (en)
French (fr)
Inventor
Satoru Noda
Jun Harada
Original Assignee
Murata Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co., Ltd. filed Critical Murata Manufacturing Co., Ltd.
Priority to AT05780155T priority Critical patent/ATE535138T1/de
Priority to EP05780155A priority patent/EP1776002B1/en
Priority to JP2006527819A priority patent/JP4453702B2/ja
Priority to PCT/JP2005/013724 priority patent/WO2006011508A1/ja
Publication of WO2006011320A1 publication Critical patent/WO2006011320A1/ja
Priority to US11/609,989 priority patent/US7684207B2/en
Priority to US11/691,666 priority patent/US7594316B2/en
Priority to US12/697,451 priority patent/US7929316B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131—Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Definitions

  • the present invention relates to a composite electronic component and a manufacturing method thereof, and more specifically, a plurality of kinds of substrates having different characteristics are integrated to provide a desired function, and a reduction in size and height is realized.
  • the present invention relates to a composite electronic component that can be used and a manufacturing method thereof.
  • Patent Document 1 proposes a module with a built-in circuit component in which circuit components are built-in and a method for manufacturing the module.
  • the circuit component built-in module described in Patent Document 1 is formed on an electrical insulating substrate made of a mixture containing an inorganic filler and a thermosetting resin, and on at least one main surface of the electrical insulating substrate.
  • Patent Document 1 proposes a multilayer circuit component built-in module in which an electrically insulating substrate is laminated in a plurality of layers.
  • an inner via hole connection method is used as a method for increasing the density and functionality of circuit components, and as a method for improving reliability, an inorganic insulating material and a thermosetting resin are included as materials for an electrically insulating substrate. Mixtures can be used.
  • Patent Document 1 Japanese Patent No. 3375555
  • a conventional composite electronic component forms a plurality of wiring patterns on at least one main surface of an electrically insulating substrate like the module having a built-in circuit component described in Patent Document 1, Embed circuit components connected to these wiring patterns in an electrically insulating substrate. Therefore, even if different types of circuit components are built in the electrically insulating board to give various functions, the height of the circuit components is limited to the height of the electrically insulating substrate, and the high density Even if it becomes wiring, it is difficult to provide a wiring layer inside the electrically insulating substrate in which circuit components are embedded, and it is necessary to provide wiring layers above and below the electrically insulating substrate, which makes it difficult to reduce the height. It was.
  • the present invention has been made to solve the above-described problems, and can be provided with various functions by combining various substrates and electronic parts having different functions, and can be reduced in size and height. It is an object of the present invention to provide a composite electronic component capable of promoting the above and a manufacturing method thereof.
  • the composite electronic component according to claim 1 of the present invention includes a multilayer wiring block having a plurality of insulating layers stacked and having a wiring pattern, a plurality of insulating layers stacked and having a wiring pattern.
  • a multilayer block with a built-in chip-type electronic component containing the first chip-type electronic component, and the multilayer wiring block and the multilayer block with a built-in chip-type electronic component are electrically connected to each other on the same plane. It is characterized by being placed in
  • the composite electronic component according to claim 2 of the present invention is electrically connected to the multilayer wiring block and the chip-type electronic component built-in multilayer block according to the invention of claim 1.
  • a second chip-type electronic component connected and arranged on the same plane is further provided, and the second chip-type electronic component is composed of a passive component or an active component.
  • the composite electronic component according to claim 3 of the present invention is the composite electronic component according to claim 2, in which the multilayer wiring block, the multilayer block incorporating the chip electronic component, and the second block are included.
  • the chip-type electronic component is integrated through a resin.
  • the composite electronic component according to claim 4 of the present invention is the invention according to claim 2 or claim 3, wherein the multilayer wiring block, the multilayer chip with built-in chip-type electronic component, The second chip-type electronic component is mounted on a support substrate having a surface wiring pattern.
  • the composite electronic component according to claim 5 of the present invention is the chip electronic component according to claim 2, wherein the second chip electronic component is sealed with a resin.
  • the block, the multilayer wiring block, and the chip-type electronic component built-in multilayer block are integrated together via a resin block.
  • the composite electronic component according to claim 6 of the present invention is the composite electronic component according to claim 5, wherein the resin block includes the multilayer wiring block, the chip-type electronic component built-in multilayer block. And a wiring for connecting the chip-type electronic component blocks to each other electrically.
  • the composite electronic component according to claim 7 of the present invention is the multilayer electronic block according to any one of claims 1 to 6, and the chip electronic component according to any one of claims 1 to 6.
  • Built-in multi-layer block is characterized by being formed of different materials.
  • a multilayer wiring block in which a plurality of insulating layers are stacked and having internal wiring, and a plurality of insulating layers are stacked and the internal wiring is formed.
  • a chip-type electronic component built-in multilayer block having a first chip-type electronic component and a second chip-type electronic component each mounted on a support substrate having a surface wiring pattern, the multilayer wiring block, A step of covering the multilayer block with the chip-type electronic component and the second chip-type electronic component with a resin sheet, and the resin sheet with the multilayer wiring block, the multilayer block with the chip-type electronic component, and the second chip; And a step of pressure-bonding to the mold electronic component.
  • a multilayer wiring block in which a plurality of insulating layers are stacked and having a wiring pattern, a plurality of insulating layers are stacked and a wiring pattern is formed.
  • a chip-type electronic component built-in multilayer block having a first chip-type electronic component and a resin block having a wiring pattern; and the multilayer wiring block and the chip-type electronic through the resin block.
  • FIG. L (a) and (b) are diagrams showing an embodiment of the composite electronic component of the present invention, (a) is a sectional view thereof, and (b) is an enlarged view of a part thereof.
  • FIG. 2 (a) to (c) are perspective views showing one embodiment of a method for manufacturing the composite electronic component shown in FIG.
  • FIG. 3 (a) and (b) are cross-sectional views in the process shown in Fig. 2, (a) is a diagram showing a state in which a multilayer wiring block and the like are mounted on a support substrate, and (b) is a resin.
  • FIG. 6 is a diagram showing a state where a sheet is crimped.
  • FIG. 4 is a cross-sectional view showing another embodiment of the composite electronic component of the present invention.
  • FIG. 5 is a cross-sectional view showing still another embodiment of the composite electronic component of the present invention.
  • FIG. 6 (a) and (b) are views showing still another embodiment of the composite electronic component of the present invention, respectively, and (a) is a perspective view showing a state before integrating a plurality of types of blocks. (B) is a sectional view showing a state in which a plurality of types of blocks are integrated together.
  • FIG. 7 is a perspective view showing still another embodiment of the composite electronic component of the present invention.
  • FIG. 8 is a perspective view showing still another embodiment of the composite electronic component of the present invention.
  • the composite electronic component 10 of the present embodiment includes, for example, a chip type including a multilayer wiring block 11 and a first chip type electronic component 12A as shown in Figs. 1 (a) and 1 (b).
  • Multi-layer block 12 with built-in electronic components, second chip-type electronic component 13, three substrates 11, 12, 13 are mounted and support substrate 14 supporting these three components, and multilayer wiring block on support substrate 14 11, a chip-type electronic component built-in multilayer block 12 and a second chip-type electronic component 13 are coated and integrated with a resin part 15, and a multilayer wiring block 11, a chip-type electronic component built-in multilayer block
  • the three members 12 and the second chip-type electronic component 13 are electrically connected to each other via the surface wiring pattern 14A formed on the surface of the support substrate 14 !.
  • the multilayer wiring block 11 is mainly a block in which the wiring portion of the composite electronic component 10 is made into a block, and basically has a passive function unit as a wiring pattern.
  • the multilayer wiring block 11 is formed as a laminated body in which a plurality of insulating layers 11A are stacked, and a wiring pattern 11B is formed inside.
  • This wiring pattern 11B is formed from a plurality of in-plane conductors 11C provided between the insulating layers 11A and via-hole conductors 11D that pass through the insulating layers 11A and electrically connect the upper and lower in-plane conductors 11C. It has been.
  • Each in-plane conductor 11C may include passive elements such as inductors and capacitors.
  • the multilayer wiring block 11 is connected to the surface wiring pattern 14A of the support substrate 14 via the external terminal electrode 11E formed on the lower surface.
  • the insulating layer 11A can be formed by a thermosetting resin such as epoxy resin, phenol resin, cyanate resin, or the like.
  • the multilayer wiring block 11 can be formed by, for example, a build-up method, and the in-plane conductor 11C can be formed by patterning a metal foil such as a copper foil.
  • the via-hole conductor 11D can be formed by filling a conductive paste in the via hole formed in the insulating layer 11A.
  • the conductive paste is a conductive resin composition containing, for example, metal particles and thermosetting resin.
  • the metal particles metals such as gold, silver, copper and nickel can be used, and as the thermosetting resin, for example, epoxy resin, phenol resin, A resin such as cyanate resin can be used.
  • the insulating layer 11A can be formed of a ceramic material having a low dielectric constant, and a low-temperature sintered ceramic material is preferable as the ceramic material.
  • a low-temperature sintered ceramic material include ceramic powders such as alumina forsterite and cordierite, glass composite materials in which borosilicate glass is mixed with these ceramic powders, ZnO-MgO-A 1 O-SiO-based materials, and the like. Crystallized glass-based material using crystallized glass, BaO— Al O SiO
  • Non-glass materials and the like can be mentioned.
  • the in-plane conductor 11C and the via hole conductor 11D can be integrated by simultaneously firing a low-resistance, low-melting metal such as Ag or Cu at a low temperature with a low-temperature sintered ceramic material.
  • the chip-type electronic component built-in multilayer block 12 is a block mainly responsible for the passive function portion of the composite electronic component 10, as with the multilayer wiring block 11. As shown in FIGS. 1A and 1B, this chip-type electronic component built-in multilayer block 12 contains the first chip-type electronic component 12A and a plurality of insulating layers as in the multilayer wiring block 11. The layer 12B is formed as a stacked body, and the wiring pattern 12C is formed inside.
  • the first chip-type electronic component 12A is formed of a ceramic sintered body such as a chip-type capacitor, a chip-type inductor, or a chip-type resistor. It is preferable that the insulating layer 12B is basically formed of a mixture of an inorganic filler and a thermosetting resin such as epoxy resin. The insulating layer 12B may be formed of a different material from the insulating layer 11A described above, such as ceramic and resin, or epoxy resin containing epoxy resin and inorganic filler.
  • the wiring pattern 12C electrically connects the plurality of in-plane conductors 12D provided between the insulating layers 12B and the upper and lower in-plane conductors 12D penetrating each insulating layer 12A.
  • first external terminal electrode 12F formed on the lower surface of the multilayer body
  • second external terminal electrode 12G formed on the upper surface of the multilayer body.
  • the first chip-type electronic component 12A is mounted at an appropriate location on the in-plane conductor 12D.
  • the chip-type electronic component built-in multilayer block 12 is connected to the surface wiring pattern 14A of the support substrate 14 via the first external terminal electrode 12F formed on the lower surface.
  • Chip-type electronic component built-in block 12 Second external terminal electrode on top 12
  • An active element such as a silicon semiconductor may be mounted on G as necessary.
  • the second chip-type electronic component 13 is, for example, a passive element having a ceramic sintered body as an element or an active element force having a silicon semiconductor as an element, as shown in FIG. In addition, it is electrically connected to the surface wiring pattern 14A of the support substrate 14 via the external terminal electrode 13A on the lower surface.
  • the second chip-type electronic component 13 is electrically connected to and cooperates with each other via the multilayer wiring block 11 and the chip-type electronic component built-in multilayer block 12 and the support substrate 14. The function of is given.
  • the second chip-type electronic component 13 and the first chip-type electronic component 12A incorporated in the chip-type electronic component built-in multilayer block 12 are basically classified by size. For example, if a chip-type electronic component has a thickness of 0.8 mm, a length of 1.6 mm, and a width greater than 0.8 mm, it is difficult to incorporate it into the laminate. Arrange with block 11 etc. Accordingly, a chip-type electronic component smaller than the above size is used as the first chip-type electronic component 12A as a multilayer block 12 with a built-in chip-type electronic component.
  • the supporting substrate 14 is not particularly limited as long as it has the surface wiring pattern 14A.
  • the supporting substrate 14 may be a resin multilayer substrate or a ceramic multilayer substrate.
  • the multilayer wiring block 11, the chip-type electronic component built-in multilayer block 12, and the second chip-type electronic component 13 having different functions are provided, and these are mutually connected. Since it is electrically connected and placed on the same plane, it is possible to achieve multiple functions by providing multiple functions, and to promote downsizing and low profile of the board. An electronic component 10 can be obtained.
  • the insulating layer 11A of the multilayer wiring block 11 and the insulating layer 12B of the chip-type electronic component built-in multilayer block 12 may be made of different materials, for example, an organic material and an inorganic material. Therefore, even if the composite electronic component 10 is mounted on the support substrate 14 made of different materials, the residual stresses of the blocks 11 and 12 constituting the composite electronic component 10 are different. In addition, each residual stress can be relaxed on the support substrate 14 to suppress adverse effects of physical characteristics due to strain and the like, and reliability can be improved.
  • a multilayer wiring block 11, a chip-type electronic component built-in multilayer block 12, a second chip-type electronic component 13, and a support substrate 14 prepared in advance are prepared.
  • each of the multilayer wiring block 11, the chip-type electronic component built-in multilayer block 12 and the second chip-type electronic component 13 is placed on a predetermined surface wiring pattern 14A of the support substrate 14. After matching the position, it is mounted on the support substrate 14 as shown in FIG.
  • an uncured resin pre-prepared sheet 15A prepared in advance (that is, in a B stage state) is disposed above the support substrate 14 to prepare the resin pre-prepared material.
  • the resin flows and fills the gaps of the multilayer wiring block 11, the chip-type electronic component built-in block 12 and the second chip-type electronic component 13 with the resin and Cover.
  • the uncured resin portion is thermally cured, so that the multilayer wiring block 11, the chip-type electronic component built-in multilayer block 12 and the second chip-type electronic component 13 are integrated via the resin portion 15. To do.
  • the composite electronic component 10 shown in FIG. 3B can be obtained.
  • substrates and electronic components having different manufacturing methods that is, the multilayer wiring block 11, the chip-type electronic component built-in multilayer block 12, and the second chip-type electronic component 13 are appropriately combined.
  • the composite electronic component 10 having various functions.
  • the composite electronic component 10A of the present embodiment is configured according to the above-described embodiment except that it includes a shield electrode and a via-hole conductor as shown in FIG. 4, for example. That is, the composite electronic component 10A of the present embodiment includes a multilayer wiring block 11, a multilayer chip block 12 with a chip-type electronic component, a second chip-type electronic component 13 and a support substrate 14, as shown in FIG.
  • the multilayer wiring block 11, the chip-type electronic component built-in multilayer block 12 and the second chip-type electronic component 13 are integrated on the support substrate 14 via a resin portion 15 made of a pre-preder sheet.
  • the upper surface of the resin portion 15 is flattened, and a shield electrode 16 is formed on the upper surface.
  • the shield electrode 16 and the support substrate 14 are formed in a cross-sectional shape such as a circle or an ellipse, for example. It is electrically connected by via-hole conductor 17!
  • the external magnetic environment force can also protect the inside of the composite electronic component 10A.
  • the via-hole conductor 17 is interposed between the chip-type electronic component built-in multilayer block 12 and the second chip-type electronic component 13 so that the adjacent chip-type electronic component built-in multilayer block 12 and the second chip type electronic component 13 are interposed.
  • the electromagnetic mutual interference with the electronic component 13 is suppressed, and the high-density mounting can be performed by narrowing the gap between each block 11, 12 and the second chip-type electronic component 13. Can reduce the size of the composite electronic component 10A.
  • the upper surface is flat formed by thermocompression-bonding a resin pre-prepared sheet coated with a metal foil such as a copper foil as in the above embodiment. Thereafter, the metal foil on the upper surface is etched with a predetermined pattern using a photolithography technique and an etching technique. Next, a CO laser beam is applied to a predetermined part of the resin part 15.
  • the via hole conductor 17 is formed by filling the via hole with copper metal in the order of electroless copper plating and electrolytic copper plating, and the shield electrode 16 and the support substrate 14 Electrically connect to surface wiring pattern 14A.
  • the same operational effects as those of the above-described embodiment can be obtained, and both the magnetic force and the external magnetic environmental force are protected by the shield electrode 16 in the composite electronic component 1 OA.
  • the via-hole conductor 17 contains the chip-type electronic components adjacent to each other to prevent electromagnetic mutual interference between the multilayer block 12 and the second chip-type electronic component 13, and packs both these 12 and 13 in high density. Densification can be achieved.
  • the composite electronic component 10B shown in FIG. 5 is configured in the same manner as the composite electronic component 10A except that the support substrate 14 is removed from the composite electronic component 10A shown in FIG.
  • the composite electronic component 10B of the present embodiment can be formed on, for example, a peelable transfer sheet or a transfer film (not shown).
  • a transfer sheet or a transfer sheet is transferred from the composite electronic component 10B.
  • the transfer film is peeled off and mounted on the mounting board. That is, for example, a metal foil such as a copper foil is detachably pasted onto the transfer sheet.
  • the multilayer wiring block 11, the chip-type electronic component built-in multilayer block 12 and the second block are arranged in accordance with the surface wiring pattern 14A.
  • the chip type electronic component 13 is mounted.
  • the composite electronic component 10B is obtained by pressing the resin pre-predder sheet and integrally bonding the multilayer wiring block 11, the multilayer chip block 12 with the chip-type electronic component, and the second chip-type electronic component 13. Is possible. In other words, in the composite electronic component 10B, mounting on a mounting board such as a mother board is performed by the wiring pattern 14A directly connected to the external terminal electrode of each block.
  • the transfer force or the transfer sheet capable of peeling the composite electronic component 10B in advance is also possible.
  • the composite electronic component 10B can be mounted on a predetermined mounting substrate by simply peeling off the transfer sheet or transfer film as necessary.
  • the composite electronic component IOC shown in FIGS. 6A and 6B includes a multilayer wiring block 11, a multilayer block 12 with built-in chip electronic components, and a second chip electronic component 13.
  • the insulating layers of these blocks 11 and 12 are formed by thermosetting resin.
  • the multilayer wiring block 11, the chip-type electronic component built-in multilayer block 12 and the second chip-type electronic component 13 all have external terminal electrodes 11E, 12F, and 13A formed on the lower surface, and were used in the above embodiments. It has the structure according to the thing.
  • the second chip-type electronic component 13 is configured as a chip-type electronic component block 18 that is sealed in advance with a thermosetting resin 18A and has a block shape.
  • the composite electronic component 10C of this embodiment includes a multilayer wiring block 11, a chip-type electronic component built-in multilayer block 12, and a chip-type electronic component that are formed at the same height, as shown in FIG.
  • the block 18 is electrically connected and integrated through the first and second resin blocks 19 and 20, respectively.
  • the first and second resin blocks 19 and 20 are also formed at the same height as the other blocks.
  • the first grease block 19 is composed of a plurality of insulating layers (for example, as shown in FIGS. 6A and 6B).
  • a laminated body 19A in which a prepreg sheet is laminated and a connection conductor 19B formed as an in-plane conductor from one side to the other side in a predetermined insulating layer in the laminated body 19A.
  • the connection conductor 19B is exposed on both side surfaces of the multilayer body, and is formed as an interface for connecting the multilayer wiring block 11 on both sides and the multilayer block 12 with built-in chip-type electronic components.
  • the connecting conductor 19B is formed as an in-plane conductor having a predetermined pattern.
  • a side conductor 11F is formed on the connection surface of the multilayer wiring block 11 with the first resin block 19 as needed, and the multilayer block with built-in chip-type electronic parts is formed.
  • a side conductor 12H is also formed on the connection surface of the lock 12 with the first grease block 19 as required.
  • the connection conductor 19A of the first resin block 19 the connection conductor 19A of the first resin block 19
  • the in-plane conductor 11C of the multilayer wiring block and the in-plane conductor 12D of the multilayer block 12 with built-in chip-type electronic components
  • the multilayer wiring block 11 and the chip-type electronic component built-in multilayer block 12 are electrically and reliably connected via the first resin block 19.
  • the second resin block 20 is configured according to the first resin block 19, and the connecting conductor 20B is connected to both sides of the laminate 20A. Exposed.
  • the connecting conductor 20B is formed as the lower surface of the multilayer body 20A, and is connected to the external terminal electrode 12F of the chip-type electronic component built-in multilayer block 12 and the external terminal electrode 13A of the second chip-type electronic component 13 of the chip-type electronic component block 18. Is connected.
  • the multilayer wiring block 11, the chip-type electronic component built-in multilayer block 12, the chip-type electronic component block 18 and the first and second resin blocks 19 and 20 are produced. All of these blocks are formed in substantially the same shape.
  • the multilayer wiring block 11, the chip-type electronic component built-in multilayer block 12, and the chip-type electronic component block 18 are hardened or burned blocks, but the first and second resin blocks 19, 20 Is formed by an uncured thermosetting resin.
  • the first and second resin blocks 19, 20 Is formed by an uncured thermosetting resin.
  • FIGS. 7 and 8 show modifications of the composite electronic component 10C shown in FIG. 6, respectively.
  • the composite electronic component 10D shown in FIG. 7 includes a multilayer wiring block 11, a chip-type electronic component built-in multilayer block 12, and a chip-type electronic device each having the same height, width, and length.
  • a component block 18 and a resin block 21 for electrically and mechanically connecting adjacent blocks are provided, and these blocks are arranged in an arrangement according to the purpose and formed into a rectangular shape as a whole.
  • the composite electronic component 10E shown in FIG. 8 has a multilayer wiring block 11, a chip-type electronic component built-in multilayer block 12, and a chip-type electronic component block 18 that are formed in the same size, and the other one is an abbreviation. It is formed in a size with a double area, and has a rectangular shape as a whole.
  • These blocks 11, 12, and 18 are electrically and mechanically connected to each other via the resin block 22 and integrated together.
  • the present invention is not limited to the above embodiments.
  • the present invention can be suitably used when manufacturing a composite electronic component used in a mobile communication device such as a mobile phone.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

　特許文献１に記載の回路部品内蔵モジュールの場合には、回路部品が埋設された電気絶縁性基板の少なくとも一方の主面に配線パターンを形成しているため、複数種の回路部品を電気絶縁性基板に内蔵させるにしても回路部品の高さが電気絶縁性基板の高さに制限され、しかも高密度配線になっても回路部品が埋設された電気絶縁性基板の内部に配線層を設け難く、その電気絶縁性基板の上下に配線層を設けざるを得ず、低背化が難しい。 　本発明の複合型電子部品１０は、複数の絶縁層１１Ａが積層され且つ配線パターン１１Ｂを有する多層配線ブロック１１と、複数の絶縁層１２Ｂが積層され且つ配線パターン１２Ｃを有すると共に第１のチップ型電子部品１２Ａを内蔵するチップ型電子部品内蔵多層ブロック１２と、を備え、多層配線ブロック１１とチップ型電子部品内蔵多層ブロック１２とが互いに電気的に接続されて同一平面上に配置されている。

Description

複合型電子部品及びその製造方法
技術分野
[0001] 本発明は、複合型電子部品及びその製造方法に関し、更に詳しくは、特性を異に する複数種の基板を一体化して所望の機能を付与すると共に小型化、低背化を実 現することができる複合型電子部品及びその製造方法に関するものである。
背景技術
[0002] 近年、携帯電話等の移動体通信機器や電子機器の小型化、高機能化に伴!、、電 子部品の小型化、高機能化が急速に進展している。例えば特許文献 1では回路部 品を内蔵してモジュール化された回路部品内蔵モジュール及びその製造方法が提 案されている。
[0003] 特許文献 1に記載の回路部品内蔵モジュールは、無機フィラーと熱硬化性榭脂と を含む混合物からなる電気絶縁性基板と、前記電気絶縁性基板の少なくとも一方の 主面に形成された複数の配線パターンと、前記電気絶縁性基板に埋設され前記配 線パターンに電気的に接続された回路部品とを含み、前記回路部品と前記配線バタ ーンとが導電性接着剤 (またはバンプ)を介して電気的に接続されている。また、特許 文献 1には電気絶縁性基板を複数層に渡って積層された多層構造の回路部品内蔵 モジュールが提案されている。特許文献 1では、回路部品を高密度、高機能化する 方法としてインナービアホール接続法が用いられ、信頼性を高める方法として電気絶 縁性基板の材料として無機フィラーと熱硬化性榭脂とを含む混合物が用いられて ヽ る。
[0004] 特許文献 1 :特許第 3375555号公報
発明の開示
発明が解決しょうとする課題
[0005] し力しながら、従来の複合型電子部品は、特許文献 1に記載の回路部品内蔵モジ ユールのように電気絶縁性基板の少なくとも一方の主面に複数の配線パターンを形 成し、これらの配線パターンと接続される回路部品を電気絶縁性基板内に埋設して いるため、種々の機能を付与するために異なる複数種の回路部品を電気絶縁性基 板に内蔵させるにしても回路部品の高さが電気絶縁性基板の高さに制限され、しか も高密度配線になっても回路部品が埋設された電気絶縁性基板の内部に配線層を 設け難ぐその電気絶縁性基板の上下に配線層を設けざるを得ず、低背化が難しい という課題があった。
[0006] 本発明は、上記課題を解決するためになされたもので、機能を異にする種々の基 板や電子部品を組み合わせて種々の機能を付与することができると共に小型化、低 背化を促進することができる複合型電子部品及びその製造方法を提供することを目 的としている。
課題を解決するための手段
[0007] 本発明の請求項 1に記載の複合型電子部品は、複数の絶縁層が積層され且つ配 線パターンを有する多層配線ブロックと、複数の絶縁層が積層され且つ配線パター ンを有すると共に第 1のチップ型電子部品を内蔵するチップ型電子部品内蔵多層ブ ロックと、を備え、上記多層配線ブロックと上記チップ型電子部品内蔵多層ブロックと が互 、に電気的に接続されて同一平面上に配置されて ヽることを特徴とするもので ある。
[0008] また、本発明の請求項 2に記載の複合型電子部品は、請求項 1に記載の発明にお いて、上記多層配線ブロック及び上記チップ型電子部品内蔵多層ブロックに対して 電気的に接続されて同一平面上に配置された第 2のチップ型電子部品を更に備え、 且つ、上記第 2のチップ型電子部品は受動部品または能動部品からなることを特徴 とするちのである。
[0009] また、本発明の請求項 3に記載の複合型電子部品は、請求項 2に記載の発明にお いて、上記多層配線ブロックと、上記チップ型電子部品内蔵多層ブロックと、上記第 2 のチップ型電子部品とが榭脂を介して一体化されていることを特徴とするものである。
[0010] また、本発明の請求項 4に記載の複合型電子部品は、請求項 2または請求項 3に 記載の発明において、上記多層配線ブロックと、上記チップ型電子部品内蔵多層ブ ロックと、上記第 2のチップ型電子部品とが表面配線パターンを有する支持基板上に 搭載されて ヽることを特徴とするものである。 [0011] また、本発明の請求項 5に記載の複合型電子部品は、請求項 2に記載の発明にお いて、上記第 2のチップ型電子部品が榭脂封止されたチップ型電子部品ブロックと、 上記多層配線ブロックと、上記チップ型電子部品内蔵多層ブロックは、榭脂ブロック を介して一体ィ匕して ヽることを特徴とするものである。
[0012] また、本発明の請求項 6に記載の複合型電子部品は、請求項 5に記載の発明にお いて、上記榭脂ブロックは、上記多層配線ブロック、上記チップ型電子部品内蔵多層 ブロック及び上記チップ型電子部品ブロックを互いに電気的に接続するための接続 用配線を有することを特徴とするものである。
[0013] また、本発明の請求項 7に記載の複合型電子部品は、請求項 1〜請求項 6のいず れカ 1項に記載の発明において、上記多層配線ブロックと上記チップ型電子部品内 蔵多層ブロックとは、互いに異なる材料で形成されて 、ることを特徴とするものである
[0014] また、本発明の請求項 8に記載の複合型電子部品の製造方法は、複数の絶縁層 が積層され且つ内部配線を有する多層配線ブロック、複数の絶縁層が積層され且つ 内部配線を有すると共に第 1のチップ型電子部品を内蔵するチップ型電子部品内蔵 多層ブロック、及び第 2のチップ型電子部品それぞれを、表面配線パターンを有する 支持基板上に搭載する工程と、上記多層配線ブロック、上記チップ型電子部品内蔵 多層ブロック及び第 2のチップ型電子部品を榭脂シートで被覆する工程と、上記榭脂 シートを、上記多層配線ブロック、上記チップ型電子部品内蔵多層ブロック及び第 2 のチップ型電子部品に圧着する工程と、を備えたことを特徴とするものである。
[0015] また、本発明の請求項 9に記載の複合型電子部品の製造方法は、複数の絶縁層 が積層され且つ配線パターンを有する多層配線ブロック、複数の絶縁層が積層され 且つ配線パターンを有すると共に第 1のチップ型電子部品を内蔵するチップ型電子 部品内蔵多層ブロック、及び配線パターンを有する榭脂ブロックを配置する工程と、 上記榭脂ブロックを介して上記多層配線ブロックと上記チップ型電子部品内蔵多層 ブロックとを圧着して電気的に接続する工程と、を備えたことを特徴とするものである
発明の効果 [0016] 本発明の請求項 1〜請求項 9に記載の発明によれば、機能を異にする種々の基板 や電子部品を組み合わせて種々の機能を付与することができると共に小型化、低背 化を促進することができる複合型電子部品及びその製造方法を提供することができ る。
図面の簡単な説明
[0017] [図 l] (a)、（b)はそれぞれ本発明の複合型電子部品の一実施形態を示す図で、 (a) はその断面図、（b)はその一部を拡大して示す断面図である。
[図 2] (a)〜 (c)はそれぞれ図 1に示す複合型電子部品の製造方法の一実施形態を 工程順に示す斜視図である。
[図 3] (a)、（b)はそれぞれ図 2に示す工程における断面図で、（a)は多層配線ブロッ ク等を支持基板上に実装した状態を示す図、 (b)は榭脂シートを圧着した状態を示 す図である。
[図 4]本発明の複合型電子部品の他の実施形態を示す断面図である。
[図 5]本発明の複合型電子部品の更に他の実施形態を示す断面図である。
[図 6] (a)、 (b)はそれぞれ本発明の複合型電子部品の更に他の実施形態を示す図 で、（a)は複数種のブロックを一体化する前の状態を示す斜視図、（b)は複数種のブ ロックを一体ィ匕した状態を示す断面図である。
[図 7]本発明の複合型電子部品の更に他の実施形態を示す斜視図である。
[図 8]本発明の複合型電子部品の更に他の実施形態を示す斜視図である。
符号の説明
[0018] 10 複合型電子部品
11 多層配線ブロック
11B 配線パターン
12 チップ型電子部品内蔵多層ブロック
12C 配線パターン
13 第 2のチップ型電子部品
14 支持基板
18 チップ型電子部品ブロック 19、 20、 21, 22 榭脂ブロック
発明を実施するための最良の形態
[0019] 以下、図 1〜図 8に示す実施形態に基づいて本発明を説明する。
[0020] 本実施形態の複合型電子部品 10は、例えば図 1の（a)、 (b)に示すように、多層配 線ブロック 11と、第 1のチップ型電子部品 12Aを内蔵するチップ型電子部品内蔵多 層ブロック 12と、第 2のチップ型電子部品 13と、これら三者 11、 12、 13が実装されて これら三者を支持する支持基板 14と、支持基板 14上で多層配線ブロック 11、チップ 型電子部品内蔵多層ブロック 12及び第 2のチップ型電子部品 13の三者を被覆して 一体化する榭脂部 15と、を備え、多層配線ブロック 11、チップ型電子部品内蔵多層 ブロック 12及び第 2のチップ型電子部品 13の三者は支持基板 14上でその表面に形 成された表面配線パターン 14Aを介して互 、に電気的に接続されて!、る。
[0021] 多層配線ブロック 11は、主として複合型電子部品 10の配線部分をブロック化したも ので、基本的には配線パターンとして受動機能部を受け持つブロックである。この多 層配線ブロック 11は、図 1の（a)に示すように、複数の絶縁層 11 Aが積層された積層 体として形成され、内部に配線パターン 11Bが形成されている。この配線パターン 11 Bは、各絶縁層 11Aの間に設けられた複数の面内導体 11Cと、各絶縁層 11Aを貫 通し上下の面内導体 11Cを電気的に接続するビアホール導体 11Dとから形成され て 、る。各面内導体 11Cはインダクタやキャパシタ等の受動素子を含むものであって も良い。多層配線ブロック 11は、下面に形成された外部端子電極 11Eを介して支持 基板 14の表面配線パターン 14Aに接続されて 、る。
[0022] 絶縁層 11Aは、例えばエポキシ榭脂、フエノール榭脂、シァネート榭脂等の熱硬化 性榭脂によって形成することができる。この場合には、多層配線ブロック 11は例えば ビルドアップ法によって形成することができ、面内導体 11Cは例えば銅箔等の金属 箔をパター-ングすることによって形成することができる。また、ビアホール導体 11D は絶縁層 11Aに形成されたビアホール内に導電性ペーストを充填することによって 形成することができる。導電性ペーストは、例えば金属粒子と熱硬化性榭脂とを含む 導電性榭脂組成物である。金属粒子としては、例えば金、銀、銅、ニッケル等の金属 を用いることができ、熱硬化性榭脂としては、例えばエポキシ榭脂、フエノール榭脂、 シァネート榭脂等の榭脂を用いることができる。
[0023] また、絶縁層 11Aは、誘電率の低!、セラミック材料によって形成することができ、セ ラミック材料としては低温焼結セラミック材料が好まし 、。低温焼結セラミック材料とし ては、例えば、アルミナゃフォルステライト、コージエライト等のセラミック粉末やこれら のセラミック粉末にホウ珪酸系ガラスを混合したガラス複合系材料、 ZnO-MgO-A 1 O— SiO系の結晶化ガラスを用いた結晶化ガラス系材料、 BaO— Al O SiO
2 3 2 2 3 2 系セラミック粉末や Al O -CaO-SiO -MgO-B O系セラミック粉末等を用いた
2 3 2 2 3
非ガラス系材料等を挙げることができる。この場合には、面内導体 11C及びビアホー ル導体 11Dは Agまたは Cu等の低抵抗で低融点をもつ金属を低温で低温焼結セラ ミック材料と同時焼成して一体的化することができる。
[0024] また、チップ型電子部品内蔵多層ブロック 12は、多層配線ブロック 11と同様に、主 として複合型電子部品 10の受動機能部を受け持つブロックである。このチップ型電 子部品内蔵多層ブロック 12は、図 1の（a)、 （b)に示すように、第 1のチップ型電子部 品 12Aを内蔵すると共に多層配線ブロック 11と同様に複数の絶縁層 12Bが積層さ れた積層体として形成され、内部に配線パターン 12Cが形成されている。
[0025] 第 1のチップ型電子部品 12Aは、例えばチップ型コンデンサ、チップ型インダクタ、 チップ型抵抗等のセラミック焼結体によって形成されている。絶縁層 12Bは、基本的 には無機フィラーとエポキシ榭脂等の熱硬化性榭脂との混合物によって形成されて いることが好ましい。絶縁層 12Bは、上述の絶縁層 11Aとは、例えばセラミックと榭脂 、あるいはエポキシ榭脂と無機フィラーを含有するエポキシ榭脂等のように異なる材 料によって形成されていても良い。配線パターン 12Cは、同図の（b)に示すように、 各絶縁層 12Bの間に設けられた複数の面内導体 12Dと、各絶縁層 12Aを貫通し上 下の面内導体 12Dを電気的に接続するビアホール導体 12Eと、積層体の下面に形 成された第 1の外部端子電極 12Fと、積層体の上面に形成された第 2の外部端子電 極 12Gとから構成されている。そして、面内導体 12Dの適宜の場所に第 1のチップ型 電子部品 12Aが実装されている。チップ型電子部品内蔵多層ブロック 12は、下面に 形成された第 1の外部端子電極 12Fを介して支持基板 14の表面配線パターン 14A に接続されている。チップ型電子部品内蔵ブロック 12上面の第 2の外部端子電極 12 Gには必要に応じてシリコン半導体等の能動素子を実装しても良い。
[0026] 第 2のチップ型電子部品 13は、例えば、セラミック焼結体を素体とする受動素子ま たはシリコン半導体を素体とする能動素子力 なり、図 1の（a)に示すように下面の外 部端子電極 13Aを介して支持基板 14の表面配線パターン 14Aに電気的に接続さ れている。この第 2のチップ型電子部品 13は、多層配線ブロック 11及びチップ型電 子部品内蔵多層ブロック 12と支持基板 14を介して互いに電気的に接続されて協働 し、複合型電子部品 10に種々の機能を付与する。
[0027] 第 2のチップ型電子部品 13とチップ型電子部品内蔵多層ブロック 12に内蔵された 第 1のチップ型電子部品 12Aとは、基本的にはサイズによって分類される。チップ型 電子部品は、例えば厚みが 0. 8mm、長さが 1. 6mm、幅が 0. 8mmより大きくなると 、積層体に内蔵させることが難しいため、第 2のチップ型電子部品 13として多層配線 ブロック 11等と一緒に配置する。従って、上記サイズより小さなチップ型電子部品は 第 1のチップ型電子部品 12Aとしてチップ型電子部品内蔵多層ブロック 12として内 蔵させて使用する。
[0028] また、支持基板 14は、表面配線パターン 14Aを有するものであれば特に制限され な 、が、例えば榭脂多層基板であってもセラミック多層基板であっても良 、。
[0029] 以上説明したように本実施形態によれば、機能を異にする、多層配線ブロック 11、 チップ型電子部品内蔵多層ブロック 12及び第 2のチップ型電子部品 13を備え、これ らが互いに電気的に接続されて同一平面上に配置されているため、複数の機能を付 与して高機能化を実現することができると共に基板の小型化、低背化を促進すること ができる複合型電子部品 10を得ることができる。
[0030] 更に、本実施形態によれば、必要に応じて多層配線ブロック 11の絶縁層 11Aとチ ップ型電子部品内蔵多層ブロック 12の絶縁層 12Bとを異なる材料、例えば有機材料 と無機材料に分けて構成することができるため、異種材料カゝらなる支持基板 14上に 複合型電子部品 10を搭載しても、複合型電子部品 10を構成する各ブロック 11、 12 の残留応力が異なり、それぞれの残留応力を支持基板 14上で緩和して歪み等によ る物理特性の弊害を抑制することができ、信頼性を向上させることができる。
[0031] 次いで、図 1に示す複合型電子部品 10の製造方法の一実施形態について図 2、 図 3を参照しながら説明する。複合型電子部品 10を製造するに当たって、予め作製 された多層配線ブロック 11、チップ型電子部品内蔵多層ブロック 12、第 2チップ型電 子部品 13及び支持基板 14を準備する。次いで、図 2の（a)に示すように多層配線ブ ロック 11、チップ型電子部品内蔵多層ブロック 12及び第 2チップ型電子部品 13それ ぞれを、支持基板 14の表面配線パターン 14Aの所定の位置に合わせた後、図 3の（ a)に示すように支持基板 14上に実装する。
[0032] 次いで、図 2の (b)に示すように予め準備された未硬化状態 (即ち、 Bステージ状態 )の榭脂プリプレダシート 15Aを支持基板 14の上方に配置して榭脂プリプレダシート 15 Aを多層配線ブロック 11、チップ型電子部品内蔵多層ブロック 12及び第 2チップ 型電子部品 13上に被せた後、未硬化状態の榭脂部の硬化温度よりも高い温度で熱 圧着すると、図 2の（c)に示すように榭脂が流動し、榭脂によって多層配線ブロック 11 、チップ型電子部品内蔵多層ブロック 12及び第 2チップ型電子部品 13それぞれの 隙間を埋めると共にこれらの上面を被覆する。その後、未硬化状態の榭脂部が熱硬 化することによって、多層配線ブロック 11、チップ型電子部品内蔵多層ブロック 12及 び第 2チップ型電子部品 13が榭脂部 15を介して一体ィ匕する。この処理によって図 3 の（b)に示す複合型電子部品 10を得ることができる。
[0033] 従って、本実施形態の製造方法によれば、製法が異なる基板や電子部品、即ち多 層配線ブロック 11、チップ型電子部品内蔵多層ブロック 12及び第 2のチップ型電子 部品 13を適宜組み合わせ、種々の機能を付与した複合型電子部品 10を製造するこ とがでさる。
[0034] 次に、図 4〜図 8を参照しながら本発明の複合型電子部品の他の実施形態につい て上記実施形態と同一または相当部分には同一符号を附して説明する。
[0035] 本実施形態の複合型電子部品 10Aは、例えば図 4に示すようにシールド電極及び ビアホール導体を有する以外は上記実施形態に準じて構成されている。即ち、本実 施形態の複合型電子部品 10Aは、同図に示すように、多層配線ブロック 11、チップ 型電子部品内蔵多層ブロック 12、第 2のチップ型電子部品 13及び支持基板 14を備 え、多層配線ブロック 11、チップ型電子部品内蔵多層ブロック 12及び第 2チップ型 電子部品 13が支持基板 14上でプリプレダシートからなる榭脂部 15を介して一体ィ匕 されている。榭脂部 15の上面は平坦化されており、且つ、その上面にはシールド電 極 16が形成され、このシールド電極 16と支持基板 14は断面形状が例えば円形、楕 円形状等に形成されたビアホール導体 17によって電気的に接続されて!ヽる。
[0036] このように、榭脂部 15の上面にシールド電極 16を設けることによって外部の磁気環 境力も複合型電子部品 10Aの内部を保護することができる。また、ビアホール導体 1 7がチップ型電子部品内蔵多層ブロック 12と第 2のチップ型電子部品 13との間に介 在することによって、隣り合うチップ型電子部品内蔵多層ブロック 12と第 2のチップ型 電子部品 13との間での電磁気的な相互干渉を抑制し、各ブロック 11、 12と第 2のチ ップ型電子部品 13との隙間を詰めて高密度実装を行うことができ、延いては複合型 電子部品 10Aを小型化することができる。
[0037] シールド電極 16及びビアホール導体 17を設ける場合には、例えば銅箔等の金属 箔が被着された榭脂プリプレダシートを上記実施形態と同様に熱圧着した上面を平 坦に形成した後、フォトリソグラフィ技術及びエッチング技術を用いて上面の金属箔を 所定のパターンでエッチングする。次いで、 COレーザ光を榭脂部 15の所定箇所に
2
照射してビアホールを形成する。そして、各ビアホール内のデスミア処理を行った後 、無電解銅めつき、電解銅めつきの順でビアホール内に銅金属を充填してビアホー ル導体 17を形成し、シールド電極 16と支持基板 14の表面配線パターン 14Aとを電 気的に接続する。
[0038] 以上説明したように本実施形態によれば、上記実施形態と同一の作用効果を期す ることができ、し力もシールド電極 16によって外部の磁気環境力も複合型電子部品 1 OA内を保護すると共にビアホール導体 17によって隣接するチップ型電子部品内臓 多層ブロック 12と第 2のチップ型電子部品 13との間の電磁気的な相互干渉を防止し てこれら両者 12、 13を高密度に詰めて高密度化することができる。
[0039] また、図 5に示す複合型電子部品 10Bは、図 4に示す複合型電子部品 10Aから支 持基板 14を除いた以外は複合型電子部品 10Aと同様に構成されている。本実施形 態の複合型電子部品 10Bは、例えば剥離可能な転写用シート上または転写用フィ ルム（図示せず)上に形成することができる。複合型電子部品 10Bをマザ一ボード等 の実装基板に実装する場合には、複合型電子部品 10Bから転写用シートまたは転 写用フィルムを剥離して実装基板上に実装する。即ち、例えば銅箔等の金属箔を転 写用シート上に剥離可能に貼り付ける。そして、フォトリソグラフィ技術及びエッチング 技術を用いて所定のパターンで表面配線パターン 14Aを形成した後、この表面配線 パターン 14Aに合わせて、多層配線ブロック 11、チップ型電子部品内蔵多層ブロッ ク 12及び第 2のチップ型電子部品 13を実装する。次いで、榭脂プリプレダシートを圧 着して多層配線ブロック 11、チップ型電子部品内蔵多層ブロック 12及び第 2のチッ プ型電子部品 13を一体ィ匕することによって複合型電子部品 10Bを得ることができる 。つまり、複合型電子部品 10Bにおいては、マザ一ボード等の実装基板への実装は 、各ブロックの外部端子電極に直接接続された配線パターン 14Aによって行われる
[0040] 以上説明したように本実施形態によれば、上記各実施形態と同様の作用効果を期 することができ、し力も予め複合型電子部品 10Bを剥離可能な転写用シートまたは転 写用フィルム上に作製しておくことにより、必要に応じて転写用シートまたは転写用フ イルムを剥がすだけで複合型電子部品 10Bを所定の実装基板上に実装することが できる。
[0041] また、図 6の（a)、 (b)に示す複合型電子部品 IOCは、多層配線ブロック 11、チップ 型電子部品内蔵多層ブロック 12及び第 2のチップ型電子部品 13と、を備え、これら ブロック 11、 12の絶縁層が熱硬化性榭脂によって形成されている。多層配線ブロッ ク 11、チップ型電子部品内蔵多層ブロック 12及び第 2のチップ型電子部品 13は、い ずれも下面に外部端子電極 11E、 12F、 13Aが形成され、上記各実施形態に用い られたものに準じた構成を有している。本実施形態では第 2のチップ型電子部品 13 は予め熱硬化性榭脂 18Aによって封止されてブロック状を呈するチップ型電子部品 ブロック 18として構成されている。そして、本実施形態の複合型電子部品 10Cは、同 図の（b)に示すように、それぞれ同一高さに形成された多層配線ブロック 11、チップ 型電子部品内蔵多層ブロック 12及びチップ型電子部品ブロック 18がそれぞれ第 1、 第 2榭脂ブロック 19、 20を介して電気的に接続されて一体ィ匕している。第 1、第 2榭 脂ブロック 19、 20も他のブロックと同一高さに形成されている。
[0042] 而して、第 1榭脂ブロック 19は、図 6の（a)、 (b)に示すように、複数の絶縁層（例え ば、榭脂プリプレダシート）が積層された積層体 19Aと、積層体 19A内の所定の絶縁 層に面内導体として一側面から他側面に渡って形成された接続用導体 19Bと、を有 し、接続用導体 19Bが積層体の両側面に露呈し、両隣の多層配線ブロック 11とチッ プ型電子部品内蔵多層ブロック 12とを接続するインターフェースとして形成されてい る。接続用導体 19Bは、所定のパターンを有する面内導体として形成されている。ま た、例えば同図の（b)に示すように、多層配線ブロック 11の第 1榭脂ブロック 19との 接続面には必要に応じて側面導体 11Fが形成され、チップ型電子部品内蔵多層ブ ロック 12の第 1榭脂ブロック 19との接続面にも必要に応じて側面導体 12Hが形成さ れている。そして、これらの側面導体 11F、 12Hを介して第 1榭脂ブロック 19の接続 用導体 19Aと、多層配線ブロックの面内導体 11Cやチップ型電子部品内蔵多層プロ ック 12の面内導体 12Dとの間に段差があっても、第 1榭脂ブロック 19を介して多層配 線ブロック 11とチップ型電子部品内蔵多層ブロック 12とを電気的に確実に接続して いる。
[0043] 図 6の（a)、 (b)に示すように、第 2榭脂ブロック 20は第 1榭脂ブロック 19に準じて構 成され、積層体 20Aの両側面から接続用導体 20Bが露呈している。この接続用導体 20Bは積層体 20Aの下面として形成され、チップ型電子部品内蔵多層ブロック 12の 外部端子電極 12Fとチップ型電子部品ブロック 18の第 2のチップ型電子部品 13の 外部端子電極 13Aとを接続している。
[0044] 本実施形態の複合型電子部品 10Cを作製する場合には、まず、多層配線ブロック 11、チップ型電子部品内蔵多層ブロック 12、チップ型電子部品ブロック 18及び第 1 、第 2榭脂ブロック 19、 20を作製する。これらのブロックはいずれも実質的に同一形 状で形成されている。多層配線ブロック 11、チップ型電子部品内蔵多層ブロック 12、 チップ型電子部品ブロック 18は 、ずれも硬化した、ある 、は焼成済みのブロックであ るが、第 1、第 2榭脂ブロック 19、 20は未硬化状態の熱硬化性榭脂によって形成され て ヽる。次 ヽで、これらのブロック 11、 12、 18、 19、 20を図 6の（a)【こ示す jl匿序で、 f列 えば剥離自在なシート上に配列した後、これらのブロックの長手方向の両側面及び 上下両面をそれぞれ拘束した状態で、接合用の第 1、第 2榭脂ブロック 19、 20の硬 化性榭脂が硬化する温度まで加熱すると共に残りの両側面から所定の圧力を加え、 これらのブロックを熱圧着して一体化した後、冷却することによって複合型電子部品 1 0Cを得ることができる。そして、複合型電子部品 10Cを所定の実装基板（図示せず） に実装する場合には、複合型電子部品 10C力もシートを剥離し、所定の実装基板に ハンダ付けにより実装する。
[0045] また、図 7、図 8は、それぞれ図 6に示す複合型電子部品 10Cの変形例を示してい る。
[0046] 図 7に示す複合型電子部品 10Dは、高さ、幅、長さがそれぞれ略同一大きさに形 成された多層配線ブロック 11、チップ型電子部品内蔵多層ブロック 12、チップ型電 子部品ブロック 18、及び隣接するブロックを電気的、機械的に接続する榭脂ブロック 21を備え、これらのブロックが目的に応じた配列で配置されて全体として矩形状に形 成されている。図 8に示す複合型電子部品 10Eは、多層配線ブロック 11、チップ型 電子部品内蔵多層ブロック 12及びチップ型電子部品ブロック 18のいずれか 2つが同 一大きさに形成され、他の一つがその略倍の面積を持つ大きさに形成されて、全体 として矩形状を呈している。そして、これらのブロック 11、 12、 18が榭脂ブロック 22を 介して互!ヽに電気的、機械的に接続されて一体化して!/、る。
[0047] 以上説明したように本実施形態によれば、上記各実施形態と同様の作用効果を期 することができ、し力も各種の多層配線ブロック 11、チップ型電子部品内蔵多層プロ ック 12、チップ型電子部品ブロック 18及び榭脂ブロック 21、 22を組み合わせることに よって各種の目的に応じた複合型電子部品 10Cを得ることができる。
[0048] 尚、本発明は上記各実施形態に何等制限されるものではない。例えば、多層配線 ブロック、チップ型電子部品内蔵多層ブロック、チップ型電子部品は、それぞれ複数 個あっても良く、また、各ブロックがそれぞれ異なる材料で形成されていても良ぐあ るいは、異なる性質を有していても良ぐ要は、機能を異にする、多層配線ブロック、 チップ型電子部品内蔵多層ブロック及びチップ型電子部品を備え、多層配線ブロッ ク、チップ型電子部品内蔵多層ブロック及びチップ型電子部品が互いに電気的に接 続されて、同一平面上に配置された複合型電子部品及びその製造方法であれば、 全て本発明に包含される。また、多層配線ブロック、チップ型電子部品内蔵多層プロ ック、チップ型電子部品は、それぞれ複数個あっても良ぐまた、各ブロックがそれぞ れ異なる材料で形成されていても良ぐあるいは、異なる材質を有していても良レ、。 産業上の利用可能性
本発明は、例えば携帯電話等の移動体通信装置に用いられる複合型電子部品 製造する場合に好適に用いることができる。

Claims

請求の範囲
[1] 複数の絶縁層が積層され且つ配線パターンを有する多層配線ブロックと、複数の 絶縁層が積層され且つ配線パターンを有すると共に第 1のチップ型電子部品を内蔵 するチップ型電子部品内蔵多層ブロックと、を備え、上記多層配線ブロックと上記チ ップ型電子部品内蔵多層ブロックとが互いに電気的に接続されて同一平面上に配 置されていることを特徴とする複合型電子部品。
[2] 上記多層配線ブロック及び上記チップ型電子部品内蔵多層ブロックに対して電気 的に接続されて同一平面上に配置された第 2のチップ型電子部品を更に備え、且つ 、上記第 2のチップ型電子部品は受動部品または能動部品からなることを特徴とする 請求項 1に記載の複合型電子部品。
[3] 上記多層配線ブロックと、上記チップ型電子部品内蔵多層ブロックと、上記第 2の チップ型電子部品とが榭脂を介して一体化されていることを特徴とする請求項 2に記 載の複合型電子部品。
[4] 上記多層配線ブロックと、上記チップ型電子部品内蔵多層ブロックと、上記第 2の チップ型電子部品とが表面配線パターンを有する支持基板上に搭載されていること を特徴とする請求項 2または請求項 3に記載の複合型電子部品。
[5] 上記第 2のチップ型電子部品が榭脂封止されたチップ型電子部品ブロックと、上記 多層配線ブロックと、上記チップ型電子部品内蔵多層ブロックは、榭脂ブロックを介し て一体化していることを特徴とする請求項 2に記載の複合型電子部品。
[6] 上記榭脂ブロックは、上記多層配線ブロック、上記チップ型電子部品内蔵多層ブロッ ク及び上記チップ型電子部品ブロックを互いに電気的に接続するための接続用配線 を有することを特徴とする請求項 5に記載の複合型電子部品。
[7] 上記多層配線ブロックと上記チップ型電子部品内蔵多層ブロックとは、互いに異な る材料で形成されて ヽることを特徴とする請求項 1〜請求項 6の ヽずれか 1項に記載 の複合型電子部品。
[8] 複数の絶縁層が積層され且つ内部配線を有する多層配線ブロック、複数の絶縁層 が積層され且つ内部配線を有すると共に第 1のチップ型電子部品を内蔵するチップ 型電子部品内蔵多層ブロック、及び第 2のチップ型電子部品それぞれを、表面配線 パターンを有する支持基板上に搭載する工程と、上記多層配線ブロック、上記チップ 型電子部品内蔵多層ブロック及び第 2のチップ型電子部品を榭脂シートで被覆する 工程と、上記榭脂シートを、上記多層配線ブロック、上記チップ型電子部品内蔵多層 ブロック及び第 2のチップ型電子部品に圧着する工程と、を備えたことを特徴とする 複合型電子部品の製造方法。
複数の絶縁層が積層され且つ配線パターンを有する多層配線ブロック、複数の絶 縁層が積層され且つ配線パターンを有すると共に第 1のチップ型電子部品を内蔵す るチップ型電子部品内蔵多層ブロック、及び配線パターンを有する榭脂ブロックを配 置する工程と、上記榭脂ブロックを介して上記多層配線ブロックと上記チップ型電子 部品内蔵多層ブロックとを圧着して電気的に接続する工程と、を備えたことを特徴と する複合型電子部品の製造方法。
PCT/JP2005/011358 2004-07-30 2005-06-21 複合型電子部品及びその製造方法 WO2006011320A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
AT05780155T ATE535138T1 (de) 2004-07-30 2005-07-27 Elektronisches verbundbauteil und verfahren zu seiner herstellung
EP05780155A EP1776002B1 (en) 2004-07-30 2005-07-27 Composite electronic component and method for manufacturing the same
JP2006527819A JP4453702B2 (ja) 2004-07-30 2005-07-27 複合型電子部品及びその製造方法
PCT/JP2005/013724 WO2006011508A1 (ja) 2004-07-30 2005-07-27 複合型電子部品及びその製造方法
US11/609,989 US7684207B2 (en) 2004-07-30 2006-12-13 Composite electronic component
US11/691,666 US7594316B2 (en) 2004-07-30 2007-03-27 Method of manufacturing composite electronic component
US12/697,451 US7929316B2 (en) 2004-07-30 2010-02-01 Composite electronic component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-224922 2004-07-30
JP2004224922 2004-07-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/013724 Continuation WO2006011508A1 (ja) 2004-07-30 2005-07-27 複合型電子部品及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/609,989 Continuation US7684207B2 (en) 2004-07-30 2006-12-13 Composite electronic component

Publications (1)

Publication Number Publication Date
WO2006011320A1 true WO2006011320A1 (ja) 2006-02-02

Family

ID=35786072

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/011358 WO2006011320A1 (ja) 2004-07-30 2005-06-21 複合型電子部品及びその製造方法

Country Status (5)

Country Link
US (3) US7684207B2 (ja)
JP (1) JP4453702B2 (ja)
CN (1) CN100556234C (ja)
AT (1) ATE535138T1 (ja)
WO (1) WO2006011320A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1699277A1 (en) * 2003-12-26 2006-09-06 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate
CN105451434A (zh) * 2015-12-24 2016-03-30 广东欧珀移动通信有限公司 电路板、终端及电路板制作方法
JP6191808B1 (ja) * 2016-04-20 2017-09-06 株式会社村田製作所 多層基板および電子機器
CN112071811A (zh) * 2020-09-18 2020-12-11 环维电子(上海)有限公司 半导体封装件及其制作方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266544A (ja) * 2006-03-30 2007-10-11 Koa Corp 複合電子部品の製造法および複合電子部品
JP5167671B2 (ja) * 2006-10-31 2013-03-21 ソニー株式会社 半導体素子
JP4424449B2 (ja) * 2007-05-02 2010-03-03 株式会社村田製作所 部品内蔵モジュール及びその製造方法
JP2009010358A (ja) * 2007-05-28 2009-01-15 Panasonic Corp 電子部品内蔵モジュール及びその製造方法
WO2008155957A1 (ja) * 2007-06-19 2008-12-24 Murata Manufacturing Co., Ltd. 部品内蔵基板の製造方法および部品内蔵基板
CN101690434B (zh) * 2007-06-26 2011-08-17 株式会社村田制作所 元器件内置基板的制造方法
TWI363585B (en) * 2008-04-02 2012-05-01 Advanced Semiconductor Eng Method for manufacturing a substrate having embedded component therein
US20100139967A1 (en) * 2008-12-08 2010-06-10 Ibiden Co., Ltd. Wiring board and fabrication method therefor
KR101038234B1 (ko) * 2009-02-24 2011-06-01 삼성전기주식회사 전자기 밴드갭 구조를 이용한 ｅｍｉ 노이즈 저감 기판
TWI456715B (zh) * 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
TWI392066B (zh) * 2009-12-28 2013-04-01 矽品精密工業股份有限公司 封裝結構及其製法
AT12737U1 (de) * 2010-09-17 2012-10-15 Austria Tech & System Tech Verfahren zum herstellen einer aus mehreren leiterplattenbereichen bestehenden leiterplatte sowie leiterplatte
JP5737478B2 (ja) * 2012-07-05 2015-06-17 株式会社村田製作所 部品内蔵基板
WO2014119178A1 (ja) * 2013-01-30 2014-08-07 京セラ株式会社 実装構造体の製造方法
US9070568B2 (en) * 2013-07-26 2015-06-30 Infineon Technologies Ag Chip package with embedded passive component
US9190389B2 (en) 2013-07-26 2015-11-17 Infineon Technologies Ag Chip package with passives
KR101666757B1 (ko) * 2015-07-13 2016-10-24 앰코 테크놀로지 코리아 주식회사 반도체 패키지
JP6705509B2 (ja) * 2016-10-25 2020-06-03 株式会社村田製作所 回路モジュール
WO2020189560A1 (ja) * 2019-03-15 2020-09-24 株式会社村田製作所 モジュール
US11289453B2 (en) * 2020-02-27 2022-03-29 Qualcomm Incorporated Package comprising a substrate and a high-density interconnect structure coupled to the substrate
US11605594B2 (en) 2020-03-23 2023-03-14 Qualcomm Incorporated Package comprising a substrate and a high-density interconnect integrated device coupled to the substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0946046A (ja) * 1995-07-26 1997-02-14 Hitachi Ltd 電子部品内蔵型多層回路板およびその製法
JP2003188338A (ja) * 2001-12-13 2003-07-04 Sony Corp 回路基板装置及びその製造方法
JP2004056155A (ja) * 2002-07-19 2004-02-19 Matsushita Electric Ind Co Ltd モジュール部品

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4635356A (en) * 1984-12-28 1987-01-13 Kabushiki Kaisha Toshiba Method of manufacturing a circuit module
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
JP3375555B2 (ja) 1997-11-25 2003-02-10 松下電器産業株式会社 回路部品内蔵モジュールおよびその製造方法
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US6370013B1 (en) * 1999-11-30 2002-04-09 Kyocera Corporation Electric element incorporating wiring board
JP3547423B2 (ja) 2000-12-27 2004-07-28 松下電器産業株式会社 部品内蔵モジュール及びその製造方法
JP3553043B2 (ja) 2001-01-19 2004-08-11 松下電器産業株式会社 部品内蔵モジュールとその製造方法
WO2002061827A1 (fr) * 2001-01-31 2002-08-08 Sony Corporation DISPOSITIF à SEMI-CONDUCTEUR ET SON PROCEDE DE FABRICATION
JP2002271038A (ja) 2001-03-12 2002-09-20 Matsushita Electric Ind Co Ltd 複合多層基板およびその製造方法ならびに電子部品
KR100488412B1 (ko) * 2001-06-13 2005-05-11 가부시키가이샤 덴소 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법
JP2003100937A (ja) 2001-09-26 2003-04-04 Hitachi Ltd 高周波モジュール
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
JP2003163459A (ja) 2001-11-26 2003-06-06 Sony Corp 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。
TW200302685A (en) 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
JP2003249763A (ja) * 2002-02-25 2003-09-05 Fujitsu Ltd 多層配線基板及びその製造方法
JP2003249510A (ja) 2002-02-26 2003-09-05 Asuriito Fa Kk 半導体封止方法
EP1416532A4 (en) 2002-07-19 2005-08-17 Matsushita Electric Ind Co Ltd MODULE COMPONENT
JP4178880B2 (ja) * 2002-08-29 2008-11-12 松下電器産業株式会社 モジュール部品
JP4552524B2 (ja) * 2004-06-10 2010-09-29 パナソニック株式会社 複合型電子部品

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0946046A (ja) * 1995-07-26 1997-02-14 Hitachi Ltd 電子部品内蔵型多層回路板およびその製法
JP2003188338A (ja) * 2001-12-13 2003-07-04 Sony Corp 回路基板装置及びその製造方法
JP2004056155A (ja) * 2002-07-19 2004-02-19 Matsushita Electric Ind Co Ltd モジュール部品

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1699277A1 (en) * 2003-12-26 2006-09-06 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate
EP1699277A4 (en) * 2003-12-26 2007-08-15 Murata Manufacturing Co CERAMIC MULTILAYER SUBSTRATE
CN105451434A (zh) * 2015-12-24 2016-03-30 广东欧珀移动通信有限公司 电路板、终端及电路板制作方法
JP6191808B1 (ja) * 2016-04-20 2017-09-06 株式会社村田製作所 多層基板および電子機器
CN112071811A (zh) * 2020-09-18 2020-12-11 环维电子(上海)有限公司 半导体封装件及其制作方法

Also Published As

Publication number Publication date
US20070081312A1 (en) 2007-04-12
ATE535138T1 (de) 2011-12-15
US7594316B2 (en) 2009-09-29
US7929316B2 (en) 2011-04-19
CN1973587A (zh) 2007-05-30
JP4453702B2 (ja) 2010-04-21
US20070188998A1 (en) 2007-08-16
US7684207B2 (en) 2010-03-23
US20100134990A1 (en) 2010-06-03
JPWO2006011508A1 (ja) 2008-05-01
CN100556234C (zh) 2009-10-28

Similar Documents

Publication Publication Date Title
US7684207B2 (en) Composite electronic component
US7569925B2 (en) Module with built-in component
CN100508701C (zh) 复合多层基板及其制造方法
JP3709882B2 (ja) 回路モジュールとその製造方法
KR100753499B1 (ko) 전자 부품 및 그 제조 방법
CN1765162B (zh) 多层陶瓷基板
KR101019066B1 (ko) 복합 세라믹 기판
JP2002076637A (ja) チップ部品内蔵基板及びその製造方法
JP2012064600A (ja) 多層基板およびその製造方法
CN100472780C (zh) 电子零部件及其制造方法
JP2006128229A (ja) 複合多層基板
WO2006011508A1 (ja) 複合型電子部品及びその製造方法
JP4403820B2 (ja) 積層型電子部品およびその製造方法
JP2004056115A (ja) 多層配線基板
JP2005235807A (ja) 積層型電子部品およびその製造方法
WO2005101934A1 (ja) 複合型電子部品及びその製造方法
JP4158798B2 (ja) 複合セラミック基板
KR100828925B1 (ko) 복합형 전자부품 및 그 제조방법
JP2006196857A (ja) ケース付き複合回路基板及びその製造方法
WO2005071742A1 (ja) 積層型電子部品の製造方法
JP2007305631A (ja) 樹脂多層基板、複合型電子部品及びそれぞれの製造方法
KR20090100916A (ko) 고 신뢰성 다층 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11609989

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWP Wipo information: published in national office

Ref document number: 11609989

Country of ref document: US

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载