+

WO2006009029A1 - 半導体装置及び半導体装置製造用基板並びに半導体装置製造用基板の製造方法 - Google Patents

半導体装置及び半導体装置製造用基板並びに半導体装置製造用基板の製造方法 Download PDF

Info

Publication number
WO2006009029A1
WO2006009029A1 PCT/JP2005/012906 JP2005012906W WO2006009029A1 WO 2006009029 A1 WO2006009029 A1 WO 2006009029A1 JP 2005012906 W JP2005012906 W JP 2005012906W WO 2006009029 A1 WO2006009029 A1 WO 2006009029A1
Authority
WO
WIPO (PCT)
Prior art keywords
die pad
semiconductor device
conductive part
metal foil
layer
Prior art date
Application number
PCT/JP2005/012906
Other languages
English (en)
French (fr)
Inventor
Chikao Ikenaga
Kentarou Seki
Kazuhito Hosokawa
Takuji Okeyui
Keisuke Yoshikawa
Kazuhiro Ikemura
Original Assignee
Dai Nippon Printing Co., Ltd.
Nitto Denko Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co., Ltd., Nitto Denko Corporation filed Critical Dai Nippon Printing Co., Ltd.
Priority to KR1020067026860A priority Critical patent/KR100881476B1/ko
Priority to JP2006519632A priority patent/JP4818109B2/ja
Priority to DE112005001681T priority patent/DE112005001681T5/de
Priority to US11/632,348 priority patent/US8018044B2/en
Publication of WO2006009029A1 publication Critical patent/WO2006009029A1/ja
Priority to US13/207,096 priority patent/US8525351B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns

Definitions

  • the present invention belongs to the technical field of surface-mount semiconductor devices, and more specifically to the technical field of surface-mount semiconductor devices having a leadless structure.
  • a semiconductor device uses a metal lead frame as one of its constituent members.
  • it is required to reduce the lead pitch in the lead frame. .
  • the width of the lead itself is reduced in accordance with this, the strength of the lead is lowered and a short circuit phenomenon due to bending of the lead occurs. Therefore, the package has to be enlarged to ensure the lead pitch.
  • a semiconductor device using a lead frame has a large package size and a large thickness. For this reason, surface mount type semiconductor devices with a so-called leadless structure that are not affected by the lead frame have been proposed.
  • Patent Document 1 Japanese Patent Laid-Open No. 9-252014
  • Patent Document 2 JP 2001-210743 A
  • FIGS. 9A and 9B show a semiconductor device described in Patent Document 1.
  • FIG. In this method of manufacturing a semiconductor device, first, a metal foil is attached to the base material 101, the metal foil is etched so that the metal foil remains in a predetermined portion, and then a metal having a size equivalent to that of the semiconductor element 102 is obtained.
  • the semiconductor element 102 is fixed on the foil 103a (die pad) using an adhesive 104, and the semiconductor element 102 and the metal foil 103b are electrically connected by a wire 105 and sealed using a mold. Transfer mold with resin 106 (Fig. 9 (a)).
  • the molded sealing resin 106 is separated from the substrate 101 to complete the semiconductor element as a package (FIG. 9 (b)).
  • FIGS. 10A and 10B show a semiconductor device described in Patent Document 2.
  • FIG. This semiconductor device is manufactured by the following method. First, a metal plate 201 in which a grid-like concave groove 201a is formed on a metal plate to be a base material is obtained. Next, the semiconductor element 202 is fixed to the metal plate 201 with an adhesive 203, and then wire-bonded to a place necessary for design to form a wire 204, which is then transfer-molded with a sealing resin 205 (FIG. 10 (a )).
  • the metal plate 201 and the adhesive 203 are polished, and the metal plate 201 is cut together with the sealing resin 205 to a size in accordance with the design to obtain a semiconductor device (FIG. 10 (b)).
  • the resulting semiconductor device has the adhesive layer 203 and the metal plate 201 incidentally under the semiconductor element 202. Therefore, the thinned semiconductor device is required in the industry. The difficulty is in response to the request.
  • ground bonding may be performed on the die pad.
  • the bonding portion is on the same plane as the lower surface of the semiconductor element.
  • the present invention has been made in view of such problems, and an object of the present invention is a leadless structure that can be thinned at low cost, and is a highly reliable surface-mount type.
  • a semiconductor device is provided, and a semiconductor device manufacturing substrate used for manufacturing the semiconductor device and a manufacturing method thereof are also provided.
  • the present invention relates to a die pad, a semiconductor element mounted on the die pad and having an electrode, a plurality of conductive portions disposed around the die pad, an electrode of the semiconductor element, and a conductive portion. , And at least a semiconductor element, a conductive part, and a sealing resin that seals the wire.
  • the conductive part includes a metal foil and conductive layer plating layers provided on both upper and lower sides of the metal foil.
  • the die pad has a die pad adhesive layer provided in the same plane as the conductive part adhesive layer below the conductive part, and the conductive part adhesive layer below the conductive part and the die pad adhesive layer of the die pad. Is a semiconductor device characterized in that its back surface is exposed to the outside of the sealing resin.
  • the die pad has a bank portion that forms a recess therein, and the bank portion is provided on the same plane as the metal foil of the conductive portion and the upper and lower conductive portion plating layers. And the upper and lower plating layers, the lower plating layer is formed integrally with the die pad plating layer, the semiconductor element is disposed in the recess of the bank part, and the electrodes of the semiconductor element and the bank part are connected. The semiconductor device is connected by an additional wire.
  • the present invention is characterized in that the electrode of the semiconductor element is connected to the conductive part plating layer on the upper side of the conductive part by a wire and connected to the plating layer on the upper side of the bank part by an additional wire. It is a semiconductor device.
  • the present invention is the semiconductor device characterized in that the conductive part plating layers on both the upper and lower sides of the conductive part have a multi-layer structure including a noble metal plating layer.
  • the present invention is the semiconductor device characterized in that the central metal foil of the conductive portion and the bank portion is constricted with respect to the upper and lower conductive portion contact layers.
  • the conductive part plating layer below the conductive part, the plating layer below the bank part, and the die pad plating layer are V and the deviation protrudes outward from the sealing resin.
  • the semiconductor device is characterized by the above.
  • the present invention is a semiconductor device characterized in that a passage for sealing resin passage is provided in a bank portion.
  • the present invention provides a semiconductor device manufacturing substrate for manufacturing a semiconductor device, comprising an adhesive sheet having a base material layer and an adhesive layer on the base material layer, and an adhesive layer of the adhesive sheet.
  • the die pad has a bank portion that forms a recess therein, and the bank portion is provided on the same plane as the metal foil of the conductive portion and the upper and lower conductive portion plating layers.
  • the present invention provides a substrate for manufacturing a semiconductor device, characterized in that it has plating layers on both upper and lower sides, and the recess in the bank is a recess for a semiconductor element.
  • the present invention is the substrate for manufacturing a semiconductor device, wherein the conductive part plating layers on both the upper and lower sides of the conductive part have a multilayer structure including a noble metal plating layer.
  • the present invention is the substrate for manufacturing a semiconductor device, wherein the metal foil at the center of the conductive portion and the bank portion is constricted with respect to the upper and lower conductive portion adhesive layers.
  • the present invention is a substrate for manufacturing a semiconductor device, characterized in that a passage for passing a sealing resin is provided in a bank portion.
  • the present invention is the substrate for manufacturing a semiconductor device, wherein the base material layer of the adhesive sheet is made of metal.
  • the present invention relates to a method for manufacturing a substrate for manufacturing a semiconductor device, wherein a step of preparing a metal foil, a portion corresponding to a conductive portion of the metal foil, and a portion corresponding to a die pad of the metal foil, A step of attaching the lower side of the metal foil provided with the partial adhesive layer to the adhesive layer side of the adhesive sheet having the base material layer and the adhesive layer, and the partial adhesive layer. By etching the metal foil, a conductive portion having the metal foil and a conductive portion adhesive layer provided on both upper and lower sides of the metal foil is formed and the conductive portion below the conductive portion is flush with the plating layer.
  • a method for manufacturing a substrate for a semiconductor device comprising: a step of forming a die pad having a die pad adhesive layer provided on the substrate; and a step of processing the adhesive sheet to determine an outer shape of the adhesive sheet. .
  • the semiconductor device of the present invention has a leadless structure that does not use a lead frame, and is thinned so that only the die pad bonding layer exists under the semiconductor element.
  • the ground bonding part is higher than the plane, even if the bottom surface force of the semiconductor element is peeled off, the ground bonding part is not affected, and it can be prevented from being electrically opened, improving reliability. And has the effect.
  • FIG. 1 is a schematic configuration diagram showing an example of a semiconductor device according to the present invention in a longitudinal section.
  • FIG. 2 is an explanatory view showing the semiconductor device of FIG. 1 in plan view with its wires omitted, in a transparent state.
  • FIGS. 3A to 3D are process diagrams showing a method for manufacturing the semiconductor device shown in FIG.
  • FIGS. 4 (a) to 4 (c) are explanatory views illustrating a case where a passage is provided in the bank portion of the die pad.
  • FIGS. 5 (a) to 5 (e) are process charts showing a procedure for producing a substrate.
  • FIG. 6 is a partially enlarged view of FIG. 5 (b).
  • FIG. 7 is a schematic configuration diagram showing another example of the semiconductor device according to the present invention in a longitudinal section.
  • FIG. 8 is a top view of a state where a conductive portion is formed on an adhesive sheet in a substrate creation step in the method for manufacturing a semiconductor device of the present invention.
  • 9 (a) and 9 (b) are explanatory views showing an example of a conventional semiconductor device having a leadless structure.
  • 10 (a) and 10 (b) are explanatory views showing another example of a conventional semiconductor device having a leadless structure.
  • FIG. 1 is a schematic configuration diagram showing an example of a semiconductor device according to the present invention in a longitudinal section.
  • FIG. 2 is an explanatory diagram showing the semiconductor device of FIG. 1 in plan view with its wires omitted, and the AA cross section of FIG. 2 corresponds to FIG.
  • the semiconductor device P includes a die pad 20, a semiconductor element 30 mounted on the die pad 20 and having an electrode 30 a, and a plurality of conductive parts 10 disposed around the die pad 20. And a wire 3 for connecting the electrode 30a of the semiconductor element 30 and the conductive part 10, and a sealing resin 40 for sealing the semiconductor element 30, the conductive part 10 and the wire 3 at least.
  • the conductive portion 10 includes a metal foil 1 made of copper or a copper alloy, and both upper and lower sides of the metal foil 1. And 2 and 2 with conductive portions.
  • the die pad 20 has a die pad adhesive layer 2b provided on the same plane as the conductive part adhesive layer 2 below the conductive part 10, and the semiconductor element 30 is mounted on the die pad adhesive layer 2b.
  • the die pad 20 has a bank portion 21 having a recess 22 in which a semiconductor element 30 is housed.
  • the bank portion 21 is a metal provided on the same plane as the metal foil 1 of the conductive portion 10.
  • the foil la and the metal foil la have upper and lower side layers 2a and 2a which are provided on the same plane as the conductive portion contact layers 2 and 2 of the conductive portion 10 respectively.
  • the metal foil 1 of the conductive portion 10 also has a copper or copper alloy force
  • the metal foil la of the bank portion 21 has the same material force as the metal foil 1 of the conductive portion 10.
  • the plating layers 2 a and 2 a on both the upper and lower sides of the bank portion 21 are made of the same material as the conductive plating layers 2 and 2 on the upper and lower sides of the conductive portion 10.
  • the layer configuration 2a, la, 2a of the bank portion 21 of the die pad 20 is the layer configuration of the conductive portion 10.
  • the lower plating layer 2a of the bank portion 21 of the die pad 20 is formed integrally with the die pad plating layer 2b.
  • the semiconductor element 30 is housed in a recess 22 surrounded by the bank portion 21 of the die pad 20, and the electrode 30 a of the semiconductor element 30 and the conductive part plating layer 2 on the conductive part 10 are electrically connected to the wire 3.
  • the electrode 30a of the semiconductor element 30 and the upper layer 2a of the bank portion 21 of the die pad 20 are electrically connected by a wire (additional wire) 4 and are ground bonded.
  • the semiconductor element 30, the conductive portion 10, and the wires 3 and 4 are sealed with the sealing resin 40.
  • the die pad plating layer 2b of the die pad 20, the lower plating layer 2a of the bank portion 21, and the conductive portion plating layer 2 of the lower conductive portion 10 are exposed outwardly from the sealing resin 40.
  • the die pad adhesive layer 2b of the die pad 20, the adhesive layer 2a on the lower side of the bank 21, and the conductive part adhesive layer 2 on the lower side of the conductive part 10 are sealed by the thickness. It protrudes from the anti-resin 40.
  • the conductive part plating layers 2 and 2 on both the upper and lower sides of the conductive part 10, the adhesive layers 2a and 2a on both the upper and lower sides of the bank part 21, and the die pad plating layer 2b are all precious metal plating layers. Including multi-layer structure Have a success.
  • the semiconductor device P having the leadless structure has only the die pad bonding layer 2b under the semiconductor element 30, it is possible to reduce the thickness and provide a highly reliable semiconductor device.
  • the conductive portion 10 and the bank portion 21 of the die pad 20 are such that the central metal foil 1, la is constricted with respect to the conductive portion adhesive layer 2 and the adhesive layer 2a, and the conductive portion plating is performed.
  • Layer 2 and mess layer 2a are overhanging! Since the protruding portions 2 and 2a exhibit an anchor effect in the sealing resin 40, the bonding strength between the conductive portion 10 and the die pad 20 and the sealing resin 40 is high.
  • the conductive part plating layer 2 of the conductive part 10 protrude from the back side, that is, the standoff is secured. Therefore, when the semiconductor device p is mounted, the conductive portion (terminal) can be prevented from floating due to unevenness or foreign matter on the mounting substrate, and the mounting reliability can be improved. It also has the effect of preventing the solder cream from being crushed and short-circuited.
  • 3 (a) to 3 (d) are process diagrams showing a method for manufacturing the semiconductor device shown in FIG. 1, and the manufacturing procedure will be described below with reference to FIG.
  • an adhesive sheet 50 having a base material layer 51 and an adhesive layer 52 provided on the base material layer 51 is prepared, and the adhesive in the adhesive sheet 50 is prepared.
  • a substrate B is manufactured by forming a die pad 20 having a plurality of conductive portions 10 and a bank portion 21 having recesses 22 formed on the layer 52.
  • the conductive portion 10 and the bank portion 21 of the die pad 20 have portions 2 and 2a that protrude upward and downward, respectively, and the substrate forming process for forming the conductive portion 10 and the die pad 20 is performed. It will be described later.
  • the semiconductor element 30 is set in the recess 22 of the die pad 20, and the semiconductor element 30 is placed on the die pad adhesive layer 2b of the die pad 20 with silver paste and a die touch film.
  • the upper surface of the bank portion 21 and the electrode 30a of the semiconductor element 30 are ground-bonded with the wire 4, and the upper surface of the conductive portion 10 and the electrode 30a of the semiconductor element 30 are wired Electrically connected by 3.
  • the semiconductor element 30 is fixed on the die pad plating layer 2b, the thickness can be reduced to 100 to 200 microns as compared with the conventional semiconductor device.
  • the semiconductor element 30, the wires 3, 4, the conductive part 10 and the diode 20 are sealed with a sealing resin 40, and the semiconductor is placed on the adhesive sheet 50.
  • Forming device. Sealing Sealing with the resin 40 is performed using a mold by a normal transfer molding method.
  • a path 21a as shown in FIG.
  • a passage 21a is provided in the bank portion 21 perpendicular to the flow direction X of the transfer resin, or a bank 21 in the perpendicular direction as shown in Fig. 4 (b).
  • FIGS. 5 (a) to 5 (e) show a procedure for forming the plurality of conductive portions 10 and the die pad 20 on the adhesive layer 52 in the adhesive sheet 50, that is, the above-described substrate creation process. This process is described as follows.
  • a metal foil 60 having copper or copper alloy strength is prepared as a material for the conductive portion and the die pad.
  • this metal foil 60 one having a strength thickness of 0.01 to 0.1 mm is used.
  • dry film resist is applied to both sides of the metal foil, and as shown in Fig. 5 (a), the dry film on both sides of the metal foil 60 is formed in a pattern opposite to the shape of the conductive part and die pad by photolithography. Pattern each resist 61.
  • the partial adhesive layers 62 are provided on both upper and lower sides of the metal foil 60 corresponding to the conductive portion 10, and the partial adhesive layers 62 are provided. Are provided on both upper and lower sides of the metal foil 60 corresponding to the shape of the die pad, and the dry film resist 61 is removed as shown in FIG. 5 (c).
  • the partial plating layer 62 includes a nickel plating as a copper diffusion layer 63 and a noble metal plating layer 64 provided on the diffusion layer 63. It also has multi-layer construction power.
  • the noble metal used for the noble metal plating layer 64 is at least one of Au, Ag, Pt, and Pd.
  • the metal plating layer 64 may be composed of one layer or two or more layers.
  • a palladium plating with a plating thickness of 0.1 micron as a noble metal plating layer 64 on a nickel plating layer with a plating thickness of 5 microns as a diffusion noria layer 63 is provided.
  • the total thickness of the partial adhesive layer 62 is from 0.1 to About 50 ⁇ m is suitable.
  • a metal foil 60 in which a partial adhesive layer 62 is partially formed on the front and back surfaces corresponding to the conductive portion 10 and the die pad 20 is used as an adhesive of the adhesive sheet 50. While applying pressure to the layer 52 side, the adhesive layer 52 is pasted with the partially sticking layer 62 embedded. Then, as shown in FIG. 5 (e), the metal foil 60 is etched using the partial adhesive layer 62 as a resist in this state of attachment, so that the metal foil 1 and the metal foil 1 are provided on both upper and lower sides.
  • a conductive portion 10 composed of conductive layers 2 and 2, and a metal foil la and a bank portion 21 formed on both the upper and lower sides of the metal foil la and composed of the covering layers 2a and 2a, and a die pad A die pad 20 having a coating layer 2b is formed.
  • the side surface of the metal foil 60 is also etched to form a shape in which an overhanging portion composed of a partial sticking layer 62 is provided above and below the metal foil 60 as shown in the drawing.
  • the outer shape of the adhesive sheet 50 is processed by a cutting means such as press working to obtain the substrate B for manufacturing a semiconductor device.
  • FIG. 7 is a schematic configuration diagram showing another example of the semiconductor device according to the present invention in a longitudinal section.
  • the semiconductor device P shown in FIG. 7 has a structure in which the bank portion 21 of the die pad 20 is omitted from the semiconductor device P shown in FIG. 1, and the ground bonding 4 or the power bonding 3 is electrically conductive independently from the die pad 20. Connected to part 10. Even with such a structure, it is possible to provide a highly reliable semiconductor device that can be thinned as in the case of the semiconductor device P in FIG.
  • FIG. 8 is an explanatory view schematically showing a plan view of the substrate B for manufacturing a semiconductor device.
  • one die pad 20 and a conductive portion 10 formed therearound are formed as one block.
  • 70 as block 70 Many are formed in a grid.
  • the width (W) of the adhesive sheet 50 is 65 mm
  • a plurality of blocks 70 are formed on the adhesive sheet 50 through a predetermined process
  • the base is continuously wound on a roll. A material is produced.
  • the thus obtained substrate B for manufacturing a semiconductor device having a width of 65 mm is appropriately cut and used so that the number of blocks required for the next semiconductor element mounting process and resin sealing process is obtained.
  • the adhesive sheet is separated after encapsulating the grease, and then cut into a predetermined size by dicing or punching.
  • a semiconductor device can be obtained by dividing into individual pieces.
  • the adhesive sheet 50 used in the method for manufacturing a semiconductor device of the present invention ensures that the semiconductor element 30 and the conductive portion 20 are firmly fixed and separated from the semiconductor device P until the resin sealing step is completed. Are preferably easily peelable.
  • Such an adhesive sheet 50 has the base material layer 51 and the adhesive layer 52 as described above.
  • the thickness of the base material layer 51 is not particularly limited, but is usually about 12 to 200 ⁇ m, preferably 50 to 150 ⁇ m.
  • the thickness of the adhesive layer 52 is not particularly limited, but is usually about 1 to 50 / ⁇ ⁇ , preferably 5 to 20 / ⁇ ⁇ .
  • the base layer 51 has an elastic modulus at 200 ° C of 1. OGPa or higher
  • the adhesive layer 52 has an elastic modulus at 200 ° C of 0. IMPa or higher. Is preferably used.
  • the elastic modulus is measured in detail by the method described in the examples.
  • the temperature is set to a high temperature condition of about 150 to 200 ° C. Therefore, the base material layer 51 and the adhesive layer 52 of the adhesive sheet 50 are required to have heat resistance that can withstand this.
  • the base material layer 51 one having an elastic modulus at 200 ° C. of 1. OGPa or more, preferably 1 OGpa or more is suitably used.
  • the elastic modulus of the base material layer 51 is usually preferably about 1.0 GPa to 1000 GPa.
  • the adhesive layer 52 one having an elastic modulus of 0. IMPa or more, preferably 0.5 MPa or more, more preferably IMPa or more is suitably used.
  • the porosity of the adhesive layer 52 is usually preferably about 0.1 to about LOOMPa.
  • the adhesive layer 52 having a strong elastic modulus can be connected more stably because it is difficult to cause softening and flow in a semiconductor element mounting process or the like.
  • the step shown in FIG. By applying pressure and applying, the conductive part adhesive layer 62 is buried in the adhesive layer 52, and at the final stage shown in Fig. 3 (d), the conductive part
  • the adhesive layer 2, the adhesive layer 2a, and the die pad adhesive layer 2b can be in a state called standoff in which the surface force of the sealing resin 40 also protrudes, which has the effect of improving the reliability when mounting a semiconductor device. .
  • the base material layer 51 of the adhesive sheet 50 may be organic or inorganic, but it is preferable to use a metal foil in consideration of handling at the time of conveyance, warping at the time of molding, and the like.
  • metal foils include SUS foil, Ni foil, A1 foil, copper foil, copper alloy foil, etc., but it is selected from copper and copper alloy because of its availability at low cost and variety of types. Is preferred.
  • the metal foil used as the base material layer 51 preferably has a roughened surface on one side in order to ensure anchorage with the adhesive layer 52.
  • a roughening treatment method either a conventionally known physical roughening method such as sandblasting or a chemical roughening method such as etching or plating can be used.
  • the adhesive forming the adhesive layer 52 of the adhesive sheet 50 is not particularly limited, but it is preferable to use an epoxy resin, an epoxy curing agent, and a thermosetting adhesive containing an elastic body.
  • a thermosetting adhesive the base materials are usually bonded together in an uncured so-called B stage state, that is, at a relatively low temperature of 150 ° C. or lower, and after bonding. Curing can improve the elastic modulus and improve heat resistance
  • epoxy resin glycidylamine type epoxy resin, bisfer F type epoxy resin, bisphenol A type epoxy resin, phenol novolac type epoxy resin, creso novolac type epoxy resin, biphenyl type Epoxy resin, naphthalene type epoxy resin, aliphatic epoxy resin, alicyclic epoxy resin, heterocyclic epoxy resin, spiro ring-containing epoxy resin, halogenated epoxy resin, etc. Or two or more types can be used in combination.
  • the epoxy curing agent include various imidazole compounds and derivatives thereof, amine compounds, dicyandiamide, hydrazine compound, and phenol resin. These can be used alone or in combination of two or more.
  • Elastic materials include acrylic resin, acrylonitrile butadiene copolymer, phenoxy resin. Fats, polyamide rosin, and the like can be used, and these can be used alone or in admixture of two or more.
  • the adhesive strength of the adhesive layer 52 to the test metal foil is preferably 0.1 to 15 NZ20 mm. Further, it is preferably 0.3 to 15 NZ20 mm.
  • the adhesive force can be appropriately selected within the above range depending on the size of the conductive portion. That is, when the size of the conductive portion is large, the adhesive strength is relatively small, and when the size of the conductive portion is small, it is preferable to set the adhesive strength large.
  • the adhesive sheet having the adhesive force has an appropriate adhesive force, and the conductive portion fixed to the adhesive layer is unlikely to shift in the substrate forming process to the semiconductor element mounting process. In the sheet separation process, the separation of the adhesive sheet from the semiconductor device is good, and damage to the semiconductor device can be reduced.
  • the measurement of adhesive force is based on the method as described in an Example in detail.
  • the adhesive sheet 50 can be provided with an antistatic function as necessary.
  • an antistatic agent and a conductive filler are mixed into the base material layer 51 and the adhesive layer 52.
  • an antistatic agent to the interface between the base material layer 51 and the adhesive layer 52 or the back surface of the base material layer 51.
  • the antistatic agent is not particularly limited as long as it has an antistatic function.
  • surfactants such as acrylic amphoteric, acrylic cation, maleic anhydride, styrene, and the like can be used.
  • specific examples of the material for the antistatic layer include Bondip PA, Bondip PX, Bondip P (manufactured by Koshi Co., Ltd.), and the like.
  • conventional fillers can be used such as metals such as Ni, Fe, Cr, Co, Al, Sb, Mo, Cu, Ag, Pt, Au, alloys or oxides thereof, carbon Examples include carbon such as black. These can be used alone or in combination of two or more.
  • the conductive filler may be either powdery or fibrous.
  • various conventionally known additives such as anti-aging agents, pigments, plasticizers, fillers, and tackifiers can be added to the adhesive sheet.
  • Bisphenol A type epoxy resin (“Ebicoat 1002” manufactured by Japan Epoxy Resin Co., Ltd.) 100 parts by weight, acrylonitrile butadiene copolymer (“Zippol 1072 J” manufactured by Nippon Zeon Co., Ltd.) 35 parts by weight, phenol resin (Arakawa Chemical Co., Ltd.) 4 parts by weight (“P-180”, manufactured by Shikoku Finn Co., Ltd.) 2 parts by weight were dissolved in 350 parts by weight of methyl ethyl ketone to obtain an adhesive solution. This is applied to 100m thick single-side roughened copper alloy foil 51 (Japan Energy "BHY-13B-7025”) and then dried at 150 ° C for 3 minutes, resulting in a 15m thick adhesive.
  • An adhesive sheet 50 on which the layer 52 was formed was obtained.
  • the elastic modulus at 100 ° C before curing of the adhesive layer 52 is 2.5 X 10 _3 Pa, and the elastic modulus at 200 ° C after curing is 4.3 MPa.
  • Adhesive strength to was 12NZ20mm.
  • the elastic modulus at 200 ° C. of the copper foil used as the base material layer 51 was 130 GPa.
  • dry film resist 61 (“Audir AR330” manufactured by Tokyo Ohka Kogyo Co., Ltd.) was laminated on both sides of a copper foil (“Olin7025”) 60 having a thickness of 40 ⁇ m. Then, the dry film resist was patterned in a pattern opposite to the conductive part and the die pad by a photolithography method. Next, using the patterned dry film resist as a mask, nickel plating and Au plating were sequentially performed on both sides of the copper foil to form a partial adhesive layer 62, and then the dry film resist was removed. Subsequently, a copper foil 60 in which a laminate of a nickel plating layer and an Au plating layer was partially arranged was attached to the adhesive sheet 50 while applying pressure through the adhesive layer 52.
  • the copper foil 60 was etched using the Au plating layer as a resist to form the conductive portion 10 and the die pad 20.
  • the side surfaces of the copper foil 60 were also etched, so that overhang portions 62 having Au and nickel forces were provided above and below the copper foil.
  • the outer shape of the adhesive sheet was covered with a press carriage.
  • a conductive portion and a die pad were formed on the adhesive sheet 50 in a pattern as shown in the example of FIG. 8 (W is 65 mm).
  • the conductive portion 10 and the die 20 were formed with the pattern shown in FIG.
  • a test aluminum vapor-deposited silicon chip (6 mm ⁇ 6 mm) 30 was fixed in the recess 22 of the die pad 20 in the adhesive sheet 50. Specifically, after applying a die attach agent on a die pad with a dispenser, a silicon chip 30 is mounted on the die pad and pressed sufficiently so that no bubbles remain in the die attach agent, and then 150 ° C. And heated for 1 hour. Next, using a gold wire 30 with a diameter of 25 m, bonding between the electrode 30a of the silicon chip 30 and the bank portion 21 of the die pad 20 and between the electrode 30a of the silicon chip 30 and the conductive portion 10 was performed.
  • Wire bonding was performed on 10 units of the above 1 unit (4 pieces x 4 pieces), that is, 160 aluminum vapor-deposited chips. The success rate of wire bonding was 100%. Subsequently, sealing resin 40 (“HC-100” manufactured by Nitto Denko) was molded by transfer molding. After the resin molding, the adhesive sheet was peeled off at room temperature. Further, post-curing was performed in a dryer at 175 ° C. for 5 hours. Thereafter, the semiconductor device P was obtained by cutting into 1 block unit with a dicer.
  • sealing resin 40 (“HC-100” manufactured by Nitto Denko) was molded by transfer molding. After the resin molding, the adhesive sheet was peeled off at room temperature. Further, post-curing was performed in a dryer at 175 ° C. for 5 hours. Thereafter, the semiconductor device P was obtained by cutting into 1 block unit with a dicer.
  • wire bonding conditions transfer mold conditions, elastic modulus measurement method, adhesion force measurement method, and wire bond success rate are as follows.
  • An adhesive sheet 50 with a width of 20mm and a length of 50mm was laminated to 35 / zm copper foil (Japan Energy "C7025”) under the conditions of 120 ° CX 0.5MPa X O. 5mZmin, and then heated at 150 ° C. After leaving in a wind oven for 1 hour, 35m copper foil was pulled in the direction of 180mm direction at a pulling speed of 300mmZmin under the temperature condition of 23 ° C and humidity 65% RH, and the center value was taken as the adhesive strength.
  • the pull strength of the wire bond was measured using a bonding tester “PTR-30” manufactured by Lesforce Co., Ltd., with a measurement mode: pull test and a measurement speed: 0.5 mmZsec. The case where the pull strength was 0.04N or higher was regarded as success, and the case where the pull strength was smaller than 0.04N was regarded as failure.
  • the wire bond success rate is a value obtained by calculating the success rate of these measurement results.
  • Example 1 a semiconductor device was manufactured in the same manner as in Example 1 except that 18-m copper-nickel alloy foil ("C7025" manufactured by Japan Energy) was used as the metal foil. Wirebond's success rate was 100%. As a result of internal observation of the semiconductor device, the bonding strength between the conductive part and the sealing resin free from wire deformation and chip misalignment is very high. Confirmed that the body device was obtained.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

　半導体装置Ｐはダイパッド２０と、ダイパッド２０に搭載された半導体素子３０と、封止樹脂４０とを有している。銅又は銅合金からなる金属箔１と、この金属箔１の上下両側に設けられた導電部めっき層２とを有する層構成をした複数の導電部１０がダイパッド２０の回りに配置されている。ダイパッド２０は下側のダイパッドめっき層２ｂを有し、そのダイパッドめっき層２ｂから成るダイパッド２０に半導体素子３０が搭載されている。半導体素子３０の上側にある電極３０ａが導電部１０の上側にそれぞれワイヤー３で電気的に接続されている。導電部１０およびダイパッド２０の下側にある導電部めっき層２およびダイパッドめっき層２ｂは、その裏面が封止樹脂４０から外方へ露出している。

Description

明 細 書
半導体装置及び半導体装置製造用基板並びに半導体装置製造用基板 の製造方法
技術分野
[0001] 本発明は、表面実装型の半導体装置の技術分野に属し、詳しくは、リードレス構造 をした表面実装型の半導体装置の技術分野に属する。
背景技術
[0002] 一般に、半導体装置はその構成部材の一つに金属製のリードフレームを用いてい る力 多ピンィ匕を実現するためには、リードフレームにおけるリードのピッチを微細化 することが要求される。ところが、これに伴ってリード自体の幅を小さくすると、リードの 強度が下がり、リードの曲がり等による短絡現象が生じてしまう。したがって、リードの ピッチを確保するためにパッケージを大型化することが余儀なくされて 、た。このよう に、リードフレームを用いた半導体装置はパッケージサイズが大きくかつ厚くなる。そ のため、リードフレームの影響のない、いわゆるリードレス構造をした表面実装型の半 導体装置が提案されている。
特許文献 1：特開平 9 - 252014号公報
特許文献 2 :特開 2001— 210743号公報
[0003] 特許文献 1に記載された半導体装置を図 9 (a) (b)に示す。この半導体装置の製造 方法は、まず、基材 101に金属箔を貼り付け、所定部分に金属箔を残すように当該 金属箔のエッチングを行った後、半導体素子 102と同等の大きさを有する金属箔 10 3a (ダイパッド)の上に接着剤 104を用いて半導体素子 102を固着し、さらに、ワイヤ 一 105によって半導体素子 102と金属箔 103bとの電気的接続を行い、金型を用い て封止榭脂 106でトランスファモールドする（図 9 (a) )。最後に、成形された封止榭脂 106を基材 101から分離することによって半導体素子をパッケージとして完成してい る（図 9 (b) )。し力しながら、この製造方法によって得られる半導体装置は、半導体素 子 102に接着剤 104及び金属箔 103a (ダイパッド）が付随的に存在しているため、 小さくて薄い半導体装置を要望する立場力 はまだ問題が残る。 [0004] 特許文献 2に記載された半導体装置を図 10 (a) (b)に示す。この半導体装置は次 の方法により製造される。まず、基材となる金属板に桥目状の凹溝 201aを形成した 金属板 201を得る。次いで、半導体素子 202を接着剤 203にて金属板 201に固着し 、その後に設計上必要な場所にワイヤーボンディングしてワイヤー 204を形成し、封 止榭脂 205でトランスファーモールドする（図 10 (a) )。次いで、金属板 201及び接着 剤 203を研磨し、さらには設計に即した寸法に封止榭脂 205とともに金属板 201を切 断して半導体装置を得る（図 10 (b) )。しかし、この製造方法においても、得られる半 導体装置は、半導体素子 202の下に接着剤層 203や金属板 201が付随的に存在 するため、産業界で要望されている、薄型化の半導体装置の要望に対しては難点が めつに。
[0005] このように、従来の製造方法では、薄型化した半導体装置を得るのは困難であった 。そのため、薄型化した半導体装置を得るには、半導体素子 (チップ)そのものをより 薄く研磨する必要があり、その製造工程において半導体素子の割れや欠けが発生し やすぐコストアップにつながつていた。
[0006] ところで、このような片面封止型の半導体装置は、ダイパッド上に半導体素子を搭 載した後、そのダイパッド上にグランドボンディングを実施することがある。この場合、 半導体素子の下面と同一平面上にボンディング部がある。半導体素子と基板と封止 榭脂それぞれの熱膨張の違いから、半導体素子の下面外周部から封止榭脂と基板 の界面に沿って剥離が生じた場合、その剥離が最終的に同一平面内にあるグランド ボンディング部のワイヤーも同時に剥離させてしまい電気的にオープンになるという 問題点があった。
発明の開示
[0007] 本発明は、このような問題点に鑑みてなされたものであり、その目的とするところは、 低コストで薄型化が可能なリードレス構造であり、信頼性の高い表面実装型の半導体 装置を提供し、併せてその製造に用いる半導体装置製造用基板及びその製造方法 を提供することにある。
[0008] 本発明は、ダイパッドと、ダイパッド上に搭載されるとともに、電極を有する半導体素 子と、ダイパッドの周囲に配置された複数の導電部と、半導体素子の電極と導電部と を接続するワイヤーと、少なくとも半導体素子、導電部、およびワイヤーを封止する封 止榭脂とを備え、導電部は金属箔と、金属箔の上下両側に設けられた導電部めつき 層とを有し、ダイパッドは導電部の下側の導電部めつき層と同一平面に設けられたダ ィパッドめつき層を有し、導電部の下側の導電部めつき層とダイパッドのダイパッドめ つき層は、その裏面が封止榭脂の外方へ露出していることを特徴とする半導体装置 である。
[0009] 本発明は、ダイパッドは内部に凹部を形成する土手部を有し、この土手部は導電部 の金属箔および上下両側の導電部めつき層と各々同一平面に設けられた金属箔ぉ よび上下両側のめっき層を有するとともに、土手部の下側のめっき層はダイパッドめ つき層に一体に形成され、半導体素子は土手部の凹部内に配置され、半導体素子 の電極と土手部とが追加ワイヤーにより接続されていることを特徴とする半導体装置 である。
[0010] 本発明は、半導体素子の電極は、ワイヤーにより導電部の上側の導電部めつき層と 接続され、かつ追加ワイヤーにより土手部の上側のめっき層と接続されて ヽることを 特徴とする半導体装置である。
[0011] 本発明は、導電部の上下両側の導電部めつき層は、各々貴金属めつき層を含む多 層構成を有していることを特徴とする半導体装置である。
[0012] 本発明は、導電部および土手部の中央の金属箔は、上下両側の導電部めつき層 に対してくびれていることを特徴とする半導体装置である。
[0013] 本発明は、導電部の下側の導電部めつき層と、土手部の下側のめっき層と、ダイパ ッドめっき層は、 V、ずれも封止榭脂から外方へ突出して 、ることを特徴とする半導体 装置である。
[0014] 本発明は、土手部に封止榭脂通過用の通路を設けたことを特徴とする半導体装置 である。
[0015] 本発明は、半導体装置を製造するための半導体装置製造用基板において、基材 層と、基材層上の接着剤層とを有する接着シートと、接着シートの接着剤層上に設け られたダイパッド、およびダイパッド周囲に配置された複数の導電部とを備え、導電 部は金属箔と、金属箔の上下両側に設けられた導電部めつき層とを有し、ダイパッド は導電部の下側の導電部めつき層と同一平面に設けられたダイパッドめつき層を有 することを特徴とする半導体装置製造用基板である。
[0016] 本発明は、ダイパッドは内部に凹部を形成する土手部を有し、この土手部は導電部 の金属箔および上下両側の導電部めつき層と各々同一平面に設けられた金属箔ぉ よび上下両側のめっき層を有し、土手部の凹部は半導体素子用の凹部であることを 特徴とする半導体装置製造用基板である。
[0017] 本発明は、導電部の上下両側の導電部めつき層は、各々貴金属めつき層を含む多 層構成を有していることを特徴とする半導体装置製造用基板である。
[0018] 本発明は、導電部および土手部の中央の金属箔は、上下両側の導電部めつき層 に対してくびれていることを特徴とする半導体装置製造用基板である。
[0019] 本発明は、土手部に封止榭脂通過用の通路を設けたことを特徴とする半導体装置 製造用基板である。
[0020] 本発明は、接着シートの基材層は金属製となっていることを特徴とする半導体装置 製造用基板である。
[0021] 本発明は、半導体装置製造用基板の製造方法において、金属箔を準備する工程 と、金属箔の導電部に対応する部分と、金属箔のダイパッドに対応する部分に各々 部分めつき層を設ける工程と、部分めつき層が設けられた金属箔の下側を、基材層と 接着剤層とを有する接着シートの接着剤層側に貼り付ける工程と、部分めつき層をレ ジストとして金属箔をエッチングすることにより、金属箔と、金属箔の上下両側に設け られた導電部めつき層とを有する導電部を形成するとともに、導電部の下側の導電部 めっき層と同一平面に設けられたダイパッドめつき層を有するダイパッドを形成するェ 程と、接着シートを加工して接着シートの外形を定める工程と、を備えたことを特徴と する半導体装置用基板の製造方法である。
[0022] 本発明の半導体装置は、リードフレームを用いないリードレス構造であって、し力も 半導体素子の下にはダイパッドめつき層のみが存在するという薄型化を図ったものと なる。またグランドボンディング部がその平面よりも高い位置にあるので、半導体素子 の下面力 剥離が生じたとしてもグランドボンディング部への影響がなくなり、電気的 にオープンになることを防止でき、信頼性を高めると 、う効果を奏する。 図面の簡単な説明
[0023] [図 1]図 1は、本発明に係る半導体装置の一例を縦断面で示す概略構成図である。
[図 2]図 2は、図 1の半導体装置をそのワイヤーを省略して透視状態で平面的に示し た説明図である。
[図 3]図 3 (a)—（d)は、図 1に示した半導体装置の製造方法を示す工程図である。
[図 4]図 4 (a) - (c)は、ダイパッドの土手部に通路を設ける場合を例示した説明図で ある。
[図 5]図 5 (a) - (e)は、基板作成の手順を示す工程図である。
[図 6]図 6は、図 5 (b)の一部拡大図である。
[図 7]図 7は、本発明に係る半導体装置の別の例を縦断面で示す概略構成図である
[図 8]図 8は、本発明の半導体装置の製造方法における基板作成工程で接着シート に導電部形成した状態の上面図である。
[図 9]図 9 (a) (b)は、リードレス構造をした従来の半導体装置の一例を示す説明図で ある。
[図 10]図 10 (a) (b)は、リードレス構造をした従来の半導体装置の別の例を示す説明 図である。
発明を実施するための最良の形態
[0024] 以下、本発明の実施の形態について図面を参照しながら詳細に説明する。
[0025] 図 1は本発明に係る半導体装置の一例を縦断面で示す概略構成図である。また、 図 2は図 1の半導体装置をそのワイヤーを省略して透視状態で平面的に示した説明 図であり、この図 2の A— A断面が図 1に対応している。
[0026] 図 1に示すように、半導体装置 Pは、ダイパッド 20と、ダイパッド 20上に搭載されると ともに電極 30aを有する半導体素子 30と、ダイパッド 20の周囲に配置された複数の 導電部 10と、半導体素子 30の電極 30aと導電部 10とを接続するワイヤー 3と、少なく とも半導体素子 30、導電部 10およびワイヤー 3を封止する封止榭脂 40とを備えてい る。
[0027] このうち導電部 10は、銅又は銅合金からなる金属箔 1と、この金属箔 1の上下両側 に設けられた導電部めつき層 2, 2とを有している。またダイパッド 20は導電部 10の下 側の導電部めつき層 2と同一平面に設けられたダイパッドめつき層 2bを有し、このダ ィパッドめつき層 2b上に半導体素子 30が搭載される。
[0028] すなわち、ダイパッド 20は、内部に半導体素子 30が収納される凹部 22が形成され た土手部 21を有し、土手部 21は導電部 10の金属箔 1と同一平面に設けられた金属 箔 laと、金属箔 laの上下両側に導電部 10の導電部めつき層 2, 2と同一平面に設け られためつき層 2a, 2aとを有している。
[0029] 導電部 10の金属箔 1は、上述のように銅又は銅合金力もなり、土手部 21の金属箔 laは、導電部 10の金属箔 1と同一材料力もなつている。
[0030] さらに、土手部 21の上下両側のめっき層 2a, 2aは、導電部 10の上下両側の導電 めっき層 2, 2と同一材料からなっている。
[0031] このように、ダイパッド 20の土手部 21の層構成 2a, la, 2aは、導電部 10の層構成
2, 1, 2と略同一となっている。
[0032] また、ダイパッド 20の土手部 21の下側のめっき層 2aは、ダイパッドめつき層 2bと一 体に形成されている。
[0033] 半導体素子 30はダイパッド 20の土手部 21により囲まれた凹部 22内に収納され、 半導体素子 30の電極 30aと導電部 10の上側の導電部めつき層 2とがワイヤー 3に電 気的に接続され、半導体素子 30の電極 30aとダイパッド 20の土手部 21の上側のめ つき層 2aとがワイヤー（追加ワイヤー) 4により電気的に接続されてグランドボンディン グされている。
[0034] また、封止榭脂 40により、半導体素子 30、導電部 10、ワイヤー 3, 4が封止されて いる。ダイパッド 20のダイパッドめつき層 2bと、土手部 21の下側のめっき層 2aと、導 電部 10の下側の導電部めつき層 2は、封止榭脂 40からその裏面が外方へ露出する とともに、好ましくはダイパッド 20のダイパッドめつき層 2bと、土手部 21の下側のめつ き層 2aと、導電部 10の下側の導電部めつき層 2はその厚さ分だけ封止榭脂 40から 突出している。
[0035] なお、導電部 10の上下両側の導電部めつき層 2, 2、土手部 21の上下両側のめつ き層 2a, 2aおよびダイパッドめつき層 2bは、いずれも貴金属めつき層を含む多層構 成を有している。
[0036] このリードレス構造の半導体装置 Pは、半導体素子 30の下にダイパッドめつき層 2b のみが存在するだけなので、薄型化が可能で信頼性の高 、半導体装置を提供する ことができる。そして、図示のように、導電部 10及びダイパッド 20の土手部 21は、中 央の金属箔 1, laが導電部めつき層 2とめつき層 2aに対してくびれているとともに、導 電部めっき層 2およびめつき層 2aが張り出した状態になって!/、る。この張り出した部 分 2, 2aが封止榭脂 40の中でアンカー効果を発揮するので、導電部 10及びダイパ ッド 20と封止榭脂 40との接合強度が高いものとなっている。また、導電部 10の導電 部めつき層 2、ダイパッド 20の土手部 21のめつき層 2a、およびダイパッドめつき層 2b が裏面側力 突き出た状態、すなわちスタンドオフが確保された状態になっているの で、半導体装置 pの実装時に、実装基板上の凹凸や異物により導電部 (端子)が浮く のを防ぐことができ、実装の信頼性を向上できる。さらに、半田クリームが押し潰され て短絡するのを防ぐ効果もある。
[0037] 図 3 (a)—（d)は図 1に示した半導体装置の製造方法を示す工程図であり、同図に より以下に製造の手順を説明する。
[0038] まず、図 3 (a)に示すように、基材層 51と基材層 51上に設けられた接着剤層 52とを 有する接着シート 50を準備し、その接着シート 50における接着剤層 52上に複数の 導電部 10と、凹部 22が形成された土手部 21を有するダイパッド 20を形成して基板 B を作製する。図示のように、導電部 10及びダイパッド 20の土手部 21は上下にそれぞ れ張り出した部分 2, 2aを有しているが、このような導電部 10とダイパッド 20を形成す る基板作成工程にっ ヽては後述する。
[0039] 次に、図 3 (b)に示すように、半導体素子 30をダイパッド 20の凹部 22の中にセット し、ダイパッド 20のダイパッドめつき層 2b上に半導体素子 30を銀ペースト、ダイァタツ チフィルム等の市販のダイアタッチ材にて固定した後、土手部 21の上面と半導体素 子 30の電極 30aとをワイヤー 4でグランドボンディングし、導電部 10の上面と半導体 素子 30の電極 30aとをワイヤー 3により電気的に接続する。このようにダイパッドめつ き層 2b上に半導体素子 30を固着するため、従来の半導体装置と比較して厚み 100 〜200ミクロンの薄型化が可能である。 [0040] 次いで、図 3 (c)に示すように、半導体素子 30、ワイヤー 3, 4、導電部 10及びダイ ノ^ド 20を封止榭脂 40で封止して接着シート 50上に半導体装置を形成する。封止 榭脂 40による封止は、通常のトランスファーモールド法により金型を用いて行う。この モールド時にダイパッド 20の凹部 22における封止榭脂 40の回りをよくするため、土 手部 21に図 2に示すような通路 21aを設けておくとよい。具体的には、図 4 (a)のよう にトランスファー榭脂の流れ方向 Xに対して直角方向の土手部 21に通路 21aを設け たり、図 4 (b)のように直角方向の土手部 21そのものを除去したり、図 4 (c)のように流 れ方向 Xと直角方向の両方の土手部 21に複数の通路 21 aを設けることにより、封止 榭脂 40の廻りを良くすることができる。これらの図 4 (a)〜（c)において右側と下側の 図はそれぞれの方向から見た側面図を示している。なお、モールド後には、必要に 応じて封止榭脂 40の後硬化加熱を行うようにする。後硬化加熱は、後述する接着シ ート 50の分離前であっても後であっても構わない。続いて、図 3 (d)に示すように、封 止榭脂 40から接着シート 50を分離して図 1に示した半導体装置 Pを得る。
[0041] 上記の基板作成工程、すなわち接着シート 50における接着剤層 52上に複数の導 電部 10とダイパッド 20を形成する手順を図 5 (a) - (e)に示す。この工程を説明する と次のようである。
[0042] 導電部及びダイパッドの素材として銅又は銅合金力もなる金属箔 60を準備する。こ の金属箔 60としては強度の観点力 厚さが 0. 01-0. 1mmのものを使用する。そし てまず、金属箔の両面にドライフィルムレジストを貼り、図 5 (a)に示すように、フォトリソ グラフィ一法により導電部及びダイパッドの形状とは逆のパターンで金属箔 60の両面 のドライフィルムレジスト 61をそれぞれパター-ングする。
[0043] 次いで、図 5 (b)に示すように、ドライフィルムレジスト 61をマスクとして、部分めつき 層 62を導電部 10に対応する金属箔 60の上下両側に設け、また部分めつき層 62を ダイパッドの形状に対応する金属箔 60の上下両側に設け、図 5 (c)に示すように、ド ライフイルムレジスト 61を除去する。この部分めつき層 62は、図 6に拡大して示すよう に、銅の拡散ノ リア層 63としてのニッケルめっきと、この拡散ノ リア層 63上に設けら れた貴金属めつき層 64とを有する多層構成力もなつている。ここで、貴金属めつき層 64に用いる貴金属としては少なくとも Au、 Ag、 Pt、 Pdのいずれかとする。なお、貴 金属めつき層 64は 1層でもよいし 2層以上で構成してもよい。
[0044] 部分めつき層 62の具体的な例としては、拡散ノリア層 63としてのめっき厚 5ミクロン の-ッケルめっきの上に、貴金属めつき層 64としてめつき厚 0. 1ミクロンのパラジウム めっき、めっき厚 0. 05ミクロンの金めつき層を重ねて形成する態様が挙げられる。も ちろんこれに限定されるものではなぐ製造する半導体装置の要求に応じて種々の 組合せと厚さで形成することが可能である力 部分めつき層 62の総厚としては、 0. 1 〜50 μ m程度が適している。
[0045] 続いて、図 5 (d)に示すように、導電部 10及びダイパッド 20に対応して部分めつき 層 62が表裏に部分的に形成された金属箔 60を接着シート 50の接着剤層 52側に加 圧しながら、部分めつき層 62が接着剤層 52に埋まった状態で貼り付ける。そして、こ の貼り付けた状態で、図 5 (e)に示すように、部分めつき層 62をレジストとして金属箔 60をエッチングし、金属箔 1と、この金属箔 1の上下両側に設けられた導電部めつき 層 2, 2とからなる導電部 10を形成し、金属箔 laと、この金属箔 laの上下両側に設け られためつき層 2a, 2aとからなる土手部 21と、ダイパッドめつき層 2bとを有するダイパ ッド 20を形成する。この場合、金属箔 60の側面もエッチングすることにより、図示の如 く金属箔 60の上下に部分めつき層 62からなる張出部分を設けた形状とする。このよ うに、金属箔 60のエッチング工程を終えた後、プレス加工等の切断手段により接着シ ート 50の外形加工を行 、、半導体装置製造用基板 Bを得る。
[0046] 図 7は本発明に係る半導体装置の別の例を縦断面で示した概略構成図である。こ の図 7に示す半導体装置 Pは、図 1の半導体装置 Pと比べると、ダイパッド 20の土手 部 21を省いた構造になっており、グランドボンディング 4もしくは電源ボンディング 3は ダイパッド 20から独立した導電部 10に接続されている。このような構造であっても、 図 1の半導体装置 Pと同様に薄型化が可能で信頼性の高い半導体装置を提供でき る。
[0047] なお、本発明の半導体装置の製造方法は、半導体装置を複数個まとめて製造する のが実用的である。図 8にその例を示す。この図 8は半導体装置製造用基板 Bの平 面図を模式的に示した説明図であり、接着シート 50の上面には 1つのダイパッド 20と その周囲に形成された導電部 10を 1つのブロック 70として表し、そのブロック 70が桥 目状に多数形成されている。図 8において、例えば、接着シート 50の幅 (W)が 65m m幅であり、所定の工程を経て接着シート 50の上に複数個のブロック 70が形成され 、連続的にロールに巻かれた基材が作製される。このようにして得られた幅 65mmの 半導体装置製造用基板 Bを、次の半導体素子搭載工程、樹脂封止工程に必要なブ ロック数になるように適宜切断して使用される。このように複数個の半導体素子を一 括して榭脂封止する場合には、榭脂封止後に接着シートを分離してから、ダイサ一力 ット又はパンチングで所定の寸法に切断して個片化することで半導体装置を得ること になる。
[0048] 本発明の半導体装置の製造方法に用いる接着シート 50は、榭脂封止工程が完了 するまで半導体素子 30や導電部 20を確実に固着し、かつ半導体装置 Pから分離す る際には容易に剥離できるものが好ましい。このような接着シート 50は、前述のように 基材層 51と接着剤層 52を有する。基材層 51の厚みは、特に制限されないが、通常 、 12-200 μ m程度、好ましくは 50〜150 μ mである。また、接着剤層 52の厚みは 、特に制限されないが、通常、 1〜50 /ζ πι程度、好ましくは 5〜20 /ζ πιである。
[0049] また、接着シート 50としては、基材層 51の 200°Cにおける弾性率が 1. OGPa以上 であり、かつ接着剤層 52の 200°Cにおける弾性率が 0. IMPa以上であるものを用 いるのが好ましい。なお、弾性率の測定は詳しくは実施例に記載の方法による。
[0050] ワイヤーボンディング等が施される半導体素子搭載工程においては、温度は略 15 0〜200°C程度の高温条件におかれる。そのため、接着シート 50の基材層 51及び 接着剤層 52にはこれに耐えうる耐熱性が求められる。かかる観点から、基材層 51と しては、 200°Cにおける弾性率が 1. OGPa以上、好ましくは lOGpa以上のものが好 適に用いられる。基材層 51の弾性率は、通常、 1. 0GPa〜1000GPa程度であるの が好ましい。また、接着剤層 52としては、弾性率が 0. IMPa以上、好ましくは 0. 5M Pa以上、さらに好ましくは IMPa以上のものが好適に用いられる。接着剤層 52の弹 性率は、通常、 0. 1〜： LOOMPa程度であるのが好ましい。力かる弾性率の接着剤層 52は、半導体素子搭載工程等において軟化'流動を起こしにくぐより安定した結線 が可能である。
[0051] また、接着剤層 52として弾性率の高いものを用いることにより、図 5 (d)に示す工程 で加圧して貼ることで導電部めつき層 62の部分が接着剤層 52中に埋没し、図 3 (d) に示す最終段階では導電部 10とダイパッド 20の下側にある、導電部めつき層 2、め つき層 2aおよびダイパッドめつき層 2bが、封止榭脂 40の表面力も突き出たスタンドォ フと呼ばれる状態とすることができ、半導体装置実装時の信頼性を向上させる効果が ある。
[0052] 接着シート 50の基材層 51は有機物でも無機物でもよいが、搬送時の取扱い性、モ 一ルド時のソリ等を考慮すると金属箔を用いるのが好ましい。このような金属箔として は、 SUS箔、 Ni箔、 A1箔、銅箔、銅合金箔等が挙げられるが、安価に入手可能なこ と及び種類の豊富さからして銅、銅合金より選択するのが好ましい。また、このような 基材層 51となる金属箔は、接着剤層 52との投錨性を確保するため、片面を粗化処 理を施したものが好ましい。粗ィ匕処理の手法としては、従来公知のサンドブラスト等の 物理的な粗化手法、或いはエッチング、めっき等の化学的な粗ィ匕手法のいずれでも 可能である。
[0053] 接着シート 50の接着剤層 52を形成する接着剤としては、特に限定されないが、ェ ポキシ榭脂、エポキシ硬化剤、弾性体を含有する熱硬化性接着剤を用いるのが好ま しい。熱硬化性接着剤の場合、通常、基材の貼り合わせは、未硬化のいわゆる Bステ ージ状態、すなわち 150°C以下の比較的低温にて貼り合わせを行うことができ、かつ 貼り合わせ後に硬化させることにより弾性率を向上し耐熱性を向上させることができる
[0054] エポキシ榭脂としては、グリシジルァミン型エポキシ榭脂、ビスフェール F型エポキシ 榭脂、ビスフェール A型エポキシ榭脂、フエノールノボラック型エポキシ榭脂、クレゾ 一ルノボラック型エポキシ榭脂、ビフエニル型エポキシ榭脂、ナフタレン型エポキシ榭 脂、脂肪族エポキシ榭脂、脂環族エポキシ榭脂、複素環式エポキシ榭脂、スピロ環 含有エポキシ榭脂、ハロゲンィ匕エポキシ榭脂等が挙げられ、これらを単独もしくは 2 種以上混合して用いることができる。エポキシ硬化剤としては、各種イミダゾール系化 合物及びその誘導体、アミン系化合物、ジシアンジアミド、ヒドラジンィ匕合物、フエノー ル榭脂等が挙げられ、これらを単独もしくは 2種以上混合して用いることができる。ま た、弾性体としては、アクリル榭脂、アクリロニトリルブタジエン共重合体、フエノキシ榭 脂、ポリアミド榭脂等が挙げられ、これらを単独もしくは 2種以上混合して用いることが できる。
[0055] また、接着剤層 52の試験用金属箔に対する接着力は、 0. l〜15NZ20mmであ ることが好ましい。さらには 0. 3〜15NZ20mmであるのが好ましい。ここで、接着力 は導電部の大きさによって前記範囲内で適宜選択することができる。すなわち、導電 部のサイズが大き 、場合は接着力は比較的小さぐ導電部のサイズが小さ!/、場合は 接着力は大きく設定することが好ましい。この接着力を有する接着シートは、適度の 接着力を有し、基板作成工程〜半導体素子搭載工程においては接着剤層に固着し た導電部のズレが起こりにくい。またシート分離工程においては、半導体装置からの 接着シートの分離性が良好であり、半導体装置へのダメージを少なくすることができ る。なお、接着力の測定は詳しくは実施例に記載に方法による。
[0056] 接着シート 50には、必要に応じて静電防止機能を付与することができる。接着シー ト 50に静電防止機能を付与するには、基材層 51、接着剤層 52に帯電防止剤、導電 性フイラ一を混合する方法がある。また、基材層 51と接着剤層 52との界面や、基材 層 51の裏面に帯電防止剤を塗布する方法がある。この静電防止機能を付与すること により、接着シートを半導体装置力 分離する際に発生する静電気を抑制することが できる。
[0057] 帯電防止剤としては、静電防止機能を有するものであれば特に制限はない。具体 例としては、例えば、アクリル系両性、アクリル系カチオン、無水マレイン酸 スチレン 系ァ-オン等の界面活性剤等が使用できる。帯電防止層用の材料としては、具体的 には、ボンディップ PA、ボンディップ PX、ボンディップ P (コ -シ社製）等が挙げられる 。また、導電性フィラーとしては、慣用のものを使用でき、例えば、 Ni、 Fe、 Cr、 Co、 Al、 Sb、 Mo、 Cu、 Ag、 Pt、 Au等の金属、これらの合金又は酸化物、カーボンブラ ックなどのカーボンなどが例示できる。これらは単独で又は 2種以上を組み合わせて 使用できる。導電性フイラ一は、粉体状、繊維状の何れであってもよい。その他、接 着シート中には老化防止剤、顔料、可塑剤、充填剤、粘着付与剤等の従来公知の 各種添加物を添加することができる。
実施例 1 [0058] 〔接着シートの作製〕
ビスフエノール A型エポキシ榭脂（ジャパンエポキシレジン社製「ェビコート 1002」） 100重量部、アクリロニトリルブタジエン共重合体（日本ゼオン社製「-ッポール 1072 J」）35重量部、フエノール榭脂（荒川化学社製「P— 180」）4重量部、イミダゾール（ 四国ファィン社製「じ11∑」）2重量部を、メチルェチルケトン 350重量部に溶解し、接 着剤溶液を得た。これを厚さ 100 mの片面粗化銅合金箔 51 (ジャパンエナジー社 製「BHY— 13B— 7025」）に塗布した後、 150°Cで 3分間乾燥させることにより、厚さ 15 mの接着剤層 52を形成した接着シート 50を得た。この接着シート 50における 接着剤層 52の硬化前の 100°Cでの弾性率は 2. 5 X 10_3Paであり、硬化後の 200 °Cでの弾性率は 4. 3MPaであり、銅箔に対する接着力は 12NZ20mmであった。 なお、基材層 51として用 、た銅箔の 200°Cでの弾性率は 130GPaであった。
[0059] 〔半導体装置製造用基板の作製〕
まず、厚さ 40 μ mの銅箔（「Olin7025」） 60の両面にドライフィルムレジスト 61 (東 京応化製「オーディル AR330」）をラミネートした。そして、そのドライフィルムレジスト をフォトリソグラフィ一法により導電部及びダイパッドとは逆のパターンでパターユング した。次いで、パターユングされたドライフィルムレジストをマスクとして、銅箔の両面 にニッケルめっきと Auめっきを順次施して部分めつき層 62を形成した後、ドライフィ ルムレジストを除去した。続いて、ニッケルめっき層と Auめっき層の積層物が部分的 に配された銅箔 60を接着シート 50に接着剤層 52を介して加圧しながら貼り付けた。 そして、めっき部と接着剤層の隙間がなくなるように十分に加熱加圧した。次いで、こ の貼り付け状態で、 Auめっき層をレジストとして銅箔 60をエッチングし導電部 10及 びダイパッド 20を形成した。このエッチング力卩ェに際して、銅箔 60の側面をもエッチ ングすることにより、銅箔の上下に Auとニッケル力もなる張出部分 62を設けた。最後 に、プレスカ卩ェにより接着シートの外形をカ卩ェした。
[0060] そして、図 8の例（Wは 65mm)で示したようなパターンで接着シート 50上に導電部 とダイパッドを形成した。 1つのブロック 70に図 2で示したパターンで導電部 10とダイ ノ ッド 20を形成した。
[0061] 〔半導体素子の搭載〕 試験用のアルミ蒸着シリコンチップ（6mmX 6mm) 30を、前記接着シート 50にお けるダイパッド 20の凹部 22内に固着した。具体的には、ダイアタッチ剤をデイスペン サ一にてダイパッド上に塗布した後、その上にシリコンチップ 30を搭載し、ダイァタツ チ剤内に気泡が残存しないよう十分に押し付けた後、 150°Cで 1時間加熱加圧した。 次いで、直径 25 mの金ワイヤー 30を用いて、シリコンチップ 30の電極 30aとダイパ ッド 20の土手部 21との問およびシリコンチップ 30の電極 30aと導電部 10との間をボ ンデイングした。
[0062] 前記 1単位（4個 X 4個）の 10単位について、すなわち、アルミ蒸着チップ 160個に 対しワイヤーボンディングを行った。ワイヤーボンディングの成功率は 100%であった 。続いて、トランスファー成形により封止榭脂 40 (日東電工製「HC— 100」）をモール ドした。榭脂モールド後、室温で接着シートを剥離した。さらに、 175°Cで 5時間、乾 燥機中で後硬化を行った。その後、ダイサ一にて 1ブロック単位に切断し半導体装置 Pを得た。
[0063] この半導体装置 Pに対して軟 X線装置 (マイクロフォーカス X線テレビ透視装置：島 津製作所製「SMX— 100」 )で内部観察を行ったところ、ワイヤー変形やチップズレ 等がなぐし力も導電部 10の張出部分 2が封止榭脂の中に埋め込まれた状態になつ ており、導電部 10と封止榭脂との接合強度が非常に高い半導体装置が得られてい たことを確認した。
[0064] なお、ワイヤーボンディング条件、トランスファーモールド条件、弾性率測定方法、 接着力測定方法、ワイヤーボンド成功率については次のとおりである。
[0065] 〔ワイヤーボンディング条件〕
装置:株式会社新川製「UTC— 300BI SUPERJ
超音波周波数： 115KHz
超音波出力時間：15ミリ秒
超音波出力： 120mW
ボンド荷重： 1018N
サーチ荷重： 1037N
[0066] 〔トランスファーモールド条件〕 装置: TOWA成形機
成形温度： 175°C
時間： 90秒
クランプ圧力： 200KN
トランスファースピード： 3mm/禾少
トランスファー圧： 5KN
[0067] 〔弾性率測定方法〕
基材層、接着剤層のいずれも
評価機器：レオメトリックス社製の粘弾性スペクトルメータ「ARES」
昇温速度： 5。CZmin
周波数： 1HZ
測定モード：引張モード
[0068] 〔接着力測定方法〕
幅 20mm、長さ 50mmの接着シート 50を、 120°C X 0. 5MPa X O. 5mZminの条 件で、 35 /z m銅箔（ジャパンエナジー製「C7025」）にラミネートした後、 150°Cの熱 風オーブンにて 1時間放置後、温度 23°C、湿度 65%RHの雰囲気条件で、引張り速 度 300mmZmin、 180° 方向に 35 m銅箔を引張り、その中心値を接着強度とし た。
[0069] 〔ワイヤーボンド成功率〕
ワイヤーボンドのプル強度を、株式会社レス力製のボンディングテスタ「PTR— 30」 を用い、測定モード:プルテスト、測定スピード: 0. 5mmZsecで測定した。プル強度 が 0. 04N以上の場合を成功、 0. 04Nより小さい場合を失敗とした。ワイヤーボンド 成功率は、これらの測定結果力も成功の割合を算出した値である。
実施例 2
[0070] 実施例 1において、金属箔として 18 mの銅—ニッケル合金箔（ジャパンエナジー 製「C7025」）を用いたこと以外は実施例 1と同様にして半導体装置を製造した。ワイ ヤーボンドの成功率は 100%であった。半導体装置の内部観察を行ったところ、ワイ ヤー変形やチップズレ等がなぐ導電部と封止榭脂との接合強度が非常に高い半導 体装置が得られて 、たことを確認した。
以上、本発明の実施の形態について詳細に説明してきた力 本発明による半導体 装置及びその製造方法は、上記実施の形態に何ら限定されるものではなぐ本発明 の趣旨を逸脱しな 、範囲にぉ 、て種々の変更が可能であることは当然のことである。

Claims

請求の範囲
[1] ダイパッドと、
ダイパッド上に搭載されるとともに、電極を有する半導体素子と、
ダイパッドの周囲に配置された複数の導電部と、
半導体素子の電極と導電部とを接続するワイヤーと、
少なくとも半導体素子、導電部、およびワイヤーを封止する封止榭脂とを備え、 導電部は金属箔と、金属箔の上下両側に設けられた導電部めつき層とを有し、 ダイパッドは導電部の下側の導電部めつき層と同一平面に設けられたダイパッドめ つき層を有し、
導電部の下側の導電部めつき層とダイパッドのダイパッドめつき層は、その裏面が 封止榭脂の外方へ露出していることを特徴とする半導体装置。
[2] ダイパッドは内部に凹部を形成する土手部を有し、この土手部は導電部の金属箔 および上下両側の導電部めつき層と各々同一平面に設けられた金属箔および上下 両側のめっき層を有するとともに、土手部の下側のめっき層はダイパッドめつき層に 一体に形成され、
半導体素子は土手部の凹部内に配置され、半導体素子の電極と土手部とが追カロ ワイヤーにより接続されていることを特徴とする請求項 1記載の半導体装置。
[3] 半導体素子の電極は、ワイヤーにより導電部の上側の導電部めつき層と接続され、 かつ追加ワイヤーにより土手部の上側のめっき層と接続されて ヽることを特徴とする 請求項 2記載の半導体装置。
[4] 導電部の上下両側の導電部めつき層は、各々貴金属めつき層を含む多層構成を 有して!/、ることを特徴とする請求項 2記載の半導体装置。
[5] 導電部および土手部の中央の金属箔は、上下両側の導電部めつき層に対してくび れて!、ることを特徴とする請求項 2記載の半導体装置。
[6] 導電部の下側の導電部めつき層と、土手部の下側のめっき層と、ダイパッドめつき 層は、いずれも封止榭脂から外方へ突出していることを特徴とする請求項 2記載の半 導体装置。
[7] 土手部に封止榭脂通過用の通路を設けたことを特徴とする請求項 2記載の半導体 装置。
[8] 半導体装置を製造するための半導体装置製造用基板において、
基材層と、基材層上の接着剤層とを有する接着シートと、
接着シートの接着剤層上に設けられたダイパッド、およびダイパッド周囲に配置さ れた複数の導電部とを備え、
導電部は金属箔と、金属箔の上下両側に設けられた導電部めつき層とを有し、 ダイパッドは導電部の下側の導電部めつき層と同一平面に設けられたダイパッドめ つき層を有することを特徴とする半導体装置製造用基板。
[9] ダイパッドは内部に凹部を形成する土手部を有し、この土手部は導電部の金属箔 および上下両側の導電部めつき層と各々同一平面に設けられた金属箔および上下 両側のめっき層を有し、
土手部の凹部は半導体素子用の凹部であることを特徴とする請求項 8記載の半導 体装置製造用基板。
[10] 導電部の上下両側の導電部めつき層は、各々貴金属めつき層を含む多層構成を 有していることを特徴とする請求項 9記載の半導体装置製造用基板。
[11] 導電部および土手部の中央の金属箔は、上下両側の導電部めつき層に対してくび れていることを特徴とする請求項 9記載の半導体装置製造用基板。
[12] 土手部に封止榭脂通過用の通路を設けたことを特徴とする請求項 9記載の半導体 装置製造用基板。
[13] 接着シートの基材層は金属製となっていることを特徴とする請求項 8記載の半導体 装置製造用基板。
[14] 半導体装置製造用基板の製造方法において、
金属箔を準備する工程と、
金属箔の導電部に対応する部分と、金属箔のダイパッドに対応する部分に各々部 分めつき層を設ける工程と、
部分めつき層が設けられた金属箔の下側を、基材層と接着剤層とを有する接着シ ートの接着剤層側に貼り付ける工程と、
部分めつき層をレジストとして金属箔をエッチングすることにより、金属箔と、金属箔 の上下両側に設けられた導電部めつき層とを有する導電部を形成するとともに、導電 部の下側の導電部めつき層と同一平面に設けられたダイパッドめつき層を有するダイ パッドを形成する工程と、
接着シートを加工して接着シートの外形を定める工程と、を備えたことを特徴とする 半導体装置用基板の製造方法。
PCT/JP2005/012906 2004-07-15 2005-07-13 半導体装置及び半導体装置製造用基板並びに半導体装置製造用基板の製造方法 WO2006009029A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020067026860A KR100881476B1 (ko) 2004-07-15 2005-07-13 반도체장치와 반도체장치 제조용 기판 및 반도체장치제조용 기판의 제조방법
JP2006519632A JP4818109B2 (ja) 2004-07-15 2005-07-13 半導体装置及び半導体装置製造用基板並びに半導体装置製造用基板の製造方法
DE112005001681T DE112005001681T5 (de) 2004-07-15 2005-07-13 Halbleitervorrichtung, Substrat zum Herstellen einer Halbleitervorrichtung und Verfahren zum Herstellen derselben
US11/632,348 US8018044B2 (en) 2004-07-15 2005-07-13 Semiconductor device, substrate for producing semiconductor device and method of producing them
US13/207,096 US8525351B2 (en) 2004-07-15 2011-08-10 Semiconductor device, substrate for producing semiconductor device and method of producing them

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-208322 2004-07-15
JP2004208322 2004-07-15

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US11/632,348 A-371-Of-International US8018044B2 (en) 2004-07-15 2005-07-13 Semiconductor device, substrate for producing semiconductor device and method of producing them
US13/207,096 Division US8525351B2 (en) 2004-07-15 2011-08-10 Semiconductor device, substrate for producing semiconductor device and method of producing them

Publications (1)

Publication Number Publication Date
WO2006009029A1 true WO2006009029A1 (ja) 2006-01-26

Family

ID=35785144

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/012906 WO2006009029A1 (ja) 2004-07-15 2005-07-13 半導体装置及び半導体装置製造用基板並びに半導体装置製造用基板の製造方法

Country Status (7)

Country Link
US (2) US8018044B2 (ja)
JP (1) JP4818109B2 (ja)
KR (1) KR100881476B1 (ja)
CN (1) CN100466237C (ja)
DE (1) DE112005001681T5 (ja)
TW (1) TW200618212A (ja)
WO (1) WO2006009029A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076947A (ja) * 2009-01-13 2009-04-09 Seiko Epson Corp 半導体装置及び配線基板
JP2010278382A (ja) * 2009-06-01 2010-12-09 Seiko Epson Corp リードフレーム、半導体装置及びそれらの製造方法
JP2011134811A (ja) * 2009-12-22 2011-07-07 Nitto Denko Corp 基板レス半導体パッケージ製造用耐熱性粘着シート、及びその粘着シートを用いる基板レス半導体パッケージ製造方法
JP2013254927A (ja) * 2012-06-07 2013-12-19 Kyokutoku Kagi Kofun Yugenkoshi パッケージキャリアボード及びその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112005001661T5 (de) * 2004-07-15 2007-05-31 Dai Nippon Printing Co., Ltd. Halbleitervorrichtung, Substrat zum Herstellen einer Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102006037538B4 (de) * 2006-08-10 2016-03-10 Infineon Technologies Ag Elektronisches Bauteil, elektronischer Bauteilstapel und Verfahren zu deren Herstellung sowie Verwendung einer Kügelchenplatziermaschine zur Durchführung eines Verfahrens zum Herstellen eines elektronischen Bauteils bzw. Bauteilstapels
DE102008063055A1 (de) 2008-12-23 2010-08-05 Uhde Gmbh Verfahren zur Nutzung des aus einem Vergaser stammenden Synthesegases
MY171813A (en) * 2009-11-13 2019-10-31 Semiconductor Components Ind Llc Electronic device including a packaging substrate having a trench
JP2014203861A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
US9978667B2 (en) * 2013-08-07 2018-05-22 Texas Instruments Incorporated Semiconductor package with lead frame and recessed solder terminals
JP6430843B2 (ja) * 2015-01-30 2018-11-28 株式会社ジェイデバイス 半導体装置
CN110957285A (zh) * 2019-12-04 2020-04-03 苏州日月新半导体有限公司 集成电路封装体及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110945A (ja) * 1999-09-07 2001-04-20 Motorola Inc 半導体素子および半導体素子の製造・パッケージング方法
JP2004179622A (ja) * 2002-11-15 2004-06-24 Renesas Technology Corp 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4259684A (en) * 1978-10-13 1981-03-31 The Secretary Of State For Defence In Her Britannic Majesty's Government Of The United Kingdom Of Great Britain And Northern Ireland Packages for microwave integrated circuits
JPH09252014A (ja) 1996-03-15 1997-09-22 Nissan Motor Co Ltd 半導体素子の製造方法
JP4464527B2 (ja) * 1999-12-24 2010-05-19 大日本印刷株式会社 半導体搭載用部材およびその製造方法
JP3420153B2 (ja) 2000-01-24 2003-06-23 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6261864B1 (en) * 2000-01-28 2001-07-17 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6548328B1 (en) * 2000-01-31 2003-04-15 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
JP2004119726A (ja) * 2002-09-26 2004-04-15 Sanyo Electric Co Ltd 回路装置の製造方法
KR100558269B1 (ko) * 2002-11-23 2006-03-10 이규한 금속 칩 스케일 반도체패키지 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110945A (ja) * 1999-09-07 2001-04-20 Motorola Inc 半導体素子および半導体素子の製造・パッケージング方法
JP2004179622A (ja) * 2002-11-15 2004-06-24 Renesas Technology Corp 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076947A (ja) * 2009-01-13 2009-04-09 Seiko Epson Corp 半導体装置及び配線基板
JP2010278382A (ja) * 2009-06-01 2010-12-09 Seiko Epson Corp リードフレーム、半導体装置及びそれらの製造方法
JP2011134811A (ja) * 2009-12-22 2011-07-07 Nitto Denko Corp 基板レス半導体パッケージ製造用耐熱性粘着シート、及びその粘着シートを用いる基板レス半導体パッケージ製造方法
JP2013254927A (ja) * 2012-06-07 2013-12-19 Kyokutoku Kagi Kofun Yugenkoshi パッケージキャリアボード及びその製造方法

Also Published As

Publication number Publication date
TWI354354B (ja) 2011-12-11
US8525351B2 (en) 2013-09-03
KR20070032702A (ko) 2007-03-22
JPWO2006009029A1 (ja) 2008-05-01
US20110291303A1 (en) 2011-12-01
JP4818109B2 (ja) 2011-11-16
TW200618212A (en) 2006-06-01
CN1998076A (zh) 2007-07-11
DE112005001681T5 (de) 2007-06-06
KR100881476B1 (ko) 2009-02-05
CN100466237C (zh) 2009-03-04
US8018044B2 (en) 2011-09-13
US20070241445A1 (en) 2007-10-18

Similar Documents

Publication Publication Date Title
JP4245370B2 (ja) 半導体装置の製造方法
JP4842812B2 (ja) 半導体装置用基板の製造方法
US8525351B2 (en) Semiconductor device, substrate for producing semiconductor device and method of producing them
US6909178B2 (en) Semiconductor device and method of manufacturing the same
JP5003812B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4379693B2 (ja) 半導体装置およびその製造方法
TW201705426A (zh) 樹脂密封型半導體裝置及其製造方法
JP4679000B2 (ja) 板状体
JP4902627B2 (ja) 半導体装置
JP4321758B2 (ja) 半導体装置
JP4663172B2 (ja) 半導体装置の製造方法
KR100884662B1 (ko) 반도체장치와 반도체장치 제조용 기판 및 그들의 제조방법
JP4140963B2 (ja) 半導体装置の製造方法及びその方法に使用する接着テープ並びにその方法によって製造される半導体装置
JP3642545B2 (ja) 樹脂封止型半導体装置
JP4234518B2 (ja) 半導体搭載用基板製造方法、半導体パッケージ製造方法、半導体搭載用基板及び半導体パッケージ
JP3778783B2 (ja) 回路装置およびその製造方法
CN108447632A (zh) 一种表面安装型半导体电阻桥封装结构
JPH0485864A (ja) 半導体素子用リードフレーム

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2006519632

Country of ref document: JP

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020067026860

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 200580023588.1

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1120050016811

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 11632348

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020067026860

Country of ref document: KR

RET De translation (de og part 6b)

Ref document number: 112005001681

Country of ref document: DE

Date of ref document: 20070606

Kind code of ref document: P

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 11632348

Country of ref document: US

REG Reference to national code

Ref country code: DE

Ref legal event code: 8607

点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载