WO2006008356A1 - Circuit integre comprenant un condensateur a electrodes metalliques et procede de fabrication d'un tel condensateur - Google Patents
Circuit integre comprenant un condensateur a electrodes metalliques et procede de fabrication d'un tel condensateur Download PDFInfo
- Publication number
- WO2006008356A1 WO2006008356A1 PCT/FR2005/001400 FR2005001400W WO2006008356A1 WO 2006008356 A1 WO2006008356 A1 WO 2006008356A1 FR 2005001400 W FR2005001400 W FR 2005001400W WO 2006008356 A1 WO2006008356 A1 WO 2006008356A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- capacitor
- electrode
- integrated circuit
- metal
- silicon
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 28
- 239000002184 metal Substances 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- 229910000676 Si alloy Inorganic materials 0.000 claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 229910021332 silicide Inorganic materials 0.000 claims description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 11
- 238000001465 metallisation Methods 0.000 claims description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 229910052759 nickel Inorganic materials 0.000 description 7
- 238000013459 approach Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 210000004027 cell Anatomy 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- -1 for example Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
- H10D1/712—Electrodes having non-planar surfaces, e.g. formed by texturisation being rough surfaces, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
- H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
Definitions
- the present invention relates to integrated circuits, more particularly to metal-electrode capacitors. Capacitors are especially used in memory array memory cells.
- the manufacture of capacitors increasingly comes up against problems related to high densities of integration. Indeed, the increase of the integration density imposes the reduction of the surface of a memory cell, while maintaining an effective capacitance value. Thus, in current technologies, several approaches are possible. The most common is the formation of the capacitor in a trench to increase the surface of the capacitor without increasing the surface of the memory cell. The surface can be further increased by a factor of about 2. using as a lower electrode the hemispherical grain type doped polysilicon (HSG polysilicon).
- HSG polysilicon hemispherical grain type doped polysilicon
- An object of the present invention is to obtain capacitors of size adapted to integrated circuits of smaller and smaller size without reducing the value of their capacity.
- the present invention also aims to use metal electrodes to overcome the problems of doping and depletion capacity related to three-dimensional polysilicon electrodes, while keeping the morphology of a deposit of the hemispherical grain type.
- Capacitors according to the present invention also offer the advantage of having an efficient capacitance without increasing the leakage current of the dielectric.
- the present invention is therefore based on the silicidation (formation of a metal silicide) of a polysilicon electrode HSG, for example.
- the present invention thus proposes an integrated circuit comprising at least one metal electrode capacitor of which at least one of the two electrodes of the capacitor is formed of silicon or a silicon alloy of hemispherical grain type silicide at least on the surface.
- This electrode can thus be either partially silicided, or preferably entirely silicided, that is to say entirely formed of a metal silicide.
- the second metal electrode of the capacitor is also formed of a silicon layer or a silicon alloy of hemispherical grain type partially or wholly silicided.
- the second electrode of the capacitor may comprise a metal layer, for example TiN.
- the capacitor may have a planar or trench structure.
- the present invention also proposes a method for manufacturing a capacitor within an integrated circuit as defined above in which the elaboration of the first electrode comprises the production of a layer of silicon or an alloy of hemispherical grain-type silicon and siliciding of said layer at least on the surface.
- This method makes it possible to obtain a capacitor in which said first electrode can be either partially silicided or preferably entirely silicided.
- the second electrode is produced either analogously to the first electrode, that is to say by depositing polysilicon of the hemispherical grain type then siliciding, or by metal deposition, for example TiN .
- FIG. 1 schematically represents an integrated circuit according to a first embodiment of the present invention
- Figures 2 to 4 schematically illustrate the main steps of a method for obtaining the integrated circuit of Figure 1
- Figure 5 schematically show an integrated circuit according to a second embodiment of the present invention.
- FIG. 1 shows an integrated circuit IC according to the invention comprising a capacitor Cr. comprising two metal silicide electrodes of hemispherical grain type.
- the integrated circuit CI comprises a substrate SB, in which a hollow trench has been made comprising a first hemispherical grain type silicided metal electrode 10 surmounted by a dielectric 2, surmounted by a second metal silicide electrode of hemispherical grain type. 30.
- the reference SB designates a semiconductor substrate, for example made of silicon.
- a trench 4 is produced in the substrate SB in a conventional manner and known per se.
- the first electrode 10 is then produced.
- a layer 1 of silicon, germanium or a silicon alloy, such as, for example, silicon-germanium, of the hemispherical grain type is formed, also in a conventional manner and known per se, for example by deposition.
- Figure 3 The characteristics of such a repository are for example described in "Manufacturing and Performance of Selective HSG Storage Cells for 256 Mb and 1 Gb DRAM Applications, A. Banerjee, RL Wise, DL Plunton, M. Bevan, ML Crenshaw, S.Aoyama. and MM Mansoori, IEEE Transactions on Electron Devices, Vol. 47, No.3, March 2000 ".
- the layer 1 of silicon or of a hemispherical grain type silicon alloy has a thickness of 1000 to 1500 A.
- siliciding that is the formation of a metal silicide, is obtained from cobalt.
- this siliciding can be obtained from other metals such as, for example, tungsten, titanium or nickel.
- a layer of nickel on the layer 1 of silicon or of a hemispherical grain type silicon alloy is deposited, for example by a plasma vapor deposition (PVD deposition).
- PVD deposition plasma vapor deposition
- the thickness of the nickel layer is determined as a function of the phase and the thickness of metal silicide which it is finally desired to obtain, knowing that when nickel is used, 1 N of nickel gives 2.2 A of silicide.
- a first initial annealing is carried out, typically at a temperature below 600 ° C., for example at a temperature of 450 ° C. This annealing temperature depends on the nature of the metal used for siliciding.
- the nickel then reacts with the silicon of layer 1 to form NiSi (FIG. 4). Excess unreacted nickel can then be selectively removed from the silicide. This selective removal operation is carried out for example by wet etching.
- Such wet etching is conventional and known per se, and it uses, for example, a H 2 SO 4 : H 2 O 2 : H 2 O chemistry, or a HCl: H 2 O 2 : H 2 O chemistry. therefore in the presence of a silicided metal electrode with a hemispherical grain type morphology on which the dielectric 2 is deposited.
- the dielectric may be a conventional dielectric with a relative dielectric constant k of, for example, 5.
- k a relative dielectric constant
- the main improvement over the prior art comes from the improvement of the depletion capacities, the strong reduction of the series resistance and the simplification of the process insofar as it is not necessary to dope by implementation the electrodes silicon or silicon alloy, sometimes difficult operation especially on the sides of the trenches.
- the dielectric 2 is surmounted by the second electrode.
- the electrode 30 can be made analogously to the first electrode 10, that is to say by deposition of HSG polysilicon, then siliciding, preferably total, and removal of the metal having not reacted.
- the second electrode can also be made for example by direct deposition of metal (for example TiN) on the dielectric.
- the capacitor comprises a first hemispherical grain silicided metal electrode 10, surmounted by a dielectric 2, surmounted by a second metal electrode 31.
- the capacitors are not limited to trench structures, as described above, but can also be for example planar type.
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
La présente invention concerne un circuit intégré (CI) comprenant au moins un condensateur à électrodes métalliques dont une au moins des électrodes (10 ou 30) est formée de silicium ou d'un alliage de silicium à grains hémisphériques siliciuré au moins en surface. La présente invention concerne également un procédé de fabrication permettant d'obtenir un tel condensateur à électrodes métalliques siliciurées.
Description
CIRCUIT INTEGRE COMPRENANT UN CONDENSATEUR A ELECTRODES METALLIQUES ET PROCEDE DE FABRICATION
D'UN TEL CONDENSATEUR
La présente invention concerne les circuits intégrés, plus particulièrement les condensateurs à -électrodes métalliques. Les condensateurs sont notamment utilisés dans des cellules mémoire de plan mémoire.
La fabrication de condensateurs se heurte de plus en plus aux problèmes liés aux fortes densités d' intégration. En effet, l ' augmentation de la densité d' intégration impose la réduction de la surface d'une cellule mémoire, tout en maintenant une valeur de capacité efficace. Ainsi, dans les technologies actuelles, plusieurs approches sont possibles. La plus courante est la formation du condensateur dans une tranchée permettant d' augmenter la surface du condensateur sans augmenter la surface de la cellule mémoire. La surface peut encore être augmentée d' un facteur 2 environ, . en utilisant comme électrode inférieure du polysilicium dopé de type à grains hémisphériques (polysilicium HSG).
Pour des densités d'intégrations encore plus importantes, il existe plusieurs approches possibles qui permettent d' intégrer des capacités dans des cellules de plus en plus petites.
L' approche classique consiste à augmenter la profondeur de la tranchée. Cependant, cette approche conduit à des facteurs de forme difficilement gérables. Une autre approche consiste a diminuer l' épaisseur du diélectrique, le risque étant l' augmentation du courant de fuite.
De récentes recherches concernent l' utilisation d' un isolant à forte constante diélectrique et des électrodes métalliques permettant de s' affranchir des problèmes de dopage des électrodes en polysilicium tridimensionnelles et de réduire les capacités de déplétion (appauvrissement) liées aux électrodes en polysilicium. Cependant, les électrodes métalliques traditionnelles (par exemple en TiN) sont planes et leur utilisation conduit donc à perdre le facteur 2 apporté par l ' utilisation de polysilicium HSG.
L' invention vise à apporter une solution à ces problèmes. Un but de la présente invention est d' obtenir des condensateurs de taille adaptée à des circuits intégrés de taille de plus en plus réduite sans réduction de la valeur de leur capacité.
La présente invention a également pour but d' utiliser des électrodes métalliques permettant de s' affranchir des problèmes de dopage et de capacités de déplétion liés aux électrodes en polysilicium tridimensionnel, tout en gardant la morphologie d' un dépôt de type à grains hémisphériques.
Les condensateurs selon la présente invention offrent également l' avantage de présenter une capacité efficace sans augmentation du courant de fuite du diélectrique.
La présente invention est donc basée sur la siliciuration (formation d' un siliciure de métal) d' une électrode en polysilicium HSG, par exemple.
La présente , invention propose donc un circuit intégré comprenant au moins un condensateur à électrodes métalliques dont l ' une au moins des deux électrodes du condensateur est formée de silicium ou d'un alliage de silicium de type à grains hémisphériques siliciure au moins en surface.
Cette électrode peut être ainsi soit partiellement siliciurée, soit de préférence entièrement siliciurée, c' est-à-dire entièrement formée d' un siliciure de métal.
Selon un second mode de réalisation de l' invention, la seconde électrode métallique du condensateur est également formée d'une couche de silicium ou d'un alliage de silicium de type à grains hémisphériques partiellement ou entièrement siliciurée.
En variante, la seconde électrode du condensateur peut comporter une couche de métal, par exemple du TiN. Le condensateur peut présenter une structure planaire ou bien en tranchée.
La présente invention propose également un procédé de fabrication d' un condensateur au sein d' un circuit intégré tel que défini ci-dessus dans lequel l' élaboration de la première électrode comprend la réalisation d' une couche de silicium ou d' un alliage de silicium de type à grains hémisphériques et la siliciuration de ladite couche au moins en surface.
Ce procédé permet d' obtenir un condensateur dans lequel ladite première électrode peut être soit partiellement siliciurée, soit de préférence entièrement siliciurée.
Selon une variante de l'invention, la seconde électrode est élaborée soit de façon analogue à la première électrode, c' est-à-dire par dépôt de polysilicium de typé à grain hémisphérique puis siliciuration, soit par dépôt de métal, par exemple TiN. D' autres avantages et caractéristiques de l'invention apparaîtront à l' examen de la description détaillée de modes de réalisation et de mise en œuvre, nullement limitatifs, et des dessins annexés, sur lesquels : la figure 1 représentent schématiquement un circuit intégré selon un premier mode de réalisation de la présente invention ;
les figures 2 à 4 illustrent schématiquement les principales étapes d' un procédé permettant d' obtenir le circuit intégré de la figure 1 ; et , la figure 5 représentent schématiquement un circuit intégré selon un second mode de réalisation de la présente invention.
Sur la figure I , on a représenté un circuit intégré CI selon l' invention comportant -un condensateur Cr? comprenant deux électrodes métalliques siliciurées de type à grains hémisphériques.
Le circuit intégré CI comporte un substrat SB , dans lequel on a réalisé une tranchée creuse comprenant une première électrode métallique siliciurée de type à grains hémisphériques 10 , surmontée d' un diélectrique 2, surmonté d' une seconde électrode métallique siliciurée de type à grains hémisphériques 30.
On va maintenant décrire plus en détails, les principales étapes d' un mode de mise en œuvre du procédé selon l'invention, permettant d' obtenir le condensateur de la figure 1.
Sur la figure 2, la référence SB désigne donc un substrat semi¬ conducteur, par exemple en silicium. On réalise une tranchée 4 dans le substrat SB de façon classique et connue en soi. On procède ensuite à la réalisation de la première électrode 10.
Pour cela, on forme, également de façon classique et connue en soi, par exemple par dépôt, une couche 1 de silicium, de germanium ou d'un alliage de silicium, tel que par exemple du silicium-germanium, de type à grains hémisphériques (figure 3). Les caractéristiques d' un tel dépôt sont par exemple décrits dans « Fabrication and performance of sélective HSG storage cells for 256 Mb and 1 Gb DRAM applications, A. Banerjee, R. L. Wise, D. L. Plunton, M. Bevan, M. L. Crenshaw, S.Aoyama et M. M. Mansoori, IEEE Transactions on électron devices, vol. 47, No.3, mars 2000 ».
A titre indicatif, la couche 1 de silicium ou d' un alliage de silicium de type à grains hémisphériques a une épaisseur de 1000 à 1500 A.
Dans l' exemple décrit ici, la siliciuration, c' est-à-dire la formation d' un siliciure de métal , est obtenue à partir de cobalt.
Cependant, cette siliciuration peut être obtenue à partir d' autres métaux tels que par exemple le tungstène, le titane ou le nickel.
On dépose, par exemple par un dépôt plasma en phase vapeur (dépôt PVD), une couche de nickel sur la couche 1 de silicium ou d' un alliage de silicium de type à grains hémisphériques.
Bien entendu, l ' épaisseur de la couche de nickel est déterminée en fonction de la phase et de l' épaisseur de siliciure de métal que l ' on souhaite finalement obtenir sachant que lorsque du nickel est utilisé, 1 À de nickel donne 2.2 À de siliciure. Puis on procède à un premier recuit initial, typiquement à une température inférieure à 600 0C, par exemple à une température de 450 0C. Cette température de recuit dépend de la nature du métal utilisé pour la siliciuration. Le nickel réagit alors avec le silicium de la couche 1 pour former du NiSi (figure 4) . L' excès de nickel n'ayant pas réagi peut ensuite être retiré sélectivement par rapport au siliciure. Cette opération de retrait sélectif s' effectue par exemple par gravure humide. Une telle gravure humide est classique et connue en soi, et elle utilise par exemple une chimie H2SO4:H2O2 :H2O, ou bien une chimie HCl : H2O2 :H2O. On se retrouve donc en présence d' une électrode 10 métallique siliciurée avec une morphologie de type à grains hémisphériques sur laquelle est déposée le diélectrique 2.
Le diélectrique peut être un diélectrique conventionnel avec une constante diélectrique relative k de, par exemple, 5. Dans ce cas,
la principale amélioration par rapport à l' art antérieur vient de l ' amélioration des capacités de déplétion, de la forte réduction de la résistance série et de la simplification du procédé dans la mesure où il n ' est pas nécessaire de doper par implémentation les électrodes en silicium ou en alliage de silicium, opération parfois difficile particulièrement sur les flancs des tranchées.
Il est également possible d'utiliser des diélectriques à forte constante diélectrique, par exemple de l ' oxyde de Hafnium HfO2 (k= 17), ce qui augmente plus encore la capacité du condensateur. Le diélectrique 2 est surmontée de la seconde électrode.
Comme illustré dans la figure 1, l' électrode 30 peut être réalisée de façon analogue à la première électrode 10, c' est-à-dire par dépôt de polysilicium HSG, puis siliciuration, de préférence totale, et retrait du métal n' ayant pas réagi. La seconde électrode peut également être réalisée par exemple par dépôt direct de métal (par exemple TiN) sur le diélectrique. Dans ce cas (figure 5), le condensateur comprend une première électrode métallique siliciurée de type à grains hémisphériques 10 , surmontée d ' un diélectrique 2, surmonté d' une seconde électrode métallique 31. Dans les circuits intégrés selon la présente invention, les condensateurs ne sont pas limités à des structures en tranchées, telles que décrites ci-dessus, mais peuvent également être par exemple de type planaire.
Claims
1. Circuit intégré (CI) comprenant au moins un condensateur à électrodes métalliques caractérisé par le fait qu' au moins une des deux électrodes (10,30) du condensateur est formée de silicium ou d'un alliage de silicium de type à grains hémisphériques siliciuré au moins en surface.
2. Circuit intégré selon la revendication 1, dans lequel l ' électrode ( 10) est entièrement formée d' un siliciuré de métal .
3. Circuit intégré selon la revendication 1 ou 2, dans lequel la seconde électrode du condensateur est formée de silicium ou d'un alliage de silicium de type à grains hémisphériques siliciuré au moins en surface(30).
4. Circuit intégré selon la revendication 3, dans lequel la seconde électrode du condensateur est entièrement formée d' un siliciuré de métal (30).
5. Circuit intégré selon l' une quelconque des revendications l à 3 , dans lequel la seconde électrode du condensateur comporte une couche de métal (31) .
6. Procédé de fabrication d' un condensateur au sein d' un circuit intégré comprenant l' élaboration d' une première électrode, d'un diélectrique et d' une seconde électrode, caractérisé en ce que l 'élaboration de la première électrode comprend la réalisation d' une couche de silicium ou d'un alliage de silicium de type à grains hémisphériques et la siliciuration de ladite couche au moins en surface.
7. Procédé selon la revendication 6 dans lequel la couche de silicium ou d' un alliage de silicium de type à grains hémisphériques est complètement siliciurée.
8. Procédé selon la revendication 6 ou 7 dans lequel l' élaboration de la seconde électrode est analogue à celle de la première électrode.
9. Procédé selon la revendication 6 ou 7 dans lequel l' élaboration de la seconde électrode comprend un dépôt de métal.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/570,731 US7781296B2 (en) | 2004-06-18 | 2005-06-07 | Integrated circuit comprising a capacitor with metal electrodes and process for fabricating such a capacitor |
| JP2007515985A JP2008503077A (ja) | 2004-06-18 | 2005-06-07 | 電極を有するキャパシタを備えた集積回路およびキャパシタを製造するための方法 |
| EP05775544A EP1774576A1 (fr) | 2004-06-18 | 2005-06-07 | Circuit integre comprenant un condensateur a electrodes metalliques et procede de fabrication d'un tel condensateur |
| US12/861,256 US8975682B2 (en) | 2004-06-18 | 2010-08-23 | Integrated circuit comprising a capacitor with HSG metal electrodes |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0406674A FR2871935A1 (fr) | 2004-06-18 | 2004-06-18 | Circuit integre comprenant un condensateur a elecrodes metalliques et procede de fabrication d'un tel condensateur |
| FR0406674 | 2004-06-18 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| US11/570,731 A-371-Of-International US7781296B2 (en) | 2004-06-18 | 2005-06-07 | Integrated circuit comprising a capacitor with metal electrodes and process for fabricating such a capacitor |
| US12/861,256 Division US8975682B2 (en) | 2004-06-18 | 2010-08-23 | Integrated circuit comprising a capacitor with HSG metal electrodes |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2006008356A1 true WO2006008356A1 (fr) | 2006-01-26 |
Family
ID=34946896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/FR2005/001400 WO2006008356A1 (fr) | 2004-06-18 | 2005-06-07 | Circuit integre comprenant un condensateur a electrodes metalliques et procede de fabrication d'un tel condensateur |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7781296B2 (fr) |
| EP (1) | EP1774576A1 (fr) |
| JP (1) | JP2008503077A (fr) |
| CN (1) | CN1957442A (fr) |
| FR (1) | FR2871935A1 (fr) |
| WO (1) | WO2006008356A1 (fr) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9496326B1 (en) | 2015-10-16 | 2016-11-15 | International Business Machines Corporation | High-density integrated circuit via capacitor |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5998824A (en) * | 1995-09-25 | 1999-12-07 | Lg Semicon Co., Ltd. | Capacitor structure having a lower electrode with a rough surface, a plurality of metal layers and a nitridation treated film |
| US20010001210A1 (en) * | 1999-06-25 | 2001-05-17 | Rhodes Howard E. | Capacitor Structures |
| US20020020866A1 (en) * | 1998-07-10 | 2002-02-21 | Joo-Won Lee | Method for manufacturing a capacitor having a two-layer lower electrode |
| US20030020122A1 (en) * | 2001-07-24 | 2003-01-30 | Joo Jae Hyun | Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a noble metal oxide, and integrated circuit electrodes and capacitors fabricated thereby |
| US20030038325A1 (en) * | 1998-09-04 | 2003-02-27 | Yasuhiro Sugawara | Semiconductor device and method of fabricating the same |
| US20030123216A1 (en) * | 2001-12-27 | 2003-07-03 | Yoon Hyungsuk A. | Deposition of tungsten for the formation of conformal tungsten silicide |
| US6682970B1 (en) * | 1998-02-27 | 2004-01-27 | Micron Technology, Inc. | Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer |
| US20040245560A1 (en) * | 2003-06-03 | 2004-12-09 | Marsela Pontoh | Methods of forming rugged electrically conductive surfaces and layers |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03230561A (ja) * | 1990-02-06 | 1991-10-14 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| DE4321638A1 (de) * | 1992-09-19 | 1994-03-24 | Samsung Electronics Co Ltd | Halbleiterspeicherbauelement mit einem Kondensator und Verfahren zu seiner Herstellung |
| US6348708B1 (en) * | 1995-04-10 | 2002-02-19 | Lg Semicon Co., Ltd. | Semiconductor device utilizing a rugged tungsten film |
| JP2839076B2 (ja) * | 1995-05-11 | 1998-12-16 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| KR100259039B1 (ko) | 1997-02-17 | 2000-06-15 | 윤종용 | 반도체장치의커패시터제조방법 |
| US6255159B1 (en) * | 1997-07-14 | 2001-07-03 | Micron Technology, Inc. | Method to form hemispherical grained polysilicon |
| US6033967A (en) * | 1997-07-21 | 2000-03-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for increasing capacitance in DRAM capacitors and devices formed |
| US6143617A (en) * | 1998-02-23 | 2000-11-07 | Taiwan Semiconductor Manufacturing Company | Composite capacitor electrode for a DRAM cell |
| KR100319888B1 (ko) * | 1998-06-16 | 2002-01-10 | 윤종용 | 선택적 금속층 형성방법, 이를 이용한 커패시터 형성 및 콘택홀 매립방법 |
| DE10109218A1 (de) * | 2001-02-26 | 2002-06-27 | Infineon Technologies Ag | Verfahren zur Herstellung eines Speicherkondensators |
| CN1204616C (zh) | 2001-12-20 | 2005-06-01 | 国际商业机器公司 | 用sige bicmos集成方案制造多晶－多晶电容器的方法 |
| US6664161B2 (en) * | 2002-05-01 | 2003-12-16 | International Business Machines Corporation | Method and structure for salicide trench capacitor plate electrode |
| US6815753B2 (en) * | 2002-08-29 | 2004-11-09 | Micron Technology, Inc. | Semiconductor capacitor structure and method to form same |
| US6858487B2 (en) * | 2003-01-02 | 2005-02-22 | United Microelectronics Corp. | Method of manufacturing a semiconductor device |
-
2004
- 2004-06-18 FR FR0406674A patent/FR2871935A1/fr active Pending
-
2005
- 2005-06-07 WO PCT/FR2005/001400 patent/WO2006008356A1/fr active Application Filing
- 2005-06-07 JP JP2007515985A patent/JP2008503077A/ja active Pending
- 2005-06-07 EP EP05775544A patent/EP1774576A1/fr not_active Withdrawn
- 2005-06-07 US US11/570,731 patent/US7781296B2/en active Active
- 2005-06-07 CN CN200580016703.2A patent/CN1957442A/zh active Pending
-
2010
- 2010-08-23 US US12/861,256 patent/US8975682B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5998824A (en) * | 1995-09-25 | 1999-12-07 | Lg Semicon Co., Ltd. | Capacitor structure having a lower electrode with a rough surface, a plurality of metal layers and a nitridation treated film |
| US6682970B1 (en) * | 1998-02-27 | 2004-01-27 | Micron Technology, Inc. | Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer |
| US20020020866A1 (en) * | 1998-07-10 | 2002-02-21 | Joo-Won Lee | Method for manufacturing a capacitor having a two-layer lower electrode |
| US20030038325A1 (en) * | 1998-09-04 | 2003-02-27 | Yasuhiro Sugawara | Semiconductor device and method of fabricating the same |
| US20010001210A1 (en) * | 1999-06-25 | 2001-05-17 | Rhodes Howard E. | Capacitor Structures |
| US20030020122A1 (en) * | 2001-07-24 | 2003-01-30 | Joo Jae Hyun | Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a noble metal oxide, and integrated circuit electrodes and capacitors fabricated thereby |
| US20030123216A1 (en) * | 2001-12-27 | 2003-07-03 | Yoon Hyungsuk A. | Deposition of tungsten for the formation of conformal tungsten silicide |
| US20040245560A1 (en) * | 2003-06-03 | 2004-12-09 | Marsela Pontoh | Methods of forming rugged electrically conductive surfaces and layers |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1957442A (zh) | 2007-05-02 |
| FR2871935A1 (fr) | 2005-12-23 |
| US20080185681A1 (en) | 2008-08-07 |
| EP1774576A1 (fr) | 2007-04-18 |
| US8975682B2 (en) | 2015-03-10 |
| JP2008503077A (ja) | 2008-01-31 |
| US7781296B2 (en) | 2010-08-24 |
| US20100320567A1 (en) | 2010-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050202672A1 (en) | Method for manufacturing tungsten/polysilicon word line structure in vertical dram and device manufactured thereby | |
| EP3127142B1 (fr) | Procédé de fabrication d'une plaque de semi-conducteur adaptée pour la fabrication d'un substrat soi, et plaque de substrat soi ainsi obtenue | |
| US10833146B2 (en) | Horizontal-trench capacitor | |
| FR3046290B1 (fr) | Methode de realisation d'espaceurs a faible permittivite | |
| EP1346405B1 (fr) | Procede de fabrication d'un ilot de matiere confine entre des electrodes, et applications aux transistors | |
| EP2878002A2 (fr) | Procédé pour la réalisation d'une capacité | |
| US9985237B2 (en) | Method of manufacturing an organic light emitting diode by lift-off | |
| WO2006008356A1 (fr) | Circuit integre comprenant un condensateur a electrodes metalliques et procede de fabrication d'un tel condensateur | |
| FR2853134A1 (fr) | Procede de fabrication d'un transistor a grille metallique, et transistor correspondant | |
| FR3049110A1 (fr) | Procede de fabrication d'un transistor a effet de champ a capacite parasite reduite | |
| US20060017090A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN108735741B (zh) | 存储器元件中的存储点接触结构与其制作方法 | |
| EP0975018A1 (fr) | Procédé de formation d'une capacité sur un circuit intégré | |
| FR3009130A1 (fr) | Procede de fabrication d'un espaceur pour cellule memoire electronique a double grille et cellule memoire electronique associee | |
| JP2006190765A (ja) | 半導体装置及びその製造方法 | |
| FR2848726A1 (fr) | Transistor mis a grille auto-alignee et son procede de fabrication | |
| WO2001035448A2 (fr) | Procede de fabrication d'un condensateur empile pour dram | |
| EP1650796A2 (fr) | Procédé de prise de contact sur une région d'un circuit intégré, en particulier sur les électrodes d'un transistor | |
| FR2947384A1 (fr) | Procede de realisation d'un transistor a source et drain metalliques | |
| CN109003974B (zh) | 电容介质结构、电容器阵列结构及制备方法 | |
| TWI847576B (zh) | 半導體裝置及其製造方法 | |
| JP2002324854A (ja) | 半導体素子のキャパシタ形成方法 | |
| EP4391785A1 (fr) | Réalisation d'un dispositif quantique à jonction josephson enrobante | |
| FR2849531A1 (fr) | Procede de formation d'une region localisee d'un materiau difficilement gravable | |
| EP3035386A1 (fr) | Procédé de réalisation d'un dispositif à effet de champ amélioré |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AK | Designated states |
Kind code of ref document: A1 Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW |
|
| AL | Designated countries for regional patents |
Kind code of ref document: A1 Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 200580016703.2 Country of ref document: CN |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 2005775544 Country of ref document: EP |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 2007515985 Country of ref document: JP |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| WWW | Wipo information: withdrawn in national office |
Country of ref document: DE |
|
| WWP | Wipo information: published in national office |
Ref document number: 2005775544 Country of ref document: EP |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 11570731 Country of ref document: US |