+

WO2005073946A1 - プラズマディスプレイパネルの駆動方法 - Google Patents

プラズマディスプレイパネルの駆動方法 Download PDF

Info

Publication number
WO2005073946A1
WO2005073946A1 PCT/JP2005/001436 JP2005001436W WO2005073946A1 WO 2005073946 A1 WO2005073946 A1 WO 2005073946A1 JP 2005001436 W JP2005001436 W JP 2005001436W WO 2005073946 A1 WO2005073946 A1 WO 2005073946A1
Authority
WO
WIPO (PCT)
Prior art keywords
period
initialization
subfield
cell
discharge
Prior art date
Application number
PCT/JP2005/001436
Other languages
English (en)
French (fr)
Inventor
Takeru Yamashita
Hidehiko Shoji
Jumpei Hashiguchi
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004019617A external-priority patent/JP3988728B2/ja
Priority claimed from JP2004030348A external-priority patent/JP4120594B2/ja
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to US10/546,640 priority Critical patent/US7583240B2/en
Priority to EP05704334A priority patent/EP1596356A4/en
Publication of WO2005073946A1 publication Critical patent/WO2005073946A1/ja

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2018Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927Details of initialising
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0238Improving the black level
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/16Calculation or use of calculated indices related to luminance levels in display data

Definitions

  • the present invention relates to a method for driving a plasma display panel.
  • a typical AC surface-discharge type panel as a plasma display panel (hereinafter abbreviated as a panel) has a large number of discharge cells formed between a front plate and a rear plate which are arranged opposite to each other.
  • the front plate includes a plurality of pairs of display electrodes including a pair of scan electrodes and sustain electrodes formed on a front glass substrate in parallel with each other, and a dielectric layer and a protective layer formed to cover the display electrodes.
  • the back plate is composed of a plurality of parallel data electrodes on a back glass substrate, a dielectric layer covering them, and a plurality of partitions formed thereon in parallel with the data electrodes.
  • the phosphor layer is formed on the side surfaces of the partition wall.
  • the front plate and the back plate are disposed so as to face each other so that the display electrode and the data electrode are three-dimensionally intersecting with each other and are sealed, and a discharge gas is sealed in an internal discharge space.
  • a discharge cell is formed at a portion where the display electrode and the data electrode face each other.
  • an ultraviolet ray is generated by gas discharge in each discharge cell, and the ultraviolet light excites and emits phosphors of each of RGB colors to perform color display.
  • a subfield method that is, a method in which one field period is divided into a plurality of subfields, and gradation display is performed by a combination of subfields to emit light is generally used. Also, among the subfield methods, a novel driving method in which light emission not related to gradation display is reduced as much as possible to improve the contrast ratio is disclosed in Japanese Patent Application Laid-Open No. 2000-224224. .
  • FIG. 8 is a driving waveform diagram of the conventional plasma display panel described in the above publication.
  • One field period is composed of N subfields having an initialization period, a write period, and a sustain period. These are abbreviated as the 13th, 25th, '*', and NSFth, respectively.
  • the initialization operation is performed only on the discharge cells that are lit during the sustain period of the previous subfield. I have.
  • a weak discharge is generated by applying a gradually rising ramp voltage to the scan electrode, and wall charges necessary for the address operation are formed on each electrode. At this time, excessive wall charges are formed in anticipation of optimizing the wall charges later. Then, in the second half of the subsequent initialization period, a weak discharge is caused again by applying a gradually falling ramp voltage to the scan electrodes, weakening the wall charges excessively stored on each electrode, and causing each discharge cell To an appropriate wall charge.
  • an address discharge occurs in a discharge cell to be displayed.
  • a sustain pulse is applied to the scan electrode and the sustain electrode, a sustain discharge is generated in the discharge cell in which the address discharge has occurred, and the phosphor layer of the corresponding discharge cell emits light to display an image. I do.
  • a drive waveform similar to that in the latter half of the first SF initialization period that is, a ramp voltage that gradually decreases is applied to the scan electrodes.
  • the discharge cells that have undergone the sustain discharge in the first SF generate a weak discharge, weaken the wall charges excessively stored on each electrode, and adjust the wall charges to be appropriate for each discharge cell.
  • the discharge cells that have not undergone the sustain discharge retain the wall charges at the end of the first SF initialization period, and do not discharge.
  • the initializing operation of the first SF is an all-cell initializing operation of discharging all the discharge cells, and the initializing operation of the second SF and thereafter is performed to initialize only the discharge cells that have undergone the sustain discharge. This is an initialization operation. Therefore, light emission not related to display is only weak discharge for initializing the first SF, and an image display with high contrast can be performed.
  • simply increasing the number of all-cell initializations increases the black luminance, reduces contrast, and degrades image display quality.
  • a method for driving a plasma display panel according to the present invention has been made in view of the above problems, and provides a method for driving a plasma display panel capable of performing stable high-speed writing and suppressing an increase in black luminance. With the goal. Disclosure of the invention
  • a method for driving a plasma display panel is a method for driving a plasma display panel in which a discharge cell is formed at an intersection of a scan electrode, a sustain electrode, and a data electrode. It consists of a plurality of sub-fields having a period and a maintenance period.In the initialization period of the plurality of sub-fields, all cells perform an initializing discharge to all discharge cells that perform image display. One of the selective initializing operations for selectively performing the initializing discharge on the discharge cells that have undergone the sustain discharge in the subfield is performed, and each of the subfields is operated based on the image signal to be displayed. The initialization operation in the initialization period is determined to be either an all-cell initialization operation or a selective initialization operation.Brief Description of Drawings
  • FIG. 1 is a perspective view showing a main part of a panel used in Embodiment 1 of the present invention.
  • FIG. 2 is an electrode array diagram of the panel.
  • FIG. 3 is a circuit block diagram of a plasma display device using the panel driving method.
  • FIG. 4 is a driving waveform diagram applied to each electrode of the panel.
  • FIG. 5 is a diagram showing a subfield configuration of the panel driving method.
  • FIG. 6 is a circuit block diagram of a plasma display device using the panel driving method according to the second embodiment of the present invention.
  • FIG. 7 is a diagram showing a subfield configuration of the panel driving method.
  • FIG. 8 is a driving waveform diagram of a conventional panel. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 is a perspective view showing a main part of a panel used in Embodiment 1 of the present invention.
  • the panel 1 is configured such that a front substrate 2 and a rear substrate 3 made of glass are arranged to face each other, and a discharge space is formed therebetween.
  • a plurality of scan electrodes 4 and sustain electrodes 5 constituting display electrodes are formed in parallel on the front substrate 2 in parallel with each other.
  • a dielectric layer 6 is formed so as to cover scan electrode 4 and sustain electrode 5, and a protective layer 7 is formed on dielectric layer 6.
  • a plurality of data electrodes 9 covered with an insulator layer 8 are provided on the rear substrate 3, and a partition 10 is provided on the insulator layer 8 between the data electrodes 9 in parallel with the data electrode 9.
  • a partition 10 is provided on the insulator layer 8 between the data electrodes 9 in parallel with the data electrode 9.
  • the phosphor layer 11 is provided on the surface of the insulator layer 8 and the side surface of the partition wall 10.
  • the front substrate 2 and the rear substrate 3 are arranged facing each other in the direction in which the scan electrode 4, the sustain electrode 5, and the data electrode 9 intersect, and a discharge space formed between the front substrate 2 and the And a gas mixture of xenon.
  • FIG. 2 is an electrode array diagram of the panel used in the first embodiment of the present invention.
  • n scan electrodes SCNl to SCNn (scan electrode 4 in Fig. 1) and n sustain electrodes SUSl to SUsn (sustain electrode 5 in Fig. 1) are alternately arranged, and m scan electrodes in the column direction.
  • the data electrodes Dl to Dm (data electrode 9 in Fig. 1) are arranged.
  • FIG. 3 is a circuit block diagram of a plasma display device using the panel driving method according to the first embodiment of the present invention.
  • This plasma display device includes a panel 1, a data electrode drive circuit 12, a scan electrode drive circuit 13, a sustain electrode drive circuit 14, a timing generation circuit 15, an AD (analog / digital) converter 18, and a scan number conversion unit 1. 9. It has a subfield converter 20, an average picture level (APL) detector 30, and a power supply circuit (not shown).
  • APL average picture level
  • the image signal VD is input to the AD converter 18. Further, the horizontal synchronizing signal H and the vertical synchronizing signal V are input to the timing generation circuit 15, the AD converter 18, the number-of-scans converter 19, and the subfield converter 20.
  • the AD converter 18 converts the image signal VD into digital signal image data, and outputs the image data to the scanning number conversion unit 19 and the APL detection unit 30.
  • APL detector 30 detects the average luminance level of the image data.
  • the scan number converter 19 converts the image data into image data corresponding to the number of pixels of the panel 1 and outputs the image data to the subfield converter 20.
  • the subfield conversion unit 20 divides the image data of each pixel into a plurality of bits corresponding to a plurality of subfields, and outputs the image data of each subfield to the data electrode driving circuit 12.
  • the data electrode drive circuit 12 converts the image data for each subfield into signals corresponding to the data electrodes D1 to Dm and drives the data electrodes D1 to Dm.
  • the timing generation circuit 15 generates a timing signal based on the horizontal synchronization signal H and the vertical synchronization signal V, and outputs the timing signal to the scan electrode drive circuit 13 and the sustain electrode drive circuit 14.
  • Scan electrode drive circuit 13 supplies a drive waveform to scan electrodes SCNl to SCNn based on the timing signal
  • sustain electrode drive circuit 14 supplies a drive waveform to sustain electrodes SUSl to SUsn based on the timing signal
  • the evening imaging generation circuit 15 controls the drive waveform based on the APL output from the APL detection unit 30. Specifically, as described later, the initialization operation of each subfield constituting one field is determined as either all-cell initialization or selective initialization based on the APL, and all fields in one field are initialized. Controls the number of cell initialization operations.
  • FIG. 4 is a driving waveform diagram applied to each electrode of the panel according to Embodiment 1 of the present invention, A subfield having an initializing period for performing an all-cell initializing operation (hereinafter, abbreviated as an all-cell initializing subfield) and a subfield having an initializing period for performing a selective initializing operation (hereinafter, referred to as a selective initializing subfield) It is a drive waveform diagram with respect to (abbreviated).
  • FIG. 4 shows the first subfield as an all-cell initializing subfield and the second subfield as a selective initializing subfield for simplicity of explanation.
  • the driving waveform of the all-cell initializing subfield and its operation will be described.
  • the data electrodes Dl to Dm and the sustain electrodes SUSl to SUSn are kept at 0 (V), and the scan electrodes SCNl to SCNn are discharged from the voltage Vp (V) which is lower than the discharge start voltage. Apply a ramp voltage that gradually rises toward the voltage Vr (V) that exceeds the starting voltage.
  • the first weak initializing discharge occurs in all the discharge cells, a negative wall voltage is stored on scan electrodes S CN1 to S CNn, and the sustain wall S US1 to SU n A positive wall voltage is stored on the electrodes Dl to Dm.
  • the wall voltage on the electrode means a voltage generated by wall charges accumulated on the dielectric layer or the phosphor layer covering the electrode.
  • the sustain electrodes SUS1 to SUSn are maintained at the positive voltage Vh (V), and the scan electrodes SCN1 to SCNn are supplied with the ramp voltage that gradually decreases from the voltage Vg (V) to the voltage Va (V).
  • the second weak initializing discharge occurs in all the discharge cells, and the wall pressure on scan electrodes SCN1 to SCNn and the wall voltage on sustain electrodes SUS1 to SUSn are weakened.
  • the wall voltage on the evening electrodes Dl to Dm is also adjusted to a value suitable for the write operation.
  • the initialization operation in the all-cell initialization subfield is an all-cell initialization operation in which all discharge cells are initialized and discharged.
  • the scan electrodes 5 ⁇ 1 ⁇ 1 to 3 ⁇ 1 ⁇ 11 are maintained at 5 (V).
  • a positive address pulse voltage Vw (V) is applied to the data electrode Dk of the discharge cell to be displayed in the first row, and the scan electrode S CN in the first row is applied. Apply the scanning pulse voltage Vb (V) to 1.
  • Vw-Vb externally applied voltage
  • an address discharge occurs between the data electrode Dk and the scan electrode SCN1 and between the sustain electrode SUS1 and the scan electrode SCN1. Occurs, a positive wall voltage is accumulated on the scan electrode SCN 1 of this discharge cell, a negative wall voltage is accumulated on the sustain electrode SUS 1, and a negative wall voltage is also accumulated on the data electrode Dk. . In this way, an address operation is performed to cause an address discharge in the discharge cells to be displayed on the first row and accumulate the wall voltage on each electrode. On the other hand, since the voltage at the intersection of the scan electrode SCN1 and the non-applied positive address pulse voltage Vw (V) does not exceed the discharge start voltage, no address discharge occurs. The above address operation is sequentially performed up to the discharge cells in the nth row, and the address period is completed.
  • the sustain electrodes SUS1 to SUSn are returned to 0 (V), and a positive sustain pulse voltage Vm (V) is applied to the scan electrodes SCN1 to SCNn.
  • Vm the sustain pulse voltage
  • the scan electrode SCNi and the sustain electrode SUSi changes to the sustain pulse voltage Vm (V)
  • the scan electrode SCNi and the sustain electrode SUS The magnitude of the wall voltage on i is added and exceeds the discharge start voltage.
  • a sustain discharge occurs between scan electrode SCNi and sustain electrode SUSi, and a negative wall voltage is accumulated on scan electrode SCNi and a positive wall voltage is accumulated on sustain electrode SUSi.
  • a sustain discharge occurs, a negative wall voltage is accumulated on sustain electrode SUSi, and a positive wall voltage is accumulated on scan electrode SCNi.
  • sustain pulses are applied alternately to scan electrodes SCNl to SCNn and sustain electrodes SUSl to SUSn, so that sustain discharge is continuously performed in the discharge cells that have generated the address discharge in the address period.
  • a so-called narrow pulse is applied between the scanning electrodes SCN1 to SCNn and the sustaining electrodes SUS1 to SUSn, leaving a positive wall charge on the data electrode Dk.
  • the wall voltages on the scan electrodes SCNl to SCNn and the sustain electrodes SUS1 to SUSn are eliminated.
  • the sustain electrodes SUS1 to SUSn are maintained at Vh (V)
  • the data electrodes Dl to Dm are maintained at 0 (V)
  • the scan electrodes SCN1 to SCNn are applied from VQ (V) to Va. Apply a ramp voltage that gradually decreases toward (V).
  • a weak initializing discharge was generated, the wall voltage on scan electrode SCN i and sustain electrode SUS i was weakened, and data electrode Dk was weakened.
  • the wall voltage is also adjusted to a value suitable for a write operation.
  • the initializing operation of the selective initializing subfield is a selective initializing operation in which the initializing discharge is performed in the discharge cells that have undergone the sustain discharge in the previous subfield.
  • the address period and the sustain period are the same as the address period and the sustain period of the all-cell initializing subfield, and therefore description thereof is omitted.
  • one field is composed of 11 subfields, and the luminance weight of each subfield is (1, 2, 3, 7, 11, 14, 23, 37, 39, 57, 61, respectively).
  • the number of subfields ⁇ the luminance weight of each subfield is not limited to the above value.
  • FIG. 5 is a diagram showing a subfield configuration of the panel driving method according to the first embodiment of the present invention, in which the subfield configuration is switched based on the APL of an image signal to be displayed.
  • Fig. 5 A is eight? This is a configuration used when the image signal is between 0% and 1.5% .All cells are initialized only during the first SF initialization period, and selective initialization is performed during the second SF through 11th SF initialization periods. This is a subfield configuration for performing an operation.
  • FIG. 5B shows a configuration used when an image signal of 1.5 to 5% is used, wherein the first SF and the 10 SF are initialized in an all-cell initialization period, and the second SF to the ninth SF are used.
  • the initialization period of the 11th SF is a subfield configuration that is a selective initialization period.
  • FIG. 5C shows a configuration used when the image signal has an APL of 5% to 10%.
  • the setup period of the first OSF has a subfield configuration that is the all-cell setup period, the setup period of the second SF, the third SF, the fifth SF to the ninth SF, and the setup period of the first SF is a selective setup period. I have.
  • FIG.5D shows a configuration used when the APL is at an image signal of 10% to 15% .
  • the first SF, the fourth SF, the eighth SF, and the tenth SF are all cell initialization periods, the second SF,
  • the initialization period of the third SF, the fifth SF to the seventh SF, the ninth SF, and the eleventh SF has a subfield configuration that is a selective initialization period.
  • FIG.5E shows a configuration in which the APL is used when the image signal is 15% to 100%, and the first SF, the fourth SF, the sixth SF, the eighth SF, and the tenth SF are all cell initializing periods,
  • the initialization period of the second SF, the third SF, the fifth SF, the seventh SF, the ninth SF, and the eleventh SF has a subfield configuration that is a selective initialization period.
  • Table 1 shows the relationship between the above-mentioned subfield configuration and APL.
  • the subfield configuration is controlled so that the number of the all-cell initializing operation decreases when the APL decreases.
  • the number of all-cell initialization operations per field is determined depending on the APL, various forms are conceivable in determining the position of the subfield in which the all-cell initialization operation is performed.
  • Table 1 the reason why the all-cell initialization period is set to the 10th SF instead of the 1st SF is to avoid allocating it continuously to the 1st SF in the next field.
  • Embodiment 1 has an initialization period for performing an all-cell initialization operation.
  • the subfields are preferentially placed in the early or late one-field period compared to the central part of the one-field period. That is, as shown in Table 1, when the number of all-cell initialization operations is sequentially reduced from five to one, the reduction is started from the sixth SF in the center, and the eighth SF, the fourth SF, It is reduced in the order of the 10th SF.
  • the position to reduce the all-cell initialization period should be reduced in order from the all-cell initialization period, which has the least effect on the image display quality. This is because the luminance weighting for each subfield and the coding method (the lighting subfield for each gradation) Assignment method).
  • the weighting is in ascending order, and in the case of leading-justification coding, it is experimentally that reducing the initialization of all cells in the subfield located at the center of one field has little effect on image quality. could be confirmed.
  • the initialization of all cells in the first SF has a significant effect on image display quality. The reason for this is that when displaying a dark image, it is necessary to write reliably from the first subfield, and priming is important. This is because Initialization of all cells in the rear subfield is also important for image display quality.However, when surrounding discharge cells are lit in a subfield with a large luminance weight, they are not lit due to excessive priming. This is because it is conceivable that the wall charges of the discharge cells are neutralized and the address operation in the subsequent subfield becomes unstable.
  • the black image display area is considered to be wide, so the number of times of initializing all cells is reduced, and the black display quality is improved. Therefore, even if there is an area with high brightness, if the APL is low, the brightness of the black display area is low and an image with high contrast can be displayed.
  • Table 2 shows an example in which the number of all-cell initializations is controlled within the range of 1 to 4 times, and the subfield for performing all-cell initialization is also changed.
  • Table 3 shows an example in which the number of all-cell initializations is controlled within the range of 1 to 3 times, and the initialization of the subfield near the top is prioritized.
  • FIG. 6 is a circuit block diagram of a plasma display device using the panel driving method according to Embodiment 2 of the present invention.
  • the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted.
  • the subfield conversion unit 20 divides the image data of each pixel into a plurality of bits corresponding to a plurality of subfields, and divides the image data of each subfield into a data electrode driving circuit 12 and a lighting rate detection unit 31.
  • Output to The lighting rate detector 31 detects the lighting rate of a predetermined subfield, and in the second embodiment, the lighting rate of the 10th subfield. To detect.
  • the timing generation circuit 15 generates a timing signal based on the horizontal synchronization signal H and the vertical synchronization signal V, and outputs the timing signal to the scan electrode driving circuit 13 and the sustain electrode driving circuit 14, respectively.
  • the timing generation circuit 15 controls the drive waveform based on the APL output from the APL detection unit 30 and the lighting rate output from the lighting rate detection unit 31.
  • the initialization operation of each subfield constituting one field is determined to be either all-cell initialization or selective initialization based on the lighting rate of the APL and the 10th SF. , Controls the number and position of all cell initialization operations in one field.
  • FIG. 7 is a diagram showing a subfield configuration of the panel driving method according to the second embodiment of the present invention.
  • the subfield configuration is based on the APL of the image signal to be displayed and the lighting rate of the tenth SF. Switching.
  • FIG. 7A shows a configuration used when the image signal has an APL of 0 to 1.5% .All cells are initialized only during the first SF initialization period regardless of the lighting rate of the tenth SF.
  • the initialization period from 2 SF to 11 SF is a subfield configuration for performing a selective initialization operation. Fig.
  • FIG. 7B shows a configuration used when the APL is 1.5 to 5% and the lighting rate of the 10th SF is 0 to 1%, and the initializing period of the 1st SF and 4th SF is all cell initialization.
  • the initialization period of the period, the second SF, the third SF, and the fifth SF to the eleventh SF has a subfield configuration that is a selective initialization period.
  • Figure 7C shows Eight? This configuration is used when the image signal is 1.5 to 5% and the lighting rate of the 10th SF is 1% or more.
  • the initializing period of the 1st SF and 10th SF is the all-cell initializing period,
  • the initialization period from SF to 9th SF and 11th SF has a subfield configuration that is a selective initialization period.
  • Fig. 7D shows a configuration used when the image signal has an APL of 15 to 100%, and the first SF, fourth SF, sixth SF, eighth SF, and tenth SF are initialized regardless of the lighting rate of the tenth SF.
  • the period is an all-cell initializing period, and the initializing period of the 2nd SF, 3rd SF, 5th SF, 7th SF, 9th SF, and 1st SF is a subfield configuration that is a selective initialization period. I have. Eight? Although the configuration used for the image signal of 5 to 15% is not shown, the subfield configuration is different from that described above.
  • Table 4 shows the relationship between the above-mentioned subfield configuration, AP, and lighting rate. [Table 4]
  • the subfield configuration is controlled so that the number of all-cell initializing operations decreases when the APL decreases. Even if the number of all-cell initializations is the same, pay attention to the lighting rate of the 10th SF, and if the lighting rate is low, give priority to the all-cell initialization subfield in the initial period of one field period. If the lighting rate is high, priority is given to the latter half of one field period. However, even if the lighting rate is high, the first SF is the all-cell initialization subfield.
  • the number of all-cell initialization operations per field is determined depending on the APL, and the position of the subfield where the all-cell initialization operation is performed is determined depending on the lighting rate.
  • Table 4 the reason why the all-cell initializing period is arranged at the 10th SF instead of the 1st SF is to avoid arranging it continuously with the 1st SF of the next field.
  • a subfield having an initializing period for performing an all-cell initializing operation is preferentially arranged in the initial or later period of one field period as compared with the central period of one field period. are doing. If the lighting rate of the 10th SF is low, the all-cell initialization subfield Priority is given to the early period of one field period, and if the lighting rate is high, priority is given to the latter period of one field period.
  • the black image display area is considered to be wide, so the number of times of initializing all cells is reduced, and the black display quality is improved.
  • all cells are used to ensure priming for surely writing from the first subfield.
  • the initialization subfield is preferentially placed in the initial period of one field period.
  • the second embodiment has been described with respect to an example in which one field is composed of 1 1 SF and the number of times of initialization of all cells is controlled to 1 to 5 times, the present invention is not limited to this. .
  • the 10th SF is used in Embodiment 2 as the predetermined subfield, If the subfield has a large luminance weight, another subfield, for example, the ninth SF or the 11th SF may be used. Further, a plurality of subfields having large luminance weights may be used.
  • Table 5 shows that the number of all-cell initializations is controlled in the range of 1 to 4 times, and only in the case of 2 all-cell initializations, the total number depends on the sum of the lighting rates of the 9th SF to 11th SF.
  • An example of switching the position of the cell initialization subfield has been described.
  • the APL when the APL is low, the number of subfields having an initialization period for performing the all-cell initialization operation is reduced, and when the APL is high, the number of subfields having an initialization period for performing the all-cell initialization operation is reduced.
  • By increasing the number when displaying images with low lighting rates in subfields with high luminance weight, all cell initialization subfields are preferentially placed in the initial period of one field period, and the lighting rate is high.
  • the method of driving a panel according to the present invention enables stable high-speed writing and enables driving of the panel while suppressing an increase in black luminance, and is useful as an image display device using the panel.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

1フィールドを構成する各サブフィールドの初期化期間は、画像表示を行うすべての放電セルに対して初期化放電を行わせる全セル初期化動作、または直前のサブフィールドにおいて維持放電を行った放電セルに対して選択的に初期化放電を行わせる選択初期化動作のいずれかの動作を行い、表示すべき画像信号のAPLまたは所定のサブフィールドの点灯率に基づいて、サブフィールドの各々の初期化期間における初期化動作を全セル初期化動作または選択初期化動作のいずれかに決定する。

Description

明 細 書
技術分野
本発明は、 プラズマディスプレイパネルの駆動方法に関する。 背景技術
プラズマディスプレイパネル (以下、 パネルと略記する) として代表的な交流 面放電型パネルは、 対向配置された前面板と背面板との間に多数の放電セルが形 成されている。 前面板は、 1対の走査電極と維持電極とからなる表示電極が前面 ガラス基板上に互いに平行に複数対形成され、 それら表示電極を覆うように誘電 体層および保護層が形成されている。 背面板は、 背面ガラス基板上に複数の平行 なデータ電極と、 それらを覆うように誘電体層と、 さらにその上にデータ電極と 平行に複数の隔壁とがそれぞれ形成され、 誘電体層の表面と隔壁の側面とに蛍光 体層が形成されている。 そして、 表示電極とデータ電極とが立体交差するように 前面板と背面板とが対向配置されて密封され、 内部の放電空間には放電ガスが封 入されている。 ここで表示電極とデータ電極とが対向する部分に放電セルが形成 される。 このような構成のパネルにおいて、 各放電セル内でガス放電により紫外 線を発生させ、 この紫外線で R G B各色の蛍光体を励起発光させてカラー表示を 行っている。
パネルを駆動する方法としては、 サブフィールド法、 すなわち、 1フィールド 期間を複数のサブフィールドに分割した上で、 発光させるサブフィールドの組み 合わせによって階調表示を行う方法が一般的である。 また、 サブフィールド法の 中でも、 階調表示に関係しない発光を極力減らしてコントラスト比を向上した新 規な駆動方法が特開 2 0 0 0 - 2 4 2 2 2 4号公報に開示されている。
図 8は上記公報に記載された従来のプラズマディスプレイパネルの駆動波形図 である。 以下、 この駆動波形について説明する。 1フィールド期間は、 初期化期 間、 書込み期間および維持期間を有する N個のサブフィールドで構成されている ものとし、 それぞれ第 1 3 、 第2 5 、 ' * '、 第 N S Fと略記する。 以下に説 明するように、 これら N個のサブフィールドのうち、 第 1 S Fを除くサブフィー ルドでは、 前のサブフィールドの維持期間中に点灯した放電セルでのみ初期化動 作を行うようにしている。
第 1 S Fの初期化期間の前半部では、 走査電極に緩やかに上昇するランプ電圧 を印加することにより微弱放電を起こし、 書込み動作に必要な壁電荷を各電極上 に形成する。 このとき、 後で壁電荷の最適化を図ることを見越して過剰に壁電荷 を形成しておく。 そして、 続く初期化期間の後半部では、 走査電極に緩やかに下 降するランプ電圧を印加することにより再び微弱放電を起こし、 各電極上に過剰 に蓄えられた壁電荷を弱め、 各々の放電セルに対して適切な壁電荷に調整する。 第 1 S Fの書込み期間では、 表示を行うべき放電セルにおいて書込み放電を起 こす。 そして、 第 1 S Fの維持期間では、 走査電極および維持電極に維持パルス を印加し、 書込み放電を起こした放電セルにおいて維持放電を起こし、 対応する 放電セルの蛍光体層を発光させることにより画像表示を行う。
続く第 2 S Fの初期化期間では、 第 1 S Fの初期化期間の後半部と同様の駆動 波形、 すなわち走査電極に緩やかに下降するランプ電圧を印加する。 これは、 書 込み動作に必要な壁電荷形成を維持放電と同時に行うために、 初期化期間の前半 部を独立に設ける必要がないためである。 したがって、 第 1 S Fにおいて維持放 電を行った放電セルは微弱放電を起こし、 各電極上に過剰に蓄えられた壁電荷を 弱め、 各々の放電セルに対して適切な壁電荷に調整する。 また、 維持放電を行わ なかった放電セルは第 1 S Fの初期化期間終了時における壁電荷が保たれており、 放電することはない。
このように、 第 1 S Fの初期化動作はすべての放電セルを放電させる全セル初 期化動作であり、 第 2 S F以降の初期化動作は維持放電を行った放電セルのみ初 期化する選択初期化動作である。 したがって、 表示に関係のない発光は第 1 S F の初期化の微弱放電のみとなりコントラス卜の高い画像表示が可能となる。
近年はパネルの高精細度化に伴い放電セル数が増加し、 1つの放電セルに対す る書込み動作に使える時間が短くなりつつある。 また、 動画擬似輪郭の改善等、 画像表示品質を向上させるためにサブフィールド数を増加させる駆動方法が検討 される等、 今後ますます書込み動作の高速化が要求されてきている。
ところで、 すべての放電セルを初期化させる全セル初期化動作は上述したよう に書込み動作に必要な壁電荷を形成する働きを持つが、 加えて、 放電遅れを小さ くし書込み放電を安定して発生させるためのプライミング (放電のための起爆剤 =励起粒子) を発生させるという働きをもあわせ持つ。 したがって、 安定した高 速書込み動作のためにはプライミングを増やすという方法が有効である。しかし、 単純に全セル初期化の回数を増やすと黒輝度が上がってコントラス卜が低下し、 画像表示品質が低下する。
本発明のプラズマディスプレイパネルの駆動方法は、 上記の課題に鑑みなされ たものであり、 安定した高速書込みが可能であり、 かつ黒輝度の上昇を抑えたプ ラズマディスプレイパネルの駆動方法を提供することを目的とする。 発明の開示
本発明のプラズマディスプレイパネルの駆動方法は、 走査電極および維持電極 とデータ電極との交差部に放電セルを形成してなるプラズマディスプレイパネル の駆動方法であって、 1フィールド期間が初期化期間、 書込み期間および維持期 間を有する複数のサブフィールドから構成され、 複数のサブフィールドの初期化 期間には画像表示を行うすべての放電セルに対して初期化放電を行わせる全セル 初期化動作または直前のサブフィールドにおいて維持放電を行った放電セルに対 して選択的に初期化放電を行わせる選択初期化動作のいずれかの動作を行わせ、 かつ表示すべき画像信号に基づいてサブフィールドの各々の初期化期間における 初期化動作を全セル初期化動作または選択初期化動作のいずれかに決定すること を特徴とする。 図面の簡単な説明
図 1は本発明の実施の形態 1に用いるパネルの要部を示す斜視図である。
図 2は同パネルの電極配列図である。
図 3は同パネルの駆動方法を用いたプラズマディスプレイ装置の回路プロック 図である。 図 4は同パネルの各電極に印加する駆動波形図である。
図 5は同パネルの駆動方法のサブフィールド構成を示す図である。
図 6は本発明の実施の形態 2におけるパネルの駆動方法を用いたプラズマディ スプレイ装置の回路ブロック図である。
図 7は同パネルの駆動方法のサブフィールド構成を示す図である。
図 8は従来のパネルの駆動波形図である。 発明を実施するための最良の形態
以下、 本発明の実施の形態におけるパネルの駆動方法について、 図面を用いて 説明する。
(実施の形態 1 )
図 1は本発明の実施の形態 1に用いるパネルの要部を示す斜視図である。 パネ ル 1は、 ガラス製の前面基板 2と背面基板 3とを対向配置して、 その間に放電空 間を形成するように構成されている。 前面基板 2上には表示電極を構成する走査 電極 4と維持電極 5とが互いに平行に対をなして複数形成されている。 そして、 走査電極 4および維持電極 5を覆うように誘電体層 6が形成され、 誘電体層 6上 には保護層 7が形成されている。 また、 背面基板 3上には絶縁体層 8で覆われた 複数のデータ電極 9が付設され、 データ電極 9の間の絶縁体層 8上にデ一夕電極 9と平行して隔壁 10が設けられている。 また、 絶縁体層 8の表面および隔壁 1 0の側面に蛍光体層 11が設けられている。 そして、 走査電極 4および維持電極 5とデータ電極 9とが交差する方向に前面基板 2と背面基板 3とを対向配置して おり、 その間に形成される放電空間には、 放電ガスとして、 たとえばネオンとキ セノンの混合ガスが封入されている。
図 2は本発明の実施の形態 1に用いるパネルの電極配列図である。 行方向に n 本の走査電極 SCN l〜SCNn (図 1の走査電極 4) および n本の維持電極 S US l〜SUSn (図 1の維持電極 5) が交互に配列され、 列方向に m本のデー 夕電極 D l〜Dm (図 1のデータ電極 9) が配列されている。 そして、 1対の走 査電極 SCN iおよび維持電極 SUS i (i = l〜n) と 1つのデータ電極 D j (j =l〜m) とが交差した部分に放電セルが形成され、 放電セルは放電空間内 に mxn個形成されている。
図 3は本発明の実施の形態 1におけるパネルの駆動方法を用いたプラズマディ スプレイ装置の回路ブロック図である。 このプラズマディスプレイ装置は、 パネ ル 1、データ電極駆動回路 1 2、走査電極駆動回路 13、維持電極駆動回路 14、 タイミング発生回路 1 5、 AD (アナログ ·デジタル) 変換器 18、 走査数変換 部 1 9、 サブフィールド変換部 20、 APL (アベレージ · ピクチャ · レベル) 検出部 30および電源回路 (図示せず) を備えている。
図 3において、 画像信号 VDは AD変換器 18に入力される。 また、 水平同期 信号 Hおよび垂直同期信号 Vはタイミング発生回路 15、 AD変換器 18、 走査 数変換部 19、 サブフィールド変換部 20に入力される。 AD変換器 18は、 画 像信号 VDをデジタル信号の画像データに変換し、 その画像データを走査数変換 部 1 9および A PL検出部 30に出力する。 A PL検出部 30は画像データの平 均輝度レベルを検出する。 走査数変換部 19は、 画像データをパネル 1の画素数 に応じた画像データに変換し、 サブフィールド変換部 20に出力する。 サブフィ ールド変換部 20は、 各画素の画像データを複数のサブフィールドに対応する複 数のビッ卜に分割し、 サブフィールド毎の画像データをデータ電極駆動回路 12 に出力する。 データ電極駆動回路 12は、 サブフィールド毎の画像データを各デ —夕電極 D 1〜Dmに対応する信号に変換し各データ電極 D 1〜Dmを駆動する。 タイミング発生回路 1 5は、 水平同期信号 Hおよび垂直同期信号 Vをもとにし てタイミング信号を発生し、 走査電極駆動回路 1 3および維持電極駆動回路 14 に出力する。 走査電極駆動回路 13は、 タイミング信号に基づいて走査電極 SC N l〜SCNnに駆動波形を供給し、 維持電極駆動回路 14は、 タイミング信号 に基づいて維持電極 SUS l〜SUSnに駆動波形を供給する。 ここで、 夕イミ ング発生回路 1 5は APL検出部 30から出力される APLに基づいて駆動波形 を制御する。 具体的には後述するように、 APLに基づいて 1フィールドを構成 する各々のサブフィールドの初期化動作を全セル初期化または選択初期化のいず れかに決定して、 1フィールド内の全セル初期化動作の回数を制御する。
つぎに、 パネルを駆動するための駆動波形とその動作について説明する。 図 4 は本発明の実施の形態 1におけるパネルの各電極に印加する駆動波形図であり、 全セル初期化動作を行う初期化期間を有するサブフィールド (以下、 全セル初期 化サブフィールドと略記する) と選択初期化動作を行う初期化期間を有するサブ フィールド (以下、 選択初期化サブフィールドと略記する) に対する駆動波形図 である。 図 4は説明の簡単のため第 1サブフィールドを全セル初期化サブフィー ルド、 第 2サブフィールドを選択初期化サブフィールドとして示している。
まず、 全セル初期化サブフィールドの駆動波形とその動作について説明する。 初期化期間では、 データ電極 D l〜Dmおよび維持電極 SUS l〜SUSnを 0 (V) に保持し、 走査電極 SCNl〜SCNnに対して放電開始電圧以下とな る電圧 Vp (V) から、 放電開始電圧を超える電圧 V r (V) に向かって緩やか に上昇するランプ電圧を印加する。 すると、 すべての放電セルにおいて 1回目の 微弱な初期化放電を起こし、 走査電極 S CN 1〜S CNn上に負の壁電圧が蓄え られるとともに、 維持電極 S US 1〜SUS n上およびデ一夕電極 D l〜Dm上 に正の壁電圧が蓄えられる。 ここで、 電極上の壁電圧とは、 電極を覆う誘電体層 あるいは蛍光体層上に蓄積した壁電荷により生じる電圧をあらわす。 その後、 維 持電極 SUS 1〜SUS nを正の電圧 Vh (V) に保ち、 走査電極 SCN1〜S CNnに電圧 Vg (V) から電圧 V a (V) に向かって緩やかに下降するランプ 電圧を印加する。 すると、 すべての放電セルにおいて 2回目の微弱な初期化放電 を起こし、 走査電極 SCN 1〜S CNn上の壁駕圧および維持電極 S US 1〜S US n上の壁電圧が弱められ、 デ一夕電極 D l〜Dm上の壁電圧も書込み動作に 適した値に調整される。 このように、 全セル初期化サブフィールドの初期化動作 は、 すべての放電セルにおいて初期化放電させる全セル初期化動作である。
続く書込み期間では、 走査電極5〇1^1〜3〇1^11をー旦 5 (V) に保持す る。 つぎに、 データ電極 D l〜Dmのうち、 1行目に表示すべき放電セルのデー 夕電極 Dkに正の書込みパルス電圧 Vw (V) を印加するとともに、 1行目の走 査電極 S CN 1に走査パルス電圧 Vb (V) を印加する。 このとき、 データ電極 Dkと走査電極 SCN1との交差部の電圧は、 外部印加電圧 (Vw— Vb) (V) にデ一夕電極 Dk上の壁電圧および走査電極 S CN 1上の壁電圧の大きさが加算 されたものとなり、 放電開始電圧を超える。 そして、 データ電極 Dkと走査電極 SCN1との間および維持電極 S US 1と走査電極 S CN 1との間に書込み放電 が起こり、 この放電セルの走査電極 SCN 1上に正の壁電圧が蓄積され、 維持電 極 SUS 1上に負の壁電圧が蓄積され、 データ電極 Dk上にも負の壁電圧が蓄積 される。 このようにして、 1行目に表示すべき放電セルで書込み放電を起こして 各電極上に壁電圧を蓄積する書込み動作が行われる。 一方、 正の書込みパルス電 圧 Vw (V) を印加しなかったデ一夕電極と走査電極 SCN 1との交差部の電圧 は放電開始電圧を超えないので、 書込み放電は発生しない。 以上の書込み動作を n行目の放電セルに至るまで順次行い、 書込み期間が終了する。
続く維持期間では、 まず、 維持電極 SUS l〜SUSnを 0 (V) に戻し、 走 査電極SCNl〜SCNnに正の維持パルス電圧Vm (V) を印加する。 このと き、 書込み放電を起こした放電セルにおいては、 走査電極 SCN i上と維持電極 SUS i上との間の電圧は、 維持パルス電圧 Vm (V) に、 走査電極 SCN i上 および維持電極 S U S i上の壁電圧の大きさが加算されたものとなり放電開始電 圧を超える。 そして、 走査電極 SCN iと維持電極 SUS iとの間に維持放電が 起こり、 走査電極 SCN i上に負の壁電圧が蓄積され、 維持電極 S US i上に正 の壁電圧が蓄積される。このときデータ電極 D k上にも正の壁電圧が蓄積される。 書込み期間において書込み放電が起きなかった放電セルでは維持放電は発生せず、 初期化期間の終了時における壁電圧状態が保持される。 続いて、 走査電極 SCN 1〜3〇?^11を0 (V) に戻し、 維持電極 SUS l〜SUSnに正の維持パルス 電圧 Vm (V) を印加する。 すると、 維持放電を起こした放電セルでは、 維持電 極 SUS i上と走査電極 SCN i上との間の電圧は放電開始電圧を超えるので、 再び維持電極 SUS iと走査電極 SCN iとの間に維持放電が起こり、 維持電極 SUS i上に負の壁電圧が蓄積され走査電極 S CN i上に正の壁電圧が蓄積され る。 以降同様に、 走査電極 SCNl〜SCNnと維持電極 SUS l〜SUSnと に交互に維持パルスを印加することにより、 書込み期間において書込み放電を起 こした放電セルでは維持放電が継続して行われる。 なお、 維持期間の最後には走 査電極 SCN l〜SCNnと維持電極 SUS 1〜 S U S nとの間にいわゆる細幅 パルスを印加して、 データ電極 Dk上の正の壁電荷を残したまま、 走査電極 SC N l〜SCNnおよび維持電極 SUS 1〜S US n上の壁電圧を消去している。 こうして維持期間における維持動作が終了する。 続レ ^て選択初期化サブフィールドの駆動波形とその動作について説明する。 初期化期間では、 維持電極 SUS l〜SUSnを Vh (V) に保持し、 データ 電極 D l〜Dmを 0 (V) に保持し、 走査電極 S CN 1〜S CNnに VQ (V) から Va (V) に向かって緩やかに下降するランプ電圧を印加する。 すると前の サブフィールドの維持期間で維持放電を行った放電セルでは、 微弱な初期化放電 が発生し、 走査電極 SCN i上および維持電極 SUS i上の壁電圧が弱められ、 データ電極 Dk上の壁電圧も書込み動作に適した値に調整される。 一方、 前のサ ブフィールドで書込み放電および維持放電を行わなかった放電セルについては放 電することはなく、 前のサブフィールドの初期化期間終了時における壁電荷状態 がそのまま保たれる。 このように、 選択初期化サブフィールドの初期化動作は、 前のサブフィールドで維持放電を行った放電セルにおいて初期化放電させる選択 初期化動作である。
書込み期間および維持期間については全セル初期化サブフィールドの書込み期 間および維持期間と同様であるため説明を省略する。
つぎに、 本発明の実施の形態におけるパネルの駆動方法のサブフィールド構成 について説明する。 本実施の形態においては、 1フィールドが 1 1のサブフィー ルドで構成され、 各サブフィールドの輝度重みはそれぞれ (1, 2, 3, 7, 1 1, 14, 23, 37, 39, 57, 61 ) であるものとして説明するが、 サブ フィ一ルド数ゃ各サブフィールドの輝度重みが上記の値に限定されるものではな い。
図 5は、 本発明の実施の形態 1におけるパネルの駆動方法のサブフィールド構 成を示す図であり、 表示すべき画像信号の A P Lに基づいてサブフィールド構成 を切替えている。 図 5 Aは、 八?しが0〜1. 5%の画像信号時に使用する構成 であり、 第 1 SFの初期化期間のみ全セル初期化動作を行い、 第 2 SF〜第 1 1 SFの初期化期間は選択初期化動作を行うサブフィールド構成である。図 5 Bは、 八 しが1. 5〜 5%の画像信号時に使用する構成であり、 第 1 SFおよび第 1 0 SFの初期化期間が全セル初期化期間、 第 2 S F〜第 9 S Fと第 1 1 S Fの初 期化期間は選択初期化期間であるサブフィールド構成となっている。 図 5 Cは、 APLが 5〜10%の画像信号時に使用する構成であり、 第 1 SF、 第 4SF、 第 1 O S Fの初期化期間は全セル初期化期間、 第 2 SF、 第 3 SF、 第 5 SF〜 第 9SF、 第 1 1 SFの初期化期間は選択初期化期間であるサブフィールド構成 となっている。 図 5Dは、 A PLが 10〜 15 %の画像信号時に使用する構成で あり、 第 1 SF、 第 4SF、 第 8 SF、 第 10 S Fの初期化期間は全セル初期化 期間、 第 2 SF、 第 3 SF、 第 5 SF〜第 7 SF、 第 9 SF、 第 1 1 S Fの初期 化期間は選択初期化期間であるサブフィールド構成となっている。 図 5Eは、 A PLが 15〜100%の画像信号時に使用する構成であり、第 1 SF、第4SF、 第 6 SF、 第 8 SF、 第 10 SFの初期化期間は全セル初期化期間、 第 2 SF、 第 3 SF、 第 5 SF、 第 7 SF、 第 9 SF、 第 11 S Fの初期化期間は選択初期 化期間であるサブフィールド構成となっている。 表 1に上述のサブフィールド構 成と APLとの関係を示した。
【表 1】
Figure imgf000011_0001
このように本発明の実施の形態 1におけるパネルの駆動方法は、 AP Lが下が ると全セル初期化動作の回数が少なくなるようにサブフィールド構成を制御して いる。 1フィールド当たりの全セル初期化動作の回数は A PLに依存して決定す るが、 全セル初期化動作を行うサブフィールドの位置を決定するに当たっては 様々な形態が考えられる。 しかし、 書込み動作のための壁電荷の形成およびブラ ィミングの発生という全セル初期化動作の働きを考慮すると、 全セル初期化期間 を有するサブフィールドは分散して配置することが望ましく、 これらのサブフィ 一ルドを連続して配置しないことが特に望ましい。 表 1において全セル初期化期 間を第 1 1 S Fではなく第 10 S Fに配置したのは、 つぎのフィールドの第 1 S Fと連続して配置するのを避けるためである。
加えて実施の形態 1においては、 全セル初期化動作を行う初期化期間を有する サブフィールドを 1フィールド期間の中央部の期間に比べて 1フィールド期間の 初期または後期の期間に優先的に配置している。すなわち、表 1に示したように、 全セル初期化動作の回数を 5回から 1回に順次減らしてゆく場合に、 中央部の第 6 S Fから減らしはじめ、 順次第 8 S F、 第 4 S F、 第 1 0 S Fの順序で減らし ている。 全セル初期化期間を減らす位置は、 画像表示品質上最も影響の少ない全 セル初期化期間から順に減らすべきであるが、 これは各サブフィールドに対する 輝度の重み付けゃコーディング方法 (各階調に対する点灯サブフィールドの割り 付け方) に依存している。 実施の形態 1のように重み付けが昇順であり、 前詰め コ一ディングのときは 1フィールドの中央部に位置するサブフィールドの全セル 初期化を減らしても画像品質上影響が少ないことが実験的に確認できた。 また、 第 1 S Fの全セル初期化が画像表示品質に大きく影響するが、 その理由は、 暗い 画像を表示する場合に先頭のサブフィールドから確実に書込みを行う必要があり、 そのためのプライミングが重要となるためである。 また、 後ろ側のサブフィ一ル ドの全セル初期化も画像表示品質上重要であるが、 これは、 輝度重みの大きいサ ブフィールドで周囲の放電セルが点灯した場合、 過剰なプライミングによって非 点灯放電セルの壁電荷が中和され、 続くサブフィールドでの書込み動作が不安定 になるということが考えられるからである。
このように、 本発明の実施の形態 1においては、 A P Lの高い画像表示時にお いては黒表示領域が無いかわずかの面積であると考えられるので、 全セル初期化 回数を増やしプライミングを増やすことによって放電の安定化を図っている。 逆 に、 A P Lの低い画像表示時においては黒の画像表示領域が広いと考えられるた め全セル初期化回数を減らし、 黒表示品質を向上している。 したがって、 輝度の 高い領域があつても A P Lが低ければ黒表示領域の輝度が低くコントラストの高 い画像表示が可能となる。
なお、 実施の形態 1においては、 1フィールドを 1 1 S Fで構成し、 全セル初 期化回数を 1〜 5回に制御する例について説明したが、 本発明はこれに限定され るものではない。 表 2、 表 3は他の例を示す。 【表 2】
Figure imgf000013_0001
表 2には全セル初期化回数を 1〜4回の範囲で制御し、 全セル初期化を行うサ ブフィールドも変化させた例を示した。 また、 表 3には全セル初期化回数を 1〜 3回の範囲で制御し、先頭に近いサブフィールドの初期化を優先する例を示した。 このように、 A P Lが低いときは全セル初期化動作を行う初期化期間を有するサ ブフィールドの数を減らし、 A P Lが高いときは全セル初期化動作を行う初期化 期間を有するサブフィールドの数を増やすことによって、 安定した高速書込みが 可能となり、 かつ黒輝度の上昇を抑えたパネルの駆動方法を実現することができ る。
(実施の形態 2 )
本発明の実施の形態 2に用いるパネルの要部および電極配列は実施の形態 1と 同様であるため説明を省略する。 図 6は、 本発明の実施の形態 2におけるパネル の駆動方法を用いたプラズマディスプレイ装置の回路ブロック図である。 実施の 形態 1と同様の構成要素については同一の符号を付して説明を省略する。
サブフィールド変換部 2 0は、 各画素の画像データを複数のサブフィールドに 対応する複数のビットに分割し、 サブフィールド毎の画像データをデータ電極駆 動回路 1 2と点灯率検出部 3 1とに出力する。 点灯率検出部 3 1は所定のサブフ ィールドの点灯率、 この実施の形態 2においては第 1 0サブフールドの点灯率を 検出する。
タイミング発生回路 15は、 水平同期信号 Hおよび垂直同期信号 Vをもとにし てタイミング信号を発生し、 各々走査電極駆動回路 13および維持電極駆動回路 14に出力する。 ここで、 タイミング発生回路 15は APL検出部 30から出力 される APLおよび点灯率検出部 31から出力される点灯率に基づいて駆動波形 を制御する。 具体的には後述するように、 APLと第 10 S Fの点灯率に基づい て 1フィールドを構成する各々のサブフィールドの初期化動作を全セル初期化か 選択初期化かのいずれかに決定して、 1フィールド内の全セル初期化動作の回数 とその位置を制御する。
図 7は、 本発明の実施の形態 2におけるパネルの駆動方法のサブフィールド構 成を示す図であり、 表示すべき画像信号の A PLおよび第 10 SFの点灯率に基 づいてサブフィールド構成を切替えている。 図 7 Aは、 APLが 0〜1. 5%の 画像信号時に使用する構成であり、 第 10 SFの点灯率にかかわらず、 第 1 SF の初期化期間のみ全セル初期化動作を行い、 第 2 S F〜第 1 1 S Fの初期化期間 は選択初期化動作を行うサブフィールド構成である。 図 7Bは、 APLが 1. 5 〜5%、 第 10 S Fの点灯率が 0〜 1 %の画像信号時に使用する構成であり、 第 1 SFおよび第 4 SFの初期化期間が全セル初期化期間、 第 2 SF、 第 3 SFと 第 5 S F〜第 1 1 S Fの初期化期間は選択初期化期間であるサブフィールド構成 となっている。 図 7Cは、 八?しが1. 5〜5%、 第 10 S Fの点灯率が 1 %以 上の画像信号時に使用する構成であり、 第 1 SF、 第 10 SFの初期化期間は全 セル初期化期間、 第 2 SF〜第 9SF、 第 1 1 SFの初期化期間は選択初期化期 間であるサブフィールド構成となっている。 図 7Dは、 APLが 15〜100% の画像信号時に使用する構成であり、 第 10 S Fの点灯率にかかわらず、 第 1 S F、 第 4SF、 第 6SF、 第 8 SF、 第 10 S Fの初期化期間は全セル初期化期 間、 第 2 SF、 第 3 SF、 第 5 SF、 第 7 SF、 第 9 SF、 第 1 1 SFの初期化 期間は選択初期化期間であるサブフィールド構成となっている。 八? が5〜1 5 %の画像信号時に使用する構成については図示していないが、 上述とは異なる サブフィールド構成となっている。 表 4に上述のサブフィールド構成と A Pしお よび点灯率との関係を示した。 【表 4】
Figure imgf000015_0001
このように本発明の実施の形態 2におけるパネルの駆動方法は、 A P Lが下が ると全セル初期化動作の回数が少なくなるようにサブフィールド構成を制御して いる。 また全セル初期化回数が同じ場合であっても、 第 1 0 S Fの点灯率に注目 し、 点灯率が低い場合には全セル初期化サブフィールドを 1フィールド期間の初 期の期間に優先的に配置し、 点灯率が高い場合には 1フィールド期間の後期の期 間に優先的に配置している。 ただし、 点灯率が高い場合であっても第 1 S Fは全 セル初期化サブフィールドとした。
このように、 1フィールド当たりの全セル初期化動作の回数は A P Lに依存し て決定し、 全セル初期化動作を行うサブフィールドの位置は点灯率に依存して決 定している。 そして、 書込み動作のための壁電荷の形成およびプライミングの発 生という全セル初期化動作の働きを考慮すると、 全セル初期化期間を有するサブ フィールドは分散して配置することが望ましく、 これらのサブフィールドを連続 して配置しないことが特に望ましい。 表 4において全セル初期化期間を第 1 1 S Fではなく第 1 0 S Fに配置したのは、 つぎのフィールドの第 1 S Fと連続して 配置するのを避けるためである。 また、 第 1 0 S Fの点灯率に注目したのは全セ ル初期化期間がおかれる可能性のあるサブフィールドのうち最も輝度重みの大き いサブフィールドであるからである。 加えて実施の形態 2においては、 全セル初 期化動作を行う初期化期間を有するサブフィールドを 1フィールド期間の中央部 の期間に比べて 1フィールド期間の初期または後期の期間に優先的に配置してい る。 そして、 第 1 0 S Fの点灯率が低い場合には全セル初期化サブフィールドを 1フィールド期間の初期の期間に優先的に配置し、 点灯率が高い場合には 1フィ 一ルド期間の後期の期間に優先的に配置している。 これは、 比較的 A P Lが低く 第 1 0 S Fの点灯率も低い場合には画面全体が暗く、 暗い画像を表示する場合に 先頭のサブフィールドから確実に書込みを行う必要があり、 そのためのプライミ ングが重要となるためである。 また、 第 1 0 S Fの点灯率がある程度高い場合に 後期の期間のサブフィールドの全セル初期化動作を重要視しているが、 これは、 後期に配置された輝度重みの大きいサブフィールドの維持期間に非点灯放電セル の周囲の放電セルが維持放電を行った場合、 維持放電に伴って発生した荷電粒子 が非点灯放電セルの壁電荷を中和し、 続くサブフィールドでの書込み動作のため の壁電荷が不足するのを補うためである。
このように、 本発明の実施の形態 2においては、 A P Lの高い画像表示時にお いては黒表示領域が無いかわずかの面積であると考えられるので、 全セル初期化 回数を増やしプライミングを増やすことによって放電の安定化を図っている。 逆 に、 A P Lの低い画像表示時においては黒の画像表示領域が広いと考えられるた め全セル初期化回数を減らし、 黒表示品質を向上している。 そして、 所定のサブ フィールド (実施の形態 2においては第 1 0 S F ) の点灯率の低い画像表示時に おいては先頭のサブフィールドから確実に書込みを行うためのプライミングを確 保するために全セル初期化サブフィールドを 1フィールド期間の初期の期間に優 先的に配置している。 逆に、 点灯率が高い場合においては過剰なプライミングに よつて非点灯放電セルの壁電荷が中和されても必要な壁電荷を再形成するために 全セル初期化サブフィ一ルドを 1フィールド期間の後期の期間に優先的に配置し ている。 したがって、 輝度の高い領域があっても A P Lが低ければ黒表示領域の 輝度が低くコントラスト比の高い画像表示が可能となるとともに、 所定のサブフ ィールドの点灯率に基づいて全セル初期化サブフィールドを最も効果的な位置に 配置するため安定した高速書込み動作が可能となる。
なお、 実施の形態 2においても、 1フィールドを 1 1 S Fで構成し、 全セル初 期化回数を 1〜 5回に制御する例について説明したが、 本発明はこれに限定され るものではない。
また、 所定のサブフィールドとして実施の形態 2では第 1 0 S Fを用いたが、 輝度重みの大きいサブフィールドであれば他のサブフィールド、 たとえば、 第 9 S F、 あるいは第 1 1 S Fを用いてもよい。 さらに、 輝度重みの大きい複数のサ ブフィールドを用いてもよい。
【表 5】
Figure imgf000017_0001
表 5には全セル初期化回数を 1〜 4回の範囲で制御し、 全セル初期化 2回の場 合についてのみ、 第 9 S F〜第 1 1 S Fの点灯率の和に依存して全セル初期化サ ブフィールドの位置を切替える例を示した。 このように、 A P Lが低いときは全 セル初期化動作を行う初期化期間を有するサブフィールドの数を減らし、 A P L が高いときは全セル初期化動作を行う初期化期間を有するサブフィールドの数を 増やすことによって、 また、 輝度重みの大きいサブフィールドの点灯率が低い画 像表示時においては全セル初期化サブフィールドを 1フィールド期間の初期の期 間に優先的に配置し、 点灯率が高い場合には全セル初期化サブフィールドを 1フ ィールド期間の後期の期間に優先的に配置することによって、 安定した高速書込 みが可能となり、 かつ黒輝度の上昇を抑えたパネルの駆動方法を実現することが できる。
本発明によれば、 安定した高速書込みが可能であり、 かつ黒輝度の上昇を抑え たプラズマディスプレイパネルの駆動方法を提供することができる。 産業上の利用可能性
本発明のパネルの駆動方法は、 安定した高速書込みが可能であり、 かつ黒輝度の 上昇を抑えたパネルの駆動が可能となり、 パネルを用いた画像表示装置等として 有用である。

Claims

請求 の 範 囲
1 . 走査電極および維持電極とデータ電極との交差部に放電セルを形成してな るプラズマディスプレイパネルの駆動方法であつて、
1フィールド期間が初期化期間、 書込み期間および維持期間を有する複数のサブ フィールドから構成され、
前記複数のサブフィールドの初期化期間には、 画像表示を行うすべての放電セル に対して初期化放電を行わせる全セル初期化動作、 または直前のサブフィールド において維持放電を行った放電セルに対して選択的に初期化放電を行わせる選択 初期化動作のいずれかの動作を行わせ、
かつ表示すべき画像信号に基づいて、 前記サブフィールドの各々の初期化期間に おける初期化動作を全セル初期化動作または選択初期化動作のいずれかに決定す ることを特徴とするプラズマディスプレイパネルの駆動方法。
2 . 全セル初期化動作または選択初期化動作の決定は、 前記画像信号の A P L に基づいて行うことを特徴とする請求項 1に記載のプラズマディスプレイパネル の駆動方法。
3 . 前記 A P Lが低いときは全セル初期化動作を行う初期化期間を有するサブ フィールドの数を減らし、 前記 A P Lが高いときは全セル初期化動作を行う初期 化期間を有するサブフィールドの数を増やすことを特徴とする請求項 2に記載の
4 . 全セル初期化動作を行う初期化期間を有するサブフィールドに続くサブフ ィ一ルドは、 選択初期化動作を行う初期化期間を有するサブフィールドであるこ と特徴とする請求項 3に記載のプラズマディスプレイパネルの駆動方法。
5 . 全セル初期化動作を行う初期化期間を有するサブフィ一ルドを 1フィール ド期間の初期または後期の期間に優先的に配置することを特徴とする請求項 4に 記載のプラズマディスプレイパネルの駆動方法。
6 . 全セル初期化動作または選択初期化動作の決定は、 前記画像信号に対する 所定のサブフィ一ルドの点灯率に基づいて行うことを特徴とするプラズマディス プレイパネルの駆動方法。
7 . 全セル初期化動作を行う初期化期間を有するサブフィールドに続くサブフ ィールドは、 選択初期化動作を行う初期化期間を有するサブフィールドであるこ と特徴とする請求項 6に記載のプラズマディスプレイパネルの駆動方法。
8 . 全セル初期化動作を行う初期化期間を有するサブフィールドは 1フィ一ル ド期間の初期または後期の期間に優先的に配置することを特徴とする請求項 7に 記載のプラズマディスプレイパネルの駆動方法。
9 . 前記所定のサブフィールドの点灯率が低いときは全セル初期化動作を行う 初期化期間を有するサブフィールドを 1フィールド期間の初期の期間に優先的に 配置し、 前記所定のサブフィールドの点灯率が高いときは全セル初期化動作を行 う初期化期間を有するサブフィ一ルドを 1フィールド期間の後期の期間に優先的 に配置することを特徴とする請求項 8に記載のプラズマディスプレイパネルの駆 動方法。
1 0 . 前記所定のサブフィールドは、 輝度重みの大きいサブフィールドである ことを特徴とする請求項 9に記載のプラズマディスプレイパネルの駆動方法。
PCT/JP2005/001436 2004-01-28 2005-01-26 プラズマディスプレイパネルの駆動方法 WO2005073946A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/546,640 US7583240B2 (en) 2004-01-28 2005-01-26 Method of driving plasma display panel
EP05704334A EP1596356A4 (en) 2004-01-28 2005-01-26 PLASMAANZEIGETAFELANSTEUERVERFAHREN

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004-019617 2004-01-28
JP2004019617A JP3988728B2 (ja) 2004-01-28 2004-01-28 プラズマディスプレイパネルの駆動方法
JP2004-030348 2004-02-06
JP2004030348A JP4120594B2 (ja) 2004-02-06 2004-02-06 プラズマディスプレイパネルの駆動方法

Publications (1)

Publication Number Publication Date
WO2005073946A1 true WO2005073946A1 (ja) 2005-08-11

Family

ID=34829404

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/001436 WO2005073946A1 (ja) 2004-01-28 2005-01-26 プラズマディスプレイパネルの駆動方法

Country Status (4)

Country Link
US (1) US7583240B2 (ja)
EP (1) EP1596356A4 (ja)
KR (1) KR100714187B1 (ja)
WO (1) WO2005073946A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006112346A1 (ja) * 2005-04-13 2006-10-26 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2006112345A1 (ja) * 2005-04-13 2006-10-26 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4738122B2 (ja) * 2005-09-30 2011-08-03 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置の駆動方法
JP5168896B2 (ja) * 2006-02-14 2013-03-27 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR20070100392A (ko) * 2006-02-24 2007-10-10 마쯔시다덴기산교 가부시키가이샤 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
EP1988531A4 (en) * 2006-02-24 2011-09-21 Panasonic Corp METHOD FOR SUPPLYING A PLASMA DISPLAY AND PLASMA DISPLAY
JP4828994B2 (ja) * 2006-04-13 2011-11-30 パナソニック株式会社 プラズマディスプレイパネルの駆動方法
US8242977B2 (en) * 2006-06-30 2012-08-14 Hitachi, Ltd. Plasma display apparatus with driving and controlling circuit unit
KR100884798B1 (ko) * 2007-04-12 2009-02-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그의 구동 방법
KR100831018B1 (ko) * 2007-05-03 2008-05-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100879289B1 (ko) * 2007-08-08 2009-01-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
JP5081583B2 (ja) * 2007-10-31 2012-11-28 株式会社リコー 画像表示装置及びその制御方法
JP5169960B2 (ja) * 2009-04-08 2013-03-27 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5003714B2 (ja) * 2009-04-13 2012-08-15 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5003713B2 (ja) * 2009-04-13 2012-08-15 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5170319B2 (ja) * 2009-10-13 2013-03-27 パナソニック株式会社 プラズマディスプレイ装置の駆動方法、プラズマディスプレイ装置およびプラズマディスプレイシステム
US20130002733A1 (en) * 2010-03-05 2013-01-03 Takahiko Origuchi Plasma display device driving method, plasma display device, and plasma display system

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS643281A (en) * 1987-06-25 1989-01-09 Jidosha Kiki Co Vane pump
JPH08129357A (ja) * 1994-10-31 1996-05-21 Fujitsu Ltd プラズマディスプレイ装置
JPH08221036A (ja) * 1995-02-13 1996-08-30 Nec Corp プラズマディスプレイパネルの駆動方法および駆動装 置
JPH10319900A (ja) * 1997-05-23 1998-12-04 Fujitsu Ltd プラズマディスプレイ装置の駆動方法
JP2001255847A (ja) * 2000-03-10 2001-09-21 Nec Corp プラズマディスプレイパネルの駆動方法
JP2003076320A (ja) * 2001-06-12 2003-03-14 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル表示装置およびその駆動方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0724409B2 (ja) * 1986-11-25 1995-03-15 日本電気ホームエレクトロニクス株式会社 4相psk復調装置のキ−ド自動レベル制御回路
JP3704813B2 (ja) 1996-06-18 2005-10-12 三菱電機株式会社 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ
JP3703247B2 (ja) * 1997-03-31 2005-10-05 三菱電機株式会社 プラズマディスプレイ装置及びプラズマディスプレイ駆動方法
US6597331B1 (en) * 1998-11-30 2003-07-22 Orion Electric Co. Ltd. Method of driving a plasma display panel
TWI244103B (en) * 2000-10-16 2005-11-21 Matsushita Electric Ind Co Ltd Plasma display panel apparatus and method of driving the plasma display panel apparatus
WO2002058041A1 (en) * 2001-01-18 2002-07-25 Lg Electronics Inc. Plasma display panel and driving method thereof
KR100385216B1 (ko) * 2001-05-16 2003-05-27 삼성에스디아이 주식회사 리셋 안정화를 위한 플라즈마 디스플레이 패널의 구동방법및 그 장치
KR100493912B1 (ko) * 2001-11-24 2005-06-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 방법
JP3695746B2 (ja) * 2001-12-27 2005-09-14 パイオニア株式会社 プラズマディスプレイパネルの駆動方法
EP1335341B1 (en) * 2002-01-16 2008-10-01 Deutsche Thomson-Brandt Gmbh Method and apparatus for processing video pictures
EP1329869A1 (en) * 2002-01-16 2003-07-23 Deutsche Thomson-Brandt Gmbh Method and apparatus for processing video pictures
KR100454027B1 (ko) * 2002-06-14 2004-10-20 삼성에스디아이 주식회사 플라즈마 표시 패널의 잔상 방지 방법과 장치, 그 장치를갖는 플라즈마 표시 패널 장치
KR100480172B1 (ko) * 2002-07-16 2005-04-06 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100490542B1 (ko) * 2002-11-26 2005-05-17 삼성에스디아이 주식회사 어드레스기간과 유지기간의 혼합 방식으로 동작하는패널구동방법 및 그 장치
US7068245B2 (en) * 2003-06-24 2006-06-27 Matsushita Electric Industrial Co., Ltd. Plasma display apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS643281A (en) * 1987-06-25 1989-01-09 Jidosha Kiki Co Vane pump
JPH08129357A (ja) * 1994-10-31 1996-05-21 Fujitsu Ltd プラズマディスプレイ装置
JPH08221036A (ja) * 1995-02-13 1996-08-30 Nec Corp プラズマディスプレイパネルの駆動方法および駆動装 置
JPH10319900A (ja) * 1997-05-23 1998-12-04 Fujitsu Ltd プラズマディスプレイ装置の駆動方法
JP2001255847A (ja) * 2000-03-10 2001-09-21 Nec Corp プラズマディスプレイパネルの駆動方法
JP2003076320A (ja) * 2001-06-12 2003-03-14 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル表示装置およびその駆動方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1596356A4 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006112346A1 (ja) * 2005-04-13 2006-10-26 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2006112345A1 (ja) * 2005-04-13 2006-10-26 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR100833405B1 (ko) * 2005-04-13 2008-05-28 마츠시타 덴끼 산교 가부시키가이샤 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치

Also Published As

Publication number Publication date
US20060152446A1 (en) 2006-07-13
EP1596356A1 (en) 2005-11-16
KR100714187B1 (ko) 2007-05-02
US7583240B2 (en) 2009-09-01
EP1596356A4 (en) 2009-11-11
KR20060024354A (ko) 2006-03-16

Similar Documents

Publication Publication Date Title
CN100463035C (zh) 等离子显示面板的驱动方法和等离子显示装置
JP2004206094A (ja) プラズマディスプレイパネルの駆動方法
WO2005073946A1 (ja) プラズマディスプレイパネルの駆動方法
KR100805502B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
JP2000172226A (ja) プラズマディスプレイパネル装置
KR100859238B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
JP4443998B2 (ja) プラズマディスプレイパネルの駆動方法
KR100793483B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
CN100426352C (zh) 等离子体显示板的驱动方法
KR100784003B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
JP2004206093A (ja) プラズマディスプレイパネルの駆動方法
JP4736530B2 (ja) プラズマディスプレイパネルの駆動方法
JP4120594B2 (ja) プラズマディスプレイパネルの駆動方法
JP5017796B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP4706214B2 (ja) プラズマディスプレイパネルの駆動方法
JP2006317856A (ja) プラズマディスプレイパネルの駆動方法
JP2005321499A (ja) プラズマディスプレイパネルの駆動方法
JP2005321500A (ja) プラズマディスプレイパネルの駆動方法
JP2006195328A (ja) プラズマディスプレイパネルの駆動方法
JP2005338121A (ja) プラズマディスプレイパネルの駆動方法
KR20060091203A (ko) 플라즈마 디스플레이 패널의 구동 장치 및 방법

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

ENP Entry into the national phase

Ref document number: 2006152446

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10546640

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2005704334

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020057018174

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 20058001018

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2005704334

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020057018174

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 10546640

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWG Wipo information: grant in national office

Ref document number: 1020057018174

Country of ref document: KR

点击 这是indexloc提供的php浏览器服务,不要输入任何密码和下载