+

WO2004077565A1 - 薄膜容量素子ならびにそれを含んだ電子回路および電子機器 - Google Patents

薄膜容量素子ならびにそれを含んだ電子回路および電子機器 Download PDF

Info

Publication number
WO2004077565A1
WO2004077565A1 PCT/JP2004/001979 JP2004001979W WO2004077565A1 WO 2004077565 A1 WO2004077565 A1 WO 2004077565A1 JP 2004001979 W JP2004001979 W JP 2004001979W WO 2004077565 A1 WO2004077565 A1 WO 2004077565A1
Authority
WO
WIPO (PCT)
Prior art keywords
layered compound
bismuth
thin film
bismuth layered
element selected
Prior art date
Application number
PCT/JP2004/001979
Other languages
English (en)
French (fr)
Inventor
Yukio Sakashita
Original Assignee
Tdk Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk Corporation filed Critical Tdk Corporation
Priority to EP04713201A priority Critical patent/EP1598871A1/en
Priority to JP2005502859A priority patent/JPWO2004077565A1/ja
Priority to US10/546,498 priority patent/US20060237760A1/en
Publication of WO2004077565A1 publication Critical patent/WO2004077565A1/ja

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01GCOMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G29/00Compounds of bismuth
    • C01G29/006Compounds containing bismuth, with or without oxygen or hydrogen, and containing two or more other elements
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/46Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates
    • C04B35/462Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates
    • C04B35/475Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on bismuth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/682Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01PINDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00Crystal-structural characteristics
    • C01P2002/02Amorphous compounds
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01PINDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00Crystal-structural characteristics
    • C01P2002/04Compounds with a limited amount of crystallinty, e.g. as indicated by a crystallinity index
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01PINDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00Crystal-structural characteristics
    • C01P2002/50Solid solutions
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01PINDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2004/00Particle morphology
    • C01P2004/80Particles consisting of a mixture of two or more inorganic phases
    • C01P2004/82Particles consisting of a mixture of two or more inorganic phases two phases having the same anion, e.g. both oxidic phases
    • C01P2004/84Particles consisting of a mixture of two or more inorganic phases two phases having the same anion, e.g. both oxidic phases one phase coated with the other
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01PINDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00Physical properties of inorganic compounds
    • C01P2006/40Electric properties
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3205Alkaline earth oxides or oxide forming salts thereof, e.g. beryllium oxide
    • C04B2235/3213Strontium oxides or oxide-forming salts thereof
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74Physical characteristics
    • C04B2235/78Grain sizes and shapes, product microstructures, e.g. acicular grains, equiaxed grains, platelet-structures
    • C04B2235/787Oriented grains

Definitions

  • the present invention relates to a thin film capacitor, and an electronic circuit and an electronic device including the same
  • the present invention relates to a thin film capacitor, and more particularly to an electronic circuit and an electronic device including the same, and particularly to a thin film capacitor capable of being thinned and having excellent temperature compensation characteristics, and an electronic device including the same. It concerns circuits and electronic equipment.
  • Conventional technology
  • the temperature dependence of the electronic circuit included in the electronic device is small.
  • the temperature dependence of the electronic circuit is reduced by controlling the capacitance temperature coefficient of the capacitance element included in the electronic circuit. There have been many attempts to do so.
  • Japanese Unexamined Patent Application Publication No. 2002-289642 Japanese Unexamined Patent Application Publication No. 200-77583 and Japanese Unexamined Patent Application Publication No.
  • the capacitance temperature coefficient was controlled as desired by forming a plurality of dielectric layers composed of dielectrics having different capacitance temperature coefficients between the lower electrode and the upper electrode. Thin film capacitive elements have been proposed.
  • the capacitance temperature coefficient of a thin film capacitor is controlled by forming a plurality of dielectric layers made of dielectric materials having different capacitance temperature coefficients, the manufacturing process of the thin film capacitor becomes complicated. In addition to the inevitable increase in the thickness of the thin film capacitor, the thickness of each dielectric layer must be controlled in order to control the temperature coefficient of capacitance of the thin film capacitor as desired. Has to be controlled accurately. Disclosure of the invention
  • the present invention provides a thin-film capacitive element which can be made thinner and has excellent temperature compensation characteristics, and an electronic circuit and an electronic device including the same. It is intended to provide.
  • the dielectric layer was formed by a dielectric material containing a bismuth layered compound having a specific stoichiometric composition.
  • the temperature coefficient of capacitance of the formed thin film capacitor depends on the degree of orientation of the [01] orientation of the bismuth layered compound contained in the dielectric layer, that is, the degree of orientation in the c-axis direction. By controlling the degree of orientation of the bismuth layered compound contained in the dielectric layer in the c-axis direction, the capacitance temperature coefficient of the thin film capacitor can be controlled as desired. Was found.
  • the present invention is based on such findings, the present invention, the object of the present invention, the stoichiometric compositional formula: (B i 2 0 2) 2+ (A m _ 1 B m O 3m + 1) 2_, or, B i 2 4 ⁇ - ⁇ 0 3 ⁇ 3 + 3 composition represented by (symbol 32 is a positive integer, the symbol a is sodium (N a), potassium (K), lead (P b ), Barium (B a), stotium (S r), calcium (C a) and bismuth (B i), and the symbol is iron (Fe) ), Cobalt (C o), chromium (C r), gallium (G a), titanium (T i), niobium (N b), tantalum (T a), antimony (S b), manganese (Mn), vanadium (V), molybdenum (Mo), and tungsten (W) are at least one element selected from the group
  • the dielectric material containing the bismuth layer compound may contain unavoidable impurities.
  • the capacitance temperature coefficient of the thin film capacitor including the dielectric layer is determined to a desired value. Therefore, the temperature coefficient of the electronic circuit incorporating the thin-film capacitive element, and further, the temperature coefficient of the electronic device incorporating the electronic circuit incorporating the thin-film capacitive element can be controlled as desired. It becomes possible.
  • the degree of c-axis orientation of the bismuth layered compound can be controlled by the type of substrate used, the type of electrode used, the process of forming the dielectric layer, and the conditions for forming the dielectric layer.
  • the degree of orientation of the bismuth layered compound in the c-axis direction can be improved, and By selecting a substrate and an amorphous electrode, the degree of orientation of the bismuth layered compound in the c-axis direction can be reduced.
  • a metal-organic chemical vapor deposition (MO) method a VD laser, a laserless vapor deposition method (PLD), a vacuum vapor deposition method, or the like is selected.
  • MO metal-organic chemical vapor deposition
  • PLD laserless vapor deposition method
  • a vacuum vapor deposition method or the like.
  • the bismuth layered compound when the dielectric layer is formed by the liquid phase method, by controlling the conditions of coating, calcination, and calcination when forming the dielectric layer, the bismuth layered compound can be controlled in the c-axis direction.
  • the degree of orientation can be controlled.
  • the degree of orientation of the bismuth layered compound in the c-axis direction is defined by the following formula (1).
  • (A) ⁇ ) is, X-rays
  • h, k, and zo can each take any integer value of 0 or more.
  • _P. I is a known constant, the sum of the reflection intensity I (0 0 2) from the (0 0 2) plane ⁇ I (0 0) and the reflection intensity I (hk 1) from each crystal plane hk 1
  • Bismuth layer compounds each composed of AB 0 3 ( ⁇ 2- 1) pieces of Bae and Robusukai preparative lattice continuous layered base Robusukai coat layer, (B i 2 0 2) 2 + layers and are alternately It has a laminated layered structure.
  • the symbol / n in the stoichiometric composition formula is not particularly limited as long as it is a positive integer, but is preferably an even number. If the value of the symbol is an even number, the dielectric layer has a mirror plane parallel to the C plane, and the C axis component of spontaneous polarization cancels out from the mirror plane, and the dielectric layer becomes It has no polarization axis in the C-axis direction. For this reason, the paraelectric property of the dielectric layer is maintained, the temperature characteristics of the dielectric constant are improved, and low loss is realized. If the value of the symbol / 22 is large, an improvement in the dielectric constant of the dielectric layer can be expected.
  • the symbol in the stoichiometric composition formula is any of 2, 4, 6, and 8, and more preferably, the symbol in is 2 or 4.
  • the capacitance temperature coefficient of the bismuth layered compound is 10 Preferably, it is in the range of 0 pp mZK to 1 000 pp mZK.
  • the bismuth layered compound further comprises scandium (S c), yttrium (Y), lanthanum (La), selenium (C e), praseodymium (Pr), neodymium. (Nd), promethium (Pm), samarium (Sm), europium (Pu) (Eu), gadolinium (Gd), terbium (Tb), dysprosium (Dy), holmium (H o), contains at least one rare earth element selected from the group consisting of erbium (E r), thulium (Tm), ytterbium (Y b) and lutetium (L u).
  • the object of the present invention is also to provide a stoichiometric formula: S r B i 4 T i 4 0 15 — (1 ⁇ ) MB i 4 T i 4 O 5
  • Dielectric containing bismuth layered compound having the composition shown (symbol M is at least one element selected from calcium, barium and lead, and 0 ⁇ x ⁇ l) It has been found that this is achieved by a thin film capacitor characterized by comprising a dielectric layer formed of a material between a first electrode layer and a second electrode layer.
  • the dielectric layer is, the stoichiometric composition formula contains S r B i 4 T i 4 O bismuth layer compound expressed by 5!.
  • the temperature coefficient of capacitance of the bismuth layered compound is preferably in the range of 800 ppm mZK to 150 ppm / K.
  • the bismuth layered compound further comprises scandium (S c), yttrium (Y), lanthanum (L a), cerium (C e), praseodymium (P r), neodymium.
  • N d promethium (Pm), samarium (Sm), europium (Pu) (Eu), gadolinium (Gd), terbium (Tb), dysprosium (Dy), holmium (Ho) , Contains at least one rare earth element selected from the group consisting of Erbium (Er), Thulium (Tm), Ytterbium (Yb) and Lutetium (Lu).
  • the object of the present invention also includes the stoichiometric set Narushiki: (B i 2 ⁇ 2) 2+ ⁇ A m ⁇ , B m O Zm + 1) 2 mono- or, the composition represented (symbol B i 2 a m 0 3 ⁇ 3 + 3 are positive integers, symbols ⁇ is sodium (N a), potassium (K), lead (P b Li um (B a) , Strontium (S r), calcium (C a) and bismuth (B i) are at least one element selected from the group consisting of iron (Fe cobalt (C o), chromium (C r) ), Gallium (G a), titanium (T i), niobium (N b), tantalum (T a), antimony (S b), manganese (Mn), vanadium (V), molybdenum (Mo) and tan It is at least one element selected from the group consisting of dusten (B i 2 ⁇ 2)
  • An electronic circuit characterized by including a thin-film capacitive element provided between a first electrode layer and a second electrode layer, comprising a dielectric layer formed of a dielectric material containing a bismuth layered compound having the same. Has been found.
  • the capacitance temperature coefficient of the thin-film capacitance element on which the dielectric layer is formed by the dielectric material containing the bismuth layered compound having the above stoichiometric composition is included in the dielectric layer
  • the degree of orientation in the [001] direction of the bismuth layered compound that is, the degree of orientation in the c-axis direction
  • the degree of orientation in the c-axis direction of the bismuth layered compound contained in the dielectric layer Since the temperature coefficient of capacitance of the thin film capacitor can be controlled as desired, by incorporating the thin film capacitor formed of a dielectric material containing the bismuth layered compound into an electronic circuit, the electronic temperature can be controlled. The temperature coefficient of the circuit can be controlled as desired.
  • the temperature coefficient of capacitance of the bismuth layered compound is in the range of 100 ppm / K to 170 ppm / K.
  • the bismuth layered compound further comprises scandium (S c), yttrium (Y), lanthanum (L a), Cerium (C e), Praseodymium (P r), Neodymium (N d), Promethium (Pm), Summary (S m), Epitum Pium (E u), Gadrillium (G d), Terbium (Tb), dysprosium (Dy), holmium (Ho), erbium (Er), thulium (Tm), ytterbium (Yb) and lutetium (Lu). Contains rare earth elements.
  • the object of the present invention is also to provide a stoichiometric formula: S r B i 4 T i 4 0 15 — (1 ⁇ x) MB i 4 T i 4 O x
  • Dielectric containing a bismuth layered compound having a composition represented by 5 symbol M is at least one element selected from calcium, balium, and lead, and 0 ⁇ x ⁇ 1
  • symbol M is at least one element selected from calcium, balium, and lead, and 0 ⁇ x ⁇ 1
  • an electronic circuit characterized by including a thin-film capacitive element comprising a dielectric layer formed of a material between a first electrode layer and a second electrode layer.
  • the dielectric layer is, the stoichiometric compositional formula: S r B i 4 T i 4 O! It contains the bismuth layered compound represented by 5 .
  • the temperature coefficient of capacitance of the bismuth layered compound is preferably in the range of 800 ppm / K to --150 ppm / K.
  • the bismuth layered compound further comprises scandium (Sc), yttrium (Y), lanthanum (La), cerium (Ce), praseodymium (Pr), neodymium.
  • N d promethium (P m), samarium (S m), europium (Pu) (E u), gadolinium (G d), terbium (T b), dysprosium (D y), holmium (H o), at least one rare earth element selected from the group consisting of erbium (E r), thulium (T m), ytterbium (Y b) and lutetium (L u).
  • E r erbium
  • T m thulium
  • Y b ytterbium
  • L u lutetium
  • the object of the present invention also, the stoichiometric compositional formula: (B i 2 0 2) 2 + (A m _ 1 B m 0 3 m + 1) 2 -, or , B i 2 ⁇ — i 5 m O 3ffl + 3 (the symbol is a positive integer, and the symbol A is sodium (Na), potassium (K), lead (Pb), Cr (B a ), strontium (S r), calcium (Ca) and bismuth (B i), and at least one element selected from the group consisting of iron (Fe;), cobalt (Co) , Chromium (Cr), gallium (Ga), titanium (Ti), niobium (Nb), tantalum (Ta), antimony (Sb), manganese (Mn), vanadium (V), molybdenum (Mo) and at least one element selected from the group consisting of tungsten (W).
  • the temperature coefficient of capacitance of the thin-film capacitive element on which the dielectric layer is formed by the dielectric material containing the bismuth layered compound having the above stoichiometric composition is determined by the bismuth contained in the dielectric layer.
  • the thin film is formed by controlling the degree of orientation of the bismuth layered compound contained in the dielectric layer in the c-axis direction, which depends on the degree of orientation in the [001] direction of the layered compound, that is, the degree of orientation in the c-axis direction.
  • the capacitance temperature coefficient of the capacitance element can be controlled as desired, by incorporating the thin film capacitance element formed of such a dielectric material containing a bismuth layered compound into an electronic circuit, The temperature coefficient of the bismuth layered compound can be controlled as desired. Therefore, a thin film capacitor formed of a dielectric material containing such a bismuth layered compound is incorporated.
  • the temperature coefficient of an electronic device including electronic circuitry it is possible to a desired manner of control.
  • temperature coefficient of capacitance of the bismuth layer compound, 10 00 pp MZK to one 700 ⁇ ⁇ ⁇ range preferably be in Les of 0
  • the bismuth layered compound further comprises scandium (S c), yttrium ( ⁇ ), lanthanum (La), cerium (C e), praseodymium (P r), neodymium. (N d), Promethod (Pm), Summary (Sm), Pium (Eu), Gadolinii (Gd), terbium (Tb), dysprosium (Dy), holmium (Ho), erbium (Er), thulium (Tm), ytterbium (Yb) and lutetium (Lu) It contains at least one rare earth element selected from the group.
  • the object of the present invention is also to provide a stoichiometric formula: S r B i 4 T i 4 0 15 — (1 ⁇ ) MB i 4 T i 4 O ⁇ 5 (The symbol M is at least one element selected from calcium, barium and lead, and is 0 ⁇ 1.) It has been found that this is achieved by an electronic device characterized by including a thin-film capacitor provided with a dielectric layer thus formed between a first electrode layer and a second electrode layer.
  • the dielectric layer is, the stoichiometric composition formula contains S r B i 4 T i 4 O i bismuth layer compound expressed by 5.
  • the temperature coefficient of capacitance of the bismuth layered compound is 80
  • the bismuth layered compound further comprises scandium (S c), yttrium (Y), lanthanum (L a), cerium (C e), praseodymium (P r), neodymium ( Nd), promethium (Pm), samarium (Sm), euphyllium (Eu), gadolinium (Gd), terbium (Tb), dysprosium (Dy), holmium (Ho), It contains at least one rare earth element selected from the group consisting of erbium (Er), thulium (Tm), ytterbium (Yb) and lutetium (Lu).
  • the material for forming the first electrode layer on which the dielectric layer is formed is not particularly limited, and platinum (Pt), ruthenium (Ru), rhodium (R h), palladium (Pd), iridium (Ir), gold (Au), silver (Ag), copper (Cu), nickel (N
  • a first electrode layer dielectric layer is formed by vacuum deposition, sputtering, pulsed laser deposition (P LD), organometallic spoon 1? 1 vapor deposition method, Metal-organic chemical vapor deposition (MOCVD), metal-organic decomposition (MOD) ⁇ It can be formed using various thin film forming methods such as liquid phase method (CSD method) such as sol-gel method. it can.
  • P LD pulsed laser deposition
  • MOCVD Metal-organic chemical vapor deposition
  • MOD metal-organic decomposition
  • the first electrode layer on which the dielectric layer is formed on the surface is oriented in the [011] direction, that is, even if it is oriented in the c-axis direction, it is not in the [011] direction. It may be oriented in an azimuth, and may be in an amorphous state or not oriented.
  • the dielectric layer is formed by a vacuum deposition method, a sputtering method, a pulse laser deposition method (PLD), a metal-organic chemical vapor deposition (MOCVD), ⁇ method (metal-organic decomposition: MOD) It can be formed using various thin film forming methods such as liquid phase method (CSD method) such as ⁇ zonore gel method.
  • a vacuum deposition method a sputtering method
  • PLD pulse laser deposition method
  • MOCVD metal-organic chemical vapor deposition
  • ⁇ method metal-organic decomposition: MOD
  • metal-organic chemical vapor deposition M ⁇ CVD
  • a dielectric layer is formed by laser vapor deposition (PLD) and vacuum vapor deposition, and on the other hand, to reduce the c-axis orientation of the bismuth layered compound in the dielectric layer, an organometallic decomposition method ( metal-organic decomposition: MO D) ⁇
  • a dielectric layer is formed by a liquid phase method (CSD method) such as a sol-gel method.
  • the liquid phase method refers to a thin film method including one or more coating steps, one or two or more preliminary firing steps, and one or two or more firing steps.
  • MOD metal-organic decomposition
  • sol-gel methods sol-gel methods
  • the organometallic decomposition method is most preferred and used.
  • the dielectric material containing the bismuth layered compound is applied to the composition of the bismuth layered compound and the conditions for forming the dielectric layer on the first electrode layer. Therefore, the [001] orientation, that is, the degree of orientation of the bismuth layered compound in the c-axis direction is determined.
  • a solution of a composition for a thin film capacitor containing a bismuth layered compound is applied on the first electrode layer to form a coating film.
  • the coating film on one electrode is fired to form a dielectric layer.
  • the coating film is dried, and the coating film is pre-fired at a temperature at which the coating film does not crystallize. Baking to form a dielectric layer.
  • a step of forming a coating film on the first electrode layer, drying the coating film, forming a new coating film on the dried coating film, and drying the new coating film May be repeated to form a coating film having a desired thickness, and thereafter, the coating film may be baked to form a dielectric layer.
  • the coating and drying steps may be repeated two or more times, followed by temporary firing, and finally, the coating film may be fired to form a dielectric layer.
  • a coating film is formed on the first electrode layer, the coating film is dried, and the coating film is pre-baked, and then a new coating film is formed on the coating film, and the new coating film is dried. Then, the step of calcination may be repeated to form a coating film having a desired film thickness, and thereafter, the coating film may be baked. In this case, the application and pre-baking steps may be repeated without drying the applied film, and finally, the film may be fired to form a dielectric layer.
  • a coating film is formed on the first electrode layer, and the coating film is dried,
  • the step of temporarily baking the coating film and thereafter baking the coating film may be repeated to form a coating film having a desired thickness and form the dielectric layer.
  • the coating, pre-baking, and baking steps may be repeated without drying the coating film to form a dielectric layer.
  • the coating and drying may be performed without pre-baking the coating film.
  • the steps of firing and firing may be repeated to form a dielectric layer.
  • bismuth is formed on the first electrode layer by a spin coating method or a dip coating method, preferably by a spin coating method.
  • a solution of the composition for a thin film capacitor containing the layered compound is applied to form an applied film.
  • the coating film formed on the first electrode layer is preferably fired at 700 ° C. or 900 ° C. which is the crystallization temperature of the bismuth layered compound.
  • the coating film formed on the first electrode layer is preferably dried at room temperature to 400 ° C., more preferably at 50 ° to 300 °.
  • the coating film formed on the first electrode layer is preferably pre-baked at a temperature of 300 to 500 ° C.
  • the second electrode layer is formed on the dielectric layer.
  • the material for forming the second electrode layer is not particularly limited as long as it has conductivity, and platinum (Pt), ruthenium (Ru), rhodium ( Rh), palladium (Pd), iridium (Ir), gold (Au), silver (Ag), copper (Cu), nickel (Ni), etc.
  • N d O, N b O , R e 0 2, R H_ ⁇ 2, O s O had I R_ ⁇ 2, R U_ ⁇ 2, R E_ ⁇ 3, S r Mo OS r R U_ ⁇ 3 , C a Ru 0 3, S r V0 3, S r C R_ ⁇ 3, S r C O_ ⁇ 3, L a N i 0 3 , N b doped S r T i O 3 conductive oxide such and this
  • the second electrode layer using a mixture of these materials, conductive glass such as ITO, etc. Can be formed.
  • the material for forming the second electrode layer can be formed at room temperature, so that a base metal such as iron (Fe) or cobalt (Co) can be used.
  • the second electrode layer can be formed using an alloy such as WS i or Mo Si.
  • the thickness of the second electrode layer is not particularly limited as long as the function as one electrode of the thin film capacitor can be ensured. It can be set to about 0.000 nm.
  • the method for forming the second electrode layer is not particularly limited, but includes a vacuum deposition method, a sputtering method, a pulse laser deposition method (PLD), and a metal-organic chemical vapor deposition method (metal-organic vapor deposition method).
  • Chemical vapor deposition (MOCVD) metal-organic decomposition (metal-organic decomposition) ⁇ Forming using various thin film forming methods such as liquid phase method (CSD method) such as sol-gel method Can be.
  • the sputtering method is preferred from the viewpoint of the deposition rate.
  • FIG. 1 is a schematic sectional view of a thin film capacitor according to a preferred embodiment of the present invention. DESCRIPTION OF THE PREFERRED EMBODIMENTS OF THE INVENTION
  • FIG. 1 is a schematic sectional view of a thin film capacitor according to a preferred embodiment of the present invention.
  • a thin film capacitor 1 includes a support substrate 2, and a barrier layer 3, a lower electrode layer 4, a dielectric layer 5, and an upper electrode layer 6 on a support substrate 2.
  • the support substrate 2 of the thin-film capacitive element 1 is formed of a silicon single crystal.
  • the thickness of the support substrate 2 is, for example, about 100 to 1000 ⁇ m.
  • the thin-film capacitive element 1 includes an insulating layer 3 formed of silicon oxide on a supporting substrate 2.
  • the insulating layer 3 made of silicon oxide is formed, for example, by thermal oxidation of silicon.
  • a lower electrode layer 4 is formed on the insulating layer 3.
  • the lower electrode layer 4 is formed of platinum.
  • the lower electrode layer 4 may be oriented in the [001] direction, may be oriented in a direction other than the [001] direction, and may be amorphous or not oriented. .
  • the lower electrode layer 4 made of platinum for example, argon gas is used as a sputtering gas, and the temperature of the support substrate 2 and the insulating layer 3 is maintained at 300 ° C. or higher, preferably 500 ° C. or higher. Then, it is formed on the insulating layer 3 by a sputtering method.
  • the thickness of the lower electrode layer 4 is not particularly limited and is about 100 to 100 nm, preferably about 50 to 200 nm. In the present embodiment, the lower electrode layer 4 is formed to have a thickness of 10 nm.
  • the thin film capacitor 1 includes a dielectric layer 5 formed on a lower electrode layer 4.
  • the dielectric layer 5 the stoichiometric compositional formula: S r represented by B i 4 T i 4 0 15 , dielectric comprising bis mass layered compound having excellent characteristics as a capacitor material It is formed of a material.
  • the bismuth layered compound further comprises scandium (Sc), yttrium (Y), lanthanum (La), cerium (Ce), praseodymium (Pr), neodymium (Nd), promethium.
  • Sc scandium
  • S m yttrium
  • La cerium
  • Ce cerium
  • Pr praseodymium
  • Nd neodymium
  • Pm Samarium
  • Tb Terbium
  • Erbium (Er) Erbium
  • Ytterbium It contains at least one rare earth element selected from the group consisting of Yb) and lutetium (Lu).
  • the dielectric layer 5 is formed on the lower electrode layer 4 by a metal-organic decomposition (MOD) method.
  • MOD metal-organic decomposition
  • a toluene solution of strontium 2-ethylhexanoate, a 2-ethylhexanoic acid solution of bismuth 2-ethylhexanoate, and a toluene solution of titanium 2-ethylhexanoate are added to 2-ethyl.
  • These solutions were mixed and diluted with toluene so that 1 mol of stonium stannate, 4 mol of bismuth 2-ethylhexanoate, and 4 mol of titanium 2-ethylhexanoate were added, and diluted with toluene. Is prepared.
  • the raw material solution thus obtained is applied onto the lower electrode layer 4 by a spin coating method so that the film thickness becomes, for example, 100 nm, to form a coating film.
  • the coating film is dried at a temperature of room temperature to about 400 ° C. to evaporate the solvent in the coating film.
  • the coating film is calcined in an oxygen atmosphere at about 200 to 700 ° C.
  • the calcination is performed at a temperature at which the bismuth layer compound in the coating film is not crystallized.
  • the raw material solution is applied again on the pre-baked coating film by a spin coating method so that the film thickness becomes, for example, 100 nm, a coating film is formed, and after drying, The coating film is pre-baked in an oxygen atmosphere at about 200 to 700 ° C.
  • the raw material solution is further applied on the pre-baked coating film by a spin coating method so that the film thickness becomes, for example, 100 nm, a coating film is formed, dried, and then coated.
  • the film is calcined in an oxygen atmosphere at about 200 to 700 ° C.
  • the temporarily fired coating film is reduced to about 700
  • an oxygen gas atmosphere at a temperature of 900 ° C. to crystallize the bismuth layered compound in the coating film, a dielectric layer 5 having a thickness of, for example, 300 nm is formed.
  • Dielectric layer 5 obtained by this is, the stoichiometric composition formula contains S r B i 4 T i 4 0 1 5 bismuth layer compound expressed by.
  • the bismuth layered compound is oriented in the [001] direction, that is, in the c-axis direction.
  • the degree of orientation (%) of the bismuth layered compound in the c-axis direction can be controlled by controlling the conditions of coating, pre-baking, and baking when forming the dielectric layer 5.
  • the temperature coefficient of capacitance of the thin film capacitor 1 is changed by controlling the degree of orientation F (%) of the bismuth layered compound contained in the dielectric layer 5 in the c-axis direction.
  • the dielectric layer 5 has a stoichiometric composition: S r B i 4 T i 4 O!
  • the temperature coefficient of the capacitance of the thin film capacitive element 1 is reduced by controlling the degree of orientation (%) of the bismuth layered compound in the c-axis direction. It has been found that it is possible to vary greatly between positive and negative values.
  • the conditions of the application, the preliminary firing, and the firing when forming the dielectric layer 5 are controlled so that the thin film capacitor 1 has a desired capacitance temperature coefficient,
  • the degree of orientation (%) of the bismuth layered compound contained in the dielectric layer 5 in the c-axis direction is determined.
  • the upper electrode layer 6 is formed on the dielectric layer 6 by using platinum.
  • the upper electrode layer 6 made of platinum, for example, argon gas is used as a sputtering gas, and the temperatures of the support substrate 2, the insulating layer 3, the lower electrode layer 4, and the dielectric layer 5 are set to room temperature (25 ° C.). Is formed on the dielectric layer 5 by a sputtering method.
  • the dielectric layer 5 has a stoichiometric composition formula: S r B i 4 T i 4 0 1 if 5 contains a bismuth layer compound having a composition represented by controlling the c-axis direction of the orientation degree F bismuth layer compound (%), the capacitance temperature of the thin-film capacitor element 1 It has been found that the coefficient can vary widely between positive and negative values.
  • the dielectric layer 5, the stoichiometric compositional formula: S r includes a bismuth layer compound having a composition represented by B i 4 T i 4 0 i 5, dielectric
  • the conditions of application, pre-baking, and baking in forming the layer 5 are controlled to determine the degree of orientation (%) of the bismuth layered compound contained in the dielectric layer 5 in the c-axis direction.
  • the dielectric layer 5 of the thin film capacitor element 1, the stoichiometric composition formula including a S r B i 4 T i 4 O i bismuth layered compound that having a composition represented by the 5 are formed by a dielectric material
  • a stoichiometric composition formula (B i 2 0 2 ) 2 + ( ⁇ ⁇ , ⁇ ⁇ , ⁇ ,) 2 — or B i z A m _ x B ⁇ 3 +3 Composition (symbol ⁇ is a positive integer, symbol A is sodium (Na), potassium (K), lead (Pb), barium (B a), strontium (S r), calcium (C a
  • the dielectric layer 5 of the thin-film capacitive element 1 may be formed of a dielectric material containing a bismuth layered compound having the above formula (1). Furthermore, the stoichiometric composition formula: x S r B i 4 T i 4 0 1 5 - (1 -) ikf B i 4 T i 4 0 1 5 composition represented by (symbol M, calcium, burrs ⁇ beam And at least one element selected from the group consisting of lead and lead, and 0 ⁇ X ⁇ 1.)
  • the dielectric layer 5 of the thin film capacitive element 1 is formed of a dielectric material including a bismuth layered compound having the following formula: You can also.
  • the dielectric layer 5 of the thin-film capacitive element 1 can also be formed by a dielectric material containing a bismuth layered compound having at least one element selected and 0 ⁇ X ⁇ 1.
  • the coating film is formed by the spin coating method, but it is not always necessary to form the coating film by the spin coating method.
  • a coating film may be formed by a dip coating method.
  • the support substrate 2 of the thin film capacitor 1 is formed of silicon single crystal, but it is not always necessary to form the support substrate 2 of the thin film capacitor 1 with silicon single crystal.
  • S r T i 0 3 single crystal is excellent in lattice matching, M g O single crystal, L a a 1 O
  • the support substrate 2 formed of a material or the like can also be used.
  • the lower electrode layer 4 of the thin-film capacitor 1 is formed of platinum. However, it is not always necessary to form the lower electrode layer 4 of the thin-film capacitor 1 with platinum. Mo_ ⁇ 3, S r R u 0 3 , C a R U_ ⁇ 3, S r V_ ⁇ 3, S r C R_ ⁇ 3, S r C o OL a N i O 3, N b doped S r T i O 3 and other conductive metals such as ruthenium, gold, palladium and silver or their alloys, conductive glass such as ITO, base metals such as nickel and copper, or their alloys.
  • the electrode layer 4 can also be formed.
  • the lower electrode layer 4 of the thin film capacitor 1 is formed by the sputtering method.
  • the lower electrode layer 4 of the thin film capacitor 1 may be formed by the sputtering method.
  • PLD pulsed laser deposition
  • fe metal-organic cnemical vapor deposition: Mri C VD
  • CSD method liquid phase method
  • the lower electrode layer 4 can also be formed by using other thin film forming methods such as, for example.
  • the dielectric layer 5 of the thin-film capacitor 1 is formed by a metal-organic decomposition (MOD) method. It is not necessary to form 5 by metalorganic decomposition, but it is necessary to use vacuum deposition, sputtering, pulsed laser deposition (PLD), metal-organic chemical vanor deposition:
  • the dielectric layer 5 can also be formed using other thin film forming methods such as other liquid phase methods such as MOC VD) and the Zonore-Kel method.
  • the dielectric layer is formed by metal organic chemical vapor deposition, pulsed laser deposition (PLD), or vacuum deposition.
  • a dielectric layer is formed by a liquid phase method (CSD method) such as an organometallic decomposition method or a sol-gel method.
  • CSD method liquid phase method
  • the raw material solution when forming the dielectric layer 5 of the thin film capacitive element 1, the raw material solution is applied onto the lower electrode layer 4 by a spin coating method. However, it is not always necessary to apply the raw material solution on the lower electrode layer 4 by using another application method such as a dip coating method or a spray coating method. Is also good. Further, in the above embodiment, the upper electrode layer 6 of the thin film capacitor 1 is formed of platinum.
  • N i 0 3 L a N i 0 3, N b doped S r T i 0 3 conductive oxide such as ruthenium, gold, palladium, noble metals or alloys thereof such as silver,
  • the upper electrode layer 6 of the thin-film capacitive element 1 can also be formed of a conductive glass such as 1TO, a base metal such as nickel or copper, or an alloy thereof.
  • the upper electrode layer 6 of the thin film capacitor 1 is formed by a sputtering method, but it is not always necessary to form the upper electrode layer 6 of the thin film capacitor 1 by a sputtering method.
  • Other thin film formation methods such as vacuum deposition, pulsed laser deposition (PLD), metal-organic chemical vapor deposition (MUC VD), and liquid phase (CSD).
  • PLD pulsed laser deposition
  • MUC VD metal-organic chemical vapor deposition
  • CSD liquid phase
  • the upper electrode layer 6 can also be formed by using.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Memories (AREA)
  • Inorganic Insulating Materials (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本発明にかかる薄膜容量素子は、化学量論的組成式:(Bi2O2)2+(Am-1BmO3m+1)2-で表わされる組成(mは正の整数であり、Aは、ナトリウム、カリウム、鉛、バリウム、ストロンチウム、カルシウムおよびビスマスからなる群より選ばれる少なくとも1つの元素であり、Bは、鉄、コバルト、クロム、ガリウム、チタン、ニオブ、タンタル、アンチモン、マンガン、バナジウム、モリブデンおよびタングステンからなる群より選ばれる少なくとも1つの元素である。)を有するピスマス層状化合物を含む誘電体材料によって形成された誘電体層を、第一の電極層と第二の電極層の間に備えている。このように構成された薄膜容量素子は、薄層化が可能で、かつ、温度補償特性に優れている。

Description

明細書 薄膜容量素子ならびにそれを含んだ電子回路および電子機器 技術分野
本発明は、 薄膜容量素子ならぴにそれを含んだ電子回路および電子 機器に関するものであり、 とくに、 薄層化が可能で、 かつ、 温度補償 特性に優れた薄膜容量素子ならびにそれを含んだ電子回路および電子 機器に関するものである。 従来の技術
電子機器に含まれる電子回路は温度依存性が小さいことが好ましく、 従来から、 電子回路に含まれている容量素子の静電容量温度係数を制 御することによって、 電子回路の温度依存性を小さくする試みが、 数 多くなされている。
たとえば、 特開 2 0 0 2— 2 8 9 4 6 2号公報、 特開 2 0 0 2— 7 5 7 8 3号公報およぴ特開 2 0 0 2 - 2 5 2 1 4 3号公報には、 下部 電極と上部電極との間に、 静電容量温度係数が異なる誘電体よりなる 複数の誘電体層を形成することによって、 静電容量温度係数が、 所望 のように、 制御された薄膜容量素子が提案されている。
しかしながら、 静電容量温度係数が異なる誘電体よりなる複数の誘 電体層を形成することによって、 薄膜容量素子の静電容量温度係数を 制御する場合には、 薄膜容量素子の作製プロセスが複雑になり、 薄膜 容量素子の厚さが増大することが避けられないだけでなく、 薄膜容量 素子の静電容量温度係数を、 所望のように、 制御するためには、 各誘 電体層の膜厚を正確に制御する必要があるという問題があった。 発明の開示
したがって、 本発明は、 薄層化が可能で、 かつ、 温度捕償特性に優 れた薄膜容量素子ならぴにそれを含んだ電子回路および電子機器を提 供することを目的とするものである。 ' 本発明者は、 本発明のかかる目的を達成するため、 鋭意研究を重ね た結果、 驚くべきことに、 特定の化学量論組成を有するビスマス層状 化合物を含む誘電体材料によって、 誘電体層が形成された薄膜容量素 子の静電容量温度係数は、 誘電体層に含まれている,ビスマス層状化合 物の [0 0 1 ] 方位の配向度、 すなわち、 c軸方向の配向度に依存し、 誘電体層に含まれているビスマス層状化合物の c軸方向の配向度を制 御することによって、 薄膜容量素子の静電容量温度係数を、 所望のよ うに、 制御することが可能になることを見出した。
本発明はかかる知見に基づくものであり、 本発明によれば、 本発明 の前記目的は、 化学量論的組成式: (B i 202) 2+ (Am_1 BmO 3m + 1) 2_、 あるいは、 B i 24— ^03Λ3+3で表わされる組成 (記号 32は正の整数であり、 記号 Aは、 ナトリウム (N a )、 カリウム (K)、 鉛 ( P b )、 バリ ウム (B a )、 ス ト口ンチウム ( S r )、 カルシウム (C a ) およびビスマス (B i ) からなる群より選ばれる少なくとも 1つ の元素であり、 記号 は、 鉄 (F e )、 コバルト (C o ), クロム (C r )、 ガリウム (G a )、 チタン (T i )、 ニオブ (N b )、 タンタル (T a )、 アンチモン (S b)、 マンガン (Mn)、 バナジウム (V)、 モリ ブデン (Mo) およびタングステン (W) からなる群より選ばれる少 なく とも 1つの元素である。 記号^ 4および/または を 2つ以上の元 素で構成する場合、それらの比率は任意である。) を有するビスマス層 状化合物を含む誘電体材料によつて形成された誘電体層を、 第一の電 極層と第二の電極層の間に備えたことを特徴とする薄膜容量素子によ つて達成される。
本発明において、 ビスマス層状化合物を含む誘電体材料は、 不可避 的な不純物を含んでいてもよい。
本発明によれば、 誘電体層を形成する際に、 誘電体層を形成する誘 電体材料に含まれたビスマス層状化合物の [0 0 1 ] 方位の配向度、 すなわち、 c軸方向の配向度を制御することによって、 その誘電体層 を含む薄膜容量素子の静電容量温度係数を所望の値になるように決定 することができ、 したがって、 薄膜容量素子が組み込まれた電子回路 の温度係数、 さらには、 薄膜容量素子が組み込まれた電子回路を組み 込んだ電子機器の温度係数を、 所望のように、 制御することが可能に なる。
ビスマス層状化合物の c軸方向の配向度は、 使用する基板の種類、 使用する電極の種類、 誘電体層の作製プロセス、 誘電体層の作製条件 によって、 制御することができる。
たとえば、 [ 0 0 1 ] 方位に配向した単結晶基板や、 [ 0 0 1 ] 方位 に配向した電極を選択することによって、 ビスマス層状化合物の c軸 方向の配向度を向上させることができ、 アモルファス基板や、 ァモル ファス電極を選択することによって、 ビスマス層状化合物の c軸方向 の配向度を低下させることができる。
また、 誘電体層の作製プロセスとして、 有機金属化学気相成長法 (metal-organic chemical vapor deposition: MOし VDノ、 ノヽノレス レ 一ザ一蒸着法 (P LD)、 真空蒸着法などを選択することによって、 ビ スマス層状化合物の c軸方向の配向度を向上させることができ、 誘電 体層の作製プロセスと して、 有機金属分解法 ( metal - organic decomposition : -MOD ) ゃゾル ' ゲル法などの液相法 ( C S D法) などを選択することによって、 ビスマス層状化合物の c軸方向の配向 度を低下させることができる。
さらに、 液相法によって、 誘電体層を形成する場合には、 誘電体層 を形成する際の塗布、 仮焼成および焼成の条件を制御することによつ て、ビスマス層状化合物の c軸方向の配向度を制御することができる。 本発明において、 ビスマス層状化合物の c軸方向の配向度 は、 次 式 (1 ) によって定義される。
F (%) = {P- P0) / { 1 - P0) X 1 0 0 … ( 1 ) 式 ( 1 ) において、 尸。は、 完全にランダムな配向をしているビス マス層状化合物の c軸配向比、 すなわち、 完全にランダムな配向をし ているビスマス層状化合物の (0 0 7) 面からの反射強度 /。 (0 0 1) の合計∑ 。 ( 0 0 2) と、 そのビスマス層状化合物の各結晶面 {h k 1) からの反射強度 I 0 h k 1、 の合計∑ I 0 h k 1、 との 比 ({∑ /。 (0 0 J) /∑ /。 (A )}) であり、 は、 X線回折 強度を用いて算出されたビスマス層状化合物の c軸配向比、すなわち、 ビスマス層状化合物の (0 0 ) 面からの反射強度 I (0 0 i) の合 計∑ / (0 0 J) と、 ビスマス層状化合物の各結晶面 h k 1、 から の反射強度 I {h k 1) の合計∑ / (A r ゾ) との比 ({∑ / (0 0
/∑ / {h k 1)}) である。 ここに、 h、 k、 ゾは、 それぞれ、 0以 上の任意の整数値を取ることができる。
ここに、 _P。は既知の定数であるから、 (0 0 2) 面からの反射強度 I (0 0 2) の合計∑ I ( 0 0 ) と、 各結晶面 h k 1、 からの反 射強度 I (h k 1) の合計∑ I {h k 1) が等しいとき、 すなわち、 尸 = 1のときに、 ビスマス層状化合物の c軸配向度 Fは 1 0 0 %とな る。
ビスマス層状化合物は、 それぞれが、 AB 03で構成される (Λ2— 1 )個のぺロブスカイ ト格子が連なった層状べロブスカイ ト層と、 (B i 202) 2 +層とが交互に積層された層状構造を有している。
ビスマス層状化合物の c軸とは、 一対の (B i 202) 2+層同士を結 ぶ方向、 すなわち、 [0 0 1 ] 方位を意味する。
本発明において、化学量論組成式中の記号/ nは、正の整数であれば、 とくに限定されるものではないが、 偶数であることが好ましい。 記号 の値が偶数であると、 誘電体層が C面と平行に鏡映面を持っため、 鏡映面を境として、自発分極の C軸方向成分が互いにうち消し合って、 誘電体層は C軸方向に分極軸を有さないこととなる。 このため、 誘電 体層の常誘電性が保持されて、誘電率の温度特性が向上するとともに、 低損失が実現される。 記号 /22の値が大きいと、 誘電体層の誘電率の向 上が期待できる。
本発明において、 好ましくは、 化学量論組成式中の記号 が、 2、 4、 6、 8のいずれかであり、 さらに好ましくは、 記号 inが、 2また は 4である。
本発明において、 ビスマス層状化合物の静電容量温度係数が、 1 0 0 0 p p mZKないし一 7 0 0 p p mZKの範囲にあることが好まし レ、。
本発明の好ましい実施態様においては、前記ビスマス層状化合物が、 さらに、 スカンジウム ( S c )、 イッ トリ ウム (Y)、 ランタン (L a ), セリ ウ (C e)、 プラセオジム (P r)、 ネオジム (N d)、 プロメチ ゥム (Pm)、 サマリ ウム (Sm)、 ユウ口ピウム (E u)、 ガドリ -ゥ ム (G d)、 テルビウム (T b)、 ジスプロシウム (D y)、 ホルミウム (H o ), エルビウム (E r )、 ツリ ウム (Tm)、 ィッテルビウム (Y b ) およびルテチウム (L u) からなる群より選ばれる少なく とも 1 つの希土類元素を含んでいる。
本発明者の研究によれば、 本発明の前記目的はまた、 化学量論的組 成式: S r B i 4 T i 4 01 5— ( 1 - ) MB i 4 T i 4 O 5で表 わされる組成 (記号 Mは、 カルシウム、 バリ ゥムおよび鉛から選ばれ る少なく とも 1つの元素であ.り、 0≤ x≤ lである。) を有するビスマ ス層状化合物を含む誘電体材料によつて形成された誘電体層を、 第一 の電極層と第二の電極層の間に備えたことを特徴とする薄膜容量素子 によって達成されることが見出されている。
本発明の好ましい実施態様においては、 前記誘電体層が、 化学量論 的組成式: S r B i 4 T i 4 O ! 5で表わされるビスマス層状化合物を 含んでいる。
本発明において、 ビスマス層状化合物の静電容量温度係数が、 8 0 0 p p mZKないし一 1 5 0 p p m/Kの範囲にあることが好ましい。 本発明の好ましい実施態様においては、前記ビスマス層状化合物が、 さらに、 スカンジウム (S c )、 イッ トリ ウム (Y)、 ランタン (L a ), セリ ウム (C e )、 プラセオジム (P r )、 ネオジム (N d)、 プロメチ ゥム (Pm)、 サマリ ウム (Sm)、 ユウ口ピウム (E u)、 ガドリニゥ ム (G d)、 テルビウム (T b)、 ジスプロシウム (D y)、 ホルミウム (H o), エルビゥム ( E r )、 ツリ ウム ( T m)、 ィッテルビウム ( Y b ) およびルテチウム (L u) からなる群より選ばれる少なく とも 1 つの希土類元素を含んでいる。 本発明者の研究によれば、 本発明の前記目的はまた、 化学量論的組 成式: (B i 22) 2+ {Am^, BmOZm+ 1) 2一、 あるいは、 B i 2Am 03 Λ3+3で表わされる組成 (記号 は正の整数であり、記号^ は、 ナトリ ウム (N a )、 カリ ウム (K)、 鉛 (P b リ ウム (B a ) 、 ス トロンチウム (S r )、 カルシウム (C a ) およびビスマス (B i ) からなる群より選ばれる少なく とも 1つの元素であり、 記号 は、 鉄 (F e コバルト (C o), クロム (C r )、 ガリ ウム (G a)、 チタ ン (T i )、 ニオブ (N b)、 タンタル (T a )、 アンチモン (S b) 、 マンガン (Mn)、 バナジウム (V)、 モリブデン (Mo) およびタン ダステン (W)からなる群より選ばれる少なく とも 1つの元素である。 記号 Aおよび/または 5を 2つ以上の元素で構成する場合、 それらの 比率は任意である。)を有するビスマス層状化合物を含む誘電体材料に よって形成された誘電体層を、 第一の電極層と第二の電極層の間に備 えた薄膜容量素子を含むことを特徴とする電子回路によって達成きれ ることが見出されている。
本発明によれば、 上記化学量論組成を有するビスマス層状化合物を 含む誘電体材料によって、 誘電体層が形成された薄膜容量素子の静電 容量温度係数.は、 誘電体層に含まれているビスマス層状化合物の [0 0 1 ] 方位の配向度、 すなわち、 c軸方向の配向度に依存し、 誘電体 層に含まれているビスマス層状化合物の c軸方向の配向度を制御する ことによって、 薄膜容量素子の静電容量温度係数を、 所望のように、 制御することができるから、 かかるビスマス層状化合物を含む誘電体 材料によって形成された薄膜容量素子を電子回路に組み込むことによ つて、 電子回路の温度係数を、 所望のように、 制御することが可能に なる。
本発明において、 ビスマス層状化合物の静電容量温度係数が、 1 0 0 0 p p m/Kないし一 7 0 0 p p m/Kの範囲にあることが好まし レ、。
本発明の好ましレ、実施態様においては、前記ビスマス層状化合物が、 さらに、 スカンジウム ( S c )、 イッ トリ ウム (Y)、 ランタン (L a ), セリ ウム (C e)、 プラセオジム (P r )、 ネオジム (N d)、 プロメチ ゥム (Pm)、 サマリ ゥム (S m)、 ユウ口ピウム (E u)、 ガドリユウ ム (G d)、 テルビウム (T b)、 ジスプロシウム (D y)、 ホルミウム (H o ), エルビウム (E r )、 ツリ ウム (Tm)、 ィッテルビウム (Y b ) およびルテチウム (L u) からなる群より選ばれる少なく とも 1 つの希土類元素を含んでいる。
本発明者の研究によれば、 本発明の前記目的はまた、 化学量論的組 成式: S r B i 4 T i 4 01 5— ( 1 - x) MB i 4 T i 4 O x 5で表 わされる組成 (記号 Mは、 カルシウム、 バリ ゥムおよび鉛から選ばれ る少なく とも 1つの元素であり、 0≤ x≤ 1である。) を有するビスマ ス層状化合物を含む誘電体材料によって形成された誘電体層を、 第一 の電極層と第二の電極層の間に備えた薄膜容量素子を含むことを特徴 とする電子回路によって達成されることが見出されている。
本発明の好ましい実施態様においては、 前記誘電体層が、 化学量論 的組成式: S r B i 4 T i 4 O! 5で表わされるビスマス層状化合物を 含んでいる。
本発明において、 ビスマス層状化合物の静電容量温度係数が、 8 0 0 p p m/Kないし _ 1 5 0 p p m/Kの範囲にあることが好ましい。 本発明の好ましい実施態様においては、前記ビスマス層状化合物が、 さらに、 スカンジウム (S c)、 イッ トリ ウム ( Y)、 ランタン (L a ), セリ ウム (C e )、 プラセオジム (P r )、 ネオジム (N d )、 プロメチ ゥム ( P m)、 サマリ ウム (S m)、 ユウ口ピウム (E u)、 ガドリユウ ム (G d)、 テルビウム (T b )、 ジスプロシウム (D y )、 ホルミウム (H o ), エルビゥム ( E r )、 ツリ ウム ( T m)、 ィッテルビウム (Y b ) およびルテチウム (L u) からなる群より選ばれる少なく とも 1 つの希土類元素を含んでいる。
本発明者の研究によれば、 本発明の前記目的は、 また、 化学量論的 組成式: (B i 202) 2 + (Am_1 Bm03 m+ 1) 2—、 あるいは、 B i 2 ^^― i 5mO 3ffl+ 3で表わされる組成 (記号 は正の整数であり、 記号 Aは、 ナトリ ウム (N a )、 カリ ウム (K)、 鉛 (P b )、 ノくリ ウム (B a )、 ス トロンチウム (S r )、 カルシウム (C a ) およびビスマス (B i ) からなる群より選ばれる少なくとも 1つの元素であり、記号 5は、 鉄 (F e;)、 コバルト (C o)、 クロム (C r )、 ガリ ウム (G a)、 チ タン (T i )、 ニオブ (N b)、 タンタル (T a )、 アンチモン ( S b )、 マンガン (Mn)、 バナジウム (V)、 モリブデン (Mo) およびタン ダステン(W)からなる群より選ばれる少なく とも 1つの元素である。 記号^ および/または を 2つ以上の元素で構成する場合、 それらの 比率は任意である。)を有するビスマス層状化合物を含む誘電体材料に よって形成された誘電体層を、 第一の電極層と第二の電極層の間に備 えた薄膜容量素子を含むことを特徴とする電子機器によって達成され ることが見出されている。
本発明によれば、 上記化学量論組成を有するビスマス層状化合物を 含む誘電体材料によって、 誘電体層が形成された薄膜容量素子の静電 容量温度係数は、 誘電体層に含まれているビスマス層状化合物の [0 0 1 ] 方位の配向度、 すなわち、 c軸方向の配向度に依存し、 誘電体 層に含まれているビスマス層状化合物の c軸方向の配向度を制御する ことによって、 薄膜容量素子の静電容量温度係数を、 所望のように、 制御することができるから、 かかるビスマス層状化合物を含む誘電体 材料によって形成された薄膜容量素子を電子回路に組み込むことによ つて、 電子回路の温度係数を、 所望のように、 制御することが可能に なり、 したがって、 かかるビスマス層状化合物を含む誘電体材料によ つて形成された薄膜容量素子が組み込まれた電子回路を含む電子機器 の温度係数を、 所望のように、 制御することが可能になる。
本発明において、 ビスマス層状化合物の静電容量温度係数が、 10 00 p p mZKないし一 700 ρ ρ πιΖΚの範囲にあることが好まし レ、0
本発明の好ましい実施態様においては、前記ビスマス層状化合物が、 さらに、 スカンジウム ( S c )、 イッ トリ ウム (Υ)、 ランタン (L a), セリ ウム (C e ), プラセオジム (P r )、 ネオジム (N d)、 プロメチ ゥム (Pm)、 サマリ ゥム (Sm)、 ユウ口ピウム (E u)、 ガドリニゥ ム (G d)、 テルビウム (T b )、 ジスプロシウム (D y)、 ホルミウム (H o), エルビウム ( E r )、 ツリ ウム ( T m)、 イッテルビウム ( Y b ) およびルテチウム (L u) からなる群より選ばれる少なく とも 1 つの希土類元素を含んでいる。
本発明者の研究によれば、 本発明の前記目的はまた、 化学量論的組 成式: S r B i 4 T i 4 01 5— ( 1 - ) MB i 4 T i 4 O丄 5で表 わされる組成 (記号 Mは、 カルシウム、 バリ ウムおよび鉛から選ばれ る少なく とも 1つの元素であり、 0≤ χ≤ 1である。) を有するビスマ ス層状化合物を含む誘電体材料によつて形成された誘電体層を、 第一 の電極層と第二の電極層の間に備えた薄膜容量素子を含むことを特徴 とする電子機器によって達成されることが見出されている。
本発明の好ましい実施態様においては、 前記誘電体層が、 化学量論 的組成式: S r B i 4 T i 4 O i 5で表わされるビスマス層状化合物を 含んでいる。
本発明において、 ビスマス層状化合物の静電容量温度係数が、 8 0
0 p p m/Kないし一 1 5 0 p p mZKの範囲にあることが好ましい。 本発明の好ましい実施態様においては、前記ビスマス層状化合物が、 さらに、 スカンジウム (S c)、 イッ トリ ウム (Y)、 ランタン (L a )、 セリウム (C e )、 プラセオジム (P r )、 ネオジム (N d)、 プロメチ ゥム (Pm)、 サマリ ウム (Sm)、 ユウ口ピウム (E u)、 ガドリユウ ム (G d)、 テルビウム (T b)、 ジスプロシゥム (D y)、 ホルミゥム (H o), エルビゥム ( E r )、 ツリ ウム (Tm)、 ィッテルビウム (Y b ) およびルテチウム (L u) からなる群より選ばれる少なく とも 1 つの希土類元素を含んでいる。
本発明において、 その表面に、 誘電体層が形成される第一の電極層 を形成するための材料は、 とくに限定されるものではなく、 白金 (P t )、 ルテニウム (Ru)、 ロジウム (R h)、 パラジウム ( P d )、 ィ リジゥム ( I r )、 金 (Au)、 銀 (A g )、 銅 (C u)、 ニッケル (N
1 ) などの金属おょぴこれらを主成分とする合金や、 N d O、 N b O、 R e 02、 R h〇2、 O s 02、 I r O R u Oい R e 03、 S r M o 03、 S r Ru〇3、 C a R u O 3 S r V〇3、 S r C r O S r C o〇3、 L a N i 〇3、 N b ドープ S r T i〇3などの導電性酸化物 およびこれらの混合物、 さらには、 B i 2 S r 2 C u O 6などの超伝導 性ビスマス層状構造を有する超伝導体を用いることができる。
本発明において、 その表面に、 誘電体層が形成される第一の電極層 は、 真空蒸着法、 スパッタリング法、 パルスレーザー蒸着法 (P LD)、 有機金属ィ匕 1?1気相 成 法 、 metal-organic chemical vapor deposition : M O C V D )、 有機金属分解法 ( metal - organic decomposition: MOD) ゃゾル ·ゲル法などの液相法 (C S D法) な どの各種薄膜形成法を用いて、 形成することができる。
本発明において、 その表面に、 誘電体層が形成される第一の電極層 は、 [0 0 1] 方位に、 すなわち、 c軸方向に配向されていても、 [0 0 1 ] 方位以外の方位に配向されていてもよく、 さらに、 ァモルフ了 ス状でも、 配向されていなくてもよい。
本発明において、 誘電体層は、 真空蒸着法、 スパッタ リ ング法、 パ ルス レーザー蒸着法 (P LD)、 有機金属化学気相成長法 (metal- organic chemical vapor deposition: M O C V D )、 有機金属分角军法 (metal― organic decomposition : MOD) ゃゾノレ · ゲル'法などの 液相法 (C S D法) などの各種薄膜形成法を用いて、 形成することが できる。
本発明において、 好ましくは、 誘電体層中のビスマス層状化合物の c軸配向度 を向上させるためには、 有機金属化学気相成長法 (metal-organic chemical vaoor deposition: M ϋ C V D )、 /ヽノレス レ 一ザ一蒸着法 (P LD)、 真空蒸着法によって、誘電体層が形成され、 他方、 誘電体層中のビスマス層状化合物の c軸配向度 を低下させる ためには、 有機金属分解法 (metal - organic decomposition: MO D) ゃゾル ·ゲル法などの液相法 (C S D法) によって、 誘電体層が 形成される。
本発明において、 液相法とは、 1または 2以上の塗布工程、 1また は 2以上の仮焼成工程および 1または 2以上の焼成工程を含む薄膜形 成法を指し、 有機金属分解法 (metal - organic decomposition: M O D )、 ゾルゲル法を含み、 さらに、 無機酸塩溶液を用いて、 薄膜を形 成する場合をも含んでいる。 これらの中では、 有機金属分解法が、 最 も好ましく、 使用される。
第一の電極層上に、 誘電体層を形成する過程で、 ビスマス層状化合 物を含む誘電体材料が、 第一の電極層上で、 ビスマス層状化合物の組 成、 誘電体層の形成条件にしたがって、 [ 0 0 1 ] 方位、 すなわち、 c 軸方向のビスマス層状化合物の配向度 が決定される。
有機金属分解法によって、 誘電体層を形成する場合は、 ビスマス層 状化合物を含む薄膜容量素子用組成物の溶液を、 第一の電極層上に塗 布して、 塗布膜を形成し、 第一の電極上の塗布膜を焼成して、 誘電体 層を形成する。
本発明において、 好ましくは、 第一の電極層上に、 塗布膜を形成し た後に、 塗布膜を乾燥させ、 塗布膜を、 塗布膜が結晶化しない温度で 仮焼成し、 さらに、 塗布膜を焼成して、 誘電体層を形成する。
あるいは、 第一の電極層上に、 塗布膜を形成し、 塗布膜を乾燥させ た後に、 乾燥後の塗布膜上に、 さらに、 新たな塗布膜を形成し、 新た な塗布膜を乾燥させるステップを繰り返して、 所望の膜厚の塗布膜を 形成し、 その後に、 塗布膜を焼成して、 誘電体層を形成するようにし てもよい。 この場合には、 塗布おょぴ乾燥のステップを 2回以上、 繰 り返した後に、 仮焼成し、 最後に、 塗布膜を焼成して、 誘電体層を形 成するようにしてもよい。
あるいは、 第一の電極層上に、 塗布膜を形成し、 塗布膜を乾燥させ、 塗布膜を仮焼成した後に、 塗布膜上に、 新たな塗布膜を形成し、 新た な塗布膜を乾燥させて、 仮焼成するステップを繰り返し、 所望の膜厚 の塗布膜を形成し、 その後に、 塗布膜を焼成するようにしてもよい。 この場合には、 塗布膜を乾燥させることなく、 塗布および仮焼成のス テツプを繰り返し、 最後に、 焼成して、 誘電体層を形成するようにし てもよい。
あるいは、 第一の電極層上に、 塗布膜を形成し、 塗布膜を乾燥させ、 塗布膜を仮焼成し、 その後に、 塗布膜を焼成するステップを繰り返し て、 所望の膜厚の塗布膜を形成し、 誘電体層を形成するようにしても よい。 この場合には、 塗布膜を乾燥させることなく、 塗布、 仮焼成お よび焼成のステップを繰り返して、 誘電体層を形成するようにしても よく、 塗布膜を仮焼成することなく、 塗布、 乾燥および焼成のステツ プを繰り返して、 誘電体層を形成するようにしてもよい。
本発明において、 有機金属分解法によって、 誘電体層を形成する場 合には、 第一の電極層上に、 スピンコーティング法あるいはディップ コーティング法によって、 好ましくは、 スピンコーティング法によつ て、 ビスマス層状化合物を含む薄膜容量素子用組成物の溶液が塗布さ れ、 塗布膜が形成される。
本発明において、 第一の電極層上に形成された塗布膜は、 好ましく は、ビスマス層状化合物の結晶化温度である 7 0 0なレ、し 9 0 0 °Cで、 焼成さ る。
本発明において、 第一の電極層上に形成された塗布膜は、 好ましく は、 室温ないし 40 0で、 より好ましくは、 5 0なぃし3 0 0°〇で、 乾燥される。
本発明において、 第一の電極層上に形成された塗布膜は、 好ましく は、 3 0 0ないし 5 0 0° Cで、 仮焼成される。
本発明において、 第一の電極層上に、 誘電体層が形成された後に、 誘電体層上に、 第二の電極層が形成される。
本発明において、 第二の電極層を形成するための材料は、 導電性を 有していれば、 とくに限定されるものではなく、 白金 (P t )、 ルテニ ゥム (R u)、 ロジウム (R h)、 パラジウム (P d)、 イリジウム ( I r )、 金 (A u)、 銀 (A g )、 銅 (C u)、 二ッケル (N i ) などの金 属およびこれらを主成分とする合金や、 N d O、 N b O、 R e 02、 R h〇 2、 O s Oい I r〇 2、 R u〇 2、 R e〇 3、 S r Mo O S r R u〇 3、 C a Ru 03、 S r V03、 S r C r〇3、 S r C o〇3、 L a N i 03、 N b ドープ S r T i O 3などの導電性酸化物およびこれ らの混合物、 I TOなどの導電性ガラスなどを用いて、 第二の電極層 を形成することができる。 さらに、 第一の電極層とは異なり、 第二の 電極層を形成するための材料としては、 室温における成膜も可能であ るから、 鉄 (F e )、 コバルト (C o ) などの卑金属や、 W S i 、 M o S iなどの合金を用いて、 第二の電極層を形成することもできる。、 本発明において、 第二の電極層の厚さとしては、 薄膜容量素子の一 方の電極としての機能を確保可能であれば、 とくに限定されるもので はなく、 たとえば、 1 0ないし 1 0 0 0 0 n m程度に設定すること力 S できる。
本発明において、 第二の電極層のの形成方法は、 とくに限定される ものではなく、 真空蒸着法、 スパッタリング法、 パルスレーザー蒸着 法( P L D )、有機金属化学気相成長法 (metal-organi c chemi cal vapor depos it ion : M O C V D )、 有機金属分解法 ( metal - organi c decompos i t ion) ゃゾル ·ゲル法などの液相法 (C S D法) などの各種 薄膜形成法を用いて、 形成することができる。 これらのうちでは、 成 膜速度の面から、 スパッタリング法が好ましい。
本発明の前記およびその他の目的や特徴は、 添付図面に基づいた以 下の説明から明らかになるであろう。 図面の簡単な説明
第 1図は、 本発明の好ましい実施態様にかかる薄膜容量素子の略断 面図である。 発明の好ましい実施態様の説明
以下、 添付図面に基づいて、 本発明の好ましい実施態様につき、 詳 細に説明を加える。
第 1図は、 本発明の好ましい実施態様にかかる薄膜容量素子の略断 面図である。
図 1に示されるように、 本実施態様にかかる薄膜容量素子 1は、 支 持基板 2を備え、 支持基板 2上に、 バリア層 3、 下部電極層 4、 誘電 体層 5および上部電極層 6が、 この順に、 積層されている。 本実施態様においては、 薄膜容量素子 1の支持基板 2は、 シリ コン 単結晶によって形成されている。 支持基板 2の厚さは、 たとえば、 1 0 0ないし 1 00 0 μ m程度である。
本実施態様にかかる薄膜容量素子 1は、 支持基板 2上に、 酸化シリ コンによって形成された絶縁層 3を備えている。
酸化シリ コンよりなる絶縁層 3は、 たとえば、 シリ コンの熱酸化に よって形成される。
図 1に示されるように、 絶縁層 3上には、 下部電極層 4が形成され ている。
本実施態様においては、 下部電極層 4は、 白金によって形成されて いる。
下部電極層 4は、 [0 0 1 ] 方位に配向されていても、 [0 0 1 ] 方 位以外の方位に配向されていてもよく、 さらに、アモルファス状でも、 配向されていなくてもよい。
白金よりなる下部電極層 4は、 たとえば、 スパッタ リ ングガスとし て、アルゴンガスを用い、支持基板 2および絶縁層 3の温度を 3 0 0°C 以上、 好ましくは、 5 0 0°C以上に保持して、 スパッタリング法によ り、 絶縁層 3上に形成される。
下部電極層 4の厚さは、 とくに限定されるものではなく、 1 0ない し 1 0 00 n m、 好ましくは、 5 0なレ、し 2 0 0 n m程度である。 本 実施態様においては、 下部電極層 4は、 1 0 ◦ n mの厚さに形成され ている。
図 1に示されるように、 本実施態様にかかる薄膜容量素子 1は、 下 部電極層 4上に形成された誘電体層 5を備えている。
本実施態様においては、 誘電体層 5は、 化学量論的組成式: S r B i 4T i 4015で表わされ、コンデンサ材料としての特性に優れたビス マス層状化合物を含む誘電体材料によって形成されている。
ビスマス層状化合物は、 好ましくは、 さらに、 スカンジウム (S c)、 イッ トリ ウム (Y)、 ランタン (L a )、 セリ ウム (C e )、 プラセォジ ム (P r )、 ネオジム (N d)、 プロメチウム (Pm)、 サマリ ウム (S m)、 ユウ口ピウム (E u)、 ガドリニウム (G d)、 テルビウム (T b)、 ジスプロシウム (D y)、 ホルミウム (H o)、 エルビウム (E r )、 ッ リ ウム (Tm)、 イッテルビウム (Y b ) およびルテチウム (L u) か らなる群より選ばれる少なく とも 1つの希土類元素を含んでいる。 本実施態様においては、 誘電体層 5は、 有機金属分解法 (metal - organic decomposition: M O D法) によって、 下部電極層 4上に形 成される。
具体的には、 2—ェチルへキサン酸ス トロンチウムのトルエン溶液 と、 2—ェチルへキサン酸ビスマスの 2ーェチルへキサン酸溶液と、 2—ェチルへキサン酸チタンのトルエン溶液を、 2—ェチルへキサン 酸ス ト口ンチウムが 1モル、 2ーェチルへキサン酸ビスマスが 4モル、 2—ェチルへキサン酸チタンが 4モルとなるように、 これらの溶液を 混合し、 トルエンで希釈して、 原料溶液を調製する。
こう して得られた原料溶液を、 スピンコーティング法によって、 下 部電極層 4上に、 膜厚が、 たとえば、 l O O nmとなるように、 塗布 して、 塗布膜を形成する。
塗布膜の形成後、 室温ないし約 4 0 0°Cの温度下で乾燥させて、 塗 布膜中の溶媒を蒸発させる。
次いで、 約 2 0 0ないし 7 0 0°Cの酸素雰囲気下で、 塗布膜を仮焼 成する。 仮焼成は、 塗布膜塗布膜中のビスマス層状化合物を結晶化さ せない温度下で、 おこなわれる。
その後、 仮焼成した塗布膜上に、 再度、 原料溶液を、 スピンコーテ ィング法によって、 膜厚が、 たとえば、 l O O nmとなるように、 塗 布して、 塗布膜を形成し、 乾燥した後、 塗布膜を、 約 2 0 0ないし 7 0 0°Cの酸素雰囲気下で、 仮焼成する。
次いで、 仮焼成した塗布膜上に、 さらに、 原料溶液を、 スピンコー ティング法によって、 膜厚が、 たとえば、 l O O nmとなるように、 塗布して、 塗布膜を形成し、 乾燥した後、 塗布膜を、 約 20 0ないし 7 0 0°Cの酸素雰囲気下で、 仮焼成する。
こう して、 仮焼成が完了すると、 仮焼成された塗布膜を、 約 7 0 0 ないし 9 0 0 °Cの酸素ガス雰囲気で、 焼成して、 塗布膜中のビスマス 層状化合物を結晶化させ、 たとえば、 3 0 0 n mの膜厚の誘電体層 5 を形成する。
こう して得られた誘電体層 5は、 化学量論的組成式: S r B i 4 T i 4 0 1 5で表わされたビスマス層状化合物を含んでいる。
仮焼成おょぴ焼成の過程で、 ビスマス層状化合物が、 [ 0 0 1 ]方位 に、 すなわち'、 c軸方向に配向される。
ビスマス層状化合物の c軸方向の配向度 ( % ) は、 誘電体層 5を 形成する際の塗布、仮焼成および焼成の条件を制御することによって、 制御可能であることが知ら.れているが、 本発明者の研究によれば、 誘 電体層 5に含まれるビスマス層状化合物の c軸方向の配向度 F ( % ) を制御することによって、 薄膜容量素子 1 の静電容量温度係数を変化 させることができることが見出されており、 とくに、 誘電体層 5が、 化学量論的組成式: S r B i 4 T i 4 O! 5で表わされる組成を有するビ スマス層状化合物を含んでいる場合には、 ビスマス層状化合物の c軸 方向の配向度 ( % ) を制御することによって、 薄膜容量素子 1の静 電容量温度係数を、 プラスの値からマイナスの値の間で、 大きく変化 させることが可能であることが判明している。
したがって、 本実施態様においては、 薄膜容量素子 1が、 所望の静 電容量温度係数を有するように、 誘電体層 5を形成する際の塗布、 仮 焼成およぴ焼成の条件が制御されて、 誘電体層 5に含まれるビスマス 層状化合物の c軸方向の配向度 ( % ) が決定される。
図 1に示されるように、 誘電体層 6上には、 白金によって、 上部電 極層 6が形成されている。
白金よりなる上部電極層 6は、 たとえば、 スパッタリングガスとし て、 アルゴンガスを用い、 支持基板 2、 絶縁層 3、 下部電極層 4およ び誘電体層 5の温度を室温 (2 5 °C ) に保持して、 スパッタリング法 によって、 誘電体層 5上に形成される。
上述のように、 本発明者の研究によれば、 誘電体層 5に含まれるビ スマス層状化合物の c軸方向の配向度 F ( % ) を制御することによつ て、 萍膜容量素子 1の静電容量温度係数を変化させることができるこ とが見出されており、 とくに、 誘電体層 5が、 化学量論的組成式: S r B i 4T i 401 5で表わされる組成を有するビスマス層状化合物を 含んでいる場合には、 ビスマス層状化合物の c軸方向の配向度 F (%) を制御することによって、 薄膜容量素子 1の静電容量温度係数を、 プ ラスの値からマイナスの値の間で、 大きく変化させることが可能であ ることが判明している。
したがって、 本実施態様によれば、 誘電体層 5は、 化学量論的組成 式: S r B i 4T i 40 i 5で表わされる組成を有するビスマス層状化合 物を含んでおり、 誘電体層 5を形成する際の塗布、 仮焼成および焼成 の条件が制御されて、 誘電体層 5に含まれるビスマス層状化合物の c 軸方向の配向度 (%) を決定するように構成されているから、 複数 の誘電体層を設けることなく、 所望の静電容量温度係数を有する薄膜 容量素子 1を得ることができ、 したがって、 薄膜容量素子 1を組み込 んだ電子回路を温度依存性を所望のように制御し、 電子回路が組み込 まれた電子機器の温度依存性を低下させることが可能になる。
本発明は、 以上の実施態様に限定されることなく、 特許請求の範囲 に記載された発明の範囲内で種々の変更が可能であり、 それらも本発 明の範囲内に包含されるものであることはいうまでもない。
たとえば、 前記実施態様においては、 薄膜容量素子 1の誘電体層 5 は、化学量論的組成式: S r B i 4T i 4O i 5で表わされる組成を有す るビスマス層状化合物を含む誘電体材料によって形成されているが、 薄膜容量素子 1の誘電体層 5を、 化学量論的組成式: S r B i 4T i 4 Oェ 5で表わされる組成を有するビスマス層状化合物を含む誘電体材 料によって、形成することは必ずしも必要でなく、化学量論的組成式: (B i 202) 2 + (Α^, Β^,Ο,^,) 2—、 あるいは、 B i zAm_x B 〇3 +3で表わされる組成 (記号 Ώは正の整数であり、 記号 Aは、 ナ トリウム (N a)、 カリウム (K)、 鉛 (P b)、 バリ ウム (B a )、 ス トロンチウム ( S r)、 カルシウム (C a ) およびビスマス (B i ) 力 らなる群より選ばれる少なく とも 1つの元素であり、記号^は、鉄(F e )、 コバルト (C o)、 クロム (C r )、 ガリウム (G a)、 チタン (T i )、 ニオブ (N b)、 タンタル (T a)、 アンチモン (S b)、 マンガ ン (Mn)、 バナジウム (V)、 モリブデン (Mo ) およびタンダステ ン (W) からなる群より選ばれる少なく とも 1つの元素である。 記号 _Aおよび/または を 2つ以上の元素で構成する場合、 それらの比率 は任意である。)を有するビスマス層状化合物を含む誘電体材料によつ て、 薄膜容量素子 1の誘電体層 5が形成されればよい。 さらに、 化学 量論的組成式: x S r B i 4 T i 4 01 5— ( 1 - ) ikf B i 4 T i 4 01 5で表わされる組成 (記号 Mは、 カルシウム、 バリ ゥムおよび鉛か ら選ばれる少なく とも 1つの元素であり、 0≤ X≤ 1である。) を有す るビスマス層状化合物を含む誘電体材料によって、 薄膜容量素子 1の 誘電体層 5を形成することもできる。 また、 化学量論的組成式: r B i 4 T i 4 01 5— ( 1 - ) MB i 4 Τ i 4 Ο i 5で表わされる組 成 (記号 Μは、 カルシウム、 バリ ウムおよび鉛から選ばれる少なく と も 1つの元素であり、 0≤ X≤ 1である。) を有するビスマス層状化合 物を含む誘電体材料によって、 薄膜容量素子 1の誘電体層 5を形成す ることもできる。 さらに、 化学量論的組成式: S r B i 4 T i 4 O x 5で表わされる組成を有するビスマス層状化合物を含む誘電体材料に よって、 薄膜容量素子 1の誘電体層 5を形成することもできる。
また、前記実施態様においては、誘電体層 5を形成するにあたって、 スピンコ一ティング法によって、 塗布膜が形成されているが、 スピン コーティング法によって、 塗布膜を形成することは必ずしも必要でな く、 スピンコーティング法に代えて、 たとえば、 ディップコ一ティン グ法によって、 塗布膜を形成してもよい。
さらに、 前記実施態様においては、 薄膜容量素子 1の支持基板 2が シリコン単結晶によって形成されているが、 薄膜容量素子 1の支持基 板 2をシリコン単結晶によって形成することは必ずしも必要でなく、 格子整合性に優れた S r T i 03 単結晶、 M g O単結晶、 L a A 1 O
3 単結晶などの単結晶、 ガラス、 溶融石英、 s i o2 /S iなどのァ モルファス材料、 Z r 02 /S i、 C e 02 /S iなどのその他の材 料などによって形成された支持基板 2を用いることもできる。
また、 前記実施態様においては、 薄膜容量素子 1の下部電極層 4が 白金によって形成されているが、 薄膜容量素子 1の下部電極層 4を白 金によって形成することは必ずしも必要でなく、 S r Mo〇3、 S r R u 03、 C a R u〇3、 S r V〇3、 S r C r〇3、 S r C o O L a N i O 3、 N b ドープ S r T i O 3などの導電性酸化物、 ルテニウム、 金、 パラジウム、 銀などの貴金属あるいはそれらの合金、 I TOなど の導電性ガラス、 ニッケル、 銅などの卑金属あるいはそれらの合金に よって、 薄膜容量素子 1の下部電極層 4を形成することもできる。 支 持基板 2を格子整合性に優れた材料を用いて形成した場合には、 下部 電極層 4は、 C a Ru〇3 や S r R u 03 などの導電性酸化物、 白金 やルテニウムなどの貴金属によって形成されることが好ましい。
さらに、 前記実施態様においては、 薄膜容量素子 1の下部電極層 4 は、 スバッタリング法によつて形成されているが、 薄膜容量素子 1の 下部電極層 4を、 スパッタリング法によって形成することは必ずしも 必要でなく、 真空蒸着法、 パルス レーザー蒸着法 (P LD)、 有機金属 化 ¾^ 相成; fe:法 (metal-organic cnemical vapor deposition: Mリ C VD)、 液相法 (C S D法) などの他の薄膜形成方法を用いて、 下部電 極層 4を形成することもできる。
また、 前記実施態様においては、 薄膜容量素子 1の誘電体層 5は、 有機金属分解法 (metal - organic decomposition: M O D法) によつ て形成されているが、 薄膜容量素子 1の誘電体層 5を有機金属分解法 によつて形成することは必ずしも必要でなく、 真空蒸着法、 スパッタ リング法、 パルスレーザー蒸着法 (P LD)、 有機金属化学気相成長法 (metal-organic chemical vanor deposition: MOC VD)、 ゾノレ ·ケ ル法などの他の液相法など、 他の薄膜形成方法を用いて、 誘電体層 5 を形成することもできる。 好ましくは、 誘電体層中のビスマス層状化 合物の c軸配向度 を向上させるためには、有機金属化学気相成長法、 パルス レーザー蒸着法 (P LD)、 真空蒸着法によって、誘電体層が形 成され、 他方、 誘電体層中のビスマス層状化合物の c軸配向度 を低 下させるためには、 有機金属分解法ゃゾル · ゲル法などの液相法 (C SD法) によって、 誘電体層が形成される。
さらに、 前記実施態様においては、 薄膜容量素子 1の誘電体層 5を 形成するにあたって、 原料溶液を、 スピンコーティング法によって、 下部電極層 4上に塗布しているが、 原料溶液を、 スピンコーティング 法によって、 下部電極層 4上に塗布することは必ずしも必要でなく、 ディップコ一ティング法、 スプレーコーティング法などの他の塗布法 を用いて、原料溶液を、下部電極層 4上に塗布するようにしてもよい。 また、 前記実施態様においては、 薄膜容量素子 1の上部電極層 6が 白金によって形成されているが、 薄膜容量素子 1の上部電極層 6を白 金によって形成することは必ずしも必要でなく、 N d 0、 N b O、 R e O 2、 R h O 2、 O s 02、 I r 02、 R u O 2、 R e 03、 S r Mo 03、 S r R u〇3、 C a R u 03、 S r V03、 S r C r 03、 S r C
0 O 3、 L a N i 03、 N b ドープ S r T i 03などの導電性酸化物、 ルテニウム、 金、 パラジウム、 銀などの貴金属あるいはそれらの合金、
1 TOなどの導電性ガラス、 ニッケル、 銅などの卑金属あるいはそれ らの合金によって、 薄膜容量素子 1の上部電極層 6を形成することも できる。
さらに、 前記実施態様においては、 薄膜容量素子 1の上部電極層 6 は、 スパッタリング法によって形成されているが、 薄膜容量素子 1の 上部電極層 6を、 スパッタリング法によって形成することは必ずしも 必要でなく、 真空蒸着法、 パルスレーザー蒸着法 (P LD)、 有機金属 ィ匕学 5¾个目成 法 (metal-organic chemical vapor deposition: M U C VD)、 液相法 (C S D法) などの他の薄膜形成方法を用いて、 上部電 極層 6を形成することもできる。
本発明によれば、 薄層化が可能で、 かつ、 温度補償特性に優れた薄 膜容量素子ならびにそれを含んだ電子回路および電子機器を提供する ことが可能になる。

Claims

請求の範囲
1 · 化学量論的組成式: (B i 202) 2 + (Am-1 Bm03m+ 1) 2—、 あ るいは、 B i 2_Am03 + 3で表わされる組成 (記号 inは正の 整数であり、 記号 Aは、 ナトリ ウム (N a )、 カリ ウム (K)、 鉛 (P b )、 バリ ウム (B a )、 ス トロンチウム (S r )、 カルシウム (C a ) およびビスマス (B i ) からなる群より選ばれる少なく とも 1つの 元素であり、 記号 5は、 鉄 (F e )、 コバルト (C o)、 クロム (C r )、 ガリ ウム (G a )、 チタン (T i )、 ニオブ (N b)、 タンタル (T a )、 アンチモン ( S b )、 マンガン (Mn)、 バナジウム (V)、 モリブデン (Mo ) およびタングステン (W) からなる群より選ば れる少なく とも 1つの元素である。 記号^ および/または を 2つ 以上の元素で構成する場合、 それらの比率は任意である。) を有する ビスマス層状化合物を含む誘電体材料によつて形成された誘電体層 を、 第一の電極層と第二の電極層の間に備えたことを特徴とする薄 膜容量素子。
2. 前記ビスマス層状化合物の静電容量温度係数が、 1 0 0 0 p p m /Kないし一 7 0 0 p p mZKの範囲にあることを特徴とする請求 の範囲第 1項に記載の薄膜容量素子。
3. 前記ビスマス層状化合物が、 さらに、 スカンジウム (S c )、 イ ツ トリ ウム (Y)、 ランタン (L a ), セリ ウム (C e )、 プラセオジム (P r )、 ネオジム (N d )、 プロメチウム (P m)、 サマリ ウム ( S m)、 ユウ口ピウム (E u)、 ガドリニウム (G d)、 テルビウム (T b)、 ジスプロシウム (D y)、 ホルミウム (H o)、 エルビウム (E r )、 ツリ ウム ( T m)、 イッテルビウム ( Y b ) およびルテチゥム (L u) からなる群より選ばれる少なく とも 1つの希土類元素を含 んでいることを特徴とする請求の範囲第 1項に記載の薄膜容量素子。
4. 前記ビスマス層状化合物が、 さらに、 スカンジウム (S c )、 イツ トリ ウム (Y)、 ランタン (L a )、 セリ ウム (C e )、 プラセオジム (P r )、 ネオジム (N d)、 プロメチウム (Pm)、 サマリ ウム (Sm)、 ユウ口ピウム (E u)、 ガドリニウム (G d)、 テルビウム (T b)、 ジスプロシウム (D y )、 ホルミゥム (H o )、 エルビウム (E r )、 ツリ ウム (Tm)、 イッテルビウム (Y b ) およびルテチウム (L u) からなる群より選ばれる少なく とも 1つの希土類元素を含んでいる ことを特徴とする請求の範囲第 2項に記載の薄膜容量素子。
5. 化学量論的組成式: S r B i 4 T i 4 015— ( 1 - x) MB i 4 T i 4015で表わされる組成 (記号 Mは、 カルシウム、 バリ ゥムぉ よび鉛から選ばれる少なく とも 1つの元素であり、 0≤ x≤ lであ る。 )を有するビスマス層状化合物を含む誘電体材料によつて形成さ れた誘電体層を、 第一の電極層と第二の電極層の層間に備えたこと を特徴とする薄膜容量素子。
6. 前記誘電体層が、 化学量論的組成式: S r B i 4 T i 4 015で表 わされるビスマス層状化合物を含んでいることを特徴とする請求の 範囲第 5項に記載の薄膜容量素子。
7. 前記ビスマス層状化合物の静電容量温度係数が、 8 0 0 p p m/ Kないし一 1 5 0 p p m/Kの範囲にあることを特徴とする請求の 範囲第 6項に記載の薄膜容量素子。
8. 前記ビスマス層状化合物が、 さらに、 スカンジウム (S c )、 イツ トリ ウム (Y)、 ランタン (L a ), セリ ウム (C e プラセオジム (P r )、 ネオジム (N d)、 プロメチウム (Pm)、 サマリ ウム ( S m)、 ユウ口ピウム (E u)、 ガドリニウム (G d)、 テルビウム (T b)、 ジスプロシウム (D y )、 ホルミウム (H o ), エルビウム (E r )、 ツリ ウム (Tm)、 ィッテルビウム (Y b ) およびルテチウム (L u) からなる群より選ばれる少なく とも 1つの希土類元素を含 んでいることを特徴とする請求の範囲第 5項に記載の薄膜容量素子。
9. 前記ビスマス層状化合物が、 さらに、 スカンジウム (S c )、 イツ トリ ウム (Y)、 ランタン (L a)、 セリ ウム (C e)、 プラセオジム
(P r )、 ネオジム (N d)、 プロメチウム (Pm)、 サマリ ウム (S m)、 ユウ口ピウム (E u)、 ガドリニウム (G d)、 テルビウム (T b)、 ジスプロシウム (D y )、 ホルミウム (H o)、 エルビウム (E r )、 ツリ ウム (Tm)、 イツテルビゥム (Y b ) およびルテチウム
(L u) からなる群より選ばれる少なく とも 1つの希土類元素を含 んでいることを特徴とする請求の範囲第 6項に記載の薄膜容量素子。
10. 前記ビスマス層状化合物が、 さらに、 スカンジウム (S c )、 イツ トリ ウム (Y)、 ランタン (L a ), セリ ウム (C e)、 プラセオジム (P r )、 ネオジム (N d )、 プロメチウム ( P m)、 サマリ ウム ( S m)、 ユウ口ピウム (E u)、 ガドリニウム (G d)、 テルビウム (T b)、 ジスプロシウム ( D y )、 ホルミウム (H o), エルビウム (E r )、 ツリ ウム (Tm)、 ィッテルビウム (Y b ) およびルテチウム (L u) からなる群より選ばれる少なく とも 1つの希土類元素を含 んでいることを特徴とする請求の範囲第 7項に記載の薄膜容量素子。
11. 化学量論的組成式: (B i 202) 2 + 03+ 1) 2—、 あ るいは、 B i 2 ∞ i 3m+ 3で表わされる組成 (記号 は正の 整数であり、 記号 Aは、 ナトリ ウム (N a )、 カリ ウム (K)、 鉛 (Ρ b)、 ノ リ ウム (B a )、 ス ト口ンチウム (S r )、 カルシウム (C a ) およびビスマス (B i ) からなる群より選ばれる少なく とも 1つの 元素であり、 記号 5は、 鉄 (F e )、 コバルト (C o)、 クロム (C r )、 ガリ ウム (G a)、 チタン (T i )、 ニオブ (Nb )、 タンタル (T a)、 アンチモン (S b)、 マンガン (Mn)、 バナジウム (V)、 モリブデン (Mo) およびタングステン (W) からなる群より選ば れる少なく とも 1つの元素である。 記号^ および/または を 2つ 以上の元素で構成する場合、 それらの比率は任意である。) を有するビ スマス層状化合物を含む誘電体材料によって形成された誘電体層を、 第一の電極層と第二の電極層の間に備えた薄膜容量素子を含むこと を特徴とする電子回路。
12. 化学量論的組成式: (B i 202) 2 + {A^^^ 3 m+ 1) 2—、 あ るいは、 B i 2 Am— ^m03m+ 3で表わされる組成 (記号/ Ώは正の 整数であり、 記号 _Λは、 ナトリ ウム (N a )、 カリ ウム (K)、 鉛 (Ρ b )、 バリ ウム (B a )、 ス ト口ンチウム (S r )、 カルシウム (C a ) およびビスマス (B i ) からなる群より選ばれる少なく とも 1つの 元素であり、 記号 は、 鉄 (F e;)、 コバルト (C o)、 クロム (C r )、 ガリ ウム (G a )、 チタン (T i )、 ニオブ (N b )、 タンタル (T a )、 アンチモン ( S b )、 マンガン (Mil )、 バナジウム (V)、 モリブデン (Mo ) およびタングステン (W) からなる群より選ば れる少なく とも 1つの元素である。 記号^ 4および/または を 2つ 以上の元素で構成する場合、 それらの比率は任意である。) を有する ビスマス層状化合物を含む誘電体材料によって形成された誘電体層 を、 第一の電極層と第二の電極層の間に備えた薄膜容量素子を含む ことを特徴とする電子機器。
13. 前記ビスマス層状化合物の静電容量温度係数が、 l O O O p p m ZKないし一 7 0 0 p p m/Kの範囲にあることを特徴とする請求 の範囲第 1 2項に記載の電子機器。
14. 前記ビスマス層状化合物が、 さらに、 スカンジウム (S c )、 イツ トリ ウム (Y)、 ランタン (L a)、 セリ ウム (C e:)、 プラセオジム
(P r )、 ネオジム (N d )、 プロメチウム (Pm)、 サマリ ウム (S m)、 ユウ口ピウム (E u)、 ガドリニウム (G d)、 テルビウム (T b )、 ジスプロシウム (D y)、 ホルミ ウム (H o )、 エルビウム (E r )、 ツリ ウム (Tm)、 イッテルビウム (Y b ) およびルテチウム (L u ) からなる群より選ばれる少なく とも 1つの希土類元素を含ん でいることを特徴とする請求の範囲第 12項に記載の電子機器。
15. 前記ビスマス層状化合物が、 さらに、 スカンジウム (S c;)、 イツ トリ ウム (Y)、 ランタン (L a )、 セリ ウム (C e;)、 プラセオジム ( P r )、 ネオジム (N d)、 プロメチウム ( P m)、 サマリ ウム (S m)、 ユウ口ピウム (E u)、 ガドリニウム (G d)、 テルビウム (T b)、 ジスプロシウム (D y )、 ホルミウム (H o ), エルビウム (E r )、 ツリ ウム (Tm)、 イツテルビゥム (Y b ) およびルテチウム ( L u ) からなる群より選ばれる少なく とも 1つの希土類元素を含 んでいることを特徴とする請求の範囲第 1 3項に記載の電子機器。
16. 化学量論的組成式 ·· ぶ S r B i 4 T i 4 O i 5— ( 1 一 ) MB i 4 T i 401 5で表わされる組成 (記号 Mは、 カルシウム、 バリゥムぉ よび鉛から選ばれる少なく とも 1つの元素であり、 0 ≤ x≤ 1であ る。)を有するビスマス層状化合物を含む誘電体材料によって形成さ れた誘電体層を、 第一の電極層と第二の電極層の間に備えた薄膜容 量素子を含むことを特徴とする電子機器。
17. 前記誘電体層が、 化学量論的組成式: S r B i 4 T i 4 01 5で表 わされるビスマス層状化合物を含んでいることを特徴とする請求の 範囲第 1 6項に記載の電子機器。
18. 前記ビスマス層状化合物の静電容量温度係数が、 S O O p p mZ Κないし一 150 p p mZKの範囲にあることを特徴とする請求の 範囲第 1 7項に記載の電子機器。
19. 前記ビスマス層状化合物が、 さらに、 スカンジウム (S c )、 イツ トリ ウム (Y)、 ランタン (L a )、 セリ ウム (C e;)、 プラセオジム (P r )、 ネオジム (N d)、 プロメチウム (Pm)、 サマリ ウム (S m)、 ユウ口ピウム (E u)、 ガドリニウム (G d)、 テルビウム (T b) ジスプロシウム (D y)、 ホルミウム (H o)、 エルビウム (E r )、 ッ リ ウム (Tm)、 イッテルビウム (Y b) お びルテチウム (L u) からなる群より選ばれる少なく とも 1つの希土類元素を含んでいる ことを特徴とする請求の範囲第 1 6項に記載の電子機器。
20. 前記ビスマス層状化合物が、 さらに、 スカンジウム (S c )、 イツ トリ ウム (Y)、 ランタン (L a ), セリ ウム (C e ), プラセオジム (P r )、 ネオジム (N d)、 プロメチウム (Pm)、 サマリ ウム (S m)、 ユウ口ピウム (E u)、 ガドリニウム (G d)、 テルビウム (T b)、 ジスプロシウム (D y)、 ホルミゥム (H o), エルビウム (E r )、 ツリ ウム (Τηι)、 ィッテルビウム (Y b) およびルテチウム (L u) からなる群より選ばれる少なく とも 1つの希土類元素を含 んでいることを特徴とする請求の範囲第 1 7項に記載の電子機器。
21. 前記ビスマス層状化合物が、 さらに、 スカンジウム (S c )、 イツ トリ ウム (Y)、 ランタン (L a )、 セリ ウム (C e )、 プラセオジム
(P r )、 ネオジム (N d)、 プロメチウム (Pm)、 サマリ ゥム (S m)、 ユウ口ピウム ( E u )、 ガドリニウム ( G d )、 テルビウム (T b)、 ジスプロシウム (D y)、 ホノレミゥム (H o), エルビウム (E r )、 ツリ ウム (Tm)、 ィッテルビウム (Y b) およびルテチウム
(L u) からなる群より選ばれる少なく とも 1つの希土類元素を含 んでいることを特徴とする請求の範囲第 1 8項に記載の電子機器。
PCT/JP2004/001979 2003-02-27 2004-02-20 薄膜容量素子ならびにそれを含んだ電子回路および電子機器 WO2004077565A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP04713201A EP1598871A1 (en) 2003-02-27 2004-02-20 Thin-film capacitative element and electronic circuit or electronic equipment including the same
JP2005502859A JPWO2004077565A1 (ja) 2003-02-27 2004-02-20 薄膜容量素子ならびにそれを含んだ電子回路および電子機器
US10/546,498 US20060237760A1 (en) 2003-02-27 2004-02-20 Thin-film capacitative element and electronic circuit and electronic equipment including the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003050213 2003-02-27
JP2003-50213 2003-02-27

Publications (1)

Publication Number Publication Date
WO2004077565A1 true WO2004077565A1 (ja) 2004-09-10

Family

ID=32923338

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/001979 WO2004077565A1 (ja) 2003-02-27 2004-02-20 薄膜容量素子ならびにそれを含んだ電子回路および電子機器

Country Status (7)

Country Link
US (1) US20060237760A1 (ja)
EP (1) EP1598871A1 (ja)
JP (1) JPWO2004077565A1 (ja)
KR (1) KR20050100700A (ja)
CN (1) CN1754261A (ja)
TW (1) TWI234174B (ja)
WO (1) WO2004077565A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2417243A (en) * 2004-08-18 2006-02-22 Nat Inst Of Advanced Ind Scien Complex oxide having p-type thermoelectric characteristics

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004077460A1 (ja) * 2003-02-27 2004-09-10 Tdk Corporation 薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子、薄膜積層コンデンサ、電子回路および電子機器
USD560520S1 (en) 2005-07-18 2008-01-29 Garmin Ltd. GPS exercise monitoring device
USD550105S1 (en) * 2005-07-18 2007-09-04 Garmin Ltd. GPS exercise monitoring device
CN101657393B (zh) 2007-04-19 2012-07-18 日本特殊陶业株式会社 压电陶瓷组合物和压电器件
US8921275B2 (en) * 2009-09-07 2014-12-30 Furukawa Electric Co., Ltd. Tape-shaped base for superconducting wire, and superconducting wire
US8546944B2 (en) * 2010-12-22 2013-10-01 Intel Corporation Multilayer dielectric memory device
CN103680951B (zh) * 2013-12-13 2016-09-28 大连天壹电子有限公司 干式积层陶瓷电容器的外部电极制造方法
KR102259923B1 (ko) * 2019-11-15 2021-06-02 광주과학기술원 유전박막, 이를 포함하는 멤커패시터, 이를 포함하는 셀 어레이, 및 그 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06305817A (ja) * 1993-04-28 1994-11-01 Tdk Corp 強誘電性圧電磁器組成物
JPH07201225A (ja) * 1993-12-28 1995-08-04 Matsushita Electric Ind Co Ltd 誘電体磁器組成物
JPH0925124A (ja) * 1995-07-10 1997-01-28 Mitsubishi Materials Corp Bi系強誘電体薄膜形成用組成物並びにBi系強誘電体薄膜及びその製造方法
JPH0931635A (ja) * 1995-07-18 1997-02-04 Mitsubishi Materials Corp Bi系強誘電体薄膜形成用ターゲット材及びBi系強誘電体薄膜の製造方法
JPH1056142A (ja) * 1996-05-30 1998-02-24 Oki Electric Ind Co Ltd 半導体記憶素子およびその形成方法
JP2000169297A (ja) * 1998-09-29 2000-06-20 Sharp Corp 酸化物強誘電体薄膜の製造方法、酸化物強誘電体薄膜及び酸化物強誘電体薄膜素子

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206788A (en) * 1991-12-12 1993-04-27 Ramtron Corporation Series ferroelectric capacitor structure for monolithic integrated circuits and method
US5955754A (en) * 1992-10-23 1999-09-21 Symetrix Corporation Integrated circuits having mixed layered superlattice materials and precursor solutions for use in a process of making the same
US5248564A (en) * 1992-12-09 1993-09-28 Bell Communications Research, Inc. C-axis perovskite thin films grown on silicon dioxide
US5426075A (en) * 1994-06-15 1995-06-20 Ramtron International Corporation Method of manufacturing ferroelectric bismuth layered oxides
JP3363301B2 (ja) * 1995-03-08 2003-01-08 シャープ株式会社 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
KR100381498B1 (ko) * 1995-05-22 2005-02-05 미쓰비시 마테리알 가부시키가이샤 비스무스계유전체박막및그의형성방법및그박막형성용조성물
KR100199095B1 (ko) * 1995-12-27 1999-06-15 구본준 반도체 메모리 셀의 캐패시터 구조 및 그 제조방법
JP3193302B2 (ja) * 1996-06-26 2001-07-30 ティーディーケイ株式会社 膜構造体、電子デバイス、記録媒体および強誘電体薄膜の製造方法
JP3195265B2 (ja) * 1997-01-18 2001-08-06 東京応化工業株式会社 Bi系強誘電体薄膜形成用塗布液およびこれを用いて形成した強誘電体薄膜、強誘電体メモリ
US5773314A (en) * 1997-04-25 1998-06-30 Motorola, Inc. Plug protection process for use in the manufacture of embedded dynamic random access memory (DRAM) cells
JP3472087B2 (ja) * 1997-06-30 2003-12-02 Tdk株式会社 膜構造体、電子デバイス、記録媒体および酸化物導電性薄膜の製造方法
US5994276A (en) * 1997-09-08 1999-11-30 Mcmaster University Composite high Tc superconductor film
JP3549715B2 (ja) * 1997-10-15 2004-08-04 日本電気株式会社 Bi層状強誘電体薄膜の製造方法
US6096343A (en) * 1997-10-27 2000-08-01 Gerhard Gergely Instant calcium/soybean granules, their use and process for their preparation
JP3391268B2 (ja) * 1998-01-20 2003-03-31 株式会社村田製作所 誘電体セラミックおよびその製造方法、ならびに、積層セラミック電子部品およびその製造方法
US6107136A (en) * 1998-08-17 2000-08-22 Motorola Inc. Method for forming a capacitor structure
US20020153543A1 (en) * 1998-09-29 2002-10-24 Takeshi Kijima Method for manufacturing oxide ferroelectric thin film oxide ferroelectric thin film and oxide ferroelectric thin film element
US6251816B1 (en) * 1998-12-31 2001-06-26 Mra Laboratories, Inc. Capacitor and dielectric ceramic powder based upon a barium borate and zinc silicate dual-component sintering flux
US6198617B1 (en) * 1999-01-12 2001-03-06 United Microelectronics Corp. Multi-layer metal capacitor
JP3823591B2 (ja) * 1999-03-25 2006-09-20 三菱電機株式会社 Cvd原料用気化装置およびこれを用いたcvd装置
US6235603B1 (en) * 1999-07-12 2001-05-22 Motorola Inc. Method for forming a semiconductor device using an etch stop layer
US6358857B1 (en) * 1999-07-23 2002-03-19 Micron Technology, Inc. Methods of etching insulative materials, of forming electrical devices, and of forming capacitors
EP1077092A3 (en) * 1999-08-16 2004-03-17 Murata Manufacturing Co., Ltd. Piezoelectric element
JP3401558B2 (ja) * 1999-12-14 2003-04-28 独立行政法人産業技術総合研究所 エピタキシャル複合構造体およびこのものを利用した素子
US6566698B2 (en) * 2000-05-26 2003-05-20 Sony Corporation Ferroelectric-type nonvolatile semiconductor memory and operation method thereof
US6437380B1 (en) * 2001-03-28 2002-08-20 Symetrix Corporation Ferroelectric device with bismuth tantalate capping layer and method of making same
US6559001B2 (en) * 2001-05-30 2003-05-06 International Business Machines Corporation Methods of patterning a multi-layer film stack and forming a lower electrode of a capacitor
US6734456B2 (en) * 2001-11-15 2004-05-11 Matsushita Electric Industrial Co., Ltd. Ferroelectric film and semiconductor device
JP2003209179A (ja) * 2002-01-15 2003-07-25 Fujitsu Ltd 容量素子及びその製造方法
JP4036707B2 (ja) * 2002-08-12 2008-01-23 三洋電機株式会社 誘電体素子および誘電体素子の製造方法
JP4548571B2 (ja) * 2002-10-08 2010-09-22 日本特殊陶業株式会社 積層コンデンサの製造方法
US6876536B2 (en) * 2002-12-27 2005-04-05 Tdk Corporation Thin film capacitor and method for fabricating the same
US6958900B2 (en) * 2003-02-26 2005-10-25 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US6885540B2 (en) * 2003-02-26 2005-04-26 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US6977806B1 (en) * 2003-02-26 2005-12-20 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US6788522B1 (en) * 2003-02-26 2004-09-07 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US6891714B2 (en) * 2003-02-26 2005-05-10 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US7067458B2 (en) * 2003-02-26 2006-06-27 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US20040164416A1 (en) * 2003-02-26 2004-08-26 Tdk Corporation Multi-layered unit
US6930875B2 (en) * 2003-06-12 2005-08-16 Tdk Corporation Multi-layered unit
US6831824B1 (en) * 2003-11-10 2004-12-14 Lambert Devoe Surface mountable vertical multi-layer capacitor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06305817A (ja) * 1993-04-28 1994-11-01 Tdk Corp 強誘電性圧電磁器組成物
JPH07201225A (ja) * 1993-12-28 1995-08-04 Matsushita Electric Ind Co Ltd 誘電体磁器組成物
JPH0925124A (ja) * 1995-07-10 1997-01-28 Mitsubishi Materials Corp Bi系強誘電体薄膜形成用組成物並びにBi系強誘電体薄膜及びその製造方法
JPH0931635A (ja) * 1995-07-18 1997-02-04 Mitsubishi Materials Corp Bi系強誘電体薄膜形成用ターゲット材及びBi系強誘電体薄膜の製造方法
JPH1056142A (ja) * 1996-05-30 1998-02-24 Oki Electric Ind Co Ltd 半導体記憶素子およびその形成方法
JP2000169297A (ja) * 1998-09-29 2000-06-20 Sharp Corp 酸化物強誘電体薄膜の製造方法、酸化物強誘電体薄膜及び酸化物強誘電体薄膜素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2417243A (en) * 2004-08-18 2006-02-22 Nat Inst Of Advanced Ind Scien Complex oxide having p-type thermoelectric characteristics
GB2417243B (en) * 2004-08-18 2006-12-13 Nat Inst Of Advanced Ind Scien Complex oxide having p-Type thermoelectric characteristics
US7554029B2 (en) 2004-08-18 2009-06-30 National Institute Of Advanced Industrial Science And Technology Complex oxide having p-type thermoelectric characteristics

Also Published As

Publication number Publication date
CN1754261A (zh) 2006-03-29
TW200425182A (en) 2004-11-16
TWI234174B (en) 2005-06-11
JPWO2004077565A1 (ja) 2006-06-08
EP1598871A1 (en) 2005-11-23
KR20050100700A (ko) 2005-10-19
US20060237760A1 (en) 2006-10-26

Similar Documents

Publication Publication Date Title
US7312514B2 (en) High-permittivity insulation film, thin film capacity element, thin film multilayer capacitor, and production method of thin film capacity element
JP6623569B2 (ja) 薄膜誘電体及び薄膜コンデンサ素子
JPWO2004061881A1 (ja) 薄膜コンデンサおよびその製造方法
WO2004077565A1 (ja) 薄膜容量素子ならびにそれを含んだ電子回路および電子機器
US6891714B2 (en) Multi-layered unit including electrode and dielectric layer
US6930875B2 (en) Multi-layered unit
JPH09102587A (ja) 強誘電体薄膜素子
CN104817320A (zh) 压电组合物和压电元件
US6977806B1 (en) Multi-layered unit including electrode and dielectric layer
JP3500787B2 (ja) ビスマス化合物の製造方法とビスマス化合物の誘電体物質
US6958900B2 (en) Multi-layered unit including electrode and dielectric layer
TWI235390B (en) Thin film capacitive element, and electronic circuit and electronic device including the same
JP7192383B2 (ja) 金属酸窒化物薄膜および金属酸窒化物薄膜の製造方法、並びに、容量素子
US6788522B1 (en) Multi-layered unit including electrode and dielectric layer
WO2004077563A1 (ja) 電極層および誘電体層を含む積層体ユニット
CN109767915B (zh) 金属氮氧化物薄膜及金属氮氧化物薄膜的制造方法、以及电容元件
US7067458B2 (en) Multi-layered unit including electrode and dielectric layer

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005502859

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2004713201

Country of ref document: EP

Ref document number: 2006237760

Country of ref document: US

Ref document number: 10546498

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020057015637

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 20048053766

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020057015637

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004713201

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10546498

Country of ref document: US

WWW Wipo information: withdrawn in national office

Ref document number: 2004713201

Country of ref document: EP

点击 这是indexloc提供的php浏览器服务,不要输入任何密码和下载