+

WO2003038610A1 - Installation de programme compile notamment dans une carte a puce - Google Patents

Installation de programme compile notamment dans une carte a puce Download PDF

Info

Publication number
WO2003038610A1
WO2003038610A1 PCT/FR2002/003599 FR0203599W WO03038610A1 WO 2003038610 A1 WO2003038610 A1 WO 2003038610A1 FR 0203599 W FR0203599 W FR 0203599W WO 03038610 A1 WO03038610 A1 WO 03038610A1
Authority
WO
WIPO (PCT)
Prior art keywords
compiled program
program
compiled
pgc
processing device
Prior art date
Application number
PCT/FR2002/003599
Other languages
English (en)
Inventor
Lilian Burdy
Ludovic Casset
Damien Deville
Antoine Requet
Original Assignee
Gemplus
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemplus filed Critical Gemplus
Priority to US10/491,916 priority Critical patent/US20050183081A1/en
Priority to EP02790528A priority patent/EP1442370A1/fr
Publication of WO2003038610A1 publication Critical patent/WO2003038610A1/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment

Definitions

  • the present invention relates to the installation of a program compiled in intermediate language, such as an application or a service library, which was originally written in a high level object oriented language and which must be downloaded and executed in a device. data processing with low memory and processing capacity.
  • the data processing device is for example a portable electronic object such as a smart card.
  • the invention relates to the process of verifying a compiled program loaded in the data processing device, during its installation therein.
  • a code verifier in the data processing device verifies low-level security properties in a loaded compiled program in order to ensure that the loaded code cannot influence the security mechanisms of the included processing device especially in the interpreter and the memory management means.
  • Verification mainly consists of analyzing the loaded code, comparing information contained in the compiled program and keeping some of it.
  • integrating a code verifier into a processing device such as a smart card, whose resources are relatively limited, poses memory problems both in terms of memory size and of the time required to perform the verification operations.
  • the compiled program can be modified outside the processing device while ensuring that the program has the same meaning but facilitates verification.
  • the modification of the compiled program does not make it compatible with the processing devices which were able to receive it initially without change.
  • the present invention aims to make the installation of a compiled program faster in a data processing device, without modifying the interpretation of the program.
  • a method for installing a program made up of several components and compiled outside a data processing device to be executed in it is characterized in that it comprises the steps of: detecting outside the data processing device, predetermined installation information in the components of the compiled program,
  • first and second additional components containing predetermined detected information respectively which are reformulated and necessary also for the installation of other programs in the data processing device and which are reformulated and are only necessary for the installation of said compiled program, load from outside the compiled program and the first and second components additional in the data processing device, and install the compiled program loaded in dependence on the predetermined information reformulated in the first and second additional components.
  • the invention does not add information to the compiled program to be executed and is an effective solution for quickly accessing information necessary for the installation of the program thanks to an optimization in terms of access time and memory. the verification process of the compiled program.
  • the method comprises the step of removing the second additional component in the data processing device before any execution of the compiled program.
  • the information predetermined in the loaded compiled program cannot be stored in part.
  • the method of the invention comprises recognition of the first and second additional components in the data processing device so as to store only the loaded compiled program and not to store the additional components if the latter are not not recognized by the data processing device, and to memorize the compiled program without the information predetermined detected but with the additional components if these are recognized by the data processing device.
  • the predetermined information detected can relate to the format and to the typing of the compiled program
  • the step of installing comprises a step of checking the format of the loaded compiled program and a step of checking the typing of the loaded compiled program depending on the predetermined information reformulated.
  • FIG. 1 is a block diagram of a server and client system of the chip card type in a reception terminal, in which the main steps of the method for installing a program compiled according to the invention are shown.
  • FIG. 1 there is conventionally a client / server system comprising software means for the implementation of the program installation method according to the invention.
  • the client and the server are connected through a telecommunications network of internet RES type.
  • the client is a data processing device with low memory and data processing capacity.
  • the client is a portable electronic object of the CP chip card type, also known as a microcontroller card or with an integrated circuit, housed in a removable manner in a reader of a TE reception terminal.
  • the smart card to which we will refer in the following as that example of a data processing device is of any known type of contact or contactless smart card, and may be a payment card, a telephone card, an additional card, a game card, etc.
  • the electronic terminal TE can be a personal electronic computer PC, or a banking terminal, or a point of sale terminal.
  • the terminal TE and the smart card CA can be a mobile cellular radiotelephone terminal and a removable telephone subscriber identity module SIM (Subscriber Identity Module).
  • the data processing device can be a portable electronic object such as a personal digital assistant PDA (Personal Digital Assistant) or an electronic purse linked by modem to the telecommunications network RES.
  • FIG. 1 relate to functions having a link with the invention and which can correspond to software and / or hardware modules installed respectively in the server SE and the smart card CP.
  • FIG. 1 also shows steps for installing a program compiled according to the invention which are carried out respectively by functional blocks in the server and the smart card CP.
  • the TE reception terminal is considered transparent to the installation process, that is to say does not intervene directly in the processing relating to the installation of a compiled program.
  • the SE server as an electronic means external to the CP card, is for example the server from a website belonging to the publisher of the CP card, or else to the editor of a source program PG to download into the CP card.
  • the source program PG to be loaded and executed in the smart card CP was initially written in a high level language of the object oriented type such as the Java language, or more particularly the Java Card language.
  • the server SE comprises a compiler CM which converts the program PG in source language Java Card into a program compiled PGC in intermediate language, also called pseudocode, composed of instruction words formed by bytes, called bytecodes, which are ready to be executed by an IT interpreter constituting the Java Card virtual machine in the smart card CP.
  • CM compiler CM which converts the program PG in source language Java Card into a program compiled PGC in intermediate language, also called pseudocode, composed of instruction words formed by bytes, called bytecodes, which are ready to be executed by an IT interpreter constituting the Java Card virtual machine in the smart card CP.
  • the compiled program PGC is an application, that is to say a compiled file structured in several CO software components which may each correspond to an object class, or to several object classes grouped together. in a package, or at an interface.
  • a component such as a class, comprises predetermined IP information which, according to the invention, is necessary for the installation of the program compiled in the smart card CP.
  • the IP information contributes to the verification of the PGC compiled program during the loading and before any execution thereof in the smart card CP.
  • IP information mainly concerns the format and typing of the PGC compiled program. Verification of the format essentially concerns the syntax and / or the structure of the compiled program, for example the correct lengths of the attributes of the fields, the correct format of the instructions, etc.
  • the typing is relative to the semantics and syntax of the code in the components of the compiled program PGC so as to ensure the consistency (consistency) of the instructions inside a component and between the components of the compiled program and with components of other programs.
  • the server SE includes a compiled program preprocessing module PT which essentially performs two steps of the method of the invention outside of the smart card CP : a detection step SI for detecting predetermined information IP relating to the format and typing in the components CO of the compiled program PGC, and a construction step S2 to construct two additional components CAD1 and CAD2.
  • the preprocessing module PT detects predetermined information in the components CO of the compiled program PGC which are relating to the format and the typing of the program PGC and which will be used for the subsequent verification of the latter in the smart card CP.
  • the detected information is not extracted from the CO components, but only copied to a predetermined memory location in the server in order to build the two additional components in the next step S2.
  • the CO components in the PGC compiled program are not thus modified in the PT preprocessing module so that any smart card which receives the PGC compiled program and which is unable to recognize the additional components CAD1 and CAD2, can execute the compiled program not changed.
  • the step of constructing additional components S2 mainly consists in reformulating the predetermined information IP detected in the CO components and in classifying them into two categories: the information necessary later for the verification of other programs and the information only necessary for the verification of this program compiled, the latter can be erased at least partially.
  • the PT preprocessing module analyzes the predetermined information detected so as to reformulate it in order to access it more quickly during the installation of the compiled program and in order to reduce the size of the memory location occupied by the detected information IP, and more generally by the compiled PGC program. For example, the PT module removes redundancies in detected IP information; according to a particular example, when two labels identify two entries relating to two structures having the same content in a table relating for example to the constant_j? ool field, one of the two entries is deleted in step S2.
  • the predetermined information reformulated IP is classified into two additional components CAD1 and CAD2 according to whether this information is used only or not for the installation of the compiled program PGC in the smart card CP.
  • the first additional component CAD1 contains IP information which is exported, that is to say accessible to other programs.
  • This first reformulated predetermined information must be kept in the chip card CP after the installation of the compiled program PGC.
  • the first information for example relating to class fields, can be used to verify in particular other applications or packages or components, that is to say other compiled programs imported subsequently into the CP smart card, and must therefore be accessible for later verifications in the map.
  • the reformulated predetermined information classified in the first additional component CAD1 is thus accessible to all the applications and therefore to all of the components thereof installed in the smart card CP thanks to their exported nature.
  • second reformulated predetermined information classified in the second additional component CAD2 is information not exported in order to make them visible only inside the compiled program PGC in question and to make them inaccessible from another package or another program.
  • the second reformulated predetermined information will only be used to install the compiled program PGC in the chip card CP, that is to say, to verify that of the program PGC, and will therefore not be kept in memory in the card after this installation so as to reduce the memory occupation by the PGC program, as will be seen below.
  • the PT preprocessing module uses a known extension mechanism of the compiled program provided by the designer of the Java Card language.
  • the step SI copies a specific component called “descriptor” DES which is included in the program PGC and which already contains information predetermined IP required for further verification.
  • This variant relates to the context of the Java Card language for which the verification process must adapt to the execution context already existing in the chip card CP, that is to say the virtual machine IT in it cannot be changed.
  • step S2 reformulates the predetermined information IP found in the descriptor DES and classifies them into two additional components CAD1 and CAD2 having the exported and non-exported characters respectively.
  • the first additional component CAD1 contains predetermined information of format and typing which are obligatorily preserved to check other imported programs, and thus constitutes a descriptor component "export".
  • the second additional component CAD2 includes predetermined format and typing information which are only used for the verification of the PGC compiled program, and which cannot be accessed by another compiled program, i.e. by another class or another package or interface not belonging to the PGC compiled program, and thus constitutes an "internal" descriptor component.
  • a possibly secure charger CH assembles the compiled program PGC and the two additional components CAD1 and CAD2 for example in a web page which is downloaded into the smart card CP through the internet network RES and the terminal TE.
  • the download of the PGC compiled program from the SE server is carried out transparently through a browser and an intermediate software module of plugin or proxy type TE terminal.
  • a verifier VER included in the smart card CP performs other steps C1 to C5 of the method for installing a program compiled according to the invention.
  • the smart card CP also includes an ED link editor and an IT interpreter constituting the Java Card virtual machine. All these software modules are installed in the non-rewritable ROM memory and the non-volatile EEPROM memory of the smart card.
  • the verifier VER verifies the format and the typing of the downloaded compiled program PGC and the ED link editor ensures the links between the components CO of the downloaded program PGC with those of the applications already installed in the smart card CP.
  • the IT interpreter is for example a virtual machine which interprets the standardized instructions of the compiled program PGC so that it is executed in native code by the microprocessor PR of the card.
  • the VER verifier begins the verification of the compiled program loaded with PGC by examining the identifiers of the additional components CAD1 and CAD2 in the extension of the PGC program in step Cl. If the verifier does not recognize the additional components, the ROM and EEPROM memories of the smart card record the compiled program PGC with the predetermined unreformulated information IP or the descriptor DES without change, as specified by the format of the program, and do not record the additional components CAD1 and CAD2 which the smart card ignores, at a step C11. In this case, the smart card will subsequently execute the PGC program without change, in a known manner.
  • the non-volatile memory of the smart card stores the compiled PGC program and only partially stores the predetermined detected non-reformulated IP information contained in the PGC program, or does not store the detected non-reformulated descriptor DES contained in the PGC program, and also stores the additional components CAD1 and CAD2 to the 'step C2.
  • the verifier VER proceeds to two verification steps proper C3 and C4 using the predetermined information reformulated IP included in the additional components CAD1 and CAD2.
  • Step C3 is a structural check to ensure that all the data in the PGC compiled program has a correct format for subsequent execution by the IT interpreter.
  • Step C3 examines not only the format of the fields of the PGC compiled program but also the format of other characteristics such as names, attributes, labels, instructions as well as correct matches of these in paintings. These examinations are facilitated by easier and therefore faster access to IP information relating to the format which has been reformulated in the additional components CAD1 and CAD2. If one of the formats examined is incorrect in step C3, the verifier VER stops the verification in progress and erases the compiled program PGC and the additional components CAD1 and CAD2 in the memories of the card CP, in a step C34.
  • the verifier VER checks in the next step C4 that the compiled program complies with the typing rules defined by the programming language, in this case the Java Card language.
  • the typing verification is facilitated by the organization and reformulation of the predetermined IP information relating to the typing included in the components CAD1 and CAD2.
  • the typing verification consists in particular of a semantic verification of the fields of the compiled program, a syntactic verification of the signature of fields and parameters, a verification of the consistency of each line of code supporting an instruction proper composed of an operation code and possibly of one or more operands, a check of references to the constant_pool field, the consistency of the instructions between the CO software components of the program, etc.
  • the verifier VER stops the verification and erases the compiled program PGC and the additional components CAD1 and CAD2 in the memories of the card CP, in step C34.
  • the verifier VER stops the verification and erases the compiled program PGC and the additional components CAD1 and CAD2 in the memories of the card CP, in step C34.
  • the verifier VER stops the verification and erases the compiled program PGC and the additional components CAD1 and CAD2 in the memories of the card CP, in step C34.
  • the verifier VER stops the verification and erases the compiled program PGC and the additional components CAD1 and CAD2 in the memories of the card CP, in step C34.
  • the verifier VER stops the verification and erases the compiled program PGC and the additional components CAD1 and CAD2 in the memories of the card CP, in step C34.
  • the verifier VER stops the verification and erases the compiled program PGC and the additional components CAD1 and CAD2 in the memories of the card
  • the verifier deletes directly from the non-volatile memory of the chip card CP, the private predetermined information gathered in the second additional component CAD2. Removing the CAD2 component reduces the size of the memory location occupied by the PGC program and the first additional CAD1 component.
  • the first component CAD1 is kept in memory since it contains predetermined public information which will be used later to verify in particular other compiled programs downloaded subsequently. Thanks to the preprocessing in the PT module of the SE server, the VER verifier does not need to search for information which would be scattered in the compiled program and which is useless for subsequent executions. No structural modification is necessary to keep the first additional CAD1 component, except that some data in it can be modified when editing links in the ED editor, but without imposing a change in the structure of the CAD1 component. The compiled program is then ready to be executed in the IT interpreter.
  • steps C1 to C5 are represented in the VER verifier before the ED link editor, the loading, verification, link editing and interpretation can be performed on the fly, almost simultaneously as and measurement of the loading of the PGC compiled program in the CP card.
  • a compression of the program compiled with the CAD1 and CAD2 components can be planned by preparing and executing it in a partial or total way in the SE server or the CP card or both.
  • the invention is not limited to the preferred embodiment described above, but relates to any program initially expressed in an object-oriented source language and any data processing device other than a smart card which in particular has a memory capacity. and relatively low processing.

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)

Abstract

Pour réduire l'emplacement de mémoire d'un programme compilé (PGC) à installer dans un dispositif de traitement de données, tel que carte à puce (CP), des informations d'installation détectées dans le programme compilé respectivement nécessaires également à l'installation d'autres programmes dans le dispositif et nécessaires seulement à l'installation du programme compilé sont reformulées en des premier et deuxième composants additionnels (CAD1, CAD2). Le programme compilé est installé (C3, C4), notamment vérifié, en dépendance des informations prédéterminées dans les composants additionnels (CAD1, CAD2) dans le dispositif. Le deuxième composant additionnel (CAD2) peut être ensuite supprimé (C5) préalablement à toute exécution du programme compilé.

Description

Installation de programme compilé notamment dans une carte à puce
La présente invention concerne l'installation d'un programme compilé en langage intermédiaire, tel qu'une application ou une bibliothèque de services, qui a été écrit initialement dans un langage de haut niveau orienté objet et qui doit être téléchargé et exécuté dans un dispositif de traitement de données de faible capacité de mémoire et de traitement. Le dispositif de traitement de données est par exemple un objet électronique portable tel qu'une carte à puce.
Plus particulièrement, l'invention a trait au processus de vérification d'un programme compilé chargé dans le dispositif de traitement de données, lors de son installation dans celui-ci.
Il est connu qu'un vérificateur de code dans le dispositif de traitement de données vérifie les propriétés de sécurité de bas niveau dans un programme compilé chargé afin d'assurer que le code chargé ne puisse pas influencer les mécanismes de sécurité du dispositif de traitement inclus notamment dans l'interpréteur et les moyens de gestion de mémoire. La vérification consiste principalement à analyser le code chargé, comparer des informations contenues dans le programme compilé et à conserver certaines d'entre elles. Toutefois, l'intégration d'un vérificateur de code dans un dispositif de traitement, comme une carte à puce, dont les ressources sont relativement limitées pose des problèmes de mémoire aussi bien en termes de dimensionnement de la mémoire que du temps nécessaire pour effectuer les opérations de vérification. Pour améliorer l'intégration d'un vérificateur de programme compilé en langage intermédiaire, le programme compilé peut être modifié à l'extérieur du dispositif de traitement tout en assurant que le programme ait la même signification mais facilite la vérification. Toutefois, la modification du programme compilé ne le rend pas compatible avec les dispositifs de traitement qui étaient aptes à le recevoir initialement sans changement.
La présente invention a pour objectif de rendre plus rapide l'installation d'un programme compilé dans un dispositif de traitement de données, sans modifier l'interprétation du programme.
Pour atteindre cet objectif, un procédé pour installer un programme constitué de plusieurs composants et compilé à l'extérieur d'un dispositif de traitement de données pour être exécuté dans celui-ci, est caractérisé en ce qu'il comprend les étapes de : détecter à l'extérieur du dispositif de traitement de données, des informations prédéterminées d'installation dans les composants du programme compilé,
- construire des premier et deuxième composants additionnels contenant des informations prédéterminées détectées respectivement qui sont reformulées et nécessaires également à l'installation d'autres programmes dans le dispositif de traitement de données et qui sont reformulées et ne sont nécessaires qu'à l'installation dudit programme compilé, charger depuis l'extérieur le programme compilé et les premier et deuxième composants additionnels dans le dispositif de traitement de données, et installer le programme compilé chargé en dépendance des informations prédéterminées reformulées dans les premier et deuxième composants additionnels .
Ainsi, l'invention n'ajoute pas de l'information au programme compilé à exécuter et est une solution efficace pour accéder rapidement à des informations nécessaires à l'installation du programme grâce à une optimisation en termes de temps d'accès et de mémoire du processus de vérification du programme compilé.
Afin de réduire la taille de l'emplacement de mémoire occupée par le programme compilé après son installation, le procédé comprend l'étape de supprimer le deuxième composant additionnel dans le dispositif de traitement de données préalablement à toute exécution du programme compilé.
En outre, les informations prédéterminées dans le programme compilé chargé ne peuvent pas être en partie mémorisées.
Selon un autre aspect de l'invention, de manière à adapter à tout dispositif de traitement de données d'une catégorie, telle que carte à puce, le procédé de l'invention et particulièrement le prétraitement du programme compilé comportant les étapes de détecter et construire effectuées à l'extérieur du dispositif de traitement, le procédé comprend une reconnaissance des premier et deuxième composants additionnels dans le dispositif de traitement de données afin de ne mémoriser que le programme compilé chargé et ne pas mémoriser les composants additionnels si ces derniers ne sont pas reconnus par le dispositif de traitement de données, et de mémoriser le programme compilé sans les informations prédéterminées détectées mais avec les composants additionnels si ces derniers sont reconnus par le dispositif de traitement de données.
Selon une réalisation préférée, les informations prédéterminées détectées peuvent être relatives au format et au typage du programme compilé, et l'étape d' installer comprend une étape de vérifier le format du programme compilé chargé et une étape de vérifier le typage du programme compilé chargé en dépendance des informations prédéterminées reformulées.
D'autres caractéristiques et avantages de la présente invention apparaîtront plus clairement à la lecture de la description suivante de plusieurs réalisations préférées de l'invention en référence à la figure unique 1 qui est un bloc-diagramme d'un système à serveur et client du type carte à puce dans un terminal d'accueil, dans lesquels les principales étapes du procédé d'installation de programme compilé selon l'invention sont montrées.
Dans la figure 1, on retrouve d'une manière classique un système client/serveur comprenant des moyens logiciels pour la mise en oeuvre du procédé d'installation de programme selon l'invention. Le client et le serveur sont reliés à travers un réseau de télécommunications de type internet RES .
Le client est un dispositif de traitement de données ayant une faible capacité de mémoire et de traitement de données. Typiquement, le client est un objet électronique portable du type carte à puce CP, dite également carte à microcontrôleur ou à circuit intégré, logée d'une manière amovible dans un lecteur d'un terminal d'accueil TE. La carte à puce à laquelle on se référera dans la suite en tant qu'exemple de dispositif de traitement de données est de n' importe quel type connu de carte à puce à contact ou sans contact, et peut être une carte de paiement, une carte téléphonique, une carte additionnelle, une carte de jeu, etc.
Le terminal électronique TE peut être un ordinateur électronique personnel PC, ou un terminal bancaire, ou un terminal point de vente. Selon une autre variante, le terminal TE et la carte à puce CA peuvent être un terminal radiotéléphonique cellulaire mobile et un module d'identité d'abonné téléphonique amovible SIM (Subscriber Identity Module) . Selon encore d'autres variantes, le dispositif de traitement de données peut être un objet électronique portable tel qu'un assistant numérique personnel PDA (Personal Digital Assistant) ou un porte-monnaie électronique relié par modem au réseau de télécommunications RES .
Les blocs fonctionnels représentés dans la figure 1 concernent des fonctions ayant un lien avec l'invention et pouvant correspondre à des modules logiciels et/ou matériels implantés respectivement dans le serveur SE et la carte à puce CP . La figure 1 montre également des étapes d'installation de programme compilé selon l'invention qui sont réalisées respectivement par des blocs fonctionnels dans le serveur et la carte à puce CP.
Le terminal d'accueil TE est considéré comme transparent au procédé d'installation, c'est-à-dire n' intervient pas directement dans le traitement relatif à l'installation d'un programme compilé.
Le serveur SE, en tant que moyen électronique externe à la carte CP, est par exemple le serveur d'un site internet appartenant à l'éditeur de la carte CP, ou bien à l'éditeur d'un programme source PG à télécharger dans la carte CP.
Il sera supposé ci-après que le programme source PG à charger et exécuter dans la carte à puce CP a été écrit initialement dans un langage de haut niveau du type orienté objet tel que le langage Java, ou plus particulièrement le langage Java Card.
D'une manière connue, le serveur SE comprend un compilateur CM qui convertit le programme PG en langage source Java Card en un programme compilé PGC en langage intermédiaire, appelé également pseudocode, composé de mots d'instruction formés par des octets, appelés bytecodes, qui sont prêts à être exécutés par un interpréteur IT constituant la machine virtuelle Java Card dans la carte à puce CP .
Au sens de l'invention, le programme compilé PGC est une application, c'est-à-dire un fichier compilé structuré en plusieurs composants logiciels CO qui peuvent correspondre chacun à une classe d'objet, ou à plusieurs classes d'objet regroupées dans un paquetage, ou bien à une interface.
Un composant, tel qu'une classe, comprend des informations prédéterminées IP qui, selon l'invention, sont nécessaires à l'installation du programme compilé dans la carte à puce CP. Les informations IP contribuent à la vérification du programme compilé PGC lors du chargement et avant toute exécution de celui-ci dans la carte à puce CP. Les informations IP concernent essentiellement le format et le typage du programme compilé PGC. La vérification du format concerne essentiellement la syntaxe et/ou la structure du programme compilé, par exemple les longueurs correctes des attributs des champs, le format correct des instructions, etc. Le typage est relatif à la sémantique et la syntaxe du code dans les composants du programme compilé PGC de manière à assurer la cohérence (consistance) des instructions à l'intérieur d'un composant et entre les composants du programme compilé et avec des composants d ' autres programmes .
Comme montré à la figure 1, pour la mise en oeuvre de l'invention, le serveur SE comprend un module de prétraitement de programme compilé PT qui réalise essentiellement deux étapes du procédé de l'invention à l'extérieur de la carte à puce CP : une étape de détection SI pour détecter des informations prédéterminées IP relatives au format et au typage dans les composants CO du programme compilé PGC, et une étape de construction S2 pour construire deux composants additionnels CAD1 et CAD2.
A l'étape SI, le module de prétraitement PT détecte des informations prédéterminées dans les composants CO du programme compilé PGC qui sont relatives au format et au typage du programme PGC et qui serviront à la vérification ultérieure de celui- ci dans la carte à puce CP. Les informations détectées ne sont pas extraites des composants CO, mais seulement copiées dans un emplacement de mémoire prédéterminé dans le serveur afin de construire les deux composants additionnels à l'étape suivante S2. Les composants CO dans le programme compilé PGC ne sont pas ainsi modifiés dans le module de prétraitement PT afin que toute carte à puce qui reçoit le programme compilé PGC et qui est incapable de reconnaître les composants additionnels CAD1 et CAD2, puisse exécuter le programme compilé non modifié . L'étape de construction de composants additionnels S2 consiste principalement à reformuler les informations prédéterminées IP détectées dans les composants CO et à les classer en deux catégories : les informations nécessaires ultérieurement à la vérification d'autres programmes et les informations seulement nécessaires à la vérification de ce programme compilé, ces dernières pouvant être effacées au moins partiellement. Le module de prétraitement PT analyse les informations prédéterminées détectées de manière à les reformuler afin d'accéder plus rapidement à celles-ci lors de l'installation du programme compilé et afin de réduire la taille de l'emplacement de mémoire occupé par les informations détectées IP, et plus généralement par le programme compilé PGC. Par exemple, le module PT supprime des redondances dans les informations détectées IP ; selon un exemple particulier, lorsque deux étiquettes identifient deux entrées relatives à deux structures ayant le même contenu dans un tableau relatif par exemple au champ constant_j?ool, l'une des deux entrées est supprimée à l'étape S2.
Les informations prédéterminées reformulées IP sont classées dans deux composants additionnels CAD1 et CAD2 selon que ces informations servent uniquement ou non à l'installation du programme compilé PGC dans la carte à puce CP.
Le premier composant additionnel CAD1 contient des informations IP qui sont exportées, c'est-à-dire accessibles à d'autres programmes. Ces premières informations prédéterminées reformulées doivent être conservées dans la carte à puce CP après l'installation du programme compilé PGC. En effet, les premières informations, par exemple relatives à des champs de classe, peuvent être utilisées pour vérifier notamment d'autres applications ou paquetages ou composants, c'est-à-dire d'autres programmes compilés importés ultérieurement dans la carte à puce CP, et doivent donc être accessibles pour des vérifications ultérieures dans la carte. Les informations prédéterminées reformulées classées dans le premier composant additionnel CAD1 sont ainsi accessibles à toutes les applications et donc à tous les composants de ceux-ci installés dans la carte à puce CP grâce à leur caractère exporté.
Des deuxièmes informations prédéterminées reformulées classées dans le deuxième composant additionnel CAD2 sont au contraire des informations non exportées afin de ne les rendre visibles qu'à l'intérieur du programme compilé PGC en question et les rendre inaccessibles depuis un autre paquetage ou un autre programme. Les deuxièmes informations prédéterminées reformulées ne serviront qu'à l'installation du programme compilé PGC dans la carte à puce CP, c'est-à-dire à la vérification que du programme PGC, et ne seront donc pas maintenues en mémoire dans la carte après cette installation de manière à réduire l'occupation de la mémoire par le programme PGC, comme on le verra ci-après.
Pour construire les deux composants additionnels CAD1 et CAD2 , le module de prétraitement PT utilise un mécanisme d'extension connu de programme compilé prévu par le concepteur du langage Java Card. En variante, au lieu de détecter des informations prédéterminées IP relatives au format et au typage dans les composants CO du programme compilé PGC, l'étape SI copie un composant spécifique appelé «descripteur» DES qui est inclus dans le programme PGC et qui contient déjà les informations prédéterminées IP nécessaires à la vérification ultérieure. Cette variante concerne le contexte du langage Java Card pour lequel le processus de vérification doit s'adapter au contexte d'exécution déjà existant dans la carte à puce CP, c'est-à-dire la machine virtuelle IT dans celle-ci ne peut être modifiée .
Selon la spécification du langage Java Card, le composant descripteur DES contenu dans un programme compilé PGC est suffisant pour analyser et vérifier tous les composants du programme compilé. Toutefois, la recherche d'une information dans le descripteur DES inclus dans le programme compilé n'est pas aisée puisque les informations contenues dans le descripteur ne sont pas classées selon un ordre spécifique. Par conséquent, également pour cette variante, l'étape S2 reformule les informations prédéterminées IP se trouvant dans le descripteur DES et les classe dans deux composants additionnels CAD1 et CAD2 ayant respectivement les caractères exporté et non exporté. Le premier composant additionnel CAD1 contient des informations prédéterminées de format et de typage qui sont conservées obligatoirement pour vérifier d'autres programmes importés, et constitue ainsi un composant descripteur «export». Le deuxième composant additionnel CAD2 comprend des informations prédéterminées de format et de typage qui sont seulement utilisées pour la vérification du programme compilé PGC, et qui ne peuvent pas être accessibles par un autre programme compilé, c'est-à-dire par une autre classe ou un autre paquetage ou interface n'appartenant pas au programme compilé PGC, et constitue ainsi un composant descripteur «interne».
A l'étape suivante S3 dans le serveur SE, un chargeur éventuellement sécurisé CH assemble le programme compilé PGC et les deux composants additionnels CAD1 et CAD2 par exemple dans une page Web qui est téléchargée dans la carte à puce CP à travers le réseau internet RES et le terminal TE.
Le téléchargement du programme compilé PGC depuis le serveur SE est effectué d'une manière transparente à travers un navigateur et un module logiciel intermédiaire de type Plugin ou proxy du terminal TE .
Comme montré également à la figure 1, un vérificateur VER inclus dans la carte à puce CP exécute d'autres étapes Cl à C5 du procédé d'installation de programme compilé selon l'invention.
Comme il est connu, la carte à puce CP comprend également un éditeur de liens ED et un interpréteur IT constituant la machine virtuelle Java Card. Tous ces modules logiciels sont implantés dans la mémoire non réinscriptible ROM et la mémoire non volatile EEPROM de la carte à puce.
Le vérificateur VER vérifie le format et le typage du programme compilé téléchargé PGC et l'éditeur de liens ED assure les liens entre les composants CO du programme téléchargé PGC avec ceux des applications déjà installées dans la carte à puce CP. L'interpréteur IT est par exemple une machine virtuelle qui interprète les instructions normalisées du programme compilé PGC afin que celui-ci soit exécuté en code natif par le microprocesseur PR de la carte .
Le vérificateur VER commence la vérification du programme compilé chargé PGC en examinant les identifiants des composants additionnels CAD1 et CAD2 dans l'extension du programme PGC à l'étape Cl. Si le vérificateur ne reconnaît pas les composants additionnels, les mémoires ROM et EEPROM de la carte à puce enregistrent le programme compilé PGC avec les informations prédéterminées non reformulées IP ou le descripteur DES sans changement, comme spécifié par le format du programme, et n'enregistrent pas les composants additionnels CAD1 et CAD2 que la carte à puce ignore, à une étape Cil. Dans ce cas, la carte à puce exécutera ultérieurement le programme PGC sans changement, d'une manière connue.
Au contraire, si le vérificateur VER reconnaît les composants additionnels CAD1 et CAD2 à l'étape Cl, c'est-à-dire si l'interpréteur IT est capable d'utiliser les composants additionnels, la mémoire non volatile de la carte à puce mémorise le programme compilé PGC et ne mémorise que partiellement les informations prédéterminées détectées non reformulées IP contenues dans le programme PGC, ou ne mémorise pas le descripteur détecté non reformulé DES contenu dans le programme PGC, et mémorise également les composants additionnels CAD1 et CAD2 à l'étape C2.
Puis le vérificateur VER procède à deux étapes de vérification proprement dites C3 et C4 en utilisant les informations prédéterminées reformulées IP incluses dans les composants additionnels CAD1 et CAD2.
L'étape C3 est une vérification structurelle pour assurer que toutes les données dans le programme compilé PGC présentent un format correct pour l'exécution ultérieure par l'interpréteur IT. L'étape C3 examine non seulement le format des champs du programme compilé PGC mais également le format d'autres caractéristiques telles que des noms, des attributs, des étiquettes, des instructions ainsi que des correspondances correctes de ceux-ci dans des tableaux. Ces examens sont facilités par un accès plus aisé et donc plus rapide aux informations IP relatives au format qui ont été reformulées dans les composants additionnels CAD1 et CAD2. Si l'un des formats examinés est incorrect à l'étape C3 , le vérificateur VER arrête la vérification en cours et efface le programme compilé PGC et les composants additionnels CAD1 et CAD2 dans les mémoires de la carte CP, à une étape C34. Si la vérification structurelle précédente a été exécutée avec succès, le vérificateur VER vérifie à l'étape suivante C4 que le programme compilé respecte des règles de typage définies par le langage de programmation, en l'occurrence le langage Java Card. Comme à l'étape précédente C3 , la vérification de typage est facilitée par l'organisation et la reformulation des informations prédéterminées IP relatives au typage incluses dans les composants CAD1 et CAD2. La vérification de typage consiste notamment en une vérification sémantique des champs du programme compilé, une vérification syntaxique de signature de champs et de paramètres, une vérification de la cohérence de chaque ligne de code supportant une instruction proprement dite composée d'un code opération et éventuellement d'un ou plusieurs opérandes, une vérification de références au champ constant_pool, la cohérence des instructions entre composants logiciels CO du programme, etc. Si la vérification du typage signale une quelconque incohérence ou erreur dans le programme compilé PGC, le vérificateur VER arrête la vérification et efface le programme compilé PGC et les composants additionnels CAD1 et CAD2 dans les mémoires de la carte CP, à l'étape C34. A ce stade, si les vérifications aux étapes C3 et C4 du programme compilé chargé PGC sont positives, le programme compilé PGC est accepté par la carte CP pour une exécution ultérieure par l'interpréteur IT. Cependant, l'ensemble du programme compilé PGC avec les composants additionnels CAD1 et CAD2 contient des nombreuses informations qui ne sont pas nécessaires à l'exécution ultérieure du programme, telles que les informations de typage qui ont été classées dans le deuxième composant additionnel CAD2 à caractère privé. A l'étape suivante C5 , le vérificateur supprime directement dans la mémoire non volatile de la carte à puce CP, les informations prédéterminées privées réunies dans le deuxième composant additionnel CAD2. La suppression du composant CAD2 réduit la taille de l'emplacement de mémoire occupé par le programme PGC et le premier composant additionnel CAD1.
Le premier composant CAD1 est conservé en mémoire puisqu'il contient des informations prédéterminées publiques qui seront utilisées ultérieurement pour vérifier notamment d'autres programmes compilés téléchargés ultérieurement. Grâce au prétraitement dans le module PT du serveur SE, le vérificateur VER n'a pas besoin de rechercher les informations qui seraient éparpillées dans le programme compilé et qui sont inutiles pour des exécutions ultérieures. Aucune modification structurelle n'est nécessaire pour conserver le premier composant additionnel CAD1, à l'exception que certaines données dans celui-ci peuvent être modifiées lors de l'édition de liens dans l'éditeur ED, mais sans imposer un changement dans la structure du composant CAD1. Le programme compilé est alors prêt à être exécuté dans l'interpréteur IT. Bien que les étapes Cl à C5 soient représentées dans le vérificateur VER avant l'éditeur de lien ED, le chargement, la vérification, l'édition de lien et l'interprétation peuvent être effectués à la volée, quasi-simultanément au fur et à mesure du chargement du programme compilé PGC dans la carte CP. Avant l'interprétation, une compression du programme compilé avec les composants CAD1 et CAD2 peut être prévue en la préparant et l'exécutant d'une manière partielle ou totale dans le serveur SE ou la carte CP ou les deux à la fois.
L'invention n'est pas limitée à la réalisation préférée décrite ci-dessus, mais concerne tout programme exprimé initialement en un langage source orienté objet et tout dispositif de traitement de données autre qu'une carte à puce qui présente notamment une capacité de mémoire et de traitement relativement faible.

Claims

REVENDICATIONS
1 - Procédé pour installer un programme constitué de plusieurs composants et compilé à l'extérieur d'un dispositif de traitement de données pour être exécuté dans celui-ci, caractérisé en ce qu'il comprend les étapes de :
- détecter (SI) à l'extérieur du dispositif de traitement de données (CP) , des informations prédéterminées d'installation (IP, DES) dans les composants (CO) du programme compilé (PGC) , construire (S2) des premier et deuxième composants additionnels (CAD1, CAD2) contenant des informations prédéterminées détectées respectivement qui sont reformulées et nécessaires également à l'installation d'autres programmes dans le dispositif de traitement de données et qui sont reformulées et ne sont nécessaires qu'à l'installation dudit programme compilé (PGC) , - charger (S3) depuis l'extérieur le programme compilé (PGC) et les premier et deuxième composants additionnels (CAD1, CAD2) dans le dispositif de traitement de données, et
- installer (C3, C4) le programme compilé chargé en dépendance des informations prédéterminées reformulées dans les premier et deuxième composants additionnels .
2 - Procédé conforme à la revendication 1, comprenant une étape de supprimer (C5) le deuxième composant additionnel (CAD2) dans le dispositif de traitement de données préalablement à toute exécution du programme compilé. 3 - Procédé conforme à la revendication 1 ou 2 , selon lequel les informations prédéterminées (IP) dans le programme compilé ne sont pas en partie mémorisées.
4 - Procédé conforme à l'une quelconque des revendications 1 à 3, comprenant une reconnaissance (Cl) des premier et deuxième composants additionnels (CAD1, CAD2) dans le dispositif de traitement de données (CP) afin de ne mémoriser (Cil) que le programme compilé chargé (PGC) et ne pas mémoriser
(Cil) les composants additionnels (CAD1, CAD2) si ces derniers ne sont pas reconnus par le dispositif de traitement de données, et de mémoriser (C2) le programme compilé sans les informations prédéterminées détectées (IP, DES) mais avec les composants additionnels (CAD1, CAD2) si ces derniers sont reconnus par le dispositif de traitement de données .
5 - Procédé conforme à l'une quelconque des revendications 1 à 4, selon lequel les informations prédéterminées détectées (IP) sont relatives au format et au typage du programme compilé, et l'étape d'installer comprend une étape (C3) de vérifier le format du programme compilé chargé et une étape (C4) de vérifier le typage du programme compilé chargé en dépendance des informations prédéterminées reformulées .
6 - Procédé conforme à l'une quelconque des revendications 1 à 5, selon lequel les informations prédéterminées à détecter sont incluses dans un composant spécifique (DES) du programme compilé (PGC) . 7 - Procédé conforme à l'une quelconque des revendications 1 à 5, selon lequel le dispositif de traitement de données est un objet électronique portable de type carte à puce (CP) .
PCT/FR2002/003599 2001-10-31 2002-10-21 Installation de programme compile notamment dans une carte a puce WO2003038610A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/491,916 US20050183081A1 (en) 2001-10-31 2002-10-21 Installation of a compiled program, particularly in a chip card
EP02790528A EP1442370A1 (fr) 2001-10-31 2002-10-21 Installation de programme compile notamment dans une carte a puce

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR01/14187 2001-10-31
FR0114187A FR2831684B1 (fr) 2001-10-31 2001-10-31 Installation de programme compile notamment dans une carte a puce

Publications (1)

Publication Number Publication Date
WO2003038610A1 true WO2003038610A1 (fr) 2003-05-08

Family

ID=8869002

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2002/003599 WO2003038610A1 (fr) 2001-10-31 2002-10-21 Installation de programme compile notamment dans une carte a puce

Country Status (5)

Country Link
US (1) US20050183081A1 (fr)
EP (1) EP1442370A1 (fr)
CN (1) CN1582431A (fr)
FR (1) FR2831684B1 (fr)
WO (1) WO2003038610A1 (fr)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8423007B2 (en) * 2004-03-19 2013-04-16 Brightpoint, Inc. Multi-phone programming application
US9509824B2 (en) 2004-03-19 2016-11-29 Brightpoint, Inc. Multi-phone programming application
US8408459B1 (en) 2005-01-14 2013-04-02 Brightpoint, Inc. 4PL system and method
EP1934727B1 (fr) * 2005-08-23 2019-01-16 Red Bend Ltd. Procede et systeme de mise a jour in situ de contenu stocke dans un dispositif de stockage
CN101059759B (zh) * 2006-04-21 2011-12-14 鸿富锦精密工业（深圳）有限公司 程序动态烧录的系统及方法
US20090192857A1 (en) * 2008-01-25 2009-07-30 Morse Richard A Product Lifecycle Management Method and Apparatus
DE102015119414A1 (de) * 2015-11-11 2017-05-11 Cideon Software Gmbh & Co. Kg Verfahren zur Entwicklung einer Baugruppe, die mindestens eine mechatronische Komponente aufweist, und eine entsprechende Anordnung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734822A (en) * 1995-12-29 1998-03-31 Powertv, Inc. Apparatus and method for preprocessing computer programs prior to transmission across a network
WO1999049392A1 (fr) * 1998-03-23 1999-09-30 International Business Machines Corporation Systeme d'execution java avec regroupement constant modifie
WO2000046667A2 (fr) * 1999-02-02 2000-08-10 Sun Microsystems, Inc. Edition de liens par jetons

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5765201A (en) * 1995-07-31 1998-06-09 International Business Machines Corporation Changing page size in storage media of computer system
US5809251A (en) * 1996-10-09 1998-09-15 Hewlett-Packard Company Remote installation of software by a management information system into a remote computer
US6023585A (en) * 1997-05-02 2000-02-08 Webtv Networks, Inc. Automatically selecting and downloading device drivers from a server system to a client system that includes one or more devices
US5970252A (en) * 1997-08-12 1999-10-19 International Business Machines Corporation Method and apparatus for loading components in a component system
US6195794B1 (en) * 1997-08-12 2001-02-27 International Business Machines Corporation Method and apparatus for distributing templates in a component system
US6166460A (en) * 1999-01-22 2000-12-26 Lear Automotive Dearborn, Inc. Electrical junction box having a replaceable controller
US6397385B1 (en) * 1999-07-16 2002-05-28 Excel Switching Corporation Method and apparatus for in service software upgrade for expandable telecommunications system
JP2004534973A (ja) * 2000-04-14 2004-11-18 ゴー アヘッド ソフトウェア インコーポレイテッド ネットワークデバイスのアップグレードシステム及び方法
US7131122B1 (en) * 2000-08-24 2006-10-31 International Business Machines Corporation Apparatus, system and method for detecting old version of an applet in a client brower's JVM
US6918113B2 (en) * 2000-11-06 2005-07-12 Endeavors Technology, Inc. Client installation and execution system for streamed applications
US6938250B2 (en) * 2002-06-12 2005-08-30 Microsoft Corporation Image-based software installation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734822A (en) * 1995-12-29 1998-03-31 Powertv, Inc. Apparatus and method for preprocessing computer programs prior to transmission across a network
WO1999049392A1 (fr) * 1998-03-23 1999-09-30 International Business Machines Corporation Systeme d'execution java avec regroupement constant modifie
WO2000046667A2 (fr) * 1999-02-02 2000-08-10 Sun Microsystems, Inc. Edition de liens par jetons

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ANONYMOUS: "Java Card 2.1.1 Virtual Machine specification", SUN MICROSYSTEMS JAVA CARD SPECIFICATION 2.1.1, 18 May 2000 (2000-05-18), pages i - v,1-5,65-116, XP002208585 *
LEROY X: "On-Card Bytecode Verification for Java Card", PROCEEDINGS OF E-SMART 2001, INTERNATIONAL CONFERENCE ON RESEARCH IN SMART CARDS - LECTURE NOTES IN COMPUTER SCIENCE, vol. 2140, 19 September 2001 (2001-09-19) - 21 September 2001 (2001-09-21), Cannes, France, pages 150 - 164, XP002208586, Retrieved from the Internet <URL:http://link.springer.de/link/service/series/0558/papers/2140/21400150.pdf> [retrieved on 20020802] *

Also Published As

Publication number Publication date
CN1582431A (zh) 2005-02-16
FR2831684A1 (fr) 2003-05-02
US20050183081A1 (en) 2005-08-18
EP1442370A1 (fr) 2004-08-04
FR2831684B1 (fr) 2004-03-05

Similar Documents

Publication Publication Date Title
US8775487B2 (en) Filesystem access for web applications and native code modules
EP1212678B1 (fr) Protocole de gestion, procede de verification et de transformation d&#39;un fragment de programme telecharge et systemes correspondants
US20020147735A1 (en) Method and system for optimizing file loading in a data communication network
US8799928B1 (en) System services for native code modules
US20060230234A1 (en) Browser cache management
FR2809200A1 (fr) Procede de securisation d&#39;un langage du type a donnees typees, notamment dans un systeme embarque et systeme embarque de mise en oeuvre du procede
FR2824160A1 (fr) Conteneur generique configurable de facon dynamique
WO2010009996A1 (fr) Procede de compilation de programme informatique
US20070162510A1 (en) Delayed file virtualization
EP1700218B1 (fr) Procede de determination de caracteristiques operationnelles d&#39;un programme
EP1442370A1 (fr) Installation de programme compile notamment dans une carte a puce
EP1782191B1 (fr) Procede de chargement d&#39;un logiciel en langage intermediaire oriente objet dans un appareil portatif
WO2006000531A1 (fr) Procede de gestion d&#39;une carte a puce multi-applicative
WO2001002955A1 (fr) Procede de verification de transformateurs de codes pour un systeme embarque, notamment sur une carte a puce
EP4123492A1 (fr) Mise en partage d&#39;une fonction d&#39;une application définie en langage orienté objet
Markantonakis The case for a secure multi-application smart card operating system
FR2826761A1 (fr) Procede d&#39;analyse d&#39;un document represente dans un langage de balisage
EP1054332B1 (fr) Système et procédé de gestion d&#39;attributs dans un environnement orienté objet
Wang et al. Research on intelligent reverse analysis technology of firmware of internet of things
EP4018313B1 (fr) Récuperateur de données dans un dispositif électronique
FR3060166A1 (fr) Procede d&#39;acces a des donnees partagees dans une arborescence de fichiers geree par un systeme de fichiers mettant en oeuvre un mecanisme d&#39;heritage
CN118094533A (zh) 一种应用的风险识别方法和装置
WO2024209100A1 (fr) Procédé de génération d&#39;un code informatique résistant aux attaques par injection sql
CN117370979A (zh) 一种系统软件脱壳方法及装置
WO2003019366A1 (fr) Compression d&#39;un programme en langage intermediaire

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SD SE SG SI SK SL TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LU MC NL PT SE SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2002790528

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 20028218094

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 10491916

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2002790528

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP

点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载