WO2003036725A1

WO2003036725A1 - Dispositif memoire magnetique

Info

Publication number: WO2003036725A1
Application number: PCT/JP2002/010481
Authority: WO
Inventors: Tetsuya Mizuguchi
Original assignee: Sony Corporation
Priority date: 2001-10-23
Filing date: 2002-10-09
Publication date: 2003-05-01
Also published as: KR100895837B1; JP4032695B2; KR20040058221A; US20050029562A1; JP2003133524A; DE60221877D1; EP1441392B1; EP1441392A1; EP1441392A4; DE60221877T2; US6967386B2

Description

明細 ^: 磁気メモリ装置技¼分野

本発明は、情報を記憶するためのメモリデバイスとして用いられる磁気メモリ装置に関し、特に外部から加える磁界によつて抵抗値が変化するという、いわゆる MR (Magneto Resistive) 効果を発生する磁気抵抗効果素子を用いて構成された磁気メモリ装置に関する。背景技術

近年、メモリデバイスとして機能する磁気メモリ装置の一つとして、 MRAM (Magnetic Random Access Memory) が提案されてレる。 MRAMは、巨大磁気抵抗効果（Giant Magne t oRes i s t i ve； GM R) 型またはトンネル磁気抵抗効果（Tunnel Magne t oRes i s t ive ； T MR) 型の磁気抵抗効果素子を用い、その磁気抵抗効果素子における磁化方向の反転を利用して情報記憶を行うものである。

MR AMに用いられる磁気抵抗効果素子は、例えば T MR型のものであれば、強磁性体からなる自由層と、絶縁体からなる非磁性層と、強磁性体からなる固定層と、その固定層の磁化方向を直接的または間接的に固定するための反強磁性層とが順に積層されてなり、自由層における磁化方向によってトンネル電流の抵抗値が変わるように構成されている。これにより、 MRAMでは、磁気抵抗効果素子における自由層の磁化方向に応じて、磁化がある方向を向いたときは「 1」、他方を向いたときは「0」といった情報記憶を行うことが可能となる。また、 M R A Mでは、磁気抵抗効果素子への情報の書き込みを行うために、少なくとも磁気抵抗効果素子の自由層側に、その自由層と近接するように配された、非磁性導体からなる電極層を備えている。そして、その電極層が発生する電流磁界によって、磁気抵抗効果素子に対し自由層の磁化方向反転に必要な磁界 H cを超える値の磁界を与え、これにより自由層の磁化方向を変化させることで、磁気抵抗効果素子への情報の書き込みを行うようになっている。

ところで、このような M R A Mにおいては、その集積度を上げるために、磁気抵抗効果素子のサイズ（平面上における面積）が小さくなる傾向にある。したがって、磁化方向の反転（スイッチング動作）を行う自由層のサイズも、当然に小さくなる傾向にある。

しかしながら、自由層が小さくなると、これに伴ってその両端縁間の距離、すなわち自由層における磁極の間隔も小さくなるため、その自由層に生じる反磁界が大きくなつてしまう。この反磁界は、外部から自由層に加えた磁界を減少させるものである。そのため、反磁界は、自由層における保磁力に大きな影響を与え、これが増大すると、より大きな磁界を与えなければ自由層がスィツチング動作を行わなくなってしまう。つまり、反磁界が増大すると、自由層への磁界発生のために電極層に印加する電流量も大きくする必要が生じてしまい、結果として情報書き込み時の消費電力が大きくなつてしまう。

このような反磁界による保磁力増大を抑制するためには、例えば、自由層のモーメント（自由層を形成する強磁性材料の飽和磁化 M s とその自由層厚さ t との積）を小さくし、これにより反磁界の素子寸法依存性を緩和することが考えられる。反磁界 H dと、モーメント M s X tと、磁気抵抗効果素子に磁界を加える方向の寸法 W (通常は磁化容易軸方向）との間では、 H d = A X M s X t ZW ( Aは比例係数）の関係が成り立つからである。ただし、自由層を形成する強磁性材料については、 M R比に大きな影響を及ぼすことから、その変更が容易ではない。そのため、自由層のモーメントを小さくするためには、自由層の厚さを薄くすることで対応する必要がある。ところが、自由層の厚さをあまりに薄くすると（例えば数 n m) 、自由層が連続膜でなくなったり、熱安定性が低下したりする等の問題が生じるおそれがある。つまり、自由層の薄型化には限界があるため、必ずしもその薄型化によって反磁界による保磁力増大を抑制し得るとは言えない。

そこで、本発明は、自由層の膜厚やモーメント等にかかわらずに、その自由層での反磁界による保磁力増大を抑制できるようにすることで、磁気抵抗効果素子が小型化した場合であっても小さな消費電力で情報書き込みを行うことのできる磁気メモリ装置を提供することを目的とする, 発明の開示

本発明は、上記目的を達成するために案出されたもので、強磁性体からなる自由層を有した磁気抵抗効果素子と、当該磁気抵抗効果素子の自由層側に当該自由層との積層部分を有して配された非磁性導体からなる電極層とを備え、前記電極層が発生する電流磁界により前記自由層の磁化方向を反転させるように構成された磁気メモリ装置において、前記電極層の前記自由層側の面で、かつ、当該自由層との非積層部分に、磁性体からなる磁性層が設けられていることを特徴とするものである。

上記構成の磁気メモリ装置によれば、電極層の自由層側の面における当該自由層との非積層部分に磁性層が設けられているので、自由層端縁の磁極がその周囲に配された磁性層部分によって打ち消され、磁性層と合わせれば見かけ上の自由層の面積が増大することになる。したがって磁気抵抗効果素子のサイズが小型化しても、自由層での反磁界が大きくなってしまうことがない。図面の簡単な説明

第 1図は、本発明に係る磁気メモリ装置の第 1実施形態における要部構成例を示す模式図である。

第 2図は、磁気メモリ装置に用いられる磁気抵抗効果素子の概略構成例を示す模式図である。

第 3図は、本発明の第 1実施形態における磁気メモリ装置の製造手順の概要を示す模式図（その 1 ) であり、磁気抵抗効果膜の成膜工程を示す図である。

第 4図は、本発明の第 1実施形態における磁気メモリ装置の製造手順の概要を示す模式図（その 2 ) であり、下部電極のパターニング工程を示す図である。

第 5図は、本発明の第 1実施形態における磁気メモリ装置の製造手順の概要を示す模式図（その 3 ) であり、下部電極のエッチング工程を示す図である。

第 6図は、本発明の第 1実施形態における磁気メモリ装置の製造手順の概要を示す模式図（その 4 ) であり、下部電極埋め込み用絶縁膜の成膜工程を示す図である。

第 7図は、本発明の第 1実施形態における磁気メモリ装置の製造手順の概要を示す模式図（その 5 ) であり、下部電極埋め込み用絶縁膜のリフトオフ工程を示す図である。

第 8図は、本発明の第 1実施形態における磁気メモリ装置の製造手順の概要を示す模式図（その 6 ) であり、磁気抵抗効果素子部のパター二ング工程を示す図である。第 9図は、本発明の第 1実施形態における磁気メモリ装置の製造手順の概要を示す模式図（その 7 ) であり、磁気抵抗効果素子部のエツチングおよびレジスト除去工程を示す図である。

第 1 0図は、本発明の第 1実施形態における磁気メモリ装置の製造手順の概要を示す模式図（その 8 ) であり、電極接続穴のパターニングェ程を示す図である。

第 1 1図は、本発明の第 1実施形態における磁気メモリ装置の製造手順の概要を示す模式図（その 9 ) であり、電極接続穴形成用絶縁膜の成膜工程を示す図である。

第 1 2図は、本発明の第 1実施形態における磁気メモリ装置の製造手順の概要を示す模式図（その 1 0 ) であり、磁性層の成膜工程を示す図である。

第 1 3図は、本発明の第 1実施形態における磁気メモリ装置の製造手順の概要を示す模式図（その 1 1 ) であり、電極接続穴形成用絶縁膜および磁性層のリフトオフ工程を示す図である。

第 1 4図は、本発明の第 1実施形態における磁気メモリ装置の製造手順の概要を示す模式図（その 1 2 ) であり、上部電極のパターニングェ程を示す図である。

第 1 5図は、本発明の第 1実施形態における磁気メモリ装置の製造手順の概要を示す模式図（その 1 3 ) であり、上部電極の成膜およびリフトオフ並びに磁性層のエッチング工程を示す図である。

第 1 6図は、本発明の第 1実施形態における磁気メモリ装置の製造手順の概要を示す模式図（その 1 4 ) であり、上部電極の成膜工程の他の例を示す図である。

第 1 7図は、自由層における保磁力の素子寸法依存性の具体例を示す説明図である。第 1 8図は、本発明に係る磁気メモリ装置の第 2実施形態における要部構成例を示す模式図である。

第 1 9図は、本発明に係る磁気メモリ装置の第 3実施形態における要部構成例を示す模式図である。

第 2 0図は、本発明の第 3実施形態における磁気メモリ装置の製造手順の概要を示す模式図（その 1 ) であり、上部電極の形成工程を示す図である。

第 2 1図は、本発明の第 3実施形態における磁気メモリ装置の製造手順の概要を示す模式図（その 2) であり、磁性層リフトオフパターンの形成工程を示す図である。

第 2 2図は、本発明の第 3実施形態における磁気メモリ装置の製造手順の概要を示す模式図（その 3 ) であり、磁性層の成膜およびリフトォフエ程を示す図である。

第 2 3図は、複数の磁気抵抗効果素子がマトリクス状に配された磁気メモリ装置の基本的な構成例を示す模式図である。発明を実施するための最良の形態

以下、図面に基づき本発明に係る磁気メモリ装置について説明する。ここでは、磁気抵抗効果素子として単一の TMR型スピンバルブ素子 (以下、単に「TMR素子」という）を備えた MRAMに、本発明を適用した場合を例に挙げて説明する。

〔第 1の実施の形態〕

第 1図は本発明が適用された MR AMの第 1実施形態における要部構成例を示す模式図であり、第 2図はその MRAMに用いられる TMR素子の概略構成例を示す模式図である。ここで、先ず、 TMR素子について説明する。 TMR素子は、強磁性体からなる自由層と、絶縁体からなる非磁性層と、強磁性体からなる固定層と、その固定層の磁化方向を直接的または間接的に固定する反強磁性層とが順に積層されてなり、自由層における磁化方向の変化を利用して情報記録を行うとともに、その磁化方向によってトンネル電流の抵抗値が変わるように構成されたものである。

具体的には、例えば第 2図に示すように、基板 1 1上に、 3 nm厚の T a膜と、 3 0 nm厚の P t Mn膜と、 1. 5 nm厚の C o F e膜 1 4 aと、 0. 8 nm厚の R u膜 1 4 bと、 2 n m厚の C o F e膜 1 4 cと 1. 5 nm厚の A 1 —〇 x膜と、 1 5 n m厚の N i F e膜と、 5 nm厚の T a膜とが、順に積層されてなる膜構成のものが挙げられる。なお、それぞれの膜厚は、一例に過ぎず、これに限定されるものではない。

このような膜構成のうち、 N i F e膜は自由層 1 6として、 A l — O X膜は非磁性層 1 5として、 P t Mn膜は反強磁性層 1 3として、それぞれ機能するようになっている。また、非磁性層である R u膜 1 4 bを介して二つの C o F e膜 1 4 a， 1 4 cが積層された積層フェリ構造部は、固定層 1 4としての機能を有するものである。さらに、 T a膜は、保護膜 1 2， 1 7として機能する。

なお、ここでは、自由層を構成する強磁性体として N i F e、固定層を構成する強磁性体として C o F eをそれぞれ用いているが、これらは C o、 N i 、 F eのいずれか、若しくはこれらの少なくとも一種類を含んだ合金、またはそれらの積層膜を用いても構わない。また、反強磁性層として P t Mnを用いているが、同じく規則合金の N i Mn、不規則合金の I r Mn、 R hMn、 F e Mn、酸化物系の N i 0、 α - F e ₂ 0₃を用いても構わない。また、ここでは、自由層よりも固定層のほうが先に（下方に）積層される、いわゆるボトム型の TMR素子を具体例として挙げたが、自由層が固定層よりも先に（下方に）積層される、いわゆるトップ型の TMR 素子であっても構わないことは勿論である。さらには、 TMR素子のみならず、自由層と固定層との間の非磁性層が C u等で構成された GMR 型のものについても、全く同様であることはいうまでもない。

続いて、以上のような T MR素子を備えた MR AMの要部構成について説明する。第 1図に示すように、本実施形態で説明する MR AMは、単一の TMR素子 1 0を備えたものである。この TMR素子 1 0は、基板 1 1上に少なくとも固定層 1 4、非磁性層 1 5および自由層 1 6が積層されてなるもの、さらに詳しくは上述したような膜構成（第 2図参照）を有したものである。なお、固定層 1 4は、自由層 1 6の磁化方向反転のための電流磁界を発生させる下部電極層としての機能を兼ね備えているものとする。

また、図中の TMR素子 1 0の上方、すなわち TMR素子 1 0の自由層 1 6側には、絶縁体からなる絶縁層 2 1を介して、非磁性導体からなる電極層 2 2が配設されている。この電極層 2 2は、下部電極層に対する上部電極として機能し、下部電極層と同様に自由層 1 6の磁化方向反転のための電流磁界を発生させるもので、自由層 1 6側の一部にその自由層 1 6との積層部分を有するように配されている。つまり、積層部分においては、自由層 1 6の上に電極層 2 2が直接積層されているが、それ以外の非積層部分においては自由層 1 6と電極層 22の間に絶縁層 2 1が介在している。

ところで、本実施形態で説明する MR AMは、その特徴的な構成として、電極層 2 2の自由層 1 6側の面で、かつ、その自由層 1 6との非積層部分に、磁性体からなる磁性層 2 3が設けられている。磁性層 2 3としては、例えば N i F e膜を 1 0 n m厚で成膜したものが挙げられる。ただし、 N i F e以外にも、 C o、 N i 、 F eのいずれか、若しくはこれらの少なくとも一種類を含んだ合金、またはそれらの積層膜を用いても構わない。いずれの場合であっても、磁性層 2 3は、大面積での保磁力が、自由層 1 6に用いられる磁性材料の保持力と比較して、同等以下であることが望ましい。なお、磁性層 2 3と電極層 2 2との間には、金属非磁性材料や絶縁体等を介在させることも考えられる。

次に、以上のような構成の M R A Mの製造手順について説明する。第 3図〜第 1 6図は、 M R A Mの製造手順の概要を示す模式図である。上述した構成の M R A Mを製造するのにあたっては、先ず、第 3図に示すように、基板 1 1上に少なくとも固定層 1 4、非磁性層 1 5および自由層 1 6 (詳しくは、例えば第 2図に示した膜構成）を順次成膜して、 T M R膜を形成する。

T M R膜の形成後は、第 4図に示すように、自由層 1 6に重ねて、下部電極層の形成のためのパターニングに対応したレジスト膜 3 1を成膜する。そして、第 5図に示すように、エッチング処理を施して、固定層 1 4、非磁性層 1 5および自由層 1 6の一部を除去するとともに、第 6 図.に示すように、絶縁層 2 4を成膜する。その後、第 7図に示すようにいわゆるリフトオフの手法を利用して、不要部分の除去を行う。このリフトオフを行うために、レジスト膜 3 1は、第 4図に示すような上層側が下方側より突出した二層構造または逆テーパー型であるものとする。絶縁層 2 4を形成して下部電極層の埋め込みを行った後は、第 8図に示すように、自由層 1 6および絶縁層 2 4に重ねて、 T M R素子 1 0の形成のためのパタ一ニングに対応したレジスト膜 3 2を成膜する。そして、第 9図に示すように、エッチング処理を施して、非磁性層 1 5および自由層 1 6の一部を除去した後に、レジスト膜 3 2を除去する。これにより、 T M R素子 1 0として機能する部分（図中における略中央部分）が形成されることになる。

T M R素子 1 0の形成後は、第 1 0図に示すように、電極接続穴となる箇所にレジスト膜 3 3を成膜する。このレジスト膜 3 3も、リフトォフを行うために二層構造または逆テ一パー型であるものとする。そして, 第 1 1図に示すように、さらに絶縁層 2 1を成膜する。ここまでは、一般的な M R A Mの製造手順と略同様である。

その後、本実施形態で説明する M R A Mを製造するのにあたっては、第 1 2図に示すように、絶縁層 2 1に重ねて磁性層 2 3を成膜する。この磁性層 2 3は、既に説明したように、例えば N i F e膜を 1 0 n m厚で成膜することが考えられる。そして、第 1 3図に示すように、リフトオフの手法を利用して、レジスト膜 3 3をはじめとする不要部分の除去を行う。これにより、 T M R素子 1 0として機能する部分（電極層 2 2 との積層部分）およびその T M R素子 1 0の下部電極層に接続するための電極接続穴の部分を除いて、絶縁層 2 1および磁性層 2 3が積層されることになる。なお、積層部分において、 T M R素子 1 0の自由層 1 6 と磁性層 2 3とは、レジスト膜 3 3の形状を適宜設定することによって. これらの間を接触させたり分離させたりする、といったことが可能である。，

絶縁層 2 1および磁性層 2 3の形成後は、第 1 4図に示すように、電極層 2 2の形成のためのパターニングに対応したレジスト膜 3 4を成膜する。そして、第 1 5図に示すように、電極層 2 2の成膜およびレジスト膜 3 4のリフトオフを行う。ただし、このままでは先に形成した磁性層 2 3が全面に残ったままとなってしまうため、その後に電極層 2 2をマスクとして全面エッチングを行うことで、不必要な磁性層 2 3の除去を行う。このことから、電極層 2 2は、エッチングによる除去量を考慮した膜厚で成膜することが望ましい。なお、不必要な磁性層 2 3の除去は、電極層 2 2をマスクとするエッチングによらずに、改めてレジストパターンを形成した後にエッチングをすることで行っても構わない。

このような製造手順を経ることで、形成された M R A Mは、第 1図に示す構成、すなわち電極層 2 2の自由層 1 6側の面で、かつ、その自由層 1 6との非積層部分に、磁性層 2 3が積層された構成を有することになる。なお、ここでは、上部電極として機能する電極層 2 2を、リフトオフの手法を利用して形成した場合について説明したが（第 1 4図参照）、これ以外にも、例えば第 1 6図に示すように、全面に電極層 2 2 を形成するための材料を成膜した後にエッチングを行うことで、所望する形状の電極層 2 2を形成することも考えられる。この場合には、上述した例とは異なり、磁性層 2 3も電極層 2 2と合わせてエッチング除去されることになる。

以上のようにして形成された M R A Mは、自由層 1 6と電極層 2 2との非積層部分に磁性層 2 3が配設されているので、自由層 1 6の端縁に生じる磁極がその周囲に配された磁性層 2 3によって打ち消され、見かけ上の自由層 1 6 (磁性層）の面積が増大することになる。したがって T M R素子 1 0のサイズが小型化しても、その T M R素子 1 0における自由層 1 6での反磁界が大きくなってしまうことがない。

第 1 7図は、自由層における保磁力の素子寸法依存性の具体例を示す説明図である。図例では、 T M R素子 1 0の平面形状が略正方形である場合について、自由層 1 6における保磁力の素子寸法依存性の測定例

(図中黒丸印参照）を示すとともに、比較のため磁性層 2 3が設けられていない一般的な構成の M R A Mにおける場合の測定例（図中白丸印参照）も示している。図例からも明らかなように、一般的な構成の場合には素子寸法が小さくなるに連れて、自由層における保磁力が増大しているのに対し、本実施形態の構成のように磁性層 2 3を設けた場合には、その傾向が緩和されていることがわかる。

これらのことから、本実施形態で説明した MR AMによれば、 TMR 素子 1 0のサイズが小型化しても、その TMR素子 1 0における自由層 1 6での保磁力が増大する傾向の緩和が可能であると言える。しかも、そのために自由層 1 6を薄型化する必要もない。つまり、自由層 1 6の膜厚ゃモ一メント等にかかわらずに、その自由層 1 6での反磁界による保磁力増大を抑制できる。したがって、本実施形態の MR AMでは、 T MR素子 1 0が小型化した場合であっても、自由層 1 6の磁化方向スィツチング動作のための電流量を大きくする必要がなく、結果として小さな消費電力で TMR素子 1 0に対する情報書き込みを行うことができるようになる。

〔第 2の実施の形態〕

次に、本発明の第 2の実施の形態について説明する。第 1 8図は、本発明が適用された MR AMの第 2実施形態における要部構成例を示す模式図である。なお、ここでは、上述した第 1実施形態との相違点についてのみ説明する。また、図中においても、第 1実施形態の場合と同一の構成要素については、同一の符号を与えている。

図例のように、本実施形態で説明する MR AMは、磁性層 2 3が、電極層 2 2の自由層 1 6側の面だけではなく、その面の反対側の面にも積層されている点に、大きな特徴がある。この反対側の面における磁性層 2 3も、自由層 1 6側の磁性層 2 3と同様に、例えば N i F e膜等の磁性体からなる。なお、反対側の面における磁性層 2 3と電極層 2 2との間にも、金属非磁性材料や絶縁体等を介在させるようにしてもよい。以上のような構成の MR AMを製造するのにあたっては、第 1実施形態の場合と略同様にして電極層 2 2を形成した後に、その電極層 2 2に重ねて磁性層 2 3を成膜すればよい。これにより、電極層 2 2の互いに対向する二面（上下面）に磁性層 2 3が積層された構成の MR AMを形成することができる。

このようにして形成された MR AMにおいても、第 1実施形態の場合と同様に、電極層 2 2に電流を流して電流磁界を発生させ、これにより TMR素子 1 0に対するスイッチング動作を行う。ただし、このとき、 TMR素子 1 0の自由層 1 6側だけでなく、その反対側の面にも磁性層 2 3が積層されている。そのため、電極層 2 2に電流を流して電流磁界を発生させると、当該反対面の磁性層 2 3が電流磁界による磁束の通路として働くので、その磁性層 2 3の部分に電流磁界が集中することになり、電極層 2 2の外方に磁束が拡散してしまうのを極力抑制し得る。したがって、本実施形態で説明した MR AMによれば、自由層 1 6の膜厚やモーメント等にかかわらずに、その自由層 1 6での反磁界による保磁力増大を抑制できるのに加えて、電流磁界の集中によって効率的に自由層 1 6でのスイッチング動作を行わせることができ、結果として小さな消費電力で TMR素子 1 0に対する情報書き込みを行うことができるようになる。

しかも、本実施形態の MR AMでは、第 1実施形態の場合に対して磁性層 2 3の成膜プロセスを一工程追加するだけで、電流磁界の集中を実現し得るようになるので、そのために生産効率が低下してしまうのを極力抑制することができる。

〔第 3の実施の形態〕

次に、本発明の第 3の実施の形態について説明する。第 1 9図は、本発明が適用された MR AMの第 3実施形態における要部構成例を示す模式図である。なお、ここでも、上述した第 1または第 2実施形態との相違点についてのみ説明するものとし、図中において第 1実施形態の場合と同一の構成要素については同一の符号を与えている。

図例のように、本実施形態で説明する M R A Mは、磁性層 2 3が、電極層 2 2の自由層 1 6側の面だけではなく、それ以外の各面を覆うように配設されている点に、大きな特徴がある。例えば、電極層 2 2の断面が矩形状であれば、自由層 1 6側の面に加えて、他の三面にも磁性層 2 3が積層されている。勿論、電極層 2 2の断面形状が矩形以外の多角形の場合には、自由層 1 6側の面以外の各面それぞれについて磁性層 2 3 を配設することになる。なお、各面における磁性層 2 3も、自由層 1 6 側の磁性層 2 3と同様に、例えば N i F e膜等の磁性体からなる。また. 各面の磁性層 2 3と電極層 2 2との間にも、金属非磁性材料や絶縁体等を介在させるようにしてもよい。

ここで、以上のような構成の M R A Mの製造手順について説明する。第 2 0図〜第 2 2図は、その M R A Mの製造手順の概要を示す模式図である。上述した構成の M R A Mを製造する場合であっても、電極層 2 2 の形成までは第 1実施形態の場合と略同様である（第 3図〜第 1 6図参照）。電極層 2 2を形成した後は、第 2 0図に示すように、必要に応じて電極層 2 2および磁性層 2 3の一部（例えば、新たに磁性層 2 3を形成すべき電極層 2 2の側面部分）をエッチング除去した後、第 2 1図に示すように、その新たに形成すべき磁性層 2 3の形成のためのパター二ングに対応したレジスト膜 3 5を成膜する。そして、第 2 2図に示すように、磁性層 2 3を成膜した後に、リフトオフの手法を利用して、レジスト膜 3 5をはじめとする不要部分の除去を行う。このときも、磁性層 2 3としては、例えば N i F e膜を成膜することが考えられる。これにより、電極層 2 2の自由層 1 6側の面における非積層部分および当該面以外の三面が磁性層 2 3によって覆われた構成の M R A Mを形成することができる。

このようにして形成された M R A Mにおいても、第 2実施形態の場合と同様に、磁性層 2 3が電流磁界による磁束の通路として働くので、その磁性層 2 3の部分に電流磁界が集中することになり、電極層 2 2の外方に磁束が拡散してしまうのを極力抑制し得る。しかも、電流磁界の集中は、磁束の通路となる磁性層 2 3が電極層 2 2の各面を覆うように配されているため、第 2実施形態の場合に比べてより一層効果的なものとなる。

したがって、本実施形態で説明した M R A Mによれば、自由層 1 6での反磁界による保磁力増大を抑制できるのに加えて、自由層 1 6でのスィツチング動作をより一層効率的に行わせることができ、結果として更なる情報書き込み時における消費電力の低下が期待できる。

なお、上述した第 1〜第 3実施形態では、単一の磁気抵抗効果素子を備えた M R A Mに本発明を適用した場合を例に挙げて説明したが、本発明はこれに限定されるものではなく、例えば複数の磁気抵抗効果素子がマトリクス状に配されたものであっても、同様に適用することが可能である。

第 2 3図は、複数の磁気抵抗効果素子がマトリクス状に配された M R A Mの基本的な構成例を示す模式図である。図例のように、かかる M R A Mでは、各磁気抵坊効果素子 1 0が配された行および列のそれぞれに対応するように、相互に交差するヮ一ド線 2 0 aおよびビット線 2 0 b を備えている。そして、これらワード線 2 0 aおよびビット線 2 0 bが各磁気抵抗効果素子 1 0群を縦横に横切ることによって、各磁気抵抗効果素子 1 0がヮード線 2 0 aとビット線 2 0 bに上下から挟まれた状態で、かつ、これらの交差領域に位置するように配置されている。各磁気抵抗効果素子 1 0への情報の書き込みは、ヮ一ド線 2 0 aおよびビット線 2 0 bの両方に電流を流すことによって発生する合成電流磁界を用いて、各磁気抵抗効果素子 1 0における磁化方向を制御することにより行う。つまり、各磁気抵抗効果素子 1 0における磁化方向を反転させるための磁界は、ワード線 2 0 aおよびビット線 2 0 bに流した電流磁界の合成によって与えられる。これによつて、選択された磁気抵抗効果素子 1 0のみの磁化方向が反転し情報が記録されることになる。選択されない磁気抵抗効果素子 1 0については、ワード線 2 0 aとビット線 2 0 bのいずれか一方の電流磁界のみが印加されるので、反転磁界が不十分となり、情報が書き込まれない。

このような M R A Mにおいては、ヮード線 2 0 aまたはビット線 2 0 bのうち、磁気抵抗効果素子 1 0の自由層側に配されたいずれか方が. 第 1〜第 3実施形態で説明した電極層 2 2に相当する。したがって、ヮ ―ド線 2 0 aまたはビット線 2 0 bのいずれか一方に付随するように磁性層 2 3を設ければ、隣接する磁気抵抗効果素子 1 0毎に当該磁性層 2 3を分離する必要はあるが、メモリ集積度を上げるために各磁気抵抗効果素子 1 0が小型化する場合であっても、上述したように、反磁界による保磁力増大を抑制して、情報書き込み時の低消費電力化を実現することができる。

以上に説明したように、本発明に係る磁気メモリ装置によれば、電極層の自由層側の面における当該自由層との非積層部分に設けられた磁性層によって、見かけ上の自由層の面積が増大するので、磁気抵抗効果素子のサイズが小型化しても、自由層での反磁界が大きくなつてしまうことがない。すなわち、自由層の膜厚やモーメント等にかかわらずに、その自由層での反磁界による保磁力増大を抑制し得る。したがって、磁気抵抗効果素子のサイズが小型化した場合であっても、その磁気抵抗効果素子に対して小さな消費電力で情報書き込みを行うことができるようになる。

Claims

請求の範囲

1 . 強磁性体からなる自由層を有した磁気抵抗効果素子と、

当該磁気抵抗効果素子の自由層側に当該自由層との積層部分を有して配された非磁性導体からなる電極層とを備え、

前記電極層が発生する電流磁界により前記自由層の磁化方向を反転させるように構成された磁気メモリ装置において、

前記電極層の前記自由層側の面で、かつ、当該自由層との非積層部分に、磁性体からなる磁性層が設けられていることを特徴とする磁気メモリ装置。

2 . 前記電極層は、前記自由層側の面の反対側の面にも磁性体からなる磁性層が積層されていることを特徴とする請求の範囲第 1項記載の磁気メモリ装置。

3 . 前記電極層は、前記自由層側の面以外の各面が磁性体からなる磁性層に覆われていることを特徴とする請求の範囲第 1項記載の磁気メモリ装置。