+

WO2003073288A3 - Dispositif de traitement de donnees - Google Patents

Dispositif de traitement de donnees Download PDF

Info

Publication number
WO2003073288A3
WO2003073288A3 PCT/DE2003/000096 DE0300096W WO03073288A3 WO 2003073288 A3 WO2003073288 A3 WO 2003073288A3 DE 0300096 W DE0300096 W DE 0300096W WO 03073288 A3 WO03073288 A3 WO 03073288A3
Authority
WO
WIPO (PCT)
Prior art keywords
mapping
errors
addresses
event
storage
Prior art date
Application number
PCT/DE2003/000096
Other languages
German (de)
English (en)
Other versions
WO2003073288A2 (fr
Inventor
Berndt M Gammel
Ralph Ledwa
Christian May
Original Assignee
Infineon Technologies Ag
Berndt M Gammel
Ralph Ledwa
Christian May
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag, Berndt M Gammel, Ralph Ledwa, Christian May filed Critical Infineon Technologies Ag
Publication of WO2003073288A2 publication Critical patent/WO2003073288A2/fr
Publication of WO2003073288A3 publication Critical patent/WO2003073288A3/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Storage Device Security (AREA)

Abstract

L'invention concerne un dispositif de traitement de données comprenant une unité de calcul (1), un élément de mémorisation et un dispositif de visualisation (3) pour reproduire les adresses d'une mémoire virtuelle (4) sur les adresses d'une mémoire physique (5) de l'élément de mémorisation, la réalisation d'une reproduction étant induite par l'unité de calcul (1). L'invention est caractérisée en ce que, lorsqu'une erreur est faite lors d'une reproduction dans le dispositif de visualisation (3), des moyens (6) permettent de mémoriser les conditions dans lesquelles s'est produite cette erreur dans une mémoire (2) accessible à l'unité de calcul.
PCT/DE2003/000096 2002-02-28 2003-01-15 Dispositif de traitement de donnees WO2003073288A2 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10208765A DE10208765A1 (de) 2002-02-28 2002-02-28 Datenverarbeitungsvorrichtung
DE10208765.2 2002-02-28

Publications (2)

Publication Number Publication Date
WO2003073288A2 WO2003073288A2 (fr) 2003-09-04
WO2003073288A3 true WO2003073288A3 (fr) 2004-01-22

Family

ID=27762506

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2003/000096 WO2003073288A2 (fr) 2002-02-28 2003-01-15 Dispositif de traitement de donnees

Country Status (3)

Country Link
DE (1) DE10208765A1 (fr)
TW (1) TW200307866A (fr)
WO (1) WO2003073288A2 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7886126B2 (en) 2005-01-14 2011-02-08 Intel Corporation Extended paging tables to map guest physical memory addresses from virtual memory page tables to host physical memory addresses in a virtual machine system
US7555628B2 (en) 2006-08-15 2009-06-30 Intel Corporation Synchronizing a translation lookaside buffer to an extended paging table

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0730230A2 (fr) * 1995-03-03 1996-09-04 Hal Computer Systems, Inc. Procédé et dispositif pour établir une priorité et pour manipuler des erreurs dans un système d'ordinateur

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5991856A (en) * 1997-09-30 1999-11-23 Network Associates, Inc. System and method for computer operating system protection

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0730230A2 (fr) * 1995-03-03 1996-09-04 Hal Computer Systems, Inc. Procédé et dispositif pour établir une priorité et pour manipuler des erreurs dans un système d'ordinateur

Also Published As

Publication number Publication date
WO2003073288A2 (fr) 2003-09-04
DE10208765A1 (de) 2003-09-18
TW200307866A (en) 2003-12-16

Similar Documents

Publication Publication Date Title
EP1679598A3 (fr) Systèmes et procédé de protection d'erreur d'adressage mémoire
CA2472473A1 (fr) Detection de manque de memoire et arret progressif
EP2936496B1 (fr) Module de mémoire comprenant une logique de correction d'erreurs
EP1022655A3 (fr) Ordinateur avec logiciel amorçable sûr
WO2001029656A3 (fr) Architecture a descripteur d'acces direct memoire (dma) en liste chainee
EP1256881A3 (fr) Méthode et dispositif de protection en écriture d'un medium de stockage de jeu
WO2009094163A3 (fr) Espace d'adressage de remplacement pour permettre à un gestionnaire de machine virtuelle d'accéder à un espace d'adressage virtuel d'invité
WO2003042826A3 (fr) Memoire de correction d'erreurs et procede de mise en oeuvre de la memoire
WO2004066059A3 (fr) Systemes de microprocesseurs
WO1999059070A3 (fr) Circuit de traitement de donnees dote d'une antememoire
EP1808964A3 (fr) Procédé et appareil de gestion du stockage de données
CA2285760A1 (fr) Methode de lecture anticipee de donnees structurees
TW200717527A (en) Semiconductor memory device
WO2006137073A3 (fr) Systeme, dispositif, et procede pour permettre de maniere selective l'acces d'un processeur hote a un code executable par l'hote
WO2006093618A3 (fr) Microcontroleur et memoire integres munis d'une interface securisee entre le programme systeme, le systeme d'exploitation et l'application d'utilisateur
WO2003090074A3 (fr) Initialisation d'un systeme informatique comprenant un processeur a mode d'execution securise
EP1739890A3 (fr) Traitement de trames de données échangées par un contrôleur de communication dans un système à déclenchement temporel
WO2004088498A3 (fr) Adressage pondere pour enveloppes d'unite de disque
WO2005013039A3 (fr) Commande de lecture anticipee dans un systeme de traitement de donnees
WO2007050316A3 (fr) Systeme et procede d'acces a une matrice de memoire au moyen d'un decodeur d'adresses rapide
EP1298532A3 (fr) Processeur et procédé de traitement arithmétique
MY131241A (en) Virtual to physical memory address mapping within a system having a secure domain and a non-secure domain
WO2003073288A3 (fr) Dispositif de traitement de donnees
JP2007502480A5 (fr)
WO2007078552A3 (fr) Architecture informatique destinee a obtenir une separation physique de procedes informatiques

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): BR CA CN IL IN JP KR MX RU UA US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP

点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载