+

WO2002039420A1 - Affichage a matrice active et affichage electroluminescent organique a matrice active - Google Patents

Affichage a matrice active et affichage electroluminescent organique a matrice active Download PDF

Info

Publication number
WO2002039420A1
WO2002039420A1 PCT/JP2001/009735 JP0109735W WO0239420A1 WO 2002039420 A1 WO2002039420 A1 WO 2002039420A1 JP 0109735 W JP0109735 W JP 0109735W WO 0239420 A1 WO0239420 A1 WO 0239420A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
field
image information
effect transistor
active matrix
Prior art date
Application number
PCT/JP2001/009735
Other languages
English (en)
French (fr)
Inventor
Akira Yumoto
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corporation filed Critical Sony Corporation
Priority to EP01981004.3A priority Critical patent/EP1333422B1/en
Priority to US10/169,697 priority patent/US7015882B2/en
Publication of WO2002039420A1 publication Critical patent/WO2002039420A1/ja
Priority to US11/338,516 priority patent/US8120551B2/en
Priority to US13/370,352 priority patent/US8558769B2/en
Priority to US13/965,939 priority patent/US8810486B2/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275Details of drivers for data electrodes
    • G09G3/3283Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275Details of drivers for data electrodes
    • G09G3/3291Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202Addressing of scan or signal lines
    • G09G2310/0221Addressing of scan or signal lines with use of split matrices
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0248Precharge or discharge of column electrodes before or after applying exact column voltages
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0272Details of drivers for data electrodes, the drivers communicating data to the pixels by means of a current
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes

Definitions

  • the present invention relates to an active matrix display device having an active element for each pixel and performing display control on a pixel-by-pixel basis by the active element.
  • the present invention relates to an electro-optical element whose luminance changes according to a flowing current.
  • the present invention relates to an active matrix type display device used as a display element, and an active matrix type organic EL display device using an organic electroluminescence (hereinafter, referred to as organic EL) element as an electro-optical element.
  • organic EL organic electroluminescence
  • a liquid crystal display using a liquid crystal cell as a pixel display element an image is formed by arranging a large number of pixels in a matrix and controlling light intensity for each pixel according to image information to be displayed.
  • Display driving is performed. This display driving is the same in an organic EL display using an organic EL element as a pixel display element.
  • an organic EL display since it is a so-called self-luminous display that uses light-emitting elements as pixel display elements, it has higher image visibility than a liquid crystal display, does not require a backlight, and has a faster response speed. It has advantages such as fast.
  • the brightness of each light emitting element is controlled by the current value flowing through it, that is, the organic EL element is of a current control type, which is greatly different from a liquid crystal display in which the liquid crystal cell is a voltage control type.
  • FIG. 33 shows a conventional example of a pixel circuit (circuit of a unit pixel) in an active matrix type organic EL display (for more details, see US Pat. No. 5,684,365, and Japanese Patent Application Laid-Open No. 8-234683). See).
  • the pixel circuit according to this conventional example has a power source (cathode) of an organic EL element 101 whose anode (anode) is connected to a positive power supply Vdd and a drain whose organic EL element 101 is connected. ), The source is grounded, the capacitor 103 is connected between the gate of the TFT 102 and the ground, the drain is connected to the gate of the TFT 102, and the source is connected to the ground.
  • a line 106 includes a TFT 104 whose gate is connected to a scanning line 105.
  • the organic EL element since it has rectification in many cases, it is sometimes referred to as an organic light emitting diode (OLED). Therefore, in FIG. 33 and other figures, the OLED is shown using a diode symbol. However, in the following description, ⁇ LED does not always require rectification.
  • the operation of the pixel circuit having the above configuration is as follows. First, when the potential of the scanning line 105 is set to the selected state (here, high level) and the writing potential Vw is applied to the data line 106, the TFT 104 conducts and the capacitor 103 is charged or discharged, and the TFT 102 becomes the write potential Vw. Next, when the potential of the scanning line 105 is set to the non-selection state (here, low level), the scanning line 105 is electrically disconnected from the TFT 102, but the gate potential of the TFT 102 is changed by the capacity 103. Are kept stable.
  • the current flowing through the TFT 102 and the LED 101 has a value corresponding to the gate-source voltage Vgs of the TFT 102, and the OLED 101 continues to emit light at a luminance corresponding to the current value.
  • the operation of selecting the scanning line 105 and transmitting the luminance information given to the data line 106 to the inside of the pixel is hereinafter referred to as “writing”.
  • the OLED 101 continues to emit light at a constant luminance until the next writing is performed.
  • a large number of such pixel circuits (hereinafter sometimes simply referred to as pixels) are arranged in a matrix as shown in FIG. 34, and the scanning lines 112-1 to 112-n are arranged in a scanning line driving circuit 111.
  • the active matrix display device can be created by repeating the writing from the voltage-driven data line driving circuit (voltage driver) 114 through the data lines 115-1 to 1-15-m while sequentially selecting by the EL display) can be configured.
  • a pixel array of m columns and n rows is shown. In this case, of course, there are m data lines and n scanning lines.
  • each light emitting element emits light only at the selected moment, whereas in the active matrix type display device, the light emitting element continues to emit light even after writing is completed. For this reason, an active matrix display device is particularly advantageous for a large-size and high-definition display in that the peak luminance and the peak current of the light emitting element can be reduced as compared with a simple matrix display device.
  • an insulated gate thin film field effect transistor (TFT) formed on a glass substrate is generally used as an active element.
  • amorphous silicon (amorphous silicon) and polysilicon (polycrystalline silicon) used in the formation of TFTs have poorer crystallinity than single-crystal silicon and poor control of the conduction mechanism. It is well known that the characteristics of the formed TFT are large.
  • the threshold value Vth of the TFT varies from pixel to pixel.
  • the current I ds flowing through the OLED greatly varies from pixel to pixel, resulting in a value completely out of a desired value, and high image quality cannot be expected as a display. This can be said not only for the threshold value Vth, but also for variations in carrier mobility and the like.
  • this current writing type pixel circuit has an OL ED 121 with a power source connected to the negative power supply V ss, a drain connected to the node of the OL ED 121, and a source connected to the reference potential.
  • a TFT 122 connected to a ground, which is a point (hereinafter referred to as “ground”), a capacitor 123 connected between the gate of the TFT 122 and the ground, and a gate connected to the gate of the TFT 122;
  • the TFT 124 has a source connected to the ground, a drain connected to the drain of the TFT 124, a source connected to the data line 128, a gate connected to the scanning line 127, and a drain connected to the TFT 122 and 124. It has a configuration in which a gate has a source connected to the drains of the TFTs 124 and 125, and a gate has a TFT 126 connected to the scanning line 127.
  • a PMOS (field-effect Evening), NMOSs are used for the TFTs 125 and 126.
  • the timing chart for driving this pixel circuit is shown in FIGS. 36 (A) to (C).
  • the pixel circuit shown in FIG. 35 is definitely different from the pixel circuit shown in FIG. 33 in the following points. That is, in the pixel circuit shown in FIG. 33, luminance data is given to a pixel in the form of a voltage, whereas in the pixel circuit shown in FIG. 35, it is given to a pixel in the form of a current.
  • the operation is as follows.
  • the scanning line 127 is set to the selected state, and a current Iw according to the luminance information is supplied to the data line 128.
  • This current Iw flows through the TFT 125 to the TFT 124.
  • the gate-source voltage generated in the TFT 124 is set to Vgs.
  • the TFT 124 operates in the saturation region. Therefore, according to the well-known MOS transistor equation
  • V th 1 is the threshold of TFT 124, // 1 is the carrier mobility, Co X 1 is the gate capacitance per unit area, W 1 is the channel width, and L 1 is the channel length It is.
  • the current value of the current I drv is controlled by the TFT 122 connected in series with the OLED 122.
  • the gate-source voltage of the TFT 122 is equal to Vgs in equation (1), assuming that the TFT 122 operates in the saturation region,
  • I drv 2 Cox 2W2 / L 2/2 (Vgs-Vth2) 2 ... (2)
  • Idrv / Iw (W2 / W1) / (L2 / L1)... (4) is derived.
  • writing of luminance data to each pixel is basically performed in units of scanning lines.
  • a liquid crystal display using amorphous silicon TFT it is common to write simultaneously (simultaneously) to selected pixels on the same scanning line.
  • writing in units of scanning lines is generally called line-sequential writing.
  • the data line driver is usually manufactured by a general monolithic (mono 1 ithic) semiconductor technology separately from the manufacturing process of the TFT constituting the pixel circuit inside the display panel. Is done. Therefore, it is easy to obtain a device with stable characteristics, but on the other hand, the number of data line drivers required for the number of data lines of the display device is required, and the overall system tends to be large and expensive. Also, when realizing a display device with a large number of pixels or a narrow pixel pitch, the number of wirings and connection points for connecting the display panel to the driver outside the panel becomes enormous, and the reliability of the connection becomes large. There are limits to the realization of large-size, high-definition display devices from the standpoint of wiring and wiring pitch.
  • the “driver outside the panel” is literally the display panel (glass-based). It is installed outside the panel and connected to the panel by a flexible cable or the like, but it is also mounted on the panel (glass substrate) using TAB (Tape Automated Bonding) technology. In the above description, both of them are expressed as “outside the panel” for convenience, and the same shall apply hereinafter.
  • FIG. 37 shows a configuration example of a display device adopting the point sequential writing method
  • FIGS. 38 (A) to (F) show operation timing charts thereof.
  • the same parts as those in FIG. 34 are denoted by the same reference numerals.
  • horizontal switches HSWl to HSWm are provided between one end of each of the data lines 115-1 to 115-m and the signal input line 116. These horizontal switches HSW1 to HSWm are on / off controlled by selection pulses we :! to wem sequentially output from the horizontal scanner (HS CAN) 117.
  • the horizontal switches HSWl to HSWm and the horizontal scanner 117 are composed of TFTs and are formed simultaneously with the pixel circuit 11 in the same manufacturing process.
  • the horizontal scanner 1 17 receives a horizontal start pulse h sp and a horizontal clock signal tick. As shown in FIGS. 38 (A) to (E), the horizontal scanner 1117 responds to the transition (rising and falling) of the horizontal clock signal hck after the input of the horizontal start pulse hsp. Select pulses we1 to wem are sequentially generated to select ⁇ SWWm.
  • Each of the horizontal switches HSWl to HSWm becomes conductive during a period in which the selection pulses wel to wem are applied, and outputs image data (voltage value) sin applied through the signal input line 116 to the data line 115. — 1 to data line 1 1 5—m.
  • writing to the pixels on the scanning line selected by the scanning line driving circuit 113 is performed dot-sequentially.
  • Data lines 1 1 5—1 to 1 The pressure is maintained by the capacitance components such as the stray capacitance of the data line 1 15-1 to the data line 1 15-m even after the horizontal switches HSW1 to HSWm are turned off.
  • a predetermined writing current needs to be supplied to all the pixels on the scanning line when the scanning line changes from the selected state to the non-selected state.
  • a current writing type pixel circuit it is necessary to write data to each pixel in a line-sequential manner.
  • FIG. It is necessary to adopt a configuration in which data is written collectively from the data line driver 118 provided outside the display panel. This has basically the same configuration as the line sequential drive type display device shown in FIG.
  • the data line driver 1 1 outside the panel This causes a problem that the number of the current driver circuits CD1 to CDm constituting the number 8 and the number of wiring connection points between them and the display panel increase. Disclosure of the invention
  • the present invention has been made in view of the above problems, and an object thereof is to reduce the number of connection points between a display panel and an external data driver circuit when a current writing type pixel circuit is employed.
  • An object of the present invention is to provide an active matrix type display device and an active matrix type organic EL display device capable of realizing a normal current writing operation.
  • the active matrix type display device includes a current writing type pixel circuit for writing image information by a current, which is arranged in a matrix, a plurality of scanning lines for selecting each pixel circuit, and each pixel. Image information is supplied to the circuit.
  • a display unit consisting of a plurality of data lines wired to the circuit.
  • An image for each pixel circuit is provided by temporarily storing the image information and then applying it to each of the plurality of data lines in the form of current.
  • a drive circuit for writing and driving information.
  • the drive circuit temporarily holds the image information, and then gives the image information to each of the data lines in the form of a current. Thus, writing of image information to each pixel circuit by the drive circuit is performed in a line-sequential manner.
  • FIG. 1 is a block diagram illustrating a configuration example of an active matrix display device according to a first embodiment of the present invention.
  • FIGS. 2A to 2K show an active matrix display device according to the first embodiment.
  • 5 is a timing chart for explaining the circuit operation of FIG.
  • FIG. 3 is a sectional structural view showing an example of the configuration of the organic EL device.
  • FIG. 4 is a circuit diagram showing a first circuit example of the data line driver circuit.
  • FIGS. 5A to 5D are timing charts of the circuit operation of the data line driver circuit according to the first circuit example.
  • FIG. 6 is a circuit diagram showing a second circuit example of the data line driver circuit.
  • FIG. 7 is a circuit diagram showing a modification of the second circuit example.
  • FIG. 8 is a block diagram showing a configuration example of an active matrix display device according to the second embodiment of the present invention.
  • FIGS. 9A to 9J are timing charts for explaining the circuit operation of the active matrix display device according to the second embodiment.
  • FIG. 10 is a circuit diagram showing a third example of the data line driver circuit.
  • FIG. 11 is a block diagram illustrating a configuration example of an active matrix display device according to a modification of the second embodiment.
  • FIG. 12 is a block diagram illustrating a configuration example of an active matrix display device according to another modification of the second embodiment. '
  • FIG. 13 is a block diagram showing a configuration example of an active matrix display device according to still another modification of the second embodiment.
  • FIG. 14 is a circuit diagram showing a fourth circuit example of the data line driver circuit.
  • FIGS. 15A to 15C are timing charts of the circuit operation of the data line driver circuit according to the fourth circuit example.
  • FIG. 16 is a circuit diagram showing a modification of the fourth circuit example.
  • FIG. 17 is a circuit diagram illustrating a fifth circuit example of the data line driver circuit.
  • FIG. 18 is a block diagram showing a configuration example of an active matrix display device according to the third embodiment of the present invention.
  • FIG. 19 is a circuit diagram showing a sixth circuit example of the data line driver circuit.
  • FIGS. 20A to 20G are timing charts of the circuit operation of the data line driver circuit according to the sixth circuit example.
  • FIG. 21 is a circuit diagram showing a seventh circuit example of the data line driver circuit.
  • FIG. 22 is a circuit diagram showing an eighth example of the data line driver circuit.
  • FIGS. 23A to 23D are timing charts of the circuit operation of the data line driver circuit according to the eighth circuit example.
  • FIG. 24 is a circuit diagram showing a modification of the eighth circuit example.
  • FIG. 25 is a circuit diagram showing still another modification of the eighth circuit example.
  • FIGS. 26 (A) to 26 (D) are timing charts of the circuit operation of the data line driver circuit according to still another modification of the eighth circuit example.
  • FIG. 27 is a block diagram illustrating a configuration example of an active matrix display device according to a fourth embodiment of the present invention.
  • FIGS. 28 (A) to 28 (C) are explanatory diagrams of the operation of the active matrix type display device according to the fourth embodiment.
  • FIG. 29 is a block diagram illustrating a configuration example of an active matrix display device according to a fifth embodiment of the present invention.
  • FIG. 30 is a diagram for explaining the effect of the leakage element (LK) in the active matrix display device according to the fifth embodiment.
  • FIG. 31 is a block diagram illustrating a configuration example of an active matrix display device according to a sixth embodiment of the present invention.
  • FIG. 32 is a view for explaining the effect of the precharge element (P C) in the active matrix display device according to the sixth embodiment.
  • FIG. 33 is a circuit diagram showing a circuit configuration of a pixel circuit according to a conventional example.
  • FIG. 34 is a block diagram illustrating a configuration example of an active matrix display device of a line sequential driving system.
  • FIG. 35 is a circuit diagram showing a circuit configuration of a current writing type pixel circuit according to a conventional example. You.
  • FIGS. 36 (A) to (C) are evening timing charts for explaining the circuit operation of the current writing type pixel circuit according to the conventional example.
  • FIG. 37 is a block diagram illustrating a configuration example of an active matrix display device of a dot sequential driving method.
  • FIGS. 38 (A) to 38 (F) are timing charts for explaining the circuit operation of the active matrix display device of the dot sequential driving method.
  • FIG. 39 is a block diagram showing a configuration example of an active matrix type display device when a current writing type pixel circuit is adopted.
  • FIG. 1 is a block diagram illustrating a configuration example of an active matrix display device according to a first embodiment of the present invention.
  • a large number of pixel circuits 11 are arranged in a matrix to form a display area (display section).
  • a pixel array of m columns and n rows is shown as an example.
  • n scanning lines 12 2 to select each pixel (pixel circuit); ⁇ 1 2—n, and m data lines 1 3— :! ⁇ 1 3-m are wired.
  • a scanning line driving circuit 14 for selectively driving the scanning lines 12-1 to 12-n, and a data line for driving the data lines 13-1 to 13-m. Evening line driver circuit 15 is provided.
  • the scanning line drive circuit 14 includes, for example, a shift register, and the output terminal of each transfer stage is connected to one end of each of the scanning lines 12-1 to 12-n.
  • the data line driver circuit 15 is composed of m current write type current driver circuits (CDs) 15-1 to 15-m, as described later. Current driver type current driver circuit (hereinafter simply referred to as “current driver circuit”)
  • each output terminal is connected to one end of the data line 13-1 113-m.
  • Data line driver circuit 15 Current driver circuit 15: Image signals (in this example, luminance data) s i n are supplied from ⁇ 15 to m through a signal input line 16 from the outside, and a drive control signal de is supplied from the outside through a control line 17. That is, the current driver circuits 15-; provided for each of the data lines 13-1 to 13-m share the same signal input line 16, and use these in a time-division manner. While importing image data.
  • the horizontal driver (HS CAN) 18 also supplies two write control signals we A1 to we Am and we B 1 to we Bm to the current driver circuits 15-1 to 15-m.
  • the horizontal scanner 18 receives a horizontal start pulse hsp and a horizontal clock signal hck.
  • the horizontal scanner 18 is composed of, for example, a shift register, and responds to the transition (rising and falling) of the horizontal clock signal hck after the input of the horizontal start pulse hs as shown in the timing charts of FIGS.
  • the write control signals weA1 to weAm and weB1 to weBm are sequentially generated.
  • each of the write control signals weA1 to weAm has a slightly delayed timing relationship with respect to each of the write control signals weB1 to weBm.
  • a current writing type pixel circuit shown in FIG. 35 is used as the pixel circuit 11.
  • this current writing type pixel circuit uses a light emitting element whose luminance is controlled by a current value, for example, an organic EL element (OLED) as a display element of the pixel circuit 11, and has four TFTs (OLEDs). It has an insulated gate thin film field effect transistor) and one capacitor so that luminance data can be provided from the data line in the form of current.
  • the pixel circuit 11 is not limited to the one having the circuit configuration shown in FIG. 35. In short, the pixel circuit 11 may be a current writing type pixel circuit. Good.
  • Fig. 3 shows the cross-sectional structure of the organic EL device.
  • a first electrode for example, an anode
  • a transparent conductive film is formed on a substrate 21 made of transparent glass or the like, and a hole transport is further formed thereon.
  • the electron transport layer 25, and the electron injection layer 26 are sequentially deposited to form an organic layer 27, a second metal electrode (for example, a cathode) 28 is formed on the organic layer 27. Is formed.
  • a DC voltage E between the first electrode 22 and the second electrode 28 light is emitted when electrons and holes are recombined in the light emitting layer 24.
  • a TFT formed on a glass substrate is generally used as an active element.
  • the scanning line drive circuit 14 is similarly formed by a circuit element such as a TFT.
  • the current driver circuits 15-1 to 15-m may be simultaneously formed on the same display panel (glass substrate) using circuit elements such as TFTs.
  • the current driver circuits 15-1 to 15-m are not necessarily provided on the display panel, but may be provided outside the panel.
  • FIG. 4 is a circuit diagram showing a specific circuit example of the current driver circuits 15-1 to 15-m constituting the data line driver circuit 15. Each of the current driver circuits 15-1 to 15-m has exactly the same circuit configuration.
  • the current driver circuit according to the present example includes four TFTs 31 to 34 and one capacitor 35.
  • all of the TFTs 31 to 34 are composed of NMOS, but this is only an example and the present invention is not limited to this.
  • the source of the TFT 31 is grounded to form a conversion unit.
  • the drain of the TFT 31 is connected to the source of the TFT 32, 33 and the drain of the TFT 34, respectively.
  • the TFT 32 is a first switch element having a drain connected to the signal input line 16, and a first write control signal weA is given to the gate.
  • the TFT 33 has a drain connected to the data line 13 to form a drive unit, and a gate to which a drive control signal de is applied via a control line 17.
  • the TFT 34 is a second switch element whose source is connected to the gate of the TFT 31, and a second write control signal we B is given to its gate.
  • a capacitor 35 constituting a holding unit is connected between the gate of the TFT 31 and the source of the TFT 34 and the ground.
  • the first write control signal weA and the second write control signal weB are both selected.
  • the state where both are at the high level is the selected state.
  • the drive control signal de is set to a non-selected state (here, low level). In this state, by connecting the current source CS having the current value I w to the signal input line 16, the write current I w flows to the TFT 31 through the source of the TFT 32.
  • Vgs CoxW / L / 2 (vgs-Vth) 2 ...
  • Vgs Vgs given by (5) is generated.
  • V t 1 ⁇ is the threshold value of TFT 31
  • C ox is the gate capacitance per unit area
  • W is the channel width
  • L is the channel length.
  • the first and second write control signals we A and we B are set to a non-selected state. Specifically, first, the second write control signal we B is set to a low level to turn off the TFT 34. Conducted state. As a result, the voltage Vgs generated between the gate and the source of the TFT 31 is held by the capacitor 35. Next, the current driver circuit and the current source CS are electrically disconnected by setting the first write control signal we A to a low level to make the TFT 32 non-conducting. Can be written to the current driver circuit. The TET 33 drives the data line 13 based on the holding voltage Vgs of the capacitor 35.
  • the TFT 34 is turned off, and then the TFT 32 is turned off, that is, the TFT 34 is turned off prior to the TFT 32.
  • writing of luminance data can be performed reliably.
  • the data driven by the current source CS must be valid at the time when the second write control signal We B is deselected, but after that, an arbitrary value (for example, the next current driver Overwriting of data in the circuit).
  • I ⁇ ⁇ ⁇ ⁇ xW / L / 2 (vgs— V th) 2 ⁇ (6) This is the current flowing through the data line 13, which coincides with the previous write current Iw.
  • the circuit shown in FIG. 4 converts the luminance data sin written in the form of a current value into a voltage value once and holds it in the capacitor 35, and writes the data based on the voltage value of the capacitor 35 even after the writing is completed. It has a function of driving the data line 13 with a current value substantially equal to the obtained current value. Further, in this operation, the carrier mobility in the equations (5) and (6) and the absolute values of the threshold value Vth and the like do not matter. That is, the circuit shown in FIG. 4 can drive the data line 13 with a current value that is exactly equal to the written current value, regardless of TFT characteristic variations.
  • the pixel circuit 11 uses the current writing type pixel circuit shown in FIG.
  • the operation when the current writing type current driver circuit of FIG. 4 is used as the driver circuits 15-1 to 15-m will be described based on the timing charts of FIGS. 2 (A) to 2 (K).
  • the horizontal scanner 18 responds to the transition of the horizontal clock signal hck in response to the first and second write control signals we Al to weAm, we B 1 to we Generate Bm sequentially.
  • each of the write control signals weA1 to weAm is slightly delayed in timing with respect to each of the write control signals weB1 to weBm.
  • the luminance data s in is input in the form of a current value from the signal input line 16 in synchronization with these write control signals ⁇ 681 to 6811 and we B1 to we Bm.
  • the luminance data s i n is written to the m current driver circuits 15-1 to 15 _m.
  • the drive control signal de is in the non-selection state.
  • the drive control signal de is in the selection state. — 1 to data line 1 3— m are driven.
  • the drive control signal de is in the selected state, the k-th scanning line 12-k is selected, so that line-sequential writing is performed on the pixels 11 connected to the scanning lines 12-k.
  • Figure 6 shows the current driver circuit 1 5— :! 15 is a circuit diagram showing another example of a circuit of 15 m.
  • the same parts as those in FIG. 4 are denoted by the same reference numerals.
  • the current driver circuit includes, in addition to the circuit elements shown in FIG. 4, an impedance conversion operating between the TFT 31 and the current source CS in the saturation region when the luminance data sin is written.
  • a PMOS transistor 40 having a different conductivity type from that of the TFT 31, that is, a PMOS TFT 40 is connected via a TFT 32, for example. According to this configuration, writing of the luminance data s in to the current driver circuit can be performed at higher speed than the circuit example of FIG. The reason will be described below.
  • the current writing generally has a problem that the time required for writing is long.
  • the output resistance of the current source CS is theoretically infinite, so the circuit resistance is determined by the TFT31 in Fig. 4, This is because the internal TFT generally has a small driving capability, in other words, a high input resistance, and it takes time for the potential of the signal input line 16 to reach a steady state.
  • the time required for writing is obtained. Differentiating both sides of the MOS transistor equation (1) with the gate-source voltage Vgs based on the fact that the TFT 31 is short-circuited between the gate and drain by the TFT 34 during writing and therefore operates in the saturation region so,
  • the TFT 31 is an NMOS, the required parameters are shown with a subscript n.
  • the differential resistance viewed from the signal input line 16 of the Ri ⁇ 3 ⁇ 4TFT 31 is the input resistance of the signal input line 16.
  • the TFT 32 is an analog switch and exhibits resistance characteristics. However, since the TFT 32 can be designed to have a resistance value sufficiently smaller than that of the TFT 31, the resistance value is ignored.
  • Rn l ⁇ (2 AinCoxWn / Ln-Iw) (8) Get. That is, the input resistance Rn of the TFT 31 is inversely proportional to the square root of the write current Iw, and becomes a very large value especially when the write current Iw is small. On the other hand, assuming that the capacitance existing on the signal input line 16 is C s, the time constant of the write operation is near the steady state.
  • the current source CS for supplying a signal current to the signal input line 16 is usually composed of components outside the panel, it is often far away from the data line driver circuit 15 and the capacitance C s is large. Easy to be. Moreover, as mentioned earlier, the input resistance Rn of the TFT 31 increases as the write current Iw decreases, so the long write time required to write a small current is a serious problem.
  • I w pCo xWpZLp no 2 (Vgs-Vtp) 2 ... (10)
  • the TFT 40 is a PMOS, the necessary parameters are shown with a suffix P appended. Note that in the circuit example of FIG. 6, the signal input line 16 is the source of the TFT 40,
  • I w pCo xWp / Lp / 2 (V i n-
  • Vin and Vg are the voltage of the signal input line 16 and the gate voltage of the TFT 40 with respect to the ground, respectively.
  • R p zpCoxWp / Lp (Vin-Vg-IVtpI) ... (12) is obtained.
  • R p is the differential resistance viewed from the signal input line 16 of the TFT 40, which is the input resistance of the signal input line 16. From equations (1 1) and (12)
  • the write time constant is determined by the P-channel TFT 40 regardless of the parameters (Wn, Ln, etc.) related to the TFT 31. That is, if Wp / Lp of the TFT 40 is set to be large, the input resistance Rp of the signal input line 16 can be arbitrarily reduced by the equation (13), and the time constant of the write operation can be reduced by the equation (14). You can see that In other words, the write speed is increased without changing the magnitude of the write current I w or the parameters of the TFT 31, in other words, without increasing the power consumption and deteriorating the noise resistance as described above. It becomes possible.
  • the writing speed is increased, a large amount of data can be written to the data line driver row using the same signal input line 16 in a certain time in a time-division manner.
  • the number of connection points with the source CS and the number of current sources CS can be reduced.
  • a method for operating the TFT 40 in the saturation region will be described below.
  • Vd and Vg are the drain potential and the gate potential with respect to the ground, respectively.
  • the impedance conversion transistor P-channel TFT 40 in this example
  • the writing of the luminance data sin to the current driver circuit can be performed faster than the circuit example of FIG. This makes it possible to write a large amount of data to the data line driver row using the same signal input line 16 in a fixed time in a time-division manner. The number of connection points between them and the number of current sources CS can be reduced.
  • the P-channel TFT 40 is connected between the TFT 31 and the current source CS.
  • a P-channel TFT 40 that operates in the saturation region when writing the luminance data sin is provided instead of the N-channel TFT 32 as shown in FIG.
  • the channel TFT 40 is provided with both functions of impedance conversion and switch (TFT 32 in FIG. 6), the same operation and effect as in the above case can be obtained.
  • one transistor can be reduced for each current driver circuit, so that there is an advantage that the circuit configuration can be simplified and the cost can be reduced accordingly.
  • FIG. 8 is a block diagram showing a configuration example of an active matrix display device according to a second embodiment of the present invention, in which the same parts as those in FIG. 1 are denoted by the same reference numerals.
  • the active matrix display device according to the present embodiment differs from the active matrix display device according to the first embodiment in the configuration of the data line driver circuit 15 '. '
  • the data line driver circuit 15 is composed of one row of current driver circuits 15-1 to 15-m, whereas in the present embodiment, the data line driver circuit 15 'Is a current driver circuit for 2 rows 1 5 A ⁇ 15 A-m, 15 B- 1 ⁇ 15 B-m. These two rows of current driver circuits 15 A—:! To 15 A—m, 15 B—1 to 1 58—111 have external image data (in this example, luminance Data) sin is supplied.
  • the horizontal scanner 18 shifts the horizontal clock signal hck after the input of the horizontal start pulse hsp. (Rising and falling), one system of write control signals we 1 to wem is sequentially generated.
  • These one-line write control signals we1 to wem are the current driver circuits for two columns 15 A— ;! 115 A—m, 15 B—1 to 15 B—m.
  • FIG. 10 is a circuit diagram showing a specific circuit example of the current driver circuits 15 A—1 to 15 A—m and 15 B—1 to 15 B— m . Equivalent parts are denoted by the same reference numerals.
  • This control circuit is composed of three inverters 36, 37, 38 and one NOR circuit 39.
  • the inverter 36 inverts the polarity of the write control signal we supplied from the horizontal scanner 18 and supplies it to the NOR circuit 39 as one input.
  • the ⁇ 39 circuit uses the drive control signal de 1 (or de 2) supplied from outside through the control line 17-1 (or 17-2) as the other input.
  • the drive control signal de 1 (or de 2) passed through the NOR circuit 39 is directly supplied to the gate of the TFT 34 and also supplied to the gate of the TFT 32 via the inverters 37 and 38. .
  • the inverters 37 and 38 determine the delay time corresponding to the delay time of the first write control signal weA with respect to the second write control signal weB in the evening timing charts of FIGS. 2 (A) to 2 (K).
  • the drive control signal de 1 (or de 2) having passed through the NOR circuit 39 is delayed by the delay time and applied to the gate of the TFT 32.
  • the basic circuit operation of the current driver circuit having the above configuration is the same as that of the current driver circuit of FIG. That is, the luminance data sin written in the form of a current value is once converted to a voltage value and held in the capacitor 35, and the capacity is maintained even after the writing is completed. An operation of driving the data line 13 with a current value substantially equal to the written current value is performed based on the voltage value of the evening.
  • the drive control signal de 1 (or de 2) is set to the non-selection state (low level), and the write control signal we is set to the selection state (high level).
  • the writing of the luminance data sin becomes possible, and by setting the drive control signal de 1 (or de 2) to the selected state, the data line 13 is driven regardless of the state of the write control signal we.
  • the inverters 37 and 38 constitute a delay circuit as described above. Due to the delay effect of the inverters 37 and 38, when the writing to the current driver circuit is completed, the TFT 34 is turned off prior to the TFT 32 so that the data can be reliably written.
  • the current writing type pixel circuit of FIG. 35 is used as the pixel circuit 11 and the current driver circuits 15A-1 to: L 5A— m, 1 5 B— ;!
  • the operation in the case where the current writing type current driver circuit of FIG. 10 is used as B15B-m will be described based on the timing charts of FIGS. 9 (A) to 9 (J).
  • the drive control signal de 1 is in the non-selection state, and the signal input line 16 to the first data line driver row (current driver circuit 15A—1 to 15A — The luminance data sin can be written to m).
  • the write control signals we 1 to wem are sequentially output from the horizontal scanner 18 in accordance with the horizontal clock hck, and the luminance data sin is given in the form of a current value to the signal input line 16 in synchronization therewith. Then, the luminance data is written to the first data line driver column.
  • the drive control signal de 1 is selected, and according to the data written to the current driver circuit 15 A—1 to 15 A—m Data lines 13-1 to 13-m are driven. This and In this case, the drive control signal de 2 is not selected, and the writing of the luminance data sin to the second data line driver row (current driver circuits 15 B—1 to 15 B—m) is not performed. Done. In the next scan line cycle, the second data line driver row receives data lines 13— :! when the (k + 2) th scan line 12—k + 2 is selected. Drive ⁇ 1 3 — m.
  • the first and second data line driver rows are connected to the scanning lines 12 2— 1 to: Write time to data line driver circuit 15 'and drive of data lines 13-1 to 13-m by alternately setting the write / drive state each time L3—n switches Since both of the time can be secured for approximately one scanning line period, writing to the data line driver circuit 15 ′ and the data line 13 3; Reliable operation is possible for driving up to 13 m.
  • the current driver circuits 15 A—1 to 15 A—m and 15 B—1 to 15 B—m are used as the current driver circuits shown in FIG.
  • the present invention is not limited to this, and the same operation and effect can be obtained by using the current writing type current driver circuits shown in FIGS. 4, 6, and 7.
  • the circuit examples of FIGS. 4, 6, and 7 require two lines. In comparison with this, there is an advantage that the number of wirings connecting the data line driver circuit 15 and the horizontal scanner 18 can be reduced by half.
  • two signal input lines 16—1, 16— 2 and the current driver circuit 15 A— :! 115 A—m, 15 B—1 to 15 B—m are divided into left and right halves in the figure, and the current driver circuit 15 A—1 to 15 A—m, 15 B— Write data for the left half of the figure to the signal input line 16-1, and write the data for the right half of the figure to the signal input lines 16-12 for 1-1-15B-ixi.
  • an active matrix in which the current driver circuit 15 A—1 to 15 A—m and 15 B—1 to 15 B—m are divided into a left half and a right half in the figure.
  • the concept of speeding up the writing of the luminance data described with reference to FIG. 6 can also be applied to the type display device.
  • the circuit example of FIG. 4 is used as the current writing type current driver circuit.
  • transistors for impedance conversion for example, P-channel TFTs 40-1 and 40-2 are inserted into the input portions of the signal input lines 16-1 and 16-2.
  • 1, 40-2 is set so that each gate is biased with a constant bias voltage Vbias higher than the ground potential.
  • Vbias the bias voltage
  • the parasitic capacitances C s1 and C s2 exist on the signal input lines 16-1 and 16-2, respectively. If the bias voltage Vbias is set appropriately, the P-channel TFT 40-1 , 40-2 can be operated in the saturation region.
  • the current driver circuit 15A—1 to 15A—m, 15B-1-15B 1 m is divided into blocks, and the current driver circuits in the block are saturated when the luminance data is written.
  • Transistors for impedance conversion operating in the region, for example, P-channel TFTs 40-1 and 40-2 are provided in common.
  • Wp / Lp of 40-2 By setting Wp / Lp of 40-2 to a large value, the current driver circuit 15 A—1 to 15 A—m, 15 B—1 to for the same reason as described in the circuit description of FIG. High-speed writing of luminance data can be realized without changing the circuit configuration or constant of 15 B-m.
  • FIG. 13 in an active matrix display device according to another modification, in addition to the configuration of FIG. 11, a data line 13-:! ⁇ 13-m is divided into two parts at the center, and the data line driver circuits 15U and 15D are arranged on the upper and lower sides of the display area.
  • the horizontal scanners 18U and 18D are also arranged on the upper and lower sides of the display area.
  • two signal input lines 16U-1 and 16U-2 are provided for the upper data line driver circuit 15U, and the lower data line driver circuit is provided.
  • Two signal input lines 16D-1 and 16D-2 will be provided for the circuit 15D.
  • the scanning lines 12-l to 12_n can be selected and written one by one simultaneously in the upper half and the lower half of the screen, the writing time for one scanning line can be doubled.
  • Data lines 13U—1 to 13U—m, 13D—1 to: Driving of 13D—m and data writing to the data line driver circuits 15U and 15D can be performed reliably. It is possible.
  • FIG. 14 is a circuit diagram showing another example of the current driver circuit.
  • the current driver circuit is a current driver circuit 15-1 to 15-m of the data line driver circuit 15 according to the first embodiment (see FIG. 1) or a data line driver circuit 15 'according to the second embodiment.
  • the current driver circuit is used as 15 A—1 to 15 A—m and 15 B—1 to 15 B—m.
  • the current driver circuit according to the present example includes four TFTs 41 to 44 and one capacity 45.
  • the TFTs 41 and 42 are configured by NMOS, and the TFTs 43 and 44 are configured by PMOS.
  • this is an example, and the present invention is not limited to this.
  • the TFT 41 has its source grounded and its drain connected to the data line 13.
  • the capacitor C is connected between the gate of the TFT 41 and the ground.
  • the gate of the TFT 41 is further connected to the gate of the TFT 42 and the drain of the TFT 44, respectively.
  • the TFT 41 and the TFT 42 are arranged close to each other, and form a current mirror circuit by connecting the gates in common. .
  • the source of TFT 42 is grounded.
  • the drain of TFT42, the drain of TFT43 and the source of TFT44 are commonly connected.
  • the TFT 43 has its source connected to the signal input line 16 and its gate supplied with a first write control signal weA.
  • the second write control signal weB is supplied to the gate of the TFT 43.
  • both the first write control signal weA and the second write control signal weB are set to the selected state.
  • the state where both are at the low level is the selected state.
  • the write current Iw flows through the TFT42 through the TFT43.
  • the gate and drain of the TFT (3) holds because the TFT is short-circuited, and the TFT 42 operates in the saturation region. Therefore, a voltage V gs given by the equation (1) is generated between the gate and the source of the TFT.
  • the first and second write control signals weA and weB are set to a non-selected state. More specifically, first, the second write control signal we B is set to a high level to turn off the TFT 44. As a result, the voltage Vgs generated between the gate and the source of the TFT 42 is held by the capacitor 45.
  • the current write driver circuit and the current source CS are electrically cut off by setting the first write control signal we A to a high level to make the TFT 43 non-conducting. Can be written to the current driver circuit.
  • the data driven by the current source CS needs to be valid at the time when the second write control signal We B is not selected, but after that, an arbitrary value (for example, to the next current driver circuit). Write data).
  • TFT 41 Since the gates of TFT 41 and TFT 42 are connected in common to form a current mirror circuit, if TFT 41 operates in the saturation region, the current flowing through TFT 41 is given by equation (2). This is the current flowing through the data line 13, which is proportional to the previous write current Iw.
  • the luminance data sin written in the form of a current value is once converted into a voltage value and held in the capacitor 45, and the capacitor is maintained even after the writing is completed, as in the circuit shown in FIG. It has a function of driving the data line 13 with a current value proportional to the written current value based on the voltage value of 45.
  • the mobility and the threshold value Vth of these TFTs are substantially equal, for example, when the TFT 41 and the TFT 42 are arranged close to each other, their absolute values do not matter. That is, the circuit in FIG. 14 can drive the data line 13 with a current value that is exactly proportional to the written current value, regardless of TFT characteristic variations.
  • the relationship between the write current Iw to this current driver circuit and the drive current Id of the data line 13 The relationship can be set to a desired value by setting the channel width W and the channel length L of the TFT 41 and the TFT 42, in other words, by setting the mirror ratio of the current mirror circuit.
  • the write current Iw and the drive current Id become equal. If the W / L of TFT42 is made larger than that of TFT41, the write current Iw Becomes larger than the drive current Id. The latter is effective, for example, when it is difficult for the external current source CS to drive a small current, or when it is desired to shorten the writing time to the current driver circuit.
  • FIG. 16 shows a modification of the current driver circuit.
  • the current driver circuit according to this modification is different from the circuit in FIG. 14 only in the connection position of the TFT 44. That is, the TFT 44 is connected between the gate of the TFT 41 and the gate of the TFT 42.
  • the same operation as in the case of the circuit in FIG. 14 is possible.
  • FIG. 17 is a circuit diagram showing still another circuit example of the current driver circuit.
  • the current driver circuit according to this example is also the current driver circuit 15_1 to 15-m of the data line driver circuit 15 according to the first embodiment (see FIG. 1) or the data line driver circuit according to the second embodiment.
  • the 15 'current driver circuit is used as 15 A-1 to 15 A-m and 15 B-1 to 15 B-m.
  • the current driver circuit according to this example has the same basic circuit configuration as the current driver circuit according to the first circuit example (see FIG. 4). The configuration will be described below.
  • FIG. 17 the same parts as those in FIG. 4 are denoted by the same reference numerals.
  • a TFT 46 is inserted between the drain of the TFT 41 and the data line 13.
  • a TFT 47 is connected between the gate and the drain of the TFT 46, and a second write control signal we B is supplied to the gate.
  • TFT46 Capacitor 48 is connected between the gate and the ground.
  • the first and second write control signals we A, and the second drive control signal de are set to the non-selection state (low level) so that no current flows to the data line 13.
  • We B is selected (high level)
  • the write current I w flows through TFT 42 through TFT 41 and TFT 46.
  • both the TFT 41 and the TFT 46 operate in the saturation region because the gate and the source are short-circuited by the TFT 44 and the TFT 47, respectively.
  • the second write control signal we B is set to a non-selected state.
  • the voltage Vgs generated between the gate and the source of the TFT 41 and the TFT 46 is held by the capacitor 45 and the capacitor 48, respectively.
  • the current driver circuit and the signal input line 16 are electrically cut off. Writing to the current driver circuit can be performed.
  • the data line drive control signal de is set to a high level. Since the gate-source voltage Vgs of the TFT 41 is held by the capacitor 45, if the TFT 41 operates in the saturation region, the current flowing through the TFT 41 becomes the write current Iw of the equation (5). That is, this is the current Id flowing through the data line 13. That is, the write current Iw matches the drive current Id of the data line 13.
  • Iw Idr V.
  • the drain-source Ids may increase as the drain-source voltage Vds increases. This is because the pinch-off point near the drain moves to the source side due to the increase in the drain-source voltage Vds, and the effective channel length decreases. This is because of the so-called back gate effect, which affects the conductivity of the channel due to the influence on the conductivity.
  • the current I ds flowing through the transistor is, for example,
  • I ds z C o xW / L / 2 (Vg s -V th) 2
  • the drain potential is generally not the same at the time of writing and at the time of driving.
  • the drain potential at the time of driving is higher, the drain-source voltage Vds of the TFT 46 also increases. If this is applied to equation (17), the gate-source voltage at the time of writing and at the time of driving is Even when Vgs is constant, the drain-source current Ids increases during driving. In other words, the current I drv flowing through the OLED becomes larger than the write current I w, and the two do not match.
  • the drain potential (the source potential of the TFT 46) increases.
  • the gate-source voltage Vgs of the TFT 46 decreases, which acts in a direction to reduce the current I dr V flowing through the OLED.
  • the drain potential of TFT 41 cannot fluctuate greatly, Paying attention to 41, it can be seen that the drain-source current I ds does not change much between writing and driving. In other words, the current I dr V flowing to the OLED from the write current I w matches with the accuracy quite accurately.
  • the drain-source current Ids on the drain-source voltage Vds for both TFT41 and TFT4.6. It is desirable to operate. Since the gates and drains of both TFTs 41 and 46 are short-circuited at the time of writing, they both operate in the saturation region regardless of the luminance data to be written. To operate in the saturation region even during driving, the data line 13 may be set to a sufficiently high potential. According to this drive, the current Id flowing through the data line 13 matches the write current Iw more accurately than in the case of the circuit example of FIG.
  • FIG. 18 is a block diagram illustrating a configuration example of an active matrix display device according to a third embodiment of the present invention.
  • the active matrix display device according to the present embodiment differs from the active matrix display device according to the first embodiment in the configuration of a data line driver circuit for driving data lines.
  • a current writing type current driver circuit is used as the data line driver circuit 15, whereas in the present embodiment, a voltage writing type current driver circuit (CD) is used as the data line driver circuit 19.
  • CD voltage writing type current driver circuit
  • 19-1 to 19-m are used.
  • Voltage write-type current driver circuit (hereinafter simply referred to as “current driver circuit”) 1 9—1 to: 19 1 m, each output terminal is a data line 13— 1 to: 1 3—m Each end It is connected to the.
  • FIG. 1'9 is a circuit diagram showing a specific circuit example of the voltage writing type current driver circuit 191-1 to 19-m which forms the data line driver circuit 19.
  • the current driver Each of the inverter circuits 191-11-19-1m has exactly the same circuit configuration.
  • the current driver circuit according to the present example includes two TFTs 51 and 52 and one capacitor 53.
  • the TFT 51 is connected between the data line 13 and the ground.
  • the TFT 52 is connected between the gate of the TFT 51 and the signal input line 16.
  • the capacitor 53 is connected between the gate of the TFT 51 and the ground.
  • the TFTs 51 and 52 are composed of NMOSs, but this is only an example and the present invention is not limited to this.
  • the current driver circuit having the above configuration is characterized in that the luminance data s in is given by the voltage source VS in the form of a voltage through the signal input line 16.
  • the TFT 52 At the time of writing the luminance data sin, when the voltage Vw is applied to the signal input line 16 with the write control signal we selected (here, high level), the TFT 52 is in a suitable state.
  • the source-to-source voltage Vgs becomes the write voltage Vw.
  • This write voltage 'Vw is held by the capacitor 53 even when the write control signal we is in the non-selection state. If TFT 51 operates in the saturation region, the current I d flowing through TFT 51 will be
  • the drive current Id of the data line 13 can be controlled by the write voltage Vw.
  • FIGS. 20A to 20G show operation timing charts when the data line driver circuit 19 in the active matrix display device shown in FIG. 18 is configured using the current driver circuit having the above configuration. .
  • the operation is basically the same as that of FIG. 1, and the detailed description is omitted here.
  • FIG. 21 is a circuit diagram showing another circuit example of the voltage writing type current driver circuit.
  • the current gate according to this example
  • the driver circuit has a configuration in which a TFT 54 controlled by a data line drive control signal de is added to the circuit of FIG.
  • the TFT 54 is connected between the data line 13 and the drain of the TFT 51, and a drive control signal de is given to its gate.
  • the TFTs 51, 52, and 54 are composed of NMOS, but this is only an example and is not limited to this.
  • the current driver circuit is used as shown in FIGS.
  • An active matrix type display device as shown in FIG. 11 or FIG. 12 can be configured.
  • the data line driver circuit is installed in two rows (two systems), so the data line is installed.
  • FIG. 22 is a circuit diagram showing still another circuit example of the voltage writing type current driver circuit.
  • the same parts as those in FIG. 21 are denoted by the same reference numerals.
  • the reset TFT 57 connected between the gate and the drain of the TFT 51 and the data writing connected between the gate of the TFT 51 and the source of the TFT 52 are added to the circuit of FIG. It has a configuration that adds a capacity of 58.
  • the luminance data is given in the form of a voltage
  • the data is held as it is in the capacitor 53
  • the TFT 51 flows a current through the data line based on the held voltage.
  • the threshold value of the TFT 51 varies, the drive current varies according to the equation (1), and the image quality may be deteriorated.
  • the reset is performed.
  • the TFT 57 performs an operation of electrically short-circuiting the gate and drain of the TFT 51 for a predetermined period
  • the gate of the TFT 51 and the signal input line 16 are capacitively coupled by the data write capacity 58 by adopting a configuration. Even if the threshold value of the TFT 51 varies, the driving current does not vary, so that the image quality is not impaired.
  • the specific operation will be described below with reference to the timing charts of FIGS. 23 (A) to 23 (D).
  • the reset TFT 57 is turned on by applying a high-level reset signal r st to the gate of the reset TFT 57. Then, the gate and drain of the TFT 51 are electrically short-circuited. At this time, the TFT 54 is in an on state, and a current flows from the data line to the ground via the TFT 54 and the TFT 51. Therefore, the gate-source voltage of the TFT 51 is higher than the threshold value V th.
  • the drive signal de applied to the gate of the TFT 54 goes low to turn off the TFT 54, the current flowing through the TFT 51 becomes zero after a predetermined time has elapsed.
  • the drain and the gate are short-circuited by the TFT 57, the potential of the drain and the gate of the TFT 51 gradually decreases, and the value becomes the threshold Vth of the TFT 51. And stabilized.
  • the high-level write control signal we is applied to the gate of the TFT 52, so that the signal input line 16 is set to a predetermined potential (ground level in this example) (hereinafter, this operation is reset). Operation). After that, the signal voltage Vw is applied to the signal input line 16.
  • the gate potential of the TFT 51 is Generally
  • Vg s V t h + AVg
  • the TFT 52 After the application of the signal voltage Vw, the TFT 52 is turned off, and the driving control signal de is applied to the gate of the TFT 54 to turn the TFT 54 on, so that a current flows through the data line by the TFT 51.
  • the current value I d is given by Eqs. (1) and (20)
  • FIG. 24 is a circuit diagram showing a modification of the eighth circuit example.
  • the same parts as those in FIG. 22 are denoted by the same reference numerals.
  • the capacitor 53 is connected between the output terminal of the data write capacitor 58 and the ground and the input terminal of the data write capacitor 58 is connected to the ground. The only difference is that the circuit is connected to the node, and the other configuration and operation timing charts are the same.
  • the gate-source voltage Vgs of the TFT 51 after the signal voltage Vw is applied. Is approximately given by V th + Vw. That is, as compared with the current driver circuit according to the eighth circuit example, there is an advantage that a larger gate-source voltage Vgs can be obtained for the same signal voltage Vw.
  • FIG. 25 is a circuit diagram showing still another modification of the eighth circuit example.
  • the same parts as those in FIG. 24 are denoted by the same reference numerals.
  • the node on the signal input line side of the data write capacity 58 and the predetermined potential point (the current In the example, a switch element connected between the current driver circuit and the ground is different from the current driver circuit according to the circuit example of FIG. 24 in that a switch element, for example, a TFT 59 is newly added and a corresponding reset operation is performed. I have.
  • the gate and the drain of the TFT 51 are turned off, as in the circuit example of FIG. It stabilizes at the threshold value V th.
  • the write control signal we given to the gate of the TFT 52 remains at a low level, and the newly added TFT 59 is turned on by the reset signal rst. Potential (ground level in this example).
  • the TFT 59 is turned off, and thereafter the write control signal we becomes high level. Since the signal voltage Vw is applied to the signal input line 16, the signal voltage Vw is transmitted to the gate of the drive transistor 51 via the data write capacity 58, and the gate-source voltage is the circuit shown in FIG. As in the example, it is approximately Vth + Vw.
  • the basic operation is the same as that in the circuit example in FIG. 24, but the advantage is that the control of the signal input line 16 is simplified and The point is that the writing speed increases. That is, as shown in the circuit example of FIG. 24, when a configuration is adopted in which the capacitor 53 is reset to the reference potential (ground level in this example) via the signal input line 16 and the TFT 52 during the reset operation. Needs to control the potential of the signal input line 16. On the other hand, in the circuit example of FIG. 25, since the capacitance 53 can be easily reset by the TFT 59, it is not necessary to apply the reference potential to the signal input line 16. Therefore, control of the signal input line 16 is simplified, and as shown in, for example, FIGS.
  • the signal input line 16 is turned off. Can be set to an arbitrary potential, for example, a signal voltage in the next write cycle, so that the signal voltage Vw can be written at high speed.
  • FIG. 27 is a block diagram illustrating a configuration example of an active matrix display device according to a fourth embodiment of the present invention.
  • the active matrix display device according to the present embodiment differs from the active matrix display device according to the third embodiment in the configuration of the data line driver circuit 19 '.
  • the data line driver circuit 19 is constituted by a single voltage writing type current driver circuit (CD) 19-1 to 19-1 m
  • the data line driver circuit 19 ′ has three voltage write current driver circuits 19 A—1 to 19 A—m, 19 B— :! ⁇ 19B-m, 19C- 1 ⁇ 19C-m
  • the gate of the TFT 51 and the signal input line 16 are capacitively coupled.
  • a driver circuit is used in which the drive current does not vary even if the threshold value of the TFT 51 varies.
  • the reason for providing three voltage write current driver circuits for each data line is as follows. That is, the current driver circuit according to the eighth circuit example, as described above, The desired function is achieved by repeating three types of operations: set operation, write operation, and drive operation. Therefore, in the active matrix type display device according to the present embodiment, as shown in FIGS. 28 (A) to (C), in one scanning cycle, one column out of three columns (three systems) of a data line driving circuit. , The reset operation, another column performs the writing operation, and the remaining one column performs the driving operation, and each operation is switched every scanning line switching cycle.
  • an active matrix display device using a voltage writing type current driver circuit that performs a desired function by repeating three types of operations of a reset operation, a written operation, and a driving operation as a data line driver circuit
  • Three voltage-writing current driver circuits are provided for one data line, and one driver circuit performs a reset operation in one scan cycle, the other driver circuit performs a write operation, and the other driver circuit performs a write operation. Since a single driver circuit performs the driving operation, it is possible to spend one scanning line switching period (1 H) for each operation, and thus reliable operation is possible.
  • FIG. 29 is a block diagram illustrating a configuration example of an active matrix display device according to a fifth embodiment of the present invention.
  • the active matrix type display device according to the present embodiment has exactly the same basic configuration as the active matrix type display device according to the first embodiment, and additionally has a structure between the signal input line 16 and the ground.
  • a leak element (LK) 55 composed of an NMOS transistor is connected.
  • writing “black” corresponds to a case where the writing current is zero.
  • the "white” level that is, a relatively large current was written to the signal input line 16 in the immediately preceding write cycle.
  • the potential of the signal input line 16 was at a relatively high level. Then, it takes a long time to write “black” immediately after that. is necessary.
  • the initial charge stored in the capacitance C s of the signal input line 16 and the like by the TFT 31 is discharged by the TFT 31, and as shown in FIG. That is, the voltage of the signal input line 16 becomes the threshold value of the TFT 3I.
  • the impedance of the TFT 31 increases, and theoretically, the “black” writing does not end forever. In reality, writing is done in a finite amount of time, so this appears as a so-called black floating phenomenon where the “black” level does not completely sink, reducing the contrast of the image.
  • a leak element 55 specifically, an NMOS transistor is connected between the signal input line 16 and a predetermined potential point (for example, ground potential). Then, a constant bias is applied as the gate voltage Vg.
  • a leak element 55 specifically, an NMOS transistor is connected between the signal input line 16 and a predetermined potential point (for example, ground potential). Then, a constant bias is applied as the gate voltage Vg.
  • the leak element 55 may be a simple resistance element or the like, but in that case, when the data line potential rises during “white” writing, the current flowing through the resistance element increases in proportion thereto. This causes a decrease in the current flowing through the TFT 31 and a deterioration in power consumption in the current driver circuit shown in FIG.
  • the configuration in which the leak element 55 is connected between the signal input line 16 and the ground potential is a current-writing type driver circuit as shown in FIG. 4 as a data line driver circuit.
  • the present invention is not limited to application to an active matrix display device having the configuration shown in FIG. 1 using other devices.
  • the present invention can be similarly applied to an active matrix type display device having a configuration using.
  • the leak element 55 can be constituted by a TFT, or can be constituted by an external component separately from the TFT process.
  • FIG. 31 is a block diagram illustrating a configuration example of an active matrix display device according to a sixth embodiment of the present invention.
  • the active matrix type display device according to the present embodiment has exactly the same basic configuration as the active matrix type display device according to the first embodiment.
  • the signal input line 16 and the positive power supply V dd It is characterized in that an element for initial value setting, for example, a precharge element (PC) 56 composed of a PM ⁇ S transistor is connected between them.
  • PC precharge element
  • FIG. 32 shows a case where the potential of the data line at the start of writing is 0 V. This is the case where “black” is written in the immediately preceding write cycle, and the threshold of the TFT 31 of the written current driver circuit (for example, in FIG. 4) is as low as about 0 V, or similarly. This may occur in the case of black writing, when the leak element 55 for preventing black floating as described above is provided.
  • the data line 13 and the power supply A PM ⁇ S transistor is connected as a precharge element 56 between the potential V dd and a pulse as a gate potential V g at the beginning of a write cycle.
  • the voltage of the signal input line 16 rises above the threshold value of the TFT 31 and thereafter reaches a balanced potential determined by the balance between the write current Iw and the operation of the TFT inside the data line driver circuit. Since it converges relatively quickly, it is possible to write correct luminance data at high speed.
  • the configuration in which the precharge element 56 is connected between the signal input line 16 and the positive power supply Vdd is based on a diagram using a current writing type driver circuit as shown in FIG. 4 as a data line driver circuit.
  • the present invention is not limited to the application to the active matrix type display device of the first configuration, and can be similarly applied to an active matrix type display device having a configuration using another current writing type driver circuit.
  • the precharge element 56 is not limited to the application to the active matrix type display device of the first configuration, and can be similarly applied to an active matrix type display device having a configuration using another current writing type driver circuit.
  • the present invention is applied to an active matrix organic EL display device using an organic EL element as a display element of the current writing type pixel circuit 11 has been described as an example.
  • the present invention is not limited to this, and can be applied to all active matrix type display devices using an electro-optical element whose luminance changes according to a flowing current as a display element.
  • a first field-effect transistor as a conversion unit for converting a write current into a voltage, and a voltage held by a capacitor (holding unit) are converted into a driving current.
  • the second field-effect transistor as a driving unit for driving the data line is configured by separate transistors, the same transistor is used for the current-voltage conversion operation and the data line driving based on the current-voltage conversion operation.
  • the operation may be performed in a time-division manner. According to this, in principle, there is no variation between the two operations.
  • image information is once held in a voltage form by a drive circuit, and then converted into a current form. Therefore, the image data is written to each of the pixel circuits by applying the signal to each of the plurality of data lines (collectively and simultaneously). This makes it possible to write image information to each pixel circuit in a line-sequential manner, realizing normal current writing operation while reducing the number of connection points between the display panel and external data driver circuits. It becomes possible.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

明 細 書 ' アクティブマトリクス型表示装置および
ァクティブマトリクス型有機エレクト口ルミネッセンス表示装置 技 術 分 野
本発明は、 各画素毎に能動素子を有して当該能動素子によって画素単位で表示 制御が行われるアクティブマトリクス型表示装置に関し、 特に、 流れる電流によ つて輝度が変化する電気光学素子を画素の表示素子として用いるァクティブマト リクス型表示装置および電気光学素子として有機材料のエレクト口ルミネッセン ス(以下、 有機 E L (e l ec t ro luminescence) と記す)素子を用いるアクティブマト リクス型有機 E L表示装置に関する。 背 景 技 術
表示装置、 例えば画素の表示素子として液晶セルを用いた液晶ディスプレイな どにおいては、 多数の画素をマトリクス状に配列し、 表示すべき画像情報に応じ て画素毎に光強度を制御することによって画像の表示駆動が行われるようになつ ている。 この表示駆動は、 画素の表示素子として有機 E L素子を用いた有機 E L デイスプレイなどでも同様である。
ただし、 有機 E Lディスプレイの場合は、 画素の表示素子として発光素子を用 いる、 いわゆる自発光型のディスプレイであるため、 液晶ディスプレイに比べて 画像の視認性が高い、 バックライトが不要、 応答速度が速い等の利点を有する。 また、 各発光素子の輝度はそれに流れる電流値によって制御される、 即ち有機 E L素子が電流制御型であるという点で、 液晶セルが電圧制御型である液晶ディス プレイなどとは大きく異なる。
有機 E Lディスプレイにおいては、 液晶ディスプレイと同様、 その駆動方式と して単純 (パッシブ) マトリクス方式とアクティブマトリクス方式とを採ること ができる。 ただし、 前者は構造が単純であるものの、 大型かつ高精細のディスプ レイの実現が難しいなどの問題がある。 このため、 近年、 画素内部の発光素子に 流れる電流を、 同様に画素内部に設けた能動素子 (一般には、 薄膜トランジスタ (Thin Film Transistor; TFT)によって制御する、 ァクティブマトリクス方式 の開発が盛んに行われている。
図 33に、 アクティブマトリクス型の有機 ELディスプレイにおける画素回路 (単位画素の回路) の従来例を示す (より詳細には、 米国特許第 5, 684, 3 65号公報、 特開平 8— 234683号公報を参照) 。
この従来例に係る画素回路は、 図 33から明らかなように、 アノード (陽極) が正電源 Vd dに接続された有機 EL素子 10 1と、 ドレインが有機 EL素子 1 0 1の力ソード (陰極) に接続され、 ソースが接地された TFT 102と、 TF T 1 02のゲ一トとグランドとの間に接続されたキャパシタ 1 03と、 ドレイン が T F T 10 2のゲートに、 ソースがデ一夕線 106に、 ゲートが走査線 105 にそれぞれ接続された TFT 104とを有する構成となっている。
ここで、 有機 EL素子は多くの場合整流性があるため、 OL ED (Organic Lig ht Emitting Diode)と呼ばれることがある。 したがって、 図 33およびその他の 図では、 OLEDとしてダイオードの記号を用いて示している。 ただし、 以下の 説明において、 〇 L E Dには必ずしも整流性を要求するも'のではない。
上記構成の画素回路の動作は次の通りである。 先ず、 走査線 1 05の電位を選 択状態 (ここでは、 高レベル) とし、 データ線 106に書き込み電位 Vwを印加 すると、 TFT 104が導通してキャパシタ 103が充電または放電され、 TF T 1 02のゲート電位は書き込み電位 Vwとなる。 次に、 走査線 105の電位を 非選択状態 (ここでは、 低レベル) とすると、 走査線 105と TFT 1 02とは 電気的に切り離されるが、 TFT 1 02のゲート電位はキャパシ夕 103によつ て安定に保持される。 そして、 TFT 1 02および〇L ED 101に流れる電流は、 TFT 1 02の ゲート ·ソース間電圧 Vg sに応じた値となり、 OLED 10 1はその電流値に 応じた輝度で発光し続ける。 ここで、 走査線 105を選択してデータ線 106に 与えられた輝度情報を画素内部に伝える動作を、 以下、 「書き込み」 と呼ぶこと とする。 上述のように、 図 33に示す画素回路では、 一度電位 Vwの書き込みを 亍えば、 次に書き込みが行われるまでの間、 OLED 101は一定の輝度で発光 を継続する。
このような画素回路 (以下、 単に画素と記す場合もある) 1 1 1を図 34に示 すようにマトリクス状に多数並べ、 走査線 1 12— 1〜112— nを走査線駆動 回路 1 1 3によって順次選択しながら、 電圧駆動型のデータ線駆動回路 (電圧ド ライバ) 1 14からデータ線 1 15— 1〜 1 15— mを通して書き込みを繰り返 すことにより、 アクティブマトリクス型表示装置 (有機 ELディスプレイ) を構 成することができる。 ここでは、 m列 n行の画素配列を示してい 。 この場合、 当然のことながら、 データ線が m本、 走査線が n本となる。
単純マトリクス型表示装置では、 各発光素子は、 選択された瞬間にのみ発光す るのに対し、 アクティブマトリクス型表示装置では、 書き込み終了後も発光素子 が発光を継続する。 このため、 アクティブマトリクス型表示装置は、 単純マトリ クス型表示装置に比べて発光素子のピーク輝度、 ピーク電流を下げられるなどの 点で、 とりわけ大型 ·高精細のディスプレイでは有利となる。
ところで、 アクティブマトリクス型有機 ELディスプレイにおいては、 能動素 子として一般に、 ガラス基板上に形成された絶縁ゲート型薄膜電界効果トランジ ス夕 (TFT) が利用される。 ところが、 この TFTの形成に使用されるァモル ファスシリコン (非晶質シリコン) やポリシリコン (多結晶シリコン) は、 単結 晶シリコンに比べて結晶性が悪く、 導電機構の制御性が悪いために、 形成された TFTは特性のばらつきが大きいことが良く知られている。
特に、 比較的大型のガラス基板上にポリシリコン T FTを形成する場合には、 ガラス基板の熱変形等の問題を避けるため、 通常、 アモルファスシリコン膜の形 成後、 レーザァニール法によって結晶化が行われる。 しかしながら、. 大きなガラ ス基板に均一にレーザエネルギーを照射することは難しく、 ポリシリコンの結晶 化の状態が基板内の場所によってばらつきを生ずることが避けられない。 この結 果、 同一基板上に形成した TFTでも、 そのしきい値 V t hが画素によって数百 mV、 場合によっては 1 V以上ばらつくこともまれではない。
この場合、 例えば異なる画素に対して同じ電位 Vwを書き込んでも、 画素によ つて TFTのしきい値 V t hがばらつくことになる。 これにより、 OLEDに流 れる電流 I d sは画素毎に大きくばらついて全く所望の値からはずれる結果とな り、 ディスプレイとして高い画質を期待することはできない。 このことは、 しき い値 V t hのみではなく、 キャリアの移動度 などのばらつきについても同様の ことが言える。
かかる問題を改善するため、 本願発明者は、 一例として、 図 35に示す電流書 き込み型の画素回路を提案している (国際公開番号 WO 01 - 06484の公報 参照) 。
この電流書き込み型の画素回路は、 図 35から明らかなように、 力ソードが負 電源 V s sに接続された OL ED 1 21と、 ドレインが OL ED 121のァノー ドに接続され、 ソースが基準電位点であるグランドに接続 (以下、 「接地」 と記 す) された TFT 122と、 この TFT 122のゲートとグランドとの間に接続 されたキャパシタ 123と、 ゲートが TFT 122のゲートに接続され、 ソース が接地された T FT 124と、 ドレインが TFT 124のドレインに、 ソースが データ線 128に、 ゲ一トが走査線 127にそれぞれ接続された T F T 1 25と 、 ドレインが TFT 122, 124の各ゲートに、 ソースが T F T 124 , 1 2 5の各ドレインに、 ゲートが走査線 127にそれぞれ接続された T F T 1 26と を有する構成となっている。
この回路例では、 TFT 1 22, 124として PMOS (電界効果トランジス 夕) 、 TFT 1 25, 126として NMOSを用いている。 この画素回路を駆動 するタイミングチャートを図 36 (A) 〜 (C) に示す。
•図 35に示す画素回路が、 図 33に示す画素回路と決定的に異なる点は、 次の 通りである。 すなわち、 図 33に示す画素回路においては輝度データが電圧の形 で画素に与えられるのに対し、 図 35に示す画素回路においては電流の形で画素 に与えられる点にある。 その動作は次の通りである。
先ず、 輝度情報を書き込む際は、 走査線 127を選択状態にし、 データ線 12 8に、 輝度情報に応じた電流 I wを流す。 この電流 Iwは、 TFT 1 25を通し て TFT 1 24に流れる。 このとき、 TFT 124に生ずるゲート ·ソース間電 圧を Vg sとする。 書き込み時は、 TFT 1 26によって TFT 124のゲート • ドレイン間が短絡されているので、 TFT 124は飽和領域で動作する。. よって、 良く知られた MOSトランジスタの式にしたがって
I w= x 1 Cox 1W1/L 1/2 (Vg s - V t 1) 2 …… (1) が成立する。 (1) 式において、 V t h 1は TFT 1 24のしきい値、 // 1はキ ャリアの移動度、 C o X 1は単位面積当たりのゲート容量、 W1はチャネル幅、 L 1はチャネル長である。
次に、 OL ED 121に流れる電流を I d r Vとすると、 この電流 I d r vは OLED 1 2 1と直列に接続された TFT 1 22によって電流値が制御される。 図 35に示す画素回路では、 TFT 1 22のゲート ·ソース間電圧が (1) 式の Vg sに一致するので、 TFT 1 22が飽和領域で動作すると仮定すれば、
I d r v = 2 C ox 2W2/L 2/2 (Vg s - V t h 2) 2 … (2) となる。
ちなみに、 MOSトランジスタが飽和領域で動作する条件は、 一般に、
I Vd s |>| Vg s -V t I …… (3)
であることが知られている。 (2) 式、 (3) 式の各パラメータの意味は (1) 式と同様である。 ここで、 TFT 124と TFT 122とは、 小さな画素内部に 近接して形成されるため、 事実上、 l= 2、 C o x l =C o x 2、 V t 1 = V t h 2と考えられる。 すると、 (1) 式と (2) 式とから容易に
I d r v / I w= (W2/W1) / (L 2/L 1) …… (4) が導かれる。
すなわち、 キャリアの移動度//、 単位面積当たりのゲート容量 Co x、 しきい 値 V t hの値自体がパネル面内で、 あるいはパネル毎にばらついたとしても、 〇 L ED 121に流れる電流 I d r vは正確に書き込み電流 I wに比例するので、 結果として、 OL ED 1 21の発光輝度を正確に制御できる。 例えば、 特に W2 = W1、 L 2=L 1と設計すれば、 I d r v/Iw= l、 即ち TFT特性のばら つきによらず、 書き込み電流 I wと OLED 12 1に流れる電流 I d 1- Vとは同 一の値となる。
一般に、 アクティブマトリクス型表示装置においては、 各画素への輝度データ の書き込みは基本的に走査線単位で行われる。 例えば、 アモルファスシリコン T F Tを用いた液晶ディスプレイにおいては、 選択された同一走査線上の画素に対 して一括して (同時に) 書き込みを行うのが一般的である。 このように、 走査線 単位での書き込みは、 一般に、 線順次書き込みと呼称されている。
この線順次書き込み方式を採る表示装置では、 通常、 データ線ドライバは表示 パネル内部の画素回路を構成する TFTの製造工程とは別途に、 一般的なモノリ シック (mon o 1 i t h i c) 半導体技術によって製造される。 したがって、 特性の安定したものを得やすいが、 その反面、 表示装置のデータ線本数分のデー 夕線ドライバ個数が必要であるため、 システム全体として大型 ·高コストとなり がちである。 また、 画素数の多い、 あるいは画素ピッチの狭い表示装置の実現に 際しては、 表示パネルとパネル外部のドライバとの結線のための配線本数や接続 点数が膨大となるため、 接続の信頼性や配線ピッチなどの点からも、 大型 '高精 細の表示装置の実現には限界がある。
ここで、 上記の 「パネル外部のドライバ」 は、 文字通り表示パネル (ガラス基 板) の外部に設置され、 フレキシブルケーブル等によってパネルと結線されるこ ともあるが、 TAB (Tape Automated Bonding)技術等によってパネル (ガラス基 板) 上に搭載されることもある。 上述した説明では両者を含めて便宜的に 「パネ ル外部」 と表現しており、 以下でも同様に表現するものとする。
一方、 ポリシリコン TFTを用いた液晶ディスプレイにおいては、 トランジス 夕の駆動能力が高く、 単一の画素に対する書き込みを短時間で行うことができる ため、 点順次書き込みと呼ばれる書き込み方式が採られることも多い。 この点順 次書き込み方式を採る表示装置の構成例を図 37に、 その動作タイミングチヤ一 トを図 38 (A) 〜 (F) に示す。 なお、 図 37において、 図 34と同等部分に は同一符号を付して示している。
図 37において、 データ線 1 1 5— 1〜 1 1 5— mの各一端と信号入力線 1 1 6との間に水平スィッチ HSWl〜HSWmが設けられている。 そして、 これら 水平スィッチ HSW1〜HSWmは、 水平スキャナ (HS CAN) 1 1 7から順 次出力される選択パルス we:!〜 wemによって o n/o f f 制御される。 水平 スィッチ HSWl〜HSWmおよび水平スキャナ 1 1 7は TFTで構成され、 画 素回路 1 1と同一の製造工程にて同時に形成される。
水平スキャナ 1 1 7には、 水平スタートパルス h s pおよび水平クロック信号 ti c kが入力される。 水平スキャナ 1 1 7は、 図 38 (A) 〜 (E) に示すよう に、 水平スタートパルス h s pの入力後、 水平クロック信号 h c kの遷移 (立ち 上がりおよび立ち下がり) に対応して、 水平スィッチ HSWl〜HSWmを選択 するための選択パルス we 1〜w emを順次発生する。
水平スィッチ HSWl〜HSWmの各々は、 選択パルス we l~wemが与え られた期間に導通状態となって信号入力線 1 1 6を通して与えられる画像データ (電圧値) s i nをデ一タ線 1 1 5— 1〜データ線 1 1 5— mに伝える。 これに より、 走査線駆動回路 1 1 3によって選択された走査線上の画素への書き込みが 点順次にて行われる。 データ線 1 1 5— 1〜デ一夕線 1 1 5— mに与えられた電 圧は、 水平スィッチ H S W l〜H S Wmが非導通となった後もデ一夕線 1 1 5— 1〜データ線 1 1 5— mの浮遊容量等の容量成分によって保持される。
このように、 水平クロック信号 h c kが mクロック分与えられると、 選択され た走査線上のすべての画素にデータが書き込まれる。 この点順次書き込み方式の 表示装置の場合、 1本の信号入力線 1 1 6を時分割的に使用する構成であるため に、 表示パネルとパネル外部のデータドライバ (画像データ s i nを供給する回 路) との接続点数が少なくて済み、 また外部ドライバの数もそれに応じて少なく することができる、 などの利点がある。
ところが、 画素回路として、 前述した図 3 5に示す電流書き込み型画素回路を 採用した場合には、 図 3 7に示すような表示装置の構成では画素 1 1 1に正常な '書き込みを行うことができない。 その理由を以下に説明する。
図 3 7において、 特定の水平スィッチ H S Wが選択されて導通した状態で、 信 号入力線 1 1 6を電流源によって駆動すれば、 水平スィッチ H S Wが選択されて いるデータ線上の画素に対しては正常に電流書き込みが行われる。 その後、 水平 スキャナ 1 1 7に水平クロック信号 h c kが入力され、 別のデータ線に対する書 き込みが開始されると、 その書き込みと同時にそれまで選択されていた水平スィ ツチ H S Wが非導通となるため、 対応するデータ線に流れる電流がゼ口となって しまう。
したがって、 正常に書き込みを行うためには、 走査線が選択状態から非選択状 態となる時点において、 その走査線上のすべての画素に所定の書き込み電流が供 給されている必要がある。 すなわち、 電流書き込み型の画素回路を採用した場合 には、 各画素へのデータの書き込みを線順次で行う必要があり、 例えば図 3 9に 示すように、 選択された走査線上の画素に対して表示パネルの外部に設けられた データ線ドライバ 1 1 8から一括して書き込みを行う構成を採る必要がある。 これは、 図 3 4に示した線順次駆動方式の表示装置と基本的に同じ構成となつ ている。 その結果として、 前述したように、 パネル外部のデータ線ドライバ 1 1 8を構成する電流ドライバ回路 C D l〜C D mの個数や、 それらと表示パネルと の間の配線の接続点数が増加する、 という問題を発生する。 発明の開示
本発明は、 上記課題に鑑みて為されたものであり、 その目的とするところは、 電流書き込み型画素回路を採用した場合において、 表示パネルと外部のデータド ライバ回路との接続点数を削減しつつ正常な電流書き込み動作を実現し得るァク ティブマトリクス型表示装置およびァクティブマトリクス型有機 E L表示装置を 提供することにある。
本発明によるアクティブマトリクス型表示装置は、 電流によって画像情報の書 き込みを行う電流書き込み型の画素回路がマトリクス状に配置されるとともに、 これら各画素回路を選択する複数本の走査線および各画素回路に画像情報を供給 —する複数本のデータ線が配線されてなる表示部と、 画像情報を一旦保持した後電 流の形で複数本のデータ線の各々に与えることによって各画素回路に対する画像 情報の書き込み駆動を行う駆動回路とを備えた構成となっている。
上記搆成のァクティブマ卜リクス型表示装置において、 画素回路が電流書き込 み型の場合には、 画素回路内の能動素子の特性が画素毎にばらついたとしても、 表示素子に流れる電流が正確に書き込み電流に比例するので、 表示素子の発光輝 度を正確に制御できる。 一方、 駆動回路は画像情報を一旦保持し、 しかる後デー 夕線の各々に画像情報を電流の形で与える。 これにより、 駆動回路による各画素 回路への画像情報の書き込みが線順次にて行われる。 図面の簡単な説明
図 1は、 本発明の第 1実施形態に係るァクティプマトリクス型表示装置の構成 例を示すブロック図である。
図 2 (A) ~ (K) は、 第 1実施形態に係るアクティブマトリクス型表示装置 の回路動作を説明するためのタイミングチャートである。
図 3は、 有機 E L素子の構成の一例を示す断面構造図である。
図 4は、 データ線ドライバ回路の第 1回路例を示す回路図である。
図 5 (A) 〜 (D ) は、 第 1回路例に係るデ一夕線ドライバ回路の回路動作の タイミングチャートである。
図 6は、 データ線ドライバ回路の第 2回路例を示す回路図である。
図 7は、 第 2回路例の変形例を示す回路図である。
図 8は、 本発明の第 2実施形態に係るァクティブマトリクス型表示装置の構成 例を示すブロック図である。
図 9 (A) 〜 (J ) は、 第 2実施形態に係るアクティブマトリクス型表示装置 の回路動作を説明するためのタイミングチヤ一トである。
図 1 0は、 データ線ドライバ回路の第 3回路例を示す回路図である。
図 1 1は、 第 2実施形態の変形例に係るアクティブマトリクス型表示装置の構 成例を示すブロック図である。
図 1 2は、 第 2実施形態の他の変形例に係るアクティブマトリクス型表示装置 の構成例を示すブロック図である。 '
図 1 3は、 第 2実施形態のさらに他の変形例に係るアクティブマトリクス型表 示装置の構成例を示すブロック図である。
図 1 4は、 データ線ドライバ回路の第 4回路例を示す回路図である。
図 1 5 (A) 〜 (C ) は、 第 4回路例に係るデータ線ドライバ回路の回路動作 のタイミングチヤ一トである。
図 1 6は、 第 4回路例の変形例を示す回路図である。
図 1 7は、 データ線ドライバ回路の第 5回路例を示す回路図である。
図 1 8は、 本発明の第 3実施形態に係るァクティブマトリクス型表示装置の構 成例を示すブロック図である。
図 1 9は、 データ線ドライバ回路の第 6回路例を示す回路図である。 図 2 0 (A) 〜 (G) は、 第 6回路例に係るデータ線ドライバ回路の回路動作 のタイミングチャートである。
図 2 1は、 デ一夕線ドライバ回路の第 7回路例を示す回路図である。
図 2 2は、 データ線ドライバ回路の第 8回路例を示す回路図である。
図 2 3 (A) 〜 (D ) は、 第 8回路例に係るデータ線ドライバ回路の回路動作 のタイミングチヤ一卜である。
図 2 4は、 第 8回路例の変形例を示す回路図である。 ' 図 2 5は、 第 8回路例のさらに他の変形例を示す回路図である。
図 2 6 (A) 〜 (D ) は、 第 8回路例のさらに他の変形例に係るデータ線ドラ ィバ回路の回路動作のタイミングチャートである。
図 2 7は、 本発明の第 4実施形態に係るァクティブマトリクス型表示装置の構 成例を示すブロック図である。
図 2 8 (A) 〜 (C ) は、 第 4実施形態に係るアクティブマトリクス型表示装 置の動作説明図である。
図 2 9は、 本発明の第 5実施形態に係るアクティブマトリクス型表示装置の構 成例を示すブロック図である。
図 3 0は、 第 5実施形態に係るァクティブマトリクス型表示装置におけるリ一 ク素子 (L K) の効果を説明する図である。
図 3 1は、 本発明の第 6実施形態に係るァクティブマトリクス型表示装置の構 成例を示すブロック図である。
図 3 2は、 第 6実施形態に係るアクティブマトリクス型表示装置におけるプリ チャージ素子 (P C ) の効果を説明する図である。
図 3 3は、 従来例に係る画素回路の回路構成を示す回路図である。
図 3 4は、 線順次駆動方式のアクティブマトリクス型表示装置の構成例を示す ブロック図である。
図 3 5は、 従来例に係る電流書き込み型画素回路の回路構成を示す回路図であ る。
図 3 6 (A) 〜 (C ) は、 従来例に係る電流書き込み型画素回路の回路動作を 説明するための夕イミングチャートである。
図 3 7は、 点順次駆動方式のアクティブマトリクス型表示装置の構成例を示す ブロック図である。
図 3 8 (A) 〜 (F ) は、 点順次駆動方式のアクティブマトリクス型表示装置 の回路動作を説明するためのタイミングチャートである。
図 3 9は、 電流書き込み型画素回路を採用した場合のアクティブマトリクス型 表示装置の構成例を示すプロック図である。 発明を実施するための最良の形態
以下、 本発明の実施の形態について図面を参照して詳細に説明する。
[第 1実施形態]
図 1は、 本発明の第 1実施形態に係るァクティブマトリクス型表示装置の構成 例を示すブロック図である。 図 1において、 画素回路 1 1がマトリクス状に多数 配置されて表示領域 (表示部) を構成している。 ここでは、 m列 n行の画素配列 を例に採って示している。 この表示領域には、 画素回路 1 1の各々に対して、 各 画素 (画素回路) を選択する n本の走査線 1 2—;!〜 1 2— nと、 各画素に画像 データ、 例えば輝度データを供給する m本のデータ線 1 3—:!〜 1 3— mとが配 線されている。
上記表示領域の外部には、 走査線 1 2— 1〜 1 2— nを選択駆動する走査線駆 動回路 1 4が設けられるとともに、 データ線 1 3— 1〜 1 3— mを駆動するデー 夕線ドライバ回路 1 5が設けられている。 走査線駆動回路 1 4は例えばシフトレ ジス夕からなり、 各転送段の出力端が走査線 1 2— 1〜1 2— nの各一端に接続 されている。 データ線ドライバ回路 1 5は、 後述するように、 m個の電流書き込 み型の電流ドライバ回路 (C D ) 1 5— 1〜 1 5—mによって構成されている。 電流書き込み型の電流ドライバ回路 (以下、 単に 「電流ドライバ回路」 と記す)
1 5—;!〜 1 5— mは、 各出力端がデータ線 1 3— 1〜 1 3—mの各一端に接続 されている。
データ線ドライバ回路 1 5の電流ドライバ回路 1 5— :!〜 1 5— mには、 信号 入力線 16を通して外部から画像デ一夕 (本例では、 輝度データ) s i nが供給 されるとともに、 制御線 17を通して外部から駆動制御信号 d eが供給される。 すなわち、 データ線 1 3— 1〜1 3— m毎に設けられた電流ドライバ回路 1 5— ;!〜 1 5— mは同一の信号入力線 16を共用し、 これを時分割的に使用しつつ画 像データの取り込みを行う。 電流ドライバ回路 1 5— 1〜1 5— mにはさらに、 水平スキャナ (HS CAN) 1 8から、 2系統の書き込み制御信号 we A 1〜w e Am, we B 1〜we Bmが供給される。
水平スキャナ 18には、 水平スタートパルス h s pおよび水平クロック信号 h c kが入力される。 水平スキャナ 18は例えばシフトレジスタからなり、 図 2 ( A) 〜 (K) のタイミングチャートに示すように、 水平スタートパルス h s の 入力後、 水平クロック信号 h c kの遷移 (立ち上がりおよび立ち下がり) に対応 して、 書き込み制御信号 we A 1〜we Am, w e B 1〜w e B mを順次発生す る。 ここで、 例えば書き込み制御信号 we A 1〜we Amの各々は、 書き込み制 御信号 we B 1〜we Bmの各々に対してやや遅れたタイミング関係にある。 上記構成の第 1実施形態に係るァクティブマトリクス型表示装置において、 画 素回路 1 1としては、 例えば図 35に示した電流書き込み型の画素回路が用いら れる。 この電流書き込み型画素回路は、 先述したように、 画素回路 1 1の表示素 子として、 電流値によって輝度が制御される発光素子、 例えば有機 EL素子 (O LED) を用いるとともに、 4つの TFT (絶縁ゲ一ト型薄膜電界効果トランジ ス夕) および 1つのキャパシタを有し、 輝度データが電流の形でデータ線から与 えられるようになつている。 なお、 画素回路 1 1としては、 図 3 5に示した回路 構成のものに限定されるものではなく、 要は、 電流書き込み型の画素回路であれ ば良い。
ここで、 有機 EL素子の構造の一例について説明する。 図 3に、 有機 EL素子 の断面構造を示す。 同図から明らかなように、 有機 EL素子は、 透明ガラスなど からなる基板 2 1上に、 透明導電膜からなる第 1の電極 (例えば、 陽極) 22を 形成し、 その上にさらに正孔輸送層 23、 発光層 24、 電子輸送層 25および電 子注入層 26を順次堆積させて有機層 27を形成した後、 この有機層 27の上に 金属からなる第 2の電極 (例えば、 陰極) 28を形成した構成となっている。 そ して、 第 1の電極 22と第 2の電極 28との間に直流電圧 Eを印加することで、 発光層 24において電子と正孔が再結合する際に発光するようになっている。
この有機 EL素子 (OLED) を含む画素回路では、 上述したように、 能動素 子として一般にガラス基板上に形成された TFTが用いられる。 そして、 この画 素回路が生成されたガラス基板 (表示パネル) 上に、 走査線駆動回路 14も同様 に、 TFTなどの回路素子によって形成される。 このとき、 電流ドライバ回路 1 5— 1〜 1 5— mについても、 同じ表示パネル (ガラス基板) 上に TFTなどの 回路素子によって同時に形成するようにしても良い。 ただし、 電流ドライバ回路 1 5— 1〜 1 5— mを必ずしも表示パネル上に設ける必要はなく、 パネル外部に 設ける構成を採っても良い。
[第 1回路例]
図 4は、 データ線ドライバ回路 1 5を構成する電流ドライバ回路 1 5— 1〜1 5— mの具体的な回路例を示す回路図である。 なお、 電流ドライバ回路 1 5— 1 〜1 5— mの各々は全く同じ回路構成となっている。
図 4から明らかなように、 本例に係る電流ドライバ回路は、 4つの TFT 3 1 〜 34および 1つのキャパシタ 35から構成されている。 この回路例では、 TF T 31〜 34のすベてを NMO Sで構成しているが、 これは一例であって、 これ に限られるものではない。
図 4において、 TFT3 1はそのソ一スが接地されて変換部を構成している。 この TF T 3 1のドレインに、 TFT 3 2, 3 3の各ソ一スおよび TFT 34の ドレインがそれぞれ接続されている。 T F T 32は、 そのドレインが信号入力線 1 6に接続された第 1のスィッチ素子であり、 そのゲートには第 1の書き込み制 御信号 w e Aが与えられる。 T F T 33は、 そのドレインがデータ線 1 3に接続 されて駆動部を構成しており、 そのゲートには制御線 1 7を介して駆動制御信号 d eが与えられる。 TFT 34は、 そのソースが T F T 3 1のゲートに接続され た第 2のスイツチ素子であり、 そのゲートには第 2の書き込み制御信号 w e Bが 与えられる。 TFT 3 1のゲートおよび T FT 34のソースとグランドとの間に は、 保持部を構成するキャパシタ 3 5が接続されている。
次に、 上記構成の電流ドライバ回路の回路動作について、 図 5 (A) ~ (D) の駆動波形図を用いて説明する。
本電流ドライバ回路への書き込み時には第 1の書き込み制御信号 w e Aおよび 第 2の書き込み制御信号 we Bを共に選択状態とする。 ここでは、 両者が高レべ ルの状態を選択状態としている。 さらに、 駆動制御信号 d eを非選択状態 (ここ では低レベル) とする。 この状態で信号入力線 1 6に電流値 I wの電流源 C Sを 接続することにより、 TFT 3 2のソースを通して T FT 3 1に書き込み電流 I wが流れる。
このとき、 TFT 3 1のゲ一ト ' ドレイン間は TFT 34によって電気的に.短 絡されているので (3) 式が成立し、 TFT 3 1は飽和領域で動作する。 したが つて、 そのゲート ·ソース間には、
I W= C o xW/L/2 ( v g s - V t h ) 2 …… (5) で与えられる電圧 Vg sが生ずる。 ここで、 V t 1Ίは TFT 3 1のしきい値、 はキャリアの移動度、 C o Xは単位面積当たりのゲート容量、 Wはチャネル幅、 Lはチャネル長である。
次に、 第 1, 第 2の書き込み制御信号 we A, w e Bを非選択状態とする。 詳 しくは、 先ず、 第 2の書き込み制御信号 we Bを低レベルとして TFT 34を非 導通状態とする。 これにより、 TFT 3 1のゲート ·ソース間に生じた電圧 Vg sがキャパシタ 3 5によって保持される。 次いで、 第 1の書き込み制御信号 we Aを低レベルとして TFT 32を非導通状態とすることにより、 本電流ドライバ 回路と電流源 C Sとが電気的に遮断されるので、 その後は電流源 C Sによって別 の電流ドライバ回路に対して書き込みを行うことができる。 TET 3 3は、 キヤ パシタ 3 5の保持電圧 Vg sに基づいてデータ線 1 3を駆動する。
このように、 本電流ドライバ回路への書き込み終了時、 先ず TFT 34を非導 通状態とし、 しかる後 TFT 3 2を非導通状態とする、 即ち TFT 3 2に先立つ て TFT 34を非導通状態とすることで、 輝度データの書き込みを確実に行うこ とができる。 ここで、 電流源 C Sが駆動するデ一夕は、 第 2の書き込み制御信号 We Bが非選択となる時点では有効である必要があるが、 その後は任意の値 (例 えば、 次の電流ドライバ回路への書き込みデ一夕) とされて良い。
次に、 駆動制御信号 d eを選択状態 (ここでは高レベル) とすると、 TFT 3 1が飽和領域で動作していれば、 TFT 3 1を流れる電流は、
I ά = β Ο ο xW/L/2 ( v g s— V t h ) 2 ····■· (6) で与えられる。 これがデータ線 1 3に流れる電流となるが、 これは先の書き込み 電流 I wに一致する。
すなわち、 図 4に示す回路は、 電流値の形で書き込まれた輝度データ s i nを 一旦電圧値に変換してキャパシタ 3 5に保持し、 書き込み終了後もキャパシタ 3 5の電圧値に基づいて、 書き込まれた電流値とほぼ等しい電流値でデータ線 1 3 を駆動する機能を有する。 さらにこの動作において、 (5) 式、 (6) 式中のキ ャリアの移動度 や、 しきい値 V t h等の絶対値は問題とされない。 すなわち、 図 4に示す回路は、 T FTの特性ばらつきによらず、 書き込まれた電流値と正確 に等しい電流値でデータ線 1 3を駆動することができる。
続いて、 図 1に示す第 1実施形態に係るアクティブマトリクス型表示装置にお いて、 画素回路 1 1として図 3 5の電流書き込み型画素回路を用い、 かつ電流ド ライバ回路 1 5— 1〜1 5— mとして図 4の電流書き込み型電流ドライバ回路を 用いた場合の動作について、 図 2 (A) - (K) のタイミングチャートに基づい て説明する。
水平スキャナ 1 8は、 先述したように、 水平スタートパルス h s ρの入力後、 水平クロック信号 h c kの遷移に対応して、 第 1, 第 2の書き込み制御信号 we Al〜weAm, w e B 1〜w e Bmを順次発生する。 ここで、 書き込み制御信 号 we A 1〜we Amの各々は、 書き込み制御信号 we B 1〜we Bmの各々に 対してやや'タイミングが遅れている。 輝度データ s i nはこれらの書き込み制御 信号\^ 6八1〜 6八11 , we B 1〜we Bmに同期して、 信号入力線 1 6から 電流値の形で入力される。
そして、 水平クロック h c kが mクロック分入力されると、 m個の電流ドライ バ回路 1 5— 1〜 1 5 _mに輝度データ s i nが書き込まれる。 書き込みの最中 は、 駆動制御信号 d eは非選択状態とされているが、 すべての電流ドライバ回路 15— 1〜1 5— mに書き込みが終了した時点で選択状態とされ、 よってデータ 線 1 3— 1〜データ線 1 3— mが駆動される。 駆動制御信号 d eが選択状態のと き、 k番目の走査線 12— kが選択されているので、 走査線 12— kに接続され た画素 1 1に対して線順次書き込みが行われる。
走査線 12— kを非選択とすると書き込みが終了するが、 図 2 (A) 〜 (K) のタイミングチャートでは、 その時点において駆動制御信号 d eは選択状態を保 つており、 書き込み終了まで有効な書き込みデータ (書き込み電流) を保つよう にしている。 ただし、 この駆動法においては、 1走査線期間 (通常は、 1フレー ム期間/走査線本数) に、 電流ドライバ回路 1 5— 1〜1 5— mへの書き込みと 、 データ線 1 3— 1〜 13— mの駆動がシリアルに行われるため、 これら書き込 みとデータ線駆動の両方に十分な時間を確保することが難しい場合がある。
[第 2回路例]
図 6は、 電流ドライバ回路 1 5—:!〜 1 5— mの他の回路例を示す回路図であ り、 図中、 図 4と同等部分には同一符号を付して示している。
図 6から明らかなように、 本例に係る電流ドライバ回路は、 図 4の回路素子に 加えて、 TFT31と電流源 CSとの間に、 輝度データ s i nの書き込み時に飽 和領域で動作するインピーダンス変換用トランジスタ、 即ち TFT 3 1と導電型 が異なる PMOSの TFT40を、 例えば T F T 32を介して接続した構成とな つている。 この構成によれば、 本電流ドライバ回路への輝度データ s i nの書き 込みを、 図 4の回路例よりも高速に行うことができる。 その理由について以下に 順次説明する。
電流書き込みにおいては、 一般に、 書き込みに要する時間が長いという問題が ある。 何となれば、 図 4の回路例の電流ドライバ回路に電流値 I wを書き込む場 合、 電流源 CSの出力抵抗は理論上無限大なので、 回路の抵抗は図 4の TFT3 1によって決まる一方、 パネル内部の TFTは一般に駆動能力が小さい、 言い換 えれば入力抵抗が高いため、 信号入力線 16の電位が定常状態に達するまでに時 間がかかるからである。
ここで先ず、 図 4の回路例の場合について、 書き込みに必要な時間を求める。 書き込み時、 TFT 31はゲート · ドレイン間が TFT 34によって短絡され、 従って飽和領域で動作することを踏まえて、 MOSトランジスタの式 (1) の両 辺をゲート ·ソース間電圧 Vg sで微分することで、
l/Rn = MnCoxWn/Ln (Vg s n-V t h) …… (7) を得る。 ここで、 TFT3 1が NMOSであるので、 必要なパラメ一夕には添字 nを付して示している。 Ri^¾TFT3 1の信号入力線 1 6から見た微分抵抗で あり、 これが信号入力線 16の入力抵抗である。 なお、 TFT 32はアナログス イッチであり抵抗特性を呈するが、 TFT 31に比べて十分小さな抵抗値となる ように設計できるため、 その抵抗値は無視する。
(1) 式、 (7) 式より、
Rn=l ^ (2 AinCoxWn/Ln - Iw) (8) を得る。 すなわち、 TFT31の入力抵抗 Rnは書き込み電流 Iwの平方根に反 比例し、 特に書き込み電流 Iwが小さな状態では非常に大きな値となる。 一方、 信号入力線 16に存在する容量を C sとすると、 書き込み動作の時定数は定常状 態付近では
r = C s X R n ( 9 ) で与えられる。
信号入力線 1 6に信号電流を供給する電流源 C Sは通常パネル外部の部品で構 成されるため、 データ線ドライバ回路 1 5から距離的に離れていることが多く、 容量 C sは大きな値になりやすい。 その上、 先に述べたように、 TFT3 1の入 力抵抗 Rnは書き込み電流 Iwが小さくなるに従って増大するので、 小さな電流 の書き込みに要する長い書き込み時間は重大な問題である。
書き込み時間を短縮するためには、 (9) 式より、 TFT3 1の入力抵抗 Rn を小さくする必要がある。 そのためには、 最大輝度値に相当する電流値をより大 きい値に設定することによって、 小さな輝度値においても書き込み電流 I wがあ まり小さくならないようにすることが考えられるが、 これは消費電力の増大を招 く。 あるいは、 TFT 3 1の WnZL nを大きくすることが考えられるが、 その 場合は、 より小さなゲート電圧振幅で TFT 31を使用することになるため、 微 小なノイズによつて駆動電流が影響されやすくなるなどの問題がある。
ここで、 図 6の回路例の回路動作について考える。 信号入力線 16には電流源 C Sが接続されており、 この電流源 C Sと本電流ドライバ回路との間には比較的 大きな寄生容量 C sが存在している。 今、 信号電流 I wを書き込む動作を考え、 TFT40が飽和領域で動作しているとすれば、 定常状態においては、 MOSト ランジス夕の式 (1) に従って、
I w= pCo xWpZLpノ 2 (Vg s -V t p) 2 …… (10) が成り立つ。 ここで、 TFT40が PMOSであるので、 必要なパラメ一夕には 添字 Pを付して示している。 図 6の回路例では、 信号入力線 16が TFT 40のソ一スであることに注意す れば、
I w= pCo xWp/Lp/2 (V i n -
Vg- I V t p I ) 2 …… (1 1) が成り立つことがわかる。 V i nおよび Vgはそれぞれ、 グランドを基準とした 信号入力線 16の電圧および T FT 40のゲート電圧である。
(1 1) 式の両辺を信号入力線 16の電圧 V i nで微分すれば、
l/Rp = z p C o xWp/L p ( V i n - V g - I V t p I ) … (12) を得る。 R pは T F T 40の信号入力線 16から見た微分抵抗であり、 これが信 号入力線 16の入力抵抗である。 (1 1) 式、 (12) 式より
R ρ= 1 / (2 p C o xWp/L p - I w) …… (1 3) を得る。 書き込み動作の時定数は、 定常状態付近では
て = C s X R p …… ( 14) で与えられる。
ここで注目すべきなのは、 (13) 式、 (14) 式によれば、 書き込み時定数 は TFT 3 1に関するパラメータ (Wn、 Lnなど) に関係なく、 Pチャネル T FT40によって決まるということである。 すなわち、 TFT40の Wp/L p を大きく設定すれば、 (13) 式によって任意に信号入力線 1 6の入力抵抗 Rp を小さくすることができ、 (14) 式によって書き込み動作の時定数が小さくな ることがわかる。 つまり、 書き込み電流 I wの大きさや TFT 3 1のパラメ一夕 を変更することなく、 言い換えれば、 先に述べたような消費電力の増大やノイズ 耐性の悪化を伴うことなく、 書き込みを高速化することが可能となる。
書き込みが高速化すれば、 一定の時間内に同一の信号入力線 1 6を時分割的に 使用して多数のデータをデータ線ドライバ列に書き込むことが可能になるので、 パネルとパネル外部の電流源 C Sとの間の接続点数や、 電流源 C Sの個数を削減 することができる。 ここで、 TFT 40を飽和領域で動作させるための方法について以下に示す。
M〇Sトランジスタが飽和領域で動作するための条件は前述のように (3) 式で 与えられるが、 PMOSの場合は、
Vd<Vg+ I V t p I …… (1 5) と書いても良い。 ここで、 Vd,および Vgはそれぞれ、 グランドを基準としたド レイン電位およびゲート電位である。
書き込み時間が問題になるのは、 先に述べたように書き込み電流 I wが小さな 場合である。 そこで、 書き込み電流 I wがゼロに近い書き込み状態を考えると、 TFT3 1はそのゲート · ドレインを TFT34によって電気的に短絡されてお り、 流れる電流がゼロに近い。 このことから、 そのドレイン電位はほぼ V t nで あるが、 これは TFT40のドレイン電位 Vgでもある。 したがって、 (1 5) 式は、 -
V t n<Vg+ 1 V t p I …… (16) と書くことができる。
したがって、 TFT40を飽和領域で動作させるためには、 (16) 式が成り 立つこと、 具体的には、 例えばゲート電位 Vg= 0で使用する場合には V t n< I V t p l としたり、 あるいは Vgを 0 Vではなく、 0Vよりも高い電位で使用 すれば良い。
上述したように、 TFT 31と電流源 C Sとの間に、 輝度デ一夕 s i nの書き 込み時に飽和領域で動作するインピーダンス変換用トランジスタ (本例では、 P チャネル TFT40) を接続することで、 本電流ドライバ回路への輝度データ s i nの書き込みを図 4の回路例よりも高速に行うことができる。 これにより、 一 定の時間内に同一の信号入力線 16を時分割的に使用して多数のデータをデータ 線ドライバ列に書き込むことが可能になるので、 パネルとパネル外部の電流源 C Sとの間の接続点数や、 電流源 C Sの個数を削減することができる。
なお、 本回路例では、 Pチャネル TFT40を TFT 3 1と電流源 C Sとの間 に TFT 32を介して接続する回路構成としたが、 図 7に示すように、 輝度デー 夕 s i nの書き込み時に飽和領域で動作する Pチャネル TFT 40を Nチャネル TF T 32に代えて設け、 この Pチャネル TFT40にインピーダンス変換とス イッチ (図 6の TFT 32) の両機能を持たせるようにしても、 上記の場合と同 様の作用効果を得ることができる。 この変形例の場合には、 電流ドライバ回路毎 にトランジスタを 1個削減できるため、 その分だけ回路構成の簡略化、 低コスト 化が図れる利点がある。
[第 2実施形態]
図 8は、 本発明の第 2実施形態に係るアクティブマトリクス型表示装置の構成 例を示すブロック図であり、 図中、 図 1と同等部分には同一部号を付して示して いる。 本実施形態に係るアクティブマトリクス型表示装置において、 第 1実施形 態に係るアクティブマトリクス型表示装置との違いは、 データ線ドライバ回路 1 5 ' の構成にある。 '
すなわち、 第 1実施形態ではデータ線ドライバ回路 15を 1列分の電流ドライ バ回路 1 5— 1 ~1 5— mで構成しているのに対して、 本実施形態ではデータ線 ドライバ回路 1 5 ' を 2列分の電流ドライバ回路 1 5 A—;!〜 1 5 A—m, 1 5 B— 1〜1 5 B— mで構成している。 これら 2列分の電流ドライバ回路 1 5 A— :!〜 1 5 A— m, 1 5 B— 1〜1 58—111には、 信号入力線 16を通して外部か ら画像データ (本例では、 輝度データ) s i nが供給される。
2列分の電流ドライバ回路 1 5 A—:!〜 1 5 A— m, 15 B—;!〜 1 5 B— m にはさらに、 2本の制御線 17— 1, 17 - 2を通して外部から 2系統の駆動制 御信号 d e 1 , d e 2が供給される。 これらの駆動制御信号 d e 1, d e 2は、 図 9のタイミングチャートに示すように、 1走査線期間の周期で極性が反転し、 かつ互いに逆相の信号となっている。
—方、 水平スキャナ 18は、 図 9 (A) 〜 (J) のタイミングチャートに示す ように、 水平スタートパルス h s pの入力後、 水平クロック信号 h c kの遷移 ( 立ち上がりおよび立ち下がり) に対応して、 1系統の書き込み制御信号 we 1〜 w emを順次発生する構成となっている。 この 1系統の書き込み制御信号 we 1 〜wemは、 2列分の電流ドライバ回路 1 5 A—;!〜 1 5 A— m, 1 5 B— 1〜 1 5 B— mに供給される。
[第 3回路例]
図 1 0は、 電流ドライバ回路 1 5 A— 1〜 1 5 A— m, 1 5 B— 1〜1 5 B— mの具体的な回路例を示す回路図であり、 図中、 図 4と同等部分には同一符号を 付して示している。 本例に係る電流ドライバ回路は、 4つの TFT3 1〜34お よび 1つのキャパシタ 35からなる基本的な回路部分については、 図 4の電流ド ライバ回路と同じである。
異なる点は、 TFT 32および TFT 34を制御する回路の構成である。 この 制御回路は、 3つのインバー夕 36, 37, 38および 1つの NOR回路 39か ら構成されている。 インバ一夕 36は、 水平スキャナ 1 8から供給される書き込 み制御信号 weの極性を反転して NOR回路 39にその一方の入力として供給す る。 ^^〇尺回路39は、 制御線 1 7— 1 (または、 1 7— 2) を通して外部から 供給される駆動制御信号 d e 1 (または、 d e 2) を他方の入力としている。
この NOR回路 39を通過した駆動制御信号 d e 1 (または、 d e 2) は、 直 接 TFT 34のゲートに供給されるとともに、 インバ一タ 37, 38を介して T FT 32のゲートに供給される。 インバ一タ 37, 38は、 図 2 (A) 〜 (K) の夕イミングチャートにおける第 2の書き込み制御信号 we Bに対する第 1の書 き込み制御信号 we Aの遅れ時間に相当する遅延時間を有し、 NOR回路 39を 通過した駆動制御信号 d e 1 (または、 d e 2) を当該遅延時間だけ遅らせて T FT 32のゲートに与える。
上記構成の電流ドライバ回路において、 その基本的な回路動作は図 4の電流ド ライバ回路と同じである。 すなわち、 電流値の形で書き込まれた輝度データ s i nを一旦電圧値に変換してキャパシタ 35に保持し、 書き込み終了後もキャパシ 夕 3 5の電圧値に基づいて、 書き込まれた電流値とほぼ等しい電流値でデータ線 1 3を駆動する動作を行う。
これに加えて、 本例に係る電流ドライバ回路では、 駆動制御信号 d e 1 (また は、 d e 2) を非選択状態 (低レベル) 、 書き込み制御信号 weを選択状態 (高 レベル) とすることで輝度データ s i nの書き込みが可能となり、 駆動制御信号 d e 1 (または、 d e 2) を選択状態とすることで、 書き込み制御信号 weの状 態によらずデータ線 13を駆動する状態となる。
インバー夕 37, 38は、 先述したように遅延回路を構成している。 このイン バー夕 37, 38の遅延作用により、 本電流ドライバ回路への書き込み終了時、 TFT 32に先立って TFT 34を非導通状態とすることで、 確実なデータ書き 込みを行うようにしている。
続いて、 図 8に示す第 2実施形態に係るァクティブマトリクス型表示装置にお いて、 画素回路 1 1として図 35の電流書き込み型画素回路を用い、 かつ電流ド ライバ回路 1 5A— 1〜: L 5A— m, 1 5 B—;!〜 15B— mとして図 1 0の電 流書き込み型電流ドライバ回路を用いた場合の動作について、 図 9 (A) 〜 (J ) のタイミングチヤ一トに基づいて説明する。
k番目の走査線 12— kの選択期間において、 駆動制御信号 d e 1が非選択状 態とされ、 信号入力線 1 6から第 1のデータ線ドライバ列 (電流ドライバ回路 1 5A— 1〜1 5A— m) に対して輝度データ s i nの書き込みが可能となる。 こ の間、 水平スキャナ 18からは水平クロック h c kに対応して書き込み制御信号 we 1〜w emが順次出力され、 信号入力線 16にはそれに同期して輝度データ s i nが電流値の形で与えられ、 第 1のデータ線ドライバ列に輝度データが書き 込まれる。
次に、 k+ 1番目の走査線 12— k+ 1が選択されると駆動制御信号 d e 1が 選択状態とされ、 電流ドライバ回路 1 5 A— 1〜 15 A— mに書き込まれている データにしたがってデータ線 13— 1〜データ線 13— mが駆動される。 このと き、 駆動制御信号 d e 2は非選択とされており、 第 2のデータ線ドライバ列 (電 流ドライバ回路 1 5 B— 1〜1 5 B— m) に対して輝度デ一夕 s i nの書き込み が行われる。 第 2のデータ線ドライバ列は、 次の走査線サイクルにおいて、 k + 2番目の走査線 1 2— k + 2が選択されたときにデータ線 1 3—:!〜 1 3 — mを 駆動する。
このように、 第 1 , 第 2のデ一タ線ドライバ列 (電流ドライバ回路 1 5 A— 1 〜1 5 A—m, 1 5 B— l〜1 5 B—m) を走査線 1 2— 1〜: L 3— nの切り替 わり毎に交互に被書き込み状態/駆動状態とすることにより、 データ線ドライバ 回路 1 5 ' への書き込み時間、 データ線 1 3— 1〜 1 3— mの駆動時間の両方を 概ね 1走査線周期分確保することができるため、 データ線ドライバ回路 1 5 ' へ の書き込みおよびデータ線 1 3—;!〜 1 3— mの駆動について確実な動作が可能 となる。
なお、 本実施形態では、 電流ドライバ回路 1 5 A— 1〜1 5 A— m, 1 5 B— 1〜 1 5 B— mとして、 図 1 0に示す電流書き込み型電流ドライバ回路を用いた 場合を例に採って説明したが、 これに限られるものではなく、 図 4、 図 6および 図 7に示す電流書き込み型電流ドライバ回路を用いても、 同様の作用効果を奏す る。 ただし、 図 1 0の回路例の場合には、 書き込み制御信号 w e 1〜w e mを入 力する信号線が 1本で済むため、 2本必要とする図 4、 図 6および図 7の回路例 に比べてデ一タ線ドライバ回路 1 5と水平スキャナ 1 8との間を接続する配線本 数を半減できるという利点がある。
また、 本実施形態に係るアクティブマトリクス型表示装置において、 1走査線 周期の間に m個すベての電流ドライバ回路 1 5 A— 1〜1 5 A— m, 1 5 B— 1 〜1 5 B— mに対する書き込み動作を完了することが難しい場合は、 信号入力線 1 6を複数本設け、 並列書き込みを行うようにすることも可能である (第 2実施 形態の変形例) 。
具体的には、 図 1 1に示すように、 例えば 2本の信号入力線 1 6— 1, 1 6— 2を設けるとともに、 電流ドライバ回路 15 A—:!〜 1 5 A— m, 1 5 B— 1〜 1 5 B— mを図の左側半分と右半分とにブロック化し、 電流ドライバ回路 1 5 A 一 1〜 1 5 A— m, 1 5 B— 1〜1 5 B— ixiに対する図の左側半分のデータ書き 込みを信号入力線 1 6— 1に、 図の右側半分のデータ書き込みを信号入力線 1 6 一 2にそれぞれ担わせるようにする。
この構成を採ることで、 電流ドライバ回路 1 5 A— 1〜1 5 A— m, 15 B— 1〜1 5 B— mに対して 2個ずつ同時に (並列に) 輝度データ s i nを書き込む ことができることから、 データ線ドライバ 1個当たりの書き込み時間は 2倍とな るため、 書き込み動作は容易になる。 同様にして、 信号入力線 16を 3本以上設 けることも可能である。
また、 このように電流ドライバ回路 1 5 A— 1〜1 5 A— m, 1 5 B— 1〜1 5 B— mを図の左側半分と右半分とにブロック化した構成のァクティブマトリク ス型表示装置に対して、 図 6で説明した輝度データ書き込みの高速化の概念を適 用することもできる。 なお、 この場合には、 電流書き込み型電流ドライバ回路と して、 図 4の回路例のものが用いられることになる。
すなわち、 図 1 2に示すように、 信号入力線 16— 1, 1 6— 2の入力部に、 インピーダンス変換用トランジスタ、 例えば Pチャネル TFT40— 1, 40 - 2を揷入するとともに、 これら TFT40— 1, 40— 2を各ゲートをグランド 電位よりも高い一定のバイアス電圧値 Vb i a sでバイアスするようにする。 こ こで、 信号入力線 16— 1, 16-2にはそれぞれ寄生容量 C s 1, C s 2が存 在するが、 バイアス電圧値 Vb i a sを適当に設定すれば、 Pチャネル TFT4 0 - 1, 40— 2を飽和領域で動作させることができる。
このように、 電流ドライバ回路 1 5A— 1〜1 5A— m, 1 5 B- 1-15 B 一 mをブロック化し、 ブロック内の複数の電流ドライバ回路に対して、 輝度デー 夕の書き込み時に飽和領域で動作するインピーダンス変換用トランジスタ、 例え ば Pチャネル TFT40— 1, 40— 2を共通に設け、 これら TFT40— 1, 40 - 2の Wp/L pを大きな値に設定することで、 図 6の回路説明の場合と同 様の理由により、 電流ドライバ回路 1 5 A— 1〜1 5A— m, 15 B— 1〜1 5 B—mの回路構成や定数に変更を加えることなく、 輝度データの書き込みの高速 化が実現できる。
さらに、 第 2実施形態の他の変形例として、 図 1 3に示す構成を採ることも可 能である。 図 1 3に示すように、 この他の変形例に係るアクティブマトリクス型 表示装置では、 図 1 1の構成に加えて、 デ一夕線 1 3—:!〜 1 3— mを中央で 2 分割し、 表示領域の上下両側にデータ線ドライバ回路 1 5U, 1 5Dを配置した 構成を採っている。
この場合、 水平スキャナ 18 U, 18 Dも表示領域の上下両側に配置されるこ とになる。 また、 図 1 1の構成も採ることから、 上側のデ一タ線ドライバ回路 1 5Uに対して 2本の信号入力線 16U— 1, 1 6U— 2が設けられ、 下側のデー 夕線ドライバ回路 1 5 Dに対して 2本の信号入力線 16D— 1, 16 D- 2が設 けられることになる。
この他の変形例に係る構成を採ることにより、 上下のデ一夕線ドライバ回路 1
5 U, 1 5 Dがそれぞれ駆動するデータ線 1 3 U— 1〜 13 U— m, 1 3 D- 1 〜1 3D— mの配線長が図 1 1の構成の場合の半分で済むため、 各データ線 1 3 U—;!〜 1 3U— m, 13 D—:!〜 1 3 D— mの容量が半分となり、 その分だけ データ線の駆動時間が短くて良いことになる。
さらに、 画面内上半分と下半分とで走査線 12— l〜12 _nを同時に 1本ず つ選択 ·書き込みを行うことができることから、 1本の走査線に対する書き込み 時間を 2倍にできるため、 データ線 1 3U— 1〜13U— m, 1 3D— 1〜: 1 3 D— mの駆動や、 データ線ドライバ回路 1 5 U, 1 5 Dへのデータ書き込みの動 作を確実に行うことが可能である。
[第 4回路例]
図 14は、 電流ドライバ回路の他の回路例を示す回路図である。 本例に係る電 流ドライバ回路は、 第 1実施形態 (図 1参照) に係るデータ線ドライバ回路 1 5 の電流ドライバ回路 1 5— 1〜15— mまたは第 2実施形態に係るデータ線ドラ ィバ回路 1 5 ' の電流ドライバ回路 1 5 A— 1〜 1 5 A— m, 1 5 B— 1〜 1 5 B—mとして用いられる。
図 14から明らかなように、 本例に係る電流ドライバ回路は、 4つの TFT4 1〜TFT44および 1つのキャパシ夕 45から構成されている。 この回路例で は、 TFT41, 42を NMOSで構成し、 TFT43, 44を PMOSで構成 しているが、 これは一例であって、 これに限られるものではない。
TFT 41はそのソースが接地され、 そのドレインがデータ線 13に接続され ている。 TFT 41のゲートとグランドとの間には、 キャパシタ Cが接続されて いる。 TFT41のゲートにはさらに、 TFT42のゲートおよび TFT44の ドレインがそれぞれ接続されている。 TFT41と TFT42とは近接して配置 されるとともに、 ゲートが共通接続されることによってカレントミラー回路を形 成している。 .
T FT 42のソースは接地されている。 TFT42のドレイン、 TFT43の ドレインおよび TFT44のソースが共通に接続されている。 TFT43はその ソースが信号入力線 16に接続され、 そのゲートには第 1の書き込み制御信号 w e Aが与えられる。 また、 TFT43のゲートには、 第 2の書き込み制御信号 w e Bが与えられる。
次に、 上記構成の電流ドライバ回路の回路動作について、 図 1 5 (A) 〜 (C ) の駆動波形図を用いて説明する。
本電流ドライバ回路への書き込み時には第 1の書き込み制御信号 w e A、 第 2 の書き込み制御信号 we Bを共に選択状態とする。 ここでは、 両者が低レベルの 状態を選択状態としている。 この状態で信号入力線 16に電流値 I wの電流源 C Sを接続することにより、 TFT42に TFT43を通して書き込み電流 I wが 流れる。 このとき、 TFT42のゲート ' ドレイン間は TFT44によって電気 的に短絡されているので (3) 式が成立し、 TFT42は飽和領域で動作する。 したがって、 TFT 42のゲート ·ソース間には、 (1) 式で与えられる電圧 V g sが生ずる。
次に、 第 1, 第 2の書き込み制御信号 we A、 we Bを非選択状態とする。 詳 しくは、 先ず、 第 2の書き込み制御信号 we Bを高レベルとして TFT 44を非 導通状態とする。 これにより、 TFT42のゲート ,ソース間に生じた電圧 Vg sがキャパシタ 45によって保持される。
次いで、 第 1の書き込み制御信号 we Aを高レベルとして TFT 43を非導通 状態とすることにより、 本電流ドライパ回路と電流源 C Sとが電気的に遮断され るので、 その後は電流源 C Sによって別の電流ドライバ回路に対して書き込みを 行うことができる。 ここで、 電流源 CSが駆動するデータは、 第 2の書き込み制 御信号 We Bが非選択となる時点では有効である必要があるが、 その後は任意の 値 (例えば、 次の電流ドライバ回路への書き込みデータ) とされて良い。
TFT4 1と TFT42とはゲートが共通接続されることで、 カレントミラ一 回路を形成しているため、 TFT 4 1が飽和領域で動作していれば、 TFT4 1 を流れる電流は (2) 式で与えられ、 これがすなわちデータ線 1 3に流れる電流 となるが、 これは先の書き込み電流 I wに比例する。
つまり、 図 14に示す回路は、 図 4に示す回路と同様に、 電流値の形で書き込 まれた輝度データ s i nを一旦電圧値に変換してキャパシタ 45に保持し、 書き 込み終了後もキャパシタ 45の電圧値に基づいて、 書き込まれた電流値に比例す る電流値でデータ線 13を駆動する機能を有する。 この動作において、 TFT4 1と TFT42とが近接配置されるなどで、 これら T FTの移動度 やしきい値 V t hが事実上等しければ、 それらの絶対値は問題とされない。 すなわち、 図 1 4の回路は、 T FTの特性ばらつきによらず、 書き込まれた電流値と正確に比例 する電流値でデータ線 13を駆動することができる。
本電流ドライバ回路への書き込み電流 I wとデータ線 13の駆動電流 I dとの 関係は、 TFT4 1と TFT 42のチャネル幅 Wおよびチャネル長 Lの設定によ つて、 言いかえればカレントミラー回路のミラー比の設定によって所望の値とす ることができる。
例えば、 TFT4 1と TFT42とで W/Lの値を等しくすれば書き込み電流 I wと駆動電流 I dは等しくなるし、 TFT42の W/Lを TFT4 1のそれよ り大きくすれば書き込み電流 I wは駆動電流 I dより大きくなる。 後者は、 例え ば外部の電流源 C Sが小さな電流を駆動することが難しい場合や、 電流ドライバ 回路への書き込み時間を高速化したい場合に有効である。
本電流ドライバ回路の変形例を図 16に示す。 本変形例に係る電流ドライバ回 路は、 TFT 44の接続位置が図 14の回路と異なるだけである。 すなわち、 T FT44は、 TFT41のゲートと TFT42のゲートとの間に接続された構成 となっている。 回路動作としては、 図 14の回路の場合と同様の動作が可能であ る。
[第 5回路例]
図 1 7は、 電流ドライバ回路のさらに他の回路例を示す回路図である。 本例に 係る電流ドライバ回路も、 第 1実施形態 (図 1参照) に係るデータ線ドライバ回 路 1 5の電流ドライバ回路 1 5_ 1〜1 5—mまたは第 2実施形態に係るデータ 線ドライバ回路 15 ' の電流ドライバ回路 15 A— 1〜1 5 A— m, 1 5 B- 1 〜1 5 B— mとして用いられる。
本例に係る電流ドライバ回路は、 第 1回路例に係る電流ドライバ回路 (図 4を 参照) と基本的な回路部分の構成を同じにしていることから、 以下の説明では、 異なる回路部分を中心にその構成について説明する。 また、 図 1 7中、 図 4と同 等部分には同一符号を付して示している。
図 1 7において、 TFT4 1のドレインとデータ線 13との間に TFT46が 揷入されている。 この TFT46のゲート ' ドレイン間には TFT47が接続さ れ、 そのゲートには第 2の書き込み制御信号 we Bが与えられる。 TFT46の ゲートとグランドとの間にはキヤパシ夕 48が接続されている。
次に、 上記構成の電流ドライバ回路の回路動作について説明する。 なお、 この 回路動作は図 4の回路と同様であるので、 以下の動作説明では、 図 5 (A) 〜 ( D) の駆動波形図を用いるものとする。
先ず、 本電流ドライバ回路への書き込み時には、 駆動制御信号 d eを非選択状 態 (低レベル) としてデータ線 13に電流が流れないようにした状態で第 1, 第 2の書き込み制御信号 we A、 We Bを選択状態 (高レベル) とすると、 書き込 み電流 I wが TFT42を透して TFT4 1および TFT46を流れる。 このと き、 両 TFT41, TFT46共、 ゲート 'ソース間がそれぞれ T F T 44およ び TFT47によって短絡されているので、 飽和領域で動作する。
次に、 第 2の書き込み制御信号 we Bを非選択状態とする。 これにより、 TF T 4 1および TFT46の各ゲート ·ソース間に生じた電圧 Vg sがキャパシ夕 45およびキャパシタ 48によってそれぞれ保持される。 次に、 第 1の書き込み 制御信号 w e Aを非選択状態とすることにより、 本電流ドライバ回路と信号入力 線 16とが電気的に遮断されるので、 その後は信号入力線 16を介して別の電流 ドライバ回路への書き込みを行うことができる。
次に、 デ一夕線駆動制御信号 d eを高レベルとする。 TFT4 1のゲート -ソ ース間電圧 Vg sはキャパシ夕 45によって保持されているので、 TFT4 1が 飽和領域で動作していれば、 TFT4 1を流れる電流は (5) 式の書き込み電流 Iwに一致し、 これがすなわちデータ線 1 3に流れる電流 I dとなる。 つまり、 書き込み電流 I wがデータ線 13の駆動電流 I dと一致する。
ここで、 TFT 46の作用について説明する。 図 4の回路においては、 前述し たように、 書き込み電流 Iw、 データ線 1 3の駆動電流 I dは共に TFT4 1に よって決まるので、 (5) 式、 (6) 式より I w= I d r Vであった。 ただし、 これは TFT 4 1を流れる電流 I d sが、 飽和領域においてドレイン ·ソース間 電圧 Vd sに依存しないとした場合である。 しかるに、 現実のトランジスタでは、 ゲート 'ソース間電圧 Vg sが一定であ つても、 ドレイン ·ソース間電圧 Vd sが大きい程ドレイン · ソース間 I d sが 大きくなる場合がある。 これは、 ドレイン ·ソース間電圧 Vd sが大きくなるこ とによってドレイン近傍のピンチオフ点がソース側へ移動し、 実効的なチャネル 長が減少する、 いわゆるショートチャネル効果や、 ドレインの電位がチャネル電 位に影響を与えてチヤネルの導電率が変化する、 いわゆるバックゲート効果など のためである。
この場合、 トランジスタを流れる電流 I d sは、 例えば、
I d s = z C o xW/L/2 (Vg s -V t h) 2
X (1 +λ Vd s) ····■■ (1 7) なる関係式で表され、 ドレイン 'ソース間電圧 Vd sに依存することになる。 こ こで、 λは正の定数である。 この場合、 図 4の回路では、 書き込み時と駆動時と でドレイン 'ソース間電圧 Vd sが同一でなければ、 書き込み電流 I wと OL E Dに流れる電流 I d r vとは一致しない。
これに対し、 図 17の回路の動作を考える。 図 1 7の TFT 46の動作に注目 すると、 そのドレイン電位は書き込み時と駆動時とで一般に同一ではない。 例え ば駆動時のドレイン電位の方が高い場合、 TFT46のドレイン ·ソース間電圧 Vd sも大きくなり、 これを (1 7) 式に当てはめれば、 書き込み時と駆動時と でゲート ·ソース間電圧 Vg sが一定であっても、 ドレイン ·ソース間電流 I d sは駆動時の方が増加する。 換言すれば、 書き込み電流 I wより OLEDに流れ る電流 I d r vが大きくなつて両者は一致しない。
ところが、 OLEDに流れる電流 I d r Vは TFT4 1を流れるので、 その場 合 TFT 4 1での電圧降下が大きくなり、 そのドレイン電位 (TFT46のソー ス電位) が上昇する。 この結果、 TFT46のゲート ·ソース間電圧 Vg sは小 さくなり、 これは OLEDに流れる電流 I d r Vを小さくする方向に作用する。 結果として、 TFT4 1のドレイン電位は大きく変動することができず、 TFT 4 1に注目すれば、 書き込み時と駆動時とでドレイン · ソース間電流 I d sが大 きくは変わらないことがわかる。 すなわち、 書き込み電流 I wより OLEDに流 れる電流 I d r Vとがかなり精度良く一致することになる。
この動作をより良く行わせるためには、 TFT4 1、 TFT4.6共にドレイン ·ソース間電圧 Vd sに対するドレイン, ソース間電流 I d sの依存性を小さく するのが良いので、 両トランジスタを飽和領域で動作させることが望ましい。 書 き込み時には TFT4 1, 46共にゲート · ドレイン間が短絡されているので、 書き込まれる輝度データによらず、 必然的に両者共飽和領域で動作する。 駆動時 にも飽和領域で動作させるには、 データ線 1 3を十分高い電位とすれば良い。 こ の駆動によれば、 データ線 13に流れる電流 I dは、 TFTの特性ばらつきによ らず、 図 4の回路例の場合よりも正確に書き込み電流 I wに一致する。
[第 3実施形態]
図 1 8は、 本発明の第 3実施形態に係るアクティブマトリクス型表示装置の構 成例を示すブロック図であり、 図中、 図 1と同等部分には同一部号を付して示し ている。 本実施形態に係るアクティブマトリクス型表示装置において、 第 1実施 形態に係るァクティブマトリクス型表示装置との違いは、 データ線を駆動するデ 一夕線ドライバ回路の構成にある。
すなわち、 第 1実施形態ではデータ線ドライバ回路 1 5として電流書き込み型 の電流ドライバ回路を用いているのに対し、 本実施形態ではデータ線ドライバ回 路 1 9として電圧書き込み型の電流ドライバ回路 (CD) 1 9— 1〜1 9— mを 用いている。 電圧書き込み型の電流ドライバ回路 (以下、 単に 「電流ドライバ回 路」 と記す) 1 9— 1〜: 1 9一 mは、 各出力端がデータ線 13— 1〜: 1 3— mの 各一端に接続されている。
[第 6回路例]
図 1'9は、 データ線ドライバ回路 1 9を構成する電圧書き込み型電流ドライバ 回路 1 9一 1〜1 9— mの具体的な回路例を示す回路図である。 なお、 電流ドラ ィバ回路 1 9一 1〜 1 9一 mの各々は全く同じ回路構成となっている。
図 19から明らかなように、 本例に係る電流ドライバ回路は、 2つの TFT 5 1, 52および 1つのキャパシタ 53から構成されている。 TFT51は、 デー 夕線 13とグランドとの間に接続されている。 TFT 52は、 TFT 51のゲー 卜と信号入力線 16との間に接続されている。 キャパシタ 53は、 TFT 5 1の ゲートとグランドとの間に接続されている。 この回路例では、 TFT 5 1, 52 を NMOSで構成しているが、 これは一例であって、 これに限られるものではな い。
上記構成の電流ドライバ回路では、 輝度データ s i nが信号入力線 16を通し て電圧の形で電圧源 VSによって与えられる点が特徴である。 輝度データ s i n の書き込み時は、 書き込み制御信号 weを選択状態 (ここでは、 高レベル) とし て信号入力線 16に電圧 Vwを印加すると、 TFT52が導適状態であるため、 TFT 5 1のゲート ·ソース間電圧 Vg sが書き込み電圧 Vwとなる。
この書き込み電圧' Vwは、 書き込み制御信号 weが非選択状態になってもキヤ パシタ 53によって保持される。 TFT 5 1が飽和領域で動作していれば、 TF T 5 1を流れる電流 I dは、
I d = /1 C o xW/L/2 (Vw— V t h) 2 …… (18) となる。 したがって、 書き込み電圧 Vwによってデータ線 13の駆動電流 I dを 制御することができる。
図 18に示すアクティブマトリクス型表示装置において、 データ線ドライバ回 路 1 9を上記構成の電流ドライバ回路を用いて構成した場合の動作のタイミング チヤ一トを図 20 (A) 〜 (G) に示す。 なお、 その動作は基本的には図 1の場 合と同様であるので、 ここではその詳細な説明については省略する。
[第 7回路例]
図 2 1は、 電圧書き込み型電流ドライバ回路の他の回路例を示す回路図であり 、 図中、 図 1 9と同等部分には同一符号を付して示している。 本例に係る電流ド ライバ回路では、 図 19の回路に、 データ線駆動制御信号 d eで制御される TF T 54を追加した構成となっている。 TFT 54は、 データ線 1 3との TFT 5 1のドレインとの間に接続され、 そのゲートに駆動制御信号 d eが与えられる。 この回路例でも、 TFT 5 1, 5 2, 54を NMO Sで構成しているが、 これは 一例であって、 これに限られるものではない。
このように、 データ線 13との TFT51のドレインとの間に、 駆動制御信号 d eで制御される TFT 54を接続した構成を採ることにより、 当該電流ドライ バ回路を用いて図 1、 図 8、 図 1 1あるいは図 12に示すようなアクティブマト リクス型表示装置を構成することが可能となる。 特に、 図 8、 図 1 1あるいは図 1 2の構成のアクティブマトリクス型表示装置に適用した場合には、 デ一タ線ド ライバ回路が 2列 (2系統) 設置されていることから、 データ線ドライバ回路へ の書き込みとデータ線 13— 1〜 1 3—mの駆動を交互に行わせることによって それぞれの動作時間に余裕が生ずる。
[第 8回路例]
図 22は、 電圧書き込み型電流ドライバ回路のさらに他の回路例を示す回路図 であり、 図中、 図 21と同等部分には同一符号を付して示している。 本例に係る 電流ドライバ回路では、 図 21の回路に、 TFT 51のゲートとドレインとの間 に接続されたリセット TFT57と、 TFT 51のゲートと TFT 52のソース との間に接続されたデータ書き込みキャパシ夕 58とを追加した構成となってい る。
ところで、 図 21の回路例では、 輝度データが電圧の形で与えられ、 それがそ のままキャパシタ 53に保持され、 その保持された電圧に基づいて TFT 5 1が データ線に電流を流す構成となっているが、 この構成では、 TFT 51のしきい 値がばらつくと、 (1) 式に従って駆動電流がばらつき、 画像の品位を損ねる可 能性がある。
これに対し、 本回路例に係る電圧書き込み型電流ドライバ回路では、 リセット TFT 57によって TFT 51のゲート · ドレインを所定の期間電気的に短絡さ せる動作を行った後、 TFT51のゲートと信号入力線 1 6とをデータ書き込み キャパシ夕 58によって容量結合させる構成を採ることにより、 TFT 51のし きい値がばらついても、 駆動電流がばらつかないため、 画像の品位を損ねること はない。 以下に、 図 23 (A) 〜 (D) のタイミングチャートを用いてその具体 的な動作説明を行う。
先ず、 TFT 54がオン状態であるとき、 リセット TFT 57のゲートに高レ ベルのリセット信号 r s tを与えることによって当該 TFT 57をオン状態とす る。 すると、 TFT 5 1のゲート · ドレインが電気的に短絡されるが、 このとき TFT 54がオン状態であって、 データ線から TFT 54および TFT 5 1を介 してグランドに向かって電流が流れているため、 TFT51のゲート ·ソース間 電圧は、 そのしきい値 V t hよりも高くなつている。
次に、 TFT 54のゲートに与えられる駆動信号 d eが低レベルになることに よって TFT 54がオフ状態になると、 TFT 51を流れる電流は、 所定の時間 を経過した後にゼロになる。 このとき、 そのドレイン ·ゲート間が TFT 5 7に よって短絡されているため、 TFT 51のドレインおよびゲートの電位は次第に 低下していき、 その値が TFT5 1のしきい値 V t hとなった状態で安定する。 このとき、 TFT 52のゲートに高レベルの書き込み制御信号 weが印加される ことで、 信号入力線 1 6は所定の電位 (本例では、 グランドレベル) にされてい る (以下、 この動作をリセット動作と称する) 。 その後に、 信号入力線 16に信 号電圧 Vwを印加する。
信号入力線 1 6と TFT 51のゲートとは、 データ書き込みキャパシタ 58を 介して、 即ち容量結合で接続されているため、 キャパシタ 53, 58の容量値を Co, Cdとすると、 TFT 51のゲート電位は概ね
AVg = VwXCd/ (Cd + Co) …… (19) だけ上昇する。 信号電圧 Vwの印加前には Vg=V t hであったから、 TFT 5 1のゲ一ト ·ソース間電圧 V g sは、
Vg s =V t h+AVg
-V t h+VwXCd/ (Cd + Co) …… (20) となる (以下、 この動作を被書き込み動作と称する) 。
信号電圧 Vwの印加後は TFT 52をオフ状態とし、 TFT 54のゲートに駆 動制御信号 d eを与えることによって当該 TFT 54をオン状態とすれば、 TF T 5 1によってデータ線に電流が流れる。 このとき、 その電流値 I dは (1) 式 および (20) 式から
I d = C o xW/L/2 {VwX C d/(C d + C o)} 2 -"… (21) となる (以下、 この動作を駆動動作と称する) 。 (21) 式はしきい値 V t hを 含まないことから、 駆動電流値 I dは TFT 51のしきい値 V t hのばらつきに よらないことがわかる。
図 24は、 第 8回路例の変形例を示す回路図であり、 図中、 図 22と同等部分 には同一符号を付して示している。 本変形例に係る電流ドライバ回路では、 キヤ パシタ 53がデータ書き込みキャパシ夕 58の出力端とグランドとの間に接続さ れている第 8回路例に対して、 データ書き込みキャパシタ 58の入力端とグラン ドとの間に接続されている点が相違しているのみであり、 その他の構成および動 作タイミングチャートは同じである。
このように、 キャパシ夕 53をデータ書き込みキャパシタ 58の入力端とダラ ンドとの間に接続した構成を採ることにより、 信号電圧 Vwを印加した後の TF T 5 1のゲート · ソース間電圧 Vg sがほぼ V t h + Vwで与えられる。 すなわ ち、 第 8回路例に係る電流ドライバ回路に比べて、 同じ信号電圧 Vwに対してよ り大きなゲート ·ソース間電圧 Vg sが得られる利点がある。
図 25は、 第 8回路例のさらに他の変形例を示す回路図であり、 図中、 図 24 と同等部分には同一符号を付して示している。 本変形例に係る電流ドライバ回路 では、 デ一夕書き込みキャパシ夕 58の信号入力線側ノードと所定の電位点 (本 例では、 グランド) との間に接続されたスィッチ素子、 例えば TFT 59が新た に付加された点およびそれに対応するリセット動作の点で、 図 24の回路例に係 る電流ドライバ回路と相違している。
以下に、 本変形例に係る電流ドライバ回路の動作について、 図 26 (A) 〜 ( D) のタイミングチャートを用いて説明する。 リセット動作時には、 図 24の回 路例と同様に、 TFT 57のゲートに高レベルのリセット信号 r s tを与えるこ とによって当該 TFT 57をオン状態にすることで、 TFT 5 1のゲート ' ドレ インが電気的に短絡される。
次に、 TFT 54のゲートに与えられる駆動信号 d eが低レベルとなって TF T 54がオフ状態になると、 図 24の回路例と同様に、 T FT.51のゲートおよ びドレインはそのしきい値 V t hとなった状態で安定する。 ただしこのとき、 T FT 52のゲートに与えられる書き込み制御信号 weは低レベルのままであり、 代わりに新たに付加された TFT 59がリセット信号 r s tによってオン状態と なるため、 そのドレイン電位は所定の電位 (本例では、 グランドレベルレベル) になる。
その後、 リセット信号 r s tが低レベルとなることで、 TFT 59はオフ状態 となり、 しかる後に書き込み制御信号 weが高レベルとなる。 信号入力線 1 6に は信号電圧 Vwが印加されているので、 データ書き込みキャパシ夕 58を介して 信号電圧 Vwが駆動トランジスタ 5 1のゲートに伝達され、 そのゲート ·ソース 間電圧は図 24の回路例と同様に、 概ね V t h + Vwとなる。
このように、 図 25の回路例に係る電流ドライバ回路においては、 基本的な動 作は図 24の回路例と同様であるが、 そのメリットは、 信号入力線 1 6の制御が 簡単になるとともに、 書き込み速度が速くなる点にある。 すなわち、 図 24の回 路例のように、 リセット動作時に、 信号入力線 16および TFT 52を介してキ ャパシ夕 53を基準電位 (本例では、 グランドレベル) にリセットする構成を採 つた場合には、 信号入力線 16の電位の制御が必要となる。 これに対して、 図 25の回路例では、 TFT 59によって簡便にキャパシ夕 5 3のリセットを行うことができるため、 信号入力線 16に基準電位を与える必要 がない。 したがって、 信号入力線 16の制御が簡単になり、 しかも例えば図 26 (A) 〜 (D) に示すように、 データ線駆動回路への信号電圧 Vwの書き込み終 了後は、 信号入力線 1 6は任意の電位、 例えば次の書き込みサイクルの信号電圧 とされて良いため、 信号電圧 Vwの書き込みを高速に行えることになる。
[第 4実施形態]
図 27は、 本発明の第 4実施形態に係るァクティブマトリクス型表示装置の構 成例を示すブロック図であり、 図中、 図 18と同等部分には同一符号を付して示 している。 本実施形態に係るアクティブマトリクス型表示装置は、 第 3実施形態 に係るァクティブマトリクス型表示装置と異なる点は、 データ線ドライバ回路 1 9 ' の構成にある。
すなわち、 第 3実施形態に係るアクティブマトリクス型表示装置では、 データ 線ドライバ回路 1 9が 1系統の電圧書き込み型電流ドライバ回路 (CD) 1 9— 1〜 1 9一 mによって構成されているのに対して、 本実施形態に係るアクティブ マトリクス型表示装置では、 データ線ドライバ回路 19 ' が 3系統の電圧書き込 み型電流ドライバ回路 19 A— 1〜 19 A— m, 1 9 B—:!〜 19B— m, 1 9 C— 1〜 19 C一 mによって構成されている
そして、 3系統の電圧書き込み型電流ドライバ回路 1 9 A— 1〜1 9 A— m, 1 9 B— l〜1 9 B—m, 1 9 C—:!〜 19 C— mとして、 先述した第 8回路例 に係る電圧書き込み型電流ドライバ回路、 即ち駆動 TFT51のゲート · ドレイ ンを所定の期間電気的に短絡させる動作を行った後、 TFT 51のゲートと信号 入力線 1 6とを容量結合させることで、 TFT 5 1のしきい値がばらついても、 駆動電流がばらつかないようにしたドライバ回路が用いられる。
電圧書き込み型電流ドライバ回路をデータ線毎に 3系統設けた理由は次の通り である。 すなわち、 第 8回路例に係る電流ドライバ回路は、 先述したように、 リ セット動作 ·被書き込み動作 ·駆動動作の 3種類の動作を繰り返すことによって 所望の機能を果たす。 そこで、 本実施形態に係るアクティブマトリクス型表示装 置では、 ある走査サイクルにおいて、 図 2 8 (A) 〜 (C ) に示すように、 3列 ( 3系統) あるデータ線駆動回路のうち 1列がリセット動作を、 別の 1列が被書 き込み動作を、 残りの 1列が駆動動作を行うようにし、 各々の動作を走査線切り 替え周期ごとに切り替えるようにしている。
このように、 リセット動作 ·被書き込み動作 ·駆動動作の 3種類の動作を繰り 返すことによって所望の機能を果たす電圧書き込み型電流ドライバ回路をデ 夕 線ドライバ回路として用いたアクティブマトリクス型表示装置において、 電圧書 き込み型電流ドライバ回路を 1本のデータ線について 3系統ずつ設け、 ある走査 サイクルにおいて 1系統のドライバ回路がリセット動作を、 他の 1系統のドライ バ回路が被書き込み動作を、 残りの 1系統のドライバ回路が駆動動作を行うよう にしたことで、 各々の動作に 1走査線の切り替え周期 (1 H) を費やすことが可 能となるため、 確実な動作が可能となる。
[第 5実施形態]
図 2 9は、 本発明の第 5実施形態に係るァクティブマトリクス型表示装置の構 成例を示すブロック図であり、 図中、 図 1と同等部分には同一符号を付して示し ている。 本実施形態に係るアクティブマトリクス型表示装置は、 第 1実施形態に 係るアクティブマトリクス型表示装置と基本的な構成が全く同じであり、 これに 加えて、 信号入力線 1 6とグランドとの間に、 例えば NM O Sトランジスタから なるリーク素子 (L K) 5 5を接続した点を特徴としている。
以下に、 リーク素子 5 5の作用について説明する。 電流書き込み型の画素回路 において、 「黒」 を書き込むケースは書き込み電流がゼロの場合に相当する。 こ のとき、 直前の書き込みサイクルにおいて信号入力線 1 6に 「白」 レベル、 即ち 比較的大きな電流が書き込まれ、. 結果として、 信号入力線 1 6の電位が比較的高 いレベルになっていたとすると、 その直後に 「黒」 を書き込むのには長い時間が 必要である。
なんとなれば、 「黒」 を書き込むというのは、 例えば図 4に示す電流ドライバ 回路において、 TFT3 1によって信号入力線 16の容量 C sなどに蓄えられた 初期電荷がデイスチャージされ、 図 30に示すように、 信号入力線 1 6の電圧が TFT 3 Iのしきい値になるということである。 このように、 信号入力線 1 6の 電圧が下がって TFT3 1のしきい値近傍になると、 TFT3 1のインピーダン スが高くなり、 理論的には永久に 「黒」 書き込みが終了しない。 現実には、 有限 の時間で書き込みを行う訳であるから、 これは 「黒」 レベルが完全に沈まない、 いわゆる黒浮き現象として現れ、 画像のコントラストを低下させる。
これに対し、 本実施形態に係るアクティブマトリクス型表示装置では、 信号入 力線 1 6と所定の電位点 (例えば、 接地電位) との間にリーク素子 5 5、 具体的 には NMOSトランジスタを接続し、 そのゲート電圧 Vgとして一定バイアスを 与えるようにしている。 これにより、 図 30に示すように、 「黒」 書き込み時に TFT 3 1のしきい値近傍においてもデ一夕線電位が比較的高速に低下し、 上述 した黒浮きを防止することができる。
なお、 リーク素子 55としては、 単純な抵抗素子などでも良いが、 その場合、 「白」 書き込み時においてデータ線電位が上昇すると、 それに比例して抵抗素子 に流れる電流が増加する。 これは、 図 4に示す電流ドライバ回路において、 TF T 3 1に流れる電流の低下や消費電力の悪化を招く。
これに対して、 図 29に示すように、 リーク素子 55として NMOS トランジ ス夕を使用し、 当該トランジスタを飽和領域で動作させれば定電流動作となるた め、 そのような弊害を最小限に抑えることができる。 また、 NMOS卜ランジス 夕のリーク素子 (LK) 55を、 必要なとき (例えば、 黒書き込み時) にのみ導 通状態になるようにゲート電位を制御する構成を採ることもできる。
このように、 信号入力線 16と接地電位との間にリーク素子 55を接続する構 成は、 データ線ドライバ回路として図 4のような電流書き込み型のドライバ回路 を用いた図 1の構成のァクティブマトリクス型表示装置への適用に限られるもの ではなく、 他の電流書き込み型のドライバ回路、 あるいは図 1 9のような電圧書 き込み型のデータ線ドライバ回路を用いた構成のァクティブマトリクス型表示装 置にも同様に適用可能である。 なお、 リーク素子 5 5としては、 T F Tで構成す ることも、 T F Tプロセスとは別個に外部部品で構成することも可能である。
[第 6実施形態]
図 3 1は、 本発明の第 6実施形態に係るァクティブマトリクス型表示装置の構 成例を示すブロック図であり、 図中、 図 1と同等部分には同一符号を付して示し ている。 本実施形態に係るアクティブマトリクス型表示装置は、 第 1実施形態に 係るアクティブマトリクス型表示装置と基本的な構成が全く同じであり、 これに 加えて、 信号入力線 1 6と正電源 V d dとの間に、 初期値設定用素子、 例えば P M〇Sトランジスタからなるプリチャージ素子 (P C ) 5 6を接続した点を特徴 としている。
以下に、 プリチャージ素子 5 6の作用について説明する。 電流書き込み型の画 素回路において、 黒に近いグレーを書き込む際に長い時間を要する場合がある。 図 3 2では、 書き込み開始時のデ一夕線の電位が 0 Vである場合を示している。 これは、 直前の書き込みサイクルにおいて 「黒」 を書いた場合で、 書き込まれた 電流ドライバ回路 (例えば、 図 4の場合) の T F T 3 1のしきい値が 0 V程度と 低い場合、 あるいは同様に黒書き込みの場合であって、 前述のような黒浮き対策 用のリーク素子 5 5を備えた場合に起こり得る。
従来技術では、 初期値の 0 Vから 「黒」 に近いグレー、 即ち非常に小さな電流 値を書き込んでいるため、 平衡電位に達するのに長い時間がかかる。 例えば、 所 定の書き込み時間内に T F T 3 1のしきい値に達しないことも考えられる。 この 場合、 T F T 3 1はデータ線 1 3の駆動時にオフ状態となり、 表示画像はいわゆ る黒潰れの状態となる。
本実施形態に係るアクティブマトリクス型表示装置では、 データ線 1 3と電源 電位 V d dとの間に、 プリチャージ素子 5 6として P M〇Sトランジスタを接続 し、 そのゲート電位 V gとして、 書き込みサイクルの最初にパルスを与えるよう にしている。 このパルス印加によって、 信号入力線 1 6の電圧が T F T 3 1のし きい値以上に上昇し、 その後は書き込み電流 I wとデータ線ドライバ回路内部の T F Tの動作とのバランスで決まる平衡電位に向かって比較的高速に収束するの で、 正しい輝度デ一夕の書き込みが高速で可能になる。
このように、 信号入力線 1 6と正電源 V d dとの間にプリチャージ素子 5 6を 接続する構成は、 データ線ドライバ回路として図 4のような電流書き込み型のド ライバ回路を用いた図 1の構成のァクティブマトリクス型表示装置への適用に限 られるものではなく、 他の電流書き込み型のドライバ回路を用いた構成のァクテ イブマトリクス型表示装置にも同様に適用可能である。 なお、 プリチヤ一ジ素子
5 6としては、 T F Tで構成することも、 T F Tプロセスとは別個に外部部品で 構成することも可能である。
なお、 上記各実施形態では、 電流書き込み型画素回路 1 1の表示素子として、 有機 έ L素子を用いたアクティブマトリクス型有機 E L表示装置に適用した場合 を例に採って説明したが、 本発明はこれに限定されるものではなく、 流れる電流 によって輝度が変化する電気光学素子を表示素子として用いたァクティブマトリ クス型表示装置全般に適用し得るものである。
また、 上記各実施形態で用いる各回路例においては、 書き込み電流を電圧に変 換する変換部としての第 1の電界効果トランジスタと、 キャパシタ (保持部) で 保持した電圧を駆動電流に変換してデータ線を駆動する駆動部としての第 2の電 界効果トランジス夕とをそれぞれ別々のトランジス夕で構成するとしたが、 同一 のトランジスタで構成し、 電流—電圧の変換動作とそれに基づくデータ線の駆動 動作とを時分割的に行うように構成することも可能である。 これによれば、 原理 的に、 両動作間にばらつきが生じない。 産業上の利用可能性
以上説明したように、 本発明によれば、 電流書き込み型の画素回路を用いたァ クティブマトリクス型表示装置において、 画像情報を駆動回路で電圧の形で一旦 保持した後、 電流の形に変換して複数本のデータ線の各々に (一括して同時に) 与えることによつて各画素回路に対する画像情報の書き込み駆動を行うようにし たことにした。 これにより、 各画素回路への画像情報の書き込みを線順次にて行 うことができ、 表示パネルと外部のデータドライバ回路との接続点数を削減しつ つ正常な電流書き込み動作を実現することが可能となる。

Claims

請求の範囲
1 . 画像情報が電流め形で与えられる画素回路がマトリクス状に配置される とともに、 これら各画素回路を選択する複数本の走査線および各画素回路に画像 情報を供給する複数本のデータ線が配線されてなる表示部と、
画像情報を一旦保持した後電流の形で前記複数本のデータ線の各々に与 えることによって各画素回路に対する画像情報の書き込み駆動を行う駆動回路と • を備えたことを特徴とするアクティブマトリクス型表示装置。
2 . 前記画素回路の各々は、 流れる電流によって輝度が変化する電気光学素 子を有し、
前記駆動回路は、 輝度に応じた大きさの電流を、 前記複数本のデータ線 を介して前記画素回路の各々に流すことによって画像情報の書き込みを行う
ことを特徴とする請求項 1記載のアクティブマトリクス型表示装置。
3 . 前記駆動回路は前記複数本のデータ線毎に設けられ、 前記画像情報を電 圧の形で保持する保持部と、 前記保持部にて保持した電圧を電流に変換して前記 複数本のデータ線の各々に供給する駆動部とを有する
ことを特徴とする請求項 1記載のァクティブマトリクス型表示装置。
4 . 前記駆動回路は前記画像情報が電流の形で与えられ、 この電流を電圧に 変換する変換部を有し、 この変換部で変換した電圧を前記保持部で保持する
ことを特徴とする請求項 3記載のアクティブマトリクス型表示装置。
5 . 前記駆動回路において、
前記変換部は、 ドレインとゲ一トとが電気的に短絡された状態にあると き、 前記画像情報が電流の形で供給されることによってそのゲート ·ソース間に 電圧を発生する第 1の電界効果トランジス夕を含み、 · 前記保持部は、 前記第 1の電界効果トランジスタのゲート 'ソース間に 発生する電圧を保持するキャパシタを含み、 前記駆動部は、 前記キャパシ夕の保持電圧に基づいて前記複数本のデー 夕線の各々を駆動する第 2の電界効果トランジスタを含 ϋ
ことを特徴とする請求項 4記載のァクティブマトリクス型表示装置。
6 . 画像情報が電流の形で与えられる画素回路がマトリクス状に配置される とともに、 これら各画素回路を選択する複数本の走査線および各画素回路に画像 情報を供給する複数本のデータ線が配線されてなる表示部と、
画像情報を一旦保持した後電流の形で前記複数本のデータ線の各々に与 えることによって各画素回路に対する画像情報の書き込み駆動を行う駆動回路と を備え、
前記駆動回路は、 前記画像情報が電流の形で与えられ、 この電流を電圧 に変換する変換部と、 この変換部で変換した電圧を保持する保持部と、 該保持部 にて保持した電圧を電流に変換して前記複数本のデータ線の各々に供給する駆動 部とを有し、
前記変換部と前記駆動回路に前記画像情報を供給する電流源との間に、 前記画像情報の書き込み時に飽和領域で動作するインピーダンス変換用トランジ ス夕を有する
ことを特徴とするァクティブマトリクス型表示装置。
7 . 前記変換部は、 ドレインとゲートとが電気的に短絡された状態にあると き、 前記画像情報が電流の形で供給されることによってそのゲート ·ソース間に 電圧を発生する第 1の電界効果トランジスタを含み、
前記保持部は、 前記第 1の電界効果トランジスタのゲート ·ソース間に 発生する電圧を保持するキャパシタを含み、
. 前記駆動部は、 前記キャパシ夕の保持電圧に基づいて前記複数本のデー タ線の各々を駆動する第 2の電界効果トランジス夕を含み、
前記第 1の電界効果トランジスタと前記駆動回路に前記画像情報を供給 する電流源との間に、 前記画像情報の書き込み時に飽和領域で動作するインピー ダンス変換用トランジスタを有する
ことを特徴とする請求項 6記載のアクティブマトリクス型表示装置。
8 . 前記インピーダンス変換用トランジスタは、 前記第 1の電界効果トラン ジス夕と導電型の異なるトランジスタであり、 前記駆動回路毎に設けられている ことを特徴とする請求項 7記載のアクティブマトリクス型表示装置。
9 . 前記複数本のデータ線毎に設けられた前記駆動回路がブロック化されて おり、
前記インピーダンス変換用トランジスタは、 ブロック内の複数の駆動回 路に対して共通に設けられている
ことを特徴とする請求項 7記載のアクティブマトリクス型表示装置。
1 0 . 前記駆動回路は、 前記第 1, 第 2の電界効果トランジスタとして同一の トランジスタを用い、
前記第 1の電界効果トランジス夕による電流一電圧の変換と、 それに基 づく前記第 2の電界効果トランジスタによるデータ線の駆動とを時分割的に行う ことを特徴とする請求項 5記載のァクティブマトリクス型表示装置。
1 1 . 前記駆動回路は、 前記画像情報を入力する信号入力線と前記第 1の電界 効果トランジス夕とを接続または遮断する第 1のスィツチ素子と、 前記第 1の電 界効果トランジスタのドレインとゲートとを接続または遮断する第 2のスィツチ 素子とを有し、
前記画像情報の取り込み時には前記第 1および第 2のスィツチ素子を接 続状態とし、 その取り込み終了時には前記第 2のスィッチ素子を遮断状態とし、 しかる後前記第 1のスィッチ素子を遮断状態とする
ことを特徴とする請求項 5記載のアクティブマトリクス型表示装置。
1 2 . 前記駆動回路は、 前記第 1 , 第 2の電界効果トランジスタとしてほぼ同 一の特性を有するトランジスタを用い、
前記第 1, 第 2の電界効果トランジスタは、 カレントミラー回路を形成 している
ことを特徴とする請求項 5記載のアクティブマトリクス型表示装置。
1 3 . 前記駆動回路は、 前記画像情報を入力する信号入力線と前記第 1の電界 効果トランジス夕とを接続または遮断する第 1のスィツチ素子と、 前記第 1の電 界効果トランジスタのゲートと前記第 2の電界効果トランジスタのゲートとを接 続または遮断する第 2のスィツチ素子とを有し、
前記画像情報の取り込み時には前記第 1および前記第 2のスィツチ素子 を接続状態とし、 その取り込み終了時には前記第 2のスィツチ素子を遮断状態と し、 しかる後前記第 1のスィッチ素子を遮断状態とする
ことを特徴とする請求項 1 2記載のアクティブマトリクス型表示装置。
1 4 . 前記駆動回路において、 前記第 1の電界効果トランジスタのチャネル幅 /チャネル長が、 前記第 2の電界効果トランジスタのチャネル幅/チヤネル長よ りも大きい
ことを特徴とする請求項 1 3記載のァクティブマトリクス型表示装置。
1 5 . 前記駆動回路は、 前記第 1のスィッチ素子と前記第 1の電界効果トラン ジス夕との間に接続された第 3の電界効果トランジスタと、 前記第 3の電界効果 トランジス夕のドレインとゲ一トとの間を接続または遮断する第 3のスィツチ素 子と、 前記第 3の電界効果トランジスタ.のゲートに接続された第 2のキャパシタ とを有し、
前記第 1の電界効果トランジスタが前記第 2のスィッチ素子により、 ま た前記第 3の電界効果トランジス夕が前記第 3のスィツチ素子により、 共にドレ インとゲ一卜とが接続された状態にあるとさ、 これらトランジスタのドレイン - ソース間に前記第 1のスィッチ素子を通して前記画像情報が電流の形で供給され る
ことを特徴とする請求項 1 1記載のアクティブマトリクス型表示装置。
1 6 . 前記複数本のデータ線毎に設けられた複数個の前記駆動回路は、 同一の 信号入力線を共有し、 これを時分割的に使用しつつ画像情報の取り込みを行う ことを特徴とする請求項 3記載のァクティブマトリクス型表示装置。
1 7 . 前記駆動回路は、 前記画像情報が電圧の形で与えられ、 この電圧を前記 保持部で保持する
ことを特徴とする請求項 3記載のアクティブマトリクス型表示装置。
1 8 . 前記駆動回路において、
前記保持部は、 前記画像情報に応じた電圧を保持する保持キヤパシタを 含み、
前記駆動回路は、 前記保持キャパシ夕の保持電圧に基づいて前記複数本 のデータ線の各々を駆動する電界効果トランジス夕を含み、
前記電界効果トランジスタは、 そのゲート · ドレインを電気的に短絡さ れる動作の後、 そのゲートと信号入力線とが書き込みキャパシタを介して容量結 合された状態で画像情報が与えられる
ことを特徴とする請求項 1 7記載のアクティブマトリクス型表示装置。
1 9 . 前記駆動回路は、 前記書き込みキャパシ夕の信号入力線側ノードと所定 の電位点との間に接続されたスィツチ素子を有し、
前記電界効果トランジスタがそのゲート · ドレイン間を電気的に接続さ れる動作が行われている間に、 前記スィッチ素子が短絡されることによって前記 書き込みキャパシタの信号入力線側ノードが前記所定の電位となる
ことを特徴とする請求項 1 8記載のアクティブマトリクス型表示装置。
2 0 . 前記駆動回路は、 1本のデータ線について複数系統ずつ設けられている ことを特徴とする請求項 3記載のァクティブマトリクス型表示装置。
2 1 . 前記駆動回路は、 1本のデ一夕線について 2系統ずつ設けられ、 一方の 系統の駆動回路がデ一夕線を駆動する間に他方の系統の駆動回路が画像情報の取 り込みを行う
ことを特徴とする請求項 2 0記載のアクティブマ卜リクス型表示装置。
2 2 . 前記駆動回路は、 1本のデータ線について 3系統ずつ設けられ、 ある走 査サイクルにおいて 1系統の駆動回路がリセット動作を、 他の 1系統の駆動回路 がデータ被書き込み動作を、 残りの 1系統がデータ線駆動動作を行う
ことを特徴とする請求項 2 0記載のアクティブマトリクス型表示装置。
2 3 . 前記駆動回路を構成するトランジスタは、 前記画素回路を構成するトラ ンジス夕と同時に形成される薄膜トランジスタである
ことを特徴とする請求項 1記載のアクティブマトリクス型表示装置。
2 4 . 前記画像情報を入力する信号入力線と所定の電位点との間にリーク素子 ¾する
ことを特徴とする請求項 1記載のァクティブマトリクス型表示装置。
2 5 . 前記画像情報を入力する信号入力線と所定の電位点との間に、 前記信号 入力線を通して前記駆動回路へ前記画像情報を供給するのに先立って前記信号入 力線の電位を所定の値に設定する初期値設定用素子を有する
ことを特徴とする請求項 1記載のアクティブマトリクス型表示装置。
2 6 . 画素回路がマトリクス状に配置されるとともに、 これら各画素回路を選 択する複数本の走査線および各画素回路に画像情報を供給する複数本のデータ線 が配線されてなる表示部と、
前記複数本のデータ線の各々を通して前記画素回路の各々に対する画像 情報の書き込み駆動を行う駆動回路とを具備するァクティブマトリクス型表示装 置であって、 - 前記画素回路は、 流れる電流によって輝度が変化する電気光学素子と、 ソースまたはドレインが前記データ線に接続され、 かつゲートが前記走査線に接 続された第 1の電界効果トランジス夕と、 ドレインとゲートとが接続された状態 にあるとき、 前記第 1の電界効果トランジスタを通して前記データ線から電流が 供給されることによってそのゲート ·ソース間に電圧を発生する第 2の電界効果
、 前記第 2の電界効果卜ランジス夕に発生する電圧を保持するキ 、 前記キャパシ夕での電圧保持の状態を維持する第 3の電界効果トラ 、 前記キャパシ夕にて保持した電圧を駆動電流に変換して前記電気光 学素子に流す第 4の電界効果トランジスタとを有し、
前記駆動回路は、 ドレインとゲートとが電気的に短絡された状態にある とき、 前記画像情報が電流の形で供給されることによってそのゲート ·ソ一ス間 に電圧を発生する第 5の電界効果トランジス夕と、 前記第 5の電界効果トランジ スタのゲート ·ソース間に発生する電圧を保持するキャパシ夕と、 前記キャパシ 夕にて保持した電圧を電流に変換して前記複数本のデータ線の各々に供給する第 6の電界効果トランジスタとを有する
ことを特徴とするァクティブマトリクス型表示装置。
2 7 . 前記駆動回路における前記第 1の電界効果トランジスタと該駆動回路に 前記画像情報を供給する電流源との間に、 前記画像情報の書き込み時に飽和領域 で動作するインピーダンス変換用トランジスタを有する
ことを特徴とする請求項 2 6記載のアクティブマトリクス型表示装置。 2 8 前記ィンピーダンス変換用トランジス夕は、 前記第 1の電界効果トラン 導電型の異なるトランジスタである
ことを特徴とする請求項 2 7記載のァクティブマ卜リクス型表示装置。
2 9 . 前記インピーダンス変換用トランジスタは、 前記駆動回路毎に設けられ ている
ことを特徴とする請求項 2 7記載のアクティブマトリクス型表示装置。
3 0 . 前記複数本のデータ線毎に設けられた前記駆動回路がブロック化されて おり、
前記インピーダンス変換用トランジスタは、 ブロック内の複数の駆動回 路に対して共通に設けられている
ことを特徴とする請求項 2 7記載のアクティブマトリクス型表示装置。 3 1 . 前記駆動回路は、 前記第 1, 第 2の電界効果トランジスタとして同一の を用い、
前記第 1の電界効果トランジスタによる電流一電圧の変換と、 それに基 づく前記第 2の電界効果トランジスタによるデータ線の駆動とを時分割的に行う ことを特徴とする請求項 2 6記載のアクティブマトリクス型表示装置。 3 2 . 前記駆動回路は、 前記画像情報を入力する信号入力線と前記第 1の電界 効果トランジス夕とを接続または遮断する第 1のスィツチ素子と、 前記第 1の電 界効果トランジスタのドレインとゲ一トとを接続または遮断する第 2のスィッチ 素子とを有し、
前記画像情報の取り込み時には前記第 1および第 2のスィツチ素子を接 続状態とし、 その取り込み終了時には前記第 2のスィッチ素子を遮断状態とし、 しかる後前記第 1のスィッチ素子を遮断状態とする
ことを特徴とする請求項 2 6記載のアクティブマ卜リクス型表示装置。 3 3 . 前記駆動回路は、 前記第 1 , 第 2の電界効果トランジスタとしてほぼ同 一の特性を有するトランジスタを用い、 '
前記第 1 , 第 2の電界効果トランジスタは、 カレントミラー回路を形成 している - ことを特徴とする請求項 2 6記載のァクティブマトリクス型表示装置。 3 4 . 前記駆動回路は、 前記画像情報を入力する信号入力線と前記第 1の電界 効果トランジス夕とを接続または遮断する第 1のスィツチ素子と、 前記第 1の電 界効果トランジスタのゲ一トと前記第 2の電界効果トランジスタのゲートとを接 続または遮断する第 2のスィッチ素子とを有し、
前記画像情報の取り込み時には前記第 1および前記第 2のスィツチ素子 を接続状態とし、 その取り込み終了時には前記第 2のスィツチ素子を遮断状態と し、 しかる後前記第 1のスィッチ素子を遮断状態とする
ことを特徴とする請求項 3 3記載のアクティブマトリクス型表示装置。
3 5 . 前記駆動回路において、 前記第 1の電界効果 Zチヤネル長が、 前記第 2の電界効果トランジスタのチヤネル幅/チャネル長よ りも大きい
ことを特徴とする請求項 3 4記載のアクティブマ卜リクス型表示装置。 3 6 . 前記駆動回路は、 前記第 1のスィッチ素子と前記第 1の電界効果トラン ジス夕との間に接続された第 3の電界効果トランジスタと、 前記第 3の電界効果 トランジス夕のドレインとゲ一卜との間'を接続または遮断する第 3のスィツチ素 子と、 前記第 3の電界効果トランジスタのゲートに接続された第 2のキャパシタ とを有し、
前記第 1の電界効果トランジス夕が前記第 2のスィッチ素子により、 ま た前記第 3の電界効果トランジスタが前記第 3のスィッチ素子により、 共にドレ インとゲートとが接続された状態にあるとき、 これらトランジスタのドレイン · ソース間に前記第 1のスィツチ素子を通して前記画像情報が電流の形で供給され る
ことを特徴とする請求項 3 2記載のァクティブマトリクス型表示装置。 3 7 . 第 1,第 2の電極およびこれら電極間に発光層を含む有機層を有する有 機エレクト口ルミネッセンス素子を表示素子として用い、 画像情報が電流の形で 与えられる画素回路がマトリクス状に配置されるとともに、 これら各画素回路を 選択する複数本の走査線および各画素回路に輝度情報を供給する複数本のデータ 線が配線されてなる表示部と、
画像情報を一旦保持した後電流の形で前記複数本のデータ線の各々に与 えることによって各画素回路に対する画像情報の書き込み駆動を行う駆動回路と を備えたことを特徴とするァクティブマトリクス型有機エレクトロルミ ネッセンス表示装置。
3 8 . 前記駆動回路は、 前記複数本のデ一夕線毎に設けられ、 前記画像情報を 電圧の形で保持する保持部と、 前記保持部にて保持した電圧を電流に変換して前 記複数本のデータ線の各々に供給する駆動部とを有する とを特徴とする請求項 3 7記載のァクティブマトリクス型有機エレク
3 9 . 前記駆動回路は前記画像情報が電流の形で与えられ、 この電流を電圧に 変換する変換部を有し、 この変換部で変換した電圧を前記保持部で保持する
ことを特徴とする請求項 3 8記載のァクティブマトリクス型有機エレク トロルミネッセンス表示装置。
4 0 . 前記駆動回路において、
前記変換部は、 ドレインとゲートとが電気的に短絡された状態にあると き、 前記画像情報が電流の形で供給されることによってそのゲート ·ソース間に 電圧を発生する第 1の電界効果トランジス夕を含み、
前記保持部は、 前記第 1の電界効果トランジスタのゲート ·ソース間に 発生する電圧を保持するキャパシタを含み、
前記駆動部は、 前記キャパシタの保持電圧に基づいて前記複数本のデー 夕線の各々を駆動する第 2の電界効果トランジス夕を含む
ことを特徴とする請求項 3 9記載のァクティブマトリクス型有機エレク
4 1 . 第 1,第 2の電極およびこれら電極間に発光層を含む有機層を有する有 機エレクトロルミネッセンス素子を表示素子として用い、 画像情報が電流の形で 与えられる画素回路がマトリクス状に配置されるとともに、 これら各画素回路を 選択する複数本の走査線および各画素回路に輝度情報を供給する複数本のデータ 線が配線されてなる表示部と、
画像情報を一旦保持した後電流の形で前記複数本のデータ線の各々に与 えることによって各画素回路に対する画像情報の書き込み駆動を行う駆動回路と を備え、
前記駆動回路は、 前記画像情報が電流の形で与えられ、 この電流を電圧 に変換する変換部と、 この変換部で変換した電圧を保持する保持部と、 該保持部 にて保持した電圧を電流に変換して前記複数本のデータ線の各々に供給する駆動 部とを有し、
前記変換部と前記駆動回路に前記画像情報を供給する電流源との間に、 前記画像情報の書き込み時に飽和領域で動作するインピーダンス変換用トランジ スタを有する
ことを特徴とするァクティブマトリクス型有機エレクトロルミネッセン ス表示装置。
4 2 . 前記変換部は、 ドレインとゲートとが電気的に短絡された状態にあると き、 前記画像情報が電流の形で供給されることによってそのゲート ·ソース間に 電圧を発生する第 1の電界効果トランジス夕を含み、
前記保持部は、 前記第 1の電界効果トランジスタのゲート ·ソース間に 発生する電圧を保持するキャパシ夕を含み、
前記駆動部は、 前記キャパシ夕の保持電圧に基づいて前記複数本のデー 夕線の各々を駆動する第 2の電界効果トランジスタを含み、
前記第 1の電界効果卜ランジス夕と前記駆動回路に前記画像情報を供給 する電流源との間に、 前記画像情報の書き込み時に飽和領域で動作するインピー ダンス変換用トランジスタを有する
ことを特徴とする請求項 4 1記載のアクティブマトリクス型有機エレク 4 3 . 前記インピーダンス変換用トランジスタは、 前記第 1の電界効果トラン ジス夕と導電型の異なるトランジスタであり、 前記駆動回路毎に設けられている ことを特徴とする請求項 4 2記載のァクティブマトリクス型有機エレク トロルミネッセンス表示装置。
4 4 . 前記複数本のデータ線毎に設けられた前記駆動回路がブロック化されて おり、
前記インピーダンス変換用トランジスタは、 ブロック内の複数の駆動回 路に対して共通に設けられている
ことを特徴とする請求項 4 2記載のァクティブマトリクス型有機エレク
4 5 . 前記駆動回路は、 前記第 1 , 第 2の電界効果トランジスタとして同一の トランジスタを用い、
前記第 1の電界効果トランジスタによる電流一電圧の変換と、 それに基 づく前記第 2の電界効果トランジスタによるデータ線の駆動とを時分割的に行う ことを特徴とする請求項 4 0記載のァクティブマトリクス型有機エレク 卜口ルミネッセンス表示装置。
4 6 . 前記駆動回路は、 前記画像情報を入力する信号入力線と前記第 1の電界 効果トランジス夕とを接続または遮断する第 1のスィツチ素子と、 前記第 1の電 界効果トランジス夕のドレインとゲ一トとを接続または遮断する第 2のスィツチ 素子とを有し、
前記画像情報の取り込み時には前記第 1および前記第 2のスィツチ素子 を接続状態とし、 その取り込み終了時には前記第 2のスィッチ素子を遮断状態と し、 しかる後前記第 1のスィッチ素子を遮断状態とする
ことを特徴とする請求項 4 0記載のァクティブマトリクス型有機エレク トロルミネッセンス表示装置。
4 7 . 前記駆動回路は、 前記第 1 , 前記第 2の電界効果トランジスタとしてほ ぼ同一の特性を有するトランジスタを用い、
前記第 1, 第 2の電界効果トランジスタは、 カレントミラー回路を形成 している
ことを特徴とする請求項 4 0記載のァクティブマトリクス型有機エレク トロルミネッセンス表示装置。
4 8 . 前記駆動回路は、 前記画像情報を入力する信号入力線と前記第 1の電界 効果トランジスタとを接続または遮断する第 1のスィツチ素子と、 前記第 1の電 界効果トランジスタのゲートと前記第 2の電界効果トランジスタのゲートとを接 続または遮断する第 2のスィツチ素子とを有し、
前記画像情報の取り込み時には前記第 1および前記第 2のスィツチ素子 を接続状態とし、 その取り込み終了時には前記第 2のスィツチ素子を遮断状態と し、 しかる後前記第 1のスィッチ素子を遮断状態とする
ことを特徵とする請求項 4 7記載のァクティブマトリクス型有機エレク 卜口ルミネッセンス表示装置。
4 9 . 前記第 1, 前記第 2の電界効果トランジスタにおいて、 前記第 1の電界 効果トランジス夕のチャネル幅 Zチャネル長が、 前記第 2の電界効果トランジス 夕のチャネル幅/チャネル長よりも大きい
ことを特徴とする請求項 4 8記載のァクティブマトリクス型有機エレク ト口ルミネッセンス表示装置。
5 0 . 前記駆動回路は、 前記第 1のスィッチ素子と前記第 1の電界効果トラン ジス夕との間に接続された第 3の電界効果トランジスタと、 前記第 3の電界効果 トランジス夕のドレインとゲートとの間を接続または遮断する第 3のスィツチ素 子と、 前記第 3の電界効果トランジスタのゲートに接続された第 2のキャパシタ とを有し、
前記第 1の電界効果トランジスタが前記第 2のスィッチ素子により、 ま た前記第 3の電界効果トランジス夕が前記第 3のスイツチ素子により、 共にドレ インとゲートとが接続された状態にあるとき、 これらトランジス夕のドレイン ' ソース間に前記第 1のスィッチ素子を通して前記画像情報が電流の形で供給され る
ことを特徴とする請求項 4 6記載のァクティブマトリクス型有機エレク トロルミネッセンス表示装置。
5 1 . 前記複数本のデータ線毎に設けられた複数個の前記駆動回路は、 同一の 信号入力線を共有し、 これを時分割的に使用しつつ画像情報の取り込みを行う ことを特徴とする請求項 3 7記載のァクティブマトリクス型有機エレク トロルミネッセンス表示装置。
5 2 . 前記駆動回路は、 前記画像情報が電圧の形で与えられ、 この電圧を前記 保持部で保持する
ことを特徴とする請求項 3 7記載のァクティブマ卜リクス型有機エレク
5 3 . 前記駆動回路において、
前記保持部は、 前記画像情報に応じた電圧を保持する保持キャパシ夕を 含み、
前記駆動回路は、 前記保持キャパシ夕の保持電圧に基づいて前記複数本 のデータ線の各々を駆動する電界効果トランジス夕を含み、
前記電界効果トランジスタは、 そのゲート · ドレインを電気的に短絡さ れる動作の後、 そのゲートと信号入力線とが書き込みキャパシタを介して容量結 合された状態で画像情報が与えられる
ことを特徴とする請求項 5 2記載のァクティブマトリクス型有機エレク
5 4 . 前記駆動回路は、 前記書き込みキャパシ夕の信号入力線側ノードと所定 の電位点との間に接続されたスィツチ素子を有し、
前記電界効果トランジスタがそのゲート · ドレイン間を電気的に接続さ れる動作が行われている間に、 前記スィッチ素子が短絡されることによって前記 書き込みキャパシ夕の信号入力線側ノードが前記所定の電位となる
ことを特徴とする請求項 5 3記載のァクティブマ卜リクス型有機エレク トロルミネッセンス表示装置。
5 5 . 前記駆動回路は、 1本のデータ線について複数系統ずつ設けられている ことを特徴とする請求項 3 7記載のァクティプマトリクス型有機エレク トロルミネッセンス表示装置。
5 6 . 前記駆動回路は、 1本のデ一夕線について 2系統ずつ設けられ、 一方の 系統の駆動回路がデータ線を駆動する間に他方の系統の駆動回路が画像情報の取 り込みを行う
ことを特徴とする請求項 5 5記載のァクティブマトリクス型有機エレク トロルミネッセンス表示装置。
5 7 . 前記駆動回路は、 1本のデータ線について 3系統ずつ設けられ、 ある走 査サイクルにおいて 1系統の駆動回路がリセット動作を、 他の 1系統の駆動回路 がデータ被書き込み動作を、 残りの 1系統がデー夕線駆動動作を行う
ことを特徴とする請求項 5 5記載のァクティブマトリクス型有機エレク
5 8 . 前記駆動回路を構成するトランジスタは、 前記画素回路を構成するトラ ンジス夕と同時に形成される薄膜トランジスタである
ことを特徴とする請求項 3 7記載のアクティブマトリクス型有機エレク
5 9 . 前記画像情報を入力する信号入力線と所定の電位点との間にリーク素子 を有する
ことを特徴とする請求項 3 7記載のァクティブマトリクス型有機エレク
6 0 . 前記画像情報を入力する信号入力線と所定の電位点との間に、 前記信号 入力線を通して前記駆動回路へ前記画像情報を供給するのに先立って前記信号入 力線の電位を所定の値に設定する初期値設定用素子を有する
ことを特徴とする請求項 3 7記載のァクティブマトリクス型有機エレク
PCT/JP2001/009735 2000-11-07 2001-11-07 Affichage a matrice active et affichage electroluminescent organique a matrice active WO2002039420A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP01981004.3A EP1333422B1 (en) 2000-11-07 2001-11-07 Active matrix display
US10/169,697 US7015882B2 (en) 2000-11-07 2001-11-07 Active matrix display and active matrix organic electroluminescence display
US11/338,516 US8120551B2 (en) 2000-11-07 2006-01-24 Active-matrix display device, and active-matrix organic electroluminescent display device
US13/370,352 US8558769B2 (en) 2000-11-07 2012-02-10 Active-matrix display device, and active-matrix organic electroluminescent display device
US13/965,939 US8810486B2 (en) 2000-11-07 2013-08-13 Active-matrix display device, and active-matrix organic electroluminescent display device

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2000338688 2000-11-07
JP2000-338688 2000-11-07
JP2001-231807 2001-07-31
JP2001231807 2001-07-31
JP2001-320936 2001-10-18
JP2001320936 2001-10-18
JP2001339772A JP2003195815A (ja) 2000-11-07 2001-11-05 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
JP2001-339772 2001-11-05

Publications (1)

Publication Number Publication Date
WO2002039420A1 true WO2002039420A1 (fr) 2002-05-16

Family

ID=27481756

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/009735 WO2002039420A1 (fr) 2000-11-07 2001-11-07 Affichage a matrice active et affichage electroluminescent organique a matrice active

Country Status (7)

Country Link
US (6) US8120551B2 (ja)
EP (1) EP1333422B1 (ja)
JP (1) JP2003195815A (ja)
KR (1) KR100830772B1 (ja)
CN (1) CN1189855C (ja)
TW (1) TW538649B (ja)
WO (1) WO2002039420A1 (ja)

Cited By (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004077743A (ja) * 2002-08-16 2004-03-11 Sony Corp 電流サンプリング回路及びそれを用いた電流出力型駆動回路
JP2004177796A (ja) * 2002-11-28 2004-06-24 Casio Comput Co Ltd 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置
WO2004061809A1 (ja) 2002-12-27 2004-07-22 Semiconductor Energy Laboratory Co., Ltd. 半導体装置、発光表示装置およびそれらの駆動方法
WO2004040543A3 (en) * 2002-10-31 2004-09-23 Casio Computer Co Ltd Display device and method for driving display device
JP2004318144A (ja) * 2003-04-10 2004-11-11 Toppoly Optoelectronics Corp エレクトロルミネッセンスディスプレイのデータ線伝送回路装置
WO2004102516A1 (ja) * 2003-05-16 2004-11-25 Toshiba Matsushita Display Technology Co., Ltd. アクティブマトリクス型表示装置及びデジタルアナログ変換器
JP2004354428A (ja) * 2003-05-27 2004-12-16 Sony Corp 表示装置
JP2005010683A (ja) * 2003-06-20 2005-01-13 Sanyo Electric Co Ltd 表示装置
JP2005010684A (ja) * 2003-06-20 2005-01-13 Sanyo Electric Co Ltd 表示装置
JP2005010789A (ja) * 2003-06-21 2005-01-13 Lg Phillips Lcd Co Ltd El表示パネルの駆動装置及び駆動方法とel表示装置の製造方法
WO2005008622A1 (en) * 2003-07-18 2005-01-27 Koninklijke Philips Electronics N.V. Oled display device
JP2005031522A (ja) * 2003-07-09 2005-02-03 Sony Corp フラットディスプレイ装置
EP1520266A2 (en) * 2002-07-09 2005-04-06 Casio Computer Co., Ltd. Driving device, display apparatus using the same, and driving method therefor
JP2005114993A (ja) * 2003-10-07 2005-04-28 Sony Corp 表示装置
JP2005189497A (ja) * 2003-12-25 2005-07-14 Toshiba Matsushita Display Technology Co Ltd 電流出力型半導体回路の駆動方法
EP1566793A1 (en) * 2002-11-29 2005-08-24 Semiconductor Energy Laboratory Co., Ltd. Current drive circuit and display using same
US6963336B2 (en) 2001-10-31 2005-11-08 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit and light emitting device
EP1618548A2 (en) * 2003-03-25 2006-01-25 Casio Computer Co., Ltd. A drive device and a display device
JP2006047973A (ja) * 2004-05-15 2006-02-16 Samsung Sdi Co Ltd 有機電界発光表示装置及び逆多重化装置
JP2006065328A (ja) * 2004-08-25 2006-03-09 Samsung Sdi Co Ltd 発光表示装置,デマルチプレキシング回路およびその駆動方法
JPWO2004047064A1 (ja) * 2002-11-20 2006-03-23 東芝松下ディスプレイテクノロジー株式会社 有機elディスプレイ及びアクティブマトリクス基板
JP2006085199A (ja) * 2003-03-07 2006-03-30 Canon Inc アクティブマトリクス表示装置及びその駆動制御方法
EP1643483A1 (en) * 2003-07-09 2006-04-05 Sony Corporation Constant current circuit and flat display device
US7119769B2 (en) 2002-08-13 2006-10-10 Rohm Co., Ltd. Active matrix type organic EL panel drive circuit and organic EL display device
US7180479B2 (en) 2001-10-30 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Signal line drive circuit and light emitting device and driving method therefor
US7193619B2 (en) 2001-10-31 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit and light emitting device
US7248237B2 (en) 2002-08-26 2007-07-24 Casio Computer Co., Ltd. Display device and display device driving method
US7253665B2 (en) 2003-02-28 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US7342560B2 (en) 2004-04-01 2008-03-11 Canon Kabushiki Kaisha Voltage current conversion device and light emitting device
CN100386793C (zh) * 2003-04-25 2008-05-07 精工爱普生株式会社 电光学装置、电光学装置的驱动方法和电子仪器
US7378882B2 (en) 2003-04-25 2008-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a pixel having current-driven light emitting element
CN100397462C (zh) * 2003-06-03 2008-06-25 索尼株式会社 像素电路及显示装置
US7417606B2 (en) 2003-02-25 2008-08-26 Casio Computer Co., Ltd. Display apparatus and driving method for display apparatus
US7453427B2 (en) 2003-05-09 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US7463223B2 (en) 2003-05-14 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7468718B2 (en) 2003-11-27 2008-12-23 Samsung Sdi Co., Ltd. Demultiplexer and display device using the same
JP2009003463A (ja) * 2008-07-24 2009-01-08 Casio Comput Co Ltd 電流生成供給回路及び電流生成供給回路を備えた表示装置
US7499042B2 (en) 2004-01-16 2009-03-03 Casio Computer Co., Ltd. Display device, data driving circuit, and display panel driving method
US7515121B2 (en) 2002-06-20 2009-04-07 Casio Computer Co., Ltd. Light emitting element display apparatus and driving method thereof
US7518578B2 (en) 2003-11-10 2009-04-14 Samsung Sdi Co., Ltd. Demultiplexer and display device using the same
US7518393B2 (en) 2004-03-30 2009-04-14 Casio Computer Co., Ltd. Pixel circuit board, pixel circuit board test method, pixel circuit, pixel circuit test method, and test apparatus
US7532207B2 (en) 2003-03-07 2009-05-12 Canon Kabushiki Kaisha Drive circuit, display apparatus using drive circuit, and evaluation method of drive circuit
US7554362B2 (en) 2004-06-25 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, driving method thereof and electronic device
US7566902B2 (en) 2003-05-16 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device
US7576734B2 (en) 2001-10-30 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit, light emitting device, and method for driving the same
US7580011B2 (en) 2003-06-30 2009-08-25 Casio Computer Co., Ltd. Current generation supply circuit and display device
US7605810B2 (en) 2003-11-29 2009-10-20 Samsung Mobile Display Co., Ltd. Demultiplexer and display device using the same
US7619602B2 (en) 2003-11-27 2009-11-17 Samsung Mobile Display Co., Ltd. Display device using demultiplexer and driving method thereof
US7728806B2 (en) 2003-11-26 2010-06-01 Samsung Mobile Display Co., Ltd. Demultiplexing device and display device using the same
US7728827B2 (en) 2003-11-27 2010-06-01 Samsung Mobile Display Co., Ltd. Display device using demultiplexer and driving method thereof
US7738512B2 (en) 2003-11-27 2010-06-15 Samsung Mobile Display Co., Ltd. Display device using demultiplexer
US7760161B2 (en) 2003-07-16 2010-07-20 Casio Computer Co., Ltd. Current generation supply circuit and display device
US7782277B2 (en) 2004-05-25 2010-08-24 Samsung Mobile Display Co., Ltd. Display device having demultiplexer
US7830340B2 (en) 2004-12-01 2010-11-09 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof, display module, and portable information terminal
US7852330B2 (en) 2003-06-06 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8085226B2 (en) 2003-08-15 2011-12-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8350785B2 (en) 2003-09-12 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
US8355015B2 (en) 2004-05-21 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device including a diode electrically connected to a signal line
WO2013021417A1 (ja) * 2011-08-09 2013-02-14 パナソニック株式会社 表示装置
US8378939B2 (en) 2003-07-11 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8400374B2 (en) 2005-12-02 2013-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8659529B2 (en) 2003-01-17 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Current source circuit, a signal line driver circuit and a driving method thereof and a light emitting device

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003195815A (ja) * 2000-11-07 2003-07-09 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
JP3744819B2 (ja) * 2001-05-24 2006-02-15 セイコーエプソン株式会社 信号駆動回路、表示装置、電気光学装置及び信号駆動方法
JP3951687B2 (ja) 2001-08-02 2007-08-01 セイコーエプソン株式会社 単位回路の制御に使用されるデータ線の駆動
JP3876904B2 (ja) * 2001-08-02 2007-02-07 セイコーエプソン株式会社 単位回路の制御に使用されるデータ線の駆動
CN100382130C (zh) * 2001-08-29 2008-04-16 日本电气株式会社 用于驱动电流负载器件的半导体器件及提供的电流负载器件
EP1434193A4 (en) * 2001-09-07 2009-03-25 Panasonic Corp EL DISPLAY, EL DISPLAY CONTROL UNIT AND PICTURE DISPLAY
US7495778B2 (en) * 2001-09-11 2009-02-24 Leica Microsystems Cms Gmbh Method and device for optically examining an object
KR100572429B1 (ko) * 2001-09-25 2006-04-18 마츠시타 덴끼 산교 가부시키가이샤 El 표시 패널 및 그것을 이용한 el 표시 장치
US7742064B2 (en) * 2001-10-30 2010-06-22 Semiconductor Energy Laboratory Co., Ltd Signal line driver circuit, light emitting device and driving method thereof
JP2003195810A (ja) * 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
JP2003195809A (ja) * 2001-12-28 2003-07-09 Matsushita Electric Ind Co Ltd El表示装置とその駆動方法および情報表示装置
JP4693339B2 (ja) * 2002-05-17 2011-06-01 株式会社半導体エネルギー研究所 表示装置
JP4039315B2 (ja) * 2002-06-07 2008-01-30 セイコーエプソン株式会社 電子回路、電子装置、電気光学装置及び電子機器
JP4046015B2 (ja) 2002-06-07 2008-02-13 セイコーエプソン株式会社 電子回路、電子装置、電気光学装置及び電子機器
JP4350370B2 (ja) 2002-12-27 2009-10-21 株式会社半導体エネルギー研究所 電子回路及び電子機器
US7333099B2 (en) 2003-01-06 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit, display device, and electronic apparatus
CN100437700C (zh) * 2003-04-21 2008-11-26 统宝光电股份有限公司 电流驱动电激发光显示器的资料线传输电路的装置
JP4049010B2 (ja) * 2003-04-30 2008-02-20 ソニー株式会社 表示装置
JP5116206B2 (ja) * 2003-07-11 2013-01-09 株式会社半導体エネルギー研究所 半導体装置
JP4758085B2 (ja) * 2003-09-12 2011-08-24 株式会社半導体エネルギー研究所 半導体装置及び電子機器
JP3922246B2 (ja) 2003-11-21 2007-05-30 セイコーエプソン株式会社 電流生成回路、電流生成回路の制御方法、電気光学装置および電子機器
KR100589376B1 (ko) 2003-11-27 2006-06-14 삼성에스디아이 주식회사 역다중화기를 이용한 발광 표시 장치
DE10360816A1 (de) * 2003-12-23 2005-07-28 Deutsche Thomson-Brandt Gmbh Schaltung und Ansteuerverfahren für eine Leuchtanzeige
KR100580554B1 (ko) * 2003-12-30 2006-05-16 엘지.필립스 엘시디 주식회사 일렉트로-루미네센스 표시장치 및 그 구동방법
GB0400209D0 (en) * 2004-01-07 2004-02-11 Koninkl Philips Electronics Nv Light emitting display devices
JP4107240B2 (ja) 2004-01-21 2008-06-25 セイコーエプソン株式会社 駆動回路、電気光学装置及び電気光学装置の駆動方法、並びに電子機器
US7295192B2 (en) * 2004-05-04 2007-11-13 Au Optronics Corporation Compensating color shift of electro-luminescent displays
JP4016968B2 (ja) * 2004-05-24 2007-12-05 セイコーエプソン株式会社 Da変換器、データ線駆動回路、電気光学装置、その駆動方法及び電子機器
JP4517387B2 (ja) * 2004-09-14 2010-08-04 カシオ計算機株式会社 表示駆動装置及び表示装置並びにその駆動制御方法
KR100581799B1 (ko) 2004-06-02 2006-05-23 삼성에스디아이 주식회사 유기 전계발광 표시소자 및 역다중화부
CA2472671A1 (en) * 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
JP4843203B2 (ja) * 2004-06-30 2011-12-21 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー アクティブマトリクス型表示装置
JP2006106664A (ja) * 2004-09-08 2006-04-20 Fuji Electric Holdings Co Ltd 有機el発光装置
JP4497313B2 (ja) * 2004-10-08 2010-07-07 三星モバイルディスプレイ株式會社 データ駆動装置,及び発光表示装置
US7646367B2 (en) 2005-01-21 2010-01-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic apparatus
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP2006293344A (ja) * 2005-03-18 2006-10-26 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及びその駆動方法並びに電子機器
KR100646993B1 (ko) * 2005-09-15 2006-11-23 엘지전자 주식회사 유기 전계 발광 소자 및 그 구동방법
JP2007240698A (ja) * 2006-03-07 2007-09-20 Oki Electric Ind Co Ltd 電流駆動回路
GB2435956B (en) * 2006-03-09 2008-07-23 Cambridge Display Tech Ltd Current drive systems
GB2436390B (en) 2006-03-23 2011-06-29 Cambridge Display Tech Ltd Image processing systems
JP2008032812A (ja) * 2006-07-26 2008-02-14 Matsushita Electric Ind Co Ltd 出力駆動装置および表示装置
US20090096491A1 (en) * 2007-10-15 2009-04-16 Seiko Epson Corporation Driver circuit, data driver, integrated circuit device, and electronic instrument
JP2009204978A (ja) * 2008-02-28 2009-09-10 Sony Corp El表示パネルモジュール、el表示パネル及び電子機器
JP4329868B2 (ja) * 2008-04-14 2009-09-09 カシオ計算機株式会社 表示装置
JP4816686B2 (ja) * 2008-06-06 2011-11-16 ソニー株式会社 走査駆動回路
JP5526029B2 (ja) * 2009-01-19 2014-06-18 パナソニック株式会社 画像表示装置および画像表示方法
US8248341B2 (en) * 2009-04-15 2012-08-21 Store Electronic Systems Sa Low power active matrix display
JP5230806B2 (ja) * 2009-05-26 2013-07-10 パナソニック株式会社 画像表示装置およびその駆動方法
JP4535198B2 (ja) * 2009-07-15 2010-09-01 カシオ計算機株式会社 表示駆動装置及び表示装置
TWI410727B (zh) * 2010-06-15 2013-10-01 Ind Tech Res Inst 主動式光感測畫素、主動式光感測陣列以及光感測方法
JP5106598B2 (ja) * 2010-08-09 2012-12-26 三菱電機株式会社 表示装置
JP5399521B2 (ja) * 2010-09-06 2014-01-29 パナソニック株式会社 表示装置およびその駆動方法
TWI588540B (zh) * 2012-05-09 2017-06-21 半導體能源研究所股份有限公司 顯示裝置和電子裝置
JP5939135B2 (ja) * 2012-07-31 2016-06-22 ソニー株式会社 表示装置、駆動回路、駆動方法、および電子機器
KR101992405B1 (ko) * 2012-12-13 2019-06-25 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR102067966B1 (ko) * 2013-08-30 2020-01-20 엘지디스플레이 주식회사 유기발광 다이오드 디스플레이 장치 및 그 제조방법
KR102301325B1 (ko) * 2015-06-30 2021-09-14 엘지디스플레이 주식회사 유기발광 표시장치에 구비된 구동 tft의 문턱전압 센싱장치 및 센싱방법
JP2017151197A (ja) 2016-02-23 2017-08-31 ソニー株式会社 ソースドライバ、表示装置、及び、電子機器
CN106935198B (zh) * 2017-04-17 2019-04-26 京东方科技集团股份有限公司 一种像素驱动电路、其驱动方法及有机发光显示面板
US10755662B2 (en) * 2017-04-28 2020-08-25 Samsung Electronics Co., Ltd. Display driving circuit and operating method thereof
CN107358934B (zh) * 2017-09-20 2019-12-17 京东方科技集团股份有限公司 像素电路、存储电路、显示面板以及驱动方法
JP6673388B2 (ja) * 2018-03-09 2020-03-25 セイコーエプソン株式会社 電気光学装置の駆動方法
CN109377943A (zh) * 2018-12-26 2019-02-22 合肥鑫晟光电科技有限公司 一种像素单元的补偿方法及显示装置
WO2021154690A1 (en) 2020-01-28 2021-08-05 OLEDWorks LLC Stacked oled microdisplay with low-voltage silicon backplane
CN111710290B (zh) * 2020-07-06 2023-09-22 天津中科新显科技有限公司 快速数据写入的电流型像素单元电路、方法、组合及阵列

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63179336A (ja) * 1987-01-20 1988-07-23 Hitachi Maxell Ltd エレクトロクロミツク表示装置
JPH0736409A (ja) * 1993-07-19 1995-02-07 Pioneer Electron Corp 表示装置の駆動回路
JPH09114423A (ja) * 1995-10-20 1997-05-02 Sharp Corp 画像表示装置
WO1998048403A1 (en) 1997-04-23 1998-10-29 Sarnoff Corporation Active matrix light emitting diode pixel structure and method
JPH11202294A (ja) * 1998-01-09 1999-07-30 Seiko Epson Corp 電気光学装置及び電子機器
JPH11282419A (ja) * 1998-03-31 1999-10-15 Nec Corp 素子駆動装置および方法、画像表示装置
JPH11338561A (ja) 1998-05-28 1999-12-10 Tdk Corp 定電流駆動装置
JP2000081920A (ja) * 1998-09-07 2000-03-21 Canon Inc 電流出力回路
JP2000122607A (ja) 1998-10-13 2000-04-28 Seiko Epson Corp 表示装置及び電子機器
JP2000329798A (ja) * 1999-05-19 2000-11-30 Sony Corp コンパレータおよびこれを駆動系に用いた表示装置、並びにコンパレータの駆動方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3909788A (en) * 1971-09-27 1975-09-30 Litton Systems Inc Driving circuits for light emitting diodes
JPS62122488A (ja) 1985-11-22 1987-06-03 Toshiba Corp X線撮影装置
DE3732081A1 (de) 1987-09-24 1989-04-06 Rehau Ag & Co Plattenfoermiger waermetauscher
US5594463A (en) * 1993-07-19 1997-01-14 Pioneer Electronic Corporation Driving circuit for display apparatus, and method of driving display apparatus
JP2715943B2 (ja) * 1994-12-02 1998-02-18 日本電気株式会社 液晶表示装置の駆動回路
US5684365A (en) 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
FR2741742B1 (fr) * 1995-11-27 1998-02-13 Sgs Thomson Microelectronics Circuit de commande de diodes electroluminescentes
JPH10282931A (ja) 1997-04-01 1998-10-23 Toshiba Microelectron Corp 液晶駆動回路及び液晶表示装置
US5952789A (en) 1997-04-14 1999-09-14 Sarnoff Corporation Active matrix organic light emitting diode (amoled) display pixel structure and data load/illuminate circuit therefor
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
TW329506B (en) 1997-05-05 1998-04-11 Frime View Internat Co Ltd Sampling and holding circuits for active matrix display driver
JP3629939B2 (ja) * 1998-03-18 2005-03-16 セイコーエプソン株式会社 トランジスタ回路、表示パネル及び電子機器
KR20010031766A (ko) * 1998-09-08 2001-04-16 사토 히로시 유기 전자발광디스플레이의 구동장치 및 구동방법
JP2000105574A (ja) 1998-09-29 2000-04-11 Matsushita Electric Ind Co Ltd 電流制御型発光装置
US6384804B1 (en) * 1998-11-25 2002-05-07 Lucent Techonologies Inc. Display comprising organic smart pixels
JP2000214800A (ja) * 1999-01-20 2000-08-04 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP3686769B2 (ja) * 1999-01-29 2005-08-24 日本電気株式会社 有機el素子駆動装置と駆動方法
JP3259774B2 (ja) 1999-06-09 2002-02-25 日本電気株式会社 画像表示方法および装置
JP4627822B2 (ja) * 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
KR100345285B1 (ko) * 1999-08-07 2002-07-25 한국과학기술원 액정표시기용 디지털 구동회로
US6476790B1 (en) * 1999-08-18 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Display device and a driver circuit thereof
JP2001147659A (ja) * 1999-11-18 2001-05-29 Sony Corp 表示装置
US6636191B2 (en) * 2000-02-22 2003-10-21 Eastman Kodak Company Emissive display with improved persistence
KR100343371B1 (ko) * 2000-09-01 2002-07-15 김순택 액티브 매트릭스 유기 이엘 디스플레이 장치 및 이 장치의구동방법
US6689699B2 (en) * 2000-09-21 2004-02-10 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device using recirculation of a process gas
JP3793016B2 (ja) 2000-11-06 2006-07-05 キヤノン株式会社 固体撮像装置及び撮像システム
US7015882B2 (en) * 2000-11-07 2006-03-21 Sony Corporation Active matrix display and active matrix organic electroluminescence display
JP2003195815A (ja) * 2000-11-07 2003-07-09 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
JP3610923B2 (ja) 2001-05-30 2005-01-19 ソニー株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63179336A (ja) * 1987-01-20 1988-07-23 Hitachi Maxell Ltd エレクトロクロミツク表示装置
JPH0736409A (ja) * 1993-07-19 1995-02-07 Pioneer Electron Corp 表示装置の駆動回路
JPH09114423A (ja) * 1995-10-20 1997-05-02 Sharp Corp 画像表示装置
WO1998048403A1 (en) 1997-04-23 1998-10-29 Sarnoff Corporation Active matrix light emitting diode pixel structure and method
JPH11202294A (ja) * 1998-01-09 1999-07-30 Seiko Epson Corp 電気光学装置及び電子機器
JPH11282419A (ja) * 1998-03-31 1999-10-15 Nec Corp 素子駆動装置および方法、画像表示装置
US6091203A (en) 1998-03-31 2000-07-18 Nec Corporation Image display device with element driving device for matrix drive of multiple active elements
JPH11338561A (ja) 1998-05-28 1999-12-10 Tdk Corp 定電流駆動装置
JP2000081920A (ja) * 1998-09-07 2000-03-21 Canon Inc 電流出力回路
JP2000122607A (ja) 1998-10-13 2000-04-28 Seiko Epson Corp 表示装置及び電子機器
JP2000329798A (ja) * 1999-05-19 2000-11-30 Sony Corp コンパレータおよびこれを駆動系に用いた表示装置、並びにコンパレータの駆動方法

Cited By (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180479B2 (en) 2001-10-30 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Signal line drive circuit and light emitting device and driving method therefor
US8164548B2 (en) 2001-10-30 2012-04-24 Semiconductor Energy Laboratory Co., Ltd. Signal line driver circuit and light emitting device and driving method therefor
US7576734B2 (en) 2001-10-30 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit, light emitting device, and method for driving the same
US6963336B2 (en) 2001-10-31 2005-11-08 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit and light emitting device
US7948453B2 (en) 2001-10-31 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit and light emitting device
US9076385B2 (en) 2001-10-31 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit and light emitting device
US7583257B2 (en) 2001-10-31 2009-09-01 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit and light emitting device
US7193619B2 (en) 2001-10-31 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit and light emitting device
US7515121B2 (en) 2002-06-20 2009-04-07 Casio Computer Co., Ltd. Light emitting element display apparatus and driving method thereof
EP1520266A2 (en) * 2002-07-09 2005-04-06 Casio Computer Co., Ltd. Driving device, display apparatus using the same, and driving method therefor
US7277073B2 (en) 2002-07-09 2007-10-02 Casio Computer Co., Ltd. Driving device, display apparatus using the same, and driving method therefor
US7119769B2 (en) 2002-08-13 2006-10-10 Rohm Co., Ltd. Active matrix type organic EL panel drive circuit and organic EL display device
JP2004077743A (ja) * 2002-08-16 2004-03-11 Sony Corp 電流サンプリング回路及びそれを用いた電流出力型駆動回路
US7248237B2 (en) 2002-08-26 2007-07-24 Casio Computer Co., Ltd. Display device and display device driving method
WO2004040543A3 (en) * 2002-10-31 2004-09-23 Casio Computer Co Ltd Display device and method for driving display device
US7864167B2 (en) 2002-10-31 2011-01-04 Casio Computer Co., Ltd. Display device wherein drive currents are based on gradation currents and method for driving a display device
JPWO2004047064A1 (ja) * 2002-11-20 2006-03-23 東芝松下ディスプレイテクノロジー株式会社 有機elディスプレイ及びアクティブマトリクス基板
JP4619793B2 (ja) * 2002-11-20 2011-01-26 東芝モバイルディスプレイ株式会社 有機elディスプレイ
JP2004177796A (ja) * 2002-11-28 2004-06-24 Casio Comput Co Ltd 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置
JP2013137579A (ja) * 2002-11-29 2013-07-11 Semiconductor Energy Lab Co Ltd 半導体装置
US8395607B2 (en) 2002-11-29 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Current driving circuit and display device using the current driving circuit
EP1566793A1 (en) * 2002-11-29 2005-08-24 Semiconductor Energy Laboratory Co., Ltd. Current drive circuit and display using same
EP1566793B1 (en) * 2002-11-29 2012-07-18 Semiconductor Energy Laboratory Co., Ltd. Display device with driving transistors having similar size and conductivity within respectively a current drive circuit and a precharge circuit
US8605064B2 (en) 2002-11-29 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Current driving circuit and display device using the current driving circuit
US8035626B2 (en) 2002-11-29 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Current driving circuit and display device using the current driving circuit
US7307604B2 (en) 2002-12-27 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, light-emitting display device and driving method thereof
WO2004061809A1 (ja) 2002-12-27 2004-07-22 Semiconductor Energy Laboratory Co., Ltd. 半導体装置、発光表示装置およびそれらの駆動方法
KR101060172B1 (ko) 2002-12-27 2011-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 발광 표시장치 및 그들의 구동방법
US8659529B2 (en) 2003-01-17 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Current source circuit, a signal line driver circuit and a driving method thereof and a light emitting device
US9626913B2 (en) 2003-01-17 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Current source circuit, a signal line driver circuit and a driving method thereof and a light emitting device
US7417606B2 (en) 2003-02-25 2008-08-26 Casio Computer Co., Ltd. Display apparatus and driving method for display apparatus
US9640106B2 (en) 2003-02-28 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8836616B2 (en) 2003-02-28 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US7253665B2 (en) 2003-02-28 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US7928933B2 (en) 2003-02-28 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8154539B2 (en) 2003-03-07 2012-04-10 Canon Kabushiki Kaisha Drive circuit, display apparatus using drive circuit, and evaluation method of drive circuit
US7532207B2 (en) 2003-03-07 2009-05-12 Canon Kabushiki Kaisha Drive circuit, display apparatus using drive circuit, and evaluation method of drive circuit
JP2006085199A (ja) * 2003-03-07 2006-03-30 Canon Inc アクティブマトリクス表示装置及びその駆動制御方法
US8159482B2 (en) 2003-03-07 2012-04-17 Canon Kabushiki Kaisha Drive circuit, display apparatus using drive circuit, and evaluation method of drive circuit
EP1618548A2 (en) * 2003-03-25 2006-01-25 Casio Computer Co., Ltd. A drive device and a display device
US7855699B2 (en) 2003-03-25 2010-12-21 Casio Computer Co., Ltd. Drive device and a display device
JP2004318144A (ja) * 2003-04-10 2004-11-11 Toppoly Optoelectronics Corp エレクトロルミネッセンスディスプレイのデータ線伝送回路装置
US7378882B2 (en) 2003-04-25 2008-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a pixel having current-driven light emitting element
CN100386793C (zh) * 2003-04-25 2008-05-07 精工爱普生株式会社 电光学装置、电光学装置的驱动方法和电子仪器
US7453427B2 (en) 2003-05-09 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8487845B2 (en) 2003-05-09 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8289238B2 (en) 2003-05-14 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9576526B2 (en) 2003-05-14 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7463223B2 (en) 2003-05-14 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2299429A1 (en) 2003-05-14 2011-03-23 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US7250929B2 (en) 2003-05-16 2007-07-31 Toshiba Matsushita Display Technology Co., Ltd. Active matrix display device and digital-to-analog converter
WO2004102516A1 (ja) * 2003-05-16 2004-11-25 Toshiba Matsushita Display Technology Co., Ltd. アクティブマトリクス型表示装置及びデジタルアナログ変換器
US7566902B2 (en) 2003-05-16 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device
JP4543625B2 (ja) * 2003-05-27 2010-09-15 ソニー株式会社 表示装置
JP2004354428A (ja) * 2003-05-27 2004-12-16 Sony Corp 表示装置
CN100397462C (zh) * 2003-06-03 2008-06-25 索尼株式会社 像素电路及显示装置
US7852330B2 (en) 2003-06-06 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8284128B2 (en) 2003-06-06 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4502602B2 (ja) * 2003-06-20 2010-07-14 三洋電機株式会社 表示装置
JP4502603B2 (ja) * 2003-06-20 2010-07-14 三洋電機株式会社 表示装置
JP2005010684A (ja) * 2003-06-20 2005-01-13 Sanyo Electric Co Ltd 表示装置
JP2005010683A (ja) * 2003-06-20 2005-01-13 Sanyo Electric Co Ltd 表示装置
JP2005010789A (ja) * 2003-06-21 2005-01-13 Lg Phillips Lcd Co Ltd El表示パネルの駆動装置及び駆動方法とel表示装置の製造方法
US7580011B2 (en) 2003-06-30 2009-08-25 Casio Computer Co., Ltd. Current generation supply circuit and display device
EP1643483A1 (en) * 2003-07-09 2006-04-05 Sony Corporation Constant current circuit and flat display device
US8354987B2 (en) 2003-07-09 2013-01-15 Sony Corporation Constant current circuit and flat display device
EP1643483A4 (en) * 2003-07-09 2008-12-24 Sony Corp CONSTANT CIRCUIT AND FLAT DISPLAY ELEMENT
JP2005031522A (ja) * 2003-07-09 2005-02-03 Sony Corp フラットディスプレイ装置
US8378939B2 (en) 2003-07-11 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7760161B2 (en) 2003-07-16 2010-07-20 Casio Computer Co., Ltd. Current generation supply circuit and display device
US8294641B2 (en) 2003-07-18 2012-10-23 Koninklijke Philips Electronics N.V. OLED display device
WO2005008622A1 (en) * 2003-07-18 2005-01-27 Koninklijke Philips Electronics N.V. Oled display device
US8432350B2 (en) 2003-08-15 2013-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8085226B2 (en) 2003-08-15 2011-12-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9825624B2 (en) 2003-09-12 2017-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
US8350785B2 (en) 2003-09-12 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
US9385704B2 (en) 2003-09-12 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
JP2005114993A (ja) * 2003-10-07 2005-04-28 Sony Corp 表示装置
US8040300B2 (en) 2003-11-10 2011-10-18 Samsung Mobile Display Co., Ltd. Demultiplexer and display device using the same
US7518578B2 (en) 2003-11-10 2009-04-14 Samsung Sdi Co., Ltd. Demultiplexer and display device using the same
US7728806B2 (en) 2003-11-26 2010-06-01 Samsung Mobile Display Co., Ltd. Demultiplexing device and display device using the same
US7728827B2 (en) 2003-11-27 2010-06-01 Samsung Mobile Display Co., Ltd. Display device using demultiplexer and driving method thereof
US7738512B2 (en) 2003-11-27 2010-06-15 Samsung Mobile Display Co., Ltd. Display device using demultiplexer
US7619602B2 (en) 2003-11-27 2009-11-17 Samsung Mobile Display Co., Ltd. Display device using demultiplexer and driving method thereof
US7468718B2 (en) 2003-11-27 2008-12-23 Samsung Sdi Co., Ltd. Demultiplexer and display device using the same
US7605810B2 (en) 2003-11-29 2009-10-20 Samsung Mobile Display Co., Ltd. Demultiplexer and display device using the same
JP2005189497A (ja) * 2003-12-25 2005-07-14 Toshiba Matsushita Display Technology Co Ltd 電流出力型半導体回路の駆動方法
US7499042B2 (en) 2004-01-16 2009-03-03 Casio Computer Co., Ltd. Display device, data driving circuit, and display panel driving method
US7518393B2 (en) 2004-03-30 2009-04-14 Casio Computer Co., Ltd. Pixel circuit board, pixel circuit board test method, pixel circuit, pixel circuit test method, and test apparatus
US7342560B2 (en) 2004-04-01 2008-03-11 Canon Kabushiki Kaisha Voltage current conversion device and light emitting device
US7692673B2 (en) 2004-05-15 2010-04-06 Samsung Mobile Display Co., Ltd. Display device and demultiplexer
JP2006047973A (ja) * 2004-05-15 2006-02-16 Samsung Sdi Co Ltd 有機電界発光表示装置及び逆多重化装置
US8355015B2 (en) 2004-05-21 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device including a diode electrically connected to a signal line
US8917265B2 (en) 2004-05-21 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device including a current source and a diode electrically connected at an output of the current source
US9536937B2 (en) 2004-05-21 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a rectifying element connected to a pixel of a display device
US10115350B2 (en) 2004-05-21 2018-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having rectifying elements connected to a pixel of a display device
US7782277B2 (en) 2004-05-25 2010-08-24 Samsung Mobile Display Co., Ltd. Display device having demultiplexer
US8368427B2 (en) 2004-06-25 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, driving method thereof and electronic device
US8723550B2 (en) 2004-06-25 2014-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, driving method thereof and electronic device
US7911233B2 (en) 2004-06-25 2011-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including current source circuit
US7554362B2 (en) 2004-06-25 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, driving method thereof and electronic device
JP2006065328A (ja) * 2004-08-25 2006-03-09 Samsung Sdi Co Ltd 発光表示装置,デマルチプレキシング回路およびその駆動方法
US8199079B2 (en) 2004-08-25 2012-06-12 Samsung Mobile Display Co., Ltd. Demultiplexing circuit, light emitting display using the same, and driving method thereof
JP4641896B2 (ja) * 2004-08-25 2011-03-02 三星モバイルディスプレイ株式會社 発光表示装置,デマルチプレキシング回路およびその駆動方法
US7830340B2 (en) 2004-12-01 2010-11-09 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof, display module, and portable information terminal
US8400374B2 (en) 2005-12-02 2013-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2009003463A (ja) * 2008-07-24 2009-01-08 Casio Comput Co Ltd 電流生成供給回路及び電流生成供給回路を備えた表示装置
US8830215B2 (en) 2011-08-09 2014-09-09 Panasonic Corporation Display device including plural displays
JPWO2013021417A1 (ja) * 2011-08-09 2015-03-05 パナソニック株式会社 表示装置
WO2013021417A1 (ja) * 2011-08-09 2013-02-14 パナソニック株式会社 表示装置

Also Published As

Publication number Publication date
US20170358260A1 (en) 2017-12-14
US10269296B2 (en) 2019-04-23
US8558769B2 (en) 2013-10-15
EP1333422A1 (en) 2003-08-06
US8120551B2 (en) 2012-02-21
US20130088524A1 (en) 2013-04-11
CN1404600A (zh) 2003-03-19
US20150054813A1 (en) 2015-02-26
KR100830772B1 (ko) 2008-05-20
US9245481B2 (en) 2016-01-26
US20060119552A1 (en) 2006-06-08
US20160117984A1 (en) 2016-04-28
TW538649B (en) 2003-06-21
KR20020069241A (ko) 2002-08-29
US20140055441A1 (en) 2014-02-27
US9741289B2 (en) 2017-08-22
JP2003195815A (ja) 2003-07-09
US8810486B2 (en) 2014-08-19
EP1333422B1 (en) 2013-05-22
CN1189855C (zh) 2005-02-16

Similar Documents

Publication Publication Date Title
WO2002039420A1 (fr) Affichage a matrice active et affichage electroluminescent organique a matrice active
US7015882B2 (en) Active matrix display and active matrix organic electroluminescence display
US10679554B2 (en) Pixel circuit with compensation for drift of threshold voltage of OLED, driving method thereof, and display device
JP3800050B2 (ja) 表示装置の駆動回路
KR100842721B1 (ko) 액티브 매트릭스형 표시 장치 및 액티브 매트릭스형 유기전계 발광 표시 장치, 및 그것들의 구동 방법
KR101060017B1 (ko) 화상 표시 장치
US8749460B2 (en) Image display device having a reset switch for setting a potential of a capacitor to a predetermined reference state
WO2015180419A1 (zh) 像素电路及其驱动方法和一种显示装置
CN101714329A (zh) 有机发光二极管显示器
JP2015025978A (ja) 駆動回路、表示装置、及び駆動方法
US8094146B2 (en) Driving method for pixel circuit and display apparatus
US8659522B2 (en) Display apparatus having a threshold voltage and mobility correcting period and method of driving the same
CN102270425B (zh) 一种像素电路及显示设备
US7586468B2 (en) Display device using current driving pixels
JP5275551B2 (ja) 電流制御型駆動回路および表示装置
CN101140733A (zh) 有机电激发光二极体的驱动电路及其驱动方法
JP4211807B2 (ja) アクティブマトリクス型表示装置
KR102740502B1 (ko) 화소 회로 및 화소 회로를 이용한 표시 장치
JP4502603B2 (ja) 表示装置
KR20230015037A (ko) 표시 패널 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

WWE Wipo information: entry into national phase

Ref document number: 1020027008789

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2001981004

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 018053173

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020027008789

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 10169697

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2001981004

Country of ref document: EP

点击 这是indexloc提供的php浏览器服务,不要输入任何密码和下载