+

WO2001088996A1 - Feldeffekttransistor und verfahren zum herstellen eines feldeffekttransistors - Google Patents

Feldeffekttransistor und verfahren zum herstellen eines feldeffekttransistors Download PDF

Info

Publication number
WO2001088996A1
WO2001088996A1 PCT/DE2001/001798 DE0101798W WO0188996A1 WO 2001088996 A1 WO2001088996 A1 WO 2001088996A1 DE 0101798 W DE0101798 W DE 0101798W WO 0188996 A1 WO0188996 A1 WO 0188996A1
Authority
WO
WIPO (PCT)
Prior art keywords
field effect
effect transistor
region
layer
area
Prior art date
Application number
PCT/DE2001/001798
Other languages
English (en)
French (fr)
Inventor
Franz Kreupl
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to JP2001584495A priority Critical patent/JP2003533888A/ja
Priority to US10/258,354 priority patent/US6809379B2/en
Priority to EP01943066A priority patent/EP1287563A1/de
Publication of WO2001088996A1 publication Critical patent/WO2001088996A1/de

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/689—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having ferroelectric layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/902—FET with metal source region

Definitions

  • the invention relates to a field effect transistor and a method for producing a field effect transistor.
  • the length of the space charge zone and, associated therewith, the length of the channel region d is indirectly proportional to the root of the doping of the semiconductor used as a substrate in the field effect transistor.
  • a drain layer of the field effect transistor is provided with a barrier layer to be tunneled through by electrical charge carriers, according to [2] made of niobium oxide.
  • the invention is based on the problem of specifying a field effect transistor and a method for producing a field effect transistor with an improved scalability compared to the known field effect transistors.
  • a field effect transistor has an electrically non-conductive substrate, a drain region and a source region.
  • Both the drain region and the source region can contain a metal electrode.
  • a channel region is provided between the drain region and the source region, the channel region having a metal layer, that is to say clearly a metal layer forms the channel region required in a field effect transistor for transporting electrical charge carriers from the source region into the drain region ,
  • a gate area is provided, via which the channel area can be controlled.
  • Such a field effect transistor can be manufactured according to the following procedure.
  • a drain region and a source region are formed on or in a substrate.
  • a channel layer forming a channel area is applied to the substrate between the drain area and the source area.
  • a separating layer is applied to the metal layer and between the drain region and the source region.
  • On the interface is a Gate region is formed, the gate region being electrically separated from the drain region, the source region and the channel region by the separating layer in such a way that the channel region can be controlled via the gate region.
  • the invention can clearly be seen in the fact that the channel region formed by a semiconductor material in conventional field effect transistors and which can be controlled via the gate region is formed according to the invention by a metal layer which, due to a field effect occurring in the case of a thin metal layer, extends across the gate region of a field effect transistor can be controlled.
  • a second gate region can be provided in the field effect transistor, so that a so-called dual gate arrangement is formed in the field effect transistor.
  • the second gate area too, it is possible to control the channel area, as with a conventional field effect transistor.
  • the first gate area and the second gate area can be electrically coupled to one another.
  • the metal layer can have one or more layers of metal atoms.
  • a further advantage of the invention can be seen in particular in the high electrical conductivity of the metal layer which forms the channel region. In this way, the power loss generated when the field effect transistor is switched from a first state to a second state is reduced. Due to the high conductivity of the metal layer, the speed of the switching operation of the field effect transistor is also considerably increased compared to conventional field effect transistors.
  • the metal layer can contain at least one of the following metals: platinum, gold, silver, titanium, tantalum, palladium, bismuth, indium, chromium, vanadium, manganese, iron, cobalt, nickel, yttrium, zirconium, niobium, molybdenum, technetium, hafnium, Tungsten, or an alloy of at least two of the aforementioned metals.
  • the separating layer can be an electrically insulating separating layer and / or a layer with a large dielectric constant and / or a ferroelectric layer.
  • the separating layer can contain SBT, silicon dioxide, and / or BST.
  • the drain region and / or the source region and / or the gate region comprise metal, for example a metal electrode.
  • the same metals can be used as the metal for the metal electrode or the metal electrodes as for the metal layer, i.e. the metal electrode or the metal electrodes can contain:
  • metals other than metal electrodes can also be used. Due to the high conductivity of the corresponding connections, ie electrodes of the field effect transistor, the overall conductivity of the field effect transistor is further increased in accordance with this embodiment of the invention, whereby the speed when switching the field effect transistor from a conductive state to a blocking state is further increased considerably.
  • the field effect transistor is particularly well suited for high-frequency applications.
  • the drain region and the source region can be formed on the substrate in a known manner, for example by means of predeterminable doping of charge carriers, electrons or holes.
  • the metal layer can be separated from the gas phase by means of a suitable deposition process (chemical vapor deposition, CVD).
  • CVD chemical vapor deposition
  • FIG. 1 shows a cross section through a field effect transistor according to a first embodiment of the invention
  • Figure 2 shows a cross section through a field effect transistor according to a second embodiment of the invention
  • Figure 3 shows a cross section through a field effect transistor according to a third embodiment of the invention.
  • Fig.l shows a field effect transistor 100 according to a first embodiment of the invention.
  • the field effect transistor 100 has a substrate 101 made of electrically non-conductive material, that is to say made of an electrically insulating material, according to the first exemplary embodiment made of silicon dioxide SiO 2 or aluminum oxide Al 2 O 3 .
  • a first metal electrode 102 and a second metal electrode 103 are applied to the substrate 101 at a distance of 1 nm to 1000 nm from one another by means of a CVD method, a sputtering method or a vapor deposition method.
  • the first metal electrode 102 and the second metal electrode 103 may be made of platinum or titanium. Alternatively, any metallic alloy or metal can be used to form the first metal electrode 102 or the second metal electrode 103.
  • the first metal electrode 102 serves as the source region of the field effect transistor 100 and the second metal electrode 103 serves as the drain region of the field effect transistor 100.
  • a monoatomic or multi-atomic metal layer 104 made of platinum is deposited between the first metal electrode 102 and the second metal electrode 103 by means of a suitable CVD method.
  • the metal layer 104 is electrically coupled to the first metal electrode 102 and to the second metal electrode 103 and clearly forms a channel region within the field defect transistor 100.
  • the first metal electrode 102 and the second metal electrode 103 each have a width b, symbolized in FIG. 1 by a double arrow 105, 106 from 1 nm to 100 nm.
  • the widths of the metal electrodes 102, 103 need not be the same.
  • the channel area i.e. the metal layer 104 has a surface
  • an electrically insulating separating layer 107 made of silicon dioxide or silicon nitride Si 3 N4 is applied to the metal layer 104 by means of a CVD process, a sputtering process or a vapor deposition process.
  • a gate electrode 109 forming or forming a gate region is introduced or applied.
  • the gate electrode 109 can also be produced from the metals or metal alloys mentioned above, from which the first metal electrode 102 or the second metal electrode 103 can be formed.
  • a further insulated Rende layer 110 applied, for example, silicon dioxide or silicon nitride.
  • FIG. 2 shows a field effect transistor 200 according to a second exemplary embodiment of the invention.
  • the field effect transistor 200 according to the second embodiment is substantially the same as the field effect transistor 100 according to the first embodiment.
  • the manufacturing method and the selected dimensions for manufacturing the field effect transistor 200 are the same as those of the field effect transistor 100, as described in connection with the first embodiment.
  • the field effect transistor 200 according to the second exemplary embodiment differs from the field effect transistor 100 according to the first exemplary embodiment in particular in that a further gate electrode 201 is provided as the gate region in the substrate 101, hereinafter referred to as the second gate electrode 201.
  • the first gate electrode 109 is electrically coupled to the second gate electrode 201 arranged below the channel region 104, which is spaced from a lower surface 202 of the channel region 104 at a distance of 1 nm to 50 nm, symbolized in FIG. 2 by an arrow 203.
  • first gate electrode 109 and the second gate electrode 201 thus form a so-called dual gate arrangement in the field effect transistor 200.
  • the second gate electrode 201 is embedded in the substrate 101 according to a dual damascene process.
  • the structure for the second gate electrode 201 is etched into the substrate 101 and then the metal from which the second gate electrode 201 is to be formed is deposited in such a way that the structure etched for the second gate electrode 201 is at least completely identical to the deposited one Metal is filled. Any metal protruding from the structure is removed using a chemical mechanical polishing process (CMP process). The desired oxide is then again deposited accordingly.
  • CMP process chemical mechanical polishing process
  • FIG 3 shows a field effect transistor 300 according to a third exemplary embodiment of the invention.
  • the field effect transistor 300 according to the third exemplary embodiment essentially corresponds to the field effect transistor 100 according to the first exemplary embodiment.
  • the same components of the field effect transistor 300 according to the third embodiment are provided with the same reference numerals as the corresponding components of the field effect transistor 100 according to the first embodiment.
  • the field effect transistor 300 according to the third exemplary embodiment differs from the field effect transistor 100 according to the first exemplary embodiment in particular in that that an electrically insulating layer 301 with a high dielectric constant, ie with a dielectric constant in the range from 1 to 1000, or a ferroelectric layer 301 is applied to the metal layer 104.
  • the layer 301 is applied over the entire area over the channel region by means of a CVD method, a sputtering method or a vapor deposition method.
  • Layer 301 is made of BST or SBT, for example.
  • the thickness of the layer 301 symbolized in FIG. 3 by a double arrow 302 is 1 nm to 50 nm according to the third exemplary embodiment.
  • the first gate electrode 109 is applied to the layer 301.
  • an insulating separating layer 107 is applied to the element resulting in the previous steps.
  • a second gate electrode (not shown) is also provided for the arrangement according to the third exemplary embodiment, which is electrically coupled to the first gate electrode 109.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Der Feldeffekttransistor weist einen Drain-Bereich, einen Source-Bereich, einen Kanalbereich sowie einen Gate-Bereich auf. Der Kanalbereich weist eine Metallschicht auf.

Description

Besehreibung
Feldeffekttransistor und Verfahren zum Herstellen eines Feldeffekttransistors
Die Erfindung betrifft einen Feldeffekttransistor sowie ein Verfahren zum Herstellen eines Feldeffekttransistors.
Ein solcher Feldeffekttransistor und ein Verfahren zu dessen Herstellung sind aus [1] bekannt.
Ferner ist bei dem in [1] beschriebenen üblichen Feldeffekttransistor bekannt, dass die Länge der Raumladungszone und damit verbunden die Länge des Kanalbereichs d indirekt pro- portional ist zur Wurzel der Dotierung des in dem Feldeffekttransistor als Substrat verwendeten Halbleiters.
Somit gilt bei den aus [1] bekannten Feldeffekttransistoren:
d oc /! . (1)
VN
Aus diesem Zusammenhang zwischen der Länge des Kanalbereichs und der Dotierung des Substrats ist ersichtlich, dass die Skalierbarkeit eines Halbleiterbauelements, insbesondere ei- nes Halbleiter-Feldeffekttransistors durch die nur begrenzt mögliche Skalierung der Dotierung des verwendeten Halbleiters eingeschränkt ist.
Weiterhin ist in [2] ein sogenannter Metall-Tunnel-Transistor beschrieben, bei dem zwischen dem Source-Bereich und dem
Drain-Bereich des Feldeffekttransistors eine durch elektrische Ladungsträger zu durchtunnelnde Barriereschicht, gemäß [2] aus Niobiumoxid, vorgesehen ist.
In [3], [4] ist beschrieben, dass bei einer sehr dünnen Metallschicht mit einer Dicke von einigen Nanometern, insbeson- dere einer Dicke von 5,5 nm ein sogenannter Feldeffekt in der Metallschicht zu beobachten ist.
Der Erfindung liegt das Problem zugrunde, einen Feldeffekt- transistor sowie ein Verfahren zur Herstellung eines Feldeffekttransistors anzugeben mit einer gegenüber den bekannten Feldeffekttransistoren verbesserten Skalierbarkeit.
Das Problem wird durch den Feldeffekttransistor und das Ver- fahren zum Herstellen eines Feldeffekttransistors mit den Merkmalen gemäß den unabhängigen Patentansprüchen gelöst.
Ein Feldeffekttransistor weist ein elektrisch nicht leitendes Substrat, einen Drain-Bereich sowie einen Source-Bereich auf.
Sowohl der Drain-Bereich als auch der Source-Bereich können eine Metallelektrode enthalten.
Zwischen dem Drain-Bereich und dem Source-Bereich ist ein Ka- nalbereich vorgesehen, wobei der Kanalbereich eine Metallschicht aufweist, dass heißt anschaulich bildet eine Metallschicht den in einem Feldeffekttransistor erforderlichen Kanalbereich zum Transport elektrischer Ladungsträger von dem Source-Bereich in den Drain-Bereich.
Weiterhin ist ein Gate-Bereich vorgesehen, über den der Kanalbereich gesteuert werden kann.
Ein solcher Feldeffekttransistor kann gemäß folgendem Verfa - ren hergestellt werden.
Auf oder in einem Substrat werden ein Drain-Bereich und ein Source-Bereich gebildet. Zwischen dem Drain-Bereich und dem Source-Bereich wird eine einen Kanalbereich bildende Kanal- schicht auf dem Substrat aufgebracht. Auf der Metallschicht und zwischen dem Drain-Bereich und dem Source-Bereich wird eine Trennschicht aufgebracht. Auf der Trennschicht wird ein Gate-Bereich gebildet, wobei der Gate-Bereich durch die Trennschicht von dem Drain-Bereich, dem Source-Bereich und dem Kanalbereich elektrisch getrennt ist derart, dass der Kanalbereich über den Gate-Bereich steuerbar ist.
Anschaulich kann die Erfindung darin gesehen werden, dass der bei üblichen Feldeffekttransistoren durch ein Halbleitermaterial gebildete Kanalbereich, der über den Gate-Bereich gesteuert werden kann, erfindungsgemäß gebildet wird durch eine Metallschicht, die aufgrund eines bei einer dünnen Metallschicht auftretenden Feldeffekts über den Gate-Bereich eines Feldeffekttransistors gesteuert werden kann.
In dem Feldeffekttransistor kann ein zweiter Gate-Bereich vorgesehen sein, so dass eine sogenannte Dual-Gate-Anordnung in dem Feldeffekttransistor gebildet ist. Auch mit dem zweiten Gate-Bereich ist es möglich den Kanalbereich, wie bei einem üblichen Feldeffekttransistor, zu steuern. Der erste Gate-Bereich und der zweite Gate-Bereich können miteinander elektrisch gekoppelt sein.
Die Metallschicht kann eine oder mehrere Lagen von Metallatomen aufweisen.
Insbesondere aufgrund der sehr hohen Skalierbarkeit der Metallschicht und der Unabhängigkeit der Breite des Kanalbereichs von der Dotierung des Halbleitermaterials, da nunmehr ja Metall für die Realisierung des Kanals in dem Feldeffekttransistor eingesetzt wird, ist eine erhebliche Verbesserung in der Skalierbarkeit des erfindungsgemäßen Feldeffekttransistors erreicht.
Ein weiterer Vorteil der Erfindung ist insbesondere in der hohen elektrischen Leitfähigkeit der Metallschicht, die den Kanalbereich bildet, zu sehen. Auf diese Weise wird die erzeugte Verlustleistung beim Umschalten des Feldeffekttransistors von einem ersten Zustand in einen zweiten Zustand reduziert. Aufgrund der hohen Leitfähigkeit der Metallschicht ist auch die Geschwindigkeit des Schaltvorgangs des Feldeffekttransistors erheblich erhöht verglichen mit üblichen Feldeffekttransistoren.
Die Metallschicht kann zumindest eines der folgenden Metalle enthalten: Platin, Gold, Silber, Titan, Tantal, Palladium, Wismut, Indium, Chrom, Vanadium, Mangan, Eisen, Kobalt, Nickel, Yttrium, Zirkon, Niob, Molybdän, Technetium, Hafnium, Wolfram, oder eine Legierung aus mindestens zwei der zuvor genannten Metallen.
Die Trennschicht kann eine elektrisch isolierende Trennschicht und/oder eine Schicht mit eine großen Dielektrizitätskonstante und/oder eine ferroelektrische Schicht sein.
Insbesondere kann die Trennschicht SBT, Siliziumdioxid, und/oder BST enthalten.
Ferner ist es gemäß einer Ausgestaltung der Erfindung vorgesehen, dass der Drain-Bereich und/oder der Source-Bereich und/oder der Gate-Bereich Metall aufweisen, beispielsweise eine Metallelektrode.
Als Metall für die Metallelektrode bzw. die Metallelektroden können die gleichen Metalle verwendet werden wie für die Me- tallschicht, d.h. die Metallelektrode bzw. die Metallelektroden können enthalten:
Platin, Gold, Silber, Titan, Tantal, Palladium, Wismut, Indium, oder eine Legierung aus mindestens zwei der zuvor genannten Metallen.
Es können j edoch auch andere Metalle als Metallelektroden eingesetzt werden. Aufgrund der hohen Leitfähigkeit der entsprechenden Anschlüsse, d.h. Elektroden des Feldeffekttransistors wird die gesamte Leitfähigkeit des Feldeffekttransistors gemäß dieser Aus- gestaltung der Erfindung weiter erhöht, wodurch die Geschwindigkeit beim Umschalten des Feldeffekttransistors von einem leitenden Zustand in einen sperrenden Zustand weiter erheblich erhöht wird.
Aufgrund der hohen Schaltgeschwindigkeit eignet sich der Feldeffekttransistor somit insbesondere sehr gut für Hochfrequenzanwendungen.
Der Drain-Bereich und der Source-Bereich können auf dem Sub- strat auf bekannte Weise, beispielsweise mittels vorgebbarer Dotierung von Ladungsträgern, Elektronen oder Löchern, gebildet werden.
Die Metallschicht kann mittels eines geeigneten Abscheidever- fahren aus der Gasphase (Chemical Vapour Deposition, CVD-
Verfahren) , eines Aufdampf-Verfahrens, eines Sputter-Verfah- rens oder eines Atomic-Layer-Deposition-Verfahrens aufgetragen werden.
Die oben dargestellten Ausgestaltungen der Erfindung bezüglich des Feldeffekttransistors betreffen ebenso das Verfahren zum Herstellen des Feldeffekttransistors.
Ausführungsbeispiele der Erfindung sind in den Figuren darge- stellt und werden im weiteren näher erläutert.
Es zeigen
Figur 1 einen Querschnitt durch einen Feldeffekttransistor gemäß einem ersten Ausführungsbeispiel der Erfindung; Figur 2 einen Querschnitt durch einen Feldeffekttransistor gemäß einem zweiten Ausführungsbeispiel der Erfindung;
Figur 3 einen Querschnitt durch einen Feldeffekttransistor gemäß einem dritten Ausführungsbeispiel der Erfindung.
Fig.l zeigt einen Feldeffekttransistor 100 gemäß einem ersten Ausführungsbeispiel der Erfindung.
Der Feldeffekttransistor 100 weist ein Substrat 101 aus elektrisch nicht leitendem Material, das heißt aus einem elektrisch isolierendem Material, gemäß dem ersten Ausführungs- beispiel aus Siliziumdioxid Siθ2 oder Aluminiumoxid AI2O3, auf.
In einem Abstand von 1 nm bis 1000 nm voneinander sind eine erste Metallelektrode 102 und eine zweite Metallelektrode 103 auf dem Substrat 101 mittels eines CVD-Verfahrens, eines Sputter-Verfahrens oder eines Aufdampf-Verfahrens aufgebracht.
Die erste Metallelektrode 102 und die zweite Metallelektrode 103 können aus Platin oder aus Titan hergestellt werden. Alternativ können beliebige metallische Legierungen oder Metalle verwendet werden zum Bilden der ersten Metallelektrode 102 oder der zweiten Metallelektrode 103.
Die erste Metallelektrode 102 dient als Source-Bereich des Feldeffekttransistors 100 und die zweite Metallelektrode 103 dient als Drain-Bereich des Feldeffekttransistors 100.
Zwischen der ersten Metallelektrode 102 und der zweiten Me- tallelektrode 103 ist eine monoatomare oder mehratomare Me- tallschicht 104 aus Platin mittels eines geeigneten CVD- Verfahrens abgeschieden. Die Metallschicht 104 ist mit der ersten Metallelektrode 102 und mit der zweiten Metallelektrode 103 elektrisch gekoppelt und bildet anschaulich einen Kanalbereich innerhalb des Fel- deffekttransistors 100.
Die erste Metallelektrode 102 und die zweite Metallelektrode 103 weisen jeweils eine Breite b, in Fig.l symbolisiert jeweils durch einen Doppelpfeil 105,106 von 1 nm bis 100 nm auf. In diesem Zusammenhang ist darauf hinzuweisen, dass die Breiten der Metallelektrσden 102, 103 nicht gleich sein müssen.
Der Kanalbereich, d.h. die Metallschicht 104, weist eine Flä-
2 2 ehe von 1 x 1 nm bis 1000 x 1000 nm auf.
Auf der Metallschicht 104 wird in einem weiteren Verfahrenschritt eine elektrisch isolierende Trennschicht 107 aus Siliziumdioxid oder Siliziumnitrid Si3N4 aufgebracht mittels eines CVD-Verfahrens, eines Sputter-Verfahrens oder eines Aufdampf-Verfahrens .
In die Trennschicht 107 oder alternativ auf der Trennschicht 107 ist in einem Abstand p zu der Oberfläche des Kanalbe- reichs, d.h. zu der Oberfläche der Metallschicht 104, symbolisiert in Fig.l durch einen weiteren Doppelpfeil 108 in einem Bereich von 1 nm bis 50 nm eine einen Gate-Bereich bildende Gateelektrode 109 eingebracht bzw. aufgebracht.
Auch die Gateelektrode 109 kann aus den oben genannten Metallen oder Metalllegierungen hergestellt werden, aus denen die erste Metallelektrode 102 oder die zweite Metallelektrode 103 gebildet werden können.
Über der Trennschicht 107 ist ferner in einem letzten Schritt zum Schutz des Feldeffekttransistors 100 eine weitere isolie- rende Schicht 110 aufgebracht, die beispielsweise Siliziumdioxid oder Siliziumnitrid aufweist.
Fig.2 zeigt einen Feldeffekttransistor 200 gemäß einem zwei- ten Ausführungsbeispiel der Erfindung.
Elemente des Feldeffekttransistors 200 gemäß dem zweiten Aus- führungsbeispiel, die gleich sind den Elementen des Feldeffekttransistors 100 gemäß dem ersten Ausführungsbeispiel, werden mit dem gleichen Bezugszeichen bezeichnet.
Der Feldeffekttransistor 200 gemäß dem zweiten Ausführungsbeispiel ist im wesentlichen gleich dem Feldeffekttransistor 100 gemäß dem ersten Ausführungsbeispiel.
Somit sind auch die Herstellungsverfahren und die gewählten Dimensionierungen zum Herstellen des Feldeffekttransistors 200 gleich denen des Feldeffekttransistors 100, wie im Zusammenhang mit dem ersten Ausführungsbeispiel beschrieben.
Der Feldeffekttransistor 200 gemäß dem zweiten Ausführungsbeispiel unterscheidet sich vom Feldeffekttransistor 100 gemäß dem ersten Ausführungsbeispiel insbesondere darin, dass in dem Substrat 101 eine weitere Gateelektrode 201 als Gate- Bereich vorgesehen ist, im weiteren bezeichnet als zweite Gateelektrode 201.
Die erste Gateelektrode 109 ist mit der unterhalb des Kanalbereichs 104 angeordneten zweiten Gateelektrode 201, die von einer unteren Oberfläche 202 des Kanalbereichs 104 in einem Abstand von 1 nm bis 50 nm, symbolisiert in Fig.2 durch einen Pfeil 203, elektrisch gekoppelt.
Dies führt dazu, dass bei Ansteuerung der ersten Gateelektro- de 109, das heißt bei Anlegen eines elektrischen Potentials an die erste Gateelektrode 109, ein entsprechendes elektri- sches Potential auch an die zweite Gateelektrode 201 angelegt wird.
Anschaulich bilden somit die erste Gateelektrode 109 und die zweite Gateelektrode 201 eine sogenannte Dual-Gate-Anordnung in dem Feldeffekttransistor 200.
Die zweite Gateelektrode 201 wird gemäß diesem Ausführungsbeispiel gemäß einem Dual-Damascene-Prozess in das Substrat 101 eingebettet.
Dies bedeutet, dass die Struktur für die zweite Gateelektrode 201 in das Substrat 101 geätzt wird und anschließend das Metall, aus dem die zweite Gateelektrode 201 gebildet werden soll, abgeschieden wird derart, dass die für die zweite Gateelektrode 201 geätzte Struktur zumindest vollständig mit dem abgeschiedenen Metall gefüllt ist. Eventuell über die Struktur überstehendes Metall wird mittels eines chemisch mechanischen Polierverfahrens (CMP-Verfahren) entfernt. An- schließend erfolgt wiederum eine entsprechende Abscheidung des gewünschten Oxids.
Fig.3 zeigt einen Feldeffekttransistor 300 gemäß einem dritten Ausführungsbeispiel der Erfindung.
Der Feldeffekttransistor 300 gemäß dem dritten Ausführungsbeispiel entspricht im wesentlichen dem Feldeffekttransistor 100 gemäß dem ersten Ausführungsbeispiel.
Gleiche Komponenten des Feldeffekttransistors 300 gemäß dem dritten Ausführungsbeispiel werden mit gleichen Bezugszeichen versehen wie die entsprechenden Komponenten des Feldeffekttransistors 100 gemäß dem ersten Ausführungsbeispiel.
Der Feldeffekttransistor 300 gemäß dem dritten Ausführungsbeispiel unterscheidet sich von dem Feldeffekttransistor 100 gemäß dem ersten Ausführungsbeispiel insbesondere dadurch, dass auf der Metallschicht 104 eine elektrisch isolierende Schicht 301 mit hoher Dielektrizitätskonstante, d.h. mit einer Dielektrizitätskonstante im Bereich von 1 bis 1000 oder eine ferroelektrische Schicht 301 aufgebracht.
Die Schicht 301 ist ganzflächig über dem Kanalbereich aufgebracht mittels eines CVD-Verfahrens eines Sputter-Verfahrens oder eines Aufdampf-Verfahrens .
Die Schicht 301 ist beispielsweise aus BST oder SBT hergestellt.
Die in Fig.3 mit einem Doppelpfeil 302 symbolisierte Dicke der Schicht 301 beträgt gemäß dem dritten Ausführungsbeispiel 1 nm bis 50 nm.
Auf der Schicht 301 ist die erste Gateelektrode 109 aufgebracht.
In einem letzten Schritt wird, wie gemäß den vorangegangenen Ausführungsbeispielen, eine isolierende Trennschicht 107 auf dem sich gemäß den vorangegangenen Schritten ergebenden Element aufgebracht .
Gemäß eines vierten Ausführungsbeispiels ist vorgesehen, dass für die Anordnung gemäß dem dritten Ausführungsbeispiel ebenfalls eine zweite Gateelektrode (nicht dargestellt) vorgesehen ist, die mit der ersten Gateelektrode 109 elektrisch gekoppelt ist. In diesem Dokument sind folgende Veröffentlichungen zitiert:
[1] R. Müller, Bauelemente der Halbleiterelektronik, Springer Verlag, erste Auflage, ISBN 3-540-06224-6, S. 130 - 157, 1973;
[2] E.S. Snow et al., A metal/oxide tunneling transistor, Applied Physics Letters, Vol. 72, Nr. 23, S. 3071 - 3073, June 1998;
[3] G. Martinez-Arizala et al., Coulo b-glass-like behaviour of ultrathin films of metals, Physical Review B, Vol. 57, Nr. 2, S. 670 - 672, January 1998;
[4] Z. Ovadyahu und M. Pollak, Disorder and Magnetic field
Dependence of Slow Electronic Relaxation, Physical Review Letters, Vol. 79, Nr. 3, S. 459 - 462, July 1997.

Claims

Patentansprüche
1. Feldeffekttransistor, mit
• einem elektrisch nicht leitenden Substrat, • einem Drain-Bereich,
• einem Source-Bereich,
• mit einem Kanalbereich zwischen dem Drain-Bereich und dem Source-Bereich,
• mit einem Gate-Bereich, mit dem der Kanalbereich gesteu- ert werden kann,
• wobei der Kanalbereich eine Metallschicht aufweist.
2. Feldeffekttransistor nach Anspruch 1, mit einem zweiten Gate-Bereich, mit dem der Kanalbereich ge- steuert werden kann.
3. Feldeffekttransistor nach Anspruch 1 oder 2, bei dem die Metallschicht eine oder mehrere Lagen von Metallatomen aufweist.
4. Feldeffekttransistor nach einem der Ansprüche 1 bis 3, bei dem die Metallschicht zumindest eines der folgenden Metalle enthält:
• Platin, • Gold,
• Silber,
• Titan,
• Tantal,
• Palladium, • Wismut,
• Indium,
• Chrom,
• Vanadium,
• Mangan, • Eisen,
• Kobalt,
• Nickel, Yttrium, Zirkon, Niob, Molybdän, Technetiu , Hafnium, Wolfram, oder eine Legierung aus mindestens zwei der zuvor genannten Metallen.
5. Feldeffekttransistor nach einem der Ansprüche 1 bis 4, bei dem die Trennschicht eine elektrisch isolierende Schicht ist.
6. Feldeffekttransistor nach einem der Ansprüche 1 bis 5, bei dem die Trennschicht eine Schicht mit einer großen Dielektrizitätskonstante ist.
7. Feldeffekttransistor nach einem der Ansprüche 1 bis 6, bei dem die Trennschicht eine ferroelektrische Schicht ist.
8. Feldeffekttransistor nach einem der Ansprüche 1 bis 7, bei dem der Drain-Bereich und/oder der Source-Bereich und/oder der Gate-Bereich Metall aufweist bzw. aufweisen.
9. Verfahren zum Herstellen eines Feldeffekttransistors,
• bei dem auf einem Substrat ein Drain-Bereich und ein Source-Bereich gebildet werden,
• bei dem zwischen dem Drain-Bereich und dem Source- Bereich eine einen Kanalbereich bildende Metallschicht auf dem Substrat aufgebracht wird,
• bei dem auf der Metallschicht und zwischen dem Drain- Bereich und dem Source-Bereich eine Trennschicht aufgebracht wird, • bei dem auf der Trennschicht ein Gate-Bereich gebildet wird, wobei der Gate-Bereich durch die Trennschicht von dem Drain-Bereich, dem Source-Bereich und dem Kanalbe- reich getrennt ist derart, dass der Kanalbereich über den Gate-Bereich steuerbar ist.
PCT/DE2001/001798 2000-05-16 2001-05-14 Feldeffekttransistor und verfahren zum herstellen eines feldeffekttransistors WO2001088996A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001584495A JP2003533888A (ja) 2000-05-16 2001-05-14 電界効果トランジスタ、および電界効果トランジスタを製作する方法。
US10/258,354 US6809379B2 (en) 2000-05-16 2001-05-14 Field effect transistor and method for producing a field effect transistor
EP01943066A EP1287563A1 (de) 2000-05-16 2001-05-14 Feldeffekttransistor und verfahren zum herstellen eines feldeffekttransistors

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10023871.8 2000-05-16
DE10023871A DE10023871C1 (de) 2000-05-16 2000-05-16 Feldeffekttransistor und Verfahren zum Herstellen eines Feldeffekttransistors

Publications (1)

Publication Number Publication Date
WO2001088996A1 true WO2001088996A1 (de) 2001-11-22

Family

ID=7642194

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2001/001798 WO2001088996A1 (de) 2000-05-16 2001-05-14 Feldeffekttransistor und verfahren zum herstellen eines feldeffekttransistors

Country Status (7)

Country Link
US (1) US6809379B2 (de)
EP (1) EP1287563A1 (de)
JP (1) JP2003533888A (de)
KR (1) KR100505900B1 (de)
DE (1) DE10023871C1 (de)
TW (1) TW563253B (de)
WO (1) WO2001088996A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005093868A1 (en) * 2004-01-22 2005-10-06 Tsang Dean Z Metal transistor device

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100503421B1 (ko) * 2003-05-20 2005-07-22 한국전자통신연구원 채널 재료로서 절연체-반도체 상전이 물질막을 이용한전계 효과 트랜지스터 및 그 제조 방법
US7462890B1 (en) 2004-09-16 2008-12-09 Atomate Corporation Nanotube transistor integrated circuit layout
US7776307B2 (en) * 2004-09-16 2010-08-17 Etamota Corporation Concentric gate nanotube transistor devices
US7943418B2 (en) * 2004-09-16 2011-05-17 Etamota Corporation Removing undesirable nanotubes during nanotube device fabrication
US7345296B2 (en) * 2004-09-16 2008-03-18 Atomate Corporation Nanotube transistor and rectifying devices
US20100065820A1 (en) * 2005-02-14 2010-03-18 Atomate Corporation Nanotube Device Having Nanotubes with Multiple Characteristics
JP2007157982A (ja) 2005-12-05 2007-06-21 Seiko Epson Corp トランジスタ型強誘電体メモリおよびその製造方法
US20080135827A1 (en) 2006-09-25 2008-06-12 Stmicroelectronics Crolles 2 Sas MIM transistor
US8168495B1 (en) 2006-12-29 2012-05-01 Etamota Corporation Carbon nanotube high frequency transistor technology
US20080272361A1 (en) * 2007-05-02 2008-11-06 Atomate Corporation High Density Nanotube Devices
US20080308896A1 (en) * 2007-06-14 2008-12-18 Tim Boescke Integrated circuit device comprising a gate electrode structure and corresponding method of fabrication
EP2238611A2 (de) * 2007-12-31 2010-10-13 Etamota Corporation Kantenkontaktierter vertikaler kohlenstoffnanoröhrchentransistor
US8242876B2 (en) * 2008-09-17 2012-08-14 Stmicroelectronics, Inc. Dual thin film precision resistance trimming
US8558654B2 (en) 2008-09-17 2013-10-15 Stmicroelectronics (Grenoble 2) Sas Vialess integration for dual thin films—thin film resistor and heater
US8786396B2 (en) 2008-09-17 2014-07-22 Stmicroelectronics Pte. Ltd. Heater design for heat-trimmed thin film resistors
US8436426B2 (en) 2010-08-24 2013-05-07 Stmicroelectronics Pte Ltd. Multi-layer via-less thin film resistor
US8659085B2 (en) 2010-08-24 2014-02-25 Stmicroelectronics Pte Ltd. Lateral connection for a via-less thin film resistor
US8400257B2 (en) 2010-08-24 2013-03-19 Stmicroelectronics Pte Ltd Via-less thin film resistor with a dielectric cap
US8927909B2 (en) 2010-10-11 2015-01-06 Stmicroelectronics, Inc. Closed loop temperature controlled circuit to improve device stability
US8809861B2 (en) * 2010-12-29 2014-08-19 Stmicroelectronics Pte Ltd. Thin film metal-dielectric-metal transistor
US9159413B2 (en) 2010-12-29 2015-10-13 Stmicroelectronics Pte Ltd. Thermo programmable resistor based ROM
US8981527B2 (en) * 2011-08-23 2015-03-17 United Microelectronics Corp. Resistor and manufacturing method thereof
US8526214B2 (en) 2011-11-15 2013-09-03 Stmicroelectronics Pte Ltd. Resistor thin film MTP memory
RU2654296C1 (ru) * 2017-04-14 2018-05-17 Альфред Габдуллович Габсалямов Пленочный полевой транзистор с металлическим каналом

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0865078A1 (de) * 1997-03-13 1998-09-16 Hitachi Europe Limited Verfahren zum Ablegen von nanometrischen Partikeln

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6197964A (ja) * 1984-10-19 1986-05-16 Toshiba Corp 半導体装置
JPS62265764A (ja) * 1986-05-14 1987-11-18 Hitachi Ltd 薄膜電界効果トランジスタの製造方法
JP3301116B2 (ja) * 1992-07-20 2002-07-15 ソニー株式会社 半導体装置及びその製造方法
JP3613594B2 (ja) * 1993-08-19 2005-01-26 株式会社ルネサステクノロジ 半導体素子およびこれを用いた半導体記憶装置
JPH09260669A (ja) * 1996-03-19 1997-10-03 Nec Corp 半導体装置とその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0865078A1 (de) * 1997-03-13 1998-09-16 Hitachi Europe Limited Verfahren zum Ablegen von nanometrischen Partikeln

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
MARTINEZ-ARIZALA G. ET AL.: "Coulomb-glass-like behaviour of ultrathin films of metals", PHYSICAL REVIEW B, vol. 57, no. 2, 1 January 1998 (1998-01-01), pages 670 - 672, XP002177586 *
See also references of EP1287563A1 *
SHIRAKASHI J-I ET AL: "FABRICATION AND CHARACTERIZATION OF NB/NB OXIDES-BASED SINGLE ELECTRON TRANSISTORS (SETS)", EXTENDED ABSTRACTS OF THE INTERNATIONAL CONFERENCE ON SOLID STATE DEVICES AND MATERIALS, JAPAN SOCIETY OF APPLIED PHYSICS. TOKYO, JA, vol. CONF. 1996, 1996, pages 440 - 442, XP000694065 *
SNOW E S ET AL: "A METAL/OXIDE TUNNELING TRANSISTOR", APPLIED PHYSICS LETTERS, AMERICAN INSTITUTE OF PHYSICS. NEW YORK, US, vol. 72, no. 23, 8 June 1998 (1998-06-08), pages 3071 - 3073, XP000766329, ISSN: 0003-6951 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005093868A1 (en) * 2004-01-22 2005-10-06 Tsang Dean Z Metal transistor device

Also Published As

Publication number Publication date
EP1287563A1 (de) 2003-03-05
TW563253B (en) 2003-11-21
DE10023871C1 (de) 2001-09-27
US20030155591A1 (en) 2003-08-21
KR20020092434A (ko) 2002-12-11
JP2003533888A (ja) 2003-11-11
KR100505900B1 (ko) 2005-08-04
US6809379B2 (en) 2004-10-26

Similar Documents

Publication Publication Date Title
DE10023871C1 (de) Feldeffekttransistor und Verfahren zum Herstellen eines Feldeffekttransistors
DE102018108798B4 (de) Elektrodenstruktur und Verfahren zum Verbessern von RRAM-Leistung
DE10250868B4 (de) Vertikal integrierter Feldeffekttransistor, Feldeffekttransistor-Anordnung und Verfahren zum Herstellen eines vertikal integrierten Feldeffekttransistors
DE112011100907B4 (de) Verfahren zur Fertigung von Bauelementen auf der Grundlage von Graphenkanälen
DE60122145T2 (de) Verfahren zur herstellung einer elektronischen komponente mit selbstjustierten source, drain und gate in damaszen-technologie
DE69811658T2 (de) Aus quanteninseln gemachte anordnung und verfahren zur herstellung
EP1170799A2 (de) Elektronisches Bauelement und Verfahren zum Herstellen eines elektronischen Bauelements
EP1305834A1 (de) Feldeffekttransistor, schaltungsanordnung und verfahren zum herstellen eines feldeffekttransistors
DE10250829A1 (de) Nichtflüchtige Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle
WO2006094495A1 (de) Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen
WO2000021118A2 (de) Verfahren zur herstellung eines vertikalen mosfets
EP2012359B1 (de) Nichtflüchtige Zweitransistor-Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren
EP1800360B1 (de) Elektrischer schaltkreis mit einer nanostruktur und verfahren zum herstellen einer kontaktierung einer nanostruktur
DE3027954A1 (de) Integrierte mos-schaltung mit mindestens einer zusaetzlichen leiterbahnebene sowie ein verfahren zur herstellung derselben
DE60030386T2 (de) Verfahren zur Herstellung Feldeffektanordnungen und Kapzitäten mit Dünnschichtdielektrisch und so hergestellte Anordnungen
DE2055606A1 (de) Dünnschicht Einkristall Bauelement mit Tunneleffekt
DE69327012T2 (de) Bauelement mit einer räumlichen Transfer verwendenden Halbleiteranordnung
WO2002097895A2 (de) Transistor, verfahren zur herstellung einer integrierten schaltung und verfahren zur herstellung einer metallsilizidschicht
EP2471089B1 (de) Verfahren zur bestimmung der struktur eines transistors
DE10032370C1 (de) Feldeffekttransistor
DE102009010891A1 (de) Verfahren zur Herstellung eines Kontakts mit einem Halbleitermaterial aus Siliziumkarbid und Halbleiterbauelement mit einem solchen Kontakt
EP1732123A2 (de) Verfahren zum Herstellen eines Metall-Halbleiter-Kontakts bei Halbleiterbauelementen
DE10230674A1 (de) Halbleiterkondensator und damit aufgebauter MOSFET
WO1999034447A1 (de) Ein-elektron-bauelement
WO2010139546A1 (de) Halbleiterbauelement und verfahren zu seiner herstellung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2001943066

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020027013853

Country of ref document: KR

ENP Entry into the national phase

Ref country code: JP

Ref document number: 2001 584495

Kind code of ref document: A

Format of ref document f/p: F

WWP Wipo information: published in national office

Ref document number: 1020027013853

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10258354

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2001943066

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1020027013853

Country of ref document: KR

点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载