WO2000076003A1 - Edge-emitting light-emitting device having improved external luminous efficiency and self-scanning light-emitting device array comprising the same - Google Patents

Description

明 細 書

外部発光効率を高めた端面発光素子 およびこれを用いた自己走査型発光素子アレイ 技 術 分 野

本発明は、 外部発光効率を高めた端面発光素子、 およびこのよ う な端面発光素子を用いた自己走査型発光素子アレイ に関 し、 特に 3 端子端面発光サイ リ ス夕およびこれを用いた 自己走査型発光素子ァ レイ に関するものである。 背 景 技 術

従来から、 放出光の指向性によって レ ンズとの結合効率を向上す る こ とのでき る高精細の発光素子アレイ と して、 端面発光ダイ ォ一 ドのアレイ が知られている。 端面発光ダイ オー ドの基本構造は、 I E E E T r a n s . E l e c t o r o n D e v i c e s , E D - 2 6 , 1 2 3 0 ( 1 9 7 9 ) などに開示されている。 しかし、 端面発光ダイ オー ドアレイ を駆動するためには、 1つ 1つの L E D をワイ ヤボンディ ングなどによ り駆動回路と接続するため、 従来の 端面発光ダイ オー ドアレイ は、 高精細化， コ ンパク ト化， 低コス ト 化が困難であった。

この問題に対して、 本発明者らは、 駆動回路と発光素子アレイ を 1つのチ ッ プに一体化した p n p n構造を持つ自己走査型端面発光 素子ア レ イ を既に開示 してい る （特開平 9 — 8 5 9 8 5号公報参 照） 。 この特開平 9一 8 5 9 8 5号公報に記載の端面発光素子に用 い られる端面発光サイ リ ス夕 を図 1 Aおよび図 1 Bに示す。 図 1 A は平面図、 図 1 Bは図 1 Aの X— Y線断面図を示す。

この端面発光サイ リ ス夕は、 図 1 Bに示すよう に、 n形半導体基 板 1 0上に形成された n形半導体層 1 2 , p形半導体層 1 4， n形 半導体層 1 6 , p形半導体層 1 8 と、 p形半導体層 1 8にォ一ミ ツ ク接触するよう に形成されたアノー ド電極 2 0 と、 n形半導体層 1 6 にォーミ ッ ク接触するよう に形成されたゲ一 ト電極 2 2 とを備え ている。 この構造上には、 図示しないが全体に絶縁被膜 （光を透過 する絶縁材料よ り なる） が設けられ、 その上に図 1 Aに示すよう に . A 1配線 2 4 が設けられている。 図 1 Bには、 図面を簡単にするた めに、 A 1配線 2 4 を図示しない。 絶縁被膜には、 アノー ド電極 2 0 と A 1配線 2 6 とを電気的に接続するためのコ ンタ ク トホール 2 6 が開けられている。 また、 n形半導体基板 1 0 の裏面には、 カソ ー ド電極 （図示せず） が設けられている。

このよう な従来の端面発光サイ リ ス夕では、 ゲー ト層を構成する 半導体層 1 4 , 1 6 の端面 2 3 から光が出射する。 また、 アノー ド 電極 2 0 からの注入電流の大半は、 図 1 Bに矢印で示すよう に、 ァ ノー ド電極 2 0 の真下に向かって主に流れるが （この注入電流を I 1 で示す） 、 一部はゲー ト電極 2 2の方へ回 り込んで流れる （この 注入電流を 1 2 で示す） 。 これらの注入電流 I 1 および 1 2 とも に 半導体層内での発光に寄与するが、 注入電流 I 2 によ る発光は端面 2 3 から離れている場所で生じるため、 端面から外部に出射する光 と して利用できない。 したがって、 利用できない光の量だけ端面か ら取り 出せる発光光量が低下 し、 外部発光効率が低く なる。 発 明 の 開 示

したがって、 本発明の目的は、 外部発光効率を向上させた端面発 光サイ リ ス夕 を提供するこ とにある。

本発明の他の目的は、 このよう な端面発光サイ リ ス夕を用いた 自 己走査型発光素子アレイ を提供するこ とにある。

本発明の第 1 の態様は、 端面よ り光を出射する端面発光サイ リ ス 夕であって、 第 1 導電形の基板上に、 第 1 導電形の第 1 の半導体層 と、 第 2 導電形の第 2 の半導体層と、 第 1 導電形の第 3の半導体層 と、 第 2導電形の第 4の半導体層とがこの順に積層され、 前記端面 の側の前記第 4 の半導体層に一部がォ一ミ ッ ク接触して設けられ、 電流を前記半導体層に注入する電極と、 前記電極のォーミ ッ ク接触 していない部分と、 前記第 4 の半導体との間に設けられた絶縁層 と を備えている。

また、 前記絶縁膜は、 端面に接した部分に開口を有し、 この開 α を経て、 前記電極が、 前記第 4 の半導体層にォーミ ッ ク接触する よ う にする こ とができ る。

このよう にする こ とによ り、 電極から注入された電流は、 発光サ ィ リ ス夕の端面近傍を集中 して流れるので、 外部発光効率が向上す る。

本発明の第 2 の態様は、 端面よ り光を出射する端面発光サイ リ ス 夕であって、 第 1 導電形の基板上に、 第 1 導電形の第 1 の半導体層 と、 第 2 導電形の第 2の半導体層と、 第 1 導電形の第 3 の半導体層 と、 第 2 導電形の第 4の半導体層とがこの順に積層され、 第 4の半 導体層上に設けられた第 1 の電極と、 第 3 の半導体層上に設けられ た第 2 の電極とを備え、 前記第 1 , 第 2 ， 第 3 の半導体層は、 前記 第 1 の電極の領域と前記第 2 の電極の領域との間に、 く びれ部また は掘込み部を有 している。

このような く びれ部または掘込み部を設ける こ とによ り、 第 1 の 電極を含む領域と第 2の電極を含む領域との間の抵抗値が大き く な る。 その結果、 第 2の電極側には流れる電流成分が減少し、 注入電 流の大半は第 1 の電極側に集中 して流れるので、 端面発光サイ リ ス 夕の外部発光効率が増大する。

以上のよう な端面発光サイ リ ス夕を発光素子と して用いるこ とに よ り、 以下のような構造の自己走査型発光素子アレイ を実現でき る。 第 1 の構造は、 発光動作のためのしきい電圧または しきい電流の 制御電極を有する発光素子を複数個配列 し、 各発光素子の前記制御 電極をその近傍に位置する少な く とも 1 つの発光素子の制御電極に、 相互作用抵抗または電気的に一方向性を有する電気素子を介して接 続し、 各発光素子の発光を制御する電極に、 電圧あるいは電流を印 加する複数本の配線を接続させた 自己走査型発光素子ァレイ である また第 2の構造は、 転送動作のための しきい電圧またはしきぃ電 流の制御電極を有する転送素子を複数個配列 し、 各転送素子の前記 制御電極をその近傍に位置する少な く と も 1 つの転送素子の制御電 極に、 相互作用抵抗または電気的に一方向性を有する電気素子を介 して接続する と ともに、 各転送素子に電源ライ ンを電気的手段を用 いて接続し、 かつ各転送素子にク ロ ッ ク ライ ンを接続して形成した 自己走査転送素子アレイ と、 しきい電圧または しきい電流の制御電 極を有する発光素子を複数個配列 した発光素子アレイ とからな り 、 前記発光素子アレイ の各制御電極を前記転送素子の制御電極と電気 的手段にて接続し、 各発光素子に発光のための電流を注入するライ ンを設けた自己走査型発光素子ァレィ である。

このような構造によれば、 外部発光効率が大き く 、 かつ、 高精細 化， コ ンパク ト化， 低コス ト化を図つた自己走査型発光素子ァレィ を実現できる。 図面の簡単な説明

図 1 A， I Bは、 従来の端面発光サイ リ ス夕の構造を示す図であ る。

図 2 A , 2 Bは、 本発明の第 1 の実施例の端面発光サイ リ ス夕の 構造を示す図である。

図 3 A， 3 Bは、 本発明の第 2 の実施例の端面発光サイ リ ス夕の 構造を示す図である。

図 4 A , 4 Bは、 本発明の第 3 の実施例の端面発光サイ リ ス夕の 構造を示す図である。

図 5 A， 5 Bは、 本発明の第 4 の実施例の端面発光サイ リ ス夕の 構造を示す図である。

図 6 は、 自己走査型発光素子アレイの第 1 の基本構造の等価回路 図である。

図 7 は、 自己走査型発光素子アレイ の第 2 の基本構造の等価回路 図である。

図 8 は、 自己走査型発光素子アレイ の第 3 の基本構造の等価回路 図である。 発明を実施するための最良の形態

まず、 本発明の端面発光サイ リ ス夕の第 1 の実施例について説明 する。 図 2 Aは、 第 1 の実施例の端面発光サイ リ ス夕の平面図、 図 2 Bは図 2 Aの X— Y線断面図を示す。 この端面発光サイ リ ス夕で は、 n形半導体基板 1 0 上に、 n形半導体層 （力ソー ド層） 1 2， p形半導体層 （ゲー ト層） 1 4 , n形半導体層 （ゲー ト層） 1 6， P形半導体層 （アノー ド層） 1 8 が積層されている。 アノー ド層 1 8 上には、 絶縁膜 1 9 が端面 1 3 から離れて設けられている。 そ し て、 この絶縁膜 1 9 上と、 絶縁膜 1 9 で覆われていない端面側のァ ノー ド層部分上にアノー ド電極が設けられている。 また、 ゲー ト層 1 6上にゲー ト電極 2 2 が形成されている。

この実施例の端面発光サイ リ ス夕は、 図 1 A , 1 Bに示した従来 の端面発光サイ リ ス夕 に比べて、 アノー ド層 1 8上に絶縁膜 1 9 が さ らに設けられている点のみ異なっている。 この絶縁膜 1 9 を設け る理由は、 次のとお り である。 すなわち、 端面発光サイ リス夕の外 部発光効率を向上するためには、 ァノ一 ド電極 2 0 を端面 1 3の近 傍だけでアノー ド層 1 8 とォーミ ック接触させて、 アノー ド電極か ら注入される電流が端面 1 3 の近傍を集中 して流れるよう にすれば よい。 図 1 Aにおいて説明したように、 アノー ド電極は、 A 1配線 とのコ ンタ ク ト を と る必要があるため、 注入電流を端面 1 3の近傍 に集中させるために、 ァノ 一 ド電極自体のサイ ズを小さ く するこ と はできない。 このため、 本実施例では、 図 2 B に示すように、 ァノ — ド電極 2 0 が下層のアノー ド層 1 8 と端面 1 3の近傍でのみォー ミ ッ ク接触するよう に、 アノ ー ド電極 2 0 とアノ ー ド層 1 8 との間 であって、 絶縁膜 1 9 を端面 1 3から離れた位置に設置している。 この場合、 アノー ド層 1 8 に対するアノー ド電極 2 0の接続面積が 小さいほど、 アノー ド電極から半導体層に流れる電流の分布が狭め られて、 電流の分布を端面近傍に集中でき るので外部発光効率が向 上する。 図 2 Aに示すよう に、 アノー ド電極 2 0がアノー ド層 1 8 と接触する部分の長さを L , 幅を Wと した場合、 L = 5 〃m , W = 1 0 〃m (ケース 1 ) と、 L = 1 0 zm， W = 1 0 urn (ケース 2 ) と を比較する と、 Lの値が小さいケース 1 の場合がケース 2の 場合に比べて発光量を約 5 0 %増加できた。

次に、 本発明の端面発光サイ リ ス夕の第 2の実施例について説明 する。 図 3 Aは、 第 2の実施例の端面発光サイ リ ス夕の平面図、 図 3 Bは図 3 Aの X— Y線断面図を示す。 これらの図において、 図 2 A , 図 2 Bと同一の構成要素には、 同一の参照番号を付して示して いる。 第 2の実施例は、 第 1 の実施例においてさ らにアノー ド電極 の幅方向にも電流分布を狭めるこ とができ る よう に したものである このためには、 絶縁膜 3 0は、 端面 2 3の位置からアノ ー ド層 1 8 上に設置され、 端面 2 3 の部分で絶縁層 3 0 に開口 （幅 W。 ， 長さ L 0 ) 3 2 が設けられてお り 、 この開口を経て、 アノー ド電極 2 0 の一部がアノー ド層 1 8 にォ一ミ ッ ク接触する。 したがってァノ一 ド電極 2 0のアノ ー ド層 1 8への接触面積 （ W。 x L。 ） を選択す る こ とができ る。 このよう な構造によれば、 開口 3 2の幅 W。 は電 極 2 0の幅 Wよ り も小さ く で き るので、 アノ ー ド電極 2 0のァノ一 ド層 1 8への接触面積を大幅に小さ く でき、 電流密度の増加によ り 外部発光効率が向上する。

次に、 本発明の端面発光サイ リ ス夕の第 3の実施例を説明する。 図 4 A , 図 4 Bは、 第 3の実施例の端面発光サイ リ ス夕の平面図 および側面図を示す。 この実施例の構造は、 基本的には、 図 1 A , 1 Bの構造に同じであ り、 したがって図 4 A , 4 Bにおいて、 図 1 A , I B と同 じ構成要素には、 同一の参照番号を付して示してある。 本実施例の端面発光サイ リ ス夕によれば、 アノー ド電極 2 0のあ る領域 2 5 とゲー ト電極 2 2のある領域 2 7 との間で、 半導体層 1 2 , 1 4 , 1 6の両サイ ドに切込み 2 8を設け、 半導体層 1 2 , 1 4， 1 6に く びれ部 3 0が形成されている。 切込み 2 8の形成は、 エッチングによって容易に行う こ とができる。

このよ うな く びれ部 3 0の幅 dは、 半導体層 1 2， 1 4 , 1 6の 幅 Dに比べて小さいので、 く びれ部 3 0の抵抗値が大き く なる。 そ の結果、 アノー ド電極 2 0からの注入電流は、 図 4 Bに矢印で示す よう に、 ゲー ト電極側に流れず、 注入電流はアノー ド電極下部での 発光に寄与する。 例えば、 D = 1 3〃 m、 d = 5〃 mと した場合は、 図 1で示した従来の構造に比べて外部発光効率は約 1 0 %増大した。

ここで、 端面発光サイ リ ス夕の外部発光効率をさ らに向上させる ためには、 第 1および第 2の実施例で説明したよう に、 アノー ド電 極 2 0がアノー ド層 1 8に接触する面積を小さ く すればよい。

次に、 本発明の端面発光サイ リ ス夕の第 4の実施例を説明する。 図 5 A, 図 5 Bは、 第 4の実施例である端面発光サイ リ ス夕の平面 図および側面図である。 この実施例の構造は、 基本的には、 図 1 A , I Bの構造に同じであ り、 したがって図 5 A， 5 Bにおいて、 図 1 A , I Bと同 じ構成要素には、 同一の参照番号を付して示してある。 本実施例の端面発光サイ リ ス夕によれば、 アノー ド電極 2 0のあ る領域 2 5 とゲー ト電極 2 2のある領域 2 7 との間で、 n形半導体 層 （ n形ゲー ト層） 1 6に掘込み部 3 2を設ける。 この掘込み部 3 2の深さ f は、 掘込み部が、 n形半導体層 1 6 と p形半導体層 1 4 との間に形成される空乏層に達するこ とな く 、 空乏層との間に或る 距離を保つよう にする。 これは、 掘込み部 3 2が空乏層に達して し ま う と、 n形層 1 6において、 アノー ド電極 2 0 とゲー ト電極 2 2 との間の抵抗値が大き く な り、 サイ リ ス夕 と しての電気的特性が著 し く 悪化するからである。 この掘込み部 3 2 を設けるこ とによ り、 n形ゲー ト層 1 6 のァノ ー ド電極領域とゲー ト電極領域との間の抵抗値が大き く なる。 その 結果、 アノー ド電極 2 0 からの注入電流は、 図 5 B に矢印で示すよ う に、 ゲー ト電極側に流れる成分が減少 し、 注入電流はアノ ー ド電 極下部での発光に寄与する。 n形ゲー ト層 1 6 の厚さ Tが l mの とき、 掘込み部 3 2の深さ t を 0 . 5 〃mと した場合に、 図 1 A， 図 I Bの従来の構造に比べて、 外部発光効率は約 1 0 %増大した。

ここで、 端面発光サイ リ ス夕の外部発光効率をさ らに向上させる ためには、 第 1 および第 2 の実施例で説明 したよ う に、 アノー ド電 極 2 0 がアノー ド層 1 8 に接触する面積を小さ く すればよい。

以上の第 1 〜第 4の実施例は、 ともに n形半導体基板上に、 n p n pの順序で半導体層を積層 したが、 p形半導体基板上に、 p n p nの順序で半導体層を積層 した構造にも、 本発明を適用でき る こ と はも ちろんである。 この場合には、 最上層の n形半導体層上に設け られる電極はカソー ド電極、 p形半導体基板の裏面に設けられる電 極は、 アノー ド電極となる。

また、 以上の各実施例では、 半導体基板の直上に、 半導体基板と 同一導電形の半導体層を積層 しているが、 これは以下の理由による。 すなわち、 一般に、 半導体基板表面に直接 p n (あるいは n p ) 接 合を形成する と、 その形成した半導体層の結晶性の悪さから、 デバ イ ス と しての特性が劣化する傾向がある。 つま り、 基板表面に結晶 相をェピタキシャル成長する場合、 基板表面近傍層の結晶性が、 結 晶層がある一定以上に成長した後の結晶性と比べて、 悪く なつてい るためである。 このため、 半導体基板と同一の半導体層を一旦形成 してから、 p n (あるいは n p ) 接合を形成する と、 上述した問題 は解決できるからである。 したがって、 この半導体層を介する こ と が好ま しい。

以上のよう な端面発光サイ リ ス 夕 を適用で き る 自己走査型発光素 子アレイ の 3 つの基本構造について説明する。 図 6は、 自己走査型発光素子アレイの第 1 の基本構造の等価回路 図である。 発光素子と して、 端面発光サイ リ ス夕… T.₂， T .₁₅ T 0 , T ₊₁， T ₊₂…を用い、 これら発光サイ リ ス夕 には、 各々ゲー ト 電極 〜G .₂， G .₁₅ G。 ， G ₊₁， G ₊₂…が設け られてい る。 各々のゲー ト 電極には、 負荷抵抗 を介 して電源電圧 V _CK が印加される。 ま た、 隣接するゲー ト電極は、 相互作用を作るために抵抗 R, を介し て電気的に接続されている。 また、 発光素子のアノー ド電極に、 3 本の転送ク ロ ッ ク （ 0 , Φ₂ ， 03 ) ラ イ ンが、 それぞれ 3 素子 おきに （繰り返される よう に） 接続される。

この自己走査型発光素子アレイ の動作を説明する と、 まず転送ク ロ ッ ク ₃ がハイ レベルとな り 、 発光サイ リ ス夕 Τ。 がオン してい る とする。 このと き発光サイ リ ス夕の特性から、 ゲー ト電極 G_Q は 零ボル ト近 く まで引 き下げられる。 電源電圧 V _GK を仮に 5 ボル ト とする と、 負荷抵抗 、 相互作用抵抗 R , よ り な る抵抗ネ ッ 卜 ヮ ークから各発光サイ リ ス夕のゲー ト電圧が決ま る。 そ して、 発光サ イ リ ス 夕 T。 に近いサイ リ ス夕のゲー ト 電圧が最も低下 し、 以降順 にサイ リ ス夕 T。 から離れるに したがいゲー ト電圧 V ( G ) は上昇 してい く 。 これは次のよ う に表せる。

V ( G。 ） ぐ V ( G₊₁) 二 Ί ( G.J < V ( G₊₂) 二 V ( G— ₂) … …… （ 1 )

これらのゲー ト電圧の差は、 負荷抵抗 R_L , 相互作用抵抗 R , の値 を適当に選択するこ とによ り設定する こ とができる。

発光サイ リ ス 夕の夕一ンオン電圧 V。_N は、 次式に示すよ う に、 ゲー ト 電圧 V ( G ) よ り p n接合の拡散電位 V_dlf だけ高い電圧 と なるこ とが知られている。

V_ON = V ( G ) + V_dlf ( 2 )

したがって、 ァノ ー ド に印加する電圧を この夕一ンオン電圧 V _0N よ り高 く 設定すれば、 その発光サイ リ ス夕はオンするこ とになる。

さてこの発光サイ リ ス夕 T。 がオン している状態で、 次の転送ク ロ ッ ク 0i をノヽィ レベルにする。 このク ロ ッ ク 0i は発光サイ リ ス 夕 T ₊₁ と T .₂ に同時に加わるが、 転送ク ロ ッ ク ø , のハイ レベルの 電圧の値 V_H を次の範囲に設定する と、 発光サイ リ ス夕 T ₊₁ のみを オンさせるこ とができ る。

V ( G.₂) + V_dlf > V_H > V ( G₊₁) + V_dlf ( 3 ) これで発光サイ リ ス夕 T。 ， Τ₊₁ が同時にオンしているこ とにな る。 そ してク ロ ッ ク 0₃ を口一レベルにする と、 発光サイ リ ス夕 Τ 。 がオフ とな りオン状態の転送ができたこ とになる。

上に述べた よ う な原理か ら、 転送ク ロ ヅ ク , φ₂ ， ₃ のノヽ ィ レベル電圧を順番に互いに少しずつ重なるよう に設定すれば、 発 光サイ リ ス夕のオン状態は順次転送されてい く 。 このよう に して、 本発明の自己走査型端面発光素子アレ イ を実現するこ とができ る。

図 7は、 自己走査型発光素子アレイの第 2の基本構造の等価回路 図である。 この自己走査型発光素子アレイ は、 発光サイ リス夕のゲ 一ト電極間の電気的接続の方法と してダイ ォー ドを用いている。 す なわち、 図 6の回路の相互作用抵抗 の代わ り にダイ オー ド… D . ₂, D .₁₅ D 0 , D ₊₁, …を用いる。 ダイ オー ドは、 電気的に一方向 性を有するので、 転送ク ロ ッ ク ライ ンは、 2本でよ く 、 各発光サイ リ ス 夕のアノ ー ド電極に、 2本の転送ク ロ ッ ク （ ζζ^ , φ₂ ) ラ イ. ンがそれぞれ 1素子おきに接続される。

この自己走査型発光素子ア レ イ の動作を説明する。 まず転送ク ロ ッ ク 0₂ がハイ レベルとな り、 発光サイ リ ス夕 Τ。 がオン している とする。 このと き発光サイ リ ス夕の特性からゲー ト電極 G。 は零ボ ル ト近 く まで引 き下げられる。 電源電圧 V _CK を仮に 5 ボル ト とす る と、 負荷抵抗 ダイ オー ド Dのネ ッ ト ワークから各発光サイ リ ス夕のゲー ト電圧が決ま る。 そ して、 発光サイ リ ス夕 T。 に近い サイ リ ス夕のゲー ト電圧が最も低下し、 以降順に発光サイ リ ス夕 Τ 。 から離れるにしたがいゲ一 卜電圧は上昇してい く 。

ダイ オー ド特性の一方向性， 非対称性から、 電圧を下げる効果は、 発光サイ リ ス夕 T。 の右方向に しか働かない。 すなわちゲー ト電極 G ₊₁ は G。 に対 し、 ダイ オー ドの順方向立ち上が り電圧 V _dlf だけ 高い電圧に設定され、 ゲー ト電極 G₊₂ は G₊₁ に対し、 さ らにダイ ォ — ドの順方向立ち上が り 電圧 V _dlf だけ高い電圧に設定される。 一 方、 発光サイ リ ス夕 T。 の左側の発光サイ リ ス夕 T .i のゲー ト電極 G.! は、 ダイ ォ一 ド D が逆バイ アスになっているためダイ ォー ド D には電流が流れず、 したがって電源電圧 V_GKと同電位となる。 次の転送ク ロ ッ ク は、 最近接の発光サイ リ ス夕 Τ ₊₁, Τ そ して発光サイ リ ス夕 Τ ₊₃ および Τ .₃ 等に印加されるが、 これらの なかで、 最も 夕一ンオン電圧の最も低いサイ リ ス夕は Τ ₊₁ であ り、 サイ リ ス 夕 Τ ₊₁ の夕 一 ンオ ン電圧は約 （ G ₊₁ のゲー ト 電圧 + V _dlf ) であるが、 これは V _dlf の約 2倍である。 次にターンオン電圧 の低いサイ リ ス 夕は T ₊₃ であ り 、 V _dlf の約 4倍である。 発光サイ リ ス夕 T .i と T .₃の夕一ンオン電圧は、 約 （ V_GK+ V_dlf ) となる。 以上から、 転送ク ロ ッ ク のハイ レベル電圧を V_dlf の約 2倍か ら V _dlf の約 4倍の間に設定 しておけば、 発光サイ リ ス夕 T ₊₁ のみ をオンさせるこ とができ、 転送動作を行う こ とができ る。

図 8は、 自己走査型発光素子アレイ の第 3の基本構造の等価回路 図である。 この自己走査型発光素子アレイ は、 転送部 4 0 と発光部 4 2 とを分離させた構造である。 転送部 4 0の回路構成は、 図 7 に 示した回路構成と同じであ り、 転送部 4 0の発光サイ リ ス夕… T .₁₃ Τ。 ， Τ ₊₁, Τ ₊₂…は、 この実施例では転送素子と して用い られる。 発光部 4 2は、 書き込み用発光素子… L . L。 ， L ₊₁, L ₊₂…か らな り、 これら各発光素子のゲー トは、 転送素子… T .い Τ。 ， Τ₊₁, Τ ₊₂…のゲ一 ト G .₁₅ G。 ， G + 'に接続されている。 書き込み用発 光素子のァノー ドには、 書き込み信号 S _inが加え られている。

以下に、 この自己走査型発光素子アレイ の動作を説明する。 いま、 転送素子 T_Q がオン状態にある とする と、 ゲー ト電極 G。 の電圧は、 電源電圧 V _GK よ り低下 し、 ほぼ零ボル ト となる。 したがって、 書 き込み信号 S _{i n} の電圧が、 p n接合の拡散電位 V _{d li} (約 1 ボル ト ） 以上であれば、 発光素子 L _Q を発光状態とする こ とができ る。 これに対し、 ゲー ト電極 G は約 5 ボル トであ り、 ゲー ト電極 G _{+ 1} は約 1 ボル ト となる。 したがって、 発光素子 の書き込み電圧 は約 6 ボル ト、 発光素子 L _{+ 1} の書き込み信号の電圧は約 2 ボル ト と なる。 これか ら、 発光素子 L _Q のみに書き込める書き込み信号 S _{l n} の電圧は、 約 1 〜 2 ボル トの範囲となる。 発光素子 L。 がオン、 す なわち発光状態に入る と、 書き込み信号 S _{ι η} の電圧は約 1 ボル ト に 固定されて しま うので、 他の発光素子が選択されて しま う、 という エラーは防ぐ こ とができ る。

発光強度は書き込み信号 S _{i n} に流す電流量で決められ、 任意の強 度にて画像書き込みが可能となる。 また、 発光状態を次の素子に転 送するためには、 書き込み信号 S _{ι η} の電圧を一度零ボル 卜 までおと し、 発光している素子をいつたんオフに しておく 必要がある。 産業上の利用可能性

本発明によれば、 外部発光効率の良い端面発光サイ リ ス夕 を提供 するこ とが可能であ り、 このよう な端面発光サイ リ ス夕 を用いた 自 己走査型発光素子アレイ は、 外部発光効率が良いう えに、 駆動回路 を必要と しないので、 光プリ ン夕用の低価格の光プリ ン トへッ ドを 実現するこ とができる。 また、 このよう な端面発光サイ リ ス夕を用 いた自己走査型発光素子アレイ では、 各発光素子の外部発光効率が 向上しているので、 光プリ ン トヘッ ドに用いた場合、 高品質の印字 を実現するこ とができ る。

Claims

請求の範囲

1 . 端面よ り光を出射する端面発光サイ リス夕であって、

第 1 導電形の基板上に、 第 1 導電形の第 1 の半導体層と、 第 2導 電形の第 2の半導体層と、 第 1導電形の第 3の半導体層と、 第 2導 電形の第 4の半導体層とがこの順に積層され、

前記端面の側の前記第 4の半導体層に一部がォ一ミ ック接触して 設けられ、 電流を前記半導体層に注入する電極と、

前記電極のォ一ミ ッ ク接触していない部分と、 前記第 4の半導体 との間に設けられた絶縁層と、

を備える端面発光サイ リス夕。

2 . 請求項 1記載の端面発光サイ リス夕において、

前記絶縁膜は、 端面に接した部分に開口を有し、 この開口を経て 前記電極は、 前記第 4の半導体層にォーミ ッ ク接触している、 端面 発光サイ リス夕。

3 . 端面よ り光を出射する端面発光サイ リ ス夕であって、

第 1 導電形の基板上に、 第 1 導電形の第 1 の半導体層と、 第 2導 電形の第 2の半導体層と、 第 1導電形の第 3の半導体層と、 第 2導 電形の第 4の半導体層とがこの順に積層され、

第 4の半導体層上に設けられた第 1 の電極と、

第 3 の半導体層上に設けられた第 2 の電極とを備え、

前記第 1 , 第 2 , 第 3の半導体層は、 前記第 1 の電極の領域と前 記第 2の電極の領域との間に、 く びれ部を有する、 端面発光サイ リ ス夕。

4 . 端面よ り光を出射する端面発光サイ リ ス夕であって、

第 1 導電形の基板上に、 第 1導電形の第 1 の半導体層と、 第 2導 電形の第 2の半導体層と、 第 1 導電形の第 3の半導体層と、 第 2導 電形の第 4の半導体層とがこの順に積層され、

第 4の半導体層上に設けられた第 1 の電極と、

第 3 の半導体層上に設けられた第 2 の電極とを備え、

前記第 3の半導体層は、 前記第 1の電極の領域と前記第 2の電極 の領域との間に、 掘込み部を有する、 端面発光サイ リス夕。

5 . 請求項 3記載の端面発光サイ リス夕において、

前記第 1 の電極は、 その一部が前記端面の側の前記第 4の半導体 層にォ一ミ ック接触して設けられ、 前記第 1 の電極のォーミ ック接 触していない部分と、 前記第 4の半導体層の上面との間に絶縁層が 設けられている、

端面発光サイ リス夕。

6 . 請求項 5記載の端面発光サイ リス夕において、

前記絶縁膜は、 端面に接した部分に開口を有し、 この開口の部分 では、 前記電極は、 前記第 4の半導体層の上面にォーミ ック接触し ている、 端面発光サイ リス夕。

7 . 請求項 4記載の端面発光サイ リス夕において、

前記第 1 の電極は、 その一部が端面の側にォーミ ック接触して設 けられ、 前記第 1 の電極のォーミ ック接触していない部分と、 前記 第 4の半導体層の上面との間に絶縁層が設けられている、

端面発光サイ リ ス夕。

8 . 請求項 7記載の端面発光サイ リス夕において、

前記絶縁膜は、 端面に接した部分に開口を有し、 この開口の部分 では、 前記電極は、 前記第 4の半導体層の上面にォ一ミ ック接触し ている、 端面発光サイ リス夕。

9 . 発光動作のためのしきい電圧またはしきい電流の制御電極を有 する発光素子を複数個配列し、 各発光素子の前記制御電極をその近 傍に位置する少な く とも 1 つの発光素子の制御電極に、 相互作用抵 抗を介して接続し、 各発光素子の発光を制御する電極に、 電圧ある いは電流を印加する複数本の配線を接続させた構造を有し、

前記発光素子は、 請求項 1 〜 8のいずれかに記載されている端面 発光サイ リス夕である、 自己走査型発光素子アレイ。

1 0 . 発光動作のためのしきい電圧またはしきい電流の制御電極を 有する発光素子を複数個配列し、 各発光素子の前記制御電極をその 近傍に位置する少な く とも 1 つの発光素子の制御電極に、 電気的に 一方向性を有する電気素子を介して接続し、 各発光素子の発光を制 御する電極に、 電圧あるいは電流を印加する複数本の配線を接続さ せた自己走査型発光素子アレイ において、

前記発光素子は、 請求項 1 〜 8 のいずれかに記載されている端面 発光サイ リス夕である、 自己走査型発光素子アレイ。

1 1 . 請求項 1 0記載の端面発光サイ リス夕において、

前記一方向性を有する電気素子は、 ダイオー ドである、 端面発光 サイ リス夕。

1 2 . 転送動作のためのしきい電圧またはしきい電流の制御電極を 有する転送素子を複数個配列し、 各転送素子の前記制御電極をその 近傍に位置する少な く とも 1 つの転送素子の制御電極に、 相互作用 抵抗を介して接続すると共に、 各転送素子に電源ライ ンを電気的手 段を用いて接続し、 かつ各転送素子にクロ ッ クライ ンを接続して形 成した自己走査転送素子アレイ と、

しきい電圧またはしきい電流の制御電極を有する発光素子を複数 個配列した発光素子アレイ とからな り、 前記発光素子ア レ イ の各制御電極を前記転送素子の制御電極と電 気的手段にて接続し、 各発光素子に発光のための電流を印加するラ ィ ンを設けた自己走査型発光素子アレイ において、

前記発光素子は、 請求項 1 〜 8 のいずれかに記載されている端面 発光サイ リ ス夕である、 自己走査型発光素子アレイ 。

1 3 . 転送動作のための しきい電圧またはしきい電流の制御電極を 有する転送素子を複数個配列 し、 各転送素子の前記制御電極をその 近傍に位置する少な く と も 1 つの転送素子の制御電極に、 電気的に 一方向性を有する電気素子をを介して接続する と共に、 各転送素子 に電源ラ イ ンを電気的手段を用いて接続し、 かつ各転送素子にク ロ ッ ク ライ ンを接続して形成した 自己走査転送素子アレイ と、

しきい電圧または しきい電流の制御電極を有する発光素子を複数 個配列した発光素子ア レ イ とからな り、

前記発光素子アレイ の各制御電極を前記転送素子の制御電極と電 気的手段にて接続し、 各発光素子に発光のための電流を印加するラ ィ ンを設けた 自己走査型発光素子アレイ において、

前記発光素子は、 請求項 1 〜 8 のいずれかに記載されている端面 発光サイ リス夕である、 自己走査型発光素子アレイ 。

1 4 . 請求項 1 3 記載の端面発光サイ リ ス夕において、

前記一方向性を有する電気素子は、 ダイ オー ドである、 端面発光 サイ リ ス夕。