WO1999031727A1 - Systeme de controle de dispositifs electroniques et procede de fabrication de dispositifs electroniques utilisant celui-ci - Google Patents

Description

明 細 書 電子デバイス検査システムおよびそれを用いた電子デバイスの製造方法 技術分野

本発明は、 電子デバイスの製造ラインに適用される電子デバイス 検査システムおよびその検査システムを用いた製造方法に係り、 特 に各種検査装置を用いて収集した検査データを用いた解析処理を行 う電子デバイスシステム及びその検査システムを用いた製造方法に 関する技術である。 背景技術

従来の電子デバイスは、 ウェハに対して露光、 現像、 エッチング 等の複数の処理工程を繰り返すことにより形成されている。

一方、 この複数の処理工程の内の所定の処理工程において処理さ れたウェハは、 必要に応じて異物検査装置や外観検査装置等により 検査され、 ウェハに付着した異物や外観不良の個数、 種類、 大きさ 等が検出されている。 以後、 異物検査装置の検出対象である異物と、 外観検査装置の検出対象である外観不良とを総称して欠陥と呼ぶ。 従来の電子デバイス検査システムでは、 この検査結果を必要に応 じて解析し、 その解析結果に基づいて電子デバイスの製造ラインを 管理していた。 例えば、 特開平 3— 4 4 0 5 4号公報に開示される ように、 ある工程で処理したウェハから検出された欠陥数と、 その ウェハが完成した後に得られる良品チップの数 （歩留まり） との相 関関係から製造ラインで必要となる管理基準を設定し、 その管理基 準を超える欠陥数が検出されるか否かを判別して管理していた。 そ して、 検出した欠陥数が設定した管理基準を超える場合、 製造ライ ンに何らかの異常が発生したと判断して、 異常の発生原因の解明と 対策を行っていた。

しかし、 ウェハに付着した異物はウェハを洗浄することによって 洗い流されたり、 ウェハが受ける種々の加工プロセスによって消滅 する場合があり、 単に欠陥数が管理基準を超えたからといって、 そ れが直ちに歩留まりの低下に結びつく ものではないことが経験され ている。

製造ラインのスループッ トを向上させるには、 異常発生の原因の 解明と対策を最小限に抑えなければならないが、 従来の管理手法で は、 単に欠陥数を管理するだけであるため不必要な解析や対策を行 う可能性があった。

また、 そのような情報では、 有効な解析や対策が行うことが難し く、 効率的に歩留まりを向上させることが出来なかった。

本発明は、 従来の問題を解決するためになされたものであり、 全 く新規な情報を用いて製造ラインでの異常発生を高信頼に通知する 電子デバイス検査システムを提供することを目的とする。

また、 その異常の発生を高信頼に通知することで製造ラインのス ループッ ト及び歩留まりを向上させる半導体装置の製造方法を提供 することを目的とする。 発明の開示

そこで、 本発明は、 上記目的を達成するために、 同一ウェハ上の 同一箇所に複数の工程にまたがって検出される欠陥数に基づいて製 造ラインを管理することとした。 ここで同一ウェハとは、 固有の識 別番号を付されたウェハが、 各処理工程で処理されたそれぞれの状 態にあるものを意味する。

より具体的には、 複数の処理工程で処理されることで電子デバィ スとなる複数のワークに対して、 該複数の処理工程の内の少なくと も第一、 第二の処理工程で処理された同一のヮ一クの欠陥を検出す る検査装置と、 該検査装置が検出した検査データを記憶する記憶手 段と、 該記憶した検査データを用いて該第一の処理工程で処理され たワークの有する欠陥の位置と該第二の処理工程で処理されたヮー クの有する欠陥の位置とがほぼ同一となる欠陥数を算出する算出手 段と、 該算出した結果を該第一の処理工程もしくは該第二の処理工 程が処理したワークの順に時系列に出力する出力手段とを有する解 析装置とを備えることで上記目的を達成する。 これによつて従来に 比べてよりフェイルビッ トとなり易い情報を用いた製造ラインの管 理が可能となる。

この場合、 前記第一の処理工程で処理したワークの欠陥を検査す る検査装置と、 前記第二の処理工程で処理したワークの欠陥を検査 する検査装置とが異なっても良い。

また、 前記解析装置を、 少なくとも前記記憶手段を有するサーバ と、 少なくとも前記出力手段を有するパーソナルコンピュータとで 構成し、 該サーバもしくは該パーソナルコンピュータが前記算出手 段を有するようにしても良い。

また、 前記複数の処理工程で処理されたワークに対して、 該ヮ一 クに形成されたチップのビッ ト単位の電気的特性を検査する検査装 置と、 前記第一の処理工程で処理された欠陥の位置と前記第二の処 理工程で処理された欠陥の位置とがほぼ同一となる欠陥の位置と、 該電気的特性が不良であるビッ 卜の位置とがほぼ同一となる割合を 算出する算出手段とをさらに備えることで、 その割合に基づいて複 数の工程にまたがって検出される欠陥が不良ビッ トとなり易い工程 を選定することが可能となり、 不良ビッ トとなり易い情報に基づい た効率的な製造ラインの管理が可能となる。

また、 本発明は、 複数の処理工程で処理されることで電子デバィ スとなるワークに対して、 該複数の処理工程の内の少なくとも第一、 第二の処理工程で処理された同一のワークの欠陥を検査し、 該第一 の処理工程で処理されたワークの有する欠陥の位置と該第二の処理 工程で処理されたワークの有する欠陥の位置とがほぼ同一となる欠 陥数を管理しながら、 該ワークを該複数の処理工程で処理すること でも上記目的を達成することができる。

この場合、 前記複数の処理工程で処理されたワークに対して、 該 ワークに形成されたチップのビッ ト単位の電気的特性を検査し、 前 記第一の処理工程で処理されたワークの有する欠陥の位置と前記第 二の処理工程で処理されたワークの有する欠陥の位置とがほぼ同一 となる欠陥の位置と、 該電気的特性が不良となるビッ 卜の位置がほ ぼ同一となる割合を算出し、 該算出した割合を用いて前記検査装置 で検査するワークが処理された第一、 第二の処理工程を選定しても 良い。

図 1は、 ウェハ上の同一箇所に複数の工程にまたがって存在する 欠陥とフェイルビッ トとの関係を示したものであり、 検出した欠陥 数と、 その欠陥とフェイルビッ トの位置とがー致した数との比を、 F . B . (フェイルビッ ト） 対応率として表したものである。 この F . B . 対応率が高いほど、 欠陥が原因で不良となる確率が高いこ とを示している。 なお、 フヱイルビッ 卜とは、 最終的に電気的特性 を満足しないビッ トのことを意味する。

事例 1においては、 工程 Cで処理したウェハ上の欠陥数と、 その 欠陥とフェイルビッ トの位置とがー致した数との比を算出したとこ ろ、 その F. B. 対応率は 62.9 %であったが、 工程 c と工程 y との両方に存在した欠陥数と、 その欠陥とフヱイルビッ トの位置と がー致した数との比を AND 1 0 1として算出したところ、 その F. B. 対応率は 1 00%に上昇していることが判る。 すなわち、 欠陥 が複数の工程をまたがって存在することでフヱイルビッ トとなる確 率が上昇した。

同様に事例 2においても、 工程 dで処理したウェハ上の欠陥数と、 その欠陥とフェイルビッ 卜の位置とがー致した数との比を算出した ところ、 その F. B. 対応率は 1 2.4 %であったが、 工程 d とェ 程 eとの両方に存在した欠陥数と、 その欠陥とフェイルビッ トの位 置とがー致した数との比を AND 101として算出したところ、 その F. B. 対応率は 26.7%に上昇した。

このように事例 1、 事例 2のいずれの場合も、 単工程で検出され た欠陥の F. B. 対応率よりも、 AND 1 01に示すような複数の 工程にまたがって検出された欠陥の F. B. 対応率の方が高いこと がわかる。 また、 またがる工程数が多いほど F. B. 対応率が高い ことが判る。 これからして、 複数工程にまたがってウェハ上の同一 座標で検出される欠陥数を管理すれば、 不良ビッ トになる確率の高 い情報で管理することとなり、 従来に比べて高信頼に対策すべきか 否かを判断することが可能となる。

以後、 このような複数工程にまたがって検出される欠陥を流れ込 み欠陥と呼ぶ。 図面の簡単な説明

図 1は本発明の原理を説明する図である。 図 2は本発明の一実施 の形態の構成を示すシステム図である。 図 3は本発明の一実施の形 態である検査デ一タを示す図である。 図 4は本発明の一実施の形態 の処理を示すフローチヤ一ト図である。 図 5は本発明の一実施の形 態の出力例を示す図である。 図 6は本発明の一実施の形態の構成を 示すシステム図である。 図 7は本発明の一実施の形態である検査デ 一夕を示す図である。 図 8は本発明の一実施の形態の処理を示すフ ローチヤ一ト図である。 図 9は本発明の一実施の形態の出力例を示 す図である。 図 1 0は本発明の一実施の形態の出力例を示す図であ る 発明を実施するための最良の形態

以下、 本発明の実施の形態を図面を用いて詳細に説明する。

図 2は、 本発明の検査システムの全体構成を示した図である。 図において、 2 0 1はウェハを処理する製造工程、 2 0 2はその製 造途中のウェハを検査する異物検査装置や外観検査装置等の各種検 査装置、 2 0 3は各種検査装置 2 0 2の検査した結果を記憶するデ —夕ベース、 2 0 4はその記憶した検査結果を用いて解析処理を行 う解析装置、 2 0 5は検査装置 2 0 2、 データベース 2 0 3、 解析 装置 2 0 4と接続するネッ トワークである。

まず、 製造ライン 2 0 1では、 ウェハを投入したのち、 成膜、 露 光、 エッチング等の処理を繰り返し、 さらに必要に応じてイオン打 ち込み等の処理を経てウェハを加工する。 その一方で各製造処理ェ 程を経たウェハは、 必要に応じて異物検査装置や外観検査装置等の 検査装置 2 0 2を用いてウェハ上に付着した異物や外観不良等の欠 陥を検査する。 各検査装置 2 0 2で検査するウェハは、 各製造処理 工程を通して同一のものを選択するようにする。 この検査では、 欠 陥数、 欠陥の発生箇所、 ウェハの処理工程、 ロッ ト番号、 ゥ.

号を収集する。 さらにここで各欠陥の大きさや種類も併せて収集す ることが好ましい。

この収集した検査データはネッ トワーク 2 0 5を介してデータべ —ス 2 0 3に送信され、 図 3に示すようなデータフォーマツ トによ り記憶しておく。

そして解析装置 2 0 4では、 データベース 2 0 3に記憶された検 査データを抽出して解析処理を行う。

図 4は、 解析装置 2 0 4での解析処理を表したフローチヤ一卜で ある。 図 4では第 n工程から第 m工程までをまたがって存在したと 考えられる流れ込み欠陥を解析対象とした例である。 なお、 この解 析対象となる工程群は、 特に流れ込み欠陥が不良ビッ トの原因とな り易いと考えられるものを選定するが、 この選定方法については後 述する。

まず、 同一ウェハに対して第 n工程と第 m工程（n < m) で検出さ れた検査データをデータベース 2 0 3から抽出する （ステップ 4 0

1 ) o

次に、 第 n工程と第 m工程で検出された欠陥の位置がそれぞれ一 致するか否かを判定する （ステップ 4 0 2 ) 。 例えば、 n工程で現 れた欠陥の位置を N (Xn、 Yn) 、 m 工程の欠陥の位置を（Xm、 Ym)と するとき、 この 2点の距離 R mn力 所定値 R以下であるか否かを 判定する。 そして、 所定値 R以下である欠陥は、 第 n工程の欠陥の 位置と第 m工程の欠陥の位置が一致したと判定する。 すなわち、 流 れ込み欠陥として判定する。 なお、 R mnは数 1の通りである。 【数 1】

R„ (Xn -Xm)² +(Yn -Ym)^ (数ェ） この処理を第 n工程で検出されたウェハ欠陥の全てに行い、 その 一致した欠陥数をそのウェハの流れ込み欠陥数として記憶する （ス テツプ 4 0 3 ) 。

同様にして、 ステップ 4 0 1〜4 0 3の処理を解析に必要な各ゥ ェハについて行う。

以上の処理により得られた流れ込み欠陥数を、 図 5に示すような 製造工程 6 0 1で処理したウェハの順にプロッ 卜し、 流れ込み欠陥 数の推移を表示する （ステップ 4 0 4 ) 。

これによつて流れ込み欠陥数の推移が把握できるので、 流れ込み 欠陥数が所定値を満足しない場合は、 製造工程 6 0 1に異常がある として製造装置や製造条件の検査、 検討等の対策を行うことが可能 となる。 流れ込み欠陥による製造工程の管理は、 従来の管理に比べ てフヱイルビッ トとなる確率が高いので、 より高信頼な情報として 取り扱うことができる。 すなわち、 従来の管理よりもフェイルビッ 卜との因果関係が強い情報を用いた管理を実現できるので、 不要な 解析や対策の回数を削減でき、 結果として製造ラインのスループッ トを向上させることが出来る。 また、 流れ込み欠陥を減らすように 早期に解析、 対策を行うことが可能となるので、 従来に比べて歩留 まりも向上する。

次に、 図 2に示す検査システムにおいて解析すべき第 n工程から 第 m工程を選定する一例を説明する。

図 6は、 その検査システムの全体構成である。

図において、 6 0 1はウェハを処理する製造工程、 6 0 2はその 製造途中のウェハを検査する異物検査装置や外観検査装置等の各種 検査装置、 6 0 3は各種検査装置 6 0 2の検査した結果を記憶する 第一のデータベース、 6 0 4は第一のデータベースに記憶した検査 結果を用いて解析処理を行う第一の解析装置、 6 0 5は検査装置 6 0 2、 第一のデータベース 6 0 3、 解析装置 6 0 4と接続するネッ トワーク、 6 0 6は製造工程 6 0 1での処理を経てウェハに形成さ れたチップの電気的特性を検査するテスト工程、 6 0 7はその電気 的特性を検査するテスタ、 6 0 8はテスタ 6 0 7の検査した結果を 記憶する第二のデータベース、 6 0 9は第二のデータベースに記憶 した検査結果を用いて解析処理を行う第二の解析装置である。 なお、 テスタ 6 0 7および第二のデータベース 6 0 8もネッ トワーク 6 0 5と接続している。

図 6では、 図 2に示すシステムでの処理の他に、 全製造工程 6 0

1での処理が終了した後、 ウェハに形成された各チップのビッ ト単 位の電気的特性を検査する。 具体的にはテスタ 6 0 7を用いて全チ ップの全ビッ トの良 ·不良の判定を行う。 この収集された検査デー 夕は、 ネッ トワーク 6 0 5を介して第二のデータベース 6 0 8へ送 信され、 図 7に示すようなデータフォーマッ トにより記憶される。 図 8は、 解析すべき第 n工程から第 m工程の選定方法を示すフロ —チヤ一トである。

まず、 第一の解析端末 6 0 4若しくは第二の解析端末 6 0 9は、 第一のデータベースから検査データを取得し （ステップ 8 0 1 ) 、 流れ込み欠陥を判定する （ステップ 8 0 2 ) 。 具体的には A工程と B工程、 A工程と C工程、 ·'·Α工程と Ζ工程、 Β工程と C工程、 Βェ 程と D工程…と言ったように、 各工程間の欠陥座標が位置するか否 かを全ての工程の組み合わせについて行い、 一致した工程をそれぞ れ流れ込み欠陥が発生した最初の工程、 終了した最後の工程として 判定する。 なお、 欠陥座標が一致するか否かは、 前述の数 1を用い た方法と同様にして算出する。 また、 欠陥が初めて検出された工程 から同一座標の欠陥の有無を判定し、 同一座標の欠陥として連続し て検出された工程を流れ込み欠陥の発生した工程として判定するよ うにしても良い。

次に、 この判定処理を行った第一の解析端末 6 0 4若しくは第二 の解析端末 6 0 9は、 第二のデータベースから該当するウェハのフ エイルビッ トデータを取得し （ステップ 8 0 4 ) 、 流れ込み欠陥と 判定した欠陥位置と、 第二のデータベースに記憶されたフェイルビ ッ 卜の位置とを照合する （ステップ 8 0 5 ) 。 この照合においても 前述の数 1を用いた方法と同様にして算出する。 そして、 ウェハに 付着した流れ込み欠陥がファイルビッ トを引き起こしているか否か を判定し、 流れ込み欠陥がフェイルビッ トとなる確率 （致命率） を 算出する （ステップ 8 0 6 ) 。

そして、 この算出結果を図 9のようなフォーマッ トで出力する (ステップ 8 0 7 ) 。 図 9は、 縦軸に欠陥の流れ込みが検出された 最初の工程、 横軸に欠陥の流れ込みが検出された最終の工程を表し ている。 表中の数値は、 該当する流れ込み欠陥が付着した場合のフ エイルビッ トとなる確率を表している。 例えば、 図 9では、 流れ込 み欠陥が B工程から D工程まで確認された場合のフヱイルビッ トの 確率は 1 0 %となることを示している。

そして、 図 9においてフヱイルビッ トとなる確率が所定値以上と なる工程間を特に管理すべき工程間として選定する （ステップ 8 0 8 ) o

これによつて、 流れ込み欠陥によりフヱイルビッ トに成りやすい 工程が判定できるので、 その工程間に対して図 5に示すような管理 を行うことが有効となる。

図 9に示すような計算結果は、 製品変更等が行われる時などに逐 次改めるのが好ましい。

その他、 図 6に示す検査システムでは、 テスタ 6 0 7を用いてゥ ェハに形成された良品チップ数 （歩留まり） を算出することも可能 なので、 管理すべき工程間における流れ込み欠陥数と歩留まりとの 相関を求め、 必要な歩留まりを得るための流れ込み欠陥数を決定し、 図 1 0に示すように管理基準として利用することが好ましい。

また、 これまでは流れ込み欠陥数を処理したウェハ毎に表示する 例を説明してきたが、 同一のウェハに対して流れ込み欠陥数の推移 を表示するようにしても良い。 これによつても流れ込み欠陥が多発 する工程を特定することが可能となり、 その解析、 対策が容易とな ることは言うまでもない。

また、 第 n工程と第 m工程とを照合する方法は、 数 1に記載する 方法に限らず、 欠陥位置が一致するか否かが判定できれば、 どのよ うな方法であつても同様の効果が得られるのは言うまでもない。 また、 これまでは解析すべき第 n工程と第 m工程とを照合するこ とで流れ込み欠陥を判定したが、 第 n工程から第 m工程までに含ま れる全ての検査データを照合するようにしても同様の効果が得られ ることは言うまでもない。

また、 データベースを解析処理の可能なサーバ等で構成する場合 は、 これまで説明してきた解析処理をサーバで、 もしくはサーバと 解析端末とで分散させて処理させても良い。 産業上の利用可能性

以上のように、 本発明によれば、 流れ込み欠陥数の管理を行うこ とで、 製造ラインでの異常発生を高信頼に通知することが可能とな o また、 その異常の発生を高信頼に通知することで製造ラインのス ループッ ト及び歩留まりを向上させることが可能となる。

Claims

請求の範囲

1. 複数の処理工程で処理されることで電子デバイスとなる複数の ワークに対して、 該複数の処理工程の内の少なくとも第一、 第二の 処理工程で処理された同一のワークの欠陥を検出する検査装置と、 該検査装置が検出した検査データを記憶する記憶手段と、 該記憶 した検查デ一タを用いて該第一の処理工程で処理されたワークの有 する欠陥の位置と該第二の処理工程で処理されたワークの有する欠 陥の位置とがほぼ同一となる欠陥数を算出する算出手段と、 該算出 した結果を該第一の処理工程もしくは該第二の処理工程が処理した ワークの順に時系列に出力する出力手段とを有する解析装置とを備 えたことを特徴とする電子デバイス検査システム。

2. 前記第一の処理工程で処理したワークの欠陥を検査する検査装 置と、 前記第二の処理工程で処理したワークの欠陥を検査する検査 装置とが異なることを特徴とする請求項 1記載の電子デバィス検査

3. 前記解析装置を、 少なくとも前記記憶手段を有するサーバと、 少なくとも前記出力手段を有するパーソナルコンピュータとで構成 し、

該サーバもしくは該パーソナルコンピュータが前記算出手段を有 することを特徴とする請求項 1又は請求項 2記載の電子デバイス検 查システム。

4. 前記複数の処理工程で処理されたワークに対して、 該ワークに 形成されたチップのビッ ト単位の電気的特性を検査する検査装置と、 前記第一の処理工程で処理された欠陥の位置と前記第二の処理工 程で処理された欠陥の位置とがほぼ同一となる欠陥の位置と、 該電 気的特性が不良であるビッ トの位置とがほぼ同一となる割合を算出 する算出手段とをさらに備えたことを特徴とする請求項 1から 3の いずれかに記載の電子デバイス検査システム。

5. 複数の処理工程で処理されることで電子デバィスとなるワーク に対して、 該複数の処理工程の内の少なくとも第一、 第二の処理工 程で処理された同一のワークの欠陥を検査し、

該第一の処理工程で処理されたワークの有する欠陥の位置と該第 二の処理工程で処理されたワークの有する欠陥の位置とがほぼ同一 となる欠陥数を管理しながら、 該ワークを該複数の処理工程で処理 することを特徴とする電子デバィスの製造方法。

6. 前記複数の処理工程で処理されたワークに対して、 該ワークに 形成されたチップのビッ ト単位の電気的特性を検査し、

前記第一の処理工程で処理されたワークの有する欠陥の位置と前 記第二の処理工程で処理されたワークの有する欠陥の位置とがほぼ 同一となる欠陥の位置と、 該電気的特性が不良となるビッ トの位置 がほぼ同一となる割合を算出し、

該算出した割合を用いて前記検査装置で検査するワークが処理さ れた第一、 第二の処理工程を選定することを特徴とする請求項 5記 載の電子デバイスの製造方法。