+

WO1998013923A1 - Battery protective circuit - Google Patents

Battery protective circuit Download PDF

Info

Publication number
WO1998013923A1
WO1998013923A1 PCT/JP1997/003375 JP9703375W WO9813923A1 WO 1998013923 A1 WO1998013923 A1 WO 1998013923A1 JP 9703375 W JP9703375 W JP 9703375W WO 9813923 A1 WO9813923 A1 WO 9813923A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
voltage
battery
predetermined
transistor
Prior art date
Application number
PCT/JP1997/003375
Other languages
English (en)
French (fr)
Inventor
Hiroyuki Fujita
Koichi Inoue
Original Assignee
Rohm Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co., Ltd. filed Critical Rohm Co., Ltd.
Priority to KR1019980703776A priority Critical patent/KR19990071504A/ko
Priority to US09/068,542 priority patent/US5945810A/en
Priority to EP97941210A priority patent/EP0871273A4/en
Publication of WO1998013923A1 publication Critical patent/WO1998013923A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0031—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00302—Overcharge protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00304—Overcurrent protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00306—Overdischarge protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • H02J7/00712—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters
    • H02J7/007182—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters in response to battery voltage

Definitions

  • the present invention relates to a battery protection circuit having a function of protecting a rechargeable battery such as a lithium ion battery from overcharging.
  • Lithium-ion power supplies that use lithium-ion batteries as power sources typically have lithium-ion batteries that protect against overcurrent, overdischarge, or overcharge.
  • Built-in battery protection circuit Built-in battery protection circuit.
  • a conventional technology of the lithium-ion battery protection circuit will be described by taking, as an example, a lithium-ion battery protection circuit that is built in a lithium-ion power supply device having two lithium-ion batteries connected in series.
  • Fig. 4 is a block diagram of a lithium-ion power supply device with two lithium-ion packs connected in series, 101 and 102 being lithium-ion batteries and 103 being lithium-ion batteries 10
  • Charge control FET n-channel field-effect transistor
  • 104 is a charge control FE Tftll control circuit that controls the ONZO FF of FET 103
  • 105 and 106 are the plus terminal and minus terminal of the lithium ion power supply
  • 107 and 108 are resistors
  • 1 09 is a chip capacitor provided as a capacitive element
  • 200 is a lithium ion battery protection circuit that protects each of the two lithium ion batteries 101 and 102 from overcharge
  • Tl, ⁇ 2, ⁇ 3, # 4 and # 5 are terminals of the Lithium Ion pond protection circuit 200, respectively.
  • the positive sides of the two lithium ion batteries 101 and 102 connected in series are connected to the positive terminal 105 and connected to the terminal 1 via the resistor 107.
  • the series contact point is connected to terminal No. 2 via a resistor 108, and the low pack side is connected to a negative terminal 106 via a charge control FET 103.
  • the terminal T3 is grounded in the lithium-ion battery protection circuit 200.
  • the low potential side of the two series-connected lithium-ion batteries is at the ground level.
  • the input of the charge control FET control circuit 104 is connected to the terminal T4, and the output is connected to the gate of the charge control FET 103.
  • One end of the chip capacitor 109 is connected to the terminal T5, and the other end is grounded.
  • the lithium-ion battery protection circuit 200 includes an overcharge detection circuit 1 and a delay time setting circuit 7.
  • the overcharge detection circuit 1 is composed of two comparators 11 1 and 12, two constant voltage sources 13 and 14 whose output voltages are V re ⁇ and Vref 2, respectively, and a 0 R circuit 15. ing.
  • the non-inverting input terminal (+) of the comparator 11 is connected to the terminal T 1, while the inverting input terminal (1) is connected to the constant voltage source 13 whose lower potential side is connected to the terminal T 2.
  • the OR circuit 15 receives the outputs of the comparators 11 and 12, and the output of the OR circuit 15 is the output of the overcharge detection circuit 1. Due to the above connection relationship, the voltage of one of the lithium ion batteries 101 and 102 is higher than the predetermined voltage (the lithium ion battery 101 has Vrefl and the lithium ion battery 102 has Vref2). In other words, when overcharge occurs, the output of the overcharge detection circuit 1 goes high (hereinafter, this high-level output is referred to as an “overcharge detection signal”).
  • the delay time setting circuit 7 includes a comparator 71, constant current sources 72 and 76, an NPN transistor 73, an inverting circuit 74, and a constant voltage source 75 for the output voltage V0.
  • the constant current source 72 is connected to the OR circuit 15 and is turned on in response to the overcharge detection signal.
  • the output side thereof is connected to the terminal T5 and the collector of the transistor 73.
  • the input of the inversion circuit 74 is connected to the output of the overcharge detection circuit 1 (OR circuit 15), and the output of the inversion circuit 74 is connected to the base of the transistor 73.
  • the emitter of transistor 73 is grounded.
  • the non-inverting input terminal (+) of the comparator 7 1 is connected to the constant compressing source 72, the terminal T5, and the collector of the transistor 73.
  • the inverting input terminal (1) is connected to the high potential side of the constant voltage source 75 whose low potential side is grounded.
  • the constant current source 76 is turned on by the high-level output of the comparator 71, and its output is connected to the terminal T4.
  • the delay time setting circuit 7 receives the overcharge detection signal from the overcharge detection circuit 1, the NPN transistor 73 turns off, and the current flows from the constant current source 72 to the terminal T5. Is supplied and the chip capacitor 109 connected to the terminal T5 is charged. As a result, when the voltage of the chip capacitor 109 rises with time and becomes higher than the voltage V0, the output of the comparator 71 becomes high level, and the constant current source 76 A predetermined current is output to 4 (hereinafter, this predetermined current is referred to as a “charge prohibition signal”).
  • a delay time is provided from the detection of overcharge to the time when charging of the lithium-ion battery is disabled, but this prevents malfunction of the overcharge detection circuit 1 due to external noise. This is to cancel.
  • the above-described lithium ion power supply device includes the components shown in FIG. 4, such as a chip capacitor 109 and a lithium ion battery protection circuit 200, on a single substrate 300.
  • the chip IC 109 is short-circuited due to a crack in the chip capacitor 109, a defect in the E-line pattern on the substrate 300, or some other cause. In some cases.
  • the chip If the capacitor 109 short-circuits, even if the overcharge detection circuit 1 outputs an overcharge detection signal, the voltage at the non-inverting input terminal (+) of the comparison 7 in the delay time setting circuit 7 Since the output of the comparator 71 cannot be at the high level because of the fixed level, the charge setting prohibition signal is not output from the delay setting circuit 7 and the charging of the lithium ion batteries 101 and 102 continues. This may cause dangerous situations such as smoking and ignition. Disclosure of the invention
  • a predetermined delay time is given to the detection signal by using a capacitor, and then charging of the lithium ion battery is prohibited.
  • FIG. 1 is a block diagram of a lithium ion compressing device incorporating a lithium ion battery protection circuit 110 according to one embodiment of the present invention.
  • FIG. 2 is a diagram showing a specific example of a delay time setting circuit 2 with a function of detecting a short circuit of a capacitive element in the lithium ion battery protection circuit 110 shown in FIG. 1,
  • FIG. 3 is a block diagram of a lithium-ion power supply device provided with a mechanical switch 111 or a current direction detection circuit 112 for controlling the operation of a lithium ion battery protection circuit 110 according to an embodiment of the present invention.
  • FIG. 4 is a block diagram of a lithium-ion power supply device incorporating a conventional lithium-ion battery protection circuit 200,
  • FIG. 5 is a diagram showing a hybrid IC structure of a lithium ion power supply. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 is a lithium-ion power supply device having two lithium-ion batteries connected in series and incorporating a lithium-ion battery protection circuit 110 according to an embodiment of the present invention, wherein 2 denotes a short circuit of a capacitance element.
  • This is a delay time setting circuit with a detection function.
  • the delay time setting circuit 2 with the capacitive element short-circuit detection function includes a first comparator 21, a second comparator 22, constant current sources 23 and 30, switch circuits 24, 28 and 31, It consists of constant voltage sources 25, 26, 27 with output voltages of V and V2, V3 (where V1> V2> V3), and a 0R circuit 29.
  • the output side of the constant current source 23 is connected to a terminal T5 via a switch circuit 24.
  • the switch circuit 24 is turned on by an overcharge detection signal.
  • the high potential side of the constant voltage source 26 whose low potential side is grounded is connected to the terminal T5 via a switch circuit 28.
  • the switch circuit 28 is configured to perform ⁇ FF with an overcharge detection signal.
  • the non-inverting input terminal (+) of the first comparator 21 is connected to the terminal T5, while the inverting input terminal (1) is connected to the high potential side of the constant voltage source 25 whose low potential side is grounded. Yes.
  • the non-inverting input terminal (+) of the second comparator 22 is connected to the high potential side of the constant voltage source 27 whose low potential side is grounded, while the inverting input terminal (1) is connected to the terminal T5. Have been.
  • the OR circuit 29 receives the output of the first comparator 21 and the output of the second comparator 22 and outputs a high-level signal when any one of them becomes high.
  • the output side of the constant current source 30 is connected to the terminal T4 via the switch circuit 31.
  • the switch circuit 31 is set to 0 N when the output of the OR circuit 29 becomes high level.
  • the switch circuit 24 has the OFF and the switch. Since the latch circuit 28 is ON, assuming that the chip capacitor 109 is not short-circuited, the voltage of the non-inverting input terminal (+) of the first comparator 21 is V2, ) Is VI, the voltage at the non-inverting input terminal (+) of the second comparator 22 is V2, the voltage at the inverting input terminal (1) is V3, and V1>V2> V3.
  • the output of the first comparator 21 and the output of the second comparator 22 are both at the mouth level.
  • the switch circuit 32 is OFF, and a predetermined current is supplied from the constant current source 30 to the terminal T 4.
  • the delay time setting circuit 2 with the capacitance element short-circuit detection function is charged on the assumption that the chip capacitor 109 is not short-circuited. No prohibition signal is output.
  • the switch circuit 24 is turned on and the switch circuit 28 is turned off, and the voltage of the non-inverting input terminal (+) of the first comparator 21 and the second comparison The voltage of the inverting input terminal (1) of the capacitor 22 becomes the voltage of the chip capacitor 109.
  • the chip capacitor 109 is charged by the supply current from the constant current source 23, and its voltage rises with the passage of time and the voltage VI At this point, the output of the first comparator 21 goes high. In response to this, the output of the 0R circuit 29 goes high, the switch circuit 31 is turned on, and the charge inhibit signal is output.
  • the output of the second comparator 22 is always at the low level.
  • the delay time setting circuit 2 with the capacitance element short-circuit detection function immediately outputs the charge prohibition signal without providing a delay time for the overcharge detection signal. In this case, the output of the first comparator 21 is always at the low level.
  • FIG. 2 shows a more specific configuration example of the delay time setting circuit 2 having the capacitance element short-circuit detection function.
  • 41, 42, 46, 47, 60, 62, 67 are PNP transistors
  • 43, 44, 48, 49, 58, 63, 64, 68 Are NPN transistors, 45, 50, 51, 53, 55, 59, 61 are constant current sources
  • 52, 56 are switch circuits
  • 54, 57, 65 are resistors
  • 66 is constant voltage Source.
  • the transistors 41 and 42 form a differential pair, and the emitter is connected to the constant current source 45.
  • the collectors of the transistors 41 and 42 are connected to the input and output sides of the current mirror circuit composed of the transistors 43 and 44, respectively.
  • the base of the transistor 41 is connected to a terminal T5 connected to the constant current source 51 via the switch circuit 52.
  • One end of the resistor 54 is connected to the constant flow source 53.
  • the other end of the resistor 54 is connected to the collector of the transistor 68 which is connected to a diode and whose emitter is grounded.
  • the base of the transistor 42 is connected to the side of the resistor 54 connected to the constant current source 53.
  • the compress supplied from the constant current source 45 flows into the collector of the transistor 68. Further, the switch circuit 52 is turned on by an overcharge detection signal.
  • the transistors 46 and 47 form a differential pair, and the emitter is connected to the constant current source 50.
  • the collectors of transistors 46 and 47 are connected to the input and output sides of the current mirror circuit composed of transistors 48 and 49, respectively.
  • the bases of transistors 46 and 47 are connected to the emitters of transistors 60 and 62, respectively.
  • the current supplied from the constant current source 50 flows into the collector of the transistor 68.
  • Transistors 46 and 47 are such that the current flowing through transistor 46 is N times (N> 1) the current flowing through transistor 47 for the same base voltage. .
  • the transistor 60 is diode-connected, and its emitter is connected to the constant current source 59, and its collector is connected to the collector of the transistor 68.
  • the emitter of the transistor 62 is connected to the constant current source 61, its collector is connected to the collector of the transistor 68, and its base is connected to the terminal T5.
  • One end of the resistor 57 is connected to the constant current source 55 via the switch circuit 56, and the other end is connected to the collector of the transistor 68.
  • the base of the transistor 58 is connected to the side connected to the constant current source 55 through the switch circuit 56 of the resistor 57. ⁇ has been.
  • the emitter of transistor 58 is connected to the side of resistor 57 connected to the collector of transistor 68.
  • the collector of transistor 58 is connected to terminal T5. Note that the switch circuit 56 is turned off by the overcharge detection signal.
  • the base of transistor 63 is connected to the contact point between the collectors of transistors 42 and 44, and the base of transistor 64 is connected to the contact point between the collectors of transistors 47 and 49, respectively.
  • the collectors of the transistors 63 and 64 are connected to the constant voltage source 66 with the same resistor 65 as a load.
  • the emitters of the transistors 63 and 64 are connected to the collector of the transistor 68, respectively.
  • the emitter of the transistor 67 is connected to the constant voltage source 66, its collector is connected to the terminal T4, and its base is connected to the junction between the resistor 65 and the collectors of the transistors 63 and 64, respectively.
  • the delay time setting circuit 2 with the capacitance element short-circuit detection function does not output the charging prohibition signal when the chip capacitor 109 is not short-circuited when the over-charge detection signal is not received.
  • the switch circuit 52 When the overcharge detection signal is received, the switch circuit 52 is turned on and the switch circuit 56 is turned off, so that the transistor 58 is turned off and the base voltage of the transistor 41 and the transistor are turned off.
  • the base voltage of E62 is the compressive force of the chip capacitor 109, and, first, if the chip capacitor 109 is not short-circuited and is normal. In this case, the chip capacitor 109 is charged by the supply current from the constant current source 51, the voltage of which rises with the passage of time, becomes higher than the voltage VR + VD, and the base of the transistor 4 1
  • the transistor 63 When the voltage becomes higher than the base voltage of the transistor 42, the transistor 63 is turned on, whereby the transistor 67 is also turned on and the charge inhibition signal is output.
  • the transistor 64 since the voltage of the chip capacitor 109 is offset to VD, the transistor 64 is always 0FF.
  • the base voltage of the transistor 60 is VD
  • the voltage of the chip capacitor which is the base voltage of the transistor 62
  • the transistor 64 becomes 0 N
  • the transistor 67 also becomes 0 N
  • the charge inhibition signal is output.
  • the delay time setting circuit 2 with the capacitance element short-circuit detection function immediately outputs the charge prohibition signal without providing a delay time for the overcharge detection signal.
  • the transistor 63 is always 0FF.
  • the delay time setting circuit 2 with the capacitance element short-circuit detection function shown in FIG. 2 only one transistor 68 is connected in a diode connection.
  • a plurality of transistors 68 may be used.
  • a configuration in which a diode or a resistor is provided instead of the connected transistor 68 may be used.
  • the lithium ion compressing circuit protection circuit may have a configuration including a circuit for protecting the lithium ion battery from overcurrent and overdischarge in addition to overcharging.
  • the charge control circuit 104 is composed of a transistor 81, resistors 82, 83 and 84, and a constant voltage source 85.
  • the connection is as follows.
  • the base of transistor 81 is connected to the connection point of resistors 82 and 83 connected in series.
  • the collector of transistor 81 is connected to constant voltage source 85 through resistor 84. Have been.
  • One end of the resistor 82 is connected to the terminal T4, one end of the resistor 83 and the emitter of the transistor 81 are controlled for charge.
  • the connection point between the resistor and the resistor 84 is connected to the gate of the charge control F ⁇ 0103, respectively.
  • the reason why the constant current source 30 is used for the output of the delay time setting circuit 2 with the capacitive element short-circuit detection function is that the transistor 81 in the charge control F ⁇ ⁇ control circuit 104 in the event of an abnormality. This is to prevent Osagi style from flowing into the minus terminal 106. Therefore, the charge control FET 104 is discharged by excluding the charge control F ⁇ ⁇ control circuit 104 and the output of the OR circuit 29 in the delay time setting circuit 2 with the capacitance element short circuit detection function through an inverting circuit. You may give it directly to the gate. In the above embodiment, when the chip capacitor 109 is short-circuited, the voltage of the inverting input terminal (1) of the second comparator 22 in FIG. In FIG.
  • the charge inhibit signal is output because the base voltage of the transistor 62 becomes the ground level.
  • the chip capacitor 109 is short-circuited, these batteries cannot be charged even if the lithium-ion batteries 101 and 102 are not in an overcharged state, Can no longer be driven.
  • a force that is effective may be configured as described below.
  • a switch 111 for detecting that the charger 400 is set between the plus terminal 105 and the minus terminal 106 is provided, or
  • the current direction detection circuit 112 detects the current direction between the positive terminal 105 and the negative terminal 106, and the lithium ion batteries 101, 102 are charged or discharged.
  • the overcharge detection circuit 1 in the lithium-ion battery protection circuit 110 and the delay time setting circuit 2 with the capacitor element short-circuit detection function only when the battery is in a charged state. To work. In this way, even when the chip capacitor 109 is short-circuited, the charge prohibition signal is not output and the load can be driven during the discharging state.
  • the drive voltage of the second comparator 22 is (4) The output of the R circuit 15 is sufficient.
  • the constant current source 50 may be set to 0 N by an overcharge detection signal (0 R circuit 15 high level output). In this way, unless the output of the 0R circuit 15 goes high, the second comparator 22 is in a non-operating state, that is, unless the overcharge detection signal is present, the second comparator 22 Cannot be high, and transistor 64 cannot be 0 N. Therefore, even if the chip capacitor 109 is short-circuited, the lithium-ion batteries 101 and 102 can be charged and discharged as long as the lithium-ion batteries 101 and 102 do not become overcharged. .
  • the chip capacitor 109 which is a component for giving a delay time to the overcharge detection signal, is not short-circuited and is positive.
  • the chip capacitor 109 short-circuits for any reason, at least when overfill is detected, charging of the lithium-ion battery is prohibited and the lithium-ion pack is overloaded. You can protect yourself from pleasure. Thereby, the safety of the lithium ion power supply can be improved.
  • the present invention when overcharging of a battery is detected, charging is prohibited after a predetermined delay time is provided using a capacitive element. Even if the capacitive element is short-circuited, at least overcharging is performed. Since the charging can be prohibited in response to the detection of the battery, it is useful for a battery protection circuit that protects the battery from overcharging.
  • Li? “Suitable for battery protection circuits that need to cancel erroneous detection of overcharging due to external noise, such as lithium ion battery protection circuits that protect the battery pack.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Protection Of Static Devices (AREA)
  • Secondary Cells (AREA)

Description

明細書
電池保護回路 技術分野
本発明は、 リチウムイオン電池などの充電可能な電池を過充電から保護する機 能をもった電池保護回路に関するものである。 背景技術
電源と してリチウムイオン電池を用いたリチウムイオン電源装置 （ 「リチウム イオン電池パッ ク」 ともいう） には、 通常、 リチウムイオン電池を過電流、 過放 電、 あるいは、 過充電から保護する リチウムイオン電池保護回路が内蔵される。 以下、 このリチウムイオン電池保護回路について、 直列接铳された 2つのリチウ ムイオン電池を有するリチウムィォン電源装置に内蔵されるものを例にとって従 来技術を説明する。
第 4図は直列接統された 2つのリチウムイオン罨池を有するリチウムイオン電 源装置のブロ ッ ク図であって、 1 0 1、 1 02はリチウムイオン電池、 1 03は リチウムイオン電池 1 0 1、 1 02の充電を可能な状態と、 不可能な状態とに切 り換えるための充電制御 F E T ( nチャネルの電界効果トランジスタ） であって、 ONのとき充電可能で、 0 F Fのとき充電不可能となる。 1 04は充電制御 FE T 1 03の O NZO F Fを制御する充電制御 F E Tftll御回路、 1 05、 1 06は それぞれリチウムイオン電源装置のプラス端子、 マイナス端子、 1 07、 1 08 は抵抗、 1 0 9は容量素子と して設けられたチップコンデンサ、 200は 2つの リチウムイオン電池 1 0 1、 1 02のそれぞれを過充電から保護するリチウムィ オン電池保護回路、 T l、 Τ 2、 Τ 3、 Τ4、 Τ 5はそれぞれリチウムイオン鷺 池保護回路 2 00の端子である。
そして、 直列接铳された 2つのリ チウムイオン電池 1 0 1、 1 02の髙¾位側 はプラス端子 1 05に接統されると ともに、 抵抗 1 07を介して端子 Τ 1 に接铳 されており、 また、 直列接铳点 Αは抵抗 1 08を介して端子 Τ 2に接铳されてお り、 また、 低罨位側は充菴制御 F E T 1 03を介してマイナス端子 1 06に接続 されるとともに、 端子 T 3に接铳されている。 尚、 端子 T 3はリチウムイオン電 池保護回路 200内で接地されており、 · 2つの直列接続されたリチウムイオン電 池の低電位側はグランドレベルとなる。 充電制御 F E T制御回路 1 04は入力が 端子 T 4に、 出力が充罨制御 F E T 1 03のゲー トに、 それぞれ接統されている。 チップコンデンサ 1 09の一端は端子 T 5に接銃されており、 他端は接地されて いる。
以下、 リチウムイオン電池保護回路 200について説明する。 リチウムイオン ¾池保護回路 200は過充電検出回路 1 と遅延時間設定回路 7とからなっている。 まず、 過充電検出回路 1 は 2つの比較器 1 1、 1 2と、 出力電圧がそれぞれ V re Π、 Vref2の 2つの定電圧源 1 3、 1 4と、 0 R回路 1 5とで構成されている。 比較器 1 1の非反転入力端子 （+ ) は端子 T 1 に接铳されており、 一方、 反転入 力端子 （一） はその低電位側が端子 T 2に接铳された定電圧源 1 3の高電位側に 接統されている。 比較器 1 2の非反転入力端子 （+ ) は端子 T 2に接統されてお り、 一方、 反転入力端子 （一） は低電位側が接地された定電圧源 1 4の高電位側 に接統されている。 そして、 OR回路 1 5は比較器 1 1、 1 2のそれぞれの出力 を入力しており、 O R回路 1 5の出力が過充電検出回路 1の出力となっている。 以上の接铳関係により、 リチウムイオン電池 1 0 1、 1 02のどちらか一方で も、 その電圧が所定電圧 （リチウムィォン電池 1 0 1は Vrefl、 リチウムイオン 電池 1 02は Vref2) よ り も大きく なる、 すなわち、 過充電になると、 過充電検 出回路 1の出力はハイレベルになる （以下、 このハ レベル出力を 「過充電検出 信号」 と表現する） 。
次に、 遅延時間設定回路 7は比較器 7 1 と、 定電流源 72、 76と、 NP N型 トランジスタ 73と、 反転回路 74と、 出力電圧 V0の定電圧源 75とで構成され ている。 定電流源 72は O R回路 1 5に接続されていて過充電検出信号を受けて ONするよう になつており、 その出力側は端子 T 5及びトランジスタ 73のコレ クタに接統されている。 反転回路 74の入力は過充電検出回路 1 (O R回路 1 5 ) の出力に、 反転回路 74の出力は トランジスタ 73のベースに、 それぞれ接統さ れている。 トランジスタ 73のェミ ッ タは接地されている。 比較器 7 1の非反転 入力端子 （+ ) は定罨流源 72と端子 T 5と トランジスタ 73のコレクタとの接 統点 Bに接続されており、 一方、 反転入力端子 （一） はその低電位側が接地され た定電圧源 7 5の高電位側に接続されでいる。 そして、 定電流源 7 6は比較器 7 1 のハイ レベル出力によって O Nするようになつており、 その出力側は端子 T 4 に接続されている。
以上の接铳関係により、 遅延時間設定回路 7では、 過充電検出回路 1から過充 電検出信号を受けると、 N P N型トランジスタ 7 3が O F Fとなり、 定電流源 7 2から端子 T 5に電流が供給され、 端子 T 5に接続されたチップコンデンサ 1 0 9が充電される。 これにより、 チップコンデンサ 1 0 9の電圧が、 時間の経過と ともに上昇して、 電圧 V 0よりも高く なると、 比較器 7 1 の出力はハイ レベルにな り、 定電流源 7 6から端子 T 4へ所定電流が出力される （以下、 この所定電流を 「充電禁止信号」 と表現する） 。 つまり、 遅延時間設定回路 7は、 過充電検出回 路 1 からの過充電検出信号に対して、 定電流源 7 2の供給電流 1 0とチップコンデ ンサ 1 0 9の容量 Cと定電圧源 7 5の出力電圧 V 0とによつて決定する所定の遅延 時間 t ( t = C V 0/ I 0) を与えた後、 充電禁止信号を端子 T 4から出力する。 そして、 端子 T 4 にその入力側が接铳されている充電制御 F E T制御回路 1 0 4は、 遅延時間設定回路 7からの充電禁止信号を受けて、 ローレベルの出力をす る。 これによ つて、 充電制御 F E T 1 0 3は O F Fとなり、 リチウムイオン電池 1 0 1 、 1 0 2がプラス端子 1 0 5 とマイナス端子 1 0 6 との間に接統される充 電装匱とは遮断され、 リチウムイオン電池 1 0 1、 1 0 2の充霄は不可能な状態 になり、 過充電の促進が防止される。
尚、 以上のように、 過充電を検出してからリチウムイオン電池の充電を不可能 な状態にするまでに遅延時間を設けているが、 これは外部ノィズによる過充電検 出回路 1 の誤動作をキヤ ンセルするためである。
ところで、 上記リチウムイオン電源装置は、 第 5図に示すように、 チップコン デンサ 1 0 9、 リチウムイオン電池保護回路 2 0 0などの第 4図に示した各構成 要素を 1 つの基板 3 0 0上に組み込んだハイブリ ッ ド I Cであり、 チップコンデ ンサ 1 0 9のクラ ッ ク、 基板 3 0 0の E線パターンの不良、 あるいは、 その他の 何らかの原因によ り、 チップコンデンサ 1 0 9が短絡してしまう場合がある。 しかしながら、 上記従来のリチウムイオン電池保護回路 2 0 0では、 チップコ ンデンサ 1 0 9が短絡してしまう と、 過充電検出回路 1 が過充電検出信号を出力 しても、 遅延時間設定回路 7内の比較 ¾ 7 1 の非反転入力端子 （+ ) の電圧はグ ラン ドレベルに固定され、 比較器 7 1 の出力はハイレベルになり得ないので、 遅 延設定回路 7から充霄禁止信号が出力されず、 リチウムイオン電池 1 0 1 、 1 0 2の充電が続行され、 発煙、 発火などの危険な状態に陥ってしまう。 発明の開示
本発明では、 リチウムイオン電池の過充電を検出すると、 この検出信号に容量 素子を用いて所定の遅延時間を与えた後、 リチウムイオン電池の充電を禁止する リチウムイオン電池保護回路において、 前記容量素子の短絡を検出する手段を有 し、 前記容量素子の短絡を検出すると、 リチウムイオン電池の充電を禁止する。 図面の簡単な説明
第 1 図は本発明の一実施形態であるリチウムィオン電池保護回路 1 1 0を内蔵 したリチウムィオン罨源装置のプロ ッ ク図であり、
第 2図は第 1図に示すリチウムィオン電池保護回路 1 1 0内の容量素子短絡検 出機能付き遅延時間設定回路 2の具体例を示す図、
第 3図は本発明の一実施形態であるリチウムイオン電池保護回路 1 1 0の動作 を制御するメカスイ ッチ 1 1 1あるいは電流方向検出回路 1 1 2を設けたリチウ ムィオン電源装置のブロ ッ ク図、
第 4図は従来のリチウムイオン電池保護回路 2 0 0を内蔵したリチウムイオン 電源装置のブロッ ク図、
第 5図はリチウムイオン電源装置のハイブリ ッ ド I C構造を示す図である。 発明を実施するための最良の形態
以下に、 本発明の実施形態を図面を参照しながら説明する。 第 1図は本発明の —実施形態であるリチウムイオン電池保護回路 1 1 0を内蔵した、 直列接铳され た 2つのリチウムイオン電池を有するリチウムイオン電源装置であって、 2は容 量素子短絡検出機能付き遅延時間設定回路である。 尚、 上述した第 4図の従来技 術と同一部分には同一符号を付して説明を省略する。
容量素子短絡検出機能付き遅延時間設定回路 2は、 第 1比較器 2 1 と、 第 2比 較器 22と、 定電流源 2 3、 30と、 スィ ッチ回路 24、 28、 3 1 と、 出力電 圧がそれぞれ Vし V2、 V3 (ただし、 V1〉V2>V3) である定電圧源 25、 2 6、 2 7と、 0 R回路 2 9とで構成されている。
以下、 接铳関係について説明する。 定電流源 23の出力側はスィ ッチ回路 24 を介して端子 T 5に接統されている。 スィ ッチ回路 24は過充電検出信号で ON するようになつている。 端子 T 5にはスィ ッチ回路 28を介して低電位側が接地 された定電圧源 26の高電位側が接続されている。 スィ ツチ回路 28は過充電検 出信号で〇 F Fするよう になつている。
第 1比較器 2 1の非反転入力端子 （+ ) は端子 T 5に接铳されており、 一方、 反転入力端子 （一） は低電位側が接地された定電圧源 25の高電位側に接铳され ている。 第 2比較器 22の非反転入力端子 （+ ) は低電位側が接地された定電圧 源 2 7の高電位側に接続されており、 一方、 反転入力端子 （一） は端子 T 5に接 統されている。
O R回路 2 9は、 第 1比較器 2 1 の出力と第 2比較器 2 2の出力とを入力して おり、 これらのどちらか一方でもハイ レベルになると、 ハイ レベルの出力を行う。 定電流源 30の出力側はスィ ツチ回路 3 1を介して端子 T 4に接統されている。 スィ ツチ回路 3 1は OR回路 29の出力がハイ レベルになると 0 Nするようにな つている。
以上の接铳関係により、 まず、 過充電検出回路 1から過充踅検出信号を受けて いない場合は、 容量素子短絡検出機能付き遅延時間設定回路 2において、 スイ ツ チ回路 24が OF F、 スィ ッチ回路 28が ONであるから、 チップコンデンサ 1 09が短絡していないこ とを前提とすると、 第 1比較器 2 1の非反転入力端子 (+ ) の電圧は V2、 反転入力端子 （一） の電圧は VIであり、 第 2比較器 22の 非反転入力端子 （+ ) の電圧は V2、 反転入力端子 （一） の ¾圧は V3であり、 V 1〉V2>V3であるので、 第 1比較器 2 1の出力、 第 2比較器 22の出力は共に口 一レベルとなる。 これにより、 0 R回路 29の出力がローレベルであるので、 ス ィ ツチ回路 3 2が O F Fであり、 定電流源 30から端子 T 4へ所定電流は供給さ れない。 つま り、 容量素子短絡検出機能付き遅延時間設定回路 2は、 過充電検出 回路 1から過充電検出信号を受けていない場合は、 チップコンデンサ 1 09が短 絡していないことを前提とすると、 充電禁止信号を出力することはない。
次に、 過充電検出回路 1から過充電検出信号を受けた場合について、 容量素子 短絡検出機能付き遅延時間設定回路 2の動作を説明する。 過充電検出信号を受け ると、 スィ ッチ回路 24が ON、 スィ ッチ回路 28が OF Fになり、 第 1比較器 2 1 の非反転入力端子 （+ ) の電圧、 及び、 第 2比較器 22の反転入力端子 （一） の電圧はチップコンデンサ 1 09の電圧となる。
そして、 まず、 チップコンデンサ 1 09が短絡しておらず正常である場合は、 チップコンデンサ 1 09が定電流源 23からの供給電流により充電されて、 その 電圧は時間の経過とともに上昇し、 電圧 VIよ り高く なつた時点で、 第 1比較器 2 1 の出力がハイ レベルになる。 これを受けて、 0 R回路 2 9の出力がハイ レベル になり、 スィ ッチ回路 3 1が ONして、 充電禁止信号が出力される。 つまり、 チ ップコンデンサ 1 09が短絡していない場合、 容量素子短絡検出機能付き遅延時 間設定回路 2は、 過充電検出信号に対して、 定電流源 23の供給電流 I 1と、 チッ プコンデンサの容量 と、 定電圧源 25、 26の出力電圧 VI、 V2とで決まる所 定の遅延時間 t l ( t 1= C (VI— V2) Z I 1) を与えた後、 充電禁止信号を出力 する。 尚、 この場合、 チップコンデンサ 1 09の電圧は V2にオフセッ トされてい る （予め充電されている） ので、 第 2比較器 2 2の出力は常にローレベルである。
—方、 チップコンデンサ 1 09が短絡している場合は、 チップコンデンサ 1 0 9の電圧はグラン ドレベルに固定されているので、 第 2比較器 22の出力がハイ レベルになり、 第 1比較器 2 1の出力がハイ レベルになったときと同様にして、 充電禁止信号が出力される。 つまり、 チップコンデンサ 1 09が短絡している場 合、 容量素子短絡検出機能付き遅延時間設定回路 2は、 過充電検出信号に対して 遅延時間を設けることなく 直ちに充電禁止信号を出力する。 尚、 この場合、 第 1 比較器 2 1の出力は常にローレベルである。
以下に、 上記容量素子短絡検出機能付き遅延時間設定回路 2のより具体的な構 成例を第 2図に示す。 同図において、 4 1、 4 2、 46、 4 7、 60、 62、 6 7は P N P型 トランジスタ、 43、 44、 48、 49、 58、 63、 64、 68 は N P N型 トランジスタ、 4 5、 50、 5 1、 53、 55、 59、 6 1は定電流 源、 52、 5 6はスィ ッチ回路、 54、 · 57、 6 5は抵抗、 66は定電圧源であ る。
接続関係について説明する。 トランジスタ 4 1、 42は差動対を形成しており、 そのエミ ッ夕は定電流源 4 5に接続されている。 トランジスタ 4 1、 42のコレ クタは トランジスタ 43、 4 4で構成されたカレント ミラー回路の入力侧、 出力 側にそれぞれ接続されている。 スィ ッチ回路 5 2を介して定電流源 5 1に接铳さ れた端子 T 5に トランジスタ 4 1のベースが接続されている。 抵抗 54の一端は 定罨流源 53に接铳されている。 ダイオード接統されるとともにエミ ッ夕が接地 された トランジスタ 68のコレクタに抵抗 54の他端が接铳されている。 トラン ジス夕 4 2のべ一スは抵抗 54の定電流源 53に接続されている側に接続されて いる。 尚、 定電流源 4 5から供給される罨流は トランジスタ 68のコ レクタに流 れ込むようになっている。 また、 スィ ッチ回路 52は過充電検出信号により ON するようになつている。
トランジスタ 46、 4 7は差動対を形成しており、 そのエミ ッ 夕は定電流源 5 0に接統されている。 トランジスタ 4 6、 4 7のコレクタは トランジスタ 48、 4 9で構成されたカレン ト ミ ラ一回路の入力側、 出力側にそれぞれ接統されてい る。 トランジスタ 4 6、 4 7のベースは トランジスタ 60、 62のェミ ッタにそ れぞれ接铳されている。 尚、 定電流源 50から供給される電流は トランジスタ 6 8のコレクタに流れ込むようになつている。 また、 トランジスタ 4 6、 4 7には、 同じベース電圧に対して、 トランジスタ 46に流れる電流値がトランジスタ 4 7 に流れる電流値の N倍 （N> 1 ) となるような トランジスタを採用している。
トランジスタ 60はダイオード接続されており、 そのエミ ッ夕は定電流源 59 に、 そのコレクタは トランジスタ 6 8のコレクタに、 それぞれ接铳されている。 トランジスタ 62のエミ ッ 夕は定電流源 6 1 に、 そのコレクタは トランジスタ 6 8のコレクタに、 そのベースは端子 T 5に、 それぞれ接铳されている。
抵抗 57の一端はスィ ッチ回路 5 6を介して定電流源 5 5に、 その他端は トラ ンジス夕 68のコレクタに、 それぞれ接統されている。 トランジスタ 58のべ一 スは抵抗 57のスィ ツチ回路 56を介して定電流源 5 5に接铳されている側に接 铳されている。 トランジスタ 58のエミ ッ夕は抵抗 5 7の トランジスタ 68のコ レク夕に接铳されている側に接統されている。 トランジスタ 58のコレクタは端 子 T 5に接統されている。 尚、 スィ ッチ回路 5 6は過充電検出信号により 0 F F するようになつている。
トランジスタ 63のベースは トラ ンジスタ 4 2、 44のコレク夕同士の接銃点 に、 トランジスタ 64のベースは トランジスタ 4 7、 4 9のコレクタ同士の接統 点に、 それぞれ接続されている。 また、 トランジスタ 63、 64のコ レクタはそ れぞれ同一の抵抗 6 5を負荷として定電圧源 6 6に接铳されている。 また、 トラ ンジス夕 63、 64のエミ ッ 夕はそれぞれ トランジスタ 6 8のコレクタに接铳さ れている。 ト ランジスタ 6 7のェミ ツ 夕は定電圧源 66に、 そのコレクタは端子 T 4に、 そのベースは抵抗 6 5と トランジスタ 63、 64のコレクタとの接铳点 に、 それぞれ接続されている。
以上の接铳関係により、 ダイオー ド接続された トランジスタ 68の電圧を VD、 抵抗 54の電圧を VRとすると、 過充電検出信号を受けていない場合は、 スィ ッチ 回路 52が O F F、 スィ ッチ回路 5 6が ONであるから、 チップコンデンサ 1 0 9が短絡していないことを前提とすると、 トランジスタ 4 1のベース電圧は略 V D、 トランジスタ 4 2のべ一ス電圧は VR+VDであり、 トランジスタ 63は OF F になる。 また、 トランジスタ 60、 62のベース電圧は共に VDであるので、 トラ ンジスタ 46、 4 7のベース電圧は同一であり、 このときには、 トランジスタ 4 6の電流値の方がトランジスタ 4 7のそれより も大 ίいので、 トランジスタ 64 は O F Fになる。 このように、 トランジスタ 63、 64は共に 0 F Fであるので、 トランジスタ 6 7は 0 F Fになり、 充電禁止信号は出力されない （端子 T4へ電 流は供給されない） 。 つまり、 容量素子短絡検出機能付き遅延時間設定回路 2は、 過充窀検出信号を受けていない場合、 チップコンデンサ 1 09が短絡していない ことを前提とすると、 充電禁止信号を出力することはない。
そして、 過充電検出信号を受けると、 スィ ッチ回路 52が ON、 スィ ッチ回路 56が O F Fであるから、 トランジスタ 58が 0 F Fになり、 トランジスタ 4 1. のベース ¾圧、 及び、 卜ランジス夕 62のベース電圧はチップコンデンサ 1 09 の罨圧になる力、'、 まず、 チップコンデンサ 1 0 9が短絡しておらず正常である場 合は、 チップコンデンサ 1 09が定電流源 5 1からの供給電流により充電されて、 その電圧は時間の経過と ともに上昇し、 '電圧 VR+VDより高くなつて、 トランジ ス夕 4 1のベース電圧が トランジスタ 4 2のベース電圧よ り も髙く なった時点で、 トランジスタ 63が ONになり、 これによつて、 トランジスタ 67も ONになつ て充電禁止信号が出力される。 つま り、 容量素子短絡検出機能付き遅延時間設定 回路 2は、 過充電検出信号に対して所定の遅延時間 t 2 ( t 2=CVRZ I 2、 I 2は 定電流源 5 1 の供給電流） を与えた後、 充電禁止信号を出力する。 尚、 この場合、 チップコンデンサ 1 09の電圧は V Dにオフセッ トされているので、 トランジスタ 64は常に 0 F Fである。
—方、 チップコンデンサ 1 09が短絡している場合は、 トランジスタ 60のべ ース電圧が VDであるのに対して、 トランジスタ 62のべ一ス電圧であるチップコ ンデンザの電圧はグラン ドレベルに固定されているので、 トランジスタ 64が 0 Nになり、 これによつて、 トランジスタ 67も 0 Nになって充電禁止信号が出力 される。 つま り、 容量素子短絡検出機能付き遅延時間設定回路 2は、 過充電検出 信号に対して遅延時間を設けることなく 直ちに充電禁止信号を出力する。 尚、 こ の場合、 トランジスタ 6 3 常に 0 F Fである。 また、 トランジスタ 46の電流 値を トランジスタ 4 7のそれよりも大きく してはいる力 トランジスタ 60のべ —ス電圧が VDで トランジスタ 62のベース電圧がグラン ドレベル付近になつたと きには、 トラ ンジスタ 64が 0 Νするように設定してある。
尚、 第 2図に示す容量素子短絡検出機能付き遅延時間設定回路 2において、 ダ ィォ一 ド接铳された トランジスタ 68は 1個であるが、 これを複数個にしても良 いし、 ダイオー ド接統された トランジスタ 68の代わりにダイオー ド、 あるいは、 抵抗を設けた構成にしても良い。 また、 リチウムイオン罨池保護回路としては、 過充電の他に、 過電流、 過放電から リチウムイオン電池を保護する回路を有する 構成であっても良い。
また、 充電制御 F Ε Τ制御回路 1 04は、 Ν Ρ Ν型トランジスタ 8 1、 抵抗 8 2、 83、 84、 定電圧源 85からなつており、 接铳関係は以下の通りである。 . トランジスタ 8 1のべ一スは直列接統された抵抗 82、 83の接続点に接铳され ている。 トラ ンジスタ 8 1のコレクタは抵抗 84を介して定電圧源 8 5に接铳さ れている。 抵抗 8 2の一端が端子 T 4 に、 抵抗 8 3の一端及びトランジスタ 8 1 のエミ ッ 夕が充電制御 F Ε Τ 1 0 3 と ィナス端子 1 0 6 との間に、 トランジス 夕 8 1 のコレクタと抵抗 8 4 との接統点が充電制御 F Ε Τ 1 0 3のゲ一トに、 そ れぞれ接統されている。 そして、 容量素子短絡検出機能付き遅延時間設定回路 2 の出力に定電流源 3 0を使用しているのは、 異常時に充電制御 F Ε Τ制御回路 1 0 4内の トラ ンジスタ 8 1 を介してマイナス端子 1 0 6に大鷺流が流れ込むのを 防止するためである。 したがって、 充電制御 F Ε Τ制御回路 1 0 4を排し、 容量 素子短絡検出機能付き遅延時間設定回路 2内の O R回路 2 9の出力を反転回路を 介するなどして充電制御 F E T 1 0 3のゲー トに直接与えるよう にしても良い。 また、 上記実施形態では、 チップコンデンサ 1 0 9が短絡すると、 過充電検出 信号を受けていない場合であっても、 第 1図では第 2比較器 2 2の反転入力端子 (一） の電圧、 第 2図では トランジスタ 6 2のべ一ス電圧がグラン ドレベルとな るため、 充電禁止信号が出力される。 つまり、 チップコンデンサ 1 0 9が短絡す ると、 リチウムイオン電池 1 0 1 、 1 0 2が過充電状態ではない場合であっても これらの宽池を充電することができなく なり、 また、 負荷を駆動することができ なく なってしまう。 これは、 チップコンデンサ 1 0 9 に短絡が発生しているとい う異常状態であることを考慮すると、 有効なことではある力、'、 以下に述べるよう な構成にしてもよい。
例えば、 第 3図に示すように、 プラス端子 1 0 5とマイナス端子 1 0 6 との間 に充電器 4 0 0がセッ ト されていることを検出する カスイ ッチ 1 1 1 を設け、 あるいは、 プラス端子 1 0 5とマイナス端子 1 0 6との間の電流方向を検出する 電流方向検出回路 1 1 2 を設け、 リチウムイオン電池 1 0 1、 1 0 2が充電状態 であるか、 放電状態であるかを判定するようにしておく と ともに、 充電状態であ る場合にのみ、 リチウムイオン電池保護回路 1 1 0内の過充電検出回路 1及び容 量素子短絡検出機能付き遅延時間設定回路 2を動作させるようにしておく。 この ようにすれば、 放電状態であるときには、 チップコンデンサ 1 0 9が短絡してい たと しても、 充電禁止信号が出力されることはなく、 負荷を駆動することが可能 となる。
また、 例えば、 第 1図では第 2比較器 2 2の駆動電圧を過充電検出回路 1 内の 〇 R回路 1 5の出力でまかない、 第 2図では定電流源 5 0を過充電検出信号 （0 R回路 1 5のハイ レベル出力） で 0 Nするようにしてもよい。 このようにすれば， 0 R回路 1 5の出力がハイ レベルにならない限り、 第 2比較器 2 2は非動作状態 となる、 すなわち、 過充電検出信号が存しない限り、 第 2比較器 2 2の出力はハ ィ レベルになり得ず、 また、 トランジスタ 6 4は 0 Nになり得ない。 したがって、 チップコンデンサ 1 0 9が短絡したと しても、 リチウムイオン電池 1 0 1、 1 0 2が過充電状態にならない限り、 リチウムイオン電池 1 0 1、 1 0 2の充放電が 可能となる。
以上のよう に、 上記実施形態のリ チウムイオン電池保護回路によれば、 過充電 検出信号に対して遅延時間を与えるための構成要素であるチップコンデンサ 1 0 9が短絡しておらず正^である場合は勿論のこと、 チップコンデンサ 1 0 9が何 らかの原因で短絡しても、 少なく と も過充罨検出の際には、 リチウムイオン電池 の充電を禁止し、 リチウムイオン罨池を過充霄から保護することができる。 これ によ り、 リチウムイオン電源装置の安全性を向上させることができる。 産業上の利用可能性
以上のよう に、 本発明は、 電池の過充電を検出すると、 容量素子を用いて所定 の遅延時間を設けた後、 充電を禁止するが、 その容量素子が短絡したとしても、 少なく とも過充電の検出に対して充電を禁止することができるので、 電池を過充 電から保護する電池保護回路に有用である。 特に、 リ？ "ゥムイオン罨池を保護対 象と したリチウムイオン電池保護回路のように、 外部ノィズなどに起因した過充 電の誤検出をキ ヤ ンセルする必要のある電池保護回路に適している。

Claims

請求の範囲
1 . 電池の過充罨を検出すると、 容量素子を用いて所定の遅延時間を設けた後、 前記電池の.充電を禁止する電池保護回路において、
前記容量素子の短絡を検出する手段を有し、 前記容量素子の短絡を検出すると、 前記電池の充電を禁止することを特徴とする電池保護回路。
2 . 前記容量素子に所定電圧を印加する手段と、 前記容量素子の電圧を検出する 手段と、 前記容量素子の電圧が前記所定電圧よ り も低く なると電池の充電を禁止 する手段とを有することを特徴とする請求項 1 に記載の電池保護回路。
3 . 過充電を検出していないときは前記容量素子に所定電圧 V 2を印加するオフセ ッ ト設定回路と、 過充電を検出しているときは前記容量素子に所定電流を供給す る容量素子充電回路と、 第 1 入力罨圧の方が第 2入力電圧よりも髙く なると出力 がハイ レベルになる第 1 比較器、 第 2比較器と、 該第 1 比較器、 第 2比較器の出 力のどちらか一方でもハイ レベルになると出力がハイ レベルになる 0 R回路とを 有し、 前記第 1 比較器に、 第 1 入力として前記容量素子の電圧を、 第 2入力と し て所定電圧 V Iを、 それぞれ与え、 前記第 2比較器に、 第 1 入力として所定罨圧 V 3を、 第 2入力として前記容量素子の電圧を、 それぞれ与え、 前記所定電圧 V I、 V 2、 V 3の関係が V l > V 2 > V 3であり、 前記 0 R回 のハイレベル出力によって 電池の充電を禁止するこ とを特徴とする請求項 1 に記載の電池保護回路。
4 . 前記オフセッ ト設定回路が、 定電流源とダイオードの接続点に前記容 fi素子 を接铳した構成であることを特徴とする請求項 3に記載の電池保護回路。
5 . 前記オフセッ ト設定回路が、 定電流源と抵抗の接铳点に前記容量素子を接統 した構成であることを特徴とする請求項 3に記載の電池保 回路。
6 . 充電可能な踅池を過充電から保護する電池保護回路であって、 以下のものか らなる ：
充電器が接続される第 1、 第 2端子、'
一端が前記第 1端子に接続された電池の他端に一端が接統され、 他端が前記第
2端子に接続されたスィ ツチ手段、
前記電池の電圧を監視することによって過充電を検出する検出回路、 過充電検出信号を遅延するための容量素子を有する遅延回路、
過充電検出信号が存しないときに前記容量素子に第 1 の所定電圧を印加する電 圧印加手段、
過充電検出信号が存するときに前記容量素子に所定電流を供給する電流供給手 段、
前記容量素子の電圧が前記第 1 の所定罨圧よ り大きい第 2の所定電圧以上にな ると前記スィ ツチ手段を O F Fさせる第 1手段、
過充電検出信号が存するときに前記容量素子の電圧が前記第 1 の所定電圧より 小さい第 3の所定電圧以下であれば前記スィ ッチ手段を O F Fさせる第 2手段。
PCT/JP1997/003375 1996-09-24 1997-09-22 Battery protective circuit WO1998013923A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980703776A KR19990071504A (ko) 1996-09-24 1997-09-22 전지보호회로
US09/068,542 US5945810A (en) 1996-09-24 1997-09-22 Battery protective circuit
EP97941210A EP0871273A4 (en) 1996-09-24 1997-09-22 BATTERY PROTECTION CIRCUIT

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP25149396A JP3731951B2 (ja) 1996-09-24 1996-09-24 リチウムイオン電池保護回路
JP8/251493 1996-09-24

Publications (1)

Publication Number Publication Date
WO1998013923A1 true WO1998013923A1 (en) 1998-04-02

Family

ID=17223626

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1997/003375 WO1998013923A1 (en) 1996-09-24 1997-09-22 Battery protective circuit

Country Status (7)

Country Link
US (1) US5945810A (ja)
EP (1) EP0871273A4 (ja)
JP (1) JP3731951B2 (ja)
KR (1) KR19990071504A (ja)
CA (1) CA2238106A1 (ja)
MY (1) MY120430A (ja)
WO (1) WO1998013923A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3466029B2 (ja) * 1996-09-27 2003-11-10 ローム株式会社 充電器
JPH11299113A (ja) * 1998-04-17 1999-10-29 Seiko Instruments Inc 充放電制御回路と充電式電源装置
SE513667C2 (sv) 1999-01-22 2000-10-16 Ericsson Telefon Ab L M Ett elektroniskt mönsterkort samt en anordning innefattande ett isolationsmaterial
US6522104B1 (en) 1999-10-13 2003-02-18 Xicor, Inc. Method and apparatus for measurement of charge in a battery
WO2001028064A2 (en) * 1999-10-13 2001-04-19 Xicor, Inc. Battery management system
US6501249B1 (en) 1999-10-13 2002-12-31 Xicor, Inc. Battery management system
US7039150B1 (en) 1999-10-13 2006-05-02 Xicor, Inc. Serial interface for a battery management system
US20020154243A1 (en) * 2000-12-19 2002-10-24 Fife Keith Glen Compact digital camera system
JP2003180038A (ja) * 2001-12-11 2003-06-27 Rohm Co Ltd 充電制御装置
JP3857146B2 (ja) * 2002-01-16 2006-12-13 本田技研工業株式会社 ハイブリッド車両の制御装置
EP1365252B1 (en) * 2002-10-29 2004-09-22 Agilent Technologies Inc. a Delaware Corporation Current direction detection
US7193392B2 (en) * 2002-11-25 2007-03-20 Tiax Llc System and method for determining and balancing state of charge among series connected electrical energy storage units
US6972921B1 (en) * 2004-04-05 2005-12-06 Marvell International Ltd. Circuit and method for protecting emergency head-retract
DE102005011081A1 (de) 2005-03-08 2006-09-14 Axel Muntermann Akkumulator und Verfahren zu dessen Betrieb
CN101710628B (zh) * 2009-10-20 2013-03-27 海洋王照明科技股份有限公司 一种电池低压保护电路及电池管理电路
US9042995B2 (en) * 2010-02-03 2015-05-26 Medtronic, Inc. Implantable medical devices and systems having power management for recharge sessions
US9136728B2 (en) 2011-04-28 2015-09-15 Medtronic, Inc. Implantable medical devices and systems having inductive telemetry and recharge on a single coil
JP2014011733A (ja) * 2012-07-02 2014-01-20 Ricoh Co Ltd 遅延回路及び半導体装置
US10033213B2 (en) 2014-09-30 2018-07-24 Johnson Controls Technology Company Short circuit wake-up system and method for automotive battery while in key-off position

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS552818B2 (ja) * 1975-06-10 1980-01-22
JPS5543750Y2 (ja) * 1975-06-17 1980-10-14
JPH04304015A (ja) * 1990-12-21 1992-10-27 Telemecanique 電子スイッチ用短絡保護回路
JPH0533645U (ja) * 1991-10-08 1993-04-30 沖電気工業株式会社 バツテリの過放電防止回路
JPH06303728A (ja) * 1993-04-09 1994-10-28 Sanyo Electric Co Ltd 電池の過電流保護回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS552818A (en) * 1978-06-21 1980-01-10 Hitachi Ltd Solenoid valve
JPS5543750U (ja) * 1978-09-14 1980-03-21
JPS5543750A (en) * 1978-09-21 1980-03-27 Sumitomo Electric Industries Method of fabricating steel pipe sheathed cable
DE3686023T2 (de) * 1985-11-15 1993-03-04 Sanyo Electric Co Ladevorrichtung.
US5142215A (en) * 1990-12-17 1992-08-25 Ncr Corporation Low impedance regulator for a battery with reverse overcharge protection
JPH0533645A (ja) * 1991-07-31 1993-02-09 Suzuki Motor Corp 車両用エンジンの冷却装置
US5530336A (en) * 1992-09-17 1996-06-25 Sony Corporation Battery protection circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS552818B2 (ja) * 1975-06-10 1980-01-22
JPS5543750Y2 (ja) * 1975-06-17 1980-10-14
JPH04304015A (ja) * 1990-12-21 1992-10-27 Telemecanique 電子スイッチ用短絡保護回路
JPH0533645U (ja) * 1991-10-08 1993-04-30 沖電気工業株式会社 バツテリの過放電防止回路
JPH06303728A (ja) * 1993-04-09 1994-10-28 Sanyo Electric Co Ltd 電池の過電流保護回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0871273A4 *

Also Published As

Publication number Publication date
JP3731951B2 (ja) 2006-01-05
EP0871273A4 (en) 2000-05-10
EP0871273A1 (en) 1998-10-14
MY120430A (en) 2005-10-31
US5945810A (en) 1999-08-31
JPH1098832A (ja) 1998-04-14
KR19990071504A (ko) 1999-09-27
CA2238106A1 (en) 1998-04-02

Similar Documents

Publication Publication Date Title
WO1998013923A1 (en) Battery protective circuit
KR101035065B1 (ko) 충전제어 기능 부착 전지팩
KR100341133B1 (ko) 충전/방전 제어회로 및 충전식 전원장치
US5847538A (en) Control circuit for protecting an excess discharge of a battery
JP4392103B2 (ja) 充放電制御回路および充電式電源装置
US6624614B2 (en) Charge and discharge controller
TWI403072B (zh) 充放電控制電路及充電式電源裝置
US12095050B2 (en) Secondary battery protection apparatus and battery pack including temperature sensitive element
JP4380927B2 (ja) 過充電保護回路
US6614205B2 (en) Charge/discharge control circuit and a charging-type power-supply unit
JP3298600B2 (ja) 二次電池保護装置
JPH11164490A (ja) 充電制御方法及び充電制御装置
WO1998034316A1 (en) Power supply monitoring integrated circuit device and battery pack
JP3844063B2 (ja) 二次電池の保護回路
JP2009044823A (ja) 電池パック
WO1998033257A1 (fr) Circuit integre controlant un ensemble alimentation electrique et batterie
KR100479881B1 (ko) 전원 감시용 집적회로장치
JP2011239652A (ja) 電池保護装置及び電池保護用集積回路
JP3622806B2 (ja) 二次電池の過電流検出回路
JP4182313B2 (ja) 二次電池の保護方法及び保護回路
JP4359740B2 (ja) 二次電池の保護回路
JP3299612B2 (ja) 電池の過放電防止回路およびパック電池
JP2002369373A (ja) 電池モジュール
JPH10270091A (ja) 電源監視ｉｃ及び電池パック
JP2002272001A (ja) 二次電池の保護方法、保護回路、および短絡検出回路

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 97191309.9

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CA CN KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 09068542

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1997941210

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2238106

Country of ref document: CA

Ref document number: 2238106

Country of ref document: CA

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1019980703776

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 1997941210

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019980703776

Country of ref document: KR

WWW Wipo information: withdrawn in national office

Ref document number: 1019980703776

Country of ref document: KR

WWW Wipo information: withdrawn in national office

Ref document number: 1997941210

Country of ref document: EP

点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载