+

WO1997035255A1 - Systeme d'ordinateur virtuel reparti - Google Patents

Systeme d'ordinateur virtuel reparti Download PDF

Info

Publication number
WO1997035255A1
WO1997035255A1 PCT/JP1996/000674 JP9600674W WO9735255A1 WO 1997035255 A1 WO1997035255 A1 WO 1997035255A1 JP 9600674 W JP9600674 W JP 9600674W WO 9735255 A1 WO9735255 A1 WO 9735255A1
Authority
WO
WIPO (PCT)
Prior art keywords
computer
virtual
physical
virtual computer
cpu
Prior art date
Application number
PCT/JP1996/000674
Other languages
English (en)
French (fr)
Inventor
Seiji Kataoka
Original Assignee
Hitachi, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi, Ltd. filed Critical Hitachi, Ltd.
Priority to PCT/JP1996/000674 priority Critical patent/WO1997035255A1/ja
Publication of WO1997035255A1 publication Critical patent/WO1997035255A1/ja

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements

Definitions

  • the present invention relates to a distributed virtual computer system in which a plurality of physical computers in which virtual computers are operating under the control of a control program are connected by a coupling mechanism device.
  • the present invention relates to technology that is effective when applied to a distributed virtual computer system that can realize a single system combining virtual computers across physical computers. Background art
  • a control program allocates and simulates the resources of a processing device, thereby realizing a plurality of virtual machines.
  • the virtual computer is defined by defining 0S generation configuration information, virtual machine resource allocation, and CPU service ratio information for each physical computer.
  • the system is operated using console devices for each virtual machine.
  • a plurality of physical computers and a plurality of virtual machines on physical computer is connected to the OS (guest OS) force s each calculation machine units running Objects that can be managed and operated from the console device
  • OS guest OS
  • the virtual computer in the physical computer controlled by the virtual computer control program conventionally logically divides the hardware resource in the physical computer and assigns it to each virtual computer.
  • it is not possible to design and build a flexible virtual computer system which is limited by the hard disk resource capacity built into the computer.
  • the present invention is to collectively manage and operate the entire system composed of a physical computer and a virtual computer in the computer using a virtual computer control program built in a coupling mechanism for connecting and connecting a plurality of physical computers.
  • An object of the present invention is to provide a distributed virtual computer system capable of performing the following.
  • the present invention also provides a distributed virtual system that enables automatic system operation by defining a plurality of patterns of configuration information managed by the coupling mechanism and switching configuration information patterns according to system operation time by timer reservation by a timer function.
  • An object is to provide a computer system.
  • a virtual computer control program in each physical computer is provided with an external input / output interface for sharing a hardware resource between physically divided virtual computers with each other. It is an object of the present invention to provide a single system in which one OS can be operated across physical computers without being limited by the hardware resource capacity of each physical computer by interconnecting them. Disclosure of the invention
  • a virtual computer system is a virtual computer system in which a virtual computer operates on a physical computer under the control of a virtual computer control program, and includes a plurality of physical computers, a virtual computer, and a connection commonly connected by each computer.
  • the distributed virtual computer system composed of the By incorporating a control program that performs simulation control as a computer, this coupling mechanism allows multiple computers to be unitarily operated and managed as a single system.
  • a different identifier code is added to the message so that the virtual computer can be virtualized.
  • Configuration information such as computer resource allocation and CPU service ratio, can be managed by a coupling mechanism, making it easy to operate, including configuration changes, and operation management or physical or virtual computers.
  • connecting each computer with an interface that shares the hardware resources of the computers it is possible to implement not only a virtual computer in which the hardware resources in one physical computer are logically divided, but also multiple computers. This makes it possible to realize a virtual machine that crosses physical computers.
  • operation and management can be performed as a single system by a control program that simulates and controls each computer in the coupling mechanism that is connected by a plurality of physical computers in a shared manner.
  • a control program that simulates and controls each computer in the coupling mechanism that is connected by a plurality of physical computers in a shared manner.
  • an interface for connecting physical computers to share hardware resources of multiple physical computers enables the realization of virtual machines to be performed between multiple computers across physical computers instead of physical computers. And hardware resources can be used effectively.
  • the configuration information of each physical computer, the virtual computer within the physical computer, and the virtual computer across the physical computers is all transmitted by the control program of the coupling mechanism.
  • Manages and simulates, and uses these multiple types of configuration definition files as timer reservation machines By switching the storage file side according to the function, it is possible to flexibly change the configuration according to the operation time when various system configurations are required.
  • FIG. 1 is a schematic block diagram showing a distributed shared computer system according to one embodiment of the present invention
  • FIG. 2 is a schematic block diagram showing a distributed shared computer system constituted by a plurality of virtual computer systems.
  • Fig. 3 is a logical schematic block diagram showing the assignment of each hardware resource to the computer system
  • Fig. 4 is an explanatory diagram showing the identification information of the virtual computer managed by the coupling mechanism (CF) in this embodiment.
  • Fig. 5 is an explanatory diagram showing the data between the coupling device (CF) and the service processor in the physical computer.
  • Fig. 6 is the configuration definition method of the virtual computer system and the processing flow of the IPL of a specific LPAR.
  • FIG. 7 is a flowchart showing switching of the system configuration pattern based on the configuration information of the virtual machine time-scheduled. It is a figure. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 shows the configuration of a distributed computer system according to one embodiment of the present invention.
  • a plurality of physical computers A (CPU-A) 107, a physical computer B (CPU-B) 108, and a physical computer C (CPU-C) 109 are connected.
  • This is a collective model computer system that is shared and connected by the mechanical device (CF) 100. It connects the service processor (SVP) between the CF 100 and the CPU A 107, CPU B 108, and CPU C 109.
  • SVP service processor
  • It consists of a communication control interface 104 and a CPU-A107, CPU-B108, and CPU-C109 that connect the CPUs to each other.
  • CF 100 is a hard disk drive (HD) 101, C Console display unit for exclusive use of F (CD) 102, external timer unit (SY S. T IMER) 110, CPU—A107, CPU-B108, CPU—C109 as a single system computer as a multiprocessor computer system It is composed of a virtual machine simulation control program (HYP) 103 that performs simulation control in a single program.
  • HD hard disk drive
  • SY S. T IMER external timer unit
  • CPU—A107, CPU-B108, CPU—C109 as a single system computer as a multiprocessor computer system
  • It is composed of a virtual machine simulation control program (HYP) 103 that performs simulation control in a single program.
  • Figures 2 and 3 show the system configuration for realizing a virtual machine while occupying and sharing each other's hardware resources with CPU-A107, CPU-B108, and CPU-C109. It is a real computer (bare computer) that runs on one OS (OS 1) 300 without logically dividing the hardware resource, whereas CPU-B 108 and CPU-C 109 are virtual computers.
  • a simulation control program HYP-B200, HYP-C201 that realizes a virtual machine is built in, and hardware resources are logically divided into a plurality of virtual computers LPAR-A202, LPAR-B203, LPAR-C1 ( 20 4), shared by LPAR-C 2 (205) and LPAR-D 206, Guest 0 S 2 (0 S 2) 301, Guest 0S 3 (0 S 3) 302, Guest OS 4 (0 S 4) 303
  • a virtual computer system running on guest 0S5 (OS5) 304 is realized.
  • Fig. 4 shows the identification information of the virtual machine (hereinafter referred to as L PAR) set in the HYP 103 with the built-in CF 100 in the frame format 400 displayed on the CD 102.
  • System name (SYS.NAME) 401 physical computer name (CPU NA ME) 402 when instructing operation
  • virtual computer identifier (L PAR NO) 403 when the target system is LPAR status of each system is composed of a status (STAT US) 404 which indicates the, LPAR N 0403 by way system of interest is specified only when the LPAR, an if not specified the target system power? physical computer power? , CF internal HYP 103 is 0 S force one by SY S.
  • FIG. 5 is a diagram showing a communication data format 506 used for communication between the HYP 103 having the built-in CF 100 and the SVP of the CPU—A 107, CPU-B 108, and CPU—C 109 by the communication control interface 104.
  • the format is a control type code (CLAS S) 501 indicating the type of control such as system reset for LPAR, IPL (Initial Program Load), and activator, an operation content code (ACODE) 502, and a virtual machine.
  • LPAR identification number (LPRNO) 503, ACODE 502 additional code that identifies
  • the communication data configured in this format allows the operator to use the CD 102 to centrally operate the assignment and configuration management of a plurality of LPARs.
  • CPU-B108 Instruction processor in CPU-B108, CPU-C109 between separate CPU-B108 and CPU-C109 which are physically divided, main / extended storage
  • the CPU-B 108 is connected to an external resource sharing interface 106, which has an interface that allows the input and output processors to access and communicate with each other the instruction word and data, and an interface for synchronous control of the instruction processor.
  • CPU—C 109 operates as a single system.
  • the resource sharing interface 106 is between LPAR-C 1 (204) and LPAR-C 2 (205) logically divided by HYP-B 200 and HYP-C 201 in CPU-B 108 and CPU-C 109.
  • LPAR—C l and LPAR—C 2 defined by CD 102 of CF 100 run on one system (SYS, NAME 401) OS 4 (303), and A single system that operates on two 0S is realized.
  • FIG. 6 shows a method of defining the configuration of an LPAR system, which is an operation of the CD 102 by an operator, and a processing flow of an IPL of a specific LPAR.
  • the operator displays the HYP 103 frame with a built-in CF on the CD 102 (step 601), and displays SYS. NAME 401, CPU NAME 402, LPAR.
  • NO 403 is determined and defined (step 602).
  • the LPAR control program frame is set for each LPAR NO 403 (step 603), and the number of IPs, the number of channel paths, and the logical allocation of the raw Z extended storage capacity for each LPAR are defined (step 604).
  • the IPL operation by the operator specifies the SYS. NAME 401 from the CD 102 (step 607), and executes the IPL processing (step 608).
  • the SVP of the CPU having the target LPAR determines the code (CLAS) 501 in the data from the CF 100 (step 609) and damages the ADD I NF 505 into the memory (step 610). ), ADD I NF is determined by the HYP of the CPU (step 6 12) and specified Simulation control of IPL operation on the selected LPAR system (Step 6 13)
  • FIG. 7 shows a configuration change operation flow in which the external timer mounting (SYS. T IMER) 110 is synchronized with the configuration information of the LPAR system.
  • SYS. T IMER external timer mounting
  • the procedure for determining the configuration for each L FAR system by the operator is performed by the same operation as Steps 601 to 606 in FIG. 6, and the determined LPAR configuration is assigned a file name for each business system, and the file name is assigned to the file name.
  • the time required for each configuration and the configuration change time are added to the HD 101 in the CF 100 and saved (step 701). If there is a different system configuration for a plurality of tasks, the file is duplicated and saved in HD 101 with a different file name (step 702).
  • the system configuration file name and the configuration change time stored in HD 101 are registered (step 703). When the configuration change time is reached, a specific system configuration file in HD 101 is registered. (Step 704), and dynamically change the LPAR system to a new system by HYP of each CPU (Step 705) o
  • the loosely-coupled multiprocessor can be controlled as a single system, and the CPU-A 107, CPU-B 108,
  • the data communication with the virtual machine identifier between the CPU-CIO 9 and the HYP-B200 and HYP-C 201 allows the CD 102 to perform centralized operation / management.
  • the external interface 106 that shares resources between physically divided processors, the multiprocessor system operating as a single system is logically partitioned without restrictions such as division loss. It becomes possible to realize a virtual computer system.
  • the present invention provides a distributed virtual computer system in which a plurality of physical computers in which virtual machines are operating under the control of a control program are connected by a coupling mechanism device.
  • This technology is effective when applied to a distributed virtual computer system that enables a dynamic configuration change of the system and realizes a single system that combines virtual computers across physical computers.

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)

Description

明細害 分散形仮想計算機システム 技術分野
本発明は、 制御プログラムの制御下で仮想計算機が動作している複数台の 物理計算機を結合機構装置によつて連結することによる分散形の仮想計算機 システムにおいて、 システムの一元管理、 システムのジェネレーション/コ ンフィグレーシヨン情報と仮想計算機のリソース割り当てや C P Uサービス 比等の定義情報を複数ファィルに複数パターンを保存し、 タイマ予約でファ ィルを切り替えることにより、 動的にシステム構成を替えること力でき、 物 理計算機間を渡る仮想計算機同士を組み合わせたシングルシステムを実現可 能とする分散形の仮想計算機システムに適用して有効な技術に関する。 背景技術
従来仮想計算機システムにおいては、 処理装置のリソースを制御プログラ ムが配分及びシミュレートし、 複数仮想計算機を実現している。 また、 複数 台の物理計算機によつて仮想計算機システムを実現する場合、 物理計算機単 位に 0 Sジェネレーション コンフィグレーション情報及び、 仮想計算機の リソース割り当てや C P Uサービス比情報を定義することによって仮想計算 機を実現し、 仮想計算機単位のコンソール装置によってシステムの運用ノ操 作を行っている。
この種の技術に関連のある公知文献としては、 例えば特開平 5— 1 5 8 7 2 1号公報に記載される 「仮想計算機システム」 力 ί挙げられる。
し力、し、 前記の様な従来技術においては、 複数台の物理計算機及び、 物理 計算機上の複数の仮想計算機は O S (ゲスト O S ) 力 s稼働するそれぞれの計 算機単位に接続されているコンソール装置より管理、 操作できるものの、 物 理的に分割されている他の物理計算機や論理的に分割されている他の仮想計 算機による仮想計算機システムを一括して管理、 操作することはできないと いう問題がある。 また、 仮想計算機制御プログラムによって制御している物 理計算機内の仮想計算機は従来、 その物理計算機内のハ一ドゥエァリソース を論理分割し各仮想計算機に割り当てており、 それによつて分割方法は物理 計算機に内蔵しているハードゥエァリソース容量によって制約され、 柔軟な 仮想計算機のシステム設計及び、 構築が出来ないという問題がある。
そこで本発明は、 複数台の物理計算機を共用接铳する結合機構に内蔵する 仮想計算機制御プログラムを用いて、 物理計算機とその計算機内仮想計算機 によつて構成するシステム全体を一括管理、 操作することができる分散形の 仮想計算機システムを提供することを目的とする。
また、 本発明は、 本結合機構によって管理する構成情報を複数パターン定 義し、 タイマ機能によるタイマ予約により構成情報パターンをシステム運用 時間に従って切り替えることにより、 システム自動運転を可能とする分散形 の仮想計算機システムを提供することを目的とする。
さらに、 本発明は、 それぞれの物理計算機内の仮想計算機制御プログラム に、 物理的に分割している仮想計算機同士のハードゥエァリソースを互いに 共有するための外部入出力インタフェースを設けて、 各制御プログラム間を 相亙接続することにより、 物理計算機単位のハ—ドゥエァリソース容量に制 約されることなく、 物理計算機渡りで 1 O Sが稼働できるシングルシステム を提供することを目的とする。 発明の開示
本発明の仮想計算機システムは、 仮想計算機制御プログラムの制御下で仮 想計算機が物理計算機上で動作する仮想計算機システムであって、 複数台の 物理計算機と仮想計算機及び、 各計算機が共用接続する結合機構によって構 成する分散形仮想計算機システムは、 結合機構に各計算機をすベて仮想計算 機としてシミュレーション制御する制御プログラムを内蔵することによつ て、 本結合機構で複数台の計算機をシングルシステムとして、 一元的に運用 管理するものである。
この場合に、 複数計算機の中の物理計算機もしくは仮想計算機かを識別す るために各計算機と結合機構とで通信を行う際に、 伝文上に異なる識別子 コ一ドを付加することによって、 仮想計算機のリソース割り当てや C P U サービス比等の構成情報を結合機構で管理でき、 一元的に構成変更も含めた 操作カ 易になり、 物理、 仮想計算機を問わず運用管理か^ T能になる。 ま た、 それぞれの物理計算機間で計算機のハードゥエァリソースを共有するィ ンタフェースで接続することにより、 1台の物理計算機内のハードゥエァリ ソースを論理分割した仮想計算機だけを実現するのではなく、 複数の物理計 算機間を渡る仮想計算機を実現することができるようにしたものである。 前記分散形仮想計算機システムによれば、 複数台の物理計算機から共用接 続している結合機構内の各計算機をシミュレーション制御する制御プログラ ムによってシングルシステムとして運用管理ができ、 物理計算機と仮想計算 機とを識別する識別子コードを結合機構、 計算機間を通信する伝文に付加す ることにより、 両種類の計算機ともに一元管理か 能になる。 これにより、 複数コンソールによる構成情報のインスト一ル作業やシステム運用操作等が 無くなる。
また、 複数台の物理計算機のハードゥエァリソースを共有する為の物理計 算機を接続するインタフェースにより、 仮想計算機の実現範囲として物理計 算機単位でなく物理計算機間を渡る複数台の計算機間で実現でき、 ハード ウェアリソ一スを有効活用することができる。
さらに、 O S (オペレーティングシステム) 力 ί稼働するシステム単位とし て、 物理計算機、 物理計算機内の仮想計算機、 物理計算機間を渡る仮想計算 機のそれぞれの構成情報は、 すべて結合機構の制御プログラムによつて管理 及び、 シミュレートし、 それら複数多種の構成定義ファイルをタイマ予約機 能により保存ファイル面を切り替えることにより、 様々なシステム構成が要 求される運用時間帯に合わせて柔軟に構成変更力'可能になる。 図面の簡単な説明
図 1は本発明の一実施例である分散共有形計算機システムを示す概略ブ ロック図であり、 図 2は複数の仮想計算機システムによつて構成される分散 共有形計算機システムを示す概略ブロック図であり、 図 3は計算機システム それぞれのハードゥエァリソースの割り当てを示す論理概略ブロック図であ り、 図 4は本実施例における結合機構装置 (CF) で管理する仮想計算機の 識別情報を示す説明図であり、 図 5は結合機構装置 (CF) と物理計算機内 サービスプロセッサ間のデータを示す説明図であり、 図 6は仮想計算機シス テムの構成定義方法及び、 特定 L PARの I PLの処理フローを示すフロ一 チヤ一ト図であり、 図 7はタイムスケジユーリングされた仮想計算機の構成 情報によって、 システム構成のパターン切り替えを示すフローチヤ一ト図で ある。 発明を実施するための最良の形態
以下、 本発明を図面に従って説明する。
図 1は、 本発明の一実施例の分散形計算機システムの構成を示す。 本実施 例の分散形計算機システムは、 複数台の物理計算機 A (CPU— A) 1 0 7, 物理計算機 B (CPU - B) 1 08, 物理計算機 C (C PU— C) 1 0 9を結合機構装置 (CF)1 00によって共有接続する集合モデル形計算機シ ステムであり、 CF 1 00と CPU— A 1 07, CPU— B 1 08, CPU -C 1 09のサービスプロセッサ (SVP) 間を接続する通信制御インタ フェース 1 04、 及び, CPU— A 1 07, C PU-B 1 08, C PU— C 1 09間を相互に接続する CPU間通信制御インタフェース 1.05, 1 06 によって構成する。 C F 100は、 ハ一ドディスク装置 (HD) 1 0 1、 C F専用コンソールディスプレイ装置 (CD) 102、 外部タイマ装置 (S Y S. T IMER) 1 10, CPU— A 107, C PU-B 1 08, CPU— C 109をマルチプロセッサ形計算機システムとしてシングルシステムィ メ一ジでシミュレ一ション制御する仮想計算機シミュレーション制御プログ ラム (HYP) 103から構成されている。
図 2、 図 3は CPU— A107, CPU-B 108, CPU— C 109力 お互いのハードゥエァリソースを占有、 共有しながら仮想計算機を実現する システム構成を示しており、 CPU— A 107は、 ハ一ドゥエァリソースを 論理分割せずに 1つの OS (OS 1) 300で稼働する実計算機 (ベア形計 算機) であり、 それに対し CPU— B 108, CPU— C 109は、 仮想計 算機を実現するシミュレーション制御プログラム HYP— B 200, HYP -C 201を内蔵しハードウェアリソースを論理的に分割して複数の仮想計 算機 LPAR—A202, L P AR-B 203, LPAR— C 1 (20 4) , LPAR-C 2 (205) , LPAR-D 206で共有し、 ゲスト 0 S 2 (0 S 2) 301, ゲスト 0S 3 (0 S 3) 302, ゲスト OS 4 (0 S 4) 303, ゲスト 0S 5 (OS 5) 304で稼働する仮想計算機システ ムを実現する。
図 4は CF 100内蔵の HYP 103に設定された仮想計算機 (以下、 L PARとする) の識別情報を、 CD 102に表示されるフレーム形式 400 で示したものであり、 動作の対象となるシステムのシステム名称 (SYS. NAME) 401、 動作の指示を行う場合の物理計算機名称 (CPU NA ME) 402、 対象となるシステムが LPARの場合の仮想計算機識別子 (L PAR NO) 403、 各システムの状態を示すステータス (STAT US) 404から構成されており、 LPAR N 0403は対象となるシス テムが LPARの時のみ指定するもので、 指定しない場合は対象となるシス テム力 ?物理計算機となる力 ?、 CF内蔵の HYP 103は本フレームの SY S. NAME 401によって 1つの 0 S力 ?稼働するシステムを識別してお り、 物理計算機、 LPARを問わず LPARシステムとしてシミュレート し て管理/制御する。 複数物理計算機間に渡った L PAR同士で 1つの 0 Sが 稼働する場合は、 1つの SYS. NAME 401に対し、 複数の C PU N AME 402, LPAR N 0403を指定する。 各 L P A Rシステムの必 要なリソース (チャネル、 主ノ拡張メモリ等) の割り当てや C PUサービス 比等の構成定義情報は、 フレーム 400内の LFAR NO 403に対応し た別 LPAR制御フレームによりオペレータは CD 102上で定義し、 CP U NAME 402で示す物理計算機の S V Pに対し定義情報を通信制御ィ ンタフェース 104経由でダウンロードし、 各物理計算機 108, 109内 の HYP— B 200, HYP-C 201によって L P A Rシステムを実現す o
図 5は通信制御ィンタフエース 104によって CF 100内蔵の HYP 1 03と CPU— A 107, CPU-B 108, CPU— C 109の SVP間 の通信に使用する通信データ形式 506を示す図であり、 本データフォー マッ トは L PARに対するシステムリセッ ト、 I PL (Initial Program Load) 、 ァクティべイト等の制御の種類を示す制御種類コード (CLAS S) 501と動作内容コ一ド (ACODE) 502、 仮想計算機を識別する LPAR識別番号 (LPRNO) 503、 ACODE 502の付加コード
(SCODE) 504、 付加情報 (ADD I NF) 505から構成される。 このフォーマツ トで構成する通信データによりオペレータは、 CD 102を 使用して複数 L P A Rの割り付け、 構成管理を一元的に操作することができ る。
次に、 CPU— B 1 08, CPU— C 1 09内で実現する LPARシステ ム 204, 205同士を、 1つのゲスト OS (OS 4) 303で稼働させる 実施例について説明する。
物理的に分割している別々の C PU— B 108, CPU— C 109間に、 CPU— B 108, CPU— C 1 09内の命令プロセッサ、 主/拡張記憶装 置、 入出力プロセッサ同士が相互に命令語、 データをアクセスでき通信でき るインタフェース及び、 命令プロセッサの同期制御用のィンタフェースを有 する外部接続資源共有インタフェース 106を接続することにより、 CPU -B 108, CPU— C 109がシングルシステムとして動作する。 その資 源共有インタフェース 106は、 CPU— B 108, CPU— C 109内の HYP-B 200, HYP— C201によつて論理分割された L P A R— C 1 (204) , LPAR-C 2 (205) 間の通信経路を形成し、 CF 1 0 0の CD 102によつて定義された LPAR— C l, LPAR— C 2は 1つ のシステム (SYS, NAME 401) OS 4 (303) で稼働し、 1つの 0 Sで動作するシングルシステムを実現する。
次に、 本実施例の動作について説明する。
図 6は、 オペレータによる CD 102の操作である LPARシステムの構 成定義方法及び、 特定 LPARの I PLの処理フローを示す。 先ず、 オペ レータは CD 102上に CF内蔵の HYP 103フレームを表示し (ステツ プ 601) 、 SYS. NAME 401, CPU NAME 402, LPAR
NO 403を決定し定義する (ステップ 602) 。 その LPAR NO 4 03毎に LPAR制御プログラムフレームを ¾ ^し (ステップ 603) 、 L PAR毎の I P台数、 チャネルパス数、 生 Z拡張記憶容量の論理割り当てを 定義し (ステップ 604) 、 各物理計算機 CPU— A 107, CPU— B 1 08, CPU— C I O 9の S VPへダウンロードして (ステップ 605) 各 CPUの HYPにより LPARシステムを実現する (ステップ 606) 。
L PARシステムを構成した後、 オペレータによる I P L操作は、 CD 1 02から SYS. NAME401を指定し (ステップ 607) 、 I PL処理 を実行する (ステップ 608) 。 対象 LPARを有する CPUの S VPは、 CF 100からのデ一タ内のコード (C LAS S) 50 1を判定し (ステツ プ 609) 、 ADD I NF 505をメモリに害き込み (ステップ 61 0) 、 その CPUの HYPにより ADD I NFを判定し (ステップ 6 12) 、 指定 された L PARシステムに I P L動作をシミュレーション制御する (ステツ プ 6 13 )
図 7は、 外部タイマ装憧 (S YS. T IMER) 1 10と L PARシステ ムの構成情報とを同期させた構成変更動作フローを示す。
オペレータによる L FARシステム毎の構成を決定する手順は、 図 6内の ステップ 601からステップ 606と同様のオペレーションにて行い、 決定 した L PAR構成を業務システム単位にファイル名を付け、 そのファイル名 に、 それぞれの構成を要求する時間、 構成変更時間を付加して CF 1 00内 の HD 101に落とし込み保存する (ステップ 701) 。 複数業務による異 なるシステム構成がある場合は、 ファイルを複¾ ^成し HD 101の中に別 ファイル名で保存する (ステップ 702) 。 SYS. T IMER 1 1 0に は、 HD 101内に保存されているシステム構成ファイル名と構成変更時間 とを登録し (ステップ 703) 、 構成変更時間定刻になると HD 101内の ある特定システム構成ファイルをロードし (ステップ 704) 、 各 CPUの HYPにより LPARシステムを新システムに動的に変更する (ステップ 7 05) o
本実施例の分散形仮想計算機システムによれば、 CF 100に HYP 10 3を内蔵することにより、 疎結合形マルチプロセッサをシングルシステムと して制御可能とし、 CPU— A 107, CPU— B 108, CPU— C I O 9及び、 HYP— B200, HYP-C 201間を仮想計算機識別子を有す るデータ通信により、 CD 102による一元操作/管理カ呵能となる。 ま た、 物理的に分割されているプロセッサ間に資源を共有する外部ィンタ フェース 1 06を備えることにより、 上記シングルシステムとして運転して いるマルチプロセッサシステムを分割損等の制約も無く、 論理分割する仮想 計算機システムを実現すること力可能になる。 産業上の利用可能性 以上のように、 本発明は、 制御プログラムの制御下で仮想計算機が動作し ている複数台の物理計算機を結合機構装置によって連結することによる分散 形の仮想計算機システムにおいて、 システムの一元管理や、 システムの動的 構成変更を可能とし、 物理計算機間を渡る仮想計算機同士を組み合わせたシ ングルシステムを実現可能とする分散形の仮想計算機システムに適用して有 効な技術である。

Claims

請求の範囲
1 .複数台の物理計算機を結合機構によって連結する分散形仮想計算機シス テムであって、 前記複数台の物理計算機のうち少なくとも 1台は仮想計算機 制御プログラムの制御下で複数の仮想計算機が動作しているものであり、 前 記結合機構に前記物理計算機と前記仮想計算機とを一括してシミュレーショ ン制御する制御プログラムを内蔵し、 該制御プログラムは各計算機との通信 伝文上の識別子により物理計算機か仮想計算機かを識別して各計算機を制御 することを特徴とする分散形仮想計算機システム。
2 .前記仮想計算機毎の少なくともリソースの割り当てを含む構成定義情報 を前記結合機構から当該仮想計算機にダウンロードすることを特徴とする請 求項 1記載の分散形仮想計算機システム。
3 .前記構成定義情報を前記結合機構に複数種類用意し、 前記仮想計算機の 構成定義を動的に変更することを特徴とする請求項 2記載の分散形仮想計算 機システム。
4 .前記結合機構にタイマ機構を付加し、 予約時間を契機として前記仮想計 算機の構成定義を変更することを特徴とする請求項 3記載の分散形仮想計算 機システム。
5 .複数台の物理計算機の各ハードゥエァリソースを相互にアクセスするた めの通信インタフェース及び各物理計算機の命令プロセッサ間の同期用ィン 夕フェースを含む外部接続資源共有ィンタフエースを前記物理計算機間に設 け、 前記複数台の物理計算機上で動作する仮想計算機間を前記ィンタフエ一 スで相互接続することにより、 別々の物理計算機間渡りで、 仮想計算機同士 力?1つのォペレ一ティングシステムでシングルシステムとして動作すること を特徴とする分散形仮想計算機システム。
PCT/JP1996/000674 1996-03-15 1996-03-15 Systeme d'ordinateur virtuel reparti WO1997035255A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP1996/000674 WO1997035255A1 (fr) 1996-03-15 1996-03-15 Systeme d'ordinateur virtuel reparti

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1996/000674 WO1997035255A1 (fr) 1996-03-15 1996-03-15 Systeme d'ordinateur virtuel reparti

Publications (1)

Publication Number Publication Date
WO1997035255A1 true WO1997035255A1 (fr) 1997-09-25

Family

ID=14153047

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1996/000674 WO1997035255A1 (fr) 1996-03-15 1996-03-15 Systeme d'ordinateur virtuel reparti

Country Status (1)

Country Link
WO (1) WO1997035255A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002287996A (ja) * 2001-03-01 2002-10-04 Internatl Business Mach Corp <Ibm> 構成可能なデータ処理システムで端末のプロファイルを保守する方法および装置
JP2003067352A (ja) * 2001-08-30 2003-03-07 Nec Corp パーティション構成変更方式、パーティション構成変更方法およびパーティション構成変更用プログラム
JP2009201089A (ja) * 2007-05-21 2009-09-03 Nec Infrontia Corp 主装置、該主装置への多機能ユニットの実装方法及びそのプログラム
EP2124396A1 (en) 2008-05-19 2009-11-25 NEC Infrontia Corporation Slot interface access unit, method thereof, and program thereof, as well as redundancy configuration of main unit, and replacing method of the same
US7761640B2 (en) 2007-05-21 2010-07-20 Nec Infrontia Corporation Slot interface access device, slot interface access method, and program therefor
JP2010231601A (ja) * 2009-03-27 2010-10-14 Nec Corp グリッドコンピューティングシステム、リソース制御方法およびリソース制御プログラム
US8244949B2 (en) 2007-05-18 2012-08-14 Nec Infrontia Corporation Slot interface access unit, method thereof, and program thereof, as well as redundancy configuration of main unit, and replacing method of the same
JP2012226427A (ja) * 2011-04-15 2012-11-15 Hitachi Ltd リソース管理方法及び計算機システム
US8473774B2 (en) 2007-05-18 2013-06-25 Nec Infrontia Corporation Main device redundancy configuration and main device replacing method
JP2015230586A (ja) * 2014-06-05 2015-12-21 株式会社三菱東京Ufj銀行 情報処理装置、プログラムおよび記録媒体
JP2020123382A (ja) * 2020-04-16 2020-08-13 株式会社三菱Ufj銀行 制御プログラム
US10761859B2 (en) 2017-05-19 2020-09-01 Fujitsu Limited Information processing system, management device, and method for controlling information processing system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05158721A (ja) * 1991-12-10 1993-06-25 Hitachi Ltd 仮想計算機システム
JPH05324362A (ja) * 1992-05-15 1993-12-07 Fujitsu Ltd 計算機システム間の通信割込み制御方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05158721A (ja) * 1991-12-10 1993-06-25 Hitachi Ltd 仮想計算機システム
JPH05324362A (ja) * 1992-05-15 1993-12-07 Fujitsu Ltd 計算機システム間の通信割込み制御方式

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7039692B2 (en) 2001-03-01 2006-05-02 International Business Machines Corporation Method and apparatus for maintaining profiles for terminals in a configurable data processing system
JP2002287996A (ja) * 2001-03-01 2002-10-04 Internatl Business Mach Corp <Ibm> 構成可能なデータ処理システムで端末のプロファイルを保守する方法および装置
JP2003067352A (ja) * 2001-08-30 2003-03-07 Nec Corp パーティション構成変更方式、パーティション構成変更方法およびパーティション構成変更用プログラム
US8473774B2 (en) 2007-05-18 2013-06-25 Nec Infrontia Corporation Main device redundancy configuration and main device replacing method
US8244949B2 (en) 2007-05-18 2012-08-14 Nec Infrontia Corporation Slot interface access unit, method thereof, and program thereof, as well as redundancy configuration of main unit, and replacing method of the same
US8285905B2 (en) 2007-05-18 2012-10-09 Nec Infrontia Corporation Redundancy configuration and replacement method in a system including a master main unit and slave main units
AU2008201942B2 (en) * 2007-05-21 2013-06-13 Nec Platforms, Ltd. Slot interface access device, slot interface access method , and program therefor
JP2009201089A (ja) * 2007-05-21 2009-09-03 Nec Infrontia Corp 主装置、該主装置への多機能ユニットの実装方法及びそのプログラム
US7761640B2 (en) 2007-05-21 2010-07-20 Nec Infrontia Corporation Slot interface access device, slot interface access method, and program therefor
EP2124396A1 (en) 2008-05-19 2009-11-25 NEC Infrontia Corporation Slot interface access unit, method thereof, and program thereof, as well as redundancy configuration of main unit, and replacing method of the same
EP3232612A1 (en) 2008-05-19 2017-10-18 NEC Platforms, Ltd. Redundancy configuration of main unit, and replacing method of the same
JP2010231601A (ja) * 2009-03-27 2010-10-14 Nec Corp グリッドコンピューティングシステム、リソース制御方法およびリソース制御プログラム
JP2012226427A (ja) * 2011-04-15 2012-11-15 Hitachi Ltd リソース管理方法及び計算機システム
JP2015230586A (ja) * 2014-06-05 2015-12-21 株式会社三菱東京Ufj銀行 情報処理装置、プログラムおよび記録媒体
US10761859B2 (en) 2017-05-19 2020-09-01 Fujitsu Limited Information processing system, management device, and method for controlling information processing system
JP2020123382A (ja) * 2020-04-16 2020-08-13 株式会社三菱Ufj銀行 制御プログラム

Similar Documents

Publication Publication Date Title
US11775335B2 (en) Platform independent GPU profiles for more efficient utilization of GPU resources
CN102177509B (zh) 虚拟化存储分配方法
EP0917057B1 (en) Multiprocessor computer architecture with multiple operating system instances and software controlled resource allocation
US6247109B1 (en) Dynamically assigning CPUs to different partitions each having an operation system instance in a shared memory space
US7581229B2 (en) Systems and methods for supporting device access from multiple operating systems
US6633916B2 (en) Method and apparatus for virtual resource handling in a multi-processor computer system
US6260068B1 (en) Method and apparatus for migrating resources in a multi-processor computer system
US8776050B2 (en) Distributed virtual machine monitor for managing multiple virtual resources across multiple physical nodes
US6226734B1 (en) Method and apparatus for processor migration from different processor states in a multi-processor computer system
US20090132683A1 (en) Deployment method and system
US6199179B1 (en) Method and apparatus for failure recovery in a multi-processor computer system
KR102103596B1 (ko) 계산 작업을 처리하기 위한 컴퓨터 클러스터 장치 및 이를 작동시키기 위한 방법
JP6564838B2 (ja) インダストリアル・インターネットオペレーティングシステムに基づくマルチオペレーティングシステム運行方法および装置
EP1508855A2 (en) Method and apparatus for providing virtual computing services
WO1997010549A1 (fr) Systeme de calcul electronique
EP1856609A1 (en) Method, apparatus and system for dynamically reassigning memory from one virtual machine to another
WO1997035255A1 (fr) Systeme d&#39;ordinateur virtuel reparti
CN114816665B (zh) 混合编排系统及超融合架构下虚拟机容器资源混合编排方法
KR20090121105A (ko) 마스터 부트 레코드가 저장되어 있는 저장매체, 이를포함하는 컴퓨터 시스템 및 그 부팅방법
JP2766424B2 (ja) 論理ボリューム装置
KR20160105636A (ko) 멀티 노드 시스템의 서버 가상화 방법 및 그 장치
CN118819873B (zh) 虚拟功能的管理方法、计算机设备、介质及系统
CN113377490B (zh) 虚拟机的内存分配方法、装置和系统
WO2006028520A1 (en) Migration of tasks in a computing system
JPH06110717A (ja) 複合計算機システム

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase
点击 这是indexloc提供的php浏览器服务,不要输入任何密码和下载