+

WO1997033370A1 - Circuit de commande compense en temperature - Google Patents

Circuit de commande compense en temperature Download PDF

Info

Publication number
WO1997033370A1
WO1997033370A1 PCT/JP1997/000103 JP9700103W WO9733370A1 WO 1997033370 A1 WO1997033370 A1 WO 1997033370A1 JP 9700103 W JP9700103 W JP 9700103W WO 9733370 A1 WO9733370 A1 WO 9733370A1
Authority
WO
WIPO (PCT)
Prior art keywords
temperature
output
signal
correction
amplitude
Prior art date
Application number
PCT/JP1997/000103
Other languages
English (en)
French (fr)
Inventor
Toshiyuki Okayasu
Satoshi Iwamoto
Original Assignee
Advantest Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corporation filed Critical Advantest Corporation
Priority to US08/913,350 priority Critical patent/US5973542A/en
Priority to DE19780296T priority patent/DE19780296C2/de
Priority to GB9722767A priority patent/GB2316559B/en
Publication of WO1997033370A1 publication Critical patent/WO1997033370A1/ja
Priority to US09/121,953 priority patent/US6094085A/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924Voltage or current aspects, e.g. driver, receiver
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14Modifications for compensating variations of physical values, e.g. of temperature
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00369Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits

Definitions

  • FIG. 4 is a block diagram of a final stage driver circuit having a complementary structure according to the prior art, and includes a bias circuit 40, output elements 31 and 32, and an output resistor 4 for output impedance matching.
  • Figure 5 shows a pin driver basic circuit for one channel that drives device pins of a device under test (DUT) in an IC tester, and shows a specific example of a driver circuit without temperature compensation.
  • DUT device under test
  • FIG. 2 is a specific driver circuit diagram with temperature correction showing one example of the embodiment according to the present invention.
  • FIG. 3 shows an input / output characteristic correction explanatory diagram for explaining the principle of temperature correction in the present invention, and the basic principle of temperature correction will be described.
  • Figure 3 (A) shows the ideal characteristics required for the output voltage, where the input level and output level are in the initial proportional relationship.
  • FIG. 3B shows a characteristic state after the output elements 31 and 32 have changed to non-linear characteristics due to element junction heat generation.
  • the correction circuit corrects the non-linear characteristic of the inverse characteristic to the correction circuit.
  • the principle is that the driver circuit is corrected to almost the original linearity and reduces the shadow S of the temperature change.
  • the correction circuits 37 and 38 receive the temperature detection signals H22 and L23 from the power monitoring circuits H35 and L36, respectively, and supply them to the timing adjustment circuit 39 and the bias circuit 40 (ViH, ViL). Generate 51, 52, 53, 54.
  • the timing adjustment circuit 39 is a circuit configuration example of the level shifter 2 and the variable delay gate.
  • the variable delay means a plurality of gates are connected in series, the correction supply power signals 53 and 54 are received, and the power supply voltage of the plurality of gates is changed so that the propagation delay time between input and output can be fine-tuned and varied. It has a delay means.
  • the level shifter 2 is a circuit that receives an input signal 1 and generates a differential signal and shifts the signal to a predetermined voltage level.
  • each of which is supplied to the timing adjustment circuit 39 and the bias circuit 40 (ViH, ViL) and generates and outputs the correction power supply signals 51, 52, 53, 54.
  • the temperature of the entire chip may be detected by a temperature sensor and added.
  • variable amplitude means function that is, an output amplitude and output impedance temperature correction means can be realized, and as a result, the temperature dependency of the amplitude of the output signal is greatly improved. The effect is obtained.
  • This also has the advantage that the necessity of maintaining a constant circuit ambient temperature by forced air cooling and an air conditioner can be eliminated.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)
  • Manipulation Of Pulses (AREA)

Description

明 細 書 温度補正付き ドライバ回路 技術分野
この発明は、 電子機器に適用されるパルス波信号を出力すべき ドライ バ回路において、 温度変化に対しても安定した所定波形及び所定タイ ミ ングの信号出力を実現する ドライバ回路の温度補正回路に関する。 背景技術
図 4は、 従来技術によるコンプリメンタリ構成の最終段ドライバ回路 のブロック図であり、 バイアス回路 40と、 出力素子 31、 32と、 出 力インピーダンス整合用の出力抵抗 4で成る。 図 5は、 I C試験装置に おける被試験デバイス (DUT) のデバイスピンを駆動する 1チャンネ ル分のピン ドライバ基本回路であり、 温度補正無し ドライバ回路の具体 的回路例である。
本例の出力素子 31、 32は CMOSト ランスファ . ゲー トを使用し ている。
最終段の出力素子 31、 32は、 パルス波形や動作スピー ドに伴い電 力消費が変わり、 素子ジャンクショ ン温度も変化して出力特性が変化し てしまう。 この結果、 当初の出力波形、 伝播遅延の変動に伴う出力タイ ミングが変動してくる。
図 6に温度上昇による出力素子のゲ一ト電圧に対する ドレイン電流特 性図の一例を示す。 一般に MOSFETでは温度が上昇すると、 Vt 1 0で示したスレツショルド電圧及びドレイン電流が低下する。 この結果 、 当初のバイアス点 9の ドレイ ン電流 I d 7が低下してしまう: この影 響を受けて、 図 7 ( a ) の出力信号 3に示すように出力レベルが時間の 経過と共に低下してしまう難点がある。
但し、 出力に負荷抵抗等が接続されている場合、 無負荷の場合には出 カレペルの変動は無い。 但し、 スイ ッチング . タイ ミ ング、 出力イ ンピ —ダンスは変動する。
本発明は、 その出力インピーダンスを一定に保つことを目的とする。 また、 図 7 ( b ~ d ) に出力信号 3のタイミング変化の発生例を示す
。 即ち入力信号 1に対し、 図 7 ( c ) に示す当初の出力信号 3の所定遅 延量 1 1が、 図 7 ( d ) に示すように、 温度変化に伴って Δ t 6の時間 の遅延変動をもたらす。 つまりタイ ミ ングのズレが生ずる不具合をもた らす難点がある。
他方、 高精度が要求される ドライバ回路においては、 強制空冷と空調 装置により一定の回路周囲温度を維持する外部装置を設けて対処する必 要があり、 利用上の難点となる場合がある。
上記説明のように、 温度補正の無いドライバ回路においては、 出力素 子 3 1、 3 2での電力消費に伴う発熱変動に伴って、 当初の出力振幅や 出力タイミングから変化してしまい、 この結果、 精度の良い波形振幅、 精度の良いタイミ ングのドライバ回路とは言えず、 利用上の難点となつ ている。
そこで本発明は、 出力段のドライバの消費電力が主な発熱源である点 に着目して、 これを検出しバイアス回路の補正制御することで、 比較的 安定した波形振幅、 出カタイミングの温度補正付き ドライバ回路を実現 することを目的とする。 発明の開示
本発明の構成では、 出力素子 3 1、 3 2の温度変化やチップの温度変 化を検出する温度検出手段を設け、 温度検出手段からの温度検出信号を 受けて、 入力信号 1に対する出力信号 3の出力タイミ ングを温度補正す る出力タイ ミ ング温度補正手段を設け、 温度検出手段からの温度検出信 号を受けて、 出力信号 3の出力振幅の温度補正をする出力振幅温度補正 手段を設ける構成手段にする。
これにより、 コンプリメンタリ構成の出力素子 3 1、 3 2を有し、 入 力信号 1を受けて、 所定の振幅、 所定の出力タイ ミ ングの出力信号 3を 出力する ドライバ回路の温度補正回路において、 出力段のドライバであ る出力素子 3 1、 3 2の消費電力に対応して安定な波形振幅と、 出カタ ィ ミングを発生する ドライバ回路が実現できる。
温度検出手段としては、 出力素子 3 1、 3 2自体に流れる電流を検出 することで温度検出手段とし、 あるいは出力素子 3 1、 3 2に接した温 度センサによる温度検出手段とし、 あるいはチップ全体の温度を検出す る温度検出手段とする温度補正付き ドライバ回路の構成手段がある。 また、 出力タイ ミング温度補正手段としては、 温度検出手段からの温 度検出信号を受けて、 可変遅延手段である直列接続された複数ゲ一 トに 供給する正負電源電圧を制御し、 この電源電圧制御により入出力信号の 伝播遅延を制御して出力タイミングの温度補正手段とする温度補正付き ドライバ回路の構成手段がある。
また、 出力振幅及び出力インピーダンス温度補正手段としては、 温度 検出手段からの温度検出信号を受けて、 可変振幅手段であるバッファ回 路に供給する正負電源電圧を制御し、 この電源電圧制御により入力信号 に対する出力信号の振幅を制御して出力振幅の温度補正手段とする温度 補正付き ドライバ回路の構成手段がある。
より具体的解決手段の構成としては、 出力最終段の出力素子 3 1、 3 2に流れる電流を検出抵抗 3 3、 3 4を設けて、 両端の電圧信号から出 力素子 31、 32の温度検出手段とする電力モニタ回路 H35、 L 36 を各々設け、 電力モニタ回路 H35、 L 36からの温度検出信号 H22 、 L23を受けて、 タイミング調整回路 39とバイアス回路 40に与え る補正信号 51、 52、 53、 54を生成する補正回路 37、 38を設 け、 補正回路 37、 38からの補正信号 53、 54を受けて、 入力信号 1に対する出力信号 3の出力タイミ ング温度補正手段とするタイ ミング 調整回路 39を設け、 補正回路 37、 38からの補正信号 51、 52を 受け、 タイ ミング調整回路 39からの駆動信号 H41、 L42を受けて 、 出力素子 31、 32への出力振幅を温度補正した ドライブ信号を出力 する出力振幅及び出カインピ一ダンス温度補正手段とするバイアス回路 40を設ける温度補正付き ドライバ回路の構成手段がある。 図面の簡単な説明
図 1は、 本発明による温度補正付き ドライバ回路のブロック図である 。
図 2は、 本発明による実施例の 1例を示す具体的な温度補正付き ドラ ィバ回路図である。
図 3は、 本発明における温度補正の原理を説明するための入出力特性 補正説明図である。
図 4は、 従来の温度補正無し ドライバ回路の構成ブロック図である。 図 5は、 従来の温度補正無しドライバ回路の具体的回路例である。 図 6は、 温度上昇による出力素子のゲ— ト電圧に対する ドレイ ン電流 特性図例を示す。
図 7 (a) は、 温度上昇による出力レベルの経過変動を説明する図で ある。
図 7 (b〜d) は、 温度上昇による出力信号の出力タイ ミ ングの変動 を説明する図である。 発明を実施するための最良の形態
図 1は、 本発明による温度補正付き ドライバ回路のプロック図である 。 図 2は、 本発明による実施例の 1例を示す具体的な温度補正付き ドラ ィバ回路図である。 図 3は、 本発明による補正の原理を説明するための 説明図である。
( 1 ) 先ず図 3に本発明における温度補正の原理を説明するための入出 力特性補正説明図を示して、 温度補正の基本原理を説明する。 図 3 (A ) は、 出力電圧として要求される理想特性を示し、 入力レベルと出カレ ベルが当初の比例関係伏態にある。 図 3 (B) は、 出力素子 31、 32 の素子ジャ ンクシ ョ ン発熱に伴い、 非直線特性に変化した後の特性状態 である。 この非直線特性を受けて、 図 3 (C) に示すように本発明では 補正回路で逆特性の非直線特性の補正を補正回路に与える。 この結果、 図 3 (D) に示すように、 ほぼ本来の直線性に補正されて温度変化の影 Sを低減したドライバ回路とする原理である。
(2) 次に本発明の温度補正付き ドライバ回路のプロック図を図 1に示 して以下に説明する。
構成は、 出力素子 31、 32と、 電流検出抵抗 33、 34と、 差動ァ ンプ 33 b、 34bと、 電力モニタ回路 H35、 L36と、 補正回路 3 7、 38と、 タイミング調整回路 39と、 バイアス回路 40とで成る。 電流検出抵抗 33、 34は、 各出力素子 31、 32に流れる消費電流 を検出する抵抗であり、 差動アンプ 33 b、 34bは、 各々出力素子 3 1、 32の電源端に供給する電源を安定化する為のものである。
電力モニタ回路 H35、 L36は、 各々電流検出抵抗 33、 34両端 の電位差を検出して、 対応する補正回路 37、 38に温度検出信号 H2 2、 L 23を供給する。
補正回路 37、 38は、 電力モニタ回路 H35、 L36からの温度検 出信号 H22、 L23を各々受けて、 タイ ミ ング調整回路 39とバイァ ス回路 40に与える (ViH、 ViL) 補正用供給電源信号 51、 52、 5 3、 54を生成する。
タイ ミ ング調整回路 39は、 内部に可変遅延手段が設けてあり、 補正 回路 37、 38からの遅延補正信号 53、 54を受けて、 出力素子 31 、 32へ与える駆動信号 H41、 L42のタイミング遅延量を補正調整 する回路である。
バイアス回路 40は、 内部に可変振幅手段が設けてあり、 上記駆動信 号 H41、 L42を受け、 補正回路 37、 38からの遅延補正信号 51 、 52を受けて、 出力振幅を補正したドライブ信号を対応する出力素子 31、 32の入力端へ各々供給する回路である。
(3) 次に、 図 1の構成ブロックに対応する具体的ドライバ回路の一例 を図 2に示す。
タイミング調整回路 39は、 レベルシフタ 2と可変遅延ゲー トの回路 構成例である。 この可変遅延手段例では複数ゲートを直列接続し、 補正 用供給電源信号 53、 54を受けて、 この複数ゲー トの電源電圧を変化 させることで入出力間の伝播遅延時間が微調整可変の機能とした遅延手 段を有している。 レベルシフタ 2は、 入力信号 1を受けて差動の信号を 生成して所定の電圧レベルにシフ トする回路である。
電力モニタ回路 H35、 L 36内の積分回路 f H 20、 f L 21は、 電流検出抵抗 33、 34で検出した脈流電圧を積分して平均化した信号 として補正回路へ供給する。
補正回路 37、 38は、 補正係数回路と加算器と減算器の回路構成例 である。 電力モニタ回路 H35、 L 36からの温度検出信号 H 22、 L ?
23を各々受けて、 タイミング調整回路 39とバイアス回路 40に与え る (ViH、 ViL) 補正用供給電源信号 51、 52、 53、 54を生成し て出力する。
ここで補正回路 37、 38内にある補正係数回路 K43、 K44、 Κ 45、 Κ46は、 電力モニタ回路 H35、 L 36からの信号を受けて、 出力素子 31、 32の振幅温度特性や出力タイミ ング温度特性の温度変 化曲線に対応して個々に補正するゲイン調整やカーブ調整を微調整する 部分であり、 予め調整された状態にある。 ここでカーブ調整手段として は半導体の非直線特性を利用してカーブフイツ 卜させる例がある。 これ によってゲインノカーブが補正された信号が加算器と減算器の一端にそ れぞれ供給される。 各加算器と減算器は、 これにより対応するタイ ミ ン グ調整回路 39やバイアス回路 40への供給電源 (ViH、 ViL) を微調 整した後供給する。 この結果、 タイミング調整回路 39側では複数ゲー ト段数による伝播遅延を微調整可変する機能を実現し、 また、 バイアス 回路 40側では出力素子 31、 32をドライブする振幅を微調整可変す る機能が実現されることとなる。
このように構成することで、 出力素子 31、 32での電力消費に伴う 発熱変動に伴って、 当初の出力振幅及び出カインピ一ダンスや出力タイ ミングの変動を補正でき、 この結果、 精度の良い安定な波形振幅、 精度 の良いタイ ミ ングの ドライバ回路が実現できる。
(4) 上記図 2に示す実施例では、 CMOSト ランスフ ァ · ゲー トを用 いた具体的ドライバ回路を示したが、 バイポーラ回路で構成しても良く 、 これに対応した周辺回路で構成することで同様に実施可能である。
(5) 上記実施例の説明では、 出力素子 31、 32の温度変化の検出 を電力モニタ回路 H35、 L 36で検出する構成例で説明していたが、 所望により、 サ一ミスタゃポジスタ等の温度センサを出力素子 31、 3 „
2に接して設け、 あるいはチップ全体の温度を温度センサにより検出し 、 これを加算してもよい。
このように、 これらの温度検出信号を補正回路 37、 38に供給する 構成手段としても良く、 同様に実施可能である。
(6) 上記実施例の説明では、 タイミ ング調整回路 39は、 入力信号 1 が 1本の単一信号入力の場合で説明していたが、 入力信号 1が差動入力 信号の場合には、 レベルシフタ 2を削除したタイミング調整回路 39で 実現しても良い。
(7) 上記実施例の説明では、 温度補正対象を出力素子 31、 32に注 目して実施する例で説明したが、 所望により、 タイ ミ ング調整回路 39 や、 バイアス回路 40や、 補正回路 37、 38や電力モニタ回路 H35 、 L36のドライバ回路系全体の温度特性を含め、 総合的な温度補正す るように補正係数回路 K43、 K44、 Κ45、 Κ46を設定調整して 使用する形態でも良い。
(8) 上記実施例の説明では、 出力素子 31、 32の温度変化の検出を 電力モニタ回路 H35、 L 36で検出する構成例を示したり、 サ一ミ ス 夕やポジスタ等の温度センサを出力素子 31、 32に接して設ける構成 例を示している。 しかし、 両者を併用して、 加算して用いて温度検出信 号とし、 この温度検出信号を補正回路 37、 38に供給する構成手段と しても良く、 同様に実施可能である。
(9) 上記実施例の説明では、 出力素子 31、 32の温度変化の検出を 電力モニタ回路 H35、 L36で検出したり、 サ一ミスタゃポジスタ等 の温度センサで検出して、 これらの各検出信号を補正回路 37、 38に 供給して構成している。 すなわち、 検出信号を 2系統設け、 2系統の補 正回路に各々フィー ドバックして構成している。 しかし、 出力素子 31 、 32の内、 片方のみに注目して、 検出信号を 1系統設け、 補正回路を 1系統設けてフィードバックして構成してもよい。 これにより、 ハイ側 又はロー側の内、 片方のみが支配的となる動作条件である場合に、 回路 構成を簡単にできる利点がある。
( 1 0 ) 上記実施例の説明では、 出力素子 3 1 、 3 2の温度変化の検出 を電力モニタ回路 H 3 5、 L 3 6で検出したり、 サー ミ スタゃポジスタ 等の温度センサで検出している。 すなわち、 検出信号を 2系統設けてい る。 しかし、 代表的な検出信号を 1系統用いて、 この信号を補正回路に 与えるように構成してもよい。 例えば、 出力素子 3 1 、 3 2に共通した センスポイ ン ト に温度センサを配置して代表的な検出信号を取り出して 実施してもよい。 また、 電力モニタ回路 H 3 5、 L 3 6の出力信号を平 均化して、 代表的な検出信号として用いて実施してもよい。 これにより 、 ハイ側とロー側が実用上共通的な温度条件で動作する場合に、 回路構 成を簡単にできる利点がある。 産業上の利用可能性
本発明は、 以上説明したように構成されているので、 以下に記載され るような効果を奏する。
補正回路 3 7、 3 8とタイミング調整回路 3 9とにより、 補正回路 3 7、 3 8からの温度補正用電源の供給を受けて、 直列接続された複数ゲ —トの入出力間の伝播遅延時間を微調整可変の機能、 即ち出力タイミ ン グ温度補正手段が得られ、 この結果、 出力信号 3の出力タイ ミ ングの温 度依存性を大幅に改善する効果が得られる。
補正回路 3 7、 3 8とバイアス回路 4 0とにより、 可変振幅手段機能 、 即ち出力振幅及び出力イ ンピーダンス温度補正手段が実現でき、 この 結果、 出力信号の振幅の温度依存性を大幅に改善する効果が得られる。
これらの結果、 出力素子 3 1 、 3 2での電力消費に伴う発熱変動に伴 つて、 当初の出力振幅や出力インピーダンスや出力タイミングの変動を 補正されて、 精度の良い安定な波形振幅、 精度の良いタイ ミ ングのドラ ィパ回路が実現できる。
また、 これにより従来のように、 強制空冷と空調装置により一定の回 路周囲温度を維持する必要が解消可能になる利点も得られる。

Claims

請 求 の 範 囲
1 . コンプリメンタリ (complementary) 構成の出力素子 ( 31、 32 ) を有し、 入力信号 ( 1 ) を受けて、 所定の振幅、 所定の出力タイミン グの出力信号 (3) を出力する ドライバ回路の温度補正回路において、 出力素子 (3 1、 32) の温度変化を検出する温度検出手段を各々設 け、
該温度検出手段からの温度検出信号を受けて、 入力信号 ( 1 ) に対す る出力信号 (3) の出力タイ ミ ングを温度補正する出力タイ ミ ング温度 補正手段を設け、
該温度検出手段からの温度検出信号を受けて、 出力信号 (3) の出 力振幅及び出カインビ一ダンスの温度補正をする出力振幅及び出カイン ピーダンス温度補正手段を設け、
以上の構成を具備することを特徴とする温度補正付き ドライバ回路。
2. コンプリメンタリ (complementary) 構成の出力素子 (3 1、 32 ) を有し、 入力信号 ( 1 ) を受けて、 所定の振幅、 所定の出力タイ ミン グの出力信号 (3) を出力する ドライバ回路の温度補正回路において、 出力素子 (31、 32) のうち、 一方の出力素子温度変化を検出する 温度検出手段を設け、
該温度検出手段からの温度検出信号を受けて、 入力信号 ( 1 ) に対す る出力信号 (3) の出力タイ ミ ングを温度補正する出力タイ ミ ング温度 補正手段を設け、
該温度検出手段からの温度検出信号を受けて、 出力信号 (3) の出力 振幅及び出力イ ンピーダンスの温度補正をする出力振幅及び出カインピ —ダンス温度補正手段を設け、
以上の構成を具備することを特徴とする温度補正付き ドライバ回路。
3. コンプリメ ンタ リ (complementary) 構成の出力素子 ( 3 1、 3 2) を有し、 入力信号 ( 1 ) を受けて、 所定の振幅、 所定の出カタイミ ングの出力信号 (3) を出力する ドライバ回路の温度補正回路において 、
出力素子 (3 1、 32) の共通の温度の変化を検出する温度検出手段 を設け、
該温度検出手段からの温度検出信号を受けて、 入力信号 ( 1 ) に対す る出力信号 (3) の出力タイ ミ ングを温度補正する出力タイ ミ ング温度 補正手段を設け、
該温度検出手段からの温度検出信号を受けて、 出力信号 (3) の出力 振幅及び出力イ ンピーダンスの温度補正をする出力振幅及び出力インピ 一ダンス温度補正手段を設け、
以上の構成を具備することを特徴とする温度補正付き ドライバ回路。
4. 温度検出手段は、 出力素子 (31、 32) 自体に流れる電流を検 出することで温度検出手段とした請求の範囲第 1、 第 2又は第 3項記載 の温度補正付き ドライバ回路。
5. 温度検出手段は、 出力素子 (31、 32) に接した温度センサに よる温度検出手段とした請求の範囲第 1、 第 2又は第 3項記載の温度補 正付き ドライバ回路。
6. 温度検出手段は、 出力索子 (31、 32) 自体に流れる電流を 検出した検出信号と、 出力素子 (31、 32) に接した温度センサによ る温度を検出した検出信号とを加算して温度検出手段とした請求の範囲 第 1、 第 2又は第 3項記載の温度補正付き ドライバ回路。
7. 温度検出手段は、 出力素子 (31、 32) 自体に流れる電流を検 出した検出信号と、 出力素子 (31、 32) に接した温度センサによる 温度を検出した検出信号と、 チップ全体の温度を検出した検出信号とを 加算して温度検出手段とした請求の範囲第 1、 第 2又は第 3項記載の温 度補正付き ドライバ回路。
8. 出力タイ ミ ング温度補正手段は、 該温度検出手段からの温度検 出信号を受けて、 可変遅延手段である直列接続された複数ゲートに供給 する正負電源電圧を制御し、 この電源電圧制御により入出力信号の伝播 遅延を制御して出力タイミングの温度補正手段とした請求の範囲第 1、 第 2又は第 3項記載の温度補正付き ドライバ回路。
9. 出力振幅及び出力インピーダンス温度補正手段は、 該温度検出 手段からの温度検出信号を受けて、 可変振幅手段であるバッ ファ回路に 供給する正負電源電圧を制御し、 この電源電圧制御により入力信号に対 する出力信号の振幅を制御して出力振幅及び出力インピーダンスの温度 補正手段とした請求の範囲第 1、 第 2又は 3項記載の温度補正付き ドラ ィバ回路。
10. コンプリメ ンタリ構成の出力素子 (31、 32) を有し、 入 力信号 (1 ) を受けて、 所定の振幅、 所定の出力タイ ミ ングの出力信号 (3) を出力する ドライバ回路の温度補正回路において、
出力最終段の出力素子 (31、 32) に流れる電流を検出抵抗 (33 、 34) を設けて、 両端の電圧信号から出力素子 (31、 32) の温度 検出手段とする電力モニタ回路 (H35、 L 36) を各々設け、 電力モニタ回路 (H35、 L 36) からの温度検出信号 (H22、 L 23) を受けて、 タイミング調整回路 (39) とバイアス回路 (40) に与える補正信号 (51、 52、 53、 54) を生成する補正回路 (3 7, 38) を設け、
補正回路 (37、 38) からの補正信号 (53、 54) を受けて、 入力信号 (1 ) に対する出力信号 (3) の出力タイ ミ ング温度補正手段 とするタイミング調整回路 (39) を設け、
補正回路 (37、 38) からの補正信号 (51、 52) を受け、 タイ ミ ング調整回路 (39) からの駆動信号 (H41、 L42) を受けて、 出力素子 (31、 32) への出力振幅及び出力イ ンピーダンスを温度補 正したドライブ信号を出力する出力振幅及び出力イ ンピーダンス温度補 正手段とするバイアス回路 (40) を設け、
以上の構成を具備することを特徴とする温度補正付き ドライバ回路。
PCT/JP1997/000103 1996-03-06 1997-01-20 Circuit de commande compense en temperature WO1997033370A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US08/913,350 US5973542A (en) 1996-03-06 1997-01-20 Driver circuit with temperature correction circuit
DE19780296T DE19780296C2 (de) 1996-03-06 1997-01-20 Treiberschaltung mit Temperaturkorrekturschaltung
GB9722767A GB2316559B (en) 1996-03-06 1997-01-20 Driver circuit with temperature correction circuit
US09/121,953 US6094085A (en) 1996-03-06 1998-07-24 Driver circuit with temperature correction circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8/78228 1996-03-06
JP07822896A JP3650460B2 (ja) 1996-03-06 1996-03-06 温度補正付きドライバ回路

Publications (1)

Publication Number Publication Date
WO1997033370A1 true WO1997033370A1 (fr) 1997-09-12

Family

ID=13656199

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1997/000103 WO1997033370A1 (fr) 1996-03-06 1997-01-20 Circuit de commande compense en temperature

Country Status (8)

Country Link
US (1) US5973542A (ja)
JP (1) JP3650460B2 (ja)
KR (1) KR100252721B1 (ja)
CN (1) CN1098561C (ja)
DE (1) DE19780296C2 (ja)
GB (1) GB2316559B (ja)
TW (1) TW320684B (ja)
WO (1) WO1997033370A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7342407B2 (en) 2006-01-31 2008-03-11 Advantest Corporation Temperature compensation circuit and testing apparatus

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204720B1 (en) * 1998-10-09 2001-03-20 Elantec Semiconductor, Inc. Load current control circuitry for power supplies driving a common load for providing a uniform temperature distribution
US6415388B1 (en) * 1998-10-30 2002-07-02 Intel Corporation Method and apparatus for power throttling in a microprocessor using a closed loop feedback system
DE69900308T2 (de) 1999-02-10 2002-04-25 Agilent Technologies, Inc. (N.D.Ges.D.Staates Delaware) Ausgleich von Zeitfehlern , die verursacht sind durch dynamische thermische Fehlpaarungen
US20030076154A1 (en) * 2001-10-17 2003-04-24 Kaveh Shakeri Controlling circuit power consumption through supply voltage control
US7395527B2 (en) 2003-09-30 2008-07-01 International Business Machines Corporation Method and apparatus for counting instruction execution and data accesses
US8381037B2 (en) 2003-10-09 2013-02-19 International Business Machines Corporation Method and system for autonomic execution path selection in an application
US7415705B2 (en) 2004-01-14 2008-08-19 International Business Machines Corporation Autonomic method and apparatus for hardware assist for patching code
US7895382B2 (en) 2004-01-14 2011-02-22 International Business Machines Corporation Method and apparatus for qualifying collection of performance monitoring events by types of interrupt when interrupt occurs
US7323898B2 (en) * 2005-07-18 2008-01-29 Teradyne, Inc. Pin electronics driver
CN102938650A (zh) * 2012-11-09 2013-02-20 华为技术有限公司 对信号进行补偿的方法、串行器以及解串器
US9322719B2 (en) * 2013-05-29 2016-04-26 Intel IP Corporation Input stage for temperature measurement system
US9885685B2 (en) 2014-10-10 2018-02-06 Ford Global Technologies, Llc Compensating oxygen sensor aging
US11493220B2 (en) 2015-02-06 2022-11-08 Johnson Controls Technology Company Systems and methods for heat rise compensation
US10317862B2 (en) 2015-02-06 2019-06-11 Johnson Controls Technology Company Systems and methods for heat rise compensation
US10082308B2 (en) 2015-02-06 2018-09-25 Johnson Controls Technology Company Thermostat with heat rise compensation based on wireless data transmission
CN115250124B (zh) * 2021-04-26 2024-01-19 瑞昱半导体股份有限公司 收发器电路与传送功率偏差补偿方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0319425A (ja) * 1989-05-17 1991-01-28 Internatl Business Mach Corp <Ibm> ドライバ回路
JPH04345996A (ja) * 1991-05-24 1992-12-01 Toshiba Corp 出力回路
JPH0579481U (ja) * 1992-03-30 1993-10-29 横河電機株式会社 Lsiテスタ
JPH0786900A (ja) * 1993-09-17 1995-03-31 Fujitsu Ltd 半導体装置
JPH0897693A (ja) * 1994-09-20 1996-04-12 Mazda Motor Corp 出力バッファ補償回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4523154A (en) * 1983-05-18 1985-06-11 Genrad, Inc. Enhanced-accuracy semiconductor power amplifier
NZ216904A (en) * 1985-07-22 1989-01-06 Beale David George Audio amplifier with overload limiting
US4924112A (en) * 1988-10-31 1990-05-08 Motorola Inc. Microprocessor having high current drive and feedback for temperature control
US4975598A (en) * 1988-12-21 1990-12-04 Intel Corporation Temperature, voltage, and process compensated output driver
JPH0579481A (ja) * 1991-09-19 1993-03-30 Daikin Ind Ltd ロータリ圧縮機
JP2688035B2 (ja) * 1992-02-14 1997-12-08 テキサス インスツルメンツ インコーポレイテッド 温度補償回路及び動作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0319425A (ja) * 1989-05-17 1991-01-28 Internatl Business Mach Corp <Ibm> ドライバ回路
JPH04345996A (ja) * 1991-05-24 1992-12-01 Toshiba Corp 出力回路
JPH0579481U (ja) * 1992-03-30 1993-10-29 横河電機株式会社 Lsiテスタ
JPH0786900A (ja) * 1993-09-17 1995-03-31 Fujitsu Ltd 半導体装置
JPH0897693A (ja) * 1994-09-20 1996-04-12 Mazda Motor Corp 出力バッファ補償回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7342407B2 (en) 2006-01-31 2008-03-11 Advantest Corporation Temperature compensation circuit and testing apparatus

Also Published As

Publication number Publication date
JPH09246944A (ja) 1997-09-19
KR100252721B1 (ko) 2000-04-15
GB2316559B (en) 2000-12-13
CN1178041A (zh) 1998-04-01
GB2316559A (en) 1998-02-25
GB2316559A8 (en) 1998-03-12
KR19980701298A (ko) 1998-05-15
DE19780296T1 (de) 1998-05-07
DE19780296C2 (de) 2002-10-10
CN1098561C (zh) 2003-01-08
JP3650460B2 (ja) 2005-05-18
GB9722767D0 (en) 1997-12-24
TW320684B (ja) 1997-11-21
US5973542A (en) 1999-10-26

Similar Documents

Publication Publication Date Title
WO1997033370A1 (fr) Circuit de commande compense en temperature
US7400208B2 (en) Temperature detector circuit and oscillation frequency compensation device using the same
US9188491B2 (en) Semiconductor device including a temperature sensor circuit
US7568388B2 (en) Thermal flow sensor having an amplifier section for adjusting the temperature of the heating element
CN111384906B (zh) 功率放大电路
WO2006129275A1 (en) Circuit and method for determining current in a load
US7154351B2 (en) Approximate n-th order function generating device and temperature compensation crystal oscillation circuit
KR100521354B1 (ko) 온도에 의해 유도되는 집적 회로의 지연 변동을 보상하기위한 시스템
CN110928348A (zh) 电压调节器和电压调节器的测试方法
US7625118B2 (en) Circuit for correcting sensor temperature characteristics
JP5136144B2 (ja) 負荷電流供給回路
KR100206508B1 (ko) 반도체 집적회로 구동용 전원회로
JP5981890B2 (ja) ホール素子駆動回路
US6094085A (en) Driver circuit with temperature correction circuit
EP1050751A1 (en) Determination of an ambient temperature through the comparison of divided voltages
WO1997024806A1 (en) Semiconductor integrated circuit device with delay error correcting circuit
EP1079515A1 (en) MOSFET amplifier circuit
EP0610064B1 (en) Transistor switching
US7345536B2 (en) Amplifier circuit and control method thereof
JP2868115B2 (ja) 半導体集積回路駆動用電源回路
KR100898654B1 (ko) 온도 감지 장치
JPH1115542A (ja) 電子制御装置
JP2022141181A (ja) ゲート駆動装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 97190002.7

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1019970704687

Country of ref document: KR

AK Designated states

Kind code of ref document: A1

Designated state(s): CN DE GB KR US

WWE Wipo information: entry into national phase

Ref document number: 08913350

Country of ref document: US

RET De translation (de og part 6b)

Ref document number: 19780296

Country of ref document: DE

Date of ref document: 19980507

WWE Wipo information: entry into national phase

Ref document number: 19780296

Country of ref document: DE

WWP Wipo information: published in national office

Ref document number: 1019970704687

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1019970704687

Country of ref document: KR

点击 这是indexloc提供的php浏览器服务,不要输入任何密码和下载