+

WO1997048260A1 - Plaquette a circuit sur un seul cote pour carte a circuits imprimes multicouche, carte a circuits imprimes multicouche, et procede pour sa production - Google Patents

Plaquette a circuit sur un seul cote pour carte a circuits imprimes multicouche, carte a circuits imprimes multicouche, et procede pour sa production Download PDF

Info

Publication number
WO1997048260A1
WO1997048260A1 PCT/JP1996/001642 JP9601642W WO9748260A1 WO 1997048260 A1 WO1997048260 A1 WO 1997048260A1 JP 9601642 W JP9601642 W JP 9601642W WO 9748260 A1 WO9748260 A1 WO 9748260A1
Authority
WO
WIPO (PCT)
Prior art keywords
printed wiring
wiring board
conductor
substrate
multilayer printed
Prior art date
Application number
PCT/JP1996/001642
Other languages
English (en)
French (fr)
Inventor
Ryo Enomoto
Original Assignee
Ibiden Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co., Ltd. filed Critical Ibiden Co., Ltd.
Priority to DE19681758A priority Critical patent/DE19681758B4/de
Priority to US09/147,372 priority patent/US6320140B1/en
Priority to PCT/JP1996/001642 priority patent/WO1997048260A1/ja
Publication of WO1997048260A1 publication Critical patent/WO1997048260A1/ja

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1572Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.

Definitions

  • the present invention relates to a single-sided circuit board for a multilayer printed wiring board, a multilayer printed wiring board, and a method of manufacturing the same, and more particularly, to efficiently manufacture a multilayer printed wiring board having an interstitial via hole structure with a high yield.
  • This paper proposes a single-sided circuit board for a multilayer printed wiring board developed in 1993, a multilayer printed wiring board formed by laminating a plurality of such single-sided circuit boards, and a method of manufacturing the same. Background technology
  • a conventional multilayer printed wiring board is composed of a laminate in which a copper-clad laminate and a pre-preda are alternately stacked and integrated.
  • This laminate has a surface wiring pattern on its surface and an inner layer wiring pattern between the interlayers. These wiring patterns are electrically connected between the inner layer wiring patterns or between the inner layer wiring pattern and the surface wiring pattern through through holes formed in the thickness direction of the lamination layer. Connected.
  • the multilayer printed wiring board having this IVH structure is This is a printed wiring board having a structure in which conductive via holes for connecting conductive layers are provided in each of the interlayer insulating layers constituting the body. That is, the wiring board is electrically connected to the inner wiring pattern or between the inner wiring pattern and the surface wiring pattern by a via hole (a buried via hole or a blind via end hole) which does not penetrate the wiring board. It is connected to the. Therefore, a multilayer printed wiring board having an IVII structure does not require a special area for forming a through-hole, so that miniaturization and high-density of a slave device can be easily realized.
  • the multilayer printed wiring board according to this proposal is based on (1) high-speed micro via hole processing technology using carbon dioxide laser, (2) adoption of composite material of aramide non-woven fabric and epoxy resin as substrate material, and (3) filling of conductive base. It was developed based on the interlayer connection technology, and is manufactured by the following process (see Fig. 1).
  • a material obtained by impregnating an epoxy resin into an aramide nonwoven fabric is used, and a hole is formed in the prepreg using a carbon dioxide gas laser. Then, the conductive paste is filled in the hole thus obtained ( (See Fig. 1 (a)).
  • a copper foil is placed on both sides of the pre-preda and heated and pressed by a hot press. As a result, the epoxy resin and the conductive base of the prepreg are cured, and the copper foils on both sides are electrically connected to each other (see FIG. 1 (b)).
  • the double-sided substrate obtained in this way is used as a core layer to form a multilayer.
  • a prepreg and a copper foil filled with the above-mentioned conductive paste are provided on both sides of the core layer. Are laminated one after another while aligning them, and hot-pressed again, and then the uppermost layer of copper LIN is etched to obtain a four-layer substrate (see).
  • the above steps are repeated to obtain six-layer and eight-layer substrates.
  • the multilayer printed wiring board having the IVH structure obtained by such a manufacturing method it is difficult to confirm the copper foil patterning failure in the manufacturing process, and therefore, even in one place (even in one process) in the manufacturing process.
  • the patterning failure occurs, the entire wiring board as a final product becomes defective.
  • An object of the present invention is to provide a single-sided circuit board for a multilayer printed wiring board developed to efficiently manufacture a multilayer printed wiring board having an IVH structure with a low yield.
  • Another object of the present invention is to provide a multilayer printed wiring board having an IVH structure constituted by the single-sided circuit board.
  • Still another object of the present invention c onset Ming disclosure that is to propose a method for efficiently producing a multilayer print wiring board having the IVH structure at a high yield using the above single-sided circuit board
  • the present invention For the hard substrate, a conduction circuit is formed on the-side of the substrate, and an adhesive layer is formed on the other surface of the substrate, and these layers are formed on the substrate and the adhesive layer.
  • the present invention provides a single-sided circuit s board for a multilayer printed wiring board, characterized in that a hole that penetrates a conductive paste is provided to form a via hole filled with a conductive paste.
  • the conductor circuit is formed by performing a single-cutting on a copper foil of a single-sided copper-clad laminate.
  • the present invention provides a multilayer printed circuit board, wherein the laminated material of the circuit board is electrically connected to each other through an interstitial via hole.
  • a multilayer printed wiring board having a structure that is electrically connected at least one of the circuit boards is provided with a conductive circuit on one side of the insulating hard board and an adhesive layer on the other side.
  • the conductor circuit is formed by etching a copper foil of a single-sided laminated board.
  • the present invention provides a method for efficiently manufacturing a multilayer printed wiring board having an IVH structure at a high yield using the single-sided circuit board described in (1) above.
  • the above-mentioned hole that penetrates the insulating hard substrate and the adhesive layer and contacts the conductor is formed by laser irradiation. It is desirable to do.
  • the conductor circuit be formed by etching the copper foil of a one-sided copper-clad laminate obtained by sticking a copper foil on one side of an insulated rigid substrate.
  • FIG. 1 is a longitudinal sectional view showing one manufacturing process of a multilayer printed wiring board according to the prior art.
  • FIG. 2 is a longitudinal sectional view showing one embodiment of the multilayer printed wiring board according to the present invention.
  • FIG. 3 is a longitudinal sectional view showing one example of a manufacturing process of a single-sided circuit board used for manufacturing the multi-printed wiring board.
  • FIG. 4 is a longitudinal sectional view showing an example of a process of assembling a single-sided circuit board when manufacturing the multilayer printed wiring board.
  • FIG. 5 is a partial longitudinal sectional view showing another embodiment of the manufacturing process of the single-sided circuit board used for manufacturing the multilayer printed wiring board.
  • FIG. S is a partial longitudinal sectional view showing another embodiment of the multilayer printed wiring board according to the present invention.
  • reference numeral 1 in the figure is a multilayer printed wiring board
  • 2a, 2b,..., 2d are insulating rigid substrates
  • 3a, 3b, 3c, 3d are conductor circuits
  • a, 4b, 4c, 4d are adhesive layers
  • 6a, 6b, 6d are via holes
  • 7a, 7b, 7c, 7d is a single-sided circuit board
  • 8 is a chip component
  • 9 is a solder
  • 12a, 12b, 12c, 12d is an insulated hard board
  • 13 is a metal lan
  • 1:, I Hb, 13c, 13d is a conductor circuit
  • 14a, 14b, 14c, 14d is an adhesive layer
  • 16 is a hole
  • 17a, 17b, 17c, 17d is a single-sided circuit board
  • 18 is a hole
  • a conductor circuit at the bottom of the other, 21 is another embodiment of the present invention
  • the single-sided circuit board for a multilayer printed wiring board according to the present invention is formed by forming a conductor circuit on one surface of an insulative hard substrate and a contacting shoulder on the other surface.
  • the substrate and the adhesive layer are provided with holes that penetrate these layers and contact a conductor to form via holes filled with a conductive paste.
  • the adhesive layer constituting the multilayer printed wiring board river single-sided circuit board is used for manufacturing a multilayer printed wiring board having an IVH structure, or the other single-sided circuit board or another circuit board for laminating the same. It plays the role of bonding when forming a multilayer by bonding.
  • the via holes constituting the single-sided circuit board for the multilayer printed wiring board are used for manufacturing a multilayer printed wiring board having an IVH structure, and the conductor circuit of the single-sided circuit board is mounted on another circuit board to be laminated. It plays the role of electrical connection with the conductor circuit.
  • the conductive paste filled in the hole that comes into contact with the conductor circuit through the insulating hard substrate and the adhesive layer causes the conductor circuit on the other circuit board, which is adjacent to the chipboard, to be thermally cured. Closely contact and electrically connect each conductor circuit.
  • the conductor circuit forming the single-sided circuit board for the multilayer printed wiring board is a surface wiring pattern or an inner layer wiring pattern forming the multilayer printed wiring board having the IVH structure.
  • Such a single conductor path is formed by etching a gold foil adhered to one surface of an insulative hard substrate, and is preferably a single-sided copper formed by forming a copper foil on one surface of an insulative hard substrate. It is formed by etching the copper foil of the laminated laminate.
  • the IVII structure The following is an explanation of the method of the present invention for producing a multilayer printed K-line board using the single-sided circuit board according to the present invention.
  • the method of the present invention comprises the following ⁇ steps,
  • a feature of the method for manufacturing a multilayer printed wiring board according to the present invention is that single-sided circuit boards having conductor circuits on which predetermined wiring patterns are formed are individually manufactured in advance. Therefore, it is possible to confirm the presence or absence of a defective portion such as a conductive circuit before laminating these single-sided circuit boards, so that only the single-sided circuit board having no defective portion is used in the stacking stage. As a result, according to the method of the present invention, the occurrence of defects at the manufacturing stage is reduced, and the multilayer printed wiring board having the IVH structure can be manufactured with high yield.
  • the method for manufacturing a multilayer printed wiring board according to the present invention unlike the prior art, it is not necessary to repeat the steps of stacking and hot pressing prepregs, superimposing a single-sided circuit board on another circuit board, By utilizing the adhesive layer provided on the single-sided circuit board, lamination and integration can be performed by a single hot press molding. That is, according to the method of the present invention, c, which can be quickly and efficiently to produce without repeating a multilayer printed wiring board complex process of IVH structure
  • the method comprises the steps of: providing a hard green substrate and an adhesive; It is desirable that the above-mentioned hole that penetrates the conductor and contacts the conductor is formed by laser irradiation.
  • the reason for this is that it is advantageous to form holes with a small diameter as high as possible in the holes for forming via holes in a single-sided circuit board, and to apply a laser to drilling. Therefore, it is a force that can easily and densely form microscopic holes.
  • the laser drilling process it is possible to drill a hole penetrating only the insulating hard substrate and the adhesive layer without damaging the conductor circuit.
  • a hole with one end closed by a conductor circuit is formed.By filling the hole with conductive paste, Since the through hole and the conductor circuit are in surface contact, reliable conduction is obtained.
  • the multilayer printed wiring board having the 1 VH structure according to the present invention manufactured as described above at least one of the circuit boards constituting the wiring board has a conductor on one side of the rigid hard board. A circuit is formed, and an adhesive layer is formed on the other side. The substrate and the adhesive layer are provided with holes penetrating these layers and contacting a conductor, and are filled with a conductive paste. And a single-sided circuit board having via holes formed therein.
  • the single-sided circuit board constituting the multilayer printed wiring board of the present invention is bonded to another circuit board via an adhesive layer.
  • another circuit board any of the single-sided circuit board of the present invention and a conventionally known printed wiring board can be used.
  • the multilayer printed wiring board according to the present invention can be formed by various processings generally performed on printed wiring boards, for example, by forming a solder resist on the surface, by applying nickel Z gold plating or soldering on the surface wiring pattern. Processing, drilling, cavity processing, through-hole plating, etc. can be performed.
  • the multilayer printed wiring board of the present invention is used for mounting IC-packaged components such as IC packages, chip chips, and chip components.
  • FIG. 2 is a longitudinal sectional view of the multilayer printed wiring board according to one embodiment of the present invention.
  • the multilayer printed wiring board 1 is composed of green hard substrates 2a, 2h,.
  • a shutdown circuit 3a, 3b, 3c.3d formed by etching a metal MON attached to one surface of the substrate, and an adhesive layer 4a, 4h, 4c formed on the substrate surface opposite to the conductor circuit , 4d, and the conductive paste 5 is inserted through the insulating hard substrate 2a, 2b. 2 2d and the adhesive layer 4a, 4b, 4d, 4d and in contact with the conductive circuit, 3b, 3 :, 3d.
  • Single-sided circuit boards 7a, 7b, 7c, 7d having via holes 6a, 6b, i; d filled with, and an adhesive layer 4a provided on the single-sided circuit boards 7a, 7b, 7c, 7d, respectively. , 4b, 4c, and ⁇ .
  • the conductor circuit 3a of the single-sided circuit board 7a and the conductor circuit 3d of the single-sided circuit board 7d are respectively formed in a predetermined wiring pattern shape, and are formed on the upper surface or the lower surface of the multilayer printed wiring board 1 as surface wiring patterns. Be placed.
  • the conductor circuit 3b of the single-sided circuit board 7b and the conductor circuit 3c of the single-sided circuit board 7c are each formed in a predetermined wiring pattern shape, and are formed on the lower side of the single-sided circuit board 7a or the single-sided circuit board of the multilayer printed K-wire board 1. It is arranged above 7d as an internal wiring pattern.
  • the conductor circuits 3a, 3b, 3c, and 3d are formed by etching the copper foil of a single-sided stretched laminate formed by forming a copper foil on one side of an insulating hard substrate 2a, 2b, 2c, or 2d, for example. Is preferably formed.
  • the via hole 6a is formed by penetrating the insulating hard substrate 2a and the adhesive layer 4a in the thickness direction, and the via hole 6b is formed between the insulating substrate 2b, 2c and the adhesive layer 4b, 4c in the thickness direction.
  • the via hole is formed penetrating the insulating substrate 2d and the adhesive layer 4d in the thickness direction, and the conductive bases are respectively formed. 5 is filled.
  • Ga is a blind via hole that electrically connects between the conductor circuit as the surface wiring pattern and the inner layer wiring pattern; jb, and the via hole 6b is This is a via hole that electrically connects between the conductor circuits 3b and 3c as the inner layer wiring pattern, and the via hole 6d is a conductor circuit 3c as the inner layer wiring pattern and the conductor as the surface wiring pattern.
  • Examples of the insulating hard substrate 2b, 2c, 2d include, for example, glass cloth epoxy resin, glass nonwoven epoxy resin, glass cloth bismaleid resin, resin nonwoven epoxy resin, and the like.
  • a hardened substrate can be used.
  • the adhesive layers 4a, 4b and 44d can be made of, for example, a resin adhesive of an epoxy-polyimide type, a bismaleididotriazine type, a polyacrylate type, a phenol type or the like. .
  • a conductive paste of copper, silver, gold, carbon, or the like can be used.
  • the multilayer printed wiring board of the present invention can mount various electronic components.
  • a chip component 8 such as an IC package or a bay chip is mounted on a surface wiring butter. It can be mounted on a predetermined portion of the first 3a and fixed with solder 9.
  • a single-sided circuit board 7a (17a) of the present invention constituting the multilayer printed wiring board 1 of FIG. 2 is manufactured. This will be specifically described below with reference to FIG.
  • the metal foil 13 is set and processed into a predetermined pattern shape as shown in FIG. 3 (b).
  • the conductor path 13a is formed.
  • known general means can be adopted.
  • the surface of the conductor circuit 13a is formed by, for example, improving the adhesiveness between layers. It is advantageous to roughen the surface using a known means such as microetching, roughening, and application of roughened copper LIN on both sides.
  • an adhesive layer 14a is formed on the surface of the insulating hard substrate 12a on which the conductor circuit 13a is formed, on the side opposite to the conductor circuit.
  • the adhesive layer 14a is formed by applying a predetermined resin adhesive by means of a roll coater, curtain coater, spray coater, screen printing, or the like, and pre-curing, or laminating an adhesive sheet. be able to.
  • the thickness of the adhesive layer at this time is advantageously in the range of l (] to 50 iir).
  • a hole 16 that penetrates the adhesive layer 14a and the insulating hard substrate 12a in the thickness direction and contacts the conductor is formed.
  • This hole 16 is preferably formed by irradiating a laser from the side of the adhesive layer 14a of the insulating hard substrate 12a.
  • a drilling machine for irradiating this laser for example, a pulse oscillation type carbon dioxide laser machine can be used. By using such a carbon dioxide laser beam machine, a minute hole of 60 to 200 ⁇ m can be formed with high accuracy. As a result, via holes can be formed with high density, and a small and high-density multilayer printed wiring board can be manufactured.
  • the hole 16 is filled with a conductive paste 5 to produce a single-sided circuit board 17a.
  • a method of filling the conductive paste 5 for example, a screen printing method using a metal mask can be adopted.
  • the protective mask can be formed by laminating a film or paper on the surface of the adhesive layer 14a, and drilling the holes together with the holes.
  • the conductive paste is filled to such an extent that the conductive paste slightly protrudes from the hole 16 in order to realize a via hole having good connectivity with a conductive circuit serving as an inner layer of another circuit board to be bonded. It is advantageous. It is advantageous that the filled conductive paste is pre-cured in order to enhance workability in the subsequent steps, and the protective mask is separated before lamination.
  • the conductor circuits 13b, 13c, and 13d are provided on the surface of the insulating hard substrates 12b, 12c, and 12d, and the adhesive layers 14b and 14c are provided on the other surface. , 14d, respectively, and the substrate and the adhesive layer are provided with holes lfi penetrating these layers and contacting conductors to form via holes filled with a conductive paste.
  • Four-sided circuit boards 17h, 17c, and 17d as shown in FIG. 4 are manufactured.
  • the single-sided circuit boards 17a, 17b, 17c, and 17d are overlapped in a predetermined order while being aligned using guide holes and guide bins provided around the single-sided circuit board.
  • the conductor circuit 13c of the single-sided circuit board 17c is overlaid on the adhesive layer 14d of the single-sided circuit board 17d, and the adhesive layer 14b of the single-sided circuit board 17b is placed above the adhesive layer 14c.
  • the adhesive layer 14a of the single-sided circuit board 17a is overlaid on the conductor circuit 13b.
  • each of the single-sided circuit boards is heated and pressurized in a temperature range of 140 ° C to 200 ° C using a hot press, so that each single-sided circuit board is It is integrated into multiple layers by press molding. It is advantageous to use a vacuum hot press as the hot press.
  • the single-sided circuit boards 17a, 17b, 17c, 17 superimposed via the adhesive layers 14a, 14b, 14c, 14cl are combined with the adhesive layers 14a, 14b, 1 , 14 l are adhered and thermoset to form a multilayer structure.
  • the conductive paste is also brought into close contact with the corresponding conductor circuit and thermally cured, thereby forming a via hole, and the multilayer printed wiring board 1 is obtained.
  • a multilayer printed wiring board in which four-layered single-sided circuit boards are superimposed has been described.
  • a multilayer printed wiring board can be manufactured by laminating the single-sided circuit board of the present invention on a single-sided printed board, a double-sided printed board, a double-sided through-hole printed board, or a multilayer printed board prepared by the above method.
  • the drilling for forming the via hole is performed by means of laser irradiation.
  • mechanical means such as drilling and punching may be applied.
  • the method of manufacturing the single-sided circuit board and the multilayer printed wiring board in this case will be described below with reference to FIGS. 5 and 6.
  • a conductive circuit 23 is formed by etching a metal foil attached to one side of the insulating hard substrate 22 on the insulating hard substrate 22.
  • An adhesive layer 24 is formed on the substrate surface on the opposite side.
  • a through-hole 25 as shown in Fig. 5 (h) is formed by mechanical means such as drilling and punching, and the conductive paste 5 is filled in the through-hole 25.
  • the conductive paste 5 realizes a via hole having good connectivity with the conductor circuit of another circuit board to be connected. For this reason, it is advantageous to fill the hole to a degree slightly protruding from the through hole 25 as shown in FIG.
  • the front surface wiring pattern may be formed only in the shape of a pad for mounting chip electronic components.
  • the single-sided circuit board for a printed wiring board according to the present invention is subjected to predetermined processing and has an adhesive layer. By integrating them into multiple layers by press molding, high-density multilayer printed wiring boards having an IVII structure can be efficiently manufactured with high yield.
  • the multilayer printed wiring board of the present invention composed of the single-sided circuit board has a structure in which the single-sided circuit board is joined by an adhesive layer. It can be easily provided without using a complicated manufacturing method having many repetitive steps as in the prior art.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

明 糸田 書 多層プリント配線板用片而问路基板、 および多層プリント配線板と その製造方法 技 術 分 野
本発明は、 多層プリ ント配線板用片面回路基板、 および多層プリント配線 板とその製造方法に関し、 特に、 イ ンターステシャルバィァホール構造の多 層プリント配線板を高い歩留りで効率良く製造するために開発された多層プ リント配線板用片面回路基板、 およびその片面回路基板複数枚を積層して構 成された多層プリント配線板とそれの製造方法について提案する。 背 景 技 術
従来の多層プリント配線板は、 銅張積層板とプリプレダを交互に積み重ね て一体化してなる積層体にて構成されている。 この積層体は、 その表面に表 面配線パターンを有し、 層間絶緑層間には内層配線パターンを有する。 これ らの配線バタ一ンは、 積層休の厚さ方向に穿孔形成したスルーホ一ルを介し て、 内層配線パタ一ン相互間あるいは内層配線バタ一ンと表面配線バタ一ン との間で電気的に接続されている。
ところが、 上述したようなスルーホール構造の多層プリ ント配線板は、 ス ルーホ一ルを形成するための領域を確保する必要があるために、 部品実装の 卨密度化が困難であり、 携帯用電子機器の超小型化や狭ピッチパッケ一ジぉ よび M C Mの実用化の要請に十分に対処できないという欠点があつた。
そのため、 最近では、 上述のようなスルーホール構造の多層プリント配 板に代えて、 電子機器の小型化, 高密度化に対応し易いイ ンターステシャル バイァホール U V H ) 構造を有する多層プリ ント配線板が注冃されている。 この I V H構造を有する多層プリント配線板は、 積)!体を構成する各層間 絶縁層に、 導体層間を接続する導電性のバイ了ホールが設けられている構造 のプリ ント配線板である。 即ち、 この配線板は、 内層配線パターン相互間あ るいは内層配線バターンと表面配線バタ一ン間が、 配線基板を貫通しないバ ィァホール (ベリードバイァホールあるいはブライ ンドバイ了ホール) によ つて電気的に接続されている。 それ故に、 I V Π構造の多層プリ ント配線板 は、 スルーホールを形成するための領域を特別に設ける必要がなく、 ' 子機 器の小型化, 高密度化を容易に実現することができる。
こうした I V H構造の多層プリ ン ト配線板に関し、 例えば、 第 9回回路卖 装学術講溃大会予稿集 (平成 7年 3月 2 □) の第 57頁には、 全層 I V H構造 を有する多層プリント配線板の開発に関する提案が報告されている。 この提 案にかかる多層プリント配線板は、 ①炭酸ガスレーザによる高速微細ビア穴 加工技術、 ②基板材料としてァラミ ド不織布とエポキシ樹脂のコンポジッ ト 材料の採用、 ③導電性べ—ス トの充塡による層間接続技術、 に基づいて開発 されたものであり、 以下のプ πセスによって製造される (第 1図参照) 。 まず、 プリプレグとしてァラミ ド不織布にエポキシ樹脂を含浸させた材料 を用い、 このプリプレグに炭酸ガスレーザによる穴開け加工を施し、 次いで、 このようにして得られた穴部分に導電性ペース トを充填する (第 1図(a) 参 照) 。
次に、 上記プリプレダの両面に銅箔を重ね、 熱プレスにより加熱、 加圧す る。 これにより、 プリプレグのエポキシ樹脂および導電性べ一ス トが硬化さ れ両面の銅箔相互の電気的接続が行われる (第 1図(b) 参照) 。
そして、 上記銅箔をエッチング法によりパターニングすることで、 バイ了 ホールを有する硬質の両面基板が得られる (第 1図(f:) 参照) 。
このようにして得られた両面基板をコア層として多層化する。 具体的には, 前記コア層の両面に、 上述の導電性ペース トを充塡したプリプレグと銅箔と を位置合わせしながら順次に積層し、 再度熱プレスしたのち、 最上層の銅笵 をエッチングすることで 4層基板を得る (第 参照) 。 さらに多 層化する場合は、 上記の工程を繰り返し行い、 6層、 8層基板とする。
上述した従来技術の欠点は、 熱プレスによる加熱. 加圧工程とエッチング による銅箔のパターンニングて程とを何度も繰り返さなければならず、 製造 工程が複雑になり、 製造に長時間を要することである。
しかも、 このような製造方法によって得られる I V H構造の多層プリント 配線板は、 銅箔のバタ一ンニング不良を製造過程で確認することが難しいた めに、 製造過程で 1個所でも (一工程でも) 前記パターンニング不良が発生 すると、 最終製品である配線板全体が不良品となる。
つまり、 上記従来の製造プロセスは、 各積層工程のうち 1個所でも不良品 を出すと、 他の良好な積層工程のものまで処分しなければならず、 製造効率 あるいは製造歩留りの悪化を招きやすいという致命的な欠点があつた。
本発明の目的は、 I V H構造の多層プリント配線板を髙ぃ歩留りで効率良 く製造するために開発された多層プリント配線板用片面回路基板を提供する ことにある。
本発明の他の目的は、 上記片面回路基板で構成された I V H構造の多層プ リント配線板を提供することにある。
本発明のさらに他の目的は、 上記片面回路基板を用いて I V H構造の多層 プリ ント配線板を高い歩留りで効率良く製造する方法を提案することにある c 発 明 の 開 示
発明者は、 上述した目的を実現するために鋭意研究を行った結果、 ^下に 示す内容を要旨構成とする発明を完成するに至った。
(1) I V H構造の多層プリ ント配線板を高い歩留りで効率良く製造するため に用いられる多層プリ ン ト配線板用片面回路基板として、 本発明は、 絶緑件 硬質基板に対し、 この基板の--方の面に導休回路を、 そしてその他ブ jの面に は接着剤層をそれぞれ形成してなり、 かつ前記基板および前記接着剤層には これらの層を貫通して導体に接する穴を設けて導電性ペース トを充塡したバ ィ了ホールを形成したことを特徴とする多層プリ ント配線板用片面回路 s板 を提供する。
ここで、 上記導体回路は、 片面銅張積層板の銅箔を-丁-ツチングして形成さ れたものであることが望ましい。
(2) 上記(1) に記載の片面回路基板で構成された I V H構造の多層プリ ン ト 配線板として、 本発明は、 回路基板の積層材がィンタ—スティシャルバイァ ホールを介してそれぞれ電気的に接続されてなる構造の多層ブリント配線板 において、 前記回路基板の少なくとも一層が、 絶縁性硬質基板に対し、 この 基板の一方の面に導体回路を、 そしてその他方の面には接着剤層をそれぞれ 形成してなり、 かつ前記基板および前記接着剤層にはこれらの層を貫通して 導体に接する穴を設けて導電性ペーストを充塡したバイァホールを形成した 片面回路基板で構成されていることを特徴とする多層プリント配線板を提供 する。
ここで、 上記導体回路は、 片面錮張積層板の銅箔をエッチングして形成さ れたものであることが望ましし、。
(3) 上記(1) に記載の片面回路基板を用いて I V H構造の多層プリ ン ト配線 板を高い歩留りで効率良く製造する方法として、 本発明は、
① . 絶緑性硬質基板の片面に貼着した金属箔をェッチングすることにより 導体回路を形成する工程、
② . 上記基板の一方の面に形成した導体回路とは反対側の表面に接若剤層 を形成する工程、
③. 上記絶縁性硬質基板と上記接着剤層を貫通して導体に接する穴を形成 し、 この穴に導電性ペーストを充塡して片面回路基板を作製する工程、 ④. 上記片面回路基板を 2枚以上重ね合わせるか他の回路基板と共に重ね 合わせ、 次いで該基板が具える前記接着剤層を利用することによって、 一度 のプレス成形にて多層状に一体化させる工程、
を経て製造することを特徴とする多層プリ ント配線板の製造方法を提案する c ここで、 絶縁性硬質基板と接着剤層を貫通して導体に接する上記穴は、 レ 一ザの照射により形成することが望ましい。
また、 上記導体回路は、 絶緣性硬質基板の片面に銅箔を貼着してなる片面 銅張積層板の該銅箔をエツチングすることにより形成することが望まし 、。 図面の簡単な説明
第 1図は、 従来技術に係る多層プリント配線板の一製造工程を示す縦断面 図である。 第 2図は、 本発明に係る多層プリ ン ト配線板の一実施例を示す縦 断面図である。 第 3図は、 前記多] プリ ント配線板を製造するために用いら れる片面回路基板の製造工程の一例を示す縦断面図である。 第 4図は、 前記 多層プリント配線板を製造する際の片面回路基板の組合せ工程の一例を示す 縦断面図である。 第 5図は、 多層プリ ン ト配線板を製造するために用いられ る片面回路基板の製造工程の他の実施例を示す縦断面部分図である。 第 S図 は、 本発明に係る多層プリント配線板の他の実施例を示す縦断面部分図であ る。
ここで、 図中の符号 1は多層プリント配線板、 2a, 2b, , 2d は絶緣性硬質 基板、 3a, 3b, 3c, 3d は導体回路、 a, 4b, 4c, 4d は接着剤層、 5は導電性べ一 スト、 6a, 6b, 6dはバイ了ホール、 7a, 7b, 7c, 7d は片面回路基板、 8はチップ 部品、 9ははんだ、 12a, 12b, 12c, 12d は絶縁性硬質基板、 13は金属笵、 1 : , I Hb, 13c, 13d は導体回路、 14a, 14b, 14c, 14d は接着剤層、 16は穴、 17a, 17b, 17c, 17d は片面回路基板、 18は穴の底の導体回路、 21は他の実施例における 多) iプリ ント配線板、 22は他の実施例における絶縁性硬質基板、 23は他の实 施例における導体回路、 24は他の実施例における接着剤層、 2 は他の実施例 における貫通孔、 は他の実施例におけるバイァホールである。 発明を実施するための最良の形態
本発明にかかる多層プリン ト配線板用片面回路基板は、 絶縁性硬質基板に 対し、 この基板の一方の面に導体回路を、 そしてその他方の面には接若剤肩 をそれぞれ形成してなり、 かつ前記基板および前記接着剤層にはこれらの層 を貫通して導体に接する穴を設けて導電性ペーストを充塡したバイァホール を形成したものである。
ここで、 上記多層プリン ト配線板川片面回路基板を構成する前記接着剤層 は、 I V H構造の多層プリ ント配線板を製造するに当たり、 当該片面回路基 板どうしを、 または積層する他の回路基板と接着して多層化するときにその 接着の役割を担うものである。
上記多層プリ ント配線板用片面回路基板を構成する前記バイ了ホールは、 I V H構造の多層プリント配線板を製造するに たり、 当該片面回路基板の 導体回路を、 積層される他の回路基板上の導体回路と電気的に接続する役割 を担う。 特に、 絶縁性硬質基板と接着剤層を貫通して導体回路に接する穴に 充塡された導電性ペース トが、 隣接して積屑される他の回路基板上の導体回 路と熱硬化により密着し、 それぞれの導体回路を電気的に接続する。
上記多層プリント配線板用片面回路基板を構成する前記導体回路は、 I V H構造の多層プリント配線板を構成する表面配線パターンあるいは内層配線 パターンとなる。 このような導体 1路は、 絶縁性硬質基板の片面に貼着され た金厲箔をエッチングすることにより形成され、 好ましくは、 絶縁性硬質基 板の片面に銅箔を形成してなる片面銅張積層板の該銅箔を-ェッチングするこ とにより形成される。
以上説明したような構成にかかる片面回路基板を利用すると、 I V I I構造 の多層プリ ント配線板を髙ぃ歩留りで効率良く製造することができる„ 以下に、 本発明にかかる上記片面回路基板を用いて多層プリント K線板を 製造する本発明方法について説明する。 即ち、 本発明方法は、 下記の^工程、
① . 絶縁性硬質基板の片面に貼着した金属箔をェッチングすることにより導 体回路を形成する工程、
② . 上記基板の -方の面に形成した導体回路とは反対側の表面に接着剤層を 形成する工程、
③ . 上記絶縁性硬質基板と上記接着剤層を貫通して導体に接する穴を形成し、 この穴に導電性ペース トを充塡して片面回路基板を作製する丁程、
④. ヒ記片面回路基板を 2枚以上重ね合わせるか他の回路基板と共に重ね合 わせ、 次いで該基板が具える前記接着剤層を利用することによって、 一度の プレス成形にて多層状に一体化させる工程、
を経ることを特徴とする。
このように、 本発明にかかる多層プリント配線板の製造方法の特徴は、 所 定の配線パターンを形成した導体回路を有する片面回路基板が、 予め個々に 製造されることにある。 それ故に、 これらの片面回路基板は、 積層する前に、 導体回路等の不良箇所の有無を確認することができるので、 積餍段階では、 不良箇所のない片面回路基板のみを用いることとなる。 その結果、 本発明の 方法によれば、 製造段階での不良発生が少なくなり、 I V H構造の多層プリ ント配線板を高い歩留りで製造することができるようになる。
また、 本発明にかかる多層プリ ント配線板の製造方法によれば、 従来技術 のように、 プリプレグを積み重ねて熱プレスする工程を繰り返す必要はなく、 片面回路基板を他の回路基板と重ね合わせ、 前記片面回路基板が具える接着 剤層を利用することによって、 一度の熱プレス成形にて積層一体化させるこ とができる。 即ち、 本発明の方法によれば、 I V H構造の多層プリント配線 板を複雑な工程を繰り返すことなく短時間で効率良く製造することができる c ここで、 本発明の上記方法において、 絶緑性硬質基板と接着剤!]を貫通し て導体に接する上記穴は、 レーザの照射により形成することが望ましい。 こ の理由は、 片面回路基板のバイァホ—ルを形成するための穴は、 なるべく微 小径の穴を高密度に形成することが有利であり、 穴開け加工にレ—ザ'を適用 することによつて、 微小怪の穴を容易にかつ高密度に形成することができる 力、らである。
また、 レーザによる穴開け加工によれば、 導体回路を損傷することなく、 絶縁性硬質基板および接着剤層のみを貫通した穴を開けることができる。 そ の結果、 従来技術のようにプリプレダ基板を貫通した孔を設けるのではなく、 導体回路により一端が閉鎖された状態の穴を形成するので、 その穴に導電性 ペーストを充塡することにより、 バイ了ホールと導体回路が面接触するため、 確実な導通が得られる。
このようにして製造される本発明にかかる 1 V H構造の多層プリント配線 板は、 配線板を構成する回路基板の少なくとも一層が、 絶^性硬質基板に対 し、 この基板の一方の面に導体回路を、 そしてその他方の面には接着剤層を それぞれ形成してなり、 かつ前記基板および前記接着剤層にはこれらの層を 貫通して導体に接する穴を設けて導電性ペーストを充塡したバイァホールを 形成した片面回路基板で構成されていることを特徴とする。
ここで、 本発明の多層プリント配線板を構成する片面回路基板は、 接着剤 層を介して他の回路基板と接着されている。 このような他の回路基板として は、 本発明の片面回路基板や従来知られたプリント配線基板のいずれも使用 することができる。
なお、 本発明の多層プリント配線板は、 プリント配線板に一般的におこな われている各種の加工処理、 例えば、 表面にソルダーレジス トの形成、 表面 配線パターン上にニッケル Z金めつきやはんだ処理、 穴開け加工、 キヤビテ ィ—加工、 スルーホールめつき処理等を施すことができる。 また、 本発明の多層プリント配線板は、 I Cパッケージやべ了チップ、 チ ップ部品等の電了-部品を実装するために用いられる。 〔実施例〕
第 2図は、 本発明の一実施例に係る多層プリント配線板の縦断面図である c: この図において、 多層プリン ト配線板 1は、 絶緑性硬質基板 2a、 2h、 、 2ύ と、 この基板の片面に貼着された金属笵をェッチングして形成した導休回路 3a、 3b、 3c. 3dと、 前記導体回路と反対側の基板表面に形成された接着剤層 4a、 4h、 4c、 4dとからなり、 絶縁性硬質基板 2a、 2b. 2 2dと接着剤層 4a、 4b、 4じ、 4dを貫通して導体回路 、 3b、 3:、 3dに接する穴に導電性ペース ト 5が充塡されたバイァホール 6a、 6b、 i;dとを有する片面回路基板 7a、 7b、 7c, 7dを、 積層し、 前記片面回路基板 7a、 7b、 7c、 7dがそれぞれ具える接着剤層 4a、 4b、 4c、 ^によって相互に接合した 4層基板である。
ここで、 片面回路基板 7aの導体回路 3aおよび片面回路基板 7dの導体回路 3d は、 それぞれ所定の配線パターン形状に形成され、 多層プリン ト配線板 1の 上側表面または下側表面に表面配線パターンとして配置される。 また、 片面 回路基板 7bの導体回路 3bおよび片面回路基板 7cの導体回路 3cは、 それぞれ所 定の配線パターン形状に形成され、 多層プリント K線板 1の片面回路基板 7a の下側または片面回路基板 7dの上側に内層配線パターンとして配置される。 なお、 前記導体回路 3a、 3b、 3c、 3dは、 例えば絶縁性硬質基板 2a、 2b、 2c、 2dの片面に銅箔を形成してなる片面鋦張積層板の該銅箔をェッチングするこ とにより形成されたものが好適である。
また、 バイァホール 6aは、 絶縁性硬質基板 2aと接着剤層 4aを厚さ方向に貫 通して形成されており、 バイァホール 6bは、 絶縁性基板 2b、 2cと接着剤層 4b、 4cを厚さ方向に貫通して形成されており、 バイァホール は、 絶縁性基板 2d と接着剤層 4dを厚さ方向に貫通して形成されており、 それぞれ導電性べ一ス ト 5が充塡されいる。 これらのバイ了ホールのうち Gaは表面配線パターンと しての導体回路 と内層配線パターンとしての; jbとの間を電気的に接続する ブライ ンドバイァホールであり、 バイ了ホ一ル 6bは内層配線パターンとして の導体回路 3bと 3cの間を電気的に接続するべリ一ドバイ了ホ―ルであり、 バ ィァホール 6dは内層配線バターンとしての導体回路 3cと表面配線パターンと しての導体回路; idとの間を電気的に接続するブラインドバイァホールであり、 いずれもィンタ一ステシャルバイァホールを構成する。
前記の絶縁性硬質基板 、 2b、 2c、 2dとしては、 例えば、 ガラス布ェポキ シ樹脂ゃガラス不織布ェポキシ樹脂、 ガラス布ビスマレイ ミ ドト リ了ジン樹 脂、 ァラ ミ ド不織布エポキシ樹脂等を板状に硬化させた基板を使用すること ができる。
前記の接着剤層 4a、 4b、 4 4dとしては、 例えば、 エポキシ ¾ゃポリイ ミ ド系、 ビスマレイ ミ ドト リアジン系、 了ク リレート系、 フヱノ一ル系などの 樹脂接着剤で構成することができる。
前記の導電性ペーストとしては、 例えば、 銅や銀、 金、 カーボン等の導電 性ペーストを使用することができる。
本発明の多層プリント配線板は、 各種の電子部品を実装することができ、 例えば、 第 2図に二点鎖線で示すように、 I Cパッケ―ジやべァチップ等の チップ部品 8を表面配線バタ一ン 3aの所定部位に搭載し、 はんだ 9により固 定することができる。
次に、 第 2図に示した本発明の一実施例に係る多層プリント配線板の製造 力法について 明する。
(1) 先ず、 第 2図の多層プリント配線板 1を構成する本発明の片面回路基板 7a ( 17 a ) を作製する。 以下具体的に、 第 3図にしたがって説明する。
①. 第 3図(a) に示すような金属箔 13が片面に貼着された絶縁性硬質基板 12 aを用意する。 この金属箔 13が片面に貼着された絶縁性硬質基板 12 aとし ては、 例えば、 片面銅張積肩板を使用することが有利である。
② . 次に、 前記金属箔 13をヱツチングし、 第 3図(b) に示すように、 所定 のパターン形状に加工する。 これにより導体冋路 13 aが形成される。 なお、 エッチング方法としては、 公知の一般的な手段を採用することができる。 こ の導体回路 13 aは、 表面配線パターンとして配置されるものである力 導体 回路が内層配線パタ一ンとなる場合は、 層問の接着性を向上させるために、 導体回路の表面を、 例えば、 マイクロエッチングや粗化めつき、 両面粗化銅 笵の適用等の公知の手段を用いて粗面化することが有利である。
③ . 次に、 前記導体回路 13 aが形成された絶縁性硬質基板 12 aの導体回路 と反対側の面に、 第 3図(c) に示すように、 接着剤層 14 aを形成する。 接着 剤層 14 aは、 所定の樹脂接着剤をロールコータやカーテンコ一タ、 スプレー コ一タ、 スク リーン印刷などの手段で塗布してプレキュアするか、 あるいは 接着剤シートをラミネートすることにより形成することができる。 このとき の接着剤層の厚さとしては、 l(]〜50 i ir)の範囲が有利である。
④. 次に、 第 3図(d) に示すように、 接着剤層 14 aおよび絶縁性硬質基板 12 aの厚さ方向に貫通して導体に接する穴 16を形成する。 この穴 16は、 絶縁 性硬質基板 12 aの接着剤層 14 aの側からレーザを照射することにより形成す ることが好ましい。 このレーザを照射する穴開け加工機としては、 例えば、 パルス発振型炭酸ガスレーザ加工機を使用することができる。 このような、 炭酸ガスレーザ加工機を用いることにより 60〜200 u m≠の微小 ί圣の穴を髙 精度に形成することができる。 この結果、 バイァホールを高密度に形成する ことが可能になり、 小型で高密度な多層プリント配線板を製造することがで さる。
このような、 レーザを照射する穴開け加工法によれば、 導体回路 13 aを损 傷させることなく接着剤層 14 aと絶縁性硬質基板 12 aの部分にのみ穴開け加 ェすることができるので、 形成された穴 16は、 接着剤層 14 a側のみが開口し、 他端は導体回路により閉鎖されている。 このことにより、 バイ了ホールと導 体回路 13 aとを電気的に確実に接続することができる。 なお、 穴 16の底の導 体回路面 18をきれいにする目的で、 デスミァ処理を施すこともできる。
⑤. 次に、 第 3図(e) に示すように、 前記穴 16に、 導電性ペースト 5を充 塡して片面回路基板 17 aを作製する。 この導電性ペース ト 5の充塡方法とし ては、 例えば、 メタルマスクを用いたスク リーン印刷法を採用することがで きる。 充塡時には、 バイ了ホールを高精度に形成するために、 穴 16の周囲に 保護マスクを形成しておくことが有利である。 保護マスクは、 接着剤層 14a の表面にフィルムや紙をラ ミネ—ト , - 1 2し、 穴開け加工の際に一緒に穴開けする ことにより、 形成することができる。 また、 導電性ペーストは、 ΐ[ΐね合わさ れる他の回路基板の内層となる導体回路との接続性が良好なバイ了ホールを 実現する上で、 穴 16より若干突出する程度に充塡することが有利である。 な お、 充塡した導電性ペース トは、 後の工程の作業性を高めるためにプレキュ ァしておくことが有利であり、 保護マスクは積層前に剝離される。
(2)同様の工程で、 絶縁性硬質基板 12b, 12c, 12dに対し、 この基板の 方の面に導体回路 13b, 13c, 13dを、 そしてその他方の面には接着剤層 14 b, 14c, 14dをそれぞれ形成してなり、 かつ前記基板および前記接着剤層 にはこれらの層を貫通して導体に接する穴 lfiを設けて導電性ペース ト Γ)を充 塡したバイァホールを形成した、 第 4図に示すような片面回路基板 17h, 17 c, 17 dを作製する。
(3)次に、 前記の片面回路基板 17a, 17 b, 17c, 17dを所定の順に、 片面 回路基板の周囲に設けられたガイ ドホールとガイ ドビンを用いて位置合わせ しながら重ね合わせる。 ここでは、 片面回路基板 17dの接着剤層 14dの上側 に片面回路基板 17 cの導体回路 13 cを重ね合わせ、 その接着剤層 14 cの上側 に片面回路基板 17 bの接着剤層 14 bを重ね合わせ、 さらにその導体回路 13b の上側に片面回路基板 17 aの接着剤層 14 aを重ね合わせる。 (4)このようにして各片面回路基板を重ね合わせた後、 熱プレスを用いて 1 40 °C ~200 °Cの温度範固で加熱、 加圧することにより、 各片面回路基板は一 度のプレス成形にて多層状に一体化される。 なお、 熱プレスとしては、 真空 熱プレスを使用することが有利である。
この工程では、 接着剤層 14 a、 14 b、 14 c、 14 clを介して重ね合わされた 各片面回路基板 17 a、 17 b、 17 c、 17 は、 接着剤層 14 a、 14 b、 1 、 14 lが密着して熱硬化することにより、 多層状に一体化される。 同時に、 導電 性ペース トもそれぞれ対応する導体回路に密着して熱硬化することにより、 バイァホールを形成し、 多層プリント配線板 1が得られる。
〔他の実施例〕
(1) 前記実施例では、 4層の片面回路基板が重ね合わされた多層プリント配 線板について説明したが、 3層あるいは 5層以上の高多層の場合も同様に本 発明を実施できるし、 従来の方法で作成された片面プリント基板、 両面プリ ント基板、 両面スルーホールプリント基板あるいは多層プリン ト基板に本発 明の片面回路基板を積層して多層プリント配線板を製造することができる。
(2) 前記実施例では、 バイァホ—ルを形成するための穴開け加工をレーザを 照射する手段で行ったが、 ドリル加工やパンチング加工等の機械的手段を適 用することもできる。 この場合の片面回路基板および多層プリント配線板の 製造方法について、 第 5図および第 6図を参照して以下に説明する。
①. 先ず、 第 Γ)図〈a) に示すように、 絶縁性硬質基板 22に対し、 この基板 の片面に貼着した金属箔をェツチングすることにより導体回路 23を形成し、 この導体回路 23と反対側の基板表面には接着剤層 24を形成する。
②. 次に、 ドリル加工やパンチング加工等の機械的手段により、 第 5図(h) に示すような貫通孔 25を形成し、 この貫通孔 25に、 導電ペース ト 5を充塡す ることにより片面回路基板を作成する。 この際、 導電性ペース ト 5は、 接続 される他の回路基板の導体回路との接続性が良好なバイ了ホールを ¾現する ために、 第 5図 :) に示すように貫通孔 25より若干突出する程度に充塡する ことが有利である。
③. そして、 上記の実施例と同様にして、 複数枚の片而回路基板を 11ね合 わせて一体化することにより、 第 6図に示したようなバイァホ一ル 2Hを有す る多層プリント配線板 21が得られる。
(3) 本発明の多層プリント配線板においては、 表面配線パターンはチップ電 子部品を実装するためのノ、°ッ ド形状のみに形成することもできる。 産業上の利用可能性
以上説明したように、 本発明に係る多 )1プリント配線板用片面回路基板は、 所定の加工が施され、 かつ接着剤層を有しているので、 この片面回路 S板を 用いれば、 一度のプレス成形にて多層状に一体化させることにより、 I V I I 構造を有する高密度の多層プリント配線板を高い歩留りで効率的に製造する ことができる。
また、 上記片面回路基板を用いる本発明に係る多層プリント配線板の製造 方法によれば、 不良のない片面回路基板のみが、 その基板が具える接着剤 Jg によって接合されるので、 従来技術のような繰り返し工程の多し、複雑な製法 を採ることなく、 高い歩留りで効率的に I V H構造を冇する高密度の多層プ リント配線板を製造することができる。
さらに、 上記片面回路基板で構成される本発明の多層プリント配線板は、 片面回路基板が接着剤層によって接合されている構造であるので、 I V H構 造を有する高密度の多層プリント配線板として、 従来技術のような繰り返し 工程の多い複雑な製法によらずに容易に提供され得る。

Claims

請求の範 ffl
1 . 絶縁性硬質基板に対し、 この基板の一方の面に導体回路を、 そしてその 他方の面には接着剤層をそれぞれ形成してなり、 かつ前記基板および前記 接着剤層にはこれらの層を貫通して導体に接する穴を設けて導電性ペース トを充塡したバイァホ一ルを形成したことを特徴とする多層プリ ント配線 板用片面回路基板。
2 . 上記導体回路が、 片面銅張積層板の銅箔をエッチングして形成されたも のである請求の範囲 1に記載の多層プリント配線板用片面回路基板。
5
; Ϊ . 回路基板の積層材がィンタースティシャルバイ了ホールを介してそれぞ れ電気的に接続されてなる構造の多層プリント配線板において、
前記回路基板の少なくとも一層が、 絶縁性硬質基板に対し、 この基板の 一方の面に導体回路を、 そしてその他方の面には接着剤層をそれぞれ形成 してなり、 かつ前記基板および前記接着剤層にはこれらの層を貫通して導 体に接する穴を設けて導電性ペーストを充塡したバイァホールを形成した 片面回路基板で構成されていることを特徴とする多層プリント配線板。 4 . 上記導体回路が、 片面銅張積層板の銅箔をエッチングして形成されたも のである請求の範囲 3に記載の多層プリント配線板用片面 路基板。 ①. 絶縁性硬質基板の片面に貼着した金属箔をエッチングすることによ り導体回路を形成する工程、
② . 上記基板の一方の面に形成した導体回路とは反対側の表面に接着剤 層を形成する工程、
③ . 上記絶緑性硬質基板と上記接着剤層を貫通して導体に接する穴を形 成し、 この穴に導電性ペーストを充塡して片面回路基板を作製する工程、 ④. 上記片面回路基板を 2枚以上重ね合わせるか他の回路基板と共に重 ね合わせ、 次いで該基板が具える前記接着剤層を利用することによつて、 一度のプレス成形にて多層状に一体化させる工程、
を経て製造することを特徴とする多層プリント配線板の製造方法。
. 絶縁性硬質基板と接着剤層を貫通して導体に接する上記穴を、 レーザの 照射により形成することを特徴とする請求の範囲 5に記載の多層プリント 配線板の製造方法。
. 上記導体回路は、 絶緑性硬質基板の片面に銅箔を形成してなる片面銅張 積層板の該銅箔をェッチングすることにより形成することを特徴とする請 求の範圓 5に記載の多層プリント配線板の製造方法。
PCT/JP1996/001642 1996-06-14 1996-06-14 Plaquette a circuit sur un seul cote pour carte a circuits imprimes multicouche, carte a circuits imprimes multicouche, et procede pour sa production WO1997048260A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19681758A DE19681758B4 (de) 1996-06-14 1996-06-14 Einseitiges Schaltkreissubstrat für mehrlagige Schaltkreisplatine, mehrlagige Schaltkreisplatine und Verfahren zur Herstellung selbiger
US09/147,372 US6320140B1 (en) 1996-06-14 1996-06-14 One-sided circuit board for multi-layer printed wiring board, multi-layer printed wiring board, and method of its production
PCT/JP1996/001642 WO1997048260A1 (fr) 1996-06-14 1996-06-14 Plaquette a circuit sur un seul cote pour carte a circuits imprimes multicouche, carte a circuits imprimes multicouche, et procede pour sa production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1996/001642 WO1997048260A1 (fr) 1996-06-14 1996-06-14 Plaquette a circuit sur un seul cote pour carte a circuits imprimes multicouche, carte a circuits imprimes multicouche, et procede pour sa production

Publications (1)

Publication Number Publication Date
WO1997048260A1 true WO1997048260A1 (fr) 1997-12-18

Family

ID=14153417

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1996/001642 WO1997048260A1 (fr) 1996-06-14 1996-06-14 Plaquette a circuit sur un seul cote pour carte a circuits imprimes multicouche, carte a circuits imprimes multicouche, et procede pour sa production

Country Status (3)

Country Link
US (1) US6320140B1 (ja)
DE (1) DE19681758B4 (ja)
WO (1) WO1997048260A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1215948A3 (en) * 2000-12-14 2004-07-21 Denso Corporation Manufacturing method of multilayer substrate and multilayer substrate produced by the manufacturing method
US7721427B2 (en) * 1997-06-06 2010-05-25 Ibiden Co., Ltd. Method for manufacturing single sided substrate
JP2015061058A (ja) * 2013-09-20 2015-03-30 日本メクトロン株式会社 多層プリント配線板の製造方法、および多層プリント配線板
WO2018131465A1 (ja) * 2017-01-16 2018-07-19 富士通株式会社 回路基板、回路基板の製造方法及び電子装置
CN114698234A (zh) * 2022-03-30 2022-07-01 深圳市信维通信股份有限公司 一种多层lcp材料基板组合方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3592129B2 (ja) * 1999-04-15 2004-11-24 新光電気工業株式会社 多層配線基板の製造方法
JP3238380B2 (ja) * 1999-07-02 2001-12-10 日本メクトロン株式会社 回路基板の微細スル−ホ−ル導通部の形成法
US6570102B2 (en) * 2000-02-01 2003-05-27 International Business Machines Corporation Structure for high speed printed wiring boards with multiple differential impedance-controlled layer
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
JP3531573B2 (ja) * 2000-03-17 2004-05-31 株式会社村田製作所 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP2001332859A (ja) * 2000-05-22 2001-11-30 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP3396465B2 (ja) * 2000-08-25 2003-04-14 三井金属鉱業株式会社 銅張積層板
US6459046B1 (en) * 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same
US6831236B2 (en) * 2001-03-23 2004-12-14 Fujikura Ltd. Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
EP1389897A1 (en) * 2001-04-24 2004-02-18 Mitsui Mining & Smelting Co., Ltd. Printed circuit board, its manufacturing method, and csp manufacturing methdo
US20020175402A1 (en) * 2001-05-23 2002-11-28 Mccormack Mark Thomas Structure and method of embedding components in multi-layer substrates
US20030066679A1 (en) * 2001-10-09 2003-04-10 Castro Abram M. Electrical circuit and method of formation
US6742247B2 (en) * 2002-03-14 2004-06-01 General Dynamics Advanced Information Systems, Inc. Process for manufacturing laminated high layer count printed circuit boards
JP3969192B2 (ja) * 2002-05-30 2007-09-05 株式会社デンソー 多層配線基板の製造方法
US6809269B2 (en) * 2002-12-19 2004-10-26 Endicott Interconnect Technologies, Inc. Circuitized substrate assembly and method of making same
US7367116B2 (en) * 2003-07-16 2008-05-06 Matsushita Electric Industrial Co., Ltd. Multi-layer printed circuit board, and method for fabricating the same
JP2005340687A (ja) * 2004-05-31 2005-12-08 Fujitsu Ltd 積層基板及びその製造方法、かかる積層基板を有する電子機器
US7627947B2 (en) * 2005-04-21 2009-12-08 Endicott Interconnect Technologies, Inc. Method for making a multilayered circuitized substrate
JP2007059689A (ja) * 2005-08-25 2007-03-08 Shinko Electric Ind Co Ltd ガラスクロス含有樹脂層を含む構造の積層製品及びその製造方法
JP4277233B2 (ja) * 2007-01-18 2009-06-10 セイコーエプソン株式会社 配線基板の製造方法
WO2008116106A2 (en) * 2007-03-20 2008-09-25 Viasat, Inc. Circuit card assembly including individually testable layers
CN101683005B (zh) * 2007-04-11 2012-12-05 环球产权公司 电路材料、多层电路及其制造方法
TW200906263A (en) * 2007-05-29 2009-02-01 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
KR101022903B1 (ko) * 2008-11-26 2011-03-16 삼성전기주식회사 매립패턴을 갖는 인쇄회로기판 및 그 제조방법
DE112009004716T5 (de) * 2009-04-30 2012-08-16 Shimadzu Corp. Strahlungsdetektor
US8904631B2 (en) 2011-04-15 2014-12-09 General Electric Company Method of fabricating an interconnect device
TWI483548B (zh) * 2011-11-15 2015-05-01 Quanta Comp Inc Method of manufacturing proximity sensor module
KR102346643B1 (ko) * 2015-06-30 2022-01-03 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자, 발광 소자 제조방법 및 발광 모듈
TWI658767B (zh) 2017-09-28 2019-05-01 欣興電子股份有限公司 電路板的製造方法以及應用於製造其之堆疊結構
JP7031955B2 (ja) * 2019-09-10 2022-03-08 Fict株式会社 回路基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61225048A (ja) * 1985-03-04 1986-10-06 オリン コーポレーシヨン 多層回路複合体の製造方法
JPH06125175A (ja) * 1992-10-13 1994-05-06 Hitachi Chem Co Ltd 多層プリント配線板の製造方法
JPH06302956A (ja) * 1992-07-27 1994-10-28 Sumitomo Bakelite Co Ltd 多層印刷配線板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55133597A (en) * 1979-04-06 1980-10-17 Hitachi Ltd Multilayer circuit board
US4712161A (en) * 1985-03-25 1987-12-08 Olin Corporation Hybrid and multi-layer circuitry
JPH0410696A (ja) * 1990-04-27 1992-01-14 Nitto Denko Corp 多層配線基板の製造方法
US5374469A (en) * 1991-09-19 1994-12-20 Nitto Denko Corporation Flexible printed substrate
JPH06326438A (ja) * 1993-05-13 1994-11-25 Nitto Denko Corp 単層配線ユニットおよび多層回路配線板ならびにその製法
US5401913A (en) * 1993-06-08 1995-03-28 Minnesota Mining And Manufacturing Company Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
US5652042A (en) * 1993-10-29 1997-07-29 Matsushita Electric Industrial Co., Ltd. Conductive paste compound for via hole filling, printed circuit board which uses the conductive paste

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61225048A (ja) * 1985-03-04 1986-10-06 オリン コーポレーシヨン 多層回路複合体の製造方法
JPH06302956A (ja) * 1992-07-27 1994-10-28 Sumitomo Bakelite Co Ltd 多層印刷配線板の製造方法
JPH06125175A (ja) * 1992-10-13 1994-05-06 Hitachi Chem Co Ltd 多層プリント配線板の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7721427B2 (en) * 1997-06-06 2010-05-25 Ibiden Co., Ltd. Method for manufacturing single sided substrate
EP1215948A3 (en) * 2000-12-14 2004-07-21 Denso Corporation Manufacturing method of multilayer substrate and multilayer substrate produced by the manufacturing method
EP2079292A2 (en) 2000-12-14 2009-07-15 Denso Corporation Manufacturing method of multilayer substrate and multilayer substrate produced by the manufacturing method
EP2079292A3 (en) * 2000-12-14 2009-10-28 Denso Corporation Manufacturing method of multilayer substrate and multilayer substrate produced by the manufacturing method
EP2467004A3 (en) * 2000-12-14 2013-07-17 Denso Corporation Manufacturing method of multilayer substrate and multilayer substrate produced by the manufacturing method
JP2015061058A (ja) * 2013-09-20 2015-03-30 日本メクトロン株式会社 多層プリント配線板の製造方法、および多層プリント配線板
WO2018131465A1 (ja) * 2017-01-16 2018-07-19 富士通株式会社 回路基板、回路基板の製造方法及び電子装置
JP2018116951A (ja) * 2017-01-16 2018-07-26 富士通株式会社 回路基板、回路基板の製造方法及び電子装置
US11057996B2 (en) 2017-01-16 2021-07-06 Fujitsu Interconnect Technologies Limited Circuit board, method of manufacturing circuit board, and electronic device
CN114698234A (zh) * 2022-03-30 2022-07-01 深圳市信维通信股份有限公司 一种多层lcp材料基板组合方法
CN114698234B (zh) * 2022-03-30 2024-05-31 深圳市信维通信股份有限公司 一种多层lcp材料基板组合方法

Also Published As

Publication number Publication date
DE19681758B4 (de) 2006-09-14
US6320140B1 (en) 2001-11-20

Similar Documents

Publication Publication Date Title
WO1997048260A1 (fr) Plaquette a circuit sur un seul cote pour carte a circuits imprimes multicouche, carte a circuits imprimes multicouche, et procede pour sa production
WO1998056220A1 (fr) Plaquette de circuit simple face et procede de fabrication de ladite plaquette
JP4192657B2 (ja) チップ部品内蔵ビルドアップ多層配線板の製造方法
JP4043115B2 (ja) 多数個取り多層プリント配線板
JP2004327510A (ja) 多層プリント配線板用銅張り積層板、多層プリント配線板、多層プリント配線板の製造方法
JP3492467B2 (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JPH1154934A (ja) 多層プリント配線板およびその製造方法
JPH0936551A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JPH1154926A (ja) 片面回路基板およびその製造方法
JP2002198652A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JPH1041635A (ja) 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
KR100895241B1 (ko) 패키지용 기판 제조방법
JP3253886B2 (ja) 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
JPH07115280A (ja) 多層プリント配線板及びその製造方法
JP2001015919A (ja) 多層プリント配線板用回路基板とその製造方法および多層プリント配線板
JP2007335631A (ja) 積層配線板の製造方法
JP3492667B2 (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP3471616B2 (ja) 多層プリント配線板の製造方法
JP3540809B2 (ja) 高密度多層プリント配線板用片面回路基板および高密度多層プリント配線板
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
JPH1051139A (ja) 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
JPH0671143B2 (ja) 多層プリント配線板の製造方法
JP3855670B2 (ja) 多層回路基板の製造方法
JP2003179354A (ja) 多層プリント配線板およびその製造方法
JP2003209358A (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): DE US

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 09147372

Country of ref document: US

RET De translation (de og part 6b)

Ref document number: 19681758

Country of ref document: DE

Date of ref document: 19990617

WWE Wipo information: entry into national phase

Ref document number: 19681758

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: 8607

点击 这是indexloc提供的php浏览器服务,不要输入任何密码和下载