+

WO1992014275A1 - Dielectric filter - Google Patents

Dielectric filter Download PDF

Info

Publication number
WO1992014275A1
WO1992014275A1 PCT/JP1992/000060 JP9200060W WO9214275A1 WO 1992014275 A1 WO1992014275 A1 WO 1992014275A1 JP 9200060 W JP9200060 W JP 9200060W WO 9214275 A1 WO9214275 A1 WO 9214275A1
Authority
WO
WIPO (PCT)
Prior art keywords
dielectric
substrate
capacitor
filter
electrode
Prior art date
Application number
PCT/JP1992/000060
Other languages
English (en)
French (fr)
Inventor
Katuhiko Hayashi
Original Assignee
Tdk Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP3549091A external-priority patent/JPH04249401A/ja
Priority claimed from JP3207370A external-priority patent/JP2611063B2/ja
Priority claimed from JP22960991A external-priority patent/JPH05114804A/ja
Application filed by Tdk Corporation filed Critical Tdk Corporation
Priority to US07/927,401 priority Critical patent/US5304967A/en
Priority to EP92903712A priority patent/EP0523241B1/en
Priority to DE69221039T priority patent/DE69221039T2/de
Publication of WO1992014275A1 publication Critical patent/WO1992014275A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/205—Comb or interdigital filters; Cascaded coaxial cavities
    • H01P1/2053—Comb or interdigital filters; Cascaded coaxial cavities the coaxial cavity resonators being disposed parall to each other

Definitions

  • the present invention relates to a dielectric filter used for various kinds of wireless devices such as a mobile phone and an automobile phone, or other electronic devices.
  • high-frequency filters have been used for various wireless devices and other electronic devices.
  • a high-frequency filter there is a dielectric filter using a dielectric resonator.
  • FIG. 7 to 9 are views showing the conventional example (1).
  • FIG. 7 is a perspective view of the high-frequency filter (only the main body), and
  • FIG. 8 is a high-frequency filter.
  • Fig. 9 is a perspective view of the main body + metal case, and
  • Fig. 9 is a circuit example of a high-frequency filter.
  • IN is the input terminal
  • OUT is the output terminal
  • C is a coupling capacitor
  • 1 and 2 are dielectric resonators
  • 3 is a substrate (inter-stage circuit board)
  • 4 and 5 are conductor patterns
  • 6 is a metal case
  • 7 and 8 are Indicates an external terminal.
  • this dielectric filter as shown in FIG. 7, two dielectric resonators 1 and 2 are provided side by side, and a substrate 3 is integrally formed at one end in the longitudinal direction. The required circuit elements are mounted on the board 3.
  • a dielectric substrate is used as the substrate 3, and conductor patterns 4 and 5 formed by thick film printing are provided thereon.
  • each of the conductor patterns 4 and 5 on the substrate 3 is connected to each conductor of the dielectric resonators 1 and 2, and the other end is provided with an input terminal I ⁇ and an output terminal OUT. Further, between the conductor patterns 4 and 5, for example, a coupling capacitor (:) is provided as the above-mentioned circuit element.
  • the coupling capacitor C is used.
  • this coupling capacitor C was used. May be formed using the thick film pattern on the substrate 3.
  • the dielectric filter shown in FIG. 7 is only the main body, but this dielectric filter is covered with a metal case 6 as shown in FIG. 8, for example. Used.
  • the metal case 6 is provided with external terminals 7 and 8, and these terminals 7 and 8 are connected to the input terminal IN and the output terminal OUT of the main body. .
  • the metal case 6 To put the metal case 6 on the main body, move the metal case 6 in the direction of the arrow shown in the figure so that the negative ends of the dielectric resonators 1 and 2 are inserted into the inside. . That is, it is inserted so that the dielectric resonators 1 and 2 are positioned inside the metal case 6. In this state, the substrate 3 is housed inside the metal case 6.
  • the circuit of the above dielectric filter is as shown in FIG. 9 (A).
  • This circuit has a coupling capacitor C between the input terminal IN and the output terminal OUT.
  • a dielectric resonator 1 is connected between the input terminal IN and the ground
  • a dielectric resonator 2 is connected between the output terminal 0 UT and the ground. This is a circuit for the filter.
  • This high-frequency filter is further added with other elements as shown in Fig. 9 (B) and Fig. 9 (C) to form a polarized band-pass filter.
  • certain tracks may be used as endless rejection filters.
  • the coil L is connected in parallel with the coupling capacitor of the circuit of FIG. 9 (A). Connect.
  • the input terminal IN of the circuit of FIG. 9 (A) and the dielectric resonator 1 are connected to each other.
  • a capacitor C is connected, and a capacitor is connected between the output terminal OUT and the dielectric resonator 2.
  • the Ru create an arc are these dielectric full Note1, on the substrate 3, which is shown in Figure 7, the co-Yi Le L, have Ru Oh will be equipped with a co-down Devon Sa C ,, C 2 .
  • circuit elements are added to It may be a body filter. Also in this case, necessary circuit elements are mounted on the above-mentioned substrate.
  • the length of the dielectric filter is substantially the sum of the length of the dielectric resonator and the length of the substrate (excluding the metal case).
  • the board must have a length as long as necessary for mounting circuit elements, and cannot be shorter than this. Therefore, it is difficult to reduce the size of the dielectric filter.
  • the volume or external dimensions of the dielectric filter should be adjusted according to the length of the substrate. Becomes larger.
  • FIG. 10 is a diagram showing a dielectric filter of a conventional example (2), where FIG. 1OA is a circuit diagram and FIG. 1OB is a perspective view.
  • FIG. 11 is a plan view of the inter-stage circuit board.
  • 11 and 12 are dielectric resonators
  • 13 is an interstage circuit board
  • 14 is an input terminal electrode
  • 15 and 16 are resonator mounting electrodes
  • 17 is an output terminal side electrode
  • Reference numerals 18 and 19 denote the terminals of the dielectric resonator
  • reference numerals 14A, 15A, 15B, 16A, 16B, and 17A denote the electrodes for trimming.
  • This dielectric filter is a filter provided with a dielectric resonator, and its circuit configuration is as shown in FIG. 1OA.
  • two dielectric resonators 11 and 12 are connected via a capacitor C 2 (coupling capacitor). Tying Te together, connect, co down Devon Sa C to the input terminal iN side, that are connected co emissions Devon Sa C 3 to the output terminal 0 UT side.
  • FIGS. 1OB and 11 Examples of the dielectric filter having the above circuit configuration are shown in FIGS. 1OB and 11.
  • two dielectric resonators 11 and 12 are arranged side by side, and an interstage circuit board 13 is integrally provided at one end in the longitudinal direction.
  • a single-layer board is used as the inter-step circuit board 13 described above.
  • input terminal side electrode 14, resonator mounting electrodes 15 and 16, output terminal side electrode 17 and trimming electrodes 14A, 15A, 15B, 16A, 16B, 17A Is formed as a thick film conductor pattern (printing pattern).
  • a trimming electrode 14A is formed integrally with the input terminal side electrode 14, and a trimming electrode 15A.15B is integrally formed with the resonator mounting electrode 15.
  • the trimming electrodes 16A and 16B are formed integrally with the resonator mounting electrode 16, and the trimming electrode 17A is formed on the output terminal side electrode 17. Are integrally formed.
  • the terminal 18 of the dielectric resonator 11 is placed on the resonator mounting electrode 15, and the terminal 19 of the dielectric resonator 12 is mounted on the resonator mounting electrode 16. Then, the terminals 18 and 19 are fixed to the electrodes 15 and 16 by soldering.
  • the interstage circuit board 13 and the dielectric resonators 11 and 12 are integrated.
  • a predetermined gap portion without a conductor
  • each forms a capacitor.
  • a capacitor is formed between the input terminal side electrode 14 and the resonator mounting electrode 15, and a capacitor is formed between the resonator mounting electrodes 15 and 16.
  • C 2 is formed, and a capacitor C 3 is formed between the electrode 16 for mounting the resonator and the electrode 17 on the output terminal side (in each case, the trimming electrode including ) .
  • Each co-down Devon Sa C of the, ⁇ C 3 is, because an extremely capacity of its on have small, full Note1 characteristics against the capacity of its being, et al. Were also very subtle, theft By trimming a part of the trimming electrodes 14A, 15A, 15B, 16A, 16B, 17A, trimming was performed to adjust the capacitance.
  • This trimming work is performed after the inter-stage circuit board and the dielectric resonator are integrated, and the dielectric filter is formed by adjusting the capacitance. Adjust the characteristics of the data.
  • the characteristics of the dielectric filter are extremely delicate, and the target characteristics cannot be obtained unless the process is completed when the product is almost completed.
  • the capacity is adjusted as described above.
  • trimming is performed and the capacitance of each capacitor is reduced. They need to be adjusted.
  • the distance between the electrodes (thick film conductor pattern) constituting the capacitor is extremely short, and the electrodes are also extremely small.
  • the present invention has been made to solve the above-mentioned problems, and has been made to reduce the size of a dielectric filter while maintaining good filter characteristics.
  • the aim is to realize a small volume and to make it easy to manufacture.
  • the following dielectric filter can be provided.
  • a multi-layer substrate having a circuit element between stages built therein is provided on one end face of the dielectric resonator,
  • a dielectric filter having a plurality of dielectric resonators one of the outer surfaces of a multi-layer substrate having a built-in circuit element between stages including a capacitor, In addition to providing a trimming electrode constituting the capacitor, an electrode for mounting a dielectric resonator is provided on the other outer surface, and a dielectric resonator is provided on the electrode.
  • a dielectric filter having a plurality of dielectric resonators one of a multilayer substrate having a built-in circuit element between stages including a coil and a capacitor.
  • a plurality of dielectric resonator mounting electrodes are provided on the outer surface of the coil, and the dielectric resonator is mounted on the electrodes, and a coil patterner constituting the coil is provided.
  • the capacitor is set inside the multi-layer substrate located between the plurality of electrodes, and the capacitor constituting the capacitor is formed.
  • the dielectric film is characterized in that the capacitor electrode pattern is set inside the multilayer substrate so as to face the above-mentioned electrode in the stacking direction of the multilayer substrate. Ta.
  • the multilayer substrate is made of a low-temperature fired material, and the dielectric constant of the substrate near the coil pattern is 15 or less. Dielectric filter featured.
  • a polarized band-pass filter can be formed.
  • a non-reduction filter is also formed. Is possible.
  • circuit elements capacitor and coils used in combination with the dielectric resonator are formed as a thick film pattern in the multilayer substrate. This is to be built in the multilayer substrate.
  • the outer diameter of the multilayer substrate can be formed with almost no change, so that various types of dielectrics can be used. Filter size reduction and small volume This has the effect of achieving realization.
  • the dielectric filter has a multi-stage configuration of three or more stages, the effects of the above-described downsizing, downsizing, and (weight reduction) are further enhanced.
  • Each element constituting the interstage circuit of the dielectric filter is set inside a multilayer substrate. For this reason, for example, the degree of freedom in setting the capacitance of the capacitor is greater than when a single-layer substrate is used (conventional example).
  • FIG. 1 is a perspective view of the dielectric filter according to the first embodiment.
  • FIG. 2 is a perspective view of a dielectric filter according to the second embodiment, where A is a view of a trimming electrode side, and B is a view of a dielectric resonator mounting side.
  • FIG. 3 is an exploded perspective view of the interstage circuit board of FIG.
  • FIG. 4 is a diagram showing the inter-stage circuit board of FIGS. 2 and 3, where A is the back side of the second layer 43-2 in FIG. 3, and B is a cross-sectional view taken along the line X--Y of FIG. is there .
  • FIG. 5 is a diagram showing a dielectric filter, wherein A is a perspective view of a dielectric filter, and B is a circuit structure of the dielectric filter.
  • A is a perspective view of a dielectric filter
  • B is a circuit structure of the dielectric filter.
  • FIG. 6 is an exploded perspective view of the interstage circuit board.
  • FIG. 7 is a perspective view (only the main body) of the dielectric filter in the conventional example (1).
  • FIG. 8 is a perspective view (main body + metal case) of the dielectric filter in the conventional example (1).
  • FIG. 9 is a circuit example of a dielectric filter in the conventional example (1).
  • FIG. 10 is a diagram showing a dielectric filter in the conventional example (2), wherein A is a circuit diagram and B is a perspective view.
  • FIG. 11 is a plan view of the interstage circuit board of FIG. 10. BEST MODE FOR CARRYING OUT THE INVENTION
  • the purpose of the present invention is achieved by using a multi-layer substrate for a circuit board between stages of a dielectric filter using two dielectric resonators. This is an example that has been achieved.
  • FIG. 1 is a perspective view of a dielectric filter according to a first embodiment of the present invention.
  • 31 and 32 are dielectric resonators
  • 33 is a multilayer board (interstage circuit board)
  • 34 and 35 are conductor patterns constituting electrodes for mounting the dielectric resonator
  • 36 and 37 indicate the crimp-shaped terminals.
  • This embodiment is based on the board (inter-stage circuit board) used to mount the circuit elements (discrete components, etc.) in the above-described conventional example. Is composed of a ceramics multilayer substrate, and a circuit element other than a dielectric resonator is built in the multilayer substrate, as shown in FIG.
  • Each resonator has an elongated internal conductor and a dielectric material having a length of about 1/4 wavelength surrounding the elongated internal conductor.
  • One end of the internal conductor is short-circuited to the conductor case, and the internal conductor is short-circuited.
  • the other end of the conductor is free and not short-circuited to the conductor case.
  • the resonator is constructed based on the principle that a quarter-wave line with a short-circuit at one end operates as a resonator.
  • a multi-layer substrate is also provided on the free end side of the resonator.
  • the two dielectric resonators 31 and 32 are brought into contact with one side thereof.
  • a multilayer board 33 as an interstage circuit board is provided on one end face in the longitudinal direction of the dielectric resonators 31 and 32.
  • the multilayer substrate be provided with its main surface facing one end face in the longitudinal direction of the dielectric resonator, and thus the dielectric filter is provided. Can be reduced in length by / J ⁇ .
  • circuit elements other than the dielectric resonators 31 and 32 are provided with a thick film pattern (thick film print pattern). ) And built in the multilayer substrate.
  • the terminals 36 and 37 to be inserted into the dielectric resonators 31 and 32 are formed in a clip shape, and the clip-like terminals 3 are formed.
  • the multi-layer substrate 33 is sandwiched and fixed with a solder.
  • the circuit in the multilayer substrate 33 and the two dielectric resonators 31 and 32 are electrically connected, and the dielectric resonators 31 and 3 are electrically connected. 2 and the multilayer substrate 3 3 are mechanically fixed.
  • the length of the dielectric filter is determined substantially by the length of the dielectric resonator and the thickness of the multilayer substrate 33 (in the case without a metal case). ).
  • co-down port Fine-door structure (moth La scan cell La Mi-click scan) is Shi good or Rere of the back La Mi-click scan aggregate and moths La vinegar, etc. A 1 2 0 3 which will be described later.
  • the present invention is not limited to these elements, and the number of coil capacitors may be further increased. Further, other circuit elements may be included.
  • a plurality of dielectric filters shown in the above embodiments may be connected to form a multi-stage filter.
  • the filter can be used not only for a filter alone but also for a deflector.
  • a multi-layer board is used for an inter-stage circuit board of a dielectric filter using two dielectric resonators, and a component built in the multi-layer board is used. This is an example that facilitates the trimming work for adjusting the capacity of the sensor.
  • FIG. 2 to 4 are views showing a second embodiment of the present invention.
  • FIG. 2A is a perspective view of the trimming electrode side
  • FIG. 2B is a dielectric resonator mounting side.
  • FIG. 4 is a perspective view
  • FIG. 3 is a disassembled perspective view of the interstage circuit board
  • FIG. 4A is the back side of the second layer 43-2 in FIG. 3, and FIG. It is.
  • 41 and 42 are dielectric resonators
  • 43 is an interstage circuit board (multi-layer board)
  • 44 is an input terminal side electrode
  • 45 and 46 are resonator mounting electrodes
  • 47 is an output terminal side electrode
  • 48 and 49 are dielectric resonator terminals
  • 51 to 53 are trimming electrodes
  • 54 to 56 are capacitor electrodes
  • 58 is a blind thru-hole (a thru-hole filled with a conductor inside)
  • 43-1 is a first through-stage circuit board.
  • 1st layer, 4 3-2 is the second stage of the interstage circuit board Show layers.
  • the inter-stage circuit board 43 is composed of a multi-layer board (two layers), and on the first layer 43-1, the trimming electrodes 51, 52,. 5 3 is formed as a thick film conductor pattern. In this case, the trimming electrodes 52 and 53 are formed integrally.
  • the capacitor electrodes 54, 55, and 56 are provided with thick film conductor patterns.
  • a through hole electrode 57 is formed.
  • the capacitor electrodes 54 and 55 are formed integrally.
  • the trimming electrode 51 and the capacitor electrode 54, the trimming electrode 52 and the capacitor electrode 55, and the trimming electrode 51 and the capacitor electrode 55 are formed.
  • the forming electrode 53 and the capacitor electrode 56 are formed at opposing positions, respectively.
  • the resonator mounting electrodes 45, 46, the input terminal side electrode 44, and the output terminal side electrode 47 are formed by a thick film conductor pattern.
  • a blind through hole (the inside of which is filled with a conductor) is provided. Threaded hole) 5 Connect with 8 (dotted line in Fig. 3).
  • a blind through-hole is provided between the capacitor electrode 55 (integrated with the capacitor electrode 54) and the resonator mounting electrode 46. 5 8 Connect.
  • the trimming electrode 51, the output terminal side electrode 47, the capacitor electrodes 54, 55, and the resonator mounting electrode 46, The contact electrodes 52 and 53 and the electrode 45 for mounting the resonator, and the capacitor 56 and the input terminal electrode 44 are connected to each other.
  • a capacitor Ci is formed between the trimming electrode 53 and the capacitor electrode 56, and the trimming electrode 5 is formed.
  • a capacitor C 2 is formed between the capacitor electrode 2 and the capacitor electrode 55, and a capacitor C 2 is formed between the trimming electrode 51 and the capacitor electrode 54.
  • the capacitor C a is formed.
  • Each capacitor formed in this way is built into the multilayer substrate, and a trimming electrode constituting one electrode of the capacitor is provided. 51 to 53 are provided on the outer surface of the multilayer substrate.
  • the terminals 48 and 49 of the dielectric resonators 41 and 42 are placed on the resonator mounting electrodes 45 and 46, respectively, Attach by tapping. By this mounting, the dielectric resonators 41 and 42 and the inter-stage circuit board 43 are integrated, and then a tri-state for adjusting the capacitance of the capacitor is formed. Perform the mining.
  • the trimming operation is performed by shaving off a part of the trimming electrodes 51, 52, and 53 exposed on the surface of the multilayer substrate. Also in this case, the trimming electrodes 51 to 53 are provided on the opposite side of the surface on which the resonator is mounted, so that the trimming space is sufficiently large. As a result, the trimming operation can be easily performed.
  • Two dielectric resonators may be used as in the above embodiment, but any number of dielectric resonators (two or more) may be used.
  • the number of layers of the multilayer substrate is not limited to two, and may be any number (two or more).
  • the dielectric filter of the second embodiment can be used for a demultiplexer.
  • the interstage circuit of the dielectric filter on the transmitting side and the interstage circuit of the dielectric filter on the receiving side can be integrated.
  • the capacitor C 2 A coil is connected in parallel with the capacitor, so that it can be used as a polarized non-linear filter.
  • the coil may be soldered to a resonator mounting electrode or the like with a disc, but a thick film conductor pattern is formed on the surface of the substrate. It may be formed in a multilayer substrate, or may be built in a multilayer substrate (formed with a thick-film conductor pattern).
  • the shape of the trimming electrode pattern may be any shape.
  • the multilayer substrate can be provided with its main surface facing one end face in the longitudinal direction of the dielectric resonator.
  • the length of the dielectric filter may be reduced.
  • the electrode for trimming the capacitor and the electrode for mounting the resonator are installed on different surfaces of the circuit board between stages, the trimming space is reduced. It can be wide enough. Obey As a result, the trimming work for adjusting the capacity is facilitated, and the interstage substrate can be reduced in size while securing the trimming space.
  • a multi-layer substrate is used for an inter-stage circuit board of a dielectric filter using two dielectric resonators, and each dielectric layer of the multi-layer substrate is used. This is an example in which the arrangement of the set film thickness patterns is improved.
  • FIG. 5 and 6 are views showing the dielectric filter of the third embodiment.
  • FIG. 5A is a perspective view of the dielectric filter
  • FIG. 5B is a dielectric filter
  • FIG. 6 is an exploded perspective view of the circuit board between stages.
  • 60 is an interstage circuit board (multilayer board)
  • 61 and 62 are dielectric resonators
  • 63 to 65 are each layer (inductor layer) of the interstage circuit board
  • 66 and 67 Is the solder pad (electrode for mounting resonator)
  • C! ⁇ C 4 is co-down Devon Sa
  • L is the co-Yi Le
  • IN is The input terminal
  • OUT indicates the output terminal
  • GND indicates the GND electrode.
  • the dielectric resonators 61 and 62 are provided so as to be in contact with one side of the dielectric resonator, and the dielectric resonator 6 is provided.
  • An interstage circuit board 60 composed of a multi-layer board is provided at one end in the longitudinal direction of each of the substrates 1 and 62. As shown in FIG. 6, the interstage circuit board 60 has a coil coil L and a capacitor C between the layers 63, 64, and 65.
  • To (: 4 is formed as a thick film pattern (thick film printing pattern) and is built into the inter-stage circuit board 60 to form the inter-stage circuit of FIG. 5B. It has been done.
  • the coupling between the inter-stage circuit board 60 and the dielectric resonators 61 and 62 is, as shown in FIG. 5, a terminal inserted into, for example, the dielectric resonators 61 and 62.
  • an inter-stage circuit board (multi-layer board) 60 are fixed by soldering.
  • solder pads (resonator mounting electrodes) 66 and 67 connected to internal circuits are formed on the surface of the substrate 60. Note that the number of connected dielectric resonators and the arrangement of L and C can be variously changed.
  • the interstage circuit board 60 is extremely small in shape. For this reason, in order to attach the dielectric resonators 61 and 62 to the interstage circuit board 60, the solder pads 66 and 67 formed on the board are formed by soldering. A large space factor is formed within the area on the substrate 60.
  • the Q of the coil L affects the characteristics of the filter. That is, if the CI of the cosole L is low, the steepness of the passband characteristic becomes a ragged characteristic. To design the coil L so as not to lower the Q, it is necessary to notch the coil in a spiral shape and to connect the coil to other electrode pads. They must be positioned so that they are not covered by turns.
  • L is placed between the soldering nodes 66 and 67 so that the other electrode turns can be applied in a helical manner.
  • the electrode of the capacitor C is located below the solder nodes 66 and 67, and the coil L is located at the lower portion of the gap between the solder nodes 66 and 67. It is preferable that each of them be built in. With such a configuration, the interstage circuit board 60 can be reduced in size, and a high Q coil L can be obtained. In addition, if there are multiple stages, the notation of coil L is Since the pins are arranged via the leads 66 and 67, the coupling between the coils L can be reduced by the solder nodes 66 and 67. .
  • connection and fixing between the multilayer substrate and the dielectric resonator are not limited to the shape shown in FIG. 5, and the main surface of the multilayer substrate is formed in the longitudinal direction of the dielectric resonator in the same manner as in Example 1. It may be installed facing one end face.
  • the substrate on which the thick-film inductor element and the thick-film capacitor element as described above are formed is made of a material having a high dielectric constant. Yes. This is particularly for the purpose of reducing the Q of the capacitor element.
  • the inductor conductor (coil) is patterned on a high-permittivity substrate, the wave length is shortened depending on the dielectric constant of the substrate near the conductor. Produces.
  • the stray capacitance (storage capacitance) caused by the coil pattern increases, so that the self-resonant frequency is relatively low. Due to its presence, it may not function as an inductor at high frequencies.
  • each layer of the interstage circuit board in which at least a thick-film coil pattern and a thick-film capacitor electrode pattern are set. (Dielectric layer) is formed of a low-temperature fired ceramics material, and the vicinity of the thick film coil pattern is formed.
  • the dielectric constant of the substrate (dielectric layer) is set to 15 or less, preferably 10 or less.
  • the length of the conductor forming the coil pattern should be 1/1 of the wavelength. It should be about 8 or less, preferably about 1/10.
  • the wavelength is shortened depending on the permittivity of the substrate near the conductor constituting the coil pattern. For this reason, if a substrate with a high dielectric constant is used, the effect of the signal wavelength cannot be prevented unless the conductor length is significantly reduced. However, if the conductor length is too short, it will not be possible to obtain the required number of coil turns.
  • the use of a low-permittivity substrate can prevent the effects of signal wavelengths even if the conductor length is not so short. Turn formation is facilitated.
  • the inductance value of the coil does not need to be so large (for example, about 30 nH or less).
  • the upper limit of the dielectric constant ⁇ i is set to 15.
  • a thick-film coil pattern is used in a multilayer substrate in which a thick-film coil pattern and a thick-film capacitor electrode pattern are set.
  • the dielectric layer in the vicinity of the cone is set to have a dielectric constant ( ⁇ ) within the above range.
  • the dielectric layer in the vicinity of the thick coil pattern and the dielectric layer between the thick capacitor electrode patterns are made of materials having different dielectric constants. If it can be configured, the dielectric layer between the thick capacitor electrode patterns will have a dielectric constant of ⁇ 2, and the dielectric layer near the thick coil pattern It is preferable to set the dielectric constant of the layer higher than ⁇ X ( ⁇ 2 > ⁇ ,).
  • the constituent materials of the interstage circuit board there are no restrictions on the constituent materials of the interstage circuit board (multilayer board).
  • a cell is used.
  • it is a composite structure of the micro aggregate and the glass.
  • the glass content in the substrate is preferably at least 50% by volume, particularly preferably 60 to 70% by volume. If the glass content is less than the above range, a composite structure will not be obtained, strength and moldability will be reduced, and a low temperature as will be described later. Baking becomes difficult.
  • Ceramic aggregate there is no particular limitation on the ceramic aggregate, and depending on the desired dielectric constant, firing temperature, etc., for example, aluminum, magnesium, spinel, muller, etc. It, false stealth, steer One or more types may be appropriately selected from tites, koji elites, zirconia and the like.
  • borosilicate glass there are no particular restrictions on the glass, and it is possible to use borosilicate glass, lead borosilicate glass, borosilicate glass, and borosilicate glass.
  • glass frit such as acid calcium glass, borosilicate glass, zinc borosilicate glass, etc.
  • lead borosilicate glass and strontium borosilicate glass are particularly preferred.
  • the above composition is et to Bi 2 0 3, Ti0 2, Zr0 2, Y 2 0 3 , etc. or we selected one or more Ru is not good be contained 5 wt% or less.
  • Such a base material containing a ceramic aggregate and glass can be fired at a low temperature, and the conductor of the Ag or Ag-Pd alloy coil can be used as a conductor. It can be co-fired with the electrode.
  • Au, Ag, Pd, Ag-Pd, Cu, Pt, etc. are about lOOtrC. Bake at the following temperature You can use low resistance conductive materials that you need. Among them, those containing Ag or Cu of 95 to 100% by weight are preferable.
  • the conductor pattern of the coil there is no particular limitation on the conductor pattern of the coil.
  • the conductor pattern may be in a snail shape, a spiral shape, or the like.
  • the inductance of the coil can be set to a desired value depending on the number of turns of the coil and the opening area of the coil.
  • the capacitance of the capacitor can be set to a desired value depending on the electrode area, the distance between the electrodes, the number of stacked electrodes, and the dielectric constant of the substrate.
  • a green sheet to be used as a substrate material is first prepared.
  • the above-mentioned substrate constituent material that is, a mixture of ceramic aggregate particles and glass frit, is mixed with a binder, a solvent and the like.
  • the cream is calored, these are kneaded into a paste (slurry), and the paste is used to extrude, for example, the doctor blade method.
  • a predetermined number of green sheets having a thickness of about 0.1 to about 1.0 mm are produced.
  • the particle size of the glass is about 0.1 to 5 m, and the particle size of the ceramic aggregate particles is about 1 to 8 m. And are preferred.
  • vehicle examples include ethylcellulose, polybutyral, acrylic resin, butyryl methacrylate, and the like. From binders such as cellulose resins, solvents such as ethylcellulose, terbineol, and butyralbitol, and other various dispersants, activators, and plasticizers. It should be selected appropriately.
  • through holes are formed in the green sheet as needed using a punching machine or a mold press.
  • a conductor paste is printed on each green sheet to a thickness of about 10 to 30 m, for example, by the screen printing method, and the coil conductor and A capacitor electrode pattern is formed and the through hole is filled.
  • Such a conductive paste is obtained by mixing the conductive particles as described above with a glass frit, adding a vehicle similar to the above to the mixture, and then adding the same. It is preferable to make the slurry by kneading the slurry.
  • the content of the conductive particles is preferably about 80 to 95% by weight.
  • the average particle size of the conductive particles is preferably about 0.01 to 5 ⁇ m.
  • the thickness of the conductor electrode after firing is usually about 5 to 20 ⁇ .
  • each green sheet is overlapped, and about 40 ⁇
  • the firing temperature is 1000 ° C or lower, preferably about 800 to 1000 * C, and more preferably about 850 to 900 ° C.
  • the firing time is preferably about 1 to 3 hours, and the holding time at the highest temperature is preferably about 10 to 15 minutes.
  • the sintering atmosphere include air, inert gas such as O 2 , or N 2, etc., but it is particularly simple and low cost. Air is preferred in that respect. However, when Cu is used as the conductive material, firing in an inert gas is preferred.
  • a paste for the external conductor is printed and fired after the substrate is fired, but it can be fired simultaneously with the substrate.
  • the firing of the conductor paste is preferably performed at the same time as the firing of the substrate green sheet, but after firing the substrate green sheet, the firing of the conductor paste is performed. It may be printed or placed on top, and then fired.
  • the material, manufacturing method, and the like of the above-described multilayer substrate are the same as in the first and second embodiments.
  • the dielectric constant ⁇ , of the substrate near the inductor is set to 15 or less, preferably 10 or less, so that the inductor section
  • the shift of the self-resonant frequency to the low frequency side is reduced, and it is possible to use it in a high-frequency band, and a small high-frequency filter is realized in this aspect as well. .
  • design and manufacturing are facilitated.
  • the interstage circuit can suppress the self-resonance of the coil and the effect of the wavelength, and can exert the function of the coil effectively.
  • the inter-stage circuit board is formed of a low-temperature fired material that can be fired at about 1000 ⁇ or less, Ag or the like having a low resistance can be used as a conductor material. For this reason, it is possible to reduce the influence of an increase in resistance and a decrease in CI due to a skin effect, which is a problem when used in a high frequency band.
  • the dielectric filter of the present embodiment is suitable for a high frequency band of about 100 MHz or more, and is also applicable to a frequency band of about 300 MHz or more and up to 1 GHz. However, good filter characteristics can be obtained. Industrial applicability
  • the present invention can be used, for example, in various wireless devices such as a mobile phone, an automobile phone, and other various communication devices, electronic devices, and the like.

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Filters And Equalizers (AREA)

Description

明 細 書
発 明 の 名 称
誘 電 体 フ ィ ル タ 技術分野
本 発 明 は 、 携帯電 話 、 自 動車電話等 の 各 種無線 機 器、 あ る い は 他の電子機器等に 使用 さ れ る 誘電体 フ ィ ル タ に 関 す る 。 背景技術
従来、 各種の無線機器や そ の他の電子機器等 に は 、 高周波 フ ィ ル タ が使用 さ れて い た 。 こ の よ う な高周波 フ ィ ル タ と し て 、 誘電体共振器 を使用 し た誘電体 フ ィ ル タ カ あ る 。
以下、 従来の誘電体 フ ィ ル タ を 、 図面 を参照 し な が ら 具体的 に 説明 す る 。
( 従来例 1 )
図 7 〜図 9 は 、 従来例 （1 ) を 示 し た 図 で あ り 、 図 7 は 高周 波 フ ィ ル 夕 の斜視図 （本体の み ） 、 図 8 は 高周 波 フ ィ ル タ の斜視図 （ 本体 + 金属 ケ ー ス ） 、 図 9 は 高 周 波 フ ィ ル 夕 の 回路例 で あ る 。
図 中 、 I N は入力端子、 O U T は 出 力端子、 C 。 は 結 合 コ ン デ ン サ 、 1 ， 2 は 誘電体共振器 、 3 は 基 板 ( 段間 回路基板 ） 、 4 , 5 は導体パ タ ー ン 、 6 は金属 ケ ー ス 、 7 ， 8 は外部端子 を示 す 。 こ の誘電体 フ ィ ル夕 は、 図 7 に示 し た よ う に 、 2 つ の誘電体共振器 1 ， 2 を並べて設け 、 そ の長手方向の —方端 に は 、 基板 3 を 一体的 に 設 け 、 こ の 基板 3 上 に 、 必要 と す る 回路素子を搭載 し た も の で あ る 。
前記基板 3 と し て は 、 例 え ば誘電体基板を用 い 、 そ の上に 厚膜印刷 に よ り 形成 し た導体パ タ ー ン 4 ， 5 を 設 け る 。
又基板 3 上の前記導体パ タ ー ン 4 ， 5 の一端は 、 誘 電体共振器 1 ， 2 の各導体 と 接続 し 、 他端に入力端子 I Ν と 、 出 力 端子 O U T を 設 け 、 更 に 導体 パ タ ー ン 4 ， 5 間 に は 、 上記回路素子 と し て、 例え ば結合 コ ン デ ン サ （： 。 を設け る 。
こ の 例 で は 、 前記 結合 コ ン デ ン サ C 。 を デ ィ ス ク リ ー ト 部品 と し て 搭載 し た が 、 こ の 結合 コ ン デ ン サ C 。 は 、 基板 3 上の厚膜パ タ ー ン を利用 し て形成 し て ち ょ い。
図 7 に 示 し た 誘電体 フ ィ ル タ は 、 本体 の み で あ る が、 こ の誘電体 フ ィ ル タ は 、 例 え ば図 8 に示 し た よ う に 、 金属ケース 6 を被せて使用 す る 。
こ の金属ケース 6 に は 、 外部端子 7 ， 8 が設け て あ り 、 こ の端子 7 , 8 は 、 本体側の入力端子 I N 、 及び 出 力端子 O U T に接続さ れる よ う に な っ て レヽ る 。
本体に金属 ケース 6 を被せ る に は 、 該金属 ケー ス 6 を 図示矢印方向 に移動 さ せて 、 誘電体共振器 1 ， 2 の —端がそ の 内部 に挿入 さ れ る よ う に す る 。 す な わ ち 、 金属 ケ ー ス 6 の 内側 に 誘電体共振器 1 ， 2 が位置す る よ う に挿入す る 。 こ の状態で は 、 基板 3 は 、 金属 ケ ー ス 6 の 内部に収納 さ れ る 。
上記の誘電体 フ ィ ル タ の 回路 は 、 図 9 (A) の よ う に な る 。 こ の 回路 は 、 入力端子 I N と 出 力端子 O U T と の 間 に 、 結合 コ ン デ ン サ C 。 が接続 さ れ る と 共 に 、 入 力端子 I N と ア ース 間 に誘電体共振器 1 が接続 さ れ、 出 力端子 0 U T と ア ース 間 に誘電体共振器 2 が接続 さ れ た ノ ン ド ノ、' ス フ ィ ル タ の 回路 と な る 。
こ の高周波 フ ィ ル タ に は 、 更 に 、 図 9 (B)、図 9 (C) の よ う に 他の素子を付加 し て 、 有極型の バ ン ド パ ス フ イ レ タ と し た り 、 あ る レヽ は ノ、' ン ド リ ジ ェ ク シ ヨ ン フ ィ ル タ と し た り す る 。
図 9 (B) に 示 し た有極型の バ ン ド ノヽ' ス フ ィ ル タ の場 合 は 、 図 9 (A) の 回路の結合 コ ン デ ン サ と 並列 に 、 コ ィ ル L を接続 す る 。
ま た 、 図 9 ( C ) に 示 し た ノ\ ' ン ド リ ジ ュ ク シ ヨ ン フ ィ ル タ の場合 は 、 図 9 (A) の 回路の入力端子 I N と 誘電 体共振器 1 と の 間 に 、 コ ン デ ン サ C , を接続 し 、 出 力 端子 O U T と 誘電体共振器 2 と の 間 に 、 コ ン デ ン サ を接続 し た も の で あ る 。
こ れ ら の誘電体 フ ィ ル タ を作 る に は 、 図 7 に 示 し た 基板 3 上 に 、 上記 コ イ ル L 、 あ る い は コ ン デ ン サ C ,， C 2 を搭載す る 。
上記の 外 、 更 に 他の 回路素子 を付加 し て 、 他の誘電 体 フ ィ ル タ と す る こ と も あ る 。 こ の場合に も 、 上記基 板上に 、 必要 と す る 回路素子を搭載す る 。
上記の よ う な従来の も の に お い て は 、 次の よ う な課 題が あ っ た 。
( 1 ) 誘電体共振器の長手方向の一端に は 、 回路素子 を搭載 し た基板を設け て あ る 。 こ の た め、 誘電体 フ ィ ル夕 の長 さ は 、 ほ ぽ誘電体共振器の長 さ と 、 前記基板 の長 さ の和 と な る （金属ケース を除 く ） 。
そ し て 、 前記基板は、 回路素子を搭載す る の に必要 な だ けの長 さ を確保 し な ければな ら ず、 こ れ以上短 く で き な い 。 従 っ て 、 誘電体 フ ィ ル夕 の小型化が困難で あ る 。
( 2 ) 誘電体 フ ィ ル タ の本体に は 、 金属ケース を被せ て使用 す る た め 、 上記基板の長 さ に対応 し て、 誘電体 フ ィ ル タ の体積、 あ る い は外形寸法が大 き く な る 。
( 3 ) 図 9 ( B ) に 示 し た 有極型 バ ン ド パ ス フ ィ ル タ や 、 図 9 ( C ) に示 し たノ ン ド リ ジ ュ ク シ ヨ ン フ ィ ル タ を作 る 場合 に は 、 図 9 ( A ) に示 し た ノヽ ン ド パス フ ィ ル 夕 に 、 更に コ イ ル L や コ ン デ ン サ Cヽ， C 2 等の部品 を 追加 す る 必要があ る 。
従 っ て 、 こ の よ う な誘電体 フ ィ ル タ で は、 小型化、 小体積化が更に 困難 と な る 。
(従来例 2 )
図 1 0 は従来例 （ 2 ) の誘電体 フ ィ ルタ を示 し た 図 で あ り 、 図 1 O A は 回路図、 図 1 O B は斜視図 で あ る 。 ま た 、 図 1 1 は 、 段間 回路基板の平面図 で あ る 。
図 中 1 1 , 1 2 は誘電体共振器、 1 3 は段間 回路基 板、 1 4 は入力端子電極 、 1 5 , 1 6 は共振器取付用 電極、 1 7 は 出 力端子側電極、 1 8 ， 1 9 は誘電体共 振器の端子、 14A, 15A, 15B， 16A， 16B， 17A は 卜 リ ミ ン グ 用 の電極 を示 す 。
こ の誘電体 フ ィ ル タ は 、 誘電体共振器を具備 し た フ ィ ル 夕 で あ り 、 そ の 回路構成は 図 1 O Aの よ う に な つ て い る 。
図示 の よ う に 、 こ の誘電体 フ ィ ル タ の 回路で は 、 2 つ の誘電体共振器 1 1 、 1 2 を コ ン デ ン サ C 2 (結合 コ ン デ ン サ ） を 介 し て接続す る と 共に 、 入力端子 I N 側 に コ ン デ ン サ C , を接続 し 、 出力端子 0 U T側 に コ ン デ ン サ C 3 を接続 し て い る 。
前記回 路で 、 例 え ば入力端子 I N 、 あ る い は 出 力端 子 0 U T 側 に 、 図 1 0 A と 同様 な 回路が接続 さ れ る 場 合 に は 、 コ ン デ ン サ C ,， C 3 も 段間の コ ン デ ン サ と な る 。
前記の よ う な 回路構成の誘電体 フ ィ ル タ の例 を 、 図 1 O B 及 び図 1 1 に 示す 。 こ の誘電体 フ ィ ル タ は 、 2 つ の誘電体共振器 1 1 ， 1 2 を並べ て設 け 、 そ の長手 方 向 の 一方端 に 、 段間 回路基板 1 3 を一体的 に 設 け 、 こ の 段間 回路基板 1 3 に 、 コ ン デ ン サ C i， C 2， C 3 を 実装 し た も の で あ る 。
前 記 段 間 回 路基板 1 3 と し て は 、 単 層 の 基板 を 用 い 、 そ の一面に 、 入力端子側電極 1 4 、 共振器取付用 電極 1 5 , 1 6 、 出力端子側電極 1 7 、 ト リ ミ ン グ用 電極 14A, 15A， 15B, 16A， 16B， 17A を、 厚膜導体ノ\ ' タ ー ン (印刷パ タ ー ン ） と し て形成す る 。
こ の場合、 入力端子側電極 1 4 に は ト リ ミ ン グ用電 極 14A を一体的 に形成 し 、 共振器取付用電極 1 5 に は ト リ ミ ン グ用 電極 15A.15B を一体的 に形成 し 、 共振器 取付用 電極 1 6 に は ト リ ミ ン グ用電極 16A， 16B を一体 的 に形成す る と 共に 、 出力端子側電極 1 7 に は 、 ト リ ミ ン グ用電極 17A を一体的に形成す る 。
そ し て、 前記共振器取付用電極 1 5 上に は 、 誘電体 共振器 1 1 の端子 1 8 を載せ、 共振器取付用電極 1 6 上に は誘電体共振器 1 2 の端子 1 9 を載せ、 前記各端 子 1 8 ， 1 9 を半田付け に よ り 各電極 1 5 , 1 6 に 固 着す る 。 こ れ に よ り 、 段間回路基板 1 3 と 、 誘電体共 振器 1 1 , 1 2 と を一体化す る 。
前記構成に お い て 、 各 ト リ ミ ン グ用電極 と 一体的 に 形成 し た各電極 1 4 〜 1 7 間に は所定の ギ ャ ッ プ （導 体の無い部分） を設 け る こ と に よ り 、 そ れぞれ コ ン デ ン サ を形成す る 。
即 ち 、 入力端子側電極 1 4 と 共振器取付用電極 1 5 と の 間 に は コ ン デ ン サ を形成 し 、 共振器取付用電 極 1 5 , 1 6 間 に は コ ン デ ン サ C 2 を形成 し 、 共振器 取付用 電極 1 6 と 出力端子側電極 1 7 と の 間 に は コ ン デ ン サ C 3 を形成す る （ い ずれ も 、 ト リ ミ ン グ 電極 を 含む ） 。
前記の 各 コ ン デ ン サ C , 〜 C 3 は 、 そ の容量が極め て小 さ い上 に 、 そ れ ら の容量に対す る フ ィ ル タ 特性 も 非常 に 微 妙 な た め 、 ト リ ミ ン グ 用 電極 14A， 15A, 15B , 16A, 16B, 17A の一部 を 削 る こ と に よ り 、 卜 リ ミ ン グを 行 い 、 容量調整 を し て い た 。
な お 、 こ の ト リ ミ ン グ作業 は 、 段間 回路基板 と 誘電 体共振器 と を 一体化 し た後 に 、 行 う も の で あ り 、 容量 調整 に よ り 、 誘電体 フ ィ ル タ の特性 を調整す る 。
即 ち 、 誘 電 体 フ ィ ル タ の 特性 は 、 極 め て 微妙 な た め 、 製品が ほ ぽ完成 し た時点で行わ な い と 、 目 標 と す る 特性が得 ら れ な い た め 、 前記の よ う に 容量調整を行 う も の で あ る 。
上記の よ う な 従来の も の に お い て は 、 次の よ う な課 題が あ っ た 。
即 ち 、 段間 回路基板上に 形成 し た ト リ ミ ン グ用 電極 の一部 を 肖 IJ る こ と に よ り 、 ト リ ミ ン グを 行 レヽ 、 コ ン デ ン サ の 各容量 を 調整す る 必要が あ る 。 し か し 、 コ ン デ ン サ を 構成 す る 各電極 （厚膜導体パ タ ー ン ） 間 の距離 は極 め て短 く 、 電極 も 極め て小 さ い 。
ま た 、 段間 回路基板 と 誘電体共振器 と を一体化 し た 後 に ト リ ミ ン グ を行 う た め 、 ト リ ミ ン グス ペース が極 め て 小 さ く な り 、 ト リ ミ ン グ作業 を行 う 上で非常 に 困 難 を 伴 っ て い た 。 発明 の 開示
本発明 は 、 上記の よ う な課題を解決す る た め に な さ れた も の で あ り 、 良好な フ ィ ル タ 特性を維持 し た状態 で 、 誘電体 フ ィ ル タ の小型化、 小体積化を実現 し 、 か つ そ の製造 も 容易 に す る こ と を 目 的 と し て い る 。
本発明 に よ れば次の誘電体 フ ィ ル タ が提供で き る 。
( 1 ) 複数の誘電体共振器を具備 し た誘電体 フ ィ ル タ に お い て 、 段間の 回路素子を 内蔵 さ せた多層基板を 、 上記誘電体共振器の一方の端面に設け、 上記多層基板 内の 回路素子 と 、 誘電体共振器 と を接続 し た こ と を特 徵 と す る 誘電体 フ ィ ルタ 。
( 2 ) 複数の誘電体共振器を具備 し た誘電体 フ ィ ル タ に お い て 、 コ ン デ ン サを含む段間の 回路素子を 内蔵 さ せ た多層基板の一方の外表面に 、 上記 コ ン デ ン サ を構 成す る ト リ ミ ン グ用電極を設け る と 共に 、 他方の外表 面に 、 誘電体共振器取付用 の電極を設 け 、 該電極に 、 誘電体共振器 を 取 り 付 け た こ と を 特徴 と す る 誘電体 フ ィ ル タ 。
( 3 ) 複数の誘電体共振器を具備 し た誘電体 フ ィ ル タ に お い て 、 コ イ ル及び コ ン デ ン サ を含む段間の 回路素 子を 内蔵 さ せ た 多層基板の一方の外表面に 、 複数の誘 電体共振器取付用 の電極を設 け、 該電極に 、 上記誘電 体共振器を取 り 付け る と 共に 、 上記 コ イ ル を構成す る コ イ ルパ タ ー ン は 、 上記複数の電極の間に位置す る 多 層基板の 内部 に設定 し 、 上記 コ ン デ ン サ を構成す る コ ン デ ン サ電極パ タ ー ン は 、 多層基板の積層方向 で 、 上 記電極 と 対向 す る よ う に 、 該多層基板の 内部 に 設定 し た こ と を特徴 と す る 誘電体 フ ィ ル タ 。
( 4 ) 上記構成 （3 ) に お い て 、 上記多層基板が、 低温 焼成材料で構成 さ れ、 上記 コ イ ルパ タ ー ン付近の基板 の 誘 電率 が 1 5 以下 で あ る こ と を 特徴 と し た 誘電 体 フ ィ ル タ 。
上記 の各誘電体 フ ィ ル タ に よ れば、 次の よ う な 作用 及 び効果が あ る 。
( A ) 例 え ば誘電体共振器の一方の端面に 設 け た 多層 基板 に 、 段間 の結合 コ ン デ ン サの み を 内蔵 さ せれば、 ノ ン ド ノ \· ス フ ィ ル タ を構成で き る 。
ま た 、 前記多層基板 に 、 段間の結合 コ ン デ ン サ と コ ィ ル を 内蔵 さ せれば、 有極型の バ ン ド パス フ ィ ル 夕 を 構成 で き る 。
更 に 、 前記多層基板 に 、 段間の結合 コ ン デ ン サ の 外 に 、 別 の コ ン デ ン サ を 内蔵 さ せれば、 ノ ン ド リ ジ ュ ク シ ョ ン フ ィ ル タ も 構成す る こ と が可能 で あ る 。
こ の 場合 、 誘電体共振器 と 組み合わ せ て使用 す る 回 路 素 子 （ コ ン デ ン サ 、 コ イ ル ） は 、 全 て 多層 基板 内 で 、 厚膜パ タ ー ン と し て形成 し 、 該多層基板 に 内蔵 さ せ る も の で あ る 。
し た が っ て 、 回路素子の数が増加 し て も 、 多層基板 の 外径寸法 は 、 ほ と ん ど変 え ずに 作 り 込 む こ と が可能 で あ る か ら 、 各種の誘電体 フ ィ ル タ の小型化、 小体積 化が実現で き る 効果があ る 。
特に 、 誘電体 フ ィ ル タ を 、 3 段以上の多段構成 と し た場合に は 、 前記の小型化、 小体積化、 （軽量化 ） の 効果は更に大 き く な る 。
( B ) 上記誘電体 フ ィ ル タ の段間回路を構成す る 各素 子は 、 多層基板の 内部に設定 し て い る 。 こ の た め 、 例 え ば、 コ ン デ ン サの容量の設定は 、 単層の基板を使用 し た場合 （従来例） よ り も 、 自 由度が大 き く な る 。
そ し て前記 コ ンデ ン ザの容量調整 も 任意に で き る か ら 、 良好 な フ ィ ル タ 特性 を 維持 す る こ と が可能 と な り 、 誘電体 フ ィ ル タ の 製造 も 容易 に で き る 効果 が あ る 。 図面の簡単な説明
図 1 は 、 第 1 実施例に お け る誘電体 フ ィ ルタ の斜視 図であ る 。
図 2 は 、 第 2 実施例に お け る誘電体 フ ィ ル 夕 の斜視 図 で あ り 、 A は ト リ ミ ン グ用電極側、 B は誘電体共振 器実装側の 図で あ る 。
図 3 は、 図 2 の段間回路基板の分解斜視図 で あ る 。 図 4 は 、 図 2 、 図 3 の段間回路基板を示 し た図 で あ り 、 A は図 3 の第 2 層 4 3 - 2の裏側、 B は図 2 の X — Y 線断面図で あ る 。
図 5 は 、 誘電体 フ ィ ル タ を示 し た図で あ り 、 A は誘 電体 フ ィ ル タ の斜視図 、 B は誘電体 フ ィ ル タ の 回路構 成説明 図 で あ る 。
図 6 は 、 段間 回路基板の分解斜視図 で あ る 。
図 7 は 、 従来例 （ 1 ) に お け る 誘電体 フ ィ ル タ の斜視 図 （ 本体の み ） で あ る 。
図 8 は 、 従来例 （ 1 ) に お け る 誘電体 フ ィ ル タ の斜視 図 （ 本体 + 金属 ケース ） で あ る 。
図 9 は 、 従来例 （ 1 ) に お け る 誘電体 フ ィ ル タ の 回路 例 で あ る 。
図 1 0 は 、 従来例 （ 2 ) に お け る誘電体 フ ィ ル タ を示 し た 図 で あ り 、 A は 回路図 、 B は斜視図 で あ る 。
図 1 1 は 、 図 1 0 の段間 回路基板の平面図 で あ る 。 発明 を実施す る た め の最良の形態
以下、 図面 を 参照 し な が ら 、 本発明 の実施例 に つ い て 詳細 に説明 す る 。
(第 1 実施例 の説明 ）
第 1 実施例 は 、 2 つ の誘電体共振器 を 用 い た誘電体 フ ィ ル タ の段間 回路基板に 、 多層基板を 用 い る こ と に よ り 、 上記本発 明 の 目 的 を達成 し た例 で あ る 。
図 1 は 、 本発明 の第 1 実施例 に お け る 誘電体 フ ィ ル タ の斜視図 で あ る 。
図 中 、 3 1 , 3 2 は誘電体共振器、 3 3 は 多層基板 (段間 回路基板 ） 、 3 4 ， 3 5 は誘電体共振器取付用 の電極 を 構成 す る導体パ タ ー ン 、 3 6 ， 3 7 は ク リ ツ ブ状の端子 を 示 す 。 こ の 実 施 例 は 、 上 記 従 来 例 に お い て 、 回 路 素 子 ( デ ィ ス ク リ ー ト 部品等） を実装す る の に使用 し て い た基板 （段間 回路基板） を 、 セ ラ ミ ッ ク ス多層基板で 構成 し 、 こ の 多層基板に 、 誘電体共振器以外の 回路素 子を 内蔵 さ せて 、 図 1 の よ う に し た も の で あ る 。
な お 、 各共振器は 、 細長の 内部導体 と 、 こ れを囲 む ほ ぼ 1/4 波長の長さ の誘電体 と を有 し 、 内部導体の一 端は導体ケース に短絡 さ れ、 内部導体の他端は 自 由端 で、 導体ケース に短絡 さ れて い な い 。 共振器は一端短 絡の 1/4 波長線路が共振器 と し て動作す る原理に よ り 構成 さ れ る 。 多層基板は、 共振器の 自 由端の側に も う け ら れ る 。
図 1 に示 し た よ う に 、 こ の実施例の誘電体 フ ィ ル タ で は 、 2 つ の誘電体共振器 3 1 ， 3 2 を 、 そ の 1 側面 で接す る よ う に し て設け、 該誘電体共振器 3 1 ， 3 2 に お け る 長手方向の一端面に 、 段間回路基板 と し て の 多層基板 3 3 を設け る 。 特に該多層基板は 、 そ の主表 面を 、 該誘電体共振器の長手方向の一端面に対向 さ せ て設 け る 事が好 ま し く 、 こ れに よ り 誘電体 フ ィ ル タ の 長 さ 寸法 を / Jヽ さ く す る 事がで き る 。
こ の 多層基板 3 3 に は 、 誘電体共振器 3 1 , 3 2 以 外の 回路素子 （ コ イ ル、 コ ン デ ン サ等） を 、 厚膜バ タ ー ン （厚膜印刷パ タ ー ン ） を利用 し て形成 し 、 該多層 基板に 内蔵 さ せ る 。
前記多層基板 3 3 と 、 誘電体共振器 3 1 ， 3 2 と の 結合 は 、 例 え ば、 誘電体共振器 3 1 , 3 2 に 挿入 す る 端子 3 6 、 3 7 を 、 ク リ ッ ブ状に形成 し て お き 、 こ の ク リ ッ ブ状 の 端子 3 6 , 3 7 で 、 多 層 基板 3 3 を 挟 み 、 半 田付 け し て 固定す る 。
こ の 場合 、 多層基板の表面上に は 、 内部の 回路 と 接 続 し た 、 導体 パ タ ー ン （誘電体共振器取付用 の電極 ） 3 4 , 3 5 を形成 し て お き 、 こ の導体ノ、' タ ー ン 3 4 ， 3 5 の部分 を 、 上記の よ う に ク リ ッ プ状の端子 3 6 , 3 7 で挟み 、 該端子 3 6 , 3 7 と 、 導体ノ、' タ ー ン 34， 3 5 と を半田付 け に よ り 接続す る 。
こ の よ う に し て 、 多層基板 3 3 内 の 回路 と 、 2 つ の 誘 電体 共振器 3 1 ， 3 2 と を 電気 的 に 接続 す る と 共 に 、 誘電体共振器 3 1 ， 3 2 と 、 多層基板 3 3 と を機 械的 に 固着す る 。
な お 、 従来 と 同 じ よ う に 金属 ケ ー ス を 被 せ る 場 合 は 、 該金属 ケー ス に 設 け た 外部端子 と 、 多層基板 3 3 の外表面に形成 し た導体パ タ ー ン 3 4 ， 3 5 と を電気 的 に 接続す る 。
上記の よ う に すれば、 誘電体 フ ィ ル 夕 の長 さ は 、 ほ ぽ 、 誘電体共振器の長 さ と 、 多層基板 3 3 の厚み で決 ま る （ 金属 ケ ー ス無 し の場合 ） 。
そ し て 、 多 層 基 板 の 厚 み は 、 極 め て 薄 く で き る の で 、 全体の長 さ が従来の も の よ り 大幅 に 短 く な る 。 従 つ て 、 誘電体 フ ィ ル 夕 の小型化、 小体積化が達成 で き る と 共 に 、 かつ製造 も 容易 に で き る 。 尚 、 該 多層 基板 内 ま た は 外表面 に 形成 す る 導体 は Au, Ag， Pd, Pt， Cu等の金属 ま た は Ag-Pd 等の こ れ ら の合金材料等の低抵抗材料を 用 い る こ と が好 ま し く 、 こ れ ら の導体金属粉に ガ ラ ス フ リ ッ ト 、 溶剤等を加 え て ペース 卜 化 し 、 塗布焼成す る事に よ り 形成で き る 。 ま た 、 多層基板材料に は セ ラ ミ ッ ク ス結晶性ガ ラ ス等 を用 い る こ と がで き 、 前記 Ag等の導体材料 と 同時焼成 を可能に す る た め に 、 1000で以下で焼成可能な低温焼 成セ ラ ミ ッ ク ス材料が好 ま し い。 特に後述の A 1203 等 の セ ラ ミ ッ ク ス 骨材 と ガ ラ ス と の コ ン ポ ジ ッ ト 構 造 ( ガ ラ ス セ ラ ミ ッ ク ス ） が好 ま し レヽ。
上記実施例 は 次 の よ う に 変形 し て も 実施可能 で あ る 。
(1) 誘電体共振器 3 1 ， 3 2 と 、 多層基板 3 3 と の 結合は 、 例 え ば、 誘電体共振器 3 1 ， 3 2 に挿入す る 端子 （電極） を 、 多層基板 3 3 の外表面上 に形成 し た 電極に半田付け し て 固着す る よ う に し て も よ い。
(2) 多層基板 3 3 に 内蔵す る 回路素子 と し て は 、 例 え ば、 図 9 に示 し た結合 コ ン デ ン サ C 。 、 コ イ ル L 、 コ ン デ ン サ C C s が あ る 。
し か し 、 本発明 で は 、 こ れ ら の素子に 限 ら ず、 上記 コ イ リレゃ コ ン デ ンサが更に 多 く な つ て も よ い 。 ま た 、 他の 回路素子を含ん で も よ い 。
(3) 上記実施例に示 し た誘電体 フ ィ ル タ を 、 複数個 接続 し て 、 多段構成の フ ィ ルタ と し て も よ い 。 (4) フ ィ ル タ 単体に 限 ら ずデ ィ ブ レ ク サ等 に も 利用 で き る 。
(5) 金属 ケ ー ス を被せ て使用 す る 際 は 、 該金属 ケ ー ス に 設 け た 外部端子 と 、 多層基板の外表面に 形成 し た 導体 パ タ ー ン と を 、 接続す る よ う に 構成す る 。
( 第 2 実施例の説明 ）
第 2 実施例 は 、 2 つ の誘電体共振器 を 用 い た 誘電体 フ ィ ル タ の 段 間 回 路基板 に 、 多層基板 を 用 い る と 共 に 、 前記多層基板に 内蔵 し た コ ン デ ン サ の容量調整の た め の ト リ ミ ン グ作業を容易 に し た例 で あ る 。
な お 、 第 2 実施例の誘電体 フ ィ ル タ の 回路構成は 、 図 1 0 A に 示 し た従来例 と 同 じ で あ る 。
図 2 〜図 4 は 、 本発明 の第 2 実施例 を示 し た 図 で あ り 、 図 2 A は ト リ ミ ン グ用 電極側の斜視図、 図 2 B は 誘電体共振器実装側の斜視図 、 図 3 は段間 回路基板の 分 解斜 視 図 、 図 4 A は 、 図 3 の 第 2 層 4 3 - 2 の 裏 側 、 図 4 B は 、 図 2 の X — Y線断面図 で あ る 。
図 中 、 4 1 , 4 2 は誘電体共振器、 4 3 は段間回路 基板 （ 多 層 基 板 ） 、 4 4 は 入 力 端子側 電極 、 4 5 , 4 6 は 共振器 取 付 用 電極 、 4 7 は 出 力 端子側 電極 、 4 8 ， 4 9 は誘電体共振器の端子、 5 1 〜 5 3 は ト リ ミ ン グ電極、 5 4 〜 5 6 は コ ン デ ン サ電極、 5 7 は ス ルー ホ ー ル電極、 5 8 は ブ ラ イ ン ド ス ルー ホ ー ル （ 内 部が導体 で満 た さ れ た ス ルー ホ ール） 、 4 3 — 1 は 段 間 回路基板の 第 1 層 、 4 3 - 2 は段間 回路基板の第 2 層を示す。
図示の よ う に 、 段間回路基板 4 3 は、 多層基板 （ 2 層 ） で構成 し 、 そ の第 1 層 4 3 — 1 上に は、 ト リ ミ ン グ用電極 5 1 ， 5 2 ， 5 3 を 、 厚膜導体パ タ ー ン と し て形成す る 。 こ の場合、 ト リ ミ ン グ用電極 5 2 と 5 3 は一体的に形成す る 。
ま た 、 段 間 回 路 基 板 （ 多 層 基 板 ） 4 3 の 第 2 層 4 3 — 2 上に は 、 コ ン デ ン サ電極 5 4 ， 5 5 , 5 6 を 厚膜導体パ タ ー ン で形成す る と 共に 、 ス ルーホール電 極 5 7 を形成す る 。 こ の場合は、 コ ン デ ン サ電極 5 4 と 5 5 を一体的 に形成す る 。
そ し て 、 前記 ト リ ミ ン グ用電極 5 1 と コ ン デ ン サ電 極 5 4 、 ト リ ミ ン グ 用 電 極 5 2 と コ ン デ ン サ 電 極 5 5 、 ト リ ミ ン グ用電極 5 3 と コ ン デ ン サ電極 5 6 と を 、 そ れぞれ対向位置に形成す る 。
更に 、 前記第 2 層 4 3 - 2 の裏側に は 、 共振器取付 用電極 4 5 、 4 6 及び入力端子側電極 4 4 、 出力端子 側電極 4 7 を 、 厚膜導体パ タ ー ン で形成す る 。
そ し て 、 ト リ ミ ン グ 用 電極 5 1 と 出 力 端子側電極 4 7 の 間を 、 ス ルーホール電極 5 7 を介 し て 、 ブ ラ イ ン ド ス ルーホ ール （内部が導体 で満た さ れた ス ルーホ ー ル ） 5 8 で接続す る （ 図 3 の点線部分） 。
ま た 、 コ ン デ ンサ電極 5 6 と 入力端子側電極 4 4 と の 間 、 及 び ト リ ミ ン グ用 電極 5 2 (実 際 に は 5 2 と 5 3 の接続部分） と 共振器取付用 電極 4 5 と の 間 を 、 そ れ ぞれ、 ス ルーホ ール電極 5 7 を介 し て 、 ブ ラ イ ン ド ス ル ー ホ ー ル 5 8 に よ っ て接続す る （ 図 3 の点線部 分 ） 。
更 に 、 コ ン デ ン サ電極 5 5 (コ ン デ ン サ電極 5 4 と 一体化 さ れ て い る ） と 共振器取付用電極 4 6 の 間 を ブ ラ イ ン ド ス ルー ホ ール 5 8 に よ っ て接続す る 。
ま た 更 に ト リ ミ ン グ用電極 5 1 は ス ルー ホ ール電極 5 7 を介 し て 5 8 に よ り 出 力電極 4 7 に 接続す る 。
前記の構成 に よ り 、 ト リ ミ ン グ用電極 5 1 と 出 力端 子側電極 4 7 、 コ ン デ ン サ電極 5 4 , 5 5 と 共振器取 付用 電極 4 6 、 ト リ ミ ン グ用電極 5 2 ， 5 3 と 共振器 取付用 電極 4 5 、 コ ン デ ン サ 5 6 と 入力端子電極 4 4 が そ れ ぞれ接線 さ れ る 。
前記の構成 に よ り 、 ト リ ミ ン グ用電極 5 3 と コ ン デ ン サ電極 5 6 と の 間 に は コ ン デ ン サ C i が形成 さ れ 、 ト リ ミ ン グ用 電極 5 2 と コ ン デ ン サ電極 5 5 と の 間 に は コ ン デ ン サ C 2 が形成 さ れ 、 ト リ ミ ン グ用電極 5 1 と コ ン デ ン サ電極 5 4 と の 間 に は コ ン デ ン サ C a が形 成 さ れ る 。
こ の よ う に し て形成 さ れ た各 コ ン デ ン サ は 、 多層基 板 に 内蔵 さ れ る が、 該 コ ン デ ン サ の 一方の電極 を構成 す る ト リ ミ ン グ用電極 5 1 〜 5 3 は 、 多層基板の 外側 の 面 に 設 け て あ る 。
ま た 、 前記共振器取付用 電極 4 5 , 4 6 上 に は 、 誘 電体共振器 4 1 , 4 2 の各端子 4 8 , 4 9 を載せ 、 半 田付 け に よ り 取 り 付け る 。 こ の取 り 付け に よ り 、 誘電 体共振器 4 1 , 4 2 と 、 段間 回 路基板 4 3 を 一体化 し 、 そ の後、 コ ン デ ン サの容量調整の た め の ト リ ミ ン グを行 う 。
前記 ト リ ミ ン グ作業は、 多層基板の表面に 出 て い る ト リ ミ ン グ用電極 5 1 ， 5 2 , 5 3 の一部を 削る こ と に よ り 行 う 。 こ の場合に も 、 ト リ ミ ン グ用電極 5 1 〜 5 3 は 、 共振器を取 り 付け た面の反対側に設 けて あ る の で、 ト リ ミ ン グス ペース は十分広 く と れ、 ト リ ミ ン グ作業は容易 に行え る 。
上記第 2 実施例は 、 次の よ う に変形 し て も 実施可能 で あ る 。
(1) 誘電体共振器は、 上記実施例の よ う に 2 個用 い て も よ いが、 それ以上 （ 2 個以上） の任意の数だ け用 レ、 て も よ レ、 。
(2) 多層基板の層数は 、 2 層に限 ら ず、 任意の層数 ( 2 層以上） で よ い 。
(3) 第 2 実施例の誘電体 フ ィ ル タ は 、 デ ィ ブ レ ク サ に も 用 レ、 る こ と がで き る 。 即 ち送信側の誘電体 フ ィ ル 夕 の段間 回路 と 受信側の誘電体 フ ィ ル タ の段間 回路を 一体化 し て構成す る こ と が可能で あ る 。
(4) 誘電体共振器に接続す る 素子 と し て 、 コ ン デ ン サ の み で も よ い 力 s、 コ ン デ ン サ と コ イ ル を 用 レヽ た フ ィ ル タ に も 同様 に適用可能で あ る 。
例 え ば、 図 1 0 A の 回路に お い て 、 コ ン デ ン サ C 2 と 並列 に コ イ ル を接続 し 、 有極型ノ ン ド ノ、 'ス フ ィ ル タ と し て も よ レ、 。 こ の 場合 、 前記 コ イ ル は 、 デ ィ ス ク リ ー 卜 で共振器取 り 付け電極な ど に 半田付 け し て も よ い が、 基板の表面に厚膜導体パ タ ー ン と し て形成 し て も よ く 、 ま た 、 多層基板に 内蔵 （厚膜導体パ タ ー ン で 形成 ） し て も よ い 。
( 5 ) 上記第 2 実施例 に お い て 、 コ ン デ ン サ C ：， C 3 を 用 い ず に 、 コ ン デ ン サ C 2 と 誘電体共振器 4 1 ， 4 2 で誘電体 フ ィ ル タ （ ノ ン ド パ ス フ ィ ル タ ） を構成 し て も よ レヽ 。
( 6 ) 上記第 2 実施例 に お い て 、 コ ン デ ン サ C , ~ C 8 か ら 成 る 回路 は 、 任意に変形 し て 、 他の 回路構成の誘 電体 フ ィ ル タ （例 え ば、 ノヽ * ン ド リ ジ ェ ク シ ヨ ン フ ィ ル タ ） と す る こ と も 可能で あ る 。
( 7 ) ト リ ミ ン グ用電極パ タ ー ン 形状 は 、 任意の形状 で よ い 。
( 8 ) 上記多層基板は実施例 1 と 同様 に 、 そ の主表面 を 、 上記誘電体共振器の長手方向 の一端面に 対向 さ せ て 設 け る こ と も で き 、 こ れ に よ り 誘電体 フ ィ ル タ の長 さ 寸法 を小 さ く す る様に構成 し て も よ い 。
以上説明 し た 第 2 実施例 に よ れ ば、 上記本発明 の効 果の外 に 、 次 の よ う な効果が あ る 。
( 1 ) コ ン デ ン サの ト リ ミ ン グ用 電極 と 、 共振器取付 電極 と を 、 段間 回路基板の別の面 に 設 け た の で 、 ト リ ミ ン グ ス ペ ー ス を 十分広 く と る こ と が で き る 。 従 つ て 、 容量調整の た めの ト リ ミ ン グ作業が容易 と な り 、 かつ 前記 ト リ ミ ン グス ペース を確保 し なが ら 段間基板 の小型化が可能 と な る 。
( 2 ) 特に 、 単板の場合 と 比較 し て 、 ト リ ミ ン グ さ れ る コ ン デ ン サの片側の み表面に 出す こ と が可能で あ る の で、 ト リ ミ ン グ電極を小 さ く し て も ト リ ミ ン グ作業 は容易 で あ る 。 ま た多層構造であ る の で コ ン デ ン サの 容量の設定は単層の場合よ り も 自 由度が大 き い 。 従 つ て 卜 リ ミ ン グ電極の小型化 も 任意に で き る 。
( 3 ) コ ン デ ン サの容量調整の た め に行 う ト リ ミ ン グ 作業が容易 に な る の で、 誘電体 フ ィ ルタ の生産性が向 上 し 、 かつ コ ス ト ダ ウ ン も 可能 と な る 。
(第 3 実施例の説明）
第 3 実施例 は 、 2 つ の誘電体共振器を用 い た誘電体 フ ィ ル 夕 の 段 間 回 路基板 に 、 多層 基板 を 用 い る と 共 に 、 前記多層基板の各誘電体層 に設定 し た膜厚パ タ ー ン の配置等を改善 し た例で あ る 。
図 5 、 図 6 は第 3 実施例の誘電体 フ ィ ル タ を示 し た 図で あ り 、 図 5 A は誘電体 フ ィ ル夕 の斜視図、 図 5 B は誘電体 フ ィ ル タ の 回路構成図、 図 6 は段間回路基板 の分解斜視図であ る 。
図 中 、 6 0 は段間回路基板 （多層基板） 、 6 1， 6 2 は 誘電体共振器、 6 3 〜 6 5 は段間回路基板の各層 （誘 電体層 ） 、 6 6 ， 6 7 は半田 パ ッ ド （共振器取付用電 極） 、 C ！ 〜 C 4 は コ ン デ ン サ、 L は コ イ ル、 I N は 入力 端子、 O U T は 出力端子、 G N D は G N D 電極 を 示 す 。
図 5 に 示 さ れ る 誘 電体 フ ィ ル タ は 、 誘 電体共振器 6 1 ， 6 2 を 、 そ の 1 側面で接す る よ う に し て設 け 、 該誘電体共振器 6 1 ， 6 2 に お け る長手方向 の一端部 に 、 多 層 基板 か ら 成 る 段 間 回 路基板 6 0 を 設 け て い る 。 図 6 に 示 さ れ る よ う に 、 こ の 段 間 回 路基板 6 0 は 、 層 6 3 ， 6 4 ， 6 5 間 に ヘ リ カ ル状の コ イ ル L と コ ン デ ン サ C , 〜 （： 4 を 、 厚膜パ タ ー ン （厚膜印刷 パ タ ー ン ） と し て形成 し 、 段間 回路基板 6 0 内 に 内蔵 さ せ て 、 図 5 B の段間回路が形成 さ れて い る 。
段間 回路基板 6 0 と 、 誘電体共振器 6 1 , 6 2 と の 結合 は 、 図 5 に 示 さ れ る よ う に 、 例 え ば誘電体共振器 6 1 , 6 2 に挿入す る 端子 と 、 段間回路基板 （ 多層基 板 ） 6 0 と を半田付 け し て 固定す る 。 こ の場合 、 基板 6 0 の表面上に は 、 内部の 回路 と 接続 し た半田 パ ッ ド ( 共振器取付用 電極） 6 6 , 6 7 を形成 し て お く 。 な お 、 誘電体共振器の接続数や L 、 C の配置は種 々 変更 可能 で あ る 。
と こ ろ で 、 図 5 の よ う な誘電体共振器の段間 回路基 板 6 0 に 段間 回路素子を構成す る 電極等を パ タ ー ン 二 ン グす る 場合、 誘電体共振器 6 1 ， 6 2 に 比べ 、 段間 回路基板 6 0 は形状的 に 非常に 小型 と な る 。 こ の た め 誘電体共振器 6 1 ， 6 2 を段間 回路基板 6 0 へ半 田 付 け す る た め に 基板上 に形成 さ れ る 半 田 パ ヅ ド 66， 67 は 基板 6 0 上の 面積内 で、 大 き な スペース フ ァ ク タ 一 と な る 。
具体 的 に は 、 図 6 に 示 さ れ る よ う に 、 コ ン デ ン サ C ： 〜 C 4 は積極的 に 誘電体共振器取付用 の半田 パ ッ ド 6 6 , 6 7 の下 （積層方向 で、 半田パ ッ ド と 対向 す る 位置） に形成す る こ と に よ り 段間回路基板 6 0 の小 型化 を 図 る 。 こ の と き 、 不要な配線の と り ま わ し がな く な る た め 、 コ ン デ ン サ 〜 C 4 を接続す る た め に 発生す る 不要な ィ ン ダ ク タ ン ス の発生を低減で き る 。
図 5 B の よ う な コ イ ル L を有す る構成の誘電体共振 器の段間 回路 を設計す る 場合、 コ イ ル L の Q がフ ィ ル タ の特性を左右す る 。 即ち 、 コ ィ ゾレ L の CI が低い と 、 通過帯域特性の急峻性は 、 ダ ラ ダ ラ し た特性 と な っ て し ま う 。 コ イ ル L の Q を低下さ せな い よ う に 設計す る た め に は コ イ ル を ヘ リ カ ル状 に ノ タ ー ニ ン グす る こ と 、 コ イ ルを他の電極パ タ ー ン に被われな い よ う に配 置す る 必要が あ る 。
そ こ で、 図 6 に 示す よ う に半田 ノ ッ ド 6 6 ， 6 7 間 に L を ヘ リ カ ル状に 他の電極ノヽ ' タ ー ン がか力 ら な レ、 よ う に配置す る 。 具体的 に は コ ン デ ン サ C の電極は 、 半 田 ノ ッ ド 6 6 , 6 7 の 下 に 、 コ イ ル L は半 田 ノ\ ' ッ ド 6 6 ， 6 7 間 の 間隙の下部に それぞれ内蔵 さ せ る こ と が好 ま し い 。 こ の よ う な 構成 に よ り 、 段 間 回 路基板 6 0 を小型に で き 高い Q の コ イ ル L が得 ら れ る 。 さ ら に 、 多段 と な っ た 場合 、 コ イ ル L の ノ タ ー ン が半 田 ノ、' ヅ ド 6 6 , 6 7 を介 し て配置 さ れ る た め 、 半田 ノ ッ ド 6 6 , 6 7 に よ り コ イ ル L 間の結合 を低減 さ せ る こ と も で き る 。
ま た 、 上記多層基板 と 上記誘電体共振器の接続固定 は 第 5 図 に 示 す形状の他、 実施例 1 と 同様 に 該多層基 板の 主表面 を 、 該誘電体共振器の長手方向 の一端面 と 対向 さ せ て設 け て も よ い 。
と こ ろ で 、 上記の よ う な厚膜イ ン ダ ク タ 素子や厚膜 コ ン デ ン サ素子が形成 さ れ る 基板 （段間 回路基板） に は 、 高誘電率の も の が用 い ら れ る 。 こ れ は 、 特に コ ン デ ン サ素子の髙 Q化の た め で あ る 。 し か し 、 高誘電率 の基板上 に 、 イ ン ダ ク タ 部導体 （ コ イ ル ） を パ タ ー 二 ン グ し た 場合 、 導体付近の基板の誘電率に依存 し て 波 長の短縮を生 じ る 。 ま た 、 コ イ ルパ タ ー ン に起因 す る 浮遊静電容量 （ ス ト レ ー キ ャ パ シ タ ン ス ） が大 き く な る た め 、 自 己共振周波数が比較的低周波側 に 存在す る こ と に よ り 、 高周波域で は イ ン ダ ク タ と し て機能 し な く な る こ と が あ る 。
ま た 、 イ ン ダ ク タ ン ス部導体付近の導体 に 、 基板の 誘電率 に依存 し て浮遊静電容量が生 じ る た め 、 所望の 周波数特性が得 ら れ な く な る 。
そ こ で 本 実 施例 で は 、 少 な く と も 厚膜 の コ イ ル パ タ ー ン と 厚膜の コ ン デ ン サ電極パ タ ー ン と を設定 し た 段間 回路基板 の 各層 （誘電体層 ） を低温焼成セ ラ ミ ツ ク ス 材料で形成 し 、 前記厚膜の コ イ ル パ タ ー ン 付近の 基板 （誘電体層 ） の誘電率 を 1 5 以下好 ま し く は 1 0以下に し た 。
上記の よ う に 、 厚膜 コ イ ルパ タ ー ン付近の誘電体層 の 誘電率 ε , を 、 1 5 以下、 好 ま し く は 1 0 以下の範 囲 と し た も の は 、 次の理由 に よ る 。
す な わ ち 、 イ ン ダク タ ン ス部に お け る信号の波長に よ る影響を 防 ぐ た め に は 、 コ イ ルパ タ ー ン を構成す る 導体の長 さ を波長の 1 / 8 程度以下、 好 ま し く は 1 / 1 0程 度以下 と す る必要があ る 。 と こ ろ が、 コ イ ルパ タ ー ン を構成す る 導体付近の基板の誘電率に依存 し て、 波長 の短縮が生 じ る 。 こ の た め 、 高誘電率の基板を用 いる と 、 著 し く 導体長さ を短 く し な ければ信号の波長に よ る 影響を 防 ぐ こ と は で き な い。 し か し 、 導体長 さ が余 り に も 短 く な る と 、 必要 と さ れ る コ イ ルの巻 き 数を得 る こ と は不可能に な る 。
そ こ で低誘電率の基板を 用 いれば、 導体長さ を そ れ ほ ど短 く し な く て も 信号の波長に よ る影響を 防 ぐ こ と がで き る た め 、 コ イ ルパ タ ー ン の形成が容易 と な る 。 例 え ば、 1 GH z 程度ま での帯域で は コ イ ルの イ ン ダ ク タ ン ス値 は それ ほ ど大 き い必要は な い （例 え ば 3 0 n H 程度以下） た め 、 本実施例で は上記誘電率 ε i の上限 を 1 5 と し た 。
ま た 、 段間 回路基板の前記誘電率 ε , を 1 5 以下 と す る こ と に よ り 、 コ イ ル導体間 に発生す る 浮遊容量が 低下す る た め 、 コ イ ルの 自 己共振周波数を 、 使用 周波 数 よ り 高周波側 に で き る の で 、 使用 周波数帯 に お い て 良好 な周波数特性が得 ら れ る 。
上記の よ う に 、 厚膜の コ イ ルパ タ ー ン と 、 厚膜の コ ン デ ン サ電極パ タ ー ン と を設定 し た 多層基板 に お い て は 、 厚膜の コ イ ルパ タ ー ン付近の誘電体層 は 、 上記の 範囲 の誘電率 （ ε に設定す る 。
こ の場合厚膜の コ イ ルパ タ ー ン付近の誘電体層 と 、 厚膜の コ ン デ ン サ電極パ タ ー ン 間の誘電体層 が、 別 々 の 誘電率 を 有す る 材料で構成で き る場合 に は 、 厚膜の コ ン デ ン サ 電 極 パ タ ー ン 間 の 誘 電 体 層 が 誘 電 率 ε 2 を 、 厚膜 の コ イ ル パ タ ー ン 付近 の 誘電体層 の 誘 電 率 ε X よ り も 高 く 設定 （ ε 2 > ε , ) す る こ と が好 ま し い 0
上記段間回路基板 （ 多層基板 ） の構成材料に 制限 は な い が、 上記誘電率を実現 し 、 ま た 、 後述 す る よ う な 低温 に て 焼成可能 と す る た め に は 、 セ ラ ミ ッ ク 骨材 と ガ ラ ス と の コ ン ボ ジ ッ ト 構造で あ る こ と が好 ま し い 。
基板 中 に お け る ガ ラ ス の含有率は 、 5 0体積 ％ 以上 、 特 に 6 0 〜 7 0 体積 ％ で あ る こ と が好 ま し レヽ 。 ガ ラ ス の 含有率が前記範囲未満で あ る と 、 コ ン ポ ジ ッ ト 構造 と な り に く く 、 強度お よ び成型性が低下 し 、 ま た 、 後 述 す る よ う な低温焼成が困難 と な る 。
セ ラ ミ ッ ク 骨材に 特に制限 は な く 、 目 的 と す る 誘電 率や 焼成温度等 に応 じ 、 例 え ば、 ア ル ミ ナ 、 マ グネ シ ァ 、 ス ピ ネ ル 、 ム ラ イ ト 、 フ ォ ル ス テ ラ イ ト 、 ス テ ア タ イ ト 、 コ ー ジ エ ラ イ ト 、 ジル コ ユ ア等か ら 1 種以上 を適宜選択すればよ い。
ま た 、 ガ ラ ス に も 特に制限は な く 、 ホ ウ ケ ィ 酸ガ ラ ス 、 鉛 ホ ウ ケ ィ 酸 ガ ラ ス 、 ホ ウ ケ ィ 酸 ノ リ ウ ム ガ ラ ス 、 ホ ウ ケ ィ 酸カ ル シ ウ ム ガ ラ ス 、 ホ ウ ケ ィ 酸ス ト 口 ン チ ウ ム ガ ラ ス 、 ホ ウ ケ ィ 酸亜鉛ガ ラ ス等の一般に ガ ラ ス フ リ ツ ト と し て用 い ら れて い る も の が挙げ ら れ、 特に鉛ホ ウ ケ ィ 酸ガ ラ ス 、 ホ ウ ケ ィ 酸ス ト ロ ン チ ウ ム ガ ラ ス が好適で あ る 。
そ し て ガ ラ ス組成 と し て は下記の も の が好 ま し い。
Si02 : 5 0 〜 6 5 重量％ 、
A1203 : 5 〜 1 5 重量％ 、
B 203 ： 8 重量％以下、
CaO, SrO, BaO お よ び MgO の 1 〜 4 種 ： 15〜 40重量％ PbO ： 3 0 重量％以下、
なお、 上記組成に は 、 さ ら に Bi 203， Ti02, Zr02， Y203 等か ら選ばれ る 1 種以上が 5 重量％以下含有 さ れて い て も よ い 。
こ の よ う なセ ラ ミ ッ ク 骨材 と ガ ラ ス と を含有す る 基 板材料は低温焼成が可能で あ り 、 Ag， Ag-Pd 合金の コ ィ ル の導体ゃ コ ン デ ン サ電極 と 同時焼成す る こ と がで き る 。
コ ィ ル の 導体材料 お よ び コ ン デ ン ザ の 電極材料 に 特に制限は な い が、 本実施例に よ れば、 Au， Ag, Pd, Ag-Pd ， Cu, Pt等、 lOOtrC程度以下の温度で焼成す る 必要が あ る 低抵抗の導電性材料を使用 す る こ と がで き る 。 こ れ ら の う ち で は 、 A gま た は C uを 9 5 〜 ： 1 0 0 重量 % 含有す る も の が好適で あ る 。
コ イ ルの導体 パ タ ー ン に 特に制限 は な く 、 例 え ば、 ス ノ イ ラ ル 状 ゃ ヘ リ カ ル状等 、 レヽ ず れ で あ っ て も よ い 。 コ ィ ル の イ ン ダ ク タ ン ス は 、 コ イ ル の巻 き 数及 び コ ィ ノレ の 開 口面積に よ っ て所望の値 に設定す る こ と が で き る 。
コ ン デ ン サ の電極ノ、' タ ー ン に も 特に制限は な く 、 目 的 に 応 じ て 適 宜選 定 す れ ば よ い 。 コ ン デ ン ザ の 容量 は 、 電極面積、 電極間距離、 電極積層数お よ び基板の 誘電率に よ り 所望の値に設定す る こ と がで き る 。
上記段間 回路基板の製造方法に特 に制限 は な いが、 グ リ 一 ン シー ト 法を用 い る こ と が好 ま し い 。
グ リ ー ン シ ー ト 法 で は 、 ま ず 、 基板材料 と な る グ リ ー ン シ一 卜 を作製す る 。
前述 し た基板構成材料、 す な わ ち 、 セ ラ ミ ッ ク 骨材 の粒子お よ びガ ラ ス の フ リ ッ ト を混合 し 、 こ れ に バ イ ン ダ一、 溶剤等の ビ ヒ ク ルをカロ え 、 こ れ ら を混練 し て ペー ス ト ( ス ラ リ ー ） と し 、 こ の ペース ト を 用 い て 、 例 え ば ド ク タ一ブ レー ド 法、 押 し 出 し 法等 に よ り 、 好 ま し く は 0 . 1 〜 ： 1 . 0 m m 程度の厚 さ の グ リ ー ン シー ト を 所定枚数作製 す る 。
こ の場合 、 ガ ラ ス の粒径は 、 0 . 1 ~ 5 m 程度 、 セ ラ ミ ッ ク 骨材粒子の粒径は 、 1 〜 8 m 程度で あ る こ と が好 ま し レ、 。
ビ ヒ ク ル と し て は 、 ェチ ルセル ロ ース 、 ポ リ ビ ュ ル プ チ ラ ー ル や 、 メ タ ク リ ル樹脂 、 ブ チ リレ メ タ ァ ク リ レー ト 等の ア ク リ ル系樹脂等の バイ ン ダー、 ェ チルセ ル ロ ース 、 テル ビネオール、 ブチ ルカ ル ビ ト ール等の 溶剤、 そ の他各種分散剤、 活性剤、 可塑剤等か ら 、 目 的 に応 じ て適宜選択すれば よ い。
次 に 、 パ ン チ ン グマ シー ンや金型ブ レス を用 い て 、 グ リ ー ン シー ト に必要に応 じ てス ルーホールを形成す る 。 そ の後、 導体ペー ス ト を各グ リ ー ン シー ト 上に例 え ばス ク リ ー ン 印刷法に よ り 1 0 〜 3 0 m 程度の厚 さ に 印刷 し 、 コ イ ル導体や コ ン デ ン サ電極パ タ ー ン を 形成す る と と も に ス ルーホール内 に充填す る 。
こ の よ う な導体ペース ト は 、 前記 し た よ う な導電性 粒子 と ガ ラ ス フ リ ッ ト と を混合 し 、 こ れ に前記 と 同様 の ビ ヒ ク ルを加 え、 こ れ ら を混練 し て ス ラ リ ー化す る こ と に よ り 作製す る こ と が好 ま し い。 な お、 前記導電 性粒子の含有率は、 8 0 〜 9 5 重量％程度で あ る こ と が好 ま し い 。 ま た、 導電性粒子の平均粒径は 、 0. 01〜 5 u m程度で あ る こ と が好 ま し い。 焼成後の導体ゃ電 極の厚さ は 、 通常、 5 〜 2 0 μ πι程度で あ る 。
次 に 、 各 グ リ ー ン シ ー ト を 重 ね 合 わ せ 、 約 40〜
120 、 5 0 〜 ： I000kgf/cm2 程度 で熱 ブ レ ス し 、 グ リ ー ン シ ー ト の積層体 と す る 。 次い で、 必要に応 じ 脱 バ イ ン ダー処理、 切断用溝の形成等を行 う 。 そ の後 、 導体ペース 卜 が印刷 さ れた グ リ ー ン シ ー ト の 積層 体 を 、 下記 の 条件 で 同 時焼成 す る 。 焼成 温度 は 、 1000 °C以下、 好 ま し く は 800 〜 1000*C程度、 さ ら に 好 ま し く は 850 〜 900 ¾程度で あ る 。 焼成時間 は 、 1 〜 3 時間程度、 最高温度での保持時間 は 、 1 0 〜 1 5 分間程度が好 ま し い 。 焼成雰囲気 と し て は 、 空気、 02、 あ る い は N 2等の不活性ガス等を挙げ る こ と がで き る が特 に 、 簡易 で 、 低 コ ス ト で あ る と い う 点で空気が 好 ま し い 。 た だ し 、 導電性材料 と し て Cuを 用 い る と き に は 不活性ガ ス 中 で焼成 す る こ と が好 ま し い 。
な お 、 外部導体を設 け る 場合、 通常、 基板焼成後 、 外部導体用 ペー ス ト を 印刷 し 、 焼成す る が、 基板 と 同 時焼成す る こ と も で き る 。
な お 、 導体ペース ト の焼成は 、 基板 グ リ ー ン シー ト の焼成 と 同 時 に行 う こ と が好 ま し いが、 基板 グ リ ー ン シー ト を焼成後、 導体ペース 卜 を基板上 に 印刷な い し 配置 し 、 そ の後 に焼成 し て も よ い。
以上の 多層基板の材料、 製法等は 、 前記実施例 1 及 び実施例 2 に つ い て も 同様で あ る 。
上記第 3 実施例 に よ れば、 上記本発明 の効果の外 に 次 の よ う な 効果が あ る 。
(1) 厚膜の コ イ ルパ タ ー ン と 厚膜の コ ン デ ン サ電極 パ タ ー ン と を 含む段間 回路基板に お い て 、 少な く と も 厚膜の コ イ ルパ タ ー ン付近の基板の誘電率 ε , を 1 5 以下、 好 ま し く は 1 0 以下 と し た た め 、 イ ン ダ ク タ 部 の 自 己共振周 波数 の 低域側へ の シ フ 卜 が少 な く な つ て 、 高周波帯域での使用 が可能 と な り 、 こ の面で も 小 型の高周波 フ ィ ル タ が実現す る 。 ま た 、 設計お よ び製 造が容易 と な る 。
(2) こ の よ う に誘電率の低い基板を用 い る こ と に よ り 、 イ ン ダ ク タ 部導体付近の導体 と の浮遊静電容量の 発生 が抑 え ら れ 、 極 め て 良好 な 周 波数特性 が得 ら れ る 。
(3) 段間 回路では コ イ ルの 自 己共振や 、 波長に よ る 効果を抑 え て 、 コ イ ルの機能を有効に発揮 さ せ る こ と 力 sで き る 。
(4) 段間回路基板は、 1000^程度以下で焼成可能な 低温焼成材料で形成す る の で、 低抵抗で あ る Agや 等 を導体材料 と し て使え る 。 こ の た め 、 高周波帯域での 使用 に 際 し て 問題 と な る表皮効果に よ る 抵抗値増加や CI の低下の影響を少な く す る こ と がで き る 。
(5) 本実施例の誘電体 フ ィ ル タ は 、 100MHz程度以上 の 高周 波帯域 に 好適 で あ り 、 さ ら に は 300MHz程度以 上、 1 GHz ま での周波数帯に も 適用 で き 、 し か も 良好 な フ ィ ル タ 特性が得 ら れ る 。 産業上の利用 可能性
本発明 は 、 例 え ば携帯電話、 自 動車電話な どの各種 無線機器、 そ の他の各種通信機器、 電子機器等に お い て 、 利用 可能で あ る 。

Claims

請 求 の 範 囲
(1) 複数の誘電体共振器 （31, 32) を具備 し た誘電体 フ ィ ル 夕 に ぉ レヽ て 、
段間 の 回路素子を 内蔵 さ せ た 多層基板 （33)を 、 上記 誘電体共振器 （31， 32) の一方の端面 に 設 け 、
上記多層基板内 の 回路素子 と 、 誘電体共振器 と を接 続 し た こ と を特徴 と す る誘電体 フ ィ ル タ 。
(2) 上記多層基板は 、 そ の基板主表面を 、 該誘電体 共振器の端面 に 対向 さ せて設 け た事 を特徴 と す る 請求 範囲 （1) 記載の誘電体 フ ィ ル タ 。
(3) 上記多層基板 （33)が、 1000eC以下の焼成温度 を 有す る セ ラ ミ ッ ク 材料で構成 さ れ た こ と を特徴 と す る 請求の範囲 （1) 又は （2) に記載の誘電体 フ ィ ル 夕 。
(4) 複数の誘電体共振器 （31， 32) を具備 し た誘電体 フ ィ ル タ に お レヽ て 、
コ ン デ ン サ を 含む段間の 回路素子を 内蔵 さ せ た 多層 基板 （43)の一方の外表面に 、 上記 コ ン デ ン サ を構成す る ト リ ミ ン グ用 電極 （51, 52， 53)を設 け る と 共 に 、
他方の外表面 に誘電体共振器取付用 の電極 （45, 46) を設 け 、
該電極 （55, 56) に 、 誘電体共振器 （41, 42) を取 り 付 け た こ と を特徴 と す る誘電体 フ ィ ル タ 。
(5) 複数の 誘電体共振器 （61, 62) を具備 し た誘電体 フ ィ ル タ に お レヽ て 、
コ イ ル及 び コ ン デ ン サ を 含む段間 の 回路素子 を 内蔵 さ せた 多層基板 （60)の一方の外表面に 、
複数の誘電体共振器取付用 の電極 （66, 67) を設 け 、 該電極 （66, 67 ) に 、 上記誘電体共振器 （61， 62) を取 り 付け る と 共に、
上記 コ イ ルを構成す る コ イ ルパタ ー ン は 、 上記複数 の電極 （66 , 67) の間 に位置す る 多層基板 （60)の 内部に 設定 し 、
上記 コ ン デ ン サ を構成す る コ ン デ ン サ電極パ タ ー ン は 、 多層基板 （60)の積層方向 で、 上記電極 （66， 67) と 対向 す る よ う に 、 該多層基板の 内部に設定 し た こ と を 特徴 と す る 誘電体 フ ィ ルタ 。
(6) 上記多層基板 （60)が、 1000以下の焼成温度を有 す る セ ラ ミ ッ ク 材料で構成さ れ、
上記 コ イ ルパ タ ー ン付近の基板の誘電率が 1 5 以下 で あ る こ と を特徴 と し た請求の範囲 （3) 記載の誘電体 フ ィ ル タ 。
(7) 前記誘電体共振器は 、 細長の 内部導体 と 、 こ れ を 囲 む ほ ぼ 1/4 波長の長 さ の誘電体を有 し 、 内部導体 の一端は導体ケース に短絡 さ れ、 内部導体の他端は 自 由端で あ り 、 前記多層基板は 、 共振器の 自 由端の側 に も う け ら れ る 請求 の 範囲 （1)〜 （6)に 記載 の 誘電体 フ ィ ル タ 。
PCT/JP1992/000060 1991-02-05 1992-01-24 Dielectric filter WO1992014275A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US07/927,401 US5304967A (en) 1991-02-05 1992-01-24 Multi-layer circuit board dielectric filter having a plurality of dielectric resonators
EP92903712A EP0523241B1 (en) 1991-02-05 1992-01-24 Dielectric filter
DE69221039T DE69221039T2 (de) 1991-02-05 1992-01-24 Dielektrisches filter

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP3/35490 1991-02-05
JP3549091A JPH04249401A (ja) 1991-02-05 1991-02-05 高周波フィルタ
JP3/207370 1991-07-24
JP3207370A JP2611063B2 (ja) 1990-07-24 1991-07-24 高周波回路
JP3/229609 1991-08-16
JP22960991A JPH05114804A (ja) 1991-08-16 1991-08-16 高周波フイルタ

Publications (1)

Publication Number Publication Date
WO1992014275A1 true WO1992014275A1 (en) 1992-08-20

Family

ID=27288776

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1992/000060 WO1992014275A1 (en) 1991-02-05 1992-01-24 Dielectric filter

Country Status (4)

Country Link
US (1) US5304967A (ja)
EP (1) EP0523241B1 (ja)
DE (1) DE69221039T2 (ja)
WO (1) WO1992014275A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG93896A1 (en) * 2000-06-13 2003-01-21 Miki Kk Ornamental member for accessory
US7880564B2 (en) 2006-07-27 2011-02-01 Murata Manufacturing Co., Ltd. Noise filter array

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621701A (ja) * 1992-06-30 1994-01-28 Taiyo Yuden Co Ltd 誘電体共振器を含むフィルタ装置
JPH07202514A (ja) * 1993-12-27 1995-08-04 Murata Mfg Co Ltd 誘電体共振器装置
US5497337A (en) * 1994-10-21 1996-03-05 International Business Machines Corporation Method for designing high-Q inductors in silicon technology without expensive metalization
US5666093A (en) * 1995-08-11 1997-09-09 D'ostilio; James Phillip Mechanically tunable ceramic bandpass filter having moveable tabs
JPH1032521A (ja) 1996-07-17 1998-02-03 Murata Mfg Co Ltd デュプレクサ
US6366564B1 (en) * 1996-09-26 2002-04-02 Matsushita Electric Industrial Co., Ltd. Diplexer duplexer and two-channel mobile communications equipment
US5886597A (en) * 1997-03-28 1999-03-23 Virginia Tech Intellectual Properties, Inc. Circuit structure including RF/wideband resonant vias
JPH1197902A (ja) * 1997-09-18 1999-04-09 Sumitomo Metal Smi Electron Devices Inc 表面実装フィルタ
JP2937186B1 (ja) * 1998-03-17 1999-08-23 松下電器産業株式会社 積層ｌｃ複合部品
JP2001023822A (ja) * 1999-07-07 2001-01-26 Tdk Corp 積層フェライトチップインダクタアレイおよびその製造方法
US6737935B1 (en) 2002-12-03 2004-05-18 John Mezzalingua Associates, Inc. Diplex circuit forming bandstop filter
GB2421799B (en) * 2003-06-20 2006-11-15 Honda Lock Kk Vehicle door outer handle system
JP2007306172A (ja) * 2006-05-10 2007-11-22 Tdk Corp バンドパスフィルタ素子および高周波モジュール
JP4530181B2 (ja) 2008-01-29 2010-08-25 Ｔｄｋ株式会社 積層型ローパスフィルタ
JP5585748B1 (ja) 2012-10-19 2014-09-10 株式会社村田製作所 コモンモードフィルタ
US10312563B2 (en) 2016-11-08 2019-06-04 LGS Innovations LLC Ceramic filter with differential conductivity
WO2022244601A1 (ja) 2021-05-18 2022-11-24 株式会社村田製作所 コイル部品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817651A (ja) * 1981-07-24 1983-02-01 Hitachi Ltd 多層回路板とその製造方法
JPS61193501A (ja) * 1985-02-21 1986-08-28 Murata Mfg Co Ltd フイルタ
JPH02137104U (ja) * 1989-04-19 1990-11-15

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4757288A (en) * 1987-02-25 1988-07-12 Rockwell International Corporation Ceramic TEM bandstop filters
JPH0241202A (ja) * 1988-08-02 1990-02-09 Takehiro:Kk 車両用インシュレータにおけるパッド材の製法
EP0368619B1 (en) * 1988-11-07 1996-03-27 Matsushita Electric Industrial Co., Ltd. Dielectric ceramic composition
JPH02137104A (ja) * 1988-11-17 1990-05-25 Matsushita Electric Ind Co Ltd 磁気ヘッドとその製造方法
US5036301A (en) * 1989-03-30 1991-07-30 Sony Corporation Filter apparatus
JPH03209901A (ja) * 1990-01-12 1991-09-12 Matsushita Electric Ind Co Ltd 誘電体フィルタ
US5196813A (en) * 1991-07-23 1993-03-23 Matsushita Electric Industrial Co., Ltd. Dielectric filter having a single multilayer substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817651A (ja) * 1981-07-24 1983-02-01 Hitachi Ltd 多層回路板とその製造方法
JPS61193501A (ja) * 1985-02-21 1986-08-28 Murata Mfg Co Ltd フイルタ
JPH02137104U (ja) * 1989-04-19 1990-11-15

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG93896A1 (en) * 2000-06-13 2003-01-21 Miki Kk Ornamental member for accessory
US7880564B2 (en) 2006-07-27 2011-02-01 Murata Manufacturing Co., Ltd. Noise filter array

Also Published As

Publication number Publication date
DE69221039T2 (de) 1997-11-13
EP0523241A4 (en) 1993-07-07
EP0523241B1 (en) 1997-07-23
EP0523241A1 (en) 1993-01-20
US5304967A (en) 1994-04-19
DE69221039D1 (de) 1997-08-28

Similar Documents

Publication Publication Date Title
WO1992014275A1 (en) Dielectric filter
JP2001345212A (ja) 積層電子部品
WO1992012548A1 (en) High-frequency device
JP2001189605A (ja) セラミック積層ｒｆデバイス
KR100344923B1 (ko) 하이브리드 적층체 및 이의 제조방법
JP2611063B2 (ja) 高周波回路
CN1978386A (zh) 烧结助剂、陶瓷组合物、陶瓷、陶瓷电子部件和陶瓷电子部件的制备方法
JPH0897070A (ja) セラミックコンデンサ
JP2002246503A (ja) 電子部品及びその製造方法
JP2851966B2 (ja) 積層型誘電体フィルター
JPH05259720A (ja) マイクロ波用共振器内蔵配線基板
JP3150141B2 (ja) 高周波用チップインダクタ
JP2003060107A (ja) 半導体モジュール
JP4047640B2 (ja) 多層回路基板
JPH05152804A (ja) 誘電体フイルター及びその周波数特性の調整方法
JP2957041B2 (ja) 積層型誘電体フィルタ
JP3750796B2 (ja) 移動体通信機器用モジュール
JPH06291520A (ja) 高周波多層集積回路
JPH05335804A (ja) 積層型誘電体フィルタ
JPH05299913A (ja) 共振器及びフィルタ
JPH06291521A (ja) 高周波多層集積回路
JPH05152803A (ja) 誘電体フイルタ
JP3305009B2 (ja) 誘電体共振器及び誘電体フィルタ
JP2002076554A (ja) 高周波用回路基板
JP2810621B2 (ja) 積層型誘電体フィルタ

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IT LU MC NL SE

WWE Wipo information: entry into national phase

Ref document number: 1992903712

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1992903712

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1992903712

Country of ref document: EP

点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载