+

TWI607572B - 顯示面板 - Google Patents

顯示面板 Download PDF

Info

Publication number
TWI607572B
TWI607572B TW104120138A TW104120138A TWI607572B TW I607572 B TWI607572 B TW I607572B TW 104120138 A TW104120138 A TW 104120138A TW 104120138 A TW104120138 A TW 104120138A TW I607572 B TWI607572 B TW I607572B
Authority
TW
Taiwan
Prior art keywords
layer
display panel
protective layer
metal
source
Prior art date
Application number
TW104120138A
Other languages
English (en)
Other versions
TW201701485A (zh
Inventor
李冠鋒
顏子旻
陳藏龍
王聿宸
Original Assignee
群創光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群創光電股份有限公司 filed Critical 群創光電股份有限公司
Priority to TW104120138A priority Critical patent/TWI607572B/zh
Priority to US15/168,389 priority patent/US20160380110A1/en
Priority to KR1020160074216A priority patent/KR20170000335A/ko
Publication of TW201701485A publication Critical patent/TW201701485A/zh
Application granted granted Critical
Publication of TWI607572B publication Critical patent/TWI607572B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Description

顯示面板
本發明係關於一種顯示面板，尤指一種能防止源極與汲極和其他層別剝離的情形發生之薄膜電晶體基板及包含其之顯示面板。
隨著顯示器技術不斷進步，所有的裝置均朝體積小、厚度薄、重量輕等趨勢發展，故目前市面上主流之顯示器裝置已由以往之陰極射線管發展成薄型化顯示裝置。特別是，液晶顯示面板及有機發光二極體顯示面板可應用的領域相當多，舉凡日常生活中使用之手機、筆記型電腦、攝影機、照相機、音樂播放器、行動導航裝置、電視等顯示裝置，大多數均使用液晶顯示面板及有機發光二極體顯示面板。
其中，無論是液晶顯示面板及有機發光二極體顯示面板，其中一基板均為一薄膜電晶體基板。目前已知之薄膜電晶體基板種類相當多，目前已知最常見之薄膜電晶體基板之主動層材料為非晶矽、金屬氧化物半導體、低溫多晶矽。其中，以金屬氧化物半導體中之IGZO製成之薄膜電晶體，因其具有極低之漏電流，受到各界廠商的矚目。
本揭露之主要目的係在提供一種顯示面板，其中藉由一保護層的設置，可提升薄膜電晶體單元特性並防止薄膜電晶體單元中之源極與汲極和其他層別剝離的情形發生。
本揭露之顯示面板，包括：一基板，其上方設置有一閘極；一閘極絕緣層，設於該閘極及該基板上；一主動層，設於該閘極絕緣層上，且該主動層位於該閘極上方；一源極及一汲極，設於該主動層上；以及一第一保護層，設於該源極及該汲極上；其中，該源極及該汲極之側壁上係形成一金屬氧化層。
於本揭露之顯示面板，該源極與該汲極可包含一金屬元素，且該金屬氧化層包含該金屬元素。
於本揭露之顯示面板之一實施態樣中，該源極及該汲極分別具有一底切部，位於該第一保護層下方；更具體而言，該第一保護層之側壁相較於該源極及該汲極之該側壁突出。
於本揭露之顯示面板之另一實施態樣中，該源極及該汲極之該側壁具有一傾斜面，且該傾斜面之相對遠離該第一保護層之一側較另一側突出。
於本揭露之顯示面板中，該源極及該汲極包含一金屬層，且該金屬層之材料為銅、鉬、鋁、鈦、或其組合。或者，該源極及該汲極包含多個金屬層，且該多個金屬層之材料包含銅/鉬、銅/鈦、鉬/銅/鉬、鉬/鋁/鉬、或鉬/鋁/鈦。
於本揭露之顯示面板中，主動層材料為IGZO、ITZO、IGTO、IGZTO、ZnON、或其組合；且較佳為IGZO。
本揭露之顯示面板可選擇性的更包括一第二保護層，設於主動層及該源極及該汲極間，且該源極及該汲極係夾置於該第一保護層及該第二保護層間。
於本揭露之顯示面板中，該源極及該汲極可分別具有一底切部，位於該第一保護層與該第二保護層之間。更具體而言，該第一保護層與該第二保護層之側壁相較於該源極及該汲極之該側壁突出。
其中，該第一保護層之材料可為一透明金屬氧化物、或一絕緣材料；而該第二保護層之材料則僅能為一透明金屬氧化物。透明金屬氧化物之具體例子包括：ITO、IZO、AZO、GZO、IGZO、ITZO、或其組合；而絕緣材料之具體例子包括：氮化矽、氧化鋁、氧化鈦、及其組合。
於本揭露之顯示面板中，該源極與該汲極可包含一金屬元素；當薄膜電晶體基板僅包括該第一保護層時，該第一保護層包含該金屬元素；而當薄膜電晶體基板同時包括該第一保護層及該第二保護層時，該第一保護層與該第二保護層皆包含該金屬元素。該第一保護層之該金屬原子之含量可為1-8at%，且較佳為4-5at%；而擴散至該第二保護層之該金屬原子之含量可為3-10at%，且較佳為5.5-6.5at%。
此外，於本揭露之顯示面板中，該金屬氧化層中之氧含量為20-30at%。
再者，本揭露之顯示面板，包括：如前述之基板；一對側基板；以及一顯示介質，夾置於該基板與該對側基板之間。
於本揭露所提供之顯示面板中，因源極及汲極上更設置有一保護層，故在後續主動層退火及N2O處理之製程中，僅會於源極及汲極之側壁上形成金屬氧化層，而不會於源極及汲極與其他層別接觸之表面上形成金屬氧化層；因此，可防止薄膜電晶體單元中之源極與汲極和其他層別剝離的情形發生，並進一步提升所製得之薄膜電晶體單元特性。同時，使用本揭露之薄膜電晶體基板所製得之顯示面板，因薄膜電晶體單元特性的提升，而更可進一步提升顯示面板之顯示品質。
11‧‧‧基板
12‧‧‧閘極
13‧‧‧閘極絕緣層
14‧‧‧主動層
15‧‧‧金屬層
15a‧‧‧第一金屬層
15a’,15b’,15c’,15d’‧‧‧側壁
15b‧‧‧第二金屬層
15c‧‧‧第三金屬層
15d‧‧‧第四金屬層
151‧‧‧源極
152‧‧‧汲極
153‧‧‧通道區
151a,151b,152a,152b‧‧‧金屬氧化層
161‧‧‧第一保護層
161a‧‧‧側壁
162‧‧‧第二保護層
162a‧‧‧側壁
17‧‧‧絕緣層
41‧‧‧薄膜電晶體基板
42‧‧‧對側基板
43‧‧‧顯示介質
51‧‧‧顯示面板
52‧‧‧觸控面板
A-A’,B-B’‧‧‧剖面線
圖1A至1F係為本揭露實施例1之薄膜電晶體基板之製作流程剖面示意圖。
圖2A至2C係為本揭露實施例1之一實施態樣之金屬層之製作流程剖面示意圖。
圖3A至3C係為本揭露實施例1之另一實施態樣之金屬層之製作流程剖面示意圖。
圖4A至4F係為本揭露實施例2之薄膜電晶體基板之製作流程剖面示意圖。
圖5A至5C係為本揭露實施例2之一實施態樣之金屬層之製作流程剖面示意圖。
圖6A至6C係為本揭露實施例2之另一實施態樣之金屬層之製作流程剖面示意圖。
圖7A至7C係為本揭露實施例2之再一實施態樣之金屬層之製作流程剖面示意圖。
圖8及9分別為圖4F所示之薄膜電晶體基板部分區域於A-A’及B-B’剖面線上之元素分析結果圖。
圖10A至10C係為本揭露實施例3之一實施態樣之金屬層之製作流程剖面示意圖。
圖11A至11C係為本揭露實施例3之另一實施態樣之金屬層之製作流程剖面示意圖。
圖12係本揭露實施例4之顯示面板之剖面示意圖。
圖13係本揭露實施例5之觸控顯示面板之剖面示意圖。
以下係藉由特定的具體實施例說明本揭露之實施方式，熟習此技藝之人士可由本說明書所揭示之內容輕易地了解本揭露之其他優點與功效。本揭露亦可藉由其他不同的具體實施例加以施行或應用，本說明書中的各項細節亦可針對不同觀點與應用，在不悖離本創作之精神下進行各種修飾與變更。
實施例1
請參照圖1A至1F，其係為本實施例之薄膜電晶體基板之製作流程剖面示意圖。首先，如圖1A所示，提供一基板11，其上方依序設置有一閘極12、一閘極絕緣層13、一主動層14、及一金屬層15。其中，閘極12、閘極絕緣層13、主動層14、及金屬層15可使用本技術領域常用之方法形成，故在此不再贅述。此外，於本實施例中，基板11可使用本技術領域常用之基材材料製作，例如玻璃、塑膠、及其他可撓性材質等；閘極絕緣層13可使用本技術領域常用之絕緣層材料(如：氧化物、氮化物或氮氧化物)製作；主動層14可使用本技術領域常用之金屬氧化物半導體材料製作，如IGZO、ITZO、IGTO、IGZTO、ZnON、及其組合等，於本實施例中，主動層14之材料為IGZO；而閘極12及金屬層15之材料可使用本技術領域常用之導電材料，如金屬、合金、或其他本技術領域常用之電極材料，且較佳為金屬材料。
於形成金屬層15後，更於金屬層15上形成一第一保護層161，其厚度約為100-3000Å，且較佳為100-500Å。接著，如圖1B所示，於第一保護層161上更形成一光阻21；並藉由一蝕刻製程，圖案化第一保護層161，以使第一保護層161具有與光阻21相同之圖案。在此，用於圖案化第一保護層161之製程，可依據第一保護層161之材料做適當的選擇。於本實施例中，第一保護層161可使用一透明金屬氧化物、或一絕緣材料；其中，透明金屬氧化物之具體例子包括：ITO、IZO、AZO、GZO、IGZO、ITZO、及其組合，而絕緣材料之具體例子包 括：氮化矽(SiNx)、氧化鋁(AlOx)、氧化鈦(TiOx)、及其組合(較佳為，氮化矽)。當第一保護層161使用透明金屬氧化物製作時，可以濕蝕刻方式將其圖案化，而蝕刻液可使用本技術領域已知之蝕刻液，如：草酸或磷酸、醋酸及硝酸(PAN(phosphoric-acetic-nitric))之混合蝕刻液等；而當第一保護層161使用絕緣材料製作時，可以乾蝕刻或濕蝕刻方式將其圖案化，例如，可使用包含SF6/O2或CF4的氣體進行乾蝕刻的方式、或使用包含HF之二氧化矽蝕刻劑(Buffered oxide etch,BOE)的濕蝕刻方式進行。
於圖案化第一保護層161後，如圖1D所示，更進一步圖案化金屬層15，以定義出源極151及汲極152，且源極151及汲極152間設有一通道區153，以顯露主動層14。在此，用於圖案化金屬層15之製程，可依據金屬層15之材料做適當的選擇，且可選用乾蝕刻或濕蝕刻方式；而關於金屬層15之材料及其對應之圖案化金屬層15所使用之蝕刻方法，將於之後說明。
於圖案化金屬層15的同時，容易造成主動層14表面的氧缺陷增加，導致最終所製得之薄膜電晶體元件特性不佳；因此，在圖案化金屬層15後，會進行一回復步驟，其包含退火處理，以及通入N2O(g)，以回復主動層14之半導體特性。當進行回復步驟的同時，則會分別於源極151及汲極152之側壁形成金屬氧化層151a,151b,152a,152b，如圖1E所示。最後，再形成一絕緣層17，則完成本實施例之薄膜電晶體基板的製作，如圖1F所示。
如圖1F所示，本實施例之薄膜電晶體基板，包括：一基板11，其上方設置有一閘極12；一閘極絕緣層13，設於閘極12及基板11上；一主動層14，設於閘極絕緣層13上，且位於閘極12上方；一源極151及一汲極152，設於主動層14上，且源極151及汲極152間設有一通道區153，以顯露主動層14；以及一第一保護層161，設於源極151及汲極152上；其中，源極151及汲極152之側壁上係形成一金屬氧化層151a,151b,152a,152b。在此，金屬氧化層151a,151b,152a, 152b形成於源極151及汲極152之所有側壁上，包括鄰近通道區153之所有側壁上。
接下來，將詳細描述1E中源極151之側壁形成金屬氧化層151a,151b之各種實施態樣；至於汲極152之材料因與源極151相同，故關於汲極152部分之說明將不再贅述。
圖2A至2C係為本實施例之一實施態樣之金屬層之製作流程剖面示意圖。首先，如圖1C及2A所示，金屬層15可為包括第一金屬層15a及第二金屬層15b之雙層金屬結構，其中第一金屬層15a之材料為銅，而第二金屬層15b之材料為鉬或鈦。經蝕刻後，如圖1D及2B所示，源極151具有一底切部，在第一保護層161下方；更具體而言，第一保護層161之一保護層側壁161a相較於源極151中之第一金屬層15a之側壁15a’及第二金屬層15b之側壁15b’突出。由於第一金屬層15a的蝕刻速率較第二金屬層15b要快，故第二金屬層15b之側壁15b’也相較於第一金屬層15a之側壁15a’突出。而後，當進行回復步驟後，則會於第一金屬層15a之側壁15a’及第二金屬層15b之側壁15b’上形成金屬氧化層151a,151b，如圖1E及2C所示。由於銅的氧化速率較鉬或鈦要快，故在第一金屬層15a之側壁15a’上所形成之氧化銅厚度較第二金屬層15b之側壁15b’上所形成之氧化鉬或氧化鈦厚度大。
在此，當第一金屬層15a為銅層而第二金屬層15b為鉬層時，則可使用H2O2類蝕刻液，以濕蝕刻方式圖案化第一金屬層15a及第二金屬層15b。當第一金屬層15a為銅層而第二金屬層15b為鈦層時，則可使用H2O2類蝕刻液圖案化第一金屬層15a，並使用乾蝕刻圖案化第二金屬層15b。
圖3A至3C係為本實施例之另一實施態樣之金屬層之製作流程剖面示意圖；其與圖2A至2C所示之實施態樣類似，除了本實施態樣之金屬層15更包括一第三金屬層15c，其材料為鉬。如圖1D及3B所示，經蝕刻後，第一保護層 161之一保護層側壁161a相較於第三金屬層15c之側壁15c’突出，且第三金屬層15c之側壁15c’也相較於第一金屬層15a之側壁15a’突出。如圖1E及3C所示，當進行回復步驟後，第三金屬層15c之側壁15c’上也形成金屬氧化層151a,151b，且第一金屬層15a之側壁15a’上所形成之金屬氧化層151a,151b厚度較第三金屬層15c之側壁15c’之金屬氧化層151a,151b厚度大。
在此，當第一金屬層15a為銅層而第二金屬層15b及第三金屬層15c為鉬層時，則可使用H2O2類蝕刻液，以濕蝕刻方式圖案化第一金屬層15a、第二金屬層15b及第三金屬層15c。
實施例2
請參照圖4A至4F，其係為本實施例之薄膜電晶體基板之製作流程剖面示意圖。本實施例之薄膜電晶體基板之製作方法、結構、材料與實施例1相似，除了下述不同點。
如圖4A所示，於本實施例之薄膜電晶體基板中，於形成主動層14後，更形成一第二保護層162，其厚度約為100-3000Å，且較佳為100-500Å。；在此，第二保護層162之材料可為透明金屬氧化物，其具體例子包括：ITO、IZO、AZO、GZO、IGZO、ITZO、及其組合。此外，如圖4D所示，除了圖案化金屬層15以定義出源極151及汲極152，更對第二保護層162圖案化，以於通道區153顯露主動層14。由於第二保護層162之材料可為透明金屬氧化物，其也具有導電特性，因此，源極151與主動層14之間、汲極152與主動層14之間皆可電性連接。
如圖4F所示，相較於圖1F所示之實施例1之薄膜電晶體基板，本實施例之薄膜電晶體基板更包括：一第二保護層162，設於主動層14與源極151之間，以及主動層14與汲極152之間，且源極151及汲極152係夾置於第一保護層161及第二保護層162間。
接下來，將詳細描述4E中源極151之側壁形成金屬氧化層151a,151b之各種實施態樣；至於汲極152之材料因與源極151相同，故關於汲極152部分之說明將不再贅述。
圖5A至5C係為本實施例之一實施態樣之金屬層之製作流程剖面示意圖。首先，如圖4C及5A所示，金屬層15可為具有單一第一金屬層15a之結構，其中第一金屬層15a之材料為銅。經蝕刻後，如圖4D及5B所示，源極151具有一底切部，在第一保護層161下方；更具體而言，第一保護層161之側壁161a相較於源極151中之第一金屬層15a之側壁15a’突出。此外，第二保護層162之側壁162a亦相較於源極151中之第一金屬層15a之側壁15a’突出。而後，當進行回復步驟後，則會於第一金屬層15a之側壁15a’上形成金屬氧化層151a,151b，如圖4E及5C所示。
圖6A至6C係為本實施例之另一實施態樣之金屬層之製作流程剖面示意圖，其結構、材料及實施方式均與實施例1中圖2A至2C所示之實施態樣相同，除了本實施態樣之金屬層下更形成一第二保護層162，且第一保護層161之側壁161a及第二保護層162之側壁162a均相較於第一金屬層15a之側壁15a’及第二金屬層15b之側壁15b’突出。
圖7A至7C係為本實施例之再一實施態樣之金屬層之製作流程剖面示意圖，其結構、材料及實施方式均與實施例1中圖3A至3C所示之實施態樣相同，除了本實施態樣之金屬層下更形成一第二保護層162，且第一保護層161之側壁161a及第二保護層162之側壁162a均相較於第一金屬層15a之側壁15a’、第二金屬層15b之側壁15b’及第三金屬層15c之側壁15c’突出。
實驗例
請同時參考圖4F及5C，當將圖4F中圓圈所表示的區域及以圖5C所示之當第一金屬層15a之為銅層之情形進行元素分析，於不同剖面上之元素分析結果係分別如圖8及9所示。
圖8及9中圓圈所表示的區域即為對應圖4F中圓圈所表示的區域之放大圖。當沿著A-A’剖面線進行元素分析，如圖8中圖表所示，於0nm至約60nm相對位置的區域中主要元素組成為Si及O，可對應至以SiOx製得之絕緣層17；於60nm至約120nm相對位置的區域中主要元素組成為Cu及O，可對應至材料為CuOx之金屬氧化層152a；而於約120nm以後相對位置的區域中主要元素組成為Cu，可對應至材料為Cu之汲極152。由此結果得知，經進行回復步驟後，汲極152側壁上所形成之金屬氧化層152a厚度約為60nm；此外，金屬氧化層152a中之氧原子含量為20-30at%；然而，本揭露之其他實施例之金屬氧化層152a之厚度及氧含量並不僅限於此，可依據回復步驟的條件不同而有所改變。
當沿著B-B’剖面線進行元素分析，如圖9中圖表所示，於0nm至約25nm相對位置的區域中主要元素組成為Si及O，可對應至以SiOx製得之絕緣層17；於約25nm至約50nm相對位置的區域中主要元素組成為Zn及O，且含少量的In，可對應至以IZO製得之第一保護層161；於約50nm至約250nm相對位置的區域中主要元素組成為Cu，可對應至材料為Cu之汲極152；於約250nm至約270nm相對位置的區域中主要元素組成為Zn及O，且含少量的In，可對應至以IZO製得之第二保護層162；於約270nm至約300nm相對位置的區域元素組成大部分In、Ga、Zn及O，可對應至材料為IGZO之主動層14；而於約300nm以後相對位置的區域中主要元素組成為Si及O，可對應至以SiOx製得之閘極絕緣層13。
在此，需特別注意的是，於圖9中，於約25nm至約50nm及約250nm至約300nm相對位置的區域中，元素組成更包括少量的Cu；此結果代表，於回復步驟的過程中，源極(圖未示)及汲極152之材料中之金屬元素係部分擴散至 第一保護層161及第二保護層162，使得第一保護層161及第二保護層162包含源極(圖未示)及汲極152之材料中之金屬元素。於本實施例中，汲極152材料所含的銅，係部分擴散至第一保護層161，使得最後擴散至第一保護層161之銅元素含量係為4.0-5.0at%，而最後擴散至第二保護層162之銅元素含量係為5.5-6.5at%。然而，於其他實施例中，擴散至第一保護層161及第二保護層162之汲極152材料中之金屬元素含量可依據回復步驟的條件不同而有所改變，且擴散至第二保護層162之金屬元素含量較擴散至第一保護層161之金屬元素含量要多；較佳為，擴散至第一保護層161之金屬元素含量可為1-8at%，而擴散至第二保護層162之金屬元素含量可為3-10at%。
實施例3
請參照圖10A至10C及11A至11C，本實施例之薄膜電晶體基板之製作方法、結構、材料與實施例1及2相似，除了下述不同點。
圖10A至10C係為本實施例之一實施態樣之金屬層之製作流程剖面示意圖，其結構、材料及實施方式均與實施例1中圖3A至3C所示之實施態樣相同，除了本實施態樣係使用鋁層之第四金屬層15d以取代實施例1中之使用銅層之第一金屬層15a。此外，由於本實施態樣係使用鋁層做為第四金屬層15d，故可以磷酸、醋酸及硝酸(PAN)之混合蝕刻液圖案化第四金屬層15d。再者，當進行回復步驟後，第四金屬層15d之側壁15d’上也形成氧化鋁之金屬氧化層151a,151b。
由於鋁蝕刻表現與銅不同，如圖10B及10C所示，當以濕蝕刻方式圖案化第四金屬層15d時，源極151之第四金屬層15d之側壁15d’具有一傾斜面，且該傾斜面之相對遠離第一保護層161之一側較另一側突出。
圖11A至11C係為本實施例之另一實施態樣之金屬層之製作流程剖面示意圖；其與圖10A至10C所示之實施態樣類似，除了本實施態樣之第二金屬層15b下更形成一第二保護層162。
實施例4
本實施例前述之薄膜電晶體基板可應用於顯示面板中。因此，如圖12，本實施例顯示面板包括：一薄膜電晶體基板41；一對側基板42；以及一顯示介質43，夾置於薄膜電晶體基板41與對側基板42之間。於本實施例中，顯示介質43可為一液晶層或一有機發光二極體層。此外，對側基板42可為一上方設置有彩色濾光層之彩色濾光片基板或一保護玻璃；於其他實施例中，彩色濾光層亦可設置於薄膜電晶體基板41上，故薄膜電晶體基板41為整合彩色濾光片陣列的薄膜電晶體基板(color filter on array,COA)。
再者，本實施例所提供之顯示面板，亦可與本技術領域已知之觸控面板合併使用，如圖13所示，本實施例之觸控顯示面板包括：一如前述之顯示面板51；以及一觸控面板52，設置於顯示面板51上。
本揭露前述實施例所製得之顯示面板及觸控顯示面板，可應用於本技術領域已知之任何需要顯示螢幕之電子裝置上，如顯示器、手機、筆記型電腦、攝影機、照相機、音樂播放器、行動導航裝置、電視等。
上述實施例僅係為了方便說明而舉例而已，本揭露所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。
11‧‧‧基板
12‧‧‧閘極
13‧‧‧閘極絕緣層
14‧‧‧主動層
151‧‧‧源極
152‧‧‧汲極
151a,151b,152a,152b‧‧‧金屬氧化層
161‧‧‧第一保護層
17‧‧‧絕緣層

Claims (20)

  1. 一種顯示面板，包括：一基板，其上方設置有一閘極；一閘極絕緣層，設於該閘極及該基板上；一主動層，設於該閘極絕緣層上，且該主動層位於該閘極上方；一源極及一汲極，設於該主動層上；以及一第一保護層，設於該源極及該汲極上；其中，該源極及該汲極之側壁上係形成一金屬氧化層，該源極及該汲極包含至少一金屬層，且該金屬層之材料為銅、鉬、鋁、鈦、或其組合，當該源極及該汲極包含多個金屬層，該多個金屬層之材料包含銅/鉬、銅/鈦、鉬/銅/鉬、鉬/鋁/鉬、或鉬/鋁/鈦。
  2. 如申請專利範圍第1項所述之顯示面板，其中該源極與該汲極包含一金屬元素，且該金屬氧化層包含該金屬元素。
  3. 如申請專利範圍第1項所述之顯示面板，其中該金屬氧化層中之氧原子之含量為20-30at%。
  4. 如申請專利範圍第1項所述之顯示面板，其中該第一保護層之材料為一透明金屬氧化物。
  5. 如申請專利範圍第4項所述之顯示面板，其中該透明金屬氧化物為ITO、IZO、AZO、GZO、IGZO、ITZO、或其組合。
  6. 如申請專利範圍第1項所述之顯示面板，其中該第一保護層之材料為一絕緣材料。
  7. 如申請專利範圍第6項所述之顯示面板，其中該絕緣材料為氮化矽、氧化鋁、氧化鈦、或其組合。
  8. 如申請專利範圍第1項所述之顯示面板，其中該第一保護層之側壁相較於該源極及該汲極之該側壁突出。
  9. 如申請專利範圍第2項所述之顯示面板，其中該第一保護層包含該金屬元素，且該第一保護層中之該金屬元素之含量係為1-8at%。
  10. 如申請專利範圍第2項所述之顯示面板，更包括一第二保護層，設於主動層及該源極及該汲極之間，且該源極及該汲極係夾置於該第一保護層及該第二保護層之間。
  11. 如申請專利範圍第10項所述之顯示面板，其中該第二保護層之材料為一透明金屬氧化物。
  12. 如申請專利範圍第11項所述之顯示面板，其中該透明金屬氧化物為ITO、IZO、AZO、GZO、IGZO、ITZO、或其組合。
  13. 如申請專利範圍第10項所述之顯示面板，其中該第一保護層與該第二保護層之側壁相較於該源極及該汲極之該側壁突出。
  14. 如申請專利範圍第10項所述之顯示面板，其中該源極及該汲極包含至少一金屬層，且該金屬層之材料為銅、鉬、鋁、鈦、或其組合。
  15. 如申請專利範圍第14項所述之顯示面板，其中該源極及該汲極包含多個金屬層，且該多個金屬層之材料包含銅/鉬、銅/鈦、鉬/銅/鉬、鉬/鋁/鉬、或鉬/鋁/鈦。
  16. 如申請專利範圍第10項所述之顯示面板，其中該第一保護層與該第二保護層分別包含該金屬元素。
  17. 如申請專利範圍第16項所述之顯示面板，其中該第一保護層中之該金屬元素之含量係為1-8at%。
  18. 如申請專利範圍第16項所述之顯示面板，其中該第二保護層中之該金屬元素之含量係為3-10at%。
  19. 如申請專利範圍第16項所述之顯示面板，其中該第二保護層中之該金屬元素之含量大於該第一保護層中之該金屬元素之含量。
  20. 如申請專利範圍第1項所述之顯示面板，更包括：一對側基板；以及一顯示介質，夾置於該基板與該對側基板之間。
TW104120138A 2015-06-23 2015-06-23 顯示面板 TWI607572B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104120138A TWI607572B (zh) 2015-06-23 2015-06-23 顯示面板
US15/168,389 US20160380110A1 (en) 2015-06-23 2016-05-31 Display panel
KR1020160074216A KR20170000335A (ko) 2015-06-23 2016-06-15 디스플레이 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104120138A TWI607572B (zh) 2015-06-23 2015-06-23 顯示面板

Publications (2)

Publication Number Publication Date
TW201701485A TW201701485A (zh) 2017-01-01
TWI607572B true TWI607572B (zh) 2017-12-01

Family

ID=57602775

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104120138A TWI607572B (zh) 2015-06-23 2015-06-23 顯示面板

Country Status (3)

Country Link
US (1) US20160380110A1 (zh)
KR (1) KR20170000335A (zh)
TW (1) TWI607572B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102485169B1 (ko) * 2017-09-08 2023-01-09 삼성디스플레이 주식회사 표시 장치, 이의 제조 방법, 및 전극 형성 방법
CN108447780A (zh) * 2018-02-11 2018-08-24 厦门市三安集成电路有限公司 一种氮化物半导体器件的欧姆接触结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035734A (zh) * 2011-10-07 2013-04-10 元太科技工业股份有限公司 金属氧化物薄膜晶体管
TW201336085A (zh) * 2012-02-22 2013-09-01 Chunghwa Picture Tubes Ltd 薄膜電晶體及其製作方法
TW201421696A (zh) * 2012-11-21 2014-06-01 E Ink Holdings Inc 薄膜電晶體與其製造方法
TW201511289A (zh) * 2013-09-13 2015-03-16 Au Optronics Corp 薄膜電晶體及其製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101064144B1 (ko) * 2006-08-10 2011-09-15 울박, 인크 도전막 형성 방법, 박막 트랜지스터, 박막 트랜지스터를 갖는 패널 및 박막 트랜지스터의 제조 방법
KR20090005847A (ko) * 2007-07-10 2009-01-14 삼성전자주식회사 중공 토너 및 그의 제조방법
US20150254995A1 (en) * 2013-03-15 2015-09-10 Robert Bernard Rosenfeld System for identifying orientations of an individual
WO2016006081A1 (ja) * 2014-07-10 2016-01-14 凸版印刷株式会社 黒色電極基板、黒色電極基板の製造方法、及び表示装置
WO2016084699A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
KR102281846B1 (ko) * 2015-01-02 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20160284150A1 (en) * 2015-03-26 2016-09-29 Jeff DeLongchamp System And Method For Preparing Test Ballots And For Testing An Electronic Voting Machine

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035734A (zh) * 2011-10-07 2013-04-10 元太科技工业股份有限公司 金属氧化物薄膜晶体管
TW201336085A (zh) * 2012-02-22 2013-09-01 Chunghwa Picture Tubes Ltd 薄膜電晶體及其製作方法
TW201421696A (zh) * 2012-11-21 2014-06-01 E Ink Holdings Inc 薄膜電晶體與其製造方法
TW201511289A (zh) * 2013-09-13 2015-03-16 Au Optronics Corp 薄膜電晶體及其製造方法

Also Published As

Publication number Publication date
US20160380110A1 (en) 2016-12-29
KR20170000335A (ko) 2017-01-02
TW201701485A (zh) 2017-01-01

Similar Documents

Publication Publication Date Title
US9691881B2 (en) Manufacturing method of thin film transistor substrate
CN101901787B (zh) 氧化物薄膜晶体管及其制造方法
CN110620120B (zh) 阵列基板及其制作方法、显示装置
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN102496625B (zh) 薄膜晶体管、画素结构及其制造方法
KR102094847B1 (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
US10008516B2 (en) LTPS TFT array substrate, its manufacturing method, and display device
CN108878449A (zh) 阵列基板的制作方法、阵列基板及显示装置
WO2018113214A1 (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
KR20190077570A (ko) 어레이 기판, 그 제조 방법 및 표시 장치
TWI416736B (zh) 薄膜電晶體及其製造方法
CN103972299B (zh) 一种薄膜晶体管及其制作方法、显示基板、显示装置
CN106920753B (zh) 薄膜晶体管及其制作方法、阵列基板和显示器
WO2016169355A1 (zh) 阵列基板及其制备方法、显示面板、显示装置
JP2008171989A (ja) 電界効果型トランジスタ及びその製造方法
CN103137492B (zh) 制造氧化物薄膜晶体管的方法和显示装置
WO2019114357A1 (zh) 阵列基板及其制造方法、显示装置
TWI546850B (zh) 顯示面板之製備方法
CN103745954A (zh) 显示装置、阵列基板及其制造方法
KR20200078621A (ko) Tft 기판 및 이의 제조 방법
CN106328693B (zh) 显示面板
TWI607572B (zh) 顯示面板
CN108538725B (zh) 薄膜晶体管及其制造方法
CN103489882A (zh) 一种阵列基板及其制备方法、显示装置
TWI553880B (zh) 薄膜電晶體基板及其製作方法及顯示器
点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载