RU2126594C1

RU2126594C1 - Data transmitting device

Info

Publication number: RU2126594C1
Application number: RU95120032A
Authority: RU
Inventors: Д.А. Лубнин; В.А. Грехнев
Original assignee: Войсковая часть 25714
Priority date: 1995-11-27
Filing date: 1995-11-27
Publication date: 1999-02-20

Abstract

FIELD: computer engineering. SUBSTANCE: device used for data reception and transmission in serial code under control of standard software (Fastwire II, Norton Commander, and other programs) has data bus 1, address bus 2, control bus 3, bidirectional bus shaper 4, address decoder 5, first master oscillator 6, second master oscillator 7, switch 8, universal asynchronous transceiver 9, differential drivers 10, 11, and differential receivers 12, 13. EFFECT: improved speed of transmission in serial code. 1 dwg

Description

Изобретение относится к области вычислительной техники и может быть использовано для приема и передачи данных в последовательном коде под управлением стандартного программного обеспечения (программы Fastwire II, Norton Commander и др.). The invention relates to the field of computer technology and can be used to receive and transmit data in serial code under the control of standard software (programs Fastwire II, Norton Commander, etc.).

Известно устройство последовательной связи стандарт RS-232 [1], способное передавать информацию в последовательном коде со следующими скоростями: 2.4; 4.8; 9.6; 19.2; 38.4; 57.6 115.2 кбит/с. Устройство содержит шину данных, шину адреса, шину управления, двунаправленный шинный формирователь, дешифратор адреса, задающий генератор, линейный драйвер и линейный приемник. Вместе с тем в настоящее время разработано много аппаратных средств на однокристальных микроконтроллерах, работающих под управлением ПЭВМ. Многие микроконтроллеры имеют в своем составе последовательный порт, максимальная скорость обмена данными через который в асинхронном режиме значительно превосходит максимальную скорость передачи устройства [1]. Например, микроконтроллеры семейства ВЕ51 имеют максимальную скорость передачи в асинхронном режиме 575 кбит/с. A serial communication device standard RS-232 [1], capable of transmitting information in a serial code with the following speeds: 2.4; 4.8; 9.6; 19.2; 38.4; 57.6 115.2 kbps. The device comprises a data bus, an address bus, a control bus, a bi-directional bus driver, an address decoder, a master oscillator, a linear driver, and a linear receiver. At the same time, a lot of hardware has been developed on single-chip microcontrollers running a PC. Many microcontrollers incorporate a serial port, the maximum data exchange speed through which in asynchronous mode significantly exceeds the maximum transmission speed of the device [1]. For example, microcontrollers of the BE51 family have a maximum transfer speed of 575 kbit / s in asynchronous mode.

Наиболее близким по технической сути к заявляемому является выбранный в качестве прототипа последовательный интерфейс стандарта RS-252 [2], содержащий двунаправленный шинный формирователь, шину данных, соединенную через двунаправленный шинный формирователь с универсальным асинхронным приемопередатчиком, шину управления, соединенную с универсальным асинхронным приемопередатчиком, шину адреса, дешифратор адреса, входы которого соединены с шиной адреса, а выход соединен со входом сигнала выборки кристалла универсального асинхронного приемопередатчика, первый задающий генератор, универсальный асинхронный приемопередатчик, линейные драйверы, соединенные своими входами с выходами универсального асинхронного приемопередатчика, а выходами с линией связи, линейные приемники, соединенные своими входами с линией связи, а своими выходами соединены со входами универсального асинхронного приемопередатчика. Интерфейс обеспечивает связь со скоростью до 115.2 кбит/с. The closest in technical essence to the claimed one is the RS-252 standard serial interface selected as a prototype [2], comprising a bi-directional bus driver, a data bus connected through a bi-directional bus driver with a universal asynchronous transceiver, a control bus connected to a universal asynchronous transceiver, a bus address, an address decoder whose inputs are connected to the address bus, and the output is connected to the input of the universal asynchronous crystal sampling signal emoperedatchika first reference generator, a universal asynchronous receiver transmitter, line drivers, connected by their inputs to the outputs of UART, and outputs to the communication line, line receivers, with their inputs connected to the communication line, and its output connected to the UART input. The interface provides communication at speeds up to 115.2 kbit / s.

Недостатком интерфейса является невозможность передачи данных на более высокой скорости, что необходимо для связи с однокристальными микроконтроллерами. The disadvantage of the interface is the inability to transfer data at a higher speed, which is necessary for communication with single-chip microcontrollers.

Целью изобретения является повышение скорости передачи данных в последовательном коде. The aim of the invention is to increase the data rate in a serial code.

Указанная цель достигается тем, что в известное устройство, введены второй задающий генератору коммутатор, подключенный первым своим входом к выходу первого задающего генератора, вторым входом к выходу второго задающего генератора, а своим выходом ко входу тактирования универсального асинхронного приемопередатчика, вместо линейных драйверов введены первый дифференциальный драйвер, вход которого соединен с выходом передаваемых последовательных данных универсального асинхронного приемопередатчика, а выход соединен с линией связи "витая пара", второй дифференциальный драйвер, вход которого соединен с выходом сигнала запроса передачи универсального асинхронного приемопередатчика, а выход соединен с линией связи "витая пара", вместо линейных приемников введены первый дифференциальный приемник, вход которого соединен с линией связи "витая пара", а выход соединен со входом последовательных данных универсального асинхронного приемопередатчика, второй дифференциальный приемник, вход которого соединен с линией связи "витая пара", а выход соединен со входом сигнала готовности передачи универсального асинхронного приемопередатчика. This goal is achieved by the fact that in the known device, a second commander driving the generator is introduced, connected by its first input to the output of the first master oscillator, by the second input to the output of the second master oscillator, and by its output to the clock input of the universal asynchronous transceiver, instead of linear drivers, the first differential a driver whose input is connected to the output of the transmitted serial data of the universal asynchronous transceiver, and the output is connected to the communication line "in thaw pair ", the second differential driver, the input of which is connected to the output of the transmission request signal of the universal asynchronous transceiver, and the output is connected to the twisted pair communication line, instead of line receivers, the first differential receiver is introduced, the input of which is connected to the twisted pair communication line, and the output is connected to the serial data input of a universal asynchronous transceiver, the second differential receiver, the input of which is connected to a twisted pair communication line, and the output is connected to the signal input is ready awns transmit UART.

Новизна технического решения заключается в наличии в заявляемом устройстве новых схемных элементов: коммутатора, второго задающего генератора, а также в введении вместо линейных, дифференциальных драйверов 14 дифференциальных приемников и их связей. The novelty of the technical solution lies in the presence of new circuit elements in the claimed device: a switch, a second master oscillator, and also in the introduction of 14 differential receivers and their connections instead of linear, differential drivers.

Заявляемое техническое решение соответствует критерию "изобретательский уровень", т. к. его сравнение с другими техническими решениями в данной области показывает, что построение предложенной структуры устройства передачи данных, основанной на введении второго задающего генератора, дифференциальных драйверов и дифференциальных приемников позволяет реализовать передачу информации в последовательном коде между двумя ПЭВМ или однокристальным микроконтроллером и ПЭВМ по линии связи "витая пара" на скорости выше 116 кбит/с, кроме того, использование дифференциальных драйверов и дифференциальных приемников, а также линии связи "витая пара" существенно повышает помехоустойчивость устройства, снижает уровень собственного электромагнитного излучения. The claimed technical solution meets the criterion of "inventive step", because its comparison with other technical solutions in this field shows that the construction of the proposed structure of the data transmission device, based on the introduction of the second master oscillator, differential drivers and differential receivers allows the transmission of information in serial code between two PCs or a single-chip microcontroller and a PC via a twisted-pair communication line at speeds above 116 kbit / s, in addition, The use of differential drivers and differential receivers, as well as a twisted pair communication line, significantly increases the noise immunity of the device and reduces the level of its own electromagnetic radiation.

Изобретение может быть использовано в различных областях промышленности, а именно в вычислительной технике, в системах сбора и передачи информации, системах автоматизированного управления и контроля, поэтому соответствует критерию "промышленная применимость". The invention can be used in various fields of industry, namely in computer technology, in systems for collecting and transmitting information, automated control and monitoring systems, therefore, meets the criterion of "industrial applicability".

Устройство передачи данных работает под управлением стандартного программного обеспечения, хранящегося в ПЭВМ (программы Fastwire II, Norton Commander и др.). The data transfer device runs under the control of standard software stored in a PC (Fastwire II, Norton Commander, etc.).

На чертеже изображена структурная схема устройства передачи данных. The drawing shows a structural diagram of a data transmission device.

Устройство содержит шину данных ШД 1, шину адреса ША 2, шину управления ШУ 3, двунаправленный шинный формирователь 4 дешифратор адреса ДА 5, первый задающий генератор Г1 6, второй задающий генератор Г2 7, коммутатор К 8, универсальный асинхронный приемопередатчик УАПП 9, дифференциальные драйверы 10 и 11, дифференциальные приемники 12 и 13, причем двунаправленный шинный формирователь включен между шиной данных 1 и универсальным асинхронным приемопередатчиком, дешифратор адреса 5 своими выходами подключен к шине адреса 2, своим выходом соединен со входом CS УАПП 9, шина управления подключена соответствующим образом к двунаправленному шинному формирователю 4 и универсальному асинхронному приемопередатчику 9, коммутатор К 8 одним своим входом подключен к выходу первого задающего генератора Г1 6, другим входом соединен с выходом второго задающего генератора Г2 7, выход коммутатора 8 соединен со входом тактирования XTAL УАПП 9, дифференциальные драйверы 10 и 11 соединены своими входами с выходами RTS и SOFT УАПП 9, а выходы драйверов подключены к линии связи "витая пара", дифференциальные приемники 12 и 15, входы которых соединены с линией связи "витая пара", а выходы соединены со входами CTS и SIN УАПП 9. The device contains a data bus ШД 1, address bus ША 2, control bus ШУ 3, bidirectional bus driver 4 address decoder ДА 5, first driver Г1 6, second driver Г2 7, switch K 8, universal asynchronous transceiver UAP 9, differential drivers 10 and 11, differential receivers 12 and 13, wherein a bi-directional bus driver is connected between data bus 1 and a universal asynchronous transceiver, address decoder 5 is connected to address bus 2 by its outputs, and connected to input by input CS UAPP 9, the control bus is connected accordingly to the bi-directional bus driver 4 and the universal asynchronous transceiver 9, switch K 8 is connected to the output of the first master oscillator G1 6 with one input, and the other input is connected to the output of the second master generator G2 7, the output of switch 8 connected to the clock input of the XTAL UAP 9, differential drivers 10 and 11 are connected by their inputs to the RTS and SOFT outputs of the UAP 9, and the driver outputs are connected to a twisted pair communication line, differential receivers 12 and 15, the inputs of which are connected to the twisted pair communication line, and the outputs are connected to the inputs of CTS and SIN of UAPP 9.

Устройство работает следующим образом. The device operates as follows.

Коммутатором 9 ко входу XTAL УАПП 9 подключается один из задающих генераторов (Г1 - передача со стандартным рядом скоростей RS-232, Г2 - передача с повышенной скоростью). С помощью программы, хранящейся в ПЭВМ (Fastwire II Norton Commander и др.), устройство инициализируется, т.е. на шине адреса 2 выставляется адрес устройства, при этом дешифратор 5 сигналом CS выбирает УАПП 9, программно задается формат информационной посылки (количество стартовых, стоповых и информационных бит), затем передаваемая информация с шины данных 1 поступает через двунаправленный шинный формирователь 4 в параллельном коде в УАПП 9, где преобразуется в последовательный код. Перед передачей информации сигнал на выходе RTS УАПП 9 переходит в низкое состояние и поступает на вход 11, на приемном конце сигнал поступает на вход 13, с выхода 13 - на вход CTS УАПП 9, и УАПП 9 регистрирует этот переход на входе CTS. Передаваемая информация в последовательном коде поступает с выхода SOVT УАПП 9 на вход дифференциального драйвера 10, входы которого соединены с линией связи "витая пара". Принимаемая информация поступает на вход дифференциального приемника 12, преобразуется в уровни ТТЛ-логики и с выхода приемника поступает на вход SIN УАПП 9, затем информация преобразуется в параллельный код и через двунаправленный шинный формирователь 4 выдается на шину данных 1. Switch 9 connects one of the master oscillators to the XTAL input of UAPP 9 (G1 - transmission with a standard speed range RS-232, G2 - transmission with increased speed). Using a program stored in a PC (Fastwire II Norton Commander, etc.), the device is initialized, i.e. on the address bus 2, the device address is set, while the decoder 5 selects UAP 9 with the CS signal, the format of the information packet (the number of start, stop and information bits) is set programmatically, then the transmitted information from data bus 1 is transmitted through the bi-directional bus driver 4 in parallel code to UAPP 9, where it is converted to a serial code. Before transmitting information, the signal at the output RTS of UAPP 9 goes into a low state and goes to input 11, at the receiving end the signal goes to input 13, from output 13 to the input CTS of UAPP 9, and UAPT 9 registers this transition at the input of CTS. The transmitted information in a serial code comes from the SOVT output of the UAPP 9 to the input of the differential driver 10, the inputs of which are connected to the twisted pair communication line. The received information is fed to the input of the differential receiver 12, converted to TTL logic levels, and from the output of the receiver is fed to the SIN input of the UAPP 9, then the information is converted to a parallel code and transmitted through the bi-directional bus driver 4 to the data bus 1.

Двунаправленный шинный формирователь, дешифратор, первый и второй задающие генераторы и дифференциальные драйверы могут быть реализованы на ИС серии 533, дифференциальные приемники на ИС серии 521 и 533, УАПП - микросхема 8250 фирмы Intel или аналогичная. Bidirectional bus driver, decoder, first and second master oscillators and differential drivers can be implemented on the 533 series ICs, differential receivers on the 521 and 533 series ICs, UAPP - Intel chip 8250 or similar.

Таким образом, введение в систему последовательной передачи данных второго задающего генератора, коммутатора, использование дифференциальных драйверов, дифференциальных приемников и линии связи "витая пара" позволяют существенно расширить возможности устройства: увеличить скорость передачи информации (например, при использовании второго задающего генератора с частотой в 6 МГц скорость повышается в 3.2 раза по сравнению с RS-232), снизить уровень собственного электромагнитного излучения, повысить помехоустойчивость. Thus, the introduction of a second master oscillator, a switch into the serial data transmission system, the use of differential drivers, differential receivers and a twisted-pair communication line can significantly expand the capabilities of the device: increase the information transfer rate (for example, when using a second master oscillator with a frequency of 6 MHz speed increases by 3.2 times compared to RS-232), reduce the level of own electromagnetic radiation, increase noise immunity.

Claims

A data transmission device comprising a bi-directional bus driver, a data bus connected through a bi-directional bus driver with a universal asynchronous transceiver, a control bus connected to a universal asynchronous transceiver, an address bus, an address decoder whose inputs are connected to the address bus, and the output is connected to the signal input crystal samples of a universal asynchronous transceiver, first master oscillator, universal asynchronous transceiver, drivers, connected which have their inputs with the outputs of a universal asynchronous transceiver, and outputs with a communication line, receivers connected with their inputs to a communication line, and their outputs connected with the inputs of a universal asynchronous transceiver, characterized in that a second master oscillator, a switch connected to its first input by the output of the first master oscillator, the second input to the output of the second master oscillator, and its output to the clock input of the universal asynchronous transceiver, the first differential A potential driver, the input of which is connected to the output of serial data of a universal asynchronous transceiver, and the output is connected to a twisted pair communication line,
the second differential driver, the input of which is connected to the output of the transmission request signal of the universal asynchronous transceiver, and the output is connected to the twisted pair communication line, the first differential receiver, the input of which is connected to the twisted pair communication line, and the output is connected to serial data input of a universal asynchronous transceiver, a second differential receiver, the input of which is connected to a twisted pair communication line, and the output is connected to a ready signal of a universal asynchronous transceiver transmitters are.