+

KR20190015095A - Low power driving system and timing controller for display apparatus - Google Patents

Low power driving system and timing controller for display apparatus Download PDF

Info

Publication number
KR20190015095A
KR20190015095A KR1020180081415A KR20180081415A KR20190015095A KR 20190015095 A KR20190015095 A KR 20190015095A KR 1020180081415 A KR1020180081415 A KR 1020180081415A KR 20180081415 A KR20180081415 A KR 20180081415A KR 20190015095 A KR20190015095 A KR 20190015095A
Authority
KR
South Korea
Prior art keywords
line data
charge sharing
option information
current line
amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020180081415A
Other languages
Korean (ko)
Other versions
KR102552010B1 (en
Inventor
서남석
김영광
김영복
양현모
이해원
이주호
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to TW107125779A priority Critical patent/TWI790256B/en
Priority to US16/051,860 priority patent/US10692418B2/en
Priority to CN201810874853.6A priority patent/CN109389930B/en
Publication of KR20190015095A publication Critical patent/KR20190015095A/en
Application granted granted Critical
Publication of KR102552010B1 publication Critical patent/KR102552010B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275Details of drivers for data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

According to the present invention, disclosed are a low power driving system and a timing controller of a display apparatus. The low power driving system of a display apparatus capable of reducing the power consumption of a source driver comprises: a timing controller transmitting a packet to which at least one of first option information corresponding to a static pattern and second option information corresponding to a dynamic pattern is applied; and a source driver receiving the packet and performing a low power mode corresponding to the static pattern according to the first option information or performing adaptive charge sharing corresponding to the dynamic pattern according to the second option information.

Description

디스플레이 장치의 저전력 구동 시스템 및 타이밍 컨트롤러{LOW POWER DRIVING SYSTEM AND TIMING CONTROLLER FOR DISPLAY APPARATUS}[0001] LOW POWER DRIVING SYSTEM AND TIMING CONTROLLER FOR DISPLAY APPARATUS [0002]

본 발명은 저전력 구동 기술에 관한 것으로서, 보다 상세하게는 디스플레이 장치의 저전력 구동 시스템 및 타이밍 컨트롤러에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a low power driving technique, and more particularly, to a low power driving system and a timing controller of a display device.

디스플레이 장치는 타이밍 컨트롤러, 소스 드라이버 및 디스플레이 패널을 포함하며, 타이밍 컨트롤러는 소스 드라이버에 디스플레이를 위한 디스플레이 데이터와 제어 데이터 및 클럭을 패킷 형태로 제공하도록 설계될 수 있고, 소스 드라이버는 디스플레이 데이터를 수신하고 디스플레이 데이터에 대응하는 소스 신호를 디스플레이 패널에 제공하며, 디스플레이 패널은 소스 신호에 대응하는 화면을 표시한다. The display device includes a timing controller, a source driver, and a display panel, and the timing controller can be designed to provide the source driver with display data, control data, and clock for display in packets, and the source driver receives the display data A source signal corresponding to the display data is provided to the display panel, and the display panel displays a screen corresponding to the source signal.

상기한 디스플레이 장치는 다양한 요소에서 전력 소모를 줄이기 위한 기술의 채용이 요구되고 있으며, 타이밍 컨트롤러와 소스 드라이버 레벨에서 전력 소모를 줄이기 위한 기술의 채용이 적극적으로 검토되고 있다.The above-described display device is required to employ a technique for reducing power consumption in various elements, and adoption of a technique for reducing power consumption at a timing controller and a source driver level has been actively studied.

본 발명은 타이밍 컨트롤러에서 디스플레이 패턴을 인식하고 디스플레이 패턴을 인식한 옵션 정보를 소스 드라이버에 전달함으로써, 소스 드라이버의 소비 전력을 감소시킬 수 있는 디스플레이 장치의 저전력 구동 시스템 및 방법 및 타이밍 컨트롤러를 제공함을 목적으로 한다.The present invention provides a low power driving system, method and timing controller for a display device capable of reducing power consumption of a source driver by recognizing a display pattern in a timing controller and transmitting option information that recognizes a display pattern to a source driver .

또한, 본 발명은 디스플레이 패턴에 대응하여 전력 소모를 줄일 수 있는 옵션 정보를 포함하는 패킷을 제공하며, 옵션 정보에 따라 출력에 대한 차지 쉐어링의 제어를 수행하거나 출력 버퍼, 감마 버퍼 및 중간 구동 전압(HVDD) 버퍼 중 적어도 하나에 대한 전류 제어를 수행함으로써 소비 전력을 감소시킬 수 있는 디스플레이 장치의 저전력 구동 시스템을 제공함을 다른 목적으로 한다.In addition, the present invention provides a packet including option information capable of reducing power consumption corresponding to a display pattern, performs charge sharing control on output according to option information, or controls output buffer, gamma buffer, and intermediate drive voltage HVDD) buffers to reduce power consumption by controlling the currents of at least one of the first, second, third, fourth, and fifth HVDD buffers.

상기 기술적 과제를 해결하기 위한 본 발명의 디스플레이 장치의 저전력 구동 시스템은, 이전 라인 데이터와 현재 라인 데이터의 차이를 기준으로 디스플레이 패턴을 스태틱 패턴과 다이나믹 패턴으로 구분하고, 상기 스태틱 패턴에 대응하는 제1 옵션 정보 및 상기 다이나믹 패턴에 대응하는 제2 옵션 정보 중 하나를 적용한 패킷을 전송하는 타이밍 컨트롤러; 및 상기 패킷을 수신하고, 상기 제1 옵션 정보에 따라 상기 스태틱 패턴에 대응하는 저전력 모드를 수행하거나 상기 제2 옵션 정보에 따라 상기 다이나믹 패턴에 대응하는 어댑티브 차지 쉐어링(Adaptive Charge Sharing)을 수행하는 소스 드라이버;를 포함함을 특징으로 한다.According to an aspect of the present invention, there is provided a low-power driving system for a display device, the display device including: a display device for dividing a display pattern into a static pattern and a dynamic pattern based on a difference between previous line data and current line data, A timing controller for transmitting a packet to which one of the option information and the second option information corresponding to the dynamic pattern is applied; And a controller for receiving the packet and performing a low power mode corresponding to the static pattern according to the first option information or a source for performing adaptive charge sharing corresponding to the dynamic pattern according to the second option information. And a driver.

본 발명의 디스플레이 장치의 타이밍 컨트롤러는, 이전 라인 데이터와 현재 라인 데이터를 각각 저장하고 맵핑을 위하여 제공하는 픽셀값 저장부; 상기 이전 라인 데이터와 상기 현재 라인 데이터를 비교한 결과에 대하여, 상기 현재 라인 데이터에 대한 차지 쉐어링으로 인한 전력 이득량과 전력 손실량을 각각 계산하거나 상기 현재 라인 데이터에 차지 쉐어링을 적용한 소스 드라이버의 출력의 제1 최대 변화량과 상기 현재 라인 데이터에 차지 쉐어링을 미적용한 상기 소스 드라이버 출력의 제2 최대 변화량을 구하는 연산부; 및 디스플레이 패턴이 다이나믹 패턴인 경우 상기 이전 라인 데이터에 대한 차지 쉐어링 적용 여부와 상기 전력 이득량과 상기 전력 손실량의 비교 결과를 참조하여 상기 현재 라인 데이터의 차지 쉐어링 적용 여부에 대한 제2 옵션 정보를 제공하고, 상기 디스플레이 패턴이 스태틱 패턴인 경우 상기 제1 최대 변화량과 상기 제2 최대 변화량 중 상기 이전 라인 데이터의 차지 쉐어링 적용 여부에 따라 선택된 하나를 제1 옵션 정보로서 제공하는 옵션 제공부;를 포함함을 특징으로 한다.The timing controller of the display apparatus of the present invention includes: a pixel value storage unit for storing previous line data and current line data, respectively, for mapping; Wherein the calculation of the power gain amount and the power loss due to the charge sharing for the current line data or the calculation of the output of the source driver applying charge sharing to the current line data, A first maximum change amount and a second maximum change amount of the source driver output in which charge sharing is not added to the current line data; And if the display pattern is a dynamic pattern, second option information on whether charge sharing is applied to the current line data is provided with reference to whether charge-sharing is applied to the previous line data or a comparison result between the power gain amount and the power loss amount And if the display pattern is a static pattern, providing the selected one as the first option information in accordance with the charge sharing of the previous line data among the first maximum change amount and the second maximum change amount when the display pattern is a static pattern .

본 발명은 타이밍 컨트롤러에서 디스플레이 패턴을 인식하고 디스플레이 패턴을 인식한 옵션 정보를 소스 드라이버에 전달함으로써, 소스 드라이버의 소비 전력을 감소시킬 수 있는 효과가 있다.The present invention has the effect of reducing the power consumption of the source driver by recognizing the display pattern in the timing controller and transmitting the option information that recognizes the display pattern to the source driver.

또한 본 발명은 디스플레이 패턴에 대응하는 옵션 정보에 따라 소스 드라이버의 출력에 대한 차지 쉐어링의 제어를 수행하거나 출력 버퍼, 감마 버퍼 및 중간 구동 전압(HVDD) 버퍼 중 적어도 하나에 대한 전류 제어를 수행함으로써 소비 전력을 감소시킬 수 있는 효과가 있다.Further, the present invention performs consumption sharing by performing control of charge sharing with respect to the output of the source driver or current control with respect to at least one of the output buffer, the gamma buffer, and the intermediate drive voltage (HVDD) buffer according to the option information corresponding to the display pattern There is an effect that power can be reduced.

도 1은 본 발명의 디스플레이 장치의 저전력 구동 시스템을 예시한 블록도.
도 2는 도 1의 실시예에 의한 저전력 구동 방법을 예시한 흐름도.
도 3은 도 1의 타이밍 컨트롤러의 블록도.
도 4는 어댑티브 차지 쉐어링 제어 동작을 예시한 흐름도.
도 5 및 도 6은 패널 구조의 예시도.
도 7은 본 발명에 적용되는 유니크 차지 쉐어링 연결을 설명하기 위한 블록도.
도 8 및 도 9는 차지 쉐어링에 따른 파워 세이빙 및 파워 소비를 설명하기 위한 파형도.
도 10은 저전력 모드 제어 동작을 예시한 흐름도.
도 11은 소스 드라이버의 출력 레벨에 따른 저전력 모드 제어 동작을 설명하기 위한 파형도.
도 12는 옵션 정보에 대응한 시간에 따른 소스 드라이버의 출력 변화 슬로프를 예시한 그래프.
1 is a block diagram illustrating a low power drive system of a display device of the present invention.
2 is a flow chart illustrating a low power driving method according to the embodiment of FIG.
3 is a block diagram of the timing controller of Fig.
4 is a flow chart illustrating an adaptive charge sharing control operation;
Figures 5 and 6 illustrate exemplary panel structures.
FIG. 7 is a block diagram for explaining a unique charge sharing connection applied to the present invention; FIG.
FIGS. 8 and 9 are waveform diagrams for explaining power saving and power consumption according to charge sharing; FIG.
10 is a flow chart illustrating a low power mode control operation;
11 is a waveform diagram for explaining a low power mode control operation according to an output level of a source driver;
12 is a graph illustrating an output change slope of a source driver according to time corresponding to option information;

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. 본 명세서 및 특허청구범위에 사용된 용어는 통상적이거나 사전적 의미로 한정되어 해석되지 아니하며, 본 발명의 기술적 사항에 부합하는 의미와 개념으로 해석되어야 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. It is to be understood that the terminology used herein is for the purpose of description and should not be interpreted as limiting the scope of the present invention.

본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예이며, 본 발명의 기술적 사상을 모두 대변하는 것이 아니므로, 본 출원 시점에서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있다.The embodiments described in the present specification and the configurations shown in the drawings are preferred embodiments of the present invention and are not intended to represent all of the technical ideas of the present invention and thus various equivalents and modifications Can be.

본 발명의 디스플레이 장치의 저전력 구동 시스템은 도 1과 같이 예시될 수 있다. The low power driving system of the display device of the present invention can be illustrated as in Fig.

도 1을 참조하면, 타이밍 컨트롤러(10), 소스 드라이버(20) 및 디스플레이 패널(30)이 예시된다.Referring to FIG. 1, a timing controller 10, a source driver 20, and a display panel 30 are illustrated.

타이밍 컨트롤러(10)는 외부에서 수신되는 디스플레이 데이터를 패킷(PKT)으로 구성하고, 패킷(PKT)을 소스 드라이버(20)에 제공하도록 구성된다. The timing controller 10 is configured to configure externally received display data into a packet (PKT) and provide the packet (PKT) to the source driver 20. [

여기에서, 타이밍 컨트롤러(10)는 디스플레이 데이터와 제어 데이터를 포함하여 패킷(PKT)을 구성할 수 있으며, 제어 데이터는 전력 제어 모드를 구분하기 위한 다양한 옵션 정보들을 포함할 수 있다. Here, the timing controller 10 may configure a packet (PKT) including display data and control data, and the control data may include various option information for distinguishing the power control mode.

전력 제어 모드는 저전력 모드 제어 동작과 어댑티브 차지 쉐어링 제어 동작으로 구분될 수 있다. 옵션 정보는 저전력 모드 제어 또는 어댑티브 차지 쉐어링 제어를 표현하고 미리 정해진 프로토콜에 따른 값을 가지며, 제어 데이터에 포함됨으로써 패킷(PKT)에 적용될 수 있다.The power control mode can be classified into a low power mode control operation and an adaptive charge sharing control operation. The option information represents low power mode control or adaptive charge sharing control, has a value according to a predetermined protocol, and can be applied to the packet (PKT) by being included in the control data.

소스 드라이버(20)는 타이밍 컨트롤러(10)에서 전송되는 패킷(PKT)를 수신하며, 디스플레이 데이터에 대응하는 소스 신호(Sout)를 디스플레이 패널(30)로 출력한다. 여기에서, 소스 드라이버(20)는 디스플레이 데이터를 소스 신호(Sout)로 변환하는 과정과 소스 신호(Sout)를 출력하는 과정에서 제어 데이터의 옵션 정보에 대응하는 전력 제어 모드를 수행하도록 구성될 수 있다.The source driver 20 receives the packet PKT transmitted from the timing controller 10 and outputs the source signal Sout corresponding to the display data to the display panel 30. [ Here, the source driver 20 may be configured to perform a power control mode corresponding to the option information of the control data in the process of converting the display data into the source signal Sout and outputting the source signal Sout .

소스 드라이버(20)는 디스플레이 데이터의 변환을 위하여 래치, 시프트 레지스터, 디지털 아날로그 컨버터 및 출력 버퍼를 포함할 수 있다. 그리고, 소스 드라이버(20)는 디지털 아날로그 컨버터에 감마 전압을 제공하기 위한 감마 버퍼 및 출력 버퍼에 구동 전압을 제공하기 위한 중간 구동 전압(HVDD) 버퍼를 포함할 수 있다.The source driver 20 may include a latch, a shift register, a digital-to-analog converter, and an output buffer for conversion of display data. The source driver 20 may include a gamma buffer for providing a gamma voltage to the digital-to-analog converter, and an intermediate drive voltage (HVDD) buffer for providing a drive voltage to the output buffer.

상기한, 래치, 시프트 레지스터, 디지털 아날로그 컨버터, 출력 버퍼, 감마 버퍼 및 중간 구동 전압 버퍼는 소스 드라이버(20)에 통상적으로 이용되는 구성 요소이므로 이에 대한 구체적인 도시 및 설명은 생략한다.The latches, shift registers, digital-to-analog converters, output buffers, gamma buffers, and intermediate drive voltage buffers described above are components that are commonly used in the source driver 20, so detailed illustration and description thereof will be omitted.

디스플레이 패널(30)은 평판 디스플레이 패널로 구성될 수 있으며, 예시적으로 유기발광다이오드(OLED), 발광다이오드(LED) 또는 액정소자(LCD) 등을 이용한 픽셀(Pixel)들을 포함하는 것이 이용될 수 있다.The display panel 30 may be a flat panel display panel and may include, for example, an organic light emitting diode (OLED), a light emitting diode (LED), or a liquid crystal display have.

상기한 도 1의 구성에서, 본 발명의 디스플레이 장치의 저전력 구동 시스템은 타이밍 컨트롤러(10)와 소스 드라이버(20)를 포함하도록 실시된다.1, the low power driving system of the display device of the present invention is embodied to include the timing controller 10 and the source driver 20. [

상기한 디스플레이 장치의 저전력 구동 시스템의 동작은 도 2를 참조하여 설명한다.The operation of the low power driving system of the display device will be described with reference to FIG.

먼저, 타이밍 컨트롤러(10)는 이전 라인 데이터와 현재 라인 데이터의 차이를 기준으로 스태틱 패턴(Static Pattern)과 다이나믹 패턴(Dynamic Pattern)으로 디스플레이 패턴을 구분하고, 스태틱 패턴에 대응하는 제1 옵션 정보 또는 다이나믹 패턴에 대응하는 제2 옵션 정보 중 하나를 적용한 패킷(PKT)을 전송하도록 구성된다.First, the timing controller 10 divides the display pattern into a static pattern and a dynamic pattern based on the difference between the previous line data and the current line data, and outputs the first option information corresponding to the static pattern And transmits a packet (PKT) to which one of the second option information corresponding to the dynamic pattern is applied.

상기한 타이밍 컨트롤러(10)는 컨트롤 과정을 수행하며, 컨트롤 과정은 패턴 인식을 수행하고 패턴 인식에 따른 제1 옵션 정보 또는 제2 옵션 정보를 갖는 제어 데이터를 포함하는 패킷(PKT)을 제공하는 단계(S10)를 포함할 수 있다.The timing controller 10 performs a control process, and the control process includes performing a pattern recognition and providing a packet (PKT) including control data having first option information or second option information according to pattern recognition (S10).

소스 드라이버(20)는 패킷(PKT)을 수신하고, 제1 옵션 정보 또는 제2 옵션 정보에 의해서 전력 제어 모드를 인식할 수 있다. 보다 구체적으로, 소스 드라이버(20)는 제1 옵션 정보에 따라 스태틱 패턴에 대응하는 저전력 모드 동작을 수행하거나 제2 옵션 정보에 따라 다이나믹 패턴에 대응하는 어댑티브 차지 쉐어링(Adaptive Charge Sharing) 동작을 수행하도록 구성된다.The source driver 20 can receive the packet PKT and recognize the power control mode by the first option information or the second option information. More specifically, the source driver 20 performs a low power mode operation corresponding to the static pattern according to the first option information or performs an adaptive charge sharing operation corresponding to the dynamic pattern according to the second option information .

즉, 소스 드라이버(20)는 상기한 전력 제어 모드 인식에 따른 구동 과정을 수행하며, 구동 과정은 디스플레이 패턴에 따른 전력 제어 모드를 인식하는 단계(S20), 디스플레이 패턴이 스태틱 패턴인 경우 저전력 모드를 수행하는 단계(S22), 및 디스플레이 패턴이 다이나믹 패턴인 경우 어댑티브 차지 쉐어링을 수행하는 단계(S23)를 포함한다.That is, the source driver 20 performs the driving process according to the power control mode recognition, and the driving process recognizes the power control mode according to the display pattern (S20). If the display pattern is a static pattern, (Step S22), and performing adaptive charge sharing when the display pattern is a dynamic pattern (step S23).

디스플레이 패턴은 이전 라인 데이터와 현재 라인 데이터를 비교함으로써 스태틱 패턴 또는 다이나믹 패턴 중 하나로 판단될 수 있다. The display pattern can be determined as either a static pattern or a dynamic pattern by comparing the previous line data with the current line data.

그리고, 스태틱 패턴과 다이나믹 패턴을 구분하기 위한 판단 기준은 이전 라인 데이터와 현재 라인 데이터 간의 데이터 변화량으로 설정될 수 있으며, 스태틱 패턴과 다이나믹 패턴을 구분하는 데이터 변화량의 기준은 제작자의 의도에 따라 다양하게 설정될 수 있다.The criterion for distinguishing between the static pattern and the dynamic pattern may be set as a data variation amount between the previous line data and the current line data, and the criterion of the data variation amount for distinguishing between the static pattern and the dynamic pattern may vary Can be set.

이 중, 스태틱 패턴은 이전 라인 데이터와 현재 라인 데이터 간의 데이터 변화량이 적어서 소스 드라이버(20)의 출력인 소스 신호들(Sout)이 일정하게 유지되는 경우로 정의될 수 있다. Among them, the static pattern may be defined as a case where the source data Sout, which is the output of the source driver 20, is kept constant because the amount of data change between the previous line data and the current line data is small.

그리고, 다이나믹 패턴은 이전 라인 데이터와 현재 라인 데이터 간의 데이터 변화량이 많아서 소스 드라이버(20)의 출력인 소스 신호들(Sout)이 스윙되는 경우로 정의될 수 있다.The dynamic pattern can be defined as a case where the source signals Sout, which is the output of the source driver 20, swings due to a large amount of data change between the previous line data and the current line data.

본 발명의 실시예는 디스플레이 패턴이 스태틱 패턴인 경우 타이밍 컨트롤러(10)가 전력 제어 모드를 저전력 모드 제어 동작으로 판단하기 위한 제1 옵션 정보를 제공하고, 소스 드라이버(20)가 제1 옵션 정보에 대응하여 현재 라인 데이터에 대한 출력을 유지하는 전류의 양을 줄여서 소비 전력을 절감하는 저전력 모드를 수행하도록 구성된다. The embodiment of the present invention provides first option information for the timing controller 10 to determine that the power control mode is a low power mode control operation when the display pattern is a static pattern, Power mode in which power consumption is reduced by reducing the amount of current that maintains output to the current line data.

또한, 본 발명의 실시예는 디스플레이 패턴이 다이나믹 패턴인 경우 타이밍 컨트롤러(10)가 전력 제어 모드를 어댑티브 차지 쉐어링 제어 동작으로 판단하기 위한 제2 옵션 정보를 제공하고, 소스 드라이버(20)가 제2 옵션 정보에 대응하여 현재 라인 데이터에 대한 출력에 대해 차지 쉐어링을 수행해서 디스플레이 패널의 부하 캐패시터에서 방전되는 전류를 충전이 필요한 곳에 제공함으로써 소비 전력을 절감하는 어댑티브 차지 쉐어링을 수행하도록 구성된다.The embodiment of the present invention also provides second option information for the timing controller 10 to determine that the power control mode is an adaptive charge sharing control operation when the display pattern is a dynamic pattern, And perform adaptive charge sharing in which power consumption is reduced by providing a current required to be charged by the load capacitor of the display panel by carrying out charge sharing with respect to the output of the current line data corresponding to the option information.

타이밍 컨트롤러(10)는 상기한 소스 드라이버(20)의 소비 전력 절감을 위하여 제1 옵션 정보 또는 제2 옵션 정보를 제어 데이터에 포함하는 패킷(PKT)를 제공하며, 이를 위하여 도 3과 같이 구성될 수 있다. 제2 옵션 정보는 도 4의 어댑티브 차지 쉐어링 제어 동작에 의해서 결정 및 제공될 수 있고, 제1 옵션 정보는 도 10의 저전력 모드 제어 동작에 의해 결정 및 제공될 수 있다. 도 4의 어댑티브 차지 쉐어링 제어 동작과 도 10의 저전력 모드 제어 동작은 도 2의 패턴 인식 및 패턴 인식에 따른 제1 옵션 정보 또는 제2 옵션 정보를 갖는 제어 데이터를 포함하는 패킷(PKT)을 제공하는 단계(S10)에 포함되는 것으로 이해될 수 있다.The timing controller 10 provides a packet (PKT) containing the first option information or the second option information in the control data to reduce the power consumption of the source driver 20. For this purpose, . The second option information may be determined and provided by the adaptive charge sharing control operation of FIG. 4, and the first option information may be determined and provided by the low power mode control operation of FIG. The adaptive charge sharing control operation of FIG. 4 and the low power mode control operation of FIG. 10 provide a packet (PKT) containing control data having first option information or second option information according to the pattern recognition and pattern recognition of FIG. 2 It can be understood that it is included in step S10.

먼저, 도 3을 살펴보면, 타이밍 컨트롤러(10)는 데이터 수신부(11), 패킷 구성부(12), 패킷 출력부(13) 및 옵션 정보 구성부(15)를 포함한다.3, the timing controller 10 includes a data receiving unit 11, a packet configuring unit 12, a packet output unit 13, and an option information configuring unit 15.

여기에서, 데이터 수신부(11)는 외부에서 수신되는 디스플레이 데이터를 패킷 구성부(12)로 전달하며, 패킷 구성부(12)는 패킷(PKT)을 구성하기 위한 디스플레이 데이터, 제어 데이터 및 클럭을 병렬 데이터로서 패킷 출력부(13)에 제공하고, 패킷 출력부(13)는 병렬 데이터를 미리 정해진 프로토콜에 따른 직렬 데이터로 변환하고 직렬 데이터를 패킷(PKT)으로서 소스 드라이버(20)에 전송한다.Here, the data receiving unit 11 transmits externally received display data to the packet configuring unit 12, and the packet configuring unit 12 converts display data, control data, and clock for configuring the packet PKT into parallel And supplies the data to the packet output unit 13. The packet output unit 13 converts the parallel data into serial data according to a predetermined protocol and transmits the serial data as the packet PKT to the source driver 20. [

상기한 구성에서 패킷 구성부(12)는 옵션 정보 구성부(15)에서 제공되는 제1 옵션 정보 또는 제2 옵션 정보를 수신하고 제1 옵션 정보 또는 제2 옵션 정보가 제어 데이터에 포함되도록 동작한다.In the above configuration, the packet configuration unit 12 receives the first option information or the second option information provided by the option information configuration unit 15 and operates so that the first option information or the second option information is included in the control data .

옵션 정보 구성부(15)는 이전 라인 데이터와 현재 라인 데이터를 비교한 결과로써 제1 옵션 정보 또는 제2 옵션 정보를 제공하도록 구성되며, 이를 위하여 픽셀값 저장부(16), 연산부(17) 및 옵션 정보 제공부(18)를 포함한다.The option information construction unit 15 is configured to provide the first option information or the second option information as a result of comparing the previous line data and the current line data. For this purpose, the option information construction unit 15 includes a pixel value storage unit 16, a calculation unit 17, And an option information providing unit 18.

픽셀값 저장부(16)는 데이터 수신부(11)에서 패킷 구성부(12)로 전달되는 디스플레이 데이터를 라인 단위로 저장하는 메모리로 구성될 수 있다. 픽셀값 저장부(16)는 적어도 이전 라인 데이터와 현재 라인 데이터를 각각 저장하고 맵핑을 위하여 제공할 수 있는 용량을 갖도록 구성됨이 바람직하다. 그리고, 픽셀값 저장부(16)는 라인 단위로 디스플레이 데이터를 저장하는 것과 저장된 이전 라인 데이터와 현재 라인 데이터를 맵핑을 위하여 제공하는 것을 옵션 정보 제공부(18)의 제어 및 동작에 동기되어 수행하도록 구성될 수 있다.The pixel value storage unit 16 may comprise a memory for storing display data transmitted from the data receiving unit 11 to the packet forming unit 12 on a line-by-line basis. The pixel value storage unit 16 is preferably configured to have at least a capacity capable of storing and providing at least the previous line data and the current line data, respectively, for mapping. The pixel value storage unit 16 stores the display data on a line basis and provides the stored previous line data and the current line data for mapping in synchronization with the control and operation of the option information providing unit 18 Lt; / RTI >

연산부(17)는 픽셀값 저장부(16)의 이전 라인 데이터와 현재 라인 데이터를 수신하고 이들을 맵핑함으로써 이전 라인 데이터와 현재 라인 데이터 간의 데이터 변화량을 구하는 연산, 데이터 변화량을 참조하여 디스플레이 패턴을 판단하는 연산, 현재 라인 데이터의 차지 쉐어링으로 인한 전력 이득량(Ps) 및 전력 손실량(Pw)을 계산하는 연산, 전력 이득량(Ps)과 전력 손실량(Pw)을 비교하는 연산, 및 현재 라인 데이터의 차지 쉐어링 적용 또는 미적용의 경우에 대한 각각의 소스 드라이버 출력의 최대 변화량(Lpeak_cs, Lpeak_ncs)을 검출하는 연산 등을 수행할 수 있다. 연산부(17)는 디스플레이 패턴에 따라 상기 연산들 중 선택된 일부 연산을 수행할 수 있으며 연산 결과를 옵션 정보 제공부(18)로 제공한다.The arithmetic unit 17 receives the previous line data and the current line data of the pixel value storage unit 16 and maps them, thereby calculating a data change amount between the previous line data and the current line data, and judging the display pattern with reference to the data change amount An operation for calculating the power gain amount Ps and the power loss amount Pw due to the charge sharing of the current line data, an operation for comparing the power gain amount Ps and the power loss amount Pw, An operation of detecting the maximum amount of change (Lpeak_cs, Lpeak_ncs) of each source driver output in the case of applying or not applying the sharing can be performed. The operation unit 17 can perform a selected operation among the operations according to the display pattern and provides the operation result to the option information providing unit 18.

옵션 정보 제공부(18)는 디스플레이 패턴에 대응하여 수행할 연산을 선택하도록 연산부(17)를 제어할 수 있고, 연산 결과를 수신하여 디스플레이 패턴에 대응하는 옵션 정보를 결정하고, 결정된 옵션 정보를 패킷 구성부(12)에 제공한다.The option information providing unit 18 can control the operation unit 17 to select an operation to be performed in accordance with the display pattern, receive the operation result to determine option information corresponding to the display pattern, And supplies it to the configuration unit 12. [

즉, 상술한 옵션 정보 구성부(15)는 도 4의 어댑티브 차지 쉐어링 제어 동작을 수행함으로써 구해지는 제2 옵션 정보 또는 도 10의 저전력 모드 제어 동작을 수행함으로써 구해지는 제1 옵션 정보를 결정하고 결정된 제1 옵션 정보 또는 제2 옵션 정보를 패킷 구성부(12)에 제공할 수 있다.That is, the above-described option information configuration unit 15 determines the second option information obtained by performing the adaptive charge sharing control operation of FIG. 4 or the first option information obtained by performing the low power mode control operation of FIG. 10, The first option information or the second option information may be provided to the packet configuring unit 12. [

도 4의 어댑티브 차지 쉐어링 동작은 디스플레이 패턴이 다이나믹 패턴에 해당하는 경우 수행된다. The adaptive charge sharing operation of FIG. 4 is performed when the display pattern corresponds to a dynamic pattern.

어댑티브 차지 쉐어링 동작을 간략히 정리하면, 이전 라인 데이터와 현재 라인 데이터가 맵핑되어서 비교되며, 현재 라인 데이터에 대한 차지 쉐어링으로 인한 전력 이득량(Ps)과 전력 손실량(Pw)이 각각 계산되고, 전력 이득량(Ps)과 전력 손실량(Pw)의 비교 결과와 이전 라인 데이터에 대한 차지 쉐어링 적용 여부를 참조하여 현재 라인 데이터에 대한 차지 쉐어링 적용 여부가 결정된다. The adaptive charge sharing operation is briefly summarized. The previous line data and the current line data are mapped and compared. The power gain amount Ps and the power loss amount Pw due to the charge sharing for the current line data are respectively calculated, It is determined whether charge sharing is applied to the current line data by referring to the comparison result of the amount Ps and the power loss amount Pw and whether charge sharing is applied to the previous line data.

즉, 상기 어댑티브 차지 쉐어링 제어 과정에 따른 제2 옵션 정보는 현재 라인 데이터에 대응하는 소스 신호에 대한 차지 쉐어링 여부를 표시하는 정보로 이해될 수 있다. That is, the second option information according to the adaptive charge sharing control process can be understood as information indicating whether charge sharing is performed on the source signal corresponding to the current line data.

그리고, 도 10의 저전력 모드 제어 동작은 디스플레이 패턴이 스태틱 패턴에 해당하는 경우 수행된다. The low power mode control operation of FIG. 10 is performed when the display pattern corresponds to a static pattern.

저전력 모드 제어 동작을 간략히 정리하면, 이전 라인 데이터와 현재 라인 데이터가 맵핑되어서 비교되고, 현재 라인 데이터에 대한 차지 쉐어링을 적용한 소스 드라이버(20)의 출력의 제1 최대 변화량이 검출되며, 제1 최대 변화량이 제1 옵션 레벨로 선택된다.  또한, 이전 라인 데이터와 현재 라인 데이터가 맵핑되어서 비교되고, 현재 라인 데이터에 대한 차지 쉐어링을 미적용한 소스 드라이버(20)의 출력의 제2 최대 변화량이 검출되며, 제2 최대 변화량이 제2 옵션 레벨로 선택된다.In summary, the low-power mode control operation is performed such that the previous line data and the current line data are mapped and compared, the first maximum change amount of the output of the source driver 20 applying the charge sharing for the current line data is detected, The change amount is selected as the first option level. In addition, the previous line data and the current line data are mapped and compared, and the second maximum change amount of the output of the source driver 20 which has not applied the charge sharing for the current line data is detected, and the second maximum change amount is detected as the second option level .

이후, 이전 라인 데이터에 대한 차지 쉐어링 적용 여부에 따라 제1 옵션 레벨과 상기 제2 옵션 레벨 중 하나가 패킷에 적용할 제1 옵션 정보로서 선택된다.Thereafter, either the first option level or the second option level is selected as the first option information to be applied to the packet depending on whether charge sharing is applied to the previous line data.

상기한 바에서, 어댑티브 차지 쉐어링 제어 동작은 도 4를 참조하여 구체적으로 설명한다.In the above, the adaptive charge sharing control operation will be described in detail with reference to FIG.

먼저, 디스플레이 패턴이 다이나믹 패턴인 경우, 타이밍 컨트롤러(10)는 차지 쉐어링 적용 여부를 결정하기 위하여 이전 라인 데이터(N-1 Line)와 현재 라인 데이터(N line)를 픽셀값 저장부(16)에 저장하고(S30), 이전 라인 데이터(N-1 Line)와 현재 라인 데이터(N line)를 연산부(17)에서 맵핑한다(S32).First, when the display pattern is a dynamic pattern, the timing controller 10 stores the previous line data (N-1 Line) and the current line data (N line) in the pixel value storage section 16 to determine whether charge- (S30), and the arithmetic unit 17 maps the previous line data (N-1 Line) and the current line data (N line) (S32).

한편, 디스플레이 패널(30)은 타입에 따라 상이한 포맷으로 픽셀들이 구성된다. 예시적으로, 도 5는 노멀 타입인 경우 디스플레이 패널(30)의 픽셀들의 배치를 예시한 도면이고, 도 6은 Z-inversion 타입인 경우 디스플레이 패널(30)의 픽셀들의 배치를 예시한 도면이다. 도 5 및 도 6에서 Rx 계열 픽셀은 레드 픽셀이고, Bx 계열 픽셀은 블루 픽셀이며, Gx 계열 픽셀은 그린 픽셀이고, Du 픽셀은 더미 픽셀을 의미한다.On the other hand, the display panel 30 is composed of pixels in different formats depending on the type. Illustratively, FIG. 5 illustrates the arrangement of the pixels of the display panel 30 in the case of the normal type, and FIG. 6 illustrates the arrangement of the pixels of the display panel 30 in the case of the Z-inversion type. 5 and 6, the Rx series pixel is a red pixel, the Bx series pixel is a blue pixel, the Gx series pixel is a green pixel, and the Du pixel is a dummy pixel.

타이밍 컨트롤러(10)는 디스플레이 패널(30)의 타입에 따라서 라인 단위로 레드 픽셀, 블루 픽셀 및 그린 픽셀의 배치가 다르게 디스플레이 데이터를 정렬하여 패킷(PKT)을 구성한다.The timing controller 10 arranges display data differently depending on the arrangement of red pixels, blue pixels, and green pixels on a line-by-line basis according to the type of the display panel 30 to form a packet PKT.

그러므로, 타이밍 컨트롤러(10)는 이전 라인 데이터(N-1 Line)와 현재 라인 데이터(N line)의 비교를 위하여 디스플레이 패널(30)의 사양을 확인하기 위한 정보를 호출하고, 디스플레이 패널(30)의 사양에 따라 이전 라인 데이터(N-1 Line)와 현재 라인 데이터(N Line)을 재정렬하기 위한 상기한 맵핑을 수행한다.Therefore, the timing controller 10 calls information for confirming the specification of the display panel 30 for comparison between the previous line data (N-1 Line) and the current line data (N line) (N-1 Line) and the current line data (N Line) in accordance with the specification of FIG.

그 후, 타이밍 컨트롤러(10)는 연산부(17)에서 이전 라인 데이터와 현재 라인 데이터를 비교하여 현재 라인 데이터에 대한 차지 쉐어링으로 인한 전력 이득량(Ps)과 전력 손실량(Pw)을 각각 계산한다(S34). 상기한 전력 이득량(Ps)과 전력 손실량(Pw)은 타이밍 컨트롤러(10)에 미리 설정된 계산식에 의해 산출될 수 있다.Thereafter, the timing controller 10 compares the previous line data with the current line data in the operation unit 17, and calculates the power gain amount Ps and the power loss amount Pw due to the charge sharing with respect to the current line data ( S34). The above-described power gain amount Ps and the power loss amount Pw can be calculated by a calculation formula preset in the timing controller 10. [

본 발명의 소스 드라이버(20)는 도 7과 같이 유니크 차지 쉐어링(Unique Charge Sharing) 연결에 의해 전체 채널들에 대한 차지 쉐어링을 수행하도록 구성될 수 있다. 소스 드라이버(20)는 소스 신호(Sout)를 출력하기 위한 복수 개의 채널을 갖는다. 유니크 차지 쉐어링은 전체 채널들을 일정 수 단위로 그룹화하고, 그룹 별로 차지 쉐어링을 수행하는 것을 의미한다. 도 7에서 차지 쉐어링을 위한 채널들 간의 스위칭은 복수의 MOS 트랜지스터를 이용하여 구현될 수 있으며, 복수의 MOS 트랜지스터의 구성은 제작자의 의도에 따라 다양하게 실시될 수 있으므로 이에 대한 구체적인 예시는 생략한다.The source driver 20 of the present invention can be configured to perform charge sharing for all channels by a unique charge sharing connection as shown in FIG. The source driver 20 has a plurality of channels for outputting the source signal Sout. Unique charge sharing refers to grouping all the channels into a certain number of units and performing charge sharing on a group basis. 7, the switching between the channels for charge sharing can be implemented using a plurality of MOS transistors, and the configuration of the plurality of MOS transistors can be variously performed according to the intention of the manufacturer, so a detailed description thereof will be omitted.

도 7은 6 개의 채널(CH1~CH6)이 유니크 구조로 그룹화된 것을 예시한다. 이 경우, 6 개의 채널(CH1~CH6) 중, 하이 출력 버퍼들(VH)끼리 차지 쉐어링 연결이 구성되며, 로우 출력 버퍼들(VL)끼리 차지 쉐어링 연결이 구성될 수 있다. 상기한 유니크 구조에서, 차지 쉐어링 전압은 연결된 채널들의 평균을 적용한 레벨로 결정될 수 있다.FIG. 7 illustrates that six channels (CH1 to CH6) are grouped into a unique structure. In this case, among the six channels CH1 to CH6, the charge sharing connection is configured between the high output buffers VH and the charge sharing connection can be configured between the low output buffers VL. In the above-described unique structure, the charge sharing voltage may be determined as a level to which an average of connected channels is applied.

도 8 및 도 9를 참조하면, 각 채널들은 중간 구동 전압(HVDD)을 기준으로 극성 변환되도록 구동되며, 라인 단위로 구동되는 중간에 차지 쉐어링을 수행한다.Referring to FIGS. 8 and 9, each channel is driven to be polarity-converted based on the intermediate drive voltage HVDD, and carries out charge sharing in the middle of driving in a line unit.

하이 출력 버퍼(VH)는 중간 구동 전압(HVDD)과 구동 전압(VDD)의 범위에서 출력을 구동할 수 있으며, 로우 출력 버퍼(VL)는 접지 전압(VSS)과 중간 구동 전압(HVDD)의 범위에서 출력을 구동할 수 있다. 이때, 중간 구동 전압(HVDD)은 구동 전압(VDD)과 접지 전압(VSS)의 1/2에 해당하는 레벨의 전압으로 설정될 수 있다. 그리고, 하이 출력 버퍼(VH)에 대한 차지 쉐어링 전압(VCS_VH)은 중간 구동 전압(HVDD)과 구동 전압(VDD) 사이의 레벨을 갖는 것으로 설정될 수 있고, 로우 출력 버퍼(VL)에 대한 차지 쉐어링 전압(VCS_VL)은 중간 구동 전압(HVDD)과 접지 전압(VSS) 사이의 레벨을 갖는 것으로 설정될 수 있다.The high output buffer VH can drive the output in the range of the intermediate drive voltage HVDD and the drive voltage VDD and the low output buffer VL can drive the output in the range of the ground voltage VSS and the intermediate drive voltage HVDD To drive the output. At this time, the intermediate driving voltage HVDD may be set to a voltage of a level corresponding to 1/2 of the driving voltage VDD and the ground voltage VSS. The charge sharing voltage V CS_VH for the high output buffer VH can be set to have a level between the intermediate drive voltage HVDD and the drive voltage VDD, The sharing voltage V CS_VL may be set to have a level between the intermediate drive voltage HVDD and the ground voltage VSS.

각 채널은 라인 단위로 변화되는 픽셀 데이터에 대응하여 구동과 차지 쉐어링이 반복될 수 있다.Each channel can be repeatedly driven and charge-shared corresponding to pixel data that is changed in a line unit.

상기한 구동과 차지 쉐어링을 반복되는 과정에서, 채널들의 전압의 변화에 따라 파워 세이빙(Power Saving)과 파워 소비가 이루어질 수 있다.In the process of repeating the driving and the charge sharing, power saving and power consumption can be performed according to the change of the voltage of the channels.

파워 소비의 관점에서, 전압 레벨이 감소하는 경우는 디스플레이 패널 즉 부하 캐패시터가 방전되는 경우에 해당하므로 전력 소비가 없는 것으로 이해될 수 있다.From the viewpoint of power consumption, it can be understood that the decrease in the voltage level corresponds to the case where the display panel, that is, the load capacitor is discharged, so that there is no power consumption.

그러나, 전압 레벨이 차지 쉐어링 레벨(VCS_VH, VCS_VL)로 상승하는 경우는 방전되는 전류를 이용하여 충전하는 경우에 해당하므로 파워 세이빙이 이루어지는 것으로 이해될 수 있다. 즉, 이 경우, 파워 세이빙은 차지 쉐어링으로 인한 전력 이득량(Ps)의 산출에 이용될 수 있다.However, when the voltage level rises to the charge sharing level (V CS_VH , V CS_VL ), it can be understood that the power saving is performed because it corresponds to the case of charging using the discharging current. That is, in this case, the power saving can be used for calculating the power gain amount Ps due to the charge sharing.

또한, 전압 레벨이 차지 쉐어링 레벨(VCS_VH, VCS_VL)에서 상승하는 경우와 같이 전압 레벨이 상승하는 경우는 파워 소비가 발생하는 것으로 이해될 수 있다. 이 경우, 파워 소비는 차지 쉐어링으로 인한 전력 손실량(Pw)의 산출에 이용될 수 있다.It can also be understood that power consumption occurs when the voltage level rises as in the case where the voltage level rises at the charge sharing levels V CS_VH and V CS_VL . In this case, the power consumption can be used for calculating the power loss amount Pw due to charge sharing.

타이밍 컨트롤러(10)는 연산부(17)에서 유니크 차지 쉐어링 연결된 전체 채널들에 대해 이전 라인 데이터와 현재 라인 데이터를 비교하여 현재 라인 데이터에 대한 차지 쉐어링으로 인한 전력 이득량(Ps)과 전력 손실량(Pw)을 각각 계산한다(S34).The timing controller 10 compares the previous line data and the current line data with respect to all the channels that are uniquely charge-shared connected in the arithmetic unit 17 and compares the power gain amount Ps due to charge sharing with the current line data and the power loss amount Pw (Step S34).

상기한 전력 이득량(Ps)과 전력 손실량(Pw)이 각각 계산되면, 타이밍 컨트롤러(10)의 옵션 정보 제공부(18)는 이전 라인 데이터에 차지 쉐어링이 적용되었는지 확인하고(S36) 연산부(17)의 연산을 통하여 전력 이득량(Ps)이 전력 손실량(Pw)보다 많은지 확인한다(S38).When the power gain amount Ps and the power loss amount Pw are respectively calculated, the option information providing unit 18 of the timing controller 10 confirms whether charge sharing is applied to the previous line data (S36) (Step S38). If the power gain amount Ps is greater than the power loss amount Pw,

예시적으로, 전력 이득량(Ps)이 전력 손실량(Pw)보다 많은지 확인하는 단계(S38)는 전력 이득량(Ps)이 전력 손실량(Pw)과 미리 설정된 오프셋 레벨 이상 많은지 판단하도록 구성될 수 있다.Illustratively, step S38 of ascertaining whether the power gain amount Ps is greater than the power loss amount Pw may be configured to determine whether the power gain amount Ps is greater than or equal to the power loss amount Pw and a preset offset level .

만약, 이전 라인 데이터에 차지 쉐어링이 적용되지 않았거나 전력 이득량(Ps)이 전력 손실량(Pw)보다 적은 경우, 타이밍 컨트롤러(10)의 옵션 정보 제공부(18)는 현재 라인 데이터에 차지 쉐어링을 적용하지 않는 것으로 판단하여 차지 쉐어링 오프(OFF)를 결정하고(S42) 그에 대응하는 제2 옵션 정보를 정의하여 패킷 구성부(12)에 제공한다. 그에 따라 패킷 구성부(12)는 현재 라인 데이터에 차지 쉐어링을 적용하지 않는 것을 표현하는 제2 옵션 정보를 적용한 패킷(PKT)을 구성한다(S44).If the charge sharing is not applied to the previous line data or the power gain amount Ps is smaller than the power loss amount Pw, the option information providing unit 18 of the timing controller 10 performs charge sharing on the current line data (OFF) (S42), defines second option information corresponding thereto, and provides the second option information to the packet configuring unit 12. The packet configuration unit 12 determines whether to apply the charge sharing OFF (OFF). Accordingly, the packet configuring unit 12 constructs a packet (PKT) to which the second option information is applied to express that the charge sharing is not applied to the current line data (S44).

이와 달리, 이전 라인에 차지 쉐어링이 적용되었고 그리고 전력 이득량(Ps)이 전력 손실량(Pw)보다 많은 경우, 타이밍 컨트롤러(10)의 옵션 정보 제공부(18)는 현재 라인 데이터에 차지 쉐어링을 적용하는 것으로 판단하여 차지 쉐어링 온(ON)을 결정하고(S40), 그에 대응하는 제2 옵션 정보를 정의하여 패킷 구성부(12)에 제공한다. 그에 따라 패킷 구성부(12)는 현재 라인 데이터에 차지 쉐어링을 적용하는 것을 표현하는 제2 옵션 정보를 적용한 패킷(PKT)을 구성한다(S44).Alternatively, when charge sharing is applied to the previous line and the power gain amount Ps is greater than the power loss amount Pw, the option information providing unit 18 of the timing controller 10 applies charge sharing to the current line data (S40), defines the second option information corresponding to the selected option information, and provides the second option information to the packet configuring unit 12. [ Accordingly, the packet configuring unit 12 constructs a packet PKT to which the second option information representing the application of charge sharing to the current line data is applied (S44).

상기한 바와 같이, 타이밍 컨트롤러(10)는 디스플레이 패턴이 다이나믹 패턴인 경우 도 4와 같은 어댑티브 차지 쉐어링 제어 과정을 통하여 현재 라인 데이터에 대응하는 소스 신호에 차지 쉐어링을 적용하는 여부에 대한 제2 옵션 정보를 생성하며, 제2 옵션 정보를 적용한 패킷(PKT)을 소스 드라이버(20)에 제공할 수 있다. As described above, when the display pattern is a dynamic pattern, the timing controller 10 determines whether or not to apply charge sharing to the source signal corresponding to the current line data through the adaptive charge- And provides the source driver 20 with a packet PKT to which the second option information is applied.

소스 드라이버(20)는 차지 쉐어링하는 것으로 정의된 제2 옵션 정보에 대응하여 전력 소모를 감소시키기 위하여 소스 신호에 대한 어댑티브 차지 쉐어링을 수행하며, 차지 쉐어링 않는 것으로 정의된 제2 옵션 정보에 대응하여 어댑티브 차지 쉐어링을 수행하지 않고 소스 신호를 노멀(Normal)하게 출력한다.The source driver 20 performs adaptive charge sharing on the source signal in order to reduce power consumption corresponding to the second option information defined as charge sharing, and in response to the second option information defined as not charge- And outputs the source signal normally without carrying out charge sharing.

한편, 저전력 모드 제어 동작은 도 10을 참조하여 구체적으로 설명한다.On the other hand, the low power mode control operation will be described in detail with reference to FIG.

타이밍 컨트롤러(10)는 디스플레이 패턴이 스태틱 패턴인 경우 소스 드라이버(20)의 출력을 위한 전류의 양을 제어함으로써 전력 소모를 감소시키기 위한 저전력 모드 제어 동작을 도 10과 같이 수행할 수 있다.The timing controller 10 may perform the low power mode control operation as shown in FIG. 10 to reduce the power consumption by controlling the amount of current for the output of the source driver 20 when the display pattern is a static pattern.

먼저, 타이밍 컨트롤러(10)는 디스플레이 패턴이 스태틱 패턴인 경우, 현재 라인 데이터에 대한 소스 드라이버(20)의 출력의 변화량을 확인하여 최대 변화량에 맞는 제1 옵션 정보를 결정하는 저전력 모드 제어 과정을 수행한다.First, when the display pattern is a static pattern, the timing controller 10 performs a low power mode control process for determining the first option information corresponding to the maximum change amount by confirming the change amount of the output of the source driver 20 with respect to the current line data do.

도 11을 참조하면, 제1 옵션 정보는 PWRC로 표시되며, "HHH", "LHH", "LLL"과 같이 변화될 수 있다.Referring to FIG. 11, the first option information is represented by PWRC and can be changed as "HHH", "LHH", "LLL".

제1 옵션 정보는 스태틱 패턴의 라인 데이터에 대응하여 소스 드라이버(20)의 출력을 유지할 수 있는 범위에서 전류량을 제어하도록 결정될 수 있다. The first option information can be determined so as to control the amount of current in such a range that the output of the source driver 20 can be maintained in correspondence with the line data of the static pattern.

도 12와 같이, 제1 옵션 정보는 화면 구동의 필요 시간과 최소 레벨(Min Level)을 충족하는 범위에 포함되도록 결정될 수 있으며 전류량이 줄어들도록 라인 데이터 단위로 설정될 수 있다. 즉, 제1 옵션 정보는 이전 라인 데이터에 대응하여 출력 전압을 유지하는 범위에서 전류량을 줄이도록 현재 라인 데이터에 대응하여 결정될 수 있다.As shown in FIG. 12, the first option information may be determined to be included in a range that satisfies the necessary time and minimum level of screen driving, and may be set in units of line data so that the amount of current is reduced. That is, the first option information may be determined corresponding to the current line data so as to reduce the amount of current in a range that maintains the output voltage corresponding to the previous line data.

이를 위하여, 타이밍 컨트롤러(10)는 픽셀값 저장부(16)에 저장된 이전 라인 데이터와 현재 라인 데이터를 연산부(17)에서 비교한다. To this end, the timing controller 10 compares the previous line data stored in the pixel value storage section 16 with the current line data in the arithmetic operation section 17.

타이밍 컨트롤러(10)의 연산부(17)는 이전 라인 데이터와 현재 라인 데이터를 비교하여 현재 라인 데이터에 대해 차지 쉐어링을 적용한 소스 드라이버(20)의 출력의 제1 최대 변화량(Lpeak_cs)을 절대값으로 검출하며, 이전 라인 데이터와 현재 라인 데이터를 비교하여 현재 라인 데이터에 대해 차지 쉐어링을 미적용한 소스 드라이버(20)의 출력의 제2 최대 변화량(Lpeak_ncs)을 절대값으로 검출한다(S74). 이때, 제1 최대 변화량(Lpeak_cs)과 제2 최대 변화량(Lpeak_ncs)은 유니크 차지 쉐어링 연결된 전체 채널들 중 가장 큰 값으로 저장될 수 있다.The operation unit 17 of the timing controller 10 compares the previous line data with the current line data and detects the first maximum change amount Lpeak_cs of the output of the source driver 20 to which charge sharing is applied for the current line data as an absolute value And compares the previous line data with the current line data to detect the second maximum change amount Lpeak_ncs of the output of the source driver 20 that has not been subjected to charge sharing with respect to the current line data as an absolute value (S74). At this time, the first maximum change amount Lpeak_cs and the second maximum change amount Lpeak_ncs may be stored as the largest value among all channels that are unique charge-sharing connected.

타이밍 컨트롤러(10)의 연산부(17)는 상기와 같이 검출된 제1 최대 변화량(Lpeak_cs)과 제2 최대 변화량(Lpeak_ncs)을 각각 제1 옵션 레벨과 제2 옵션 레벨로 선택하고, 제1 옵션 레벨과 제2 옵션 레벨에 대응하는 제어 옵션(PWRCcs, PWRCncs)을 결정한다(S76).The operation unit 17 of the timing controller 10 selects the first maximum change amount Lpeak_cs and the second maximum change amount Lpeak_ncs detected as described above as the first option level and the second option level, And control options PWRCcs and PWRCncs corresponding to the second option level are determined (S76).

그 후, 타이밍 컨트롤러(10)의 옵션 정보 제공부(18)는 이전 라인 데이터에 차지 쉐어링이 적용되었는지 확인한다(S78).Thereafter, the option information provider 18 of the timing controller 10 checks whether charge sharing is applied to the previous line data (S78).

타이밍 컨트롤러(10)의 옵션 정보 제공부(18)는 이전 라인에 차지 쉐어링이 적용되었으면 제어 옵션(PWRCcs)을 제1 옵션 정보(PWRC)로 선택하여(S80) 패킷 구성부(12)에 제공하고, 패킷(PKT)은 상기한 제1 옵션 정보(PWRC)를 적용하여 구성될 수 있다(S84). 이와 달리, 타이밍 컨트롤러(10)의 옵션 정보 제공부(18)는 이전 라인에 차지 쉐어링이 적용되지 않았으면 제어 옵션(PWRCncs)을 제1 옵션 정보(PWRC)로 선택하여(S82) 패킷 구성부(12)에 제공하고, 패킷(PKT)은 상기한 제1 옵션 정보(PWRC)를 적용하여 구성될 수 있다(S84). The option information provider 18 of the timing controller 10 selects the control option PWRCcs as the first option information PWRC in step S80 and provides the control option PWRCcs to the packet configuring part 12 if charge sharing is applied to the previous line , The packet PKT may be configured by applying the first option information PWRC described above (S84). Alternatively, if the charge sharing is not applied to the previous line, the option information providing unit 18 of the timing controller 10 selects the control option PWRCncs as the first option information PWRC (S82) 12, and the packet PKT may be configured by applying the first option information PWRC described above (S84).

타이밍 컨트롤러(10)는 상기한 저전력 모드 제어 동작에 의해서 디스플레이 패턴이 스태틱 패턴인 경우 소스 드라이버(20)의 출력을 위한 전류의 양을 제어함으로써 전력 소모를 감소시키기 위한 제어를 수행한다.The timing controller 10 performs control for reducing power consumption by controlling the amount of current for the output of the source driver 20 when the display pattern is a static pattern by the low power mode control operation.

타이밍 컨트롤러(10)는 도 3의 어댑티브 차지 쉐어링 제어 동작과 도 9의 저전력 모드 제어 동작을 매 라인 데이터 단위로 수행하며 소스 드라이버(20)의 전력 소모를 줄일 수 있다.The timing controller 10 can perform the adaptive charge sharing control operation of FIG. 3 and the low power mode control operation of FIG. 9 on a line-by-line basis and reduce the power consumption of the source driver 20. FIG.

한편, 타이밍 컨트롤러(10)는 상술한 저전력 모드 제어 과정을 출력 버퍼, 감마 버퍼 및 중간 구동 전압 버퍼를 고려하여 각각 수행할 수 있으며, 출력 버퍼, 감마 버퍼 및 중간 구동 전압 버퍼의 제어를 위한 별도의 옵션 정보를 생성하여 패킷(PKT)에 적용할 수 있다. Meanwhile, the timing controller 10 may perform the low power mode control process described above in consideration of the output buffer, the gamma buffer, and the intermediate driving voltage buffer, and may separately control the output buffer, the gamma buffer, Option information can be generated and applied to the packet (PKT).

그에 따라, 소스 드라이버(20)는 출력 버퍼, 감마 버퍼 및 중간 구동 전압 버퍼를 각각의 옵션 정보에 대응하여 제어함으로써 전체적인 전류 소모를 줄이도록 제어될 수 있다.Accordingly, the source driver 20 can be controlled to reduce the overall current consumption by controlling the output buffer, the gamma buffer, and the intermediate drive voltage buffer corresponding to each option information.

상술한 구성 및 동작에 의하여, 본 발명은 타이밍 컨트롤러(10)에서 디스플레이 패턴을 인식하고 디스플레이 패턴을 인식에 대응한 옵션 정보를 소스 드라이버(20)에 전달함으로써, 소스 드라이버(20)의 소비 전력을 감소시킬 수 있다.According to the above-described configuration and operation, the present invention recognizes the display pattern in the timing controller 10 and transmits the option information corresponding to the recognition of the display pattern to the source driver 20, thereby reducing the power consumption of the source driver 20 .

또한, 본 발명은 디스플레이 패턴에 대응하는 옵션 정보에 따라 소스 드라이버(20)의 출력에 대한 차지 쉐어링의 제어를 수행하거나 출력 버퍼, 감마 버퍼 및 중간 구동 전압(HVDD) 버퍼 중 적어도 하나에 대한 전류 제어를 수행함으로써 소비 전력을 감소시킬 수 있다.The present invention also provides a method of controlling charge sharing for an output of a source driver 20 according to option information corresponding to a display pattern or for controlling current sharing of at least one of an output buffer, a gamma buffer, and an intermediate drive voltage (HVDD) The power consumption can be reduced.

Claims (16)

이전 라인 데이터와 현재 라인 데이터의 차이를 기준으로 디스플레이 패턴을 스태틱 패턴과 다이나믹 패턴으로 구분하고, 상기 스태틱 패턴에 대응하는 제1 옵션 정보 및 상기 다이나믹 패턴에 대응하는 제2 옵션 정보 중 하나를 적용한 패킷을 전송하는 타이밍 컨트롤러; 및
상기 패킷을 수신하고, 상기 제1 옵션 정보에 따라 상기 스태틱 패턴에 대응하는 저전력 모드를 수행하거나 상기 제2 옵션 정보에 따라 상기 다이나믹 패턴에 대응하는 어댑티브 차지 쉐어링(Adaptive Charge Sharing)을 수행하는 소스 드라이버;를 포함함을 특징으로 하는 디스플레이 장치의 저전력 구동 시스템.
A method for dividing a display pattern into a static pattern and a dynamic pattern based on a difference between previous line data and current line data and generating a first packet by applying one of the first option information corresponding to the static pattern and the second option information corresponding to the dynamic pattern A timing controller for transmitting the signal; And
A source driver for receiving the packet, performing a low power mode corresponding to the static pattern according to the first option information, or performing adaptive charge sharing corresponding to the dynamic pattern according to the second option information, And a low-power driving system for a display device.
제1 항에 있어서,
상기 타이밍 컨트롤러는 상기 이전 라인 데이터와 상기 현재 라인 데이터를 비교한 결과에 대응하여 상기 현재 라인 데이터에 대한 차지 쉐어링 적용 여부에 대한 상기 제2 옵션 정보를 상기 패킷을 통하여 상기 소스 드라이버에 제공함으로써 상기 소스 드라이버의 상기 어댑티브 차지 쉐어링을 제어하는 디스플레이 장치의 저전력 구동 시스템.
The method according to claim 1,
Wherein the timing controller provides the second option information on whether charge sharing is applied to the current line data to the source driver through the packet in response to a result of comparing the previous line data and the current line data, A low power drive system of a display device for controlling the adaptive charge sharing of a driver.
제2 항에 있어서, 상기 타이밍 컨트롤러는,
상기 이전 라인 데이터와 상기 현재 라인 데이터를 비교한 결과에 대하여 상기 현재 라인 데이터에 대한 차지 쉐어링으로 인한 전력 이득량과 전력 손실량을 각각 계산하며,
상기 이전 라인 데이터에 대한 차지 쉐어링 적용 여부와 상기 전력 이득량과 상기 전력 손실량의 비교 결과를 참조하여 상기 현재 라인 데이터의 차지 쉐어링 적용 여부에 대한 상기 제2 옵션 정보를 제공하는 디스플레이 장치의 저전력 구동 시스템.
3. The apparatus according to claim 2,
Calculates a power gain amount and a power loss amount due to charge sharing for the current line data with respect to a result of comparing the previous line data and the current line data,
A low power operation system of the display device for providing the second option information on whether charge sharing is applied to the current line data with reference to whether charge sharing is applied to the previous line data and a comparison result between the power gain amount and the power loss amount, .
제3 항에 있어서, 상기 타이밍 컨트롤러는,
상기 이전 라인 데이터에 차지 쉐어링이 적용되지 않았거나 상기 전력 이득량이 상기 전력 손실량보다 적은 경우, 상기 현재 라인 데이터에 대한 차지 쉐어링 오프(OFF)를 위한 상기 제2 옵션 정보를 제공하고,
상기 이전 라인 데이터에 차지 쉐어링이 적용되었고 상기 전력 이득량이 상기 전력 손실량보다 많은 경우, 상기 현재 라인 데이터에 대한 차지 쉐어링 온(ON)을 위한 상기 제2 옵션 정보를 제공하는 디스플레이 장치의 저전력 구동 시스템.
4. The timing controller according to claim 3,
Providing the second option information for charge sharing off for the current line data when charge sharing is not applied to the previous line data or when the power gain amount is less than the power loss amount,
And provides the second option information for charge sharing ON for the current line data when charge sharing is applied to the previous line data and the power gain amount is greater than the power loss amount.
제3 항에 있어서, 상기 타이밍 컨트롤러는,
상기 소스 드라이버의 유니크 차지 쉐어링 연결된 전체 채널들에 대해 상기 이전 라인 데이터와 상기 현재 라인 데이터를 비교하여 상기 현재 라인 데이터에 대한 차지 쉐어링으로 인한 상기 전력 이득량과 상기 전력 손실량을 계산하는 디스플레이 장치의 저전력 구동 시스템.
4. The timing controller according to claim 3,
The power consumption amount and the power loss amount due to charge sharing for the current line data by comparing the previous line data and the current line data with respect to all channels connected to unique charge sharing of the source driver, Drive system.
제3 항에 있어서, 상기 소스 드라이버는,
타이밍 컨트롤러는 상기 제2 옵션 정보에 따라 상기 현재 라인 데이터에 대한 소스 신호의 차지 쉐어링을 선택적으로 수행하는 상기 어댑티브 차지 쉐어링을 수행하는 디스플레이 장치의 저전력 구동 시스템.
4. The apparatus of claim 3,
And the timing controller performs the adaptive charge sharing to selectively perform charge sharing of the source signal with respect to the current line data in accordance with the second option information.
제1 항에 있어서, 상기 타이밍 컨트롤러는,
상기 이전 라인 데이터와 상기 현재 라인 데이터를 비교한 결과에 대응하여, 상기 현재 라인 데이터에 차지 쉐어링을 적용한 상기 소스 드라이버의 출력의 제1 최대 변화량과 상기 현재 라인 데이터에 차지 쉐어링을 미적용한 상기 소스 드라이버 출력의 제2 최대 변화량을 구하고,
상기 제1 최대 변화량과 상기 제2 최대 변화량 중 상기 이전 라인 데이터의 차지 쉐어링 적용 여부에 따라 선택된 하나를 상기 제1 옵션 정보로서 제공하는 디스플레이 장치의 저전력 구동 시스템.
The apparatus according to claim 1,
A first maximum change amount of an output of the source driver to which charge sharing is applied to the current line data and a second maximum change amount of an output of the source driver that does not apply charge sharing to the current line data in response to a result of comparing the previous line data and the current line data, The second maximum change amount of the output is obtained,
And provides the selected one as the first option information according to the charge sharing of the previous line data among the first maximum change amount and the second maximum change amount.
제7 항에 있어서, 상기 타이밍 컨트롤러는,
상기 이전 라인 데이터에 차지 쉐어링을 적용한 경우 상기 제1 최대 변화량을 상기 제1 옵션 정보로서 제공하고,
상기 이전 라인 데이터에 차지 쉐어링을 미적용한 경우 상기 제2 최대 변화량을 상기 제2 옵션 정보로서 제공하는 디스플레이 장치의 저전력 구동 시스템.
8. The timing controller according to claim 7,
When charge sharing is applied to the previous line data, providing the first maximum change amount as the first option information,
And provides the second maximum change amount as the second option information when charge sharing is not applied to the previous line data.
제7 항에 있어서,
상기 타이밍 컨트롤러는 상기 제1 최대 변화량과 상기 제2 최대 변화량으로서 유니크 차지 쉐어링 연결된 전체 채널들 중 가장 큰 값을 저장하는 디스플레이 장치의 저전력 구동 시스템.
8. The method of claim 7,
Wherein the timing controller stores a largest one of all channels connected uniquely by charge-sharing as the first maximum change amount and the second maximum change amount.
제7 항에 있어서, 상기 소스 드라이버는,
상기 현재 라인 데이터에 대한 출력을 유지하는 전류의 양을 상기 제1 옵션 정보로 제공되는 상기 제1 최대 변화량과 상기 제2 최대 변화량 중 하나를 기준으로 줄이는 상기 저전력 모드를 수행하는 디스플레이 장치의 저전력 구동 시스템.
8. The apparatus of claim 7,
A low power mode of the display device performing the low power mode in which the amount of current for holding the output of the current line data is reduced based on one of the first maximum change amount and the second maximum change amount provided as the first option information system.
제1 항에 있어서,
상기 타이밍 컨트롤러는 출력 버퍼, 감마 버퍼 및 중간 구동 전압 버퍼를 구분하는 정보를 포함하도록 상기 제1 옵션 정보를 제공하고,
상기 소스 드라이버는 상기 출력 버퍼, 상기 감마 버퍼 및 상기 중간 구동 전압 버퍼 중 상기 제1 옵션 정보에 의해 선택된 것에 대해 상기 저전력 모드를 수행하는 디스플레이 장치의 저전력 구동 시스템.
The method according to claim 1,
Wherein the timing controller provides the first option information to include information identifying an output buffer, a gamma buffer, and an intermediate drive voltage buffer,
Wherein the source driver performs the low power mode for the one selected by the first option information among the output buffer, the gamma buffer, and the intermediate drive voltage buffer.
이전 라인 데이터와 현재 라인 데이터를 각각 저장하고 맵핑을 위하여 제공하는 픽셀값 저장부;
상기 이전 라인 데이터와 상기 현재 라인 데이터를 비교한 결과에 대하여, 상기 현재 라인 데이터에 대한 차지 쉐어링으로 인한 전력 이득량과 전력 손실량을 각각 계산하거나 상기 현재 라인 데이터에 차지 쉐어링을 적용한 소스 드라이버의 출력의 제1 최대 변화량과 상기 현재 라인 데이터에 차지 쉐어링을 미적용한 상기 소스 드라이버 출력의 제2 최대 변화량을 구하는 연산부; 및
디스플레이 패턴이 다이나믹 패턴인 경우 상기 이전 라인 데이터에 대한 차지 쉐어링 적용 여부와 상기 전력 이득량과 상기 전력 손실량의 비교 결과를 참조하여 상기 현재 라인 데이터의 차지 쉐어링 적용 여부에 대한 제2 옵션 정보를 제공하고, 상기 디스플레이 패턴이 스태틱 패턴인 경우 상기 제1 최대 변화량과 상기 제2 최대 변화량 중 상기 이전 라인 데이터의 차지 쉐어링 적용 여부에 따라 선택된 하나를 제1 옵션 정보로서 제공하는 옵션 제공부;를 포함함을 특징으로 하는 디스플레이 장치의 타이밍 컨트롤러.
A pixel value storage unit for storing the previous line data and the current line data, respectively, for providing for mapping;
Wherein the calculation of the power gain amount and the power loss due to the charge sharing for the current line data or the calculation of the output of the source driver applying charge sharing to the current line data, A first maximum change amount and a second maximum change amount of the source driver output in which charge sharing is not added to the current line data; And
If the display pattern is a dynamic pattern, second option information on whether charge sharing is applied to the current line data is provided with reference to whether charge sharing is applied to the previous line data or a comparison result between the power gain amount and the power loss amount And providing the selected one as the first option information according to the charge sharing of the previous line data among the first maximum change amount and the second maximum change amount when the display pattern is a static pattern The timing controller of the display device.
제12 항에 있어서,
디스플레이 데이터와 제어 데이터를 포함하는 패킷을 구성하는 패킷 구성부를 더 포함하고,
상기 패킨 구성부는 상기 현재 라인 데이터에 대한 상기 소스 드라이버의 출력을 유지하는 전류의 양을 줄이는 저전력 모드를 위한 상기 제1 옵션 정보 또는 상기 현재 라인 데이터에 대한 차지 쉐어링을 선택하는 어댑티브 차지 쉐어링을 위한 제2 옵션 정보를 상기 제어 데이터에 적용하는 디스플레이 장치의 타이밍 컨트롤러.
13. The method of claim 12,
Further comprising a packet forming unit that forms a packet including display data and control data,
Wherein the packer comprises a first selector for adaptive charge sharing to select charge sharing for the current line data or the first option information for a low power mode to reduce the amount of current holding the output of the source driver for the current line data. 2 option information to the control data.
제12 항에 있어서, 상기 연산부는,
상기 이전 라인 데이터와 상기 현재 라인 데이터 간의 데이터 변화량을 구하는 제1 연산, 현재 라인 데이터의 차지 쉐어링으로 인한 전력 이득량 및 전력 손실량을 계산하는 제2 연산, 상기 전력 이득량과 상기 전력 손실량을 비교하는 제3 연산 및 상기 현재 라인 데이터의 차지 쉐어링 적용의 경우에 대한 상기 소스 드라이버 출력의 제1 최대 변화량과 상기 현재 리인 데이터의 차지 쉐어링 미적용의 경우에 대한 상기 소스 드라이버 출력의 제2 최대 변화량을 검출하는 제4 연산을 선택적으로 수행하고,
상기 다이나믹 패턴에 대응하여 상기 제1 연산, 상기 제2 연산 및 제3 연산을 순차적으로 수행하며,
상기 스태틱 패턴에 대응하여 상기 제1 연산 및 상기 제4 연산을 순차적으로 수행하는 디스플레이 장치의 타이밍 컨트롤러.
13. The image processing apparatus according to claim 12,
A second calculation for calculating a power gain amount and a power loss amount due to charge sharing of the current line data, a second calculation for calculating a data change amount between the previous line data and the current line data, The first maximum change amount of the source driver output for the third operation and the charge sharing application of the current line data and the second maximum change amount of the source driver output for the case where charge sharing is not performed for the current line data The fourth operation is selectively performed,
Sequentially executing the first calculation, the second calculation and the third calculation corresponding to the dynamic pattern,
And sequentially performs the first operation and the fourth operation corresponding to the static pattern.
제12 항에 있어서, 상기 옵션 제공부는,
상기 디스플레이 패턴이 다이나믹 패턴인 경우,
상기 이전 라인 데이터에 차지 쉐어링이 적용되지 않았거나 상기 전력 이득량이 상기 전력 손실량보다 적은 경우, 상기 현재 라인 데이터에 대한 차지 쉐어링 오프(OFF)를 위한 상기 제2 옵션 정보를 제공하고,
상기 이전 라인 데이터에 차지 쉐어링이 적용되었고 상기 전력 이득량이 상기 전력 손실량보다 많은 경우, 상기 현재 라인 데이터에 대한 차지 쉐어링 온(ON)을 위한 상기 제2 옵션 정보를 제공하는 디스플레이 장치의 타이밍 컨트롤러.
13. The apparatus according to claim 12,
When the display pattern is a dynamic pattern,
Providing the second option information for charge sharing off for the current line data when charge sharing is not applied to the previous line data or when the power gain amount is less than the power loss amount,
And provides the second option information for charge sharing on (ON) the current line data when charge sharing is applied to the previous line data and the power gain amount is greater than the power loss amount.
제12 항에 있어서, 상기 옵션 제공부는,
상기 이전 라인 데이터에 차지 쉐어링을 적용한 경우 상기 제1 최대 변화량을 상기 제1 옵션 정보로서 제공하고,
상기 이전 라인 데이터에 차지 쉐어링을 미적용한 경우 상기 제2 최대 변화량을 상기 제2 옵션 정보로서 제공하는 디스플레이 장치의 타이밍 컨트롤러.
13. The apparatus according to claim 12,
When charge sharing is applied to the previous line data, providing the first maximum change amount as the first option information,
And provides the second maximum change amount as the second option information when charge sharing is not applied to the previous line data.
KR1020180081415A 2017-08-04 2018-07-13 Low power driving system and timing controller for display apparatus Active KR102552010B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107125779A TWI790256B (en) 2017-08-04 2018-07-25 Low power driving system and timing controller for display apparatus
US16/051,860 US10692418B2 (en) 2017-08-04 2018-08-01 Low power driving system and timing controller display apparatus
CN201810874853.6A CN109389930B (en) 2017-08-04 2018-08-03 Low power driving system and timing controller for display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170099241 2017-08-04
KR20170099241 2017-08-04

Publications (2)

Publication Number Publication Date
KR20190015095A true KR20190015095A (en) 2019-02-13
KR102552010B1 KR102552010B1 (en) 2023-07-07

Family

ID=65366581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180081415A Active KR102552010B1 (en) 2017-08-04 2018-07-13 Low power driving system and timing controller for display apparatus

Country Status (3)

Country Link
KR (1) KR102552010B1 (en)
CN (1) CN109389930B (en)
TW (1) TWI790256B (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11308840B2 (en) 2019-12-06 2022-04-19 Silicon Works Co., Ltd. Display device, timing controller and source driver
CN115457915A (en) * 2022-10-18 2022-12-09 硅谷数模(苏州)半导体股份有限公司 Control method and control device of source driver and display system
US12021524B2 (en) 2021-10-05 2024-06-25 Lx Semicon Co., Ltd. Level shifter and gate driver including the level shifter

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115223472A (en) * 2021-04-21 2022-10-21 群创光电股份有限公司 electronic device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080053608A (en) * 2006-12-11 2008-06-16 엘지디스플레이 주식회사 LCD and its driving method
KR20130053149A (en) * 2011-11-15 2013-05-23 엘지디스플레이 주식회사 Display device and method of driving the same
KR20160043627A (en) * 2014-10-13 2016-04-22 삼성디스플레이 주식회사 Method of driving display panel and display apparatus for performing the method

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100870500B1 (en) * 2007-01-15 2008-11-26 엘지디스플레이 주식회사 LCD and its driving method
CN101582686B (en) * 2009-06-05 2011-07-06 友达光电股份有限公司 Level shifter, liquid crystal display device and charge sharing method
KR20120002069A (en) * 2010-06-30 2012-01-05 삼성모바일디스플레이주식회사 Organic light emitting display device and driving method thereof
KR101897011B1 (en) * 2010-11-30 2018-09-10 엘지디스플레이 주식회사 Liquid crystal display appratus and method for driving the same
KR101739133B1 (en) * 2010-11-30 2017-05-23 엘지디스플레이 주식회사 Liquid Crystal Display Device
KR20120070921A (en) * 2010-12-22 2012-07-02 엘지디스플레이 주식회사 Timing controller and organic light emitting diode display using the same
TWI435312B (en) * 2011-07-19 2014-04-21 Chunghwa Picture Tubes Ltd Display device
TWI443625B (en) * 2011-11-18 2014-07-01 Au Optronics Corp Display panel and method for driving display panel
TWI462075B (en) * 2012-01-20 2014-11-21 Hung Ta Liu A driving method and a display structure using the driving method
KR102072781B1 (en) * 2012-09-24 2020-02-04 삼성디스플레이 주식회사 Display driving method and integrated driving appratus thereon
KR102049228B1 (en) * 2013-04-29 2019-11-28 삼성전자 주식회사 Charge sharing method for reducing power consumption and apparatuses performing the same
KR102470761B1 (en) * 2015-07-29 2022-11-24 삼성전자주식회사 Buffer amplifier circuit for enhancing slew rate output signal thereof and decices having same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080053608A (en) * 2006-12-11 2008-06-16 엘지디스플레이 주식회사 LCD and its driving method
KR20130053149A (en) * 2011-11-15 2013-05-23 엘지디스플레이 주식회사 Display device and method of driving the same
KR20160043627A (en) * 2014-10-13 2016-04-22 삼성디스플레이 주식회사 Method of driving display panel and display apparatus for performing the method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11308840B2 (en) 2019-12-06 2022-04-19 Silicon Works Co., Ltd. Display device, timing controller and source driver
US12021524B2 (en) 2021-10-05 2024-06-25 Lx Semicon Co., Ltd. Level shifter and gate driver including the level shifter
CN115457915A (en) * 2022-10-18 2022-12-09 硅谷数模(苏州)半导体股份有限公司 Control method and control device of source driver and display system
CN115457915B (en) * 2022-10-18 2024-06-04 硅谷数模(苏州)半导体股份有限公司 Control method and control device of source driver and display system

Also Published As

Publication number Publication date
TWI790256B (en) 2023-01-21
KR102552010B1 (en) 2023-07-07
CN109389930B (en) 2023-08-15
CN109389930A (en) 2019-02-26
TW201911286A (en) 2019-03-16

Similar Documents

Publication Publication Date Title
KR102248822B1 (en) Mobile device having displaying apparatus and operating method thereof
CN105243985B (en) OLED and its driving method
KR102049228B1 (en) Charge sharing method for reducing power consumption and apparatuses performing the same
KR102552010B1 (en) Low power driving system and timing controller for display apparatus
US11302251B2 (en) Display device and operating method thereof
US10388209B2 (en) Interface circuit
US11308840B2 (en) Display device, timing controller and source driver
US10692418B2 (en) Low power driving system and timing controller display apparatus
US10937360B2 (en) Source driver for display apparatus
JP2022544042A (en) Display drive control method, control device and display
TW202234372A (en) Method for driving display panel and display driver circuit using the same
US10957260B2 (en) Method of controlling power level of output driver in source driver and source driver using the same
US20230119897A1 (en) Display device and method for driving the same
CN107045852B (en) Source driver for display device
US20110169801A1 (en) Driving apparatus of display
KR102817665B1 (en) Low power driving system and timing controller for display apparatus
US11694588B2 (en) Low power driving system and timing controller for display device
US10770022B2 (en) Source driver and a display driver integrated circuit
CN114512090B (en) Display device and driving method thereof
US12136372B2 (en) Timing controller for low power driving a display device using charge sharing based on pixel arrangement
US20100328357A1 (en) Drive Circuit, liquid crystal display device, and method for controlling output voltage
KR101700372B1 (en) Circuit for controlling data-driver and display device including the same
KR102758300B1 (en) Data Driver Integrated Circuit And Display Device Including The Same And Driving Method Thereof
KR20210136201A (en) Display device
KR20070119880A (en) Source driver for display panel drive

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180713

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210603

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20180713

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20221103

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230417

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230703

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230703

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
点击 这是indexloc提供的php浏览器服务,不要输入任何密码和下载